Fitter report for main
Fri Nov 22 04:21:16 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Nov 22 04:21:16 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; main                                        ;
; Top-level Entity Name           ; main                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,885 / 41,910 ( 4 % )                      ;
; Total registers                 ; 831                                         ;
; Total pins                      ; 42 / 499 ( 8 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 3,812,864 / 5,662,720 ( 67 % )              ;
; Total RAM Blocks                ; 480 / 553 ( 87 % )                          ;
; Total DSP Blocks                ; 4 / 112 ( 4 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.59        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.1%      ;
;     Processor 3            ;  19.8%      ;
;     Processor 4            ;  19.5%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                              ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk_50Mhz_in~inputCLKENA0                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                               ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~2                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~2DUPLICATE                                                                  ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~3                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~3DUPLICATE                                                                  ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~4                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~4DUPLICATE                                                                  ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~5                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~5DUPLICATE                                                                  ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~7                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~7DUPLICATE                                                                  ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~9                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~9DUPLICATE                                                                  ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~12                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~12DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~14                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~14DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~16                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~16DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~19                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~19DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~20                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~20DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~21                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~21DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~24                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~24DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~26                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~26DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~27                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~27DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~36                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~36DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~38                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~38DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~41                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~41DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~42                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~42DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~44                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~44DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~54                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~54DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~56                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~56DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~57                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~57DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~60                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~60DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~63                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~63DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~65                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~65DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~72                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~72DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~73                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~73DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~77                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~77DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~80                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~80DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~82                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~82DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~83                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~83DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~84                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~84DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~86                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~86DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~88                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~88DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~91                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~91DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~93                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~93DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~98                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~98DUPLICATE                                                                 ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~100                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~100DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~106                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~106DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~108                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~108DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~112                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~112DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~113                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~113DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~114                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~114DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~121                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~121DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~122                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~122DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~123                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~123DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~124                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~124DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~126                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~126DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~130                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~130DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~133                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~133DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~142                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~142DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~146                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~146DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~149                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~149DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~150                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~150DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~159                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~159DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~164                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~164DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~167                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~167DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~172                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~172DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~177                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~177DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~178                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~178DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~182                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~182DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~185                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~185DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~188                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~188DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~189                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~189DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~191                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~191DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~193                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~193DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~195                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~195DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~199                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~199DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~202                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~202DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~203                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~203DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~210                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~210DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~211                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~211DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~212                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~212DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~213                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~213DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~219                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~219DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~220                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~220DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~221                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~221DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~226                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~226DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~229                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~229DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~233                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~233DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~238                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~238DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~244                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~244DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~245                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~245DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~246                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~246DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~247                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~247DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~248                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~248DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~249                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~249DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~254                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~254DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~260                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~260DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~261                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~261DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~262                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~262DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~265                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~265DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~267                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~267DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~272                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~272DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~273                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~273DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~276                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~276DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~277                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~277DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~281                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~281DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~289                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~289DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~295                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~295DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~296                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~296DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~299                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~299DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~308                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~308DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~311                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~311DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~312                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~312DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~315                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~315DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~322                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~322DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~337                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~337DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~338                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~338DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~340                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~340DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~341                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~341DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~342                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~342DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~343                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~343DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~345                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~345DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~348                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~348DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~351                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~351DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~356                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~356DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~359                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~359DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~363                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~363DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~364                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~364DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~367                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~367DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~368                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~368DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~369                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~369DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~370                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~370DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~372                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~372DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~374                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~374DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~375                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~375DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~379                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~379DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~381                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~381DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~383                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~383DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~385                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~385DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~386                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~386DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~390                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~390DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~396                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~396DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~402                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~402DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~404                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~404DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~406                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~406DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~409                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~409DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~411                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~411DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~412                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~412DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~414                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~414DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~415                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~415DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~421                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~421DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~423                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~423DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~426                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~426DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~430                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~430DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~433                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~433DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~435                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~435DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~436                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~436DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~437                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~437DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~440                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~440DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~442                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~442DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~446                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~446DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~450                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~450DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~455                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~455DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~460                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~460DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~461                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~461DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~462                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~462DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~465                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~465DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~468                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~468DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~473                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~473DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~474                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~474DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~476                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~476DUPLICATE                                                                ;                  ;                       ;
; arm:arm|datapath:dp|regfile:rf|rf~477                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm:arm|datapath:dp|regfile:rf|rf~477DUPLICATE                                                                ;                  ;                       ;
; arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[2]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[2]~DUPLICATE                                        ;                  ;                       ;
; arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[4]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[4]~DUPLICATE                                        ;                  ;                       ;
; arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[5]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[5]~DUPLICATE                                        ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[1]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[1]~DUPLICATE                                            ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[4]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[4]~DUPLICATE                                            ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[5]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[5]~DUPLICATE                                            ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[9]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[9]~DUPLICATE                                            ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[10]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[10]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[11]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[11]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[12]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[12]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[15]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[15]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[16]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[16]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[19]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[19]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[20]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[20]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[23]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[23]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[24]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[24]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[25]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[25]~DUPLICATE                                           ;                  ;                       ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[28]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[28]~DUPLICATE                                           ;                  ;                       ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|address_reg_a[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|address_reg_a[1]~DUPLICATE ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[0]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[0]~DUPLICATE                                                       ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[1]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[1]~DUPLICATE                                                       ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[2]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[2]~DUPLICATE                                                       ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[5]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[5]~DUPLICATE                                                       ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[6]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[6]~DUPLICATE                                                       ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[8]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[8]~DUPLICATE                                                       ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[9]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[9]~DUPLICATE                                                       ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[11]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[11]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[12]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[12]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[14]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[14]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[15]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[15]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[18]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[18]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[19]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[19]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[20]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[20]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[22]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[22]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[23]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[23]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[24]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[24]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[25]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[25]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[27]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[27]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[29]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[29]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[30]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[30]~DUPLICATE                                                      ;                  ;                       ;
; vga_driver:draw|counter:vertical_counter|q[31]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_driver:draw|counter:vertical_counter|q[31]~DUPLICATE                                                      ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3878 ) ; 0.00 % ( 0 / 3878 )        ; 0.00 % ( 0 / 3878 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3878 ) ; 0.00 % ( 0 / 3878 )        ; 0.00 % ( 0 / 3878 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3878 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/julio/OneDrive/Escritorio/Proyecto/output_files/main.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,885 / 41,910        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,885                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,902 / 41,910        ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 111                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,592                 ;       ;
;         [c] ALMs used for registers                         ; 199                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 164 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 147 / 41,910          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 146                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 285 / 4,191           ; 7 %   ;
;     -- Logic LABs                                           ; 285                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,684                 ;       ;
;     -- 7 input functions                                    ; 12                    ;       ;
;     -- 6 input functions                                    ; 773                   ;       ;
;     -- 5 input functions                                    ; 825                   ;       ;
;     -- 4 input functions                                    ; 540                   ;       ;
;     -- <=3 input functions                                  ; 534                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 159                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 831                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 620 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 211 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 625                   ;       ;
;         -- Routing optimization registers                   ; 206                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 42 / 499              ; 8 %   ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 480 / 553             ; 87 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 3,812,864 / 5,662,720 ; 67 %  ;
; Total block memory implementation bits                      ; 4,915,200 / 5,662,720 ; 87 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 4 / 112               ; 4 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.7% / 7.2% / 9.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 44.0% / 43.4% / 46.0% ;       ;
; Maximum fan-out                                             ; 13248                 ;       ;
; Highest non-global fan-out                                  ; 13248                 ;       ;
; Total fan-out                                               ; 28076                 ;       ;
; Average fan-out                                             ; 6.62                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1885 / 41910 ( 4 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1885                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1902 / 41910 ( 5 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 111                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1592                  ; 0                              ;
;         [c] ALMs used for registers                         ; 199                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 164 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 147 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 146                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 285 / 4191 ( 7 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 285                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2684                  ; 0                              ;
;     -- 7 input functions                                    ; 12                    ; 0                              ;
;     -- 6 input functions                                    ; 773                   ; 0                              ;
;     -- 5 input functions                                    ; 825                   ; 0                              ;
;     -- 4 input functions                                    ; 540                   ; 0                              ;
;     -- <=3 input functions                                  ; 534                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 159                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 620 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 211 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 625                   ; 0                              ;
;         -- Routing optimization registers                   ; 206                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 42                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 3812864               ; 0                              ;
; Total block memory implementation bits                      ; 4915200               ; 0                              ;
; M10K block                                                  ; 480 / 553 ( 86 % )    ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 4 / 112 ( 3 % )       ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 45709                 ; 0                              ;
;     -- Registered Connections                               ; 3009                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 39                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk_50Mhz_in ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 49                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset        ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 90                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switch       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED_Write_demo ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[0]    ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[1]    ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[2]    ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[3]    ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[4]    ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[5]    ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[6]    ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_demo[7]    ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N    ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]       ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]       ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]       ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]       ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]       ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]       ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]       ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]       ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK        ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]       ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]       ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]       ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]       ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]       ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]       ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]       ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]       ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS         ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]       ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]       ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]       ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]       ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]       ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]       ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]       ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]       ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N     ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS         ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_success    ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 36 / 80 ( 45 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; led_success                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; LED_demo[7]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; LED_demo[0]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LED_Write_demo                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LED_demo[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LED_demo[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; LED_demo[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk_50Mhz_in                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; LED_demo[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; LED_demo[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LED_demo[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; switch                          ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; VGA_HS         ; Incomplete set of assignments ;
; VGA_VS         ; Incomplete set of assignments ;
; VGA_R[0]       ; Incomplete set of assignments ;
; VGA_R[1]       ; Incomplete set of assignments ;
; VGA_R[2]       ; Incomplete set of assignments ;
; VGA_R[3]       ; Incomplete set of assignments ;
; VGA_R[4]       ; Incomplete set of assignments ;
; VGA_R[5]       ; Incomplete set of assignments ;
; VGA_R[6]       ; Incomplete set of assignments ;
; VGA_R[7]       ; Incomplete set of assignments ;
; VGA_G[0]       ; Incomplete set of assignments ;
; VGA_G[1]       ; Incomplete set of assignments ;
; VGA_G[2]       ; Incomplete set of assignments ;
; VGA_G[3]       ; Incomplete set of assignments ;
; VGA_G[4]       ; Incomplete set of assignments ;
; VGA_G[5]       ; Incomplete set of assignments ;
; VGA_G[6]       ; Incomplete set of assignments ;
; VGA_G[7]       ; Incomplete set of assignments ;
; VGA_B[0]       ; Incomplete set of assignments ;
; VGA_B[1]       ; Incomplete set of assignments ;
; VGA_B[2]       ; Incomplete set of assignments ;
; VGA_B[3]       ; Incomplete set of assignments ;
; VGA_B[4]       ; Incomplete set of assignments ;
; VGA_B[5]       ; Incomplete set of assignments ;
; VGA_B[6]       ; Incomplete set of assignments ;
; VGA_B[7]       ; Incomplete set of assignments ;
; VGA_SYNC_N     ; Incomplete set of assignments ;
; VGA_CLK        ; Incomplete set of assignments ;
; VGA_BLANK_N    ; Incomplete set of assignments ;
; led_success    ; Incomplete set of assignments ;
; LED_demo[0]    ; Incomplete set of assignments ;
; LED_demo[1]    ; Incomplete set of assignments ;
; LED_demo[2]    ; Incomplete set of assignments ;
; LED_demo[3]    ; Incomplete set of assignments ;
; LED_demo[4]    ; Incomplete set of assignments ;
; LED_demo[5]    ; Incomplete set of assignments ;
; LED_demo[6]    ; Incomplete set of assignments ;
; LED_demo[7]    ; Incomplete set of assignments ;
; LED_Write_demo ; Incomplete set of assignments ;
; clk_50Mhz_in   ; Incomplete set of assignments ;
; reset          ; Incomplete set of assignments ;
; switch         ; Incomplete set of assignments ;
+----------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                               ; Entity Name         ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |main                                           ; 1885.0 (7.2)         ; 1902.0 (7.2)                     ; 163.5 (0.0)                                       ; 146.5 (0.0)                      ; 0.0 (0.0)            ; 2684 (10)           ; 831 (1)                   ; 0 (0)         ; 3812864           ; 480   ; 4          ; 42   ; 0            ; |main                                                                                                                             ; main                ; work         ;
;    |ROM2:image_rom|                             ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 3 (0)                     ; 0 (0)         ; 1572864           ; 192   ; 0          ; 0    ; 0            ; |main|ROM2:image_rom                                                                                                              ; ROM2                ; work         ;
;       |altsyncram:altsyncram_component|         ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 3 (0)                     ; 0 (0)         ; 1572864           ; 192   ; 0          ; 0    ; 0            ; |main|ROM2:image_rom|altsyncram:altsyncram_component                                                                              ; altsyncram          ; work         ;
;          |altsyncram_hia2:auto_generated|       ; 6.3 (1.0)            ; 6.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 3 (3)                     ; 0 (0)         ; 1572864           ; 192   ; 0          ; 0    ; 0            ; |main|ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated                                               ; altsyncram_hia2     ; work         ;
;             |decode_61a:rden_decode_b|          ; 5.3 (5.3)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b                      ; decode_61a          ; work         ;
;    |arm:arm|                                    ; 1530.5 (0.0)         ; 1541.9 (0.0)                     ; 137.6 (0.0)                                       ; 126.1 (0.0)                      ; 0.0 (0.0)            ; 2202 (0)            ; 678 (0)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |main|arm:arm                                                                                                                     ; arm                 ; work         ;
;       |controller:c|                            ; 9.3 (0.0)            ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|controller:c                                                                                                        ; controller          ; work         ;
;          |condlogic:cl|                         ; 5.7 (0.7)            ; 5.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (1)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|controller:c|condlogic:cl                                                                                           ; condlogic           ; work         ;
;             |condcheck:cc|                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|controller:c|condlogic:cl|condcheck:cc                                                                              ; condcheck           ; work         ;
;             |flopenr:flagreg1|                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|controller:c|condlogic:cl|flopenr:flagreg1                                                                          ; flopenr             ; work         ;
;          |decoder:dec|                          ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|controller:c|decoder:dec                                                                                            ; decoder             ; work         ;
;       |datapath:dp|                             ; 1520.8 (0.0)         ; 1532.6 (0.0)                     ; 137.9 (0.0)                                       ; 126.1 (0.0)                      ; 0.0 (0.0)            ; 2188 (0)            ; 677 (0)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |main|arm:arm|datapath:dp                                                                                                         ; datapath            ; work         ;
;          |adder:pcadd1|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|adder:pcadd1                                                                                            ; adder               ; work         ;
;          |adder:pcadd2|                         ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|adder:pcadd2                                                                                            ; adder               ; work         ;
;          |alu:alu|                              ; 977.4 (104.3)        ; 872.0 (107.5)                    ; 5.2 (6.3)                                         ; 110.6 (3.1)                      ; 0.0 (0.0)            ; 1522 (137)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu                                                                                                 ; alu                 ; work         ;
;             |adderalu:adder_inst|               ; 16.4 (16.4)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|adderalu:adder_inst                                                                             ; adderalu            ; work         ;
;             |adderalu:subtractor_inst|          ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|adderalu:subtractor_inst                                                                        ; adderalu            ; work         ;
;             |barrel_shifter:b_shifter|          ; 148.4 (148.4)        ; 148.3 (148.3)                    ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 166 (166)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|barrel_shifter:b_shifter                                                                        ; barrel_shifter      ; work         ;
;             |lpm_divide:Div0|                   ; 675.9 (0.0)          ; 570.2 (0.0)                      ; 0.0 (0.0)                                         ; 105.8 (0.0)                      ; 0.0 (0.0)            ; 1127 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;                |lpm_divide_3dm:auto_generated|  ; 675.9 (0.0)          ; 570.2 (0.0)                      ; 0.0 (0.0)                                         ; 105.8 (0.0)                      ; 0.0 (0.0)            ; 1127 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm      ; work         ;
;                   |sign_div_unsign_9nh:divider| ; 675.9 (0.0)          ; 570.2 (0.0)                      ; 0.0 (0.0)                                         ; 105.8 (0.0)                      ; 0.0 (0.0)            ; 1127 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh ; work         ;
;                      |alt_u_div_o2f:divider|    ; 675.9 (675.9)        ; 570.2 (570.2)                    ; 0.0 (0.0)                                         ; 105.8 (105.8)                    ; 0.0 (0.0)            ; 1127 (1127)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f       ; work         ;
;             |mulalu:mul_inst|                   ; 15.3 (15.3)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |main|arm:arm|datapath:dp|alu:alu|mulalu:mul_inst                                                                                 ; mulalu              ; work         ;
;          |flopr:pcreg|                          ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|flopr:pcreg                                                                                             ; flopr               ; work         ;
;          |mux2:ra1mux|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|mux2:ra1mux                                                                                             ; mux2                ; work         ;
;          |mux2:ra2mux|                          ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|mux2:ra2mux                                                                                             ; mux2                ; work         ;
;          |mux2:resmux|                          ; 119.9 (119.9)        ; 112.8 (112.8)                    ; 1.8 (1.8)                                         ; 8.9 (8.9)                        ; 0.0 (0.0)            ; 127 (127)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|mux2:resmux                                                                                             ; mux2                ; work         ;
;          |mux2:srcbmux|                         ; 38.9 (38.9)          ; 42.5 (42.5)                      ; 4.3 (4.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|mux2:srcbmux                                                                                            ; mux2                ; work         ;
;          |regfile:rf|                           ; 349.2 (349.2)        ; 471.9 (471.9)                    ; 128.6 (128.6)                                     ; 5.9 (5.9)                        ; 0.0 (0.0)            ; 408 (408)           ; 645 (645)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm:arm|datapath:dp|regfile:rf                                                                                              ; regfile             ; work         ;
;    |arm_demo:demo_inst|                         ; 26.0 (0.0)           ; 28.5 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm_demo:demo_inst                                                                                                          ; arm_demo            ; work         ;
;       |arm:arm_inst|                            ; 3.0 (0.0)            ; 5.5 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm_demo:demo_inst|arm:arm_inst                                                                                             ; arm                 ; work         ;
;          |datapath:dp|                          ; 3.0 (0.0)            ; 5.5 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm_demo:demo_inst|arm:arm_inst|datapath:dp                                                                                 ; datapath            ; work         ;
;             |adder:pcadd1|                      ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm_demo:demo_inst|arm:arm_inst|datapath:dp|adder:pcadd1                                                                    ; adder               ; work         ;
;             |flopr:pcreg|                       ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg                                                                     ; flopr               ; work         ;
;       |clock_divider:slow_clk_gen|              ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|arm_demo:demo_inst|clock_divider:slow_clk_gen                                                                               ; clock_divider       ; work         ;
;    |dmem:dmem|                                  ; 37.8 (12.0)          ; 41.3 (12.2)                      ; 5.0 (0.9)                                         ; 1.5 (0.8)                        ; 0.0 (0.0)            ; 57 (22)             ; 6 (0)                     ; 0 (0)         ; 2240000           ; 288   ; 0          ; 0    ; 0            ; |main|dmem:dmem                                                                                                                   ; dmem                ; work         ;
;       |RAM2:iram|                               ; 25.7 (0.0)           ; 29.1 (0.0)                       ; 4.1 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 6 (0)                     ; 0 (0)         ; 2240000           ; 288   ; 0          ; 0    ; 0            ; |main|dmem:dmem|RAM2:iram                                                                                                         ; RAM2                ; work         ;
;          |altsyncram:altsyncram_component|      ; 25.7 (0.0)           ; 29.1 (0.0)                       ; 4.1 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 6 (0)                     ; 0 (0)         ; 2240000           ; 288   ; 0          ; 0    ; 0            ; |main|dmem:dmem|RAM2:iram|altsyncram:altsyncram_component                                                                         ; altsyncram          ; work         ;
;             |altsyncram_2pq2:auto_generated|    ; 25.7 (1.8)           ; 29.1 (2.1)                       ; 4.1 (0.6)                                         ; 0.7 (0.3)                        ; 0.0 (0.0)            ; 35 (0)              ; 6 (6)                     ; 0 (0)         ; 2240000           ; 288   ; 0          ; 0    ; 0            ; |main|dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated                                          ; altsyncram_2pq2     ; work         ;
;                |decode_81a:rden_decode_a|       ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_a                 ; decode_81a          ; work         ;
;                |decode_81a:rden_decode_b|       ; 12.3 (12.3)          ; 14.0 (14.0)                      ; 2.0 (2.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b                 ; decode_81a          ; work         ;
;                |decode_fla:decode2|             ; 7.6 (7.6)            ; 8.0 (8.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2                       ; decode_fla          ; work         ;
;                |mux_chb:mux4|                   ; 2.1 (2.1)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|mux_chb:mux4                             ; mux_chb             ; work         ;
;    |imem:imem|                                  ; 23.5 (23.5)          ; 26.1 (26.1)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|imem:imem                                                                                                                   ; imem                ; work         ;
;    |interpreter:inter|                          ; 33.9 (33.9)          ; 34.3 (34.3)                      ; 1.5 (1.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|interpreter:inter                                                                                                           ; interpreter         ; work         ;
;    |switchPC:switchPC_instance|                 ; 6.8 (6.8)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|switchPC:switchPC_instance                                                                                                  ; switchPC            ; work         ;
;    |vga_driver:draw|                            ; 212.6 (163.2)        ; 209.5 (157.8)                    ; 14.0 (10.3)                                       ; 17.1 (15.7)                      ; 0.0 (0.0)            ; 255 (168)           ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vga_driver:draw                                                                                                             ; vga_driver          ; work         ;
;       |comparator:h_active_comparator|          ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vga_driver:draw|comparator:h_active_comparator                                                                              ; comparator          ; work         ;
;       |comparator:h_back_comparator|            ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 1.0 (1.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vga_driver:draw|comparator:h_back_comparator                                                                                ; comparator          ; work         ;
;       |comparator:v_active_comparator|          ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vga_driver:draw|comparator:v_active_comparator                                                                              ; comparator          ; work         ;
;       |comparator:v_back_comparator|            ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vga_driver:draw|comparator:v_back_comparator                                                                                ; comparator          ; work         ;
;       |counter:horizontal_counter|              ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vga_driver:draw|counter:horizontal_counter                                                                                  ; counter             ; work         ;
;       |counter:vertical_counter|                ; 16.0 (16.0)          ; 17.2 (17.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vga_driver:draw|counter:vertical_counter                                                                                    ; counter             ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_HS         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_success    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_demo[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_Write_demo ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_50Mhz_in   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switch         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; clk_50Mhz_in                                                                  ;                   ;         ;
;      - clk_25Mhz                                                              ; 0                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|clk_out                  ; 0                 ; 0       ;
; reset                                                                         ;                   ;         ;
;      - arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0]                ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[0]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[1]                                   ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[2]           ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[3]           ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[4]           ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[5]           ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[6]           ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[7]           ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[16]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[15]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[14]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[2]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[3]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[4]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[5]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[6]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[7]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[8]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[13]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[9]                                   ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[10]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[11]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[12]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[21]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[31]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[30]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[29]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[28]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[27]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[26]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[25]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[24]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[23]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[22]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[20]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[19]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[18]                                  ; 1                 ; 0       ;
;      - arm:arm|datapath:dp|flopr:pcreg|q[17]                                  ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[22]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[21]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[20]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[19]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[18]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[17]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[16]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[15]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[14]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[13]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[12]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[11]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[10]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[9]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[8]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[7]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[6]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[5]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[4]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[3]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[2]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[1]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[0]               ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[24]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[23]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[31]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[30]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[29]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[28]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[27]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[26]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[25]              ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|clk_out                  ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[25]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[23]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[28]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[4]~DUPLICATE     ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[1]~DUPLICATE     ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[24]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[10]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[9]~DUPLICATE     ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[5]~DUPLICATE     ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[20]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[19]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[16]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[15]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[12]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|clock_divider:slow_clk_gen|counter[11]~DUPLICATE    ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[2]~DUPLICATE ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[4]~DUPLICATE ; 1                 ; 0       ;
;      - arm_demo:demo_inst|arm:arm_inst|datapath:dp|flopr:pcreg|q[5]~DUPLICATE ; 1                 ; 0       ;
; switch                                                                        ;                   ;         ;
;      - arm:arm|datapath:dp|mux2:resmux|y[0]~39                                ; 0                 ; 0       ;
+-------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b|w_anode3301w[3]~0      ; LABCELL_X43_Y32_N12  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b|w_anode3319w[3]~0      ; LABCELL_X43_Y32_N51  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b|w_anode3330w[3]        ; LABCELL_X42_Y31_N15  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b|w_anode3352w[3]~0      ; LABCELL_X43_Y32_N57  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b|w_anode3363w[3]~0      ; LABCELL_X43_Y32_N27  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b|w_anode3374w[3]~0      ; LABCELL_X43_Y32_N54  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|decode_61a:rden_decode_b|w_anode3385w[3]~0      ; LABCELL_X43_Y32_N36  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|controller:c|condlogic:cl|PCSrc~0                                                                                     ; LABCELL_X51_Y31_N54  ; 32      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~802                                                                                         ; LABCELL_X56_Y31_N12  ; 47      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~803                                                                                         ; LABCELL_X56_Y31_N42  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~804                                                                                         ; LABCELL_X56_Y31_N45  ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~805                                                                                         ; LABCELL_X56_Y31_N0   ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~807                                                                                         ; LABCELL_X56_Y31_N18  ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~809                                                                                         ; LABCELL_X56_Y31_N36  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~810                                                                                         ; LABCELL_X56_Y31_N3   ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~811                                                                                         ; LABCELL_X56_Y31_N30  ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~813                                                                                         ; LABCELL_X56_Y31_N48  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~814                                                                                         ; LABCELL_X56_Y31_N54  ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~816                                                                                         ; LABCELL_X56_Y31_N51  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~817                                                                                         ; LABCELL_X56_Y31_N57  ; 46      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~819                                                                                         ; LABCELL_X56_Y31_N24  ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~820                                                                                         ; LABCELL_X56_Y31_N27  ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm:arm|datapath:dp|regfile:rf|rf~821                                                                                         ; LABCELL_X56_Y31_N6   ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|Equal0~6                                                                        ; LABCELL_X81_Y6_N54   ; 48      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; arm_demo:demo_inst|clock_divider:slow_clk_gen|clk_out                                                                         ; FF_X81_Y6_N59        ; 10      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clk_25Mhz                                                                                                                     ; FF_X40_Y31_N29       ; 524     ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clk_50Mhz_in                                                                                                                  ; PIN_AF14             ; 47      ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk_50Mhz_in                                                                                                                  ; PIN_AF14             ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clk_ARM                                                                                                                       ; LABCELL_X51_Y27_N15  ; 678     ; Clock                    ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_a|w_anode3798w[3]   ; MLABCELL_X34_Y30_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_a|w_anode3815w[3]~0 ; LABCELL_X35_Y30_N36  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_a|w_anode3825w[3]~0 ; MLABCELL_X34_Y30_N45 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_a|w_anode3835w[3]~0 ; LABCELL_X35_Y29_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_a|w_anode3845w[3]~0 ; MLABCELL_X34_Y30_N42 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_a|w_anode3875w[3]~0 ; LABCELL_X36_Y29_N42  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3798w[3]~0 ; LABCELL_X42_Y31_N39  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3815w[3]   ; LABCELL_X42_Y31_N42  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3825w[3]~0 ; LABCELL_X42_Y30_N48  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3835w[3]~0 ; LABCELL_X42_Y34_N45  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3835w[3]~2 ; LABCELL_X42_Y31_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3845w[3]~0 ; LABCELL_X42_Y31_N27  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3855w[3]~1 ; LABCELL_X42_Y31_N51  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3865w[3]~0 ; MLABCELL_X39_Y31_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3875w[3]~1 ; MLABCELL_X39_Y31_N36 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_81a:rden_decode_b|w_anode3885w[3]   ; MLABCELL_X39_Y31_N33 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3616w[3]~0       ; MLABCELL_X34_Y30_N6  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3633w[3]~1       ; LABCELL_X35_Y30_N33  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3643w[3]~0       ; LABCELL_X35_Y30_N51  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3653w[3]~1       ; LABCELL_X35_Y29_N3   ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3663w[3]~0       ; MLABCELL_X34_Y30_N9  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3673w[3]~0       ; LABCELL_X35_Y29_N51  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3673w[3]~1       ; LABCELL_X35_Y29_N48  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3683w[3]~0       ; LABCELL_X35_Y29_N42  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3683w[3]~1       ; LABCELL_X35_Y29_N36  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3693w[3]~0       ; LABCELL_X36_Y29_N45  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|decode_fla:decode2|w_anode3712w[3]~0       ; LABCELL_X35_Y29_N54  ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|_a[16]~1                                                                                                            ; MLABCELL_X34_Y30_N0  ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                         ; PIN_AB30             ; 90      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; vga_driver:draw|comparator:h_back_comparator|Equal0                                                                           ; MLABCELL_X39_Y31_N18 ; 86      ; Clock, Sync. clear       ; no     ; --                   ; --               ; --                        ;
; vga_driver:draw|comparator:v_back_comparator|Equal0~7                                                                         ; MLABCELL_X39_Y32_N36 ; 54      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                             ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; clk_50Mhz_in ; PIN_AF14 ; 47      ; Global Clock         ; GCLK6            ; --                        ;
+--------------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; ~GND      ; 13248               ;
; clk_25Mhz ; 1004                ;
; clk_ARM   ; 678                 ;
+-----------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                          ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|ALTSYNCRAM      ; AUTO ; True Dual Port ; Single Clock ; 65536        ; 32           ; 65536        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2097152 ; 65536                       ; 24                          ; 65536                       ; 24                          ; 1572864             ; 192         ; 0     ; image_hex_data.mif ; M10K_X38_Y68_N0, M10K_X41_Y3_N0, M10K_X49_Y2_N0, M10K_X41_Y61_N0, M10K_X26_Y7_N0, M10K_X49_Y68_N0, M10K_X38_Y2_N0, M10K_X49_Y73_N0, M10K_X26_Y71_N0, M10K_X26_Y63_N0, M10K_X26_Y59_N0, M10K_X38_Y58_N0, M10K_X58_Y6_N0, M10K_X69_Y13_N0, M10K_X14_Y56_N0, M10K_X58_Y10_N0, M10K_X49_Y50_N0, M10K_X38_Y69_N0, M10K_X76_Y22_N0, M10K_X38_Y65_N0, M10K_X38_Y64_N0, M10K_X14_Y2_N0, M10K_X38_Y56_N0, M10K_X38_Y74_N0, M10K_X69_Y5_N0, M10K_X38_Y67_N0, M10K_X76_Y26_N0, M10K_X76_Y19_N0, M10K_X38_Y75_N0, M10K_X5_Y47_N0, M10K_X76_Y29_N0, M10K_X41_Y58_N0, M10K_X49_Y72_N0, M10K_X41_Y60_N0, M10K_X38_Y60_N0, M10K_X58_Y12_N0, M10K_X49_Y4_N0, M10K_X49_Y74_N0, M10K_X38_Y54_N0, M10K_X41_Y1_N0, M10K_X5_Y9_N0, M10K_X76_Y20_N0, M10K_X26_Y60_N0, M10K_X58_Y13_N0, M10K_X38_Y70_N0, M10K_X14_Y6_N0, M10K_X5_Y44_N0, M10K_X38_Y62_N0, M10K_X69_Y8_N0, M10K_X76_Y12_N0, M10K_X49_Y58_N0, M10K_X49_Y52_N0, M10K_X5_Y49_N0, M10K_X76_Y16_N0, M10K_X26_Y56_N0, M10K_X41_Y64_N0, M10K_X49_Y66_N0, M10K_X69_Y9_N0, M10K_X26_Y58_N0, M10K_X76_Y24_N0, M10K_X49_Y61_N0, M10K_X49_Y57_N0, M10K_X49_Y53_N0, M10K_X14_Y9_N0, M10K_X5_Y11_N0, M10K_X14_Y60_N0, M10K_X26_Y70_N0, M10K_X14_Y63_N0, M10K_X49_Y6_N0, M10K_X38_Y1_N0, M10K_X76_Y33_N0, M10K_X38_Y73_N0, M10K_X38_Y71_N0, M10K_X49_Y5_N0, M10K_X26_Y65_N0, M10K_X49_Y9_N0, M10K_X14_Y61_N0, M10K_X76_Y23_N0, M10K_X14_Y51_N0, M10K_X14_Y49_N0, M10K_X69_Y6_N0, M10K_X26_Y57_N0, M10K_X26_Y2_N0, M10K_X69_Y12_N0, M10K_X69_Y7_N0, M10K_X69_Y21_N0, M10K_X41_Y55_N0, M10K_X58_Y9_N0, M10K_X69_Y3_N0, M10K_X76_Y25_N0, M10K_X5_Y45_N0, M10K_X14_Y11_N0, M10K_X5_Y7_N0, M10K_X49_Y71_N0, M10K_X76_Y35_N0, M10K_X14_Y50_N0, M10K_X26_Y67_N0, M10K_X41_Y69_N0, M10K_X41_Y70_N0, M10K_X14_Y10_N0, M10K_X41_Y73_N0, M10K_X26_Y68_N0, M10K_X76_Y36_N0, M10K_X26_Y61_N0, M10K_X58_Y7_N0, M10K_X49_Y67_N0, M10K_X14_Y7_N0, M10K_X76_Y9_N0, M10K_X41_Y71_N0, M10K_X14_Y58_N0, M10K_X76_Y27_N0, M10K_X49_Y56_N0, M10K_X49_Y70_N0, M10K_X5_Y48_N0, M10K_X14_Y8_N0, M10K_X49_Y54_N0, M10K_X69_Y14_N0, M10K_X41_Y2_N0, M10K_X49_Y3_N0, M10K_X41_Y74_N0, M10K_X14_Y3_N0, M10K_X14_Y64_N0, M10K_X49_Y69_N0, M10K_X76_Y18_N0, M10K_X58_Y4_N0, M10K_X41_Y57_N0, M10K_X69_Y15_N0, M10K_X41_Y66_N0, M10K_X38_Y72_N0, M10K_X14_Y47_N0, M10K_X49_Y65_N0, M10K_X38_Y61_N0, M10K_X14_Y62_N0, M10K_X5_Y46_N0, M10K_X14_Y53_N0, M10K_X58_Y11_N0, M10K_X26_Y64_N0, M10K_X76_Y11_N0, M10K_X49_Y63_N0, M10K_X38_Y57_N0, M10K_X26_Y1_N0, M10K_X41_Y75_N0, M10K_X58_Y3_N0, M10K_X69_Y11_N0, M10K_X14_Y5_N0, M10K_X14_Y48_N0, M10K_X76_Y13_N0, M10K_X14_Y59_N0, M10K_X41_Y72_N0, M10K_X49_Y60_N0, M10K_X41_Y63_N0, M10K_X49_Y62_N0, M10K_X14_Y54_N0, M10K_X49_Y64_N0, M10K_X49_Y7_N0, M10K_X38_Y59_N0, M10K_X26_Y69_N0, M10K_X14_Y57_N0, M10K_X38_Y63_N0, M10K_X41_Y62_N0, M10K_X26_Y72_N0, M10K_X49_Y10_N0, M10K_X76_Y15_N0, M10K_X41_Y56_N0, M10K_X26_Y73_N0, M10K_X69_Y16_N0, M10K_X69_Y22_N0, M10K_X69_Y10_N0, M10K_X5_Y51_N0, M10K_X5_Y8_N0, M10K_X69_Y4_N0, M10K_X38_Y66_N0, M10K_X58_Y8_N0, M10K_X49_Y1_N0, M10K_X76_Y17_N0, M10K_X41_Y68_N0, M10K_X14_Y4_N0, M10K_X76_Y14_N0, M10K_X58_Y2_N0, M10K_X76_Y10_N0, M10K_X26_Y66_N0, M10K_X14_Y52_N0, M10K_X41_Y65_N0, M10K_X5_Y50_N0, M10K_X49_Y59_N0, M10K_X58_Y5_N0, M10K_X14_Y55_N0, M10K_X49_Y55_N0, M10K_X41_Y67_N0, M10K_X76_Y21_N0, M10K_X41_Y59_N0, M10K_X26_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 70000        ; 32           ; 70000        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2240000 ; 70000                       ; 32                          ; 70000                       ; 32                          ; 2240000             ; 288         ; 0     ; image_hex_data.mif ; M10K_X26_Y44_N0, M10K_X49_Y39_N0, M10K_X26_Y22_N0, M10K_X41_Y48_N0, M10K_X38_Y43_N0, M10K_X58_Y19_N0, M10K_X49_Y48_N0, M10K_X38_Y42_N0, M10K_X38_Y10_N0, M10K_X58_Y35_N0, M10K_X76_Y34_N0, M10K_X49_Y36_N0, M10K_X69_Y36_N0, M10K_X38_Y38_N0, M10K_X41_Y16_N0, M10K_X49_Y8_N0, M10K_X5_Y37_N0, M10K_X41_Y8_N0, M10K_X26_Y12_N0, M10K_X26_Y32_N0, M10K_X58_Y32_N0, M10K_X58_Y33_N0, M10K_X38_Y17_N0, M10K_X58_Y27_N0, M10K_X69_Y20_N0, M10K_X41_Y26_N0, M10K_X41_Y4_N0, M10K_X49_Y16_N0, M10K_X58_Y28_N0, M10K_X26_Y34_N0, M10K_X76_Y32_N0, M10K_X38_Y15_N0, M10K_X41_Y29_N0, M10K_X58_Y23_N0, M10K_X14_Y27_N0, M10K_X69_Y32_N0, M10K_X69_Y19_N0, M10K_X49_Y26_N0, M10K_X49_Y22_N0, M10K_X58_Y15_N0, M10K_X38_Y16_N0, M10K_X49_Y28_N0, M10K_X58_Y24_N0, M10K_X26_Y17_N0, M10K_X41_Y18_N0, M10K_X38_Y41_N0, M10K_X14_Y42_N0, M10K_X38_Y14_N0, M10K_X14_Y38_N0, M10K_X14_Y25_N0, M10K_X38_Y35_N0, M10K_X38_Y6_N0, M10K_X26_Y40_N0, M10K_X14_Y40_N0, M10K_X41_Y46_N0, M10K_X49_Y32_N0, M10K_X14_Y26_N0, M10K_X14_Y12_N0, M10K_X38_Y32_N0, M10K_X26_Y38_N0, M10K_X26_Y50_N0, M10K_X26_Y13_N0, M10K_X41_Y47_N0, M10K_X69_Y34_N0, M10K_X49_Y38_N0, M10K_X41_Y25_N0, M10K_X69_Y18_N0, M10K_X38_Y44_N0, M10K_X38_Y13_N0, M10K_X49_Y44_N0, M10K_X38_Y21_N0, M10K_X38_Y29_N0, M10K_X38_Y50_N0, M10K_X49_Y34_N0, M10K_X38_Y52_N0, M10K_X14_Y24_N0, M10K_X26_Y37_N0, M10K_X76_Y30_N0, M10K_X41_Y50_N0, M10K_X5_Y40_N0, M10K_X69_Y24_N0, M10K_X49_Y30_N0, M10K_X49_Y11_N0, M10K_X58_Y30_N0, M10K_X58_Y14_N0, M10K_X38_Y22_N0, M10K_X41_Y20_N0, M10K_X14_Y18_N0, M10K_X58_Y34_N0, M10K_X14_Y35_N0, M10K_X26_Y29_N0, M10K_X14_Y39_N0, M10K_X14_Y43_N0, M10K_X26_Y21_N0, M10K_X49_Y35_N0, M10K_X14_Y31_N0, M10K_X41_Y49_N0, M10K_X38_Y28_N0, M10K_X38_Y7_N0, M10K_X69_Y30_N0, M10K_X49_Y25_N0, M10K_X14_Y22_N0, M10K_X26_Y11_N0, M10K_X38_Y37_N0, M10K_X41_Y13_N0, M10K_X26_Y9_N0, M10K_X58_Y36_N0, M10K_X38_Y31_N0, M10K_X26_Y36_N0, M10K_X14_Y36_N0, M10K_X41_Y40_N0, M10K_X49_Y49_N0, M10K_X38_Y30_N0, M10K_X49_Y27_N0, M10K_X26_Y47_N0, M10K_X38_Y11_N0, M10K_X49_Y17_N0, M10K_X41_Y32_N0, M10K_X26_Y19_N0, M10K_X41_Y14_N0, M10K_X41_Y54_N0, M10K_X26_Y41_N0, M10K_X14_Y30_N0, M10K_X26_Y51_N0, M10K_X38_Y25_N0, M10K_X38_Y47_N0, M10K_X38_Y12_N0, M10K_X41_Y7_N0, M10K_X38_Y46_N0, M10K_X26_Y54_N0, M10K_X41_Y27_N0, M10K_X69_Y31_N0, M10K_X26_Y52_N0, M10K_X38_Y8_N0, M10K_X26_Y10_N0, M10K_X69_Y17_N0, M10K_X41_Y11_N0, M10K_X58_Y16_N0, M10K_X49_Y12_N0, M10K_X69_Y28_N0, M10K_X49_Y29_N0, M10K_X26_Y18_N0, M10K_X41_Y10_N0, M10K_X49_Y13_N0, M10K_X14_Y34_N0, M10K_X14_Y19_N0, M10K_X41_Y22_N0, M10K_X58_Y21_N0, M10K_X38_Y20_N0, M10K_X41_Y31_N0, M10K_X14_Y20_N0, M10K_X5_Y34_N0, M10K_X58_Y20_N0, M10K_X49_Y24_N0, M10K_X41_Y6_N0, M10K_X38_Y40_N0, M10K_X26_Y8_N0, M10K_X69_Y27_N0, M10K_X41_Y33_N0, M10K_X26_Y6_N0, M10K_X38_Y39_N0, M10K_X26_Y15_N0, M10K_X49_Y19_N0, M10K_X26_Y43_N0, M10K_X26_Y23_N0, M10K_X38_Y3_N0, M10K_X49_Y45_N0, M10K_X5_Y36_N0, M10K_X41_Y37_N0, M10K_X38_Y9_N0, M10K_X49_Y47_N0, M10K_X14_Y17_N0, M10K_X49_Y15_N0, M10K_X5_Y39_N0, M10K_X14_Y15_N0, M10K_X5_Y38_N0, M10K_X49_Y21_N0, M10K_X26_Y39_N0, M10K_X49_Y18_N0, M10K_X14_Y13_N0, M10K_X41_Y15_N0, M10K_X26_Y31_N0, M10K_X38_Y19_N0, M10K_X26_Y30_N0, M10K_X38_Y36_N0, M10K_X41_Y35_N0, M10K_X14_Y37_N0, M10K_X26_Y14_N0, M10K_X26_Y27_N0, M10K_X41_Y51_N0, M10K_X14_Y41_N0, M10K_X41_Y53_N0, M10K_X49_Y23_N0, M10K_X38_Y33_N0, M10K_X14_Y33_N0, M10K_X14_Y21_N0, M10K_X41_Y36_N0, M10K_X38_Y48_N0, M10K_X38_Y51_N0, M10K_X26_Y33_N0, M10K_X49_Y51_N0, M10K_X14_Y23_N0, M10K_X26_Y45_N0, M10K_X26_Y26_N0, M10K_X26_Y53_N0, M10K_X26_Y55_N0, M10K_X38_Y49_N0, M10K_X41_Y21_N0, M10K_X14_Y28_N0, M10K_X41_Y24_N0, M10K_X58_Y22_N0, M10K_X69_Y29_N0, M10K_X14_Y29_N0, M10K_X76_Y28_N0, M10K_X38_Y18_N0, M10K_X14_Y16_N0, M10K_X26_Y28_N0, M10K_X41_Y23_N0, M10K_X26_Y46_N0, M10K_X69_Y25_N0, M10K_X38_Y23_N0, M10K_X41_Y42_N0, M10K_X49_Y46_N0, M10K_X38_Y26_N0, M10K_X69_Y23_N0, M10K_X49_Y40_N0, M10K_X26_Y35_N0, M10K_X58_Y26_N0, M10K_X69_Y26_N0, M10K_X38_Y34_N0, M10K_X41_Y41_N0, M10K_X49_Y41_N0, M10K_X38_Y24_N0, M10K_X41_Y38_N0, M10K_X26_Y20_N0, M10K_X26_Y42_N0, M10K_X41_Y28_N0, M10K_X26_Y16_N0, M10K_X58_Y31_N0, M10K_X41_Y17_N0, M10K_X58_Y18_N0, M10K_X41_Y44_N0, M10K_X5_Y41_N0, M10K_X41_Y39_N0, M10K_X5_Y35_N0, M10K_X41_Y34_N0, M10K_X5_Y43_N0, M10K_X26_Y25_N0, M10K_X41_Y43_N0, M10K_X41_Y45_N0, M10K_X41_Y30_N0, M10K_X41_Y9_N0, M10K_X14_Y32_N0, M10K_X76_Y31_N0, M10K_X5_Y32_N0, M10K_X26_Y3_N0, M10K_X38_Y45_N0, M10K_X49_Y33_N0, M10K_X26_Y48_N0, M10K_X14_Y44_N0, M10K_X14_Y46_N0, M10K_X49_Y14_N0, M10K_X49_Y43_N0, M10K_X41_Y12_N0, M10K_X26_Y4_N0, M10K_X58_Y29_N0, M10K_X49_Y31_N0, M10K_X38_Y5_N0, M10K_X58_Y17_N0, M10K_X26_Y49_N0, M10K_X41_Y19_N0, M10K_X49_Y20_N0, M10K_X14_Y14_N0, M10K_X41_Y5_N0, M10K_X58_Y25_N0, M10K_X69_Y33_N0, M10K_X26_Y5_N0, M10K_X5_Y33_N0, M10K_X38_Y4_N0, M10K_X49_Y42_N0, M10K_X5_Y42_N0, M10K_X38_Y53_N0, M10K_X41_Y52_N0, M10K_X14_Y45_N0, M10K_X38_Y27_N0, M10K_X26_Y24_N0, M10K_X38_Y55_N0, M10K_X69_Y35_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 2           ;
; Sum of two 18x18                ; 2           ;
; Total number of DSP blocks      ; 4           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 6           ;
+---------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                         ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; arm:arm|datapath:dp|alu:alu|Mult0~mult_llmac                 ; Two Independent 18x18 ; DSP_X32_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; arm:arm|datapath:dp|alu:alu|mulalu:mul_inst|Mult0~mult_llmac ; Two Independent 18x18 ; DSP_X32_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; arm:arm|datapath:dp|alu:alu|Mult0~331                        ; Sum of two 18x18      ; DSP_X32_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; arm:arm|datapath:dp|alu:alu|mulalu:mul_inst|Mult0~387        ; Sum of two 18x18      ; DSP_X32_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 20,720 / 289,320 ( 7 % ) ;
; C12 interconnects                           ; 1,616 / 13,420 ( 12 % )  ;
; C2 interconnects                            ; 7,570 / 119,108 ( 6 % )  ;
; C4 interconnects                            ; 4,878 / 56,300 ( 9 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 648 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 1,092 / 84,580 ( 1 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 2,065 / 12,676 ( 16 % )  ;
; R14/C12 interconnect drivers                ; 2,841 / 20,720 ( 14 % )  ;
; R3 interconnects                            ; 9,921 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 13,597 / 266,960 ( 5 % ) ;
; Spine clocks                                ; 1 / 360 ( < 1 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 42        ; 0            ; 42        ; 0            ; 0            ; 42        ; 42        ; 0            ; 42        ; 42        ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 42           ; 0         ; 42           ; 42           ; 0         ; 0         ; 42           ; 0         ; 0         ; 42           ; 3            ; 42           ; 42           ; 42           ; 42           ; 3            ; 42           ; 42           ; 42           ; 42           ; 3            ; 42           ; 42           ; 42           ; 42           ; 42           ; 42           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_success        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_demo[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_Write_demo     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_50Mhz_in       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switch             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                        ;
+-----------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                           ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------------------------------+----------------------+-------------------+
; clk_25Mhz                                                 ; clk_25Mhz            ; 940.6             ;
; clk_25Mhz,vga_driver:draw|counter:horizontal_counter|q[0] ; clk_25Mhz            ; 330.5             ;
; clk_25Mhz,clk_50Mhz_in                                    ; clk_25Mhz            ; 104.9             ;
; clk_50Mhz_in                                              ; clk_25Mhz            ; 57.3              ;
+-----------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                              ;
+---------------------------------------+----------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                       ; Destination Register                                                                                           ; Delay Added in ns ;
+---------------------------------------+----------------------------------------------------------------------------------------------------------------+-------------------+
; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 12.345            ;
; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 12.132            ;
; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 12.076            ;
; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 12.075            ;
; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 12.032            ;
; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 12.009            ;
; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 11.961            ;
; arm:arm|datapath:dp|flopr:pcreg|q[11] ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.592             ;
; arm:arm|datapath:dp|flopr:pcreg|q[10] ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.524             ;
; arm:arm|datapath:dp|flopr:pcreg|q[9]  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.480             ;
; arm:arm|datapath:dp|regfile:rf|rf~6   ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~134 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~262 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~390 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~38  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~166 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~294 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~422 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~70  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~198 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~326 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~454 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~358 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~102 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~230 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 9.209             ;
; arm:arm|datapath:dp|regfile:rf|rf~11  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~43  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~75  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~107 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~139 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~171 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~203 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~235 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~267 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~299 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~331 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~363 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~427 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~395 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|regfile:rf|rf~459 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 8.765             ;
; arm:arm|datapath:dp|flopr:pcreg|q[14] ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.831             ;
; arm:arm|datapath:dp|regfile:rf|rf~4   ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~132 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~260 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~388 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~36  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~164 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~292 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~420 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~68  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~196 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~324 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~452 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~356 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~100 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~228 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.694             ;
; arm:arm|datapath:dp|regfile:rf|rf~5   ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~37  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~69  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~101 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~133 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~165 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~197 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~229 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~261 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~293 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~325 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~357 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~421 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~389 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|regfile:rf|rf~453 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.692             ;
; arm:arm|datapath:dp|flopr:pcreg|q[13] ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.584             ;
; arm:arm|datapath:dp|regfile:rf|rf~2   ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~130 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~258 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~386 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~34  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~162 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~290 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~418 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~66  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~194 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~322 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~450 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~354 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~98  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|regfile:rf|rf~226 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.551             ;
; arm:arm|datapath:dp|flopr:pcreg|q[12] ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.512             ;
; arm:arm|datapath:dp|regfile:rf|rf~7   ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~39  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~71  ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~103 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~135 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~167 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~199 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~231 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~263 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~295 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~327 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
; arm:arm|datapath:dp|regfile:rf|rf~359 ; dmem:dmem|RAM2:iram|altsyncram:altsyncram_component|altsyncram_2pq2:auto_generated|ram_block1a262~porta_we_reg ; 7.500             ;
+---------------------------------------+----------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "main"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "ROM2:image_rom|altsyncram:altsyncram_component|altsyncram_hia2:auto_generated|ram_block1a144" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk_50Mhz_in~inputCLKENA0 with 32 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:19
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:25
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:20
Info (11888): Total time spent on timing analysis during the Fitter is 63.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:19
Info (144001): Generated suppressed messages file C:/Users/julio/OneDrive/Escritorio/Proyecto/output_files/main.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6702 megabytes
    Info: Processing ended: Fri Nov 22 04:21:18 2024
    Info: Elapsed time: 00:05:07
    Info: Total CPU time (on all processors): 00:11:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/julio/OneDrive/Escritorio/Proyecto/output_files/main.fit.smsg.


