# Simple_RISC
* 这个是夏宇闻 Verilog 数字系统设计教程简化的 RISC_CPU 设计的内容。
