接口单元布局优化的集成电路 本发明公开一种接口单元布局优化的集成电路，其包括：第一侧边缘；临近该第一侧边缘的第一排单元，其包括多个信号单元，每个信号单元包括信号单元垫片和位于信号单元垫片下方的信号单元电路；与第一排单元平行且相邻的第二排单元，其包括多个电源/地单元，每个电源/地单元包括电源/地单元垫片和位于电源/地单元垫片下方的电源/地单元电路；第一排单元较第二排单元更靠近所述第一侧边缘。这样可以缩短所述信号单元的键合线的长度，从而降低了键合线的寄生电阻和电容，提高了信号质量。
