---
title: "2025-09-03"
tags:
    - Study
    - System Verilog
date: "2025-09-03"
thumbnail: "/assets/img/thumbnail/SystemVerilog.png"
bookmark: true
---

# SystemVerilog 검증 (RAM)
---
입력값에 대한 자동화, random 값 때문에 씀

Class 는 HW가 아닌 SW이므로 HW접근 X

interface 는 HW 이므로 SW처럼 주소 접근 X, virtual 이라는 가상 HW를 만들어 줘야함

블록도 이미지

```verilog
task run();
    forever begin
        gen2drv_mbox.get(tr);
        ram_if.addr = tr.addr;
        ram_if.we   = tr.we;
        if (tr.we) ram_if.wdata = tr.wdata;
        @(posedge ram_if.clk);
    end
endtask
```

타이밍다이어그램 이미지

=== 3개면 X값 판단 가능

ram, tb_ram 구현 완
