
---
title: 'Raptor Lake S，再进一步 Intel i9 13900K 全面评测'
categories: 
 - 新媒体
 - cnBeta
 - 最新
headimg: 'https://i0.hdslb.com/bfs/article/b4b565c1b93ab46f2cd50196d40c50761ef7a65e.png@935w_935h_progressive.webp'
author: cnBeta
comments: false
date: Mon, 19 Sep 2022 03:05:14 GMT
thumbnail: 'https://i0.hdslb.com/bfs/article/b4b565c1b93ab46f2cd50196d40c50761ef7a65e.png@935w_935h_progressive.webp'
---

<div>   
自 12 代 Alder lake 产品发布以来，蓝色巨人终于扭转了自己在桌面端产品在综合多线程性能上逊于对方的场面，并且在游戏性能上取得了长足的进步，彻底改变了自家 11 代 Rocket lake产品在很多游戏中性能不如 10 代 Comet lake 产品的窘境，也扭转了将近一年以来游戏/理论性能双双不如超威半导体 Zen 3 产品的窘境。<br>
<p style="text-align: left;">关于Alder lake系列产品的测评前面我们也已经做过，具体链接如下：</p><p style="text-align: left;">1. <a href="https://www.bilibili.com/read/cv13858032?spm_id_from=333.999.0.0" target="_blank">https://www.bilibili.com/read/cv13858032?spm_id_from=333.999.0.0</a></p><p style="text-align: left;">2. <a href="https://weibo.com/ttarticle/p/show?id=2309404713343930990967#_0" target="_blank">https://weibo.com/ttarticle/p/show?id=2309404713343930990967#_0</a></p><p style="text-align: left;">尽管 Intel 通过 Golden Cove 与 Gracemont 两种微架构的混合产品 12900K 提供了几乎足够与 <a data-link="1" href="https://c.duomai.com/track.php?site_id=242986&euid=&t=https://amd-cpu.jd.com/" target="_blank">AMD</a> Ryzen R9 5950X 匹敌多线程性能以及略胜一筹的单线程性能，但是较高的 P core 频率与相对较少 E core 数量使得该产品在相对高压力的性能测试下能效相较于对方略逊一筹。</p><p style="text-align: left;">北京时间 2022.9.28 日，时隔十一个月之后，Intel 发布了他们全新的一代的桌面端产品Raptor lake-S--猛禽湖，在制程没有大的换代的情形下，通过将 Contact Gate Pitch（CPP）进一步从 54 nm 放宽至 60 nm 的方式进一步获得了终极版 10nm 制程，最终提供的相较于 Alder lake 系列产品超过 0.5 Ghz 的 Pcore 频率。与此同时，Intel 还在 i5 i7 i9 产品中翻倍了 Ecore，并提供更多的 L2/L3 缓存，以提高应用与游戏性能，最终使性能达到了一个全新的高度。</p><p style="text-align: left;">当然，在 Raptor lake-S 中，Intel 也修复了一些前代产品中的一些问题。</p><p style="text-align: left;">在产品的发布前，OneRaichu 跟 ECSM_Official 共同合作，我们对 Raptor lake-S 的旗舰产品，Intel Core i9 13900K 进行了相应的测评。</p><p style="text-align: left;">测试平台：</p><p style="text-align: left;">CPU1: Intel Core i9 13900K</p><p style="text-align: left;">CPU2: Intel Core i9 12900KF</p><p style="text-align: left;">DRAM: DDR5-6000 CL30-38-38-76，DDR4-3600 CL17-19-19-39,Trefi=262143,其他小参=Auto。</p><p style="text-align: left;">主板：Z690 Taichi <a data-link="1" href="https://c.duomai.com/track.php?site_id=242986&euid=&t=https://razer.jd.com/" target="_blank">RAZER</a> Editon and Z790 ****</p><p style="text-align: left;">BIOS 版本：12.01 与 ****</p><p style="text-align: left;">GPU：AMD Radeon RX 6900 XTXH OC 2700MHz</p><p style="text-align: left;">散热：NZXT Kraken X73</p><p style="text-align: left;">CPU-Z 图：</p><figure contenteditable="false"><p style="text-align:center"><img src="https://i0.hdslb.com/bfs/article/b4b565c1b93ab46f2cd50196d40c50761ef7a65e.png@935w_935h_progressive.webp" size="257439" index="0" type="preview" width="623" height="623" referrerpolicy="no-referrer"></p></figure><figure contenteditable="false"><p style="text-align:center"><img src="https://i0.hdslb.com/bfs/article/a334f67de5bd26ecbcc11905be46e11c72ce073e.png@941w_935h_progressive.webp" size="254278" index="1" type="preview" width="627" height="623" referrerpolicy="no-referrer"></p></figure><p style="text-align: left;">其中 Intel Core i9 13900K 的核心睿频为</p><p style="text-align: left;">P：1-2C 58x，3-8C 55x</p><p style="text-align: left;">E：1-16C 43x</p><p style="text-align: left;">内存默认支持到 JEDEC-5600MHz（即默认内存不超频下能支持的最高频率内存，仅限于 1DPC+2CH 或 2DPC+1CH 时）</p><p style="text-align: left;">Intel Core i9 12900K 的 核心睿频为</p><p style="text-align: left;">P：1C 52x 2C 51x 8C 49x</p><p style="text-align: left;">E：1-4E 39x 5-8E 37x</p><p style="text-align: left;">内存默认支持到 JEDEC-4800MHz（即默认内存不超频下能支持的最高频率内存，仅限于 1DPC+2CH 或 2DPC+1CH 时）</p><p style="text-align: left;">首先是理论测试部分，这一部分由 OneRaichu 进行</p><p style="text-align: left;">一、AIDA64 快餐带宽测试</p><figure contenteditable="false"><p id="_img_parent_tmp" style="text-align:center"><img src="https://i0.hdslb.com/bfs/article/3f0af2c08676cd45a91a3195cd31ddd94c3e4fb0.png@900w_864h_progressive.webp" size="276041" index="2" type="preview" width="600" height="576" referrerpolicy="no-referrer"></p><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/3d7709f32e6fb04dd9f58fc93ccde4aa7f64d821.png@906w_872h_progressive.webp" size="294348" index="3" type="preview" width="604" height="581" referrerpolicy="no-referrer"><br></figure><p>我们首先进行的是 AIDA64 的缓存/内存测试，由于当前的 AIDA64 并不能识别 13900K 的具体型号，许多细节也并不完全正确，这里的对比测试仅供参考。详细的 CPU 带宽/延迟测试，我们会在后面的具体测试中一一进行。</p><p>二、CPU 核间延迟测试。</p><p>紧接着我们进行了核心间通讯延迟的具体测试，使用的是求秒的延迟测试工具，相较于 microbench 的工具来说准确度更高，延迟均匀性更好，我们的精确度选择了 level 10（最高级）。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/bc8e4e79ba5df58a3c226dda16fd19ebbd845f07.png@942w_626h_progressive.webp" size="453320" index="4" type="preview" width="771" height="511" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/f09c74804c25ef09eb50953a38bc0492786c8bcc.png@942w_629h_progressive.webp" size="409373" index="5" type="preview" width="770" height="513" referrerpolicy="no-referrer"><br></figure><p>相较于 Intel Core i9 12900K 来说，由于 Ring bus 结构与设计的变动，当 Ecore 有负载的时候，Ringbug Frequency 不会再由 4700 MHz 掉至 3600 MHz 这样的大幅度变化，其变化主要由 5000 MHz 变化至 4600 MHz，此时 Ringbus 的延迟将不再成为核心访问延迟的负累，再加上 Ring bus 拓扑结构的可能变动致使 Intel Core i9 13900K 的核心延迟产生了比较有趣的变化。</p><p>即 P 与 E 之间的通讯不再存在一个明显的访问惩罚，几乎所有核心间的通讯速度都维持到了一致的水平，大约在 30-33 ns 之间，除了同 Cluster 内的小核心仍旧因为没有总线探听器的缘故具有一定的访问延迟惩罚，而同 Cluster 内的 E 核心延迟也有少许的改进。</p><p>三、理论延迟与带宽测试</p><p>在核心通讯测试之后，我们进行了两个产品的内缓存延迟测试（使用 Clamchowder 的测试工具）。</p><p>首先是默认频率下的情况：</p><p>P：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/25894bb0fed4cfca68b54155a8116882b21517b9.png@879w_495h_progressive.webp" size="29887" index="6" type="preview" width="586" height="330" referrerpolicy="no-referrer"><br></figure><p>E:</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/bcecbab7a7b2962c05fc82199f269ddd6c1c1f23.png@884w_489h_progressive.webp" size="28883" index="7" type="preview" width="589" height="326" referrerpolicy="no-referrer"><br></figure><p>由于实际的频率更高，因此即便是缓存明显增大的情况下，不论是 P/E 核心在全范围内的延迟仍然均低于上一代。</p><p>在这里，我们还进行了两代产品同频下的内缓存延迟对比，使用 Cycle（周期）表示延迟情况。</p><p>P：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/e1128b5b16aab7ec072709196d21fed7028ec4b7.png@917w_516h_progressive.webp" size="26621" index="8" type="preview" width="611" height="344" referrerpolicy="no-referrer"><br></figure><p>可以看见 13 代 Core 的 Raptor Cove 核心为了增加缓存的容量，在 L2 跟 L3 的同频延迟上实际上对比 12 代的 Golden Cove 有些许的变化，其中 L2 大约多了 1 Cycle，但容量增加了 60%，L3 则是在前半段大约 16M 内平均多 3 cycle，16M 后低 2-3cycle。</p><p>E：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/22273799c91235b985dca6e02bfba188b16304bf.png@942w_525h_progressive.webp" size="29035" index="9" type="preview" width="636" height="354" referrerpolicy="no-referrer"><br></figure><p>如果说 Pcore 的延迟在缓存容量增加时略微做了一些妥协，在不同的部分有增有减，那么 13 代的 Ecore 的延迟几乎在整个 Cache 范围内都优于 12 代 Ecore。其中 L2 在容量翻倍的情况下维持住了延迟不变，L3 延迟甚至在部分场景下比上代低了甚至超过 10 cycle。这种变动对 Ecore 来说无疑会带来相当幅度的同频性能增加。</p><p>完成了延迟部分的测试之后，我们还针对缓存/内存的带宽进行了相应的测试。</p><p>首先是单线程读取/写入部分。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/3c9bbc59721649f22f3cc67072f9b59d4e4efacf.png@876w_461h_progressive.webp" size="33300" index="10" type="preview" width="584" height="307" referrerpolicy="no-referrer"><br></figure><p>这里我们直接对单线程带宽进行了频率归一化处理，可以看见实际上同频的 12 代 Pcore 的 L1-Read 带宽相较于 13 代 P-core 的 L1-Read 带宽略高一些，L2 的带宽则基本相同，L3 的带宽则略高一些，其中 L1 R 的带宽下降不排除可能是当前 bios 存在的问题所致。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/63c021b05f4bd3e60e019d53175c725acb1bf765.png@942w_573h_progressive.webp" size="50174" index="11" type="preview" width="722" height="439" referrerpolicy="no-referrer"><br></figure><p>类似的，我们也测试了 Ecore 的 1T 读写带宽，可以看见除了因为缓存容量增加扩大了一些 L2/L3 cover 范围外，没有太多明显的变动。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/380f7124eb0dcdb130948c814e2445255903dd9e.png@942w_546h_progressive.webp" size="44375" index="12" type="preview" width="688" height="398" referrerpolicy="no-referrer"><br></figure><p>我们还测试了多线程的情况，相较于单线程来说，多线程的情况发生了一点变化。L1/L2 的带宽增加主要由 13 代增加的 E 核心提供，然而 L3 的带宽变化则有所不同，其中 P core 的 L3-Read 带宽在这里也有了一些变化，其由 12 代的 3MB/Core 10 way 64bytes line 64threads 变动为 13 代的 3MB/Core 12way 64bytes line 128threads。</p><p>这就导致到了 L3 cover 的范围，13900K P+E 的总带宽在 L3 部分范围甚至翻倍还多,在绝大多数 L3 cover 范围中都是，AIDA64 测试的带宽尽管是纯 Pcore 的范围，但也有类似的体现。</p><p>为此，我们还单独测试了纯 Pcore 的情况，结果如图所示：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/1ae3bd10b66f0b09d4fac425dafbca46d9ea3deb.png@942w_554h_progressive.webp" size="42117" index="13" type="preview" width="632" height="371" referrerpolicy="no-referrer"><br></figure><p>可以看见在整个 L3 覆盖范围内到出 L3 为止，13 代的纯 Pcore L3 多线程读取带宽均为 12 代的 1.5 倍以上。</p><p>这种大幅度的 L3 带宽增加，可能会在多线程测试中带来较为明显的变化，尤其是依赖缓存吞吐的相关应用。</p><p>关于内存带宽，两者均受限于 DDR5-6000，因此均在 93-94 GB/s 的范围，其中 13 Gen 受益于更高的缓存吞吐速度，因而稍高一些。</p><p>四、指令带宽与理论吞吐：</p><p>进一步的，我们进行了 NOP 指令的带宽测试，可以看见由于微架构没有明显的改变，在 NOP8/4 的指令测试中两代 P/E core 没有明显的区别，只有在缓存变化的位置有变动。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/38b6c3def3de946c02a371dc57637ccf82969c99.png@825w_531h_progressive.webp" size="30454" index="14" type="preview" width="550" height="354" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/654dd569744347d397e2bdad2c0fff4210741c39.png@825w_501h_progressive.webp" size="34010" index="15" type="preview" width="550" height="334" referrerpolicy="no-referrer"><br></figure><p>此外，我们还测试了理论吞吐的情况，可以看见在本测试的条件下（不同平台可能测试结果略微有些许不同），13 代 Pcore 有少数指标对比 12 代略有变化，已经标出，不排除是测试平台带来的误差。</p><p>注：测试时均开启小核心，故没有 AVX512 部分。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/840a7795e99cef5c85b42ee7d25822d0e2ad6560.png@816w_1158h_progressive.webp" size="234081" index="16" type="preview" width="544" height="772" referrerpolicy="no-referrer"><br></figure><p>五：性能测试</p><p>完成了上述的理论测试后，我们进入到性能测试的环节，其中我们对 13900K 的测试分为两个挡位</p><p>Unlimited power test</p><p>此设置下功耗完全放开，无功耗限制。</p><p>253w PL2 test</p><p>此测试下沿用 13900K 默认的 255W PL2。(敬请期待 测评 part2)</p><p>5.1 首先进行的是熟悉的 CB 部分测试</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/1a66fdfd5a513bec58a5ed057e0e17882e2ae3d2.png@914w_578h_progressive.webp" size="25821" index="17" type="preview" width="609" height="385" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/4d3d2c3376b33afc62bd071adf91a781e6de38f2.png@917w_806h_progressive.webp" size="46185" index="18" type="preview" width="611" height="537" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/4cef6d6ca70267e0d7fc757a026718a373df4fac.png@887w_542h_progressive.webp" size="49392" index="19" type="preview" width="591" height="361" referrerpolicy="no-referrer"><br></figure><p>5.2 3DMark 部分</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/ec3f5f25ea7b5ec0731e0b7d4b914d3f88d5f7fc.png@942w_578h_progressive.webp" size="55621" index="20" type="preview" width="636" height="389" referrerpolicy="no-referrer"><br></figure><p>5.3 SuperPI 部分</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/2a9349d99c1297125704bd039b68f1bab942ff63.png@935w_522h_progressive.webp" size="25163" index="21" type="preview" width="623" height="348" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/df564938f5bf5d1b408de5b562817488b1048a17.png@927w_558h_progressive.webp" size="26789" index="22" type="preview" width="618" height="372" referrerpolicy="no-referrer"><br></figure><p>提升幅度与比例</p><p>5.4 CPU-Z 部分</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/da1dbbab090556cbc1cb328364d78116becb7ab0.png@579w_585h_progressive.webp" size="78031" index="23" type="preview" width="386" height="390" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/acd4287c8f088ba004a01d5a05136927df7921af.png@594w_591h_progressive.webp" size="78559" index="24" type="preview" width="396" height="394" referrerpolicy="no-referrer"><br></figure><p>5.5 解压缩部分</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/2655c91430c81909296f5ead4a80cc9a7c61a938.png@930w_569h_progressive.webp" size="27783" index="25" type="preview" width="620" height="379" referrerpolicy="no-referrer"><br></figure><p>5.6 AIDA64 理论测试部分</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/5f08456543b1fe6f6a4d138a24183505c3728574.png@849w_519h_progressive.webp" size="35592" index="26" type="preview" width="566" height="346" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/683065520358089eea7f103502c392e478668af2.png@869w_531h_progressive.webp" size="44125" index="27" type="preview" width="579" height="354" referrerpolicy="no-referrer"><br></figure><p>多线程汇总：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/7c3688f75ac9f3f6b722f395ad464d0c80f9caf5.png@942w_483h_progressive.webp" size="68304" index="28" type="preview" width="966" height="494" referrerpolicy="no-referrer"><br></figure><p>六：IPC 测试</p><p>在性能测试的基础上，我们分别使用了 SPEC CPU 2017 1.1.8 以及 Geekbench 5.4.4 进行了对应的 IPC 测试，同时测试了默认频率的情况以及 3.6Ghz 时的情况，仅供参考。</p><p>SPEC CPU 2017:</p><p>OS：WSL2-Ubuntu 20.04</p><p>编译器：GCC/Gfortran/G++ 10.3.0</p><p>测试参数：-O3，对应测试与 cfg 附于网盘之中，链接：https://pan.baidu.com/s/1G0yD_FC3yXOJl3tkkyzjSg 提取码：pa37，欢迎各位取用测试。</p><p>P 核心部分：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/22627c0f9e296962617ae9e91a41f500e768973d.png@942w_1058h_progressive.webp" size="95151" index="29" type="preview" width="755" height="847" referrerpolicy="no-referrer"><br></figure><p>我们首先测试了默认频率下单线程性能，可以看见在默频情形下，提升大约在 12.5% 左右。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/8fafb6905cc34180a401ddd6e5a159303422063a.png@942w_605h_progressive.webp" size="81684" index="30" type="preview" width="865" height="554" referrerpolicy="no-referrer"><br></figure><p>进一步的，我们进行了 3.6GHz 的同频测试，可以看见 RPC/GLC 两个核心的同频性能基本一致，而 RPC 由于具有更大的 L2 cache 致使其的访存延迟相对更低，再加上更加合理的睿频机制，最终导致其在频率更高，且均跑满的情形下的大部分项目性能损失更低（5.8GHz VS 5.2GHz）。值得注意的是 520/549 子项在这里出现了严重瓶颈，此项目与 L3-DRAM 覆盖范围的延迟性能直接相关。</p><p>我们还测试了 E 核心的 IPC：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/dfa62dd3cffc13ff59c50e884a1f46b48b6d0a52.png@843w_945h_progressive.webp" size="27100" index="31" type="preview" width="562" height="630" referrerpolicy="no-referrer"><br></figure><p>由于内缓存部分的明显优化，以及核心访问延迟的进一步优化，Ecore 的 IPC 产生了明显的变化，平均 IPC 提升大约在 6% 左右。</p><p>除 GCC 部分外，我们还使用 Clang 10+Gfortran 12 的组合测试了 SPECint2017，在下列的表格中我们去掉了 548.exchange2_r 项目的分数，仅用于比较 C/C++ 项目性能，以便用于与移动端<a data-link="1" href="https://c.duomai.com/track.php?site_id=242986&euid=&t=https://shouji.jd.com/" target="_blank">手机</a> SOC 进行比较。</p><p>需要注意的是，本测评使用的内存非 JEDEC-规格，因为性能相较于使用 JEDEC 内存时有些许变化。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/addad16fd690053e1b46735db8de05809f53ff48.png@942w_272h_progressive.webp" size="32479" index="32" type="preview" width="865" height="249" referrerpolicy="no-referrer"><br></figure><p>Geekbench 5.4.4：</p><p>P 核心部分：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/df9d112298262eac63ea11fb7c4a0c2642792377.png@705w_726h_progressive.webp" size="41576" index="33" type="preview" width="470" height="484" referrerpolicy="no-referrer"><br></figure><p>我们首先测试了默认频率下单线程性能，可以看见在默频情形下，提升大约在 13% 左右。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/d5af009c4b2707da8b846db2bef4e9545137da1d.png@942w_605h_progressive.webp" size="70386" index="34" type="preview" width="723" height="463" referrerpolicy="no-referrer"><br></figure><p>进一步的，我们进行了 3.6GHz 的同频测试，与 SPEC2017 的结果一致，可以看见 RPC/GLC 两个核心的同频性能基本一致。RPC 由于具有更大的 L2 cache 致使其的访存延迟相对更低，再加上更加合理的睿频机制，最终导致其在频率更高，且均跑满的情形下的性能损失更低。</p><p>我们还测试了 E 核心的 IPC：</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/f6472764d9e2ae8d936871edddddfb92c170dfbb.png@789w_813h_progressive.webp" size="44886" index="35" type="preview" width="526" height="542" referrerpolicy="no-referrer"><br></figure><p>由于 Geekbench 的考察更偏向于 ALU 部分，对内缓存的考察相对较弱，这里的结果与 SPEC2017 中有了些许的偏差，在 GB5 中，Ecore 的 int 部分几乎没有变动，而 FP 部分则与 SPEC2017 的结果接近，大约有 6% 的提升。</p><p>七：游戏测试</p><p>由于 RPL 依旧兼容 DDR4，所以这里额外安排了 DDR4 3600 C17-19-19-39 Trefi 262143 的平台测试。</p><p>为了确保测试公平统一，所以均采用游戏内自带的 Demo 和帧数统计，并且每款游戏均运行五次 Demo，取平均值，如成绩出现与其他四次较大的差距，那么本次成绩无效，补测一次，若游戏本身帧数统计包含小数，则会保留相应位数的小数，否则一律四舍五入。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/894b68e9a1ed9694f942e3e7b2c38b1dd03ac665.png@942w_660h_progressive.webp" size="191806" index="36" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/642b4d8d9ea8d77fc1e9e3a29bbeb1b4f8516b17.png@942w_660h_progressive.webp" size="206809" index="37" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/04d52be5b235a16e974592d5de008979e913da68.png@942w_660h_progressive.webp" size="205752" index="38" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/8c8dcdbf8bdfcfe02db299a75d3006ed816acb24.png@942w_660h_progressive.webp" size="204546" index="39" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/3b43faebce1f6452fecf59487c2478328abb0ec7.png@942w_660h_progressive.webp" size="211256" index="40" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/5a869d978774ad20225a4c68785cc3d2485860aa.png@942w_660h_progressive.webp" size="194126" index="41" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/1d9d7f884b0e5e0bbc07363f8d9f1d354dd3ec90.png@942w_660h_progressive.webp" size="188913" index="42" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/01d2f637ed9c107c7616b774804faa61503b489c.png@942w_660h_progressive.webp" size="192444" index="43" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/b2af1f8278418348b497ff0dc918d930ba108656.png@942w_660h_progressive.webp" size="197018" index="44" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/6d4c3f2860a0d0348794ecacf8c1f07c027c3fc5.png@942w_660h_progressive.webp" size="217722" index="45" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/1b8f88b9cce551112e008ed651bb9f03de3db954.png@942w_660h_progressive.webp" size="200713" index="46" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/ee4703b2659f390ee8ee21fd9f10c3505958b353.png@942w_660h_progressive.webp" size="201695" index="47" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/6a6d8e58e406adf7cb7058f2ff1eba81a1f920eb.png@942w_660h_progressive.webp" size="218831" index="48" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/b840d5d94c16c72bb5097d71865c08a9c4e025fb.png@942w_660h_progressive.webp" size="218810" index="49" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/be8317224d705d1096166349879c49a5839e3481.png@942w_660h_progressive.webp" size="215940" index="50" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/199f5e0aa6fc04ce8f9320e0b8a8f71fa6280452.png@942w_660h_progressive.webp" size="222083" index="51" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/befeb0709eb7b9e7d55b4889600c0fe2fd90e812.png@942w_660h_progressive.webp" size="206432" index="52" type="preview" width="865" height="605" referrerpolicy="no-referrer"><br></figure><p>在侧重 CPU 较多的高帧游戏中，例如奇点灰烬，CSGO 等，13900K 相较于 12900K 的提升可以在 10%+，如果将显卡换成更高端的型号，那么这个差距将继续被放大。</p><p>2K 分辨率依旧难以被撼动，均帧除了 CSGO，提升都在个位数，但是 13900K 同样也带来了最低帧提升，也就是说，使用 13900K 的游戏体验会更流畅。</p><p>Intel 通过魔改 Ring 总线，带来 Ecore 访问延迟的降低，同时 RPL 的 Ring 频率和 Ecore 脱钩，不会再出现 ADL 上小核负载时 Ring 大幅度降速的问题。</p><p>不过 RPL 还是会降速，13900K 会从 Auto 5000MHz 降频至 4600MHz，但是相对于 12900K 的提升大很多，但这意味着你依旧可以通过关闭 Ecore 来提升游戏性能。</p><p>除了魔改 Ring 总线以外，Intel L2 增量，L3 增速都会给游戏带来一定的提升，尤其是在 DDR5 平台下，L3 的增速将会放大 DDR5 带来的优势。</p><p>八：能效测试：</p><p>我们首先进行了简单的功耗测试：</p><p>在 AIDA64 FPU 场景下，13900K DDR5 的功耗约为 253w，此时的各核心频率约为 *** 与 ***。</p><p>在 Z690 主板搭配八月份的 BIOS 中，解锁功耗墙之后的功耗约为 343w，此时的电压在 1.4V 附近，各核心频率约为 P 核心 5.5 GHz，E 核心 4.3 GHz。</p><figure contenteditable="false"><img src="https://i0.hdslb.com/bfs/article/ea7d422a6327e3109b4d87874fb9926e6e91d3e8.png@846w_507h_progressive.webp" size="15182" index="53" type="preview" width="564" height="338" referrerpolicy="no-referrer"><br></figure><p>随后，我们同时使用 Geekbench 5 多线程 int 与 Cinebench R23 的分数进行能效测试，用以模拟轻/重负载下的性能，不同功耗下的轻重负载性能（百分比）如图所示：</p><p>（图文省略.jpg）</p><p>问：数据呢？图呢？为什么我看不见 253w 的性能和能效/功耗曲线？</p><p>答：为了准确的测试相关功耗数据，我们使用了新到的 Z790 主板进行了相关测试，然而该主板仍处于 NDA 状态中，因此暂时无法展示相关数据，我们将在解禁后的第一时间内补上关于能效测试的部分。</p><p>以下是小剧场：</p><p>描：我搞了一张 Z790 板子，顺便还更新到了最新版 BIOS，能效有些变化，电耗子我们用那个测吧，肯定准！</p><p>雷：大描老师，测啊测啊！刚好我还没测完能效。</p><p>结果虽然什么都测了，但是这一部分的数据是在 Z790 上测试的，可因为板子有 NDA，跟大描老师商量之后决定暂时不放出来相关的数据。</p><p>剩下的部分，请期待我们的第二部分测评-能效与对决。</p><p>大描老师：Part2 不仅会加入能效部分的测试，同时会加入不知名 16C CPU 的对比，但是由于 NDA 的问题，这个时间点可能需要等到红厂新品正式发布之后。</p><p>九：结语</p><p>在 Alder lake 产品发布的一年之后，Intel 通过进一步放宽 CPP 的 10nm Enhanced Super Fin plus（Intel 7+）工艺，获得了频率更高，能效也来的更好的新一代产品 Raptor lake。通过增加频率和小核心的数量，在提升大约 12% 的单线程性能时，又一次大幅的提升多线程性能，用以与超威半导体今年发布的新品 Zen 4 进行竞争。</p><p>不论本世代最终鹿死谁手，谁又将成为本世代的单线程/多线程性能之王，我想这都应当都是近十年来半导体发展最好的时代。</p><p>因为这是竞争最激烈的时代，自然也是对消费者最有利的时代，有了激烈的竞争，才会有不断的进步，不论什么领域均不外如是。</p><p>其实我们很早就展开了联合测试，并且在月初就完成了数据统计和问题分析，也考虑到并猜测了 AMD 的 FCLK 带来的相关限制，所以原来的结果均在 6400 C34 下测出，但是我们实在是没想到 Zen4 的甜点仅有 6000MHz，所以我们掀掉了以往的测试结果，通宵将 6000 C30 重测出来，我感受到了 AMD 深深的背刺。</p><p>此时此刻，描和雷的眼圈又黑了一度。</p><p>最后，也感谢每一位读者对本评测的阅读，以上的所有数据均由 ECSM_Official & OneRaichu 提供，测试的结果可能有所不同，与不同的软硬件有关。</p><p>如有不对，劳烦指正，如有不足，敬请谅解。</p>   
</div>
            