\ifdefined\included
\else
\documentclass[french, a4paper, 11pt, twoside, pdftex]{StyleThese}
\include{formatAndDefs}
\sloppy
\begin{document}
\setcounter{chapter}{1}
\dominitoc
\faketableofcontents
\fi

\chapter{Enjeux des systèmes à criticité multiple sur processeurs multi-c\oe{}urs}
\minitoc

La conception des systèmes embarqué, typiquement automobiles, a subit de fortes évolutions orientées vers de nouvelles fonctionnalités centrées sur le logiciel. Ces évolutions demandent des capacités de calcul de plus en plus importantes et donc des architectures matérielles pour supporter la demande grandissante en fonctionnalités. Par ailleurs le contexte industriel mène à la disparition des calculateurs d'antan, monoc\oe{}urs, pour se focaliser sur des calculateurs plus complexes et puissants, multic\oe{}urs. Cette tendance au multic\oe{}ur provient à la fois d'une limitation technologique et d'un besoin grandissant : la façon d'augmenter les capacités de calculs par les méthodes classiques (montée en fréquence) atteint ses limites et les capacités d'exécution concourante de logiciel est de plus en plus demandée dans un contextes aux contraintes financières et de time-to-market fortes. C'est ainsi que né la volonté de passer sur des architectures électriques et électroniques plus centralisées via l'utilisation d'une quantité d'unités de calcul réduite mais intégrant un plus grand nombre de fonctionnalités en leur sein. Cette volonté implique cependant une superposition des difficultés inhérentes aux architectures matérielles plus complexes avec les contraintes de sûreté de fonctionnement du logiciel. Nous faisons donc face à des systèmes à criticité mixte exécutés sur des calculateurs aux mécanismes complexes. Nous verrons donc dans ce chapitre quels sont les aspects essentiels de ce contexte et ses spécificités à prendre en compte pour proposer de nouveaux éléments de réponse dans la conception de systèmes à criticité mixte sur processeurs multic\oe{}urs. Nous concluront cette partie avec la présentation de la problématique à laquelle on tentera de répondre par la suite ainsi que la présentation des différents chapitres de contribution de cette thèse.

\section{Présentation des architectures Hardware}
    \subsection{Mono/Multi/Many Cores et GPU}
    \subsection{Architectures mémoires, cas des multi-c\oe{}urs}
\section{Risques d'interférences}
\section{criticité mixte \& contraintes temporelles}
    \subsection{Enjeux des usages des multi-c\oe{}urs avec contraintes temporelles}
    \subsection{Problématique :  criticité multiple : comment optimiser l'usage des ressources avec garanties temporelles}
transition - présentation contenu État de l'Art


\ifdefined\included
\else
\bibliographystyle{StyleThese}
\bibliography{these}
\end{document}
\fi
