# ğŸ—ï¸ Plantilla para Crear Repositorios de Conocimiento Estructurado

> **PropÃ³sito:** Esta guÃ­a abstrae los patrones exitosos del repositorio de MatemÃ¡ticas para replicarlos en nuevos dominios de conocimiento. EstÃ¡ diseÃ±ada como un prompt conceptual para IA o como referencia para humanos.

---

## ğŸ“‹ PROMPT MAESTRO PARA CREAR NUEVO REPOSITORIO

```markdown
Eres un arquitecto de repositorios de conocimiento. Tu tarea es diseÃ±ar la estructura
completa para un repositorio educativo sobre [DOMINIO] siguiendo el patrÃ³n "Digital Garden".

El repositorio debe:
1. Organizar conocimiento de manera progresiva (de bÃ¡sico a avanzado)
2. Incluir teorÃ­a, mÃ©todos prÃ¡cticos, problemas y soluciones
3. Ser navegable tanto por humanos como por IA
4. Mantener consistencia en nomenclatura y formato
5. Usar Markdown con soporte para LaTeX/cÃ³digo segÃºn el dominio
```

---

## ğŸ§¬ ANATOMÃA DEL REPOSITORIO

### Nivel 0 â€” RaÃ­z

```
NOMBRE-REPOSITORIO/
â”œâ”€â”€ README.md                        â† Entrada principal, skill tree visual
â”œâ”€â”€ WIKI_INDEX.md                    â† Ãndice central de navegaciÃ³n
â”œâ”€â”€ glossary.md                      â† ~100-150 tÃ©rminos con definiciones
â”œâ”€â”€ 00-META/                         â† ConfiguraciÃ³n y guÃ­as del repositorio
â”œâ”€â”€ 01-[MÃ³dulo-BÃ¡sico]/              â† Primer mÃ³dulo (fundamentos)
â”œâ”€â”€ 02-[MÃ³dulo-Intermedio]/          â† MÃ³dulos progresivos...
â”œâ”€â”€ ...
â””â”€â”€ NN-[MÃ³dulo-Avanzado]/            â† Ãšltimo mÃ³dulo
```

### Nivel 1 â€” MÃ³dulo

```
XX-Nombre-Modulo/
â”œâ”€â”€ 00-Index.md                      â† VisiÃ³n general del mÃ³dulo
â”œâ”€â”€ 01-[Subtema-1]/                  â† Primer subtema
â”œâ”€â”€ 02-[Subtema-2]/                  â† Subtemas progresivos
â”œâ”€â”€ ...
â””â”€â”€ NN-[Subtema-N]/
```

### Nivel 2 â€” Subtema (unidad atÃ³mica)

```
XX-Nombre-Subtema/
â”œâ”€â”€ manifest.json                    â† OBLIGATORIO: Metadatos del tema
â”œâ”€â”€ _directives.md                   â† Instrucciones para IA
â”œâ”€â”€ PREFIJO-XX-Subtema-Intro.md      â† ğŸš€ PUNTO DE ENTRADA
â”œâ”€â”€ PREFIJO-XX-Resumen-Formulas.md   â† Cheat sheet / quick reference
â”œâ”€â”€ theory/                          â† Conceptos, definiciones, teoremas
â”‚   â””â”€â”€ PREFIJO-XX-Teoria-*.md
â”œâ”€â”€ methods/                         â† Procedimientos paso a paso
â”‚   â””â”€â”€ PREFIJO-XX-Metodos-*.md
â”œâ”€â”€ problems/                        â† Enunciados de ejercicios
â”‚   â””â”€â”€ PREFIJO-XX-Problemas.md
â”œâ”€â”€ solutions/                       â† Sistema de 3 niveles
â”‚   â”œâ”€â”€ PREFIJO-XX-Respuestas.md     â† Nivel 1: Respuestas rÃ¡pidas
â”‚   â”œâ”€â”€ prob-04/                     â† Nivel 2: Soluciones desarrolladas
â”‚   â”‚   â””â”€â”€ solucion-metodo.md
â”‚   â””â”€â”€ prob-XX/
â”œâ”€â”€ applications/                    â† (Opcional) Casos de uso reales
â””â”€â”€ media/                           â† (Opcional) ImÃ¡genes, diagramas
```

---

## ğŸ“ ARCHIVOS CLAVE Y SUS ESTRUCTURAS

### 1. `manifest.json` â€” Contrato del subtema

```json
{
  "id": "prefijo-xx-nombre",
  "topic": "TÃ­tulo del Tema",
  "type": "learning_module",
  "status": "active",
  "last_updated": "YYYY-MM-DD",
  "human_purpose": "DescripciÃ³n breve del propÃ³sito",
  "resource_map": {
    "entry_point": "PREFIJO-XX-Nombre-Intro.md",
    "main_theory": "theory/PREFIJO-XX-Teoria-Nombre.md",
    "cheat_sheet": "PREFIJO-XX-Resumen-Formulas.md",
    "methods": ["methods/PREFIJO-XX-Metodos-Nombre.md"],
    "problems": "problems/PREFIJO-XX-Problemas.md",
    "answers": "solutions/PREFIJO-XX-Respuestas.md",
    "solutions": [
      "solutions/prob-04/",
      "solutions/prob-10/"
    ]
  },
  "ai_contract": {"strict_mode": true},
  "prerequisites": ["id-tema-previo"],
  "learning_objectives": [
    "Objetivo de aprendizaje 1",
    "Objetivo de aprendizaje 2"
  ],
  "estimated_time": "X-Y horas",
  "difficulty": "bÃ¡sico|intermedio|avanzado",
  "subtopics": [
    {"id": "X.1", "title": "Subtema 1", "description": "..."},
    {"id": "X.2", "title": "Subtema 2", "description": "..."}
  ],
  "tags": ["tag1", "tag2"]
}
```

### 2. Bloque `::METADATA::` â€” Encabezado de archivos .md

```markdown
<!--
::METADATA::
type: theory|method|problem|solution|reference
topic_id: prefijo-xx-nombre
file_id: nombre-archivo
status: draft|review|stable
audience: student|ai_context|both
last_updated: YYYY-MM-DD
-->
```

### 3. `glossary.md` â€” Glosario con auto-enlace

```markdown
# Glosario

## A

### **algoritmo**
> Un conjunto ordenado y finito de instrucciones que permite resolver un problema.
> 
> **Ver tambiÃ©n:** [complejidad](#complejidad), [pseudocÃ³digo](#pseudocÃ³digo)
```

### 4. `00-Index.md` â€” Ãndice de mÃ³dulo

```markdown
# [MÃ³dulo]: [TÃ­tulo]

## VisiÃ³n General
DescripciÃ³n del mÃ³dulo...

## Temas Incluidos

| # | Tema | DescripciÃ³n | Dificultad |
|---|------|-------------|------------|
| 01 | [Tema 1](01-Tema/) | DescripciÃ³n | â­ |
| 02 | [Tema 2](02-Tema/) | DescripciÃ³n | â­â­ |

## Skill Tree
[Diagrama Mermaid mostrando dependencias]

## Ruta de Estudio Recomendada
1. Comenzar con...
2. Luego estudiar...
```

---

## ğŸ·ï¸ SISTEMA DE PREFIJOS

| Prefijo | DescripciÃ³n | Ejemplo de Archivo |
|---------|-------------|-------------------|
| `XX-NN` | MÃ³dulo-Subtema | `02-03` = MÃ³dulo 2, Subtema 3 |
| `PREFIJO` | Abreviatura del mÃ³dulo (2-3 letras) | `AL`, `CD`, `VHDL` |

**ConvenciÃ³n de nombres:** `PREFIJO-NN-Contenido-Tipo.md`
- Ejemplo: `VHDL-02-Combinacional-Teoria.md`

---

## ğŸ”— SISTEMA DE ENLACES

### Tipos de enlaces

1. **Internos al subtema:** `[texto](archivo.md)` o `[texto](carpeta/archivo.md)`
2. **Entre subtemas:** `[texto](../XX-Otro-Tema/archivo.md)`
3. **Al glosario:** `[tÃ©rmino](../glossary.md#tÃ©rmino)`
4. **A soluciones:**
   - Respuesta rÃ¡pida: `[SoluciÃ³n](#prob-XX)` â†’ enlaza a `Respuestas.md#prob-XX`
   - SoluciÃ³n desarrollada: `[SoluciÃ³n](solutions/prob-XX/solucion-metodo.md)`

### Reglas crÃ­ticas

- âœ… Usar rutas relativas siempre
- âœ… Anclas en minÃºsculas con guiones: `#prob-04`, `#definicion`
- âœ… Sin espacios en nombres de archivo
- âŒ No usar rutas absolutas
- âŒ No usar `./` al inicio (redundante)

---

## ğŸ“Š SISTEMA DE SOLUCIONES (3 NIVELES)

```
PROBLEMA â†’ Â¿Tiene soluciÃ³n desarrollada?
    â”‚
    â”œâ”€â”€ SÃ â†’ Enlace a: solutions/prob-XX/solucion-metodo.md
    â”‚        (Contiene desarrollo paso a paso)
    â”‚
    â””â”€â”€ NO â†’ Enlace a: solutions/PREFIJO-XX-Respuestas.md#prob-XX
             (Solo respuesta final)
```

### Estructura de `Respuestas.md`

```markdown
## Respuestas RÃ¡pidas

### Prob-01
**Respuesta:** 42

---

### Prob-02
**Respuesta:** x = 5, y = 3

[Ver soluciÃ³n desarrollada â†’](prob-02/solucion-metodo.md)
```

### Estructura de soluciÃ³n desarrollada

```markdown
# SoluciÃ³n â€” Problema XX

## Enunciado
[Copiar enunciado del problema]

## SoluciÃ³n

### Paso 1: [TÃ­tulo]
...

### Paso 2: [TÃ­tulo]
...

## Respuesta Final
**R:** ...
```

---

## ğŸ¯ EJEMPLO APLICADO: REPOSITORIO "DISEÃ‘O DIGITAL"

### Propuesta de MÃ³dulos

| # | Prefijo | MÃ³dulo | DescripciÃ³n |
|---|---------|--------|-------------|
| 01 | `FDD` | **Fundamentos** | Sistemas numÃ©ricos, Ã¡lgebra booleana, compuertas |
| 02 | `LOG` | **LÃ³gica Combinacional** | Mux, demux, decodificadores, sumadores |
| 03 | `SEC` | **LÃ³gica Secuencial** | Flip-flops, registros, contadores, FSM |
| 04 | `VHDL` | **VHDL** | Sintaxis, modelado, simulaciÃ³n, sÃ­ntesis |
| 05 | `FPGA` | **ImplementaciÃ³n FPGA** | Flujo de diseÃ±o, constraints, timing |
| 06 | `MCU` | **Microcontroladores** | Arquitectura, perifÃ©ricos, programaciÃ³n |
| 07 | `PRY` | **Proyectos Integrados** | Proyectos que combinan todo |

### Estructura Ejemplo: MÃ³dulo VHDL

```
04-VHDL/
â”œâ”€â”€ 00-Index.md
â”œâ”€â”€ 01-Introduccion-VHDL/
â”‚   â”œâ”€â”€ manifest.json
â”‚   â”œâ”€â”€ _directives.md
â”‚   â”œâ”€â”€ VHDL-01-Intro.md
â”‚   â”œâ”€â”€ VHDL-01-Resumen-Sintaxis.md
â”‚   â”œâ”€â”€ theory/
â”‚   â”‚   â”œâ”€â”€ VHDL-01-Teoria-Historia.md
â”‚   â”‚   â””â”€â”€ VHDL-01-Teoria-Conceptos.md
â”‚   â”œâ”€â”€ methods/
â”‚   â”‚   â””â”€â”€ VHDL-01-Metodos-Entorno.md
â”‚   â”œâ”€â”€ problems/
â”‚   â”‚   â””â”€â”€ VHDL-01-Problemas.md
â”‚   â””â”€â”€ solutions/
â”‚       â”œâ”€â”€ VHDL-01-Respuestas.md
â”‚       â””â”€â”€ prob-05/
â”‚           â””â”€â”€ solucion-codigo.md
â”œâ”€â”€ 02-Modelado-Combinacional/
â”œâ”€â”€ 03-Modelado-Secuencial/
â”œâ”€â”€ 04-Testbenches/
â”œâ”€â”€ 05-Maquinas-Estados/
â””â”€â”€ 06-Sintesis/
```

### Ejemplo de `manifest.json` para VHDL

```json
{
  "id": "vhdl-01-introduccion",
  "topic": "IntroducciÃ³n a VHDL",
  "type": "learning_module",
  "status": "active",
  "last_updated": "2025-01-XX",
  "human_purpose": "Fundamentos del lenguaje VHDL: historia, estructura bÃ¡sica, entidades y arquitecturas.",
  "resource_map": {
    "entry_point": "VHDL-01-Intro.md",
    "main_theory": "theory/VHDL-01-Teoria-Conceptos.md",
    "cheat_sheet": "VHDL-01-Resumen-Sintaxis.md",
    "methods": ["methods/VHDL-01-Metodos-Entorno.md"],
    "problems": "problems/VHDL-01-Problemas.md",
    "answers": "solutions/VHDL-01-Respuestas.md",
    "solutions": ["solutions/prob-05/"]
  },
  "ai_contract": {"strict_mode": true},
  "prerequisites": ["fdd-01-fundamentos", "log-02-combinacional"],
  "learning_objectives": [
    "Comprender la historia y propÃ³sito de VHDL",
    "Escribir entidades y arquitecturas bÃ¡sicas",
    "Diferenciar entre modelado estructural y comportamental",
    "Configurar un entorno de desarrollo VHDL"
  ],
  "estimated_time": "3-4 horas",
  "difficulty": "intermedio",
  "subtopics": [
    {"id": "4.1", "title": "Historia de VHDL", "description": "Origen y evoluciÃ³n del lenguaje"},
    {"id": "4.2", "title": "Estructura bÃ¡sica", "description": "Entidad, arquitectura, configuraciÃ³n"},
    {"id": "4.3", "title": "Tipos de datos", "description": "std_logic, std_logic_vector, integer"},
    {"id": "4.4", "title": "Operadores", "description": "LÃ³gicos, aritmÃ©ticos, relacionales"}
  ],
  "tags": ["vhdl", "hdl", "fpga", "sÃ­ntesis", "simulaciÃ³n"]
}
```

### Glosario Sugerido (tÃ©rminos iniciales)

```markdown
# Glosario â€” DiseÃ±o Digital

## A

### **arquitectura (VHDL)**
> Bloque que describe el comportamiento o estructura interna de una entidad.

### **asÃ­ncrono**
> Circuito o seÃ±al que no depende de una seÃ±al de reloj.

## C

### **combinacional**
> Circuito cuya salida depende Ãºnicamente de las entradas actuales.

### **constraint**
> RestricciÃ³n de diseÃ±o (timing, ubicaciÃ³n de pines) para sÃ­ntesis en FPGA.

## E

### **entidad (VHDL)**
> DeclaraciÃ³n de la interfaz externa de un mÃ³dulo: puertos de entrada/salida.

## F

### **flip-flop**
> Elemento de memoria bÃ¡sico que almacena un bit.

### **FSM (Finite State Machine)**
> MÃ¡quina de estados finitos: modelo de circuito secuencial con estados discretos.

### **FPGA**
> Field Programmable Gate Array: circuito integrado reconfigurable.

## L

### **latch**
> Elemento de memoria sensible a nivel (no recomendado en diseÃ±o sÃ­ncrono).

## M

### **microcontrolador**
> Circuito integrado que incluye CPU, memoria y perifÃ©ricos en un solo chip.

## S

### **secuencial**
> Circuito cuya salida depende de las entradas y del estado anterior.

### **sÃ­ntesis**
> Proceso de convertir cÃ³digo HDL en una implementaciÃ³n de hardware.

## T

### **testbench**
> MÃ³dulo de prueba para verificar el comportamiento de un diseÃ±o mediante simulaciÃ³n.

## V

### **VHDL**
> VHSIC Hardware Description Language: lenguaje de descripciÃ³n de hardware.
```

---

## âœ… CHECKLIST DE IMPLEMENTACIÃ“N

### Fase 1: Estructura base
- [ ] Crear carpeta raÃ­z del repositorio
- [ ] Crear README.md con skill tree
- [ ] Crear WIKI_INDEX.md vacÃ­o (llenar despuÃ©s)
- [ ] Crear glossary.md con ~50 tÃ©rminos iniciales
- [ ] Crear carpeta 00-META/ con archivos base

### Fase 2: MÃ³dulos
- [ ] Crear carpetas de mÃ³dulos (01-XX/ a NN-XX/)
- [ ] Crear 00-Index.md en cada mÃ³dulo
- [ ] Definir subtemas por mÃ³dulo

### Fase 3: Subtemas
- [ ] Crear estructura de carpetas por subtema
- [ ] Crear manifest.json para cada subtema
- [ ] Crear _directives.md para cada subtema
- [ ] Crear archivo *-Intro.md como punto de entrada

### Fase 4: Contenido
- [ ] Poblar archivos de teorÃ­a
- [ ] Crear mÃ©todos/procedimientos
- [ ] Crear problemas con soluciones
- [ ] Implementar sistema de 3 niveles de soluciones

### Fase 5: NavegaciÃ³n
- [ ] Completar WIKI_INDEX.md con todos los enlaces
- [ ] Verificar enlaces internos
- [ ] Agregar auto-enlaces del glosario

---

## ğŸ¤– PROMPT PARA INICIAR CREACIÃ“N DE CONTENIDO

```markdown
Crea el contenido para el subtema [NOMBRE] del mÃ³dulo [MÃ“DULO] siguiendo estas directivas:

1. **Punto de entrada** (`*-Intro.md`):
   - PÃ¡rrafo motivacional (Â¿por quÃ© es importante?)
   - Objetivos de aprendizaje (lista)
   - Prerequisitos con enlaces
   - Mapa de recursos del tema

2. **TeorÃ­a** (`theory/*.md`):
   - Definiciones precisas
   - Teoremas/propiedades con demostraciÃ³n cuando aplique
   - Ejemplos ilustrativos
   - NotaciÃ³n estÃ¡ndar segÃºn cheatsheet

3. **MÃ©todos** (`methods/*.md`):
   - TÃ­tulo descriptivo del procedimiento
   - Pasos numerados
   - Ejemplos resueltos paso a paso
   - Casos especiales y errores comunes

4. **Problemas** (`problems/*.md`):
   - Organizados por dificultad (â­, â­â­, â­â­â­)
   - Identificador Ãºnico (### Prob-XX)
   - Enunciado claro y completo
   - Enlace a soluciÃ³n

5. **Soluciones** (`solutions/`):
   - Respuestas.md: Solo respuesta final
   - prob-XX/: Desarrollo completo cuando amerite

Formato: Markdown con cÃ³digo VHDL en bloques ```vhdl``` y fÃ³rmulas en LaTeX $...$ cuando aplique.
```

---

## ğŸ“š REFERENCIA RÃPIDA â€” MÃ“DULOS SUGERIDOS PARA DISEÃ‘O DIGITAL

### OpciÃ³n A: Enfoque acadÃ©mico completo

```
01-Fundamentos-Digitales/    â†’ Sistemas numÃ©ricos, Boole, compuertas
02-Circuitos-Combinacionales/ â†’ AnÃ¡lisis, sÃ­ntesis, minimizaciÃ³n
03-Circuitos-Secuenciales/   â†’ Flip-flops, contadores, registros, FSM
04-VHDL-Basico/              â†’ Sintaxis, modelado, simulaciÃ³n
05-VHDL-Avanzado/            â†’ SÃ­ntesis, optimizaciÃ³n, buenas prÃ¡cticas
06-Microcontroladores/       â†’ Arquitectura, perifÃ©ricos, programaciÃ³n
07-Proyectos/                â†’ Integraciones prÃ¡cticas
```

### OpciÃ³n B: Enfoque prÃ¡ctico/profesional

```
01-Fundamentos/              â†’ Lo esencial de lÃ³gica digital
02-VHDL-y-Simulacion/        â†’ Lenguaje + verificaciÃ³n
03-FPGAs-y-Sintesis/         â†’ ImplementaciÃ³n real
04-ARM-Microcontrollers/     â†’ Arquitectura ARM Cortex
05-Embedded-Systems/         â†’ IntegraciÃ³n hardware-software
06-Proyectos-Capstone/       â†’ Proyectos completos
```

---

**Ãšltima actualizaciÃ³n:** 2025-01-XX  
**Basado en:** Repositorio de MatemÃ¡ticas v2.0 (Digital Garden)
