# Verilog要点总结

## 基础点

- 模块中的语句是**并发**的，与出现顺序无关

- 时延时间单位为1ns，时间精度表示时延时长的精度，如：

```Verilog
`timescale 1ns / 100ps
```

表示延时最小为0.1ns，时延值5.22对应5.2ns, 时延6.17对应6.2ns。

- 数据流描述`assign [delay] A = b`，门元件，always等语句一旦检测到对应变量发生变化，则会执行相应语句

- begin-end顺序过程中的语句是**顺序**，不是并发的

- always和initial语句中只有**寄存器**类型数据能够被赋值
