
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_nmi_gen_0.1/rtl/nmi_gen_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module nmi_gen_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output nmi_gen_reg_pkg::nmi_gen_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  nmi_gen_reg_pkg::nmi_gen_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import nmi_gen_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 4;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic intr_state_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic intr_state_esc0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic intr_state_esc0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic intr_state_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic intr_state_esc1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic intr_state_esc1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic intr_state_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic intr_state_esc2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic intr_state_esc2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic intr_state_esc3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic intr_state_esc3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic intr_state_esc3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic intr_enable_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic intr_enable_esc0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic intr_enable_esc0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic intr_enable_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic intr_enable_esc1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic intr_enable_esc1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic intr_enable_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic intr_enable_esc2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic intr_enable_esc2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic intr_enable_esc3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic intr_enable_esc3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic intr_enable_esc3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic intr_test_esc0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic intr_test_esc0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic intr_test_esc1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic intr_test_esc1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic intr_test_esc2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic intr_test_esc2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic intr_test_esc3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic intr_test_esc3_we;</pre>
<pre style="margin:0; padding:0 "> 106: </pre>
<pre style="margin:0; padding:0 "> 107:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 108:   // R[intr_state]: V(False)</pre>
<pre style="margin:0; padding:0 "> 109: </pre>
<pre style="margin:0; padding:0 "> 110:   //   F[esc0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   ) u_intr_state_esc0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 118: </pre>
<pre style="margin:0; padding:0 "> 119:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:     .we     (intr_state_esc0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:     .wd     (intr_state_esc0_wd),</pre>
<pre style="margin:0; padding:0 "> 122: </pre>
<pre style="margin:0; padding:0 "> 123:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:     .de     (hw2reg.intr_state.esc0.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:     .d      (hw2reg.intr_state.esc0.d ),</pre>
<pre style="margin:0; padding:0 "> 126: </pre>
<pre style="margin:0; padding:0 "> 127:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:     .q      (reg2hw.intr_state.esc0.q ),</pre>
<pre style="margin:0; padding:0 "> 130: </pre>
<pre style="margin:0; padding:0 "> 131:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:     .qs     (intr_state_esc0_qs)</pre>
<pre style="margin:0; padding:0 "> 133:   );</pre>
<pre style="margin:0; padding:0 "> 134: </pre>
<pre style="margin:0; padding:0 "> 135: </pre>
<pre style="margin:0; padding:0 "> 136:   //   F[esc1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   ) u_intr_state_esc1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 144: </pre>
<pre style="margin:0; padding:0 "> 145:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .we     (intr_state_esc1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .wd     (intr_state_esc1_wd),</pre>
<pre style="margin:0; padding:0 "> 148: </pre>
<pre style="margin:0; padding:0 "> 149:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .de     (hw2reg.intr_state.esc1.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     .d      (hw2reg.intr_state.esc1.d ),</pre>
<pre style="margin:0; padding:0 "> 152: </pre>
<pre style="margin:0; padding:0 "> 153:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     .q      (reg2hw.intr_state.esc1.q ),</pre>
<pre style="margin:0; padding:0 "> 156: </pre>
<pre style="margin:0; padding:0 "> 157:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:     .qs     (intr_state_esc1_qs)</pre>
<pre style="margin:0; padding:0 "> 159:   );</pre>
<pre style="margin:0; padding:0 "> 160: </pre>
<pre style="margin:0; padding:0 "> 161: </pre>
<pre style="margin:0; padding:0 "> 162:   //   F[esc2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   ) u_intr_state_esc2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 170: </pre>
<pre style="margin:0; padding:0 "> 171:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:     .we     (intr_state_esc2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .wd     (intr_state_esc2_wd),</pre>
<pre style="margin:0; padding:0 "> 174: </pre>
<pre style="margin:0; padding:0 "> 175:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .de     (hw2reg.intr_state.esc2.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .d      (hw2reg.intr_state.esc2.d ),</pre>
<pre style="margin:0; padding:0 "> 178: </pre>
<pre style="margin:0; padding:0 "> 179:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:     .q      (reg2hw.intr_state.esc2.q ),</pre>
<pre style="margin:0; padding:0 "> 182: </pre>
<pre style="margin:0; padding:0 "> 183:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:     .qs     (intr_state_esc2_qs)</pre>
<pre style="margin:0; padding:0 "> 185:   );</pre>
<pre style="margin:0; padding:0 "> 186: </pre>
<pre style="margin:0; padding:0 "> 187: </pre>
<pre style="margin:0; padding:0 "> 188:   //   F[esc3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:   ) u_intr_state_esc3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 196: </pre>
<pre style="margin:0; padding:0 "> 197:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:     .we     (intr_state_esc3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:     .wd     (intr_state_esc3_wd),</pre>
<pre style="margin:0; padding:0 "> 200: </pre>
<pre style="margin:0; padding:0 "> 201:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:     .de     (hw2reg.intr_state.esc3.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .d      (hw2reg.intr_state.esc3.d ),</pre>
<pre style="margin:0; padding:0 "> 204: </pre>
<pre style="margin:0; padding:0 "> 205:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .q      (reg2hw.intr_state.esc3.q ),</pre>
<pre style="margin:0; padding:0 "> 208: </pre>
<pre style="margin:0; padding:0 "> 209:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     .qs     (intr_state_esc3_qs)</pre>
<pre style="margin:0; padding:0 "> 211:   );</pre>
<pre style="margin:0; padding:0 "> 212: </pre>
<pre style="margin:0; padding:0 "> 213: </pre>
<pre style="margin:0; padding:0 "> 214:   // R[intr_enable]: V(False)</pre>
<pre style="margin:0; padding:0 "> 215: </pre>
<pre style="margin:0; padding:0 "> 216:   //   F[esc0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   ) u_intr_enable_esc0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 224: </pre>
<pre style="margin:0; padding:0 "> 225:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:     .we     (intr_enable_esc0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:     .wd     (intr_enable_esc0_wd),</pre>
<pre style="margin:0; padding:0 "> 228: </pre>
<pre style="margin:0; padding:0 "> 229:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 232: </pre>
<pre style="margin:0; padding:0 "> 233:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .q      (reg2hw.intr_enable.esc0.q ),</pre>
<pre style="margin:0; padding:0 "> 236: </pre>
<pre style="margin:0; padding:0 "> 237:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .qs     (intr_enable_esc0_qs)</pre>
<pre style="margin:0; padding:0 "> 239:   );</pre>
<pre style="margin:0; padding:0 "> 240: </pre>
<pre style="margin:0; padding:0 "> 241: </pre>
<pre style="margin:0; padding:0 "> 242:   //   F[esc1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:   ) u_intr_enable_esc1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 250: </pre>
<pre style="margin:0; padding:0 "> 251:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:     .we     (intr_enable_esc1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     .wd     (intr_enable_esc1_wd),</pre>
<pre style="margin:0; padding:0 "> 254: </pre>
<pre style="margin:0; padding:0 "> 255:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 258: </pre>
<pre style="margin:0; padding:0 "> 259:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:     .q      (reg2hw.intr_enable.esc1.q ),</pre>
<pre style="margin:0; padding:0 "> 262: </pre>
<pre style="margin:0; padding:0 "> 263:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:     .qs     (intr_enable_esc1_qs)</pre>
<pre style="margin:0; padding:0 "> 265:   );</pre>
<pre style="margin:0; padding:0 "> 266: </pre>
<pre style="margin:0; padding:0 "> 267: </pre>
<pre style="margin:0; padding:0 "> 268:   //   F[esc2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:   ) u_intr_enable_esc2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 276: </pre>
<pre style="margin:0; padding:0 "> 277:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:     .we     (intr_enable_esc2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     .wd     (intr_enable_esc2_wd),</pre>
<pre style="margin:0; padding:0 "> 280: </pre>
<pre style="margin:0; padding:0 "> 281:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 284: </pre>
<pre style="margin:0; padding:0 "> 285:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .q      (reg2hw.intr_enable.esc2.q ),</pre>
<pre style="margin:0; padding:0 "> 288: </pre>
<pre style="margin:0; padding:0 "> 289:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:     .qs     (intr_enable_esc2_qs)</pre>
<pre style="margin:0; padding:0 "> 291:   );</pre>
<pre style="margin:0; padding:0 "> 292: </pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="margin:0; padding:0 "> 294:   //   F[esc3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:   ) u_intr_enable_esc3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 302: </pre>
<pre style="margin:0; padding:0 "> 303:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .we     (intr_enable_esc3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .wd     (intr_enable_esc3_wd),</pre>
<pre style="margin:0; padding:0 "> 306: </pre>
<pre style="margin:0; padding:0 "> 307:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 310: </pre>
<pre style="margin:0; padding:0 "> 311:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:     .q      (reg2hw.intr_enable.esc3.q ),</pre>
<pre style="margin:0; padding:0 "> 314: </pre>
<pre style="margin:0; padding:0 "> 315:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:     .qs     (intr_enable_esc3_qs)</pre>
<pre style="margin:0; padding:0 "> 317:   );</pre>
<pre style="margin:0; padding:0 "> 318: </pre>
<pre style="margin:0; padding:0 "> 319: </pre>
<pre style="margin:0; padding:0 "> 320:   // R[intr_test]: V(True)</pre>
<pre style="margin:0; padding:0 "> 321: </pre>
<pre style="margin:0; padding:0 "> 322:   //   F[esc0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:   ) u_intr_test_esc0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:     .we     (intr_test_esc0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 328:     .wd     (intr_test_esc0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:     .qe     (reg2hw.intr_test.esc0.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .q      (reg2hw.intr_test.esc0.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 334:   );</pre>
<pre style="margin:0; padding:0 "> 335: </pre>
<pre style="margin:0; padding:0 "> 336: </pre>
<pre style="margin:0; padding:0 "> 337:   //   F[esc1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:   ) u_intr_test_esc1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:     .we     (intr_test_esc1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 343:     .wd     (intr_test_esc1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:     .qe     (reg2hw.intr_test.esc1.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .q      (reg2hw.intr_test.esc1.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 349:   );</pre>
<pre style="margin:0; padding:0 "> 350: </pre>
<pre style="margin:0; padding:0 "> 351: </pre>
<pre style="margin:0; padding:0 "> 352:   //   F[esc2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:   ) u_intr_test_esc2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .we     (intr_test_esc2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:     .wd     (intr_test_esc2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .qe     (reg2hw.intr_test.esc2.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:     .q      (reg2hw.intr_test.esc2.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 364:   );</pre>
<pre style="margin:0; padding:0 "> 365: </pre>
<pre style="margin:0; padding:0 "> 366: </pre>
<pre style="margin:0; padding:0 "> 367:   //   F[esc3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:   ) u_intr_test_esc3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:     .we     (intr_test_esc3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:     .wd     (intr_test_esc3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:     .qe     (reg2hw.intr_test.esc3.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     .q      (reg2hw.intr_test.esc3.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 379:   );</pre>
<pre style="margin:0; padding:0 "> 380: </pre>
<pre style="margin:0; padding:0 "> 381: </pre>
<pre style="margin:0; padding:0 "> 382: </pre>
<pre style="margin:0; padding:0 "> 383: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:   logic [2:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     addr_hit[0] = (reg_addr == NMI_GEN_INTR_STATE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:     addr_hit[1] = (reg_addr == NMI_GEN_INTR_ENABLE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 389:     addr_hit[2] = (reg_addr == NMI_GEN_INTR_TEST_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 390:   end</pre>
<pre style="margin:0; padding:0 "> 391: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 393: </pre>
<pre style="margin:0; padding:0 "> 394:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     if (addr_hit[0] && reg_we && (NMI_GEN_PERMIT[0] != (NMI_GEN_PERMIT[0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:     if (addr_hit[1] && reg_we && (NMI_GEN_PERMIT[1] != (NMI_GEN_PERMIT[1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     if (addr_hit[2] && reg_we && (NMI_GEN_PERMIT[2] != (NMI_GEN_PERMIT[2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 400:   end</pre>
<pre style="margin:0; padding:0 "> 401: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:   assign intr_state_esc0_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:   assign intr_state_esc0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 404: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:   assign intr_state_esc1_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   assign intr_state_esc1_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 407: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:   assign intr_state_esc2_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:   assign intr_state_esc2_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 410: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:   assign intr_state_esc3_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:   assign intr_state_esc3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 413: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:   assign intr_enable_esc0_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:   assign intr_enable_esc0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 416: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:   assign intr_enable_esc1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:   assign intr_enable_esc1_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 419: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:   assign intr_enable_esc2_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:   assign intr_enable_esc2_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 422: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:   assign intr_enable_esc3_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:   assign intr_enable_esc3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 425: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:   assign intr_test_esc0_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:   assign intr_test_esc0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 428: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:   assign intr_test_esc1_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   assign intr_test_esc1_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 431: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:   assign intr_test_esc2_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:   assign intr_test_esc2_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 434: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:   assign intr_test_esc3_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:   assign intr_test_esc3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 437: </pre>
<pre style="margin:0; padding:0 "> 438:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:         reg_rdata_next[0] = intr_state_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:         reg_rdata_next[1] = intr_state_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 445:         reg_rdata_next[2] = intr_state_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:         reg_rdata_next[3] = intr_state_esc3_qs;</pre>
<pre style="margin:0; padding:0 "> 447:       end</pre>
<pre style="margin:0; padding:0 "> 448: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:         reg_rdata_next[0] = intr_enable_esc0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:         reg_rdata_next[1] = intr_enable_esc1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:         reg_rdata_next[2] = intr_enable_esc2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 453:         reg_rdata_next[3] = intr_enable_esc3_qs;</pre>
<pre style="margin:0; padding:0 "> 454:       end</pre>
<pre style="margin:0; padding:0 "> 455: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:         reg_rdata_next[0] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:         reg_rdata_next[1] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:         reg_rdata_next[2] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:         reg_rdata_next[3] = '0;</pre>
<pre style="margin:0; padding:0 "> 461:       end</pre>
<pre style="margin:0; padding:0 "> 462: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 465:       end</pre>
<pre style="margin:0; padding:0 "> 466:     endcase</pre>
<pre style="margin:0; padding:0 "> 467:   end</pre>
<pre style="margin:0; padding:0 "> 468: </pre>
<pre style="margin:0; padding:0 "> 469:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 470:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 "> 471:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 "> 472: </pre>
<pre style="margin:0; padding:0 "> 473:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 "> 474: </pre>
<pre style="margin:0; padding:0 "> 475:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 "> 476: </pre>
<pre style="margin:0; padding:0 "> 477:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 478:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 479:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 "> 480: </pre>
<pre style="margin:0; padding:0 "> 481: endmodule</pre>
<pre style="margin:0; padding:0 "> 482: </pre>
</body>
</html>
