<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:28.3828</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.11.28</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-0174088</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0003381</openNumber><originalApplicationDate>2021.08.13</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-0107301</originalApplicationNumber><originalExaminationRequestDate>2024.11.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/308</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/311</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/3213</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/033</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020210107301</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시예에서, 방법은, 타겟 층 위에 포토레지스트를 형성하는 단계; 플라즈마 강화 퇴적 프로세스를 수행하는 단계 - 상기 플라즈마 강화 퇴적 프로세스는 상기 포토레지스트의 측벽을 에칭하면서 상기 포토레지스트의 측벽 상에 스페이서 층을 퇴적함 - ; 상기 포토레지스트의 측벽 상에 스페이서를 형성하도록 상기 스페이서 층을 패터닝하는 단계; 및 상기 스페이서 및 상기 포토레지스트를 결합 에칭 마스크로서 사용하여 상기 타겟 층을 에칭하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서, 포토리소그래피 프로세스에 의해 타겟 층 위에 제1 폭을 갖는 포토레지스트를 형성하는 단계; 플라즈마 강화 퇴적 프로세스를 수행하는 단계 - 상기 플라즈마 강화 퇴적 프로세스는 스페이서 층을 퇴적하면서 상기 포토레지스트의 측벽의 거칠기를 감소시키고, 상기 스페이서 층의 수평 부분은 상기 포토레지스트의 상부 표면 상에 퇴적되고, 상기 스페이서 층의 수직 부분은 상기 포토레지스트의 측벽 상에 퇴적되며, 상기 포토레지스트는 상기 플라즈마 강화 퇴적 프로세스의 시작에서 상기 제1 폭을 갖고, 상기 포토레지스트는 상기 플라즈마 강화 퇴적 프로세스의 끝에서 제2 폭을 가짐 - ; 상기 포토레지스트의 측벽 상에 스페이서를 형성하도록 상기 스페이서 층을 패터닝하는 단계 - 상기 스페이서 층을 패터닝하는 단계는 에칭 프로세스를 수행하는 단계를 포함하고, 상기 에칭 프로세스는 상기 스페이서 층의 수직 부분보다 빠른 속도로 상기 스페이서 층의 수평 부분을 선택적으로 에칭하고, 상기 포토레지스트는 상기 에칭 프로세스의 시작에서 상기 제2 폭을 가지고, 상기 제2 폭은 15 nm 내지 80 nm의 범위 내에 있음 - ; 및상기 스페이서 및 상기 포토레지스트를 결합 에칭 마스크로서 사용하여 상기 타겟 층을 에칭하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서, 상기 타겟 층은 반도체 기판이고, 상기 타겟 층을 에칭하는 단계는 트랜지스터를 위한 채널 영역을 형성하는 것인, 방법. </claim></claimInfo><claimInfo><claim>3. 청구항 1에 있어서, 상기 타겟 층은 전도성 층이고, 상기 타겟 층을 에칭하는 단계는 트랜지스터를 위한 게이트 구조물을 형성하는 것인, 방법. </claim></claimInfo><claimInfo><claim>4. 청구항 1에 있어서, 상기 포토레지스트의 측벽은 상기 플라즈마 강화 퇴적 프로세스 전에 제1 거칠기를 갖고, 상기 포토레지스트의 측벽은 상기 플라즈마 강화 퇴적 프로세스 후에 제2 거칠기를 가지며, 상기 결합 에칭 마스크의 측벽은 제3 거칠기를 갖고, 상기 제3 거칠기는 상기 제2 거칠기보다 작고, 상기 제2 거칠기는 상기 제1 거칠기보다 작은 것인, 방법. </claim></claimInfo><claimInfo><claim>5. 청구항 1에 있어서, 상기 제2 폭은 상기 제1 폭보다 작은 것인, 방법. </claim></claimInfo><claimInfo><claim>6. 청구항 5에 있어서, 상기 결합 에칭 마스크는 제3 폭을 가지며, 상기 제3 폭은 상기 제2 폭보다 큰 것인, 방법. </claim></claimInfo><claimInfo><claim>7. 청구항 1에 있어서, 상기 스페이서 층은 실리콘 산화물을 포함하고, 상기 플라즈마 강화 퇴적 프로세스는 실리콘-함유 전구체 및 산소-함유 전구체를 이용하여 수행되는 플라즈마 강화 원자층 퇴적을 포함하는 것인, 방법. </claim></claimInfo><claimInfo><claim>8. 방법에 있어서, 반도체 기판 위에 포토레지스트를 형성하는 단계;상기 포토레지스트의 측벽을 에칭함으로써 상기 포토레지스트의 측벽의 거칠기를 감소시키는 단계; 상기 포토레지스트의 측벽의 거칠기를 감소시키면서 상기 포토레지스트의 측벽 상에 산화물 층을 퇴적하는 단계 - 상기 포토레지스트는 상기 포토레지스트의 측벽이 에칭된 후에 15 nm 내지 80 nm의 범위 내에 있는 폭을 가짐 - ; 상기 포토레지스트의 측벽 상에 스페이서를 형성하도록 상기 산화물 층을 에칭하는 단계 - 상기 산화물 층을 에칭하는 단계는 에칭 프로세스를 수행하는 단계를 포함하고, 상기 에칭 프로세스는 상기 산화물 층의 수직 부분보다 더 빠른 속도로 상기 산화물 층의 수평 부분을 선택적으로 에칭하는 단계를 포함하고, 상기 산화물 층의 수직 부분은 상기 포토레지스트의 측벽 상에 형성되며, 상기 포토레지스트는 상기 에칭 프로세스의 시작 시 15 nm 내지 80 nm의 범위 내의 폭을 가짐 - ; 및상기 스페이서 및 상기 포토레지스트를 결합 에칭 마스크로서 사용하여 상기 반도체 기판에 트렌치를 에칭함으로써 채널 영역을 형성하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>9. 청구항 8에 있어서, 상기 반도체 기판에 트렌치를 에칭하는 것은 상기 채널 영역을 갖는 나노구조물을 형성하는 것인, 방법. </claim></claimInfo><claimInfo><claim>10. 방법에 있어서, 포토리소그래피 프로세스에 의해 기판 위에 포토레지스트를 형성하는 단계 - 상기 포토레지스트는 감광 재료를 포함하고, 상기 포토레지스트의 측벽이 3 nm 내지 8 nm의 범위 내에 있는 거칠기를 갖도록 상기 포토리소그래피 프로세스 동안 상기 감광 재료 내에서 폴리머가 응집됨 - ; 원자 층 퇴적(atomic layer deposition; ALD) 사이클을 수행하는 단계로서,  상기 ALD 사이클의 제1 펄스에서 실리콘-함유 전구체에 상기 포토레지스트를 노출시키는 단계, 상기 ALD 사이클의 제2 펄스에서 산소-함유 전구체에 상기 포토레지스트를 노출시키는 단계 - 상기 산소-함유 전구체는 상기 실리콘-함유 전구체와 반응하여 상기 포토레지스트의 측벽 및 상부 표면 상에 스페이서 재료를 퇴적함 - , 및 상기 ALD 사이클의 상기 제2 펄스 동안 상기 산소-함유 전구체로부터 플라즈마를 발생시키는 단계 - 상기 플라즈마는 상기 포토레지스트의 측벽의 거칠기를 감소시키기 위해 상기 포토레지스트의 측벽을 에칭함 - 를 포함하는, 상기 ALD 사이클을 수행하는 단계;상기 ALD 사이클을 다수 회 반복하는 단계; 및상기 포토레지스트의 측벽 상에 스페이서를 형성하기 위해 상기 스페이서 재료를 패터닝하는 단계 - 상기 스페이서 재료를 패터닝하는 단계는, 상기 포토레지스트의 측벽으로부터 상기 스페이서 재료를 제거하는 속도보다 더 빠른 속도로, 상기 포토레지스트의 상부 표면으로부터 상기 스페이서 재료를 제거하는 단계를 포함하고, 상기 포토레지스트는 상기 스페이서 재료의 패터닝 시작 시 15 nm 내지 80 nm의 범위 내의 폭을 가짐 -  를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>LIN, Sung-En</engName><name>린 성-엔</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>WANG, Chunyao</engName><name>왕 춘야오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.02.18</priorityApplicationDate><priorityApplicationNumber>63/150,733</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.17</priorityApplicationDate><priorityApplicationNumber>17/350,206</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2024.11.28</receiptDate><receiptNumber>1-1-2024-1320828-59</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240174088.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd77ddd661af192e77dfb0eee6a75baea4ba68b657ecf3c8a06d0f781317371f9fb4cc21efbc6f36d86b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c9194eef25defd6ad45fa685981036cc575b7ea61706f4cabd65fba6f860eb73654db662802556fdb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>