demo-v2_2_UNREAL    ;0.05;0.04
demo-v2_5_UNREAL    ;0.06;0.05
demo-v3_2_REAL      ;0.1;0.09
factory_assembly_3x3_1_1errors;0.12;0.1
demo-v5_2_REAL      ;0.14;0.13
cycle_sched_2       ;0.15;0.13
demo-v4_2_UNREAL    ;0.16;0.15
genbuf2b3unrealy    ;0.19;0.18
genbuf2f4y          ;0.21;0.2
demo-v3_5_REAL      ;0.22;0.21
genbuf2f3unrealy    ;0.22;0.21
genbuf3c3y          ;0.22;0.21
genbuf2c3y          ;0.23;0.22
genbuf2c2unrealy    ;0.24;0.22
demo-v6_2_UNREAL    ;0.27;0.24
genbuf2f3unrealn    ;0.29;0.27
genbuf2f4n          ;0.29;0.28
genbuf2b4y          ;0.32;0.31
genbuf3c2unrealy    ;0.32;0.31
genbuf2b4n          ;0.33;0.31
genbuf3f4n          ;0.37;0.36
genbuf2c3n          ;0.38;0.37
genbuf3f4y          ;0.38;0.37
genbuf2c2unrealn    ;0.39;0.37
demo-v5_5_REAL      ;0.4;0.38
genbuf4f3unrealy    ;0.41;0.39
genbuf3f3unrealy    ;0.42;0.41
genbuf4c3y          ;0.42;0.4
factory_assembly_4x3_1_1errors;0.43;0.41
amba2c7y            ;0.44;0.42
genbuf3b4n          ;0.44;0.43
cycle_sched_3       ;0.45;0.44
genbuf3b3unrealn    ;0.46;0.45
amba2f8unrealn      ;0.47;0.45
genbuf3c3n          ;0.47;0.46
amba2f9y            ;0.48;0.46
amba2f9n            ;0.5;0.47
genbuf3f3unrealn    ;0.5;0.48
amba2f8unrealy      ;0.51;0.49
genbuf3b4y          ;0.51;0.51
genbuf4f3unrealn    ;0.56;0.54
amba2c6unrealy      ;0.59;0.57
amba2c7n            ;0.59;0.58
genbuf4b4y          ;0.68;0.66
amba2b9n            ;0.69;0.67
genbuf4f4n          ;0.69;0.67
genbuf4f4y          ;0.7;0.69
genbuf3c2unrealn    ;0.72;0.7
genbuf4b3unrealy    ;0.75;0.73
genbuf5f4unrealn    ;0.77;0.75
genbuf4c2unrealy    ;0.79;0.77
amba2b8unrealy      ;0.8;0.78
amba2b9y            ;0.8;0.78
amba2c6unrealn      ;0.8;0.78
genbuf4b4n          ;0.8;0.79
genbuf4c3n          ;0.8;0.78
amba2b8unrealn      ;0.82;0.81
demo-v4_5_REAL      ;0.83;0.82
factory_assembly_5x3_1_0errors;0.84;0.82
genbuf5f4unrealy    ;0.86;0.85
genbuf5f5n          ;0.86;0.84
genbuf5b4y          ;0.87;0.85
genbuf5c3y          ;0.87;0.84
genbuf3b3unrealy    ;0.92;0.89
genbuf6c2unrealy    ;1.02;1
gb_s2_r2_comp1_UNREAL;1.03;1.01
genbuf5f5y          ;1.04;1.03
genbuf4b3unrealn    ;1.09;1.07
amba3b5y            ;1.12;1.1
load_full_2_comp1_UNREAL;1.17;1.15
amba3b4unrealy      ;1.18;1.17
demo-v6_5_REAL      ;1.19;1.17
genbuf4c2unrealn    ;1.2;1.19
genbuf5c2unrealy    ;1.27;1.24
load_2c_comp_comp1_REAL;1.36;1.34
amba3f8unrealy      ;1.39;1.34
genbuf6b4y          ;1.41;1.4
amba3f9y            ;1.44;1.42
amba3f9n            ;1.47;1.44
genbuf6b3unrealy    ;1.51;1.48
amba3c5y            ;1.53;1.51
cycle_sched_4       ;1.56;1.54
amba3c4unrealy      ;1.59;1.55
load_2c_comp_comp2_REAL;1.64;1.62
amba3f8unrealn      ;1.68;1.66
genbuf5b3unrealy    ;1.83;1.81
genbuf5b4n          ;2.12;2.1
load_2c_comp_comp3_REAL;2.35;2.31
gb_s2_r4_comp1_UNREAL;2.56;2.54
amba4c7y            ;2.64;2.61
load_full_2_comp2_REAL;3.12;3.1
gb_s2_r3_comp1_UNREAL;3.18;3.15
amba5b4unrealy      ;3.42;3.25
gb_s2_r7_comp7_REAL ;3.67;3.64
amba4c6unrealy      ;3.74;3.69
amba3c5n            ;4.15;4.09
amba5c5y            ;4.41;4.36
genbuf5c3n          ;4.43;4.42
genbuf6b4n          ;4.54;4.51
amba5c4unrealy      ;4.86;4.79
load_full_2_comp3_REAL;5.36;5.33
gb_s2_r6_comp1_UNREAL;5.42;5.38
cycle_sched_7       ;6.76;6.69
genbuf5c2unrealn    ;6.85;6.83
cycle_sched_5       ;7.07;7.04
gb_s2_r7_comp1_UNREAL;7.42;7.38
amba4f25y           ;7.7;7.66
amba3b4unrealn      ;7.87;7.83
cycle_sched_6       ;7.88;7.8
genbuf10c2unrealn   ;7.89;7.82
amba4b8unrealy      ;8.33;8.3
amba4b9y            ;8.36;8.21
amba4f24unrealy     ;8.43;8.41
amba3b5n            ;8.94;8.83
factory_assembly_5x3_1_4errors;10.4;10.38
genbuf10b4n         ;11.16;11.05
genbuf5b3unrealn    ;12.14;12.12
genbuf6c2unrealn    ;15.4;15.36
amba3c4unrealn      ;15.69;15.54
cycle_sched_8       ;15.94;15.89
genbuf11b4n         ;16.93;16.89
amba5b5y            ;19.34;18.99
cycle_sched_9       ;23.99;23.91
genbuf6b3unrealn    ;27.48;27.46
genbuf10b4y         ;27.6;27.35
amba4c7n            ;33.7;33.37
genbuf11c3n         ;44.98;44.92
genbuf11b4y         ;46.13;46.06
genbuf10b3unrealy   ;48.62;48.17
amba5b5n            ;55.08;54.44
amba4b9n            ;61.49;61.24
genbuf11c2unrealn   ;68.84;68.78
genbuf10c3y         ;74.6;74.48
genbuf10c3n         ;78.22;78.09
gb_s2_r2_comp2_UNREAL;79.9;79.84
amba5b4unrealn      ;82.49;81.66
load_full_3_comp1_UNREAL;104.96;104.88
genbuf10b3unrealn   ;108.29;107.47
cycle_sched_12      ;149.16;145.94
genbuf11b3unrealy   ;175.1;174.81
genbuf11f10unrealn  ;183.56;183.43
genbuf10c2unrealy   ;185.87;183.61
genbuf11f11y        ;186.95;186.82
amba4f24unrealn     ;228.99;226.03
genbuf11c3y         ;239.87;239.68
amba4f25n           ;305.02;301.18
genbuf10f10n        ;313.35;313.11
amba4b8unrealn      ;329.44;327.38
genbuf11f11n        ;337.85;337.61
cycle_sched_11      ;355.79;353.36
genbuf11c2unrealy   ;375.26;375.08
genbuf11f10unrealy  ;435.13;434.84
genbuf10f9unrealn   ;500.01;499.77
gb_s2_r6_comp2_UNREAL;500.01;499.75
genbuf10f10y        ;500.02;499.66
genbuf11b3unrealn   ;500.02;499.76
gb_s2_r3_comp2_UNREAL;500.03;499.69
gb_s2_r4_comp2_REAL ;500.03;499.76
genbuf10f9unrealy   ;500.05;499.78
cycle_sched_13      ;501.54;499.43
cycle_sched_10      ;502.45;499.1
amba4c6unrealn      ;502.88;499.18
amba5c5n            ;503.24;499.23
amba5c4unrealn      ;503.7;498.75
