cache(test27cache).
cacheSets(test27cache, 1).
cacheWays(test27cache, 1).
int(1).
int(1).
core(test27core).
coreISA(test27core, test27isa).
coreCache(test27core, test27cache).
coreRegClass(test27core, test27regclass).
coreRegClass(test27core, test27csrregclass).
instFormat(test27if).
instFormatISA(test27if, test27isa).
field(opcode).
instFormatField(test27if, opcode).
fieldType(opcode, cginstcode).
fType(cginstcode).
fieldStartBit(opcode, 0).
int(0).
fieldEndBit(opcode, 7).
int(7).
fieldIsMandatory(opcode, true).
field(rb).
instFormatField(test27if, rb).
fieldType(rb, cginstreg).
fType(cginstreg).
fieldStartBit(rb, 8).
int(8).
fieldEndBit(rb, 15).
int(15).
fieldIsMandatory(rb, false).
fieldRegClass(rb, test27regclass).
field(ra).
instFormatField(test27if, ra).
fieldType(ra, cginstreg).
fType(cginstreg).
fieldStartBit(ra, 16).
int(16).
fieldEndBit(ra, 23).
int(23).
fieldIsMandatory(ra, false).
fieldRegClass(ra, test27regclass).
field(rt).
instFormatField(test27if, rt).
fieldType(rt, cginstreg).
fType(cginstreg).
fieldStartBit(rt, 24).
int(24).
fieldEndBit(rt, 31).
int(31).
fieldIsMandatory(rt, false).
fieldRegClass(rt, test27csrregclass).
reg(test270reg).
regWidth(test270reg, 64).
int(64).
regIndex(test270reg, 0).
int(0).
regIsFixed(test270reg, false).
regIsSIMD(test270reg, true).
regIsRWReg(test270reg, true).
regIsROReg(test270reg, true).
regIsCSRReg(test270reg, true).
regIsAMSReg(test270reg, true).
regIsTUSReg(test270reg, false).
regIsPCReg(test270reg, false).
regPseudoName(test270reg, pseudoreg0).
pName(pseudoreg0).
regAttrs(test270reg, 6).
int(6).
regIsShared(test270reg, false).
reg(test271reg).
regWidth(test271reg, 64).
int(64).
regIndex(test271reg, 1).
int(1).
regIsFixed(test271reg, false).
regIsSIMD(test271reg, true).
regIsRWReg(test271reg, true).
regIsROReg(test271reg, true).
regIsCSRReg(test271reg, true).
regIsAMSReg(test271reg, true).
regIsTUSReg(test271reg, false).
regIsPCReg(test271reg, false).
regPseudoName(test271reg, pseudoreg1).
pName(pseudoreg1).
regAttrs(test271reg, 6).
int(6).
regIsShared(test271reg, false).
reg(test272reg).
regWidth(test272reg, 64).
int(64).
regIndex(test272reg, 2).
int(2).
regIsFixed(test272reg, false).
regIsSIMD(test272reg, true).
regIsRWReg(test272reg, true).
regIsROReg(test272reg, true).
regIsCSRReg(test272reg, true).
regIsAMSReg(test272reg, true).
regIsTUSReg(test272reg, false).
regIsPCReg(test272reg, false).
regPseudoName(test272reg, pseudoreg2).
pName(pseudoreg2).
regAttrs(test272reg, 6).
int(6).
regIsShared(test272reg, false).
reg(test273reg).
regWidth(test273reg, 64).
int(64).
regIndex(test273reg, 3).
int(3).
regIsFixed(test273reg, false).
regIsSIMD(test273reg, true).
regIsRWReg(test273reg, true).
regIsROReg(test273reg, true).
regIsCSRReg(test273reg, true).
regIsAMSReg(test273reg, true).
regIsTUSReg(test273reg, false).
regIsPCReg(test273reg, false).
regPseudoName(test273reg, pseudoreg3).
pName(pseudoreg3).
regAttrs(test273reg, 6).
int(6).
regIsShared(test273reg, false).
reg(test274reg).
regWidth(test274reg, 64).
int(64).
regIndex(test274reg, 4).
int(4).
regIsFixed(test274reg, false).
regIsSIMD(test274reg, true).
regIsRWReg(test274reg, true).
regIsROReg(test274reg, true).
regIsCSRReg(test274reg, true).
regIsAMSReg(test274reg, true).
regIsTUSReg(test274reg, false).
regIsPCReg(test274reg, false).
regPseudoName(test274reg, pseudoreg4).
pName(pseudoreg4).
regAttrs(test274reg, 6).
int(6).
regIsShared(test274reg, false).
reg(test275reg).
regWidth(test275reg, 64).
int(64).
regIndex(test275reg, 5).
int(5).
regIsFixed(test275reg, false).
regIsSIMD(test275reg, true).
regIsRWReg(test275reg, true).
regIsROReg(test275reg, true).
regIsCSRReg(test275reg, true).
regIsAMSReg(test275reg, true).
regIsTUSReg(test275reg, false).
regIsPCReg(test275reg, false).
regPseudoName(test275reg, pseudoreg5).
pName(pseudoreg5).
regAttrs(test275reg, 6).
int(6).
regIsShared(test275reg, false).
reg(test276reg).
regWidth(test276reg, 64).
int(64).
regIndex(test276reg, 6).
int(6).
regIsFixed(test276reg, false).
regIsSIMD(test276reg, true).
regIsRWReg(test276reg, true).
regIsROReg(test276reg, true).
regIsCSRReg(test276reg, true).
regIsAMSReg(test276reg, true).
regIsTUSReg(test276reg, false).
regIsPCReg(test276reg, false).
regPseudoName(test276reg, pseudoreg6).
pName(pseudoreg6).
regAttrs(test276reg, 6).
int(6).
regIsShared(test276reg, false).
reg(test277reg).
regWidth(test277reg, 64).
int(64).
regIndex(test277reg, 7).
int(7).
regIsFixed(test277reg, false).
regIsSIMD(test277reg, true).
regIsRWReg(test277reg, true).
regIsROReg(test277reg, true).
regIsCSRReg(test277reg, true).
regIsAMSReg(test277reg, true).
regIsTUSReg(test277reg, false).
regIsPCReg(test277reg, false).
regPseudoName(test277reg, pseudoreg7).
pName(pseudoreg7).
regAttrs(test277reg, 6).
int(6).
regIsShared(test277reg, false).
reg(test278reg).
regWidth(test278reg, 64).
int(64).
regIndex(test278reg, 8).
int(8).
regIsFixed(test278reg, false).
regIsSIMD(test278reg, true).
regIsRWReg(test278reg, true).
regIsROReg(test278reg, true).
regIsCSRReg(test278reg, true).
regIsAMSReg(test278reg, true).
regIsTUSReg(test278reg, false).
regIsPCReg(test278reg, false).
regPseudoName(test278reg, pseudoreg8).
pName(pseudoreg8).
regAttrs(test278reg, 6).
int(6).
regIsShared(test278reg, false).
reg(test279reg).
regWidth(test279reg, 64).
int(64).
regIndex(test279reg, 9).
int(9).
regIsFixed(test279reg, false).
regIsSIMD(test279reg, true).
regIsRWReg(test279reg, true).
regIsROReg(test279reg, true).
regIsCSRReg(test279reg, true).
regIsAMSReg(test279reg, true).
regIsTUSReg(test279reg, false).
regIsPCReg(test279reg, false).
regPseudoName(test279reg, pseudoreg9).
pName(pseudoreg9).
regAttrs(test279reg, 6).
int(6).
regIsShared(test279reg, false).
reg(test2710reg).
regWidth(test2710reg, 64).
int(64).
regIndex(test2710reg, 10).
int(10).
regIsFixed(test2710reg, false).
regIsSIMD(test2710reg, true).
regIsRWReg(test2710reg, true).
regIsROReg(test2710reg, true).
regIsCSRReg(test2710reg, true).
regIsAMSReg(test2710reg, true).
regIsTUSReg(test2710reg, false).
regIsPCReg(test2710reg, false).
regPseudoName(test2710reg, pseudoreg10).
pName(pseudoreg10).
regAttrs(test2710reg, 6).
int(6).
regIsShared(test2710reg, false).
reg(test2711reg).
regWidth(test2711reg, 64).
int(64).
regIndex(test2711reg, 11).
int(11).
regIsFixed(test2711reg, false).
regIsSIMD(test2711reg, true).
regIsRWReg(test2711reg, true).
regIsROReg(test2711reg, true).
regIsCSRReg(test2711reg, true).
regIsAMSReg(test2711reg, true).
regIsTUSReg(test2711reg, false).
regIsPCReg(test2711reg, false).
regPseudoName(test2711reg, pseudoreg11).
pName(pseudoreg11).
regAttrs(test2711reg, 6).
int(6).
regIsShared(test2711reg, false).
reg(test2712reg).
regWidth(test2712reg, 64).
int(64).
regIndex(test2712reg, 12).
int(12).
regIsFixed(test2712reg, false).
regIsSIMD(test2712reg, true).
regIsRWReg(test2712reg, true).
regIsROReg(test2712reg, true).
regIsCSRReg(test2712reg, true).
regIsAMSReg(test2712reg, true).
regIsTUSReg(test2712reg, false).
regIsPCReg(test2712reg, false).
regPseudoName(test2712reg, pseudoreg12).
pName(pseudoreg12).
regAttrs(test2712reg, 6).
int(6).
regIsShared(test2712reg, false).
reg(test2713reg).
regWidth(test2713reg, 64).
int(64).
regIndex(test2713reg, 13).
int(13).
regIsFixed(test2713reg, false).
regIsSIMD(test2713reg, true).
regIsRWReg(test2713reg, true).
regIsROReg(test2713reg, true).
regIsCSRReg(test2713reg, true).
regIsAMSReg(test2713reg, true).
regIsTUSReg(test2713reg, false).
regIsPCReg(test2713reg, false).
regPseudoName(test2713reg, pseudoreg13).
pName(pseudoreg13).
regAttrs(test2713reg, 6).
int(6).
regIsShared(test2713reg, false).
reg(test2714reg).
regWidth(test2714reg, 64).
int(64).
regIndex(test2714reg, 14).
int(14).
regIsFixed(test2714reg, false).
regIsSIMD(test2714reg, true).
regIsRWReg(test2714reg, true).
regIsROReg(test2714reg, true).
regIsCSRReg(test2714reg, true).
regIsAMSReg(test2714reg, true).
regIsTUSReg(test2714reg, false).
regIsPCReg(test2714reg, false).
regPseudoName(test2714reg, pseudoreg14).
pName(pseudoreg14).
regAttrs(test2714reg, 6).
int(6).
regIsShared(test2714reg, false).
reg(test2715reg).
regWidth(test2715reg, 64).
int(64).
regIndex(test2715reg, 15).
int(15).
regIsFixed(test2715reg, false).
regIsSIMD(test2715reg, true).
regIsRWReg(test2715reg, true).
regIsROReg(test2715reg, true).
regIsCSRReg(test2715reg, true).
regIsAMSReg(test2715reg, true).
regIsTUSReg(test2715reg, false).
regIsPCReg(test2715reg, false).
regPseudoName(test2715reg, pseudoreg15).
pName(pseudoreg15).
regAttrs(test2715reg, 6).
int(6).
regIsShared(test2715reg, false).
reg(test270csr).
regWidth(test270csr, 64).
int(64).
regIndex(test270csr, 0).
int(0).
regIsFixed(test270csr, false).
regIsSIMD(test270csr, true).
regIsRWReg(test270csr, true).
regIsROReg(test270csr, true).
regIsCSRReg(test270csr, true).
regIsAMSReg(test270csr, true).
regIsTUSReg(test270csr, false).
regIsPCReg(test270csr, false).
regPseudoName(test270csr, csr0).
pName(csr0).
regAttrs(test270csr, 4).
int(4).
regIsShared(test270csr, false).
reg(test271csr).
regWidth(test271csr, 64).
int(64).
regIndex(test271csr, 1).
int(1).
regIsFixed(test271csr, false).
regIsSIMD(test271csr, true).
regIsRWReg(test271csr, true).
regIsROReg(test271csr, true).
regIsCSRReg(test271csr, true).
regIsAMSReg(test271csr, true).
regIsTUSReg(test271csr, false).
regIsPCReg(test271csr, false).
regPseudoName(test271csr, csr1).
pName(csr1).
regAttrs(test271csr, 4).
int(4).
regIsShared(test271csr, false).
reg(test272csr).
regWidth(test272csr, 64).
int(64).
regIndex(test272csr, 2).
int(2).
regIsFixed(test272csr, false).
regIsSIMD(test272csr, true).
regIsRWReg(test272csr, true).
regIsROReg(test272csr, true).
regIsCSRReg(test272csr, true).
regIsAMSReg(test272csr, true).
regIsTUSReg(test272csr, false).
regIsPCReg(test272csr, false).
regPseudoName(test272csr, csr2).
pName(csr2).
regAttrs(test272csr, 4).
int(4).
regIsShared(test272csr, false).
reg(test273csr).
regWidth(test273csr, 64).
int(64).
regIndex(test273csr, 3).
int(3).
regIsFixed(test273csr, false).
regIsSIMD(test273csr, true).
regIsRWReg(test273csr, true).
regIsROReg(test273csr, true).
regIsCSRReg(test273csr, true).
regIsAMSReg(test273csr, true).
regIsTUSReg(test273csr, false).
regIsPCReg(test273csr, false).
regPseudoName(test273csr, csr3).
pName(csr3).
regAttrs(test273csr, 4).
int(4).
regIsShared(test273csr, false).
reg(test274csr).
regWidth(test274csr, 64).
int(64).
regIndex(test274csr, 4).
int(4).
regIsFixed(test274csr, false).
regIsSIMD(test274csr, true).
regIsRWReg(test274csr, true).
regIsROReg(test274csr, true).
regIsCSRReg(test274csr, true).
regIsAMSReg(test274csr, true).
regIsTUSReg(test274csr, false).
regIsPCReg(test274csr, false).
regPseudoName(test274csr, csr4).
pName(csr4).
regAttrs(test274csr, 4).
int(4).
regIsShared(test274csr, false).
reg(test275csr).
regWidth(test275csr, 64).
int(64).
regIndex(test275csr, 5).
int(5).
regIsFixed(test275csr, false).
regIsSIMD(test275csr, true).
regIsRWReg(test275csr, true).
regIsROReg(test275csr, true).
regIsCSRReg(test275csr, true).
regIsAMSReg(test275csr, true).
regIsTUSReg(test275csr, false).
regIsPCReg(test275csr, false).
regPseudoName(test275csr, csr5).
pName(csr5).
regAttrs(test275csr, 4).
int(4).
regIsShared(test275csr, false).
reg(test276csr).
regWidth(test276csr, 64).
int(64).
regIndex(test276csr, 6).
int(6).
regIsFixed(test276csr, false).
regIsSIMD(test276csr, true).
regIsRWReg(test276csr, true).
regIsROReg(test276csr, true).
regIsCSRReg(test276csr, true).
regIsAMSReg(test276csr, true).
regIsTUSReg(test276csr, false).
regIsPCReg(test276csr, false).
regPseudoName(test276csr, csr6).
pName(csr6).
regAttrs(test276csr, 4).
int(4).
regIsShared(test276csr, false).
reg(test277csr).
regWidth(test277csr, 64).
int(64).
regIndex(test277csr, 7).
int(7).
regIsFixed(test277csr, false).
regIsSIMD(test277csr, true).
regIsRWReg(test277csr, true).
regIsROReg(test277csr, true).
regIsCSRReg(test277csr, true).
regIsAMSReg(test277csr, true).
regIsTUSReg(test277csr, false).
regIsPCReg(test277csr, false).
regPseudoName(test277csr, csr7).
pName(csr7).
regAttrs(test277csr, 4).
int(4).
regIsShared(test277csr, false).
reg(test278csr).
regWidth(test278csr, 64).
int(64).
regIndex(test278csr, 8).
int(8).
regIsFixed(test278csr, false).
regIsSIMD(test278csr, true).
regIsRWReg(test278csr, true).
regIsROReg(test278csr, true).
regIsCSRReg(test278csr, true).
regIsAMSReg(test278csr, true).
regIsTUSReg(test278csr, false).
regIsPCReg(test278csr, false).
regPseudoName(test278csr, csr8).
pName(csr8).
regAttrs(test278csr, 4).
int(4).
regIsShared(test278csr, false).
reg(test279csr).
regWidth(test279csr, 64).
int(64).
regIndex(test279csr, 9).
int(9).
regIsFixed(test279csr, false).
regIsSIMD(test279csr, true).
regIsRWReg(test279csr, true).
regIsROReg(test279csr, true).
regIsCSRReg(test279csr, true).
regIsAMSReg(test279csr, true).
regIsTUSReg(test279csr, false).
regIsPCReg(test279csr, false).
regPseudoName(test279csr, csr9).
pName(csr9).
regAttrs(test279csr, 4).
int(4).
regIsShared(test279csr, false).
reg(test2710csr).
regWidth(test2710csr, 64).
int(64).
regIndex(test2710csr, 10).
int(10).
regIsFixed(test2710csr, false).
regIsSIMD(test2710csr, true).
regIsRWReg(test2710csr, true).
regIsROReg(test2710csr, true).
regIsCSRReg(test2710csr, true).
regIsAMSReg(test2710csr, true).
regIsTUSReg(test2710csr, false).
regIsPCReg(test2710csr, false).
regPseudoName(test2710csr, csr10).
pName(csr10).
regAttrs(test2710csr, 4).
int(4).
regIsShared(test2710csr, false).
reg(test2711csr).
regWidth(test2711csr, 64).
int(64).
regIndex(test2711csr, 11).
int(11).
regIsFixed(test2711csr, false).
regIsSIMD(test2711csr, true).
regIsRWReg(test2711csr, true).
regIsROReg(test2711csr, true).
regIsCSRReg(test2711csr, true).
regIsAMSReg(test2711csr, true).
regIsTUSReg(test2711csr, false).
regIsPCReg(test2711csr, false).
regPseudoName(test2711csr, csr11).
pName(csr11).
regAttrs(test2711csr, 4).
int(4).
regIsShared(test2711csr, false).
reg(test2712csr).
regWidth(test2712csr, 64).
int(64).
regIndex(test2712csr, 12).
int(12).
regIsFixed(test2712csr, false).
regIsSIMD(test2712csr, true).
regIsRWReg(test2712csr, true).
regIsROReg(test2712csr, true).
regIsCSRReg(test2712csr, true).
regIsAMSReg(test2712csr, true).
regIsTUSReg(test2712csr, false).
regIsPCReg(test2712csr, false).
regPseudoName(test2712csr, csr12).
pName(csr12).
regAttrs(test2712csr, 4).
int(4).
regIsShared(test2712csr, false).
reg(test2713csr).
regWidth(test2713csr, 64).
int(64).
regIndex(test2713csr, 13).
int(13).
regIsFixed(test2713csr, false).
regIsSIMD(test2713csr, true).
regIsRWReg(test2713csr, true).
regIsROReg(test2713csr, true).
regIsCSRReg(test2713csr, true).
regIsAMSReg(test2713csr, true).
regIsTUSReg(test2713csr, false).
regIsPCReg(test2713csr, false).
regPseudoName(test2713csr, csr13).
pName(csr13).
regAttrs(test2713csr, 4).
int(4).
regIsShared(test2713csr, false).
reg(test2714csr).
regWidth(test2714csr, 64).
int(64).
regIndex(test2714csr, 14).
int(14).
regIsFixed(test2714csr, false).
regIsSIMD(test2714csr, true).
regIsRWReg(test2714csr, true).
regIsROReg(test2714csr, true).
regIsCSRReg(test2714csr, true).
regIsAMSReg(test2714csr, true).
regIsTUSReg(test2714csr, false).
regIsPCReg(test2714csr, false).
regPseudoName(test2714csr, csr14).
pName(csr14).
regAttrs(test2714csr, 4).
int(4).
regIsShared(test2714csr, false).
reg(test2715csr).
regWidth(test2715csr, 64).
int(64).
regIndex(test2715csr, 15).
int(15).
regIsFixed(test2715csr, false).
regIsSIMD(test2715csr, true).
regIsRWReg(test2715csr, true).
regIsROReg(test2715csr, true).
regIsCSRReg(test2715csr, true).
regIsAMSReg(test2715csr, true).
regIsTUSReg(test2715csr, false).
regIsPCReg(test2715csr, false).
regPseudoName(test2715csr, csr15).
pName(csr15).
regAttrs(test2715csr, 4).
int(4).
regIsShared(test2715csr, false).
regClass(test27regclass).
regClassReg(test27regclass, test270reg).
regClassReg(test27regclass, test271reg).
regClassReg(test27regclass, test272reg).
regClassReg(test27regclass, test273reg).
regClassReg(test27regclass, test274reg).
regClassReg(test27regclass, test275reg).
regClassReg(test27regclass, test276reg).
regClassReg(test27regclass, test277reg).
regClassReg(test27regclass, test278reg).
regClassReg(test27regclass, test279reg).
regClassReg(test27regclass, test2710reg).
regClassReg(test27regclass, test2711reg).
regClassReg(test27regclass, test2712reg).
regClassReg(test27regclass, test2713reg).
regClassReg(test27regclass, test2714reg).
regClassReg(test27regclass, test2715reg).
regClass(test27csrregclass).
regClassReg(test27csrregclass, test270csr).
regClassReg(test27csrregclass, test271csr).
regClassReg(test27csrregclass, test272csr).
regClassReg(test27csrregclass, test273csr).
regClassReg(test27csrregclass, test274csr).
regClassReg(test27csrregclass, test275csr).
regClassReg(test27csrregclass, test276csr).
regClassReg(test27csrregclass, test277csr).
regClassReg(test27csrregclass, test278csr).
regClassReg(test27csrregclass, test279csr).
regClassReg(test27csrregclass, test2710csr).
regClassReg(test27csrregclass, test2711csr).
regClassReg(test27csrregclass, test2712csr).
regClassReg(test27csrregclass, test2713csr).
regClassReg(test27csrregclass, test2714csr).
regClassReg(test27csrregclass, test2715csr).
soc(test27soc).
socCore(test27soc, test27core).
isa(test27isa).
cacheIsParent(X, true) :- cacheParentOf(X, Y).
cacheIsChild(X, true) :- cacheChildOf(X, Y).
cacheIsParent(X, false) :- not cacheIsParent(X, true), cache(X).
cacheIsChild(X, false) :- not cacheIsChild(X, true), cache(X).
bool(true).
bool(false).
%regIdxCol
regIdxCol(X, Y, Z) :- regIdxCol_and1(X, Y, Z), reg(X), int(Y), reg(Z).
regIdxCol_and1(X, Y, Z) :- regIndex(X, Y), regIndex(Z, Y), X != Z, reg(X), int(Y), reg(Z).

#show regIdxCol/3.
