`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 31.01.2024 23:50:23
// Design Name: 
// Module Name: cmp_gate_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module cmp_tb();
wire G, L, E;
reg a2, a1, a0, b2, b1, b0;
cmp_gate ojb (.a2(a2), .a1(a1), .a0(a0), .b2(b2), .b1(b1), .b0(b0), .G(G), .E(E), .L(L));
initial
begin
    a2=0; a1=0; a0=0;
    b2=0; b1=0; b0=0;
    #10 b2=0; b1=0; b0=1;
    #10 b2=0; b1=1; b0=0;
    #10 b2=0; b1=1; b0=1;
    #10 b2=1; b1=0; b0=0;
    #10 b2=1; b1=0; b0=1;
    #10 b2=1; b1=1; b0=0;
    #10 b2=1; b1=1; b0=1;
    #30
    a2=0; a1=0; a0=1;
        b2=0; b1=0; b0=0;
        #10 b2=0; b1=0; b0=1;
        #10 b2=0; b1=1; b0=0;
        #10 b2=0; b1=1; b0=1;
        #10 b2=1; b1=0; b0=0;
        #10 b2=1; b1=0; b0=1;
        #10 b2=1; b1=1; b0=0;
        #10 b2=1; b1=1; b0=1;
    #30
    a2=0; a1=1; a0=0;
        b2=0; b1=0; b0=0;
        #10 b2=0; b1=0; b0=1;
        #10 b2=0; b1=1; b0=0;
        #10 b2=0; b1=1; b0=1;
        #10 b2=1; b1=0; b0=0;
        #10 b2=1; b1=0; b0=1;
        #10 b2=1; b1=1; b0=0;
        #10 b2=1; b1=1; b0=1;
    #30
    a2=0; a1=1; a0=1;
        b2=0; b1=0; b0=0;
        #10 b2=0; b1=0; b0=1;
        #10 b2=0; b1=1; b0=0;
        #10 b2=0; b1=1; b0=1;
        #10 b2=1; b1=0; b0=0;
        #10 b2=1; b1=0; b0=1;
        #10 b2=1; b1=1; b0=0;
        #10 b2=1; b1=1; b0=1;
    #30
    a2=1; a1=0; a0=0;
        b2=0; b1=0; b0=0;
        #10 b2=0; b1=0; b0=1;
        #10 b2=0; b1=1; b0=0;
        #10 b2=0; b1=1; b0=1;
        #10 b2=1; b1=0; b0=0;
        #10 b2=1; b1=0; b0=1;
        #10 b2=1; b1=1; b0=0;
        #10 b2=1; b1=1; b0=1;
    #30
    a2=1; a1=0; a0=1;
        b2=0; b1=0; b0=0;
        #10 b2=0; b1=0; b0=1;
        #10 b2=0; b1=1; b0=0;
        #10 b2=0; b1=1; b0=1;
        #10 b2=1; b1=0; b0=0;
        #10 b2=1; b1=0; b0=1;
        #10 b2=1; b1=1; b0=0;
        #10 b2=1; b1=1; b0=1;
    #30
    a2=1; a1=1; a0=0;
        b2=0; b1=0; b0=0;
        #10 b2=0; b1=0; b0=1;
        #10 b2=0; b1=1; b0=0;
        #10 b2=0; b1=1; b0=1;
        #10 b2=1; b1=0; b0=0;
        #10 b2=1; b1=0; b0=1;
        #10 b2=1; b1=1; b0=0;
        #10 b2=1; b1=1; b0=1;
    #30
    a2=1; a1=1; a0=1;
        b2=0; b1=0; b0=0;
        #10 b2=0; b1=0; b0=1;
        #10 b2=0; b1=1; b0=0;
        #10 b2=0; b1=1; b0=1;
        #10 b2=1; b1=0; b0=0;
        #10 b2=1; b1=0; b0=1;
        #10 b2=1; b1=1; b0=0;
        #10 b2=1; b1=1; b0=1;
    #30

    $stop;
    end
endmodule
