Timing Analyzer report for fp32_rx_mac_tx
Sat Oct 22 21:44:50 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'RSTL_I'
 13. Slow 1200mV 85C Model Setup: 'CLK_I'
 14. Slow 1200mV 85C Model Hold: 'CLK_I'
 15. Slow 1200mV 85C Model Hold: 'RSTL_I'
 16. Slow 1200mV 85C Model Recovery: 'CLK_I'
 17. Slow 1200mV 85C Model Removal: 'CLK_I'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'RSTL_I'
 26. Slow 1200mV 0C Model Setup: 'CLK_I'
 27. Slow 1200mV 0C Model Hold: 'CLK_I'
 28. Slow 1200mV 0C Model Hold: 'RSTL_I'
 29. Slow 1200mV 0C Model Recovery: 'CLK_I'
 30. Slow 1200mV 0C Model Removal: 'CLK_I'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'RSTL_I'
 38. Fast 1200mV 0C Model Setup: 'CLK_I'
 39. Fast 1200mV 0C Model Hold: 'CLK_I'
 40. Fast 1200mV 0C Model Hold: 'RSTL_I'
 41. Fast 1200mV 0C Model Recovery: 'CLK_I'
 42. Fast 1200mV 0C Model Removal: 'CLK_I'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fp32_rx_mac_tx                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.90        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  24.6%      ;
;     Processor 3            ;  18.9%      ;
;     Processor 4            ;  14.1%      ;
;     Processors 5-12        ;   4.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK_I      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_I }  ;
; RSTL_I     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RSTL_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 16.17 MHz ; 16.17 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; RSTL_I ; -61.747 ; -1931.979        ;
; CLK_I  ; -60.839 ; -5903.525        ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_I  ; 0.389 ; 0.000             ;
; RSTL_I ; 2.189 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK_I ; -0.424 ; -30.096               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.121 ; -31.381              ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_I  ; -4.000 ; -926.892                        ;
; RSTL_I ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RSTL_I'                                                                                                                                         ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -61.747 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.673     ;
; -61.743 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 61.628     ;
; -61.684 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 61.577     ;
; -61.653 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 61.358     ;
; -61.585 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.511     ;
; -61.581 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 61.466     ;
; -61.527 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.454     ;
; -61.522 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 61.415     ;
; -61.501 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.160      ; 61.374     ;
; -61.491 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 61.196     ;
; -61.489 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.079      ; 61.421     ;
; -61.470 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 61.352     ;
; -61.470 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.028      ; 61.351     ;
; -61.453 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.080      ; 61.386     ;
; -61.365 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.292     ;
; -61.339 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.160      ; 61.212     ;
; -61.336 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 61.231     ;
; -61.327 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.079      ; 61.259     ;
; -61.325 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.251     ;
; -61.324 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 61.192     ;
; -61.322 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.248     ;
; -61.321 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 61.206     ;
; -61.318 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 61.203     ;
; -61.308 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 61.190     ;
; -61.308 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.028      ; 61.189     ;
; -61.295 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 61.207     ;
; -61.291 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.016      ; 61.162     ;
; -61.291 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.080      ; 61.224     ;
; -61.289 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 61.201     ;
; -61.287 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.985     ;
; -61.285 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.016      ; 61.156     ;
; -61.262 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 61.155     ;
; -61.259 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 61.152     ;
; -61.252 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.178     ;
; -61.248 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 61.133     ;
; -61.232 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.024      ; 61.111     ;
; -61.231 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.936     ;
; -61.228 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.933     ;
; -61.226 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.024      ; 61.105     ;
; -61.201 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.015      ; 60.892     ;
; -61.195 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.015      ; 60.886     ;
; -61.189 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 61.082     ;
; -61.174 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 61.069     ;
; -61.163 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.089     ;
; -61.162 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 61.030     ;
; -61.159 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 61.044     ;
; -61.158 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.863     ;
; -61.138 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.057     ;
; -61.125 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.823     ;
; -61.105 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.032     ;
; -61.102 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 61.029     ;
; -61.100 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 60.993     ;
; -61.079 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.160      ; 60.952     ;
; -61.076 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.160      ; 60.949     ;
; -61.075 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.988     ;
; -61.069 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.774     ;
; -61.069 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.982     ;
; -61.067 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.079      ; 60.999     ;
; -61.064 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.079      ; 60.996     ;
; -61.060 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 60.936     ;
; -61.049 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.146      ; 60.908     ;
; -61.048 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.930     ;
; -61.048 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.028      ; 60.929     ;
; -61.045 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.927     ;
; -61.045 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.028      ; 60.926     ;
; -61.043 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.146      ; 60.902     ;
; -61.037 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.065      ; 60.955     ;
; -61.036 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.028      ; 60.917     ;
; -61.032 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 60.959     ;
; -61.031 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.080      ; 60.964     ;
; -61.031 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.065      ; 60.949     ;
; -61.028 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.940     ;
; -61.028 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.080      ; 60.961     ;
; -61.024 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.016      ; 60.895     ;
; -61.019 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.931     ;
; -61.018 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.015      ; 60.886     ;
; -61.018 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 60.885     ;
; -61.015 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.016      ; 60.886     ;
; -61.012 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.015      ; 60.880     ;
; -61.012 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 60.879     ;
; -61.006 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.160      ; 60.879     ;
; -61.001 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.066      ; 60.920     ;
; -60.995 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.066      ; 60.914     ;
; -60.994 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.079      ; 60.926     ;
; -60.989 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 60.869     ;
; -60.980 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 60.906     ;
; -60.976 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 60.861     ;
; -60.976 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 60.895     ;
; -60.975 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 60.857     ;
; -60.975 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.028      ; 60.856     ;
; -60.965 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.024      ; 60.844     ;
; -60.958 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.080      ; 60.891     ;
; -60.956 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.868     ;
; -60.956 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.024      ; 60.835     ;
; -60.952 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.016      ; 60.823     ;
; -60.943 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 60.870     ;
; -60.934 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.015      ; 60.625     ;
; -60.925 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.015      ; 60.616     ;
; -60.917 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.160      ; 60.790     ;
; -60.917 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 60.810     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_I'                                                                                                                                                 ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -60.839 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.774     ;
; -60.839 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.774     ;
; -60.816 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.750     ;
; -60.805 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.739     ;
; -60.745 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.675     ;
; -60.745 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.675     ;
; -60.677 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.612     ;
; -60.677 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.612     ;
; -60.654 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.588     ;
; -60.643 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.577     ;
; -60.611 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.552     ;
; -60.609 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.550     ;
; -60.598 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.533     ;
; -60.584 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.519     ;
; -60.583 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.513     ;
; -60.583 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.513     ;
; -60.561 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.496     ;
; -60.549 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.484     ;
; -60.536 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.466     ;
; -60.535 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.470     ;
; -60.533 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.474     ;
; -60.529 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.470     ;
; -60.528 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.458     ;
; -60.522 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.452     ;
; -60.522 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.457     ;
; -60.521 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.451     ;
; -60.449 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.390     ;
; -60.447 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.388     ;
; -60.436 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.371     ;
; -60.422 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.357     ;
; -60.417 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.352     ;
; -60.417 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.352     ;
; -60.414 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.349     ;
; -60.414 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.349     ;
; -60.399 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.334     ;
; -60.397 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.332     ;
; -60.396 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.331     ;
; -60.394 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.328     ;
; -60.391 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.325     ;
; -60.388 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.323     ;
; -60.387 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 61.308     ;
; -60.387 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 61.308     ;
; -60.387 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.322     ;
; -60.383 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.317     ;
; -60.381 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 61.302     ;
; -60.381 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 61.302     ;
; -60.380 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.314     ;
; -60.376 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.311     ;
; -60.374 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.304     ;
; -60.373 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.308     ;
; -60.371 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.312     ;
; -60.367 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.308     ;
; -60.366 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.296     ;
; -60.364 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 61.284     ;
; -60.360 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.290     ;
; -60.360 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.295     ;
; -60.359 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.289     ;
; -60.358 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 61.278     ;
; -60.353 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 61.273     ;
; -60.347 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 61.267     ;
; -60.344 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.279     ;
; -60.344 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.279     ;
; -60.323 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.253     ;
; -60.323 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.253     ;
; -60.321 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.255     ;
; -60.320 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.250     ;
; -60.320 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.250     ;
; -60.310 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.244     ;
; -60.293 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 61.209     ;
; -60.293 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 61.209     ;
; -60.287 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 61.203     ;
; -60.287 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 61.203     ;
; -60.255 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.190     ;
; -60.255 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.190     ;
; -60.250 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.180     ;
; -60.250 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.180     ;
; -60.235 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.170     ;
; -60.234 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.169     ;
; -60.232 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.166     ;
; -60.226 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.161     ;
; -60.221 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.067     ; 61.155     ;
; -60.215 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.156     ;
; -60.214 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.149     ;
; -60.213 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.154     ;
; -60.189 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.130     ;
; -60.187 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.128     ;
; -60.186 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.127     ;
; -60.184 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 61.125     ;
; -60.176 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.111     ;
; -60.173 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.108     ;
; -60.162 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.097     ;
; -60.161 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.091     ;
; -60.161 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.091     ;
; -60.159 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 61.086     ;
; -60.159 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 61.094     ;
; -60.157 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 61.084     ;
; -60.153 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.083     ;
; -60.153 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 61.080     ;
; -60.152 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 61.082     ;
; -60.151 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 61.078     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_I'                                                                                                                                            ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.389 ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.144      ; 0.785      ;
; 0.431 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.103      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE        ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST  ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST       ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RSTL_I'                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.189 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.026      ; 2.255      ;
; 2.956 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.026      ; 3.022      ;
; 3.227 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.229      ; 3.496      ;
; 3.228 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 3.498      ;
; 3.323 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 3.584      ;
; 3.469 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.040      ; 3.549      ;
; 3.764 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 3.991      ;
; 3.788 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 4.021      ;
; 3.797 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 4.027      ;
; 3.936 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.184      ; 4.160      ;
; 3.939 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.173      ; 4.152      ;
; 3.965 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.200      ;
; 3.965 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.200      ;
; 3.988 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 4.238      ;
; 3.989 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 4.239      ;
; 3.990 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 4.241      ;
; 3.992 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 4.244      ;
; 4.087 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.184      ; 4.311      ;
; 4.092 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.183      ; 4.315      ;
; 4.210 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.023      ; 4.273      ;
; 4.239 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 4.466      ;
; 4.295 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.531      ;
; 4.320 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.243      ; 4.603      ;
; 4.323 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.244      ; 4.607      ;
; 4.341 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 4.566      ;
; 4.352 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.040      ; 4.432      ;
; 4.376 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.235      ; 4.651      ;
; 4.377 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 4.599      ;
; 4.390 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.201      ; 4.631      ;
; 4.392 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.201      ; 4.633      ;
; 4.394 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 4.621      ;
; 4.419 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.173      ; 4.632      ;
; 4.442 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 4.708      ;
; 4.482 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 4.709      ;
; 4.487 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 4.757      ;
; 4.521 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.158      ; 4.719      ;
; 4.550 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.183      ; 4.773      ;
; 4.571 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.029      ; 4.640      ;
; 4.589 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.198      ; 4.827      ;
; 4.615 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 4.880      ;
; 4.698 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 4.907      ;
; 4.710 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.947      ;
; 4.729 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.229      ; 4.998      ;
; 4.730 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 5.000      ;
; 4.737 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 4.959      ;
; 4.738 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.029      ; 4.807      ;
; 4.742 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.979      ;
; 4.743 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.346      ; 5.129      ;
; 4.744 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.198      ; 4.982      ;
; 4.752 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 5.002      ;
; 4.770 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.224      ; 5.034      ;
; 4.774 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.172      ; 4.986      ;
; 4.778 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.167      ; 4.985      ;
; 4.779 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.015      ;
; 4.787 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.235      ; 5.062      ;
; 4.815 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.224      ; 5.079      ;
; 4.825 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 5.086      ;
; 4.841 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.237      ; 5.118      ;
; 4.843 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 5.119      ;
; 4.871 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.184      ; 5.095      ;
; 4.871 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.110      ;
; 4.880 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 5.102      ;
; 4.907 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.170      ; 5.117      ;
; 4.908 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 5.145      ;
; 4.922 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[6]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 5.152      ;
; 4.926 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.035      ; 5.001      ;
; 4.942 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.178      ; 5.160      ;
; 4.965 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.209      ; 5.214      ;
; 4.965 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.332      ; 5.337      ;
; 4.969 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.184      ; 5.193      ;
; 4.970 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 5.203      ;
; 4.975 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 5.202      ;
; 4.977 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 5.204      ;
; 4.979 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.173      ; 5.192      ;
; 4.982 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.221      ;
; 5.000 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.040      ; 5.080      ;
; 5.027 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 5.279      ;
; 5.039 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.198      ; 5.277      ;
; 5.056 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.295      ;
; 5.064 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.311      ;
; 5.065 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.209      ; 5.314      ;
; 5.066 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.168      ; 5.274      ;
; 5.067 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.173      ; 5.280      ;
; 5.068 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 5.338      ;
; 5.073 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 5.317      ;
; 5.074 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.176      ; 5.290      ;
; 5.081 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 5.321      ;
; 5.090 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 5.299      ;
; 5.098 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 5.323      ;
; 5.099 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.170      ; 5.309      ;
; 5.114 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 5.339      ;
; 5.123 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 5.332      ;
; 5.125 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 5.386      ;
; 5.141 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[3]    ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.186      ; 5.367      ;
; 5.151 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.402      ;
; 5.152 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.251      ; 5.443      ;
; 5.154 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.250      ; 5.444      ;
; 5.158 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 5.419      ;
; 5.158 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.405      ;
; 5.161 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 5.431      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_I'                                                                                                                  ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.424 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.325      ; 2.981      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.418 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.342      ; 2.992      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; -0.415 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.976      ;
; 0.071  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.500      ; 2.910      ;
; 0.071  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 2.500      ; 2.910      ;
; 0.071  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 2.500      ; 2.910      ;
; 0.071  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.500      ; 2.910      ;
; 0.071  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.500      ; 2.910      ;
; 0.071  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.500      ; 2.910      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[0]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.911      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[1]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.911      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[2]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.911      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.911      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[4]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.911      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[5]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.911      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[6]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.911      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[0]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[1]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[2]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[3]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[4]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[5]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[6]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.500        ; 2.498      ; 2.907      ;
; 0.072  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.904      ;
; 0.072  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.904      ;
; 0.072  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.904      ;
; 0.072  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.904      ;
; 0.072  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.904      ;
; 0.072  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.904      ;
; 0.072  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.904      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.121 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.751      ;
; -0.121 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[15]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.751      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[2]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.616      ; 2.748      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.616      ; 2.748      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.747      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.616      ; 2.748      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.616      ; 2.748      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[14]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.747      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.616      ; 2.748      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.747      ;
; -0.120 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.616      ; 2.748      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.118 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.640      ; 2.774      ;
; -0.117 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[9]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.747      ;
; -0.117 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[19]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.747      ;
; -0.117 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.747      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.732      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.600      ; 2.736      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.600      ; 2.736      ;
; -0.116 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.600      ; 2.736      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.742      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[31]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.742      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[30]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.742      ;
; -0.112 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[22]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[20]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[19]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[6]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[6]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.112 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[5]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.603      ; 2.743      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.744      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.602      ; 2.750      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[0]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[1]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[2]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[3]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[4]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[5]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[6]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.594      ; 2.742      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.744      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.744      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.744      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.744      ;
; -0.104 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.596      ; 2.744      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[22]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[21]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[20]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[19]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[18]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[22]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[21]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[20]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[19]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[18]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.584      ; 2.732      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.585      ; 2.733      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
; -0.104 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.582      ; 2.730      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 17.2 MHz ; 17.2 MHz        ; CLK_I      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -57.964 ; -1814.100       ;
; CLK_I  ; -57.137 ; -5529.808       ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.348 ; 0.000            ;
; RSTL_I ; 1.981 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.345 ; -24.336              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.115 ; -30.714             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -4.000 ; -924.660                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -57.964 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.738     ;
; -57.962 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.945     ;
; -57.959 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.990     ;
; -57.955 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.167      ; 57.898     ;
; -57.902 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 57.928     ;
; -57.894 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.926     ;
; -57.887 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.053      ; 57.878     ;
; -57.837 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 57.862     ;
; -57.826 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.600     ;
; -57.824 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.807     ;
; -57.821 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.852     ;
; -57.817 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.167      ; 57.760     ;
; -57.764 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 57.790     ;
; -57.756 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.788     ;
; -57.749 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.053      ; 57.740     ;
; -57.699 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 57.724     ;
; -57.682 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.662     ;
; -57.675 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 57.653     ;
; -57.586 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 57.579     ;
; -57.582 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.356     ;
; -57.580 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.563     ;
; -57.578 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.352     ;
; -57.577 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.608     ;
; -57.576 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.559     ;
; -57.573 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.167      ; 57.516     ;
; -57.573 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.604     ;
; -57.569 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.167      ; 57.512     ;
; -57.559 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 57.319     ;
; -57.557 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.031      ; 57.526     ;
; -57.554 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.081      ; 57.571     ;
; -57.554 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 57.314     ;
; -57.552 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.031      ; 57.521     ;
; -57.550 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.153      ; 57.479     ;
; -57.549 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.081      ; 57.566     ;
; -57.545 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.153      ; 57.474     ;
; -57.544 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.524     ;
; -57.537 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 57.515     ;
; -57.533 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.307     ;
; -57.531 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.514     ;
; -57.528 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.559     ;
; -57.524 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.167      ; 57.467     ;
; -57.520 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 57.546     ;
; -57.516 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 57.542     ;
; -57.512 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.544     ;
; -57.510 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.283     ;
; -57.508 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.540     ;
; -57.505 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.053      ; 57.496     ;
; -57.501 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.053      ; 57.492     ;
; -57.497 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.076      ; 57.509     ;
; -57.492 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.076      ; 57.504     ;
; -57.489 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.081      ; 57.507     ;
; -57.487 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 57.506     ;
; -57.484 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.081      ; 57.502     ;
; -57.482 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 57.459     ;
; -57.477 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 57.454     ;
; -57.471 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 57.497     ;
; -57.463 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.495     ;
; -57.456 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.053      ; 57.447     ;
; -57.455 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 57.480     ;
; -57.451 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 57.420     ;
; -57.451 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 57.476     ;
; -57.448 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 57.441     ;
; -57.447 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.221     ;
; -57.445 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.428     ;
; -57.442 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.473     ;
; -57.438 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.167      ; 57.381     ;
; -57.432 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 57.443     ;
; -57.427 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.073      ; 57.438     ;
; -57.406 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 57.431     ;
; -57.385 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 57.411     ;
; -57.377 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.356     ;
; -57.377 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.409     ;
; -57.372 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.145     ;
; -57.370 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.053      ; 57.361     ;
; -57.349 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 57.368     ;
; -57.320 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 57.345     ;
; -57.313 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 57.282     ;
; -57.311 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 57.071     ;
; -57.309 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.031      ; 57.278     ;
; -57.306 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.081      ; 57.323     ;
; -57.303 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 57.063     ;
; -57.302 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.153      ; 57.231     ;
; -57.301 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.031      ; 57.270     ;
; -57.300 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.280     ;
; -57.298 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.081      ; 57.315     ;
; -57.296 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.276     ;
; -57.294 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.153      ; 57.223     ;
; -57.293 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 57.271     ;
; -57.289 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 57.267     ;
; -57.280 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 57.054     ;
; -57.278 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 57.261     ;
; -57.277 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 57.243     ;
; -57.275 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.095      ; 57.306     ;
; -57.272 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 57.238     ;
; -57.271 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.167      ; 57.214     ;
; -57.270 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 57.234     ;
; -57.265 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 57.229     ;
; -57.260 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 57.020     ;
; -57.258 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.031      ; 57.227     ;
; -57.255 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.081      ; 57.272     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -57.137 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 58.081     ;
; -57.135 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 58.079     ;
; -57.088 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 58.031     ;
; -57.087 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 58.030     ;
; -57.076 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 58.020     ;
; -57.075 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 58.019     ;
; -57.072 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 58.016     ;
; -57.072 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 58.016     ;
; -57.037 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.990     ;
; -57.033 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.986     ;
; -57.027 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.967     ;
; -57.026 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.966     ;
; -56.999 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.952     ;
; -56.999 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.943     ;
; -56.997 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.941     ;
; -56.996 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.949     ;
; -56.950 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.893     ;
; -56.949 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.892     ;
; -56.938 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.882     ;
; -56.937 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.881     ;
; -56.934 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.878     ;
; -56.934 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.878     ;
; -56.899 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.852     ;
; -56.895 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.848     ;
; -56.889 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.829     ;
; -56.888 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.828     ;
; -56.885 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.829     ;
; -56.884 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.828     ;
; -56.861 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.814     ;
; -56.858 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.811     ;
; -56.832 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 57.773     ;
; -56.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.765     ;
; -56.813 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.753     ;
; -56.811 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 57.752     ;
; -56.755 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.699     ;
; -56.753 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.697     ;
; -56.751 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.695     ;
; -56.749 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.693     ;
; -56.747 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.691     ;
; -56.746 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.690     ;
; -56.732 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.662     ;
; -56.730 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.660     ;
; -56.728 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.672     ;
; -56.727 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.671     ;
; -56.727 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.657     ;
; -56.725 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.655     ;
; -56.706 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.650     ;
; -56.706 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.649     ;
; -56.705 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.648     ;
; -56.704 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.648     ;
; -56.702 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.645     ;
; -56.701 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.644     ;
; -56.694 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.638     ;
; -56.694 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 57.635     ;
; -56.693 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.637     ;
; -56.690 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.634     ;
; -56.690 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.634     ;
; -56.690 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.634     ;
; -56.689 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.633     ;
; -56.687 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.627     ;
; -56.686 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.630     ;
; -56.686 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.630     ;
; -56.683 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 57.612     ;
; -56.682 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 57.611     ;
; -56.678 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 57.607     ;
; -56.677 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 57.606     ;
; -56.675 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.615     ;
; -56.673 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 57.614     ;
; -56.671 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.601     ;
; -56.670 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.600     ;
; -56.667 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.597     ;
; -56.667 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.597     ;
; -56.666 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.596     ;
; -56.665 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.595     ;
; -56.662 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.592     ;
; -56.662 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 57.592     ;
; -56.657 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.600     ;
; -56.656 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 57.599     ;
; -56.655 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.608     ;
; -56.651 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.604     ;
; -56.651 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.604     ;
; -56.647 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.600     ;
; -56.645 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.589     ;
; -56.645 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.585     ;
; -56.644 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.588     ;
; -56.644 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.584     ;
; -56.643 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.596     ;
; -56.642 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 57.595     ;
; -56.641 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.585     ;
; -56.641 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.585     ;
; -56.641 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.581     ;
; -56.640 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 57.580     ;
; -56.632 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 57.571     ;
; -56.628 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 57.567     ;
; -56.627 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 57.566     ;
; -56.623 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 57.562     ;
; -56.622 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.076     ; 57.548     ;
; -56.621 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.076     ; 57.547     ;
; -56.620 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.564     ;
; -56.618 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 57.562     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                             ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.348 ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.123      ; 0.706      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST  ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST       ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.981 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.032      ; 2.053      ;
; 2.630 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.032      ; 2.702      ;
; 2.896 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 3.162      ;
; 2.896 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 3.161      ;
; 3.020 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 3.279      ;
; 3.093 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.046      ; 3.179      ;
; 3.390 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 3.612      ;
; 3.431 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 3.661      ;
; 3.441 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.186      ; 3.667      ;
; 3.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.180      ; 3.758      ;
; 3.549 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.170      ; 3.759      ;
; 3.567 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 3.800      ;
; 3.569 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 3.802      ;
; 3.618 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 3.865      ;
; 3.618 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 3.865      ;
; 3.620 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 3.868      ;
; 3.622 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 3.870      ;
; 3.675 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.181      ; 3.896      ;
; 3.681 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.179      ; 3.900      ;
; 3.808 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 4.030      ;
; 3.823 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.031      ; 3.894      ;
; 3.835 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 4.114      ;
; 3.837 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.240      ; 4.117      ;
; 3.861 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 4.094      ;
; 3.903 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.183      ; 4.126      ;
; 3.906 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.233      ; 4.179      ;
; 3.906 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.142      ;
; 3.908 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.184      ; 4.132      ;
; 3.908 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.144      ;
; 3.939 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.178      ; 4.157      ;
; 3.945 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.222      ; 4.207      ;
; 3.975 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.171      ; 4.186      ;
; 3.979 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.046      ; 4.065      ;
; 3.985 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 4.210      ;
; 4.022 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.158      ; 4.220      ;
; 4.045 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.229      ; 4.314      ;
; 4.082 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.317      ;
; 4.102 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.179      ; 4.321      ;
; 4.121 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.222      ; 4.383      ;
; 4.163 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.036      ; 4.239      ;
; 4.179 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.167      ; 4.386      ;
; 4.184 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 4.417      ;
; 4.202 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 4.468      ;
; 4.202 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 4.467      ;
; 4.221 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 4.468      ;
; 4.231 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.327      ; 4.598      ;
; 4.245 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.165      ; 4.450      ;
; 4.249 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.192      ; 4.481      ;
; 4.251 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.233      ; 4.524      ;
; 4.253 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.036      ; 4.329      ;
; 4.254 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 4.515      ;
; 4.255 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 4.464      ;
; 4.259 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.179      ; 4.478      ;
; 4.270 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.194      ; 4.504      ;
; 4.275 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.194      ; 4.509      ;
; 4.298 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 4.559      ;
; 4.326 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.585      ;
; 4.334 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.571      ;
; 4.350 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.235      ; 4.625      ;
; 4.353 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 4.627      ;
; 4.372 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 4.605      ;
; 4.375 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 4.584      ;
; 4.379 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.177      ; 4.596      ;
; 4.379 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[6]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 4.606      ;
; 4.382 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.181      ; 4.603      ;
; 4.392 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.179      ; 4.611      ;
; 4.394 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.043      ; 4.477      ;
; 4.415 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 4.662      ;
; 4.429 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 4.659      ;
; 4.437 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 4.659      ;
; 4.439 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.170      ; 4.649      ;
; 4.439 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 4.661      ;
; 4.475 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.313      ; 4.828      ;
; 4.476 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 4.724      ;
; 4.476 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.180      ; 4.696      ;
; 4.499 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 4.746      ;
; 4.516 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.171      ; 4.727      ;
; 4.519 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.175      ; 4.734      ;
; 4.519 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.166      ; 4.725      ;
; 4.524 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.167      ; 4.731      ;
; 4.527 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.763      ;
; 4.533 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 4.742      ;
; 4.543 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.183      ; 4.766      ;
; 4.544 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 4.788      ;
; 4.548 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.182      ; 4.770      ;
; 4.549 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.194      ; 4.783      ;
; 4.551 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.046      ; 4.637      ;
; 4.554 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 4.794      ;
; 4.556 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.815      ;
; 4.567 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.167      ; 4.774      ;
; 4.574 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[3]    ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.184      ; 4.798      ;
; 4.579 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.815      ;
; 4.583 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.194      ; 4.817      ;
; 4.601 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 4.862      ;
; 4.611 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 4.859      ;
; 4.613 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.181      ; 4.834      ;
; 4.625 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.177      ; 4.842      ;
; 4.639 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.874      ;
; 4.639 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.243      ; 4.922      ;
; 4.644 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.249      ; 4.933      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.345 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.126      ; 2.720      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.337 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.142      ; 2.728      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; -0.335 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.714      ;
; 0.139  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE                  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.289      ; 2.632      ;
; 0.139  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.633      ;
; 0.139  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.633      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST                   ; RSTL_I       ; CLK_I       ; 0.500        ; 2.286      ; 2.628      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[0]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[1]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[2]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[3]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[4]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[5]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[6]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
; 0.140  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[7]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 2.290      ; 2.632      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_I'                                                                                                                    ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[2]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[14]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.115 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.523      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.516      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.427      ; 2.548      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[9]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.522      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[19]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.522      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.522      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.529      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[15]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.529      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.386      ; 2.508      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.390      ; 2.512      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.390      ; 2.512      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.390      ; 2.512      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[31]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[30]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[22]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[20]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[19]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[6]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[6]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.113 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[5]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.517      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.385      ; 2.518      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[1]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.385      ; 2.518      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[3]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.385      ; 2.518      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[6]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.385      ; 2.518      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[7]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.385      ; 2.518      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[8]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.385      ; 2.518      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[16]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.387      ; 2.520      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[29]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[28]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[28]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[27]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[27]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[26]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[10]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[4]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[4]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.391      ; 2.524      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
; -0.101 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.375      ; 2.509      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -26.453 ; -826.854        ;
; CLK_I  ; -26.037 ; -2292.894       ;
+--------+---------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.107 ; 0.000            ;
; RSTL_I ; 0.898 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.290 ; -48.204              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.075 ; -20.314             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -3.000 ; -536.056                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -26.453 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.947     ;
; -26.402 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.886     ;
; -26.400 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.799     ;
; -26.385 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.879     ;
; -26.381 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.872     ;
; -26.366 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 26.831     ;
; -26.334 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.818     ;
; -26.332 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.731     ;
; -26.324 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.006      ; 26.822     ;
; -26.313 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.804     ;
; -26.305 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 26.804     ;
; -26.303 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.786     ;
; -26.302 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.787     ;
; -26.300 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.005      ; 26.797     ;
; -26.298 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 26.763     ;
; -26.274 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.764     ;
; -26.258 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.752     ;
; -26.256 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.006      ; 26.754     ;
; -26.251 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.745     ;
; -26.245 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.739     ;
; -26.241 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.735     ;
; -26.239 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.716     ;
; -26.237 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 26.736     ;
; -26.235 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 26.634     ;
; -26.235 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.718     ;
; -26.234 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.719     ;
; -26.232 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.005      ; 26.729     ;
; -26.217 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.702     ;
; -26.216 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.701     ;
; -26.207 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.691     ;
; -26.206 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.696     ;
; -26.205 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.604     ;
; -26.200 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.684     ;
; -26.198 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.597     ;
; -26.194 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.678     ;
; -26.192 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.591     ;
; -26.190 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.674     ;
; -26.188 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.587     ;
; -26.186 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.677     ;
; -26.179 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.670     ;
; -26.173 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.664     ;
; -26.171 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 26.636     ;
; -26.171 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.648     ;
; -26.169 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.660     ;
; -26.167 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 26.566     ;
; -26.166 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.018     ; 26.641     ;
; -26.165 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.011     ; 26.647     ;
; -26.165 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.018     ; 26.640     ;
; -26.164 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.019     ; 26.554     ;
; -26.164 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 26.629     ;
; -26.163 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.019     ; 26.553     ;
; -26.158 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 26.623     ;
; -26.154 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 26.619     ;
; -26.145 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.011     ; 26.627     ;
; -26.144 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.011     ; 26.626     ;
; -26.135 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 26.628     ;
; -26.130 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 26.586     ;
; -26.129 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.006      ; 26.627     ;
; -26.129 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 26.585     ;
; -26.123 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 26.606     ;
; -26.122 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.006      ; 26.620     ;
; -26.118 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.612     ;
; -26.116 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.006      ; 26.614     ;
; -26.112 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.006      ; 26.610     ;
; -26.110 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 26.609     ;
; -26.108 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.591     ;
; -26.107 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.592     ;
; -26.105 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.005      ; 26.602     ;
; -26.103 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 26.602     ;
; -26.102 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.002      ; 26.596     ;
; -26.101 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.584     ;
; -26.100 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.585     ;
; -26.099 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.581     ;
; -26.098 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.005      ; 26.595     ;
; -26.097 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.011     ; 26.579     ;
; -26.097 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 26.596     ;
; -26.095 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.578     ;
; -26.094 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.579     ;
; -26.093 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 26.592     ;
; -26.092 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.005      ; 26.589     ;
; -26.091 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.574     ;
; -26.090 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.575     ;
; -26.090 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.575     ;
; -26.088 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.577     ;
; -26.088 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.005      ; 26.585     ;
; -26.087 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.576     ;
; -26.085 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.570     ;
; -26.084 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.569     ;
; -26.079 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.569     ;
; -26.074 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 26.559     ;
; -26.072 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.562     ;
; -26.069 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.559     ;
; -26.068 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 26.558     ;
; -26.067 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.018     ; 26.541     ;
; -26.067 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 26.551     ;
; -26.067 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 26.560     ;
; -26.066 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.016     ; 26.542     ;
; -26.066 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 26.556     ;
; -26.066 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.018     ; 26.540     ;
; -26.065 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 26.464     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -26.037 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.998     ;
; -26.037 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.998     ;
; -25.969 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.930     ;
; -25.969 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.930     ;
; -25.969 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.930     ;
; -25.968 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.929     ;
; -25.959 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.920     ;
; -25.958 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.919     ;
; -25.913 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.882     ;
; -25.913 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.874     ;
; -25.910 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.871     ;
; -25.909 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.878     ;
; -25.901 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.862     ;
; -25.900 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.861     ;
; -25.893 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.854     ;
; -25.893 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.854     ;
; -25.891 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.852     ;
; -25.890 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.851     ;
; -25.888 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.849     ;
; -25.888 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.849     ;
; -25.877 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.839     ;
; -25.877 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.846     ;
; -25.875 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.844     ;
; -25.875 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.837     ;
; -25.875 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.837     ;
; -25.873 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.835     ;
; -25.856 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.817     ;
; -25.855 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.816     ;
; -25.845 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.814     ;
; -25.845 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.806     ;
; -25.842 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.803     ;
; -25.842 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.803     ;
; -25.842 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.803     ;
; -25.841 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.810     ;
; -25.835 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.796     ;
; -25.835 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.796     ;
; -25.829 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.790     ;
; -25.829 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.790     ;
; -25.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.786     ;
; -25.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.786     ;
; -25.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.786     ;
; -25.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.786     ;
; -25.820 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.781     ;
; -25.820 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.781     ;
; -25.809 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.771     ;
; -25.809 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.778     ;
; -25.807 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.768     ;
; -25.807 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.776     ;
; -25.807 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.769     ;
; -25.807 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.769     ;
; -25.805 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.767     ;
; -25.801 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.753     ;
; -25.801 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.753     ;
; -25.800 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.752     ;
; -25.800 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.752     ;
; -25.796 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.757     ;
; -25.788 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.749     ;
; -25.787 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.748     ;
; -25.774 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.735     ;
; -25.773 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.734     ;
; -25.767 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.728     ;
; -25.766 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.727     ;
; -25.764 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.725     ;
; -25.763 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.724     ;
; -25.761 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.722     ;
; -25.760 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.721     ;
; -25.757 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.718     ;
; -25.757 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.718     ;
; -25.756 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.717     ;
; -25.756 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.717     ;
; -25.751 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.712     ;
; -25.750 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.711     ;
; -25.747 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.708     ;
; -25.746 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.707     ;
; -25.739 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.700     ;
; -25.737 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[4]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.698     ;
; -25.737 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.698     ;
; -25.733 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.685     ;
; -25.732 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.684     ;
; -25.732 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.684     ;
; -25.731 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.683     ;
; -25.728 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.689     ;
; -25.723 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.675     ;
; -25.722 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.674     ;
; -25.722 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.674     ;
; -25.721 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 26.673     ;
; -25.719 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.681     ;
; -25.719 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 26.681     ;
; -25.718 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.687     ;
; -25.718 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.679     ;
; -25.715 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.676     ;
; -25.714 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.683     ;
; -25.711 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.680     ;
; -25.711 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.672     ;
; -25.708 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.677     ;
; -25.708 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.669     ;
; -25.707 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.676     ;
; -25.706 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.675     ;
; -25.705 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 26.674     ;
; -25.705 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 26.666     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                           ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.107 ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.086      ; 0.317      ;
; 0.160 ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; fp32_uart_tx:My_UART_Tx|tx_data[31]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.086      ; 0.370      ;
; 0.172 ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.080      ; 0.376      ;
; 0.172 ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; fp32_uart_tx:My_UART_Tx|tx_data[24]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.080      ; 0.376      ;
; 0.177 ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; FP32_MAC_Combinatorial:My_MAC|delta[0]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 0.025      ; 0.326      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.183 ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; FP32_MAC_Combinatorial:My_MAC|delta[5]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 0.024      ; 0.331      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE      ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|received_bit[3]    ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|received_bit[0]    ; fp32_uart_rx:My_UART_Rx|received_bit[0]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|received_bit[1]    ; fp32_uart_rx:My_UART_Rx|received_bit[1]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|received_bit[2]    ; fp32_uart_rx:My_UART_Rx|received_bit[2]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|received_bit[5]    ; fp32_uart_rx:My_UART_Rx|received_bit[5]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|received_bit[4]    ; fp32_uart_rx:My_UART_Rx|received_bit[4]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|received_bit[6]    ; fp32_uart_rx:My_UART_Rx|received_bit[6]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP      ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.898 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.007     ; 0.931      ;
; 1.240 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.007     ; 1.273      ;
; 1.309 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 1.419      ;
; 1.310 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 1.420      ;
; 1.365 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 1.469      ;
; 1.481 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.002      ; 1.523      ;
; 1.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 1.636      ;
; 1.559 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 1.661      ;
; 1.567 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 1.666      ;
; 1.609 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.050      ; 1.699      ;
; 1.617 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 1.714      ;
; 1.630 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 1.732      ;
; 1.632 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 1.734      ;
; 1.652 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 1.760      ;
; 1.653 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 1.761      ;
; 1.654 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 1.763      ;
; 1.657 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 1.767      ;
; 1.678 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 1.775      ;
; 1.683 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.056      ; 1.779      ;
; 1.730 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 1.828      ;
; 1.751 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; -0.007     ; 1.784      ;
; 1.776 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 1.875      ;
; 1.783 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 1.896      ;
; 1.787 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 1.882      ;
; 1.787 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 1.906      ;
; 1.789 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 1.908      ;
; 1.792 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 1.899      ;
; 1.794 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 1.898      ;
; 1.794 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 1.901      ;
; 1.802 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 1.901      ;
; 1.804 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.051      ; 1.895      ;
; 1.841 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 1.960      ;
; 1.842 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 1.950      ;
; 1.859 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.045      ; 1.944      ;
; 1.860 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.060      ; 1.960      ;
; 1.873 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.053      ; 1.966      ;
; 1.886 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 1.992      ;
; 1.900 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.002      ; 1.942      ;
; 1.908 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 2.026      ;
; 1.915 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.002     ; 1.953      ;
; 1.933 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.051      ; 2.024      ;
; 1.934 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.124      ; 2.098      ;
; 1.936 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.041      ;
; 1.941 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.052      ; 2.033      ;
; 1.943 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.049      ; 2.032      ;
; 1.956 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.063      ; 2.059      ;
; 1.961 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.071      ;
; 1.962 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.072      ;
; 1.963 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 2.076      ;
; 1.974 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 2.082      ;
; 1.976 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.082      ;
; 1.985 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.089      ;
; 1.985 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 2.080      ;
; 1.985 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.102      ;
; 1.991 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.002     ; 2.029      ;
; 1.998 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.000      ; 2.038      ;
; 2.000 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.112      ;
; 2.000 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.117      ;
; 2.001 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.113      ;
; 2.005 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.054      ; 2.099      ;
; 2.005 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 2.113      ;
; 2.017 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.121      ;
; 2.022 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.051      ; 2.113      ;
; 2.032 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 2.130      ;
; 2.033 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 2.135      ;
; 2.038 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[6]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.063      ; 2.141      ;
; 2.039 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.063      ; 2.142      ;
; 2.042 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.139      ;
; 2.048 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 2.146      ;
; 2.049 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.160      ;
; 2.050 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 2.145      ;
; 2.050 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 2.148      ;
; 2.050 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.115      ; 2.205      ;
; 2.058 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.050      ; 2.148      ;
; 2.063 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 2.162      ;
; 2.079 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.185      ;
; 2.079 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.052      ; 2.171      ;
; 2.081 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.185      ;
; 2.092 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.051      ; 2.183      ;
; 2.097 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.207      ;
; 2.097 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.208      ;
; 2.097 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.202      ;
; 2.112 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 2.207      ;
; 2.115 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.047      ; 2.202      ;
; 2.116 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.226      ;
; 2.116 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.051      ; 2.207      ;
; 2.117 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.224      ;
; 2.118 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.223      ;
; 2.126 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.237      ;
; 2.127 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.224      ;
; 2.130 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[3]    ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.061      ; 2.231      ;
; 2.131 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.237      ;
; 2.131 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.050      ; 2.221      ;
; 2.134 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 2.242      ;
; 2.136 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[6]    ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.060      ; 2.236      ;
; 2.141 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]    ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.238      ;
; 2.142 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.239      ;
; 2.143 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 2.251      ;
; 2.144 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.063      ; 2.247      ;
; 2.147 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.259      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.067      ; 1.709      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.284 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.077      ; 1.713      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.282 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.705      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.125      ; 1.688      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.135      ; 1.698      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.500        ; 1.135      ; 1.698      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[29]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[28]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[28]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[27]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[27]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.136      ; 1.699      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.132      ; 1.695      ;
; -0.096 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.132      ; 1.695      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_I'                                                                                                                    ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.233      ;
; -0.075 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.234      ;
; -0.075 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.234      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[20]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.234      ;
; -0.075 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.234      ;
; -0.075 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[19]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.234      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.175      ; 1.225      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.200      ; 1.250      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.180      ; 1.230      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[9]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.235      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.236      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[14]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.236      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.236      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[19]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.235      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.235      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.180      ; 1.230      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31]              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.180      ; 1.230      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[31]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[30]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[22]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.241      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[15]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.241      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[6]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[6]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[5]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.234      ;
; -0.073 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[2]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.237      ;
; -0.073 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.237      ;
; -0.073 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.237      ;
; -0.073 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.237      ;
; -0.073 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.237      ;
; -0.073 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.237      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.180      ; 1.236      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[1]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[3]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[5]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[6]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[7]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[8]                 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[11]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[25]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[24]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[23]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[23]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.181      ; 1.237      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[21]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.181      ; 1.237      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.181      ; 1.237      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[18]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.181      ; 1.237      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.181      ; 1.237      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[17]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.181      ; 1.237      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[9]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.177      ; 1.233      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[3]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.176      ; 1.232      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[1]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[2]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[3]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[4]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[5]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[6]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[7]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
; -0.067 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[8]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.168      ; 1.225      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -61.747   ; 0.107 ; -0.424   ; -0.121  ; -4.000              ;
;  CLK_I           ; -60.839   ; 0.107 ; -0.424   ; -0.121  ; -4.000              ;
;  RSTL_I          ; -61.747   ; 0.898 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7835.504 ; 0.0   ; -48.204  ; -31.381 ; -929.892            ;
;  CLK_I           ; -5903.525 ; 0.000 ; -48.204  ; -31.381 ; -926.892            ;
;  RSTL_I          ; -1931.979 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_DATA_O     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_I                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTL_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 132   ; 132  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; CLK_I  ; CLK_I  ; Base ; Constrained ;
; RSTL_I ; RSTL_I ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 22 21:44:47 2022
Info: Command: quartus_sta fp32_rx_mac_tx -c fp32_rx_mac_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp32_rx_mac_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_I CLK_I
    Info (332105): create_clock -period 1.000 -name RSTL_I RSTL_I
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -61.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -61.747           -1931.979 RSTL_I 
    Info (332119):   -60.839           -5903.525 CLK_I 
Info (332146): Worst-case hold slack is 0.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.389               0.000 CLK_I 
    Info (332119):     2.189               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.424             -30.096 CLK_I 
Info (332146): Worst-case removal slack is -0.121
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.121             -31.381 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -926.892 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -57.964
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -57.964           -1814.100 RSTL_I 
    Info (332119):   -57.137           -5529.808 CLK_I 
Info (332146): Worst-case hold slack is 0.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.348               0.000 CLK_I 
    Info (332119):     1.981               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.345             -24.336 CLK_I 
Info (332146): Worst-case removal slack is -0.115
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.115             -30.714 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -924.660 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -26.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -26.453            -826.854 RSTL_I 
    Info (332119):   -26.037           -2292.894 CLK_I 
Info (332146): Worst-case hold slack is 0.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.107               0.000 CLK_I 
    Info (332119):     0.898               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.290             -48.204 CLK_I 
Info (332146): Worst-case removal slack is -0.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.075             -20.314 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -536.056 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4901 megabytes
    Info: Processing ended: Sat Oct 22 21:44:50 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


