---
title: "Verilog 语法入门"
date: 2022-07-01T13:11:55+08:00
author: "Shaka"
slug: 
draft: true

---

# 1. module / endmodule

表征模块的开始和结束。模块名可包含字母、数字以及下划线，需要以字母开头，区分大小写。

# 2. assign

赋值操作关键字，该关键字后面跟一个赋值表达式，该关键字是实现组合逻辑操作的一种主要描述方式。

# 3. input/output

表征该信号的方向，除输入、输出外还有一种inout（输入输出）型号。

# 4. 操作符

~按位取反，&按位与，|按位或。如果只有一个操作数时，则将该操作数的所有位进行操作。

# 5. [,]

表征该信号的位宽，推荐写法如input [3:0] a。

# 6. 注释
//、/* */。

# 7. wire

线网型数据类型，用于表示线网型信号，与实际电路中的信号连线相对应。wire 是 verilog 中的默认数据类型，没有指明数据类型时，默认为 wire。

# 8. reg

寄存器类型数据。记住一条原则：在 always 块内被赋值的信号应定义位 reg 型，用 assign 语句赋值的信号应定义为 wire 型。

# 9. 信号状态

verilog 中有4种状态“0、1、x、z”，分别表示低电平、高电平、不确定态和高阻态。对于没有进行初始化的信号，一般处于不确定态（x），高阻态表示该信号没有被其他信号驱动，经常用于有多个驱动源的总线型数据上。

# 10. 数据格式

基数格式有 4 中，包括：十进制('d 或 'D)，十六进制('h 或 'H)，二进制（'b 或 'B），八进制（'o 或 'O）。数值可指明位宽，也可不指明位宽。如 4'b1011，表示 4bit 数值。

# 11. 模块实例化

```
module mux2(
    input [3:0] d0,
    input [3:0] d1,
    input s,
    output [3:0] y
);
assign y = s ? d1 : d0;
endmodule

module mux2_8(
    input [7:0] d0,
    input [7:0] d1,
    input s,
    output [7:0] y
);

// 1
mux2 lsbmux(d0[3:0], d1[3:0], s, y[3:0]);

//2 
mux2 msbmux(
    .d0 (d0[7:4]),
    .d1 (d1[7:4]),
    .s  (s),
    .y  (y[7:4])
);
endmodule
```

可以通过以及设计好的模块来达到重用模块，简化设计的目的。上面例举两种实例化方式，第一种需要验证保证参数顺序，推荐第二种方式。

# 位拼接

```
assign y = {a[2:1], {3{b[0]}}, a[0], 6'b100_010};
```

可以将一个或多个信号的指定位，拼接成一个新的信号，对于上述表达式子，如果 y 是 12bit 的信号，则将其各位的值位：a[2] a[1] b[0] b[0] b[0] a[0] 1 0 0 0 1 0。

# 下划线

为了增加可读性，可以在数字中间添加下划线。

# 时序逻辑

电路具有记忆功能，电路状态不仅与当前输入有关，还与前一时刻的状态有关。

# 同步逻辑

在时钟信号激励下工作，输出只在时钟的上升沿（或者下降沿）发生变化。

# always 

除 assign 外，另外一种