Laboratorio 2: Crear compuertas bÃ¡sicas
########################################

En este laboratorio se crearÃ¡n distintas compuertas para formar una librerÃ­a bÃ¡sica para los siguientes laboratorios

.. contents:: Contenidos del laboratorio
    :depth: 4

Objetivos
*********
#.  Comparar por  medio  de  simulaciones  el  tiempo  de  respuesta  de  distintas compuertas
#.  Comprender como afecta  el â€œFan-inâ€ los tiempos de ascenso y caÃ­da de una compuerta
#.  Comprender como los transistores en serie afectan el diseÃ±o


Procedimiento
*************

CreaciÃ³n y simulaciÃ³n: compuertas bÃ¡sicas
==========================================

..  note::
    Todas  las  celdas  que  cree  deberÃ¡n  tener  las  siguientes  caracterÃ­sticas: Vcc  y Vss  deberÃ¡n  correr  de  forma  horizontal  en  la  parte  superior  e  inferior  de  la celda en  metal 1,  el espacio entre Vcc y Vss serÃ¡ de 80 Î» de centro a centro. Los  transistores  NMOS  ocuparan  la  parte  inferior  de  la  celda  y  los  PMOS  la parte superior; las entradas y salidas se conectaran por medio de contactos de metal 2, aparte de esto las ningÃºn metal2 o 3 deberÃ¡ ser utilizado dentro de las celdas

#.  Crear  compuertas  Nand  y  Nor  con  las  siguientes  dimensiones  que  se  indican  en  la tabla. Crear tanto la vista de layout como la de icono y esquemÃ¡tico

    .. list-table:: Dimensiones de las compuertas Nand y Nor
        :header-rows: 1
        :align: center

        * - Compuerta
          - :math:`W_p`
          - :math:`W_n`
        * - nand2
          - 10ğ´
          - 10ğ´
        * - nand3
          - 10ğ´ 
          - 15ğ´
        * - nor2
          - 20ğ´
          - 5ğ´
        * - nor3
          - 30ğ´
          - 5ğ´
  
    Recuerde  exportar  las  entradas  salidas  y  verificar  que  el  diseÃ±o  cumpla  con  las reglas  de  (DRC). AdemÃ¡s    de  definir  el  modelo de  Spice  para  los  transistores  para poder simular

    .. figure:: ../img/Lab2_1.png
        :name: lab2_1
        :scale: 50 %
        :align: center

        EsquemÃ¡tico y Layout de la compuerta nand3

#.  Para las compuertas nand2  y  nor2 realice una simulaciÃ³n que muestre las 3 curvas VTC

    La  presencia  de  dos  entradas  independientes  implica  que mÃ¡sde  una  curva  VTC necesita para describir el circuito

    Para  estas  curvas  se  hace  una  transiciÃ³n  en  la  salida  de  1  a  0  para  las  distintas combinaciones de entrada

    .. list-table:: Tabla de verdad de la compuerta nand2
        :header-rows: 1
        :align: center

        * - A
          - B
          - Salida
        * - 0
          - 0
          - 1
        * - 0
          - 1
          - 1
        * - 1
          - 0
          - 1
        * - 1
          - 1
          - 0   

    .. figure:: ../img/Lab2_2.png
        :name: lab2_2
        :scale: 40 %
        :align: center

        TransiciÃ³n del valor lÃ³gico de entrada 00 a 11
    
    .. figure:: ../img/Lab2_3.png
        :name: lab2_3
        :scale: 40 %
        :align: center

        TransiciÃ³n del valor lÃ³gico de entrada 01 a 11
    
    .. figure:: ../img/Lab2_4.png
        :name: lab2_4
        :scale: 40 %
        :align: center

        TransiciÃ³n del valor lÃ³gico de entrada 10 a 11

#.  Analice  como varia :math:`V_M`  en las curvas dependiendo  de  la  transiciÃ³n  (Tanto  para  la compuerta   nor2   como   la   nand2), analize ademÃ¡s  como   afecta   el   dimensionamiento   de   los transistores estas curvas

    .. list-table:: Vm para las distantas transiciones 
        :header-rows: 1
        :align: center

        * - TransiciÃ³n
          - Vm (Volts) 
        * - Entrada de 00 a 11
          -
        * - Entrada de 01 a 11
          - 
        * - Entrada de 10 a 11
          - 

#.  Para la transiciÃ³n de 00 a 11  ambas entradas cambian al mismo simultÃ¡neamente y la curva  VCT  para  este  caso  estÃ¡  mucho  mÃ¡s  hacia  la  derecha  que  para  las  otras  2 curvas.  Es  instructivo  calcular :math:`V_M` para  este  caso  (tanto  para  la  compuerta  nor2 como para la nand2)

    ..  note::
        Para  facilitar  este  cÃ¡lculo  para  la  compuerta  nand2  piense  que  los  transistores NMOS  en  serie  se  pueden  unir  como  en  la  figura  que  se    muestra  a  continuaciÃ³n.  Ahora bien, los transistores PMOS al estar en paralelo y conectados a entradas que cambian simultÃ¡neamente se pueden â€œcombinarâ€ como un solo transistor PMOS de ancho :math:`Wp`. Piense en como afectarÃ­a esto :math:`ğ›½_n` y :math:`ğ›½_p` para encontrar :math:`V_M`

        .. figure:: ../img/Lab2_5.png
            :name: lab2_5
            :scale: 20 %
            :align: center

#.  Compare  la  compuerta  nand2  con  nor2  en  tÃ©rminos  de  dimensionamiento  de transistores y sus curvas VCT

#.  Para una fanout de 4 inversores (dimensiones 20_10) simule las compuertas nand2, nor2, nand3, nor3. VariÃ© solo una de las entradas  y mantenga constante las demÃ¡s. Complete la siguiente tabla:

    .. list-table:: Tiempos de asenso y caÃ­da con una carga de F04
        :header-rows: 1
        :align: center

        * - Compuerta
          - ğ‘¡ğ‘Ÿ
          - ğ‘¡ğ‘“
        * - nand2
          - 
          - 
        * - nor2
          - 
          - 
        * - nand3
          - 
          - 
        * - nor3
          - 
          -   

#.  Para una fanout de 16  inversores simule las compuertas nand2, nor2, nand3, nor3. VariÃ©  solo  una  de  las  entradas  y  mantenga  constante  las  demÃ¡s. Complete  la siguiente tabla:

    .. list-table:: Tiempos de asenso y caÃ­da con una carga de F04
        :header-rows: 1
        :align: center

        * - Compuerta
          - ğ‘¡ğ‘Ÿ
          - ğ‘¡ğ‘“
        * - nand2
          - 
          - 
        * - nor2
          - 
          - 
        * - nand3
          - 
          - 
        * - nor3
          - 
          -

#.  Comparando los datos recolectados conteste como afecta el Fain-in y el Fan-Out el tiempo de asenso y caÃ­da de una compuerta.

#.  Si tuviera una seÃ±al critica en cualentrada de la compuerta la colocarÃ­a y porque?


CreaciÃ³n y simulaciÃ³n: compuertas AOI y OAI
===========================================

#.  Construya una compuerta AOI  y otra OAI de dos entradas con las dimensiones que se muestran en las siguientes figuras, Recuerde crear tanto el layout, el esquemÃ¡tico y el icono para estarcompuertas

    .. figure:: ../img/Lab2_6.png
        :name: lab2_6
        :scale: 50 %
        :align: center

        EsquemÃ¡tico de una compuerta AOI

    .. figure:: ../img/Lab2_7.png
        :name: lab2_7
        :scale: 40 %
        :align: center

        EsquemÃ¡tico de una compuerta OAI

#.  Realice  una  simulaciÃ³n  donde  cambie  el  valor  de  la  salida,  utilice  un  fan-out  de  4 inversores (20_10) para estas dos compuertas que acaba de construir

#.  CuÃ¡les  son  las  ventajas  de  construir  esta  compuerta  de  esta  forma  en  lugar  de utilizar varias compuertas?


SimulaciÃ³n de potencia
======================

#.  La potencia dinÃ¡mica es el resultado de una transiciÃ³n en la salida, para modelar el numero  de  transiciones  que  tienen  lugar  en  periodo  T  se  introduce  el factor  de actividadque  representa la probabilidad que  una transiciÃ³n tome lugar  durante un periodo.  De  esta  forma  la  potencia  dinÃ¡mica  se  describemediante  la  siguiente formula:

    .. math::
        P_{dyn} = ğ›¼C{out}V_{DD}2ğ‘“
    
    SupÃ³ngase  que  a  la  salida  de  las  compuertas  se  observa  1101101111111111 durante  un  periodo  T.
    Calcule :math:`P_{dyn}` para  cada  una  de  las  compuertas.  Considere ademÃ¡s que la carga :math:`C_L` son 4 inversores (20_10)