Power Analyzer report for rv_single
Thu Jun  1 03:17:55 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Parallel Compilation
  3. Power Analyzer Summary
  4. Power Analyzer Settings
  5. Power Analyzer Generated Files
  6. Power Analyzer Simulation Files Read
  7. Operating Conditions Used
  8. Thermal Power Dissipation by Block
  9. Thermal Power Dissipation by Block Type
 10. Thermal Power Dissipation by Hierarchy
 11. Core Dynamic Thermal Power Dissipation by Clock Domain
 12. Current Drawn from Voltage Supplies Summary
 13. VCCIO Supply Current Drawn by I/O Bank
 14. VCCIO Supply Current Drawn by Voltage
 15. VCCPD Supply Current Drawn by I/O Bank
 16. VCCPD Supply Current Drawn by Voltage
 17. Confidence Metric Details
 18. Signal Activities
 19. Power Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.07        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  21.5%      ;
;     Processor 3            ;  21.5%      ;
;     Processor 4            ;  21.5%      ;
;     Processor 5            ;  21.5%      ;
;     Processor 6            ;  21.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------+
; Power Analyzer Summary                                                                   ;
+----------------------------------------+-------------------------------------------------+
; Power Analyzer Status                  ; Successful - Thu Jun  1 03:17:55 2023           ;
; Quartus Prime Version                  ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition  ;
; Revision Name                          ; rv_single                                       ;
; Top-level Entity Name                  ; rv_single                                       ;
; Family                                 ; Cyclone V                                       ;
; Device                                 ; 5CSEBA6U23I7                                    ;
; Power Models                           ; Final                                           ;
; Total Thermal Power Dissipation        ; 2353.62 mW                                      ;
; Core Dynamic Thermal Power Dissipation ; 1878.46 mW                                      ;
; Core Static Thermal Power Dissipation  ; 465.58 mW                                       ;
; I/O Thermal Power Dissipation          ; 9.57 mW                                         ;
; Power Estimation Confidence            ; High: user provided sufficient toggle rate data ;
+----------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Power Analyzer Settings                                                                                                                                               ;
+------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------+
; Option                                                           ; Setting                                                                            ; Default Value ;
+------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------+
; Use smart compilation                                            ; On                                                                                 ; Off           ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                                                                                 ; On            ;
; Enable compact report table                                      ; Off                                                                                ; Off           ;
; Use Input Files                                                  ; On                                                                                 ; Off           ;
; Power Analyzer Report Signal Activity                            ; On                                                                                 ; Off           ;
; Power Analyzer Report Power Dissipation                          ; On                                                                                 ; Off           ;
; Output Signal Activity File name                                 ; C:/Users/Jeremy/OneDrive/Documents/Study/Master/Thesis/Cores/rv_single/signals.saf ;               ;
; Preset Cooling Solution                                          ; No Heat Sink With 200 Lfpm Airflow                                                 ;               ;
; Board thermal model                                              ; Typical                                                                            ;               ;
; Default Power Toggle Rate                                        ; 12.5%                                                                              ; 12.5%         ;
; Default Power Input I/O Toggle Rate                              ; 12.5%                                                                              ; 12.5%         ;
; Use vectorless estimation                                        ; On                                                                                 ; On            ;
; Filter Glitches in VCD File Reader                               ; On                                                                                 ; On            ;
; Device Power Characteristics                                     ; TYPICAL                                                                            ; TYPICAL       ;
; Automatically Compute Junction Temperature                       ; On                                                                                 ; On            ;
; Specified Junction Temperature                                   ; 25                                                                                 ; 25            ;
; Ambient Temperature                                              ; 25                                                                                 ; 25            ;
; Use Custom Cooling Solution                                      ; Off                                                                                ; Off           ;
; Board Temperature                                                ; 25                                                                                 ; 25            ;
; Enable HPS                                                       ; Off                                                                                ; Off           ;
; Processor Frequency                                              ; 0.0                                                                                ; 0.0           ;
+------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Power Analyzer Generated Files                                                                                                                            ;
+----------------------------------------------------------------------+------------------------------------------------------------------------------------+
; Description                                                          ; Filename                                                                           ;
+----------------------------------------------------------------------+------------------------------------------------------------------------------------+
; Output Signal Activity File -- activities used during power analysis ; C:/Users/Jeremy/OneDrive/Documents/Study/Master/Thesis/Cores/rv_single/signals.saf ;
+----------------------------------------------------------------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Power Analyzer Simulation Files Read                                                                                        ;
+---------+-----------------------------------+-----------+------------+----------------+--------------+-----------+----------+
; File ID ; File Name                         ; File Type ; Entity     ; VCD Start Time ; VCD End Time ; Unknown % ; Toggle % ;
+---------+-----------------------------------+-----------+------------+----------------+--------------+-----------+----------+
; f1      ; simulation/modelsim/rv_single.vcd ; VCD       ; |rv_single ; N/A            ; N/A          ; 0.0%      ; 32.3%    ;
+---------+-----------------------------------+-----------+------------+----------------+--------------+-----------+----------+


+----------------------------------------------------------------------+
; Operating Conditions Used                                            ;
+-----------------------------------------+----------------------------+
; Setting                                 ; Value                      ;
+-----------------------------------------+----------------------------+
; Device power characteristics            ; Typical                    ;
;                                         ;                            ;
; Voltages                                ;                            ;
;     VCC                                 ; 1.10 V                     ;
;     VCCA_FPLL                           ; 2.50 V                     ;
;     VCCPGM                              ; 1.80 V                     ;
;     VCCBAT                              ; 1.20 V                     ;
;     VCCE_GXB                            ; 1.10 V                     ;
;     VCCL_GXB                            ; 1.10 V                     ;
;     VCCH_GXB                            ; 2.50 V                     ;
;     VCCAUX                              ; 2.50 V                     ;
;     VCC_HPS                             ; 1.10 V                     ;
;     VCCRSTCLK_HPS                       ; 1.80 V                     ;
;     VCCPLL_HPS                          ; 2.50 V                     ;
;     VCCAUX_SHARED                       ; 2.50 V                     ;
;     3.3-V LVTTL I/O Standard            ; 3.3 V                      ;
;                                         ;                            ;
; Auto computed junction temperature      ; 55.6 degrees Celsius       ;
;     Ambient temperature                 ; 25.0 degrees Celsius       ;
;     Junction-to-Case thermal resistance ; 2.60 degrees Celsius/Watt  ;
;     Case-to-Ambient thermal resistance  ; 10.40 degrees Celsius/Watt ;
;                                         ;                            ;
; Board model used                        ; Typical                    ;
+-----------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Thermal Power Dissipation by Block                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------------------+-----------------------------+--------------------------------+-------------------------------+
; Block Name                                                                                                               ; Block Type         ; Total Thermal Power ; Block Thermal Dynamic Power ; Block Thermal Static Power (1) ; Routing Thermal Dynamic Power ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------------------+-----------------------------+--------------------------------+-------------------------------+
; rv_reg:registers|regs[31][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a134                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a166                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a198                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a230                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a6                             ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a38                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a70                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a102                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a132                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a164                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a196                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a228                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a4                             ; M10K block         ; 0.48 mW             ; 0.00 mW                     ; --                             ; 0.48 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a36                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a68                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a100                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a133                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a165                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a197                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a229                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a5                             ; M10K block         ; 0.51 mW             ; 0.00 mW                     ; --                             ; 0.51 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a37                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a69                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a101                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a130                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a162                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a194                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a226                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a2                             ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a34                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a66                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a98                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a131                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a163                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a195                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a227                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a3                             ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a35                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a67                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a99                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a128                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a160                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a192                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a224                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a0                             ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a32                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a64                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a96                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a129                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a161                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a193                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a225                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a1                             ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a33                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a65                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a97                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a141                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a173                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a205                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a237                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a13                            ; M10K block         ; 0.51 mW             ; 0.00 mW                     ; --                             ; 0.51 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a45                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a77                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a109                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a142                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a174                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a206                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a238                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a14                            ; M10K block         ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a46                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a78                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a110                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a140                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a172                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a204                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a236                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a12                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a44                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a76                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a108                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a143                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a175                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a207                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a239                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a15                            ; M10K block         ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a47                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a79                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a111                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a139                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a171                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a203                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a235                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a11                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a43                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a75                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a107                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a138                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a170                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a202                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a234                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a10                            ; M10K block         ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a42                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a74                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a106                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a159                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a191                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a223                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a255                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a31                            ; M10K block         ; 0.55 mW             ; 0.00 mW                     ; --                             ; 0.55 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a63                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a95                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a127                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a158                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a190                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a222                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a254                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a30                            ; M10K block         ; 1.87 mW             ; 0.00 mW                     ; --                             ; 1.87 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a62                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a94                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a126                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a157                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a189                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a221                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a253                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a29                            ; M10K block         ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a61                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a93                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a125                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a156                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a188                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a220                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a252                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a28                            ; M10K block         ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a60                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a92                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a124                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a154                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a186                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a218                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a250                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a26                            ; M10K block         ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a58                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a90                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a122                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a155                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a187                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a219                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a251                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a27                            ; M10K block         ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a59                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a91                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a123                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a153                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a185                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a217                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a249                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a25                            ; M10K block         ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a57                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a89                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a121                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a147                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a179                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a211                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a243                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a19                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a51                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a83                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a115                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a136                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a168                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a200                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a232                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a8                             ; M10K block         ; 0.76 mW             ; 0.00 mW                     ; --                             ; 0.76 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a40                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a72                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a104                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a137                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a169                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a201                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a233                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a9                             ; M10K block         ; 1.10 mW             ; 0.00 mW                     ; --                             ; 1.10 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a41                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a73                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a105                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a135                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a167                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a199                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a231                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a7                             ; M10K block         ; 0.42 mW             ; 0.00 mW                     ; --                             ; 0.42 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a39                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a71                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a103                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a145                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a177                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a209                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a241                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a17                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a49                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a81                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a113                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a146                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a178                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a210                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a242                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a18                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a50                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a82                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a114                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a144                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a176                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a208                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a240                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a16                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a48                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a80                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a112                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][0]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][0]                                                                                             ; Register cell      ; 0.21 mW             ; 0.03 mW                     ; --                             ; 0.18 mW                       ;
; rv_reg:registers|regs[15][0]                                                                                             ; Register cell      ; 0.40 mW             ; 0.05 mW                     ; --                             ; 0.34 mW                       ;
; rv_reg:registers|regs[4][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a152                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a184                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a216                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a248                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a24                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a56                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a88                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a120                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a150                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a182                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a214                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a246                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a22                            ; M10K block         ; 1.04 mW             ; 0.00 mW                     ; --                             ; 1.04 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a54                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a86                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a118                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a151                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a183                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a215                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a247                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a23                            ; M10K block         ; 1.03 mW             ; 0.00 mW                     ; --                             ; 1.03 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a55                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a87                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a119                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a148                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a180                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a212                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a244                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a20                            ; M10K block         ; 0.58 mW             ; 0.00 mW                     ; --                             ; 0.58 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a52                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a84                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a116                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a149                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a181                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a213                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a245                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a21                            ; M10K block         ; 3.63 mW             ; 0.00 mW                     ; --                             ; 3.63 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a53                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a85                            ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a117                           ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][50]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][50]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][51]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][51]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][52]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][52]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][53]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][53]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][57]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][57]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][58]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][58]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][59]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][59]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][60]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][60]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][29]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][29]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][30]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][30]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][31]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][31]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][32]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][32]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][36]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][36]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][37]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][37]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][38]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][38]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][39]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][39]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][43]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][43]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][44]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][44]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][45]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][45]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][46]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][46]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][8]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][8]                                                                                             ; Register cell      ; 0.13 mW             ; 0.05 mW                     ; --                             ; 0.08 mW                       ;
; rv_reg:registers|regs[4][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][9]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][9]                                                                                             ; Register cell      ; 0.14 mW             ; 0.05 mW                     ; --                             ; 0.08 mW                       ;
; rv_reg:registers|regs[4][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][10]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][11]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][15]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][15]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][16]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][16]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][17]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][17]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][18]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][18]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][22]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][22]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][23]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][23]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][24]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][24]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][25]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][25]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][12]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][13]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][14]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][19]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][19]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][20]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][20]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][21]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][21]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][2]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][2]                                                                                             ; Register cell      ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|regs[15][2]                                                                                             ; Register cell      ; 0.10 mW             ; 0.03 mW                     ; --                             ; 0.07 mW                       ;
; rv_reg:registers|regs[4][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][3]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][3]                                                                                             ; Register cell      ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|regs[15][3]                                                                                             ; Register cell      ; 0.08 mW             ; 0.03 mW                     ; --                             ; 0.05 mW                       ;
; rv_reg:registers|regs[4][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][4]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][4]                                                                                             ; Register cell      ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][4]                                                                                             ; Register cell      ; 0.08 mW             ; 0.03 mW                     ; --                             ; 0.06 mW                       ;
; rv_reg:registers|regs[4][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][5]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][5]                                                                                             ; Register cell      ; 0.10 mW             ; 0.04 mW                     ; --                             ; 0.06 mW                       ;
; rv_reg:registers|regs[4][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][6]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][6]                                                                                             ; Register cell      ; 0.24 mW             ; 0.03 mW                     ; --                             ; 0.21 mW                       ;
; rv_reg:registers|regs[4][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][7]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][7]                                                                                             ; Register cell      ; 0.25 mW             ; 0.03 mW                     ; --                             ; 0.22 mW                       ;
; rv_reg:registers|regs[4][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][1]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][1]                                                                                             ; Register cell      ; 0.12 mW             ; 0.01 mW                     ; --                             ; 0.11 mW                       ;
; rv_reg:registers|regs[15][1]                                                                                             ; Register cell      ; 0.30 mW             ; 0.04 mW                     ; --                             ; 0.26 mW                       ;
; rv_reg:registers|regs[4][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][26]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][26]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][27]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][27]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][28]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][28]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][33]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][33]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][34]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][34]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][35]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][35]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][40]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][40]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][41]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][41]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][42]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][42]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][47]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][47]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][48]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][48]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][49]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][49]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][54]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][54]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][55]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][55]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][56]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][56]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][61]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][61]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][62]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][62]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][63]                                                                                            ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][63]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~1                                                                                                   ; Combinational cell ; 0.20 mW             ; 0.00 mW                     ; --                             ; 0.20 mW                       ;
; rv_pc:pc_reg|pc[16]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[17]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[18]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[19]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[20]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[21]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[22]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[23]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[24]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[25]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[26]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[27]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[28]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[29]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[30]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[31]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[48]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[49]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[50]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[51]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[52]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[53]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[54]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[55]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[56]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[57]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[58]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[59]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[60]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[61]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[62]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[63]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[32]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[33]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[34]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[35]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[36]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[37]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[38]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[39]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[40]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[41]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[42]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[43]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[44]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[45]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[46]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[47]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a0                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a64                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a128                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a192                                    ; M10K block         ; 0.66 mW             ; 0.00 mW                     ; --                             ; 0.66 mW                       ;
; rv_alu_64ic:alu|Add0~5                                                                                                   ; Combinational cell ; 0.24 mW             ; 0.03 mW                     ; --                             ; 0.20 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a1                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a65                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a129                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a193                                    ; M10K block         ; 0.87 mW             ; 0.00 mW                     ; --                             ; 0.87 mW                       ;
; rv_alu_64ic:pc_adder|Add0~1                                                                                              ; Combinational cell ; 2.35 mW             ; 0.04 mW                     ; --                             ; 2.31 mW                       ;
; rv_alu_64ic:alu|Add0~9                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a2                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a66                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a130                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a194                                    ; M10K block         ; 0.78 mW             ; 0.00 mW                     ; --                             ; 0.78 mW                       ;
; rv_alu_64ic:pc_adder|Add0~5                                                                                              ; Combinational cell ; 2.65 mW             ; 0.06 mW                     ; --                             ; 2.59 mW                       ;
; rv_alu_64ic:alu|Add0~13                                                                                                  ; Combinational cell ; 0.10 mW             ; 0.03 mW                     ; --                             ; 0.07 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a3                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a67                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a131                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a195                                    ; M10K block         ; 0.70 mW             ; 0.00 mW                     ; --                             ; 0.70 mW                       ;
; rv_alu_64ic:pc_adder|Add0~9                                                                                              ; Combinational cell ; 1.10 mW             ; 0.11 mW                     ; --                             ; 0.99 mW                       ;
; rv_alu_64ic:alu|Add0~17                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a4                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a68                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a132                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a196                                    ; M10K block         ; 0.90 mW             ; 0.00 mW                     ; --                             ; 0.90 mW                       ;
; rv_alu_64ic:pc_adder|Add0~13                                                                                             ; Combinational cell ; 1.63 mW             ; 0.03 mW                     ; --                             ; 1.59 mW                       ;
; rv_alu_64ic:alu|Add0~21                                                                                                  ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a5                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a69                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a133                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a197                                    ; M10K block         ; 1.77 mW             ; 0.00 mW                     ; --                             ; 1.77 mW                       ;
; rv_alu_64ic:pc_adder|Add0~17                                                                                             ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|Add0~25                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a6                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a70                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a134                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a198                                    ; M10K block         ; 0.60 mW             ; 0.00 mW                     ; --                             ; 0.60 mW                       ;
; rv_alu_64ic:pc_adder|Add0~21                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~29                                                                                                  ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a7                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a71                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a135                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a199                                    ; M10K block         ; 0.90 mW             ; 0.00 mW                     ; --                             ; 0.90 mW                       ;
; rv_alu_64ic:pc_adder|Add0~25                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~33                                                                                                  ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~29                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~37                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~33                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~41                                                                                                  ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~37                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~45                                                                                                  ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~41                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~49                                                                                                  ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~45                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~53                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~49                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~57                                                                                                  ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~53                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~61                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~57                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~65                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a50                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a114                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a178                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a242                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~61                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~69                                                                                                  ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a51                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a115                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a179                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a243                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~65                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~73                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a52                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a116                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a180                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a244                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~69                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~77                                                                                                  ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a53                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a117                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a181                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a245                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~73                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~81                                                                                                  ; Combinational cell ; 0.18 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a57                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a121                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a185                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a249                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~77                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~85                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a58                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a122                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a186                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a250                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~81                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~89                                                                                                  ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a59                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a123                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a187                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a251                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~85                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~93                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a60                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a124                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a188                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a252                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~89                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~97                                                                                                  ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a29                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a93                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a157                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a221                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~93                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~101                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a30                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a94                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a158                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a222                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~97                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~105                                                                                                 ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a31                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a95                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a159                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a223                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~101                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~109                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a32                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a96                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a160                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a224                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~105                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~113                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a36                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a100                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a164                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a228                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~109                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~117                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a37                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a101                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a165                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a229                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~113                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~121                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a38                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a102                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a166                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a230                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~117                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~125                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a39                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a103                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a167                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a231                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~121                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~129                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a43                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a107                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a171                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a235                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~125                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~133                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a44                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a108                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a172                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a236                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~129                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~137                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a45                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a109                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a173                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a237                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~133                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~141                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a46                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a110                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a174                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a238                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~137                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a8                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a72                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a136                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a200                                    ; M10K block         ; 0.46 mW             ; 0.00 mW                     ; --                             ; 0.46 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a9                                      ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a73                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a137                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a201                                    ; M10K block         ; 0.26 mW             ; 0.00 mW                     ; --                             ; 0.26 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a10                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a74                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a138                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a202                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a11                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a75                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a139                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a203                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a15                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a79                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a143                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a207                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~145                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a16                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a80                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a144                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a208                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~141                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~149                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a17                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a81                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a145                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a209                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~145                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~153                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a18                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a82                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a146                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a210                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~149                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~157                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a22                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a86                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a150                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a214                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~153                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~161                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a23                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a87                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a151                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a215                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~157                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~165                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a24                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a88                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a152                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a216                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~161                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~169                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a25                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a89                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a153                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a217                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~165                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a12                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a76                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a140                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a204                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a13                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a77                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a141                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a205                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a14                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a78                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a142                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a206                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~173                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a19                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a83                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a147                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a211                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~169                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~177                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a20                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a84                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a148                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a212                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~173                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~181                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a21                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a85                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a149                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a213                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~177                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~185                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a26                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a90                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a154                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a218                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~181                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~189                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a27                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a91                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a155                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a219                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~185                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~193                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a28                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a92                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a156                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a220                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~189                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~197                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a33                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a97                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a161                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a225                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~193                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~201                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a34                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a98                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a162                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a226                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~197                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~205                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a35                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a99                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a163                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a227                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~201                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~209                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a40                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a104                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a168                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a232                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~205                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~213                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a41                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a105                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a169                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a233                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~209                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~217                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a42                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a106                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a170                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a234                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~213                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~221                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a47                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a111                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a175                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a239                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~217                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~225                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a48                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a112                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a176                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a240                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~221                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~229                                                                                                 ; Combinational cell ; 0.18 mW             ; 0.17 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a49                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a113                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a177                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a241                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~225                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~233                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a54                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a118                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a182                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a246                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~229                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~237                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a55                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a119                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a183                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a247                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~233                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~241                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a56                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a120                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a184                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a248                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~237                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~245                                                                                                 ; Combinational cell ; 0.18 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a61                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a125                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a189                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a253                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~241                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~249                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a62                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a126                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a190                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a254                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~245                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~253                                                                                                 ; Combinational cell ; 0.18 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a63                                     ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a127                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a191                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a255                                    ; M10K block         ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|Add0~249                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Add0~258                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux44~1                                                                                                   ; Combinational cell ; 87.09 mW            ; 0.16 mW                     ; --                             ; 86.94 mW                      ;
; rv_alu_64ic:alu|result[61]~318                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[54]~322                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[48]~326                                                                                           ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[42]~330                                                                                           ; Combinational cell ; 0.41 mW             ; 0.41 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[41]~334                                                                                           ; Combinational cell ; 0.31 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[35]~338                                                                                           ; Combinational cell ; 0.47 mW             ; 0.47 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[34]~342                                                                                           ; Combinational cell ; 0.54 mW             ; 0.54 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[20]~346                                                                                           ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~156                                                                                                ; Combinational cell ; 0.37 mW             ; 0.37 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[60]~350                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[59]~354                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[58]~358                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[57]~362                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[53]~366                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[52]~370                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[51]~374                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[50]~378                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[12]~6                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[11]~10                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[10]~14                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[9]~18                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[8]~22                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[7]~26                                                                                           ; Combinational cell ; 0.06 mW             ; 0.00 mW                     ; --                             ; 0.06 mW                       ;
; rv_mux3_64:pc_in_mux|out[6]~30                                                                                           ; Combinational cell ; 0.22 mW             ; 0.00 mW                     ; --                             ; 0.22 mW                       ;
; rv_mux3_64:pc_in_mux|out[5]~34                                                                                           ; Combinational cell ; 0.30 mW             ; 0.00 mW                     ; --                             ; 0.30 mW                       ;
; rv_mux3_64:pc_in_mux|out[4]~38                                                                                           ; Combinational cell ; 92.85 mW            ; 0.29 mW                     ; --                             ; 92.57 mW                      ;
; rv_mux3_64:pc_in_mux|out[3]~42                                                                                           ; Combinational cell ; 74.79 mW            ; 0.30 mW                     ; --                             ; 74.49 mW                      ;
; rv_mux3_64:pc_in_mux|out[2]~46                                                                                           ; Combinational cell ; 0.29 mW             ; 0.19 mW                     ; --                             ; 0.11 mW                       ;
; rv_mux3_64:pc_in_mux|out[1]~50                                                                                           ; Combinational cell ; 83.62 mW            ; 0.30 mW                     ; --                             ; 83.32 mW                      ;
; rv_mux3_64:pc_in_mux|out[13]~54                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[14]~58                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[15]~62                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[1]~25                                                                                       ; Combinational cell ; 4.27 mW             ; 0.48 mW                     ; --                             ; 3.79 mW                       ;
; rv_mux2_64:opb_mux|out[6]~128                                                                                            ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[7]~132                                                                                            ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|i~45                                                                                               ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[11]~136                                                                                           ; Combinational cell ; 1.33 mW             ; 0.27 mW                     ; --                             ; 1.06 mW                       ;
; rv_cs_64ic:csg|Mux48~3                                                                                                   ; Combinational cell ; 0.63 mW             ; 0.22 mW                     ; --                             ; 0.41 mW                       ;
; rv_decode_64ic:decode|imm[20]~66                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[5]~140                                                                                            ; Combinational cell ; 0.07 mW             ; 0.01 mW                     ; --                             ; 0.06 mW                       ;
; rv_mux2_64:opb_mux|out[12]~144                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[5]~70                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[4]~74                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~49                                                                                               ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux42~6                                                                                                   ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[1]~15                                                                                       ; Combinational cell ; 43.36 mW            ; 0.19 mW                     ; --                             ; 43.17 mW                      ;
; rv_decode_64ic:decode|R2_idx[0]~19                                                                                       ; Combinational cell ; 39.01 mW            ; 0.09 mW                     ; --                             ; 38.92 mW                      ;
; rv_decode_64ic:decode|R1_idx[0]~17                                                                                       ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux40~3                                                                                                   ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[0]                                                                                                       ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[2]                         ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[0]                         ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[1]                         ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w6_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w6_n0_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w6_n0_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w4_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w4_n0_mux_dataout~0      ; Combinational cell ; 0.64 mW             ; 0.22 mW                     ; --                             ; 0.42 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w4_n0_mux_dataout~0      ; Combinational cell ; 5.59 mW             ; 0.14 mW                     ; --                             ; 5.45 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w5_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w5_n0_mux_dataout~0      ; Combinational cell ; 0.59 mW             ; 0.28 mW                     ; --                             ; 0.32 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w5_n0_mux_dataout~0      ; Combinational cell ; 5.11 mW             ; 0.06 mW                     ; --                             ; 5.05 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w2_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w2_n0_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w3_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w3_n0_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal31~0                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w0_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w0_n0_mux_dataout~0      ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w1_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w1_n0_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal0~0                                                                                           ; Combinational cell ; 0.04 mW             ; 0.00 mW                     ; --                             ; 0.04 mW                       ;
; rv_decode_64ic:decode|XLEN~0                                                                                             ; Combinational cell ; 0.06 mW             ; 0.04 mW                     ; --                             ; 0.02 mW                       ;
; rv_cs_64ic:csg|Mux44~0                                                                                                   ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w2_n0_mux_dataout~0      ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w3_n0_mux_dataout~0      ; Combinational cell ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_decode_64ic:decode|Equal20~0                                                                                          ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|op~0                                                                                               ; Combinational cell ; 0.26 mW             ; 0.25 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|opcode[1]~0                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|bitlen.01~0                                                                                        ; Combinational cell ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w13_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w13_n0_mux_dataout~0     ; Combinational cell ; 1.07 mW             ; 0.29 mW                     ; --                             ; 0.79 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w13_n0_mux_dataout~0     ; Combinational cell ; 5.14 mW             ; 0.14 mW                     ; --                             ; 4.99 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w14_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w14_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w14_n0_mux_dataout~0     ; Combinational cell ; 0.04 mW             ; 0.00 mW                     ; --                             ; 0.04 mW                       ;
; rv_decode_64ic:decode|funct3_o[1]~0                                                                                      ; Combinational cell ; 2.30 mW             ; 0.15 mW                     ; --                             ; 2.14 mW                       ;
; rv_decode_64ic:decode|funct3_o[0]~1                                                                                      ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct3_o[0]~2                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w12_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w12_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w12_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct3_o[0]~3                                                                                      ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w15_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w15_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w15_n0_mux_dataout~0     ; Combinational cell ; 0.06 mW             ; 0.00 mW                     ; --                             ; 0.06 mW                       ;
; rv_decode_64ic:decode|funct3_o[2]~4                                                                                      ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_cs_64ic:csg|WideOr0~0                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|opcode[2]~1                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|opcode[4]~2                                                                                        ; Combinational cell ; 1.34 mW             ; 0.12 mW                     ; --                             ; 1.23 mW                       ;
; rv_decode_64ic:decode|opcode[6]~3                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w0_n0_mux_dataout~0      ; Combinational cell ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w1_n0_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|opcode[0]~4                                                                                        ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_cs_64ic:csg|Equal11~0                                                                                                 ; Combinational cell ; 0.59 mW             ; 0.06 mW                     ; --                             ; 0.53 mW                       ;
; rv_decode_64ic:decode|opcode[5]~5                                                                                        ; Combinational cell ; 1.16 mW             ; 0.08 mW                     ; --                             ; 1.08 mW                       ;
; rv_decode_64ic:decode|opcode[3]~6                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct3_o[1]~5                                                                                      ; Combinational cell ; 3.16 mW             ; 0.09 mW                     ; --                             ; 3.07 mW                       ;
; rv_decode_64ic:decode|funct3_o[2]~6                                                                                      ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct3_o[0]~7                                                                                      ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.02 mW                       ;
; rv_cs_64ic:csg|Mux41~0                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal12~0                                                                                          ; Combinational cell ; 2.81 mW             ; 0.18 mW                     ; --                             ; 2.63 mW                       ;
; rv_decode_64ic:decode|Equal15~0                                                                                          ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w11_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w11_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w11_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w10_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w10_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w10_n0_mux_dataout~0     ; Combinational cell ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_decode_64ic:decode|funct2_o[1]~0                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct2_o[1]~1                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Decoder1~0                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Decoder1~1                                                                                                ; Combinational cell ; 0.46 mW             ; 0.06 mW                     ; --                             ; 0.40 mW                       ;
; rv_decode_64ic:decode|Mux22~0                                                                                            ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_cs_64ic:csg|Mux40~0                                                                                                   ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w31_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w31_n0_mux_dataout~0     ; Combinational cell ; 1.15 mW             ; 0.23 mW                     ; --                             ; 0.91 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w31_n0_mux_dataout~0     ; Combinational cell ; 1.32 mW             ; 0.10 mW                     ; --                             ; 1.22 mW                       ;
; rv_decode_64ic:decode|funct7_o[6]~0                                                                                      ; Combinational cell ; 0.37 mW             ; 0.12 mW                     ; --                             ; 0.25 mW                       ;
; rv_decode_64ic:decode|c_flag_o~0                                                                                         ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal10~0                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct7_o[6]~1                                                                                      ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct7_o[0]~2                                                                                      ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct7_o[6]~3                                                                                      ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w30_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w30_n0_mux_dataout~0     ; Combinational cell ; 0.34 mW             ; 0.25 mW                     ; --                             ; 0.09 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w30_n0_mux_dataout~0     ; Combinational cell ; 1.13 mW             ; 0.15 mW                     ; --                             ; 0.98 mW                       ;
; rv_decode_64ic:decode|funct7_o[5]~4                                                                                      ; Combinational cell ; 1.04 mW             ; 0.10 mW                     ; --                             ; 0.94 mW                       ;
; rv_decode_64ic:decode|funct7_o[5]~5                                                                                      ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w29_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w29_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w29_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct7_o[4]~6                                                                                      ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct7_o[4]~7                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w28_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w28_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w28_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct7_o[3]~8                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct7_o[3]~9                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w26_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w26_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w26_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct7_o[1]~10                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct7_o[1]~11                                                                                     ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w27_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w27_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w27_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct7_o[2]~12                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal9~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w25_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w25_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w25_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|funct7_o[0]~13                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal3~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux40~1                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux40~2                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|alu_Sel[2]~0                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|rs1~0                                                                                              ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[4]~0                                                                                        ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w19_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w19_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w19_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal19~0                                                                                          ; Combinational cell ; 1.13 mW             ; 0.23 mW                     ; --                             ; 0.91 mW                       ;
; rv_decode_64ic:decode|Equal19~1                                                                                          ; Combinational cell ; 0.70 mW             ; 0.14 mW                     ; --                             ; 0.56 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w8_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w8_n0_mux_dataout~0      ; Combinational cell ; 0.60 mW             ; 0.26 mW                     ; --                             ; 0.33 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w8_n0_mux_dataout~0      ; Combinational cell ; 2.93 mW             ; 0.06 mW                     ; --                             ; 2.87 mW                       ;
; rv_decode_64ic:decode|Equal5~0                                                                                           ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w9_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w9_n0_mux_dataout~0      ; Combinational cell ; 0.72 mW             ; 0.06 mW                     ; --                             ; 0.66 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w7_n1_mux_dataout~0      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w7_n0_mux_dataout~0      ; Combinational cell ; 0.42 mW             ; 0.28 mW                     ; --                             ; 0.15 mW                       ;
; rv_decode_64ic:decode|Equal5~1                                                                                           ; Combinational cell ; 2.12 mW             ; 0.11 mW                     ; --                             ; 2.00 mW                       ;
; rv_decode_64ic:decode|always1~0                                                                                          ; Combinational cell ; 2.03 mW             ; 0.51 mW                     ; --                             ; 1.52 mW                       ;
; rv_decode_64ic:decode|R1_idx[4]~1                                                                                        ; Combinational cell ; 0.12 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[4]~0                                                                                        ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|R1_idx[4]~2                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w9_n0_mux_dataout~0      ; Combinational cell ; 2.11 mW             ; 0.12 mW                     ; --                             ; 1.99 mW                       ;
; rv_decode_64ic:decode|R1_idx[0]~3                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w17_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w17_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w17_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[2]~4                                                                                        ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[2]~5                                                                                        ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[2]~6                                                                                        ; Combinational cell ; 0.17 mW             ; 0.04 mW                     ; --                             ; 0.12 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w18_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w18_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w18_n0_mux_dataout~0     ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[3]~7                                                                                        ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[3]~8                                                                                        ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~1                                                                                        ; Combinational cell ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_decode_64ic:decode|R1_idx[3]~9                                                                                        ; Combinational cell ; 0.13 mW             ; 0.00 mW                     ; --                             ; 0.13 mW                       ;
; rv_reg:registers|Mux42~0                                                                                                 ; Combinational cell ; 9.27 mW             ; 0.00 mW                     ; --                             ; 9.27 mW                       ;
; rv_reg:registers|Mux63~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w7_n0_mux_dataout~0      ; Combinational cell ; 2.39 mW             ; 0.09 mW                     ; --                             ; 2.30 mW                       ;
; rv_decode_64ic:decode|R1_idx[0]~10                                                                                       ; Combinational cell ; 0.20 mW             ; 0.07 mW                     ; --                             ; 0.13 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w16_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w16_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w16_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[1]~11                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[1]~12                                                                                       ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[1]~13                                                                                       ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[1]~14                                                                                       ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal5~2                                                                                           ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|R1_idx[1]~15                                                                                       ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R1_idx[1]~16                                                                                       ; Combinational cell ; 0.27 mW             ; 0.00 mW                     ; --                             ; 0.27 mW                       ;
; rv_reg:registers|Mux63~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~6                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][0]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux63~10                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|XLEN~1                                                                                             ; Combinational cell ; 0.13 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux38~0                                                                                                   ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|op~1                                                                                               ; Combinational cell ; 0.14 mW             ; 0.13 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|R2_idx[2]~0                                                                                        ; Combinational cell ; 0.76 mW             ; 0.09 mW                     ; --                             ; 0.67 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w24_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w24_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w24_n0_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~2                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[4]~1                                                                                        ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[4]~2                                                                                        ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w22_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w22_n0_mux_dataout~0     ; Combinational cell ; 0.66 mW             ; 0.47 mW                     ; --                             ; 0.18 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w22_n0_mux_dataout~0     ; Combinational cell ; 1.68 mW             ; 0.20 mW                     ; --                             ; 1.48 mW                       ;
; rv_decode_64ic:decode|R2_idx[2]~3                                                                                        ; Combinational cell ; 0.37 mW             ; 0.15 mW                     ; --                             ; 0.22 mW                       ;
; rv_decode_64ic:decode|R2_idx[2]~4                                                                                        ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[2]~5                                                                                        ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[2]~6                                                                                        ; Combinational cell ; 0.54 mW             ; 0.10 mW                     ; --                             ; 0.44 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w23_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w23_n0_mux_dataout~0     ; Combinational cell ; 0.66 mW             ; 0.25 mW                     ; --                             ; 0.41 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w23_n0_mux_dataout~0     ; Combinational cell ; 0.83 mW             ; 0.06 mW                     ; --                             ; 0.77 mW                       ;
; rv_decode_64ic:decode|R2_idx[4]~7                                                                                        ; Combinational cell ; 0.36 mW             ; 0.07 mW                     ; --                             ; 0.29 mW                       ;
; rv_decode_64ic:decode|R2_idx[3]~8                                                                                        ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[3]~9                                                                                        ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[3]~10                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~0                                                                                                ; Combinational cell ; 0.34 mW             ; 0.29 mW                     ; --                             ; 0.05 mW                       ;
; rv_decode_64ic:decode|R2_idx[2]~11                                                                                       ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|R2_idx[2]~12                                                                                       ; Combinational cell ; 39.55 mW            ; 0.27 mW                     ; --                             ; 39.28 mW                      ;
; rv_decode_64ic:decode|R2_idx[3]~13                                                                                       ; Combinational cell ; 40.60 mW            ; 0.20 mW                     ; --                             ; 40.40 mW                      ;
; rv_reg:registers|Mux77~0                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~1                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~2                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~3                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w20_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w20_n0_mux_dataout~0     ; Combinational cell ; 0.15 mW             ; 0.07 mW                     ; --                             ; 0.09 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w20_n0_mux_dataout~0     ; Combinational cell ; 1.61 mW             ; 0.10 mW                     ; --                             ; 1.51 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w21_n1_mux_dataout~0     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w21_n0_mux_dataout~0     ; Combinational cell ; 0.39 mW             ; 0.12 mW                     ; --                             ; 0.27 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w21_n0_mux_dataout~0     ; Combinational cell ; 1.78 mW             ; 0.23 mW                     ; --                             ; 1.55 mW                       ;
; rv_reg:registers|Mux77~4                                                                                                 ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~5                                                                                                 ; Combinational cell ; 0.55 mW             ; 0.21 mW                     ; --                             ; 0.34 mW                       ;
; rv_reg:registers|Mux77~6                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~7                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~8                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~9                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux77~10                                                                                                ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux13~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux13~10                                                                                                ; Combinational cell ; 1.91 mW             ; 0.12 mW                     ; --                             ; 1.79 mW                       ;
; rv_reg:registers|Mux76~0                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~1                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~2                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~3                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~4                                                                                                 ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~5                                                                                                 ; Combinational cell ; 0.55 mW             ; 0.13 mW                     ; --                             ; 0.43 mW                       ;
; rv_reg:registers|Mux76~6                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~9                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux76~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux12~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux12~10                                                                                                ; Combinational cell ; 0.81 mW             ; 0.14 mW                     ; --                             ; 0.68 mW                       ;
; rv_reg:registers|Mux75~0                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~2                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~3                                                                                                 ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~4                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~5                                                                                                 ; Combinational cell ; 0.47 mW             ; 0.16 mW                     ; --                             ; 0.31 mW                       ;
; rv_reg:registers|Mux75~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~7                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~8                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~9                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux75~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux11~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux11~10                                                                                                ; Combinational cell ; 0.88 mW             ; 0.12 mW                     ; --                             ; 0.76 mW                       ;
; rv_reg:registers|Mux74~0                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~1                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~2                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~3                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~4                                                                                                 ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~5                                                                                                 ; Combinational cell ; 0.54 mW             ; 0.14 mW                     ; --                             ; 0.39 mW                       ;
; rv_reg:registers|Mux74~6                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~7                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~9                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux74~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux10~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux10~10                                                                                                ; Combinational cell ; 0.73 mW             ; 0.12 mW                     ; --                             ; 0.61 mW                       ;
; rv_cs_64ic:csg|Equal0~0                                                                                                  ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~0                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~1                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~3                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~4                                                                                                 ; Combinational cell ; 0.35 mW             ; 0.35 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~5                                                                                                 ; Combinational cell ; 0.67 mW             ; 0.36 mW                     ; --                             ; 0.31 mW                       ;
; rv_reg:registers|Mux70~6                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~7                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~9                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux70~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux6~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux6~10                                                                                                 ; Combinational cell ; 1.83 mW             ; 0.14 mW                     ; --                             ; 1.69 mW                       ;
; rv_reg:registers|Mux69~0                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~1                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~2                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~3                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~4                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~5                                                                                                 ; Combinational cell ; 0.39 mW             ; 0.30 mW                     ; --                             ; 0.09 mW                       ;
; rv_reg:registers|Mux69~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~7                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~8                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~9                                                                                                 ; Combinational cell ; 0.35 mW             ; 0.35 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux69~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux5~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux5~10                                                                                                 ; Combinational cell ; 2.08 mW             ; 0.27 mW                     ; --                             ; 1.81 mW                       ;
; rv_reg:registers|Mux68~0                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~2                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~3                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~4                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~5                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.14 mW                     ; --                             ; 0.08 mW                       ;
; rv_reg:registers|Mux68~6                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~7                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~8                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~9                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux68~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux4~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux4~10                                                                                                 ; Combinational cell ; 1.67 mW             ; 0.13 mW                     ; --                             ; 1.54 mW                       ;
; rv_reg:registers|Mux67~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~3                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~4                                                                                                 ; Combinational cell ; 0.34 mW             ; 0.34 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~5                                                                                                 ; Combinational cell ; 0.90 mW             ; 0.48 mW                     ; --                             ; 0.41 mW                       ;
; rv_reg:registers|Mux67~6                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~7                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~9                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux67~10                                                                                                ; Combinational cell ; 0.14 mW             ; 0.13 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux3~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux3~10                                                                                                 ; Combinational cell ; 2.49 mW             ; 0.16 mW                     ; --                             ; 2.33 mW                       ;
; rv_cs_64ic:csg|Equal0~1                                                                                                  ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~2                                                                                                  ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~0                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~3                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~4                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~5                                                                                                 ; Combinational cell ; 0.76 mW             ; 0.32 mW                     ; --                             ; 0.44 mW                       ;
; rv_reg:registers|Mux98~6                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~9                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux98~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux34~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux34~10                                                                                                ; Combinational cell ; 1.35 mW             ; 0.14 mW                     ; --                             ; 1.21 mW                       ;
; rv_cs_64ic:csg|Equal0~3                                                                                                  ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~1                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~3                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~4                                                                                                 ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~5                                                                                                 ; Combinational cell ; 0.76 mW             ; 0.29 mW                     ; --                             ; 0.47 mW                       ;
; rv_reg:registers|Mux97~6                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~7                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~8                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~9                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux97~10                                                                                                ; Combinational cell ; 0.07 mW             ; 0.06 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux33~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux33~10                                                                                                ; Combinational cell ; 1.61 mW             ; 0.12 mW                     ; --                             ; 1.48 mW                       ;
; rv_reg:registers|Mux96~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~3                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~4                                                                                                 ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~5                                                                                                 ; Combinational cell ; 0.71 mW             ; 0.20 mW                     ; --                             ; 0.51 mW                       ;
; rv_reg:registers|Mux96~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~9                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux96~10                                                                                                ; Combinational cell ; 0.17 mW             ; 0.16 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux32~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux32~10                                                                                                ; Combinational cell ; 1.04 mW             ; 0.12 mW                     ; --                             ; 0.92 mW                       ;
; rv_reg:registers|Mux95~0                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~1                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~2                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~3                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~4                                                                                                 ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~5                                                                                                 ; Combinational cell ; 0.76 mW             ; 0.14 mW                     ; --                             ; 0.62 mW                       ;
; rv_reg:registers|Mux95~6                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~7                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~8                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~9                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux95~10                                                                                                ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux31~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux31~10                                                                                                ; Combinational cell ; 1.13 mW             ; 0.14 mW                     ; --                             ; 0.99 mW                       ;
; rv_cs_64ic:csg|Equal0~4                                                                                                  ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~2                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~3                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~4                                                                                                 ; Combinational cell ; 0.46 mW             ; 0.46 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~5                                                                                                 ; Combinational cell ; 0.61 mW             ; 0.13 mW                     ; --                             ; 0.49 mW                       ;
; rv_reg:registers|Mux91~6                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~9                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux91~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux27~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux27~10                                                                                                ; Combinational cell ; 1.09 mW             ; 0.14 mW                     ; --                             ; 0.95 mW                       ;
; rv_cs_64ic:csg|Equal0~5                                                                                                  ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~0                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~1                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~2                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~3                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~4                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~5                                                                                                 ; Combinational cell ; 0.44 mW             ; 0.13 mW                     ; --                             ; 0.31 mW                       ;
; rv_reg:registers|Mux90~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~7                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~8                                                                                                 ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~9                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux90~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux26~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux26~10                                                                                                ; Combinational cell ; 0.65 mW             ; 0.14 mW                     ; --                             ; 0.51 mW                       ;
; rv_reg:registers|Mux89~0                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~1                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~2                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~3                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~4                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~5                                                                                                 ; Combinational cell ; 0.61 mW             ; 0.21 mW                     ; --                             ; 0.40 mW                       ;
; rv_reg:registers|Mux89~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~9                                                                                                 ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux89~10                                                                                                ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux25~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux25~10                                                                                                ; Combinational cell ; 1.01 mW             ; 0.31 mW                     ; --                             ; 0.71 mW                       ;
; rv_reg:registers|Mux88~0                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~1                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~2                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~3                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~4                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~5                                                                                                 ; Combinational cell ; 1.22 mW             ; 0.13 mW                     ; --                             ; 1.09 mW                       ;
; rv_reg:registers|Mux88~6                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~7                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~8                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~9                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux88~10                                                                                                ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux24~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux24~10                                                                                                ; Combinational cell ; 1.34 mW             ; 0.16 mW                     ; --                             ; 1.18 mW                       ;
; rv_cs_64ic:csg|Equal0~6                                                                                                  ; Combinational cell ; 0.16 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~3                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~4                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~5                                                                                                 ; Combinational cell ; 1.10 mW             ; 0.13 mW                     ; --                             ; 0.98 mW                       ;
; rv_reg:registers|Mux84~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~9                                                                                                 ; Combinational cell ; 0.33 mW             ; 0.33 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux84~10                                                                                                ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux20~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux20~10                                                                                                ; Combinational cell ; 1.87 mW             ; 0.15 mW                     ; --                             ; 1.73 mW                       ;
; rv_cs_64ic:csg|Equal0~7                                                                                                  ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~1                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~2                                                                                                 ; Combinational cell ; 0.32 mW             ; 0.32 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~3                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~4                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~5                                                                                                 ; Combinational cell ; 0.56 mW             ; 0.26 mW                     ; --                             ; 0.30 mW                       ;
; rv_reg:registers|Mux83~6                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~7                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~8                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~9                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux83~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux19~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux19~10                                                                                                ; Combinational cell ; 1.74 mW             ; 0.14 mW                     ; --                             ; 1.60 mW                       ;
; rv_reg:registers|Mux82~0                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~1                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~2                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~3                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~4                                                                                                 ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~5                                                                                                 ; Combinational cell ; 0.48 mW             ; 0.14 mW                     ; --                             ; 0.34 mW                       ;
; rv_reg:registers|Mux82~6                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~7                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~8                                                                                                 ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~9                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux82~10                                                                                                ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux18~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux18~10                                                                                                ; Combinational cell ; 1.53 mW             ; 0.14 mW                     ; --                             ; 1.40 mW                       ;
; rv_reg:registers|Mux81~0                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~1                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~3                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~4                                                                                                 ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~5                                                                                                 ; Combinational cell ; 0.63 mW             ; 0.12 mW                     ; --                             ; 0.51 mW                       ;
; rv_reg:registers|Mux81~6                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~7                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~8                                                                                                 ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~9                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux81~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux17~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux17~10                                                                                                ; Combinational cell ; 1.58 mW             ; 0.30 mW                     ; --                             ; 1.29 mW                       ;
; rv_cs_64ic:csg|Equal0~8                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~0                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~2                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~3                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~4                                                                                                ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~5                                                                                                ; Combinational cell ; 0.40 mW             ; 0.13 mW                     ; --                             ; 0.27 mW                       ;
; rv_reg:registers|Mux119~6                                                                                                ; Combinational cell ; 0.24 mW             ; 0.20 mW                     ; --                             ; 0.03 mW                       ;
; rv_reg:registers|Mux119~7                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][8]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux119~9                                                                                                ; Combinational cell ; 0.29 mW             ; 0.26 mW                     ; --                             ; 0.04 mW                       ;
; rv_reg:registers|Mux119~10                                                                                               ; Combinational cell ; 2.19 mW             ; 0.08 mW                     ; --                             ; 2.11 mW                       ;
; rv_reg:registers|Mux55~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~6                                                                                                 ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux55~10                                                                                                ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~10                                                                                                 ; Combinational cell ; 0.40 mW             ; 0.23 mW                     ; --                             ; 0.17 mW                       ;
; rv_reg:registers|Mux118~0                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux118~1                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux118~2                                                                                                ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux118~3                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux118~4                                                                                                ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux118~5                                                                                                ; Combinational cell ; 0.58 mW             ; 0.14 mW                     ; --                             ; 0.44 mW                       ;
; rv_reg:registers|Mux118~6                                                                                                ; Combinational cell ; 0.32 mW             ; 0.24 mW                     ; --                             ; 0.07 mW                       ;
; rv_reg:registers|Mux118~7                                                                                                ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][9]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux118~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux118~9                                                                                                ; Combinational cell ; 0.33 mW             ; 0.30 mW                     ; --                             ; 0.02 mW                       ;
; rv_reg:registers|Mux118~10                                                                                               ; Combinational cell ; 1.89 mW             ; 0.06 mW                     ; --                             ; 1.83 mW                       ;
; rv_reg:registers|Mux54~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux54~10                                                                                                ; Combinational cell ; 0.16 mW             ; 0.15 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux117~0                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~1                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~2                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~4                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~5                                                                                                ; Combinational cell ; 0.75 mW             ; 0.32 mW                     ; --                             ; 0.43 mW                       ;
; rv_reg:registers|Mux117~6                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][10]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~9                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux117~10                                                                                               ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux53~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux53~10                                                                                                ; Combinational cell ; 1.32 mW             ; 0.12 mW                     ; --                             ; 1.20 mW                       ;
; rv_reg:registers|Mux116~0                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~2                                                                                                ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~4                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~5                                                                                                ; Combinational cell ; 0.34 mW             ; 0.20 mW                     ; --                             ; 0.15 mW                       ;
; rv_reg:registers|Mux116~6                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~7                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][11]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~9                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux116~10                                                                                               ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux52~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux52~10                                                                                                ; Combinational cell ; 1.22 mW             ; 0.12 mW                     ; --                             ; 1.10 mW                       ;
; rv_cs_64ic:csg|Equal0~11                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~0                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~3                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~4                                                                                                ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~5                                                                                                ; Combinational cell ; 1.69 mW             ; 0.30 mW                     ; --                             ; 1.39 mW                       ;
; rv_reg:registers|Mux112~6                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~9                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux112~10                                                                                               ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux48~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux48~10                                                                                                ; Combinational cell ; 0.98 mW             ; 0.12 mW                     ; --                             ; 0.86 mW                       ;
; rv_cs_64ic:csg|Equal0~12                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~0                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~1                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~2                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~3                                                                                                ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~4                                                                                                ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~5                                                                                                ; Combinational cell ; 0.64 mW             ; 0.14 mW                     ; --                             ; 0.51 mW                       ;
; rv_reg:registers|Mux111~6                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~8                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~9                                                                                                ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux111~10                                                                                               ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux47~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux47~10                                                                                                ; Combinational cell ; 1.67 mW             ; 0.21 mW                     ; --                             ; 1.47 mW                       ;
; rv_reg:registers|Mux110~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~2                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~4                                                                                                ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~5                                                                                                ; Combinational cell ; 0.32 mW             ; 0.13 mW                     ; --                             ; 0.19 mW                       ;
; rv_reg:registers|Mux110~6                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~9                                                                                                ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux110~10                                                                                               ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux46~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux46~10                                                                                                ; Combinational cell ; 1.31 mW             ; 0.13 mW                     ; --                             ; 1.17 mW                       ;
; rv_reg:registers|Mux109~0                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~1                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~2                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~3                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~4                                                                                                ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~5                                                                                                ; Combinational cell ; 0.74 mW             ; 0.13 mW                     ; --                             ; 0.61 mW                       ;
; rv_reg:registers|Mux109~6                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~7                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~8                                                                                                ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~9                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux109~10                                                                                               ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux45~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux45~10                                                                                                ; Combinational cell ; 1.14 mW             ; 0.12 mW                     ; --                             ; 1.02 mW                       ;
; rv_cs_64ic:csg|Equal0~13                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~0                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~4                                                                                                ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~5                                                                                                ; Combinational cell ; 1.21 mW             ; 0.14 mW                     ; --                             ; 1.07 mW                       ;
; rv_reg:registers|Mux105~6                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~8                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~9                                                                                                ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux105~10                                                                                               ; Combinational cell ; 0.07 mW             ; 0.06 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux41~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux41~10                                                                                                ; Combinational cell ; 1.89 mW             ; 0.17 mW                     ; --                             ; 1.72 mW                       ;
; rv_cs_64ic:csg|Equal0~14                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~0                                                                                                ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~2                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~3                                                                                                ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~4                                                                                                ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~5                                                                                                ; Combinational cell ; 0.58 mW             ; 0.14 mW                     ; --                             ; 0.44 mW                       ;
; rv_reg:registers|Mux104~6                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~7                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~8                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~9                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux104~10                                                                                               ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux40~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux40~10                                                                                                ; Combinational cell ; 1.78 mW             ; 0.33 mW                     ; --                             ; 1.45 mW                       ;
; rv_reg:registers|Mux103~0                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~3                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~4                                                                                                ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~5                                                                                                ; Combinational cell ; 0.71 mW             ; 0.30 mW                     ; --                             ; 0.41 mW                       ;
; rv_reg:registers|Mux103~6                                                                                                ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~7                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~8                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~9                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux103~10                                                                                               ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux39~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux39~10                                                                                                ; Combinational cell ; 1.50 mW             ; 0.14 mW                     ; --                             ; 1.36 mW                       ;
; rv_reg:registers|Mux102~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~1                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~2                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~3                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~4                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~5                                                                                                ; Combinational cell ; 0.69 mW             ; 0.14 mW                     ; --                             ; 0.55 mW                       ;
; rv_reg:registers|Mux102~6                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~7                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~8                                                                                                ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~9                                                                                                ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux102~10                                                                                               ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux38~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux38~10                                                                                                ; Combinational cell ; 1.05 mW             ; 0.15 mW                     ; --                             ; 0.91 mW                       ;
; rv_cs_64ic:csg|Equal0~15                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~16                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~1                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~3                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~4                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~5                                                                                                ; Combinational cell ; 1.25 mW             ; 0.14 mW                     ; --                             ; 1.12 mW                       ;
; rv_reg:registers|Mux115~6                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~7                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][12]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~8                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~9                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux115~10                                                                                               ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux51~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~5                                                                                                 ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux51~10                                                                                                ; Combinational cell ; 0.89 mW             ; 0.13 mW                     ; --                             ; 0.77 mW                       ;
; rv_reg:registers|Mux114~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~1                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~3                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~4                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~5                                                                                                ; Combinational cell ; 0.60 mW             ; 0.14 mW                     ; --                             ; 0.46 mW                       ;
; rv_reg:registers|Mux114~6                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~7                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][13]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~8                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~9                                                                                                ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux114~10                                                                                               ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux50~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux50~10                                                                                                ; Combinational cell ; 1.26 mW             ; 0.09 mW                     ; --                             ; 1.17 mW                       ;
; rv_reg:registers|Mux113~0                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~2                                                                                                ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~4                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~5                                                                                                ; Combinational cell ; 0.61 mW             ; 0.14 mW                     ; --                             ; 0.48 mW                       ;
; rv_reg:registers|Mux113~6                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][14]                                                                                             ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~8                                                                                                ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~9                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux113~10                                                                                               ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux49~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux49~10                                                                                                ; Combinational cell ; 1.25 mW             ; 0.16 mW                     ; --                             ; 1.09 mW                       ;
; rv_cs_64ic:csg|Equal0~17                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~1                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~3                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~4                                                                                                ; Combinational cell ; 0.43 mW             ; 0.43 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~5                                                                                                ; Combinational cell ; 0.61 mW             ; 0.18 mW                     ; --                             ; 0.44 mW                       ;
; rv_reg:registers|Mux108~6                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~8                                                                                                ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~9                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux108~10                                                                                               ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux44~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux44~10                                                                                                ; Combinational cell ; 1.42 mW             ; 0.12 mW                     ; --                             ; 1.30 mW                       ;
; rv_reg:registers|Mux107~0                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~1                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~2                                                                                                ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~3                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~4                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~5                                                                                                ; Combinational cell ; 0.24 mW             ; 0.14 mW                     ; --                             ; 0.10 mW                       ;
; rv_reg:registers|Mux107~6                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~7                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~8                                                                                                ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~9                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux107~10                                                                                               ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux43~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux43~10                                                                                                ; Combinational cell ; 1.29 mW             ; 0.11 mW                     ; --                             ; 1.19 mW                       ;
; rv_reg:registers|Mux106~0                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~1                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~4                                                                                                ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~5                                                                                                ; Combinational cell ; 0.22 mW             ; 0.14 mW                     ; --                             ; 0.08 mW                       ;
; rv_reg:registers|Mux106~6                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~8                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~9                                                                                                ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux106~10                                                                                               ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux42~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~10                                                                                                ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux42~11                                                                                                ; Combinational cell ; 1.09 mW             ; 0.12 mW                     ; --                             ; 0.96 mW                       ;
; rv_cs_64ic:csg|Equal0~18                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~0                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~1                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~4                                                                                                ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~5                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~6                                                                                                ; Combinational cell ; 0.29 mW             ; 0.21 mW                     ; --                             ; 0.08 mW                       ;
; rv_reg:registers|Mux125~7                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][2]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~8                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux125~9                                                                                                ; Combinational cell ; 0.34 mW             ; 0.10 mW                     ; --                             ; 0.24 mW                       ;
; rv_reg:registers|Mux125~10                                                                                               ; Combinational cell ; 3.01 mW             ; 0.05 mW                     ; --                             ; 2.96 mW                       ;
; rv_reg:registers|Mux61~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~6                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux61~10                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux124~0                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux124~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux124~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux124~3                                                                                                ; Combinational cell ; 0.16 mW             ; 0.07 mW                     ; --                             ; 0.09 mW                       ;
; rv_reg:registers|Mux124~4                                                                                                ; Combinational cell ; 0.29 mW             ; 0.19 mW                     ; --                             ; 0.10 mW                       ;
; rv_reg:registers|Mux124~5                                                                                                ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux124~6                                                                                                ; Combinational cell ; 0.18 mW             ; 0.14 mW                     ; --                             ; 0.04 mW                       ;
; rv_reg:registers|Mux124~7                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][3]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux124~8                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux124~9                                                                                                ; Combinational cell ; 0.50 mW             ; 0.28 mW                     ; --                             ; 0.22 mW                       ;
; rv_reg:registers|Mux124~10                                                                                               ; Combinational cell ; 2.46 mW             ; 0.06 mW                     ; --                             ; 2.41 mW                       ;
; rv_reg:registers|Mux60~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~6                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux60~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~19                                                                                                 ; Combinational cell ; 0.56 mW             ; 0.13 mW                     ; --                             ; 0.44 mW                       ;
; rv_reg:registers|Mux123~1                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~2                                                                                                ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~4                                                                                                ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~5                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~6                                                                                                ; Combinational cell ; 0.69 mW             ; 0.14 mW                     ; --                             ; 0.56 mW                       ;
; rv_reg:registers|Mux123~7                                                                                                ; Combinational cell ; 0.34 mW             ; 0.15 mW                     ; --                             ; 0.19 mW                       ;
; rv_reg:registers|Mux123~8                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][4]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~9                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux123~10                                                                                               ; Combinational cell ; 0.64 mW             ; 0.21 mW                     ; --                             ; 0.42 mW                       ;
; rv_reg:registers|Mux123~11                                                                                               ; Combinational cell ; 2.98 mW             ; 0.07 mW                     ; --                             ; 2.92 mW                       ;
; rv_reg:registers|Mux59~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~6                                                                                                 ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux59~10                                                                                                ; Combinational cell ; 1.52 mW             ; 0.08 mW                     ; --                             ; 1.45 mW                       ;
; rv_reg:registers|Mux122~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux122~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux122~2                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux122~3                                                                                                ; Combinational cell ; 0.31 mW             ; 0.17 mW                     ; --                             ; 0.14 mW                       ;
; rv_reg:registers|Mux122~4                                                                                                ; Combinational cell ; 1.07 mW             ; 0.32 mW                     ; --                             ; 0.74 mW                       ;
; rv_reg:registers|Mux122~5                                                                                                ; Combinational cell ; 0.49 mW             ; 0.09 mW                     ; --                             ; 0.40 mW                       ;
; rv_reg:registers|Mux122~6                                                                                                ; Combinational cell ; 0.32 mW             ; 0.19 mW                     ; --                             ; 0.13 mW                       ;
; rv_reg:registers|Mux122~7                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][5]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux122~8                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux122~9                                                                                                ; Combinational cell ; 0.56 mW             ; 0.33 mW                     ; --                             ; 0.23 mW                       ;
; rv_reg:registers|Mux122~10                                                                                               ; Combinational cell ; 3.21 mW             ; 0.09 mW                     ; --                             ; 3.12 mW                       ;
; rv_reg:registers|Mux58~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~6                                                                                                 ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux58~10                                                                                                ; Combinational cell ; 0.64 mW             ; 0.18 mW                     ; --                             ; 0.47 mW                       ;
; rv_cs_64ic:csg|Equal0~20                                                                                                 ; Combinational cell ; 0.24 mW             ; 0.17 mW                     ; --                             ; 0.07 mW                       ;
; rv_reg:registers|Mux121~0                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~1                                                                                                ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~2                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~4                                                                                                ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~5                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~6                                                                                                ; Combinational cell ; 0.37 mW             ; 0.15 mW                     ; --                             ; 0.22 mW                       ;
; rv_reg:registers|Mux121~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][6]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~8                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux121~9                                                                                                ; Combinational cell ; 0.17 mW             ; 0.13 mW                     ; --                             ; 0.04 mW                       ;
; rv_reg:registers|Mux121~10                                                                                               ; Combinational cell ; 3.97 mW             ; 0.03 mW                     ; --                             ; 3.95 mW                       ;
; rv_reg:registers|Mux57~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~6                                                                                                 ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux57~10                                                                                                ; Combinational cell ; 0.15 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux120~0                                                                                                ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux120~1                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux120~2                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux120~3                                                                                                ; Combinational cell ; 0.15 mW             ; 0.07 mW                     ; --                             ; 0.08 mW                       ;
; rv_reg:registers|Mux120~4                                                                                                ; Combinational cell ; 0.63 mW             ; 0.20 mW                     ; --                             ; 0.42 mW                       ;
; rv_reg:registers|Mux120~5                                                                                                ; Combinational cell ; 0.48 mW             ; 0.20 mW                     ; --                             ; 0.27 mW                       ;
; rv_reg:registers|Mux120~6                                                                                                ; Combinational cell ; 0.34 mW             ; 0.22 mW                     ; --                             ; 0.12 mW                       ;
; rv_reg:registers|Mux120~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][7]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux120~8                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux120~9                                                                                                ; Combinational cell ; 0.14 mW             ; 0.10 mW                     ; --                             ; 0.04 mW                       ;
; rv_reg:registers|Mux120~10                                                                                               ; Combinational cell ; 3.14 mW             ; 0.12 mW                     ; --                             ; 3.02 mW                       ;
; rv_reg:registers|Mux56~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~6                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux56~10                                                                                                ; Combinational cell ; 0.15 mW             ; 0.14 mW                     ; --                             ; 0.01 mW                       ;
; rv_cs_64ic:csg|Equal0~21                                                                                                 ; Combinational cell ; 0.18 mW             ; 0.08 mW                     ; --                             ; 0.10 mW                       ;
; rv_reg:registers|Mux127~0                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~3                                                                                                ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~4                                                                                                ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~5                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~6                                                                                                ; Combinational cell ; 0.40 mW             ; 0.27 mW                     ; --                             ; 0.13 mW                       ;
; rv_reg:registers|Mux127~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~8                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux127~9                                                                                                ; Combinational cell ; 0.41 mW             ; 0.25 mW                     ; --                             ; 0.15 mW                       ;
; rv_reg:registers|Mux127~10                                                                                               ; Combinational cell ; 2.73 mW             ; 0.04 mW                     ; --                             ; 2.70 mW                       ;
; rv_reg:registers|Mux126~0                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux126~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux126~2                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux126~3                                                                                                ; Combinational cell ; 0.42 mW             ; 0.19 mW                     ; --                             ; 0.24 mW                       ;
; rv_reg:registers|Mux126~4                                                                                                ; Combinational cell ; 0.29 mW             ; 0.19 mW                     ; --                             ; 0.09 mW                       ;
; rv_reg:registers|Mux126~5                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux126~6                                                                                                ; Combinational cell ; 0.50 mW             ; 0.19 mW                     ; --                             ; 0.31 mW                       ;
; rv_reg:registers|Mux126~7                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][1]                                                                                              ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux126~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux126~9                                                                                                ; Combinational cell ; 0.30 mW             ; 0.25 mW                     ; --                             ; 0.05 mW                       ;
; rv_reg:registers|Mux126~10                                                                                               ; Combinational cell ; 2.48 mW             ; 0.06 mW                     ; --                             ; 2.42 mW                       ;
; rv_reg:registers|Mux62~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~6                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux62~10                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~22                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.15 mW                     ; --                             ; 0.07 mW                       ;
; rv_cs_64ic:csg|Equal0~23                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~1                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~3                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~4                                                                                                ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~5                                                                                                ; Combinational cell ; 0.51 mW             ; 0.13 mW                     ; --                             ; 0.38 mW                       ;
; rv_reg:registers|Mux101~6                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~7                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~8                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~9                                                                                                ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux101~10                                                                                               ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux37~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux37~10                                                                                                ; Combinational cell ; 1.40 mW             ; 0.33 mW                     ; --                             ; 1.07 mW                       ;
; rv_reg:registers|Mux100~0                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~1                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~2                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~3                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~4                                                                                                ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~5                                                                                                ; Combinational cell ; 0.73 mW             ; 0.14 mW                     ; --                             ; 0.59 mW                       ;
; rv_reg:registers|Mux100~6                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~7                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~8                                                                                                ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~9                                                                                                ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux100~10                                                                                               ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux36~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux36~10                                                                                                ; Combinational cell ; 2.19 mW             ; 0.15 mW                     ; --                             ; 2.04 mW                       ;
; rv_reg:registers|Mux99~0                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~1                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~3                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~4                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~5                                                                                                 ; Combinational cell ; 0.60 mW             ; 0.14 mW                     ; --                             ; 0.46 mW                       ;
; rv_reg:registers|Mux99~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~8                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~9                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux99~10                                                                                                ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux35~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux35~10                                                                                                ; Combinational cell ; 1.26 mW             ; 0.10 mW                     ; --                             ; 1.16 mW                       ;
; rv_cs_64ic:csg|Equal0~24                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~0                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~1                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~2                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~3                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~4                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~5                                                                                                 ; Combinational cell ; 1.20 mW             ; 0.14 mW                     ; --                             ; 1.06 mW                       ;
; rv_reg:registers|Mux94~6                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~9                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux94~10                                                                                                ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux30~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux30~10                                                                                                ; Combinational cell ; 1.49 mW             ; 0.17 mW                     ; --                             ; 1.32 mW                       ;
; rv_reg:registers|Mux93~0                                                                                                 ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~3                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~4                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~5                                                                                                 ; Combinational cell ; 0.67 mW             ; 0.14 mW                     ; --                             ; 0.53 mW                       ;
; rv_reg:registers|Mux93~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~8                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~9                                                                                                 ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux93~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux29~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux29~9                                                                                                 ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux29~10                                                                                                ; Combinational cell ; 1.45 mW             ; 0.17 mW                     ; --                             ; 1.28 mW                       ;
; rv_reg:registers|Mux92~0                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~1                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~2                                                                                                 ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~3                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~4                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~5                                                                                                 ; Combinational cell ; 0.65 mW             ; 0.14 mW                     ; --                             ; 0.51 mW                       ;
; rv_reg:registers|Mux92~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~7                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~9                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux92~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux28~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux28~10                                                                                                ; Combinational cell ; 1.80 mW             ; 0.16 mW                     ; --                             ; 1.64 mW                       ;
; rv_cs_64ic:csg|Equal0~25                                                                                                 ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~0                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~1                                                                                                 ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~2                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~3                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~4                                                                                                 ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~5                                                                                                 ; Combinational cell ; 0.68 mW             ; 0.24 mW                     ; --                             ; 0.44 mW                       ;
; rv_reg:registers|Mux87~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~9                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux87~10                                                                                                ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux23~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux23~10                                                                                                ; Combinational cell ; 1.30 mW             ; 0.16 mW                     ; --                             ; 1.14 mW                       ;
; rv_reg:registers|Mux86~0                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~2                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~3                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~4                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~5                                                                                                 ; Combinational cell ; 0.64 mW             ; 0.14 mW                     ; --                             ; 0.50 mW                       ;
; rv_reg:registers|Mux86~6                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~7                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~9                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux86~10                                                                                                ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux22~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux22~10                                                                                                ; Combinational cell ; 1.32 mW             ; 0.15 mW                     ; --                             ; 1.17 mW                       ;
; rv_reg:registers|Mux85~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~2                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~3                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~4                                                                                                 ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~5                                                                                                 ; Combinational cell ; 1.30 mW             ; 0.14 mW                     ; --                             ; 1.17 mW                       ;
; rv_reg:registers|Mux85~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~7                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~8                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~9                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux85~10                                                                                                ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux21~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux21~10                                                                                                ; Combinational cell ; 1.31 mW             ; 0.15 mW                     ; --                             ; 1.17 mW                       ;
; rv_cs_64ic:csg|Equal0~26                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~1                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~2                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~3                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~4                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~5                                                                                                 ; Combinational cell ; 0.36 mW             ; 0.14 mW                     ; --                             ; 0.22 mW                       ;
; rv_reg:registers|Mux80~6                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~8                                                                                                 ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~9                                                                                                 ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux80~10                                                                                                ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux16~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux16~10                                                                                                ; Combinational cell ; 1.75 mW             ; 0.14 mW                     ; --                             ; 1.61 mW                       ;
; rv_reg:registers|Mux79~0                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~2                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~3                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~4                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~5                                                                                                 ; Combinational cell ; 0.71 mW             ; 0.13 mW                     ; --                             ; 0.58 mW                       ;
; rv_reg:registers|Mux79~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~7                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~8                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~9                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux79~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux15~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux15~10                                                                                                ; Combinational cell ; 1.04 mW             ; 0.14 mW                     ; --                             ; 0.90 mW                       ;
; rv_reg:registers|Mux78~0                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~1                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~3                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~4                                                                                                 ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~5                                                                                                 ; Combinational cell ; 0.79 mW             ; 0.13 mW                     ; --                             ; 0.66 mW                       ;
; rv_reg:registers|Mux78~6                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~9                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux78~10                                                                                                ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux14~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~1                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~2                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~3                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~4                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~5                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~6                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~7                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~8                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~9                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux14~10                                                                                                ; Combinational cell ; 0.93 mW             ; 0.15 mW                     ; --                             ; 0.78 mW                       ;
; rv_cs_64ic:csg|Equal0~27                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~2                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~3                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~4                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~5                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_reg:registers|Mux73~6                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~9                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux73~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux9~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux9~10                                                                                                 ; Combinational cell ; 1.94 mW             ; 0.14 mW                     ; --                             ; 1.80 mW                       ;
; rv_reg:registers|Mux72~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~1                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~3                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~4                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~5                                                                                                 ; Combinational cell ; 0.41 mW             ; 0.32 mW                     ; --                             ; 0.09 mW                       ;
; rv_reg:registers|Mux72~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~8                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~9                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux72~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux8~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux8~10                                                                                                 ; Combinational cell ; 1.34 mW             ; 0.14 mW                     ; --                             ; 1.20 mW                       ;
; rv_reg:registers|Mux71~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~1                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~2                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~3                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~4                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~5                                                                                                 ; Combinational cell ; 0.72 mW             ; 0.14 mW                     ; --                             ; 0.59 mW                       ;
; rv_reg:registers|Mux71~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~8                                                                                                 ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~9                                                                                                 ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux71~10                                                                                                ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux7~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux7~10                                                                                                 ; Combinational cell ; 1.46 mW             ; 0.29 mW                     ; --                             ; 1.18 mW                       ;
; rv_cs_64ic:csg|Equal0~28                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~1                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~2                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~3                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~4                                                                                                 ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~5                                                                                                 ; Combinational cell ; 0.72 mW             ; 0.17 mW                     ; --                             ; 0.55 mW                       ;
; rv_reg:registers|Mux66~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~7                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~9                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux66~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux2~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux2~10                                                                                                 ; Combinational cell ; 1.33 mW             ; 0.13 mW                     ; --                             ; 1.19 mW                       ;
; rv_reg:registers|Mux65~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~1                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~2                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~3                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~4                                                                                                 ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~5                                                                                                 ; Combinational cell ; 0.72 mW             ; 0.14 mW                     ; --                             ; 0.58 mW                       ;
; rv_reg:registers|Mux65~6                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~8                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~9                                                                                                 ; Combinational cell ; 0.35 mW             ; 0.35 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux65~10                                                                                                ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux1~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~8                                                                                                  ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux1~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux1~10                                                                                                 ; Combinational cell ; 1.07 mW             ; 0.10 mW                     ; --                             ; 0.97 mW                       ;
; rv_reg:registers|Mux64~0                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~1                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~2                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~3                                                                                                 ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~4                                                                                                 ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~5                                                                                                 ; Combinational cell ; 0.51 mW             ; 0.14 mW                     ; --                             ; 0.37 mW                       ;
; rv_reg:registers|Mux64~6                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~7                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~8                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~9                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux64~10                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Mux0~0                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~5                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~7                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~9                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Mux0~10                                                                                                 ; Combinational cell ; 1.35 mW             ; 0.14 mW                     ; --                             ; 1.22 mW                       ;
; rv_cs_64ic:csg|Equal0~29                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~30                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|opa_ctrl~0                                                                                                ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct7_o[6]~14                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal3~1                                                                                                  ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct7_o[1]~15                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct7_o[1]~16                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal3~2                                                                                                  ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct2_o[0]~2                                                                                      ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Decoder0~0                                                                                                ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|opb_ctrl~0                                                                                                ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal6~0                                                                                                  ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|opa_ctrl~1                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|opa_ctrl~2                                                                                                ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux38~1                                                                                                   ; Combinational cell ; 0.09 mW             ; 0.03 mW                     ; --                             ; 0.06 mW                       ;
; rv_cs_64ic:csg|Equal15~0                                                                                                 ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal17~0                                                                                                 ; Combinational cell ; 1.14 mW             ; 0.27 mW                     ; --                             ; 0.87 mW                       ;
; rv_cs_64ic:csg|Equal18~0                                                                                                 ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Decoder3~0                                                                                                ; Combinational cell ; 0.53 mW             ; 0.14 mW                     ; --                             ; 0.39 mW                       ;
; rv_cs_64ic:csg|Equal16~0                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|funct3_o[0]~8                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux38~2                                                                                                   ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux38~3                                                                                                   ; Combinational cell ; 0.22 mW             ; 0.15 mW                     ; --                             ; 0.07 mW                       ;
; rv_mux2_64:opa_mux|out[0]~0                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~31                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux39~0                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal12~0                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux39~1                                                                                                   ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux39~2                                                                                                   ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux39~3                                                                                                   ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~0                                                                                              ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|opcode[1]~7                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~1                                                                                              ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~2                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal11~1                                                                                                 ; Combinational cell ; 0.64 mW             ; 0.21 mW                     ; --                             ; 0.43 mW                       ;
; rv_cs_64ic:csg|Equal11~2                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal21~0                                                                                                 ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal19~0                                                                                                 ; Combinational cell ; 0.23 mW             ; 0.12 mW                     ; --                             ; 0.11 mW                       ;
; rv_cs_64ic:csg|imm_o~0                                                                                                   ; Combinational cell ; 1.49 mW             ; 0.44 mW                     ; --                             ; 1.04 mW                       ;
; rv_cs_64ic:csg|imm_o~1                                                                                                   ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~3                                                                                              ; Combinational cell ; 0.17 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~4                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~5                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~6                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~7                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[18]~8                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|WideNor2                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~9                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[0]~0                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|always1~1                                                                                          ; Combinational cell ; 0.63 mW             ; 0.12 mW                     ; --                             ; 0.52 mW                       ;
; rv_decode_64ic:decode|Equal29~0                                                                                          ; Combinational cell ; 0.68 mW             ; 0.08 mW                     ; --                             ; 0.59 mW                       ;
; rv_decode_64ic:decode|imm[0]~1                                                                                           ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[0]~2                                                                                           ; Combinational cell ; 0.20 mW             ; 0.12 mW                     ; --                             ; 0.08 mW                       ;
; rv_decode_64ic:decode|imm[0]~3                                                                                           ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[0]~10                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[21]~0                                                                                                    ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_cs_64ic:csg|Mux42~0                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux42~1                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|alu_ctrl~0                                                                                                ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|alu_ctrl~1                                                                                                ; Combinational cell ; 0.20 mW             ; 0.09 mW                     ; --                             ; 0.11 mW                       ;
; rv_cs_64ic:csg|alu_ctrl~2                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux42~2                                                                                                   ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal12~1                                                                                          ; Combinational cell ; 0.11 mW             ; 0.09 mW                     ; --                             ; 0.02 mW                       ;
; rv_decode_64ic:decode|i~0                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Mux22~1                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~1                                                                                                ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~2                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal14~0                                                                                          ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|Equal6~0                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~3                                                                                                ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~4                                                                                                ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~5                                                                                                ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[10]~4                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[9]~5                                                                                           ; Combinational cell ; 0.09 mW             ; 0.08 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|imm[10]~6                                                                                          ; Combinational cell ; 0.67 mW             ; 0.07 mW                     ; --                             ; 0.60 mW                       ;
; rv_decode_64ic:decode|imm[10]~7                                                                                          ; Combinational cell ; 0.15 mW             ; 0.06 mW                     ; --                             ; 0.09 mW                       ;
; rv_cs_64ic:csg|Mux42~3                                                                                                   ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux42~4                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|alu_Sel[0]~1                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux36~0                                                                                                   ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|reg_en~0                                                                                                  ; Combinational cell ; 0.43 mW             ; 0.06 mW                     ; --                             ; 0.37 mW                       ;
; rv_cs_64ic:csg|Mux41~1                                                                                                   ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux41~2                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux41~3                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|alu_Sel[1]~2                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Mux63~0                                                                                                  ; Combinational cell ; 0.10 mW             ; 0.05 mW                     ; --                             ; 0.05 mW                       ;
; rv_mux2_64:opa_mux|out[16]~1                                                                                             ; Combinational cell ; 3.25 mW             ; 0.10 mW                     ; --                             ; 3.15 mW                       ;
; rv_mux2_64:opa_mux|out[17]~2                                                                                             ; Combinational cell ; 2.38 mW             ; 0.10 mW                     ; --                             ; 2.28 mW                       ;
; rv_mux2_64:opa_mux|out[18]~3                                                                                             ; Combinational cell ; 2.72 mW             ; 0.10 mW                     ; --                             ; 2.62 mW                       ;
; rv_mux2_64:opa_mux|out[19]~4                                                                                             ; Combinational cell ; 2.66 mW             ; 0.10 mW                     ; --                             ; 2.55 mW                       ;
; rv_decode_64ic:decode|imm[4]~8                                                                                           ; Combinational cell ; 1.02 mW             ; 0.27 mW                     ; --                             ; 0.75 mW                       ;
; rv_decode_64ic:decode|imm[1]~9                                                                                           ; Combinational cell ; 0.67 mW             ; 0.15 mW                     ; --                             ; 0.52 mW                       ;
; rv_decode_64ic:decode|imm[1]~10                                                                                          ; Combinational cell ; 0.38 mW             ; 0.29 mW                     ; --                             ; 0.09 mW                       ;
; rv_decode_64ic:decode|i~6                                                                                                ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[1]~11                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[1]~11                                                                                             ; Combinational cell ; 13.91 mW            ; 0.07 mW                     ; --                             ; 13.84 mW                      ;
; rv_alu_64ic:alu|ShiftRight0~0                                                                                            ; Combinational cell ; 1.41 mW             ; 0.45 mW                     ; --                             ; 0.96 mW                       ;
; rv_mux2_64:opa_mux|out[20]~5                                                                                             ; Combinational cell ; 1.69 mW             ; 0.12 mW                     ; --                             ; 1.57 mW                       ;
; rv_mux2_64:opa_mux|out[21]~6                                                                                             ; Combinational cell ; 2.07 mW             ; 0.35 mW                     ; --                             ; 1.72 mW                       ;
; rv_mux2_64:opa_mux|out[22]~7                                                                                             ; Combinational cell ; 1.85 mW             ; 0.12 mW                     ; --                             ; 1.73 mW                       ;
; rv_mux2_64:opa_mux|out[23]~8                                                                                             ; Combinational cell ; 2.55 mW             ; 0.10 mW                     ; --                             ; 2.45 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~1                                                                                            ; Combinational cell ; 1.45 mW             ; 0.41 mW                     ; --                             ; 1.04 mW                       ;
; rv_mux2_64:opa_mux|out[24]~9                                                                                             ; Combinational cell ; 2.74 mW             ; 0.12 mW                     ; --                             ; 2.62 mW                       ;
; rv_mux2_64:opa_mux|out[25]~10                                                                                            ; Combinational cell ; 1.93 mW             ; 0.12 mW                     ; --                             ; 1.80 mW                       ;
; rv_mux2_64:opa_mux|out[26]~11                                                                                            ; Combinational cell ; 2.69 mW             ; 0.10 mW                     ; --                             ; 2.59 mW                       ;
; rv_mux2_64:opa_mux|out[27]~12                                                                                            ; Combinational cell ; 1.99 mW             ; 0.10 mW                     ; --                             ; 1.89 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~2                                                                                            ; Combinational cell ; 1.37 mW             ; 0.33 mW                     ; --                             ; 1.04 mW                       ;
; rv_mux2_64:opa_mux|out[28]~13                                                                                            ; Combinational cell ; 1.76 mW             ; 0.10 mW                     ; --                             ; 1.66 mW                       ;
; rv_mux2_64:opa_mux|out[29]~14                                                                                            ; Combinational cell ; 2.56 mW             ; 0.10 mW                     ; --                             ; 2.46 mW                       ;
; rv_mux2_64:opa_mux|out[30]~15                                                                                            ; Combinational cell ; 2.10 mW             ; 0.10 mW                     ; --                             ; 2.00 mW                       ;
; rv_mux2_64:opa_mux|out[31]~16                                                                                            ; Combinational cell ; 1.82 mW             ; 0.10 mW                     ; --                             ; 1.72 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~3                                                                                            ; Combinational cell ; 1.49 mW             ; 0.40 mW                     ; --                             ; 1.09 mW                       ;
; rv_decode_64ic:decode|i~7                                                                                                ; Combinational cell ; 0.56 mW             ; 0.19 mW                     ; --                             ; 0.37 mW                       ;
; rv_decode_64ic:decode|i~8                                                                                                ; Combinational cell ; 0.37 mW             ; 0.37 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~9                                                                                                ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[2]~12                                                                                             ; Combinational cell ; 0.10 mW             ; 0.01 mW                     ; --                             ; 0.08 mW                       ;
; rv_decode_64ic:decode|i~10                                                                                               ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~11                                                                                               ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~12                                                                                               ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~13                                                                                               ; Combinational cell ; 0.62 mW             ; 0.25 mW                     ; --                             ; 0.37 mW                       ;
; rv_decode_64ic:decode|i~14                                                                                               ; Combinational cell ; 0.27 mW             ; 0.18 mW                     ; --                             ; 0.09 mW                       ;
; rv_decode_64ic:decode|i~15                                                                                               ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~16                                                                                               ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~17                                                                                               ; Combinational cell ; 0.49 mW             ; 0.40 mW                     ; --                             ; 0.08 mW                       ;
; rv_mux2_64:opb_mux|out[3]~13                                                                                             ; Combinational cell ; 12.96 mW            ; 0.08 mW                     ; --                             ; 12.88 mW                      ;
; rv_alu_64ic:alu|ShiftRight0~4                                                                                            ; Combinational cell ; 0.70 mW             ; 0.31 mW                     ; --                             ; 0.39 mW                       ;
; rv_pc:pc_reg|pc[1]                                                                                                       ; Register cell      ; 1.75 mW             ; 0.13 mW                     ; --                             ; 1.62 mW                       ;
; rv_mux2_64:opa_mux|out[1]~17                                                                                             ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[2]                                                                                                       ; Register cell      ; 1.16 mW             ; 0.13 mW                     ; --                             ; 1.03 mW                       ;
; rv_mux2_64:opa_mux|out[2]~18                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[3]                                                                                                       ; Register cell      ; 1.25 mW             ; 0.13 mW                     ; --                             ; 1.12 mW                       ;
; rv_mux2_64:opa_mux|out[3]~19                                                                                             ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~5                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[4]                                                                                                       ; Register cell      ; 1.39 mW             ; 0.13 mW                     ; --                             ; 1.25 mW                       ;
; rv_mux2_64:opa_mux|out[4]~20                                                                                             ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.01 mW                       ;
; rv_pc:pc_reg|pc[5]                                                                                                       ; Register cell      ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opa_mux|out[5]~21                                                                                             ; Combinational cell ; 0.96 mW             ; 0.06 mW                     ; --                             ; 0.90 mW                       ;
; rv_pc:pc_reg|pc[6]                                                                                                       ; Register cell      ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opa_mux|out[6]~22                                                                                             ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_pc:pc_reg|pc[7]                                                                                                       ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[7]~23                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~6                                                                                            ; Combinational cell ; 0.91 mW             ; 0.18 mW                     ; --                             ; 0.72 mW                       ;
; rv_pc:pc_reg|pc[8]                                                                                                       ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[8]~24                                                                                             ; Combinational cell ; 2.71 mW             ; 0.00 mW                     ; --                             ; 2.70 mW                       ;
; rv_pc:pc_reg|pc[9]                                                                                                       ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[9]~25                                                                                             ; Combinational cell ; 2.52 mW             ; 0.00 mW                     ; --                             ; 2.52 mW                       ;
; rv_pc:pc_reg|pc[10]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[10]~26                                                                                            ; Combinational cell ; 2.22 mW             ; 0.10 mW                     ; --                             ; 2.12 mW                       ;
; rv_pc:pc_reg|pc[11]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[11]~27                                                                                            ; Combinational cell ; 2.31 mW             ; 0.10 mW                     ; --                             ; 2.21 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~7                                                                                            ; Combinational cell ; 0.96 mW             ; 0.43 mW                     ; --                             ; 0.53 mW                       ;
; rv_pc:pc_reg|pc[12]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[12]~28                                                                                            ; Combinational cell ; 1.49 mW             ; 0.10 mW                     ; --                             ; 1.39 mW                       ;
; rv_pc:pc_reg|pc[13]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[13]~29                                                                                            ; Combinational cell ; 1.56 mW             ; 0.10 mW                     ; --                             ; 1.46 mW                       ;
; rv_pc:pc_reg|pc[14]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[14]~30                                                                                            ; Combinational cell ; 2.20 mW             ; 0.10 mW                     ; --                             ; 2.10 mW                       ;
; rv_pc:pc_reg|pc[15]                                                                                                      ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[15]~31                                                                                            ; Combinational cell ; 3.14 mW             ; 0.10 mW                     ; --                             ; 3.04 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~8                                                                                            ; Combinational cell ; 1.48 mW             ; 0.33 mW                     ; --                             ; 1.15 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~9                                                                                            ; Combinational cell ; 0.36 mW             ; 0.27 mW                     ; --                             ; 0.08 mW                       ;
; rv_mux2_64:opa_mux|out[48]~32                                                                                            ; Combinational cell ; 2.36 mW             ; 0.10 mW                     ; --                             ; 2.26 mW                       ;
; rv_mux2_64:opa_mux|out[49]~33                                                                                            ; Combinational cell ; 2.35 mW             ; 0.10 mW                     ; --                             ; 2.25 mW                       ;
; rv_mux2_64:opa_mux|out[50]~34                                                                                            ; Combinational cell ; 2.71 mW             ; 0.10 mW                     ; --                             ; 2.61 mW                       ;
; rv_mux2_64:opa_mux|out[51]~35                                                                                            ; Combinational cell ; 2.53 mW             ; 0.10 mW                     ; --                             ; 2.43 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~10                                                                                           ; Combinational cell ; 1.67 mW             ; 0.31 mW                     ; --                             ; 1.36 mW                       ;
; rv_mux2_64:opa_mux|out[52]~36                                                                                            ; Combinational cell ; 2.56 mW             ; 0.25 mW                     ; --                             ; 2.31 mW                       ;
; rv_mux2_64:opa_mux|out[53]~37                                                                                            ; Combinational cell ; 2.26 mW             ; 0.10 mW                     ; --                             ; 2.16 mW                       ;
; rv_mux2_64:opa_mux|out[54]~38                                                                                            ; Combinational cell ; 2.12 mW             ; 0.12 mW                     ; --                             ; 2.00 mW                       ;
; rv_mux2_64:opa_mux|out[55]~39                                                                                            ; Combinational cell ; 2.13 mW             ; 0.10 mW                     ; --                             ; 2.03 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~11                                                                                           ; Combinational cell ; 1.57 mW             ; 0.48 mW                     ; --                             ; 1.08 mW                       ;
; rv_mux2_64:opa_mux|out[56]~40                                                                                            ; Combinational cell ; 2.49 mW             ; 0.18 mW                     ; --                             ; 2.31 mW                       ;
; rv_mux2_64:opa_mux|out[57]~41                                                                                            ; Combinational cell ; 2.00 mW             ; 0.10 mW                     ; --                             ; 1.90 mW                       ;
; rv_mux2_64:opa_mux|out[58]~42                                                                                            ; Combinational cell ; 1.74 mW             ; 0.10 mW                     ; --                             ; 1.64 mW                       ;
; rv_mux2_64:opa_mux|out[59]~43                                                                                            ; Combinational cell ; 1.56 mW             ; 0.10 mW                     ; --                             ; 1.46 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~12                                                                                           ; Combinational cell ; 1.33 mW             ; 0.39 mW                     ; --                             ; 0.94 mW                       ;
; rv_mux2_64:opa_mux|out[60]~44                                                                                            ; Combinational cell ; 1.69 mW             ; 0.10 mW                     ; --                             ; 1.59 mW                       ;
; rv_mux2_64:opa_mux|out[61]~45                                                                                            ; Combinational cell ; 1.09 mW             ; 0.12 mW                     ; --                             ; 0.97 mW                       ;
; rv_mux2_64:opa_mux|out[62]~46                                                                                            ; Combinational cell ; 0.80 mW             ; 0.12 mW                     ; --                             ; 0.68 mW                       ;
; rv_mux2_64:opa_mux|out[63]~47                                                                                            ; Combinational cell ; 0.80 mW             ; 0.10 mW                     ; --                             ; 0.70 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~13                                                                                           ; Combinational cell ; 1.64 mW             ; 0.48 mW                     ; --                             ; 1.15 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~14                                                                                           ; Combinational cell ; 1.21 mW             ; 0.45 mW                     ; --                             ; 0.76 mW                       ;
; rv_mux2_64:opa_mux|out[32]~48                                                                                            ; Combinational cell ; 1.79 mW             ; 0.10 mW                     ; --                             ; 1.69 mW                       ;
; rv_mux2_64:opa_mux|out[33]~49                                                                                            ; Combinational cell ; 2.20 mW             ; 0.10 mW                     ; --                             ; 2.10 mW                       ;
; rv_mux2_64:opa_mux|out[34]~50                                                                                            ; Combinational cell ; 2.51 mW             ; 0.10 mW                     ; --                             ; 2.41 mW                       ;
; rv_mux2_64:opa_mux|out[35]~51                                                                                            ; Combinational cell ; 2.45 mW             ; 0.12 mW                     ; --                             ; 2.33 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~15                                                                                           ; Combinational cell ; 1.66 mW             ; 0.47 mW                     ; --                             ; 1.19 mW                       ;
; rv_mux2_64:opa_mux|out[36]~52                                                                                            ; Combinational cell ; 2.38 mW             ; 0.10 mW                     ; --                             ; 2.28 mW                       ;
; rv_mux2_64:opa_mux|out[37]~53                                                                                            ; Combinational cell ; 3.15 mW             ; 0.10 mW                     ; --                             ; 3.05 mW                       ;
; rv_mux2_64:opa_mux|out[38]~54                                                                                            ; Combinational cell ; 2.83 mW             ; 0.21 mW                     ; --                             ; 2.62 mW                       ;
; rv_mux2_64:opa_mux|out[39]~55                                                                                            ; Combinational cell ; 2.49 mW             ; 0.12 mW                     ; --                             ; 2.36 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~16                                                                                           ; Combinational cell ; 2.08 mW             ; 0.42 mW                     ; --                             ; 1.66 mW                       ;
; rv_mux2_64:opa_mux|out[40]~56                                                                                            ; Combinational cell ; 1.83 mW             ; 0.11 mW                     ; --                             ; 1.72 mW                       ;
; rv_mux2_64:opa_mux|out[41]~57                                                                                            ; Combinational cell ; 1.86 mW             ; 0.10 mW                     ; --                             ; 1.76 mW                       ;
; rv_mux2_64:opa_mux|out[42]~58                                                                                            ; Combinational cell ; 1.72 mW             ; 0.10 mW                     ; --                             ; 1.62 mW                       ;
; rv_mux2_64:opa_mux|out[43]~59                                                                                            ; Combinational cell ; 1.83 mW             ; 0.12 mW                     ; --                             ; 1.71 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~17                                                                                           ; Combinational cell ; 2.00 mW             ; 0.37 mW                     ; --                             ; 1.62 mW                       ;
; rv_mux2_64:opa_mux|out[44]~60                                                                                            ; Combinational cell ; 2.11 mW             ; 0.10 mW                     ; --                             ; 2.01 mW                       ;
; rv_mux2_64:opa_mux|out[45]~61                                                                                            ; Combinational cell ; 2.89 mW             ; 0.10 mW                     ; --                             ; 2.79 mW                       ;
; rv_mux2_64:opa_mux|out[46]~62                                                                                            ; Combinational cell ; 2.67 mW             ; 0.10 mW                     ; --                             ; 2.57 mW                       ;
; rv_mux2_64:opa_mux|out[47]~63                                                                                            ; Combinational cell ; 1.43 mW             ; 0.12 mW                     ; --                             ; 1.30 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~18                                                                                           ; Combinational cell ; 1.77 mW             ; 0.43 mW                     ; --                             ; 1.34 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~19                                                                                           ; Combinational cell ; 0.87 mW             ; 0.42 mW                     ; --                             ; 0.44 mW                       ;
; rv_decode_64ic:decode|i~18                                                                                               ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~19                                                                                               ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~20                                                                                               ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~21                                                                                               ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[4]~12                                                                                          ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[4]~13                                                                                          ; Combinational cell ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_cs_64ic:csg|out_ctrl~0                                                                                                ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux64~0                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|o~0                                                                                                   ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[4]~14                                                                                             ; Combinational cell ; 0.05 mW             ; 0.01 mW                     ; --                             ; 0.04 mW                       ;
; rv_mux2_64:opb_mux|out[12]~15                                                                                            ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~16                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~22                                                                                               ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[5]~14                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~23                                                                                               ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~24                                                                                               ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~25                                                                                               ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[5]~15                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[5]~16                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[5]~17                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~18                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~19                                                                                            ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~20                                                                                            ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[12]~21                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~22                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[5]~23                                                                                             ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[5]~24                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~20                                                                                           ; Combinational cell ; 0.47 mW             ; 0.38 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~0                                                                                             ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Equal22~0                                                                                          ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[16]~17                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~26                                                                                               ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[12]~18                                                                                         ; Combinational cell ; 0.58 mW             ; 0.09 mW                     ; --                             ; 0.49 mW                       ;
; rv_decode_64ic:decode|i~27                                                                                               ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~28                                                                                               ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[16]~19                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[16]~20                                                                                         ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[16]~21                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[16]~22                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~3                                                                                        ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|imm[16]~23                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[12]~24                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[12]~25                                                                                         ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[16]~26                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[16]~27                                                                                         ; Combinational cell ; 0.79 mW             ; 0.16 mW                     ; --                             ; 0.62 mW                       ;
; rv_mux2_64:opb_mux|out[16]~25                                                                                            ; Combinational cell ; 0.77 mW             ; 0.13 mW                     ; --                             ; 0.64 mW                       ;
; rv_mux2_64:opb_mux|out[16]~26                                                                                            ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[16]~27                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[15]~28                                                                                         ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[15]~29                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[15]~30                                                                                         ; Combinational cell ; 0.86 mW             ; 0.16 mW                     ; --                             ; 0.70 mW                       ;
; rv_mux2_64:opb_mux|out[15]~28                                                                                            ; Combinational cell ; 1.11 mW             ; 0.08 mW                     ; --                             ; 1.02 mW                       ;
; rv_mux2_64:opb_mux|out[15]~29                                                                                            ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[15]~30                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[14]~31                                                                                         ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[14]~32                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[14]~33                                                                                         ; Combinational cell ; 1.08 mW             ; 0.27 mW                     ; --                             ; 0.81 mW                       ;
; rv_mux2_64:opb_mux|out[14]~31                                                                                            ; Combinational cell ; 0.35 mW             ; 0.12 mW                     ; --                             ; 0.24 mW                       ;
; rv_mux2_64:opb_mux|out[14]~32                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[14]~33                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~1                                                                                             ; Combinational cell ; 0.44 mW             ; 0.12 mW                     ; --                             ; 0.32 mW                       ;
; rv_decode_64ic:decode|imm[17]~34                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[19]~35                                                                                         ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[19]~36                                                                                         ; Combinational cell ; 0.99 mW             ; 0.16 mW                     ; --                             ; 0.83 mW                       ;
; rv_mux2_64:opb_mux|out[19]~34                                                                                            ; Combinational cell ; 1.08 mW             ; 0.12 mW                     ; --                             ; 0.96 mW                       ;
; rv_mux2_64:opb_mux|out[19]~35                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[19]~36                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[18]~37                                                                                         ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[18]~38                                                                                         ; Combinational cell ; 0.84 mW             ; 0.17 mW                     ; --                             ; 0.67 mW                       ;
; rv_mux2_64:opb_mux|out[18]~37                                                                                            ; Combinational cell ; 0.55 mW             ; 0.11 mW                     ; --                             ; 0.44 mW                       ;
; rv_mux2_64:opb_mux|out[18]~38                                                                                            ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[18]~39                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[17]~39                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[17]~40                                                                                         ; Combinational cell ; 0.81 mW             ; 0.17 mW                     ; --                             ; 0.64 mW                       ;
; rv_mux2_64:opb_mux|out[17]~40                                                                                            ; Combinational cell ; 1.03 mW             ; 0.06 mW                     ; --                             ; 0.97 mW                       ;
; rv_mux2_64:opb_mux|out[17]~41                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[17]~42                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~2                                                                                             ; Combinational cell ; 0.21 mW             ; 0.12 mW                     ; --                             ; 0.09 mW                       ;
; rv_decode_64ic:decode|imm[20]~41                                                                                         ; Combinational cell ; 0.19 mW             ; 0.11 mW                     ; --                             ; 0.08 mW                       ;
; rv_decode_64ic:decode|imm[20]~42                                                                                         ; Combinational cell ; 1.78 mW             ; 0.10 mW                     ; --                             ; 1.68 mW                       ;
; rv_cs_64ic:csg|reg_en~1                                                                                                  ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux47~0                                                                                                   ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux47~1                                                                                                   ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux47~2                                                                                                   ; Combinational cell ; 0.15 mW             ; 0.06 mW                     ; --                             ; 0.09 mW                       ;
; rv_cs_64ic:csg|Mux48~0                                                                                                   ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|imm_o~2                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux47~3                                                                                                   ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux47~4                                                                                                   ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux47~5                                                                                                   ; Combinational cell ; 6.98 mW             ; 0.18 mW                     ; --                             ; 6.80 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~3                                                                                             ; Combinational cell ; 0.22 mW             ; 0.12 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~4                                                                                             ; Combinational cell ; 0.22 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~5                                                                                             ; Combinational cell ; 0.23 mW             ; 0.14 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~6                                                                                             ; Combinational cell ; 0.22 mW             ; 0.12 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~7                                                                                             ; Combinational cell ; 0.23 mW             ; 0.12 mW                     ; --                             ; 0.11 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~8                                                                                             ; Combinational cell ; 0.22 mW             ; 0.12 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~9                                                                                             ; Combinational cell ; 0.45 mW             ; 0.18 mW                     ; --                             ; 0.27 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~10                                                                                            ; Combinational cell ; 0.22 mW             ; 0.12 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~11                                                                                            ; Combinational cell ; 0.26 mW             ; 0.14 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~12                                                                                            ; Combinational cell ; 0.21 mW             ; 0.12 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~13                                                                                            ; Combinational cell ; 0.23 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~14                                                                                            ; Combinational cell ; 0.21 mW             ; 0.12 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~15                                                                                            ; Combinational cell ; 0.22 mW             ; 0.12 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~16                                                                                            ; Combinational cell ; 0.45 mW             ; 0.18 mW                     ; --                             ; 0.27 mW                       ;
; rv_cs_64ic:csg|Mux48~1                                                                                                   ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux48~2                                                                                                   ; Combinational cell ; 0.79 mW             ; 0.06 mW                     ; --                             ; 0.73 mW                       ;
; rv_mux2_64:opb_mux|out[20]~43                                                                                            ; Combinational cell ; 0.51 mW             ; 0.12 mW                     ; --                             ; 0.39 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~17                                                                                            ; Combinational cell ; 0.20 mW             ; 0.11 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~18                                                                                            ; Combinational cell ; 0.20 mW             ; 0.11 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~19                                                                                            ; Combinational cell ; 0.33 mW             ; 0.25 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~20                                                                                            ; Combinational cell ; 0.20 mW             ; 0.11 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~21                                                                                            ; Combinational cell ; 0.20 mW             ; 0.11 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~22                                                                                            ; Combinational cell ; 0.54 mW             ; 0.18 mW                     ; --                             ; 0.36 mW                       ;
; rv_mux2_64:opb_mux|out[12]~44                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~45                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~29                                                                                               ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~30                                                                                               ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[7]~43                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~31                                                                                               ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~32                                                                                               ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[7]~44                                                                                          ; Combinational cell ; 0.46 mW             ; 0.04 mW                     ; --                             ; 0.42 mW                       ;
; rv_decode_64ic:decode|imm[7]~45                                                                                          ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[7]~46                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[7]~47                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[7]~46                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[7]~47                                                                                             ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~33                                                                                               ; Combinational cell ; 0.95 mW             ; 0.22 mW                     ; --                             ; 0.74 mW                       ;
; rv_decode_64ic:decode|i~34                                                                                               ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[6]~48                                                                                          ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~35                                                                                               ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~36                                                                                               ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[6]~49                                                                                          ; Combinational cell ; 0.21 mW             ; 0.13 mW                     ; --                             ; 0.09 mW                       ;
; rv_decode_64ic:decode|imm[6]~50                                                                                          ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[6]~51                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[6]~52                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[6]~48                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[6]~49                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~23                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~24                                                                                            ; Combinational cell ; 0.15 mW             ; 0.14 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|i~37                                                                                               ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~38                                                                                               ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~39                                                                                               ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~40                                                                                               ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~41                                                                                               ; Combinational cell ; 0.20 mW             ; 0.12 mW                     ; --                             ; 0.09 mW                       ;
; rv_mux2_64:opb_mux|out[11]~50                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[11]~51                                                                                            ; Combinational cell ; 1.11 mW             ; 0.13 mW                     ; --                             ; 0.98 mW                       ;
; rv_decode_64ic:decode|imm[10]~53                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[10]~54                                                                                         ; Combinational cell ; 1.45 mW             ; 0.10 mW                     ; --                             ; 1.34 mW                       ;
; rv_mux2_64:opb_mux|out[10]~52                                                                                            ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[10]~53                                                                                            ; Combinational cell ; 1.03 mW             ; 0.17 mW                     ; --                             ; 0.86 mW                       ;
; rv_mux2_64:opb_mux|out[17]~54                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[5]~55                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~42                                                                                               ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[9]~55                                                                                          ; Combinational cell ; 0.38 mW             ; 0.00 mW                     ; --                             ; 0.38 mW                       ;
; rv_decode_64ic:decode|imm[9]~56                                                                                          ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[9]~56                                                                                             ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_decode_64ic:decode|i~43                                                                                               ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|i~44                                                                                               ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[8]~57                                                                                          ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[8]~58                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[8]~59                                                                                          ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[8]~57                                                                                             ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[47]~58                                                                                            ; Combinational cell ; 1.15 mW             ; 0.13 mW                     ; --                             ; 1.02 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~25                                                                                            ; Combinational cell ; 0.23 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~26                                                                                            ; Combinational cell ; 0.23 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~27                                                                                            ; Combinational cell ; 0.22 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~28                                                                                            ; Combinational cell ; 0.23 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~29                                                                                            ; Combinational cell ; 0.37 mW             ; 0.14 mW                     ; --                             ; 0.23 mW                       ;
; rv_decode_64ic:decode|imm[13]~60                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[13]~61                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[13]~62                                                                                         ; Combinational cell ; 1.99 mW             ; 0.29 mW                     ; --                             ; 1.70 mW                       ;
; rv_mux2_64:opb_mux|out[13]~59                                                                                            ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[13]~60                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[12]~63                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[12]~64                                                                                         ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|imm[12]~65                                                                                         ; Combinational cell ; 1.64 mW             ; 0.26 mW                     ; --                             ; 1.37 mW                       ;
; rv_mux2_64:opb_mux|out[12]~61                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~62                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~30                                                                                            ; Combinational cell ; 0.40 mW             ; 0.12 mW                     ; --                             ; 0.28 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~31                                                                                            ; Combinational cell ; 0.10 mW             ; 0.08 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|Mux63~1                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Mux63~2                                                                                                  ; Combinational cell ; 0.04 mW             ; 0.00 mW                     ; --                             ; 0.04 mW                       ;
; rv_alu_64ic:alu|Mux63~3                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|XLEN~2                                                                                             ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|alu_ctrl~3                                                                                                ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[1]~0                                                                                              ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|Mux63~4                                                                                                  ; Combinational cell ; 0.84 mW             ; 0.06 mW                     ; --                             ; 0.78 mW                       ;
; rv_alu_64ic:alu|LessThan0~0                                                                                              ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~1                                                                                              ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|o~1                                                                                                   ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|LessThan0~2                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~3                                                                                              ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~4                                                                                              ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~5                                                                                              ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~6                                                                                              ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~7                                                                                              ; Combinational cell ; 0.44 mW             ; 0.34 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|LessThan0~8                                                                                              ; Combinational cell ; 0.30 mW             ; 0.22 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|LessThan0~9                                                                                              ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~10                                                                                             ; Combinational cell ; 0.56 mW             ; 0.48 mW                     ; --                             ; 0.09 mW                       ;
; rv_mux2_64:opb_mux|out[14]~63                                                                                            ; Combinational cell ; 1.83 mW             ; 0.12 mW                     ; --                             ; 1.71 mW                       ;
; rv_mux2_64:opb_mux|out[13]~64                                                                                            ; Combinational cell ; 1.01 mW             ; 0.09 mW                     ; --                             ; 0.92 mW                       ;
; rv_mux2_64:opb_mux|out[12]~65                                                                                            ; Combinational cell ; 0.79 mW             ; 0.12 mW                     ; --                             ; 0.67 mW                       ;
; rv_alu_64ic:alu|LessThan0~11                                                                                             ; Combinational cell ; 0.61 mW             ; 0.61 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~12                                                                                             ; Combinational cell ; 0.55 mW             ; 0.55 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[21]~66                                                                                            ; Combinational cell ; 1.64 mW             ; 0.21 mW                     ; --                             ; 1.43 mW                       ;
; rv_mux2_64:opb_mux|o~2                                                                                                   ; Combinational cell ; 0.95 mW             ; 0.09 mW                     ; --                             ; 0.86 mW                       ;
; rv_alu_64ic:alu|LessThan0~13                                                                                             ; Combinational cell ; 0.35 mW             ; 0.34 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~14                                                                                             ; Combinational cell ; 0.21 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~15                                                                                             ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~16                                                                                             ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~17                                                                                             ; Combinational cell ; 0.16 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~18                                                                                             ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~19                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~20                                                                                             ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[16]~67                                                                                            ; Combinational cell ; 1.46 mW             ; 0.17 mW                     ; --                             ; 1.29 mW                       ;
; rv_alu_64ic:alu|LessThan0~21                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~22                                                                                             ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[19]~68                                                                                            ; Combinational cell ; 1.28 mW             ; 0.23 mW                     ; --                             ; 1.05 mW                       ;
; rv_mux2_64:opb_mux|out[18]~69                                                                                            ; Combinational cell ; 1.14 mW             ; 0.06 mW                     ; --                             ; 1.08 mW                       ;
; rv_alu_64ic:alu|LessThan0~23                                                                                             ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~24                                                                                             ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[17]~70                                                                                            ; Combinational cell ; 1.00 mW             ; 0.14 mW                     ; --                             ; 0.86 mW                       ;
; rv_alu_64ic:alu|LessThan0~25                                                                                             ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~26                                                                                             ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[28]~71                                                                                            ; Combinational cell ; 0.67 mW             ; 0.15 mW                     ; --                             ; 0.53 mW                       ;
; rv_mux2_64:opb_mux|out[27]~72                                                                                            ; Combinational cell ; 0.79 mW             ; 0.15 mW                     ; --                             ; 0.65 mW                       ;
; rv_alu_64ic:alu|LessThan0~27                                                                                             ; Combinational cell ; 0.41 mW             ; 0.41 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[26]~73                                                                                            ; Combinational cell ; 1.21 mW             ; 0.15 mW                     ; --                             ; 1.06 mW                       ;
; rv_alu_64ic:alu|LessThan0~28                                                                                             ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[25]~74                                                                                            ; Combinational cell ; 0.79 mW             ; 0.09 mW                     ; --                             ; 0.70 mW                       ;
; rv_alu_64ic:alu|LessThan0~29                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[24]~75                                                                                            ; Combinational cell ; 1.16 mW             ; 0.11 mW                     ; --                             ; 1.05 mW                       ;
; rv_alu_64ic:alu|LessThan0~30                                                                                             ; Combinational cell ; 0.21 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[22]~76                                                                                            ; Combinational cell ; 0.95 mW             ; 0.12 mW                     ; --                             ; 0.83 mW                       ;
; rv_alu_64ic:alu|LessThan0~31                                                                                             ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[23]~77                                                                                            ; Combinational cell ; 1.37 mW             ; 0.06 mW                     ; --                             ; 1.31 mW                       ;
; rv_alu_64ic:alu|LessThan0~32                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~33                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~34                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~35                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~36                                                                                             ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~37                                                                                             ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~38                                                                                             ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~39                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~40                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~41                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[35]~78                                                                                            ; Combinational cell ; 1.85 mW             ; 0.14 mW                     ; --                             ; 1.70 mW                       ;
; rv_mux2_64:opb_mux|out[34]~79                                                                                            ; Combinational cell ; 1.54 mW             ; 0.09 mW                     ; --                             ; 1.45 mW                       ;
; rv_alu_64ic:alu|LessThan0~42                                                                                             ; Combinational cell ; 0.41 mW             ; 0.41 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[33]~80                                                                                            ; Combinational cell ; 1.44 mW             ; 0.14 mW                     ; --                             ; 1.29 mW                       ;
; rv_alu_64ic:alu|LessThan0~43                                                                                             ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[32]~81                                                                                            ; Combinational cell ; 1.06 mW             ; 0.13 mW                     ; --                             ; 0.93 mW                       ;
; rv_alu_64ic:alu|LessThan0~44                                                                                             ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[31]~82                                                                                            ; Combinational cell ; 0.90 mW             ; 0.09 mW                     ; --                             ; 0.82 mW                       ;
; rv_alu_64ic:alu|LessThan0~45                                                                                             ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[29]~83                                                                                            ; Combinational cell ; 1.40 mW             ; 0.14 mW                     ; --                             ; 1.26 mW                       ;
; rv_alu_64ic:alu|LessThan0~46                                                                                             ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[30]~84                                                                                            ; Combinational cell ; 1.14 mW             ; 0.06 mW                     ; --                             ; 1.08 mW                       ;
; rv_alu_64ic:alu|LessThan0~47                                                                                             ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~48                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~49                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~50                                                                                             ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~51                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~52                                                                                             ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~53                                                                                             ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~54                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~55                                                                                             ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~56                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~57                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[42]~85                                                                                            ; Combinational cell ; 1.30 mW             ; 0.12 mW                     ; --                             ; 1.18 mW                       ;
; rv_mux2_64:opb_mux|out[41]~86                                                                                            ; Combinational cell ; 1.40 mW             ; 0.16 mW                     ; --                             ; 1.23 mW                       ;
; rv_alu_64ic:alu|LessThan0~58                                                                                             ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[40]~87                                                                                            ; Combinational cell ; 1.56 mW             ; 0.12 mW                     ; --                             ; 1.44 mW                       ;
; rv_alu_64ic:alu|LessThan0~59                                                                                             ; Combinational cell ; 0.18 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[39]~88                                                                                            ; Combinational cell ; 1.20 mW             ; 0.14 mW                     ; --                             ; 1.06 mW                       ;
; rv_alu_64ic:alu|LessThan0~60                                                                                             ; Combinational cell ; 0.24 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[38]~89                                                                                            ; Combinational cell ; 1.43 mW             ; 0.14 mW                     ; --                             ; 1.29 mW                       ;
; rv_alu_64ic:alu|LessThan0~61                                                                                             ; Combinational cell ; 0.16 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[36]~90                                                                                            ; Combinational cell ; 1.49 mW             ; 0.14 mW                     ; --                             ; 1.35 mW                       ;
; rv_alu_64ic:alu|LessThan0~62                                                                                             ; Combinational cell ; 0.43 mW             ; 0.42 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[37]~91                                                                                            ; Combinational cell ; 1.54 mW             ; 0.12 mW                     ; --                             ; 1.42 mW                       ;
; rv_alu_64ic:alu|LessThan0~63                                                                                             ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~64                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~65                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~66                                                                                             ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~67                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~68                                                                                             ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~69                                                                                             ; Combinational cell ; 0.24 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~70                                                                                             ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~71                                                                                             ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~72                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[49]~92                                                                                            ; Combinational cell ; 1.02 mW             ; 0.12 mW                     ; --                             ; 0.90 mW                       ;
; rv_mux2_64:opb_mux|out[48]~93                                                                                            ; Combinational cell ; 1.38 mW             ; 0.23 mW                     ; --                             ; 1.15 mW                       ;
; rv_alu_64ic:alu|LessThan0~73                                                                                             ; Combinational cell ; 0.32 mW             ; 0.32 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~74                                                                                             ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[46]~94                                                                                            ; Combinational cell ; 1.41 mW             ; 0.15 mW                     ; --                             ; 1.26 mW                       ;
; rv_alu_64ic:alu|LessThan0~75                                                                                             ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[45]~95                                                                                            ; Combinational cell ; 1.21 mW             ; 0.12 mW                     ; --                             ; 1.09 mW                       ;
; rv_alu_64ic:alu|LessThan0~76                                                                                             ; Combinational cell ; 0.41 mW             ; 0.40 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[43]~96                                                                                            ; Combinational cell ; 1.02 mW             ; 0.12 mW                     ; --                             ; 0.90 mW                       ;
; rv_alu_64ic:alu|LessThan0~77                                                                                             ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[44]~97                                                                                            ; Combinational cell ; 0.88 mW             ; 0.15 mW                     ; --                             ; 0.74 mW                       ;
; rv_alu_64ic:alu|LessThan0~78                                                                                             ; Combinational cell ; 0.21 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~79                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~80                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~81                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~82                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~83                                                                                             ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~84                                                                                             ; Combinational cell ; 0.26 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~85                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~86                                                                                             ; Combinational cell ; 0.25 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~87                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[56]~98                                                                                            ; Combinational cell ; 1.33 mW             ; 0.09 mW                     ; --                             ; 1.24 mW                       ;
; rv_mux2_64:opb_mux|out[55]~99                                                                                            ; Combinational cell ; 1.31 mW             ; 0.12 mW                     ; --                             ; 1.20 mW                       ;
; rv_alu_64ic:alu|LessThan0~88                                                                                             ; Combinational cell ; 0.41 mW             ; 0.40 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[54]~100                                                                                           ; Combinational cell ; 2.44 mW             ; 0.19 mW                     ; --                             ; 2.25 mW                       ;
; rv_alu_64ic:alu|LessThan0~89                                                                                             ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[53]~101                                                                                           ; Combinational cell ; 1.41 mW             ; 0.27 mW                     ; --                             ; 1.14 mW                       ;
; rv_alu_64ic:alu|LessThan0~90                                                                                             ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[52]~102                                                                                           ; Combinational cell ; 1.24 mW             ; 0.15 mW                     ; --                             ; 1.09 mW                       ;
; rv_alu_64ic:alu|LessThan0~91                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opb_mux|out[50]~103                                                                                           ; Combinational cell ; 1.74 mW             ; 0.14 mW                     ; --                             ; 1.60 mW                       ;
; rv_alu_64ic:alu|LessThan0~92                                                                                             ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[51]~104                                                                                           ; Combinational cell ; 1.31 mW             ; 0.12 mW                     ; --                             ; 1.19 mW                       ;
; rv_alu_64ic:alu|LessThan0~93                                                                                             ; Combinational cell ; 0.43 mW             ; 0.42 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|LessThan0~94                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~95                                                                                             ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~96                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~97                                                                                             ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~98                                                                                             ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~99                                                                                             ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~100                                                                                            ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~101                                                                                            ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~102                                                                                            ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~103                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[63]~64                                                                                            ; Combinational cell ; 1.49 mW             ; 0.14 mW                     ; --                             ; 1.35 mW                       ;
; rv_mux2_64:opb_mux|out[63]~105                                                                                           ; Combinational cell ; 1.61 mW             ; 0.14 mW                     ; --                             ; 1.48 mW                       ;
; rv_mux2_64:opa_mux|out[62]~65                                                                                            ; Combinational cell ; 1.69 mW             ; 0.08 mW                     ; --                             ; 1.60 mW                       ;
; rv_mux2_64:opb_mux|out[62]~106                                                                                           ; Combinational cell ; 2.06 mW             ; 0.14 mW                     ; --                             ; 1.92 mW                       ;
; rv_alu_64ic:alu|LessThan0~104                                                                                            ; Combinational cell ; 0.34 mW             ; 0.34 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[61]~107                                                                                           ; Combinational cell ; 0.99 mW             ; 0.23 mW                     ; --                             ; 0.77 mW                       ;
; rv_alu_64ic:alu|LessThan0~105                                                                                            ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[60]~108                                                                                           ; Combinational cell ; 1.37 mW             ; 0.16 mW                     ; --                             ; 1.21 mW                       ;
; rv_alu_64ic:alu|LessThan0~106                                                                                            ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[59]~109                                                                                           ; Combinational cell ; 1.88 mW             ; 0.14 mW                     ; --                             ; 1.74 mW                       ;
; rv_alu_64ic:alu|LessThan0~107                                                                                            ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[57]~110                                                                                           ; Combinational cell ; 0.92 mW             ; 0.12 mW                     ; --                             ; 0.80 mW                       ;
; rv_alu_64ic:alu|LessThan0~108                                                                                            ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[58]~111                                                                                           ; Combinational cell ; 1.71 mW             ; 0.12 mW                     ; --                             ; 1.59 mW                       ;
; rv_alu_64ic:alu|LessThan0~109                                                                                            ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~110                                                                                            ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~111                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~112                                                                                            ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~113                                                                                            ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Mux63~5                                                                                                  ; Combinational cell ; 0.39 mW             ; 0.39 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Mux63~6                                                                                                  ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~114                                                                                            ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~115                                                                                            ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Mux63~7                                                                                                  ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|Mux63~8                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|Mux63~9                                                                                                  ; Combinational cell ; 44.65 mW            ; 0.13 mW                     ; --                             ; 44.52 mW                      ;
; rv_cs_64ic:csg|Equal19~1                                                                                                 ; Combinational cell ; 1.63 mW             ; 0.22 mW                     ; --                             ; 1.42 mW                       ;
; rv_cs_64ic:csg|Mux45~0                                                                                                   ; Combinational cell ; 1.56 mW             ; 0.32 mW                     ; --                             ; 1.24 mW                       ;
; rv_cs_64ic:csg|out_ctrl~1                                                                                                ; Combinational cell ; 0.21 mW             ; 0.13 mW                     ; --                             ; 0.08 mW                       ;
; rv_cs_64ic:csg|out_ctrl~2                                                                                                ; Combinational cell ; 0.18 mW             ; 0.08 mW                     ; --                             ; 0.10 mW                       ;
; rv_cs_64ic:csg|out_ctrl~3                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux46~0                                                                                                   ; Combinational cell ; 0.44 mW             ; 0.27 mW                     ; --                             ; 0.16 mW                       ;
; rv_cs_64ic:csg|Mux46~1                                                                                                   ; Combinational cell ; 1.49 mW             ; 0.28 mW                     ; --                             ; 1.21 mW                       ;
; rv_decode_64ic:decode|Equal16~0                                                                                          ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~4                                                                                        ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~5                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|rd~0                                                                                               ; Combinational cell ; 1.10 mW             ; 0.21 mW                     ; --                             ; 0.89 mW                       ;
; rv_decode_64ic:decode|Equal31~1                                                                                          ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|always1~2                                                                                          ; Combinational cell ; 1.33 mW             ; 0.33 mW                     ; --                             ; 1.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~6                                                                                        ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~7                                                                                        ; Combinational cell ; 0.51 mW             ; 0.07 mW                     ; --                             ; 0.44 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~8                                                                                        ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~9                                                                                        ; Combinational cell ; 0.34 mW             ; 0.21 mW                     ; --                             ; 0.13 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~10                                                                                       ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~11                                                                                       ; Combinational cell ; 0.64 mW             ; 0.15 mW                     ; --                             ; 0.49 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~12                                                                                       ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~13                                                                                       ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~14                                                                                       ; Combinational cell ; 0.41 mW             ; 0.06 mW                     ; --                             ; 0.35 mW                       ;
; rv_decode_64ic:decode|Wr_idx[2]~15                                                                                       ; Combinational cell ; 3.90 mW             ; 0.19 mW                     ; --                             ; 3.71 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~16                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[0]~17                                                                                       ; Combinational cell ; 4.20 mW             ; 0.52 mW                     ; --                             ; 3.67 mW                       ;
; rv_decode_64ic:decode|Wr_idx[3]~18                                                                                       ; Combinational cell ; 0.20 mW             ; 0.08 mW                     ; --                             ; 0.12 mW                       ;
; rv_decode_64ic:decode|Wr_idx[4]~19                                                                                       ; Combinational cell ; 0.36 mW             ; 0.23 mW                     ; --                             ; 0.13 mW                       ;
; rv_decode_64ic:decode|Wr_idx[3]~20                                                                                       ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[3]~21                                                                                       ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|Wr_idx[3]~22                                                                                       ; Combinational cell ; 3.41 mW             ; 0.17 mW                     ; --                             ; 3.25 mW                       ;
; rv_decode_64ic:decode|Wr_idx[4]~23                                                                                       ; Combinational cell ; 0.20 mW             ; 0.11 mW                     ; --                             ; 0.09 mW                       ;
; rv_decode_64ic:decode|Wr_idx[4]~24                                                                                       ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Equal0~0                                                                                                ; Combinational cell ; 0.42 mW             ; 0.12 mW                     ; --                             ; 0.30 mW                       ;
; rv_reg:registers|regs~0                                                                                                  ; Combinational cell ; 27.20 mW            ; 0.37 mW                     ; --                             ; 26.83 mW                      ;
; rv_reg:registers|regs~1                                                                                                  ; Combinational cell ; 15.09 mW            ; 0.28 mW                     ; --                             ; 14.81 mW                      ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|address_reg_b[0]                                  ; Register cell      ; 31.18 mW            ; 0.26 mW                     ; --                             ; 30.92 mW                      ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|address_reg_b[1]                                  ; Register cell      ; 29.61 mW            ; 0.26 mW                     ; --                             ; 29.34 mW                      ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w0_n0_mux_dataout~0               ; Combinational cell ; 1.50 mW             ; 0.46 mW                     ; --                             ; 1.03 mW                       ;
; rv_reg:registers|regs~2                                                                                                  ; Combinational cell ; 2.86 mW             ; 0.92 mW                     ; --                             ; 1.94 mW                       ;
; rv_cs_64ic:csg|reg_en~2                                                                                                  ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_decode_64ic:decode|c_flag~0                                                                                           ; Combinational cell ; 2.26 mW             ; 0.29 mW                     ; --                             ; 1.97 mW                       ;
; rv_decode_64ic:decode|c_flag_o~1                                                                                         ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|reg_en~3                                                                                                  ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|reg_en~4                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|reg_en~5                                                                                                  ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|reg_en~6                                                                                                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|reg_en~7                                                                                                  ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|reg_en~8                                                                                                  ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux43~0                                                                                                   ; Combinational cell ; 3.48 mW             ; 0.12 mW                     ; --                             ; 3.36 mW                       ;
; rv_reg:registers|Decoder0~0                                                                                              ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][7]~3                                                                                           ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|regs~4                                                                                                  ; Combinational cell ; 11.72 mW            ; 0.18 mW                     ; --                             ; 11.54 mW                      ;
; rv_alu_64ic:alu|result[1]~1                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[1]~2                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~3                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[1]~4                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[1]~5                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[1]~6                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~21                                                                                           ; Combinational cell ; 2.03 mW             ; 0.47 mW                     ; --                             ; 1.56 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~22                                                                                           ; Combinational cell ; 1.78 mW             ; 0.46 mW                     ; --                             ; 1.33 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~23                                                                                           ; Combinational cell ; 1.50 mW             ; 0.51 mW                     ; --                             ; 0.99 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~24                                                                                           ; Combinational cell ; 1.24 mW             ; 0.37 mW                     ; --                             ; 0.87 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~25                                                                                           ; Combinational cell ; 0.51 mW             ; 0.41 mW                     ; --                             ; 0.11 mW                       ;
; rv_alu_64ic:alu|result[1]~7                                                                                              ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~26                                                                                           ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~27                                                                                           ; Combinational cell ; 1.41 mW             ; 0.47 mW                     ; --                             ; 0.94 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~28                                                                                           ; Combinational cell ; 1.76 mW             ; 0.43 mW                     ; --                             ; 1.33 mW                       ;
; rv_alu_64ic:alu|result[1]~8                                                                                              ; Combinational cell ; 0.51 mW             ; 0.42 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~29                                                                                           ; Combinational cell ; 1.09 mW             ; 0.32 mW                     ; --                             ; 0.77 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~30                                                                                           ; Combinational cell ; 1.17 mW             ; 0.41 mW                     ; --                             ; 0.76 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~31                                                                                           ; Combinational cell ; 1.37 mW             ; 0.35 mW                     ; --                             ; 1.03 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~32                                                                                           ; Combinational cell ; 1.26 mW             ; 0.28 mW                     ; --                             ; 0.99 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~33                                                                                           ; Combinational cell ; 1.38 mW             ; 0.31 mW                     ; --                             ; 1.07 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~34                                                                                           ; Combinational cell ; 1.54 mW             ; 0.41 mW                     ; --                             ; 1.14 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~35                                                                                           ; Combinational cell ; 1.29 mW             ; 0.49 mW                     ; --                             ; 0.80 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~36                                                                                           ; Combinational cell ; 1.92 mW             ; 0.43 mW                     ; --                             ; 1.49 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~37                                                                                           ; Combinational cell ; 1.56 mW             ; 0.35 mW                     ; --                             ; 1.20 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~38                                                                                           ; Combinational cell ; 0.52 mW             ; 0.41 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|result[1]~9                                                                                              ; Combinational cell ; 0.24 mW             ; 0.14 mW                     ; --                             ; 0.10 mW                       ;
; rv_mux2_64:opa_mux|out[1]~66                                                                                             ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[0]~67                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~32                                                                                            ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~33                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[1]~10                                                                                             ; Combinational cell ; 0.34 mW             ; 0.29 mW                     ; --                             ; 0.05 mW                       ;
; rv_alu_64ic:alu|result[1]~11                                                                                             ; Combinational cell ; 1.61 mW             ; 0.17 mW                     ; --                             ; 1.44 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w1_n0_mux_dataout~0               ; Combinational cell ; 0.91 mW             ; 0.39 mW                     ; --                             ; 0.52 mW                       ;
; rv_reg:registers|regs~5                                                                                                  ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~6                                                                                                  ; Combinational cell ; 4.36 mW             ; 0.16 mW                     ; --                             ; 4.20 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~39                                                                                           ; Combinational cell ; 1.53 mW             ; 0.45 mW                     ; --                             ; 1.08 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~40                                                                                           ; Combinational cell ; 1.32 mW             ; 0.48 mW                     ; --                             ; 0.84 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~41                                                                                           ; Combinational cell ; 1.51 mW             ; 0.48 mW                     ; --                             ; 1.03 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~42                                                                                           ; Combinational cell ; 1.57 mW             ; 0.43 mW                     ; --                             ; 1.15 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~43                                                                                           ; Combinational cell ; 0.55 mW             ; 0.44 mW                     ; --                             ; 0.11 mW                       ;
; rv_alu_64ic:alu|result[2]~12                                                                                             ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~44                                                                                           ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~45                                                                                           ; Combinational cell ; 1.04 mW             ; 0.43 mW                     ; --                             ; 0.61 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~46                                                                                           ; Combinational cell ; 1.15 mW             ; 0.48 mW                     ; --                             ; 0.67 mW                       ;
; rv_alu_64ic:alu|result[2]~13                                                                                             ; Combinational cell ; 0.69 mW             ; 0.43 mW                     ; --                             ; 0.26 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~47                                                                                           ; Combinational cell ; 1.49 mW             ; 0.47 mW                     ; --                             ; 1.03 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~48                                                                                           ; Combinational cell ; 1.47 mW             ; 0.43 mW                     ; --                             ; 1.04 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~49                                                                                           ; Combinational cell ; 1.26 mW             ; 0.43 mW                     ; --                             ; 0.83 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~50                                                                                           ; Combinational cell ; 0.73 mW             ; 0.23 mW                     ; --                             ; 0.50 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~51                                                                                           ; Combinational cell ; 0.92 mW             ; 0.33 mW                     ; --                             ; 0.59 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~52                                                                                           ; Combinational cell ; 1.68 mW             ; 0.35 mW                     ; --                             ; 1.34 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~53                                                                                           ; Combinational cell ; 1.55 mW             ; 0.48 mW                     ; --                             ; 1.07 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~54                                                                                           ; Combinational cell ; 1.33 mW             ; 0.46 mW                     ; --                             ; 0.87 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~55                                                                                           ; Combinational cell ; 1.32 mW             ; 0.42 mW                     ; --                             ; 0.89 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~56                                                                                           ; Combinational cell ; 0.76 mW             ; 0.29 mW                     ; --                             ; 0.47 mW                       ;
; rv_alu_64ic:alu|result[2]~14                                                                                             ; Combinational cell ; 0.27 mW             ; 0.18 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~34                                                                                            ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~35                                                                                            ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[2]~15                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[2]~16                                                                                             ; Combinational cell ; 0.02 mW             ; 0.00 mW                     ; --                             ; 0.02 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w2_n0_mux_dataout~0               ; Combinational cell ; 0.84 mW             ; 0.33 mW                     ; --                             ; 0.51 mW                       ;
; rv_reg:registers|regs~7                                                                                                  ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~8                                                                                                  ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~57                                                                                           ; Combinational cell ; 1.75 mW             ; 0.48 mW                     ; --                             ; 1.27 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~58                                                                                           ; Combinational cell ; 1.27 mW             ; 0.33 mW                     ; --                             ; 0.94 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~59                                                                                           ; Combinational cell ; 1.20 mW             ; 0.33 mW                     ; --                             ; 0.87 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~60                                                                                           ; Combinational cell ; 1.37 mW             ; 0.32 mW                     ; --                             ; 1.05 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~61                                                                                           ; Combinational cell ; 1.01 mW             ; 0.33 mW                     ; --                             ; 0.68 mW                       ;
; rv_alu_64ic:alu|result[3]~17                                                                                             ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~62                                                                                           ; Combinational cell ; 0.32 mW             ; 0.19 mW                     ; --                             ; 0.13 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~63                                                                                           ; Combinational cell ; 0.79 mW             ; 0.46 mW                     ; --                             ; 0.33 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~64                                                                                           ; Combinational cell ; 1.28 mW             ; 0.54 mW                     ; --                             ; 0.74 mW                       ;
; rv_alu_64ic:alu|result[3]~18                                                                                             ; Combinational cell ; 0.76 mW             ; 0.53 mW                     ; --                             ; 0.23 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~65                                                                                           ; Combinational cell ; 0.88 mW             ; 0.42 mW                     ; --                             ; 0.46 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~66                                                                                           ; Combinational cell ; 1.04 mW             ; 0.43 mW                     ; --                             ; 0.61 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~67                                                                                           ; Combinational cell ; 1.04 mW             ; 0.41 mW                     ; --                             ; 0.63 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~68                                                                                           ; Combinational cell ; 0.82 mW             ; 0.12 mW                     ; --                             ; 0.70 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~69                                                                                           ; Combinational cell ; 1.77 mW             ; 0.33 mW                     ; --                             ; 1.44 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~70                                                                                           ; Combinational cell ; 1.17 mW             ; 0.35 mW                     ; --                             ; 0.82 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~71                                                                                           ; Combinational cell ; 1.47 mW             ; 0.41 mW                     ; --                             ; 1.05 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~72                                                                                           ; Combinational cell ; 0.85 mW             ; 0.33 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~73                                                                                           ; Combinational cell ; 1.15 mW             ; 0.33 mW                     ; --                             ; 0.82 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~74                                                                                           ; Combinational cell ; 1.32 mW             ; 0.43 mW                     ; --                             ; 0.90 mW                       ;
; rv_alu_64ic:alu|result[3]~19                                                                                             ; Combinational cell ; 0.26 mW             ; 0.17 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~36                                                                                            ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~37                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[3]~20                                                                                             ; Combinational cell ; 0.27 mW             ; 0.18 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[3]~21                                                                                             ; Combinational cell ; 1.44 mW             ; 0.09 mW                     ; --                             ; 1.35 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w3_n0_mux_dataout~0               ; Combinational cell ; 2.07 mW             ; 0.38 mW                     ; --                             ; 1.69 mW                       ;
; rv_reg:registers|regs~9                                                                                                  ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~10                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[4]~68                                                                                             ; Combinational cell ; 0.23 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~75                                                                                           ; Combinational cell ; 0.69 mW             ; 0.35 mW                     ; --                             ; 0.34 mW                       ;
; rv_alu_64ic:alu|result[4]~22                                                                                             ; Combinational cell ; 0.45 mW             ; 0.36 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~76                                                                                           ; Combinational cell ; 1.36 mW             ; 0.27 mW                     ; --                             ; 1.09 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~77                                                                                           ; Combinational cell ; 1.24 mW             ; 0.33 mW                     ; --                             ; 0.91 mW                       ;
; rv_alu_64ic:alu|result[4]~23                                                                                             ; Combinational cell ; 0.43 mW             ; 0.33 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~38                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~39                                                                                            ; Combinational cell ; 0.60 mW             ; 0.23 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~40                                                                                            ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[4]~24                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[4]~25                                                                                             ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w4_n0_mux_dataout~0               ; Combinational cell ; 3.40 mW             ; 0.73 mW                     ; --                             ; 2.67 mW                       ;
; rv_reg:registers|regs~11                                                                                                 ; Combinational cell ; 0.24 mW             ; 0.24 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~12                                                                                                 ; Combinational cell ; 0.32 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~78                                                                                           ; Combinational cell ; 0.92 mW             ; 0.44 mW                     ; --                             ; 0.48 mW                       ;
; rv_alu_64ic:alu|result[5]~26                                                                                             ; Combinational cell ; 0.61 mW             ; 0.24 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~79                                                                                           ; Combinational cell ; 1.57 mW             ; 0.29 mW                     ; --                             ; 1.28 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~80                                                                                           ; Combinational cell ; 1.31 mW             ; 0.33 mW                     ; --                             ; 0.98 mW                       ;
; rv_alu_64ic:alu|result[5]~27                                                                                             ; Combinational cell ; 0.29 mW             ; 0.21 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~41                                                                                            ; Combinational cell ; 0.75 mW             ; 0.22 mW                     ; --                             ; 0.54 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~42                                                                                            ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[5]~28                                                                                             ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[5]~29                                                                                             ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w5_n0_mux_dataout~0               ; Combinational cell ; 1.02 mW             ; 0.35 mW                     ; --                             ; 0.67 mW                       ;
; rv_reg:registers|regs~13                                                                                                 ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~14                                                                                                 ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~81                                                                                           ; Combinational cell ; 0.87 mW             ; 0.46 mW                     ; --                             ; 0.42 mW                       ;
; rv_alu_64ic:alu|result[6]~30                                                                                             ; Combinational cell ; 0.49 mW             ; 0.41 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~82                                                                                           ; Combinational cell ; 1.19 mW             ; 0.29 mW                     ; --                             ; 0.90 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~83                                                                                           ; Combinational cell ; 1.24 mW             ; 0.47 mW                     ; --                             ; 0.77 mW                       ;
; rv_alu_64ic:alu|result[6]~31                                                                                             ; Combinational cell ; 0.25 mW             ; 0.16 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~43                                                                                            ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~44                                                                                            ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[6]~32                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[6]~33                                                                                             ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w6_n0_mux_dataout~0               ; Combinational cell ; 0.87 mW             ; 0.39 mW                     ; --                             ; 0.48 mW                       ;
; rv_reg:registers|regs~15                                                                                                 ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~16                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~84                                                                                           ; Combinational cell ; 1.18 mW             ; 0.47 mW                     ; --                             ; 0.71 mW                       ;
; rv_alu_64ic:alu|result[7]~34                                                                                             ; Combinational cell ; 0.82 mW             ; 0.45 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~85                                                                                           ; Combinational cell ; 1.82 mW             ; 0.33 mW                     ; --                             ; 1.49 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~86                                                                                           ; Combinational cell ; 1.28 mW             ; 0.30 mW                     ; --                             ; 0.98 mW                       ;
; rv_alu_64ic:alu|result[7]~35                                                                                             ; Combinational cell ; 0.26 mW             ; 0.17 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~45                                                                                            ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~46                                                                                            ; Combinational cell ; 0.07 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[7]~36                                                                                             ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[7]~37                                                                                             ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w7_n0_mux_dataout~0               ; Combinational cell ; 0.44 mW             ; 0.36 mW                     ; --                             ; 0.08 mW                       ;
; rv_reg:registers|regs~17                                                                                                 ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~18                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~32                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~33                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~34                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~35                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~36                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~37                                                                                                 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~38                                                                                                 ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~0                                                                                               ; Combinational cell ; 0.20 mW             ; 0.13 mW                     ; --                             ; 0.07 mW                       ;
; rv_cs_64ic:csg|LessThan0~1                                                                                               ; Combinational cell ; 0.34 mW             ; 0.11 mW                     ; --                             ; 0.23 mW                       ;
; rv_cs_64ic:csg|LessThan0~2                                                                                               ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~3                                                                                               ; Combinational cell ; 0.10 mW             ; 0.09 mW                     ; --                             ; 0.01 mW                       ;
; rv_cs_64ic:csg|LessThan0~4                                                                                               ; Combinational cell ; 0.13 mW             ; 0.05 mW                     ; --                             ; 0.08 mW                       ;
; rv_cs_64ic:csg|LessThan0~5                                                                                               ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~6                                                                                               ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~7                                                                                               ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~8                                                                                               ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~9                                                                                               ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~10                                                                                              ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~11                                                                                              ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~12                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~13                                                                                              ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~14                                                                                              ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~15                                                                                              ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~16                                                                                              ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~17                                                                                              ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~18                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~19                                                                                              ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~20                                                                                              ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~21                                                                                              ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~22                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~23                                                                                              ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~24                                                                                              ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~25                                                                                              ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~26                                                                                              ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~27                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~28                                                                                              ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~29                                                                                              ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~30                                                                                              ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~31                                                                                              ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~32                                                                                              ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~33                                                                                              ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|LessThan0~34                                                                                              ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux37~0                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux37~1                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux37~2                                                                                                   ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux37~3                                                                                                   ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux37~4                                                                                                   ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux37~5                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux37~6                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; stall_top                                                                                                                ; Register cell      ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux69~0                                                                                                   ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[10]~0                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[10]~1                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[10]~2                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[0]~3                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[15]~112                                                                                           ; Combinational cell ; 0.63 mW             ; 0.10 mW                     ; --                             ; 0.53 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~87                                                                                           ; Combinational cell ; 1.39 mW             ; 0.29 mW                     ; --                             ; 1.10 mW                       ;
; rv_alu_64ic:alu|result[15]~38                                                                                            ; Combinational cell ; 0.86 mW             ; 0.48 mW                     ; --                             ; 0.38 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~88                                                                                           ; Combinational cell ; 0.27 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~89                                                                                           ; Combinational cell ; 1.46 mW             ; 0.44 mW                     ; --                             ; 1.01 mW                       ;
; rv_alu_64ic:alu|result[15]~39                                                                                            ; Combinational cell ; 0.23 mW             ; 0.15 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~47                                                                                            ; Combinational cell ; 1.88 mW             ; 0.43 mW                     ; --                             ; 1.45 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~48                                                                                            ; Combinational cell ; 1.91 mW             ; 0.43 mW                     ; --                             ; 1.48 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~49                                                                                            ; Combinational cell ; 0.24 mW             ; 0.23 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|result[15]~40                                                                                            ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[15]~41                                                                                            ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~90                                                                                           ; Combinational cell ; 1.01 mW             ; 0.47 mW                     ; --                             ; 0.55 mW                       ;
; rv_alu_64ic:alu|result[14]~42                                                                                            ; Combinational cell ; 0.88 mW             ; 0.43 mW                     ; --                             ; 0.45 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~91                                                                                           ; Combinational cell ; 0.19 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~92                                                                                           ; Combinational cell ; 1.48 mW             ; 0.43 mW                     ; --                             ; 1.04 mW                       ;
; rv_alu_64ic:alu|result[14]~43                                                                                            ; Combinational cell ; 0.20 mW             ; 0.10 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~50                                                                                            ; Combinational cell ; 0.97 mW             ; 0.31 mW                     ; --                             ; 0.65 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~51                                                                                            ; Combinational cell ; 0.84 mW             ; 0.22 mW                     ; --                             ; 0.62 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~52                                                                                            ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[14]~44                                                                                            ; Combinational cell ; 0.33 mW             ; 0.33 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[14]~45                                                                                            ; Combinational cell ; 0.12 mW             ; 0.10 mW                     ; --                             ; 0.02 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~93                                                                                           ; Combinational cell ; 0.95 mW             ; 0.43 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|result[13]~46                                                                                            ; Combinational cell ; 0.45 mW             ; 0.36 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~94                                                                                           ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~95                                                                                           ; Combinational cell ; 1.12 mW             ; 0.29 mW                     ; --                             ; 0.83 mW                       ;
; rv_alu_64ic:alu|result[13]~47                                                                                            ; Combinational cell ; 0.26 mW             ; 0.18 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~53                                                                                            ; Combinational cell ; 1.76 mW             ; 0.34 mW                     ; --                             ; 1.42 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~54                                                                                            ; Combinational cell ; 0.75 mW             ; 0.24 mW                     ; --                             ; 0.51 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~55                                                                                            ; Combinational cell ; 1.27 mW             ; 0.31 mW                     ; --                             ; 0.96 mW                       ;
; rv_alu_64ic:alu|result[13]~48                                                                                            ; Combinational cell ; 0.34 mW             ; 0.34 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[13]~49                                                                                            ; Combinational cell ; 0.08 mW             ; 0.06 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1097w[3]~0 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~96                                                                                           ; Combinational cell ; 1.00 mW             ; 0.45 mW                     ; --                             ; 0.55 mW                       ;
; rv_alu_64ic:alu|result[8]~50                                                                                             ; Combinational cell ; 0.83 mW             ; 0.45 mW                     ; --                             ; 0.38 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~97                                                                                           ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~98                                                                                           ; Combinational cell ; 1.09 mW             ; 0.36 mW                     ; --                             ; 0.73 mW                       ;
; rv_alu_64ic:alu|result[8]~51                                                                                             ; Combinational cell ; 0.19 mW             ; 0.10 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~56                                                                                            ; Combinational cell ; 1.10 mW             ; 0.19 mW                     ; --                             ; 0.91 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~57                                                                                            ; Combinational cell ; 0.19 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[8]~52                                                                                             ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[8]~53                                                                                             ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~99                                                                                           ; Combinational cell ; 0.65 mW             ; 0.27 mW                     ; --                             ; 0.39 mW                       ;
; rv_alu_64ic:alu|result[9]~54                                                                                             ; Combinational cell ; 0.57 mW             ; 0.48 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~100                                                                                          ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~101                                                                                          ; Combinational cell ; 0.95 mW             ; 0.45 mW                     ; --                             ; 0.49 mW                       ;
; rv_alu_64ic:alu|result[9]~55                                                                                             ; Combinational cell ; 0.22 mW             ; 0.12 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~58                                                                                            ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[9]~56                                                                                             ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[9]~57                                                                                             ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~102                                                                                          ; Combinational cell ; 0.66 mW             ; 0.35 mW                     ; --                             ; 0.31 mW                       ;
; rv_alu_64ic:alu|result[10]~58                                                                                            ; Combinational cell ; 0.59 mW             ; 0.24 mW                     ; --                             ; 0.35 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~103                                                                                          ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~104                                                                                          ; Combinational cell ; 0.86 mW             ; 0.50 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|result[10]~59                                                                                            ; Combinational cell ; 0.25 mW             ; 0.16 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~59                                                                                            ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[10]~60                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[10]~61                                                                                            ; Combinational cell ; 0.08 mW             ; 0.07 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~105                                                                                          ; Combinational cell ; 0.59 mW             ; 0.47 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|result[11]~62                                                                                            ; Combinational cell ; 0.63 mW             ; 0.50 mW                     ; --                             ; 0.13 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~106                                                                                          ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~107                                                                                          ; Combinational cell ; 0.91 mW             ; 0.35 mW                     ; --                             ; 0.56 mW                       ;
; rv_alu_64ic:alu|result[11]~63                                                                                            ; Combinational cell ; 0.39 mW             ; 0.11 mW                     ; --                             ; 0.28 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~60                                                                                            ; Combinational cell ; 0.23 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[11]~64                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[11]~65                                                                                            ; Combinational cell ; 0.07 mW             ; 0.06 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~108                                                                                          ; Combinational cell ; 0.44 mW             ; 0.33 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|result[12]~66                                                                                            ; Combinational cell ; 0.54 mW             ; 0.44 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~109                                                                                          ; Combinational cell ; 0.14 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftRight0~110                                                                                          ; Combinational cell ; 0.92 mW             ; 0.43 mW                     ; --                             ; 0.49 mW                       ;
; rv_alu_64ic:alu|result[12]~67                                                                                            ; Combinational cell ; 0.54 mW             ; 0.10 mW                     ; --                             ; 0.44 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~61                                                                                            ; Combinational cell ; 1.74 mW             ; 0.47 mW                     ; --                             ; 1.27 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~62                                                                                            ; Combinational cell ; 1.59 mW             ; 0.31 mW                     ; --                             ; 1.28 mW                       ;
; rv_alu_64ic:alu|result[12]~68                                                                                            ; Combinational cell ; 0.58 mW             ; 0.58 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[12]~69                                                                                            ; Combinational cell ; 0.08 mW             ; 0.07 mW                     ; --                             ; 0.01 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1108w[3]~0 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1119w[3]~0 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1130w[3]~0 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1046w[3]   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1064w[3]~0 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1075w[3]~0 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1086w[3]~0 ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Decoder0~1                                                                                              ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][44]~19                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~2                                                                                              ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][48]~20                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~3                                                                                              ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][56]~21                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~4                                                                                              ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][4]~22                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~5                                                                                              ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][23]~23                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~6                                                                                              ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][48]~24                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~7                                                                                              ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][52]~25                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~8                                                                                              ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][22]~26                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~9                                                                                              ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][36]~27                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~10                                                                                             ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][48]~28                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~11                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][47]~29                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~12                                                                                             ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][7]~30                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~13                                                                                             ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][31]~31                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~14                                                                                             ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][48]~32                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~15                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][27]~33                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~16                                                                                             ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][27]~34                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~17                                                                                             ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][16]~35                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~18                                                                                             ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][63]~36                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~19                                                                                             ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][29]~37                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~20                                                                                             ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][26]~38                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~21                                                                                             ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][4]~39                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Decoder0~22                                                                                             ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][39]~40                                                                                         ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~23                                                                                             ; Combinational cell ; 0.69 mW             ; 0.43 mW                     ; --                             ; 0.26 mW                       ;
; rv_reg:registers|regs[15][12]~41                                                                                         ; Combinational cell ; 10.54 mW            ; 0.07 mW                     ; --                             ; 10.47 mW                      ;
; rv_reg:registers|Decoder0~24                                                                                             ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][36]~42                                                                                          ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Decoder0~25                                                                                             ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][47]~43                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~26                                                                                             ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][10]~44                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~27                                                                                             ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][59]~45                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~28                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][12]~46                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~29                                                                                             ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][1]~47                                                                                           ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|regs~48                                                                                                 ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|Decoder0~30                                                                                             ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][4]~49                                                                                           ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_reg:registers|Decoder0~31                                                                                             ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][42]~50                                                                                          ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|result[49]~70                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[48]~71                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[48]~72                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[48]~73                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[49]~74                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~63                                                                                            ; Combinational cell ; 1.62 mW             ; 0.47 mW                     ; --                             ; 1.15 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~64                                                                                            ; Combinational cell ; 1.22 mW             ; 0.37 mW                     ; --                             ; 0.85 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~65                                                                                            ; Combinational cell ; 1.17 mW             ; 0.48 mW                     ; --                             ; 0.68 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~66                                                                                            ; Combinational cell ; 1.01 mW             ; 0.48 mW                     ; --                             ; 0.54 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~67                                                                                            ; Combinational cell ; 0.45 mW             ; 0.34 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~68                                                                                            ; Combinational cell ; 0.57 mW             ; 0.31 mW                     ; --                             ; 0.26 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~69                                                                                            ; Combinational cell ; 1.35 mW             ; 0.32 mW                     ; --                             ; 1.04 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~70                                                                                            ; Combinational cell ; 1.36 mW             ; 0.47 mW                     ; --                             ; 0.89 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~71                                                                                            ; Combinational cell ; 1.29 mW             ; 0.43 mW                     ; --                             ; 0.85 mW                       ;
; rv_alu_64ic:alu|result[50]~75                                                                                            ; Combinational cell ; 0.63 mW             ; 0.32 mW                     ; --                             ; 0.31 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~72                                                                                            ; Combinational cell ; 1.75 mW             ; 0.33 mW                     ; --                             ; 1.42 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~73                                                                                            ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[50]~76                                                                                            ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[50]~69                                                                                            ; Combinational cell ; 1.85 mW             ; 0.10 mW                     ; --                             ; 1.75 mW                       ;
; rv_alu_64ic:alu|result[50]~77                                                                                            ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w50_n0_mux_dataout~0              ; Combinational cell ; 0.71 mW             ; 0.71 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[50]~0                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~51                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~52                                                                                                 ; Combinational cell ; 0.35 mW             ; 0.35 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~74                                                                                            ; Combinational cell ; 1.62 mW             ; 0.42 mW                     ; --                             ; 1.20 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~75                                                                                            ; Combinational cell ; 1.38 mW             ; 0.40 mW                     ; --                             ; 0.97 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~76                                                                                            ; Combinational cell ; 1.16 mW             ; 0.33 mW                     ; --                             ; 0.83 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~77                                                                                            ; Combinational cell ; 1.33 mW             ; 0.31 mW                     ; --                             ; 1.02 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~78                                                                                            ; Combinational cell ; 0.97 mW             ; 0.48 mW                     ; --                             ; 0.49 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~79                                                                                            ; Combinational cell ; 1.25 mW             ; 0.42 mW                     ; --                             ; 0.83 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~80                                                                                            ; Combinational cell ; 1.37 mW             ; 0.33 mW                     ; --                             ; 1.04 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~81                                                                                            ; Combinational cell ; 1.30 mW             ; 0.42 mW                     ; --                             ; 0.88 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~82                                                                                            ; Combinational cell ; 1.50 mW             ; 0.32 mW                     ; --                             ; 1.18 mW                       ;
; rv_alu_64ic:alu|result[51]~78                                                                                            ; Combinational cell ; 0.82 mW             ; 0.54 mW                     ; --                             ; 0.28 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~83                                                                                            ; Combinational cell ; 1.59 mW             ; 0.45 mW                     ; --                             ; 1.15 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~84                                                                                            ; Combinational cell ; 0.37 mW             ; 0.37 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[51]~79                                                                                            ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[51]~70                                                                                            ; Combinational cell ; 0.50 mW             ; 0.09 mW                     ; --                             ; 0.41 mW                       ;
; rv_alu_64ic:alu|result[51]~80                                                                                            ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w51_n0_mux_dataout~0              ; Combinational cell ; 0.41 mW             ; 0.41 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[51]~1                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~53                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~54                                                                                                 ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~85                                                                                            ; Combinational cell ; 0.88 mW             ; 0.33 mW                     ; --                             ; 0.55 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~86                                                                                            ; Combinational cell ; 1.56 mW             ; 0.37 mW                     ; --                             ; 1.19 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~87                                                                                            ; Combinational cell ; 1.74 mW             ; 0.40 mW                     ; --                             ; 1.34 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~88                                                                                            ; Combinational cell ; 2.23 mW             ; 0.44 mW                     ; --                             ; 1.79 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~89                                                                                            ; Combinational cell ; 1.31 mW             ; 0.50 mW                     ; --                             ; 0.81 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~90                                                                                            ; Combinational cell ; 2.50 mW             ; 0.40 mW                     ; --                             ; 2.10 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~91                                                                                            ; Combinational cell ; 1.47 mW             ; 0.51 mW                     ; --                             ; 0.96 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~92                                                                                            ; Combinational cell ; 0.95 mW             ; 0.37 mW                     ; --                             ; 0.58 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~93                                                                                            ; Combinational cell ; 0.89 mW             ; 0.37 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|result[52]~81                                                                                            ; Combinational cell ; 0.41 mW             ; 0.33 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~94                                                                                            ; Combinational cell ; 1.59 mW             ; 0.45 mW                     ; --                             ; 1.14 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~95                                                                                            ; Combinational cell ; 1.08 mW             ; 0.33 mW                     ; --                             ; 0.75 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~96                                                                                            ; Combinational cell ; 1.22 mW             ; 0.49 mW                     ; --                             ; 0.73 mW                       ;
; rv_alu_64ic:alu|result[52]~82                                                                                            ; Combinational cell ; 0.39 mW             ; 0.29 mW                     ; --                             ; 0.10 mW                       ;
; rv_mux2_64:opa_mux|out[52]~71                                                                                            ; Combinational cell ; 0.51 mW             ; 0.06 mW                     ; --                             ; 0.45 mW                       ;
; rv_alu_64ic:alu|result[52]~83                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w52_n0_mux_dataout~0              ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[52]~2                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~55                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~56                                                                                                 ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~97                                                                                            ; Combinational cell ; 1.12 mW             ; 0.32 mW                     ; --                             ; 0.80 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~98                                                                                            ; Combinational cell ; 0.66 mW             ; 0.38 mW                     ; --                             ; 0.28 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~99                                                                                            ; Combinational cell ; 0.95 mW             ; 0.35 mW                     ; --                             ; 0.60 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~100                                                                                           ; Combinational cell ; 0.96 mW             ; 0.44 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~101                                                                                           ; Combinational cell ; 0.89 mW             ; 0.47 mW                     ; --                             ; 0.41 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~102                                                                                           ; Combinational cell ; 1.39 mW             ; 0.49 mW                     ; --                             ; 0.90 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~103                                                                                           ; Combinational cell ; 1.41 mW             ; 0.47 mW                     ; --                             ; 0.94 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~104                                                                                           ; Combinational cell ; 1.34 mW             ; 0.45 mW                     ; --                             ; 0.89 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~105                                                                                           ; Combinational cell ; 1.58 mW             ; 0.45 mW                     ; --                             ; 1.13 mW                       ;
; rv_alu_64ic:alu|result[53]~84                                                                                            ; Combinational cell ; 0.80 mW             ; 0.45 mW                     ; --                             ; 0.36 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~106                                                                                           ; Combinational cell ; 1.45 mW             ; 0.46 mW                     ; --                             ; 0.99 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~107                                                                                           ; Combinational cell ; 2.22 mW             ; 0.47 mW                     ; --                             ; 1.75 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~108                                                                                           ; Combinational cell ; 0.44 mW             ; 0.44 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[53]~85                                                                                            ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[53]~72                                                                                            ; Combinational cell ; 0.59 mW             ; 0.16 mW                     ; --                             ; 0.43 mW                       ;
; rv_alu_64ic:alu|result[53]~86                                                                                            ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w53_n0_mux_dataout~0              ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[53]~3                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~57                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~58                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~109                                                                                           ; Combinational cell ; 0.61 mW             ; 0.50 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~110                                                                                           ; Combinational cell ; 0.92 mW             ; 0.46 mW                     ; --                             ; 0.46 mW                       ;
; rv_alu_64ic:alu|result[57]~87                                                                                            ; Combinational cell ; 0.51 mW             ; 0.36 mW                     ; --                             ; 0.15 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~111                                                                                           ; Combinational cell ; 0.94 mW             ; 0.50 mW                     ; --                             ; 0.44 mW                       ;
; rv_alu_64ic:alu|result[57]~88                                                                                            ; Combinational cell ; 0.31 mW             ; 0.22 mW                     ; --                             ; 0.08 mW                       ;
; rv_mux2_64:opa_mux|out[57]~73                                                                                            ; Combinational cell ; 0.48 mW             ; 0.10 mW                     ; --                             ; 0.38 mW                       ;
; rv_alu_64ic:alu|result[57]~89                                                                                            ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w57_n0_mux_dataout~0              ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[57]~4                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~59                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~60                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~112                                                                                           ; Combinational cell ; 0.56 mW             ; 0.45 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~113                                                                                           ; Combinational cell ; 0.43 mW             ; 0.32 mW                     ; --                             ; 0.11 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~114                                                                                           ; Combinational cell ; 0.67 mW             ; 0.31 mW                     ; --                             ; 0.36 mW                       ;
; rv_alu_64ic:alu|result[58]~90                                                                                            ; Combinational cell ; 0.68 mW             ; 0.31 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~115                                                                                           ; Combinational cell ; 0.93 mW             ; 0.45 mW                     ; --                             ; 0.48 mW                       ;
; rv_alu_64ic:alu|result[58]~91                                                                                            ; Combinational cell ; 0.28 mW             ; 0.18 mW                     ; --                             ; 0.10 mW                       ;
; rv_mux2_64:opa_mux|out[58]~74                                                                                            ; Combinational cell ; 1.32 mW             ; 0.25 mW                     ; --                             ; 1.07 mW                       ;
; rv_alu_64ic:alu|result[58]~92                                                                                            ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w58_n0_mux_dataout~0              ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[58]~5                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~61                                                                                                 ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~62                                                                                                 ; Combinational cell ; 0.37 mW             ; 0.37 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~116                                                                                           ; Combinational cell ; 0.85 mW             ; 0.49 mW                     ; --                             ; 0.36 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~117                                                                                           ; Combinational cell ; 1.13 mW             ; 0.33 mW                     ; --                             ; 0.81 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~118                                                                                           ; Combinational cell ; 0.93 mW             ; 0.33 mW                     ; --                             ; 0.61 mW                       ;
; rv_alu_64ic:alu|result[59]~93                                                                                            ; Combinational cell ; 0.53 mW             ; 0.45 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~119                                                                                           ; Combinational cell ; 1.09 mW             ; 0.27 mW                     ; --                             ; 0.81 mW                       ;
; rv_alu_64ic:alu|result[59]~94                                                                                            ; Combinational cell ; 0.20 mW             ; 0.11 mW                     ; --                             ; 0.09 mW                       ;
; rv_mux2_64:opa_mux|out[59]~75                                                                                            ; Combinational cell ; 1.07 mW             ; 0.10 mW                     ; --                             ; 0.97 mW                       ;
; rv_alu_64ic:alu|result[59]~95                                                                                            ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w59_n0_mux_dataout~0              ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[59]~6                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~63                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~64                                                                                                 ; Combinational cell ; 0.35 mW             ; 0.35 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~120                                                                                           ; Combinational cell ; 0.77 mW             ; 0.41 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|result[60]~96                                                                                            ; Combinational cell ; 0.40 mW             ; 0.31 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~121                                                                                           ; Combinational cell ; 0.88 mW             ; 0.42 mW                     ; --                             ; 0.47 mW                       ;
; rv_alu_64ic:alu|result[60]~97                                                                                            ; Combinational cell ; 0.48 mW             ; 0.40 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~122                                                                                           ; Combinational cell ; 1.16 mW             ; 0.24 mW                     ; --                             ; 0.92 mW                       ;
; rv_alu_64ic:alu|result[60]~98                                                                                            ; Combinational cell ; 0.42 mW             ; 0.33 mW                     ; --                             ; 0.09 mW                       ;
; rv_mux2_64:opa_mux|out[60]~76                                                                                            ; Combinational cell ; 0.90 mW             ; 0.06 mW                     ; --                             ; 0.84 mW                       ;
; rv_alu_64ic:alu|result[60]~99                                                                                            ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w60_n0_mux_dataout~0              ; Combinational cell ; 0.60 mW             ; 0.60 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[60]~7                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~65                                                                                                 ; Combinational cell ; 0.16 mW             ; 0.16 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~66                                                                                                 ; Combinational cell ; 0.33 mW             ; 0.33 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[29]~77                                                                                            ; Combinational cell ; 0.64 mW             ; 0.11 mW                     ; --                             ; 0.54 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~123                                                                                           ; Combinational cell ; 0.85 mW             ; 0.29 mW                     ; --                             ; 0.56 mW                       ;
; rv_alu_64ic:alu|result[19]~100                                                                                           ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|result[19]~101                                                                                           ; Combinational cell ; 0.04 mW             ; 0.00 mW                     ; --                             ; 0.03 mW                       ;
; rv_alu_64ic:alu|result[29]~102                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[19]~103                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[19]~104                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[29]~105                                                                                           ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[29]~106                                                                                           ; Combinational cell ; 0.08 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w29_n0_mux_dataout~0              ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[29]~8                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~67                                                                                                 ; Combinational cell ; 0.63 mW             ; 0.63 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[30]~78                                                                                            ; Combinational cell ; 0.57 mW             ; 0.10 mW                     ; --                             ; 0.47 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~124                                                                                           ; Combinational cell ; 0.86 mW             ; 0.33 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|result[30]~107                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[30]~108                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[30]~109                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w30_n0_mux_dataout~0              ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[30]~9                                                                                        ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~68                                                                                                 ; Combinational cell ; 0.41 mW             ; 0.41 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[31]~79                                                                                            ; Combinational cell ; 0.64 mW             ; 0.10 mW                     ; --                             ; 0.54 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~125                                                                                           ; Combinational cell ; 0.75 mW             ; 0.37 mW                     ; --                             ; 0.38 mW                       ;
; rv_alu_64ic:alu|result[31]~110                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[31]~111                                                                                           ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[31]~112                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w31_n0_mux_dataout~0              ; Combinational cell ; 0.68 mW             ; 0.68 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[31]~10                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~69                                                                                                 ; Combinational cell ; 0.60 mW             ; 0.60 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~113                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~114                                                                                           ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|result[38]~115                                                                                           ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|result[38]~116                                                                                           ; Combinational cell ; 0.03 mW             ; 0.00 mW                     ; --                             ; 0.03 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~126                                                                                           ; Combinational cell ; 1.25 mW             ; 0.43 mW                     ; --                             ; 0.83 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~127                                                                                           ; Combinational cell ; 0.49 mW             ; 0.48 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|result[32]~117                                                                                           ; Combinational cell ; 0.02 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~118                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~119                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~120                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[32]~121                                                                                           ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[32]~80                                                                                            ; Combinational cell ; 0.95 mW             ; 0.25 mW                     ; --                             ; 0.70 mW                       ;
; rv_alu_64ic:alu|result[32]~122                                                                                           ; Combinational cell ; 0.28 mW             ; 0.14 mW                     ; --                             ; 0.14 mW                       ;
; rv_alu_64ic:alu|result[32]~123                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w32_n0_mux_dataout~0              ; Combinational cell ; 0.33 mW             ; 0.33 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[32]~11                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~70                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~71                                                                                                 ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[36]~124                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[36]~125                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[36]~81                                                                                            ; Combinational cell ; 0.86 mW             ; 0.14 mW                     ; --                             ; 0.72 mW                       ;
; rv_alu_64ic:alu|result[36]~126                                                                                           ; Combinational cell ; 0.22 mW             ; 0.13 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[36]~127                                                                                           ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w36_n0_mux_dataout~0              ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[36]~12                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~72                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~73                                                                                                 ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[37]~128                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[37]~129                                                                                           ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[37]~82                                                                                            ; Combinational cell ; 1.08 mW             ; 0.12 mW                     ; --                             ; 0.95 mW                       ;
; rv_alu_64ic:alu|result[37]~130                                                                                           ; Combinational cell ; 0.22 mW             ; 0.14 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[37]~131                                                                                           ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w37_n0_mux_dataout~0              ; Combinational cell ; 0.34 mW             ; 0.34 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[37]~13                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~74                                                                                                 ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~75                                                                                                 ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~128                                                                                           ; Combinational cell ; 0.80 mW             ; 0.39 mW                     ; --                             ; 0.41 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~129                                                                                           ; Combinational cell ; 0.76 mW             ; 0.24 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|result[38]~132                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~133                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[38]~83                                                                                            ; Combinational cell ; 0.68 mW             ; 0.06 mW                     ; --                             ; 0.62 mW                       ;
; rv_alu_64ic:alu|result[38]~134                                                                                           ; Combinational cell ; 0.74 mW             ; 0.32 mW                     ; --                             ; 0.42 mW                       ;
; rv_alu_64ic:alu|result[38]~135                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w38_n0_mux_dataout~0              ; Combinational cell ; 0.43 mW             ; 0.43 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[38]~14                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~76                                                                                                 ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~77                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~130                                                                                           ; Combinational cell ; 1.16 mW             ; 0.49 mW                     ; --                             ; 0.67 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~131                                                                                           ; Combinational cell ; 0.80 mW             ; 0.41 mW                     ; --                             ; 0.39 mW                       ;
; rv_alu_64ic:alu|result[39]~136                                                                                           ; Combinational cell ; 0.21 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[39]~137                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[39]~84                                                                                            ; Combinational cell ; 0.86 mW             ; 0.24 mW                     ; --                             ; 0.62 mW                       ;
; rv_alu_64ic:alu|result[39]~138                                                                                           ; Combinational cell ; 0.25 mW             ; 0.16 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[39]~139                                                                                           ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w39_n0_mux_dataout~0              ; Combinational cell ; 0.46 mW             ; 0.46 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[39]~15                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~78                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~79                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[43]~140                                                                                           ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.01 mW                       ;
; rv_alu_64ic:alu|result[43]~141                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[43]~85                                                                                            ; Combinational cell ; 0.73 mW             ; 0.15 mW                     ; --                             ; 0.58 mW                       ;
; rv_alu_64ic:alu|result[43]~142                                                                                           ; Combinational cell ; 0.35 mW             ; 0.22 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|result[43]~143                                                                                           ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w43_n0_mux_dataout~0              ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[43]~16                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~80                                                                                                 ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~81                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[44]~144                                                                                           ; Combinational cell ; 0.96 mW             ; 0.26 mW                     ; --                             ; 0.70 mW                       ;
; rv_alu_64ic:alu|result[44]~145                                                                                           ; Combinational cell ; 0.03 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[44]~86                                                                                            ; Combinational cell ; 0.34 mW             ; 0.23 mW                     ; --                             ; 0.11 mW                       ;
; rv_alu_64ic:alu|result[44]~146                                                                                           ; Combinational cell ; 0.47 mW             ; 0.20 mW                     ; --                             ; 0.28 mW                       ;
; rv_alu_64ic:alu|result[44]~147                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w44_n0_mux_dataout~0              ; Combinational cell ; 0.54 mW             ; 0.54 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[44]~17                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~82                                                                                                 ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~83                                                                                                 ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~132                                                                                           ; Combinational cell ; 0.79 mW             ; 0.35 mW                     ; --                             ; 0.44 mW                       ;
; rv_alu_64ic:alu|result[45]~148                                                                                           ; Combinational cell ; 1.60 mW             ; 0.19 mW                     ; --                             ; 1.41 mW                       ;
; rv_alu_64ic:alu|result[45]~149                                                                                           ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[45]~87                                                                                            ; Combinational cell ; 1.19 mW             ; 0.25 mW                     ; --                             ; 0.94 mW                       ;
; rv_alu_64ic:alu|result[45]~150                                                                                           ; Combinational cell ; 0.24 mW             ; 0.16 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[45]~151                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w45_n0_mux_dataout~0              ; Combinational cell ; 0.56 mW             ; 0.56 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[45]~18                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~84                                                                                                 ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~85                                                                                                 ; Combinational cell ; 0.35 mW             ; 0.35 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~133                                                                                           ; Combinational cell ; 0.43 mW             ; 0.33 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|result[46]~152                                                                                           ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[46]~88                                                                                            ; Combinational cell ; 0.83 mW             ; 0.31 mW                     ; --                             ; 0.53 mW                       ;
; rv_alu_64ic:alu|result[46]~153                                                                                           ; Combinational cell ; 0.87 mW             ; 0.17 mW                     ; --                             ; 0.70 mW                       ;
; rv_alu_64ic:alu|result[46]~154                                                                                           ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[46]~155                                                                                           ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[46]~156                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w46_n0_mux_dataout~0              ; Combinational cell ; 0.56 mW             ; 0.56 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[46]~19                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~86                                                                                                 ; Combinational cell ; 0.72 mW             ; 0.72 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w8_n0_mux_dataout~0               ; Combinational cell ; 0.77 mW             ; 0.71 mW                     ; --                             ; 0.06 mW                       ;
; rv_reg:registers|regs~87                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~88                                                                                                 ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~89                                                                                                 ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w9_n0_mux_dataout~0               ; Combinational cell ; 1.61 mW             ; 0.52 mW                     ; --                             ; 1.09 mW                       ;
; rv_reg:registers|regs~90                                                                                                 ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~91                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~92                                                                                                 ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w10_n0_mux_dataout~0              ; Combinational cell ; 0.54 mW             ; 0.54 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~93                                                                                                 ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~94                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~95                                                                                                 ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w11_n0_mux_dataout~0              ; Combinational cell ; 0.59 mW             ; 0.59 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~96                                                                                                 ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~97                                                                                                 ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~98                                                                                                 ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w15_n0_mux_dataout~0              ; Combinational cell ; 0.62 mW             ; 0.62 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[16]~157                                                                                           ; Combinational cell ; 0.29 mW             ; 0.21 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|result[16]~158                                                                                           ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[16]~159                                                                                           ; Combinational cell ; 0.08 mW             ; 0.07 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w16_n0_mux_dataout~0              ; Combinational cell ; 0.60 mW             ; 0.60 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[16]~20                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~99                                                                                                 ; Combinational cell ; 0.55 mW             ; 0.55 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~134                                                                                           ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[17]~160                                                                                           ; Combinational cell ; 0.52 mW             ; 0.19 mW                     ; --                             ; 0.33 mW                       ;
; rv_alu_64ic:alu|result[17]~161                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[17]~162                                                                                           ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w17_n0_mux_dataout~0              ; Combinational cell ; 0.68 mW             ; 0.68 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[17]~21                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~100                                                                                                ; Combinational cell ; 0.33 mW             ; 0.33 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[18]~163                                                                                           ; Combinational cell ; 0.41 mW             ; 0.17 mW                     ; --                             ; 0.24 mW                       ;
; rv_alu_64ic:alu|result[18]~164                                                                                           ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[18]~165                                                                                           ; Combinational cell ; 0.08 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w18_n0_mux_dataout~0              ; Combinational cell ; 0.58 mW             ; 0.58 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[18]~22                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~101                                                                                                ; Combinational cell ; 0.49 mW             ; 0.49 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[22]~89                                                                                            ; Combinational cell ; 0.65 mW             ; 0.18 mW                     ; --                             ; 0.47 mW                       ;
; rv_alu_64ic:alu|result[22]~166                                                                                           ; Combinational cell ; 0.39 mW             ; 0.29 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|result[22]~167                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[22]~168                                                                                           ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w22_n0_mux_dataout~0              ; Combinational cell ; 0.58 mW             ; 0.58 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[22]~23                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~102                                                                                                ; Combinational cell ; 0.35 mW             ; 0.35 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[23]~90                                                                                            ; Combinational cell ; 0.61 mW             ; 0.13 mW                     ; --                             ; 0.48 mW                       ;
; rv_alu_64ic:alu|result[23]~169                                                                                           ; Combinational cell ; 0.30 mW             ; 0.21 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[23]~170                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[23]~171                                                                                           ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w23_n0_mux_dataout~0              ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[23]~24                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~103                                                                                                ; Combinational cell ; 0.40 mW             ; 0.40 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[24]~91                                                                                            ; Combinational cell ; 0.72 mW             ; 0.07 mW                     ; --                             ; 0.65 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~135                                                                                           ; Combinational cell ; 1.55 mW             ; 0.40 mW                     ; --                             ; 1.15 mW                       ;
; rv_alu_64ic:alu|result[24]~172                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[24]~173                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[24]~174                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w24_n0_mux_dataout~0              ; Combinational cell ; 0.50 mW             ; 0.50 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[24]~25                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~104                                                                                                ; Combinational cell ; 0.43 mW             ; 0.43 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[25]~92                                                                                            ; Combinational cell ; 0.67 mW             ; 0.17 mW                     ; --                             ; 0.49 mW                       ;
; rv_alu_64ic:alu|result[25]~175                                                                                           ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[25]~176                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[25]~177                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w25_n0_mux_dataout~0              ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[25]~26                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~105                                                                                                ; Combinational cell ; 0.46 mW             ; 0.46 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w12_n0_mux_dataout~0              ; Combinational cell ; 0.46 mW             ; 0.46 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~106                                                                                                ; Combinational cell ; 0.09 mW             ; 0.09 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~107                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~108                                                                                                ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w13_n0_mux_dataout~0              ; Combinational cell ; 0.44 mW             ; 0.44 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~109                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~110                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~111                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w14_n0_mux_dataout~0              ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~112                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~113                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~114                                                                                                ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[19]~178                                                                                           ; Combinational cell ; 0.32 mW             ; 0.24 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|result[19]~179                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[19]~180                                                                                           ; Combinational cell ; 0.08 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w19_n0_mux_dataout~0              ; Combinational cell ; 0.32 mW             ; 0.32 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[19]~27                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~115                                                                                                ; Combinational cell ; 0.60 mW             ; 0.60 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[20]~93                                                                                            ; Combinational cell ; 0.48 mW             ; 0.06 mW                     ; --                             ; 0.42 mW                       ;
; rv_alu_64ic:alu|result[20]~181                                                                                           ; Combinational cell ; 0.29 mW             ; 0.20 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[20]~182                                                                                           ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w20_n0_mux_dataout~0              ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[20]~28                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~116                                                                                                ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[21]~94                                                                                            ; Combinational cell ; 0.53 mW             ; 0.06 mW                     ; --                             ; 0.46 mW                       ;
; rv_alu_64ic:alu|result[21]~183                                                                                           ; Combinational cell ; 0.30 mW             ; 0.20 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|LessThan0~116                                                                                            ; Combinational cell ; 0.15 mW             ; 0.15 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[21]~184                                                                                           ; Combinational cell ; 0.01 mW             ; 0.01 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[21]~185                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w21_n0_mux_dataout~0              ; Combinational cell ; 0.33 mW             ; 0.33 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[21]~29                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~117                                                                                                ; Combinational cell ; 0.85 mW             ; 0.85 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~118                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~119                                                                                                ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~120                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~121                                                                                                ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~122                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~123                                                                                                ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~124                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[26]~95                                                                                            ; Combinational cell ; 0.65 mW             ; 0.17 mW                     ; --                             ; 0.48 mW                       ;
; rv_alu_64ic:alu|result[26]~186                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[26]~187                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[26]~188                                                                                           ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w26_n0_mux_dataout~0              ; Combinational cell ; 0.59 mW             ; 0.59 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[26]~30                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~125                                                                                                ; Combinational cell ; 0.39 mW             ; 0.39 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[27]~96                                                                                            ; Combinational cell ; 0.65 mW             ; 0.10 mW                     ; --                             ; 0.55 mW                       ;
; rv_alu_64ic:alu|result[27]~189                                                                                           ; Combinational cell ; 0.06 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~117                                                                                            ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[27]~190                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[27]~191                                                                                           ; Combinational cell ; 0.07 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w27_n0_mux_dataout~0              ; Combinational cell ; 0.62 mW             ; 0.62 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[27]~31                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~126                                                                                                ; Combinational cell ; 0.47 mW             ; 0.47 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[28]~97                                                                                            ; Combinational cell ; 0.67 mW             ; 0.10 mW                     ; --                             ; 0.57 mW                       ;
; rv_alu_64ic:alu|result[28]~192                                                                                           ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~118                                                                                            ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[28]~193                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[28]~194                                                                                           ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w28_n0_mux_dataout~0              ; Combinational cell ; 0.45 mW             ; 0.45 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[28]~32                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~127                                                                                                ; Combinational cell ; 0.61 mW             ; 0.61 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~136                                                                                           ; Combinational cell ; 0.98 mW             ; 0.33 mW                     ; --                             ; 0.65 mW                       ;
; rv_alu_64ic:alu|result[33]~195                                                                                           ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[33]~196                                                                                           ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[33]~98                                                                                            ; Combinational cell ; 0.76 mW             ; 0.19 mW                     ; --                             ; 0.57 mW                       ;
; rv_alu_64ic:alu|result[33]~197                                                                                           ; Combinational cell ; 0.88 mW             ; 0.28 mW                     ; --                             ; 0.60 mW                       ;
; rv_alu_64ic:alu|result[33]~198                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w33_n0_mux_dataout~0              ; Combinational cell ; 0.61 mW             ; 0.61 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[33]~33                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~128                                                                                                ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~129                                                                                                ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[34]~199                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[34]~99                                                                                            ; Combinational cell ; 0.74 mW             ; 0.06 mW                     ; --                             ; 0.68 mW                       ;
; rv_alu_64ic:alu|result[34]~200                                                                                           ; Combinational cell ; 0.66 mW             ; 0.19 mW                     ; --                             ; 0.46 mW                       ;
; rv_alu_64ic:alu|result[34]~201                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w34_n0_mux_dataout~0              ; Combinational cell ; 0.32 mW             ; 0.32 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[34]~34                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~130                                                                                                ; Combinational cell ; 0.10 mW             ; 0.10 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~131                                                                                                ; Combinational cell ; 0.32 mW             ; 0.32 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[35]~202                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[35]~100                                                                                           ; Combinational cell ; 0.97 mW             ; 0.10 mW                     ; --                             ; 0.87 mW                       ;
; rv_alu_64ic:alu|result[35]~203                                                                                           ; Combinational cell ; 0.69 mW             ; 0.16 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|result[35]~204                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w35_n0_mux_dataout~0              ; Combinational cell ; 0.40 mW             ; 0.40 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[35]~35                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~132                                                                                                ; Combinational cell ; 0.41 mW             ; 0.41 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~133                                                                                                ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~137                                                                                           ; Combinational cell ; 1.04 mW             ; 0.45 mW                     ; --                             ; 0.59 mW                       ;
; rv_alu_64ic:alu|result[40]~205                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[40]~206                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[40]~101                                                                                           ; Combinational cell ; 0.47 mW             ; 0.10 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|result[40]~207                                                                                           ; Combinational cell ; 0.30 mW             ; 0.20 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|result[40]~208                                                                                           ; Combinational cell ; 0.04 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w40_n0_mux_dataout~0              ; Combinational cell ; 0.44 mW             ; 0.44 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[40]~36                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~134                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~135                                                                                                ; Combinational cell ; 0.26 mW             ; 0.26 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[41]~209                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[41]~102                                                                                           ; Combinational cell ; 0.61 mW             ; 0.16 mW                     ; --                             ; 0.45 mW                       ;
; rv_alu_64ic:alu|result[41]~210                                                                                           ; Combinational cell ; 0.71 mW             ; 0.16 mW                     ; --                             ; 0.55 mW                       ;
; rv_alu_64ic:alu|result[41]~211                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w41_n0_mux_dataout~0              ; Combinational cell ; 0.36 mW             ; 0.36 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[41]~37                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~136                                                                                                ; Combinational cell ; 0.30 mW             ; 0.30 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~137                                                                                                ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[42]~212                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.01 mW                       ;
; rv_mux2_64:opa_mux|out[42]~103                                                                                           ; Combinational cell ; 0.45 mW             ; 0.10 mW                     ; --                             ; 0.35 mW                       ;
; rv_alu_64ic:alu|result[42]~213                                                                                           ; Combinational cell ; 0.49 mW             ; 0.20 mW                     ; --                             ; 0.29 mW                       ;
; rv_alu_64ic:alu|result[42]~214                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.01 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w42_n0_mux_dataout~0              ; Combinational cell ; 0.42 mW             ; 0.42 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[42]~38                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~138                                                                                                ; Combinational cell ; 0.11 mW             ; 0.11 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~139                                                                                                ; Combinational cell ; 0.21 mW             ; 0.21 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|ShiftLeft0~138                                                                                           ; Combinational cell ; 0.56 mW             ; 0.45 mW                     ; --                             ; 0.12 mW                       ;
; rv_alu_64ic:alu|result[47]~215                                                                                           ; Combinational cell ; 0.18 mW             ; 0.18 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[47]~104                                                                                           ; Combinational cell ; 0.84 mW             ; 0.12 mW                     ; --                             ; 0.72 mW                       ;
; rv_alu_64ic:alu|result[47]~216                                                                                           ; Combinational cell ; 0.61 mW             ; 0.16 mW                     ; --                             ; 0.45 mW                       ;
; rv_alu_64ic:alu|result[47]~217                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[47]~218                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[47]~219                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w47_n0_mux_dataout~0              ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[47]~39                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~140                                                                                                ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[48]~220                                                                                           ; Combinational cell ; 0.67 mW             ; 0.30 mW                     ; --                             ; 0.38 mW                       ;
; rv_alu_64ic:alu|result[48]~221                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[48]~222                                                                                           ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[48]~105                                                                                           ; Combinational cell ; 0.96 mW             ; 0.12 mW                     ; --                             ; 0.84 mW                       ;
; rv_alu_64ic:alu|result[48]~223                                                                                           ; Combinational cell ; 0.12 mW             ; 0.12 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[48]~224                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w48_n0_mux_dataout~0              ; Combinational cell ; 0.68 mW             ; 0.68 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[48]~40                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~141                                                                                                ; Combinational cell ; 0.58 mW             ; 0.58 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[49]~225                                                                                           ; Combinational cell ; 0.61 mW             ; 0.47 mW                     ; --                             ; 0.14 mW                       ;
; rv_alu_64ic:alu|result[49]~226                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[49]~227                                                                                           ; Combinational cell ; 0.47 mW             ; 0.47 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[49]~106                                                                                           ; Combinational cell ; 1.17 mW             ; 0.08 mW                     ; --                             ; 1.08 mW                       ;
; rv_alu_64ic:alu|result[49]~228                                                                                           ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[49]~229                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w49_n0_mux_dataout~0              ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[49]~41                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~142                                                                                                ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~143                                                                                                ; Combinational cell ; 0.23 mW             ; 0.23 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[54]~230                                                                                           ; Combinational cell ; 0.45 mW             ; 0.35 mW                     ; --                             ; 0.10 mW                       ;
; rv_alu_64ic:alu|result[54]~231                                                                                           ; Combinational cell ; 0.28 mW             ; 0.14 mW                     ; --                             ; 0.15 mW                       ;
; rv_mux2_64:opa_mux|out[54]~107                                                                                           ; Combinational cell ; 1.69 mW             ; 0.19 mW                     ; --                             ; 1.49 mW                       ;
; rv_alu_64ic:alu|result[54]~232                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w54_n0_mux_dataout~0              ; Combinational cell ; 0.46 mW             ; 0.46 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[54]~42                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~144                                                                                                ; Combinational cell ; 0.40 mW             ; 0.40 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~145                                                                                                ; Combinational cell ; 0.27 mW             ; 0.27 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[55]~233                                                                                           ; Combinational cell ; 0.75 mW             ; 0.33 mW                     ; --                             ; 0.42 mW                       ;
; rv_alu_64ic:alu|result[55]~234                                                                                           ; Combinational cell ; 0.46 mW             ; 0.38 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|result[55]~235                                                                                           ; Combinational cell ; 0.38 mW             ; 0.38 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[55]~108                                                                                           ; Combinational cell ; 0.62 mW             ; 0.10 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|result[55]~236                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[55]~237                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w55_n0_mux_dataout~0              ; Combinational cell ; 0.19 mW             ; 0.19 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[55]~43                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~146                                                                                                ; Combinational cell ; 0.13 mW             ; 0.13 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~147                                                                                                ; Combinational cell ; 0.28 mW             ; 0.28 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[56]~238                                                                                           ; Combinational cell ; 0.45 mW             ; 0.36 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[56]~239                                                                                           ; Combinational cell ; 0.43 mW             ; 0.34 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[56]~240                                                                                           ; Combinational cell ; 0.41 mW             ; 0.40 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[56]~109                                                                                           ; Combinational cell ; 0.53 mW             ; 0.06 mW                     ; --                             ; 0.47 mW                       ;
; rv_alu_64ic:alu|result[56]~241                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[56]~242                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w56_n0_mux_dataout~0              ; Combinational cell ; 0.44 mW             ; 0.44 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[56]~44                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~148                                                                                                ; Combinational cell ; 0.32 mW             ; 0.32 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~149                                                                                                ; Combinational cell ; 0.31 mW             ; 0.31 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[61]~243                                                                                           ; Combinational cell ; 0.47 mW             ; 0.39 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|result[61]~244                                                                                           ; Combinational cell ; 0.69 mW             ; 0.45 mW                     ; --                             ; 0.24 mW                       ;
; rv_alu_64ic:alu|result[61]~245                                                                                           ; Combinational cell ; 0.25 mW             ; 0.17 mW                     ; --                             ; 0.08 mW                       ;
; rv_mux2_64:opa_mux|out[61]~110                                                                                           ; Combinational cell ; 0.81 mW             ; 0.25 mW                     ; --                             ; 0.57 mW                       ;
; rv_alu_64ic:alu|result[61]~246                                                                                           ; Combinational cell ; 0.08 mW             ; 0.08 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w61_n0_mux_dataout~0              ; Combinational cell ; 0.49 mW             ; 0.49 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[61]~45                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~150                                                                                                ; Combinational cell ; 0.14 mW             ; 0.14 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~151                                                                                                ; Combinational cell ; 0.22 mW             ; 0.22 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[62]~247                                                                                           ; Combinational cell ; 0.40 mW             ; 0.29 mW                     ; --                             ; 0.11 mW                       ;
; rv_alu_64ic:alu|result[62]~248                                                                                           ; Combinational cell ; 1.01 mW             ; 0.49 mW                     ; --                             ; 0.52 mW                       ;
; rv_alu_64ic:alu|result[62]~249                                                                                           ; Combinational cell ; 0.38 mW             ; 0.30 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|result[62]~250                                                                                           ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[62]~251                                                                                           ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[62]~252                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w62_n0_mux_dataout~0              ; Combinational cell ; 0.51 mW             ; 0.51 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[62]~46                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~152                                                                                                ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~153                                                                                                ; Combinational cell ; 0.20 mW             ; 0.20 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[63]~253                                                                                           ; Combinational cell ; 0.84 mW             ; 0.47 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|result[63]~254                                                                                           ; Combinational cell ; 0.45 mW             ; 0.37 mW                     ; --                             ; 0.08 mW                       ;
; rv_alu_64ic:alu|result[63]~255                                                                                           ; Combinational cell ; 0.38 mW             ; 0.30 mW                     ; --                             ; 0.09 mW                       ;
; rv_alu_64ic:alu|result[63]~256                                                                                           ; Combinational cell ; 0.25 mW             ; 0.25 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[63]~257                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[63]~258                                                                                           ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w63_n0_mux_dataout~0              ; Combinational cell ; 0.54 mW             ; 0.54 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:pc_adder|result[63]~47                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~154                                                                                                ; Combinational cell ; 0.29 mW             ; 0.29 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs~155                                                                                                ; Combinational cell ; 0.17 mW             ; 0.17 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Mux42~5                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[16]~259                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|pc_sel[0]~0                                                                                               ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_pc:pc_reg|pc[21]~1                                                                                                    ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[17]~260                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[18]~261                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[19]~262                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[20]~263                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[21]~264                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[22]~265                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[23]~266                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[24]~267                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[25]~268                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[26]~269                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[27]~270                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[28]~271                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[29]~272                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[30]~273                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[31]~274                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[49]~275                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[50]~276                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[51]~277                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[52]~278                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[53]~279                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[54]~280                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[55]~281                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[56]~282                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[57]~283                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[58]~284                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[59]~285                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[60]~286                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[61]~287                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[62]~288                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[63]~289                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[32]~290                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[33]~291                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[34]~292                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[35]~293                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[36]~294                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[37]~295                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[38]~296                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[39]~297                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[40]~298                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[41]~299                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[42]~300                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[43]~301                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[44]~302                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[45]~303                                                                                           ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1071w[2]~0              ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[1]~304                                                                                            ; Combinational cell ; 43.89 mW            ; 0.03 mW                     ; --                             ; 43.86 mW                      ;
; rv_alu_64ic:alu|result[2]~305                                                                                            ; Combinational cell ; 0.56 mW             ; 0.00 mW                     ; --                             ; 0.56 mW                       ;
; rv_alu_64ic:alu|result[3]~306                                                                                            ; Combinational cell ; 45.23 mW            ; 0.05 mW                     ; --                             ; 45.18 mW                      ;
; rv_alu_64ic:alu|result[4]~307                                                                                            ; Combinational cell ; 0.30 mW             ; 0.00 mW                     ; --                             ; 0.30 mW                       ;
; rv_alu_64ic:alu|result[5]~308                                                                                            ; Combinational cell ; 0.37 mW             ; 0.00 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|result[6]~309                                                                                            ; Combinational cell ; 0.16 mW             ; 0.00 mW                     ; --                             ; 0.16 mW                       ;
; rv_alu_64ic:alu|result[7]~310                                                                                            ; Combinational cell ; 0.06 mW             ; 0.00 mW                     ; --                             ; 0.06 mW                       ;
; rv_alu_64ic:alu|result[8]~311                                                                                            ; Combinational cell ; 0.32 mW             ; 0.00 mW                     ; --                             ; 0.32 mW                       ;
; rv_alu_64ic:alu|result[9]~312                                                                                            ; Combinational cell ; 0.41 mW             ; 0.00 mW                     ; --                             ; 0.41 mW                       ;
; rv_alu_64ic:alu|result[10]~313                                                                                           ; Combinational cell ; 0.35 mW             ; 0.00 mW                     ; --                             ; 0.35 mW                       ;
; rv_alu_64ic:alu|result[11]~314                                                                                           ; Combinational cell ; 0.37 mW             ; 0.00 mW                     ; --                             ; 0.37 mW                       ;
; rv_alu_64ic:alu|result[12]~315                                                                                           ; Combinational cell ; 0.34 mW             ; 0.00 mW                     ; --                             ; 0.34 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1084w[2]~0              ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1092w[2]~0              ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1100w[2]~0              ; Combinational cell ; 24.24 mW            ; 0.25 mW                     ; --                             ; 23.98 mW                      ;
; rv_alu_64ic:alu|result[13]~316                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|result[14]~317                                                                                           ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[2]~111                                                                                            ; Combinational cell ; 0.08 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[3]~112                                                                                            ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[5]~113                                                                                            ; Combinational cell ; 0.23 mW             ; 0.08 mW                     ; --                             ; 0.15 mW                       ;
; rv_mux2_64:opa_mux|out[6]~114                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[7]~115                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opa_mux|out[15]~116                                                                                           ; Combinational cell ; 0.48 mW             ; 0.06 mW                     ; --                             ; 0.42 mW                       ;
; rv_mux2_64:opa_mux|out[14]~117                                                                                           ; Combinational cell ; 0.53 mW             ; 0.06 mW                     ; --                             ; 0.47 mW                       ;
; rv_mux2_64:opa_mux|out[13]~118                                                                                           ; Combinational cell ; 0.71 mW             ; 0.21 mW                     ; --                             ; 0.50 mW                       ;
; rv_mux2_64:opa_mux|out[8]~119                                                                                            ; Combinational cell ; 0.21 mW             ; 0.00 mW                     ; --                             ; 0.21 mW                       ;
; rv_mux2_64:opa_mux|out[9]~120                                                                                            ; Combinational cell ; 0.30 mW             ; 0.00 mW                     ; --                             ; 0.30 mW                       ;
; rv_mux2_64:opa_mux|out[10]~121                                                                                           ; Combinational cell ; 0.39 mW             ; 0.07 mW                     ; --                             ; 0.32 mW                       ;
; rv_mux2_64:opa_mux|out[11]~122                                                                                           ; Combinational cell ; 0.50 mW             ; 0.07 mW                     ; --                             ; 0.44 mW                       ;
; rv_mux2_64:opa_mux|out[12]~123                                                                                           ; Combinational cell ; 0.35 mW             ; 0.06 mW                     ; --                             ; 0.29 mW                       ;
; rv_mux2_64:opa_mux|out[16]~124                                                                                           ; Combinational cell ; 0.51 mW             ; 0.10 mW                     ; --                             ; 0.41 mW                       ;
; rv_mux2_64:opa_mux|out[17]~125                                                                                           ; Combinational cell ; 0.54 mW             ; 0.06 mW                     ; --                             ; 0.48 mW                       ;
; rv_mux2_64:opa_mux|out[18]~126                                                                                           ; Combinational cell ; 0.48 mW             ; 0.07 mW                     ; --                             ; 0.41 mW                       ;
; rv_mux2_64:opa_mux|out[19]~127                                                                                           ; Combinational cell ; 0.62 mW             ; 0.24 mW                     ; --                             ; 0.39 mW                       ;
; rv_decode_64ic:decode|R2_idx[3]~14                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~39                                                                                                 ; Combinational cell ; 0.13 mW             ; 0.04 mW                     ; --                             ; 0.09 mW                       ;
; rv_cs_64ic:csg|Equal0~40                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~41                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~42                                                                                                 ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~43                                                                                                 ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_cs_64ic:csg|Equal0~44                                                                                                 ; Combinational cell ; 0.05 mW             ; 0.05 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[9]~113                                                                                            ; Combinational cell ; 0.06 mW             ; 0.06 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[9]~114                                                                                            ; Combinational cell ; 0.01 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[9]~115                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[8]~116                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[8]~117                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[3]~118                                                                                            ; Combinational cell ; 0.46 mW             ; 0.06 mW                     ; --                             ; 0.40 mW                       ;
; rv_mux2_64:opb_mux|out[3]~119                                                                                            ; Combinational cell ; 0.49 mW             ; 0.06 mW                     ; --                             ; 0.43 mW                       ;
; rv_mux2_64:opb_mux|out[2]~120                                                                                            ; Combinational cell ; 0.05 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[2]~121                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[1]~122                                                                                            ; Combinational cell ; 0.52 mW             ; 0.10 mW                     ; --                             ; 0.42 mW                       ;
; rv_mux2_64:opb_mux|out[1]~123                                                                                            ; Combinational cell ; 0.36 mW             ; 0.06 mW                     ; --                             ; 0.30 mW                       ;
; rv_mux2_64:opb_mux|out[0]~124                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[0]~125                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~126                                                                                           ; Combinational cell ; 0.02 mW             ; 0.02 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux2_64:opb_mux|out[12]~127                                                                                           ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[0]~4                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_mux3_64:pc_in_mux|out[0]~5                                                                                            ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_alu_64ic:alu|LessThan0~119                                                                                            ; Combinational cell ; 0.07 mW             ; 0.07 mW                     ; --                             ; 0.00 mW                       ;
; gpio_out[0]                                                                                                              ; I/O                ; 0.01 mW             ; 0.00 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; gpio_out[1]                                                                                                              ; I/O                ; 0.11 mW             ; 0.10 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; gpio_out[2]                                                                                                              ; I/O                ; 0.01 mW             ; 0.00 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; gpio_out[3]                                                                                                              ; I/O                ; 0.11 mW             ; 0.10 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; gpio_out[4]                                                                                                              ; I/O                ; 0.01 mW             ; 0.00 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; gpio_out[5]                                                                                                              ; I/O                ; 0.11 mW             ; 0.10 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; gpio_out[6]                                                                                                              ; I/O                ; 0.01 mW             ; 0.00 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; gpio_out[7]                                                                                                              ; I/O                ; 0.11 mW             ; 0.10 mW                     ; 0.01 mW                        ; 0.00 mW                       ;
; clk                                                                                                                      ; I/O                ; 0.08 mW             ; 0.00 mW                     ; 0.08 mW                        ; 0.00 mW                       ;
; rst_n                                                                                                                    ; I/O                ; 0.15 mW             ; 0.00 mW                     ; 0.08 mW                        ; 0.07 mW                       ;
; c_en                                                                                                                     ; I/O                ; 0.09 mW             ; 0.00 mW                     ; 0.09 mW                        ; 0.00 mW                       ;
; ~QUARTUS_CREATED_GND~I                                                                                                   ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; clk~inputCLKENA0                                                                                                         ; Clock enable block ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][15]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][15]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][15]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][15]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][15]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][15]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][15]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][15]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][15]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][15]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[0]~feeder                  ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][0]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][0]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][0]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][1]~feeder                                                                                       ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][1]~feeder                                                                                       ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][1]~feeder                                                                                      ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][1]~feeder                                                                                       ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][1]~feeder                                                                                       ; Combinational cell ; 0.04 mW             ; 0.04 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][1]~feeder                                                                                       ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][1]~feeder                                                                                      ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][1]~feeder                                                                                       ; Combinational cell ; 0.03 mW             ; 0.03 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][2]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][2]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][2]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][2]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][2]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][2]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][2]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][2]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][3]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][3]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][3]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][3]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][3]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][3]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][3]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][3]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][4]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][4]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][4]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][5]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][5]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][5]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][6]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][6]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][6]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][6]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][6]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][6]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][6]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][7]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][7]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][7]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][7]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][7]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][7]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][7]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][7]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][50]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][50]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][50]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][50]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][50]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][50]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][51]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][51]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][51]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][51]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][51]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][51]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][51]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[11][51]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][51]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][51]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][52]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][52]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][52]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][52]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][52]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][52]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][52]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][52]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][52]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][53]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][53]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][53]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][53]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][53]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][53]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][53]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][53]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][57]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][57]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][57]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][58]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][58]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][58]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][58]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][58]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][58]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][58]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][58]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][58]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][59]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][59]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][59]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][59]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][59]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][59]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][59]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][59]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][59]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][60]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][60]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][60]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][60]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][60]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][60]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][60]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][60]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][60]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][60]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][60]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][60]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][60]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][29]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][29]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][29]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][29]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][29]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][29]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][30]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][30]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][30]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][30]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][30]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][30]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][31]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][31]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][31]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][31]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][31]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][31]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][32]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][32]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][32]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][32]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][32]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][32]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][32]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][32]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][36]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][36]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][36]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][36]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][36]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][36]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][36]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][36]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][36]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][37]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][37]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][37]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][38]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][38]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][38]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][38]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][38]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][38]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][38]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][38]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][39]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][39]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][39]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][39]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][39]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][39]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][39]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][39]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][39]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][39]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][39]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][39]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][43]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][43]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][43]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][43]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][43]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][43]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][44]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][44]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][44]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][44]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][44]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][44]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][45]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][45]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][45]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][45]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][45]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][45]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][45]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][45]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][45]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][46]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][46]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][46]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][46]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][46]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][8]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][8]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][8]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][9]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][9]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][9]~feeder                                                                                       ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][9]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][9]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][9]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][10]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][10]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][10]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][10]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][10]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][10]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][10]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][10]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][11]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][11]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][11]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][11]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][11]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][11]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][16]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[1][16]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][16]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][17]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][17]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][17]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][17]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][18]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][18]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][18]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][18]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][18]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][18]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][18]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][18]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][18]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][22]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[28][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][22]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][22]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][22]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][22]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][22]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][23]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][23]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][23]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][23]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][23]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][24]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][24]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][24]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][25]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][25]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][25]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][25]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][25]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][25]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][12]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][12]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][12]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][12]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][12]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][12]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][12]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][12]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][12]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][12]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][13]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][13]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][13]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][13]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][13]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][14]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][14]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][14]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][14]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][14]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][14]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][14]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][14]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][19]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][19]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][19]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][19]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][19]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][20]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][20]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][20]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][20]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][20]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][20]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][20]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][20]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][21]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][21]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][21]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][21]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][21]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][21]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][21]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][21]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][26]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][26]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][26]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][26]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][26]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][26]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][26]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][27]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][27]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][27]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][27]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][27]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][27]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][27]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][28]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][28]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][28]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][28]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][28]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[6][28]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][33]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][33]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][33]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][33]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][33]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][33]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][34]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][34]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][34]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][34]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][34]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][34]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][34]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][34]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][34]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][34]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][34]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[26][34]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][35]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][35]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][35]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][40]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][40]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][40]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][40]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][40]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][40]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][41]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][41]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][41]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][41]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][42]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[29][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[15][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][42]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][42]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][42]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][42]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][47]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][47]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][47]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][47]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][47]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][47]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][47]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][47]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][47]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][47]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][48]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][48]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[27][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[25][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][48]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][49]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][49]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][49]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][49]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[10][49]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][49]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][49]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][49]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][54]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[31][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][54]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][54]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][55]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][55]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][55]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][55]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][55]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][55]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][55]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][55]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][55]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][55]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][55]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[13][56]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][56]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][56]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[24][56]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[8][56]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][61]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][61]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][61]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][61]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][61]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][61]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][61]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[3][62]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][62]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[4][62]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[20][62]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[14][62]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[23][62]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[0][62]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[2][62]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[21][62]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[19][62]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[5][62]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[16][62]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[7][62]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[12][63]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[17][63]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[30][63]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[18][63]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[22][63]~feeder                                                                                     ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
; rv_reg:registers|regs[9][63]~feeder                                                                                      ; Combinational cell ; 0.00 mW             ; 0.00 mW                     ; --                             ; 0.00 mW                       ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------------------+-----------------------------+--------------------------------+-------------------------------+
(1) The "Block Thermal Static Power" for all block types except Pins is part of the "Core Static Thermal Power Dissipation" value found on the PowerPlay Power Analyzer-->Summary report panel. The "Core Static Thermal Power Dissipation" also contains the thermal static power dissipated by the routing.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Thermal Power Dissipation by Block Type                                                                                                                                                                           ;
+--------------------+-----------------------------------+-----------------------------+--------------------------------+-------------------------------+-----------------------------------------------------------+
; Block Type         ; Total Thermal Power by Block Type ; Block Thermal Dynamic Power ; Block Thermal Static Power (1) ; Routing Thermal Dynamic Power ; Block Average Toggle Rate (millions of transitions / sec) ;
+--------------------+-----------------------------------+-----------------------------+--------------------------------+-------------------------------+-----------------------------------------------------------+
; M10K block         ; 20.53 mW                          ; 0.00 mW                     ; --                             ; 20.53 mW                      ;   90.192                                                  ;
; Combinational cell ; 1789.20 mW                        ; 366.73 mW                   ; --                             ; 1422.47 mW                    ;  414.000                                                  ;
; Register cell      ; 68.66 mW                          ; 1.50 mW                     ; --                             ; 67.16 mW                      ;   14.576                                                  ;
; I/O                ; 0.79 mW                           ; 0.39 mW                     ; 0.33 mW                        ; 0.07 mW                       ;    0.618                                                  ;
+--------------------+-----------------------------------+-----------------------------+--------------------------------+-------------------------------+-----------------------------------------------------------+
(1) The "Block Thermal Static Power" for all block types except Pins and the Voltage Regulator, if one exists, is part of the "Core Static Thermal Power Dissipation" value found on the PowerPlay Power Analyzer-->Summary report panel. The "Core Static Thermal Power Dissipation" also contains the thermal static power dissipated by the routing.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Thermal Power Dissipation by Hierarchy                                                                                                                                                                                                                                                                           ;
+---------------------------------------------+--------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                  ; Total Thermal Power by Hierarchy (1) ; Block Thermal Dynamic Power (1) ; Block Thermal Static Power (1)(2) ; Routing Thermal Dynamic Power (1) ; Full Hierarchy Name                                                                                               ;
+---------------------------------------------+--------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------+
; |rv_single                                  ; 1879.18 mW (0.79 mW)                 ; 368.62 mW (0.39 mW)             ; 0.33 mW (0.33 mW)                 ; 1510.23 mW (0.07 mW)              ; |rv_single                                                                                                        ;
;     |rv_alu_64ic:alu                        ; 460.67 mW (460.67 mW)                ; 148.83 mW (148.83 mW)           ; --                                ; 311.83 mW (311.83 mW)             ; |rv_single|rv_alu_64ic:alu                                                                                        ;
;     |hard_block:auto_generated_inst         ; 0.00 mW (0.00 mW)                    ; 0.00 mW (0.00 mW)               ; --                                ; 0.00 mW (0.00 mW)                 ; |rv_single|hard_block:auto_generated_inst                                                                         ;
;     |rv_cs_64ic:csg                         ; 121.70 mW (121.70 mW)                ; 13.35 mW (13.35 mW)             ; --                                ; 108.35 mW (108.35 mW)             ; |rv_single|rv_cs_64ic:csg                                                                                         ;
;     |rv_mem_1024:d_mem                      ; 129.44 mW (0.00 mW)                  ; 28.47 mW (0.00 mW)              ; --                                ; 100.97 mW (0.00 mW)               ; |rv_single|rv_mem_1024:d_mem                                                                                      ;
;         |altsyncram:dmem_rtl_0              ; 129.44 mW (0.00 mW)                  ; 28.47 mW (0.00 mW)              ; --                                ; 100.97 mW (0.00 mW)               ; |rv_single|rv_mem_1024:d_mem|altsyncram:dmem_rtl_0                                                                ;
;             |altsyncram_cbv1:auto_generated ; 129.44 mW (68.70 mW)                 ; 28.47 mW (0.52 mW)              ; --                                ; 100.97 mW (68.17 mW)              ; |rv_single|rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated                                 ;
;                 |decode_8la:decode2         ; 24.38 mW (24.38 mW)                  ; 0.40 mW (0.40 mW)               ; --                                ; 23.98 mW (23.98 mW)               ; |rv_single|rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2              ;
;                 |mux_bhb:mux3               ; 36.36 mW (36.36 mW)                  ; 27.55 mW (27.55 mW)             ; --                                ; 8.81 mW (8.81 mW)                 ; |rv_single|rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3                    ;
;     |rv_decode_64ic:decode                  ; 234.85 mW (234.85 mW)                ; 17.25 mW (17.25 mW)             ; --                                ; 217.61 mW (217.61 mW)             ; |rv_single|rv_decode_64ic:decode                                                                                  ;
;     |rv_instr_mem:inst_mem                  ; 51.93 mW (0.00 mW)                   ; 4.25 mW (0.00 mW)               ; --                                ; 47.68 mW (0.00 mW)                ; |rv_single|rv_instr_mem:inst_mem                                                                                  ;
;         |altsyncram:instr_mem_rtl_0         ; 51.93 mW (0.00 mW)                   ; 4.25 mW (0.00 mW)               ; --                                ; 47.68 mW (0.00 mW)                ; |rv_single|rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0                                                       ;
;             |altsyncram_d3e1:auto_generated ; 51.93 mW (12.62 mW)                  ; 4.25 mW (0.00 mW)               ; --                                ; 47.68 mW (12.62 mW)               ; |rv_single|rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated                        ;
;                 |mux_ahb:mux2               ; 39.32 mW (39.32 mW)                  ; 4.25 mW (4.25 mW)               ; --                                ; 35.06 mW (35.06 mW)               ; |rv_single|rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2           ;
;                 |decode_61a:rden_decode     ; 0.00 mW (0.00 mW)                    ; 0.00 mW (0.00 mW)               ; --                                ; 0.00 mW (0.00 mW)                 ; |rv_single|rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode ;
;     |rv_mux2_64:opa_mux                     ; 165.64 mW (165.64 mW)                ; 13.84 mW (13.84 mW)             ; --                                ; 151.81 mW (151.81 mW)             ; |rv_single|rv_mux2_64:opa_mux                                                                                     ;
;     |rv_mux2_64:opb_mux                     ; 106.23 mW (106.23 mW)                ; 9.81 mW (9.81 mW)               ; --                                ; 96.43 mW (96.43 mW)               ; |rv_single|rv_mux2_64:opb_mux                                                                                     ;
;     |rv_alu_64ic:pc_adder                   ; 7.75 mW (7.75 mW)                    ; 0.24 mW (0.24 mW)               ; --                                ; 7.51 mW (7.51 mW)                 ; |rv_single|rv_alu_64ic:pc_adder                                                                                   ;
;     |rv_mux3_64:pc_in_mux                   ; 252.17 mW (252.17 mW)                ; 1.10 mW (1.10 mW)               ; --                                ; 251.07 mW (251.07 mW)             ; |rv_single|rv_mux3_64:pc_in_mux                                                                                   ;
;     |rv_pc:pc_reg                           ; 5.58 mW (5.58 mW)                    ; 0.53 mW (0.53 mW)               ; --                                ; 5.05 mW (5.05 mW)                 ; |rv_single|rv_pc:pc_reg                                                                                           ;
;     |rv_reg:registers                       ; 342.42 mW (342.42 mW)                ; 130.57 mW (130.57 mW)           ; --                                ; 211.85 mW (211.85 mW)             ; |rv_single|rv_reg:registers                                                                                       ;
+---------------------------------------------+--------------------------------------+---------------------------------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------+
(1) Value in parentheses is the power consumed at that level of hierarchy. Value not in parentheses is the power consumed at that level of hierarchy plus the power consumed by all levels of hierarchy below it.

(2) The "Block Thermal Static Power" for all levels of hierarchy except the top-level hierarchy is part of the "Core Static Thermal Power Dissipation" value found on the PowerPlay Power Analyzer-->Summary report panel. The "Core Static Thermal Power Dissipation" also contains the thermal static power dissipated by the routing.


+-----------------------------------------------------------------+
; Core Dynamic Thermal Power Dissipation by Clock Domain          ;
+--------------+-----------------------+--------------------------+
; Clock Domain ; Clock Frequency (MHz) ; Total Core Dynamic Power ;
+--------------+-----------------------+--------------------------+
; clk          ; 0.00                  ; 1878.46                  ;
+--------------+-----------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Current Drawn from Voltage Supplies Summary                                                                                        ;
+----------------+-------------------------+---------------------------+--------------------------+----------------------------------+
; Voltage Supply ; Total Current Drawn (1) ; Dynamic Current Drawn (1) ; Static Current Drawn (1) ; Minimum Power Supply Current (2) ;
+----------------+-------------------------+---------------------------+--------------------------+----------------------------------+
; VCC            ; 1790.17 mA              ; 1707.70 mA                ; 82.47 mA                 ; 1790.17 mA                       ;
; VCCIO          ; 0.95 mA                 ; 0.08 mA                   ; 0.87 mA                  ; 0.95 mA                          ;
; VCCPD          ; 2.40 mA                 ; 0.03 mA                   ; 2.36 mA                  ; 2.40 mA                          ;
; VCCA_FPLL      ; 2.03 mA                 ; 0.00 mA                   ; 2.03 mA                  ; 2.03 mA                          ;
; VCCPGM         ; 0.33 mA                 ; 0.00 mA                   ; 0.33 mA                  ; 0.33 mA                          ;
; VCCBAT         ; 0.00 mA                 ; 0.00 mA                   ; 0.00 mA                  ; 0.00 mA                          ;
; VCCE_GXB       ; 0.00 mA                 ; 0.00 mA                   ; 0.00 mA                  ; 0.00 mA                          ;
; VCCL_GXB       ; 0.00 mA                 ; 0.00 mA                   ; 0.00 mA                  ; 0.00 mA                          ;
; VCCH_GXB       ; 0.00 mA                 ; 0.00 mA                   ; 0.00 mA                  ; 0.00 mA                          ;
; VCCAUX         ; 90.35 mA                ; 0.00 mA                   ; 90.35 mA                 ; 90.35 mA                         ;
; VCC_HPS        ; 14.50 mA                ; 0.00 mA                   ; 14.50 mA                 ; 14.50 mA                         ;
; VCCIO_HPS      ; 0.00 mA                 ; 0.00 mA                   ; 0.00 mA                  ; 0.00 mA                          ;
; VCCPD_HPS      ; 0.00 mA                 ; 0.00 mA                   ; 0.00 mA                  ; 0.00 mA                          ;
; VCCRSTCLK_HPS  ; 0.14 mA                 ; 0.00 mA                   ; 0.14 mA                  ; 0.14 mA                          ;
; VCCPLL_HPS     ; 0.70 mA                 ; 0.00 mA                   ; 0.70 mA                  ; 0.70 mA                          ;
; VCCAUX_SHARED  ; 50.24 mA                ; 0.00 mA                   ; 50.24 mA                 ; 50.24 mA                         ;
+----------------+-------------------------+---------------------------+--------------------------+----------------------------------+
(1) Currents reported in columns "Total Current Drawn", "Dynamic Current Drawn", and "Static Current Drawn" are sufficient for user operation of the device.  
(2) Currents reported in column "Minimum Power Supply Current" do not include transient power-up currents. For transient power-up currents, see the device family datasheet, errata sheet, and/or ES guidelines document, as appropriate. 


+-----------------------------------------------------------------------------------------------+
; VCCIO Supply Current Drawn by I/O Bank                                                        ;
+----------+---------------+---------------------+-----------------------+----------------------+
; I/O Bank ; VCCIO Voltage ; Total Current Drawn ; Dynamic Current Drawn ; Static Current Drawn ;
+----------+---------------+---------------------+-----------------------+----------------------+
; B2L      ; --            ; --                  ; --                    ; --                   ;
; B1L      ; --            ; --                  ; --                    ; --                   ;
; B0L      ; --            ; --                  ; --                    ; --                   ;
; 3A       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 3B       ; 3.3V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 4A       ; 3.3V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 5A       ; 3.3V          ; 0.17 mA             ; 0.08 mA               ; 0.09 mA              ;
; 5B       ; 3.3V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 6B       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 6A       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 7A       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 7B       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 7C       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 7D       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 8A       ; 2.5V          ; 0.07 mA             ; 0.00 mA               ; 0.07 mA              ;
; 9A       ; --            ; --                  ; --                    ; --                   ;
+----------+---------------+---------------------+-----------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; VCCIO Supply Current Drawn by Voltage                                                                                             ;
+---------------+-------------------------+---------------------------+--------------------------+----------------------------------+
; VCCIO Voltage ; Total Current Drawn (1) ; Dynamic Current Drawn (1) ; Static Current Drawn (1) ; Minimum Power Supply Current (2) ;
+---------------+-------------------------+---------------------------+--------------------------+----------------------------------+
; 2.5V          ; 0.57 mA                 ; 0.00 mA                   ; 0.57 mA                  ; 0.57 mA                          ;
; 3.3V          ; 0.38 mA                 ; 0.08 mA                   ; 0.30 mA                  ; 0.38 mA                          ;
+---------------+-------------------------+---------------------------+--------------------------+----------------------------------+
(1) Currents reported in columns "Total Current Drawn", "Dynamic Current Drawn", and "Static Current Drawn" are sufficient for user operation of the device.  
(2) Currents reported in column "Minimum Power Supply Current" do not include transient power-up currents. For transient power-up currents, see the device family datasheet, errata sheet, and/or ES guidelines document, as appropriate. 


+-----------------------------------------------------------------------------------------------+
; VCCPD Supply Current Drawn by I/O Bank                                                        ;
+----------+---------------+---------------------+-----------------------+----------------------+
; I/O Bank ; VCCPD Voltage ; Total Current Drawn ; Dynamic Current Drawn ; Static Current Drawn ;
+----------+---------------+---------------------+-----------------------+----------------------+
; B2L      ; --            ; --                  ; --                    ; --                   ;
; B1L      ; --            ; --                  ; --                    ; --                   ;
; B0L      ; --            ; --                  ; --                    ; --                   ;
; 3A       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 3B       ; 3.3V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 4A       ; 3.3V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 5A       ; 3.3V          ; 0.24 mA             ; 0.03 mA               ; 0.21 mA              ;
; 5B       ; 3.3V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 6B       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 6A       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 7A       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 7B       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 7C       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 7D       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 8A       ; 2.5V          ; 0.20 mA             ; 0.00 mA               ; 0.20 mA              ;
; 9A       ; --            ; --                  ; --                    ; --                   ;
+----------+---------------+---------------------+-----------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; VCCPD Supply Current Drawn by Voltage                                                                                             ;
+---------------+-------------------------+---------------------------+--------------------------+----------------------------------+
; VCCPD Voltage ; Total Current Drawn (1) ; Dynamic Current Drawn (1) ; Static Current Drawn (1) ; Minimum Power Supply Current (2) ;
+---------------+-------------------------+---------------------------+--------------------------+----------------------------------+
; 2.5V          ; 1.57 mA                 ; 0.00 mA                   ; 1.57 mA                  ; 1.57 mA                          ;
; 3.3V          ; 0.83 mA                 ; 0.03 mA                   ; 0.80 mA                  ; 0.83 mA                          ;
+---------------+-------------------------+---------------------------+--------------------------+----------------------------------+
(1) Currents reported in columns "Total Current Drawn", "Dynamic Current Drawn", and "Static Current Drawn" are sufficient for user operation of the device.  
(2) Currents reported in column "Minimum Power Supply Current" do not include transient power-up currents. For transient power-up currents, see the device family datasheet, errata sheet, and/or ES guidelines document, as appropriate. 


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Confidence Metric Details                                                                                                                           ;
+----------------------------------------------------------------------------------------+--------------+-------------+---------------+---------------+
; Data Source                                                                            ; Total        ; Pin         ; Registered    ; Combinational ;
+----------------------------------------------------------------------------------------+--------------+-------------+---------------+---------------+
; Simulation (from file)                                                                 ;              ;             ;               ;               ;
;     -- Simulation time nodes in unknown state                                          ; 0.0%         ;             ;               ;               ;
;     -- Number of signals with Toggle Rate from Simulation                              ; 6702 (99.9%) ; 11 (100.0%) ; 2118 (100.0%) ; 4573 (99.8%)  ;
;     -- Number of signals with Zero toggle rate, from Simulation                        ; 4537 (67.6%) ; 6 (54.5%)   ; 1902 (89.8%)  ; 2629 (57.4%)  ;
;     -- Number of signals with Static Probability from Simulation                       ; 6702 (99.9%) ; 11 (100.0%) ; 2118 (100.0%) ; 4573 (99.8%)  ;
;                                                                                        ;              ;             ;               ;               ;
; Node, entity or clock assignment                                                       ;              ;             ;               ;               ;
;     -- Number of signals with Toggle Rate from Node, entity or clock assignment        ; 0 (0.0%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 0 (0.0%)      ;
;     -- Number of signals with Static Probability from Node, entity or clock assignment ; 0 (0.0%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 0 (0.0%)      ;
;                                                                                        ;              ;             ;               ;               ;
; Vectorless estimation                                                                  ;              ;             ;               ;               ;
;     -- Number of signals with Toggle Rate from Vectorless estimation                   ; 8 (0.1%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 8 (0.2%)      ;
;     -- Number of signals with Zero toggle rate, from Vectorless estimation             ; 4 (0.1%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 4 (0.1%)      ;
;     -- Number of signals with Static Probability from Vectorless estimation            ; 8 (0.1%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 8 (0.2%)      ;
;                                                                                        ;              ;             ;               ;               ;
; Default assignment                                                                     ;              ;             ;               ;               ;
;     -- Number of signals with Toggle Rate from Default assignment                      ; 0 (0.0%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 0 (0.0%)      ;
;     -- Number of signals with Static Probability from Default assignment               ; 0 (0.0%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 0 (0.0%)      ;
;                                                                                        ;              ;             ;               ;               ;
; Assumed 0                                                                              ;              ;             ;               ;               ;
;     -- Number of signals with Toggle Rate assumed 0                                    ; 0 (0.0%)     ; 0 (0.0%)    ; 0 (0.0%)      ; 0 (0.0%)      ;
+----------------------------------------------------------------------------------------+--------------+-------------+---------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Activities                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------------------------+-----------------------------+--------------------+------------------------------------+
; Signal                                                                                                                   ; Type          ; Toggle Rate (millions of transitions / sec) ; Toggle Rate Data Source (1) ; Static Probability ; Static Probability Data Source (1) ;
+--------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------------------------+-----------------------------+--------------------+------------------------------------+
; c_en                                                                                                                     ; Input Pin     ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; clk                                                                                                                      ; Input Pin     ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; clk~inputCLKENA0                                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; gpio_out[0]                                                                                                              ; Output Pin    ;    0.000                                    ; Simulation (f1, f1)         ; 0.000              ; Simulation (f1, f1)                ;
; gpio_out[1]                                                                                                              ; Output Pin    ;    1.359                                    ; Simulation (f1, f1)         ; 0.993              ; Simulation (f1, f1)                ;
; gpio_out[2]                                                                                                              ; Output Pin    ;    0.000                                    ; Simulation (f1, f1)         ; 0.000              ; Simulation (f1, f1)                ;
; gpio_out[3]                                                                                                              ; Output Pin    ;    1.359                                    ; Simulation (f1, f1)         ; 0.993              ; Simulation (f1, f1)                ;
; gpio_out[4]                                                                                                              ; Output Pin    ;    0.000                                    ; Simulation (f1, f1)         ; 0.000              ; Simulation (f1, f1)                ;
; gpio_out[5]                                                                                                              ; Output Pin    ;    1.359                                    ; Simulation (f1, f1)         ; 0.993              ; Simulation (f1, f1)                ;
; gpio_out[6]                                                                                                              ; Output Pin    ;    0.000                                    ; Simulation (f1, f1)         ; 0.000              ; Simulation (f1, f1)                ;
; gpio_out[7]                                                                                                              ; Output Pin    ;    1.359                                    ; Simulation (f1, f1)         ; 0.993              ; Simulation (f1, f1)                ;
; rst_n                                                                                                                    ; Input Pin     ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; stall_top                                                                                                                ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~1                                                                                                   ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~2                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~5                                                                                                   ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~6                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~9                                                                                                   ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~10                                                                                                  ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~13                                                                                                  ; Combinational ; 1015.013                                    ; Simulation (f1)             ; 0.846              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~14                                                                                                  ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~17                                                                                                  ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~18                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~21                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~22                                                                                                  ; Combinational ; 1032.677                                    ; Simulation (f1)             ; 0.890              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~25                                                                                                  ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~26                                                                                                  ; Combinational ;  529.927                                    ; Simulation (f1)             ; 0.940              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~29                                                                                                  ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~30                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.992              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~33                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~34                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~37                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~38                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~41                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~42                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~45                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~46                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.992              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~49                                                                                                  ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~50                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.992              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~53                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~54                                                                                                  ; Combinational ; 1293.564                                    ; Simulation (f1)             ; 0.864              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~57                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~58                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~61                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~62                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~65                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~66                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~69                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~70                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~73                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~74                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~77                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~78                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~81                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~82                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~85                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~86                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~89                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~90                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~93                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~94                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~97                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~98                                                                                                  ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~101                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~102                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~105                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~106                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~109                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~110                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~113                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~114                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~117                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~118                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~121                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~122                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~125                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~126                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~129                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~130                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~133                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~134                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~137                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~138                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~141                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~142                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~145                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~146                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~149                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~150                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~153                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~154                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~157                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~158                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~161                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~162                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~165                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~166                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~169                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~170                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~173                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~174                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~177                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~178                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~181                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~182                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~185                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~186                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~189                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~190                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~193                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~194                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~197                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~198                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~201                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~202                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~205                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~206                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~209                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~210                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~213                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~214                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~217                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~218                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~221                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~222                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~225                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~226                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~229                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~230                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~233                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~234                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~237                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~238                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~241                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~242                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~245                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~246                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~249                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~250                                                                                                 ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~253                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Add0~258                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~0                                                                                              ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~1                                                                                              ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~2                                                                                              ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~3                                                                                              ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~4                                                                                              ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~5                                                                                              ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~6                                                                                              ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~7                                                                                              ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~8                                                                                              ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~9                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~10                                                                                             ; Combinational ; 1986.545                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~11                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~12                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~13                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~14                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~15                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~16                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~17                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~18                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~19                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~20                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~21                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~22                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~23                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~24                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~25                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~26                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~27                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~28                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~29                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~30                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~31                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~32                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~33                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~34                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~35                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~36                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~37                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~38                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~39                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~40                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~41                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~42                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~43                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~44                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~45                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~46                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~47                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~48                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~49                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~50                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~51                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~52                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~53                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~54                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~55                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~56                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~57                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~58                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~59                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~60                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~61                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~62                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~63                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~64                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~65                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~66                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~67                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~68                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~69                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~70                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~71                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~72                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~73                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~74                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~75                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~76                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~77                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~78                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~79                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~80                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~81                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~82                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~83                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~84                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~85                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~86                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~87                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~88                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~89                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~90                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~91                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~92                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~93                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~94                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~95                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~96                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~97                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~98                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~99                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~100                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~101                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~102                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~103                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~104                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~105                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~106                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~107                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~108                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~109                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~110                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~111                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~112                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~113                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~114                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~115                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~116                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~117                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~118                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|LessThan0~119                                                                                            ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~0                                                                                                  ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~1                                                                                                  ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~2                                                                                                  ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~4                                                                                                  ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~6                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~7                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~8                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|Mux63~9                                                                                                  ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~0                                                                                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~1                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~2                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~3                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~4                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~5                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~6                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~7                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~8                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~9                                                                                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~10                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~11                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~12                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~13                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~14                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~15                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~16                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~17                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~18                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~19                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~20                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~21                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~22                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~23                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~24                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~25                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~26                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~27                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~28                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~29                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~30                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~31                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~32                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~33                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~34                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~35                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~36                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~37                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~38                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~39                                                                                            ; Combinational ; 1009.578                                    ; Simulation (f1)             ; 0.844              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~40                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~41                                                                                            ; Combinational ; 1029.960                                    ; Simulation (f1)             ; 0.891              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~42                                                                                            ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~43                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~44                                                                                            ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~45                                                                                            ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~46                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~47                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~48                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~49                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~50                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~51                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~52                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~53                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~54                                                                                            ; Combinational ; 1400.908                                    ; Simulation (f1)             ; 0.855              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~55                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~56                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.732              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~57                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~58                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~59                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~60                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~61                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~62                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~63                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~64                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~65                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~66                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~67                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~68                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~69                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~70                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~71                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~72                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~73                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~74                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~75                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~76                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~77                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~78                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~79                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~80                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~81                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~82                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~83                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~84                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~85                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~86                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~87                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~88                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~89                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~90                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~91                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~92                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~93                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~94                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~95                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~96                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~97                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~98                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~99                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~100                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~101                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~102                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~103                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~104                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~105                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~106                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~107                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~108                                                                                           ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~109                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~110                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~111                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~112                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~113                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~114                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~115                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~116                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~117                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~118                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~119                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~120                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~121                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~122                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~123                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~124                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~125                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~126                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~127                                                                                           ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~128                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~129                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~130                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~131                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~132                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~133                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~134                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~135                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~136                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~137                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftLeft0~138                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~0                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~1                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~2                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~3                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~4                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~5                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~6                                                                                            ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~7                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~8                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~9                                                                                            ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~10                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~11                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~12                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~13                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~14                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~15                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~16                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~17                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~18                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~19                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~20                                                                                           ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~21                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~22                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~23                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~24                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~25                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~26                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~27                                                                                           ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~28                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~29                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~30                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~31                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~32                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.697              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~33                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~34                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~35                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~36                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~37                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~38                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~39                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~40                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~41                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~42                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~43                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~44                                                                                           ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~45                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~46                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~47                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~48                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~49                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~50                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.697              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~51                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~52                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~53                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~54                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~55                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~56                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~57                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~58                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~59                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~60                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~61                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~62                                                                                           ; Combinational ; 1985.186                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~63                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~64                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~65                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~66                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~67                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~68                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.697              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~69                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~70                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~71                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~72                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~73                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~74                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~75                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~76                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~77                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~78                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~79                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~80                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~81                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~82                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~83                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~84                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~85                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~86                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~87                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~88                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~89                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~90                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~91                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~92                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~93                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~94                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~95                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~96                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~97                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~98                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~99                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~100                                                                                          ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~101                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~102                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~103                                                                                          ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~104                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~105                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~106                                                                                          ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~107                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~108                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~109                                                                                          ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|ShiftRight0~110                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~0                                                                                              ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~1                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~2                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~4                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~5                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~6                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~7                                                                                              ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~8                                                                                              ; Combinational ; 1986.545                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~9                                                                                              ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~10                                                                                             ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~11                                                                                             ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[1]~304                                                                                            ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.148              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[2]~12                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[2]~13                                                                                             ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[2]~14                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[2]~15                                                                                             ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[2]~16                                                                                             ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[2]~305                                                                                            ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[3]~17                                                                                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[3]~18                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[3]~19                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[3]~20                                                                                             ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.747              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[3]~21                                                                                             ; Combinational ; 1015.013                                    ; Simulation (f1)             ; 0.845              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[3]~306                                                                                            ; Combinational ; 1015.013                                    ; Simulation (f1)             ; 0.845              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[4]~22                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[4]~23                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[4]~24                                                                                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[4]~25                                                                                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[4]~307                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[5]~26                                                                                             ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[5]~27                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[5]~28                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[5]~29                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[5]~308                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[6]~30                                                                                             ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[6]~31                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[6]~32                                                                                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[6]~33                                                                                             ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[6]~309                                                                                            ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[7]~34                                                                                             ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[7]~35                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[7]~36                                                                                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.007              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[7]~37                                                                                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[7]~310                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[8]~50                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[8]~51                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[8]~52                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[8]~53                                                                                             ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[8]~311                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[9]~54                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[9]~55                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[9]~56                                                                                             ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[9]~57                                                                                             ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[9]~312                                                                                            ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[10]~58                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[10]~59                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[10]~60                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[10]~61                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[10]~313                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[11]~62                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[11]~63                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[11]~64                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[11]~65                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[11]~314                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[12]~66                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[12]~67                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[12]~68                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[12]~69                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[12]~315                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[13]~46                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[13]~47                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[13]~48                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[13]~49                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[13]~316                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[14]~42                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[14]~43                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[14]~44                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[14]~45                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[14]~317                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[15]~38                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[15]~39                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[15]~40                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[15]~41                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[16]~157                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[16]~158                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[16]~159                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[16]~259                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[17]~160                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[17]~161                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[17]~162                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[17]~260                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[18]~163                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[18]~164                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[18]~165                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[18]~261                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~100                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~101                                                                                           ; Combinational ;   19.023                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~103                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~104                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~178                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~179                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~180                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[19]~262                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[20]~181                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[20]~182                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[20]~263                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[20]~346                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[21]~183                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[21]~184                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[21]~185                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[21]~264                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[22]~166                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[22]~167                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[22]~168                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[22]~265                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[23]~169                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[23]~170                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[23]~171                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[23]~266                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[24]~172                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[24]~173                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[24]~174                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[24]~267                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[25]~175                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[25]~176                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[25]~177                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[25]~268                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[26]~186                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[26]~187                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[26]~188                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[26]~269                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[27]~189                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[27]~190                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[27]~191                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[27]~270                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[28]~192                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[28]~193                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[28]~194                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[28]~271                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[29]~102                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[29]~105                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[29]~106                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[29]~272                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[30]~107                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[30]~108                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[30]~109                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[30]~273                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[31]~110                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[31]~111                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[31]~112                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[31]~274                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[32]~117                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[32]~121                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[32]~122                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[32]~123                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[32]~290                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[33]~195                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[33]~196                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[33]~197                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[33]~198                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[33]~291                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[34]~199                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[34]~200                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[34]~201                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[34]~292                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[34]~342                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[35]~202                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[35]~203                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[35]~204                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[35]~293                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[35]~338                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[36]~124                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[36]~125                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[36]~126                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[36]~127                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[36]~294                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[37]~128                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[37]~129                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[37]~130                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[37]~131                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[37]~295                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~3                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~113                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~114                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~115                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~116                                                                                           ; Combinational ;   19.023                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~118                                                                                           ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~119                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~120                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~132                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~133                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~134                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~135                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[38]~296                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[39]~136                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[39]~137                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[39]~138                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[39]~139                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[39]~297                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[40]~205                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[40]~206                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[40]~207                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[40]~208                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[40]~298                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[41]~209                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[41]~210                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[41]~211                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[41]~299                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[41]~334                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[42]~212                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[42]~213                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[42]~214                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[42]~300                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[42]~330                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[43]~140                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[43]~141                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[43]~142                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[43]~143                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[43]~301                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[44]~144                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[44]~145                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[44]~146                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[44]~147                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[44]~302                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[45]~148                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[45]~149                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[45]~150                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[45]~151                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[45]~303                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[46]~152                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[46]~153                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[46]~154                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[46]~155                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[46]~156                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[47]~215                                                                                           ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[47]~216                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[47]~217                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[47]~218                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[47]~219                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~71                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~72                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~73                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~220                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~221                                                                                           ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~222                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~223                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~224                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[48]~326                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~70                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~74                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~225                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~226                                                                                           ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~227                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~228                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~229                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[49]~275                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[50]~75                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[50]~76                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[50]~77                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[50]~276                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[50]~378                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[51]~78                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[51]~79                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[51]~80                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[51]~277                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[51]~374                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[52]~81                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[52]~82                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[52]~83                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[52]~278                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[52]~370                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[53]~84                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[53]~85                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[53]~86                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[53]~279                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[53]~366                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[54]~230                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[54]~231                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[54]~232                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[54]~280                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[54]~322                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[55]~233                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[55]~234                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[55]~235                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[55]~236                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[55]~237                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[55]~281                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[56]~238                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[56]~239                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[56]~240                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[56]~241                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[56]~242                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[56]~282                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[57]~87                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[57]~88                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[57]~89                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[57]~283                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[57]~362                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[58]~90                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[58]~91                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[58]~92                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[58]~284                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[58]~358                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[59]~93                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[59]~94                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[59]~95                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[59]~285                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[59]~354                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[60]~96                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[60]~97                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[60]~98                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[60]~99                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[60]~286                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[60]~350                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[61]~243                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[61]~244                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[61]~245                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[61]~246                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[61]~287                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[61]~318                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[62]~247                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[62]~248                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[62]~249                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[62]~250                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[62]~251                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[62]~252                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[62]~288                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[63]~253                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[63]~254                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[63]~255                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[63]~256                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[63]~257                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[63]~258                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_alu_64ic:alu|result[63]~289                                                                                           ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Decoder0~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Decoder1~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Decoder1~1                                                                                                ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.800              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Decoder3~0                                                                                                ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.699              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~0                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~1                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~2                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~3                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~4                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~6                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~7                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~10                                                                                                 ; Combinational ;  703.851                                    ; Simulation (f1)             ; 0.925              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~11                                                                                                 ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~12                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~13                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~14                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~15                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~16                                                                                                 ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~17                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~18                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~19                                                                                                 ; Combinational ; 1493.306                                    ; Simulation (f1)             ; 0.849              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~20                                                                                                 ; Combinational ;  487.804                                    ; Simulation (f1)             ; 0.051              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~21                                                                                                 ; Combinational ;  525.850                                    ; Simulation (f1)             ; 0.055              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~22                                                                                                 ; Combinational ; 1498.741                                    ; Simulation (f1)             ; 0.849              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~23                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~24                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~25                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~26                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~27                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~28                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~29                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~30                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~31                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~32                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~33                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~34                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~35                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~36                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~37                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~38                                                                                                 ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.006              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~39                                                                                                 ; Combinational ;  698.416                                    ; Simulation (f1)             ; 0.930              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~40                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~41                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~42                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~43                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal0~44                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal3~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal3~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal3~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal6~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal9~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal11~0                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal11~1                                                                                                 ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal11~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal12~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal15~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal16~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal17~0                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal18~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal19~0                                                                                                 ; Combinational ; 1985.186                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal19~1                                                                                                 ; Combinational ; 3975.808                                    ; Simulation (f1)             ; 0.398              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Equal21~0                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~0                                                                                               ; Combinational ; 1497.382                                    ; Simulation (f1)             ; 0.151              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~1                                                                                               ; Combinational ; 1489.230                                    ; Simulation (f1)             ; 0.151              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~2                                                                                               ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~3                                                                                               ; Combinational ;  122.291                                    ; Simulation (f1)             ; 0.012              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~4                                                                                               ; Combinational ;  423.941                                    ; Simulation (f1)             ; 0.044              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~5                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~6                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~7                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~8                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~9                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~10                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~11                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~12                                                                                              ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~13                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~14                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~15                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~16                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~17                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~18                                                                                              ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~19                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~20                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~21                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~22                                                                                              ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~23                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~24                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~25                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~26                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~27                                                                                              ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~28                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~29                                                                                              ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~30                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~31                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~32                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~33                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|LessThan0~34                                                                                              ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux36~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux37~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux37~1                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux37~2                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux37~3                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux37~4                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux37~5                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux37~6                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux38~0                                                                                                   ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux38~1                                                                                                   ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux38~2                                                                                                   ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux38~3                                                                                                   ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux39~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux39~1                                                                                                   ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux39~2                                                                                                   ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux39~3                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux40~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux40~1                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux40~2                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux40~3                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux41~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux41~1                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux41~2                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux41~3                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux42~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux42~1                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux42~2                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux42~3                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux42~4                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux42~5                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux42~6                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux43~0                                                                                                   ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux44~0                                                                                                   ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux44~1                                                                                                   ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.203              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux45~0                                                                                                   ; Combinational ; 3975.808                                    ; Simulation (f1)             ; 0.398              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux46~0                                                                                                   ; Combinational ; 3974.449                                    ; Simulation (f1)             ; 0.400              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux46~1                                                                                                   ; Combinational ; 3975.808                                    ; Simulation (f1)             ; 0.404              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux47~0                                                                                                   ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux47~1                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux47~2                                                                                                   ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux47~3                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux47~4                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux47~5                                                                                                   ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux48~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux48~1                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux48~2                                                                                                   ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux48~3                                                                                                   ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux64~0                                                                                                   ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|Mux69~0                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|WideNor2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|WideOr0~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|alu_Sel[0]~1                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|alu_Sel[1]~2                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|alu_Sel[2]~0                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|alu_ctrl~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|alu_ctrl~1                                                                                                ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.299              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|alu_ctrl~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|alu_ctrl~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|imm_o~0                                                                                                   ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.301              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|imm_o~1                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|imm_o~2                                                                                                   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|opa_ctrl~0                                                                                                ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|opa_ctrl~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|opa_ctrl~2                                                                                                ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|opb_ctrl~0                                                                                                ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|out_ctrl~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|out_ctrl~1                                                                                                ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.799              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|out_ctrl~2                                                                                                ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|out_ctrl~3                                                                                                ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|pc_sel[0]~0                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~0                                                                                                  ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.200              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~2                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~5                                                                                                  ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~6                                                                                                  ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~7                                                                                                  ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_cs_64ic:csg|reg_en~8                                                                                                  ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal0~0                                                                                           ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal5~0                                                                                           ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal5~1                                                                                           ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal5~2                                                                                           ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal6~0                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal10~0                                                                                          ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal12~0                                                                                          ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.200              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal12~1                                                                                          ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal14~0                                                                                          ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal15~0                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal16~0                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal19~0                                                                                          ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.801              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal19~1                                                                                          ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal20~0                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal22~0                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal29~0                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal31~0                                                                                          ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Equal31~1                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Mux22~0                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Mux22~1                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[0]~3                                                                                        ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[0]~10                                                                                       ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[0]~17                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[1]~11                                                                                       ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[1]~12                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[1]~13                                                                                       ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[1]~14                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[1]~15                                                                                       ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[1]~16                                                                                       ; Combinational ;   14.947                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[2]~4                                                                                        ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[2]~5                                                                                        ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[2]~6                                                                                        ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[3]~7                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[3]~8                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[3]~9                                                                                        ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[4]~0                                                                                        ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[4]~1                                                                                        ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R1_idx[4]~2                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[0]~19                                                                                       ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.201              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[1]~15                                                                                       ; Combinational ; 1986.545                                    ; Simulation (f1)             ; 0.201              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[2]~0                                                                                        ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[2]~3                                                                                        ; Combinational ; 3975.808                                    ; Simulation (f1)             ; 0.401              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[2]~4                                                                                        ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[2]~5                                                                                        ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[2]~6                                                                                        ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.203              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[2]~11                                                                                       ; Combinational ;   16.308                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[2]~12                                                                                       ; Combinational ; 1986.545                                    ; Simulation (f1)             ; 0.201              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[3]~8                                                                                        ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[3]~9                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[3]~10                                                                                       ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[3]~13                                                                                       ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[3]~14                                                                                       ; Combinational ;    9.513                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[4]~1                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[4]~2                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|R2_idx[4]~7                                                                                        ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~1                                                                                        ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~2                                                                                        ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~3                                                                                        ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~4                                                                                        ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~5                                                                                        ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~6                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~7                                                                                        ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~8                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~9                                                                                        ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~10                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~11                                                                                       ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.204              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~12                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~13                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~14                                                                                       ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.302              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~16                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[0]~17                                                                                       ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[1]~25                                                                                       ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[2]~15                                                                                       ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[3]~18                                                                                       ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[3]~20                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[3]~21                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[3]~22                                                                                       ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[4]~0                                                                                        ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[4]~19                                                                                       ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.200              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[4]~23                                                                                       ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.799              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|Wr_idx[4]~24                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|XLEN~0                                                                                             ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|XLEN~1                                                                                             ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|XLEN~2                                                                                             ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|always1~0                                                                                          ; Combinational ; 3979.884                                    ; Simulation (f1)             ; 0.399              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|always1~1                                                                                          ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|always1~2                                                                                          ; Combinational ; 3975.808                                    ; Simulation (f1)             ; 0.398              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|bitlen.01~0                                                                                        ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|c_flag_o~0                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|c_flag_o~1                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|c_flag~0                                                                                           ; Combinational ; 3974.449                                    ; Simulation (f1)             ; 0.498              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct2_o[0]~2                                                                                      ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct2_o[1]~0                                                                                      ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct2_o[1]~1                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[0]~1                                                                                      ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[0]~2                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[0]~3                                                                                      ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[0]~7                                                                                      ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[0]~8                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[1]~0                                                                                      ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.700              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[1]~5                                                                                      ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.700              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[2]~4                                                                                      ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct3_o[2]~6                                                                                      ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[0]~2                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[0]~13                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[1]~10                                                                                     ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[1]~11                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[1]~15                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[1]~16                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[2]~12                                                                                     ; Combinational ;   19.023                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[3]~8                                                                                      ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[3]~9                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[4]~6                                                                                      ; Combinational ;   21.741                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[4]~7                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[5]~4                                                                                      ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.800              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[5]~5                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[6]~0                                                                                      ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.800              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[6]~1                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[6]~3                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|funct7_o[6]~14                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[0]~0                                                                                           ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[0]~1                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[0]~2                                                                                           ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[0]~3                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[1]~9                                                                                           ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[1]~10                                                                                          ; Combinational ; 1983.828                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[1]~11                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[4]~8                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[4]~12                                                                                          ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[4]~13                                                                                          ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[4]~74                                                                                          ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[5]~14                                                                                          ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[5]~15                                                                                          ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[5]~16                                                                                          ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[5]~70                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[6]~48                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[6]~49                                                                                          ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.200              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[6]~50                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[6]~51                                                                                          ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[6]~52                                                                                          ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[7]~43                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[7]~44                                                                                          ; Combinational ; 1983.828                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[7]~45                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[7]~46                                                                                          ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[7]~47                                                                                          ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[8]~57                                                                                          ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[8]~58                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[8]~59                                                                                          ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[9]~5                                                                                           ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[9]~55                                                                                          ; Combinational ; 1983.828                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[9]~56                                                                                          ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[10]~4                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[10]~6                                                                                          ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[10]~7                                                                                          ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[10]~53                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[10]~54                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[12]~18                                                                                         ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[12]~24                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[12]~25                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[12]~63                                                                                         ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[12]~64                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[12]~65                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[13]~60                                                                                         ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[13]~61                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[13]~62                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[14]~31                                                                                         ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[14]~32                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[14]~33                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[15]~28                                                                                         ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[15]~29                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[15]~30                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~17                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~19                                                                                         ; Combinational ;   14.947                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~20                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~21                                                                                         ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~22                                                                                         ; Combinational ;    6.796                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~23                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~26                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[16]~27                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[17]~34                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[17]~39                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[17]~40                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[18]~37                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[18]~38                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[19]~35                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[19]~36                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[20]~41                                                                                         ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[20]~42                                                                                         ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|imm[20]~66                                                                                         ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~0                                                                                                ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~4                                                                                                ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~5                                                                                                ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~6                                                                                                ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~7                                                                                                ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~8                                                                                                ; Combinational ;   19.023                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~9                                                                                                ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~10                                                                                               ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~11                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~12                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.999              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~13                                                                                               ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.204              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~14                                                                                               ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.203              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~15                                                                                               ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~16                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~17                                                                                               ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~18                                                                                               ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~19                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~20                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~21                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~22                                                                                               ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~23                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~24                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~25                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~26                                                                                               ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~27                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~28                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~29                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~30                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~31                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~32                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~33                                                                                               ; Combinational ; 3973.090                                    ; Simulation (f1)             ; 0.597              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~34                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~35                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~36                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~37                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~38                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~39                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~40                                                                                               ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~41                                                                                               ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~42                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~43                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~44                                                                                               ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~45                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|i~49                                                                                               ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[0]~4                                                                                        ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[1]~0                                                                                        ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[1]~7                                                                                        ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[2]~1                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[3]~6                                                                                        ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[4]~2                                                                                        ; Combinational ; 1985.186                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[5]~5                                                                                        ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.202              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|opcode[6]~3                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|op~0                                                                                               ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|op~1                                                                                               ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|rd~0                                                                                               ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_decode_64ic:decode|rs1~0                                                                                              ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[0]~0                                                                                              ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[0]~67                                                                                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[1]~17                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[1]~66                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[2]~18                                                                                             ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[2]~111                                                                                            ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[3]~19                                                                                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[3]~112                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[4]~20                                                                                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[4]~68                                                                                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[5]~21                                                                                             ; Combinational ; 1032.677                                    ; Simulation (f1)             ; 0.890              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[5]~113                                                                                            ; Combinational ; 1032.677                                    ; Simulation (f1)             ; 0.890              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[6]~22                                                                                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[6]~114                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[7]~23                                                                                             ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[7]~115                                                                                            ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[8]~24                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[8]~119                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[9]~25                                                                                             ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[9]~120                                                                                            ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[10]~26                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[10]~121                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[11]~27                                                                                            ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[11]~122                                                                                           ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[12]~28                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[12]~123                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[13]~29                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[13]~118                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[14]~30                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[14]~117                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[15]~31                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[15]~116                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[16]~1                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[16]~124                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[17]~2                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[17]~125                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[18]~3                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[18]~126                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[19]~4                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[19]~127                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[20]~5                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[20]~93                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[21]~6                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[21]~94                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[22]~7                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[22]~89                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[23]~8                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[23]~90                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[24]~9                                                                                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[24]~91                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[25]~10                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[25]~92                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[26]~11                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[26]~95                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[27]~12                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[27]~96                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[28]~13                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[28]~97                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[29]~14                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[29]~77                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[30]~15                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[30]~78                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[31]~16                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[31]~79                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[32]~48                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[32]~80                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[33]~49                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[33]~98                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[34]~50                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[34]~99                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[35]~51                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[35]~100                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[36]~52                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[36]~81                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[37]~53                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[37]~82                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[38]~54                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[38]~83                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[39]~55                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[39]~84                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[40]~56                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[40]~101                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[41]~57                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[41]~102                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[42]~58                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[42]~103                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[43]~59                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[43]~85                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[44]~60                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[44]~86                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[45]~61                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[45]~87                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[46]~62                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[46]~88                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[47]~63                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[47]~104                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[48]~32                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[48]~105                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[49]~33                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[49]~106                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[50]~34                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[50]~69                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[51]~35                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[51]~70                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[52]~36                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[52]~71                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[53]~37                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[53]~72                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[54]~38                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[54]~107                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[55]~39                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[55]~108                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[56]~40                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[56]~109                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[57]~41                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[57]~73                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[58]~42                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[58]~74                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[59]~43                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[59]~75                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[60]~44                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[60]~76                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[61]~45                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[61]~110                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[62]~46                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[62]~65                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[63]~47                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opa_mux|out[63]~64                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[0]~10                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[0]~124                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[0]~125                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[1]~11                                                                                             ; Combinational ; 1983.828                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[1]~122                                                                                            ; Combinational ; 1983.828                                    ; Simulation (f1)             ; 0.802              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[1]~123                                                                                            ; Combinational ; 1983.828                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[2]~12                                                                                             ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[2]~120                                                                                            ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[2]~121                                                                                            ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~0                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~1                                                                                              ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~2                                                                                              ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~3                                                                                              ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~4                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~5                                                                                              ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~6                                                                                              ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~7                                                                                              ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~9                                                                                              ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~13                                                                                             ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~118                                                                                            ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.203              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[3]~119                                                                                            ; Combinational ; 2000.133                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[4]~14                                                                                             ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[5]~17                                                                                             ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[5]~23                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[5]~24                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[5]~55                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[5]~140                                                                                            ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[6]~48                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[6]~49                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[6]~128                                                                                            ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[7]~46                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[7]~47                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[7]~132                                                                                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[8]~57                                                                                             ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[8]~116                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[8]~117                                                                                            ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[9]~56                                                                                             ; Combinational ;   13.588                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[9]~113                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[9]~114                                                                                            ; Combinational ;   14.947                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[9]~115                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[10]~52                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[10]~53                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[11]~50                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[11]~51                                                                                            ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.799              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[11]~136                                                                                           ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.799              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~15                                                                                            ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~16                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~18                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~19                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~20                                                                                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~21                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~22                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~44                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~45                                                                                            ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~61                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~62                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~65                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~126                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~127                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[12]~144                                                                                           ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[13]~59                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[13]~60                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[13]~64                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[14]~31                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[14]~32                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[14]~33                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[14]~63                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[15]~28                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[15]~29                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[15]~30                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[15]~112                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[16]~25                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[16]~26                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[16]~27                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[16]~67                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[17]~40                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[17]~41                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[17]~42                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[17]~54                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[17]~70                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[18]~8                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[18]~37                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[18]~38                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[18]~39                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[18]~69                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[19]~34                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[19]~35                                                                                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[19]~36                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[19]~68                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[20]~43                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[21]~66                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[22]~76                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[23]~77                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[24]~75                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[25]~74                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[26]~73                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[27]~72                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[28]~71                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[29]~83                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[30]~84                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[31]~82                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[32]~81                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[33]~80                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[34]~79                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[35]~78                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[36]~90                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[37]~91                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[38]~89                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[39]~88                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[40]~87                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[41]~86                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[42]~85                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[43]~96                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[44]~97                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[45]~95                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[46]~94                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[47]~58                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[48]~93                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[49]~92                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[50]~103                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[51]~104                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[52]~102                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[53]~101                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[54]~100                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[55]~99                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[56]~98                                                                                            ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[57]~110                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[58]~111                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[59]~109                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[60]~108                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[61]~107                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[62]~106                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|out[63]~105                                                                                           ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|o~0                                                                                                   ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|o~1                                                                                                   ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_mux2_64:opb_mux|o~2                                                                                                   ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~1                                                                                              ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~2                                                                                              ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~5                                                                                              ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~6                                                                                              ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.203              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~9                                                                                              ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.301              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~10                                                                                             ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.200              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~13                                                                                             ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.698              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~14                                                                                             ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~17                                                                                             ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~18                                                                                             ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~21                                                                                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~22                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~25                                                                                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~26                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~29                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~30                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~33                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~34                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~37                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~38                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~41                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~42                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~45                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~46                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~49                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~50                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~53                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~54                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~57                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~58                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~61                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~62                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~65                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~66                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~69                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~70                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~73                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~74                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~77                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~78                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~81                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~82                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~85                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~86                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~89                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~90                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~93                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~94                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~97                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~98                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~101                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~102                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~105                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~106                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~109                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~110                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~113                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~114                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~117                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~118                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~121                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~122                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~125                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~126                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~129                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~130                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~133                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~134                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~137                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~138                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~141                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~142                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~145                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~146                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~149                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~150                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~153                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~154                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~157                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~158                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~161                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~162                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~165                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~166                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~169                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~170                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~173                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~174                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~177                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~178                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~181                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~182                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~185                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~186                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~189                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~190                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~193                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~194                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~197                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~198                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~201                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~202                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~205                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~206                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~209                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~210                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~213                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~214                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~217                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~218                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~221                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~222                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~225                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~226                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~229                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~230                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~233                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~234                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~237                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~238                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~241                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~242                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~245                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~246                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|Add0~249                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[16]~20                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[17]~21                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[18]~22                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[19]~27                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[20]~28                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[21]~29                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[22]~23                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[23]~24                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[24]~25                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[25]~26                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[26]~30                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[27]~31                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[28]~32                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[29]~8                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[30]~9                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[31]~10                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[32]~11                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[33]~33                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[34]~34                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[35]~35                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[36]~12                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[37]~13                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[38]~14                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[39]~15                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[40]~36                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[41]~37                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[42]~38                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[43]~16                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[44]~17                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[45]~18                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[46]~19                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[47]~39                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[48]~40                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[49]~41                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[50]~0                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[51]~1                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[52]~2                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[53]~3                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[54]~42                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[55]~43                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[56]~44                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[57]~4                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[58]~5                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[59]~6                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[60]~7                                                                                        ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[61]~45                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[62]~46                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_alu_64ic:pc_adder|result[63]~47                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[0]~3                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[0]~4                                                                                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[0]~5                                                                                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[1]~50                                                                                           ; Combinational ; 1985.186                                    ; Simulation (f1)             ; 0.695              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[2]~46                                                                                           ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[3]~42                                                                                           ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.499              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[4]~38                                                                                           ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.501              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[5]~34                                                                                           ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[6]~30                                                                                           ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.004              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[7]~26                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[8]~22                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[9]~18                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[10]~0                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[10]~1                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[10]~2                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[10]~14                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[11]~10                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[12]~6                                                                                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[13]~54                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[14]~58                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mux3_64:pc_in_mux|out[15]~62                                                                                          ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[0]                                                                                                       ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[1]                                                                                                       ; Registered    ; 1993.339                                    ; Simulation (f1)             ; 0.696              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[2]                                                                                                       ; Registered    ; 1998.774                                    ; Simulation (f1)             ; 0.304              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[3]                                                                                                       ; Registered    ; 2002.851                                    ; Simulation (f1)             ; 0.698              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[4]                                                                                                       ; Registered    ; 1998.774                                    ; Simulation (f1)             ; 0.500              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[5]                                                                                                       ; Registered    ;    9.512                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[6]                                                                                                       ; Registered    ;    8.153                                    ; Simulation (f1)             ; 0.003              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[7]                                                                                                       ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[8]                                                                                                       ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[9]                                                                                                       ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[10]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[11]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[12]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[13]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[14]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[15]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[16]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[17]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[18]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[19]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[20]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[21]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[21]~0                                                                                                    ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[21]~1                                                                                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[22]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[23]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[24]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[25]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[26]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[27]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[28]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[29]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[30]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[31]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[32]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[33]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[34]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[35]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[36]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[37]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[38]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[39]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[40]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[41]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[42]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[43]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[44]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[45]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[46]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[47]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[48]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[49]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[50]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[51]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[52]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[53]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[54]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[55]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[56]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[57]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[58]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[59]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[60]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[61]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[62]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_pc:pc_reg|pc[63]                                                                                                      ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~0                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~1                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~2                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~3                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~4                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~5                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~6                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~7                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~8                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~9                                                                                              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~10                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~11                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~12                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~13                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~14                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~15                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~16                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~17                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~18                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~19                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~20                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~21                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~22                                                                                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~23                                                                                             ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~24                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~25                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~26                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~27                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~28                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~29                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~30                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Decoder0~31                                                                                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Equal0~0                                                                                                ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.204              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux0~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux1~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux2~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux3~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux4~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux5~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux6~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux7~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux8~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~0                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~1                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~2                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~3                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~4                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~5                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~6                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~8                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~9                                                                                                  ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux9~10                                                                                                 ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux10~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux11~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux12~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux13~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux14~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux15~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux16~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux17~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux18~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux19~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux20~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux21~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux22~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux23~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux24~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux25~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux26~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux27~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux28~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux29~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux30~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux31~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux32~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux33~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux34~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux35~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux36~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux37~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux38~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux39~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux40~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux41~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~0                                                                                                 ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.698              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~5                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~6                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~10                                                                                                ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux42~11                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux43~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux44~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux45~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux46~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux47~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux48~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux49~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux50~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux51~10                                                                                                ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~6                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~9                                                                                                 ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux52~10                                                                                                ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux53~10                                                                                                ; Combinational ; 1989.263                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~6                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~9                                                                                                 ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux54~10                                                                                                ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~9                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux55~10                                                                                                ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~3                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~4                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~5                                                                                                 ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~6                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~9                                                                                                 ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux56~10                                                                                                ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~5                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~6                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~8                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~9                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux57~10                                                                                                ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~3                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~4                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~8                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~9                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux58~10                                                                                                ; Combinational ; 1032.677                                    ; Simulation (f1)             ; 0.890              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~5                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~6                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~8                                                                                                 ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~9                                                                                                 ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_reg:registers|Mux59~10                                                                                                ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~3                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~4                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~5                                                                                                 ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~6                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~9                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux60~10                                                                                                ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~5                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~6                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~9                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux61~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~3                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~4                                                                                                 ; Combinational ;    4.076                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~5                                                                                                 ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux62~10                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~5                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~6                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~9                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux63~10                                                                                                ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux64~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux65~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux66~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux67~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux68~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux69~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux70~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux71~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux72~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux73~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux74~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux75~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux76~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux77~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux78~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux79~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux80~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux81~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux82~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux83~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux84~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux85~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux86~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux87~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux88~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux89~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux90~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux91~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux92~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux93~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux94~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux95~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux96~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux97~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux98~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~0                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~1                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~2                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~3                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~4                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~5                                                                                                 ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~6                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~7                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~8                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~9                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux99~10                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux100~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux101~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux102~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux103~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux104~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux105~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux106~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux107~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux108~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux109~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux110~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux111~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux112~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux113~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux114~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux115~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux116~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~6                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~9                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux117~10                                                                                               ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~6                                                                                                ; Combinational ;  592.431                                    ; Simulation (f1)             ; 0.059              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~9                                                                                                ; Combinational ;  592.431                                    ; Simulation (f1)             ; 0.059              ; Simulation (f1)                    ;
; rv_reg:registers|Mux118~10                                                                                               ; Combinational ;  595.148                                    ; Simulation (f1)             ; 0.060              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~6                                                                                                ; Combinational ;  695.698                                    ; Simulation (f1)             ; 0.070              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~9                                                                                                ; Combinational ;  695.698                                    ; Simulation (f1)             ; 0.070              ; Simulation (f1)                    ;
; rv_reg:registers|Mux119~10                                                                                               ; Combinational ;  698.416                                    ; Simulation (f1)             ; 0.070              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~3                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~4                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~6                                                                                                ; Combinational ;  945.715                                    ; Simulation (f1)             ; 0.097              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~9                                                                                                ; Combinational ;  945.715                                    ; Simulation (f1)             ; 0.097              ; Simulation (f1)                    ;
; rv_reg:registers|Mux120~10                                                                                               ; Combinational ;  948.433                                    ; Simulation (f1)             ; 0.097              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~5                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~6                                                                                                ; Combinational ;  942.998                                    ; Simulation (f1)             ; 0.096              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~8                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~9                                                                                                ; Combinational ;  945.715                                    ; Simulation (f1)             ; 0.096              ; Simulation (f1)                    ;
; rv_reg:registers|Mux121~10                                                                                               ; Combinational ;  948.433                                    ; Simulation (f1)             ; 0.096              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~3                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~4                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~5                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.794              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~6                                                                                                ; Combinational ;  964.738                                    ; Simulation (f1)             ; 0.097              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~9                                                                                                ; Combinational ;  964.738                                    ; Simulation (f1)             ; 0.097              ; Simulation (f1)                    ;
; rv_reg:registers|Mux122~10                                                                                               ; Combinational ;  964.738                                    ; Simulation (f1)             ; 0.097              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~0                                                                                                ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~5                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~6                                                                                                ; Combinational ; 1982.469                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~7                                                                                                ; Combinational ;  991.914                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~9                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~10                                                                                               ; Combinational ;  994.631                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|Mux123~11                                                                                               ; Combinational ;  997.349                                    ; Simulation (f1)             ; 0.100              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~3                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~4                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~5                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~6                                                                                                ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.101              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~9                                                                                                ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.101              ; Simulation (f1)                    ;
; rv_reg:registers|Mux124~10                                                                                               ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.101              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~5                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~6                                                                                                ; Combinational ;  991.914                                    ; Simulation (f1)             ; 0.100              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~9                                                                                                ; Combinational ;  991.914                                    ; Simulation (f1)             ; 0.100              ; Simulation (f1)                    ;
; rv_reg:registers|Mux125~10                                                                                               ; Combinational ;  991.914                                    ; Simulation (f1)             ; 0.100              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~3                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~4                                                                                                ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~5                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~6                                                                                                ; Combinational ;  997.349                                    ; Simulation (f1)             ; 0.101              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~8                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~9                                                                                                ; Combinational ; 1000.067                                    ; Simulation (f1)             ; 0.101              ; Simulation (f1)                    ;
; rv_reg:registers|Mux126~10                                                                                               ; Combinational ; 1000.067                                    ; Simulation (f1)             ; 0.101              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~0                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~1                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~2                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~3                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~4                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~5                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~6                                                                                                ; Combinational ; 1000.067                                    ; Simulation (f1)             ; 0.100              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~7                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~8                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~9                                                                                                ; Combinational ; 1000.067                                    ; Simulation (f1)             ; 0.100              ; Simulation (f1)                    ;
; rv_reg:registers|Mux127~10                                                                                               ; Combinational ; 1000.067                                    ; Simulation (f1)             ; 0.100              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][4]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][6]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][7]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][12]~46                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][18]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][19]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][22]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][27]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][32]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][34]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][35]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][36]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][37]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][39]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][40]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][41]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][42]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][43]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][47]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][49]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][50]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][52]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][55]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][57]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][58]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][60]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][61]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][62]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[0][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][1]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][1]~47                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][1]~feeder                                                                                       ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][3]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][4]                                                                                              ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][6]                                                                                              ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][7]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][10]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][11]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][16]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][30]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][39]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][59]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][60]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[1][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][4]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][4]~49                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][5]                                                                                              ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][6]                                                                                              ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.005              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][7]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][8]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][9]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][10]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][11]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][12]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][13]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][14]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][15]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][16]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][17]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][18]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][19]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][20]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][21]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][22]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][22]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][23]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][24]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][25]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][26]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][27]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][28]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][29]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][30]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][31]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][32]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][33]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][34]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][35]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][36]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][37]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][38]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][39]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][39]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][40]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][41]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][42]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][43]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][44]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][45]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][46]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][47]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][48]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][49]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][50]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][51]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][52]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][53]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][54]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][55]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][55]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][56]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][57]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][58]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][59]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][60]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][61]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][62]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][62]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[2][63]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][4]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][6]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][7]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][7]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][42]~50                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][42]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][48]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][60]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][62]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[3][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][1]~feeder                                                                                       ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][4]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][4]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][5]~feeder                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][6]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][7]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][8]~feeder                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][10]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][12]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][15]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][18]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][19]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][20]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][22]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][24]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][26]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][28]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][32]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][33]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][34]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][36]~42                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][36]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][37]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][39]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][40]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][42]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][43]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][45]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][47]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][48]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][51]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][52]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][53]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][54]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][57]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][59]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][61]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][62]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[4][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][1]~feeder                                                                                       ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][2]~feeder                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][3]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][4]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][5]~feeder                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][6]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][7]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][11]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][13]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][14]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][17]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][18]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][19]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][20]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][21]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][22]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][23]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][25]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][29]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][30]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][34]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][36]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][38]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][39]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][40]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][41]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][42]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][47]~43                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][51]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][55]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][59]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][60]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][62]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[5][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][1]~feeder                                                                                       ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][3]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][4]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][6]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][7]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][10]~44                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][14]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][21]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][28]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[6][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][1]~feeder                                                                                       ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][3]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][4]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][6]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][7]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][40]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][55]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][59]~45                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][62]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[7][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][3]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][4]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][5]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.992              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][6]                                                                                              ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][6]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][7]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][7]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][8]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][8]~feeder                                                                                       ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][9]                                                                                              ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][9]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][10]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][11]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][11]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][12]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][12]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][13]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][14]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][15]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][15]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][16]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][17]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][18]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][19]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][19]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][20]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][20]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][21]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][21]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][22]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][22]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][23]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][24]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][25]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][25]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][26]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][27]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][27]~34                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][27]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][28]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][29]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][30]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][30]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][31]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][32]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][33]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][34]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][34]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][35]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][36]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][36]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][37]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][38]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][39]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][39]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][40]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][40]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][41]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][41]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][42]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][43]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][44]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][45]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][46]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][47]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][47]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][48]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][49]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][50]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][51]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][51]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][52]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][52]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][53]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][53]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][54]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][54]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][55]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][55]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][56]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][56]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][57]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][58]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][59]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][60]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][60]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][61]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][62]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[8][63]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][0]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][1]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][1]~feeder                                                                                       ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][2]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][3]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][4]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][5]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][6]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][6]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][7]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][7]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][8]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][9]                                                                                              ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][9]~feeder                                                                                       ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][10]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][11]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][11]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][12]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][12]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][13]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][14]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][14]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][15]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][15]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][16]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][16]~35                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][16]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][17]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][18]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][19]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][20]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][21]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][22]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][23]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][24]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][24]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][25]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][26]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][27]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][27]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][28]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][29]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][30]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][30]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][31]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][31]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][32]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][33]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][34]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][34]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][35]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][35]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][36]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][37]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][38]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][38]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][39]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][40]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][41]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][42]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][43]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][44]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][44]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][45]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][45]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][46]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][47]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][47]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][48]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][49]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][50]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][50]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][51]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][51]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][52]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][53]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][54]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][55]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][55]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][56]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][57]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][58]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][58]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][59]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][60]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][60]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][61]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][61]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][62]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][63]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[9][63]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][1]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][3]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][5]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][7]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.995              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][15]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][18]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][49]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][51]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[10][63]~36                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][29]~37                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][51]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[11][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][2]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][4]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][9]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][10]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][12]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][15]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][18]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][20]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][21]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][26]~38                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][26]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][28]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][33]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][36]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][39]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][44]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][45]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][47]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][49]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][50]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][51]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][52]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][53]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][55]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][59]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][60]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][61]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[12][63]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][4]~39                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][6]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][13]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][20]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][23]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][31]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][32]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][34]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][38]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][43]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][50]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][51]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][52]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][55]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][56]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][58]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][60]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[13][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][0]                                                                                             ; Registered    ;  989.196                                    ; Simulation (f1)             ; 0.495              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][1]                                                                                             ; Registered    ;  494.598                                    ; Simulation (f1)             ; 0.495              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][2]                                                                                             ; Registered    ;  247.299                                    ; Simulation (f1)             ; 0.495              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][3]                                                                                             ; Registered    ;  123.650                                    ; Simulation (f1)             ; 0.490              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][4]                                                                                             ; Registered    ;   61.145                                    ; Simulation (f1)             ; 0.490              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][5]                                                                                             ; Registered    ;   29.893                                    ; Simulation (f1)             ; 0.478              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][6]                                                                                             ; Registered    ;   14.947                                    ; Simulation (f1)             ; 0.469              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][7]                                                                                             ; Registered    ;    6.794                                    ; Simulation (f1)             ; 0.469              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][8]                                                                                             ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.348              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][9]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.295              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][39]~40                                                                                         ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][62]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[14][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][0]                                                                                             ; Registered    ; 1993.339                                    ; Simulation (f1)             ; 0.596              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][1]                                                                                             ; Registered    ; 1494.665                                    ; Simulation (f1)             ; 0.599              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][2]                                                                                             ; Registered    ; 1247.366                                    ; Simulation (f1)             ; 0.597              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][3]                                                                                             ; Registered    ;  987.837                                    ; Simulation (f1)             ; 0.344              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][4]                                                                                             ; Registered    ;  995.990                                    ; Simulation (f1)             ; 0.344              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][5]                                                                                             ; Registered    ; 1062.571                                    ; Simulation (f1)             ; 0.586              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][6]                                                                                             ; Registered    ; 1066.647                                    ; Simulation (f1)             ; 0.577              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][7]                                                                                             ; Registered    ; 1058.494                                    ; Simulation (f1)             ; 0.581              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][8]                                                                                             ; Registered    ; 1290.847                                    ; Simulation (f1)             ; 0.477              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][9]                                                                                             ; Registered    ; 1395.473                                    ; Simulation (f1)             ; 0.435              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][10]                                                                                            ; Registered    ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][11]                                                                                            ; Registered    ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][12]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][12]~41                                                                                         ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.795              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][12]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][13]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][14]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][15]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][16]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][17]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][18]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][19]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][20]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][21]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][22]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][23]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][24]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][25]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][26]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][27]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][28]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][29]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][30]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][31]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][32]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][33]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][34]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][35]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][36]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][37]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][38]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][39]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][40]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][41]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][42]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][43]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][44]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][45]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][45]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][46]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][47]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][48]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][49]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][50]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][51]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][52]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][53]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][54]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][55]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][56]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][57]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][58]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][59]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][60]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][61]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][62]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[15][63]                                                                                            ; Registered    ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][2]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][3]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][4]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][9]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][13]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][17]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][18]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][23]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][25]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][28]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][32]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][33]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][38]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][39]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][44]~19                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][44]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][45]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][46]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][47]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][50]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][52]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][53]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][55]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][59]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][60]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][62]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[16][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][0]~feeder                                                                                      ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][2]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][3]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][7]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][10]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][11]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][12]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][14]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][17]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][18]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][23]~23                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][28]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][31]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][32]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][34]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][38]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][39]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][45]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][46]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][47]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][49]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][50]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][53]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][55]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][56]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][58]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][59]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[17][63]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][2]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][3]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][6]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][7]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][10]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][15]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][18]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][20]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][27]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][32]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][36]~27                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][38]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][39]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][45]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][49]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][51]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][52]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][53]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][59]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][62]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[18][63]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][0]~feeder                                                                                      ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][2]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][3]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][9]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][10]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][12]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][13]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][14]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][15]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][20]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][21]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][25]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][26]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][27]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][28]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][29]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][30]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][31]~31                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][31]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][32]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][33]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][36]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][39]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][43]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][44]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][46]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][47]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][49]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][51]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][52]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][56]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][58]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][59]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][60]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][61]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][62]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[19][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][2]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][6]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][7]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][21]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][25]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][26]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][29]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][31]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][39]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][46]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][47]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][48]~20                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][52]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][53]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][58]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][60]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][61]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][62]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[20][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][2]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][6]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][16]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][26]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][27]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][33]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][38]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][44]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][45]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][47]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][48]~24                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][58]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][60]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][62]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[21][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][7]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][10]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][11]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][12]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][14]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][17]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][20]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][21]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][23]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][34]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][35]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][36]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][37]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][38]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][43]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][45]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][46]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][48]~28                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][58]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][59]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[22][63]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][6]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][9]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][10]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][12]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][14]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][18]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][21]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][23]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][25]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][26]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][27]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][30]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][31]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][32]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][33]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][34]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][44]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][48]~32                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][49]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][53]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][55]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][58]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][60]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][61]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][62]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[23][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][15]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][29]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][43]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][56]~21                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][56]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[24][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][0]~feeder                                                                                      ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][29]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][36]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][52]~25                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[25][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][12]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][13]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][19]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][34]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][47]~29                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[26][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][7]~feeder                                                                                      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][27]~33                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][48]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[27][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][1]~feeder                                                                                      ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][4]~22                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][15]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][22]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][29]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[28][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][22]~26                                                                                         ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][36]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][42]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[29][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][1]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][3]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][5]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][7]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][7]~30                                                                                          ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][15]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][34]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][49]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[30][63]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][0]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][1]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][2]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][3]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][4]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][5]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][5]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][6]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][7]                                                                                             ; Registered    ;    1.359                                    ; Simulation (f1)             ; 0.993              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][7]~3                                                                                           ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][8]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][8]~feeder                                                                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][9]                                                                                             ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][10]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][11]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][12]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][13]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][14]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][14]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][15]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][16]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][17]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][18]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][19]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][20]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][21]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][22]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][23]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][24]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][24]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][25]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][26]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][26]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][27]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][28]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][29]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][30]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][31]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][32]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][33]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][34]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][34]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][35]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][36]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][37]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][38]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][39]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][40]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][40]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][41]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][41]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][42]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][43]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][44]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][45]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][46]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][47]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][48]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][49]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][50]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][51]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][52]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][53]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][54]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][54]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][55]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][56]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][57]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][57]~feeder                                                                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][58]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][59]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][60]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][61]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][62]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs[31][63]                                                                                            ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~0                                                                                                  ; Combinational ; 3975.808                                    ; Simulation (f1)             ; 0.503              ; Simulation (f1)                    ;
; rv_reg:registers|regs~1                                                                                                  ; Combinational ; 1990.622                                    ; Simulation (f1)             ; 0.204              ; Simulation (f1)                    ;
; rv_reg:registers|regs~2                                                                                                  ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs~4                                                                                                  ; Combinational ; 1993.339                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_reg:registers|regs~5                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~6                                                                                                  ; Combinational ;  989.196                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs~7                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~8                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~9                                                                                                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~10                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~11                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~12                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~13                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~14                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~15                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~16                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~17                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~18                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~48                                                                                                 ; Combinational ;  991.914                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs~51                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~52                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~53                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~54                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~55                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~56                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~57                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~58                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~59                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~60                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~61                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~62                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~63                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~64                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~65                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~66                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~67                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~68                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~69                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~70                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~71                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~72                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~73                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~74                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~75                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~76                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~77                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~78                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~79                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~80                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~81                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~82                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~83                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~84                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~85                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~86                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~87                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~88                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~89                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~90                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~91                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~92                                                                                                 ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~93                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~94                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~95                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~96                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~97                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~98                                                                                                 ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~99                                                                                                 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~100                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~101                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~102                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~103                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~104                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~105                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~106                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~107                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~108                                                                                                ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~109                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~110                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~111                                                                                                ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~112                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~113                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~114                                                                                                ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~115                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~116                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~117                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~118                                                                                                ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~119                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~120                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~121                                                                                                ; Combinational ;    1.359                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~122                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~123                                                                                                ; Combinational ;    2.718                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~124                                                                                                ; Combinational ;  990.555                                    ; Simulation (f1)             ; 0.099              ; Simulation (f1)                    ;
; rv_reg:registers|regs~125                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~126                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~127                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~128                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~129                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~130                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~131                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~132                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~133                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~134                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~135                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~136                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~137                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~138                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~139                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~140                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~141                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~142                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~143                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~144                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~145                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~146                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~147                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~148                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~149                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~150                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~151                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~152                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~153                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~154                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~155                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_reg:registers|regs~156                                                                                                ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|address_reg_b[0]                                  ; Registered    ; 3977.167                                    ; Simulation (f1)             ; 0.400              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|address_reg_b[1]                                  ; Registered    ; 3977.167                                    ; Simulation (f1)             ; 0.400              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a0                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a1                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a2                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a3                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a4                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a5                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a6                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a7                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a8                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a9                                      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a10                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a11                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a12                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a13                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a14                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a15                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a16                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a17                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a18                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a19                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a20                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a21                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a22                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a23                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a24                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a25                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a26                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a27                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a28                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a29                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a30                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a31                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a32                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a33                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a34                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a35                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a36                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a37                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a38                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a39                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a40                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a41                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a42                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a43                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a44                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a45                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a46                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a47                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a48                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a49                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a50                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a51                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a52                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a53                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a54                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a55                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a56                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a57                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a58                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a59                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a60                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a61                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a62                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a63                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a64                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a65                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a66                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a67                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a68                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a69                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a70                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a71                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a72                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a73                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a74                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a75                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a76                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a77                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a78                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a79                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a80                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a81                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a82                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a83                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a84                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a85                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a86                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a87                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a88                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a89                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a90                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a91                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a92                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a93                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a94                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a95                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a96                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a97                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a98                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a99                                     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a100                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a101                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a102                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a103                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a104                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a105                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a106                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a107                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a108                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a109                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a110                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a111                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a112                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a113                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a114                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a115                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a116                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a117                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a118                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a119                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a120                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a121                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a122                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a123                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a124                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a125                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a126                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a127                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a128                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a129                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a130                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a131                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a132                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a133                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a134                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a135                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a136                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a137                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a138                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a139                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a140                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a141                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a142                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a143                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a144                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a145                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a146                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a147                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a148                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a149                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a150                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a151                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a152                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a153                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a154                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a155                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a156                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a157                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a158                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a159                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a160                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a161                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a162                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a163                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a164                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a165                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a166                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a167                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a168                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a169                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a170                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a171                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a172                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a173                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a174                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a175                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a176                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a177                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a178                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a179                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a180                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a181                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a182                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a183                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a184                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a185                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a186                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a187                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a188                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a189                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a190                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a191                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a192                                    ; Combinational ; 1979.751                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a193                                    ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a194                                    ; Combinational ; 1978.392                                    ; Simulation (f1)             ; 0.198              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a195                                    ; Combinational ; 1966.163                                    ; Simulation (f1)             ; 0.197              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a196                                    ; Combinational ; 1963.446                                    ; Simulation (f1)             ; 0.196              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a197                                    ; Combinational ; 1915.888                                    ; Simulation (f1)             ; 0.192              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a198                                    ; Combinational ; 1876.484                                    ; Simulation (f1)             ; 0.188              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a199                                    ; Combinational ; 1879.201                                    ; Simulation (f1)             ; 0.188              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a200                                    ; Combinational ; 1391.397                                    ; Simulation (f1)             ; 0.139              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a201                                    ; Combinational ; 1180.785                                    ; Simulation (f1)             ; 0.118              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a202                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a203                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a204                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a205                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a206                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a207                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a208                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a209                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a210                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a211                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a212                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a213                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a214                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a215                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a216                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a217                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a218                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a219                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a220                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a221                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a222                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a223                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a224                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a225                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a226                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a227                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a228                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a229                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a230                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a231                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a232                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a233                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a234                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a235                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a236                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a237                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a238                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a239                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a240                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a241                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a242                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a243                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a244                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a245                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a246                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a247                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a248                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a249                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a250                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a251                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a252                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a253                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a254                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|ram_block1a255                                    ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[0]                         ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[0]~feeder                  ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[1]                         ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|address_reg_a[2]                         ; Registered    ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a0                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a1                             ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a2                             ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a3                             ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a4                             ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a5                             ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.204              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a6                             ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a7                             ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a8                             ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a9                             ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a10                            ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a11                            ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a12                            ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a13                            ; Combinational ; 2002.851                                    ; Simulation (f1)             ; 0.700              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a14                            ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a15                            ; Combinational ;   14.947                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a16                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a17                            ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a18                            ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a19                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a20                            ; Combinational ; 1986.545                                    ; Simulation (f1)             ; 0.201              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a21                            ; Combinational ; 3970.373                                    ; Simulation (f1)             ; 0.399              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a22                            ; Combinational ; 3978.525                                    ; Simulation (f1)             ; 0.400              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a23                            ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a24                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a25                            ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a26                            ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a27                            ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a28                            ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a29                            ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a30                            ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a31                            ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a32                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a33                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a34                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a35                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a36                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a37                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a38                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a39                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a40                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a41                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a42                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a43                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a44                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a45                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a46                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a47                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a48                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a49                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a50                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a51                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a52                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a53                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a54                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a55                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a56                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a57                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a58                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a59                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a60                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a61                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a62                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a63                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a64                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a65                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a66                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a67                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a68                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a69                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a70                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a71                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a72                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a73                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a74                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a75                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a76                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a77                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a78                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a79                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a80                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a81                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a82                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a83                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a84                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a85                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a86                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a87                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a88                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a89                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a90                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a91                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a92                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a93                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a94                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a95                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a96                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a97                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a98                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a99                            ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a100                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a101                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a102                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a103                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a104                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a105                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a106                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a107                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a108                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a109                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a110                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a111                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a112                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a113                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a114                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a115                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a116                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a117                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a118                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a119                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a120                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a121                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a122                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a123                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a124                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a125                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a126                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a127                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a128                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a129                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a130                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a131                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a132                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a133                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a134                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a135                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a136                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a137                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a138                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a139                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a140                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a141                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a142                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a143                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a144                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a145                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a146                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a147                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a148                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a149                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a150                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a151                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a152                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a153                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a154                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a155                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a156                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a157                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a158                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a159                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a160                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a161                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a162                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a163                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a164                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a165                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a166                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a167                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a168                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a169                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a170                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a171                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a172                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a173                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a174                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a175                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a176                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a177                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a178                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a179                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a180                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a181                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a182                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a183                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a184                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a185                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a186                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a187                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a188                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a189                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a190                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a191                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a192                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a193                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a194                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a195                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a196                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a197                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a198                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a199                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a200                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a201                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a202                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a203                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a204                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a205                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a206                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a207                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a208                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a209                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a210                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a211                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a212                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a213                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a214                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a215                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a216                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a217                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a218                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a219                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a220                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a221                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a222                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a223                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a224                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a225                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a226                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a227                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a228                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a229                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a230                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a231                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a232                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a233                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a234                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a235                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a236                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a237                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a238                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a239                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a240                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a241                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a242                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a243                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a244                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a245                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a246                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a247                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a248                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a249                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a250                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a251                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a252                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a253                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a254                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|ram_block1a255                           ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1071w[2]~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1084w[2]~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1092w[2]~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|decode_8la:decode2|w_anode1100w[2]~0              ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.203              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w0_n0_mux_dataout~0               ; Combinational ; 1979.751                                    ; Simulation (f1)             ; 0.197              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w1_n0_mux_dataout~0               ; Combinational ; 1981.110                                    ; Simulation (f1)             ; 0.197              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w2_n0_mux_dataout~0               ; Combinational ; 1978.392                                    ; Simulation (f1)             ; 0.197              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w3_n0_mux_dataout~0               ; Combinational ; 1966.163                                    ; Simulation (f1)             ; 0.196              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w4_n0_mux_dataout~0               ; Combinational ; 1963.446                                    ; Simulation (f1)             ; 0.195              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w5_n0_mux_dataout~0               ; Combinational ; 1915.888                                    ; Simulation (f1)             ; 0.191              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w6_n0_mux_dataout~0               ; Combinational ; 1876.484                                    ; Simulation (f1)             ; 0.187              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w7_n0_mux_dataout~0               ; Combinational ; 1879.201                                    ; Simulation (f1)             ; 0.187              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w8_n0_mux_dataout~0               ; Combinational ; 1391.397                                    ; Simulation (f1)             ; 0.138              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w9_n0_mux_dataout~0               ; Combinational ; 1180.785                                    ; Simulation (f1)             ; 0.117              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w10_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w11_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w12_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w13_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w14_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w15_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w16_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w17_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w18_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w19_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w20_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w21_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w22_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w23_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w24_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w25_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w26_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w27_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w28_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w29_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w30_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w31_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w32_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w33_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w34_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w35_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w36_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w37_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w38_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w39_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w40_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w41_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w42_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w43_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w44_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w45_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w46_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w47_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w48_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w49_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w50_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w51_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w52_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w53_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w54_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w55_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w56_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w57_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w58_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w59_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w60_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w61_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w62_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_mem_1024:d_mem|altsyncram:dmem_rtl_0|altsyncram_cbv1:auto_generated|mux_bhb:mux3|l2_w63_n0_mux_dataout~0              ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w0_n0_mux_dataout~0      ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w0_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w1_n0_mux_dataout~0      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w1_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w2_n0_mux_dataout~0      ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w2_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w3_n0_mux_dataout~0      ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w3_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w4_n0_mux_dataout~0      ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w4_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w5_n0_mux_dataout~0      ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.204              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w5_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w6_n0_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w6_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w7_n0_mux_dataout~0      ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w7_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w8_n0_mux_dataout~0      ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w8_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w9_n0_mux_dataout~0      ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w9_n1_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w10_n0_mux_dataout~0     ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w10_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w11_n0_mux_dataout~0     ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w11_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w12_n0_mux_dataout~0     ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w12_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w13_n0_mux_dataout~0     ; Combinational ; 2002.851                                    ; Simulation (f1)             ; 0.700              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w13_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w14_n0_mux_dataout~0     ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w14_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w15_n0_mux_dataout~0     ; Combinational ;   14.947                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w15_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w16_n0_mux_dataout~0     ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w16_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w17_n0_mux_dataout~0     ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w17_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w18_n0_mux_dataout~0     ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w18_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w19_n0_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w19_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w20_n0_mux_dataout~0     ; Combinational ; 1986.545                                    ; Simulation (f1)             ; 0.201              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w20_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w21_n0_mux_dataout~0     ; Combinational ; 3970.373                                    ; Simulation (f1)             ; 0.399              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w21_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w22_n0_mux_dataout~0     ; Combinational ; 3978.525                                    ; Simulation (f1)             ; 0.400              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w22_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w23_n0_mux_dataout~0     ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w23_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w24_n0_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w24_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w25_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w25_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w26_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w26_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w27_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w27_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w28_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w28_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w29_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w29_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w30_n0_mux_dataout~0     ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w30_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w31_n0_mux_dataout~0     ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l2_w31_n1_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w0_n0_mux_dataout~0      ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.998              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w1_n0_mux_dataout~0      ; Combinational ;    1.359                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w2_n0_mux_dataout~0      ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w3_n0_mux_dataout~0      ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w4_n0_mux_dataout~0      ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.199              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w5_n0_mux_dataout~0      ; Combinational ; 1994.698                                    ; Simulation (f1)             ; 0.204              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w6_n0_mux_dataout~0      ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w7_n0_mux_dataout~0      ; Combinational ; 1991.980                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w8_n0_mux_dataout~0      ; Combinational ; 1987.904                                    ; Simulation (f1)             ; 0.796              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w9_n0_mux_dataout~0      ; Combinational ; 1996.057                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w10_n0_mux_dataout~0     ; Combinational ;   12.229                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w11_n0_mux_dataout~0     ; Combinational ;    8.153                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w12_n0_mux_dataout~0     ; Combinational ;    5.435                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w13_n0_mux_dataout~0     ; Combinational ; 2002.851                                    ; Simulation (f1)             ; 0.700              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w14_n0_mux_dataout~0     ; Combinational ;   10.870                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w15_n0_mux_dataout~0     ; Combinational ;   14.947                                    ; Simulation (f1)             ; 0.002              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w16_n0_mux_dataout~0     ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w17_n0_mux_dataout~0     ; Combinational ;    6.794                                    ; Simulation (f1)             ; 0.001              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w18_n0_mux_dataout~0     ; Combinational ;    9.512                                    ; Simulation (f1)             ; 0.997              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w19_n0_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w20_n0_mux_dataout~0     ; Combinational ; 1986.545                                    ; Simulation (f1)             ; 0.201              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w21_n0_mux_dataout~0     ; Combinational ; 3970.373                                    ; Simulation (f1)             ; 0.399              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w22_n0_mux_dataout~0     ; Combinational ; 3978.525                                    ; Simulation (f1)             ; 0.400              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w23_n0_mux_dataout~0     ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.797              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w24_n0_mux_dataout~0     ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w25_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.994              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w26_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w27_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w28_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w29_n0_mux_dataout~0     ; Combinational ;   16.305                                    ; Simulation (f1)             ; 0.996              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w30_n0_mux_dataout~0     ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|mux_ahb:mux2|l3_w31_n0_mux_dataout~0     ; Combinational ; 1997.416                                    ; Simulation (f1)             ; 0.798              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1046w[3]   ; Combinational ;    0.000                                    ; Simulation (f1)             ; 1.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1064w[3]~0 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1075w[3]~0 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1086w[3]~0 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1097w[3]~0 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1108w[3]~0 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1119w[3]~0 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
; rv_instr_mem:inst_mem|altsyncram:instr_mem_rtl_0|altsyncram_d3e1:auto_generated|decode_61a:rden_decode|w_anode1130w[3]~0 ; Combinational ;    0.000                                    ; Simulation (f1)             ; 0.000              ; Simulation (f1)                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------------------------+-----------------------------+--------------------+------------------------------------+
(1) See the Power Analyzer Simulation Files Read report panel for detailed information for each simulation file identifier.


+-------------------------+
; Power Analyzer Messages ;
+-------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Power Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
    Info: Processing started: Thu Jun  1 03:17:41 2023
Info: Command: quartus_pow --read_settings_files=on --write_settings_files=off rv_single -c rv_single
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (222002): Starting scan of VCD file simulation/modelsim/rv_single.vcd (0 ns to End of File) for signal static probabilities and transition densities
Info (222003): Finished scan of VCD file simulation/modelsim/rv_single.vcd (0 ns to End of File) for signal static probabilities and transition densities
Info (332104): Reading SDC File: 'rv_single.sdc'
Warning (332174): Ignored filter at rv_single.sdc(10): gpio_out could not be matched with a port File: C:/Users/Jeremy/OneDrive/Documents/Study/Master/Thesis/Cores/rv_single/rv_single.sdc Line: 10
Warning (332049): Ignored set_false_path at rv_single.sdc(10): Argument <to> is an empty collection File: C:/Users/Jeremy/OneDrive/Documents/Study/Master/Thesis/Cores/rv_single/rv_single.sdc Line: 10
    Info (332050): set_false_path -from * -to [get_ports gpio_out] File: C:/Users/Jeremy/OneDrive/Documents/Study/Master/Thesis/Cores/rv_single/rv_single.sdc Line: 10
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Info (221012): Created Signal Activity File C:/Users/Jeremy/OneDrive/Documents/Study/Master/Thesis/Cores/rv_single/signals.saf
Info (215037): Detailed signal activity file source information is not written to output Signal Activity File.
Critical Warning (215050): HPS power is being analyzed for a device with an HPS without HPS power.
Info (218000): Using Advanced I/O Power to simulate I/O buffers with the specified board trace model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (215049): Average toggle rate for this design is 262.227 millions of transitions / sec
Info (215031): Total thermal power estimate for the design is 2353.62 mW
Info: Quartus Prime Power Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5510 megabytes
    Info: Processing ended: Thu Jun  1 03:17:56 2023
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:16


