Fitter report for IFetch
Fri May  3 20:14:55 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. Other Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+-------------------------------------+--------------------------------------------+
; Fitter Status                       ; Successful - Fri May  3 20:14:55 2019      ;
; Quartus II 64-Bit Version           ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                       ; IFetch                                     ;
; Top-level Entity Name               ; IFetch                                     ;
; Family                              ; Cyclone V                                  ;
; Device                              ; 5CGXFC7C7F23C8                             ;
; Timing Models                       ; Preliminary                                ;
; Logic utilization (in ALMs)         ; 87 / 56,480 ( < 1 % )                      ;
; Total registers                     ; 82                                         ;
; Total pins                          ; 205 / 268 ( 76 % )                         ;
; Total virtual pins                  ; 0                                          ;
; Total block memory bits             ; 0 / 7,024,640 ( 0 % )                      ;
; Total DSP Blocks                    ; 0 / 156 ( 0 % )                            ;
; Total HSSI RX PCSs                  ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers     ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX ATT Deserializers ; 0                                          ;
; Total HSSI TX PCSs                  ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA TX Serializers       ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA TX ATT Serializers   ; 0 / 6 ( 0 % )                              ;
; Total PLLs                          ; 0 / 13 ( 0 % )                             ;
; Total DLLs                          ; 0 / 4 ( 0 % )                              ;
+-------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.4%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; reset_bar      ; Incomplete set of assignments ;
; ra1_inv_out    ; Incomplete set of assignments ;
; ra2_inv_out    ; Incomplete set of assignments ;
; ra1_pc_out[0]  ; Incomplete set of assignments ;
; ra1_pc_out[1]  ; Incomplete set of assignments ;
; ra1_pc_out[2]  ; Incomplete set of assignments ;
; ra1_pc_out[3]  ; Incomplete set of assignments ;
; ra1_pc_out[4]  ; Incomplete set of assignments ;
; ra1_pc_out[5]  ; Incomplete set of assignments ;
; ra1_pc_out[6]  ; Incomplete set of assignments ;
; ra1_pc_out[7]  ; Incomplete set of assignments ;
; ra1_pc_out[8]  ; Incomplete set of assignments ;
; ra1_pc_out[9]  ; Incomplete set of assignments ;
; ra1_pc_out[10] ; Incomplete set of assignments ;
; ra1_pc_out[11] ; Incomplete set of assignments ;
; ra1_pc_out[12] ; Incomplete set of assignments ;
; ra1_pc_out[13] ; Incomplete set of assignments ;
; ra1_pc_out[14] ; Incomplete set of assignments ;
; ra1_pc_out[15] ; Incomplete set of assignments ;
; ra1_ir_out[0]  ; Incomplete set of assignments ;
; ra1_ir_out[1]  ; Incomplete set of assignments ;
; ra1_ir_out[2]  ; Incomplete set of assignments ;
; ra1_ir_out[3]  ; Incomplete set of assignments ;
; ra1_ir_out[4]  ; Incomplete set of assignments ;
; ra1_ir_out[5]  ; Incomplete set of assignments ;
; ra1_ir_out[6]  ; Incomplete set of assignments ;
; ra1_ir_out[7]  ; Incomplete set of assignments ;
; ra1_ir_out[8]  ; Incomplete set of assignments ;
; ra1_ir_out[9]  ; Incomplete set of assignments ;
; ra1_ir_out[10] ; Incomplete set of assignments ;
; ra1_ir_out[11] ; Incomplete set of assignments ;
; ra1_ir_out[12] ; Incomplete set of assignments ;
; ra1_ir_out[13] ; Incomplete set of assignments ;
; ra1_ir_out[14] ; Incomplete set of assignments ;
; ra1_ir_out[15] ; Incomplete set of assignments ;
; ra2_pc_out[0]  ; Incomplete set of assignments ;
; ra2_pc_out[1]  ; Incomplete set of assignments ;
; ra2_pc_out[2]  ; Incomplete set of assignments ;
; ra2_pc_out[3]  ; Incomplete set of assignments ;
; ra2_pc_out[4]  ; Incomplete set of assignments ;
; ra2_pc_out[5]  ; Incomplete set of assignments ;
; ra2_pc_out[6]  ; Incomplete set of assignments ;
; ra2_pc_out[7]  ; Incomplete set of assignments ;
; ra2_pc_out[8]  ; Incomplete set of assignments ;
; ra2_pc_out[9]  ; Incomplete set of assignments ;
; ra2_pc_out[10] ; Incomplete set of assignments ;
; ra2_pc_out[11] ; Incomplete set of assignments ;
; ra2_pc_out[12] ; Incomplete set of assignments ;
; ra2_pc_out[13] ; Incomplete set of assignments ;
; ra2_pc_out[14] ; Incomplete set of assignments ;
; ra2_pc_out[15] ; Incomplete set of assignments ;
; ra2_ir_out[0]  ; Incomplete set of assignments ;
; ra2_ir_out[1]  ; Incomplete set of assignments ;
; ra2_ir_out[2]  ; Incomplete set of assignments ;
; ra2_ir_out[3]  ; Incomplete set of assignments ;
; ra2_ir_out[4]  ; Incomplete set of assignments ;
; ra2_ir_out[5]  ; Incomplete set of assignments ;
; ra2_ir_out[6]  ; Incomplete set of assignments ;
; ra2_ir_out[7]  ; Incomplete set of assignments ;
; ra2_ir_out[8]  ; Incomplete set of assignments ;
; ra2_ir_out[9]  ; Incomplete set of assignments ;
; ra2_ir_out[10] ; Incomplete set of assignments ;
; ra2_ir_out[11] ; Incomplete set of assignments ;
; ra2_ir_out[12] ; Incomplete set of assignments ;
; ra2_ir_out[13] ; Incomplete set of assignments ;
; ra2_ir_out[14] ; Incomplete set of assignments ;
; ra2_ir_out[15] ; Incomplete set of assignments ;
; ra1_invalidate ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; reset          ; Incomplete set of assignments ;
; ra_en          ; Incomplete set of assignments ;
; ra2_invalidate ; Incomplete set of assignments ;
; S1             ; Incomplete set of assignments ;
; dmem_dout[0]   ; Incomplete set of assignments ;
; S3             ; Incomplete set of assignments ;
; S2             ; Incomplete set of assignments ;
; S0             ; Incomplete set of assignments ;
; adder4_out[0]  ; Incomplete set of assignments ;
; alu1_out[0]    ; Incomplete set of assignments ;
; ZA7_1_out[0]   ; Incomplete set of assignments ;
; ZA7_2_out[0]   ; Incomplete set of assignments ;
; adder2_out[0]  ; Incomplete set of assignments ;
; adder3_out[0]  ; Incomplete set of assignments ;
; rb_op2[0]      ; Incomplete set of assignments ;
; pc_en          ; Incomplete set of assignments ;
; dmem_dout[1]   ; Incomplete set of assignments ;
; dmem_dout[2]   ; Incomplete set of assignments ;
; dmem_dout[3]   ; Incomplete set of assignments ;
; adder4_out[3]  ; Incomplete set of assignments ;
; alu1_out[3]    ; Incomplete set of assignments ;
; ZA7_1_out[3]   ; Incomplete set of assignments ;
; ZA7_2_out[3]   ; Incomplete set of assignments ;
; adder2_out[3]  ; Incomplete set of assignments ;
; adder3_out[3]  ; Incomplete set of assignments ;
; rb_op2[3]      ; Incomplete set of assignments ;
; dmem_dout[4]   ; Incomplete set of assignments ;
; adder4_out[4]  ; Incomplete set of assignments ;
; alu1_out[4]    ; Incomplete set of assignments ;
; ZA7_1_out[4]   ; Incomplete set of assignments ;
; ZA7_2_out[4]   ; Incomplete set of assignments ;
; adder2_out[4]  ; Incomplete set of assignments ;
; adder3_out[4]  ; Incomplete set of assignments ;
; rb_op2[4]      ; Incomplete set of assignments ;
; dmem_dout[5]   ; Incomplete set of assignments ;
; adder4_out[5]  ; Incomplete set of assignments ;
; alu1_out[5]    ; Incomplete set of assignments ;
; ZA7_1_out[5]   ; Incomplete set of assignments ;
; ZA7_2_out[5]   ; Incomplete set of assignments ;
; adder2_out[5]  ; Incomplete set of assignments ;
; adder3_out[5]  ; Incomplete set of assignments ;
; rb_op2[5]      ; Incomplete set of assignments ;
; dmem_dout[6]   ; Incomplete set of assignments ;
; adder4_out[6]  ; Incomplete set of assignments ;
; alu1_out[6]    ; Incomplete set of assignments ;
; ZA7_1_out[6]   ; Incomplete set of assignments ;
; ZA7_2_out[6]   ; Incomplete set of assignments ;
; adder2_out[6]  ; Incomplete set of assignments ;
; adder3_out[6]  ; Incomplete set of assignments ;
; rb_op2[6]      ; Incomplete set of assignments ;
; dmem_dout[7]   ; Incomplete set of assignments ;
; adder4_out[7]  ; Incomplete set of assignments ;
; alu1_out[7]    ; Incomplete set of assignments ;
; ZA7_1_out[7]   ; Incomplete set of assignments ;
; ZA7_2_out[7]   ; Incomplete set of assignments ;
; adder2_out[7]  ; Incomplete set of assignments ;
; adder3_out[7]  ; Incomplete set of assignments ;
; rb_op2[7]      ; Incomplete set of assignments ;
; adder2_out[8]  ; Incomplete set of assignments ;
; adder3_out[8]  ; Incomplete set of assignments ;
; rb_op2[8]      ; Incomplete set of assignments ;
; dmem_dout[8]   ; Incomplete set of assignments ;
; adder4_out[8]  ; Incomplete set of assignments ;
; alu1_out[8]    ; Incomplete set of assignments ;
; ZA7_1_out[8]   ; Incomplete set of assignments ;
; ZA7_2_out[8]   ; Incomplete set of assignments ;
; adder2_out[9]  ; Incomplete set of assignments ;
; adder3_out[9]  ; Incomplete set of assignments ;
; rb_op2[9]      ; Incomplete set of assignments ;
; dmem_dout[9]   ; Incomplete set of assignments ;
; adder4_out[9]  ; Incomplete set of assignments ;
; alu1_out[9]    ; Incomplete set of assignments ;
; ZA7_1_out[9]   ; Incomplete set of assignments ;
; ZA7_2_out[9]   ; Incomplete set of assignments ;
; adder2_out[10] ; Incomplete set of assignments ;
; adder3_out[10] ; Incomplete set of assignments ;
; rb_op2[10]     ; Incomplete set of assignments ;
; dmem_dout[10]  ; Incomplete set of assignments ;
; adder4_out[10] ; Incomplete set of assignments ;
; alu1_out[10]   ; Incomplete set of assignments ;
; ZA7_1_out[10]  ; Incomplete set of assignments ;
; ZA7_2_out[10]  ; Incomplete set of assignments ;
; adder2_out[11] ; Incomplete set of assignments ;
; adder3_out[11] ; Incomplete set of assignments ;
; rb_op2[11]     ; Incomplete set of assignments ;
; dmem_dout[11]  ; Incomplete set of assignments ;
; adder4_out[11] ; Incomplete set of assignments ;
; alu1_out[11]   ; Incomplete set of assignments ;
; ZA7_1_out[11]  ; Incomplete set of assignments ;
; ZA7_2_out[11]  ; Incomplete set of assignments ;
; adder2_out[12] ; Incomplete set of assignments ;
; adder3_out[12] ; Incomplete set of assignments ;
; rb_op2[12]     ; Incomplete set of assignments ;
; dmem_dout[12]  ; Incomplete set of assignments ;
; adder4_out[12] ; Incomplete set of assignments ;
; alu1_out[12]   ; Incomplete set of assignments ;
; ZA7_1_out[12]  ; Incomplete set of assignments ;
; ZA7_2_out[12]  ; Incomplete set of assignments ;
; adder2_out[13] ; Incomplete set of assignments ;
; adder3_out[13] ; Incomplete set of assignments ;
; rb_op2[13]     ; Incomplete set of assignments ;
; dmem_dout[13]  ; Incomplete set of assignments ;
; adder4_out[13] ; Incomplete set of assignments ;
; alu1_out[13]   ; Incomplete set of assignments ;
; ZA7_1_out[13]  ; Incomplete set of assignments ;
; ZA7_2_out[13]  ; Incomplete set of assignments ;
; adder2_out[14] ; Incomplete set of assignments ;
; adder3_out[14] ; Incomplete set of assignments ;
; rb_op2[14]     ; Incomplete set of assignments ;
; dmem_dout[14]  ; Incomplete set of assignments ;
; adder4_out[14] ; Incomplete set of assignments ;
; alu1_out[14]   ; Incomplete set of assignments ;
; ZA7_1_out[14]  ; Incomplete set of assignments ;
; ZA7_2_out[14]  ; Incomplete set of assignments ;
; adder2_out[15] ; Incomplete set of assignments ;
; adder3_out[15] ; Incomplete set of assignments ;
; rb_op2[15]     ; Incomplete set of assignments ;
; dmem_dout[15]  ; Incomplete set of assignments ;
; adder4_out[15] ; Incomplete set of assignments ;
; alu1_out[15]   ; Incomplete set of assignments ;
; ZA7_1_out[15]  ; Incomplete set of assignments ;
; ZA7_2_out[15]  ; Incomplete set of assignments ;
; alu1_out[1]    ; Incomplete set of assignments ;
; ZA7_2_out[1]   ; Incomplete set of assignments ;
; adder4_out[1]  ; Incomplete set of assignments ;
; ZA7_1_out[1]   ; Incomplete set of assignments ;
; alu1_out[2]    ; Incomplete set of assignments ;
; ZA7_2_out[2]   ; Incomplete set of assignments ;
; adder4_out[2]  ; Incomplete set of assignments ;
; ZA7_1_out[2]   ; Incomplete set of assignments ;
; adder2_out[1]  ; Incomplete set of assignments ;
; rb_op2[1]      ; Incomplete set of assignments ;
; adder3_out[1]  ; Incomplete set of assignments ;
; adder2_out[2]  ; Incomplete set of assignments ;
; rb_op2[2]      ; Incomplete set of assignments ;
; adder3_out[2]  ; Incomplete set of assignments ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 616 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 616 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 616     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/psf/mac-linux/GitHub/EE739_Superscalar/instruction_fetch/output_files/IFetch.pin.


+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                       ;
+-------------------------------------------------------------+---------------+-------+
; Resource                                                    ; Usage         ; %     ;
+-------------------------------------------------------------+---------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 87 / 56,480   ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 87            ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 97 / 56,480   ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 32            ;       ;
;         [b] ALMs used for LUT logic                         ; 55            ;       ;
;         [c] ALMs used for registers                         ; 10            ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0             ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 13 / 56,480   ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56,480    ; < 1 % ;
;         [a] Due to location constrained logic               ; 0             ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0             ;       ;
;         [c] Due to LAB input limits                         ; 3             ;       ;
;         [d] Due to virtual I/Os                             ; 0             ;       ;
;                                                             ;               ;       ;
; Difficulty packing design                                   ; Low           ;       ;
;                                                             ;               ;       ;
; Total LABs:  partially or completely used                   ; 17 / 5,648    ; < 1 % ;
;     -- Logic LABs                                           ; 17            ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0             ;       ;
;                                                             ;               ;       ;
; Combinational ALUT usage for logic                          ; 123           ;       ;
;     -- 7 input functions                                    ; 6             ;       ;
;     -- 6 input functions                                    ; 40            ;       ;
;     -- 5 input functions                                    ; 48            ;       ;
;     -- 4 input functions                                    ; 11            ;       ;
;     -- <=3 input functions                                  ; 18            ;       ;
; Combinational ALUT usage for route-throughs                 ; 2             ;       ;
; Dedicated logic registers                                   ; 82            ;       ;
;     -- By type:                                             ;               ;       ;
;         -- Primary logic registers                          ; 82 / 112,960  ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960   ; 0 %   ;
;     -- By function:                                         ;               ;       ;
;         -- Design implementation registers                  ; 82            ;       ;
;         -- Routing optimization registers                   ; 0             ;       ;
;                                                             ;               ;       ;
; Virtual pins                                                ; 0             ;       ;
; I/O pins                                                    ; 205 / 268     ; 76 %  ;
;     -- Clock pins                                           ; 9 / 11        ; 82 %  ;
;     -- Dedicated input pins                                 ; 0 / 23        ; 0 %   ;
;                                                             ;               ;       ;
; Global signals                                              ; 1             ;       ;
; M10K blocks                                                 ; 0 / 686       ; 0 %   ;
; Total MLAB memory bits                                      ; 0             ;       ;
; Total block memory bits                                     ; 0 / 7,024,640 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640 ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 156       ; 0 %   ;
; Fractional PLLs                                             ; 0 / 7         ; 0 %   ;
; Global clocks                                               ; 1 / 16        ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88        ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18        ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120       ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120       ; 0 %   ;
; JTAGs                                                       ; 0 / 1         ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1         ; 0 %   ;
; CRC blocks                                                  ; 0 / 1         ; 0 %   ;
; Remote update blocks                                        ; 0 / 1         ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6         ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6         ; 0 %   ;
; Channel PLLs                                                ; 0 / 6         ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3         ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2         ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%  ;       ;
; Peak interconnect usage (total/H/V)                         ; 2% / 2% / 4%  ;       ;
; Maximum fan-out                                             ; 82            ;       ;
; Highest non-global fan-out                                  ; 82            ;       ;
; Total fan-out                                               ; 1227          ;       ;
; Average fan-out                                             ; 1.99          ;       ;
+-------------------------------------------------------------+---------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 87 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 87                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 97 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 32                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 55                    ; 0                              ;
;         [c] ALMs used for registers                         ; 10                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 13 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 17 / 5648 ( < 1 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 17                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 123                   ; 0                              ;
;     -- 7 input functions                                    ; 6                     ; 0                              ;
;     -- 6 input functions                                    ; 40                    ; 0                              ;
;     -- 5 input functions                                    ; 48                    ; 0                              ;
;     -- 4 input functions                                    ; 11                    ; 0                              ;
;     -- <=3 input functions                                  ; 18                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 82 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 0 / 112960 ( 0 % )    ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 82                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 205                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )     ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 1227                  ; 0                              ;
;     -- Registered Connections                               ; 363                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 139                   ; 0                              ;
;     -- Output Ports                                         ; 66                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; S0             ; C21   ; 7A       ; 82           ; 81           ; 40           ; 40                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; S1             ; C19   ; 7A       ; 78           ; 81           ; 0            ; 44                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; S2             ; U15   ; 4A       ; 60           ; 0            ; 0            ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; S3             ; AA18  ; 4A       ; 60           ; 0            ; 34           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[0]   ; M21   ; 5B       ; 89           ; 37           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[10]  ; M22   ; 5B       ; 89           ; 36           ; 37           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[11]  ; E10   ; 8A       ; 32           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[12]  ; N21   ; 5B       ; 89           ; 35           ; 94           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[13]  ; E20   ; 7A       ; 76           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[14]  ; C18   ; 7A       ; 78           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[15]  ; B16   ; 7A       ; 72           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[1]   ; J19   ; 7A       ; 68           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[2]   ; J8    ; 8A       ; 38           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[3]   ; E21   ; 7A       ; 88           ; 81           ; 35           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[4]   ; N20   ; 5B       ; 89           ; 35           ; 77           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[5]   ; D22   ; 7A       ; 80           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[6]   ; Y20   ; 4A       ; 66           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[7]   ; K19   ; 7A       ; 72           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[8]   ; G22   ; 7A       ; 82           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_1_out[9]   ; Y22   ; 4A       ; 66           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[0]   ; C16   ; 7A       ; 72           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[10]  ; F20   ; 7A       ; 76           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[11]  ; B5    ; 8A       ; 34           ; 81           ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[12]  ; H15   ; 7A       ; 64           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[13]  ; E19   ; 7A       ; 86           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[14]  ; R22   ; 5A       ; 89           ; 6            ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[15]  ; V21   ; 4A       ; 70           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[1]   ; A20   ; 7A       ; 74           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[2]   ; H21   ; 7A       ; 88           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[3]   ; C20   ; 7A       ; 86           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[4]   ; H18   ; 7A       ; 68           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[5]   ; G20   ; 7A       ; 80           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[6]   ; W22   ; 4A       ; 66           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[7]   ; R16   ; 5A       ; 89           ; 8            ; 3            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[8]   ; L22   ; 5B       ; 89           ; 36           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ZA7_2_out[9]   ; U22   ; 4A       ; 70           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[0]  ; AB21  ; 4A       ; 58           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[10] ; AA17  ; 4A       ; 60           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[11] ; R11   ; 3B       ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[12] ; Y15   ; 4A       ; 54           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[13] ; B12   ; 7A       ; 54           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[14] ; B20   ; 7A       ; 86           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[15] ; P19   ; 5A       ; 89           ; 9            ; 37           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[1]  ; K17   ; 5B       ; 89           ; 37           ; 3            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[2]  ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[3]  ; U11   ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[4]  ; AB18  ; 4A       ; 56           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[5]  ; L19   ; 5B       ; 89           ; 38           ; 3            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[6]  ; A14   ; 7A       ; 66           ; 81           ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[7]  ; L18   ; 5B       ; 89           ; 38           ; 20           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[8]  ; W19   ; 4A       ; 62           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder2_out[9]  ; Y9    ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[0]  ; M20   ; 5B       ; 89           ; 37           ; 37           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[10] ; U13   ; 4A       ; 50           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[11] ; B13   ; 7A       ; 60           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[12] ; AA19  ; 4A       ; 62           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[13] ; J13   ; 7A       ; 60           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[14] ; E22   ; 7A       ; 80           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[15] ; P16   ; 5A       ; 89           ; 9            ; 3            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[1]  ; A15   ; 7A       ; 66           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[2]  ; P12   ; 3B       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[3]  ; AB17  ; 4A       ; 56           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[4]  ; R21   ; 5A       ; 89           ; 8            ; 37           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[5]  ; P14   ; 4A       ; 68           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[6]  ; V14   ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[7]  ; A13   ; 7A       ; 60           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[8]  ; F18   ; 7A       ; 76           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder3_out[9]  ; R9    ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[0]  ; G18   ; 7A       ; 68           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[10] ; F19   ; 7A       ; 76           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[11] ; B6    ; 8A       ; 32           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[12] ; A19   ; 7A       ; 74           ; 81           ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[13] ; B22   ; 7A       ; 78           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[14] ; P17   ; 5A       ; 89           ; 9            ; 20           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[15] ; G8    ; 8A       ; 38           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[1]  ; F13   ; 7A       ; 58           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[2]  ; A17   ; 7A       ; 74           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[3]  ; B21   ; 7A       ; 82           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[4]  ; L17   ; 5B       ; 89           ; 37           ; 20           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[5]  ; B18   ; 7A       ; 84           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[6]  ; E16   ; 7A       ; 70           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[7]  ; W21   ; 4A       ; 68           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[8]  ; D21   ; 7A       ; 88           ; 81           ; 52           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; adder4_out[9]  ; E15   ; 7A       ; 66           ; 81           ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[0]    ; P22   ; 5A       ; 89           ; 8            ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[10]   ; J21   ; 7A       ; 84           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[11]   ; B10   ; 8A       ; 34           ; 81           ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[12]   ; M8    ; 3B       ; 32           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[13]   ; B17   ; 7A       ; 84           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[14]   ; R15   ; 5A       ; 89           ; 6            ; 20           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[15]   ; U16   ; 4A       ; 72           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[1]    ; A18   ; 7A       ; 74           ; 81           ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[2]    ; H16   ; 7A       ; 64           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[3]    ; J22   ; 7A       ; 84           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[4]    ; R17   ; 5A       ; 89           ; 8            ; 20           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[5]    ; H20   ; 7A       ; 80           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[6]    ; U17   ; 4A       ; 72           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[7]    ; V20   ; 4A       ; 62           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[8]    ; F22   ; 7A       ; 82           ; 81           ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; alu1_out[9]    ; K20   ; 7A       ; 72           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk            ; M16   ; 5B       ; 89           ; 35           ; 60           ; 82                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[0]   ; T20   ; 5A       ; 89           ; 4            ; 94           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[10]  ; T14   ; 4A       ; 60           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[11]  ; G21   ; 7A       ; 88           ; 81           ; 18           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[12]  ; U12   ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[13]  ; Y14   ; 4A       ; 54           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[14]  ; A5    ; 8A       ; 34           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[15]  ; H9    ; 8A       ; 36           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[1]   ; F14   ; 7A       ; 62           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[2]   ; AA20  ; 4A       ; 62           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[3]   ; Y17   ; 4A       ; 58           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[4]   ; K22   ; 5B       ; 89           ; 38           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[5]   ; B15   ; 7A       ; 62           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[6]   ; F12   ; 7A       ; 56           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[7]   ; A7    ; 8A       ; 30           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[8]   ; J7    ; 8A       ; 38           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dmem_dout[9]   ; R12   ; 3B       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; pc_en          ; C15   ; 7A       ; 62           ; 81           ; 0            ; 16                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ra1_invalidate ; D7    ; 8A       ; 28           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ra2_invalidate ; V15   ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ra_en          ; A12   ; 7A       ; 54           ; 81           ; 51           ; 66                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[0]      ; L8    ; 7A       ; 52           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[10]     ; H14   ; 7A       ; 60           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[11]     ; B7    ; 8A       ; 32           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[12]     ; R10   ; 3B       ; 38           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[13]     ; AA15  ; 4A       ; 54           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[14]     ; D19   ; 7A       ; 86           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[15]     ; N16   ; 5B       ; 89           ; 35           ; 43           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[1]      ; M18   ; 5B       ; 89           ; 36           ; 20           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[2]      ; A9    ; 8A       ; 36           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[3]      ; K21   ; 5B       ; 89           ; 38           ; 37           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[4]      ; G15   ; 7A       ; 62           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[5]      ; F15   ; 7A       ; 66           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[6]      ; Y10   ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[7]      ; C6    ; 8A       ; 30           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[8]      ; A22   ; 7A       ; 78           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rb_op2[9]      ; H11   ; 7A       ; 52           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset          ; G13   ; 7A       ; 56           ; 81           ; 17           ; 82                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset_bar      ; V6    ; 3A       ; 6            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ra1_inv_out    ; M9    ; 3B       ; 32           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[0]  ; H10   ; 7A       ; 58           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[10] ; U10   ; 3B       ; 30           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[11] ; F7    ; 8A       ; 26           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[12] ; AA12  ; 3B       ; 40           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[13] ; D12   ; 7A       ; 50           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[14] ; E7    ; 8A       ; 26           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[15] ; AA9   ; 3B       ; 32           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[1]  ; E14   ; 7A       ; 58           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[2]  ; G12   ; 7A       ; 52           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[3]  ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[4]  ; E9    ; 8A       ; 28           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[5]  ; N9    ; 3B       ; 40           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[6]  ; D6    ; 8A       ; 30           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[7]  ; L7    ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[8]  ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_ir_out[9]  ; H8    ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[0]  ; H13   ; 7A       ; 56           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[10] ; AA10  ; 3B       ; 32           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[11] ; D17   ; 7A       ; 70           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[12] ; G16   ; 7A       ; 70           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[13] ; J18   ; 7A       ; 68           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[14] ; AA22  ; 4A       ; 64           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[15] ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[1]  ; F9    ; 8A       ; 32           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[2]  ; G10   ; 8A       ; 40           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[3]  ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[4]  ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[5]  ; C8    ; 8A       ; 28           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[6]  ; C9    ; 8A       ; 34           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[7]  ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[8]  ; D13   ; 7A       ; 54           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra1_pc_out[9]  ; C13   ; 7A       ; 54           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_inv_out    ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[0]  ; G11   ; 7A       ; 56           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[10] ; P9    ; 3B       ; 40           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[11] ; C11   ; 7A       ; 50           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[12] ; K7    ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[13] ; AB11  ; 3B       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[14] ; E12   ; 7A       ; 50           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[15] ; A10   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[1]  ; J9    ; 8A       ; 36           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[2]  ; Y16   ; 4A       ; 58           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[3]  ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[4]  ; F10   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[5]  ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[6]  ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[7]  ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[8]  ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_ir_out[9]  ; A8    ; 8A       ; 30           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[0]  ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[10] ; R14   ; 4A       ; 68           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[11] ; P18   ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[12] ; V16   ; 4A       ; 64           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[13] ; W16   ; 4A       ; 64           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[14] ; Y21   ; 4A       ; 68           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[15] ; J17   ; 7A       ; 64           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[1]  ; D9    ; 8A       ; 28           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[2]  ; H6    ; 8A       ; 26           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[3]  ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[4]  ; J11   ; 7A       ; 58           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[5]  ; K9    ; 7A       ; 52           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[6]  ; AB22  ; 4A       ; 64           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[7]  ; G17   ; 7A       ; 70           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[8]  ; V18   ; 4A       ; 70           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ra2_pc_out[9]  ; K16   ; 7A       ; 64           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 21 / 32 ( 66 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 45 / 48 ( 94 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 11 / 16 ( 69 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 80 / 80 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 31 / 32 ( 97 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; dmem_dout[14]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; dmem_dout[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 473        ; 8A       ; ra2_ir_out[9]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 464        ; 8A       ; rb_op2[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 462        ; 8A       ; ra2_ir_out[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; ra_en                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; adder3_out[7]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; adder2_out[6]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A15      ; 418        ; 7A       ; adder3_out[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; adder4_out[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A18      ; 401        ; 7A       ; alu1_out[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A19      ; 404        ; 7A       ; adder4_out[12]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A20      ; 402        ; 7A       ; ZA7_2_out[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; rb_op2[8]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; ra1_ir_out[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; ra1_pc_out[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; ra1_ir_out[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; ra2_pc_out[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; ra1_ir_out[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; rb_op2[13]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; adder2_out[10]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; S3                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; adder3_out[12]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; dmem_dout[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; ra1_pc_out[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; ra2_ir_out[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; ra2_ir_out[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; ra2_inv_out                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; ra2_pc_out[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; ra1_pc_out[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; adder3_out[3]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; adder2_out[4]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; ra2_ir_out[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; adder2_out[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; ra2_pc_out[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; ZA7_2_out[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 470        ; 8A       ; adder4_out[11]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 472        ; 8A       ; rb_op2[11]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; alu1_out[11]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 452        ; 7A       ; ra2_ir_out[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; adder2_out[13]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; adder3_out[11]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; dmem_dout[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; ZA7_1_out[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B17      ; 384        ; 7A       ; alu1_out[13]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B18      ; 382        ; 7A       ; adder4_out[5]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; adder2_out[14]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B21      ; 387        ; 7A       ; adder4_out[3]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B22      ; 394        ; 7A       ; adder4_out[13]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; rb_op2[7]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; ra1_pc_out[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 467        ; 8A       ; ra1_pc_out[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; ra2_ir_out[11]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; ra1_pc_out[9]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; pc_en                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 408        ; 7A       ; ZA7_2_out[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; ZA7_1_out[14]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C19      ; 393        ; 7A       ; S1                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C20      ; 378        ; 7A       ; ZA7_2_out[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C21      ; 385        ; 7A       ; S0                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; ra1_ir_out[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 478        ; 8A       ; ra1_invalidate                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; ra2_pc_out[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; ra1_ir_out[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; ra1_pc_out[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; ra1_pc_out[11]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; rb_op2[14]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; adder4_out[8]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D22      ; 392        ; 7A       ; ZA7_1_out[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; ra1_ir_out[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; ra1_ir_out[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 469        ; 8A       ; ZA7_1_out[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; ra2_ir_out[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; ra1_ir_out[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; adder4_out[9]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 411        ; 7A       ; adder4_out[6]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; ZA7_2_out[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E20      ; 398        ; 7A       ; ZA7_1_out[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E21      ; 374        ; 7A       ; ZA7_1_out[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E22      ; 390        ; 7A       ; adder3_out[14]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; ra1_ir_out[11]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; ra1_pc_out[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 455        ; 8A       ; ra2_ir_out[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; dmem_dout[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 435        ; 7A       ; adder4_out[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 428        ; 7A       ; dmem_dout[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 419        ; 7A       ; rb_op2[5]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; adder3_out[8]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F19      ; 397        ; 7A       ; adder4_out[10]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F20      ; 400        ; 7A       ; ZA7_2_out[10]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; alu1_out[8]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; adder4_out[15]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; ra1_pc_out[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 438        ; 7A       ; ra2_ir_out[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; ra1_ir_out[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; rb_op2[4]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; ra1_pc_out[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G17      ; 410        ; 7A       ; ra2_pc_out[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G18      ; 413        ; 7A       ; adder4_out[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; ZA7_2_out[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G21      ; 375        ; 7A       ; dmem_dout[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G22      ; 386        ; 7A       ; ZA7_1_out[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; ra2_pc_out[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; ra1_ir_out[9]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 463        ; 8A       ; dmem_dout[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 436        ; 7A       ; ra1_ir_out[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; rb_op2[9]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; ra1_pc_out[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; rb_op2[10]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; ZA7_2_out[12]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ; 421        ; 7A       ; alu1_out[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; ZA7_2_out[4]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; alu1_out[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H21      ; 373        ; 7A       ; ZA7_2_out[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; dmem_dout[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 459        ; 8A       ; ZA7_1_out[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 461        ; 8A       ; ra2_ir_out[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; ra2_pc_out[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; adder3_out[13]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; ra2_pc_out[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J18      ; 416        ; 7A       ; ra1_pc_out[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J19      ; 414        ; 7A       ; ZA7_1_out[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; alu1_out[10]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J22      ; 383        ; 7A       ; alu1_out[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; ra2_ir_out[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; ra2_pc_out[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; ra2_pc_out[9]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 284        ; 5B       ; adder2_out[1]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; ZA7_1_out[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K20      ; 405        ; 7A       ; alu1_out[9]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K21      ; 289        ; 5B       ; rb_op2[3]                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; dmem_dout[4]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; ra1_ir_out[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 446        ; 7A       ; rb_op2[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; adder4_out[4]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; adder2_out[7]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; adder2_out[5]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; ZA7_2_out[8]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; alu1_out[12]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; ra1_inv_out                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; rb_op2[1]                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; adder3_out[0]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; ZA7_1_out[0]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; ZA7_1_out[10]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; ra1_ir_out[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; rb_op2[15]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; ra1_pc_out[15]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; ZA7_1_out[4]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; ZA7_1_out[12]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; ra2_ir_out[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; adder3_out[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; adder3_out[5]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; adder3_out[15]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; adder4_out[14]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; ra2_pc_out[11]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; adder2_out[15]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; alu1_out[0]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; adder3_out[9]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; rb_op2[12]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; adder2_out[11]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; dmem_dout[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; ra2_pc_out[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; alu1_out[14]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 221        ; 5A       ; ZA7_2_out[7]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; alu1_out[4]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; adder3_out[4]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; ZA7_2_out[14]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; ra2_ir_out[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; ra2_ir_out[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; ra1_ir_out[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; dmem_dout[10]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; dmem_dout[0]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; ra1_ir_out[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; adder2_out[3]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; dmem_dout[12]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; adder3_out[10]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; S2                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; alu1_out[15]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; alu1_out[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; ZA7_2_out[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; reset_bar                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; ra1_pc_out[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; adder3_out[6]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; ra2_invalidate                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; ra2_pc_out[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; ra2_pc_out[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; alu1_out[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; ZA7_2_out[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; ra2_pc_out[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; adder2_out[8]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; adder4_out[7]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; ZA7_2_out[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; adder2_out[9]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; rb_op2[6]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; ra1_pc_out[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; dmem_dout[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; adder2_out[12]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; ra2_ir_out[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; dmem_dout[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; adder2_out[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; ZA7_1_out[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 169        ; 4A       ; ra2_pc_out[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; ZA7_1_out[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                   ; Library Name ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------+--------------+
; |IFetch                             ; 87.0 (0.5)           ; 95.5 (0.5)                       ; 11.5 (0.0)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 123 (1)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 205  ; 0            ; |IFetch                                               ;              ;
;    |add1:PC_PLUS1|                  ; 5.8 (0.0)            ; 7.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1                                 ;              ;
;       |Add:A1|                      ; 5.8 (0.0)            ; 7.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1                          ;              ;
;          |FullAdder:\ist_add:10:F1| ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:10:F1 ;              ;
;          |FullAdder:\ist_add:11:F1| ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:11:F1 ;              ;
;          |FullAdder:\ist_add:12:F1| ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:12:F1 ;              ;
;          |FullAdder:\ist_add:13:F1| ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:13:F1 ;              ;
;          |FullAdder:\ist_add:14:F1| ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:14:F1 ;              ;
;          |FullAdder:\ist_add:15:F1| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:15:F1 ;              ;
;          |FullAdder:\ist_add:2:F1|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:2:F1  ;              ;
;          |FullAdder:\ist_add:3:F1|  ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:3:F1  ;              ;
;          |FullAdder:\ist_add:4:F1|  ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:4:F1  ;              ;
;          |FullAdder:\ist_add:5:F1|  ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:5:F1  ;              ;
;          |FullAdder:\ist_add:6:F1|  ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:6:F1  ;              ;
;          |FullAdder:\ist_add:7:F1|  ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:7:F1  ;              ;
;          |FullAdder:\ist_add:8:F1|  ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:8:F1  ;              ;
;          |FullAdder:\ist_add:9:F1|  ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:9:F1  ;              ;
;    |add2:ADDER1|                    ; 5.3 (0.0)            ; 6.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1                                   ;              ;
;       |Add:A1|                      ; 5.3 (0.0)            ; 6.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1                            ;              ;
;          |FullAdder:\ist_add:10:F1| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1|FullAdder:\ist_add:10:F1   ;              ;
;          |FullAdder:\ist_add:14:F1| ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1|FullAdder:\ist_add:14:F1   ;              ;
;          |FullAdder:\ist_add:15:F1| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1|FullAdder:\ist_add:15:F1   ;              ;
;          |FullAdder:\ist_add:3:F1|  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1|FullAdder:\ist_add:3:F1    ;              ;
;          |FullAdder:\ist_add:4:F1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1|FullAdder:\ist_add:4:F1    ;              ;
;          |FullAdder:\ist_add:5:F1|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1|FullAdder:\ist_add:5:F1    ;              ;
;          |FullAdder:\ist_add:6:F1|  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|add2:ADDER1|Add:A1|FullAdder:\ist_add:6:F1    ;              ;
;    |bit_register:RA1_INV|           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|bit_register:RA1_INV                          ;              ;
;    |bit_register:RA2_INV|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|bit_register:RA2_INV                          ;              ;
;    |mux9_16:MUX2|                   ; 46.0 (46.0)          ; 44.2 (44.2)                      ; 1.0 (1.0)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|mux9_16:MUX2                                  ;              ;
;    |myRegister:PC|                  ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.7 (0.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|myRegister:PC                                 ;              ;
;    |myRegister:RA1_IR|              ; 4.1 (4.1)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|myRegister:RA1_IR                             ;              ;
;    |myRegister:RA1_PC|              ; 3.6 (3.6)            ; 5.4 (5.4)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|myRegister:RA1_PC                             ;              ;
;    |myRegister:RA2_IR|              ; 4.1 (4.1)            ; 4.3 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|myRegister:RA2_IR                             ;              ;
;    |myRegister:RA2_PC|              ; 2.8 (2.8)            ; 4.4 (4.4)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|myRegister:RA2_PC                             ;              ;
;    |ram:IMEM|                       ; 9.9 (9.9)            ; 13.5 (13.5)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IFetch|ram:IMEM                                      ;              ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; reset_bar      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ra1_inv_out    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_inv_out    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_pc_out[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_ir_out[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_pc_out[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra2_ir_out[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ra1_invalidate ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ra_en          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ra2_invalidate ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; S1             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; S3             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; S2             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; S0             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_en          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[5]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[8]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[8]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[10]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[11]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[11]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[12]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[12]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[13]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[13]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[13]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[13]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[13]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[14]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[14]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[14]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[14]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[14]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[15]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; dmem_dout[15]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[15]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[15]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[15]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alu1_out[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_2_out[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder4_out[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ZA7_1_out[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder2_out[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rb_op2[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adder3_out[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; reset_bar                         ;                   ;         ;
; ra1_invalidate                    ;                   ;         ;
;      - bit_register:RA1_INV|dout  ; 1                 ; 0       ;
; clk                               ;                   ;         ;
; reset                             ;                   ;         ;
;      - myRegister:RA1_PC|dout[0]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[1]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[2]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[3]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[4]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[5]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[6]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[7]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[8]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[9]  ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[10] ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[11] ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[12] ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[13] ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[14] ; 0                 ; 0       ;
;      - myRegister:RA1_PC|dout[15] ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[0]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[1]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[2]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[3]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[4]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[5]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[6]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[7]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[8]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[9]  ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[10] ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[11] ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[12] ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[13] ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[14] ; 0                 ; 0       ;
;      - myRegister:RA1_IR|dout[15] ; 0                 ; 0       ;
;      - bit_register:RA1_INV|dout  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[0]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[1]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[2]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[3]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[4]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[5]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[6]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[7]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[8]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[9]  ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[10] ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[11] ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[12] ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[13] ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[14] ; 0                 ; 0       ;
;      - myRegister:RA2_PC|dout[15] ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[0]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[1]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[2]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[3]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[4]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[5]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[6]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[7]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[8]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[9]  ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[10] ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[11] ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[12] ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[13] ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[14] ; 0                 ; 0       ;
;      - myRegister:RA2_IR|dout[15] ; 0                 ; 0       ;
;      - bit_register:RA2_INV|dout  ; 0                 ; 0       ;
;      - myRegister:PC|dout[3]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[4]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[5]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[6]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[7]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[8]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[9]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[10]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[11]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[12]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[13]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[14]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[15]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[1]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[2]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[0]      ; 0                 ; 0       ;
; ra_en                             ;                   ;         ;
;      - myRegister:RA1_PC|dout[15] ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[14] ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[13] ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[12] ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[11] ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[10] ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[9]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[8]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[7]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[6]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[5]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[4]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[3]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[2]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[1]  ; 1                 ; 0       ;
;      - myRegister:RA1_PC|dout[0]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[15] ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[14] ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[13] ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[12] ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[11] ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[10] ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[9]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[8]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[7]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[6]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[5]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[4]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[3]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[2]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[1]  ; 1                 ; 0       ;
;      - myRegister:RA1_IR|dout[0]  ; 1                 ; 0       ;
;      - bit_register:RA1_INV|dout  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[15] ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[14] ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[13] ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[12] ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[11] ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[10] ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[9]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[8]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[7]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[6]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[5]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[4]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[3]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[2]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[1]  ; 1                 ; 0       ;
;      - myRegister:RA2_PC|dout[0]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[15] ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[14] ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[13] ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[12] ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[11] ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[10] ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[9]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[8]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[7]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[6]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[5]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[4]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[3]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[2]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[1]  ; 1                 ; 0       ;
;      - myRegister:RA2_IR|dout[0]  ; 1                 ; 0       ;
;      - bit_register:RA2_INV|dout  ; 1                 ; 0       ;
; ra2_invalidate                    ;                   ;         ;
;      - bit_register:RA2_INV|dout  ; 1                 ; 0       ;
; S1                                ;                   ;         ;
;      - mux9_16:MUX2|Y~3           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~48          ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~8           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~52          ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[7]~70       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[0]~74       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~0           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~1           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~2           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~7           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[3]~12       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[3]~13       ; 0                 ; 0       ;
;      - myRegister:PC|dout[3]~0    ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[4]~15       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[4]~16       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[5]~18       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[5]~19       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[6]~21       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[6]~22       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[7]~24       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[8]~26       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[8]~27       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~29       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~30       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~33      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~35      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~36      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[12]~38      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[12]~39      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~41      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~42      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~44      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~46      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[12]~56      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~57      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[8]~58       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~59       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~60      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~61      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~62      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~64      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~66      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~67      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~69      ; 0                 ; 0       ;
; dmem_dout[0]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[0]~74       ; 1                 ; 0       ;
; S3                                ;                   ;         ;
;      - myRegister:PC|dout[1]      ; 1                 ; 0       ;
;      - myRegister:PC|dout[2]      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[0]~74       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[3]~14       ; 1                 ; 0       ;
;      - myRegister:PC|dout[3]~0    ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[4]~17       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[5]~20       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[6]~23       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[7]~25       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[8]~28       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~31       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~34      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~37      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[12]~40      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~43      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~45      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~47      ; 1                 ; 0       ;
; S2                                ;                   ;         ;
;      - mux9_16:MUX2|Y~3           ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y~48          ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y~8           ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y~52          ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[0]~74       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y~2           ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y~7           ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[3]~14       ; 1                 ; 0       ;
;      - myRegister:PC|dout[3]~0    ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[4]~17       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[5]~20       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[6]~23       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[7]~25       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[8]~28       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~31       ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~34      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~37      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[12]~40      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~43      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~45      ; 1                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~47      ; 1                 ; 0       ;
; S0                                ;                   ;         ;
;      - mux9_16:MUX2|Y~48          ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~52          ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[7]~70       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[0]~74       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~0           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~1           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~2           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y~7           ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[3]~12       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[3]~13       ; 0                 ; 0       ;
;      - myRegister:PC|dout[3]~0    ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[4]~15       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[4]~16       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[5]~18       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[5]~19       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[6]~21       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[6]~22       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[7]~24       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[8]~27       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~29       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~30       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~33      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~35      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~36      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[12]~39      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~41      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~42      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~44      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~46      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[12]~56      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[13]~57      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[8]~58       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[9]~59       ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~60      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[10]~61      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[11]~62      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~64      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[14]~66      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~67      ; 0                 ; 0       ;
;      - mux9_16:MUX2|Y[15]~69      ; 0                 ; 0       ;
; adder4_out[0]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~0           ; 0                 ; 0       ;
; alu1_out[0]                       ;                   ;         ;
;      - mux9_16:MUX2|Y~0           ; 1                 ; 0       ;
; ZA7_1_out[0]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~0           ; 1                 ; 0       ;
; ZA7_2_out[0]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~0           ; 1                 ; 0       ;
; adder2_out[0]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~1           ; 0                 ; 0       ;
; adder3_out[0]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~1           ; 1                 ; 0       ;
; rb_op2[0]                         ;                   ;         ;
;      - mux9_16:MUX2|Y~1           ; 1                 ; 0       ;
; pc_en                             ;                   ;         ;
;      - myRegister:PC|dout[3]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[4]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[5]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[6]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[7]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[8]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[9]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[10]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[11]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[12]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[13]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[14]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[15]     ; 0                 ; 0       ;
;      - myRegister:PC|dout[0]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[1]      ; 0                 ; 0       ;
;      - myRegister:PC|dout[2]      ; 0                 ; 0       ;
; dmem_dout[1]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~2           ; 0                 ; 0       ;
; dmem_dout[2]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~7           ; 0                 ; 0       ;
; dmem_dout[3]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~14       ; 0                 ; 0       ;
; adder4_out[3]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~12       ; 1                 ; 0       ;
; alu1_out[3]                       ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~12       ; 0                 ; 0       ;
; ZA7_1_out[3]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~12       ; 1                 ; 0       ;
; ZA7_2_out[3]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~12       ; 0                 ; 0       ;
; adder2_out[3]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~13       ; 1                 ; 0       ;
; adder3_out[3]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~13       ; 0                 ; 0       ;
; rb_op2[3]                         ;                   ;         ;
;      - mux9_16:MUX2|Y[3]~13       ; 1                 ; 0       ;
; dmem_dout[4]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~17       ; 1                 ; 0       ;
; adder4_out[4]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~15       ; 0                 ; 0       ;
; alu1_out[4]                       ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~15       ; 0                 ; 0       ;
; ZA7_1_out[4]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~15       ; 1                 ; 0       ;
; ZA7_2_out[4]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~15       ; 0                 ; 0       ;
; adder2_out[4]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~16       ; 0                 ; 0       ;
; adder3_out[4]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~16       ; 1                 ; 0       ;
; rb_op2[4]                         ;                   ;         ;
;      - mux9_16:MUX2|Y[4]~16       ; 0                 ; 0       ;
; dmem_dout[5]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~20       ; 1                 ; 0       ;
; adder4_out[5]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~18       ; 1                 ; 0       ;
; alu1_out[5]                       ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~18       ; 0                 ; 0       ;
; ZA7_1_out[5]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~18       ; 0                 ; 0       ;
; ZA7_2_out[5]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~18       ; 1                 ; 0       ;
; adder2_out[5]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~19       ; 1                 ; 0       ;
; adder3_out[5]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~19       ; 0                 ; 0       ;
; rb_op2[5]                         ;                   ;         ;
;      - mux9_16:MUX2|Y[5]~19       ; 1                 ; 0       ;
; dmem_dout[6]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~23       ; 1                 ; 0       ;
; adder4_out[6]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~21       ; 1                 ; 0       ;
; alu1_out[6]                       ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~21       ; 0                 ; 0       ;
; ZA7_1_out[6]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~21       ; 0                 ; 0       ;
; ZA7_2_out[6]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~21       ; 1                 ; 0       ;
; adder2_out[6]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~22       ; 0                 ; 0       ;
; adder3_out[6]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~22       ; 0                 ; 0       ;
; rb_op2[6]                         ;                   ;         ;
;      - mux9_16:MUX2|Y[6]~22       ; 1                 ; 0       ;
; dmem_dout[7]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~25       ; 1                 ; 0       ;
; adder4_out[7]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~24       ; 1                 ; 0       ;
; alu1_out[7]                       ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~24       ; 1                 ; 0       ;
; ZA7_1_out[7]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~24       ; 1                 ; 0       ;
; ZA7_2_out[7]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~24       ; 1                 ; 0       ;
; adder2_out[7]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~70       ; 0                 ; 0       ;
; adder3_out[7]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~70       ; 1                 ; 0       ;
; rb_op2[7]                         ;                   ;         ;
;      - mux9_16:MUX2|Y[7]~70       ; 0                 ; 0       ;
; adder2_out[8]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~26       ; 1                 ; 0       ;
; adder3_out[8]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~58       ; 1                 ; 0       ;
; rb_op2[8]                         ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~58       ; 1                 ; 0       ;
; dmem_dout[8]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~28       ; 1                 ; 0       ;
; adder4_out[8]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~27       ; 1                 ; 0       ;
; alu1_out[8]                       ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~27       ; 0                 ; 0       ;
; ZA7_1_out[8]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~27       ; 0                 ; 0       ;
; ZA7_2_out[8]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[8]~27       ; 1                 ; 0       ;
; adder2_out[9]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~59       ; 1                 ; 0       ;
; adder3_out[9]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~59       ; 1                 ; 0       ;
; rb_op2[9]                         ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~59       ; 1                 ; 0       ;
; dmem_dout[9]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~31       ; 0                 ; 0       ;
; adder4_out[9]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~30       ; 1                 ; 0       ;
; alu1_out[9]                       ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~30       ; 0                 ; 0       ;
; ZA7_1_out[9]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~30       ; 0                 ; 0       ;
; ZA7_2_out[9]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[9]~30       ; 0                 ; 0       ;
; adder2_out[10]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~60      ; 1                 ; 0       ;
; adder3_out[10]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~60      ; 1                 ; 0       ;
; rb_op2[10]                        ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~60      ; 1                 ; 0       ;
; dmem_dout[10]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~34      ; 1                 ; 0       ;
; adder4_out[10]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~33      ; 1                 ; 0       ;
; alu1_out[10]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~33      ; 0                 ; 0       ;
; ZA7_1_out[10]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~33      ; 1                 ; 0       ;
; ZA7_2_out[10]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[10]~33      ; 1                 ; 0       ;
; adder2_out[11]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~62      ; 1                 ; 0       ;
; adder3_out[11]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~62      ; 0                 ; 0       ;
; rb_op2[11]                        ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~62      ; 1                 ; 0       ;
; dmem_dout[11]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~37      ; 1                 ; 0       ;
; adder4_out[11]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~36      ; 1                 ; 0       ;
; alu1_out[11]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~36      ; 0                 ; 0       ;
; ZA7_1_out[11]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~36      ; 1                 ; 0       ;
; ZA7_2_out[11]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[11]~36      ; 0                 ; 0       ;
; adder2_out[12]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~38      ; 1                 ; 0       ;
; adder3_out[12]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~56      ; 1                 ; 0       ;
; rb_op2[12]                        ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~56      ; 1                 ; 0       ;
; dmem_dout[12]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~40      ; 0                 ; 0       ;
; adder4_out[12]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~39      ; 1                 ; 0       ;
; alu1_out[12]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~39      ; 1                 ; 0       ;
; ZA7_1_out[12]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~39      ; 1                 ; 0       ;
; ZA7_2_out[12]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[12]~39      ; 1                 ; 0       ;
; adder2_out[13]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~57      ; 1                 ; 0       ;
; adder3_out[13]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~57      ; 1                 ; 0       ;
; rb_op2[13]                        ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~57      ; 1                 ; 0       ;
; dmem_dout[13]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~43      ; 0                 ; 0       ;
; adder4_out[13]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~42      ; 0                 ; 0       ;
; alu1_out[13]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~42      ; 0                 ; 0       ;
; ZA7_1_out[13]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~42      ; 1                 ; 0       ;
; ZA7_2_out[13]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[13]~42      ; 0                 ; 0       ;
; adder2_out[14]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~64      ; 0                 ; 0       ;
; adder3_out[14]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~64      ; 0                 ; 0       ;
; rb_op2[14]                        ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~64      ; 0                 ; 0       ;
; dmem_dout[14]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~45      ; 0                 ; 0       ;
; adder4_out[14]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~44      ; 0                 ; 0       ;
; alu1_out[14]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~44      ; 0                 ; 0       ;
; ZA7_1_out[14]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~44      ; 0                 ; 0       ;
; ZA7_2_out[14]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[14]~44      ; 1                 ; 0       ;
; adder2_out[15]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~67      ; 1                 ; 0       ;
; adder3_out[15]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~67      ; 1                 ; 0       ;
; rb_op2[15]                        ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~67      ; 1                 ; 0       ;
; dmem_dout[15]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~47      ; 1                 ; 0       ;
; adder4_out[15]                    ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~46      ; 1                 ; 0       ;
; alu1_out[15]                      ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~46      ; 1                 ; 0       ;
; ZA7_1_out[15]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~46      ; 1                 ; 0       ;
; ZA7_2_out[15]                     ;                   ;         ;
;      - mux9_16:MUX2|Y[15]~46      ; 0                 ; 0       ;
; alu1_out[1]                       ;                   ;         ;
;      - mux9_16:MUX2|Y~3           ; 1                 ; 0       ;
; ZA7_2_out[1]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~3           ; 1                 ; 0       ;
; adder4_out[1]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~3           ; 0                 ; 0       ;
; ZA7_1_out[1]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~3           ; 1                 ; 0       ;
; alu1_out[2]                       ;                   ;         ;
;      - mux9_16:MUX2|Y~8           ; 0                 ; 0       ;
; ZA7_2_out[2]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~8           ; 1                 ; 0       ;
; adder4_out[2]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~8           ; 1                 ; 0       ;
; ZA7_1_out[2]                      ;                   ;         ;
;      - mux9_16:MUX2|Y~8           ; 1                 ; 0       ;
; adder2_out[1]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~48          ; 1                 ; 0       ;
; rb_op2[1]                         ;                   ;         ;
;      - mux9_16:MUX2|Y~48          ; 0                 ; 0       ;
; adder3_out[1]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~48          ; 1                 ; 0       ;
; adder2_out[2]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~52          ; 1                 ; 0       ;
; rb_op2[2]                         ;                   ;         ;
;      - mux9_16:MUX2|Y~52          ; 1                 ; 0       ;
; adder3_out[2]                     ;                   ;         ;
;      - mux9_16:MUX2|Y~52          ; 0                 ; 0       ;
+-----------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+-------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                    ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; S3                      ; PIN_AA18            ; 17      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clk                     ; PIN_M16             ; 82      ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; myRegister:PC|dout[3]~0 ; LABCELL_X60_Y56_N24 ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pc_en                   ; PIN_C15             ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ra_en                   ; PIN_A12             ; 66      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                   ; PIN_G13             ; 82      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 82      ; Global Clock         ; GCLK8            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; reset~input                                          ; 82      ;
; ra_en~input                                          ; 66      ;
; myRegister:PC|dout[1]                                ; 46      ;
; S1~input                                             ; 44      ;
; myRegister:PC|dout[2]                                ; 44      ;
; myRegister:PC|dout[0]                                ; 41      ;
; S0~input                                             ; 40      ;
; myRegister:PC|dout[3]                                ; 39      ;
; myRegister:PC|dout[4]                                ; 37      ;
; S2~input                                             ; 21      ;
; S3~input                                             ; 17      ;
; pc_en~input                                          ; 16      ;
; myRegister:PC|dout[3]~0                              ; 13      ;
; myRegister:PC|dout[8]                                ; 12      ;
; myRegister:PC|dout[7]                                ; 12      ;
; myRegister:PC|dout[11]                               ; 11      ;
; myRegister:PC|dout[9]                                ; 10      ;
; myRegister:PC|dout[12]                               ; 9       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:6:F1|cout~0    ; 8       ;
; myRegister:PC|dout[10]                               ; 8       ;
; myRegister:PC|dout[13]                               ; 7       ;
; myRegister:PC|dout[6]                                ; 7       ;
; myRegister:PC|dout[5]                                ; 6       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:10:F1|cout~0 ; 5       ;
; myRegister:PC|dout[14]                               ; 5       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:5:F1|cout~0  ; 4       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:4:F1|s0      ; 4       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:3:F1|s0      ; 4       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:7:F1|cout~0  ; 3       ;
; myRegister:PC|dout[15]                               ; 3       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:10:F1|cout~0   ; 2       ;
; ram:IMEM|RAM~553                                     ; 2       ;
; adder3_out[2]~input                                  ; 1       ;
; rb_op2[2]~input                                      ; 1       ;
; adder2_out[2]~input                                  ; 1       ;
; adder3_out[1]~input                                  ; 1       ;
; rb_op2[1]~input                                      ; 1       ;
; adder2_out[1]~input                                  ; 1       ;
; ZA7_1_out[2]~input                                   ; 1       ;
; adder4_out[2]~input                                  ; 1       ;
; ZA7_2_out[2]~input                                   ; 1       ;
; alu1_out[2]~input                                    ; 1       ;
; ZA7_1_out[1]~input                                   ; 1       ;
; adder4_out[1]~input                                  ; 1       ;
; ZA7_2_out[1]~input                                   ; 1       ;
; alu1_out[1]~input                                    ; 1       ;
; ZA7_2_out[15]~input                                  ; 1       ;
; ZA7_1_out[15]~input                                  ; 1       ;
; alu1_out[15]~input                                   ; 1       ;
; adder4_out[15]~input                                 ; 1       ;
; dmem_dout[15]~input                                  ; 1       ;
; rb_op2[15]~input                                     ; 1       ;
; adder3_out[15]~input                                 ; 1       ;
; adder2_out[15]~input                                 ; 1       ;
; ZA7_2_out[14]~input                                  ; 1       ;
; ZA7_1_out[14]~input                                  ; 1       ;
; alu1_out[14]~input                                   ; 1       ;
; adder4_out[14]~input                                 ; 1       ;
; dmem_dout[14]~input                                  ; 1       ;
; rb_op2[14]~input                                     ; 1       ;
; adder3_out[14]~input                                 ; 1       ;
; adder2_out[14]~input                                 ; 1       ;
; ZA7_2_out[13]~input                                  ; 1       ;
; ZA7_1_out[13]~input                                  ; 1       ;
; alu1_out[13]~input                                   ; 1       ;
; adder4_out[13]~input                                 ; 1       ;
; dmem_dout[13]~input                                  ; 1       ;
; rb_op2[13]~input                                     ; 1       ;
; adder3_out[13]~input                                 ; 1       ;
; adder2_out[13]~input                                 ; 1       ;
; ZA7_2_out[12]~input                                  ; 1       ;
; ZA7_1_out[12]~input                                  ; 1       ;
; alu1_out[12]~input                                   ; 1       ;
; adder4_out[12]~input                                 ; 1       ;
; dmem_dout[12]~input                                  ; 1       ;
; rb_op2[12]~input                                     ; 1       ;
; adder3_out[12]~input                                 ; 1       ;
; adder2_out[12]~input                                 ; 1       ;
; ZA7_2_out[11]~input                                  ; 1       ;
; ZA7_1_out[11]~input                                  ; 1       ;
; alu1_out[11]~input                                   ; 1       ;
; adder4_out[11]~input                                 ; 1       ;
; dmem_dout[11]~input                                  ; 1       ;
; rb_op2[11]~input                                     ; 1       ;
; adder3_out[11]~input                                 ; 1       ;
; adder2_out[11]~input                                 ; 1       ;
; ZA7_2_out[10]~input                                  ; 1       ;
; ZA7_1_out[10]~input                                  ; 1       ;
; alu1_out[10]~input                                   ; 1       ;
; adder4_out[10]~input                                 ; 1       ;
; dmem_dout[10]~input                                  ; 1       ;
; rb_op2[10]~input                                     ; 1       ;
; adder3_out[10]~input                                 ; 1       ;
; adder2_out[10]~input                                 ; 1       ;
; ZA7_2_out[9]~input                                   ; 1       ;
; ZA7_1_out[9]~input                                   ; 1       ;
; alu1_out[9]~input                                    ; 1       ;
; adder4_out[9]~input                                  ; 1       ;
; dmem_dout[9]~input                                   ; 1       ;
; rb_op2[9]~input                                      ; 1       ;
; adder3_out[9]~input                                  ; 1       ;
; adder2_out[9]~input                                  ; 1       ;
; ZA7_2_out[8]~input                                   ; 1       ;
; ZA7_1_out[8]~input                                   ; 1       ;
; alu1_out[8]~input                                    ; 1       ;
; adder4_out[8]~input                                  ; 1       ;
; dmem_dout[8]~input                                   ; 1       ;
; rb_op2[8]~input                                      ; 1       ;
; adder3_out[8]~input                                  ; 1       ;
; adder2_out[8]~input                                  ; 1       ;
; rb_op2[7]~input                                      ; 1       ;
; adder3_out[7]~input                                  ; 1       ;
; adder2_out[7]~input                                  ; 1       ;
; ZA7_2_out[7]~input                                   ; 1       ;
; ZA7_1_out[7]~input                                   ; 1       ;
; alu1_out[7]~input                                    ; 1       ;
; adder4_out[7]~input                                  ; 1       ;
; dmem_dout[7]~input                                   ; 1       ;
; rb_op2[6]~input                                      ; 1       ;
; adder3_out[6]~input                                  ; 1       ;
; adder2_out[6]~input                                  ; 1       ;
; ZA7_2_out[6]~input                                   ; 1       ;
; ZA7_1_out[6]~input                                   ; 1       ;
; alu1_out[6]~input                                    ; 1       ;
; adder4_out[6]~input                                  ; 1       ;
; dmem_dout[6]~input                                   ; 1       ;
; rb_op2[5]~input                                      ; 1       ;
; adder3_out[5]~input                                  ; 1       ;
; adder2_out[5]~input                                  ; 1       ;
; ZA7_2_out[5]~input                                   ; 1       ;
; ZA7_1_out[5]~input                                   ; 1       ;
; alu1_out[5]~input                                    ; 1       ;
; adder4_out[5]~input                                  ; 1       ;
; dmem_dout[5]~input                                   ; 1       ;
; rb_op2[4]~input                                      ; 1       ;
; adder3_out[4]~input                                  ; 1       ;
; adder2_out[4]~input                                  ; 1       ;
; ZA7_2_out[4]~input                                   ; 1       ;
; ZA7_1_out[4]~input                                   ; 1       ;
; alu1_out[4]~input                                    ; 1       ;
; adder4_out[4]~input                                  ; 1       ;
; dmem_dout[4]~input                                   ; 1       ;
; rb_op2[3]~input                                      ; 1       ;
; adder3_out[3]~input                                  ; 1       ;
; adder2_out[3]~input                                  ; 1       ;
; ZA7_2_out[3]~input                                   ; 1       ;
; ZA7_1_out[3]~input                                   ; 1       ;
; alu1_out[3]~input                                    ; 1       ;
; adder4_out[3]~input                                  ; 1       ;
; dmem_dout[3]~input                                   ; 1       ;
; dmem_dout[2]~input                                   ; 1       ;
; dmem_dout[1]~input                                   ; 1       ;
; rb_op2[0]~input                                      ; 1       ;
; adder3_out[0]~input                                  ; 1       ;
; adder2_out[0]~input                                  ; 1       ;
; ZA7_2_out[0]~input                                   ; 1       ;
; ZA7_1_out[0]~input                                   ; 1       ;
; alu1_out[0]~input                                    ; 1       ;
; adder4_out[0]~input                                  ; 1       ;
; dmem_dout[0]~input                                   ; 1       ;
; ra2_invalidate~input                                 ; 1       ;
; ra1_invalidate~input                                 ; 1       ;
; myRegister:RA2_PC|dout[0]~0                          ; 1       ;
; mux9_16:MUX2|Y[15]~69                                ; 1       ;
; mux9_16:MUX2|Y[15]~68                                ; 1       ;
; mux9_16:MUX2|Y[15]~67                                ; 1       ;
; mux9_16:MUX2|Y[14]~66                                ; 1       ;
; mux9_16:MUX2|Y[14]~65                                ; 1       ;
; mux9_16:MUX2|Y[14]~64                                ; 1       ;
; mux9_16:MUX2|Y[11]~63                                ; 1       ;
; mux9_16:MUX2|Y[11]~62                                ; 1       ;
; mux9_16:MUX2|Y[10]~61                                ; 1       ;
; mux9_16:MUX2|Y[10]~60                                ; 1       ;
; mux9_16:MUX2|Y[9]~59                                 ; 1       ;
; mux9_16:MUX2|Y[8]~58                                 ; 1       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:15:F1|s0~0     ; 1       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:14:F1|s0~0     ; 1       ;
; mux9_16:MUX2|Y[13]~57                                ; 1       ;
; mux9_16:MUX2|Y[12]~56                                ; 1       ;
; ram:IMEM|RAM~568                                     ; 1       ;
; mux9_16:MUX2|Y[15]~47                                ; 1       ;
; mux9_16:MUX2|Y[15]~46                                ; 1       ;
; mux9_16:MUX2|Y[14]~45                                ; 1       ;
; mux9_16:MUX2|Y[14]~44                                ; 1       ;
; mux9_16:MUX2|Y[13]~43                                ; 1       ;
; mux9_16:MUX2|Y[13]~42                                ; 1       ;
; mux9_16:MUX2|Y[13]~41                                ; 1       ;
; mux9_16:MUX2|Y[12]~40                                ; 1       ;
; mux9_16:MUX2|Y[12]~39                                ; 1       ;
; mux9_16:MUX2|Y[12]~38                                ; 1       ;
; mux9_16:MUX2|Y[11]~37                                ; 1       ;
; mux9_16:MUX2|Y[11]~36                                ; 1       ;
; mux9_16:MUX2|Y[11]~35                                ; 1       ;
; mux9_16:MUX2|Y[10]~34                                ; 1       ;
; mux9_16:MUX2|Y[10]~33                                ; 1       ;
; mux9_16:MUX2|Y[10]~32                                ; 1       ;
; mux9_16:MUX2|Y[9]~31                                 ; 1       ;
; mux9_16:MUX2|Y[9]~30                                 ; 1       ;
; mux9_16:MUX2|Y[9]~29                                 ; 1       ;
; mux9_16:MUX2|Y[8]~28                                 ; 1       ;
; mux9_16:MUX2|Y[8]~27                                 ; 1       ;
; mux9_16:MUX2|Y[8]~26                                 ; 1       ;
; mux9_16:MUX2|Y[7]~25                                 ; 1       ;
; mux9_16:MUX2|Y[7]~24                                 ; 1       ;
; mux9_16:MUX2|Y[6]~23                                 ; 1       ;
; mux9_16:MUX2|Y[6]~22                                 ; 1       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:6:F1|s0        ; 1       ;
; mux9_16:MUX2|Y[6]~21                                 ; 1       ;
; mux9_16:MUX2|Y[5]~20                                 ; 1       ;
; mux9_16:MUX2|Y[5]~19                                 ; 1       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:5:F1|s0        ; 1       ;
; mux9_16:MUX2|Y[5]~18                                 ; 1       ;
; mux9_16:MUX2|Y[4]~17                                 ; 1       ;
; mux9_16:MUX2|Y[4]~16                                 ; 1       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:4:F1|s0        ; 1       ;
; mux9_16:MUX2|Y[4]~15                                 ; 1       ;
; mux9_16:MUX2|Y[3]~14                                 ; 1       ;
; mux9_16:MUX2|Y[3]~13                                 ; 1       ;
; add2:ADDER1|Add:A1|FullAdder:\ist_add:3:F1|s0        ; 1       ;
; mux9_16:MUX2|Y[3]~12                                 ; 1       ;
; mux9_16:MUX2|Y~7                                     ; 1       ;
; mux9_16:MUX2|Y~2                                     ; 1       ;
; mux9_16:MUX2|Y~1                                     ; 1       ;
; mux9_16:MUX2|Y~0                                     ; 1       ;
; ram:IMEM|RAM~567                                     ; 1       ;
; ram:IMEM|RAM~566                                     ; 1       ;
; ram:IMEM|RAM~565                                     ; 1       ;
; ram:IMEM|RAM~564                                     ; 1       ;
; ram:IMEM|RAM~563                                     ; 1       ;
; ram:IMEM|RAM~562                                     ; 1       ;
; ram:IMEM|RAM~561                                     ; 1       ;
; ram:IMEM|RAM~560                                     ; 1       ;
; ram:IMEM|RAM~559                                     ; 1       ;
; ram:IMEM|RAM~558                                     ; 1       ;
; ram:IMEM|RAM~557                                     ; 1       ;
; ram:IMEM|RAM~556                                     ; 1       ;
; ram:IMEM|RAM~555                                     ; 1       ;
; ram:IMEM|RAM~554                                     ; 1       ;
; ram:IMEM|RAM~552                                     ; 1       ;
; ram:IMEM|RAM~551                                     ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:15:F1|s0     ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:14:F1|s0     ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:13:F1|s0     ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:12:F1|s0     ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:11:F1|s0     ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:10:F1|s0     ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:9:F1|s0      ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:8:F1|s0      ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:7:F1|s0      ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:6:F1|s0      ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:5:F1|s0      ; 1       ;
; add1:PC_PLUS1|Add:A1|FullAdder:\ist_add:2:F1|s0      ; 1       ;
; ram:IMEM|RAM~550                                     ; 1       ;
; ram:IMEM|RAM~549                                     ; 1       ;
; ram:IMEM|RAM~548                                     ; 1       ;
; ram:IMEM|RAM~547                                     ; 1       ;
; ram:IMEM|RAM~546                                     ; 1       ;
; ram:IMEM|RAM~545                                     ; 1       ;
; ram:IMEM|RAM~544                                     ; 1       ;
; ram:IMEM|RAM~543                                     ; 1       ;
; ram:IMEM|RAM~542                                     ; 1       ;
; ram:IMEM|RAM~541                                     ; 1       ;
; ram:IMEM|RAM~540                                     ; 1       ;
; ram:IMEM|RAM~539                                     ; 1       ;
; ram:IMEM|RAM~538                                     ; 1       ;
; ram:IMEM|RAM~537                                     ; 1       ;
; ram:IMEM|RAM~536                                     ; 1       ;
; ram:IMEM|RAM~535                                     ; 1       ;
; ram:IMEM|RAM~534                                     ; 1       ;
; myRegister:RA2_IR|dout[15]                           ; 1       ;
; myRegister:RA2_IR|dout[14]                           ; 1       ;
; myRegister:RA2_IR|dout[13]                           ; 1       ;
; myRegister:RA2_IR|dout[12]                           ; 1       ;
; myRegister:RA2_IR|dout[11]                           ; 1       ;
; myRegister:RA2_IR|dout[10]                           ; 1       ;
; myRegister:RA2_IR|dout[9]                            ; 1       ;
; myRegister:RA2_IR|dout[8]                            ; 1       ;
; myRegister:RA2_IR|dout[7]                            ; 1       ;
; myRegister:RA2_IR|dout[6]                            ; 1       ;
; myRegister:RA2_IR|dout[5]                            ; 1       ;
; myRegister:RA2_IR|dout[4]                            ; 1       ;
; myRegister:RA2_IR|dout[3]                            ; 1       ;
; myRegister:RA2_IR|dout[2]                            ; 1       ;
; myRegister:RA2_IR|dout[1]                            ; 1       ;
; myRegister:RA2_IR|dout[0]                            ; 1       ;
; myRegister:RA2_PC|dout[15]                           ; 1       ;
; myRegister:RA2_PC|dout[14]                           ; 1       ;
; myRegister:RA2_PC|dout[13]                           ; 1       ;
; myRegister:RA2_PC|dout[12]                           ; 1       ;
; myRegister:RA2_PC|dout[11]                           ; 1       ;
; myRegister:RA2_PC|dout[10]                           ; 1       ;
; myRegister:RA2_PC|dout[9]                            ; 1       ;
; myRegister:RA2_PC|dout[8]                            ; 1       ;
; myRegister:RA2_PC|dout[7]                            ; 1       ;
; myRegister:RA2_PC|dout[6]                            ; 1       ;
; myRegister:RA2_PC|dout[5]                            ; 1       ;
; myRegister:RA2_PC|dout[4]                            ; 1       ;
; myRegister:RA2_PC|dout[3]                            ; 1       ;
; myRegister:RA2_PC|dout[2]                            ; 1       ;
; myRegister:RA2_PC|dout[1]                            ; 1       ;
; myRegister:RA2_PC|dout[0]                            ; 1       ;
; myRegister:RA1_IR|dout[15]                           ; 1       ;
; myRegister:RA1_IR|dout[14]                           ; 1       ;
; myRegister:RA1_IR|dout[13]                           ; 1       ;
; myRegister:RA1_IR|dout[12]                           ; 1       ;
; myRegister:RA1_IR|dout[11]                           ; 1       ;
; myRegister:RA1_IR|dout[10]                           ; 1       ;
; myRegister:RA1_IR|dout[9]                            ; 1       ;
; myRegister:RA1_IR|dout[8]                            ; 1       ;
; myRegister:RA1_IR|dout[7]                            ; 1       ;
; myRegister:RA1_IR|dout[6]                            ; 1       ;
; myRegister:RA1_IR|dout[5]                            ; 1       ;
; myRegister:RA1_IR|dout[4]                            ; 1       ;
; myRegister:RA1_IR|dout[3]                            ; 1       ;
; myRegister:RA1_IR|dout[2]                            ; 1       ;
; myRegister:RA1_IR|dout[1]                            ; 1       ;
; myRegister:RA1_IR|dout[0]                            ; 1       ;
; myRegister:RA1_PC|dout[15]                           ; 1       ;
; myRegister:RA1_PC|dout[14]                           ; 1       ;
; myRegister:RA1_PC|dout[13]                           ; 1       ;
; myRegister:RA1_PC|dout[12]                           ; 1       ;
; myRegister:RA1_PC|dout[11]                           ; 1       ;
; myRegister:RA1_PC|dout[10]                           ; 1       ;
; myRegister:RA1_PC|dout[9]                            ; 1       ;
; myRegister:RA1_PC|dout[8]                            ; 1       ;
; myRegister:RA1_PC|dout[7]                            ; 1       ;
; myRegister:RA1_PC|dout[6]                            ; 1       ;
; myRegister:RA1_PC|dout[5]                            ; 1       ;
; myRegister:RA1_PC|dout[4]                            ; 1       ;
; myRegister:RA1_PC|dout[3]                            ; 1       ;
; myRegister:RA1_PC|dout[2]                            ; 1       ;
; myRegister:RA1_PC|dout[1]                            ; 1       ;
; myRegister:RA1_PC|dout[0]                            ; 1       ;
; bit_register:RA2_INV|dout                            ; 1       ;
; bit_register:RA1_INV|dout                            ; 1       ;
; mux9_16:MUX2|Y[0]~74                                 ; 1       ;
; mux9_16:MUX2|Y[7]~70                                 ; 1       ;
; mux9_16:MUX2|Y~52                                    ; 1       ;
; mux9_16:MUX2|Y~48                                    ; 1       ;
; mux9_16:MUX2|Y~8                                     ; 1       ;
; mux9_16:MUX2|Y~3                                     ; 1       ;
+------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 358 / 374,484 ( < 1 % ) ;
; C12 interconnects          ; 417 / 16,664 ( 3 % )    ;
; C2 interconnects           ; 108 / 155,012 ( < 1 % ) ;
; C4 interconnects           ; 660 / 72,600 ( < 1 % )  ;
; Local interconnects        ; 46 / 112,960 ( < 1 % )  ;
; R14 interconnects          ; 145 / 15,868 ( < 1 % )  ;
; R3 interconnects           ; 222 / 169,296 ( < 1 % ) ;
; R6 interconnects           ; 227 / 330,800 ( < 1 % ) ;
+----------------------------+-------------------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+------------------------------+------------------------+
; Other Routing Resource Type  ; Usage                  ;
+------------------------------+------------------------+
; DQS bus muxes                ; 0 / 30 ( 0 % )         ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )         ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )         ;
; Direct links                 ; 17 / 374,484 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )         ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )         ;
; Quadrant clocks              ; 0 / 88 ( 0 % )         ;
; R14/C12 interconnect drivers ; 458 / 27,256 ( 2 % )   ;
; Spine clocks                 ; 1 / 480 ( < 1 % )      ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )     ;
+------------------------------+------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 205       ; 0            ; 0            ; 205       ; 205       ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 205          ; 205          ; 205          ; 205          ; 205          ; 0         ; 205          ; 205          ; 0         ; 0         ; 205          ; 139          ; 205          ; 205          ; 205          ; 205          ; 139          ; 205          ; 205          ; 205          ; 205          ; 139          ; 205          ; 205          ; 205          ; 205          ; 205          ; 205          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; reset_bar          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_inv_out        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_inv_out        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_pc_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_ir_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_pc_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_ir_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra1_invalidate     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ra2_invalidate     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S1                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S3                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S2                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S0                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dmem_dout[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu1_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_2_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder4_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ZA7_1_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder2_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rb_op2[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adder3_out[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 1.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                           ;
+------------------------+----------------------------+-------------------+
; Source Register        ; Destination Register       ; Delay Added in ns ;
+------------------------+----------------------------+-------------------+
; myRegister:PC|dout[0]  ; myRegister:RA2_IR|dout[15] ; 0.537             ;
; myRegister:PC|dout[1]  ; myRegister:RA2_PC|dout[6]  ; 0.125             ;
; myRegister:PC|dout[12] ; myRegister:RA1_PC|dout[12] ; 0.100             ;
; adder2_out[10]         ; myRegister:PC|dout[10]     ; 0.068             ;
; adder3_out[10]         ; myRegister:PC|dout[10]     ; 0.068             ;
; rb_op2[10]             ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[10] ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[9]  ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[8]  ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[7]  ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[6]  ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[5]  ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[4]  ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[3]  ; myRegister:PC|dout[10]     ; 0.068             ;
; myRegister:PC|dout[2]  ; myRegister:PC|dout[10]     ; 0.068             ;
; S0                     ; myRegister:PC|dout[10]     ; 0.068             ;
; S1                     ; myRegister:PC|dout[10]     ; 0.068             ;
+------------------------+----------------------------+-------------------+
Note: This table only shows the top 17 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "IFetch"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 205 pins of 205 total pins
    Info (169086): Pin reset_bar not assigned to an exact location on the device
    Info (169086): Pin ra1_inv_out not assigned to an exact location on the device
    Info (169086): Pin ra2_inv_out not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[0] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[1] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[2] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[3] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[4] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[5] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[6] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[7] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[8] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[9] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[10] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[11] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[12] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[13] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[14] not assigned to an exact location on the device
    Info (169086): Pin ra1_pc_out[15] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[0] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[1] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[2] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[3] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[4] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[5] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[6] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[7] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[8] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[9] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[10] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[11] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[12] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[13] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[14] not assigned to an exact location on the device
    Info (169086): Pin ra1_ir_out[15] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[0] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[1] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[2] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[3] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[4] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[5] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[6] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[7] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[8] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[9] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[10] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[11] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[12] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[13] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[14] not assigned to an exact location on the device
    Info (169086): Pin ra2_pc_out[15] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[0] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[1] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[2] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[3] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[4] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[5] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[6] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[7] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[8] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[9] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[10] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[11] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[12] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[13] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[14] not assigned to an exact location on the device
    Info (169086): Pin ra2_ir_out[15] not assigned to an exact location on the device
    Info (169086): Pin ra1_invalidate not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin ra_en not assigned to an exact location on the device
    Info (169086): Pin ra2_invalidate not assigned to an exact location on the device
    Info (169086): Pin S1 not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[0] not assigned to an exact location on the device
    Info (169086): Pin S3 not assigned to an exact location on the device
    Info (169086): Pin S2 not assigned to an exact location on the device
    Info (169086): Pin S0 not assigned to an exact location on the device
    Info (169086): Pin adder4_out[0] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[0] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[0] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[0] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[0] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[0] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[0] not assigned to an exact location on the device
    Info (169086): Pin pc_en not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[1] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[2] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[3] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[3] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[3] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[3] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[3] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[3] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[3] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[3] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[4] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[4] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[4] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[4] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[4] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[4] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[4] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[4] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[5] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[5] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[5] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[5] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[5] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[5] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[5] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[5] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[6] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[6] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[6] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[6] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[6] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[6] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[6] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[6] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[7] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[7] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[7] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[7] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[7] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[7] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[7] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[7] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[8] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[8] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[8] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[8] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[8] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[8] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[8] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[8] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[9] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[9] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[9] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[9] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[9] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[9] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[9] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[9] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[10] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[10] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[10] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[10] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[10] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[10] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[10] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[10] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[11] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[11] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[11] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[11] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[11] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[11] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[11] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[11] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[12] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[12] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[12] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[12] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[12] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[12] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[12] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[12] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[13] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[13] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[13] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[13] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[13] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[13] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[13] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[13] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[14] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[14] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[14] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[14] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[14] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[14] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[14] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[14] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[15] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[15] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[15] not assigned to an exact location on the device
    Info (169086): Pin dmem_dout[15] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[15] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[15] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[15] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[15] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[1] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[1] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[1] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[1] not assigned to an exact location on the device
    Info (169086): Pin alu1_out[2] not assigned to an exact location on the device
    Info (169086): Pin ZA7_2_out[2] not assigned to an exact location on the device
    Info (169086): Pin adder4_out[2] not assigned to an exact location on the device
    Info (169086): Pin ZA7_1_out[2] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[1] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[1] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[1] not assigned to an exact location on the device
    Info (169086): Pin adder2_out[2] not assigned to an exact location on the device
    Info (169086): Pin rb_op2[2] not assigned to an exact location on the device
    Info (169086): Pin adder3_out[2] not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 82 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IFetch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X56_Y46 to location X66_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.50 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC7C7F23C8 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC7C7F23C8 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file /media/psf/mac-linux/GitHub/EE739_Superscalar/instruction_fetch/output_files/IFetch.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1940 megabytes
    Info: Processing ended: Fri May  3 20:14:55 2019
    Info: Elapsed time: 00:01:08
    Info: Total CPU time (on all processors): 00:01:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /media/psf/mac-linux/GitHub/EE739_Superscalar/instruction_fetch/output_files/IFetch.fit.smsg.


