<!DOCTYPE html>
        <html>
        <head>
            <meta charset="UTF-8">
            <title>FPGA&#x521b;&#x65b0;&#x8bbe;&#x8ba1;&#x5927;&#x8d5b; AMD&#x8d5b;&#x9053; - &#x81ea;&#x4e3b;&#x9009;&#x9898;&#x521d;&#x7ea7;&#x8d5b;&#x9053;&#x8bbe;&#x8ba1;&#x62a5;&#x544a;</title>
            <style>
/* From extension vscode.github */
/*---------------------------------------------------------------------------------------------
 *  Copyright (c) Microsoft Corporation. All rights reserved.
 *  Licensed under the MIT License. See License.txt in the project root for license information.
 *--------------------------------------------------------------------------------------------*/

.vscode-dark img[src$=\#gh-light-mode-only],
.vscode-light img[src$=\#gh-dark-mode-only],
.vscode-high-contrast:not(.vscode-high-contrast-light) img[src$=\#gh-light-mode-only],
.vscode-high-contrast-light img[src$=\#gh-dark-mode-only] {
	display: none;
}

</style>
            
        <link rel="stylesheet" href="https://cdn.jsdelivr.net/gh/Microsoft/vscode/extensions/markdown-language-features/media/markdown.css">
<link rel="stylesheet" href="https://cdn.jsdelivr.net/gh/Microsoft/vscode/extensions/markdown-language-features/media/highlight.css">
<style>
            body {
                font-family: -apple-system, BlinkMacSystemFont, 'Segoe WPC', 'Segoe UI', system-ui, 'Ubuntu', 'Droid Sans', sans-serif;
                font-size: 14px;
                line-height: 1.6;
            }
        </style>
        <style>
.task-list-item {
    list-style-type: none;
}

.task-list-item-checkbox {
    margin-left: -20px;
    vertical-align: middle;
    pointer-events: none;
}
</style>
<style>
:root {
  --color-note: #0969da;
  --color-tip: #1a7f37;
  --color-warning: #9a6700;
  --color-severe: #bc4c00;
  --color-caution: #d1242f;
  --color-important: #8250df;
}

</style>
<style>
@media (prefers-color-scheme: dark) {
  :root {
    --color-note: #2f81f7;
    --color-tip: #3fb950;
    --color-warning: #d29922;
    --color-severe: #db6d28;
    --color-caution: #f85149;
    --color-important: #a371f7;
  }
}

</style>
<style>
.markdown-alert {
  padding: 0.5rem 1rem;
  margin-bottom: 16px;
  color: inherit;
  border-left: .25em solid #888;
}

.markdown-alert>:first-child {
  margin-top: 0
}

.markdown-alert>:last-child {
  margin-bottom: 0
}

.markdown-alert .markdown-alert-title {
  display: flex;
  font-weight: 500;
  align-items: center;
  line-height: 1
}

.markdown-alert .markdown-alert-title .octicon {
  margin-right: 0.5rem;
  display: inline-block;
  overflow: visible !important;
  vertical-align: text-bottom;
  fill: currentColor;
}

.markdown-alert.markdown-alert-note {
  border-left-color: var(--color-note);
}

.markdown-alert.markdown-alert-note .markdown-alert-title {
  color: var(--color-note);
}

.markdown-alert.markdown-alert-important {
  border-left-color: var(--color-important);
}

.markdown-alert.markdown-alert-important .markdown-alert-title {
  color: var(--color-important);
}

.markdown-alert.markdown-alert-warning {
  border-left-color: var(--color-warning);
}

.markdown-alert.markdown-alert-warning .markdown-alert-title {
  color: var(--color-warning);
}

.markdown-alert.markdown-alert-tip {
  border-left-color: var(--color-tip);
}

.markdown-alert.markdown-alert-tip .markdown-alert-title {
  color: var(--color-tip);
}

.markdown-alert.markdown-alert-caution {
  border-left-color: var(--color-caution);
}

.markdown-alert.markdown-alert-caution .markdown-alert-title {
  color: var(--color-caution);
}

</style>
        
        </head>
        <body class="vscode-body vscode-light">
            <h1 id="fpga创新设计大赛-amd赛道---自主选题初级赛道设计报告">FPGA创新设计大赛 AMD赛道 - 自主选题初级赛道设计报告</h1>
<p><strong>竞赛名称：</strong> 2025年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计大赛 AMD赛道<br>
<strong>赛道类型：</strong> 自主选题 - 初级赛道<br>
<strong>项目名称：</strong> []<br>
<strong>提交日期：</strong> [YYYY-MM-DD]<br></p>
<hr>
<h2 id="摘要">摘要</h2>
<p>[300-500字的项目摘要，包括：研究背景、技术方案、实验结果和结论]</p>
<p><strong>关键词：</strong> 向量处理器,稀疏矩阵-稠密矩阵乘法,图神经网络加速器,RISC-V向量拓展,指令双发射</p>
<h2 id="1-项目概述">1. 项目概述</h2>
<h3 id="11-选题背景与意义">1.1 选题背景与意义</h3>
<p>[详细描述选题的背景、现实意义和应用价值]</p>
<h3 id="12-项目目标">1.2 项目目标</h3>
<p><strong>功能目标：</strong></p>
<ul>
<li>[描述项目要实现的主要功能]</li>
<li>[描述项目的技术指标要求]</li>
</ul>
<p><strong>学习目标：</strong></p>
<ul>
<li>[描述通过本项目要掌握的FPGA设计技能]</li>
<li>[描述要提升的工程实践能力]</li>
</ul>
<h3 id="13-技术规格">1.3 技术规格</h3>
<ul>
<li><strong>目标器件：</strong> [<em><strong>在fpga板子的芯片上的具体字母或者在vivado选型号的地方找</strong></em>]</li>
<li><strong>开发环境：</strong> [Vivado 2024.1]</li>
<li><strong>编程语言：</strong> [Verilog]</li>
<li><strong>验证平台：</strong> [Vivado Simulator , Xilinx Artix xc7a100T]</li>
<li><strong>应用领域：</strong> [如数字信号处理、图像处理、通信等]</li>
</ul>
<hr>
<h2 id="2-需求分析与系统设计">2. 需求分析与系统设计</h2>
<h3 id="21-功能需求分析">2.1 功能需求分析</h3>
<p>[详细分析项目的功能需求]</p>
<p><strong>核心功能模块：</strong></p>
<ol>
<li><strong>功能模块1：</strong> [详细描述]</li>
<li><strong>功能模块2：</strong> [详细描述]</li>
<li><strong>功能模块3：</strong> [详细描述]</li>
</ol>
<p><strong>性能需求：</strong></p>
<ul>
<li>工作频率：[MHz]</li>
<li>数据吞吐率：[具体指标]</li>
<li>延迟要求：[具体指标]</li>
<li>精度要求：[具体指标]</li>
</ul>
<h3 id="22-系统架构设计">2.2 系统架构设计</h3>
<h4 id="221-顶层架构">2.2.1 顶层架构</h4>
<p>[描述整体系统架构，重点展示FPGA基本设计能力]</p>
<pre><code>[系统架构图]
┌─────────────────────────────────────────────────────┐
│                    顶层模块                          │
├─────────────┬─────────────┬─────────────┬─────────────┤
│  输入接口    │   控制逻辑   │   数据处理   │  输出接口  │
│  模块       │   模块      │   模块      │   模块       │
└─────────────┴─────────────┴─────────────┴─────────────┘
</code></pre>
<h4 id="222-状态机设计">2.2.2 状态机设计</h4>
<p>[描述核心控制逻辑的状态机设计，这是初级赛道的重点考察内容]</p>
<p><strong>状态转换图：</strong></p>
<pre><code>[状态机图]
     ┌─────────┐
     │  IDLE   │
     └─────────┘
          │
          ▼
     ┌─────────┐    ┌─────────┐    ┌─────────┐
     │ STATE1  │───▶│ STATE2  │───▶│ STATE3  │
     └─────────┘    └─────────┘    └─────────┘
</code></pre>
<p><strong>状态说明：</strong></p>
<ul>
<li>IDLE：[状态功能描述]</li>
<li>STATE1：[状态功能描述]</li>
<li>STATE2：[状态功能描述]</li>
</ul>
<h4 id="223-时序设计">2.2.3 时序设计</h4>
<p>[描述关键路径的时序设计，体现时序分析能力]</p>
<h3 id="23-接口设计">2.3 接口设计</h3>
<p>[详细描述输入输出接口，体现接口设计能力]</p>
<p><strong>输入接口规格：</strong></p>
<ul>
<li>数据位宽：[位数]</li>
<li>时钟域：[时钟频率]</li>
<li>控制信号：[信号列表]</li>
</ul>
<p><strong>输出接口规格：</strong></p>
<ul>
<li>数据位宽：[位数]</li>
<li>时序关系：[描述]</li>
<li>状态指示：[信号说明]</li>
</ul>
<hr>
<h2 id="3-详细设计与实现">3. 详细设计与实现</h2>
<h3 id="31-核心算法设计">3.1 核心算法设计</h3>
<p>[描述项目中用到的核心算法]</p>
<p><strong>算法原理：</strong>
[用数学公式或伪代码描述算法]</p>
<p><strong>硬件实现策略：</strong>
[描述如何将算法映射到硬件]</p>
<h3 id="32-关键模块设计">3.2 关键模块设计</h3>
<h4 id="321-模块名称1">3.2.1 [模块名称1]</h4>
<p><strong>功能描述：</strong>
[详细描述模块功能]</p>
<p><strong>端口定义：</strong></p>
<pre><code class="language-verilog"><span class="hljs-keyword">module</span> [模块名称] (
    <span class="hljs-keyword">input</span>  <span class="hljs-keyword">wire</span>        clk,
    <span class="hljs-keyword">input</span>  <span class="hljs-keyword">wire</span>        rst_n,
    <span class="hljs-keyword">input</span>  <span class="hljs-keyword">wire</span> [<span class="hljs-number">7</span>:<span class="hljs-number">0</span>]  data_in,
    <span class="hljs-keyword">output</span> <span class="hljs-keyword">reg</span>  [<span class="hljs-number">7</span>:<span class="hljs-number">0</span>]  data_out,
    <span class="hljs-keyword">output</span> <span class="hljs-keyword">reg</span>         valid_out
);
</code></pre>
<p><strong>逻辑设计：</strong>
[描述模块内部逻辑设计]</p>
<h4 id="322-模块名称2">3.2.2 [模块名称2]</h4>
<p>[按相同格式描述其他关键模块]</p>
<h3 id="33-资源使用设计">3.3 资源使用设计</h3>
<p>[描述如何合理使用FPGA资源]</p>
<p><strong>逻辑资源规划：</strong></p>
<ul>
<li>LUT使用策略：[描述]</li>
<li>寄存器使用：[描述]</li>
<li>时钟资源：[描述]</li>
</ul>
<p><strong>存储资源规划：</strong></p>
<ul>
<li>BRAM使用：[描述用途和大小]</li>
<li>分布式RAM：[描述]</li>
</ul>
<hr>
<h2 id="4-llm-辅助优化记录">4. LLM 辅助优化记录</h2>
<h3 id="41-设计阶段llm辅助">4.1 设计阶段LLM辅助</h3>
<h4 id="411-架构设计咨询">4.1.1 架构设计咨询</h4>
<p><strong>优化目标：</strong> 确定最佳系统架构</p>
<p><strong>用户输入：</strong></p>
<pre><code>我正在设计一个[项目类型]，需要实现[具体功能]。目标器件是[FPGA型号]，
主要性能要求是[性能指标]。请帮我分析最适合的系统架构设计方案，
并给出模块划分建议。

具体需求：
1. [需求1]
2. [需求2]
3. [需求3]

请提供架构建议和关键设计要点。
</code></pre>
<p><strong>LLM回答：</strong></p>
<pre><code>[粘贴LLM的完整回答]
</code></pre>
<p><strong>采用建议：</strong>
[列出实际采用的架构建议]</p>
<h4 id="412-状态机设计优化">4.1.2 状态机设计优化</h4>
<p><strong>优化目标：</strong> 优化控制逻辑设计</p>
<p><strong>用户输入：</strong></p>
<pre><code>我需要设计一个控制[具体功能]的状态机，主要控制流程包括：
[描述控制流程]

当前设计的状态机有[X]个状态，但感觉状态转换比较复杂。
请帮我优化状态机设计，简化控制逻辑。

[当前状态机描述或代码]
</code></pre>
<p><strong>LLM回答：</strong></p>
<pre><code>[粘贴LLM的回答]
</code></pre>
<p><strong>优化实施：</strong>
[描述实际的状态机优化结果]</p>
<h3 id="42-实现阶段llm辅助">4.2 实现阶段LLM辅助</h3>
<h4 id="421-代码优化">4.2.1 代码优化</h4>
<p><strong>优化目标：</strong> 提升代码质量和性能</p>
<p><strong>用户输入：</strong></p>
<pre><code>以下是我的[模块名称]Verilog代码，主要功能是[功能描述]。
请帮我检查代码质量，并提供优化建议，特别是在时序、面积和功耗方面。

[粘贴代码]

请重点关注：
1. 时序优化
2. 资源使用优化
3. 代码规范性
</code></pre>
<p><strong>LLM回答：</strong></p>
<pre><code>[粘贴LLM的回答]
</code></pre>
<p><strong>代码改进：</strong></p>
<pre><code class="language-verilog"><span class="hljs-comment">// 优化前代码片段</span>
[原始代码]

<span class="hljs-comment">// 优化后代码片段</span>
[改进后代码]
</code></pre>
<h4 id="422-时序优化">4.2.2 时序优化</h4>
<p><strong>优化目标：</strong> 解决时序违例</p>
<p><strong>用户输入：</strong></p>
<pre><code>我的设计在综合后出现时序违例，关键路径延迟为[X]ns，
目标时钟周期为[Y]ns。违例路径主要在[描述路径]。

请帮我分析时序违例的原因，并提供优化建议。

[时序报告或相关信息]
</code></pre>
<p><strong>LLM回答：</strong></p>
<pre><code>[粘贴LLM的回答]
</code></pre>
<p><strong>时序优化措施：</strong>
[描述实际采取的时序优化措施]</p>
<h3 id="43-调试阶段llm辅助">4.3 调试阶段LLM辅助</h3>
<h4 id="431-仿真问题解决">4.3.1 仿真问题解决</h4>
<p><strong>问题描述：</strong> [描述遇到的仿真问题]</p>
<p><strong>用户输入：</strong></p>
<pre><code>在仿真过程中遇到以下问题：
[详细描述问题现象]

仿真波形显示：
[描述关键信号的异常行为]

请帮我分析可能的原因并提供调试建议。
</code></pre>
<p><strong>LLM回答：</strong></p>
<pre><code>[粘贴LLM的回答]
</code></pre>
<p><strong>问题解决：</strong>
[描述问题的最终解决方案]</p>
<h3 id="44-llm辅助总结">4.4 LLM辅助总结</h3>
<p><strong>效果评估：</strong></p>
<ul>
<li>设计效率提升：[具体描述]</li>
<li>代码质量改善：[具体描述]</li>
<li>学习效果：[描述通过LLM辅助学到的知识]</li>
</ul>
<p><strong>使用心得：</strong></p>
<ul>
<li>有效的prompt技巧：[总结]</li>
<li>LLM擅长的领域：[总结]</li>
<li>需要人工判断的方面：[总结]</li>
</ul>
<hr>
<h2 id="5-仿真验证与测试">5. 仿真验证与测试</h2>
<h3 id="51-仿真环境搭建">5.1 仿真环境搭建</h3>
<p><strong>仿真工具：</strong> [如ModelSim, Vivado Simulator]
<strong>测试平台：</strong> [描述测试环境]</p>
<h3 id="52-功能验证">5.2 功能验证</h3>
<h4 id="521-单元测试">5.2.1 单元测试</h4>
<p>[描述各个模块的单元测试]</p>
<p><strong>测试模块1：</strong></p>
<ul>
<li>测试目标：[描述]</li>
<li>测试用例：[列出关键测试用例]</li>
<li>测试结果：✅ 通过 / ❌ 未通过</li>
</ul>
<h4 id="522-集成测试">5.2.2 集成测试</h4>
<p>[描述系统级集成测试]</p>
<p><strong>测试场景：</strong>
[描述各种测试场景]</p>
<p><strong>测试结果分析：</strong>
[分析测试结果]</p>
<h3 id="53-时序验证">5.3 时序验证</h3>
<p>[描述时序分析结果]</p>
<p><strong>关键路径分析：</strong></p>
<ul>
<li>最长路径延迟：[ns]</li>
<li>建立时间裕量：[ns]</li>
<li>保持时间裕量：[ns]</li>
</ul>
<h3 id="54-硬件验证如适用">5.4 硬件验证（如适用）</h3>
<p>[如果进行了板级验证，描述验证过程]</p>
<hr>
<h2 id="6-综合实现结果">6. 综合实现结果</h2>
<h3 id="61-资源使用报告">6.1 资源使用报告</h3>
<table>
<thead>
<tr>
<th>资源类型</th>
<th>使用数量</th>
<th>总数量</th>
<th>利用率</th>
</tr>
</thead>
<tbody>
<tr>
<td>LUT</td>
<td>[数量]</td>
<td>[总数]</td>
<td>[%]</td>
</tr>
<tr>
<td>FF</td>
<td>[数量]</td>
<td>[总数]</td>
<td>[%]</td>
</tr>
<tr>
<td>BRAM</td>
<td>[数量]</td>
<td>[总数]</td>
<td>[%]</td>
</tr>
<tr>
<td>DSP</td>
<td>[数量]</td>
<td>[总数]</td>
<td>[%]</td>
</tr>
<tr>
<td>IO</td>
<td>[数量]</td>
<td>[总数]</td>
<td>[%]</td>
</tr>
</tbody>
</table>
<h3 id="62-时序性能报告">6.2 时序性能报告</h3>
<table>
<thead>
<tr>
<th>时序指标</th>
<th>目标值</th>
<th>实际值</th>
<th>裕量</th>
</tr>
</thead>
<tbody>
<tr>
<td>时钟频率</td>
<td>[MHz]</td>
<td>[MHz]</td>
<td>[MHz]</td>
</tr>
<tr>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
</tbody>
</table>
<h3 id="63-功耗分析可选">6.3 功耗分析（可选）</h3>
<table>
<thead>
<tr>
<th>功耗类型</th>
<th>功耗值</th>
</tr>
</thead>
<tbody>
<tr>
<td>静态功耗</td>
<td>[W]</td>
</tr>
<tr>
<td>动态功耗</td>
<td>[W]</td>
</tr>
<tr>
<td>总功耗</td>
<td>[W]</td>
</tr>
</tbody>
</table>
<hr>
<h2 id="7-创新点与特色">7. 创新点与特色</h2>
<h3 id="71-设计创新点">7.1 设计创新点</h3>
<p>[描述项目的创新之处，注重体现FPGA基本设计能力的创新应用]</p>
<ol>
<li><strong>逻辑设计创新：</strong> [描述]</li>
<li><strong>状态机设计创新：</strong> [描述]</li>
<li><strong>时序设计创新：</strong> [描述]</li>
<li><strong>接口设计创新：</strong> [描述]</li>
</ol>
<h3 id="72-工程实现特色">7.2 工程实现特色</h3>
<p>[描述在工程实现方面的特色]</p>
<h3 id="73-llm辅助方法创新">7.3 LLM辅助方法创新</h3>
<p>[描述在LLM辅助设计方面的创新做法]</p>
<hr>
<h2 id="8-未来改进方向">8. 未来改进方向</h2>
<h3 id="81-当前不足">8.1 当前不足</h3>
<p>[客观分析项目的不足之处]</p>
<h3 id="82-改进计划">8.2 改进计划</h3>
<p>[提出具体的改进方案]</p>
<h3 id="83-后续发展方向">8.3 后续发展方向</h3>
<p>[描述项目的进一步发展可能性]</p>
<hr>
<h2 id="9-结论">9. 结论</h2>
<h3 id="91-项目完成情况">9.1 项目完成情况</h3>
<p>[总结项目的完成情况]</p>
<h3 id="92-目标达成度">9.2 目标达成度</h3>
<p>[分析预期目标的达成情况]</p>
<h3 id="93-项目价值">9.3 项目价值</h3>
<p>[总结项目的技术价值和学习价值]</p>
<hr>
<h2 id="10-参考文献">10. 参考文献</h2>
<p>[1] [参考文献1]
[2] [参考文献2]
[3] [参考文献3]</p>
<hr>
<h2 id="11-附录">11. 附录</h2>
<h3 id="111-系统源代码目录树">11.1 系统源代码目录树</h3>
<pre><code>project_root/
├── src/                    # 源代码目录
│   ├── rtl/               # RTL代码
│   │   ├── top_module.v   # 顶层模块
│   │   ├── core/          # 核心模块
│   │   └── utils/         # 工具模块
│   ├── constraints/       # 约束文件
│   │   └── timing.xdc
│   ├── testbench/         # 测试文件
│   │   └── tb_top.v
│   └── scripts/           # 构建脚本
├── docs/                  # 文档目录
├── simulation/            # 仿真结果
└── README.md             # 项目说明
</code></pre>
<h3 id="112-关键llm交互记录">11.2 关键LLM交互记录</h3>
<p>[提供最重要的几次LLM交互记录，展示LLM辅助的核心价值]</p>
<p><strong>重要交互1：</strong> [交互主题]</p>
<ul>
<li>用户问题：[简化的问题描述]</li>
<li>LLM建议：[关键建议摘要]</li>
<li>实施效果：[具体改进效果]</li>
</ul>
<p><strong>重要交互2：</strong> [交互主题]</p>
<ul>
<li>用户问题：[简化的问题描述]</li>
<li>LLM建议：[关键建议摘要]</li>
<li>实施效果：[具体改进效果]</li>
</ul>

            
            
        </body>
        </html>