# Makefile

## 什么是Makefile

Makefile 是一个文本文件，它包含一系列的规则，这些规则描述了如何编译一个项目。

- 指定整个项目的编译规则，然后通过Linux make命令来解析该Makefile文件，实现项目编译、管理的自动化
- make命令会在当前目录下，按照GNUmakefile、makefile、Makefile文件的顺序查找Makefile文件，一旦找到，就开始读取这个文件并执行

## 规则语法

**规则**由**目标**、**依赖**和**命令**组成

```makefile
target: prerequisites ...
  command
  ...
  ...
```

- **目标**：可以是目标文件、源文件、目录、phony targets等，可以是多个，用空格隔开
- **依赖**：可以是依赖文件、phony targets等，可以是多个，用空格隔开
- **命令**：可以是任意的shell命令，可以是多个，用空格隔开
   - 在执行命令前，会先打印该命令，如果不想打印出来，可以在前面加`@`
   - 如果要忽略命令的出错，在前面加`-`

## 伪目标

**伪目标（Phony Target）** 是指一个**不会生成对应文件**的目标。这些目标不会与工作目录中的任何文件发生冲突，即使存在与伪目标同名的文件，**make** 也不会尝试将该文件视为目标。

### 伪目标的定义

伪目标通常使用 **.PHONY** 声明

```makefile
.PHONY: clean
clean: 
  rm xxx.c
```

使用了 **.PHONY** 声明后，不会执行同命文件，而是去找同命的命令去执行

### 组合任务

伪目标可以定义多个任务
```makefile
.PHONY: all
all: clean build

.PHONY: build
build:
  go run main.go

.PHONY: clean
clean:
  rm main.exe
```

## 基础语法

### 命令

`Makefile` 支持Linux命令，默认情况下会把执行的命令打印出来，如果不需要打印，在命令前面加`@`

```makefile
.PHONY: test
test: 
  echo "hello world"
```

### 变量

`Makefile` 支持变量的定义，使用变量可以通过`${}`或者`$()`

#### 4种变量赋值方法

##### = 最基本的赋值方法

- 定义时不会立即展开，使用时才展开
- 用户依赖其他变量的值

```makefile
BASE_IMAGE = alpine:3.10

A = a
B = $(A) b  # B最后为c b
A = c
```

##### := 直接赋值

- 定义时立即展开并计算值
- 用于定义固定值，避免后续的变量变更影响

```makefile
BASE_IMAGE := alpine:3.10

A := a
B := $(A) b  # B最后为a b
A := c
```

##### ?= 条件赋值

如果变量未被赋值，则赋值等号后面的值

```makefile
PLATFORMS ?= linux_amd64
```

##### += 追加赋值

将新的内容追加到已有变量的值后

```makefile
a = "hhh"
a += "xxx"  # a = "hhh xxx"
```


#### 特殊变量

Makefile 提供了一些内置的特殊变量，常用于规则中：

| 变量名 | 含义 |
| ----- | --- |
|$@ |当前规则的目标文件名（目标）。 |
| $<|当前规则的第一个依赖文件（通常是源文件）。 |
|$^ |当前规则的所有依赖文件，去重后。 |
|$+ |当前规则的所有依赖文件，不去重。 |
|$? |所有比目标文件更新的依赖文件（只包含更新的文件）。 |
|$* |匹配模式中 % 通配符的部分。 |
	
例如：

```makefile
TARGET = hello
SRC = hello.c
OBJ = hello.o

$(TARGET): $(OBJ)
  # $@ = hello, $^ = hello.o S(CC) = gcc
	$(CC) -o $@ $^ 

$(OBJ): $(SRC)
	$(CC) -c $<
```
	
### 条件判断

`Makefile` 支持条件判断， 使用 `ifeq`、`ifneq`、`ifdef` 和 `ifndef` 开始，以 `endif` 结束

```makefile
a = "a"
b = "b"
# 判断a是否等于b
ifeq (a, b)
endif

# 判断a是否不等于b
ifneq (a, b)
endif

# 判断变量a是否定义
ifdef (a)
endif

# 判断变量a否为未定义
ifndef (a)
endif
```

### 函数

#### 自定义函数

```makefile
my_func = $(1)$(2)
RESULT = $(call my_func, a, b)  # ab
```
	
### 文件引入

Makefile 支持引入其他 Makefile ，语法如下:

```makefile
include 文件1 文件2
```

注意事项：
1. 文件不存在时会报错，使用`-include`可避免
2. 文件引入顺序重要，后引用的会覆盖前引入的
3. 引入文件过多，会影响性能
