# Simulación en Digital con archivos Verilog

![RTL del sumador completo](./fulladder.svg)


En este directorio encontrará la Simulación de un sumador completo
descrito en Verilog. Además, la simulaciones pueden ser a modo híbrido,
es decir, algunos módulos pueden ser descritos en Verilog y otros
de Digital (archivos .dig).

Para que las simulaciones tengan éxito, deberá tener instalado *iverilog*;
además, si usa conda, deberá lanzar el simulador de Digital en la terminal
con conda (con el entorno adecuado) para que Digital pueda encontrar a iverilog.

## Simulaciones

* `./fulladder-verilog-file-external`
* `./fulladder-verilog-halfadder-external-file`
* `./fulladder-verilog-halfadder-external-file`
