# Instruction Memory - VHDL

### üîç Descri√ß√£o  
A **Instruction Memory** (Mem√≥ria de Instru√ß√µes) √© um dos principais componentes do processador, respons√°vel por armazenar as instru√ß√µes do programa e fornec√™-las ao processador com base no valor do **Program Counter (PC)**.  

Nesta implementa√ß√£o, a mem√≥ria √© modelada como uma ROM (Read-Only Memory) contendo um conjunto fixo de instru√ß√µes, acessadas sequencialmente ou conforme o fluxo de execu√ß√£o do programa.  

---

## üèóÔ∏è Funcionamento  

A mem√≥ria recebe um endere√ßo de entrada (**PC**) e retorna a instru√ß√£o armazenada nesse local.  

### üîπ **Entradas**  
- **PC [7:0]** ‚Üí Endere√ßo da instru√ß√£o a ser buscada.  

### üîπ **Sa√≠das**  
- **Instrucao [15:0]** ‚Üí Instru√ß√£o correspondente ao endere√ßo fornecido.  

Essa abordagem permite que o processador obtenha instru√ß√µes para execu√ß√£o sem necessidade de leitura/escrita din√¢mica, garantindo rapidez no acesso aos dados.  

---

## ‚öôÔ∏è Implementa√ß√£o  

A **Instruction Memory** foi implementada como uma ROM, definida como um array de valores constantes.  

### üîß **C√≥digo VHDL (Exemplo de Implementa√ß√£o)**  

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity InstructionMemory is
    Port (
        PC : in std_logic_vector(7 downto 0);
        Instrucao : out std_logic_vector(15 downto 0)
    );
end InstructionMemory;

architecture Behavioral of InstructionMemory is
    type ROM_Type is array (0 to 255) of std_logic_vector(15 downto 0);
    signal ROM : ROM_Type := (
        X"2001", -- Instru√ß√£o 1
        X"3002", -- Instru√ß√£o 2
        X"4003", -- Instru√ß√£o 3
        -- Adicione mais instru√ß√µes conforme necess√°rio
    );

begin
    Instrucao <= ROM(to_integer(unsigned(PC)));
end Behavioral;
```

## üõ†Ô∏è Ferramentas Utilizadas  

- **Quartus** ‚Üí Desenvolvimento do c√≥digo VHDL e compila√ß√£o do projeto.  
- **ModelSim** ‚Üí Simula√ß√£o funcional e depura√ß√£o do circuito.  
- **Waveform** ‚Üí An√°lise dos sinais e verifica√ß√µes do comportamento da mem√≥ria.  

---
## üìå **Metodologia de Testes**  

1. **Configura√ß√£o do Testbench:**  
   - Criamos um testbench VHDL para fornecer diferentes valores de **PC** e monitorar a sa√≠da **Instrucao**.  

2. **Execu√ß√£o no ModelSim:**  
   - Rodamos a simula√ß√£o para verificar se cada endere√ßo retorna a instru√ß√£o correta.  

3. **An√°lise da Waveform:**  
   - Geramos a **waveform** para validar visualmente os sinais.  

---

## üìä **Tabela de Testes**  

| PC (Endere√ßo) | Instru√ß√£o Esperada | Instru√ß√£o Obtida | Status |
|--------------|-------------------|-----------------|--------|
| 00000000 (0) | 2001              | 2001           | ‚úÖ Passou |
| 00000001 (1) | 3002              | 3002           | ‚úÖ Passou |
| 00000010 (2) | 4003              | 4003           | ‚úÖ Passou |

Caso algum valor obtido n√£o corresponda ao esperado, o c√≥digo da **ROM** deve ser revisado para corrigir eventuais erros.  

---

## üì∑ **Imagens das Simula√ß√µes**  




---

## üìÇ Arquivos Relacionados

- [Pasta Instru√ß√£o da mem√≥ria](../src/Instruction_Memory)
