## tsmc 공정 정리 + 공정 별 핵심 기술 + tsmc 역사 및 연도 별 정리 - 반도체 엔지니어 시점에서

반도체에서 Foundry란, 자체 설계 조직을 갖지 않고 "제조공정"만 맡아서 하는 회사입니다.

tsmc는 세계에서 가장 큰 반도체 점유율을 갖고 있는 Foundry입니다.

![0](/asset/img/223263025389/0.png)

tsmc는 세계 최대 규모의 파운드리 기업으로, 애플, AMD, intel 등 글로벌 반도체 기업에 로직 칩을 공급하고 있습니다.

TSMC는 끊임없는 기술 개발을 통해 선단 기술을 선도하고 있으며, 그 성과는 TSMC의 Logic technology roadmap을 통해 확인할 수 있습니다.

​

참고로, 2023년 11월 기준, 시총이 $5,000억 정도니까.. 6~700조원 정도 된다고 보면 되겠네요. (삼성전자는 400조, 하이닉스는 80조 정도입니다.)

아시아에서 가장 큰 시가총액을 가진 회사이기도 합니다.

![1](/asset/img/223263025389/1.png)

![2](/asset/img/223263025389/2.png)

컴퓨터나 스마트폰을 제외하더라도, 우리는 전자제품을 달고 사는데..

거기 안에 있는 반도체 칩들중 절반 이상은 tsmc에서 제조되었다고 생각하면.. 얼마나 큰 회사인지 알 수 있죠.

​

![3](/asset/img/223263025389/3.png)

위 사진은 tsmc의 창업자 "Morris Chang"입니다.

중국에서 태어나 미국에서 유학 후, Texas Instrument에서 엔지니어로 있었고.. 대만으로 돌아와 최초의 Foundry 사업을 합니다.

"설계도만 보내주면, 공정은 우리가 해줄게"

-> 반도체를 만들고싶었는데, 자체 Fab이 없어서 못 만들었던 회사들은 반도체를 만들고 tsmc에 주문을 넣고, 이 Chip들이 대박이 나니.. 이 회사들은 아예 설계 전문회사 Fabless로 방향을 틀어버립니다.

그리고 다양한 반도체 스타트업이 생겨납니다.

​

tsmc는 스스로 칩을 설계해서 팔지 않으니, Fabless들은 tsmc와 파트너 관계가 될 수 있어요.

심지어 tsmc의 회사 슬로건이 "고객과 경쟁하지 않는다."입니다.

tsmc는 공정 자체에만 집중을 하고, fabless들은 설계 자체에만 집중을하니 각자 전문 분야를 갖게 되었습니다.

​

그래서 다양한 설계도를 받아 공정을 하며 경험을 쌓고,

다른 종합반도체회사들이 설계와 공정을 개발 할 때, 하나에만 집중하며 기술력을 키웠고,

고객중심서비스로도 유명해요.

​

​

​

TSMC의 Logic technology roadmap은 매년 발표합니다. 앞으로 글에서 tsmc의 공정 기술과 역사에 대해 빠르게 알아보겠습니다.

1987년부터 2022년까지 "무어의 법칙"에 맞춰 2년마다 집적도 수준이 계속 발전해왔습니다.

​

핵심 기술은 #으로 표현하겠습니다!

![4](/asset/img/223263025389/4.png)

​

​

​

3-micron Technology : 1987년

![5](/asset/img/223263025389/5.png)

TSMC는 1987년 창립 이후 지속적으로 R&D를 해왔는데요.

대만 산업기술연구원에서 2µm, 3.5µm 기술을 tsmc로 이전하며 회사를 시작했지만, 네덜란드의 Philips를 위해 3.0µm 기술을 맞춤화했습니다. 그리고 1년 만에 TSMC는 1988년에 자체 1.5µm 기술을 개발해 성공을 거두었습니다.

이후에 1.2µm, 1.0µm, 0.8µm, 0.6µm, 0.5µm, 0.3µm 및 0.25µm 공정들이 계속 개발 되었습니다.

​

​

0.18 micron technology: 1998년

![6](/asset/img/223263025389/6.png)

1998년, TSMC는 세계 최초로 0.18µm 저전력 공정 기술을 선보였습니다.

이 때 나온 저전력 공정 기술 덕분에, 모바일 전자 기기들의 큰 발전이이뤄졌습니다.

​

0.13-micron Technology: 2000년

![7](/asset/img/223263025389/7.png)

TSMC는 반도체 산업 최초로 0.13µm low-k, copper SoC 공정 기술을 선보였습니다.

​

90nm Technology

![8](/asset/img/223263025389/8.png)

​

TSMC는 90나노미터 칩(Transistor level로는 연구소에서 먼저 만들어 내는 경우가 있음.)을 제조한 최초의 반도체 기업이 되었습니다.

​

65nm Technology : 2005년

![9](/asset/img/223263025389/9.png)

TSMC는 2005년에 65nm  생산을 시작한 최초의 파운드리가 되었습니다.

​

TSMC의 65nm 기술은 Copper-interconnect와 Low-K directies를 모두 사용하는 3세대 반도체 공정입니다.

이 기술은 TSMC의 90nm 공정의 Standard Cell의 밀도를 두배 높이고,  덕분에 칩 성능을 향상시킵니다.

​

추가로, 2005년에 TSMC는 또한 고객의 요구를 충족하기 위해 최초로 65nm Low Power (LP) 공정을 추가로 도입했습니다.

공정 내에서 Performance 향 or Low Power 향으로 선택 할 수 있게 되었습니다.

​

65nm LP 프로세스를 통해 TSMC는 일반 목적, Mixed signal /RF,eDRAM, MNVM, eFLASH, HV, BCD, 그리고 MEMS 프로세스를 포함한 다양한 프로세스 포트폴리오를 빠르게 선보였습니다.

​

55nm LP의 도입은 다시 한층 개선된 PPA(성능, 전력, 면적)를 제공하며 다이 크기를 줄이기 위한 것입니다. 이 55nm 공정에 새롭게 추가된 것은 55nm 개선형 초저전력(ULP) 프로세스입니다.

55nm ULP 프로세스는 55nm LP 프로세스에 비해 더 낮은 누설 전류를 제공합니다.

​

​

40nm Technology : 2008년

![10](/asset/img/223263025389/10.png)

​

2008년, TSMC는 40nm 공정 기술을 이용하여 양산하는 최초의 파운드리가 되었습니다.

40nm 공정은 193nm immersion lithography와 Ultra Low power를 통합하여 칩 성능을 향상시키면서 동시에 전력 소비를 낮추었습니다. 이 공정은 또한 가장 작은 SRAM(0.242µm²)크기에 대한 기록을 세웠습니다.

​

- 40nm는 65nm 기술에 비해 게이트 밀도가 235% 더 큽니다.

- 40nm GP는 동일한 누설 전류 수준에서 65nm 대비 최대 40% 높은 성능을 발휘 동일한 운영 속도에서는 전력 소비가 절반 이하

- 40nm LP 프로세스는 동일한 운영 속도에서 65nm 대비 최대 51%의 누설 전류 및 전력 소비를 줄입니다.

​

28nm Technology: 2011년

![11](/asset/img/223263025389/11.png)

​

2011년, TSMC는 세계 최초로 28나노미터(28nm) 일반 목적 공정 기술을 제공한 최초의 파운드리가 되었습니다.

​

​

22nm Technology: 2018년

![12](/asset/img/223263025389/12.png)

TSMC는 22나노미터 초저전력 (22ULP) 기술을 2018년 네 번째 분기에 완료했습니다.

​

​

20nm Technology: 2014년

![13](/asset/img/223263025389/13.png)

2014년, TSMC는 혁신적인 이중 패터닝 기술을 이용하여 20나노미터 첫 양산을 시작한 세계 최초의 반도체 기업이 되었으며, 동시에 동년에 TSMC의 가장 빠르게 양산된 노드라는 기록을 세웠습니다. 2015년 말까지의 누적 웨이퍼 출하량은 백만 개 이상의 12인치 웨이퍼를 기록했습니다.

​

​

16, 12nm Technology: 2013년

![14](/asset/img/223263025389/14.png)

​

2013년 11월, TSMC는 최초로 16나노미터FinFET 생산을 시작한 최초의 파운드리가 되었습니다.

​

​

10nm Technology: 2016년

![15](/asset/img/223263025389/15.png)

​

TSMC는 10nm  FinFET 공정을 이용한 고객 테이프 아웃을 2016년 첫 번째 분기에 시작하고, 2017년 초에 양산하였습니다.

​

7nm Technology

![16](/asset/img/223263025389/16.png)

​

​

5nm Technology: 2018년

2018년, TSMC는 7나노미터 FinFET (N7) 양산을 시작한 최초의 파운드리가 되었습니다. N7 기술은 TSMC의 가장 빠른 양산 노드 중 하나입니다.

​

TSMC의 7나노미터 FinFET+(N7+)는 2019년에 양산에 참여하여 상용화된 최초의 극초극자외선 (EUV) 파운드리 프로세스가 되었습니다.

2019년에 6나노미터 (N6) 기술을 출시했습니다. N7에서 쉽게 이식될 수 있었기 때문에 N6 기술은 2020년에 양산에 참여했습니다.

​

3nm Technology: 2022년

2022년, TSMC는 3나노미터 FinFET 트랜지스터(N3) 기술의 대규모 양산을 시작했습니다.

N3 -> N3E, N3P (현재) -> N3X(HPC), N3AE(Automotive) 순서로 N3 Family를 확장 중입니다.

​

2nm Technology: 개발 중..

​

​

​

 해시태그 : # Low power 공정# 초소형 SRAM 메모리(2.43-1.87µm^2),# 193nm의 노광,# 세계 최초의 8-Multi Layer Low-k (k≤2.9) Copper# immersion lithography#Copper-interconnect#Low-K directies#LP#ULP# HKMG#22ULL#22ULP#Double patterning#FinFET#EUV#GAA#SiP