# SPDX-License-Identifier: Apache-2.0

null  :=
space := $(null) #
comma := ,

TEST_DIR := $(abspath $(dir $(lastword $(MAKEFILE_LIST))))
SRC_DIR := $(abspath $(TEST_DIR)../../../../../src)

TEST_FILES   = $(sort $(wildcard test_*.py))

MODULE      ?= $(subst $(space),$(comma),$(subst .py,,$(TEST_FILES)))
TOPLEVEL     = hci_queues_wrapper
CFG_NAME     = ahb

# Set appropriate bus interface via Cocotb's PLUSARGS:
override PLUSARGS := $(strip +FrontendBusInterface=AHB $(PLUSARGS))
COMPILE_ARGS += +define+I3C_USE_AHB

include $(TEST_DIR)/../../caliptra_common.mk

VERILOG_SOURCES += \
    $(CALIPTRA_ROOT)/src/libs/rtl/ahb_defines_pkg.sv \
    $(CALIPTRA_ROOT)/src/caliptra_prim/rtl/caliptra_prim_count_pkg.sv \
    $(SRC_DIR)/i3c_pkg.sv \
    $(SRC_DIR)/csr/I3CCSR_pkg.sv \
    $(SRC_DIR)/csr/I3CCSR.sv \
    $(SRC_DIR)/hci/ahb_if.sv \
    $(SRC_DIR)/hci/queues/write_queue.sv \
    $(SRC_DIR)/hci/queues/read_queue.sv \
    $(SRC_DIR)/hci/queues.sv \
    $(SRC_DIR)/hci/csri.sv \
    $(TEST_DIR)/../lib_hci_queues/hci_queues_wrapper.sv

# Add target / controller specific sources
VERILOG_TARGET_SOURCES += \
    $(SRC_DIR)/hci/tti.sv \
    $(SRC_DIR)/ctrl/width_converter_8toN.sv \
    $(SRC_DIR)/ctrl/width_converter_Nto8.sv \
    $(SRC_DIR)/recovery/recovery_pec.sv \
    $(SRC_DIR)/recovery/recovery_receiver.sv \
    $(SRC_DIR)/recovery/recovery_transmitter.sv \
    $(SRC_DIR)/recovery/recovery_executor.sv \
    $(SRC_DIR)/recovery/recovery_handler.sv

VERILOG_CONTROLLER_SOURCES += \
    $(SRC_DIR)/hci/dxt.sv \
    $(SRC_DIR)/hci/hci.sv \
    $(SRC_DIR)/libs/mem/prim_ram_1p_pkg.sv \
    $(SRC_DIR)/libs/mem/prim_generic_ram_1p.sv \
    $(SRC_DIR)/libs/mem/prim_ram_1p.sv \
    $(SRC_DIR)/libs/mem/prim_ram_1p_adv.sv

include $(TEST_DIR)/../block_common.mk
