
==========================================================================
global route report_tns
--------------------------------------------------------------------------
tns max -9923.42

==========================================================================
global route report_wns
--------------------------------------------------------------------------
wns max -2.21

==========================================================================
global route report_worst_slack
--------------------------------------------------------------------------
worst slack max -2.21

==========================================================================
global route report_clock_skew
--------------------------------------------------------------------------
Clock clk_i
   2.04 source latency gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[873]$_DLATCH_P_/G ^
  -0.54 target latency gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/i_snitch_regfile.mem[872]$_DFFE_PP_/CK ^
   0.06 clock uncertainty
   0.00 CRPR
--------------
   1.56 setup skew

Clock vclk_i
No launch/capture paths found.


==========================================================================
global route report_checks -path_delay min
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_
          (removal check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.90    0.90 ^ input external delay
     1   39.60    0.00    0.00    0.90 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.92 ^ wire95775/A (BUF_X8)
    10   51.60    0.01    0.03    0.95 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.03    0.02    0.97 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_/RN (DFFR_X1)
                                  0.97   data arrival time

                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   71.24    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    0.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    0.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.08 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.82    0.01    0.04    0.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.12 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   37.87    0.03    0.06    0.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.00    0.18 ^ clkbuf_1_0_0_clk_i_regs/A (CLKBUF_X3)
     2   41.13    0.03    0.07    0.25 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_0_0_clk_i_regs (net)
                  0.03    0.01    0.26 ^ clkbuf_2_1_0_clk_i_regs/A (CLKBUF_X3)
     2   23.46    0.02    0.05    0.31 ^ clkbuf_2_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_1_0_clk_i_regs (net)
                  0.02    0.00    0.31 ^ clkbuf_3_2_0_clk_i_regs/A (CLKBUF_X3)
     2   33.21    0.03    0.06    0.37 ^ clkbuf_3_2_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_2_0_clk_i_regs (net)
                  0.03    0.00    0.37 ^ clkbuf_4_4_0_clk_i_regs/A (CLKBUF_X3)
     8   52.16    0.04    0.08    0.45 ^ clkbuf_4_4_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_4_0_clk_i_regs (net)
                  0.04    0.00    0.45 ^ clkbuf_7_36_0_clk_i_regs/A (CLKBUF_X3)
     2    9.60    0.01    0.05    0.50 ^ clkbuf_7_36_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_36_0_clk_i_regs (net)
                  0.01    0.00    0.50 ^ clkbuf_8_73__f_clk_i_regs/A (CLKBUF_X3)
    10   28.79    0.02    0.05    0.55 ^ clkbuf_8_73__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_73__leaf_clk_i_regs (net)
                  0.02    0.00    0.55 ^ clkbuf_leaf_2111_clk_i_regs/A (CLKBUF_X3)
     4   10.70    0.01    0.04    0.60 ^ clkbuf_leaf_2111_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_leaf_2111_clk_i_regs (net)
                  0.01    0.00    0.60 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.06    0.66   clock uncertainty
                          0.00    0.66   clock reconvergence pessimism
                          0.22    0.87   library removal time
                                  0.87   data required time
-----------------------------------------------------------------------------
                                  0.87   data required time
                                 -0.97   data arrival time
-----------------------------------------------------------------------------
                                  0.10   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[44]$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[812]$_DLATCH_P_
          (positive level-sensitive latch clocked by clk_i')
Path Group: clk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   71.24    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    0.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    0.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.08 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.82    0.01    0.04    0.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.12 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   37.87    0.03    0.06    0.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.00    0.18 ^ clkbuf_1_0_0_clk_i_regs/A (CLKBUF_X3)
     2   41.13    0.03    0.07    0.25 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_0_0_clk_i_regs (net)
                  0.03    0.01    0.26 ^ clkbuf_2_0_0_clk_i_regs/A (CLKBUF_X3)
     2   25.11    0.02    0.06    0.31 ^ clkbuf_2_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_0_0_clk_i_regs (net)
                  0.02    0.00    0.31 ^ clkbuf_3_0_0_clk_i_regs/A (CLKBUF_X3)
     2   35.67    0.03    0.06    0.37 ^ clkbuf_3_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_0_0_clk_i_regs (net)
                  0.03    0.01    0.38 ^ clkbuf_4_1_0_clk_i_regs/A (CLKBUF_X3)
     8   55.30    0.04    0.08    0.46 ^ clkbuf_4_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_1_0_clk_i_regs (net)
                  0.04    0.00    0.46 ^ clkbuf_7_10_0_clk_i_regs/A (CLKBUF_X3)
     2    9.61    0.01    0.05    0.51 ^ clkbuf_7_10_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_10_0_clk_i_regs (net)
                  0.01    0.00    0.51 ^ clkbuf_8_21__f_clk_i_regs/A (CLKBUF_X3)
     5   13.99    0.01    0.04    0.55 ^ clkbuf_8_21__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_21__leaf_clk_i_regs (net)
                  0.01    0.00    0.55 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[44]$_DFFE_PN0P_/CK (DFFR_X2)
     6   10.23    0.01    0.11    0.65 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[44]$_DFFE_PN0P_/Q (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/bypass_rsp[49] (net)
                  0.01    0.00    0.65 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13078_/A1 (AND2_X4)
    16   23.24    0.01    0.03    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13078_/ZN (AND2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[0].i_spill_register_prefetch_resp.dst_data_o[53] (net)
                  0.01    0.00    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[812]$_DLATCH_P_/D (DLH_X1)
                                  0.69   data arrival time

                          0.00    0.00   clock clk_i' (fall edge)
                          0.00    0.00   clock source latency
     1   71.24    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    0.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    0.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.08 ^ clkbuf_0_clk_i/A (CLKBUF_X3)
     1    2.03    0.01    0.04    0.12 ^ clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    0.12 ^ delaybuf_0_clk_i/A (CLKBUF_X3)
     1    2.01    0.01    0.03    0.14 ^ delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    0.14 ^ delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.83    0.01    0.03    0.17 ^ delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    0.17 ^ delaybuf_2_clk_i/A (CLKBUF_X3)
     2   21.25    0.02    0.04    0.21 ^ delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    0.21 ^ clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   49.65    0.04    0.07    0.28 ^ clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    0.29 ^ clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    8.86    0.01    0.05    0.34 ^ clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    0.34 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/A1 (NOR2_X1)
     1   29.70    0.03    0.04    0.38 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.03    0.01    0.38 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/A (CLKBUF_X3)
     4   39.58    0.03    0.07    0.46 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.03    0.00    0.46 v clkbuf_2_0__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/A (CLKBUF_X3)
    13   57.10    0.04    0.09    0.55 v clkbuf_2_0__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_2_0__leaf_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.04    0.00    0.55 v clkbuf_leaf_42_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/A (CLKBUF_X3)
     6   13.25    0.01    0.06    0.61 v clkbuf_leaf_42_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_leaf_42_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.01    0.00    0.61 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[812]$_DLATCH_P_/G (DLH_X1)
                          0.06    0.67   clock uncertainty
                          0.00    0.67   clock reconvergence pessimism
                          0.02    0.68   library hold time
                                  0.68   data required time
-----------------------------------------------------------------------------
                                  0.68   data required time
                                 -0.69   data arrival time
-----------------------------------------------------------------------------
                                  0.01   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: tcdm_master_east_req_valid_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   71.24    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    0.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    0.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.08 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.82    0.01    0.04    0.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.12 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   37.87    0.03    0.06    0.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.00    0.18 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   39.71    0.03    0.06    0.25 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    0.25 ^ clkbuf_2_3_0_clk_i_regs/A (CLKBUF_X3)
     2   23.72    0.02    0.05    0.31 ^ clkbuf_2_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_3_0_clk_i_regs (net)
                  0.02    0.00    0.31 ^ clkbuf_3_6_0_clk_i_regs/A (CLKBUF_X3)
     2   34.07    0.03    0.06    0.37 ^ clkbuf_3_6_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_6_0_clk_i_regs (net)
                  0.03    0.01    0.37 ^ clkbuf_4_12_0_clk_i_regs/A (CLKBUF_X3)
     8   47.71    0.04    0.07    0.45 ^ clkbuf_4_12_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_12_0_clk_i_regs (net)
                  0.04    0.00    0.45 ^ clkbuf_7_101_0_clk_i_regs/A (CLKBUF_X3)
     2   10.08    0.01    0.05    0.50 ^ clkbuf_7_101_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_101_0_clk_i_regs (net)
                  0.01    0.00    0.50 ^ clkbuf_8_202__f_clk_i_regs/A (CLKBUF_X3)
    11   27.56    0.02    0.05    0.55 ^ clkbuf_8_202__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_202__leaf_clk_i_regs (net)
                  0.02    0.00    0.55 ^ clkbuf_leaf_825_clk_i_regs/A (CLKBUF_X3)
     7   12.77    0.01    0.04    0.59 ^ clkbuf_leaf_825_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_leaf_825_clk_i_regs (net)
                  0.01    0.00    0.59 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/CK (DFFR_X2)
     4   14.64    0.01    0.11    0.70 v gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/Q (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[1].i_tcdm_master_req_register.spill_register_flushable_i.gen_spill_reg.a_full_q (net)
                  0.01    0.00    0.70 v gen_tiles[0].i_tile.i_tile/_36864_/A2 (OR2_X4)
     2    7.46    0.01    0.05    0.75 v gen_tiles[0].i_tile.i_tile/_36864_/ZN (OR2_X4)
                                         net800 (net)
                  0.01    0.00    0.75 v wire29417/A (BUF_X8)
     1   41.61    0.01    0.03    0.78 v wire29417/Z (BUF_X8)
                                         tcdm_master_east_req_valid_o (net)
                  0.02    0.01    0.79 v tcdm_master_east_req_valid_o (out)
                                  0.79   data arrival time

                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.06    0.06   clock uncertainty
                          0.00    0.06   clock reconvergence pessimism
                         -2.55   -2.49   output external delay
                                 -2.49   data required time
-----------------------------------------------------------------------------
                                 -2.49   data required time
                                 -0.79   data arrival time
-----------------------------------------------------------------------------
                                  3.28   slack (MET)



==========================================================================
global route report_checks -path_delay max
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.90    0.90 ^ input external delay
     1   39.60    0.00    0.00    0.90 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.92 ^ wire95775/A (BUF_X8)
    10   51.60    0.01    0.03    0.95 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.03    0.02    0.97 ^ place117462/A (BUF_X2)
     3   25.77    0.03    0.05    1.02 ^ place117462/Z (BUF_X2)
                                         net117462 (net)
                  0.03    0.01    1.03 ^ place117686/A (BUF_X4)
     5   38.49    0.02    0.04    1.07 ^ place117686/Z (BUF_X4)
                                         net117686 (net)
                  0.03    0.01    1.08 ^ place117689/A (BUF_X2)
     3   23.62    0.03    0.05    1.13 ^ place117689/Z (BUF_X2)
                                         net117689 (net)
                  0.03    0.00    1.13 ^ place117718/A (BUF_X2)
    11   31.65    0.04    0.06    1.19 ^ place117718/Z (BUF_X2)
                                         net117718 (net)
                  0.04    0.01    1.20 ^ place117721/A (BUF_X2)
    11   29.97    0.03    0.06    1.25 ^ place117721/Z (BUF_X2)
                                         net117721 (net)
                  0.03    0.00    1.26 ^ place117728/A (BUF_X2)
    12   32.97    0.04    0.06    1.32 ^ place117728/Z (BUF_X2)
                                         net117728 (net)
                  0.04    0.01    1.32 ^ place117730/A (BUF_X2)
    12   26.72    0.03    0.06    1.38 ^ place117730/Z (BUF_X2)
                                         net117730 (net)
                  0.03    0.00    1.38 ^ place117733/A (BUF_X2)
    14   34.03    0.04    0.06    1.44 ^ place117733/Z (BUF_X2)
                                         net117733 (net)
                  0.04    0.00    1.45 ^ place117734/A (BUF_X2)
    15   41.64    0.05    0.07    1.52 ^ place117734/Z (BUF_X2)
                                         net117734 (net)
                  0.05    0.00    1.52 ^ place117735/A (BUF_X2)
    14   36.06    0.04    0.07    1.59 ^ place117735/Z (BUF_X2)
                                         net117735 (net)
                  0.04    0.00    1.59 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.59   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   71.24    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    3.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    3.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.08 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.82    0.01    0.04    3.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.12 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   37.87    0.03    0.06    3.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.00    3.18 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   39.71    0.03    0.06    3.25 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.25 ^ clkbuf_2_3_0_clk_i_regs/A (CLKBUF_X3)
     2   23.72    0.02    0.05    3.31 ^ clkbuf_2_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_3_0_clk_i_regs (net)
                  0.02    0.00    3.31 ^ clkbuf_3_6_0_clk_i_regs/A (CLKBUF_X3)
     2   34.07    0.03    0.06    3.37 ^ clkbuf_3_6_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_6_0_clk_i_regs (net)
                  0.03    0.01    3.37 ^ clkbuf_4_12_0_clk_i_regs/A (CLKBUF_X3)
     8   47.71    0.04    0.07    3.45 ^ clkbuf_4_12_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_12_0_clk_i_regs (net)
                  0.04    0.00    3.45 ^ clkbuf_7_103_0_clk_i_regs/A (CLKBUF_X3)
     2   10.20    0.01    0.05    3.50 ^ clkbuf_7_103_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_103_0_clk_i_regs (net)
                  0.01    0.00    3.50 ^ clkbuf_8_207__f_clk_i_regs/A (CLKBUF_X3)
    10   28.05    0.02    0.05    3.55 ^ clkbuf_8_207__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_207__leaf_clk_i_regs (net)
                  0.02    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/CK (DFFR_X1)
                         -0.06    3.49   clock uncertainty
                          0.00    3.49   clock reconvergence pessimism
                          0.06    3.55   library recovery time
                                  3.55   data required time
-----------------------------------------------------------------------------
                                  3.55   data required time
                                 -1.59   data arrival time
-----------------------------------------------------------------------------
                                  1.95   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          1.50    1.50   clock clk_i' (rise edge)
                          0.00    1.50   clock source latency
     1   69.82    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.03    0.02    1.52 v wire1/A (BUF_X16)
     2   65.63    0.01    0.03    1.56 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.58 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.85    0.01    0.04    1.62 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.62 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.84    0.01    0.03    1.65 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.65 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.66    0.01    0.03    1.68 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.68 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   20.91    0.02    0.05    1.72 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.72 v clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   49.13    0.04    0.07    1.80 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    1.81 v clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    7.86    0.01    0.05    1.85 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    1.85 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A2 (NOR2_X1)
     1   29.88    0.14    0.17    2.02 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.14    0.01    2.03 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     8   56.27    0.04    0.10    2.13 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.04    0.01    2.14 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6   22.63    0.02    0.06    2.20 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.02    0.00    2.20 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6    8.70    0.01    0.04    2.24 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.01    0.00    2.24 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/G (DLH_X1)
     1    3.39    0.01    0.06    2.30 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148] (net)
                  0.01    0.00    2.30 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/B2 (AOI22_X2)
     1    3.48    0.02    0.05    2.35 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/ZN (AOI22_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3019_ (net)
                  0.02    0.00    2.35 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/A (INV_X2)
     1    3.48    0.01    0.01    2.36 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3020_ (net)
                  0.01    0.00    2.36 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/A (AOI221_X2)
     2    2.82    0.04    0.07    2.43 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3021_ (net)
                  0.04    0.00    2.43 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/A (MUX2_X1)
     1    3.74    0.01    0.05    2.48 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    2.48 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/B1 (OAI21_X2)
     1    1.54    0.01    0.01    2.49 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4082_ (net)
                  0.01    0.00    2.49 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/A (MUX2_X1)
     1    1.63    0.01    0.06    2.55 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[116] (net)
                  0.01    0.00    2.55 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/B (MUX2_X2)
     1   21.79    0.02    0.07    2.62 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[116] (net)
                  0.02    0.00    2.63 v place111241/A (BUF_X16)
     2   65.79    0.01    0.03    2.66 v place111241/Z (BUF_X16)
                                         net111241 (net)
                  0.03    0.02    2.68 v rebuffer27/A (BUF_X32)
     3   71.46    0.01    0.03    2.71 v rebuffer27/Z (BUF_X32)
                                         net6582 (net)
                  0.02    0.02    2.73 v place111244/A (BUF_X32)
     8   46.08    0.01    0.03    2.76 v place111244/Z (BUF_X32)
                                         net111244 (net)
                  0.02    0.02    2.78 v place111263/A (BUF_X16)
     5   10.02    0.00    0.03    2.81 v place111263/Z (BUF_X16)
                                         net111263 (net)
                  0.00    0.00    2.81 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10141_/S (MUX2_X1)
     1    1.43    0.01    0.04    2.85 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10141_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02549_ (net)
                  0.01    0.00    2.85 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/A (MUX2_X1)
     1    1.97    0.01    0.06    2.91 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02552_ (net)
                  0.01    0.00    2.91 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/A (MUX2_X2)
     1    6.71    0.01    0.06    2.97 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02557_ (net)
                  0.01    0.00    2.97 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/B1 (OAI222_X2)
     1   11.93    0.07    0.07    3.04 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/ZN (OAI222_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02569_ (net)
                  0.07    0.00    3.04 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/A2 (OR2_X4)
     2   24.93    0.02    0.04    3.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/ZN (OR2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02592_ (net)
                  0.02    0.01    3.09 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/B1 (OAI21_X4)
     2    7.75    0.02    0.02    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02608_ (net)
                  0.02    0.00    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/A (INV_X4)
     3    6.06    0.01    0.02    3.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/ZN (INV_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02609_ (net)
                  0.01    0.00    3.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/B (HA_X1)
     2    4.83    0.01    0.04    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/CO (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09413_[0] (net)
                  0.01    0.00    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/A (INV_X2)
     1    8.95    0.01    0.01    3.17 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05206_ (net)
                  0.01    0.00    3.17 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/A (AOI221_X2)
     1    4.11    0.04    0.07    3.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05207_ (net)
                  0.04    0.00    3.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/A (OAI221_X2)
     1    3.49    0.02    0.04    3.29 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05209_ (net)
                  0.02    0.00    3.29 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/B (AOI211_X2)
     1    6.21    0.05    0.08    3.37 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05213_ (net)
                  0.05    0.00    3.37 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/A1 (AND4_X4)
     2   13.52    0.02    0.06    3.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05219_ (net)
                  0.02    0.00    3.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/A1 (NAND4_X4)
     2    7.52    0.02    0.03    3.46 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05227_ (net)
                  0.02    0.00    3.46 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/A1 (NAND2_X2)
     1    2.51    0.01    0.02    3.48 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_06110_ (net)
                  0.01    0.00    3.48 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/B (XOR2_X1)
     1    3.59    0.03    0.05    3.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/Z (XOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09481_[0] (net)
                  0.03    0.00    3.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/A (HA_X1)
     3    9.29    0.02    0.04    3.57 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09484_[0] (net)
                  0.02    0.00    3.57 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/A2 (OR3_X4)
     1    3.87    0.01    0.07    3.64 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05158_ (net)
                  0.01    0.00    3.64 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/A (OAI221_X2)
     2    7.87    0.05    0.03    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05165_ (net)
                  0.05    0.00    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/A (OAI21_X4)
     3   13.45    0.02    0.03    3.70 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05318_ (net)
                  0.02    0.00    3.70 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/B1 (AOI221_X2)
     1    4.74    0.05    0.08    3.78 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05319_ (net)
                  0.05    0.00    3.78 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/A (XOR2_X2)
     2   11.99    0.04    0.08    3.86 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/Z (XOR2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05320_ (net)
                  0.04    0.00    3.86 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/A (OAI21_X4)
     1    5.65    0.01    0.02    3.88 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05326_ (net)
                  0.01    0.00    3.88 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/A2 (NOR4_X4)
     1    8.70    0.05    0.07    3.95 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05398_ (net)
                  0.05    0.00    3.96 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/A4 (AND4_X4)
     1    6.47    0.01    0.06    4.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05402_ (net)
                  0.01    0.00    4.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/A4 (NAND4_X4)
     1    6.75    0.02    0.03    4.05 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05416_ (net)
                  0.02    0.00    4.05 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/A3 (NOR4_X4)
     1    2.85    0.03    0.07    4.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05417_ (net)
                  0.03    0.00    4.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/S (MUX2_X1)
     2    7.49    0.02    0.07    4.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05418_ (net)
                  0.02    0.00    4.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/B1 (OAI22_X4)
     2   14.54    0.04    0.05    4.24 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05522_ (net)
                  0.04    0.00    4.24 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/B1 (OAI21_X4)
     1    8.75    0.02    0.02    4.26 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02051_ (net)
                  0.02    0.00    4.27 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/A (AOI21_X4)
     2   10.08    0.03    0.05    4.31 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/ZN (AOI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.03    0.00    4.31 ^ gen_tiles[0].i_tile.i_tile/_23545_/A1 (NAND2_X4)
     2    7.04    0.01    0.02    4.33 v gen_tiles[0].i_tile.i_tile/_23545_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/_05330_ (net)
                  0.01    0.00    4.33 v gen_tiles[0].i_tile.i_tile/_40599_/A1 (NOR3_X4)
     1    7.34    0.03    0.04    4.37 ^ gen_tiles[0].i_tile.i_tile/_40599_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.03    0.00    4.37 ^ place98482/A (BUF_X8)
     4   46.12    0.01    0.03    4.40 ^ place98482/Z (BUF_X8)
                                         net98482 (net)
                  0.02    0.01    4.41 ^ rebuffer26/A (BUF_X16)
     3   21.68    0.01    0.02    4.43 ^ rebuffer26/Z (BUF_X16)
                                         net6581 (net)
                  0.01    0.00    4.43 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/A2 (NAND2_X4)
     4    8.91    0.01    0.01    4.45 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04664_ (net)
                  0.01    0.00    4.45 v place98115/A (BUF_X4)
     2    4.02    0.00    0.03    4.48 v place98115/Z (BUF_X4)
                                         net98115 (net)
                  0.00    0.00    4.48 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/B2 (OAI33_X1)
     1    2.56    0.06    0.08    4.56 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04847_ (net)
                  0.06    0.00    4.56 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/B1 (OAI21_X1)
     2    3.43    0.02    0.03    4.59 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04848_ (net)
                  0.02    0.00    4.59 v rebuffer13/A (BUF_X2)
     1    6.15    0.01    0.03    4.62 v rebuffer13/Z (BUF_X2)
                                         net6568 (net)
                  0.01    0.00    4.62 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/A (OAI21_X4)
     2    7.70    0.02    0.02    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04854_ (net)
                  0.02    0.00    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/A (OAI21_X4)
     2    6.92    0.02    0.02    4.66 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05351_ (net)
                  0.02    0.00    4.66 v rebuffer58/A (BUF_X4)
     3   11.22    0.01    0.03    4.69 v rebuffer58/Z (BUF_X4)
                                         net6620 (net)
                  0.01    0.00    4.69 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/A1 (OR3_X4)
     1    1.70    0.01    0.05    4.74 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04215_ (net)
                  0.01    0.00    4.75 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/B1 (OAI33_X1)
     1    2.44    0.06    0.07    4.82 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04216_ (net)
                  0.06    0.00    4.82 ^ place96492/A (BUF_X2)
     1    8.14    0.01    0.04    4.85 ^ place96492/Z (BUF_X2)
                                         net96492 (net)
                  0.01    0.00    4.85 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/A1 (NOR4_X4)
     1   13.32    0.02    0.01    4.87 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04217_ (net)
                  0.02    0.00    4.87 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/A2 (OAI22_X4)
     1   31.66    0.06    0.07    4.94 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.06    0.01    4.94 ^ gen_tiles[0].i_tile.i_tile/_40368_/C1 (AOI221_X2)
     1    2.20    0.02    0.02    4.96 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.96 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1    9.12    0.11    0.12    5.08 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.11    0.00    5.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X1)
     2    8.52    0.04    0.05    5.13 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.04    0.00    5.13 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X2)
     1    7.13    0.02    0.03    5.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.02    0.00    5.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A1 (NAND2_X4)
     2    6.52    0.01    0.01    5.18 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    5.18 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A1 (OR3_X4)
     1    6.14    0.01    0.06    5.24 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    5.24 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X4)
     1    9.05    0.03    0.06    5.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.03    0.00    5.30 ^ place95842/A (BUF_X8)
     4   60.01    0.02    0.04    5.33 ^ place95842/Z (BUF_X8)
                                         net95842 (net)
                  0.02    0.01    5.34 ^ place95845/A (BUF_X16)
     7   54.45    0.01    0.03    5.37 ^ place95845/Z (BUF_X16)
                                         net95845 (net)
                  0.01    0.00    5.37 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/A3 (NAND3_X4)
     1    6.55    0.02    0.02    5.39 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/ZN (NAND3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02364_ (net)
                  0.02    0.00    5.40 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/B1 (AOI22_X4)
     1    1.79    0.02    0.04    5.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/ZN (AOI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[25] (net)
                  0.02    0.00    5.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/D (DFFR_X1)
                                  5.43   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   71.24    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    3.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    3.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.08 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.82    0.01    0.04    3.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.12 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   37.87    0.03    0.06    3.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.00    3.18 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   39.71    0.03    0.06    3.25 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.25 ^ clkbuf_2_2_0_clk_i_regs/A (CLKBUF_X3)
     2   23.73    0.02    0.05    3.31 ^ clkbuf_2_2_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_2_0_clk_i_regs (net)
                  0.02    0.00    3.31 ^ clkbuf_3_4_0_clk_i_regs/A (CLKBUF_X3)
     2   36.18    0.03    0.06    3.37 ^ clkbuf_3_4_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_4_0_clk_i_regs (net)
                  0.03    0.01    3.38 ^ clkbuf_4_9_0_clk_i_regs/A (CLKBUF_X3)
     8   52.96    0.04    0.08    3.45 ^ clkbuf_4_9_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_9_0_clk_i_regs (net)
                  0.04    0.00    3.46 ^ clkbuf_7_77_0_clk_i_regs/A (CLKBUF_X3)
     2    9.83    0.01    0.05    3.50 ^ clkbuf_7_77_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_77_0_clk_i_regs (net)
                  0.01    0.00    3.51 ^ clkbuf_8_155__f_clk_i_regs/A (CLKBUF_X3)
     9   22.92    0.02    0.05    3.55 ^ clkbuf_8_155__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_155__leaf_clk_i_regs (net)
                  0.02    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/CK (DFFR_X1)
                         -0.06    3.49   clock uncertainty
                          0.00    3.49   clock reconvergence pessimism
                         -0.03    3.46   library setup time
                                  3.46   data required time
-----------------------------------------------------------------------------
                                  3.46   data required time
                                 -5.43   data arrival time
-----------------------------------------------------------------------------
                                 -1.97   slack (VIOLATED)


Startpoint: tcdm_slave_bypass_resp_ready_i (input port clocked by vclk_i)
Endpoint: tcdm_master_bypass_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          2.55    2.55 v input external delay
     1   16.58    0.00    0.00    2.55 v tcdm_slave_bypass_resp_ready_i (in)
                                         tcdm_slave_bypass_resp_ready_i (net)
                  0.00    0.00    2.55 v _461_/A (BUF_X8)
     1    6.01    0.00    0.02    2.58 v _461_/Z (BUF_X8)
                                         net741 (net)
                  0.00    0.00    2.58 v output741/A (BUF_X8)
     1   10.52    0.01    0.02    2.60 v output741/Z (BUF_X8)
                                         tcdm_master_bypass_resp_ready_o (net)
                  0.01    0.00    2.60 v tcdm_master_bypass_resp_ready_o (out)
                                  2.60   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.00    3.00   clock network delay (ideal)
                         -0.06    2.94   clock uncertainty
                          0.00    2.94   clock reconvergence pessimism
                         -2.55    0.39   output external delay
                                  0.39   data required time
-----------------------------------------------------------------------------
                                  0.39   data required time
                                 -2.60   data arrival time
-----------------------------------------------------------------------------
                                 -2.21   slack (VIOLATED)



==========================================================================
global route report_checks -unconstrained
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.90    0.90 ^ input external delay
     1   39.60    0.00    0.00    0.90 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.92 ^ wire95775/A (BUF_X8)
    10   51.60    0.01    0.03    0.95 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.03    0.02    0.97 ^ place117462/A (BUF_X2)
     3   25.77    0.03    0.05    1.02 ^ place117462/Z (BUF_X2)
                                         net117462 (net)
                  0.03    0.01    1.03 ^ place117686/A (BUF_X4)
     5   38.49    0.02    0.04    1.07 ^ place117686/Z (BUF_X4)
                                         net117686 (net)
                  0.03    0.01    1.08 ^ place117689/A (BUF_X2)
     3   23.62    0.03    0.05    1.13 ^ place117689/Z (BUF_X2)
                                         net117689 (net)
                  0.03    0.00    1.13 ^ place117718/A (BUF_X2)
    11   31.65    0.04    0.06    1.19 ^ place117718/Z (BUF_X2)
                                         net117718 (net)
                  0.04    0.01    1.20 ^ place117721/A (BUF_X2)
    11   29.97    0.03    0.06    1.25 ^ place117721/Z (BUF_X2)
                                         net117721 (net)
                  0.03    0.00    1.26 ^ place117728/A (BUF_X2)
    12   32.97    0.04    0.06    1.32 ^ place117728/Z (BUF_X2)
                                         net117728 (net)
                  0.04    0.01    1.32 ^ place117730/A (BUF_X2)
    12   26.72    0.03    0.06    1.38 ^ place117730/Z (BUF_X2)
                                         net117730 (net)
                  0.03    0.00    1.38 ^ place117733/A (BUF_X2)
    14   34.03    0.04    0.06    1.44 ^ place117733/Z (BUF_X2)
                                         net117733 (net)
                  0.04    0.00    1.45 ^ place117734/A (BUF_X2)
    15   41.64    0.05    0.07    1.52 ^ place117734/Z (BUF_X2)
                                         net117734 (net)
                  0.05    0.00    1.52 ^ place117735/A (BUF_X2)
    14   36.06    0.04    0.07    1.59 ^ place117735/Z (BUF_X2)
                                         net117735 (net)
                  0.04    0.00    1.59 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.59   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   71.24    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    3.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    3.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.08 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.82    0.01    0.04    3.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.12 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   37.87    0.03    0.06    3.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.00    3.18 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   39.71    0.03    0.06    3.25 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.25 ^ clkbuf_2_3_0_clk_i_regs/A (CLKBUF_X3)
     2   23.72    0.02    0.05    3.31 ^ clkbuf_2_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_3_0_clk_i_regs (net)
                  0.02    0.00    3.31 ^ clkbuf_3_6_0_clk_i_regs/A (CLKBUF_X3)
     2   34.07    0.03    0.06    3.37 ^ clkbuf_3_6_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_6_0_clk_i_regs (net)
                  0.03    0.01    3.37 ^ clkbuf_4_12_0_clk_i_regs/A (CLKBUF_X3)
     8   47.71    0.04    0.07    3.45 ^ clkbuf_4_12_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_12_0_clk_i_regs (net)
                  0.04    0.00    3.45 ^ clkbuf_7_103_0_clk_i_regs/A (CLKBUF_X3)
     2   10.20    0.01    0.05    3.50 ^ clkbuf_7_103_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_103_0_clk_i_regs (net)
                  0.01    0.00    3.50 ^ clkbuf_8_207__f_clk_i_regs/A (CLKBUF_X3)
    10   28.05    0.02    0.05    3.55 ^ clkbuf_8_207__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_207__leaf_clk_i_regs (net)
                  0.02    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/CK (DFFR_X1)
                         -0.06    3.49   clock uncertainty
                          0.00    3.49   clock reconvergence pessimism
                          0.06    3.55   library recovery time
                                  3.55   data required time
-----------------------------------------------------------------------------
                                  3.55   data required time
                                 -1.59   data arrival time
-----------------------------------------------------------------------------
                                  1.95   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          1.50    1.50   clock clk_i' (rise edge)
                          0.00    1.50   clock source latency
     1   69.82    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.03    0.02    1.52 v wire1/A (BUF_X16)
     2   65.63    0.01    0.03    1.56 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.58 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.85    0.01    0.04    1.62 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.62 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.84    0.01    0.03    1.65 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.65 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.66    0.01    0.03    1.68 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.68 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   20.91    0.02    0.05    1.72 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.72 v clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   49.13    0.04    0.07    1.80 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    1.81 v clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    7.86    0.01    0.05    1.85 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    1.85 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A2 (NOR2_X1)
     1   29.88    0.14    0.17    2.02 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.14    0.01    2.03 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     8   56.27    0.04    0.10    2.13 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.04    0.01    2.14 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6   22.63    0.02    0.06    2.20 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.02    0.00    2.20 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6    8.70    0.01    0.04    2.24 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.01    0.00    2.24 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/G (DLH_X1)
     1    3.39    0.01    0.06    2.30 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148] (net)
                  0.01    0.00    2.30 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/B2 (AOI22_X2)
     1    3.48    0.02    0.05    2.35 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/ZN (AOI22_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3019_ (net)
                  0.02    0.00    2.35 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/A (INV_X2)
     1    3.48    0.01    0.01    2.36 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3020_ (net)
                  0.01    0.00    2.36 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/A (AOI221_X2)
     2    2.82    0.04    0.07    2.43 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3021_ (net)
                  0.04    0.00    2.43 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/A (MUX2_X1)
     1    3.74    0.01    0.05    2.48 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    2.48 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/B1 (OAI21_X2)
     1    1.54    0.01    0.01    2.49 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4082_ (net)
                  0.01    0.00    2.49 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/A (MUX2_X1)
     1    1.63    0.01    0.06    2.55 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[116] (net)
                  0.01    0.00    2.55 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/B (MUX2_X2)
     1   21.79    0.02    0.07    2.62 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[116] (net)
                  0.02    0.00    2.63 v place111241/A (BUF_X16)
     2   65.79    0.01    0.03    2.66 v place111241/Z (BUF_X16)
                                         net111241 (net)
                  0.03    0.02    2.68 v rebuffer27/A (BUF_X32)
     3   71.46    0.01    0.03    2.71 v rebuffer27/Z (BUF_X32)
                                         net6582 (net)
                  0.02    0.02    2.73 v place111244/A (BUF_X32)
     8   46.08    0.01    0.03    2.76 v place111244/Z (BUF_X32)
                                         net111244 (net)
                  0.02    0.02    2.78 v place111263/A (BUF_X16)
     5   10.02    0.00    0.03    2.81 v place111263/Z (BUF_X16)
                                         net111263 (net)
                  0.00    0.00    2.81 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10141_/S (MUX2_X1)
     1    1.43    0.01    0.04    2.85 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10141_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02549_ (net)
                  0.01    0.00    2.85 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/A (MUX2_X1)
     1    1.97    0.01    0.06    2.91 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02552_ (net)
                  0.01    0.00    2.91 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/A (MUX2_X2)
     1    6.71    0.01    0.06    2.97 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02557_ (net)
                  0.01    0.00    2.97 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/B1 (OAI222_X2)
     1   11.93    0.07    0.07    3.04 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/ZN (OAI222_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02569_ (net)
                  0.07    0.00    3.04 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/A2 (OR2_X4)
     2   24.93    0.02    0.04    3.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/ZN (OR2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02592_ (net)
                  0.02    0.01    3.09 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/B1 (OAI21_X4)
     2    7.75    0.02    0.02    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02608_ (net)
                  0.02    0.00    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/A (INV_X4)
     3    6.06    0.01    0.02    3.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/ZN (INV_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02609_ (net)
                  0.01    0.00    3.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/B (HA_X1)
     2    4.83    0.01    0.04    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/CO (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09413_[0] (net)
                  0.01    0.00    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/A (INV_X2)
     1    8.95    0.01    0.01    3.17 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05206_ (net)
                  0.01    0.00    3.17 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/A (AOI221_X2)
     1    4.11    0.04    0.07    3.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05207_ (net)
                  0.04    0.00    3.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/A (OAI221_X2)
     1    3.49    0.02    0.04    3.29 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05209_ (net)
                  0.02    0.00    3.29 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/B (AOI211_X2)
     1    6.21    0.05    0.08    3.37 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05213_ (net)
                  0.05    0.00    3.37 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/A1 (AND4_X4)
     2   13.52    0.02    0.06    3.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05219_ (net)
                  0.02    0.00    3.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/A1 (NAND4_X4)
     2    7.52    0.02    0.03    3.46 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05227_ (net)
                  0.02    0.00    3.46 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/A1 (NAND2_X2)
     1    2.51    0.01    0.02    3.48 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_06110_ (net)
                  0.01    0.00    3.48 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/B (XOR2_X1)
     1    3.59    0.03    0.05    3.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/Z (XOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09481_[0] (net)
                  0.03    0.00    3.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/A (HA_X1)
     3    9.29    0.02    0.04    3.57 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09484_[0] (net)
                  0.02    0.00    3.57 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/A2 (OR3_X4)
     1    3.87    0.01    0.07    3.64 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05158_ (net)
                  0.01    0.00    3.64 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/A (OAI221_X2)
     2    7.87    0.05    0.03    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05165_ (net)
                  0.05    0.00    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/A (OAI21_X4)
     3   13.45    0.02    0.03    3.70 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05318_ (net)
                  0.02    0.00    3.70 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/B1 (AOI221_X2)
     1    4.74    0.05    0.08    3.78 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05319_ (net)
                  0.05    0.00    3.78 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/A (XOR2_X2)
     2   11.99    0.04    0.08    3.86 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/Z (XOR2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05320_ (net)
                  0.04    0.00    3.86 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/A (OAI21_X4)
     1    5.65    0.01    0.02    3.88 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05326_ (net)
                  0.01    0.00    3.88 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/A2 (NOR4_X4)
     1    8.70    0.05    0.07    3.95 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05398_ (net)
                  0.05    0.00    3.96 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/A4 (AND4_X4)
     1    6.47    0.01    0.06    4.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05402_ (net)
                  0.01    0.00    4.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/A4 (NAND4_X4)
     1    6.75    0.02    0.03    4.05 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05416_ (net)
                  0.02    0.00    4.05 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/A3 (NOR4_X4)
     1    2.85    0.03    0.07    4.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05417_ (net)
                  0.03    0.00    4.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/S (MUX2_X1)
     2    7.49    0.02    0.07    4.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05418_ (net)
                  0.02    0.00    4.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/B1 (OAI22_X4)
     2   14.54    0.04    0.05    4.24 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05522_ (net)
                  0.04    0.00    4.24 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/B1 (OAI21_X4)
     1    8.75    0.02    0.02    4.26 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02051_ (net)
                  0.02    0.00    4.27 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/A (AOI21_X4)
     2   10.08    0.03    0.05    4.31 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/ZN (AOI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.03    0.00    4.31 ^ gen_tiles[0].i_tile.i_tile/_23545_/A1 (NAND2_X4)
     2    7.04    0.01    0.02    4.33 v gen_tiles[0].i_tile.i_tile/_23545_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/_05330_ (net)
                  0.01    0.00    4.33 v gen_tiles[0].i_tile.i_tile/_40599_/A1 (NOR3_X4)
     1    7.34    0.03    0.04    4.37 ^ gen_tiles[0].i_tile.i_tile/_40599_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.03    0.00    4.37 ^ place98482/A (BUF_X8)
     4   46.12    0.01    0.03    4.40 ^ place98482/Z (BUF_X8)
                                         net98482 (net)
                  0.02    0.01    4.41 ^ rebuffer26/A (BUF_X16)
     3   21.68    0.01    0.02    4.43 ^ rebuffer26/Z (BUF_X16)
                                         net6581 (net)
                  0.01    0.00    4.43 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/A2 (NAND2_X4)
     4    8.91    0.01    0.01    4.45 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04664_ (net)
                  0.01    0.00    4.45 v place98115/A (BUF_X4)
     2    4.02    0.00    0.03    4.48 v place98115/Z (BUF_X4)
                                         net98115 (net)
                  0.00    0.00    4.48 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/B2 (OAI33_X1)
     1    2.56    0.06    0.08    4.56 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04847_ (net)
                  0.06    0.00    4.56 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/B1 (OAI21_X1)
     2    3.43    0.02    0.03    4.59 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04848_ (net)
                  0.02    0.00    4.59 v rebuffer13/A (BUF_X2)
     1    6.15    0.01    0.03    4.62 v rebuffer13/Z (BUF_X2)
                                         net6568 (net)
                  0.01    0.00    4.62 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/A (OAI21_X4)
     2    7.70    0.02    0.02    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04854_ (net)
                  0.02    0.00    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/A (OAI21_X4)
     2    6.92    0.02    0.02    4.66 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05351_ (net)
                  0.02    0.00    4.66 v rebuffer58/A (BUF_X4)
     3   11.22    0.01    0.03    4.69 v rebuffer58/Z (BUF_X4)
                                         net6620 (net)
                  0.01    0.00    4.69 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/A1 (OR3_X4)
     1    1.70    0.01    0.05    4.74 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04215_ (net)
                  0.01    0.00    4.75 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/B1 (OAI33_X1)
     1    2.44    0.06    0.07    4.82 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04216_ (net)
                  0.06    0.00    4.82 ^ place96492/A (BUF_X2)
     1    8.14    0.01    0.04    4.85 ^ place96492/Z (BUF_X2)
                                         net96492 (net)
                  0.01    0.00    4.85 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/A1 (NOR4_X4)
     1   13.32    0.02    0.01    4.87 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04217_ (net)
                  0.02    0.00    4.87 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/A2 (OAI22_X4)
     1   31.66    0.06    0.07    4.94 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.06    0.01    4.94 ^ gen_tiles[0].i_tile.i_tile/_40368_/C1 (AOI221_X2)
     1    2.20    0.02    0.02    4.96 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.96 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1    9.12    0.11    0.12    5.08 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.11    0.00    5.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X1)
     2    8.52    0.04    0.05    5.13 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.04    0.00    5.13 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X2)
     1    7.13    0.02    0.03    5.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.02    0.00    5.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A1 (NAND2_X4)
     2    6.52    0.01    0.01    5.18 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    5.18 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A1 (OR3_X4)
     1    6.14    0.01    0.06    5.24 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    5.24 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X4)
     1    9.05    0.03    0.06    5.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.03    0.00    5.30 ^ place95842/A (BUF_X8)
     4   60.01    0.02    0.04    5.33 ^ place95842/Z (BUF_X8)
                                         net95842 (net)
                  0.02    0.01    5.34 ^ place95845/A (BUF_X16)
     7   54.45    0.01    0.03    5.37 ^ place95845/Z (BUF_X16)
                                         net95845 (net)
                  0.01    0.00    5.37 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/A3 (NAND3_X4)
     1    6.55    0.02    0.02    5.39 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/ZN (NAND3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02364_ (net)
                  0.02    0.00    5.40 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/B1 (AOI22_X4)
     1    1.79    0.02    0.04    5.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/ZN (AOI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[25] (net)
                  0.02    0.00    5.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/D (DFFR_X1)
                                  5.43   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   71.24    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.03    0.02    3.02 ^ wire1/A (BUF_X16)
     2   65.98    0.01    0.03    3.05 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.08 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.82    0.01    0.04    3.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.12 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   37.87    0.03    0.06    3.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.00    3.18 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   39.71    0.03    0.06    3.25 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.25 ^ clkbuf_2_2_0_clk_i_regs/A (CLKBUF_X3)
     2   23.73    0.02    0.05    3.31 ^ clkbuf_2_2_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_2_0_clk_i_regs (net)
                  0.02    0.00    3.31 ^ clkbuf_3_4_0_clk_i_regs/A (CLKBUF_X3)
     2   36.18    0.03    0.06    3.37 ^ clkbuf_3_4_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_4_0_clk_i_regs (net)
                  0.03    0.01    3.38 ^ clkbuf_4_9_0_clk_i_regs/A (CLKBUF_X3)
     8   52.96    0.04    0.08    3.45 ^ clkbuf_4_9_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_9_0_clk_i_regs (net)
                  0.04    0.00    3.46 ^ clkbuf_7_77_0_clk_i_regs/A (CLKBUF_X3)
     2    9.83    0.01    0.05    3.50 ^ clkbuf_7_77_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_77_0_clk_i_regs (net)
                  0.01    0.00    3.51 ^ clkbuf_8_155__f_clk_i_regs/A (CLKBUF_X3)
     9   22.92    0.02    0.05    3.55 ^ clkbuf_8_155__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_155__leaf_clk_i_regs (net)
                  0.02    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/CK (DFFR_X1)
                         -0.06    3.49   clock uncertainty
                          0.00    3.49   clock reconvergence pessimism
                         -0.03    3.46   library setup time
                                  3.46   data required time
-----------------------------------------------------------------------------
                                  3.46   data required time
                                 -5.43   data arrival time
-----------------------------------------------------------------------------
                                 -1.97   slack (VIOLATED)


Startpoint: tcdm_slave_bypass_resp_ready_i (input port clocked by vclk_i)
Endpoint: tcdm_master_bypass_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          2.55    2.55 v input external delay
     1   16.58    0.00    0.00    2.55 v tcdm_slave_bypass_resp_ready_i (in)
                                         tcdm_slave_bypass_resp_ready_i (net)
                  0.00    0.00    2.55 v _461_/A (BUF_X8)
     1    6.01    0.00    0.02    2.58 v _461_/Z (BUF_X8)
                                         net741 (net)
                  0.00    0.00    2.58 v output741/A (BUF_X8)
     1   10.52    0.01    0.02    2.60 v output741/Z (BUF_X8)
                                         tcdm_master_bypass_resp_ready_o (net)
                  0.01    0.00    2.60 v tcdm_master_bypass_resp_ready_o (out)
                                  2.60   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.00    3.00   clock network delay (ideal)
                         -0.06    2.94   clock uncertainty
                          0.00    2.94   clock reconvergence pessimism
                         -2.55    0.39   output external delay
                                  0.39   data required time
-----------------------------------------------------------------------------
                                  0.39   data required time
                                 -2.60   data arrival time
-----------------------------------------------------------------------------
                                 -2.21   slack (VIOLATED)



==========================================================================
global route report_check_types -max_slew -max_cap -max_fanout -violators
--------------------------------------------------------------------------
max fanout

Pin                                   Limit Fanout  Slack
---------------------------------------------------------
clkbuf_8_143__f_clk_i_regs/Z             16     20     -4 (VIOLATED)
clkbuf_2_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[2].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z     16     19     -3 (VIOLATED)
clkbuf_8_65__f_clk_i_regs/Z              16     19     -3 (VIOLATED)
clkbuf_2_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z     16     18     -2 (VIOLATED)
clkbuf_3_7_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/gen_array[2].gen_latch.clk_vld/Z     16     18     -2 (VIOLATED)
clkbuf_8_238__f_clk_i_regs/Z             16     18     -2 (VIOLATED)
clkbuf_3_7_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/gen_array[1].gen_latch.clk_vld/Z     16     17        (VIOLATED)
clkbuf_3_7_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z     16     17        (VIOLATED)
clkbuf_8_142__f_clk_i_regs/Z             16     17        (VIOLATED)
clkbuf_8_42__f_clk_i_regs/Z              16     17        (VIOLATED)
clkbuf_8_43__f_clk_i_regs/Z              16     17        (VIOLATED)
clkbuf_8_66__f_clk_i_regs/Z              16     17        (VIOLATED)

max capacitance

Pin                                    Limit     Cap   Slack
------------------------------------------------------------
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_/ZN   26.70   30.70   -3.99 (VIOLATED)
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_/ZN   26.70   30.10   -3.39 (VIOLATED)
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN   26.70   29.88   -3.17 (VIOLATED)
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/ZN   26.70   29.87   -3.17 (VIOLATED)


==========================================================================
global route max_slew_check_slack
--------------------------------------------------------------------------
0.05496714264154434

==========================================================================
global route max_slew_check_limit
--------------------------------------------------------------------------
0.1985349953174591

==========================================================================
global route max_slew_check_slack_limit
--------------------------------------------------------------------------
0.2769

==========================================================================
global route max_fanout_check_slack
--------------------------------------------------------------------------
-4.0

==========================================================================
global route max_fanout_check_limit
--------------------------------------------------------------------------
16.0

==========================================================================
global route max_fanout_check_slack_limit
--------------------------------------------------------------------------
-0.2500

==========================================================================
global route max_capacitance_check_slack
--------------------------------------------------------------------------
-3.9928996562957764

==========================================================================
global route max_capacitance_check_limit
--------------------------------------------------------------------------
26.702899932861328

==========================================================================
global route max_capacitance_check_slack_limit
--------------------------------------------------------------------------
-0.1495

==========================================================================
global route max_slew_violation_count
--------------------------------------------------------------------------
max slew violation count 0

==========================================================================
global route max_fanout_violation_count
--------------------------------------------------------------------------
max fanout violation count 12

==========================================================================
global route max_cap_violation_count
--------------------------------------------------------------------------
max cap violation count 4

==========================================================================
global route setup_violation_count
--------------------------------------------------------------------------
setup violation count 7112

==========================================================================
global route hold_violation_count
--------------------------------------------------------------------------
hold violation count 0

==========================================================================
global route report_checks -path_delay max reg to reg
--------------------------------------------------------------------------
Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

  Delay    Time   Description
---------------------------------------------------------
   1.50    1.50   clock clk_i' (rise edge)
   0.00    1.50   clock source latency
   0.00    1.50 v clk_i (in)
   0.06    1.56 v wire1/Z (BUF_X16)
   0.07    1.62 v clkbuf_0_clk_i/Z (CLKBUF_X3)
   0.03    1.65 v delaybuf_0_clk_i/Z (CLKBUF_X3)
   0.03    1.68 v delaybuf_1_clk_i/Z (CLKBUF_X3)
   0.05    1.72 v delaybuf_2_clk_i/Z (CLKBUF_X3)
   0.08    1.80 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
   0.06    1.85 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
   0.17    2.02 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN (NOR2_X1)
   0.11    2.13 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.06    2.20 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.04    2.24 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.00    2.24 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/G (DLH_X1)
   0.06    2.30 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/Q (DLH_X1)
   0.05    2.35 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/ZN (AOI22_X2)
   0.01    2.36 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/ZN (INV_X2)
   0.07    2.43 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/ZN (AOI221_X2)
   0.05    2.48 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
   0.01    2.49 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/ZN (OAI21_X2)
   0.06    2.55 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/Z (MUX2_X1)
   0.07    2.62 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/Z (MUX2_X2)
   0.03    2.66 v place111241/Z (BUF_X16)
   0.06    2.71 v rebuffer27/Z (BUF_X32)
   0.05    2.76 v place111244/Z (BUF_X32)
   0.04    2.81 v place111263/Z (BUF_X16)
   0.04    2.85 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10141_/Z (MUX2_X1)
   0.06    2.91 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/Z (MUX2_X1)
   0.06    2.97 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/Z (MUX2_X2)
   0.07    3.04 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/ZN (OAI222_X2)
   0.05    3.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/ZN (OR2_X4)
   0.02    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/ZN (OAI21_X4)
   0.02    3.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/ZN (INV_X4)
   0.04    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/CO (HA_X1)
   0.01    3.17 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/ZN (INV_X2)
   0.07    3.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/ZN (AOI221_X2)
   0.04    3.29 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/ZN (OAI221_X2)
   0.08    3.37 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/ZN (AOI211_X2)
   0.07    3.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/ZN (AND4_X4)
   0.03    3.46 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/ZN (NAND4_X4)
   0.02    3.48 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/ZN (NAND2_X2)
   0.05    3.53 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/Z (XOR2_X1)
   0.04    3.57 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/S (HA_X1)
   0.07    3.64 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/ZN (OR3_X4)
   0.03    3.67 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/ZN (OAI221_X2)
   0.03    3.70 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/ZN (OAI21_X4)
   0.08    3.78 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/ZN (AOI221_X2)
   0.08    3.86 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/Z (XOR2_X2)
   0.03    3.88 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/ZN (OAI21_X4)
   0.07    3.95 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/ZN (NOR4_X4)
   0.06    4.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/ZN (AND4_X4)
   0.03    4.05 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/ZN (NAND4_X4)
   0.07    4.12 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/ZN (NOR4_X4)
   0.07    4.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/Z (MUX2_X1)
   0.05    4.24 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/ZN (OAI22_X4)
   0.02    4.26 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/ZN (OAI21_X4)
   0.05    4.31 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/ZN (AOI21_X4)
   0.02    4.33 v gen_tiles[0].i_tile.i_tile/_23545_/ZN (NAND2_X4)
   0.04    4.37 ^ gen_tiles[0].i_tile.i_tile/_40599_/ZN (NOR3_X4)
   0.03    4.40 ^ place98482/Z (BUF_X8)
   0.03    4.43 ^ rebuffer26/Z (BUF_X16)
   0.02    4.45 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/ZN (NAND2_X4)
   0.03    4.48 v place98115/Z (BUF_X4)
   0.08    4.56 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/ZN (OAI33_X1)
   0.03    4.59 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/ZN (OAI21_X1)
   0.03    4.62 v rebuffer13/Z (BUF_X2)
   0.02    4.64 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/ZN (OAI21_X4)
   0.02    4.66 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/ZN (OAI21_X4)
   0.03    4.69 v rebuffer58/Z (BUF_X4)
   0.05    4.74 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/ZN (OR3_X4)
   0.07    4.82 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/ZN (OAI33_X1)
   0.04    4.85 ^ place96492/Z (BUF_X2)
   0.01    4.87 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/ZN (NOR4_X4)
   0.07    4.94 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
   0.03    4.96 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X2)
   0.12    5.08 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
   0.05    5.13 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
   0.03    5.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X2)
   0.02    5.18 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X4)
   0.06    5.24 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X4)
   0.06    5.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X4)
   0.04    5.33 ^ place95842/Z (BUF_X8)
   0.04    5.37 ^ place95845/Z (BUF_X16)
   0.02    5.39 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/ZN (NAND3_X4)
   0.04    5.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/ZN (AOI22_X4)
   0.00    5.43 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/D (DFFR_X1)
           5.43   data arrival time

   3.00    3.00   clock clk_i (rise edge)
   0.00    3.00   clock source latency
   0.00    3.00 ^ clk_i (in)
   0.05    3.05 ^ wire1/Z (BUF_X16)
   0.07    3.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
   0.06    3.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
   0.07    3.25 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    3.31 ^ clkbuf_2_2_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    3.37 ^ clkbuf_3_4_0_clk_i_regs/Z (CLKBUF_X3)
   0.08    3.45 ^ clkbuf_4_9_0_clk_i_regs/Z (CLKBUF_X3)
   0.05    3.50 ^ clkbuf_7_77_0_clk_i_regs/Z (CLKBUF_X3)
   0.05    3.55 ^ clkbuf_8_155__f_clk_i_regs/Z (CLKBUF_X3)
   0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/CK (DFFR_X1)
  -0.06    3.49   clock uncertainty
   0.00    3.49   clock reconvergence pessimism
  -0.03    3.46   library setup time
           3.46   data required time
---------------------------------------------------------
           3.46   data required time
          -5.43   data arrival time
---------------------------------------------------------
          -1.97   slack (VIOLATED)



==========================================================================
global route report_checks -path_delay min reg to reg
--------------------------------------------------------------------------
Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[44]$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[812]$_DLATCH_P_
          (positive level-sensitive latch clocked by clk_i')
Path Group: clk_i
Path Type: min

  Delay    Time   Description
---------------------------------------------------------
   0.00    0.00   clock clk_i (rise edge)
   0.00    0.00   clock source latency
   0.00    0.00 ^ clk_i (in)
   0.05    0.05 ^ wire1/Z (BUF_X16)
   0.07    0.12 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
   0.06    0.18 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
   0.07    0.25 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    0.31 ^ clkbuf_2_0_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    0.37 ^ clkbuf_3_0_0_clk_i_regs/Z (CLKBUF_X3)
   0.08    0.46 ^ clkbuf_4_1_0_clk_i_regs/Z (CLKBUF_X3)
   0.05    0.51 ^ clkbuf_7_10_0_clk_i_regs/Z (CLKBUF_X3)
   0.04    0.55 ^ clkbuf_8_21__f_clk_i_regs/Z (CLKBUF_X3)
   0.00    0.55 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[44]$_DFFE_PN0P_/CK (DFFR_X2)
   0.11    0.65 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[44]$_DFFE_PN0P_/Q (DFFR_X2)
   0.03    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13078_/ZN (AND2_X4)
   0.00    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[812]$_DLATCH_P_/D (DLH_X1)
           0.69   data arrival time

   0.00    0.00   clock clk_i' (fall edge)
   0.00    0.00   clock source latency
   0.00    0.00 ^ clk_i (in)
   0.05    0.05 ^ wire1/Z (BUF_X16)
   0.07    0.12 ^ clkbuf_0_clk_i/Z (CLKBUF_X3)
   0.03    0.14 ^ delaybuf_0_clk_i/Z (CLKBUF_X3)
   0.03    0.17 ^ delaybuf_1_clk_i/Z (CLKBUF_X3)
   0.04    0.21 ^ delaybuf_2_clk_i/Z (CLKBUF_X3)
   0.07    0.28 ^ clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
   0.05    0.34 ^ clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
   0.04    0.38 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/ZN (NOR2_X1)
   0.08    0.46 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.09    0.55 v clkbuf_2_0__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.06    0.61 v clkbuf_leaf_42_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.00    0.61 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[812]$_DLATCH_P_/G (DLH_X1)
   0.06    0.67   clock uncertainty
   0.00    0.67   clock reconvergence pessimism
   0.02    0.68   library hold time
           0.68   data required time
---------------------------------------------------------
           0.68   data required time
          -0.69   data arrival time
---------------------------------------------------------
           0.01   slack (MET)



==========================================================================
global route critical path target clock latency max path
--------------------------------------------------------------------------
0.5499

==========================================================================
global route critical path target clock latency min path
--------------------------------------------------------------------------
0.5959

==========================================================================
global route critical path source clock latency min path
--------------------------------------------------------------------------
0.0000

==========================================================================
global route critical path delay
--------------------------------------------------------------------------
2.5996

==========================================================================
global route critical path slack
--------------------------------------------------------------------------
-2.2096

==========================================================================
global route slack div critical path delay
--------------------------------------------------------------------------
-84.997692

==========================================================================
global route report_power
--------------------------------------------------------------------------
Group                  Internal  Switching    Leakage      Total
                          Power      Power      Power      Power (Watts)
----------------------------------------------------------------
Sequential             3.62e-02   4.17e-03   1.24e-03   4.16e-02  31.2%
Combinational          2.78e-02   3.32e-02   4.79e-03   6.58e-02  49.3%
Clock                  1.25e-02   1.34e-02   2.20e-04   2.61e-02  19.5%
Macro                  0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
Pad                    0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
----------------------------------------------------------------
Total                  7.65e-02   5.08e-02   6.25e-03   1.34e-01 100.0%
                          57.3%      38.0%       4.7%
