* Makefile/makefile文件里记录了整个工程的编译规则，使用`make`命令进行自动化编译

* 语法
    
    ```makefile
    最终目标 : 依赖
        shell命令
    ...
    ```
    
* 工作原理
    * 检查依赖是否存在
        * 存在 : 执行命令
        * 不存在 : 检查下面其它规则目标中是否有依赖
    * 检查更新
        * 依赖时间比目标晚
            * 更新目标
        * 依赖时间比目标早
            * 不执行命令

* 变量
    
    ```makefile
    # 1. 自定义变量
    var = hello,world
    value = $(var)  # 取值
    # 2. 默认自带变量
    CC  # 大写
    # 3. 自动变量（shell命令中使用）
    $@  # 目标
    $<  # 第一个依赖
    $^  # 所有依赖
    ```
    
* 模式匹配
    `%.0 : %.c  # 匹配同一个字符串`
    
* 函数
    * `$(wildcard *.c ./sub/*c)  # 获取指定目录下指定类型的文件列表`
    * `$(patsubst %.c, %.o, x.c.c a.c)  # 字符串替换函数`


* makefile 文件示例 

    ```makefile
    src=$(wildcard ./*.c)
    objs=$(patsubst %.c, %.o, $(src))
    target=app
    
    $(target):$(objs)
        gcc $(objs) -o $(target)
        
    %.o:%.c
        gcc -c $< -o $@
        
    # 伪目标
    .PHONY:clean
    clean:
        rm -f $(objes) $(target)
    ```   