{Reference Type}: Patent
{Title}: 一种碳化硅功率模块及其集成电路、芯片和芯片封装方法
{Author}: 柯攀;於挺;任广辉
{Author Address}: 510530 广东省广州市黄埔区开源大道11号B9栋301室自编306房
{Subsidiary Author}: 中科意创(广州)科技有限公司
{Date}: 2025-03-14
{Notes}: CN118507474B
{Abstract}: 本申请涉及半导体功率模块技术领域,公开了一种碳化硅功率模块及其集成电路、芯片和芯片封装方法,其碳化硅功率模块包括分别位于上半桥和下半桥的开关位置处的碳化硅功率器件和分别驱动碳化硅功率器件的驱动电路,驱动电路的输出端和碳化硅功率器件的输入端之间串联有栅极电阻,栅极电阻的两端并联有闸级电阻,闸级电阻的阻值小于栅极电阻的阻值；闸级电阻并联有用于释放下半桥聚积电势的三级管,三级管的基极与驱动电路的输出端电性连接,三级管的发射极与碳化硅功率器件的输入端电性连接,三级管的集电极接地。本申请具有利用有源米勒钳位控制提升碳化硅功率器件的可靠性,减少碳化硅功率器件损坏,降低生产成本的效果。
{Subject}: 1.一种碳化硅功率芯片的封装方法,其特征在于,包括以下步骤,贴片：在基板上固定碳化硅功率模块,以所述碳化硅功率模块的正面进行正装贴片,得到上芯片,以所述碳化硅功率模块的背面进行倒装贴片,得到下芯片,将所述上芯片和所述下芯片串联；植球：在所述碳化硅功率模块上点焊金属小球,将连接所述碳化硅功率模块和所述基板的金线焊接到所述金属小球上；塑封：将所述碳化硅功率模块和所述金线覆盖一层环氧树脂或塑料；一次打磨：按预设的尺寸大小和预设的平整度对所述碳化硅功率模块进行打磨；一次打孔灌铜：对所述碳化硅功率模块上的绝缘介电材料进行打孔和灌铜,所述碳化硅功率模块经所述绝缘介电材料上的灌铜的孔电连接所述基板；一次电镀：对所述碳化硅功率模块进行电镀；一次刻蚀：对所述碳化硅功率模块进行刻蚀；成品塑封。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构、集成电路以及半导体结构的制备方法
{Author}: 陈智斌;沈剑飞;罗睿宏;段焕涛
{Author Address}: 518129 广东省深圳市龙岗区坂田华为总部办公楼
{Subsidiary Author}: 华为技术有限公司
{Date}: 2025-03-14
{Notes}: CN119630019A
{Abstract}: 本申请的实施例提供了一种半导体结构、集成电路以及半导体结构的制备方法,涉及半导体技术领域,该半导体结构的质量较好,较为稳定。该半导体结构包括：层叠设置的衬底、成核层以及外延层；衬底包括第一区域和第二区域；第一区域上的成核层与第二区域上的成核层的晶向不同；第一区域上的外延层的极化方向与第二区域上的外延层的极化方向不同。
{Subject}: 1.一种半导体结构,其特征在于,包括：层叠设置的衬底、成核层以及外延层；所述衬底包括第一区域和第二区域；所述第一区域上的所述成核层与所述第二区域上的所述成核层的晶向不同；所述第一区域上的所述外延层的极化方向与所述第二区域上的所述外延层的极化方向不同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于高温环境的碳化硅集成电路可靠性测试方法及系统
{Author}: 段涛;周德金;万克山;徐宏
{Author Address}: 214000 江苏省无锡市滨湖区十八湾路288号湖景科技园19号楼
{Subsidiary Author}: 无锡芯力为半导体设备有限公司;清华大学无锡应用技术研究院;清华大学
{Date}: 2025-03-11
{Notes}: CN119596113A
{Abstract}: 本发明公开了基于高温环境的碳化硅集成电路可靠性测试方法及系统,具体包括如下步骤：步骤一：构建多应力条件综合测试平台；步骤二：制定包含多应力条件的测试标准；步骤三：优化样品处理与测试夹具设计,针对碳化硅集成电路的特点,设计合适的测试夹具,确保样品在测试过程中不会受到损坏或性能下降；通过实施构建多应力条件综合测试平台、制定包含多应力条件的测试标准、优化样品处理与测试夹具设计、提升测试设备精度与校准频率以及建立持续监测与反馈机制一系列具体且融入公式的步骤,综合提升碳化硅集成电路在高温环境下的可靠性测试水平,确保测试结果的准确性和可靠性,为碳化硅集成电路的可靠性评估提供统一标准和有力支持。
{Subject}: 1.基于高温环境的碳化硅集成电路可靠性测试方法,其特征在于：具体包括如下步骤：步骤一：构建多应力条件综合测试平台；步骤二：制定包含多应力条件的测试标准；步骤三：优化样品处理与测试夹具设计,针对碳化硅集成电路的特点,设计合适的测试夹具,确保样品在测试过程中不会受到损坏或性能下降；步骤四：提升测试设备精度与校准频率,引入高精度传感器和测量仪器,提高测试数据的准确性和可靠性；传感器精度需满足测试标准的要求；步骤五：建立持续监测与反馈机制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种金刚石与氮化镓异质集成的互补场效应晶体管器件
{Author}: 刘志宏;沈季乾;郑雪峰;丛晓波;马铭阳;周瑾;杜航海;邢伟川;张进成;郝跃
{Author Address}: 510555 广东省广州市黄埔区中新广州知识城知明路83号
{Subsidiary Author}: 西安电子科技大学广州研究院;西安电子科技大学
{Date}: 2025-03-04
{Notes}: CN119562592A
{Abstract}: 本申请涉及半导体器件技术领域,特别地,涉及一种金刚石与氮化镓异质集成的互补场效应晶体管器件。所述器件包括n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)、电极连接单元(003)和金刚石衬底(1),n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)均设于所述金刚石衬底(1)上,所述第一电极连接金属(15a)分别与所述n型GaN晶体管栅电极(8)和所述p型金刚石晶体管栅电极(13)连接,所述第二电极连接金属(15b)分别与所述n型GaN晶体管漏电极(9)和所述p型金刚石晶体管源电极(12)连接。本申请可以具有较宽的禁带宽度,带间隧穿几率低的特点,所形成的互补场效应晶体管器件具有开关速度快、功耗低的特点。
{Subject}: 1.一种金刚石与氮化镓异质集成的互补场效应晶体管器件,其特征在于,包括：n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)、电极连接单元(003)和金刚石衬底(1),n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)均设于所述金刚石衬底(1)上,所述n型GaN基晶体管单元(001)包括n型GaN晶体管栅电极(8)和n型GaN晶体管漏电极(9)；所述p型金刚石基晶体管单元(002)包括p型金刚石晶体管源电极(12)和p型金刚石晶体管栅电极(13)；所述电极连接单元(003)包括空间位置相互错开的第一电极连接金属(15a)和第二电极连接金属(15b),所述第一电极连接金属(15a)用于与输入信号的接口连接,所述第二电极连接金属(15b)用于与输出信号的接口连接；所述第一电极连接金属(15a)分别与所述n型GaN晶体管栅电极(8)和所述p型金刚石晶体管栅电极(13)连接,所述第二电极连接金属(15b)分别与所述n型GaN晶体管漏电极(9)和所述p型金刚石晶体管源电极(12)连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 场效应晶体管、电子设备以及场效应晶体管的制备方法
{Author}: 杨文韬;戴楼成;胡飞;黄伯宁
{Author Address}: 518129 广东省深圳市龙岗区坂田华为总部办公楼
{Subsidiary Author}: 华为技术有限公司
{Date}: 2025-02-28
{Notes}: CN119545878A
{Abstract}: 本申请实施例提供了一种场效应晶体管、电子设备以及场效应晶体管的制备方法,涉及半导体技术领域。其中,场效应晶体管包括第二衬底、氧化层和栅极,其中,第二衬底的材料包括碳化硅；第二衬底包括源极区和沟道区,源极区的掺杂浓度大于沟道区的掺杂浓度。氧化层与第二衬底键合设置；氧化层覆盖沟道区的至少部分；氧化层由硅材料氧化而成。栅极设置在氧化层的远离第二衬底的一侧。本申请实施例提供的场效应晶体管中的栅氧化层的氧化程度较高,且碳化硅衬底与栅氧化层之间的界面态密度较小,从而有效提高碳化硅场效应晶体管的沟道迁移率,优化场效应晶体管的电学性能和可靠性。
{Subject}: 1.一种场效应晶体管,其特征在于,包括：第二衬底；所述第二衬底的材料包括碳化硅；所述第二衬底包括源极区和沟道区,所述源极区的掺杂浓度大于所述沟道区的掺杂浓度；氧化层；所述氧化层与所述第二衬底键合设置；所述氧化层覆盖所述沟道区的至少部分；所述氧化层由硅材料氧化而成；栅极,设置在所述氧化层的远离所述第二衬底的一侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于碳化硅MOSFET晶圆级老化的多层电路晶圆及其制造方法
{Author}: 刘强;倪炜江;郝志杰
{Author Address}: 241000 安徽省芜湖市弋江区芜湖高新技术产业开发区芜湖科技产业园B3栋
{Subsidiary Author}: 安徽芯塔电子科技有限公司
{Date}: 2025-02-25
{Notes}: CN119517911A
{Abstract}: 本发明涉及芯片测试与老化试验技术领域,具体涉及一种用于碳化硅MOSFET晶圆级老化的多层电路晶圆及其制造方法,该晶圆包含阵列化的检测芯片,每个检测芯片包含与碳化硅MOSFET正面相对的源极接触凸点电极和栅极接触凸点电极,每个检测芯片内部含有电流检测电路和模拟开关。当漏极漏电流或栅极漏电流超过一定阈值时,立刻驱使模拟开关关断,使主电路断开,使被老化的芯片避免因漏电流过大而发热烧毁,也进而避免芯片烧毁造成对周围芯片的不良影响。在安装使用时,仅需对多层电路晶圆的背面施加较小的压力,即可确保每个凸点电极与碳化硅MOSFET芯片的良好接触。本晶圆响应快、延时短,提高了对芯片和电路的保护能力。
{Subject}: 1.一种用于碳化硅MOSFET晶圆级老化的多层电路晶圆,其特征在于,包括：含有多层电路的晶圆,在所述晶圆的第一同心圆区域内部设置有阵列化的检测芯片,在第一同心圆以外的圆环区域中设置有外电路接口区域,每个所述检测芯片内部设置有若干源极接触凸点和若干栅极接触凸点,分别用于连接被老化的碳化硅MOSFET芯片的源电极和栅电极；每个所述检测芯片内部均设置有电流检测电路和模拟开关,所述外电路接口区域设置有所有检测芯片的公用电源端、公用地端、公用复位端、公用源端、公用栅端,以及每颗检测芯片的漏极电流检测输出端和栅极电流检测输出端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示器电源系统及显示器
{Author}: 付成雨;王晖;张薇;黄茂;朱娜;王赢;金灿;曾大龙;梅丽霞;杨全;周晓明;沈艳平
{Author Address}: 430056 湖北省武汉市武汉经济技术开发区沌口小区
{Subsidiary Author}: 武汉恒发科技有限公司
{Date}: 2025-01-21
{Notes}: CN222381500U
{Abstract}: 本申请涉及一种显示器电源系统及显示器,涉及电源控制技术领域。显示器电源系统,其包括：上壳体、下壳体和电路基板组件。下壳体与上壳体可拆卸地相连以形成内部空腔。电路基板组件设置于内部空腔中,电路基板组件包括输入电路、滤波整流电路、控制及氮化镓开关集成电路、变压器及输出整流电路,输入电路、滤波整流电路和变压器输入端依次连接,控制及氮化镓开关集成电路与变压器输入端相连,输出整流电路设于变压器输出端与显示器电源的电压输出端之间。本申请将氮化镓器件运用于显示器电源系统中,利用氮化镓器件导通电阻小的特性,使得显示器电源系统具备较高的能效和更小的体积。
{Subject}: 1.一种显示器电源系统,其特征在于,包括：上壳体；下壳体,所述下壳体与所述上壳体可拆卸地相连以形成内部空腔；电路基板组件,其设置于所述内部空腔中,所述电路基板组件包括输入电路(1)、滤波整流电路、控制及氮化镓开关集成电路(3)、变压器(2)及输出整流电路(8),所述输入电路(1)、滤波整流电路和所述变压器(2)输入端依次连接,所述控制及氮化镓开关集成电路(3)与所述变压器(2)输入端相连,所述输出整流电路(8)设于所述变压器(2)输出端与所述显示器电源的电压输出端(6)之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 场效应管制备方法、场效应管及集成电路
{Author}: 杨彪;张天畅;张爱忠
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区科技南十二路012号曙光大厦866
{Subsidiary Author}: 深圳市至信微电子有限公司
{Date}: 2024-12-13
{Notes}: CN119132960A
{Abstract}: 本申请公开了一种场效应管制备方法、场效应管以及集成电路,其中方法包括提供碳化硅基板；碳化硅基板包括碳化硅衬底以及设置于碳化硅衬底上的第一碳化硅外延层；在第一碳化硅外延层中形成源极屏蔽层并在第一碳化硅外延层上形成第二碳化硅外延层；在第二碳化硅外延层中形成栅极屏蔽层并在第二碳化硅外延层上第三碳化硅外延层；在碳化硅外延层上形成栅极和源极,得到目标场效应管。本申请可广泛应用于半导体技术领域。
{Subject}: 1.一种场效应管制备方法,其特征在于,包括：提供碳化硅基板；所述碳化硅基板包括碳化硅衬底以及设置于所述碳化硅衬底上的第一碳化硅外延层；在所述第一碳化硅外延层中形成源极屏蔽层并在所述第一碳化硅外延层上形成第二碳化硅外延层；在所述第二碳化硅外延层中形成栅极屏蔽层并在所述第二碳化硅外延层上第三碳化硅外延层；在所述第三碳化硅外延层中形成P阱层并在所述P阱层中形成N型重掺杂层；在所述第三碳化硅外延层中形成第一沟槽；所述第一沟槽贯穿所述P阱层、所述N型重掺杂层以及所述第三碳化硅外延层,使所述栅极屏蔽层外露；在所述P阱层中形成第一P+注入层以及第二沟槽；所述第二沟槽贯穿所述P阱层、所述第三碳化硅外延层以及所述第二碳化硅外延层,使所述源极屏蔽层外露；在所述第二沟槽的内壁形成第二P型掺杂层并在所述第二沟槽中形成源极,使所述源极与所述第二P型掺杂层形成欧姆接触且所述第二P型掺杂层与所述源极屏蔽层抵接；在所述第一沟槽中形成栅极并在所述第一沟槽的内壁形成氧化层；所述氧化层与所述栅极屏蔽层抵接；在所述栅极上形成绝缘层,并在所述源极以及所述绝缘层上形成金属层,得到目标场效应管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种防静电黑色氧化铝陶瓷基板及其制备工艺
{Author}: 孙国立;欧阳雪琼;黎达;刘庆;刘文财;王双喜
{Author Address}: 528000 广东省佛山市禅城区张槎街道华宝南路1号7座4楼
{Subsidiary Author}: 佛山市百瑞新材料技术有限公司
{Date}: 2024-12-10
{Notes}: CN119100819A
{Abstract}: 本发明涉及一种防静电黑色氧化铝陶瓷基板及其制备工艺。所述陶瓷基板组成包括陶瓷粉体、有机溶剂、分散剂、粘结剂和增塑剂。通过流延、温压、烧结工艺制备得到黑色氧化铝陶瓷基板。陶瓷粉体包括以下重量份材料：40-55份氧化铝,2.5-5份纳米半导体晶须,5-20份特制防静电黑色色料,20-30份有机溶剂,1-3份分散剂,5-8份粘接剂,3-7份增塑剂。特制防静电黑色色料能够形成连续导电相,减少静电积累。其中加入的纳米半导体晶须具备一定的导电性能,晶须通过温压工艺在基板内部形成导电、导热网络通道,能够及时地将产生的静电电荷排出,同时也进一步增强了基板的散热性能。本发明具有良好的遮光吸光性能,适用于光敏性集成电路、半导体元器件和数码管封装外壳等。有效解决了电子器件在制造和使用过程中产生静电积累,造成电子元器件损害的问题。
{Subject}: 1.一种防静电黑色氧化铝陶瓷基板及其制备工艺,其特征在于,包括以下重量份配比：40-55份氧化铝,2.5-5份纳米半导体晶须,5-20份特制防静电黑色色料,20-30份有机溶剂,1-3份分散剂,5-8份粘接剂和3-7份增塑剂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 可用于生产集成电路基底的多晶碳化硅的生产工艺及由此获得的碳化硅
{Author}: A·波捷;M·费拉托;P·勒夫弗尔
{Author Address}: 法国热讷维耶
{Subsidiary Author}: 美尔森法国热讷维耶股份公司
{Date}: 2024-12-10
{Notes}: CN119110980A
{Abstract}: 本发明涉及一种多晶SiC板的制造方法,该多晶SiC板通过化学气相沉积法在石墨表面掺杂,其中将混合气体引入加热腔室,以形成气相,该气相包括：-至少一种硅和/或碳的气态前驱体；-至少一种包含至少一个氮原子的掺杂气体；以及-载气,该混合气体在石墨表面分解形成多晶SiC层,该方法的特征在于,反应器中的温度在1450K和1650K之间,气态前驱体的总分压小于350毫巴。该板的特征在于,(i)其织构系数C-(422)小于30％,和(ii.a)其织构系数C-(220)大于60％,或(ii.b)织构系数之和C-(111)+C-(222)+C-(511)大于70％。
{Subject}: 1.一种具有择优晶体取向的掺杂的多晶SiC板,所述板的特征在于：(i)其织构系数C-(422)小于30％,以及(ii.a)其织构系数C-(220)大于60％,优选大于80％,或者(ii.b)织构系数之和C-(111)+C-(222)+C-(511)大于70％,优选大于80％。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于宽禁带半导体器件动态参数测试的双脉冲发生电路
{Author}: 曾文仕;周厚平;熊万泽
{Author Address}: 430074 湖北省武汉市东湖新技术开发区凤凰产业园藏龙北路1号
{Subsidiary Author}: 中国船舶集团有限公司第七〇九研究所
{Date}: 2024-12-06
{Notes}: CN119093909A
{Abstract}: 本申请公开了一种用于宽禁带半导体器件动态参数测试的双脉冲发生电路,属于宽禁带半导体器件测试领域。本申请包括：脉冲触发子电路,用于由输入的上升/下降沿信号触发生成单脉冲信号,并将单脉冲信号发送至第一缓冲子电路和延时子电路；第一缓冲子电路,用于提高单脉冲信号的驱动力后发送至陡化子电路；延时子电路,用于将单脉冲信号延时后发送至第二缓冲子电路；第二缓冲子电路,用于提高单脉冲信号的驱动力后发送至陡化子电路；陡化子电路,用于在两个单脉冲信号的脉冲前沿产生正向尖脉冲,脉冲后沿产生负向尖脉冲；再将两个单脉冲信号组成的双脉冲信号输出。本申请双脉冲发生电路结构简单成本低,且能稳定产生精度更高的双脉冲信号。
{Subject}: 1.一种用于宽禁带半导体器件动态参数测试的双脉冲发生电路,其特征在于,所述双脉冲发生电路包括：脉冲触发子电路,用于由输入的上升沿信号或下降沿信号触发生成单脉冲信号,并将所述单脉冲信号分别发送至第一缓冲子电路和延时子电路；第一缓冲子电路,用于提高单脉冲信号的驱动力后得到第一单脉冲信号,并将所述第一单脉冲信号发送至陡化子电路；延时子电路,用于将单脉冲信号延时后发送至第二缓冲子电路；第二缓冲子电路,用于提高单脉冲信号的驱动力后得到第二单脉冲信号,并将所述第二单脉冲信号发送至陡化子电路；陡化子电路,用于在第一单脉冲信号和第二单脉冲信号的脉冲前沿产生正向尖脉冲,脉冲后沿产生负向尖脉冲；再将第一单脉冲信号和第二单脉冲信号组成的双脉冲信号输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高压碳化硅芯片的封装结构及其制备方法
{Author}: 姚鹏;李现兵;杨同同;岳瑞峰;王燕
{Author Address}: 100084 北京市海淀区清华园
{Subsidiary Author}: 清华大学
{Date}: 2024-12-03
{Notes}: CN114883283B
{Abstract}: 本发明公开了高压碳化硅芯片的封装结构及其制备方法,该封装结构包括：陶瓷管壳、陶瓷盖板、芯片模块和绝缘填充物,陶瓷盖板盖设在陶瓷管壳的上端,芯片模块包括底座、基板、碳化硅芯片、键合线、第一电极端子和第二电极端子,底座盖设在陶瓷管壳的下端,基板上设有第一金属层和第二金属层,碳化硅芯片设在第一金属层上,碳化硅芯片的正面电极与第二金属层通过键合线相连,第一电极端子的一端与第一金属层相连,第二电极端子的一端与第二金属层相连,绝缘填充物包覆芯片模块,绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一,有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一,无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。
{Subject}: 1.一种高压碳化硅芯片的封装结构,其特征在于,包括：陶瓷管壳,所述陶瓷管壳上下敞口；陶瓷盖板,所述陶瓷盖板盖设在所述陶瓷管壳的上端敞口,并且所述陶瓷盖板上设有开口；芯片模块,所述芯片模块包括：底座,所述底座盖设在所述陶瓷管壳的下端以封闭所述陶瓷管壳的下端敞口,并且所述陶瓷盖板、所述陶瓷管壳和所述底座共同限定出腔体；基板,所述基板设在所述底座上且位于所述腔体内,并且所述基板上远离所述底座的一侧表面设有第一金属层和第二金属层,所述第一金属层和所述第二金属层间隔布置；碳化硅芯片和键合线,所述碳化硅芯片设在所述第一金属层上,并且所述碳化硅芯片的正面电极与所述第二金属层通过所述键合线相连；第一电极端子和第二电极端子,所述第一电极端子的一端与所述第一金属层相连,所述第二电极端子的一端与所述第二金属层相连,所述第一电极端子的另一端和所述第二电极端子的另一端经所述开口伸出所述陶瓷盖板；绝缘填充物,所述绝缘填充物填充在所述腔体内且包覆所述芯片模块,其中,所述绝缘填充物包括有机绝缘材料和无机绝缘材料,其中,所述有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一,所述无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一,所述绝缘填充物包括绝缘薄膜和绝缘体,所述绝缘薄膜包覆所述碳化硅芯片、所述键合线、所述第一电极端子和所述第二电极端子,所述绝缘体包覆在所述绝缘薄膜上,所述绝缘填充物为有机绝缘薄膜和无机绝缘体搭配或所述绝缘填充物为无机绝缘薄膜和有机绝缘体搭配；所述高压碳化硅芯片的电压等级不低于10kV。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可控图案化发光的皮肤肿瘤光热治疗仪及其制备方法
{Author}: 李梓维;宋皓;黄建华;潘安练
{Author Address}: 410082 湖南省长沙市岳麓区麓山南路2号湖南大学
{Subsidiary Author}: 湖南大学
{Date}: 2024-10-22
{Notes}: CN118807109A
{Abstract}: 本发明公开了一种可控图案化发光的皮肤肿瘤光热治疗仪及其制备方法,该光热治疗仪包括集成电路驱动芯片和图案化发光像素单元,图案化发光像素单元包括凸起设置的集成Mini-或Micro-LED芯片以及复合材料层,集成电路驱动芯片与图案化发光像素单元连接,复合材料层覆盖于凸起设置的集成Mini-或Micro-LED芯片上,复合材料层用于将图案化发光像素单元发出的蓝紫光图案转换为能够深入组织直达病灶的近红外光线图案。本发明利用图案化发光像素单元能够精准发射图案化的近红外光,实现了对皮肤肿瘤特定区域进行可控高精准图案化光热治疗,提高了治疗效果,降低了治疗过程中对人体正常细胞和组织的损害。
{Subject}: 1.一种可控图案化发光的皮肤肿瘤光热治疗仪,其特征在于,包括集成电路驱动芯片和图案化发光像素单元,所述图案化发光像素单元包括凸起设置在集成电路驱动芯片上的集成Mini-LED或Micro-LED芯片以及复合材料层,所述复合材料层覆盖于凸起设置的集成Mini-LED或Micro-LED芯片上用于实现光热转换,集成电路驱动芯片与集成的Mini-LED或Micro-LED芯片连接用于驱动图案化发光像素单元发出的蓝紫光,复合材料层用于将集成Mini-LED或Micro-LED芯片发出的蓝紫光图案转换成能够深入组织直达病灶的近红外光线图案,其中,所述复合材料层为具有光热转换效应的材料层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种叠层式全彩Micro-LED微显示装置及其制作方法
{Author}: 鲍旭源;冯浩贤
{Author Address}: 315201 浙江省宁波市镇海区庄市街道中官西路777号科创大厦17楼134室
{Subsidiary Author}: 溢彩芯光科技(宁波)有限公司
{Date}: 2024-10-15
{Notes}: CN118782599A
{Abstract}: 本申请公开了一种叠层式全彩Micro-LED微显示装置及其制作方法,属于显示器件技术领域。包括CMOS集成电路板,所述CMOS集成电路板上阵列排布有垂直设置的若干全彩发光单元,所述全彩发光单元包括若干单色发光单元；所述单色发光单元包括蓝光发光单元、绿光发光单元、红光发光单元；所述红光单元由其结构中的绿光氮化镓发光层通电激发发出红光,所述绿光发光单元、红光发光单元由CMOS集成电路板驱动发光。本申请采用电致发光发出的绿光,较电致发光产生的蓝光二次激发绿光量子点发光所消耗的能量低,可有效降低器件的功耗,并规避了量子点自身的性能缺陷问题,避免反光挡墙刻蚀过程中刻蚀气体对绿光量子点转光层材料的破坏。
{Subject}: 1.一种叠层式全彩Micro-LED微显示装置,其特征在于,包括CMOS集成电路板,所述CMOS集成电路板上阵列排布有垂直设置的若干全彩发光单元,所述全彩发光单元包括若干单色发光单元；所述单色发光单元包括蓝光发光单元、绿光发光单元、红光发光单元；所述红光发光单元为自上而下层叠的红光量子点转换层、绿光氮化镓发光层时,所述蓝光发光单元为自上而下层叠蓝光氮化镓发光层、绿光氮化镓发光层,所述绿光发光单元为绿光氮化镓发光层；所述红光发光单元为自上而下层叠的红光量子点转换层、绿光氮化镓发光层、蓝光氮化镓发光层时,所述蓝光发光单元为蓝光氮化镓发光层,所述绿光发光单元为自上而下层叠绿光氮化镓发光层、蓝光氮化镓发光层；所述红光单元由其结构中的绿光氮化镓发光层通电激发发出红光,所述绿光发光单元、红光发光单元由CMOS集成电路板驱动发光。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种宽禁带半导体器件的驱动控制电路、芯片及储能设备
{Author}: 杨立军;雷彪
{Author Address}: 211106 江苏省南京市江宁区东吉大道1号A座8001(江宁开发区)
{Subsidiary Author}: 南京英飞源技术有限公司
{Date}: 2024-10-01
{Notes}: CN221806949U
{Abstract}: 本实用新型提供了一种宽禁带半导体器件的驱动控制电路、芯片及储能设备,其中,驱动控制电路包括：栅极驱动电路、控制电路及栅极负压关断电路,控制电路包括开关管及第一驱动电阻,栅极负压关断电路包括并联连接的第一稳压管及第一电容,栅极驱动电路用于连接宽禁带半导体器件,开关管分别连接于第一驱动电阻的一端、栅极驱动电路以及宽禁带半导体器件的栅极,栅极负压关断电路分别与第一驱动电阻的另一端、宽禁带半导体器件的源极连接。通过本实用新型的实施,为米勒效应所产生的感应电流提供沿着控制电路、负压关断电路并回到宽禁带半导体器件的源极上的回路,从而减小尖峰电压,有效提高产品稳定性及延长产品使用寿命。
{Subject}: 1.一种宽禁带半导体器件的驱动控制电路,其特征在于,包括：栅极驱动电路、控制电路及栅极负压关断电路,所述控制电路包括开关管及第一驱动电阻,所述栅极负压关断电路包括并联连接的第一稳压管及第一电容,所述栅极驱动电路用于电性连接于所述宽禁带半导体器件,所述开关管分别电性连接于所述第一驱动电阻的一端、所述栅极驱动电路以及所述宽禁带半导体器件的栅极,所述栅极负压关断电路分别与所述第一驱动电阻的另一端、所述宽禁带半导体器件的源极电性连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种P沟道器件及其集成电路
{Author}: 化梦媛;汤金金
{Author Address}: 518055 广东省深圳市南山区桃源街道学苑大道1088号
{Subsidiary Author}: 南方科技大学
{Date}: 2024-08-30
{Notes}: CN118571916A
{Abstract}: 本发明公开了一种P沟道器件及其集成电路,所述P沟道器件由下至上依次设置有第一N型材料层,第二源极设置在第一N型材料层上；P型沟道层,P型沟道层设置在第一N型材料层上；P型沟道层上设有凹槽和第一源极,栅介质层位于凹槽的上方,第一栅极设置在栅介质层上；第二N型材料层,第二N型材料层位于P型沟道层上,第一漏极设置在第二N型材料层上。通过设置第一N型材料层、P型沟道层和第二N型材料层并构成P沟道器件,便于P沟道器件获得并维持P型工作逻辑,有效提高P沟道器件的电流密度,简化P沟道器件结构的同时也降低了P沟道器件的制备难度。
{Subject}: 1.一种P沟道器件,其特征在于,包括:栅介质层、第一源极、第二源极、第一漏极和第一栅极；所述P沟道器件由下至上依次设置有：第一N型材料层,所述第二源极设置在所述第一N型材料层上；P型沟道层,所述P型沟道层设置在所述第一N型材料层上；所述P型沟道层上设有凹槽和所述第一源极,所述栅介质层位于所述凹槽的上方,所述第一栅极设置在所述栅介质层上；第二N型材料层,所述第二N型材料层位于所述P型沟道层上,所述第一漏极设置在所述第二N型材料层上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其制备方法、集成电路、电子设备
{Author}: 庄琼阳;顾才鑫;胡浩林;万玉喜;曾威
{Author Address}: 518116 广东省深圳市龙岗区平湖街道中科亿方智汇产业园12栋
{Subsidiary Author}: 深圳平湖实验室
{Date}: 2024-08-23
{Notes}: CN118538760A
{Abstract}: 本公开提供了一种半导体器件及其制备方法、集成电路、电子设备,涉及半导体芯片技术领域,旨在解决半导体器件导电沟道处的2DEG的浓度不能灵活调整的问题。半导体器件包括：衬底、沟道层、势垒层和P型氮化镓层,沟道层位于衬底的一侧,势垒层位于沟道层远离衬底的一侧；P型氮化镓层位于势垒层远离衬底的一侧。其中,半导体器件还包括：调控层,调控层位于势垒层远离衬底的一侧,调控层的材料包括氮化硅。上述半导体器件应用于功率器件中。
{Subject}: 1.一种半导体器件,其特征在于,包括：衬底；沟道层,位于所述衬底的一侧；势垒层,位于所述沟道层远离所述衬底的一侧；P型氮化镓层,位于所述势垒层远离所述衬底的一侧；其中,所述半导体器件还包括：调控层,位于所述势垒层远离所述衬底的一侧,所述调控层的材料包括氮化硅。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 待机电路
{Author}: 弗洛林·乌德雷亚;洛伊佐斯·埃夫蒂米乌;马丁·阿诺德;约翰·威廉·芬德利;冯常伟;塔拉·维辛
{Author Address}: 英国剑桥郡
{Subsidiary Author}: 剑桥氮化镓器件有限公司
{Date}: 2024-08-23
{Notes}: CN118539705A
{Abstract}: 一种基于III族氮化物功率半导体的异质结器件,包括衬底、第一端子、第二端子、控制端子,其中控制端子被配置为在激活操作模式期间接收输入开关信号,在待机操作模式期间不接收输入开关信号,以及在衬底上形成的有源异质结晶体管。该装置还包括待机信号生成电路,其配置为在设定时间内未检测到控制端子的输入开关信号时生成待机信号；至少一个米勒钳位晶体管以及与至少一个米勒钳位晶体管相关联的驱动电路、稳压器电路,配置用于提供至少一个低功耗输出和一个高功耗输出,其中低功耗输出至少在待机操作模式期间被启用,而高功耗输出在待机操作模式期间被待机信号禁用,以及轨压端子,配置用于向稳压器电路提供输入。低功耗输出被提供给至少一个米勒钳位晶体管的驱动电路,从而在待机操作模式期间将至少一个米勒钳位晶体管保持在导通状态,低功耗输出被提供给待机信号生成电路,从而为待机信号生成电路供电。
{Subject}: 1.一种基于III族氮化物功率半导体的异质结器件,包括：衬底；第一端子；第二端子；控制端子,其配置为在激活操作模式中接收输入开关信号,在待机操作模式中不接收所述输入开关信号；在所述衬底上形成的有源异质结晶体管,该有源异质结晶体管包括：第一III族氮化物半导体区,包括第一异质结,该第一异质结由有源二维载流子气体构成；与所述第一III族氮化物半导体区可操作地连接并进一步与所述第一端子连接的源极；与所述第一端子横向间隔、并与所述第一III族氮化物半导体区可操作地连接的漏极,该漏极与所述第二端子可操作地连接；以及有源栅极区,该有源栅极区形成于所述第一III族氮化物半导体区之上且位于所述第一端子和所述第二端子之间；待机信号生成电路,被配置用于当在设定时间内未检测到所述控制端子的输入开关信号时生成待机信号；至少一个米勒钳位晶体管和与至少一个米勒钳位晶体管相关的驱动电路；稳压器电路,被配置为提供至少一个低功耗输出和一个高功耗输出,其中所述低功耗输出至少在所述待机操作模式期间被启用,而所述高功耗输出在所述待机操作模式期间被所述待机信号禁用；以及轨压端子,配置用于向所述稳压器电路提供输入；其中,所述低功耗输出被提供给所述至少一个米勒钳位晶体管的所述驱动电路,从而在所述待机操作模式期间将所述至少一个米勒钳位晶体管保持在导通状态；以及其中,所述低功耗输出被提供给所述待机信号生成电路,从而为所述待机信号生成电路供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种碳化硅功率模块及其集成电路、芯片和芯片封装方法
{Author}: 柯攀;於挺;任广辉
{Author Address}: 510530 广东省广州市黄埔区开源大道11号B9栋301室自编306房
{Subsidiary Author}: 中科意创(广州)科技有限公司
{Date}: 2024-08-16
{Notes}: CN118507474A
{Abstract}: 本申请涉及半导体功率模块技术领域,公开了一种碳化硅功率模块及其集成电路、芯片和芯片封装方法,其碳化硅功率模块包括分别位于上半桥和下半桥的开关位置处的碳化硅功率器件和分别驱动碳化硅功率器件的驱动电路,驱动电路的输出端和碳化硅功率器件的输入端之间串联有栅极电阻,栅极电阻的两端并联有闸级电阻,闸级电阻的阻值小于栅极电阻的阻值；闸级电阻并联有用于释放下半桥聚积电势的三级管,三级管的基极与驱动电路的输出端电性连接,三级管的发射极与碳化硅功率器件的输入端电性连接,三级管的集电极接地。本申请具有利用有源米勒钳位控制提升碳化硅功率器件的可靠性,减少碳化硅功率器件损坏,降低生产成本的效果。
{Subject}: 1.一种碳化硅功率模块,其特征在于,其拓扑结构为半桥型,包括分别位于上半桥和下半桥的开关位置处的碳化硅功率器件和分别驱动所述碳化硅功率器件的驱动电路,所述驱动电路的输出端和所述碳化硅功率器件的输入端之间串联有栅极电阻,所述栅极电阻的两端并联有闸级电阻,所述闸级电阻的阻值小于所述栅极电阻的阻值；所述闸级电阻并联有用于释放下半桥聚积电势的三级管,所述三级管的基极与所述驱动电路的输出端电性连接,所述三级管的发射极与所述碳化硅功率器件的输入端电性连接,所述三级管的集电极接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置
{Author}: 砥上卫;山口公辅;柴田祥吾;冲和史
{Author Address}: 日本东京
{Subsidiary Author}: 三菱电机株式会社
{Date}: 2024-08-09
{Notes}: CN118471936A
{Abstract}: 本发明涉及半导体装置,其目的在于提供通过对引线框的振动及位置偏移进行抑制,从而能够改善制造效率及制造品质的半导体装置。本发明的半导体装置具有多个集成电路、搭载多个集成电路的IC框架和封装材料。IC框架具有：第一凸起,其在IC框架的长度方向上延伸；第二凸起,其在IC框架处位于第一凸起的相反侧,在与第一凸起相反的方向上延伸；以及第三凸起,其在IC框架的宽度方向上延伸,内置于封装材料。
{Subject}: 1.一种半导体装置,其具有多个集成电路、搭载所述多个集成电路的IC框架和封装材料,所述IC框架具有：第一凸起,其在所述IC框架的长度方向上延伸；第二凸起,其在所述IC框架处位于所述第一凸起的相反侧,在与所述第一凸起相反的方向上延伸；以及第三凸起,其在所述IC框架的宽度方向上延伸,内置于封装材料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种射频收发前端集成电路
{Author}: 黄雨嫣;郑英奎;康玄武;赵日康;吴昊
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2024-07-12
{Notes}: CN118337234A
{Abstract}: 本发明涉及一种射频收发前端集成电路,属于通信技术领域,解决了现有的射频收发前端集成电路无法满足现代通信系统高频大功率的需求。该一种射频收发前端集成电路包括：位于发射链路上的功率放大模块；位于接收链路上的限幅器；以及单刀双掷开关；其中,所述发射链路和所述接收链路通过所述单刀双掷开关进行切换；其中,所述限幅器包括至少一级反向并联的多个氮化镓基肖特基二极管。本发明提出的射频收发前端集成电路具有耐受大功率和快速响应快速恢复的优势。
{Subject}: 1.一种射频收发前端集成电路,其特征在于,包括：位于发射链路上的功率放大模块；位于接收链路上的限幅器；以及单刀双掷开关；其中,所述发射链路和所述接收链路通过所述单刀双掷开关进行切换；其中,所述限幅器包括至少一级反向并联的多个氮化镓基肖特基二极管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种侧面引出高散热外壳及其制备方法
{Author}: 冯东;胡竹松;张玉君;高勇;黄革
{Author Address}: 230022 安徽省合肥市高新区香樟大道206号西5幢西8幢
{Subsidiary Author}: 合肥圣达电子科技实业有限公司
{Date}: 2024-07-05
{Notes}: CN118299345A
{Abstract}: 本发明属于微电子封装技术领域,尤其是一种侧面引出高散热外壳及其制备方法。本发明包括从上至下依次设置的陶瓷盖帽和集成电路板,陶瓷盖帽与集成电路板通过第一低温焊料连接形成内部有容腔的密闭空间；集成电路板以碳化硅作为衬底；陶瓷盖帽的侧壁上设有用于输入/输出信号或大电流的引线；引线与集成电路板的PAD端连接。本发明成功解决了连接材料导热率、散热距离、传热界面等问题,适用于高散热、高集成度、轻质化、小型化、散热界面等场合。
{Subject}: 1.一种侧面引出高散热外壳,其特征在于：包括从上至下依次设置的陶瓷盖帽(1)和集成电路板(2),所述陶瓷盖帽(1)与集成电路板(2)通过第一低温焊料(3)连接形成内部有容腔的密闭空间；所述集成电路板(2)以碳化硅作为衬底(21)；所述陶瓷盖帽(1)的侧壁上设有用于输入/输出信号的引线(11)；所述引线(11)与集成电路板(2)的PAD端(23)连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种硅碳化硅中空结构体及其制备方法与应用
{Author}: 姚力军;高雄;王巨宝;王科;周敏
{Author Address}: 201401 上海市奉贤区肖塘路255弄10号1层
{Subsidiary Author}: 上海戎创铠迅特种材料有限公司
{Date}: 2024-06-21
{Notes}: CN118221437A
{Abstract}: 本发明涉及一种硅碳化硅中空结构体及其制备方法与应用,所述硅碳化硅中空结构体的制备方法包括如下步骤：(1)均匀混合硅粉与碳化硅粉,所得混合粉经成型处理,得到硅-碳化硅坯料；(2)将两块步骤(1)所得硅-碳化硅坯料加工后装模,然后进行热压扩散焊接,所得组合体经后处理,得到所述硅碳化硅中空结构体。本发明实现了复杂异形中空结构的一体成型,同时使得热压扩散焊接后形变量减小,焊接接头强度较高,能够满足作为集成电路设备用结构件或光伏芯片用材的要求。
{Subject}: 1.一种硅碳化硅中空结构体的制备方法,其特征在于,所述制备方法包括如下步骤：(1)均匀混合硅粉与碳化硅粉,所得混合粉经成型处理,得到硅-碳化硅坯料；(2)将两块步骤(1)所得硅-碳化硅坯料加工后装模,然后进行热压扩散焊接,所得组合体经后处理,得到所述硅碳化硅中空结构体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于宽禁带半导体的负压可调电路及芯片
{Author}: 杨媛;张国良;邢文彬;吕佳慧;田雪;孙倩钰;李强;赵天阳;李耀华
{Author Address}: 710048 陕西省西安市碑林区金花南路5号
{Subsidiary Author}: 西安理工大学
{Date}: 2024-06-04
{Notes}: CN118131852A
{Abstract}: 本发明公开了用于宽禁带半导体的负压可调电路,用于宽禁带半导体的负压可调电路,包括负压产生电路、负压调整电路和负压驱动电路,本发明负压值灵活可调,便于不同场景的应用。本发明还公开了用于SiC MOSFET与GaN HEMT的栅极驱动芯片,集成有本发明的用于宽禁带半导体的负压可调电路,本发明集成度高,寄生更小且不改变电容容量。
{Subject}: 1.用于宽禁带半导体的负压可调电路,其特征在于,包括负压产生电路、负压调整电路和负压驱动电路；所述负压产生电路包括电荷转移模块,所述电荷转移模块包括充电第一开关、充电第二开关、放电第一开关、放电第二开关、飞泵电容器以及充电第二开关的辅助开关,所述负压产生电路用于通过充放电开关对所述飞泵电容器进行电荷的转移以得到负的输出电压；所述负压调整电路包括运放电路、缓冲器电路、比较器电路、带隙基准电路以及选择器电路,所述负压调整电路用于将负压产生电路输出的输出电压信号进行电压值的调整,具体是将所述输出电压信号通过运放电路处理后接入比较器电路,经过带隙基准电路后由比较器电路产生电压值,最终经过选择器电路输出预设电压值；负压驱动电路包括时钟信号产生电路,所述负压驱动电路用于产生负压产生电路的充放电开关所需要的驱动时钟信号,以实现所述电荷转移操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于氮化镓互补型逻辑的两级比较器集成电路的制备方法
{Author}: 陈敬;耿誉桃
{Author Address}: 518000 广东省深圳市南山区高新科技产业园南区粤兴一道9号香港科大深圳产学研大楼415室
{Subsidiary Author}: 香港科技大学深圳研究院
{Date}: 2024-05-31
{Notes}: CN118116874A
{Abstract}: 本发明涉及基于氮化镓互补型逻辑的两级比较器集成电路的制备方法,包括：⑴n沟道器件制备：用二氧化硅作为硬掩模保护p沟道器件区域；⑵p沟道器件制备：用氮化铝/氮化硅钝化层作为硬掩模用以保护n沟道器件区域；⑶分别对n沟道器件和p沟道器件进行欧姆金属的制作,n沟道和p沟道器件共享氟离子隔离技术,并采用相同的栅极金属；⑷第一层互联金属层的制备：通过光刻、电子束蒸发、剥离工艺形成设计的图形；⑸第二层互联金属层的制备：通过光刻、电子束蒸发、剥离工艺形成设计的图形；第二层金属层厚于第一层互联金属,用以填充接触孔,并形成较厚的金属垫方便进行片上测试；⑹两层互联金属实现氮化镓互补型逻辑集成电路的互连。
{Subject}: 1.一种基于氮化镓互补型逻辑的两级比较器集成电路的制备方法,其特征在于,包括以下步骤：⑴先进行n沟道器件的制备：采用不损伤p-GaN表面的二氧化硅作为硬掩模保护p沟道器件区域；⑵后进行p沟道器件的制备：采用氮化铝/氮化硅钝化层作为硬掩模用以保护n沟道器件区域；⑶分别对n沟道器件和p沟道器件进行欧姆金属的制作,n沟道和p沟道器件共享氟离子隔离技术,并采用相同的栅极金属；⑷第一层互联金属层的制备：通过光刻、电子束蒸发、剥离工艺形成设计的图形；⑸第二层互联金属层的制备：通过光刻、电子束蒸发、剥离工艺形成设计的图形；所述第二层金属层厚于所述第一层互联金属,用以填充接触孔,并形成较厚的金属垫方便进行片上测试；⑹两层互联金属实现氮化镓互补型逻辑集成电路的互连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 热阻测试方法和热阻测试电路
{Author}: 王宏跃;贺致远;陈媛;陈义强;路国光
{Author Address}: 511370 广东省广州市增城区朱村街朱村大道西78号
{Subsidiary Author}: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
{Date}: 2024-05-28
{Notes}: CN117706317B
{Abstract}: 本申请涉及一种热阻测试方法和热阻测试电路。方法包括：目标宽禁带半导体器件的温度为第一温度的情况下,控制目标宽禁带半导体器件中的缺陷捕获载流子；在捕获载流子后,控制目标宽禁带半导体器件中缺陷捕获的载流子释放,并在载流子释放的过程中,采集目标宽禁带半导体器件中栅极电容的电容变化数据；根据第一温度、电容变化数据以及目标宽禁带半导体器件的功率确定目标宽禁带半导体器件的热阻。采用本方法能够可以实现宽禁带半导体器件的无损测试。
{Subject}: 1.一种热阻测试方法,其特征在于,所述方法包括：在目标宽禁带半导体器件的温度为第一温度的情况下,控制所述目标宽禁带半导体器件中的缺陷捕获载流子；在捕获载流子后,控制所述目标宽禁带半导体器件中缺陷捕获的载流子释放,并在载流子释放的过程中,采集所述目标宽禁带半导体器件中栅极电容的电容变化数据；根据所述电容变化数据确定载流子释放时间常数；根据所述载流子释放时间常数、所述第一温度和所述目标宽禁带半导体器件的功率确定所述目标宽禁带半导体器件的热阻,其中,所述载流子释放时间常数、所述第一温度、所述功率和所述热阻满足以下关系：以e为底所述载流子释放时间常数的对数值约等于第一常数减去第二常数和第一参数的乘积的差值,所述第一参数为所述功率和所述热阻的乘积与所述第一温度之和,所述第一常数和所述第二常数通过拟合所述载流子释放时间常数和所述功率之间的关系得到。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种碳化硅MOSFET器件封装装置及其封装工艺
{Author}: 黄晓波;彭世对
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区泰然四路29号天安创新科技广场一期A座1805
{Subsidiary Author}: 深圳市福斯特半导体有限公司
{Date}: 2024-05-28
{Notes}: CN117943252B
{Abstract}: 本发明公开了一种碳化硅MOSFET器件封装装置,包括工作台,工作台的上端面转动设置有输送带,工作台的上端面固定有安装罩,安装罩内升降活动设置有升降板,升降板的上端面固定贯穿设置有多个点涂针,每个点涂针上均设置有供胶组件,安装罩的内壁上固定有固定板,固定板的下端面固定有多个L形板,每个L形板的上表面均开设有通孔,点涂针活动贯穿对应的通孔,固定板上还设置有多个配合对应L形板使用的清理组件；本发明在使用的过程中,可以刮除掉涂针侧壁表面黏附的树脂粘合剂,避免黏附在点涂针表面的树脂粘合剂聚集过多,逐渐固化,影响点涂针的出胶量。
{Subject}: 1.一种碳化硅MOSFET器件封装装置,包括工作台(1),其特征在于,所述工作台(1)的上端面转动设置有输送带(2),工作台(1)的上端面固定有安装罩(3),安装罩(3)内升降活动设置有升降板(4),升降板(4)的上端面固定贯穿设置有多个点涂针(5),每个点涂针(5)上均设置有供胶组件,安装罩(3)的内壁上固定有固定板(6),固定板(6)的下端面固定有多个L形板(7),每个L形板(7)的上表面均开设有通孔,点涂针(5)活动贯穿对应的通孔,固定板(6)上还设置有多个配合对应L形板(7)使用的清理组件；每个所述清理组件均包括活动设置于对应L形板(7)一侧的移动座(19),移动座(19)的侧壁上转动贯穿设置有转动轴(20),转动轴(20)的一端外侧壁上固定套设有海绵圈层(21),移动座(19)的下端面固定有承接板(22),承接板(22)上可拆卸设置有收集框(23),每个转动轴(20)的另一端外侧壁上均固定有齿轮圈(24),每个L形板(7)的一侧均固定有连接块(25),连接块(25)的下端面固定有齿条(26),齿条(26)与齿轮圈(24)啮合连接；所述固定板(6)的下端面固定有多个固定座(27),每个固定座(27)上均固定贯穿设置有电推杆二(28),电推杆二(28)伸缩端的末端与移动座(19)的侧壁固定连接,每个移动座(19)的侧壁上均开设有T形滑槽(29),每个T形滑槽(29)内均滑动设置有T形滑块,固定板(6)的下端面固定有多个连接板(30),连接板(30)的下端面与T形滑块的上端面固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构和形成半导体结构的方法
{Author}: 庄学理;吴伟成;蔡智鹏
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-05-10
{Notes}: CN118016642A
{Abstract}: 本公开的各种实施例提供了半导体结构,该半导体结构包括：衬底；互连结构,位于衬底上方,并且互连结构包括位于互连结构顶部处的互连焊盘；覆盖层,位于互连焊盘上方；蚀刻停止层,位于覆盖层上方；以及接合结构,位于互连结构上方,并且接合结构包括接合焊盘和接合接触件,其中,接合接触件从接合焊盘延伸穿过蚀刻停止层和覆盖层至互连焊盘；其中,覆盖层的硬度小于蚀刻停止层的硬度。本发明的实施例还提供了形成半导体结构的方法。
{Subject}: 1.一种半导体结构,包括：衬底；互连结构,位于所述衬底上方,并且所述互连结构包括位于所述互连结构顶部处的互连焊盘；覆盖层,位于所述互连焊盘上方；蚀刻停止层,位于所述覆盖层上方；以及接合结构,位于所述互连结构上方,并且所述接合结构包括接合焊盘和接合接触件,其中,所述接合接触件从所述接合焊盘延伸穿过所述蚀刻停止层和所述覆盖层至所述互连焊盘；其中,所述覆盖层的硬度小于所述蚀刻停止层的硬度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种碳化硅MOSFET器件封装装置及其封装工艺
{Author}: 黄晓波;彭世对
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区泰然四路29号天安创新科技广场一期A座1805
{Subsidiary Author}: 深圳市福斯特半导体有限公司
{Date}: 2024-04-30
{Notes}: CN117943252A
{Abstract}: 本发明公开了一种碳化硅MOSFET器件封装装置,包括工作台,工作台的上端面转动设置有输送带,工作台的上端面固定有安装罩,安装罩内升降活动设置有升降板,升降板的上端面固定贯穿设置有多个点涂针,每个点涂针上均设置有供胶组件,安装罩的内壁上固定有固定板,固定板的下端面固定有多个L形板,每个L形板的上表面均开设有通孔,点涂针活动贯穿对应的通孔,固定板上还设置有多个配合对应L形板使用的清理组件；本发明在使用的过程中,可以刮除掉涂针侧壁表面黏附的树脂粘合剂,避免黏附在点涂针表面的树脂粘合剂聚集过多,逐渐固化,影响点涂针的出胶量。
{Subject}: 1.一种碳化硅MOSFET器件封装装置,包括工作台(1),其特征在于,所述工作台(1)的上端面转动设置有输送带(2),工作台(1)的上端面固定有安装罩(3),安装罩(3)内升降活动设置有升降板(4),升降板(4)的上端面固定贯穿设置有多个点涂针(5),每个点涂针(5)上均设置有供胶组件,安装罩(3)的内壁上固定有固定板(6),固定板(6)的下端面固定有多个L形板(7),每个L形板(7)的上表面均开设有通孔,点涂针(5)活动贯穿对应的通孔,固定板(6)上还设置有多个配合对应L形板(7)使用的清理组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 单晶微波集成电路电容结构
{Author}: 陈声寰;蓝桂骝;苏建信
{Author Address}: 中国台湾新竹县竹北市台元街32号2楼之3
{Subsidiary Author}: 高网科技股份有限公司
{Date}: 2024-04-26
{Notes}: CN117936521A
{Abstract}: 一种单晶微波集成电路电容结构,适用于设置在一单晶微波集成电路(MMIC)中,其包含一第一电容电极、一电容介电结构及一第二电容电极,该电容介电结构包括一第一介电层、一导电层及一第二介电层,该单晶微波集成电路电容结构为叠接串联结构,用于提高电容的崩溃电压。
{Subject}: 1.一种单晶微波集成电路电容结构,适用于设置在一单晶微波集成电路中,其特征在于,包含：一第一电容电极；一电容介电结构,包括：一第一介电层,与该第一电容电极连接；一导电层,与该第一介电层连接,并与该第一电容电极电性断路；一第二介电层,与该导电层连接；一第二电容电极,与该第二介电层连接,并与该第一电容电极及该导电层电性断路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备
{Author}: 刘志宏;冯时;徐美;李凯;邢伟川;周瑾;杨伟涛;危虎;张进成;郝跃
{Author Address}: 510555 广东省广州市黄埔区中新知识城海丝中心B5、B6、B7栋
{Subsidiary Author}: 西安电子科技大学广州研究院;西安电子科技大学
{Date}: 2024-04-09
{Notes}: CN115148734B
{Abstract}: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路,自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料,衬底层上方为缓冲层,分为左右两个部分,左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层,势垒层上方为氮化镓晶体管和砷化镓晶体管的电极,衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成,有效减少低噪声放大器和功率放大器之间的寄生效应,改善电路高频性能,并且可以减少芯片面积,降低成本,增加散热。
{Subject}: 1.砷化镓低噪声放大器和氮化镓功率放大器单片集成电路,其特征在于,包括衬底(1),在衬底(1)上设置有相互隔离的三族氮化物体系和三族砷化物体系；所述三族氮化物体系包括自下而上的三族氮化物复合缓冲层(21)、三族氮化物沟道层(31)和三族氮化物势垒层(41)；所述三族砷化物体系包括自下而上的三族砷化物缓冲层(22)、三族砷化物沟道层(32)和三族砷化物势垒层(42)；所述三族氮化物沟道层(31)与三族氮化物势垒层(41)之间形成异质结,并由极化效应在异质结界面的三族氮化物沟道层(31)一侧形成三族氮化物二维电子气沟道；在所述三族氮化物势垒层(41)上设置有氮化镓晶体管源电极(5)、氮化镓晶体管漏电极(6)和氮化镓晶体管栅电极(7),所述氮化镓晶体管源电极(5)和氮化镓晶体管漏电极(6)均与所述三族氮化物二维电子气沟道形成欧姆接触；所述氮化镓晶体管栅电极(7)控制所述三族氮化物二维电子气沟道的形成和关断；所述三族砷化物沟道层(32)与三族砷化物势垒层(42)之间形成异质结,并由调制掺杂在异质结界面的三族砷化物沟道层(32)一侧形成三族砷化物二维电子气沟道；在所述三族砷化物势垒层(42)上设置有砷化镓晶体管源电极(8)、砷化镓晶体管漏电极(9)和砷化镓晶体管栅电极(10)；所述砷化镓晶体管源电极(8)和砷化镓晶体管漏电极(9)均与所述三族砷化物二维电子气沟道形成欧姆接触；所述砷化镓晶体管栅电极(10)控制所述三族砷化物二维电子气沟道的形成和关断；集成电路中低噪声放大器以砷化镓晶体管实现；功率放大器以氮化镓晶体管实现。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子装置及其温度检测装置
{Author}: 陈伟梵;蔡国基
{Author Address}: 中国台湾桃园市桃园区艺文一街86-7号3楼(邮递区号33045)
{Subsidiary Author}: 力拓半导体股份有限公司
{Date}: 2024-03-29
{Notes}: CN117782341A
{Abstract}: 本发明提供一种电子装置及其温度检测装置。温度检测装置包括第一电阻、第二电阻以及运算电路。第一电阻以及第二电阻串联耦接在检测端以及第一电压间。第一电阻以及第二电阻分压检测端上的检测电压以产生监控电压。运算电路使监控电压与多个参考电压比较以产生多个比较结果。运算电路针对比较结果进行运算以产生检测温度信息。其中,第一电阻为多晶硅电阻,第二电阻为碳化硅扩散电阻。
{Subject}: 1.一种温度检测装置,包括：第一电阻以及第二电阻,串联耦接在检测端以及第一电压间,所述第一电阻以及所述第二电阻分压所述检测端上的检测电压以产生监控电压；以及运算电路,耦接所述第一电阻以及所述第二电阻,使所述监控电压与多个参考电压比较以产生多个比较结果,所述运算电路针对所述多个比较结果进行运算以产生检测温度信息,其中所述第一电阻为多晶硅电阻,所述第二电阻为碳化硅扩散电阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电子电路制作方法
{Author}: 曲建华
{Author Address}: 315000 浙江省宁波市北仑区梅山街道康达路三创基地一期7号组团
{Subsidiary Author}: 北京航空航天大学宁波创新研究院
{Date}: 2024-03-29
{Notes}: CN117787158A
{Abstract}: 本发明公开一种电子电路制作方法,制作方法包括以下步骤：收集电子电路相关的数据,包括电路结构、性能参数；构建深度学习模型,通过训练模型学习电子电路的设计和优化规律；使用深度学习模型进行电子电路的设计和优化,得到性能更好的电子电路；选择特定的材料,具有良好的导电性和稳定性；使用特定的工艺制作电子电路,保证成本低廉,基于深度学习可以帮助减少设计错误,提高设计的准确性和稳定性,从而降低后续制造和测试的成本；采用适当的工艺制作方法可以降低电子器件的制造成本,使得电子产品更具竞争力。
{Subject}: 1.一种电子电路制作方法,其特征在于：制作方法包括以下步骤：步骤一：收集电子电路相关的数据,包括电路结构、性能参数；步骤二：构建深度学习模型,通过训练模型学习电子电路的设计和优化规律；步骤三：使用深度学习模型进行电子电路的设计和优化,得到性能更好的电子电路；步骤四：选择特定的材料,具有良好的导电性和稳定性；步骤五：使用特定的工艺制作电子电路,保证成本低廉。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高稳定性的GaN器件以及GaN桥式集成电路
{Author}: 魏进;杨俊杰
{Author Address}: 100871 北京市海淀区颐和园路5号
{Subsidiary Author}: 北京大学
{Date}: 2024-03-29
{Notes}: CN117790534A
{Abstract}: 本发明公开了一种高稳定性的GaN器件以及GaN桥式集成电路。所述GaN器件是在传统的HEMT增强型器件结构基础上,在沟道层和缓冲层之间插入了一个背部阻挡层。当栅极和源极加正偏压时,会在背部阻挡层上表面形成一层空穴扩展层,该空穴扩展层可以屏蔽缓冲层中的负电中心,还可以屏蔽衬底电压对二维电子气的调制作用,从而能有效地抑制电流崩塌效应和衬底效应,从而实现高动态稳定性、低动态导通电阻的GaN器件。基于该GaN器件的桥式集成电路可以有效地降低器件互连时的寄生效应,提高GaN电路的工作频率和工作效率,且集成平台中的衬底效应可以被导电的空穴扩展层抑制。
{Subject}: 1.一种GaN器件,为HEMT增强型器件,其特征在于,在沟道层和缓冲层之间插入了一个背部阻挡层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 热阻测试方法和热阻测试电路
{Author}: 王宏跃;贺致远;陈媛;陈义强;路国光
{Author Address}: 511370 广东省广州市增城区朱村街朱村大道西78号
{Subsidiary Author}: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
{Date}: 2024-03-15
{Notes}: CN117706317A
{Abstract}: 本申请涉及一种热阻测试方法和热阻测试电路。方法包括：目标宽禁带半导体器件的温度为第一温度的情况下,控制目标宽禁带半导体器件中的缺陷捕获载流子；在捕获载流子后,控制目标宽禁带半导体器件中缺陷捕获的载流子释放,并在载流子释放的过程中,采集目标宽禁带半导体器件中栅极电容的电容变化数据；根据第一温度、电容变化数据以及目标宽禁带半导体器件的功率确定目标宽禁带半导体器件的热阻。采用本方法能够可以实现宽禁带半导体器件的无损测试。
{Subject}: 1.一种热阻测试方法,其特征在于,所述方法包括：在目标宽禁带半导体器件的温度为第一温度的情况下,控制所述目标宽禁带半导体器件中的缺陷捕获载流子；在捕获载流子后,控制所述目标宽禁带半导体器件中缺陷捕获的载流子释放,并在载流子释放的过程中,采集所述目标宽禁带半导体器件中栅极电容的电容变化数据；根据所述第一温度、所述电容变化数据以及所述目标宽禁带半导体器件的功率确定所述目标宽禁带半导体器件的热阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构、射频前端模组、电源转换模组、电子设备
{Author}: 何林峰;魏巍;张亚文
{Author Address}: 518129 广东省深圳市龙岗区坂田华为总部办公楼
{Subsidiary Author}: 华为技术有限公司
{Date}: 2024-03-08
{Notes}: CN117673073A
{Abstract}: 本申请实施例提供一种半导体结构及制备方法、射频前端模组、电源转换模组、电子设备,涉及半导体技术领域,用于提高半导体结构中宽禁带器件的抗静电性能。半导体结构可以是PA芯片、LNA芯片、电源转换芯片带静电放电防护的芯片等。半导体结构包括硅衬底和设置在硅衬底上的外延层。外延层具有露出硅衬底的开口,开口是通过刻蚀工艺形成,围成开口的轮廓面上的原子呈非晶态或者多晶态排布。电极,设置于外延层上、与外延层构成宽禁带器件。硅基器件作为静电放电防护器件,位于开口内、且伸入硅衬底中。
{Subject}: 1.一种半导体结构,其特征在于,包括：硅衬底；外延层,设置于所述硅衬底的表面；所述外延层具有贯穿所述外延层的开口；围成所述开口的轮廓面上的原子呈非晶态或者多晶态排布；电极,设置于所述外延层上、与所述外延层构成宽禁带器件；硅基器件,位于所述开口内、且伸入所述硅衬底中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种四电平有源中点钳位型功率模块及其封装工艺
{Author}: 陈剑飞;刘鹏辉
{Author Address}: 430072 湖北省武汉市武昌区八一路299号
{Subsidiary Author}: 武汉大学
{Date}: 2024-03-01
{Notes}: CN117637697A
{Abstract}: 本发明涉及四电平功率模块的技术领域,具体涉及一种四电平有源中点钳位型功率模块及其封装工艺,包括上下平行设置的第一DBC基板层和第二DBC基板层,所述第一DBC基板层布置有功率模块,包括依次连接的换流回路一、换流回路二以及换流回路三,换流回路一和换流回路三分别设置于第一DBC基板层的两边,第一DBC基板层和第二DBC基板层封装形成换流回路二。本发明基于4L-ANPC拓扑,设计一款四电平有源中点钳位型功率模块,与现有的两电平变流器和三电平变流器相比,四电平变流器的器件应力更小,开关损耗更小,有利于提升其工作频率。采用双层DBC结构,实现三维叠层换流,所设计四电平有源中点钳位型功率模块其换流回路杂散电感维持在6nH以下,进一步开拓了四电平功率模块封装的领域。
{Subject}: 1.一种四电平有源中点钳位型功率模块,其特征在于：包括上下平行设置的第一DBC基板层和第二DBC基板层,所述第一DBC基板层布置有功率模块,包括依次连接的换流回路一、换流回路二以及换流回路三,换流回路一和换流回路三分别设置于第一DBC基板层的两边,第一DBC基板层和第二DBC基板层上下层叠封装形成换流回路二。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于氮化镓材料制作的单片微波集成电路中的功率放大器
{Author}: 于哲;刘学利
{Author Address}: 610000 四川省成都市高新区高朋大道15号2栋1、2层
{Subsidiary Author}: 成都屿西半导体科技有限公司
{Date}: 2024-01-23
{Notes}: CN117155316B
{Abstract}: 本发明公开了一种用于氮化镓材料制作的单片微波集成电路中的功率放大器,包括输入端,用于输入射频信号；栅极偏置电路,用于对所述功率放大器中的晶体管栅极进行馈电,且将直流信号完整传输至栅极；漏极偏置电路,用于对所述功率放大器中的晶体管漏极进行馈电,且将直流信号完整传输至漏极,所述漏极偏置电路中的漏极部分的金属层为两条平行的金属条；稳定电路,用于将所述功率放大器的电路处于稳定状态；匹配网络电路,包括输入匹配网络、第一级匹配网络和第二级匹配网络；包含偏置电路的功率分配网络电路,用于将所述射频信号平分并传输至两个第一级匹配网络中,能够有效提高氮化镓材料制作的单片微波集成电路中功率放大器的输出功率和效率。
{Subject}: 1.用于氮化镓材料制作的单片微波集成电路中的功率放大器,其特征在于,所述功率放大器为三级级联结构,所述功率放大器集成在氮化镓材料制作的单片微波集成电路中,所述功率放大器包括：输入端,用于输入射频信号,并将所述射频信号传输至输入匹配网络；匹配网络电路,包括所述输入匹配网络、两个第一级匹配网络和两个第二级匹配网络,输入匹配网络用于将第一级管芯的输入阻抗匹配到源阻抗50欧姆,第一级匹配网络用于将第一级管芯的输出阻抗共轨匹配到第二级管芯的输入阻抗,第二级匹配网络用于将第二级管芯的输出阻抗匹配至第三级管芯的输入阻抗；功率分配网络电路,与所述第一级管芯电连接,并包含有偏置电路,所述功率分配网络电路用于将所述射频信号平分并传输至两个第一级匹配网络中；栅极偏置电路,用于对所述功率放大器中的晶体管栅极进行馈电,且将射频信号完整传输至栅极；漏极偏置电路,用于对所述功率放大器中的晶体管漏极进行馈电,且将射频信号完整传输至漏极,所述漏极偏置电路中的漏极部分的金属层为两条平行的金属条,所述金属条为矩形,两条所述金属条的相邻侧设置为对称的凹槽；稳定电路,用于将所述功率放大器的电路处于稳定状态；功率合成网络电路,用于将分路信号进行合成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于氮化镓垂直堆叠的异质CFET及制备方法
{Author}: 刘新科;蒋忠伟;黄烨莹;杨永凯;林锦沛;周杰;黎晓华;贺威
{Author Address}: 518060 广东省深圳市南山区粤海街道南海大道3688号
{Subsidiary Author}: 深圳大学
{Date}: 2024-01-09
{Notes}: CN117374121A
{Abstract}: 本发明提供了一种基于氮化镓垂直堆叠的异质CFET及制备方法,异质CFET包括衬底层、p-GaN外延层、绝缘介电层和P沟道二维材料层,p-GaN外延层间隔设置有GaN NMOS源极N+有源区和GaN NMOS漏极N+有源区,绝缘介电层内设有CFET公共栅极以及GaN NMOS源极,异质CFET还包括穿过绝缘介电层、连接于GaN NMOS漏极N+有源区的CFET共用漏极,异质CFET还包括结合于绝缘介质层的顶侧的2D PFET源极,CFET共用漏极和2D PFET源极分别覆盖P沟道二维材料层横向方向的两端。本方案有助于提高集成电路的面积效率；功耗更低且电压增益高,工艺可以与传统硅微加工工艺兼容。
{Subject}: 1.一种基于氮化镓垂直堆叠的异质CFET,其特征在于,包括自底部朝顶部依次结合的衬底层、p-GaN外延层、绝缘介电层和P沟道二维材料层,所述p-GaN外延层的靠近顶侧处横向间隔设置有GaN NMOS源极N+有源区和GaN NMOS漏极N+有源区,所述绝缘介电层的中部设有CFET公共栅极以及连接于所述GaN NMOS源极N+有源区的GaN NMOS源极,所述异质CFET还包括穿过所述绝缘介电层、底端连接于所述GaN NMOS漏极N+有源区且顶端露出于所述绝缘介电层的顶面的CFET共用漏极,所述异质CFET还包括结合于所述绝缘介质层的顶侧的2DPFET源极,所述CFET共用漏极和所述2D PFET源极分别覆盖所述P沟道二维材料层横向方向的两端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有温度采集功能的宽禁带半导体器件
{Author}: 姜杨
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区科技南十二路012号曙光大厦1413
{Subsidiary Author}: 深圳市至信微电子有限公司
{Date}: 2024-01-05
{Notes}: CN220306256U
{Abstract}: 本实用新型公开一种具有温度采集功能的宽禁带半导体器件,其中,具有温度采集功能的宽禁带半导体器件包括封装壳体、开关电路以及温度采集模块,封装壳体内部形成有内腔；开关电路设于内腔；温度采集模块设于内腔,温度采集模块与开关电路电连接,用于采集宽禁带半导体器件的温度数据。本实用新型技术方案旨在通过温度采集模块采集宽禁带半导体器件的工作温度,以确保宽禁带半导体器件在不超过最大结温下工作。
{Subject}: 1.一种具有温度采集功能的宽禁带半导体器件(100),其特征在于,包括：封装壳体(10),所述封装壳体(10)内部形成有内腔；开关电路(20),所述开关电路(20)设于所述内腔；温度采集模块(30),所述温度采集模块(30)设于所述内腔,用于采集宽禁带半导体器件的温度数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路和功率变换器
{Author}: 孙俊彦;张望;赵晨
{Author Address}: 210042 江苏省南京市玄武区玄武大道699-27号7幢302室
{Subsidiary Author}: 南京矽力微电子技术有限公司
{Date}: 2023-12-26
{Notes}: CN117293141A
{Abstract}: 本发明实施例公开了一种集成电路和功率变换器,本发明实施例利用将带有功率开关器件的氮化镓晶体管裸芯片和带有控制电路的裸芯片集成在同一底部结构上,形成带有控制功能的驱动集成电路,由于集成电路内部的导线长度短,并且接触面较大,由此,可以有效地降低芯片不同功率开关器件之间的寄生效应,提升了芯片性能。
{Subject}: 1.一种集成电路,包括：底部结构；至少一个氮化镓晶体管裸芯片,每个所述氮化镓晶体管裸芯片包括至少一个功率开关器件；以及硅裸芯片,所述硅裸芯片包括用于控制所述功率开关器件的控制电路；其中,所述氮化镓晶体管裸芯片和所述硅裸芯片设置于所述底部结构之上,通过设置在所述底部结构中相应的图案化的金属结构实现所述控制电路与所述功率开关器件的电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功率集成隔离结构、功率集成电路及其制备方法
{Author}: 许一力
{Author Address}: 310000 浙江省杭州市萧山区永晖路548号钱江电气大厦18层
{Subsidiary Author}: 杭州谱析光晶半导体科技有限公司
{Date}: 2023-12-22
{Notes}: CN117276185A
{Abstract}: 本发明公开一种功率集成隔离结构、功率集成电路及其制备方法,包括一水平的半绝缘层,使得半导体表面器件和/或电路和其他器件和/或电路底部隔离,半绝缘层上侧纵向连接有至少一纵向隔离层,使得半导体表面器件和/或电路与其他器件和/或电路侧壁隔离,该功率集成隔离结构不仅自身底部隔离效果大幅提升,可以对半导体表面器件/电路和其他器件/电路底部隔离和实现半导体表面器件/电路与其他器件/电路侧壁隔离,而且工艺实现难度低,所占用的芯片面积小,还公开了功率集成电路,包括n个集成电路芯片,半绝缘层位于底部,集成电路芯片任意相邻两个之间具有一纵向隔离层,还公开了功率集成电路的制备方法,可以进一步实现该功率集成隔离结构可实现性。
{Subject}: 1.一种功率集成隔离结构,其特征在于,包括一水平的半绝缘层,使得半导体表面器件和/或电路和其他器件和/或电路底部隔离,所述半绝缘层上侧纵向连接有至少一纵向隔离层,使得半导体表面器件和/或电路与其他器件和/或电路侧壁隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种宽禁带半导体芯片的动态测试系统
{Author}: 谭秋阳;杨书豪;贺伟龙;毛赛君
{Author Address}: 200135 上海市浦东新区中国(上海)自由贸易试验区盛夏路608号3幢104室
{Subsidiary Author}: 忱芯科技(上海)有限公司
{Date}: 2023-12-12
{Notes}: CN117214648A
{Abstract}: 本申请公开了一种宽禁带半导体芯片的动态测试系统,包括：测试设备、探针卡、测试电路和保护电路。其中,测试电路包括电源、电容、负载电感、旁路电路、辅助电路、分流电阻和被测芯片,电容并联在电源两端,用于为测试电路提供稳定的电压源；旁路电路与负载电感串联后与电容并联,旁路电路用于在被测芯片测试故障时形成回路；辅助电路、被测芯片和分流电阻串联后并联在电容两端,测试设备通过保护电路和探针卡连接被测芯片,用于对被测芯片进行双脉冲、短路和反向恢复测试。本方案能够保证动态测试过程中测试设备和探针的安全性,提高测试稳定性。
{Subject}: 1.一种宽禁带半导体芯片的动态测试系统,其特征在于,包括：测试设备、探针卡、测试电路和保护电路,所述测试电路包括电源、电容、负载电感、旁路电路、辅助电路、分流电阻和被测芯片,所述电容并联在电源两端,用于为测试电路提供电压源；所述旁路电路与所述负载电感串联后与所述电容并联,所述旁路电路用于在所述被测芯片测试故障时形成回路；所述辅助电路、被测芯片和分流电阻串联后并联在电容两端,所述测试设备通过所述保护电路和探针卡连接所述被测芯片,用于对所述被测芯片进行双脉冲、短路和反向恢复测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于氮化镓材料制作的单片微波集成电路中的功率放大器
{Author}: 于哲;刘学利
{Author Address}: 610000 四川省成都市高新区高朋大道15号2栋1、2层
{Subsidiary Author}: 成都屿西半导体科技有限公司
{Date}: 2023-12-01
{Notes}: CN117155316A
{Abstract}: 本发明公开了一种用于氮化镓材料制作的单片微波集成电路中的功率放大器,包括输入端,用于输入射频信号；栅极偏置电路,用于对所述功率放大器中的晶体管栅极进行馈电,且将直流信号完整传输至栅极；漏极偏置电路,用于对所述功率放大器中的晶体管漏极进行馈电,且将直流信号完整传输至漏极,所述漏极偏置电路中的漏极部分的金属层为两条平行的金属条；稳定电路,用于将所述功率放大器的电路处于稳定状态；匹配网络电路,包括输入匹配网络、第一级匹配网络和第二级匹配网络；包含偏置电路的功率分配网络电路,用于将所述射频信号平分并传输至两个第一级匹配网络中,能够有效提高氮化镓材料制作的单片微波集成电路中功率放大器的输出功率和效率。
{Subject}: 1.用于氮化镓材料制作的单片微波集成电路中的功率放大器,其特征在于,所述功率放大器为三级级联结构,所述功率放大器集成在氮化镓材料制作的单片微波集成电路中,所述功率放大器包括：输入端,用于输入射频信号,并将所述射频信号传输至输入匹配网络；匹配网络电路,包括所述输入匹配网络、两个第一级匹配网络和两个第二级匹配网络,输入匹配网络用于将第一级管芯的输入阻抗匹配到源阻抗50欧姆,第一级匹配网络用于将第一级管芯的输出阻抗共轨匹配到第二级管芯的输入阻抗,第二级匹配网络用于将第二级管芯的输出阻抗匹配至第三级管芯的输入阻抗；功率分配网络电路,包含有偏置电路,用于将所述射频信号平分并传输至两个第一级匹配网络中；栅极偏置电路,用于对所述功率放大器中的晶体管栅极进行馈电,且将射频信号完整传输至栅极；漏极偏置电路,用于对所述功率放大器中的晶体管漏极进行馈电,且将射频信号完整传输至漏极,所述漏极偏置电路中的漏极部分的金属层为两条平行的金属条；稳定电路,用于将所述功率放大器的电路处于稳定状态；功率合成网络电路,用于将分路信号进行合成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于双脉冲测试的电压电流探头校正电路及校正方法
{Author}: 文阳;杨媛;李茂;吴倩楠;李文杰
{Author Address}: 710048 陕西省西安市碑林区金花南路5号
{Subsidiary Author}: 西安理工大学
{Date}: 2023-11-28
{Notes}: CN117129926A
{Abstract}: 本发明公开了适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路,包括电容、MOSFET、供电电源和四个电阻,本发明能够对电压探头和电流探头之间的时延进行校正。本发明还公开了一种适用于宽禁带半导体器件双脉冲测试的电压电流探头的校正方法,包括系统上电,通过控制器向电压电流探头校正电路发送窄脉冲信号,MOSFET导通,计算电流探头和电压探头间的时延差值,并判断时延差值是否均小于设定的最大可接受时延值并校正,本发明实现对电压探头和电流探头之间的时延进行校正,有效提高了电压、电流探头在宽禁带半导体器件双脉冲测试时的准确性。
{Subject}: 1.适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路,与电压探头、电流探头分别连接,其特征在于,包括电容、MOSFET、供电电源和四个电阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种IGBT集成电路及IGBT集成电路的封装方法
{Author}: 刘志宏;王国慧;黎子兰
{Author Address}: 510700 广东省广州市黄埔区开源大道136号A栋301、302室
{Subsidiary Author}: 广东致能科技有限公司
{Date}: 2023-11-21
{Notes}: CN117096155A
{Abstract}: 本公开提供了一种IGBT集成电路及IGBT集成电路的封装方法,IGBT集成电路包括IGBT与续流通路的IGBT集成电路,所述续流通路并联在所述IGBT的集电极与发射极之间；所述续流通路包括依次相连的低反向恢复分压器件与低压二极管。可以在高压条件下满足IGBT的反向续流需求,并具有较优的反向恢复特性。
{Subject}: 1.一种IGBT集成电路,其特征在于,包括：IGBT与续流通路；所述续流通路并联在所述IGBT的集电极与发射极之间；所述续流通路包括依次相连的低反向恢复分压器件与低压二极管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压碳化硅功率场效应晶体管及高低压集成电路
{Author}: 孔谋夫;王彬;胡泽伟
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2023-11-07
{Notes}: CN114695564B
{Abstract}: 本发明属于半导体器件技术领域,涉及碳化硅半导体器件及集成电路,具体提供一种高压碳化硅功率场效应晶体管及高低压集成电路,以解决传统SiC MOSFET器件的沟道迁移率低、导通电阻高以及高温栅氧可靠性的问题；同时,基于该高压碳化硅功率场效应晶体管器件,实现其与低压器件的同一衬底集成,为新型的SiC集成电路及功率集成电路技术提供新的实现途径。本发明高压碳化硅功率场效应晶体管的沟道迁移率大大增加,比导通电阻大大降低；同时,由于新型场效应晶体管没有栅氧介质层,能够避免SiC MOSFET的栅氧高温可靠性问题,使得器件能够在高温工作,而且新型场效应晶体管能够很好的实现高低压器件的集成,能够较好地用于高温集电路和高温功率集成电路。
{Subject}: 1.一种高低压集成电路,包括：设置于同一P型SiC衬底或未掺杂SiC绝缘衬底上的低压N型碳化硅功率场效应晶体管(N-JFET)、低压P型碳化硅功率场效应晶体管(P-JFET)及高压N型碳化硅功率场效应晶体管,所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于低压N型碳化硅功率场效应晶体管的源极,所述低压P型碳化硅功率场效应晶体管与高压碳化硅功率场效应晶体管之间设置碳化硅P型隔离区、该碳化硅P型隔离区连接于高压碳化硅功率场效应晶体管的源极,所述碳化硅P型隔离区由设置于衬底上的碳化硅P型掺杂隔离区及其上的碳化硅P型重掺杂隔离区构成；所述低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管构成反相器电路,低压P型碳化硅功率场效应晶体管的源极接高电位(V-(DD)),低压N型碳化硅功率场效应晶体管的源极接地(GND),低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的栅极为输入电极(V-(in)),低压N型碳化硅功率场效应晶体管与低压P型碳化硅功率场效应晶体管的漏极为输出电极(V-(out))、连接高压碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管,高压碳化硅功率场效应晶体管的源极与低压N型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压；高压N型碳化硅功率场效应晶体管采用对称结构,包括：设置于第一导电类型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅第二导电类型阱区；碳化硅第二导电类型阱区中依次设置的第一个碳化硅第二导电类型重掺杂源极区、第一个碳化硅第一导电类型重掺杂栅极区、第一个碳化硅第一导电类型掺杂区、碳化硅第二导电类型重掺杂漏极区、第二个碳化硅第一导电类型掺杂区、第二个碳化硅第一导电类型重掺杂栅极区、第二个碳化硅第二导电类型重掺杂源极区,第一个碳化硅第二导电类型重掺杂源极区与第二个碳化硅第二导电类型重掺杂源极区上均设置金属化源极(S),碳化硅第二导电类型重掺杂漏极区上设置金属化漏极(D),第一个碳化硅第一导电类型重掺杂栅极区与第二个碳化硅第一导电类型重掺杂栅极区上均设置金属化栅极(G),第一导电类型为P型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种二极管集成电路及二极管集成电路的封装方法
{Author}: 刘志宏;方进;黎子兰
{Author Address}: 510700 广东省广州市黄埔区开源大道136号A栋301、302室
{Subsidiary Author}: 广东致能科技有限公司
{Date}: 2023-10-27
{Notes}: CN116961638A
{Abstract}: 本公开提供了一种二极管集成电路及二极管集成电路的封装方法,二极管集成电路包括：等效二极管通路与保护通路,其中,所述等效二极管通路包括低压二极管与氮化镓高电子迁移率晶体管；所述等效二极管通路与所述保护通路并联连接；在所述等效二极管通路中,所述低压二极管与所述氮化镓高电子迁移率晶体管串联连接。可以具有较优的正向导通压降特性并降低导通损耗。
{Subject}: 1.一种二极管集成电路,其特征在于,包括：等效二极管通路与保护通路,其中,所述等效二极管通路包括低压二极管与氮化镓高电子迁移率晶体管；所述等效二极管通路与所述保护通路并联连接；在所述等效二极管通路中,所述低压二极管与所述氮化镓高电子迁移率晶体管串联连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置及其制造方法
{Author}: 曹正翰;蔡佳琪
{Author Address}: 中国台湾新竹市科学工业园区工业东二路8号
{Subsidiary Author}: 环球晶圆股份有限公司
{Date}: 2023-10-24
{Notes}: CN116936509A
{Abstract}: 本发明提供一种半导体装置及其制造方法,所述半导体装置包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。
{Subject}: 1.一种半导体装置,包括：碳化硅线路板,包括：碳化硅衬底；以及电路结构,位于所述碳化硅衬底上方,且包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子,其中所述外部连接端子被配置成用于连接外部信号；氮化镓装置,包括：蓝宝石衬底；氮化镓元件,位于所述蓝宝石衬底上；以及第一重布线结构,位于所述氮化镓元件上,且电性连接至所述第一内部连接端子；以及硅集成电路装置,包括：硅衬底；场效晶体管元件,位于所述硅衬底上；以及第二重布线结构,位于所述场效晶体管元件上,且电性连接至所述第二内部连接端子。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低等效开关电容半桥集成电路结构及制作方法
{Author}: 张坚发;李思超;严慧
{Author Address}: 215211 江苏省苏州市吴江区汾湖高新开发区新黎路98号
{Subsidiary Author}: 英诺赛科(苏州)半导体有限公司
{Date}: 2023-10-10
{Notes}: CN116864505A
{Abstract}: 本发明提供一种低等效开关电容半桥集成电路结构及制作方法,涉及集成电路技术领域,所述结构包括：掺杂衬底、第一绝缘层以及掺杂薄膜层；第一场效应管模块,设置于掺杂薄膜层上；第二场效应管模块,设置于掺杂薄膜层上,第一场效应管模块的漏极与第二场效应管模块的源极连接,掺杂薄膜层设置有第一隔离槽；第一掺杂区和/或第二掺杂区,第一掺杂区设置于掺杂衬底以形成第一PN结,第二掺杂区设置于掺杂薄膜层以形成第二PN结。通过在掺杂衬底设置有第一掺杂区形成第一PN结和/或在掺杂薄膜层设置有第二掺杂区形成第二PN结,可以等效与寄生电容额外串联电容,进而达到降低等效开关电容值的效果,有利于提高半桥电路的效率。
{Subject}: 1.一种低等效开关电容半桥集成电路结构,其特征在于,包括：掺杂衬底(100)、第一绝缘层(200)以及掺杂薄膜层(300),所述第一绝缘层(200)位于所述掺杂衬底(100)与所述掺杂薄膜层(300)之间；第一场效应管模块(400),设置于所述掺杂薄膜层(300)上；第二场效应管模块(500),设置于所述掺杂薄膜层(300)上,所述第一场效应管模块(400)的漏极与所述第二场效应管模块(500)的源极连接,所述掺杂薄膜层(300)设置有位于所述第一场效应管模块(400)与所述第二场效应管模块(500)之间的第一隔离槽(310)；第一掺杂区(110)和/或第二掺杂区(320),所述第一掺杂区(110)设置于所述掺杂衬底(100)以形成第一PN结(111),所述第一PN结(111)位于所述第一场效应管模块(400)的下方或所述第二场效应管模块(500)的下方,所述第二掺杂区(320)设置于所述掺杂薄膜层(300)以形成第二PN结(321),所述第二PN结(321)位于所述第一隔离槽(310)的一侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 同时具备照明及显示功能的集成电路结构
{Author}: 孙寒;孙雷
{Author Address}: 100015 北京市朝阳区万红西街2号5号楼二层2006
{Subsidiary Author}: 北京数字光芯集成电路设计有限公司
{Date}: 2023-10-03
{Notes}: CN116613186B
{Abstract}: 本发明公开了一种同时具备照明及显示功能的集成电路结构,所述集成电路结构包括位于同一衬底材料上的第一区域和第二区域；所述第一区域中设置有大功率的照明LED单元；所述第二区域中设置有用于投影显示的以矩阵方式排布的多个Micro-LED像素单元；所述集成电路结构还包括位于照明LED单元周围的光隔离结构,所述光隔离结构的面向照明LED单元的一侧设置有反射薄膜；所述照明LED单元和所述Micro-LED像素单元均为多层堆叠的复合半导体结构；且所述多层堆叠的复合半导体结构中相同的材料层在同一步半导体刻蚀工艺中形成。
{Subject}: 1.一种同时具备照明及显示功能的集成电路结构,其特征在于,所述集成电路结构包括位于同一衬底材料上的第一区域和第二区域；所述衬底材料是指在其之上使用各种半导体制程外延生成各种半导体层结构的承载衬底；所述第一区域中设置有大功率的照明LED单元；所述第二区域中设置有用于投影显示的以矩阵方式排布的多个Micro-LED像素单元；所述集成电路结构还包括位于照明LED单元周围的光隔离结构,所述光隔离结构的面向照明LED单元的一侧设置有反射薄膜；所述照明LED单元和所述Micro-LED像素单元均为多层堆叠的复合半导体结构；且所述多层堆叠的复合半导体结构中相同的材料层在同一步半导体刻蚀工艺中形成；所述照明LED单元的多层堆叠的复合半导体结构包括：在衬底材料上生成的金属键合层,在所述金属键合层上方叠加第一N型半导体层,所述第一N型半导体层的上方叠加第一多量子阱层,在所述第一多量子阱层的上方叠加第一P型半导体层；所述第一P型半导体层上方叠加第一蓝宝石层；使用第一绝缘层包覆所述金属键合层、第一N型半导体层、第一多量子阱层、第一型半导体层和第一蓝宝石层；所述第一P型半导体层具有凸出部,所述凸出部通过电连接件与衬底材料的第一电极触点形成导电连接；Micro-LED像素单元的多层堆叠的复合半导体结构包括：在衬底材料上叠加键合层,在所述键合层上叠加阻挡层,在所述阻挡层上叠加反射层；在所述反射层上叠加透明公共电极层,在所述透明公共电极层上方叠加第二P型半导体层,所述第二P型半导体层的上方叠加第二多量子阱层,在所述第二多量子阱层的上方叠加第二N型半导体层；在所述第二N型半导体层上方叠加第二绝缘层,所述第二绝缘层包覆所述键合层、阻挡层、反射层、透明公共电极层、第二P型半导体层、第二多量子阱层和第二N型半导体层,并且所述第二绝缘层在与第二N型半导体层的接触面上设置开口,通过所述开口暴露第二N型半导体层,在所述第二绝缘层上布置第二透明电极层,所述第二透明电极层填充所述开口,并且所述第二透明电极层与位于衬底上的电极触点形成导电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路和碳化硅外延炉控制系统
{Author}: 董其赞;向常汉;肖蕴章;陈炳安;钟国仿
{Author Address}: 518107 广东省深圳市光明区观光路3009号招商局光明科技园A3栋3楼
{Subsidiary Author}: 深圳市纳设智能装备有限公司
{Date}: 2023-09-29
{Notes}: CN219779224U
{Abstract}: 本申请提出一种集成电路和碳化硅外延炉控制系统,集成电路包括：PCB基板、PCB走线,以及与碳化硅外延炉中的工作设备相匹配的插头；插头焊接在PCB基板上,PCB走线敷设在PCB基板上；插头之间通过PCB走线电连接；插头与插头相匹配的工作设备进行信号传输。采用本申请的技术方案,将与碳化硅外延炉中的工作设备相匹配的插头集成在PCB基板上,在进行碳化硅外延炉的控制系统的装配时,直接将各个工作设备连接到集成电路上即可,利用集成电路实现各个工作设备之间的信号交互,提高了碳化硅外延炉的控制系统的装配效率。
{Subject}: 1.一种集成电路,其特征在于,包括：PCB基板、PCB走线,以及与碳化硅外延炉中的工作设备相匹配的插头；所述插头焊接在所述PCB基板上,所述PCB走线敷设在所述PCB基板上；所述插头之间通过所述PCB走线电连接；所述插头与所述插头相匹配的工作设备进行信号传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 驱动方法以及驱动电路
{Author}: 白永江;李乐;张力;陈湛
{Author Address}: 710065 陕西省西安市高新区锦业一路10号金谷融城1幢1单元9层
{Subsidiary Author}: 西安矽力杰半导体技术有限公司
{Date}: 2023-09-08
{Notes}: CN116722851A
{Abstract}: 本申请公开了一种用于氮化镓(GaN)功率管的驱动电路以及驱动方法。本实施例中技术方案在低温下提供较低的栅源电压驱动氮化镓功率管,避免过高的栅源电压导致氮化镓功率管的栅绝缘失效率增大,在高温下提供较高的栅源电压驱动氮化镓功率管,以使得氮化镓功率管的导通电阻更小,因此在不牺牲常温以及高温下氮化镓功率管的工作效率的前提下,提高了氮化镓功率管的工作可靠性。
{Subject}: 1.一种用于氮化镓(GaN)功率管的驱动方法,其特征在于,包括：在第一模式下,提供第一电压给氮化镓功率管的栅极作为驱动电压；以及在第二模式下,提供第二电压给氮化镓功率管的栅极作为驱动电压,以调节氮化镓功率管的栅源电压；其中,所述第一电压大于所述第二电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件、集成电路以及用于制作半导体器件的方法
{Author}: 刘家甫;唐龙谷;高云斌;胡朗;王欣
{Author Address}: 518043 广东省深圳市福田区香蜜湖街道香安社区安托山六路33号安托山总部大厦A座研发39层01号
{Subsidiary Author}: 华为数字能源技术有限公司
{Date}: 2023-08-25
{Notes}: CN116646387A
{Abstract}: 本申请提供一种半导体器件、集成电路以及用于制作半导体器件的方法。半导体器件包括半导体衬底。半导体衬底的一侧设置有半导体外延层。半导体外延层远离半导体衬底的一侧设置有金属层。半导体外延层远离半导体衬底的一侧具有掺杂区。金属层与掺杂区接触。掺杂区包括第一掺杂区和第二掺杂区。第一掺杂区设置于第二掺杂区靠近半导体衬底的一侧,且第一掺杂区包覆第二掺杂区。第二掺杂区包括沟槽,沟槽设置于半导体外延层远离半导体衬底的一侧表面。第一掺杂区与第二掺杂区均为P型掺杂区或N型掺杂区,且第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度。第二掺杂区的掺杂浓度可以单独调节,从而可以改善欧姆接触特性,而不影响其他区域的表面状态。
{Subject}: 1.一种半导体器件,其特征在于,包括半导体衬底,以及设置于所述半导体衬底一侧的半导体外延层和金属层,其中：所述半导体外延层远离所述半导体衬底的一侧具有掺杂区,所述掺杂区包括第一掺杂区和第二掺杂区；所述第一掺杂区设置于所述第二掺杂区靠近所述半导体衬底的一侧,且所述第一掺杂区包覆所述第二掺杂区；所述第二掺杂区包括沟槽,所述沟槽设置于所述半导体外延层远离所述半导体衬底的一侧表面；所述第一掺杂区与所述第二掺杂区均为P型掺杂区,或者所述第一掺杂区与所述第二掺杂区均为N型掺杂区；所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度；所述金属层设置于所述半导体外延层远离所述半导体衬底的一侧,并与所述掺杂区接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于第三代宽禁带半导体器件的电源输入侧整流电路
{Author}: 周祥兵;高潮;郭慧;韩佳乐;顾裕谭;汪瑞
{Author Address}: 225004 江苏省扬州市广陵区龙泉路16号
{Subsidiary Author}: 扬州江新电子有限公司
{Date}: 2023-08-25
{Notes}: CN116647135A
{Abstract}: 本发明公开了一种基于第三代宽禁带半导体器件的电源输入侧整流电路,采用两个第三代宽禁带半导体器件和两个硅基晶闸管,其中两个第三代宽禁带半导体器件共源极连接,两个硅基晶闸管共阴极连接。该电路利用了第三代宽禁带半导体器件导通电阻小、器件尺寸小的特点,同时利用了硅基晶闸管的延时可控导通功能,并使晶闸管直接将浪涌抑制电阻短路,不再需要继电器。最终使电源输入侧的整流工作损耗下降至一半以下,尺寸减小至少1/3。另外,该电路中的第三代宽禁带半导体器件还实现了自驱动功能,无需第三方供电,且正负半周自动完成转换,电路十分简单,成本低。
{Subject}: 1.一种基于第三代宽禁带半导体器件的电源输入侧整流电路,其特征在于包括：两个第三代宽禁带半导体器件Q1和Q2、控制Q1和Q2的自动控制与驱动电路、两个硅基晶闸管Q3和Q4、控制Q3和Q4的迟延控制与驱动电路、两个整流二极管D1和D2、限流电阻Rs、储能电容、交流输入、EMI滤波器；所述Q1和Q2共源极,Q1的漏级连接至Q3的阳极,Q2的漏级连接至Q4的阳极,自动控制与驱动电路分别连接至Q1的栅极和Q2的栅极,所述Q3和Q4共阴极,Q3和Q4的阴极都连接至限流电阻Rs的右侧,D1、D2的阴极并联至限流电阻Rs的左侧,D1的阳极与Q1的漏级连接,D2的阳极与Q2的漏级连接；所述储能电容一端连接到限流电阻Rs的右侧,另一端连接到Q1和Q2的源极；所述交流输入的L线和N线经EMI滤波器滤波后,分别连接到Q1的漏级和Q2的漏级；迟延控制与驱动电路分别连接到Q3和Q4的阴极；所述第三代宽禁带半导体器件为第三代宽禁带半导体功率MOSFET或HEMT。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 同时具备照明及显示功能的集成电路结构
{Author}: 孙寒;孙雷
{Author Address}: 100015 北京市朝阳区万红西街2号5号楼二层2006
{Subsidiary Author}: 北京数字光芯集成电路设计有限公司
{Date}: 2023-08-18
{Notes}: CN116613186A
{Abstract}: 本发明公开了一种同时具备照明及显示功能的集成电路结构,所述集成电路结构包括位于同一衬底材料上的第一区域和第二区域；所述第一区域中设置有大功率的照明LED单元；所述第二区域中设置有用于投影显示的以矩阵方式排布的多个Micro-LED像素单元；所述集成电路结构还包括位于照明LED单元周围的光隔离结构,所述光隔离结构的面向照明LED单元的一侧设置有反射薄膜；所述照明LED单元和所述Micro-LED像素单元均为多层堆叠的复合半导体结构；且所述多层堆叠的复合半导体结构中相同的材料层在同一步半导体刻蚀工艺中形成。
{Subject}: 1.一种同时具备照明及显示功能的集成电路结构,其特征在于,所述集成电路结构包括位于同一衬底材料上的第一区域和第二区域；所述第一区域中设置有大功率的照明LED单元；所述第二区域中设置有用于投影显示的以矩阵方式排布的多个Micro-LED像素单元；所述集成电路结构还包括位于照明LED单元周围的光隔离结构,所述光隔离结构的面向照明LED单元的一侧设置有反射薄膜；所述照明LED单元和所述Micro-LED像素单元均为多层堆叠的复合半导体结构；且所述多层堆叠的复合半导体结构中相同的材料层在同一步半导体刻蚀工艺中形成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型Si-SiC异质结隧穿MOSFET器件及其集成器件
{Author}: 孔谋夫;黄柯;高佳成;胡泽伟;陈宗棋
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2023-08-04
{Notes}: CN114512539B
{Abstract}: 本发明属于半导体器件技术领域,提供一种新型Si-SiC异质结隧穿MOSFET器件及其集成器件,用以克服传统硅基MOSFET的二级效应。本发明采用N型硅半导体区与P型碳化硅半导体区、或者N型碳化硅半导体区与P型硅半导体区之间形成的Si-SiC异质结结构,器件有效沟道为Si-SiC异质结的结面,即有效沟道长为无限短,则不存在沟道长度调制效应,有效消除二级效应,进而克服SiC中反型层迁中电子移率低的问题；同时,本发明器件结构能够实现在同一衬底上NMOS与PMOS的隔离,进而实现反相器等结构,在SiC集成电路及SiC功率集成电路领域具有广阔的应用前景。
{Subject}: 1.一种新型Si-SiC异质结隧穿MOSFET器件,包括：SiC衬底、位于SiC衬底上的NMOS；其特征在于,所述NMOS包括：相邻接的N型碳化硅半导体区与P型硅半导体区,N型碳化硅半导体区中设置有重掺杂N型半导体区、重掺杂N型半导体区上设置金属化漏极,P型硅半导体区中设置有重掺杂P型半导体区、重掺杂P型半导体区上设置金属化源极,N型碳化硅半导体区与P型硅半导体区于邻接处跨接设置金属栅极；所述金属栅极为表面栅极结构或槽型栅极结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 嵌入式集成PWM控制电路的GaN HEMT功率器件制作方法
{Author}: 徐群;朱安磊
{Author Address}: 310057 浙江省杭州市滨江区浦沿街道火炬大道581号C座1603-2室
{Subsidiary Author}: 杭州胜金微电子有限公司
{Date}: 2023-07-25
{Notes}: CN116487274A
{Abstract}: 本发明公开了嵌入式集成PWM控制电路的GaN HEMT功率器件制作方法,该GaN HEMT功率器件包括衬底、缓冲层、沟道层、势垒层、隔离槽、P型帽层,栅极、漏极、场板、源极、介质钝化层及填充在隔离槽内部的硅集成PWM控制电路,还包括用于填充隔离槽与硅集成PWM控制电路之间缝隙的介质填充层；本发明可以实现在氮化镓功率电路生产中埋入硅集成电路控制,实现氮化镓功率器件的前级驱动电路氮化镓器件完美无缝集成,有效提高系统集成度,减小封装体尺寸,有效的实现化合物半导体由单结构器件生产向集成电路生产的升级。
{Subject}: 1.嵌入式集成PWM控制电路的GaN HEMT功率器件制作方法,其特征在于,GaN HEMT功率器件包括衬底、缓冲层、沟道层、势垒层、隔离槽、P型帽层、栅极、漏极、场板、源极、介质钝化层及填充在隔离槽内部的硅集成PWM控制电路,还包括用于填充隔离槽与硅集成PWM控制电路之间缝隙的介质填充层,所述衬底为所述缓冲层、沟道层、势垒层和P型帽层由MOCVD方式形成时产生的衬底,所述缓冲层由AlGaN、GaN或AlN形成,所述沟道层由MOCVD方式沉积GaN形成作为二维电子气的沟道区使用,所述势垒层由MOCVD方式沉积AlGaN形成作为二维电子气的提供层使用,所述的隔离槽,首先通过电磁耦合等离子体刻蚀技术干法对势垒层和沟道层、缓冲层进行完全刻蚀,然后对已经刻蚀掉的所述势垒层和沟道层、缓冲层的横向相同位置的衬底层进行深槽刻蚀,最终形成隔离槽,所述P型帽层由MOCVD方式沉积P型GaN形成作为沟道夹断区以及漏极的热载流子复合中心,所述栅极由电子束蒸发Ti/Al剥离并快速退火形成,使其与正下方的P型帽层形成肖特基势垒接触作为器件的栅极使用,所述漏极、场板、源极由磁控溅射Ti/Al并快速退火,使漏极、源极与其正下方的势垒层形成欧姆接触并使场板与源极相连形成集中电场疏缓层,所述介质钝化层作为器件的保护层,是由PECVD形式淀积氮化硅形成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 混合集成电路管芯及其形成方法
{Author}: 吴宏祥;吴国铭
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-07-21
{Notes}: CN116469887A
{Abstract}: 本公开涉及混合集成电路管芯及其形成方法。在一个实施例中,一种器件包括：氮化镓器件,位于衬底上,该氮化镓器件包括电极；电介质层,位于氮化镓器件上和周围；隔离层,位于电介质层上；半导体层,位于隔离层上,该半导体层包括硅器件；通孔,延伸穿过半导体层、隔离层和电介质层,通孔电耦合并实体耦合到氮化镓器件的电极；以及互连结构,位于半导体层上,互连结构包括电耦合到通孔和硅器件的金属化图案。
{Subject}: 1.一种半导体器件,包括：氮化镓器件,位于衬底上,该氮化镓器件包括电极；电介质层,位于所述氮化镓器件上和周围；隔离层,位于所述电介质层上；半导体层,位于所述隔离层上,该半导体层包括硅器件；通孔,延伸穿过所述半导体层、所述隔离层和所述电介质层,所述通孔电耦合并实体耦合到所述氮化镓器件的电极；以及互连结构,位于所述半导体层上,所述互连结构包括电耦合到所述通孔和所述硅器件的金属化图案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成硅通孔和微流道的三维集成电路结构及制备方法
{Author}: 续朋;黄欢;张炳琦;龙福堂
{Author Address}: 510665 广东省广州市天河区中山大道西293号
{Subsidiary Author}: 广东技术师范大学
{Date}: 2023-07-14
{Notes}: CN116435274A
{Abstract}: 本发明公开了一种集成硅通孔和微流道的三维集成电路结构及制备方法。该三维集成电路结构包括由上至下依次设置的多层芯片层、热界面材料和热沉；每层芯片层均包括由上至下依次设置的后道工序层以及硅衬底；每两层芯片层之间均设置有键合层；所述多层芯片层中竖直嵌入有导热硅通孔；每层芯片层的硅衬底中均设置有等间距排布的微冷流通道,所述微冷流通道中通有冷却液。本申请在硅衬底中嵌入微冷流通道,并在微冷流通道两侧嵌入导热硅通孔,同时采用碳纳米管束作为导热硅通孔的填充材料,采用液态金属复合材料作为微冷流通道的冷却液,可以极大提升三维集成电路的散热性能。
{Subject}: 1.一种集成硅通孔和微流道的三维集成电路结构,其特征在于,包括：由上至下依次设置的多层芯片层、热界面材料和热沉；每层芯片层均包括由上至下依次设置的后道工序层以及硅衬底；每两层芯片层之间均设置有键合层；所述多层芯片层中竖直嵌入有导热硅通孔；每层芯片层的硅衬底中都均匀设置有微冷流通道,所述微冷流通道中通有冷却液。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有经改进热性能的集成电路
{Author}: 金光琇;维韦克·基肖尔昌德·阿罗拉;金宇灿
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2023-06-30
{Notes}: CN116364674A
{Abstract}: 本公开涉及具有经改进热性能的集成电路。公开一种用于功率相关应用的电子装置(100)。所述电子装置(100)包含：多层衬底(102),其包括第一金属层(112)、第二金属层(114)及安置于所述第一金属层(112)与所述第二金属层(114)之间的中间层(116)。所述第一金属层(112)划分成数个区段(118、120),其中所述数个区段(118、120)中的每一者具有第一表面(122)及图案化到所述第一表面(122)上的电路。引线框(104)附接到所述第一金属层(112)的外部,且裸片(106)附接到所述第一金属层(112)的所述数个区段(118、120)中的每一者的所述第一表面(122)。
{Subject}: 1.一种电子装置,其包括：多层衬底,其包括第一金属层、第二金属层及安置于所述第一金属层与所述第二金属层之间的中间层,所述第一金属层划分成数个区段,所述数个区段中的每一者具有第一表面及图案化到所述第一表面上的电路；引线框,其附接到所述第一金属层；以及裸片,其附接到所述第一金属层的所述数个区段中的每一者的所述第一表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: SoC芯片的高压低损耗辅助供电系统及辅助供电方法
{Author}: 雷建明;陈敦军;郭慧
{Author Address}: 215500 江苏省苏州市常熟市碧溪街道研究院路7号
{Subsidiary Author}: 苏州明源创半导体有限公司
{Date}: 2023-06-27
{Notes}: CN116345907A
{Abstract}: 本发明属于半导体和电力电子领域,涉及第三代宽禁带半导体SoC芯片的低损耗高压增压辅助供电系统,特别针对桥式结构SoC芯片。采用高压电流源电平转移与控制,先使高压变换成低压,同时采用低端电流检测法,使得运放和参考电平能够共用,电路更简单,成本低,然后采用迟滞控制法控制低压电平稳定在一个合适的范围内,还采用增压电路为SoC芯片提供模拟的辅助供电。
{Subject}: 1.一种SoC芯片的高压低损耗辅助供电系统,其特征在于包括：电平转移和控制模块,以及器件驱动供电模块；所述电平转移和控制模块包括恒流源、迟滞控制器、整流二极管D1cp,两个电容C1cp、C2cp,所述恒流源的输入端连接到SoC芯片的高端器件的漏极,输出端连接到C1cp的上端,D1cp的阳极连接到恒流源的输出端与C1cp的上端之间,设该点为P1点,D1cp的阴极连接到迟滞控制器的输入端,迟滞控制器的输出端连接恒流源并控制恒流源的开启和关闭,C2cp的上端连接到D1cp的阴极与迟滞控制器的输入端之间,设该点为P2点,下端连接到C1cp的下端且连接到SoC芯片的高端器件或低端器件的源极；所述器件驱动供电模块包括增压电路和线性稳压器LDO,P2点输出为驱动器模拟侧供电,所述增压电路为SoC芯片的驱动器模拟侧提供辅助供电,线性稳压器LDO为SoC芯片的驱动器数字侧供电,所述增压电路和线性稳压器LDO的输入端均连接到P2点,增压电路的V-(pr)信号反馈给迟滞控制器以实现迟滞控制器的同步控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 音频功放调制电路、方法、设备及计算机存储介质
{Author}: 杨健斌;邱东;辛振鹏
{Author Address}: 261199 山东省潍坊市高新区清池街道里固社区潍安路与梨园街西北角歌尔光电园二期
{Subsidiary Author}: 潍坊歌尔丹拿电子科技有限公司
{Date}: 2023-06-27
{Notes}: CN116346098A
{Abstract}: 本申请涉及信号调制领域,并公开了一种音频功放调制电路、方法、设备及计算机存储介质,电路包括依次连接的选择单元、调制单元、驱动信号发生单元、包括宽禁带半导体晶体管的功率输出单元、低通滤波单元,低通滤波单元连接负载,功率输出单元和调制单元连接反馈单元；选择单元选择调制方式,调制单元通过接收待调制信号并基于调制方式和反馈信号得到脉冲调制信号,驱动信号发生单元根据脉冲调制信号确定驱动信号,功率输出单元根据驱动信号和脉冲调制信号得到功率输出信号,低通滤波单元对功率输出信号滤波得到负载驱动信号,反馈单元根据功率输出信号确定反馈信号。本申请有效抑制了功率晶体管的功耗和发热,实现了音频功放调制的小型化发展。
{Subject}: 1.一种音频功放调制电路,其特征在于,所述音频功放调制电路包括调制单元、驱动信号发生单元、功率输出单元、低通滤波单元、反馈单元和选择单元；所述调制单元的调制输出端、所述驱动信号发生单元、所述功率输出单元和所述低通滤波单元依次连接,所述低通滤波单元的输出端与负载连接,所述功率输出单元的输出端与所述反馈单元的输入端连接,所述反馈单元的输出端与所述调制单元的反馈端连接,所述选择单元与所述调制单元的输入端连接,其中,所述功率输出单元的功放晶体管包括宽禁带半导体晶体管；所述选择单元用于选择所述调制单元的调制方式,所述调制单元用于接收待调制信号和反馈信号,并基于所述调制方式和所述反馈信号对所述待调制信号进行脉冲调制得到脉冲调制信号,所述驱动信号发生单元用于根据所述脉冲调制信号确定驱动信号,所述功率输出单元用于根据所述驱动信号对所述脉冲调制信号进行功率放大得到功率输出信号,所述低通滤波单元用于对所述功率输出信号进行滤波得到负载驱动信号,其中,所述反馈单元用于根据功率输出信号确定所述反馈信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电源输入侧整流及浪涌抑制电路
{Author}: 喻晶;徐亮;缪冬青;裴风铖;游海帆;王蕊
{Author Address}: 226400 江苏省南通市如东县河口镇中天工业园区
{Subsidiary Author}: 中天宽带技术有限公司
{Date}: 2023-06-23
{Notes}: CN116317637A
{Abstract}: 本发明涉及一种新型宽禁带半导体器件的电路应用,包含桥式整流电路和浪涌抑制电路。该桥式整流电路采用四个第三代宽禁带半导体器件替代传统的四个硅基二极管,其中两个器件共源极连接,两个器件共漏极连接。该电路利用了第三代宽禁带半导体器件导通电阻小、器件尺寸小的特点,同时利用了该型器件对驱动能力要求低的特点,共漏极器件采用交流输入直接驱动的解决方案,并且通过桥式驱动电路使正负半周自动完成转换。浪涌抑制电路则是通过共漏极器件延迟导通,直接将浪涌抑制电阻短路。最终电源输入侧的整流工作损耗下降至一半以下,尺寸减小至少1/3,且不再需要继电器。该电路简单、集成度高、成本低。
{Subject}: 1.一种电源输入侧整流及浪涌抑制电路,其特征在于包括：四个第三代宽禁带半导体器件Q1、Q2、Q3和Q4,控制Q1和Q2的同步自驱电路,控制Q3和Q4的延迟控制与驱动电路,辅助整流桥,限流电阻和储能电容,交流输入以及EMI滤波模块；交流输入信号的L线和N线经EMI滤波器滤波后,连接到辅助整流桥,所述Q1和Q2共源极并接地,Q1的漏极连接到Q3的源极,Q2的漏极连接到Q4的源极,同步自驱电路接滤波后的N线,Q1的同步自驱电路连接Q1的栅极和源极以驱动控制Q1,Q2的同步自驱电路连接Q2的栅极和源极以驱动控制Q2；所述Q3和Q4共漏极,并连接到限流电阻Rs的右侧,延迟控制与驱动电路分别连接Q3和Q4的栅极以驱动控制Q3和Q4,辅助整流桥对应于L线的输出连接到限流电阻Rs的左侧,对应于N线的输出连接到Q1、Q2的源极并接地,所述储能电容一端连接限流电阻Rs的右侧,另一端连接到Q1、Q2的源极并接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种化合物半导体集成电路隔离方法
{Author}: 刘新科;钟泽;黄双武;贺威;王新中;黎晓华
{Author Address}: 518000 广东省深圳市南山区南海大道3688号
{Subsidiary Author}: 深圳大学
{Date}: 2023-05-30
{Notes}: CN116190228A
{Abstract}: 本发明实施例公开了一种化合物半导体集成电路隔离方法,包括：在衬底上规划活性区和隔离区后生长成核层,采用光刻法在活性区覆盖光刻胶掩膜,并采用物理或化学方法在隔离区沉积外延层,其中,光刻胶厚度不低于隔离区厚度,隔离区外延层与衬底均具有相同的p型导电特性；去除活性区的光刻胶露出活性区的成核层表面,并依次生长n型导电性的缓冲层、沟道层、势垒层以及p-GaN层以使隔离区和活性区之间因半导体电性分别为p/n型形成耗尽层起到隔离作用；刻蚀p-GaN形成栅极区,并沉积金属电极,在表面沉积电介质,进行平坦化后将电极连接形成集成电路。由于衬底上外延的p型隔离区于GaN体系的n型活性区可以形成耗尽区,增强隔离效果,实现整个外延层直至衬底区域的隔离。
{Subject}: 1.一种化合物半导体集成电路隔离方法,其特征在于,包括：在衬底上规划活性区和隔离区后生长成核层,采用光刻法在活性区覆盖光刻胶掩膜,并采用物理或化学方法在隔离区沉积外延层,其中,光刻胶厚度不低于隔离区厚度,隔离区外延层与衬底均具有相同的p型导电特性；去除活性区的光刻胶露出活性区的成核层表面,并依次生长n型导电性的缓冲层、沟道层、势垒层以及p-GaN层以使隔离区和活性区之间因半导体电性分别为p/n型形成耗尽层起到隔离作用；刻蚀p-GaN形成栅极区,并沉积金属电极,在表面沉积电介质,进行平坦化后将电极连接形成集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种宽色域LED集成电路的多色光模块结构
{Author}: 彭勃;曹志斌;陈泽
{Author Address}: 523000 广东省东莞市常平镇卢屋三联路159号时代智睿科技2栋201室
{Subsidiary Author}: 广东索亮智慧科技有限公司
{Date}: 2023-05-26
{Notes}: CN219085976U
{Abstract}: 本实用新型公开了一种宽色域LED集成电路的多色光模块结构,包括散热金属基板布,散热金属基板布上设置有发光区,发光区最外沿环绕设置有绿光模组,发光区内沿环绕设置有红光模组,发光区中部外表面分别设置有白光模组、黄光模组和蓝光模组,本实用新型由于直接采用蓝宝石衬底氮化镓芯片波长520nm发光模块加硅衬底砷化镓620nm发光模块,且添加蓝宝石衬底氮化镓芯片波长450nm发光模块添加不同的稀土元素氮化物红色荧光粉+镥铝石榴化物,形成与蓝宝石衬底生长出的氮化镓芯片波长450nm形成互补激发出黑体色温的不同颜色,实现宽域宽色的覆盖,从而形成LED集成电路多色光模块的实现,从而满足人们对多种光色的需求以及特殊领域的应用。
{Subject}: 1.一种宽色域LED集成电路的多色光模块结构,包括散热金属基板布(1),其特征在于,所述散热金属基板布(1)上设置有发光区(2),所述发光区(2)最外沿环绕设置有绿光模组(3),所述发光区(2)内沿环绕设置有红光模组(4),所述发光区(2)中部外表面分别设置有白光模组(5)、黄光模组(6)和蓝光模组(7)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 外延级氮化物器件单片异构集成电路及其制作方法
{Author}: 薛军帅;李天浩;吴冠霖;姚佳佳;袁金渊;李泽辉;郭壮;张进成;郝跃
{Author Address}: 710071 陕西省西安市太白南路2号
{Subsidiary Author}: 西安电子科技大学
{Date}: 2023-04-21
{Notes}: CN115996623A
{Abstract}: 本发明公开了一种外延级氮化物器件单片异构集成电路,主要解决现有声表面波器件工作频段不易调控且难与高电子迁移率晶体管外延异构集成的问题。其自下而上包括衬底、成核层、沟道层、插入层、势垒层、极化层,叉指电极与其下方对应的极化层构成氮化物声表面波器件；源、漏电极与沟道层、插入层、势垒层、栅电极及栅电极下方对应的极化层构成氮化物高电子迁移率晶体管；该声表面波器件位于晶体管栅源导通区,两者共用极化层且通过叉指电极与栅电极和源电极之间填充的钝化层隔离。本发明通过调节高电子迁移率晶体管二维电子气浓度来调控声表面波器件的工作频段和带宽,易实现氮化物器件单片外延集成和异构铁电集成,可用于滤波-微波射频前端系统。
{Subject}: 1.一种外延级氮化物器件单片异构集成电路,其特征在于：自下而上包括衬底(1)、成核层(2)、沟道层(3)、插入层(4)、势垒层(5)、极化层(6),极化层(6)上部设置有栅电极和叉指电极；所述叉指电极与其下方对应的极化层(6)构成氮化物声表面波器件；所述沟道层(3)至势垒层(5)的欧姆接触区上设置源电极和漏电极,该源、漏电极与沟道层(3)、插入层(4)、势垒层(5)、栅电极及栅电极下方对应的极化层(6)构成氮化物高电子迁移率晶体管；所述氮化物声表面波器件设置在氮化物高电子迁移率晶体管栅源导通区的势垒层(5)上,且叉指电极分别与栅电极和源电极之间填充有钝化层(7),以实现对这两个器件的隔离,通过调节高电子迁移率晶体管的二维电子气浓度实现对声表面波器件工作频段、带宽和边带抑制比的调控。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 碳化硅异质外延功率集成电路工艺方法
{Author}: 王珏;王紫石;刘立;盛况
{Author Address}: 310015 浙江省杭州市拱墅区湖州街51号
{Subsidiary Author}: 浙大城市学院
{Date}: 2023-04-04
{Notes}: CN115910931A
{Abstract}: 本发明涉及碳化硅异质外延功率集成电路工艺方法,包括：将碳化硅高压LDMOS和硅低压CMOS集成在同一片碳化硅衬底之上。该工艺方法得到的器件结构中,高压LDMOS和低压CMOS由隔离槽进行隔离,高压LDMOS结构于碳化硅N-外延层当中形成,而低压CMOS于碳化硅N-外延层之上的硅P-外延层当中形成。本发明的有益效果是：本发明将碳化硅高压LDMOS和硅低压CMOS集成在同一片衬底之上,可以减小由多个封装引起的寄生参数,并且热稳定性较高,碳化硅高压LDMOS的沟道迁移率较好。
{Subject}: 1.碳化硅异质外延功率集成电路工艺方法,其特征在于,包括：S1、提供碳化硅N型衬底,并在所述碳化硅N型衬底上形成碳化硅N型外延；S2、采用离子注入工艺在所述碳化硅N型外延当中形成碳化硅LDMOS的P阱、体区、源区和漏区；S3、采用外延生长工艺在所述碳化硅N型外延表面生长硅P型外延；所述硅P型外延分为碳化硅LDMOS部分硅P型外延和硅CMOS部分硅P型外延；S4、刻蚀碳化硅LDMOS部分硅P型外延,保留一层薄硅膜；S5、采用离子注入工艺在硅CMOS部分硅P型外延形成硅CMOS的N阱、体区、源区和漏区；S6、采用热氧化工艺氧化所述薄硅膜和所述硅CMOS部分硅P型外延,作为碳化硅LDMOS以及硅CMOS器件的栅极氧化层；S7、在碳化硅LDMOS的栅极氧化层靠近硅CMOS部分硅P型外延的一端和下方的N型外延进行刻蚀,形成隔离槽,并在所述隔离槽中填充绝缘物；S8、将LPCVD淀积原位掺杂的多晶硅作为碳化硅LDMOS以及硅CMOS器件的栅极；S9、在碳化硅LDMOS以及硅CMOS的有源区之上形成欧姆接触,所述有源区包括体区、源区和漏区。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其测试方法和系统
{Author}: 赖昱安;陈建宏;谢正祥
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2023-03-28
{Notes}: CN115856565A
{Abstract}: 本发明的实施例提供了一种集成电路包括基于一种或多种III-V族化合物材料形成的第一电路,第一电路被配置为以第一电压范围工作。该集成电路包括同样基于一种或多种III-V族化合物材料形成的第二电路,第二电路可操作地连接至第一电路并且被配置为以第二电压范围工作,其中,第二电压范围显著高于第一电压范围。集成电路包括连接至第一电路的一组第一测试端子。该集成电路包括连接至第二电路的一组第二测试端子。分别施加至一组第一测试端子和一组第二测试端子的测试信号彼此独立。本发明的实施例还提供了用于测试集成电路的方法和系统。
{Subject}: 1.一种集成电路,包括：第一电路,基于一种或多种III-V族化合物材料形成,被配置为以第一电压范围工作；第二电路,同样基于所述一种或多种III-V族化合物材料形成,可操作地连接至所述第一电路且被配置为以第二电压范围工作,其中,所述第二电压范围显著高于所述第一电压范围；一组第一测试端子,与所述第一电路连接；以及一组第二测试端子,与所述第二电路连接；其中,分别施加至所述一组第一测试端子和所述一组第二测试端子的测试信号彼此独立。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构
{Author}: 戴永民;周金桃;李安
{Author Address}: 255000 山东省淄博市张店区张柳路(淄博科技工业园东南角)
{Subsidiary Author}: 淄博美林电子有限公司
{Date}: 2023-03-24
{Notes}: CN114724960B
{Abstract}: 本发明涉及一种基于复合铜基板结构的功率模块的封装工艺及其复合铜基板结构,属于半导体器件制造领域。复合铜基板包括从下到上依次设置的铜基板、绝缘层和金属基层,铜基板、绝缘层和金属基层通过高导热胶粘结压合为一体,金属基层的上表面设置有激光蚀刻的电路结构块,封装工艺为在复合铜基板的电路结构块上均匀涂抹焊膏,将碳化硅芯片通过焊膏焊接在金属基层的电路结构块上,然后将碳化硅芯片的电极与电路结构块通过铝线键合,最后进行塑封成型。本发明简化了工艺流程,提高了生产效率,降低了生产成本,提高了产品的散热性能。
{Subject}: 1.一种基于复合铜基板结构功率模块的封装工艺,其特征在于：包括以下步骤：(1)将铜基板(1)、绝缘层(2)和金属基层(3)通过高导热胶粘结压合为一体,并在金属基层(3)的上部通过激光蚀刻出电路结构块；(2)将焊膏均匀刷在复合铜基板的金属基层(3)的电路结构块上,得到焊膏焊接层(4)；(3)将碳化硅芯片(5)放置到复合铜基板上部的焊膏焊接层(4)上；(4)将黏着碳化硅芯片(5)的复合铜基板放入真空焊接炉冷却区中,抽真空到3mbar-10mbar时再充氮气,以3℃/s-10℃/s的速度升温至150℃-170℃后保温2min-3min；然后,再将其转移到加热区,加热区升温至180℃-190℃后保温1min-5min,再升温至220℃-280℃,抽真空充氮气至1bar-3bar保持1min-3min,最后再将其转移至冷却区,以1℃/s-5℃/s的速度进行冷却至100℃-150℃,完成碳化硅芯片(5)和复合铜基板的焊接；(5)将碳化硅芯片(5)的电极和复合铜基板的金属基层(3)上的电路结构块通过铝线键合；(6)将完成铝线键合的模块通过塑封壳体进行密封,然后抽真空后将硅凝胶注入到塑封壳体内并烘烤固化,完成塑封成型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的晶圆级封装结构
{Author}: 赵楚生;杨晓曼;李妙媛;赵宏贵;蔡加林
{Author Address}: 518000 广东省深圳市福田区园岭街道鹏盛社区八卦二路八卦岭工业区615栋801
{Subsidiary Author}: 深圳市安信泰科技有限公司
{Date}: 2023-03-24
{Notes}: CN218730892U
{Abstract}: 本实用新型公开了一种集成电路的晶圆级封装结构,包括封装结构组件,封装结构组件包括晶圆片组件,晶圆片组件一侧外壁上设置有封装层,晶圆片组件包括晶圆片,晶圆片内部开设有腔道,晶圆片顶部外壁上开设有若干个嵌入槽,且嵌入槽与腔道相互连通,嵌入槽内部嵌入有芯片电路板,且芯片电路板侧面外壁靠近底部处开设有呈等距离结构分布的卡槽,晶圆片顶部外壁一侧开设有与腔道相互连通的注料孔。本实用新型在将芯片电路板嵌入在嵌入槽后,可以通过注料孔向腔道内部注入固定胶,使得固定胶流入嵌入槽对芯片电路板底端进行固定处理,相较于原有焊接方式,可以大大提高晶圆片与集成电路芯片之间的组装效率。
{Subject}: 1.一种集成电路的晶圆级封装结构,包括封装结构组件(1),其特征在于,所述封装结构组件(1)包括晶圆片组件(2),所述晶圆片组件(2)一侧外壁上设置有封装层(3),所述晶圆片组件(2)包括晶圆片(4),所述晶圆片(4)内部开设有腔道(5),所述晶圆片(4)顶部外壁上开设有若干个嵌入槽(6),且嵌入槽(6)与腔道(5)相互连通,所述嵌入槽(6)内部嵌入有芯片电路板(8),且芯片电路板(8)侧面外壁靠近底部处开设有呈等距离结构分布的卡槽(10),所述晶圆片(4)顶部外壁一侧开设有与腔道(5)相互连通的注料孔(12),且腔道(5)内部填充有与芯片电路板(8)相互接触的固定胶(13)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种氮化镓宽带有源输入匹配网络
{Author}: 高怀;王锋;丁杰
{Author Address}: 215123 江苏省苏州市工业园区林泉街399号
{Subsidiary Author}: 苏州英诺迅科技股份有限公司
{Date}: 2023-03-24
{Notes}: CN218734210U
{Abstract}: 本实用新型公开了一种氮化镓宽带有源输入匹配网络,包括晶体管Q1和晶体管Q2组成的达林顿电路,还包括LC匹配网络、移相网络N1、N2、N3、反馈控制网络、有源移相网络；LC匹配网络连接于晶体管Q1和射频输入端口RFin之间；晶体管Q1的输出端经过移相网络N2与晶体管Q2的输出端连接于A点；晶体管Q2的反向传输信号依次经有源移相网络、反馈控制网络和移相网络N3后进入氮化镓器件；氮化镓器件的反向传输信号依次经移相网络N3、反馈控制网络和移相网络N1后进入晶体管Q1的输入端。本实用新型可以兼顾超宽带的输入匹配和氮化镓驱动级电路的功能,同时提高氮化镓器件在超宽带工作频段内小信号增益和大信号增益的平坦度。
{Subject}: 1.一种氮化镓宽带有源输入匹配网络,包括晶体管Q1和晶体管Q2组成的达林顿电路,其特征在于,还包括LC匹配网络、移相网络N1、N2、N3、反馈控制网络、有源移相网络,其中：LC匹配网络连接于晶体管Q1和射频输入端口RFin之间；晶体管Q1的输出端经过移相网络N2与晶体管Q2的输出端连接于A点；A点通过移相网络N3连接氮化镓器件的信号输入端；晶体管Q2的反向传输信号依次经有源移相网络、反馈控制网络和移相网络N3后进入氮化镓器件；氮化镓器件的反向传输信号依次经移相网络N3、反馈控制网络和移相网络N1后进入晶体管Q1的输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路制造用的硬掩膜结构以及集成电路器件制造方法
{Author}: 杨涛;李俊杰;贺晓彬;高建峰;韦亚一;戴博伟;王文武
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2023-02-03
{Notes}: CN115692179A
{Abstract}: 本公开提供一种集成电路制造用的硬掩膜结构以及集成电路器件制造方法,涉及芯片制造过程中的图形转移技术领域。该硬掩膜结构包括自上而下叠置的第一硬掩膜层和第二硬掩膜层,其中：所述第一硬掩膜层表面用于形成贵金属,并作为图形转移牺牲层,所述第二硬掩膜层作为保护层,用于对待转移的图形材料进行刻蚀；所述第一硬掩膜层和第二硬掩膜层采用不同的材料,且均耐受去除所述贵金属的强氧化性化学液腐蚀；所述第二硬掩膜层耐受湿法腐蚀去除所述第一硬掩膜层的化学液腐蚀,且保证对所述第一硬掩膜层具有预设的腐蚀速率选择比。本公开可以避免贵金属离子对器件的杀伤,使贵金属薄膜可用于大规模集成电路的制造。
{Subject}: 1.一种集成电路制造用的硬掩膜结构,其特征在于,包括自上而下叠置的第一硬掩膜层和第二硬掩膜层,其中：所述第一硬掩膜层表面用于形成贵金属,并作为图形转移牺牲层,所述第二硬掩膜层作为保护层,用于对待转移的图形材料进行刻蚀；所述第一硬掩膜层和第二硬掩膜层采用不同的材料,且均耐受去除所述贵金属的强氧化性化学液腐蚀；所述第二硬掩膜层耐受湿法腐蚀去除所述第一硬掩膜层的化学液腐蚀,且保证对所述第一硬掩膜层具有预设的腐蚀速率选择比；其中,所述贵金属包括金、银、钌、铑、钯、锇、铱、铂中的一种或多种薄膜组合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种氮化镓宽带有源输入匹配网络
{Author}: 高怀;田婷;丁杰
{Author Address}: 215123 江苏省苏州市工业园区林泉街399号
{Subsidiary Author}: 苏州英诺迅科技股份有限公司
{Date}: 2023-01-13
{Notes}: CN115603675A
{Abstract}: 本发明公开了一种氮化镓宽带有源输入匹配网络,包括晶体管Q1和晶体管Q2组成的达林顿电路,还包括LC匹配网络、移相网络N1、N2、N3、反馈控制网络、有源移相网络；LC匹配网络连接于晶体管Q1和射频输入端口RFin之间；晶体管Q1的输出端经过移相网络N2与晶体管Q2的输出端连接于A点；晶体管Q2的反向传输信号依次经有源移相网络、反馈控制网络和移相网络N3后进入氮化镓器件；氮化镓器件的反向传输信号依次经移相网络N3、反馈控制网络和移相网络N1后进入晶体管Q1的输入端。本发明可以兼顾超宽带的输入匹配和氮化镓驱动级电路的功能,同时提高氮化镓器件在超宽带工作频段内小信号增益和大信号增益的平坦度。
{Subject}: 1.一种氮化镓宽带有源输入匹配网络,包括晶体管Q1和晶体管Q2组成的达林顿电路,其特征在于,还包括LC匹配网络、移相网络N1、N2、N3、反馈控制网络、有源移相网络,其中：LC匹配网络连接于晶体管Q1和射频输入端口RFin之间；晶体管Q1的输出端经过移相网络N2与晶体管Q2的输出端连接于A点；A点通过移相网络N3连接氮化镓器件的信号输入端；晶体管Q2的反向传输信号依次经有源移相网络、反馈控制网络和移相网络N3后进入氮化镓器件；氮化镓器件的反向传输信号依次经移相网络N3、反馈控制网络和移相网络N1后进入晶体管Q1的输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 氮化镓功率器件的制作方法、器件以及集成电路
{Author}: 王路宇;张鹏浩;徐敏;潘茂林;王强;樊蓉;杨妍楠;谢欣灵;徐赛生;王晨;张卫
{Author Address}: 200433 上海市杨浦区邯郸路220号
{Subsidiary Author}: 复旦大学
{Date}: 2022-12-30
{Notes}: CN115547830A
{Abstract}: 本发明提供了一种氮化镓集成电路的制作方法,该方法包括：提供一衬底；在衬底上沿远离所述衬底的方向依次形成沟道层和势垒层；在势垒层表面沉积硬掩模；刻蚀硬掩模以在硬掩模上形成开孔；在开孔内外延p-GaN层；在势垒层表面分别沉积金属材料并退火以形成源极和漏极；形成p-GaN栅极；在p-GaN栅极的顶端沉积钝化层；形成源极金属互连层与金属场板；源极金属互连层形成于源极的顶端,金属场板形成于p-GaN栅极的顶端的钝化层的表面；金属场板与源极金属互连层连接；形成漏极金属互连层与栅极金属互连层。本发明提供的技术方案,通过选取外延p-GaN的方法,有效避免了p-GaN层的刻蚀工艺导致器件损伤的问题,实现了提升器件输出电流、降低动态导通电阻及提高功率管及栅驱动单元的可靠性的效果。
{Subject}: 1.一种氮化镓功率器件的制作方法,其特征在于,该方法包括：提供一衬底；在所述衬底上沿远离所述衬底的方向依次形成沟道层和势垒层；在所述势垒层表面沉积硬掩模；刻蚀所述硬掩模以在所述硬掩模上形成开孔；在所述开孔内形成p-GaN层；在所述p-GaN层的沿第一方向的两侧的所述势垒层表面分别沉积金属材料并退火以形成源极和漏极；形成p-GaN栅极；所述p-GaN栅极包括所述p-GaN层以及在所述p-GaN层顶端形成的栅金属层；在所述p-GaN栅极的顶端沉积钝化层；形成源极金属互连层与金属场板；所述源极金属互连层形成于所述源极的顶端,所述金属场板形成于所述p-GaN栅极的顶端的所述钝化层的表面；所述金属场板与所述源极金属互连层连接；形成漏极金属互连层与栅极金属互连层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带有负压驱动模块的常开型氮化镓功率器件集成电路
{Author}: 王路宇;张鹏浩;徐敏;潘茂林;王强;杨妍楠;樊蓉;谢欣灵;徐赛生;王晨;张卫
{Author Address}: 200433 上海市杨浦区邯郸路220号
{Subsidiary Author}: 复旦大学
{Date}: 2022-12-30
{Notes}: CN115548013A
{Abstract}: 本发明提供了一种带有负压驱动模块的常开型氮化镓功率器件集成电路,包括：衬底；形成在所述衬底上第三区域的常开型氮化镓功率器件和第一区域与第二区域的负压驱动模块；其中,所述负压驱动模块用于保持所述常开型氮化镓功率器件在非工作状态时关断。解决了如何减少常开型氮化镓功率器件和负压驱动模块之间因互连线或导线而产生的寄生电感的问题。实现了提高常开型氮化镓功率器件和负压驱动模块的可靠性的技术效果。
{Subject}: 1.一种带有负压驱动模块的常开型氮化镓功率器件集成电路,其特征在于,包括：衬底；形成在所述衬底上第三区域的常开型氮化镓功率器件和第一区域与第二区域的负压驱动模块；其中,所述负压驱动模块用于保持所述常开型氮化镓功率器件在非工作状态时关断。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 氮化镓晶体管器件及氮化镓单片微波集成电路
{Author}: 王晶晶;张辉;谭杰利
{Author Address}: 361000 福建省厦门市同安区洪塘镇民安大道753-799号
{Subsidiary Author}: 厦门市三安集成电路有限公司
{Date}: 2022-12-30
{Notes}: CN218182196U
{Abstract}: 本实用新型公开了一种氮化镓晶体管器件及氮化镓单片微波集成电路,通过在器件隔离区上开设有从顶部钝化层向下延伸的凹槽,凹槽的底部位置对应在异质结与衬底之间,并在凹槽内设有散热层,散热层可采用金刚石等具有优异散热性能的绝缘材料。二维电子气区域作为主要的发热源,该散热层设在二维电子气周围能够将热量有效传导出来,散热层还覆盖在器件区和器件隔离区上方的顶部钝化层上将热量与空气进行热交换,实现良好的散热效果,提升器件的功率密度,能够避免氮化镓晶体管器件及单片微波集成电路在高功率密度下的热积累效应,有效提高器件的可靠性和稳定性。
{Subject}: 1.一种氮化镓晶体管器件,其特征在于：包括衬底,所述衬底上设有器件区和器件隔离区,所述器件区上设有晶体管结构,所述晶体管结构包括由下至上设置的沟道层、势垒层、源漏栅电极结构,所述沟道层和势垒层之间设有异质结,所述器件区的晶体管结构和所述器件隔离区上方设有顶部钝化层,所述器件隔离区上开设有从所述顶部钝化层向下延伸的凹槽,所述凹槽的底部位置对应在所述异质结与所述衬底之间,所述凹槽内设有散热层,并覆盖在所述器件区和器件隔离区上方的所述顶部钝化层上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种碳化硅晶圆双面研磨中双面去除量的测定方法及应用
{Author}: 冯玉冰;马宁;王胜;顾仁军;汪世峰;胡俊锋;严芹
{Author Address}: 230000 安徽省合肥市长丰县双凤工业区双凤路598号
{Subsidiary Author}: 合肥露笑半导体材料有限公司
{Date}: 2022-12-23
{Notes}: CN115513080A
{Abstract}: 本发明涉及一种碳化硅晶圆双面研磨中双面去除量的测定方法及应用。其中,测定方法,包括下述步骤：(1)待测碳化硅晶圆切割片,进行大角度倒边,所述的大角度大于40°；(2)测量倒边后的碳化硅晶圆片的双面倒边弧对应弦长度值；(3)倒边后的碳化硅晶圆片在双面研磨设备上,进行晶圆双面研磨加工；(4)双面研磨工艺完成后,取下研磨晶圆片,测量研磨后的双面倒边弧对应弦长度值；(5)根据双面研磨前后倒边弧对应弦长度值,准确计算晶圆双面去除量。
{Subject}: 1.一种碳化硅晶圆双面研磨中双面去除量的测定方法,其特征在于,包括下述步骤：(1)待测碳化硅晶圆切割片,进行大角度倒边,所述的大角度大于40°；(2)测量倒边后的碳化硅晶圆片的双面倒边弧对应弦长度值；(3)倒边后的碳化硅晶圆片在双面研磨设备上,进行晶圆双面研磨加工；(4)双面研磨工艺完成后,取下研磨晶圆片,测量研磨后的双面倒边弧对应弦长度值；(5)根据双面研磨前后倒边弧对应弦长度值,准确计算晶圆双面去除量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种单面发光的CSP LED的封装工艺
{Author}: 郭政伟;肖浩;滕翼龙;刘娟;包优赈;邱猛
{Author Address}: 510000 广东省广州市黄埔区开源大道11号A4栋201室
{Subsidiary Author}: 硅能光电半导体(广州)有限公司
{Date}: 2022-11-01
{Notes}: CN115274981A
{Abstract}: 本发明公开一种单面发光的CSP LED的封装工艺,包括以下步骤：提供晶圆片,所述晶圆片包括若干个顶面带有电极的LED正装芯片,在所述电极上种植导电柱；在所述LED正装芯片的顶面覆盖一层高导热高反射层,所述高导热高反射层将所述LED正装芯片顶面未种植所述导电柱的区域覆盖；将所述导电柱进行热压；切割所述晶圆片,倒膜得到单颗的LED倒装结构芯片；提供置晶板,在所述置晶板表面贴附一层荧光膜,将所述LED倒装结构芯片固晶于所述荧光膜上；在相邻的所述LED倒装结构芯片设置反光层,所述反光层将相邻的所述LED倒装结构芯片之间的间隙填充且与所述高导热高反射层连接；在相邻的所述LED倒装结构芯片之间进行切割,倒膜得到单颗单面发光的CSP LED的产品。
{Subject}: 1.一种单面发光的CSP LED的封装工艺,其特征在于,包括以下步骤：S1：提供晶圆片,所述晶圆片包括若干个顶面带有电极的LED正装芯片,在所述LED正装芯片的电极上种植导电柱；S2：在所述LED正装芯片的顶面覆盖一层高度低于所述导电柱的高导热高反射层,所述高导热高反射层将所述LED正装芯片顶面未种植所述导电柱的区域覆盖；S3：将所述导电柱凸出于所述高导热高反射层的部分热压成扁平状,使得所述导电柱至少将所述高导热高反射层顶面的部分覆盖；S4：在相邻的所述LED正装芯片之间进行切割,倒膜得到单颗的LED倒装结构芯片；S5：提供置晶板,在所述置晶板表面贴附一层荧光膜,将制作好的多颗所述LED倒装结构芯片电极朝上间隔固晶于所述荧光膜上；S6：在相邻的所述LED倒装结构芯片之间喷射反光胶,形成反光层,所述反光层将相邻的所述LED倒装结构芯片之间的间隙填充且与所述高导热高反射层连接成一个整体；S7：在相邻的所述LED倒装结构芯片之间进行切割,倒膜得到单颗单面发光的CSP LED。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备
{Author}: 刘志宏;冯时;徐美;李凯;邢伟川;周瑾;杨伟涛;危虎;张进成;郝跃
{Author Address}: 510555 广东省广州市黄埔区中新知识城海丝中心B5、B6、B7栋
{Subsidiary Author}: 西安电子科技大学广州研究院;西安电子科技大学
{Date}: 2022-10-04
{Notes}: CN115148734A
{Abstract}: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路,自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料,衬底层上方为缓冲层,分为左右两个部分,左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层,势垒层上方为氮化镓晶体管和砷化镓晶体管的电极,衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成,有效减少低噪声放大器和功率放大器之间的寄生效应,改善电路高频性能,并且可以减少芯片面积,降低成本,增加散热。
{Subject}: 1.砷化镓低噪声放大器和氮化镓功率放大器单片集成电路,其特征在于,包括衬底(1),在衬底(1)上设置有相互隔离的三族氮化物体系和三族砷化物体系；所述三族氮化物体系包括自下而上的三族氮化物复合缓冲层(21)、三族氮化物沟道层(31)和三族氮化物势垒层(41)；所述三族砷化物体系包括自下而上的三族砷化物缓冲层(22)、三族砷化物沟道层(32)和三族砷化物势垒层(42)；所述三族氮化物沟道层(31)与三族氮化物势垒层(41)之间形成异质结,并由极化效应在异质结界面的三族氮化物沟道层(31)一侧形成三族氮化物二维电子气沟道；在所述三族氮化物势垒层(41)上设置有氮化镓晶体管源电极(5)、氮化镓晶体管漏电极(6)和氮化镓晶体管栅电极(7),所述氮化镓晶体管源电极(5)和氮化镓晶体管漏电极(6)均与所述三族氮化物二维电子气沟道形成欧姆接触；所述氮化镓晶体管栅电极(7)控制所述三族氮化物二维电子气沟道的形成和关断；所述三族砷化物沟道层(32)与三族砷化物势垒层(42)之间形成异质结,并由调制掺杂在异质结界面的三族砷化物沟道层(32)一侧形成三族砷化物二维电子气沟道；在所述三族砷化物势垒层(42)上设置有砷化镓晶体管源电极(8)、砷化镓晶体管漏电极(9)和砷化镓晶体管栅电极(10)；所述砷化镓晶体管源电极(8)和砷化镓晶体管漏电极(9)均与所述三族砷化物二维电子气沟道形成欧姆接触；所述砷化镓晶体管栅电极(10)控制所述三族砷化物二维电子气沟道的形成和关断；集成电路中低噪声放大器以砷化镓晶体管实现；功率放大器以氮化镓晶体管实现。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 外延结构、P型晶体管、集成电路以及电源管理芯片
{Author}: 化梦媛;陈俊廷
{Author Address}: 518055 广东省深圳市南山区桃源街道学苑大道1088号
{Subsidiary Author}: 南方科技大学
{Date}: 2022-09-06
{Notes}: CN115020469A
{Abstract}: 本发明公开了一种外延结构、P型晶体管、集成电路以及电源管理芯片,其中外延结构包括基体以及在基体上形成的垂直堆叠结构,所述垂直堆叠结构包括依次层叠的第一P型区、P型沟道区以及第二P型区,所述第二P型区的一侧表面与所述基体的一侧表面接触；通过上述垂直堆叠的第一P型区、P型沟道区以及第二P型区的外延结构中,P型沟道区可以在不受光刻工艺的限制下,将沟道长度锐减至纳米范围。此外还可以通过调节P型沟道区掺杂浓度,实现对具有上述外延结构的常关型P型晶体管阈值电压的自由调控。
{Subject}: 1.一种外延结构,其特征在于,包括基体以及在基体上形成的垂直堆叠结构,所述垂直堆叠结构包括依次层叠的第一P型区、P型沟道区以及第二P型区,所述第一P型区的一侧表面与所述基体的一侧表面接触；其中,所述第一P型区包括至少一层第一P型层,所述P型沟道区包括至少一层P型沟道层,所述第二P型区包括至少一层第二P型层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高压碳化硅芯片的封装结构及其制备方法
{Author}: 姚鹏;李现兵;杨同同;岳瑞峰;王燕
{Author Address}: 100084 北京市海淀区清华园
{Subsidiary Author}: 清华大学
{Date}: 2022-08-09
{Notes}: CN114883283A
{Abstract}: 本发明公开了高压碳化硅芯片的封装结构及其制备方法,该封装结构包括：陶瓷管壳、陶瓷盖板、芯片模块和绝缘填充物,陶瓷盖板盖设在陶瓷管壳的上端,芯片模块包括底座、基板、碳化硅芯片、键合线、第一电极端子和第二电极端子,底座盖设在陶瓷管壳的下端,基板上设有第一金属层和第二金属层,碳化硅芯片设在第一金属层上,碳化硅芯片的正面电极与第二金属层通过键合线相连,第一电极端子的一端与第一金属层相连,第二电极端子的一端与第二金属层相连,绝缘填充物包覆芯片模块,绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一,有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一,无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。
{Subject}: 1.一种高压碳化硅芯片的封装结构,其特征在于,包括：陶瓷管壳,所述陶瓷管壳上下敞口；陶瓷盖板,所述陶瓷盖板盖设在所述陶瓷管壳的上端敞口,并且所述陶瓷盖板上设有开口；芯片模块,所述芯片模块包括：底座,所述底座盖设在所述陶瓷管壳的下端以封闭所述陶瓷管壳的下端敞口,并且所述陶瓷盖板、所述陶瓷管壳和所述底座共同限定出腔体；基板,所述基板设在所述底座上且位于所述腔体内,并且所述基板上远离所述底座的一侧表面设有第一金属层和第二金属层,所述第一金属层和所述第二金属层间隔布置；碳化硅芯片和键合线,所述碳化硅芯片设在所述第一金属层上,并且所述碳化硅芯片的正面电极与所述第二金属层通过所述键合线相连；第一电极端子和第二电极端子,所述第一电极端子的一端与所述第一金属层相连,所述第二电极端子的一端与所述第二金属层相连,所述第一电极端子的另一端和所述第二电极端子的另一端经所述开口伸出所述陶瓷盖板；绝缘填充物,所述绝缘填充物填充在所述腔体内且包覆所述芯片模块,所述绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一,其中,所述有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一,所述无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 碳化硅芯片的耐高温封装结构及其制备方法
{Author}: 李现兵;姚鹏;杨同同;岳瑞峰;王燕
{Author Address}: 100084 北京市海淀区清华园
{Subsidiary Author}: 清华大学
{Date}: 2022-08-09
{Notes}: CN114883284A
{Abstract}: 本发明公开了碳化硅芯片的耐高温封装结构及其制备方法,该封装结构包括：陶瓷管壳、陶瓷盖板和芯片模块,陶瓷盖板盖设在陶瓷管壳的上端以封闭陶瓷管壳的上端敞口；芯片模块包括底座、基板、碳化硅芯片、键合线、第一电极端子和第二电极端子,底座盖设在陶瓷管壳的下端以封闭陶瓷管壳的下端敞口,陶瓷盖板、陶瓷管壳和底座共同密封限定出真空腔体；基板设在底座上；碳化硅芯片设在基板的第一金属层上,碳化硅芯片的正面电极与基板的第二金属层通过键合线相连,键合线至少一端的键合点设有辅助加固结构；第一电极端子的一端与第一金属层相连,第二电极端子的一端与第二金属层相连,第一电极端子和第二电极端子密封固定并延伸出陶瓷管壳或陶瓷盖板。
{Subject}: 1.一种碳化硅芯片的耐高温封装结构,其特征在于,包括：陶瓷管壳,所述陶瓷管壳上下敞口；陶瓷盖板,所述陶瓷盖板盖设在所述陶瓷管壳的上端以封闭所述陶瓷管壳的上端敞口；芯片模块,所述芯片模块包括：底座,所述底座盖设在所述陶瓷管壳的下端以封闭所述陶瓷管壳的下端敞口,并且所述陶瓷盖板、所述陶瓷管壳和所述底座共同密封限定出真空腔体；基板,所述基板设在所述底座上且位于所述真空腔体内,并且所述基板上远离所述底座的一侧表面设有第一金属层和第二金属层,所述第一金属层和所述第二金属层间隔布置；碳化硅芯片和键合线,所述碳化硅芯片设在所述第一金属层上,所述碳化硅芯片的正面电极与所述第二金属层通过所述键合线相连,并且所述键合线的至少一端的键合点设有辅助加固结构；第一电极端子和第二电极端子,所述第一电极端子的一端与所述第一金属层相连,所述第一电极端子密封固定并延伸出所述陶瓷管壳或所述陶瓷盖板,所述第二电极端子的一端与所述第二金属层相连,所述第二电极端子密封固定并延伸出所述陶瓷管壳或所述陶瓷盖板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于宽禁带半导体功率器件的Cascode-light型反激电源
{Author}: 杨军一;高景泉;霍新明;周禹
{Author Address}: 101318 北京市顺义区高丽营镇文化营村北(临空二路1号)
{Subsidiary Author}: 北京轩宇空间科技有限公司
{Date}: 2022-07-29
{Notes}: CN114825953A
{Abstract}: 基于宽禁带半导体功率器件的Cascode-light型反激电源,包括变压器、前端续流电路、开关单元、控制电路、输出二极管、负载电路；变压器初级侧同名端引脚连接电源Vin正极端,初级侧另一引脚连接开关单元；输出二极管和负载电路设于变压器次级侧；前端续流电路并联连接在变压器初级侧；开关单元包括共源极连接的SiC N-JFET和P-MOSFET,SiC N-JFET的漏极连接变压器初级侧另一引脚,P-MOSFET的漏极连接电源Vin负极端；控制电路连接SiC N-JFET和P-MOSFET的栅极,用于控制P-MOSFET导通,并用于输出PWM驱动信号控制SiC N-JFET的导通和关断。本方案电路结构简单利于集成化,损耗小,有效解决传统反激电源的应用缺陷,可广泛应用于高温高频高压领域。
{Subject}: 1.基于宽禁带半导体功率器件的Cascode-light型反激电源,其特征在于,包括变压器T1、前端续流电路、开关单元Q1、控制电路、输出二极管D2、负载电路；变压器T1初级侧的同名端引脚连接电源Vin正极端,初级侧另一引脚连接开关单元Q1；变压器T1次级侧的同名端引脚连接地,次级侧另一引脚连接输出二极管D2阳极,负载电路并联于输出二极管D2阴极和变压器T1次级侧的同名端引脚之间；前端续流电路并联连接在变压器T1初级侧；开关单元Q1包括共源极连接的SiC N-JFET和P-MOSFET,SiC N-JFET的漏极连接变压器T1初级侧另一引脚,P-MOSFET的漏极连接电源Vin负极端；控制电路连接SiC N-JFET和P-MOSFET的栅极,用于输出一驱动电压信号以控制P-MOSFET导通,并用于输出PWM驱动信号以控制SiC N-JFET的导通和关断。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 宽禁带功率半导体场效应晶体管动态特性测量装置及方法
{Author}: 刘扬;黎成章;王自鑫
{Author Address}: 510275 广东省广州市海珠区新港西路135号
{Subsidiary Author}: 中山大学
{Date}: 2022-07-08
{Notes}: CN114720769A
{Abstract}: 本发明提出了一种宽禁带功率半导体场效应晶体管动态特性测量装置及方法,装置包括动态特性测量电路模块以及数据采集模块；其中,所述动态特性测量电路模块用于向待测器件施加电压应力,进行动态特性测量；所述数据采集模块用于采集待测器件的电学参数；所述动态特性测量电路模块包括控制信号输出电路、电压应力施加电路以及钳位电路；其中,所述控制信号输出电路用于生成驱动信号控制所述电压应力施加电路的工作状态；所述电压应力施加电路用于对待测器件施加栅极电压应力以及漏极电压应力；所述钳位电路用于供所述数据采集模块采样待测器件的漏极与源极之间的导通电压降,获取待测器件的动态导通电阻。
{Subject}: 1.一种宽禁带功率半导体场效应晶体管动态特性测量装置,其特征在于,包括动态特性测量电路模块(1)以及数据采集模块(2)；其中,所述动态特性测量电路模块(1)用于向待测器件施加电压应力,进行动态特性测量；所述数据采集模块(2)用于采集待测器件的电学参数；所述动态特性测量电路模块(1)包括控制信号输出电路(11)、电压应力施加电路(12)以及钳位电路(13)；其中,所述控制信号输出电路(11)用于生成驱动信号控制所述电压应力施加电路(12)的工作状态；所述电压应力施加电路(12)用于对待测器件施加栅极电压应力以及漏极电压应力；所述钳位电路(13)用于供所述数据采集模块(2)采样待测器件的漏极与源极之间的导通电压降,获取待测器件的动态导通电阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构
{Author}: 戴永民;周金桃;李安
{Author Address}: 255000 山东省淄博市张店区张柳路(淄博科技工业园东南角)
{Subsidiary Author}: 淄博美林电子有限公司
{Date}: 2022-07-08
{Notes}: CN114724960A
{Abstract}: 本发明涉及一种基于复合铜基板结构的功率模块的封装工艺及其复合铜基板结构,属于半导体器件制造领域。复合铜基板包括从下到上依次设置的铜基板、绝缘层和金属基层,铜基板、绝缘层和金属基层通过高导热胶粘结压合为一体,金属基层的上表面设置有激光蚀刻的电路结构块,封装工艺为在复合铜基板的电路结构块上均匀涂抹焊膏,将碳化硅芯片通过焊膏焊接在金属基层的电路结构块上,然后将碳化硅芯片的电极与电路结构块通过铝线键合,最后进行塑封成型。本发明简化了工艺流程,提高了生产效率,降低了生产成本,提高了产品的散热性能。
{Subject}: 1.一种基于复合铜基板结构功率模块的封装工艺,其特征在于：包括以下步骤：(1)将铜基板(1)、绝缘层(2)和金属基层(3)通过高导热胶粘结压合为一体,并在金属基层(3)的上部通过激光蚀刻出电路结构块；(2)将焊膏均匀刷在复合铜基板的金属基层(3)的电路结构块上,得到焊膏焊接层(4)；(3)将碳化硅芯片(5)放置到复合铜基板上部的焊膏焊接层(4)上；(4)将黏着碳化硅芯片(5)的复合铜基板放入真空焊接炉冷却区中,抽真空到3mbar-10mbar时再充氮气,以3℃/s-10℃/s的速度升温至150℃-170℃后保温2min-3min；然后,再将其转移到加热区,加热区升温至180℃-190℃后保温1min-5min,再升温至220℃-280℃,抽真空充氮气至1bar-3bar保持1min-3min,最后再将其转移至冷却区,以1℃/s-5℃/s的速度进行冷却至100℃-150℃,完成碳化硅芯片(5)和复合铜基板的焊接；(5)将碳化硅芯片(5)的电极和复合铜基板的金属基层(3)上的电路结构块通过铝线键合；(6)将完成铝线键合的模块通过塑封壳体进行密封,然后抽真空后将硅凝胶注入到塑封壳体内并烘烤固化,完成塑封成型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压碳化硅功率场效应晶体管及高低压集成电路
{Author}: 孔谋夫;王彬;胡泽伟
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2022-07-01
{Notes}: CN114695564A
{Abstract}: 本发明属于半导体器件技术领域,涉及碳化硅半导体器件及集成电路,具体提供一种高压碳化硅功率场效应晶体管及高低压集成电路,以解决传统SiC MOSFET器件的沟道迁移率低、导通电阻高以及高温栅氧可靠性的问题；同时,基于该高压碳化硅功率场效应晶体管器件,实现其与低压器件的同一衬底集成,为新型的SiC集成电路及功率集成电路技术提供新的实现途径。本发明高压碳化硅功率场效应晶体管的沟道迁移率大大增加,比导通电阻大大降低；同时,由于新型场效应晶体管没有栅氧介质层,能够避免SiC MOSFET的栅氧高温可靠性问题,使得器件能够在高温工作,而且新型场效应晶体管能够很好的实现高低压器件的集成,能够较好地用于高温集电路和高温功率集成电路。
{Subject}: 1.一种高压碳化硅功率场效应晶体管,其特征在于,所述高压碳化硅功率场效应晶体管采用对称结构,包括：设置于第一导电类型SiC衬底或未掺杂SiC绝缘衬底上的碳化硅第二导电类型阱区；碳化硅第二导电类型阱区中依次设置的第一个碳化硅第二导电类型重掺杂源极区、第一个碳化硅第一导电类型重掺杂栅极区、第一个碳化硅第一导电类型掺杂区、碳化硅第二导电类型重掺杂漏极区、第二个碳化硅第一导电类型掺杂区、第二个碳化硅第一导电类型重掺杂栅极区、第二个碳化硅第二导电类型重掺杂源极区,第一个碳化硅第二导电类型重掺杂源极区与第二个碳化硅第二导电类型重掺杂源极区上均设置金属化源极(S),碳化硅第二导电类型重掺杂漏极区上设置金属化漏极(D),第一个碳化硅第一导电类型重掺杂栅极区与第二个碳化硅第一导电类型重掺杂栅极区上均设置金属化栅极(G)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型Si-SiC异质结隧穿MOSFET器件及其集成器件
{Author}: 孔谋夫;黄柯;高佳成;胡泽伟;陈宗棋
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2022-05-17
{Notes}: CN114512539A
{Abstract}: 本发明属于半导体器件技术领域,提供一种新型Si-SiC异质结隧穿MOSFET器件及其集成器件,用以克服传统硅基MOSFET的二级效应。本发明采用N型硅半导体区与P型碳化硅半导体区、或者N型碳化硅半导体区与P型硅半导体区之间形成的Si-SiC异质结结构,器件有效沟道为Si-SiC异质结的结面,即有效沟道长为无限短,则不存在沟道长度调制效应,有效消除二级效应,进而克服SiC中反型层迁中电子移率低的问题；同时,本发明器件结构能够实现在同一衬底上NMOS与PMOS的隔离,进而实现反相器等结构,在SiC集成电路及SiC功率集成电路领域具有广阔的应用前景。
{Subject}: 1.一种新型Si-SiC异质结隧穿MOSFET器件,包括：SiC衬底、位于SiC衬底上的NM OS；其特征在于,所述NMOS包括：相邻接的N型碳化硅半导体区与P型硅半导体区,N型碳化硅半导体区中设置有重掺杂N型半导体区、重掺杂N型半导体区上设置金属化漏极,P型硅半导体区中设置有重掺杂P型半导体区、重掺杂P型半导体区上设置金属化源极,N型碳化硅半导体区与P型硅半导体区于邻接处跨接设置金属栅极。
{SrcDatabase}: 中国专利

 