//Monica
//November 02, 2007

csl_register_file reg_sd{
  reg_sd(){
    set_width(8);
    set_depth(256);
}
};

csl_unit top_unit{
   csl_port p1(input);
   csl_port p2(input);
   csl_port clk(input);                  
   csl_port p4(input,8);
   csl_port p5(input,8);
   csl_port p6(input,8);
   csl_port p7(input,8);
   csl_port p8(output,8);
   csl_port p9(output,8);
   csl_port p10(input);
   csl_port p11(input);
   csl_port p12(input);
   csl_port p13(output);
   reg_sd rf_a(.reset(p1),.clear(p2),.clock(clk),.wr_addr(p4),.rd_addr0(p5),.rd_addr1(p6),.data_in(p7),.data_out0(p8),.data_out1(p9),.wr_en(p10),.rd_en0(p11),.rd_en1(p12),.valid(p13));
   top_unit(){
      clk.set_attr( clock );
   }
};

csl_vector stim{
stim(){
set_unit_name(reg_sd);
set_direction(input);
}
};

csl_vector exp{
  exp(){
 set_unit_name(reg_sd);
 set_direction(output);
  }
};

csl_state_data SD{
  SD(){
 set_mem_instance_name(reg_sd);
  }
};

csl_testbench tb{
  csl_signal clk_sgn(reg); 
  reg_sd reg_sd;
 tb(){
   clk_sgn.set_attr(clock);
 add_logic ( clock, clk_sgn, 2 ,ns );
  }
};
