============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 22 2019  07:45:06 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance       Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------
dsc_mul                469       1840         0        1840    <none> (D) 
  stoch2bin_out        159        717         0         717    <none> (D) 
    inc_add_36_16_1     31        145         0         145    <none> (D) 
  prg_d                 77        280         0         280    <none> (D) 
    ctr4                43        194         0         194    <none> (D) 
    comp8               34         85         0          85    <none> (D) 
      comp7              2          6         0           6    <none> (D) 
      comp6              2          6         0           6    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_c                 76        277         0         277    <none> (D) 
    ctr4                42        192         0         192    <none> (D) 
    comp8               34         85         0          85    <none> (D) 
      comp7              2          6         0           6    <none> (D) 
      comp6              2          6         0           6    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_b                 76        277         0         277    <none> (D) 
    ctr4                42        192         0         192    <none> (D) 
    comp8               34         85         0          85    <none> (D) 
      comp7              2          6         0           6    <none> (D) 
      comp6              2          6         0           6    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_a                 76        277         0         277    <none> (D) 
    ctr4                42        192         0         192    <none> (D) 
    comp8               34         85         0          85    <none> (D) 
      comp7              2          6         0           6    <none> (D) 
      comp6              2          6         0           6    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
