# P7 设计文档

## 指令集

```
nop, add, sub, and, or, slt, sltu, lui
addi, andi, ori
lb, lh, lw, sb, sh, sw
mult, multu, div, divu, mfhi, mflo, mthi, mtlo
beq, bne, jal, jr,
mfc0, mtc0, eret, syscall
```

## 模块设计

### mips

```verilog
module mips(
    input clk,                    // 时钟信号
    input reset,                  // 同步复位信号
    input interrupt,              // 外部中断信号
    output [31:0] macroscopic_pc, // 宏观 PC

    output [31:0] m_int_addr,     // 中断发生器待写入地址
    output [3 :0] m_int_byteen,   // 中断发生器字节使能信号

    output [31:0] i_inst_addr,    // IM 读取地址（取指 PC）
    input  [31:0] i_inst_rdata,   // IM 读取数据

    output [31:0] m_data_addr,    // DM 读写地址
    input  [31:0] m_data_rdata,   // DM 读取数据
    output [31:0] m_data_wdata,   // DM 待写入数据
    output [3 :0] m_data_byteen,  // DM 字节使能信号

    output [31:0] m_inst_addr,    // M 级 PC

    output w_grf_we,              // GRF 写使能信号
    output [4 :0] w_grf_addr,     // GRF 待写入寄存器编号
    output [31:0] w_grf_wdata,    // GRF 待写入数据

    output [31:0] w_inst_addr     // W 级 PC
);
```

### CPU

```verilog
module cpu (
    input clk,
    input reset,
    input [5:0] hw_int,
    output [31:0] macroscopic_pc,

    output [31:0] m_int_addr,
    output [3 :0] m_int_byteen,

    input  [31:0] i_inst_rdata,
    output [31:0] i_inst_addr,

    input  [31:0] m_data_rdata,
    output [31:0] m_data_addr,
    output [31:0] m_data_wdata,
    output [3 :0] m_data_byteen,
    output [31:0] m_inst_addr,

    output w_grf_we,

    output [4 :0] w_grf_addr,
    output [31:0] w_grf_wdata,
    output [31:0] w_inst_addr);
```

### CU

```verilog
module CU(
    input [31:0] instr,
    // Decode
    output [2:0] nPC_sel,  ext_op,
    output branch,
    output [5:0]brc_op,

    // Execute
    output [2:0] alu_src0, alu_src, mlu_out,
    output [4:0] mlu_op, alu_op,
    output start, mlu_use,

    // Memory
    output memw_enable, sign_ext,
    output [2:0] width,

    // Writeback
    output regw_enable,
    output [3:0] regw_src, regw_dst,

    // global
    output [4:0] T, reg_adr, rsT, rtT

);
```

### CP0

```verilog
module CP0(
    input clk, reset, en, bd_in, exl_clr, 
    input [4:0] cp0_adr, exc_code,
    input [31:0] cp0_wd, vpc,
    input [5:0] hw_int,
    output [31:0] cp0_rd, epc_out, 
    output req
);
```

### Fetch

```verilog
module Fetch(
    input clk, reset, pause,
    input branch,
    input [31:0] DnPC,
    output [31:0] F_PC
);
```

#### PC

```verilog
module PC(
    input [31:0] npc,
    input reset, clk, pause,
    output reg [31:0] pc
);
```

### F2D

```verilog
module IF2ID(
    input reset, clk, pause,
    input [31:0] F_ins, F_PC, 
    input F_lat,
    output reg[31:0] D_ins, D_PC,
    output reg D_lat
);
```

### Decode

```verilog
module Decode(
    input clk, reset,
    input [31:0] D_ins, D_PC,
    input [31:0] reg_read1, reg_read2,
    output [4:0] reg_adr1, reg_adr2,
    output PCw_enable, 
    output [31:0] DnPC, imm32,
    output [31:0] reg_rs, reg_rt,
    output mlu_use
);
```

#### CMP

```verilog
module CMP(
    input [31:0] A1, A2,
    input [5:0] brc_op,
    output bool_res
);
```

#### EXT

```verilog
module EXT(
    input [2:0] ext_op,
    input [15:0] imm16,
    output [31:0] imm32
);
```

#### NPC

```verilog
module NPC(
    input [2:0] nPC_sel,
    /*
    0: 
    */
    input [31:0] pc,
    input [31:0] imm32, reg_ra,
    input [25:0] imm26,
    output reg [31:0] npc
);
```

### GRF

```verilog
module GRF(
    input reset, clk, pause, reg_we,
    input [4:0] reg_adr1,reg_adr2,reg_adr3,
    input [31:0] reg_wd, WPC,
    output[31:0] reg_rd1, reg_rd2
);
```

### D2EX

```verilog
module ID2EX(
    input reset, clk, pause,
    input [31:0] Dimm32, Dreg_rs, Dreg_rt, D_PC, D_ins, 
    input D_lat,
    output reg [31:0] Eimm32, Ereg_rs, Ereg_rt, E_PC, E_ins, 
    output reg E_lat
);
```

### Execute

#### ALU

```verilog
module ALU(
    input [31:0] A1, A2,
    input [4:0] alu_op,
    output reg [31:0] alu_res
);
```

#### MLU

```verilog
module MLU(
    input clk, reset, start,
    input [31:0] D1, D2,
    input [3:0] mlu_op,        // 0 : do not do anything
    output reg [31:0] HI, LO,
    output reg busy
);
```

### EX2Mem

```verilog
module EX2MEM (
    input reset, clk, pause,
    input [31:0] E_ins, E_PC, E_alu_res, E_reg_rs, E_reg_rt, E_imm32, E_mlu_res,
    input E_lat,
    output reg [31:0] M_ins, M_PC, M_alu_res, M_reg_rs, M_reg_rt, M_imm32, M_mlu_res,
    output reg M_lat
);
```

### Memory

```verilog
module Memory(
    input reset, clk, 
    input [31:0] M_ins, M_PC, alu_res, mlu_res, reg_rs, reg_rt, imm32, mem_read_raw,
    output [31:0] mem_adr, 
    output reg [31:0] mem_write, mem_read,
    output memw_enable,  
    output reg [3:0] byteen,
    output [4:0] regw_adr, T,
    output [31:0] reg_write
);
```

### Mem2WB

```verilog
module MEM2WB(
    input clk, reset, pause,
    input [31:0] M_PC, M_ins, M_alu_res, M_reg_rs, M_reg_rt, M_mem_read, M_mlu_res,
    input M_lat,
    output reg [31:0] W_PC, W_ins, W_alu_res, W_reg_rs, W_reg_rt, W_mem_read, W_mlu_res,
    output reg W_lat
);
```

### Writeback

```verilog
module Writeback(
    input clk, reset,
    input [31:0] W_PC, W_ins, alu_res, mlu_res, reg_rs, reg_rt, mem_read,
    output [31:0]  reg_write,
    output [4:0] regw_adr, T,
    output regw_enable
);
```





## 思考题

> 1. 请查阅相关资料，说明鼠标和键盘的输入信号是如何被 CPU 知晓的？
> 2. 请思考为什么我们的 CPU 处理中断异常必须是已经指定好的地址？如果你的 CPU 支持用户自定义入口地址，即处理中断异常的程序由用户提供，其还能提供我们所希望的功能吗？如果可以，请说明这样可能会出现什么问题？否则举例说明。（假设用户提供的中断处理程序合法）
> 3. 为何与外设通信需要 Bridge？
> 4. 请阅读官方提供的定时器源代码，阐述两种中断模式的异同，并针对每一种模式绘制状态移图。
> 5. 倘若中断信号流入的时候，在检测宏观 PC 的一级如果是一条空泡（你的 CPU 该级所有信息均为空）指令，此时会发生什么问题？在此例基础上请思考：在 P7 中，清空流水线产生的空泡指令应该保留原指令的哪些信息？
> 6. 为什么 `jalr` 指令为什么不能写成 `jalr $31, $31`？
> 7. [P7 选做] 请详细描述你的测试方案及测试数据构造策略。

### 1

通过 bus 连接到 CPU 

### 2

可以，但是正常运行时可能会进入自定的异常处理程序中

### 3

为了统一通信接口

### 4

模式0：在 n 个周期后将使能信号置 0，保持中断信号

模式1：每 n 个周期产生一次一个周期的中断信号

### 5

会使得 `eret` 时 PC 跳转到错误地址

应该保留 PC 和 延迟槽信息

### 6

同一条指令中修改并使用同一寄存器可能导致严重的错误
