TimeQuest Timing Analyzer report for lab2
Sun Nov 09 21:27:52 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GClock'
 13. Slow 1200mV 85C Model Hold: 'GClock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'GClock'
 29. Slow 1200mV 0C Model Hold: 'GClock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'GClock'
 44. Fast 1200mV 0C Model Hold: 'GClock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab2                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; GClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 329.38 MHz ; 250.0 MHz       ; GClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; GClock ; -2.036 ; -61.119           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; GClock ; 0.404 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; GClock ; -3.000 ; -94.235                         ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.036 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.954      ;
; -1.995 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.913      ;
; -1.985 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.903      ;
; -1.855 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.773      ;
; -1.849 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.767      ;
; -1.832 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.751      ;
; -1.823 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.741      ;
; -1.813 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.731      ;
; -1.812 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.730      ;
; -1.812 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.730      ;
; -1.797 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.715      ;
; -1.787 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.705      ;
; -1.660 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.579      ;
; -1.634 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.553      ;
; -1.606 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.526      ;
; -1.606 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.526      ;
; -1.606 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.526      ;
; -1.606 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.526      ;
; -1.537 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.455      ;
; -1.524 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.443      ;
; -1.513 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.432      ;
; -1.509 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.427      ;
; -1.507 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.427      ;
; -1.495 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.415      ;
; -1.472 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.392      ;
; -1.457 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.375      ;
; -1.451 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[3]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.369      ;
; -1.409 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.329      ;
; -1.396 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.316      ;
; -1.391 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.309      ;
; -1.391 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.309      ;
; -1.391 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.309      ;
; -1.391 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.309      ;
; -1.341 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.260      ;
; -1.335 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.256      ;
; -1.315 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.234      ;
; -1.313 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.232      ;
; -1.302 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.221      ;
; -1.284 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.204      ;
; -1.282 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.202      ;
; -1.270 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.188      ;
; -1.270 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.188      ;
; -1.257 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.175      ;
; -1.251 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.170      ;
; -1.200 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 2.117      ;
; -1.200 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 2.117      ;
; -1.200 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 2.117      ;
; -1.200 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 2.117      ;
; -1.176 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.094      ;
; -1.174 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.092      ;
; -1.174 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.092      ;
; -1.174 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.092      ;
; -1.174 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.092      ;
; -1.159 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.078      ;
; -1.156 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.075      ;
; -1.148 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.069      ;
; -1.146 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.067      ;
; -1.131 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.051      ;
; -1.131 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.050      ;
; -1.129 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.048      ;
; -1.124 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.042      ;
; -1.122 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.042      ;
; -1.122 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.042      ;
; -1.122 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.042      ;
; -1.122 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; GClock       ; GClock      ; 1.000        ; -0.085     ; 2.032      ;
; -1.118 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.080     ; 2.036      ;
; -1.115 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.078     ; 2.035      ;
; -1.104 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.023      ;
; -1.095 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.014      ;
; -1.095 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.014      ;
; -1.095 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 2.014      ;
; -1.086 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ; GClock       ; GClock      ; 1.000        ; -0.085     ; 1.999      ;
; -1.086 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ; GClock       ; GClock      ; 1.000        ; -0.085     ; 1.999      ;
; -1.070 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.990      ;
; -1.069 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.987      ;
; -1.068 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.988      ;
; -1.063 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0] ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.989      ;
; -1.050 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.969      ;
; -1.050 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.969      ;
; -1.050 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.969      ;
; -1.048 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.967      ;
; -1.037 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.956      ;
; -1.027 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign   ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.952      ;
; -1.024 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]               ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.944      ;
; -1.023 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.942      ;
; -1.023 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.942      ;
; -1.019 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]               ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.939      ;
; -1.011 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.931      ;
; -1.009 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.929      ;
; -1.005 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]          ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ; GClock       ; GClock      ; 1.000        ; -0.082     ; 1.921      ;
; -0.986 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]      ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ; GClock       ; GClock      ; 1.000        ; -0.083     ; 1.901      ;
; -0.978 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.897      ;
; -0.978 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.897      ;
; -0.972 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.891      ;
; -0.965 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[2]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.883      ;
; -0.945 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.864      ;
; -0.935 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.854      ;
; -0.926 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.846      ;
; -0.912 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.830      ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.452 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.717      ;
; 0.467 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.732      ;
; 0.467 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.732      ;
; 0.482 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.747      ;
; 0.547 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.812      ;
; 0.562 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.827      ;
; 0.585 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.850      ;
; 0.602 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.867      ;
; 0.607 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.872      ;
; 0.608 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.873      ;
; 0.622 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.887      ;
; 0.624 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.889      ;
; 0.625 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.890      ;
; 0.630 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.896      ;
; 0.634 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.900      ;
; 0.642 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:msb|int_q                        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.907      ;
; 0.660 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.925      ;
; 0.666 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.931      ;
; 0.666 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.931      ;
; 0.666 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.931      ;
; 0.673 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.938      ;
; 0.675 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.940      ;
; 0.682 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.947      ;
; 0.685 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.950      ;
; 0.690 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.955      ;
; 0.694 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.959      ;
; 0.697 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.962      ;
; 0.704 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.969      ;
; 0.721 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.986      ;
; 0.723 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.988      ;
; 0.729 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.994      ;
; 0.730 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.995      ;
; 0.741 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.007      ;
; 0.743 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit0|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.008      ;
; 0.744 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit1|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.009      ;
; 0.748 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.013      ;
; 0.749 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.014      ;
; 0.754 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.019      ;
; 0.755 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.020      ;
; 0.768 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.033      ;
; 0.785 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.051      ;
; 0.792 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.058      ;
; 0.794 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.059      ;
; 0.797 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.063      ;
; 0.797 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.062      ;
; 0.799 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.065      ;
; 0.799 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.064      ;
; 0.811 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.076      ;
; 0.813 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.079      ;
; 0.822 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.088      ;
; 0.827 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.092      ;
; 0.827 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.091      ;
; 0.829 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.093      ;
; 0.831 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.095      ;
; 0.832 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.096      ;
; 0.838 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.104      ;
; 0.843 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.109      ;
; 0.851 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.117      ;
; 0.859 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:tsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit6|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.124      ;
; 0.862 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.128      ;
; 0.867 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.134      ;
; 0.872 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.136      ;
; 0.879 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.144      ;
; 0.879 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.144      ;
; 0.893 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.159      ;
; 0.902 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit5|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.167      ;
; 0.904 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.169      ;
; 0.906 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.171      ;
; 0.906 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.169      ;
; 0.907 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.172      ;
; 0.912 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.177      ;
; 0.913 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.178      ;
; 0.921 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ; GClock       ; GClock      ; 0.000        ; 0.086      ; 1.193      ;
; 0.922 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.187      ;
; 0.925 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.190      ;
; 0.927 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.192      ;
; 0.937 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.201      ;
; 0.940 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.205      ;
; 0.941 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit4|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.206      ;
; 0.943 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.208      ;
; 0.944 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.209      ;
; 0.944 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.209      ;
; 0.949 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[0]                  ; GClock       ; GClock      ; 0.000        ; 0.086      ; 1.221      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                                                                         ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:msb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:tsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit0|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit1|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit2|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit4|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit5|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit6|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[0]                  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 1.955 ; 2.310 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; 5.266 ; 5.636 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; 4.943 ; 5.354 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; 5.266 ; 5.636 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 4.539 ; 4.886 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 4.539 ; 4.886 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 3.343 ; 3.714 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 2.705 ; 3.060 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 2.441 ; 2.788 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 5.176 ; 5.470 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 5.176 ; 5.470 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 4.356 ; 4.652 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 2.793 ; 3.087 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.821 ; 4.118 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -1.469 ; -1.800 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; -1.311 ; -1.703 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; -1.469 ; -1.786 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; -1.311 ; -1.703 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.839 ; -1.155 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.868 ; -1.205 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.839 ; -1.155 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -1.049 ; -1.385 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.853 ; -1.159 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.644 ; -0.977 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.832 ; -1.176 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.944 ; -1.266 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.644 ; -0.977 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -1.391 ; -1.771 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; GClock     ; 13.657 ; 13.551 ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 13.657 ; 13.551 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 11.977 ; 11.995 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 12.023 ; 11.989 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 8.385  ; 8.503  ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 12.100 ; 12.017 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 8.995  ; 9.122  ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 13.044 ; 12.942 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 10.333 ; 10.479 ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 16.968 ; 16.991 ; Rise       ; GClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; GClock     ; 8.095  ; 8.207  ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 13.159 ; 13.055 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 11.544 ; 11.559 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 11.588 ; 11.553 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 8.095  ; 8.207  ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 11.662 ; 11.580 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 8.681  ; 8.802  ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 12.569 ; 12.469 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 9.966  ; 10.104 ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 14.542 ; 14.584 ; Rise       ; GClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; OpSel[0]    ; CarryOut    ; 14.007 ; 13.729 ; 13.804 ; 14.653 ;
; OpSel[0]    ; OverflowOut ; 15.569 ; 15.739 ; 15.976 ; 16.201 ;
; OpSel[0]    ; ZeroOut     ; 19.913 ; 19.925 ; 20.316 ; 20.373 ;
; OpSel[1]    ; CarryOut    ; 13.712 ; 14.565 ; 14.700 ; 14.383 ;
; OpSel[1]    ; OverflowOut ; 15.888 ; 16.113 ; 16.262 ; 16.432 ;
; OpSel[1]    ; ZeroOut     ; 20.228 ; 20.285 ; 20.606 ; 20.618 ;
; OperandA[0] ; CarryOut    ; 13.603 ;        ;        ; 14.185 ;
; OperandA[0] ; OverflowOut ; 15.165 ; 15.335 ; 15.508 ; 15.733 ;
; OperandA[0] ; ZeroOut     ; 19.509 ; 19.521 ; 19.848 ; 19.905 ;
; OperandA[1] ; CarryOut    ; 12.407 ;        ;        ; 13.013 ;
; OperandA[1] ; OverflowOut ; 13.969 ; 14.139 ; 14.336 ; 14.561 ;
; OperandA[1] ; ZeroOut     ; 18.313 ; 18.325 ; 18.676 ; 18.733 ;
; OperandA[2] ; CarryOut    ; 11.769 ;        ;        ; 12.359 ;
; OperandA[2] ; OverflowOut ; 13.331 ; 13.501 ; 13.682 ; 13.907 ;
; OperandA[2] ; ZeroOut     ; 17.675 ; 17.687 ; 18.022 ; 18.079 ;
; OperandA[3] ; CarryOut    ; 10.416 ;        ;        ; 10.924 ;
; OperandA[3] ; OverflowOut ; 11.970 ; 12.164 ; 12.316 ; 12.501 ;
; OperandA[3] ; ZeroOut     ; 17.411 ; 17.418 ; 17.758 ; 17.765 ;
; OperandB[0] ; CarryOut    ; 13.281 ; 14.475 ; 14.534 ; 13.875 ;
; OperandB[0] ; OverflowOut ; 15.798 ; 16.023 ; 16.096 ; 16.266 ;
; OperandB[0] ; ZeroOut     ; 20.138 ; 20.195 ; 20.440 ; 20.452 ;
; OperandB[1] ; CarryOut    ; 13.309 ; 13.655 ; 13.667 ; 13.951 ;
; OperandB[1] ; OverflowOut ; 14.978 ; 15.203 ; 15.274 ; 15.499 ;
; OperandB[1] ; ZeroOut     ; 19.318 ; 19.375 ; 19.614 ; 19.671 ;
; OperandB[2] ; CarryOut    ; 11.857 ; 12.050 ; 12.151 ; 12.381 ;
; OperandB[2] ; OverflowOut ; 13.419 ; 13.598 ; 13.713 ; 13.929 ;
; OperandB[2] ; ZeroOut     ; 17.763 ; 17.775 ; 18.057 ; 18.101 ;
; OperandB[3] ; CarryOut    ; 11.361 ; 11.579 ; 11.729 ; 11.928 ;
; OperandB[3] ; OverflowOut ; 12.897 ; 13.161 ; 13.296 ; 13.477 ;
; OperandB[3] ; ZeroOut     ; 18.375 ; 18.415 ; 18.740 ; 18.747 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; OpSel[0]    ; CarryOut    ; 11.367 ; 11.528 ; 11.702 ; 11.899 ;
; OpSel[0]    ; OverflowOut ; 12.905 ; 13.091 ; 13.239 ; 13.461 ;
; OpSel[0]    ; ZeroOut     ; 15.482 ; 15.423 ; 15.800 ; 15.848 ;
; OpSel[1]    ; CarryOut    ; 11.651 ; 11.848 ; 12.065 ; 12.226 ;
; OpSel[1]    ; OverflowOut ; 13.188 ; 13.410 ; 13.603 ; 13.789 ;
; OpSel[1]    ; ZeroOut     ; 15.469 ; 15.759 ; 16.016 ; 15.831 ;
; OperandA[0] ; CarryOut    ; 12.217 ;        ;        ; 12.737 ;
; OperandA[0] ; OverflowOut ; 13.797 ; 13.974 ; 14.116 ; 14.360 ;
; OperandA[0] ; ZeroOut     ; 15.527 ; 15.546 ; 15.850 ; 15.837 ;
; OperandA[1] ; CarryOut    ; 11.845 ;        ;        ; 12.361 ;
; OperandA[1] ; OverflowOut ; 13.425 ; 13.602 ; 13.740 ; 13.984 ;
; OperandA[1] ; ZeroOut     ; 15.624 ; 15.649 ; 15.974 ; 15.967 ;
; OperandA[2] ; CarryOut    ; 11.238 ;        ;        ; 11.733 ;
; OperandA[2] ; OverflowOut ; 12.818 ; 12.995 ; 13.112 ; 13.356 ;
; OperandA[2] ; ZeroOut     ; 15.376 ; 15.400 ; 15.726 ; 15.723 ;
; OperandA[3] ; CarryOut    ; 10.049 ;        ;        ; 10.536 ;
; OperandA[3] ; OverflowOut ; 11.595 ; 11.782 ; 11.928 ; 12.107 ;
; OperandA[3] ; ZeroOut     ; 16.699 ; 16.766 ; 17.024 ; 17.091 ;
; OperandB[0] ; CarryOut    ; 12.627 ; 12.893 ; 13.010 ; 13.117 ;
; OperandB[0] ; OverflowOut ; 14.207 ; 14.384 ; 14.496 ; 14.740 ;
; OperandB[0] ; ZeroOut     ; 15.494 ; 15.512 ; 15.840 ; 15.821 ;
; OperandB[1] ; CarryOut    ; 12.581 ; 12.878 ; 12.982 ; 13.095 ;
; OperandB[1] ; OverflowOut ; 14.161 ; 14.338 ; 14.474 ; 14.718 ;
; OperandB[1] ; ZeroOut     ; 16.360 ; 16.385 ; 16.708 ; 16.701 ;
; OperandB[2] ; CarryOut    ; 11.377 ; 11.526 ; 11.661 ; 11.845 ;
; OperandB[2] ; OverflowOut ; 12.905 ; 13.134 ; 13.224 ; 13.418 ;
; OperandB[2] ; ZeroOut     ; 15.518 ; 15.516 ; 15.804 ; 15.828 ;
; OperandB[3] ; CarryOut    ; 10.917 ; 11.090 ; 11.249 ; 11.409 ;
; OperandB[3] ; OverflowOut ; 12.459 ; 12.657 ; 12.792 ; 12.977 ;
; OperandB[3] ; ZeroOut     ; 17.577 ; 17.617 ; 17.919 ; 17.968 ;
+-------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.58 MHz ; 250.0 MHz       ; GClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -1.758 ; -50.013          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.355 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -94.235                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.758 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.686      ;
; -1.719 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.647      ;
; -1.691 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.619      ;
; -1.602 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.530      ;
; -1.598 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.526      ;
; -1.598 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.526      ;
; -1.598 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.526      ;
; -1.569 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.498      ;
; -1.563 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.491      ;
; -1.558 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.486      ;
; -1.550 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.478      ;
; -1.523 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.451      ;
; -1.413 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.342      ;
; -1.411 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.340      ;
; -1.379 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.309      ;
; -1.379 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.309      ;
; -1.379 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.309      ;
; -1.379 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.309      ;
; -1.317 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.245      ;
; -1.317 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.245      ;
; -1.305 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.234      ;
; -1.289 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.219      ;
; -1.286 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.216      ;
; -1.273 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.202      ;
; -1.253 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.183      ;
; -1.233 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.161      ;
; -1.231 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[3]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.159      ;
; -1.198 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.126      ;
; -1.198 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.126      ;
; -1.198 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.126      ;
; -1.198 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.126      ;
; -1.198 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.128      ;
; -1.178 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 2.108      ;
; -1.143 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.068     ; 2.074      ;
; -1.120 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.049      ;
; -1.117 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.046      ;
; -1.116 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.045      ;
; -1.084 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.013      ;
; -1.077 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 2.005      ;
; -1.070 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.998      ;
; -1.066 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.994      ;
; -1.051 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.981      ;
; -1.050 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.980      ;
; -1.022 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.951      ;
; -1.000 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.927      ;
; -1.000 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.927      ;
; -1.000 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.927      ;
; -1.000 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.927      ;
; -0.984 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.912      ;
; -0.971 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.900      ;
; -0.969 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.897      ;
; -0.969 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.897      ;
; -0.969 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.897      ;
; -0.969 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.897      ;
; -0.968 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.897      ;
; -0.958 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; GClock       ; GClock      ; 1.000        ; -0.077     ; 1.880      ;
; -0.949 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.879      ;
; -0.948 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.878      ;
; -0.948 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.878      ;
; -0.941 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.870      ;
; -0.940 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.869      ;
; -0.935 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ; GClock       ; GClock      ; 1.000        ; -0.076     ; 1.858      ;
; -0.935 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ; GClock       ; GClock      ; 1.000        ; -0.076     ; 1.858      ;
; -0.929 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.857      ;
; -0.920 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.850      ;
; -0.920 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.850      ;
; -0.920 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.850      ;
; -0.920 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.850      ;
; -0.902 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.831      ;
; -0.902 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.831      ;
; -0.902 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.831      ;
; -0.902 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.830      ;
; -0.901 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.830      ;
; -0.895 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.824      ;
; -0.892 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.820      ;
; -0.884 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]          ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.810      ;
; -0.877 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.806      ;
; -0.868 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.798      ;
; -0.867 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.797      ;
; -0.864 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0] ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ; GClock       ; GClock      ; 1.000        ; -0.062     ; 1.801      ;
; -0.862 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.791      ;
; -0.862 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.791      ;
; -0.862 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.791      ;
; -0.853 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]               ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.783      ;
; -0.849 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]               ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.779      ;
; -0.845 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign   ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ; GClock       ; GClock      ; 1.000        ; -0.063     ; 1.781      ;
; -0.839 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.768      ;
; -0.836 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.765      ;
; -0.836 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.765      ;
; -0.835 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]      ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.760      ;
; -0.806 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.736      ;
; -0.805 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.735      ;
; -0.789 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.718      ;
; -0.786 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.715      ;
; -0.778 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[2]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.706      ;
; -0.777 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.706      ;
; -0.762 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.691      ;
; -0.761 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.690      ;
; -0.752 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]               ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.682      ;
; -0.748 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]      ; eightBitRegister:inst5|enARdFF_2:bit1|int_q                                                                ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.673      ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.597      ;
; 0.417 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.659      ;
; 0.422 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.663      ;
; 0.423 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.664      ;
; 0.448 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.689      ;
; 0.496 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.737      ;
; 0.516 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.757      ;
; 0.531 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.772      ;
; 0.545 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.786      ;
; 0.557 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.798      ;
; 0.557 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.798      ;
; 0.569 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.810      ;
; 0.570 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.811      ;
; 0.572 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.813      ;
; 0.576 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.818      ;
; 0.586 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.828      ;
; 0.588 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:msb|int_q                        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.830      ;
; 0.591 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.833      ;
; 0.594 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.836      ;
; 0.603 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.845      ;
; 0.609 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.851      ;
; 0.610 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.851      ;
; 0.619 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.860      ;
; 0.620 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.861      ;
; 0.624 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.865      ;
; 0.624 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.865      ;
; 0.626 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.867      ;
; 0.637 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.878      ;
; 0.638 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.879      ;
; 0.646 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.887      ;
; 0.659 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.900      ;
; 0.661 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit1|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.902      ;
; 0.661 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit0|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.902      ;
; 0.661 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.902      ;
; 0.671 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.912      ;
; 0.672 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.913      ;
; 0.683 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.925      ;
; 0.688 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.929      ;
; 0.689 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.930      ;
; 0.691 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.932      ;
; 0.693 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.934      ;
; 0.702 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.943      ;
; 0.725 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.966      ;
; 0.727 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.968      ;
; 0.729 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.971      ;
; 0.732 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.973      ;
; 0.732 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.973      ;
; 0.735 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.977      ;
; 0.739 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.981      ;
; 0.742 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.984      ;
; 0.756 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.998      ;
; 0.761 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.001      ;
; 0.761 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.002      ;
; 0.763 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.004      ;
; 0.763 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.005      ;
; 0.763 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.004      ;
; 0.771 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.012      ;
; 0.777 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:tsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit6|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.018      ;
; 0.777 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.019      ;
; 0.783 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.025      ;
; 0.789 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.031      ;
; 0.798 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.039      ;
; 0.798 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit5|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.039      ;
; 0.798 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.038      ;
; 0.801 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.042      ;
; 0.802 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.044      ;
; 0.805 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.048      ;
; 0.808 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.048      ;
; 0.819 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.060      ;
; 0.824 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.065      ;
; 0.825 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.066      ;
; 0.827 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.068      ;
; 0.827 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.069      ;
; 0.828 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.069      ;
; 0.832 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit4|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.073      ;
; 0.833 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.074      ;
; 0.833 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.074      ;
; 0.842 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.083      ;
; 0.844 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.085      ;
; 0.847 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.095      ;
; 0.860 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.101      ;
; 0.862 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit2|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.104      ;
; 0.863 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.104      ;
; 0.865 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.106      ;
; 0.865 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.106      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                                          ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:msb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:tsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit0|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit1|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit2|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit4|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit5|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit6|int_q                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]                   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]                   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[2]                   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[3]                   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:tsb|int_q                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 1.718 ; 1.938 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; 4.662 ; 5.046 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; 4.515 ; 4.651 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; 4.662 ; 5.046 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 4.157 ; 4.227 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 4.157 ; 4.227 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 3.026 ; 3.190 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 2.425 ; 2.603 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 2.189 ; 2.413 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 4.578 ; 4.892 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 4.578 ; 4.892 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 3.853 ; 4.079 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 2.502 ; 2.677 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.483 ; 3.607 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -1.281 ; -1.488 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; -1.130 ; -1.401 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; -1.288 ; -1.472 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; -1.130 ; -1.401 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.705 ; -0.910 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.724 ; -0.953 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.705 ; -0.910 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.901 ; -1.128 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.731 ; -0.914 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.514 ; -0.749 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.684 ; -0.938 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.789 ; -1.011 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.514 ; -0.749 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -1.217 ; -1.453 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; GClock     ; 12.571 ; 12.183 ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 12.571 ; 12.183 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 10.962 ; 10.772 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 11.004 ; 10.775 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 7.595  ; 7.627  ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 11.085 ; 10.810 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 8.171  ; 8.177  ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 11.990 ; 11.640 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 9.453  ; 9.387  ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 15.218 ; 15.681 ; Rise       ; GClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; GClock     ; 7.316  ; 7.346  ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 12.095 ; 11.722 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 10.548 ; 10.366 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 10.589 ; 10.368 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 7.316  ; 7.346  ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 10.666 ; 10.401 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 7.870  ; 7.875  ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 11.536 ; 11.200 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 9.100  ; 9.037  ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 13.035 ; 13.407 ; Rise       ; GClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; OpSel[0]    ; CarryOut    ; 12.773 ; 12.254 ; 12.467 ; 12.996 ;
; OpSel[0]    ; OverflowOut ; 14.141 ; 14.138 ; 14.273 ; 14.330 ;
; OpSel[0]    ; ZeroOut     ; 17.951 ; 18.329 ; 18.075 ; 18.489 ;
; OpSel[1]    ; CarryOut    ; 12.479 ; 13.007 ; 13.304 ; 12.753 ;
; OpSel[1]    ; OverflowOut ; 14.284 ; 14.341 ; 14.672 ; 14.669 ;
; OpSel[1]    ; ZeroOut     ; 18.086 ; 18.500 ; 18.482 ; 18.860 ;
; OperandA[0] ; CarryOut    ; 12.415 ;        ;        ; 12.572 ;
; OperandA[0] ; OverflowOut ; 13.783 ; 13.780 ; 13.849 ; 13.906 ;
; OperandA[0] ; ZeroOut     ; 17.593 ; 17.971 ; 17.651 ; 18.065 ;
; OperandA[1] ; CarryOut    ; 11.284 ;        ;        ; 11.535 ;
; OperandA[1] ; OverflowOut ; 12.652 ; 12.649 ; 12.812 ; 12.869 ;
; OperandA[1] ; ZeroOut     ; 16.462 ; 16.840 ; 16.614 ; 17.028 ;
; OperandA[2] ; CarryOut    ; 10.683 ;        ;        ; 10.948 ;
; OperandA[2] ; OverflowOut ; 12.051 ; 12.048 ; 12.225 ; 12.282 ;
; OperandA[2] ; ZeroOut     ; 15.861 ; 16.239 ; 16.027 ; 16.441 ;
; OperandA[3] ; CarryOut    ; 9.429  ;        ;        ; 9.672  ;
; OperandA[3] ; OverflowOut ; 10.793 ; 10.813 ; 11.016 ; 11.031 ;
; OperandA[3] ; ZeroOut     ; 15.625 ; 15.999 ; 15.849 ; 16.223 ;
; OperandB[0] ; CarryOut    ; 12.081 ; 12.923 ; 13.150 ; 12.297 ;
; OperandB[0] ; OverflowOut ; 14.200 ; 14.257 ; 14.518 ; 14.515 ;
; OperandB[0] ; ZeroOut     ; 18.002 ; 18.416 ; 18.328 ; 18.706 ;
; OperandB[1] ; CarryOut    ; 12.111 ; 12.192 ; 12.337 ; 12.370 ;
; OperandB[1] ; OverflowOut ; 13.479 ; 13.526 ; 13.705 ; 13.704 ;
; OperandB[1] ; ZeroOut     ; 17.289 ; 17.685 ; 17.515 ; 17.893 ;
; OperandB[2] ; CarryOut    ; 10.760 ; 10.758 ; 10.935 ; 10.967 ;
; OperandB[2] ; OverflowOut ; 12.128 ; 12.125 ; 12.303 ; 12.301 ;
; OperandB[2] ; ZeroOut     ; 15.938 ; 16.316 ; 16.113 ; 16.491 ;
; OperandB[3] ; CarryOut    ; 10.292 ; 10.367 ; 10.508 ; 10.560 ;
; OperandB[3] ; OverflowOut ; 11.641 ; 11.728 ; 11.882 ; 11.896 ;
; OperandB[3] ; ZeroOut     ; 16.510 ; 16.884 ; 16.717 ; 17.091 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; OpSel[0]    ; CarryOut    ; 10.291 ; 10.314 ; 10.478 ; 10.532 ;
; OpSel[0]    ; OverflowOut ; 11.638 ; 11.658 ; 11.825 ; 11.876 ;
; OpSel[0]    ; ZeroOut     ; 13.843 ; 14.116 ; 14.044 ; 14.395 ;
; OpSel[1]    ; CarryOut    ; 10.520 ; 10.574 ; 10.832 ; 10.855 ;
; OpSel[1]    ; OverflowOut ; 11.867 ; 11.918 ; 12.179 ; 12.199 ;
; OpSel[1]    ; ZeroOut     ; 13.848 ; 14.412 ; 14.222 ; 14.369 ;
; OperandA[0] ; CarryOut    ; 11.092 ;        ;        ; 11.261 ;
; OperandA[0] ; OverflowOut ; 12.477 ; 12.496 ; 12.586 ; 12.661 ;
; OperandA[0] ; ZeroOut     ; 13.880 ; 14.225 ; 14.078 ; 14.399 ;
; OperandA[1] ; CarryOut    ; 10.748 ;        ;        ; 10.937 ;
; OperandA[1] ; OverflowOut ; 12.133 ; 12.152 ; 12.262 ; 12.337 ;
; OperandA[1] ; ZeroOut     ; 14.021 ; 14.340 ; 14.198 ; 14.493 ;
; OperandA[2] ; CarryOut    ; 10.178 ;        ;        ; 10.374 ;
; OperandA[2] ; OverflowOut ; 11.563 ; 11.582 ; 11.699 ; 11.774 ;
; OperandA[2] ; ZeroOut     ; 13.775 ; 14.087 ; 13.984 ; 14.276 ;
; OperandA[3] ; CarryOut    ; 9.082  ;        ;        ; 9.312  ;
; OperandA[3] ; OverflowOut ; 10.438 ; 10.457 ; 10.651 ; 10.665 ;
; OperandA[3] ; ZeroOut     ; 14.915 ; 15.325 ; 15.122 ; 15.532 ;
; OperandB[0] ; CarryOut    ; 11.464 ; 11.503 ; 11.711 ; 11.602 ;
; OperandB[0] ; OverflowOut ; 12.828 ; 12.868 ; 12.927 ; 13.002 ;
; OperandB[0] ; ZeroOut     ; 13.845 ; 14.195 ; 14.077 ; 14.395 ;
; OperandB[1] ; CarryOut    ; 11.420 ; 11.485 ; 11.690 ; 11.587 ;
; OperandB[1] ; OverflowOut ; 12.805 ; 12.824 ; 12.912 ; 12.987 ;
; OperandB[1] ; ZeroOut     ; 14.693 ; 15.012 ; 14.848 ; 15.143 ;
; OperandB[2] ; CarryOut    ; 10.305 ; 10.275 ; 10.472 ; 10.473 ;
; OperandB[2] ; OverflowOut ; 11.600 ; 11.675 ; 11.798 ; 11.873 ;
; OperandB[2] ; ZeroOut     ; 13.887 ; 14.179 ; 14.074 ; 14.379 ;
; OperandB[3] ; CarryOut    ; 9.880  ; 9.917  ; 10.060 ; 10.083 ;
; OperandB[3] ; OverflowOut ; 11.232 ; 11.266 ; 11.413 ; 11.433 ;
; OperandB[3] ; ZeroOut     ; 15.726 ; 16.136 ; 15.913 ; 16.323 ;
+-------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -0.482 ; -3.112           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.183 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -78.303                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.482 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.428      ;
; -0.459 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.405      ;
; -0.451 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.397      ;
; -0.396 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.342      ;
; -0.394 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.340      ;
; -0.383 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.330      ;
; -0.373 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.319      ;
; -0.371 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.317      ;
; -0.365 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.311      ;
; -0.363 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.309      ;
; -0.363 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.309      ;
; -0.363 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.309      ;
; -0.297 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.244      ;
; -0.295 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.242      ;
; -0.268 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.215      ;
; -0.268 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.215      ;
; -0.268 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.215      ;
; -0.268 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.215      ;
; -0.230 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.177      ;
; -0.221 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.167      ;
; -0.219 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.166      ;
; -0.219 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.165      ;
; -0.213 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.160      ;
; -0.210 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[3]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.156      ;
; -0.189 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.136      ;
; -0.188 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.135      ;
; -0.172 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.119      ;
; -0.164 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.111      ;
; -0.162 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.108      ;
; -0.149 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.096      ;
; -0.147 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.093      ;
; -0.144 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.091      ;
; -0.142 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.089      ;
; -0.117 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.064      ;
; -0.113 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.061      ;
; -0.112 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.059      ;
; -0.100 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.047      ;
; -0.086 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.032      ;
; -0.083 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.029      ;
; -0.076 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.022      ;
; -0.075 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.021      ;
; -0.075 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.021      ;
; -0.075 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.021      ;
; -0.075 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.021      ;
; -0.068 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.015      ;
; -0.068 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.015      ;
; -0.068 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.015      ;
; -0.068 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.015      ;
; -0.053 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.000      ;
; -0.052 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; GClock       ; GClock      ; 1.000        ; -0.047     ; 0.992      ;
; -0.051 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.999      ;
; -0.050 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.998      ;
; -0.049 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ; GClock       ; GClock      ; 1.000        ; -0.047     ; 0.989      ;
; -0.049 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ; GClock       ; GClock      ; 1.000        ; -0.047     ; 0.989      ;
; -0.049 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.996      ;
; -0.048 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.995      ;
; -0.047 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.994      ;
; -0.040 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.987      ;
; -0.040 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.987      ;
; -0.040 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.987      ;
; -0.040 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.987      ;
; -0.036 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0] ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ; GClock       ; GClock      ; 1.000        ; -0.032     ; 0.991      ;
; -0.034 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.981      ;
; -0.030 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.977      ;
; -0.025 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.971      ;
; -0.025 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.972      ;
; -0.024 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.971      ;
; -0.022 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.969      ;
; -0.008 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.955      ;
; -0.008 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.955      ;
; -0.008 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.955      ;
; -0.006 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign   ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ; GClock       ; GClock      ; 1.000        ; -0.033     ; 0.960      ;
; -0.001 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]          ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.947      ;
; 0.000  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.946      ;
; 0.002  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.945      ;
; 0.006  ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.942      ;
; 0.007  ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.941      ;
; 0.008  ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]      ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.937      ;
; 0.009  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.938      ;
; 0.009  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.938      ;
; 0.009  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q              ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.938      ;
; 0.011  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.937      ;
; 0.012  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.936      ;
; 0.014  ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.933      ;
; 0.014  ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.933      ;
; 0.023  ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.924      ;
; 0.028  ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                             ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; GClock       ; GClock      ; 1.000        ; -0.048     ; 0.911      ;
; 0.028  ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q            ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.919      ;
; 0.030  ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                               ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.917      ;
; 0.039  ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.908      ;
; 0.042  ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.905      ;
; 0.052  ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.895      ;
; 0.056  ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[2]           ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.890      ;
; 0.056  ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.891      ;
; 0.058  ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]              ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.889      ;
; 0.059  ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]               ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.888      ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.307      ;
; 0.201 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.325      ;
; 0.214 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.338      ;
; 0.214 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.338      ;
; 0.219 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.343      ;
; 0.251 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.375      ;
; 0.255 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.379      ;
; 0.272 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.396      ;
; 0.274 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.398      ;
; 0.274 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.398      ;
; 0.276 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.400      ;
; 0.278 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.403      ;
; 0.278 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.402      ;
; 0.278 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.402      ;
; 0.279 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.404      ;
; 0.280 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.404      ;
; 0.284 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.409      ;
; 0.287 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.411      ;
; 0.293 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:msb|int_q                        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.417      ;
; 0.302 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.426      ;
; 0.304 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.428      ;
; 0.305 ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.429      ;
; 0.306 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.430      ;
; 0.308 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.432      ;
; 0.309 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.433      ;
; 0.315 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.439      ;
; 0.316 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.440      ;
; 0.317 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.441      ;
; 0.322 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.446      ;
; 0.324 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.448      ;
; 0.326 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.450      ;
; 0.335 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit0|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.459      ;
; 0.335 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.459      ;
; 0.335 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.459      ;
; 0.337 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit1|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.461      ;
; 0.340 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.464      ;
; 0.340 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.464      ;
; 0.344 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.468      ;
; 0.344 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.468      ;
; 0.346 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.470      ;
; 0.348 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.472      ;
; 0.350 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.474      ;
; 0.352 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.476      ;
; 0.352 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.476      ;
; 0.353 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.477      ;
; 0.354 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.478      ;
; 0.354 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.478      ;
; 0.357 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.481      ;
; 0.359 ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.483      ;
; 0.360 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.484      ;
; 0.367 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.491      ;
; 0.370 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.494      ;
; 0.373 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.497      ;
; 0.375 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.499      ;
; 0.377 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.501      ;
; 0.378 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.502      ;
; 0.378 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.502      ;
; 0.379 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.503      ;
; 0.379 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:tsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit6|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.503      ;
; 0.381 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.505      ;
; 0.381 ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.505      ;
; 0.385 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.509      ;
; 0.390 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.514      ;
; 0.392 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.516      ;
; 0.393 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.517      ;
; 0.393 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.516      ;
; 0.395 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.520      ;
; 0.403 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.526      ;
; 0.406 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.530      ;
; 0.408 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit5|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.532      ;
; 0.410 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.534      ;
; 0.411 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.535      ;
; 0.411 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.535      ;
; 0.413 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.537      ;
; 0.415 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit2|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.540      ;
; 0.417 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ; GClock       ; GClock      ; 0.000        ; 0.047      ; 0.548      ;
; 0.422 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.546      ;
; 0.423 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[0]                  ; GClock       ; GClock      ; 0.000        ; 0.047      ; 0.554      ;
; 0.425 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.549      ;
; 0.427 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ; eightBitRegister:inst5|enARdFF_2:bit4|int_q                                                                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.551      ;
; 0.427 ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.551      ;
; 0.430 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.554      ;
; 0.430 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.554      ;
; 0.431 ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.555      ;
; 0.432 ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.556      ;
; 0.441 ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.566      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                                          ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.IDLE                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S0_INIT                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S1_SHIFT                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S2_DECIDE                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S3_DEC                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S4_FIX                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Controller:c1|cur.S5_LATCH                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|dec_counter4:N_cnt|r_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_mag[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b0FF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b1FF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:b2FF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:msb|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:tsb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:lsb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:msb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:ssb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdLo|enARdFF_2:tsb|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit0FF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit1FF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit2FF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister_LoadHoldDec:N_cnt|enARdFF_2:bit3FF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S0_init|int_q                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S1_sub|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S2_add|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S3_shift|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; Multiplication:inst2|Multiplication_Control_Logic_One_Hot:inst|enARdFF_2:S4_done|int_q                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit0|int_q                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit1|int_q                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit2|int_q                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit3|int_q                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit4|int_q                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit5|int_q                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit6|int_q                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; eightBitRegister:inst5|enARdFF_2:bit7|int_q                                                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_mag[0]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_Q_shift_setlsb:Quotient_reg|r_sign           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg4_divisor_mag:D_reg|r_sign                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[0]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[1]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[2]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|reg5_R_shift:Remain_reg|r[3]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[0]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[1]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[2]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyQ4:Q_reg_sign|r_out[3]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[0]              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[1]              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[2]              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Division_non_restoring:inst1|Non_Restoring_Datapath:inst|sign_applyR5_to4:R_reg_sign|r_out[3]              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b0FF|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b1FF|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b2FF|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Logical_Right_Shift_four_bit_register:Q_reg|enARdFF_2:b3FF|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|Right_Shift_four_bit_register:A_reg|enARdFF_2:msbFF|int_q        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|enARdFF_2:Q1ff|int_q                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:lsb|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:msb|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:ssb|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:M_reg|enARdFF_2:tsb|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:lsb|int_q                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:msb|int_q                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; Multiplication:inst2|Booth_Datapath:inst5|fourBitRegister:ProdHi|enARdFF_2:ssb|int_q                       ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 0.926 ; 1.552 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; 2.584 ; 3.069 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; 2.279 ; 3.060 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; 2.584 ; 3.069 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 2.064 ; 2.805 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 2.064 ; 2.805 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 1.540 ; 2.223 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 1.254 ; 1.907 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 1.172 ; 1.750 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 2.527 ; 2.967 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 2.527 ; 2.967 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 2.118 ; 2.689 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 1.323 ; 1.918 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 1.760 ; 2.443 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.684 ; -1.290 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; -0.615 ; -1.239 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; -0.666 ; -1.273 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; -0.615 ; -1.239 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.380 ; -0.947 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.386 ; -0.959 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.380 ; -0.947 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.464 ; -1.043 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.383 ; -0.955 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.283 ; -0.846 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.377 ; -0.946 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.435 ; -1.015 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.283 ; -0.846 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.640 ; -1.262 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; GClock     ; 7.030 ; 7.513 ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 7.030 ; 7.513 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 6.188 ; 6.598 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 6.214 ; 6.614 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 4.419 ; 4.620 ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 6.252 ; 6.647 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 4.727 ; 4.971 ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 6.747 ; 7.193 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 5.391 ; 5.719 ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 9.193 ; 8.526 ; Rise       ; GClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; GClock     ; 4.268 ; 4.462 ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 6.778 ; 7.241 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 5.967 ; 6.360 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 5.992 ; 6.376 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 4.268 ; 4.462 ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 6.028 ; 6.408 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 4.564 ; 4.799 ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 6.505 ; 6.932 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 5.202 ; 5.517 ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 7.954 ; 7.417 ; Rise       ; GClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; OpSel[0]    ; CarryOut    ; 7.078  ; 7.289  ; 7.437  ; 8.179  ;
; OpSel[0]    ; OverflowOut ; 8.089  ; 8.421  ; 8.870  ; 9.222  ;
; OpSel[0]    ; ZeroOut     ; 10.480 ; 9.891  ; 11.254 ; 10.697 ;
; OpSel[1]    ; CarryOut    ; 6.948  ; 7.703  ; 7.868  ; 8.064  ;
; OpSel[1]    ; OverflowOut ; 8.394  ; 8.746  ; 8.879  ; 9.211  ;
; OpSel[1]    ; ZeroOut     ; 10.778 ; 10.221 ; 11.270 ; 10.681 ;
; OperandA[0] ; CarryOut    ; 6.863  ;        ;        ; 7.924  ;
; OperandA[0] ; OverflowOut ; 7.874  ; 8.206  ; 8.615  ; 8.967  ;
; OperandA[0] ; ZeroOut     ; 10.265 ; 9.676  ; 10.999 ; 10.442 ;
; OperandA[1] ; CarryOut    ; 6.339  ;        ;        ; 7.342  ;
; OperandA[1] ; OverflowOut ; 7.350  ; 7.682  ; 8.033  ; 8.385  ;
; OperandA[1] ; ZeroOut     ; 9.741  ; 9.152  ; 10.417 ; 9.860  ;
; OperandA[2] ; CarryOut    ; 6.053  ;        ;        ; 7.026  ;
; OperandA[2] ; OverflowOut ; 7.064  ; 7.396  ; 7.717  ; 8.069  ;
; OperandA[2] ; ZeroOut     ; 9.455  ; 8.866  ; 10.101 ; 9.544  ;
; OperandA[3] ; CarryOut    ; 5.432  ;        ;        ; 6.306  ;
; OperandA[3] ; OverflowOut ; 6.444  ; 6.793  ; 7.029  ; 7.371  ;
; OperandA[3] ; ZeroOut     ; 9.359  ; 8.809  ; 9.937  ; 9.387  ;
; OperandB[0] ; CarryOut    ; 6.730  ; 7.646  ; 7.766  ; 7.786  ;
; OperandB[0] ; OverflowOut ; 8.337  ; 8.689  ; 8.777  ; 9.109  ;
; OperandB[0] ; ZeroOut     ; 10.721 ; 10.164 ; 11.168 ; 10.579 ;
; OperandB[1] ; CarryOut    ; 6.756  ; 7.237  ; 7.367  ; 7.808  ;
; OperandB[1] ; OverflowOut ; 7.928  ; 8.280  ; 8.499  ; 8.851  ;
; OperandB[1] ; ZeroOut     ; 10.312 ; 9.755  ; 10.883 ; 10.326 ;
; OperandB[2] ; CarryOut    ; 6.085  ; 6.442  ; 6.661  ; 7.037  ;
; OperandB[2] ; OverflowOut ; 7.133  ; 7.485  ; 7.728  ; 8.080  ;
; OperandB[2] ; ZeroOut     ; 9.517  ; 8.960  ; 10.112 ; 9.555  ;
; OperandB[3] ; CarryOut    ; 5.866  ; 6.179  ; 6.524  ; 6.821  ;
; OperandB[3] ; OverflowOut ; 6.867  ; 7.244  ; 7.540  ; 7.871  ;
; OperandB[3] ; ZeroOut     ; 9.813  ; 9.263  ; 10.440 ; 9.890  ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+-------------+-------+-------+--------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+-------------+-------------+-------+-------+--------+-------+
; OpSel[0]    ; CarryOut    ; 5.853 ; 6.133 ; 6.486  ; 6.786 ;
; OpSel[0]    ; OverflowOut ; 6.852 ; 7.185 ; 7.485  ; 7.838 ;
; OpSel[0]    ; ZeroOut     ; 8.369 ; 7.825 ; 8.976  ; 8.469 ;
; OpSel[1]    ; CarryOut    ; 6.026 ; 6.326 ; 6.641  ; 6.921 ;
; OpSel[1]    ; OverflowOut ; 7.025 ; 7.378 ; 7.640  ; 7.973 ;
; OpSel[1]    ; ZeroOut     ; 8.364 ; 7.957 ; 9.118  ; 8.498 ;
; OperandA[0] ; CarryOut    ; 6.214 ;       ;        ; 7.182 ;
; OperandA[0] ; OverflowOut ; 7.234 ; 7.559 ; 7.906  ; 8.268 ;
; OperandA[0] ; ZeroOut     ; 8.392 ; 7.858 ; 8.968  ; 8.422 ;
; OperandA[1] ; CarryOut    ; 6.058 ;       ;        ; 7.003 ;
; OperandA[1] ; OverflowOut ; 7.078 ; 7.403 ; 7.727  ; 8.089 ;
; OperandA[1] ; ZeroOut     ; 8.417 ; 7.919 ; 9.048  ; 8.538 ;
; OperandA[2] ; CarryOut    ; 5.783 ;       ;        ; 6.696 ;
; OperandA[2] ; OverflowOut ; 6.803 ; 7.128 ; 7.420  ; 7.782 ;
; OperandA[2] ; ZeroOut     ; 8.298 ; 7.795 ; 8.893  ; 8.390 ;
; OperandA[3] ; CarryOut    ; 5.241 ;       ;        ; 6.097 ;
; OperandA[3] ; OverflowOut ; 6.249 ; 6.587 ; 6.827  ; 7.158 ;
; OperandA[3] ; ZeroOut     ; 8.982 ; 8.417 ; 9.560  ; 8.995 ;
; OperandB[0] ; CarryOut    ; 6.403 ; 6.831 ; 7.047  ; 7.398 ;
; OperandB[0] ; OverflowOut ; 7.423 ; 7.748 ; 8.067  ; 8.392 ;
; OperandB[0] ; ZeroOut     ; 8.387 ; 7.848 ; 8.979  ; 8.421 ;
; OperandB[1] ; CarryOut    ; 6.395 ; 6.834 ; 7.025  ; 7.370 ;
; OperandB[1] ; OverflowOut ; 7.415 ; 7.740 ; 8.045  ; 8.370 ;
; OperandB[1] ; ZeroOut     ; 8.754 ; 8.256 ; 9.384  ; 8.886 ;
; OperandB[2] ; CarryOut    ; 5.842 ; 6.165 ; 6.411  ; 6.753 ;
; OperandB[2] ; OverflowOut ; 6.862 ; 7.187 ; 7.431  ; 7.756 ;
; OperandB[2] ; ZeroOut     ; 8.360 ; 7.857 ; 8.930  ; 8.427 ;
; OperandB[3] ; CarryOut    ; 5.636 ; 5.920 ; 6.273  ; 6.547 ;
; OperandB[3] ; OverflowOut ; 6.640 ; 6.977 ; 7.278  ; 7.605 ;
; OperandB[3] ; ZeroOut     ; 9.369 ; 8.804 ; 10.012 ; 9.447 ;
+-------------+-------------+-------+-------+--------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.036  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  GClock          ; -2.036  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -61.119 ; 0.0   ; 0.0      ; 0.0     ; -94.235             ;
;  GClock          ; -61.119 ; 0.000 ; N/A      ; N/A     ; -94.235             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 1.955 ; 2.310 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; 5.266 ; 5.636 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; 4.943 ; 5.354 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; 5.266 ; 5.636 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 4.539 ; 4.886 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 4.539 ; 4.886 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 3.343 ; 3.714 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 2.705 ; 3.060 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 2.441 ; 2.788 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 5.176 ; 5.470 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 5.176 ; 5.470 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 4.356 ; 4.652 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 2.793 ; 3.087 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.821 ; 4.118 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.684 ; -1.290 ; Rise       ; GClock          ;
; OpSel[*]     ; GClock     ; -0.615 ; -1.239 ; Rise       ; GClock          ;
;  OpSel[0]    ; GClock     ; -0.666 ; -1.273 ; Rise       ; GClock          ;
;  OpSel[1]    ; GClock     ; -0.615 ; -1.239 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.380 ; -0.910 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.386 ; -0.953 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.380 ; -0.910 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.464 ; -1.043 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.383 ; -0.914 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.283 ; -0.749 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.377 ; -0.938 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.435 ; -1.011 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.283 ; -0.749 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.640 ; -1.262 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; GClock     ; 13.657 ; 13.551 ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 13.657 ; 13.551 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 11.977 ; 11.995 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 12.023 ; 11.989 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 8.385  ; 8.503  ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 12.100 ; 12.017 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 8.995  ; 9.122  ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 13.044 ; 12.942 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 10.333 ; 10.479 ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 16.968 ; 16.991 ; Rise       ; GClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; GClock     ; 4.268 ; 4.462 ; Rise       ; GClock          ;
;  OUT[0]   ; GClock     ; 6.778 ; 7.241 ; Rise       ; GClock          ;
;  OUT[1]   ; GClock     ; 5.967 ; 6.360 ; Rise       ; GClock          ;
;  OUT[2]   ; GClock     ; 5.992 ; 6.376 ; Rise       ; GClock          ;
;  OUT[3]   ; GClock     ; 4.268 ; 4.462 ; Rise       ; GClock          ;
;  OUT[4]   ; GClock     ; 6.028 ; 6.408 ; Rise       ; GClock          ;
;  OUT[5]   ; GClock     ; 4.564 ; 4.799 ; Rise       ; GClock          ;
;  OUT[6]   ; GClock     ; 6.505 ; 6.932 ; Rise       ; GClock          ;
;  OUT[7]   ; GClock     ; 5.202 ; 5.517 ; Rise       ; GClock          ;
; ZeroOut   ; GClock     ; 7.954 ; 7.417 ; Rise       ; GClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; OpSel[0]    ; CarryOut    ; 14.007 ; 13.729 ; 13.804 ; 14.653 ;
; OpSel[0]    ; OverflowOut ; 15.569 ; 15.739 ; 15.976 ; 16.201 ;
; OpSel[0]    ; ZeroOut     ; 19.913 ; 19.925 ; 20.316 ; 20.373 ;
; OpSel[1]    ; CarryOut    ; 13.712 ; 14.565 ; 14.700 ; 14.383 ;
; OpSel[1]    ; OverflowOut ; 15.888 ; 16.113 ; 16.262 ; 16.432 ;
; OpSel[1]    ; ZeroOut     ; 20.228 ; 20.285 ; 20.606 ; 20.618 ;
; OperandA[0] ; CarryOut    ; 13.603 ;        ;        ; 14.185 ;
; OperandA[0] ; OverflowOut ; 15.165 ; 15.335 ; 15.508 ; 15.733 ;
; OperandA[0] ; ZeroOut     ; 19.509 ; 19.521 ; 19.848 ; 19.905 ;
; OperandA[1] ; CarryOut    ; 12.407 ;        ;        ; 13.013 ;
; OperandA[1] ; OverflowOut ; 13.969 ; 14.139 ; 14.336 ; 14.561 ;
; OperandA[1] ; ZeroOut     ; 18.313 ; 18.325 ; 18.676 ; 18.733 ;
; OperandA[2] ; CarryOut    ; 11.769 ;        ;        ; 12.359 ;
; OperandA[2] ; OverflowOut ; 13.331 ; 13.501 ; 13.682 ; 13.907 ;
; OperandA[2] ; ZeroOut     ; 17.675 ; 17.687 ; 18.022 ; 18.079 ;
; OperandA[3] ; CarryOut    ; 10.416 ;        ;        ; 10.924 ;
; OperandA[3] ; OverflowOut ; 11.970 ; 12.164 ; 12.316 ; 12.501 ;
; OperandA[3] ; ZeroOut     ; 17.411 ; 17.418 ; 17.758 ; 17.765 ;
; OperandB[0] ; CarryOut    ; 13.281 ; 14.475 ; 14.534 ; 13.875 ;
; OperandB[0] ; OverflowOut ; 15.798 ; 16.023 ; 16.096 ; 16.266 ;
; OperandB[0] ; ZeroOut     ; 20.138 ; 20.195 ; 20.440 ; 20.452 ;
; OperandB[1] ; CarryOut    ; 13.309 ; 13.655 ; 13.667 ; 13.951 ;
; OperandB[1] ; OverflowOut ; 14.978 ; 15.203 ; 15.274 ; 15.499 ;
; OperandB[1] ; ZeroOut     ; 19.318 ; 19.375 ; 19.614 ; 19.671 ;
; OperandB[2] ; CarryOut    ; 11.857 ; 12.050 ; 12.151 ; 12.381 ;
; OperandB[2] ; OverflowOut ; 13.419 ; 13.598 ; 13.713 ; 13.929 ;
; OperandB[2] ; ZeroOut     ; 17.763 ; 17.775 ; 18.057 ; 18.101 ;
; OperandB[3] ; CarryOut    ; 11.361 ; 11.579 ; 11.729 ; 11.928 ;
; OperandB[3] ; OverflowOut ; 12.897 ; 13.161 ; 13.296 ; 13.477 ;
; OperandB[3] ; ZeroOut     ; 18.375 ; 18.415 ; 18.740 ; 18.747 ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+-------------+-------------+-------+-------+--------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+-------------+-------------+-------+-------+--------+-------+
; OpSel[0]    ; CarryOut    ; 5.853 ; 6.133 ; 6.486  ; 6.786 ;
; OpSel[0]    ; OverflowOut ; 6.852 ; 7.185 ; 7.485  ; 7.838 ;
; OpSel[0]    ; ZeroOut     ; 8.369 ; 7.825 ; 8.976  ; 8.469 ;
; OpSel[1]    ; CarryOut    ; 6.026 ; 6.326 ; 6.641  ; 6.921 ;
; OpSel[1]    ; OverflowOut ; 7.025 ; 7.378 ; 7.640  ; 7.973 ;
; OpSel[1]    ; ZeroOut     ; 8.364 ; 7.957 ; 9.118  ; 8.498 ;
; OperandA[0] ; CarryOut    ; 6.214 ;       ;        ; 7.182 ;
; OperandA[0] ; OverflowOut ; 7.234 ; 7.559 ; 7.906  ; 8.268 ;
; OperandA[0] ; ZeroOut     ; 8.392 ; 7.858 ; 8.968  ; 8.422 ;
; OperandA[1] ; CarryOut    ; 6.058 ;       ;        ; 7.003 ;
; OperandA[1] ; OverflowOut ; 7.078 ; 7.403 ; 7.727  ; 8.089 ;
; OperandA[1] ; ZeroOut     ; 8.417 ; 7.919 ; 9.048  ; 8.538 ;
; OperandA[2] ; CarryOut    ; 5.783 ;       ;        ; 6.696 ;
; OperandA[2] ; OverflowOut ; 6.803 ; 7.128 ; 7.420  ; 7.782 ;
; OperandA[2] ; ZeroOut     ; 8.298 ; 7.795 ; 8.893  ; 8.390 ;
; OperandA[3] ; CarryOut    ; 5.241 ;       ;        ; 6.097 ;
; OperandA[3] ; OverflowOut ; 6.249 ; 6.587 ; 6.827  ; 7.158 ;
; OperandA[3] ; ZeroOut     ; 8.982 ; 8.417 ; 9.560  ; 8.995 ;
; OperandB[0] ; CarryOut    ; 6.403 ; 6.831 ; 7.047  ; 7.398 ;
; OperandB[0] ; OverflowOut ; 7.423 ; 7.748 ; 8.067  ; 8.392 ;
; OperandB[0] ; ZeroOut     ; 8.387 ; 7.848 ; 8.979  ; 8.421 ;
; OperandB[1] ; CarryOut    ; 6.395 ; 6.834 ; 7.025  ; 7.370 ;
; OperandB[1] ; OverflowOut ; 7.415 ; 7.740 ; 8.045  ; 8.370 ;
; OperandB[1] ; ZeroOut     ; 8.754 ; 8.256 ; 9.384  ; 8.886 ;
; OperandB[2] ; CarryOut    ; 5.842 ; 6.165 ; 6.411  ; 6.753 ;
; OperandB[2] ; OverflowOut ; 6.862 ; 7.187 ; 7.431  ; 7.756 ;
; OperandB[2] ; ZeroOut     ; 8.360 ; 7.857 ; 8.930  ; 8.427 ;
; OperandB[3] ; CarryOut    ; 5.636 ; 5.920 ; 6.273  ; 6.547 ;
; OperandB[3] ; OverflowOut ; 6.640 ; 6.977 ; 7.278  ; 7.605 ;
; OperandB[3] ; ZeroOut     ; 9.369 ; 8.804 ; 10.012 ; 9.447 ;
+-------------+-------------+-------+-------+--------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CarryOut      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OverflowOut   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ZeroOut       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; OperandB[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OpSel[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OpSel[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 383      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 383      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 171   ; 171  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 54    ; 54   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 09 21:27:43 2025
Info: Command: quartus_sta lab2 -c lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.036       -61.119 GClock 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.404         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -94.235 GClock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.758       -50.013 GClock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.355         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -94.235 GClock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.482
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.482        -3.112 GClock 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.183         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -78.303 GClock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4755 megabytes
    Info: Processing ended: Sun Nov 09 21:27:52 2025
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


