{"patent_id": "10-2020-0025983", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0111004", "출원번호": "10-2020-0025983", "발명의 명칭": "비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 읽기 방법", "출원인": "삼성전자주식회사", "발명자": "이기택"}}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 비트라인들과 복수의 워드라인들에 연결된 복수의 저항성 메모리 셀을 갖는 복수의 타일들, 상기 복수의타일들을 갖는 복수의 뱅크들, 상기 복수의 뱅크들을 포함하는 메모리 셀 어레이;어드레스에 응답하여 상기 복수의 워드라인들 중에서 어느 하나를 선택하는 워드라인 드라이버;상기 어드레스에 응답하여 상기 복수의 비트라인들 중에서 어느 하나를 선택하는 비트라인 드라이버;읽기 동작시 상기 메모리 셀 어레이로부터 코드워드를 읽는 읽기 회로;상기 읽기 동작시 상기 코드워드에 포함된 에러 정정 코드를 이용하여 읽기 데이터의 에러를 정정하는 에러 정정 회로;상기 에러 정정된 데이터를 외부 장치로 출력하는 데이터 입출력 회로; 및상기 읽기 동작시 상기 워드라인 드라이버, 상기 비트라인 드라이버, 상기 읽기 회로, 상기 에러 정정 회로, 및상기 데이터 입출력 회로를 제어하는 제어 로직을 포함하고,상기 복수의 타일들은 상기 읽기 동작시 어드레스 스크램블(address scramble)에 따라 구동되는 것을 특징으로하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 어드레스 스크램블은 서로 다른 타일들, 서로 다른 워드라인들, 혹은 서로 다른 비트라인들의 조합에 의해구성되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 복수의 타일들 중에서 적어도 2개는 상기 어드레스에 응답하여 타일 내부의 대응하는 물리적인 위치가 서로 다른 메모리 셀들이 활성화되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 복수의 타일들 중에서 제 1 타일은 제 1 방향으로 순차적으로 할당된 워드라인 번호들에 대응하는 제 1 워드라인 그룹을 포함하고,상기 복수의 타일들 중에서 제 2 타일은 사전에 결정된 위치로부터 상기 제 1 방향으로 순차적으로 할당된 워드라인 번호들에 대응하는 제 2 워드라인 그룹, 및 상기 제 1 방향으로 순차적으로 할당된 나머지 워드라인 번호에 대응하는 나머지 워드라인 그룹을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 사전에 결정된 위치는 상기 제 2 타일에 배치된 워드라인들의 중앙 부분인 것을 특징으로 하는 비휘발성메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,공개특허 10-2021-0111004-3-상기 복수의 타일들 중에서 제 1 타일은 제 2 방향으로 순차적으로 할당된 비트라인 번호들에 대응하는 제 1 비트라인 그룹을 포함하고,상기 복수의 타일들 중에서 제 2 타일은 사전에 결정된 위치로부터 상기 제 2 방향으로 순차적으로 할당된 비트라인 번호들에 대응하는 제 2 비트라인 그룹, 및 상기 제 2 방향으로 순차적으로 할당된 나머지 비트라인 번호에 대응하는 나머지 비트라인 그룹을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 복수의 타일들 중에서 제 1 타일은 제 2 방향으로 순차적으로 할당된 비트라인 번호들에 대응하는 제 1 비트라인 그룹을 포함하고,상기 복수의 타일들 중에서 제 2 타일은 상기 제 2 방향의 반대 방향으로 순차적으로 할당된 비트라인 번호들에대응하는 제 2 비트라인 그룹을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,기판에 수직한 방향으로 형성된 복수의 레이어들을 더 포함하고,상기 복수의 레이어들 중에서 적어도 하나는 상기 복수의 뱅크들 중에서 적어도 하나를 포함하는 것을 특징으로하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 에러 정정 회로는 쓰기 동작시 쓰기 데이터를 수신하고, 상기 수신된 쓰기 데이터에 대응하는 에러 정정코드를 생성하고, 상기 쓰기 데이터와 상기 생성된 에러 정정 코드에 대응하는 코드워드를 생성하고,상기 어드레스 스크램블을 적용하여 상기 생성된 코드워드를 상기 메모리 셀 어레이의 복수의 타일들에 저장하는 쓰기 회로를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 복수의 레이어들 중에서 적어도 하나는, 상기 워드라인 드라이버, 상기 비트라인 드라이버, 상기 에러 정정 회로, 상기 읽기 회로, 상기 쓰기 회로, 상기 데이터 입출력 회로, 및 상기 제어 로직 중에서 적어도 하나를포함하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 레이어에 형성된 제 1 타일들; 및상기 제 1 레이어의 상부에 형성된 제 2 타일들을 포함하고,상기 제 1 및 제 2 타일들의 각각은,제 1 레이어에 형성되고, 제 1 워드라인들과 비트라인 사이에 연결된 제 1 저항성 메모리 셀들;상기 제 1 레이어의 상부에 위치하는 제 2 레이어에 형성되고, 제 2 워드라인들과 상기 비트라인 사이에 연결된제 2 저항성 메모리 셀들; 및상기 제 1 레이어의 하부에 위치하고, 상기 제 1 워드라인들, 상기 제 2 워드라인들, 및 상기 비트라인의 각각이 적어도 하나의 비아를 통하여 연결된 주변 회로를 포함하고,상기 제 1 및 제 2 타일들의 각각은 읽기 동작시 어드레스 스크램블에 따라 구동되는 것을 특징으로 하는 비휘발성 메모리 장치.공개특허 10-2021-0111004-4-청구항 12 제 11 항에 있어서,상기 제 1 저항성 메모리 셀들과 상기 제 2 저항성 메모리 셀들은 상기 비트라인을 중심으로 대칭적으로 구현되는 것으로 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서,상기 주변 회로는,기판 위에 상기 제 1 워드라인들을 연결하는 제 1 로우 디코더; 및상기 기판 위에 상기 제 2 워드라인들을 연결하는 제 2 로우 디코더를 포함하는 것을 특징으로 하는 비휘발성메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항에 있어서,상기 읽기 동작시 상기 제 1 및 제 2 타일들의 각각으로 어드레스에 응답하여 1 비트의 데이터를 출력하는 것을특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서,코드워드를 읽기 위하여 상기 제 1 및 제 2 타일들의 각각에서 복수의 어드레스들에 응답하여 읽기 동작이 수행되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 11 항에 있어서,상기 읽기 동작시 상기 제 1 및 제 2 타일들의 각각으로 어드레스에 응답하여 적어도 2 비트의 데이터를 출력하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 11 항에 있어서,상기 제 1 타일들 및 상기 제 2 타일들의 각각은 복수의 타일 그룹들로 구분되고, 상기 복수의 타일 그룹들의각각은 서로 다른 읽기 레벨에 따라 상기 읽기 동작이 수행되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "비휘발성 메모리 장치의 읽기 방법에 있어서,읽기 동작시 입력된 어드레스에 따라 대응하는 읽기 레벨을 결정하는 단계;상기 결정된 읽기 레벨을 이용하여 읽기 동작을 수행하는 단계;상기 읽기 동작에 의해 읽혀진 데이터의 에러를 정정하는 단계; 및상기 에러 정정된 데이터를 외부 장치로 출력하는 단계를 포함하고,상기 읽기 동작은, 서로 다른 타일들, 서로 다른 워드라인들, 서로 다른 비트라인들의 조합을 어드레스 스크램블로 구성함으로써 수행되는 것을 특징으로 하는 방법."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18 항에 있어서,공개특허 10-2021-0111004-5-상기 읽기 동작은 상기 서로 다른 타일들에서 동일 어드레스에 응답하여 일정한 간격으로 선택되는 워드라인과비트라인에 대응하는 메모리 셀로부터 데이터를 읽는 것을 특징으로 하는 방법."}
{"patent_id": "10-2020-0025983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18 항에 있어서,기판 위에 형성된 복수의 레이어들을 포함하고,상기 복수의 레이어들의 각각에 복수의 타일들을 포함하고,상기 읽기 레벨을 결정하는 단계는,상기 입력된 어드레스에 따라 상기 복수의 레이어들 중에서 대응하는 레이어의 읽기 레벨을 결정하는 단계를 포함하는 것을 특징으로 하는 방법."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 비휘발성 메모리 장치는, 제 1 레이어에 형성된 제 1 타일들, 및 상기 제 1 레이어의 상부에 형성된 제 2 타일들을 포함하고, 상기 제 1 및 제 2 타일들의 각각은, 제 1 레이어에 형성되고, 제 1 워드라인들과 비트 라인 사이에 연결된 제 1 저항성 메모리 셀들, 상기 제 1 레이어의 상부에 위치하는 제 2 레이어에 형성되고, 제 2 워드라인들과 상기 비트라인 사이에 연결된 제 2 저항성 메모리 셀들, 및 상기 제 1 레이어의 하부에 위치하고, 상기 제 1 워드라인들, 상기 제 2 워드라인들, 및 상기 비트라인의 각각이 적어도 하나의 비아를 통하 여 연결된 주변 회로를 포함하고, 상기 제 1 및 제 2 타일들의 각각은 읽기 동작시 어드레스 스크램블에 따라 구 동되는 것을 특징으로 한다."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 읽기 방법에 관한 것이다."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 상변화 메모리 장치(Phase change Random Access Memory; PRAM)는 가열 후 냉각되면서 결정 상태 또는 비정질 상태 로 변화되는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질을 이용하여 데이터 를 저장한다. 즉, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높기 때문에, 결정 상태는 셋(set) 또는 논리 레벨 0으로 정의하고 비정질 상태는 리셋(reset) 혹은 논리 레벨 1로 정의할 수 있다."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 읽기 마진을 개선하는 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 읽기 방법을 제공하 는 데 있다."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 복수의 비트라인들과 복수의 워드라인들에 연결된 복수의 저항성 메모리 셀을 갖는 복수의 타일들, 상기 복수의 타일들을 갖는 복수의 뱅크들, 상기 복수의 뱅크들을 포 함하는 메모리 셀 어레이; 어드레스에 응답하여 상기 복수의 워드라인들 중에서 어느 하나를 선택하는 워드라인 드라이버; 상기 어드레스에 응답하여 상기 복수의 비트라인들 중에서 어느 하나를 선택하는 비트라인 드라이버; 읽기 동작시 상기 메모리 셀 어레이로부터 코드워드를 읽는 읽기 회로; 상기 읽기 동작시 상기 코드워드에 포함 된 에러 정정 코드를 이용하여 읽기 데이터의 에러를 정정하는 에러 정정 회로; 상기 에러 정정된 데이터를 외 부 장치로 출력하는 데이터 입출력 회로; 및 상기 읽기 동작시 상기 워드라인 드라이버, 상기 비트라인 드라이 버, 상기 읽기 회로, 상기 에러 정정 회로, 및 상기 데이터 입출력 회로를 제어하는 제어 로직을 포함하고, 상 기 복수의 타일들은 상기 읽기 동작시 어드레스 스크램블(address scramble)에 따라 구동되는 것을 특징으로 한 다. 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치는, 제 1 레이어에 형성된 제 1 타일들; 및 상기 제 1 레 이어의 상부에 형성된 제 2 타일들을 포함하고, 상기 제 1 및 제 2 타일들의 각각은, 제 1 레이어에 형성되고, 제 1 워드라인들과 비트라인 사이에 연결된 제 1 저항성 메모리 셀들; 상기 제 1 레이어의 상부에 위치하는 제 2 레이어에 형성되고, 제 2 워드라인들과 상기 비트라인 사이에 연결된 제 2 저항성 메모리 셀들; 및 상기 제 1 레이어의 하부에 위치하고, 상기 제 1 워드라인들, 상기 제 2 워드라인들, 및 상기 비트라인의 각각이 적어도 하나의 비아를 통하여 연결된 주변 회로를 포함하고, 상기 제 1 및 제 2 타일들의 각각은 읽기 동작시 어드레스 스크램블에 따라 구동되는 것을 특징으로 한다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 읽기 방법은, 읽기 동작시 입력된 어드레스에 따라 대응하는 읽기 레벨을 결정하는 단계; 상기 결정된 읽기 레벨을 이용하여 읽기 동작을 수행하는 단계; 상기 읽기 동작에 의해 읽혀진 데이터의 에러를 정정하는 단계; 및 상기 에러 정정된 데이터를 외부 장치로 출력하는 단계를 포함 하고, 상기 읽기 동작은, 서로 다른 타일들, 서로 다른 워드라인들, 서로 다른 비트라인들의 조합을 어드레스 스크램블로 구성함으로써 수행되는 것을 특징으로 한다. 본 발명의 실시 예에 따른 저장 장치는, 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하고, 상기 적어도 하나의 비휘발성 메모리 장치는 메모리 셀 어 레이를 포함하고, 상기 메모리 셀 어레이는 복수의 뱅크들을 포함하고, 상기 복수의 뱅크들의 각각은 복수의 타 일들을 포함하고, 상기 복수의 타일들은 어드레스 스크램블에 따라 구동되는 것을 특징으로 한다."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 읽기 방법은, 어드레스 스 크램블을 적용함으로써 타일 별 읽기 수준을 균등하게 할 수 있다. 이로써, 읽기 마진이 개선될 수 있다. 또한, 본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 읽기 방법은, 어드 레스 스크램블을 이용하여 워드라인/비트라인 브릿지 발생에 따른 에러 비트를 분산함으로써, 수율 향상도 기대 할 수 있다."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진가 용이하게 실시할 수 있을 정도로"}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 발명의 내용을 명확하고 상세하게 기재할 것이다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치 및 그것의 동작 방법은, 읽기 동작시 어드레스에 의거하여 활 성화되는 타일들(tiles)에 대하여 어드레스 스크램블(address scramble)를 적용함으로써, 각각의 타일의 리드 마진(read margin)을 균등화시킬 수 있다. 여기서 어드레스 스크램블은 읽기 동작시 서로 다른 타일, 서로 다른 인접하지 않는 워드라인 혹은 비트라인의 조합으로 구성될 수 있다. 이로써, 워드라인 브리지(bridge) 발생시 소모되는 에러 비트의 개수가 줄어들 수 있다. 그 결과로써 리드 마진과 수율이 개선될 수 있다. 도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다. 도 1을 참조하 면, 비휘발성 메모리 장치는 메모리 셀 어레이, 워드라인 드라이버, 비트라인 드라이버, 읽기 쓰기 회로(RWC, 140), 데이터 입출력 회로, 에러 정정 회로 및 제어 로직을 포함할 수 있 다. 메모리 셀 어레이는 복수의 워드라인들(WLs)을 통해 워드라인 드라이버에 연결되고, 복수의 비트라인 들(BLs)을 통해 비트라인 드라이버에 연결될 수 있다. 메모리 셀 어레이는 복수의 뱅크들(Bank 1 ~ Bank i, i는 2 이상의 정수)을 포함할 수 있다. 복수의 뱅크 들의 각각은 복수의 타일들(Tile 1 ~ Tile j, j는 2 이상의 정수)을 포함할 수 있다. 복수의 타일들의 각각은 복수의 워드라인들(WLs)과 복수의 비트라인들(BLs)에 연결된 복수의 메모리 셀들을 포함할 수 있다. 여기서 메 모리 셀들의 각각은 워드라인과 비트라인 사이에 연결될 수 있다. 메모리 셀은 저항체(resistance material)를 이용하여 적어도 하나의 비트를 저장할 수 있다. 실시 예에 있어서, 복수의 타이들은 읽기 동작시 어드레스 스크램블(address scramble)에 따라 구동될 수 있다. 즉, 복수의 타일들은 어드레스 스크램블(address scramble)에 따라 동일 어드레스를 수신하고 서로 다른 위치에서 활성화되는 메모리 셀들을 포함할 수 있다. 여기서 어드레스 스크램블은 서로 다른 타일들, 서로 다른 워드 라인들, 혹은 서로 다른 비트라인들의 조합에 의해 구성될 수 있다. 워드라인 드라이버는 워드라인들(WLs)을 통해 메모리 셀 어레이에 연결될 수 있다. 워드라인 드라이 버는 적어도 하나의 로우 디코더를 포함할 수 있다. 여기서 로우 디코더는 제어 로직의 제어에 따라 로우 어드레스(row address)를 이용하여 워드라인들 중에서 어느 하나의 워드라인을 선택할 수 있다. 또한, 워 드라인 드라이버는 선택된 워드라인으로 워드라인 전압을 인가할 수 있다. 여기서 워드라인 전압은, 읽기 워드라인 전압, 쓰기 워드라인 전압 등을 포함할 수 있다. 도시되지 않았지만 워드라인 드라이버는 이러한 워드라인 전압들을 발생하는 전압 발생 회로를 포함할 수 있다. 실시 예에 있어서, 워드라인 드라이버는 동일 어드레스에 응답하여 복수의 타일들 중에서 적어도 2개에서 다른 위치의 메모리 셀을 활성화하도록 워드라인을 선택할 수 있다. 비트라인 드라이버는 비트라인들(BLs)을 통해 메모리 셀 어레이에 연결될 수 있다. 비트라인 드라이 버는 적어도 하나의 컬럼 디코더를 포함할 수 있다. 여기서 컬럼 디코더는 제어 로직의 제어에 따라 컬럼 어드레스(column address)를 이용하여 비트라인들 중에서 어느 하나의 비트라인을 선택할 수 있다. 또한, 비트라인 드라이버는 선택된 비트라인으로 비트라인 전압을 인가할 수 있다. 여기서 비트라인 전압은, 읽 기 전압, 셋 비트라인 전압, 리셋 비트라인 전압 등을 포함할 수 있다. 도시되지 않았지만, 비트라인 드라이버 는 이러한 비트라인 전압들을 발생하는 전압 발생 회로를 포함할 수 있다. 실시 예에 있어서, 비트라인 드라이버는 동일 어드레스에 응답하여 복수의 타일들 중에서 적어도 2개에서 다른 위치의 메모리 셀을 활성화하도록 비트라인을 선택할 수 있다. 읽기 쓰기 회로는 제어 로직의 제어에 따라 메모리 셀 어레이에 읽기 동작 혹은 쓰기 동작을 수 행할 수 있다. 읽기 쓰기 회로는 쓰기 회로 및 읽기 회로를 포함할 수 있다. 쓰기 회로는 워드라인 드라이버와 비트라인 드라이버에 연결될 수 있다. 쓰기 회로는 제어 로직의 제어에 따라 선택된 비트라인과 선택된 워드라인에 연결된 메모리 셀에 쓰기 동작(셋 동작 혹은 리 셋 동작)을 수행하도록 구현될 수 있다. 예를 들어, 쓰기 회로는 제어 로직의 쓰기 제어 신호에 응답 하여 선택된 워드라인으로 워드라인 전압을 인가하고, 선택된 비트라인으로 비트라인 전압을 인가할 수 있다. 실시 예에 있어서, 쓰기 회로는 쓰기 동작시 쓰여질 데이터에 대응하는 셋 펄스(set pulse) 혹은 리셋 펄 스(reset pulse)를 발생하고, 선택된 워드라인/비트라인으로 셋 펄스 혹은 리셋 펄스를 인가할 수 있다. 실시 예에 있어서, 쓰기 회로는 선택 메모리 셀의 데이터에 데이터를 쓸 때, 선택 메모리 셀의 저항에 따 라 쓰기 전류를 결정할 수 있다. 읽기 회로는 제어 로직의 제어에 따라 선택된 비트라인과 선택된 워드라인에 연결된 메모리 셀의 데 이터를 읽도록 구현될 수 있다. 예를 들어, 읽기 회로는 제어 로직의 읽기 제어 신호에 응답하여 선 택된 비트라인과 선택된 워드라인에 연결된 메모리 셀로부터 데이터를 읽을 수 있다. 실시 예에 있어서, 읽기 회로는 선택된 워드라인/비트라인의 전압과 기준 전압 사이의 전압 차이를 감지하고, 감지된 전압 차이에 따라 온/오프 셀을 구분하는 센싱 동작을 수행할 수 있다. 실시 예에 있어서 읽기 쓰기 회로는, 도 1에 도시된 바와 같이, 워드라인 드라이버의 아래에 배치될 수 있다. 데이터 입출력 회로는 쓰기 동작시 제어 로직의 제어에 따라 외부 장치(예를 들어, 메모리 제어기)로 부터 수신된 쓰기 데이터를 제어 로직의 데이터 래치들로 전달하도록 구현될 수 있다. 또한, 데이터 입출 력 회로는, 읽기 동작시 데이터 레지들로부터 읽혀진 데이터를 외부 장치(예를 들어, 메모리 제어기)로 출 력하도록 구현될 수 있다. 실시 예에 있어서, 데이터 입출력 회로는 섹터 단위로 데이터를 입출력 하도록 구현될 수 있다. 에러 정정 회로는 쓰기 동작시 데이터 입출력 회로로부터 쓰기 데이터를 수신하여 에러 정정 코드(혹 은, 패러티, LDPC(low density parity check) 코드)를 생성할 수 있다. 이후에, 쓰기 데이터와 에러 정정 코드 를 갖는 코드워드가 쓰기 어드레스에 대응하는 메모리 셀 어레이에 저장될 수 있다. 또한, 에러 정정 회로는 읽기 동작시 읽기 데이터의 에러를 에러 정정 코드를 이용하여 복구할 수 있다. 예를 들어, 읽기 어드레스에 대응하는 메모리 셀 어레이로부터 코드워드가 읽혀지고, 읽혀진 코드워드로부터 신드롬들이 생성될 수 있다. 신드롬들을 이용하여 읽혀진 코드워드의 에러가 정정될 수 있다. 제어 로직은 비휘발성 메모리 장치의 제반 동작을 제어하도록 구현될 수 있다. 제어 로직은 외 부로부터 입력되는 명령(CMD), 어드레스(ADD), 혹은 제어 신호들에 응답하여 워드라인 드라이버, 비트라인 선택회로, 쓰기 회로, 읽기 회로, 데이터 입출력 회로, 혹은 에러 정정 회로를 제어 할 수 있다. 실시 예에 있어서, 제어 로직은, 복수의 쓰기 모드들 중에서 어느 하나를 선택하고, 선택된 쓰기 모드에 따라 쓰기 동작을 수행할 수 있다. 실시 예에 있어서, 제어 로직은 선택된 쓰기 모드, 쓰기 데이터, 혹은 읽기 데이터를 이용하여 쓰기 제어 신호를 발생하거나, 선택된 쓰기 모드 혹은 쓰기 데이터를 이용하여 읽기 제 어 신호를 발생할 수 있다. 실시 예에 있어서, 복수의 쓰기 모드들은 정상 모드, 데이터 비교 쓰기(Data Comparison Write; DCW) 모드, 공격적 데이터 비교 쓰기(aggressive Data Comparison Write; aDCW) 모드, 리드 스킵 데이터 비교 쓰기(Read Skip aDCW) 모드 중에서 어느 하나로 쓰기 동작을 수행할 수 있다. 여기서 정상 모 드는 저항 드리프트를 반영하지 않는 모드이고, DCW 모드는 리셋 상태에 대한 저항 드리프트를 반영한 모드이고, aDCW 모드 및 Read Skip aDCW 모드는 셋 상태 및 리셋 상태의 저항 드리프트를 모두 반영한 모드이다. 일반적인 비휘발성 메모리 장치는, 어드레스에 응답하여 타일 내 동일 위치에 대응하는 비트의 데이터를 머지함 으로써 섹터(예를 들어, 64 바이트)를 구성하고 있다. 그런데 타일 공정적 특성이 동일하여 타일 내 워스트 영 역(worst area, 예를 들어, 워드라인/비트라인 디코더의 근접 영역)의 섹터의 경우 문제가 야기될 수 있다. 반면에, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 어드레스에 응답하여 활성화되는 타일들에 대 하여 어드레스 스크램블을 적용함으로써, 어떠한 어드레스에서 읽기 동작을 수행하더라도 동일 수준의 리드 마 진을 확보할 수 있다. 이로써 종래의 워스트 영역의 조합으로 인한 페일이 개선될 수 있다. 또한, 워드라인 브 릿지 혹은 비트라인 브릿지 발생시 에러 정정 코드의 소모 비율을 줄임으로써 수율 개선도 가능하다. 도 2는 본 발명의 실시 예에 따른 어드레스 스크램블을 적용한 인접한 타일들(Tile 1 및 Tile 2)을 예시적으로 보여주는 도면이다. 도 2를 참조하면, 제 1 타일(Tile 1)에서 워드라인의 번호는 셀 어레이의 최하단에서부터 상단으로 할당되고 (WL1 ~ WLm, m은 2 이상의 정수), 제 2 타일(Tile 2)에서 워드라인의 번호는 최하단으로부터 5번째 워드라인으 로부터 상단으로 할당되고 있다. 예를 들어, 제 1 타일(Tile 1)의 로우 디코더(X-DEC)는 로우 어드레스에 응답 하여 최하단에 위치한 제 1 워드라인(WL1)을 활성화하고, 제 2 타일(Tile 2)의 로우 디코더(X-DEC)는 동일한 로 우 어드레스에 응답하여 최하단에 다섯 번째에 위치한 제 1 워드라인(WL1)을 활성화시킬 수 있다. 도 2에 도시된 바와 같이, 제 1 타일(Tile 1)은 제 1 방향으로 순차적으로 워드라인 번호를 할당한 제 1 워드라 인 그룹들(WL1 ~ WLm)을 포함할 수 있다. 여기서 제 1 방향은 비트라인을 신장시키는 방향일 수 있다. 또한, 제 2 타일(Tile 2)은 사전에 결정된 위치(예를 들어, 도 2에 도시된 바와 같이 최하단부로부터 5번째 워드라인)로 부터 제 1 방향으로 순차적으로 워드라인 번호를 할당한 제 2 워드라인 그룹들(WL1 ~ WLm-4)과, 제 1 방향으로 순차적으로 할당된 나머지 워드라인 번호에 대응하는 나머지 워드라인 그룹(WLm-3 ~ WLm)을 포함할 수 있다. 한 편, 사전에 결정된 위치는 순차적으로 배치된 워드라인들의 임의의 위치일 수 있다. 예를 들어, 사전에 결정된 위치는 순차적으로 배치된 워드라인들의 중앙 부분일 수 있다. 상술된 바와 같이, 본 발명의 실시 예에 따른 어드레스 스크램블은 워드라인 스크램블을 포함할 수 있다. 여기 서 워드라인 스크램블은 동일 로우 어드레스에 응답하여 활성화되는 워드라인의 물리적인 위치가 다른 것을 의 미한다. 한편, 도 2에 도시된 워드라인 스크램블은 실시 예에 불과하다고 이해되어야 할 것이다. 또한, 도 2를 다시 참조하면, 제 1 타일(Tile 1)에서 비트라인 번호는 왼쪽에서 오른쪽으로 할당되고(BL1 ~ BLn, n은 2 이상의 정수), 제 2 타일(Tile 2)에서 비트라인 번호는 왼쪽에서 오른쪽으로 할당될 수 있다. 도 2에 도시된 바와 같이, 제 1 타일(Tile 1)은 제 2 방향으로 순차적으로 할당된 비트라인 번호들에 대응하는 제 1 비트라인 그룹(BL1 ~ BLn)을 포함할 수 있다. 여기서 제 2 방향은 워드라인을 신장시키는 방향일 수 있다. 또한, 제 2 타일(Tile 2)은 제 2 방향의 반대 방향으로 순차적으로 할당된 비트라인 번호들에 대응하는 제 2 비 트라인 그룹(BL1 ~ BLn)을 포함할 수 있다. 한편, 본 발명의 실시 예에 따른 타일의 비트라인 번호 할당은 여기에 제한되지 않는다고 이해되어야 할 것이다. 제 1 타일(Tile 1)은 제 2 방향으로 순차적으로 할당된 비트라인 번호들에 대응하는 제 1 비트라인 그룹(BL1 ~ BLn)을 포함하고, 제 2 타일(Tile 2)은 사전에 결정된 위치로부터 제 2 방향으로 순차적으로 할당된 비트라인 번호들에 대응하는 제 2 비트라인 그룹과, 및 제 2 방향으로 순차적으로 할당된 나머지 비트라인 번호 에 대응하는 나머지 비트라인 그룹을 포함할 수도 있다. 상술된 바와 같이, 본 발명의 실시 예에 따른 어드레스 스크램블은 비트라인 스크램블을 포함할 수 있다. 여기 서 비트라인 스크램블은 동일 컬럼 어드레스에 응답하여 활성화되는 비트라인의 물리적인 위치가 다른 것을 의 미한다. 한편, 도 2에 도시된 비트라인 스크램블은 실시 예에 불과하다고 이해되어야 할 것이다. 도 3은 본 발명의 실시 예에 따른 어느 하나의 타일을 예시적으로 보여주는 도면이다. 도 3을 참조하면, 타일은 복수의 워드라인들(WL1 ~ WLm)과 복수의 비트라인들(BL1 ~ BLn)의 교차하는 곳에 배치된 복수의 메모리 셀(MC) 들을 포함할 수 있다. 한편, 도 3에 도시된 메모리 셀(MC)은 가변 저항(variable resistance)을 포함할 수 있다. 도 4a, 도 4b, 도 4c, 및 도 4d는 본 발명의 실시 예에 따른 메모리 셀을 예시적으로 보여주는 도면들이다. 도 4a를 참조하면, 메모리 셀(MC)은 가변 저항(R)과 다이오드(D)를 포함할 수 있다. 실시 예에 있어서, 가변 저 항(R)은 상변화(phase change) 물질일 수 있다. 예를 들어, 상변화 물질은, 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 다른 실시 예에 있어서, 가변 저항(R)은 상변화 물질 대신, 페로브스카이트(perovskite) 화합물들, 전이 금속 산화물 (transition metal oxide), 자성체 물질(magnetic materials), 강자성(ferromagnetic) 물질들 혹은 반강자성 (antiferromagnetic) 물질들을 포함할 수 있다. 도 4b를 참조하면, 메모리 셀(MC)은 가변 저항(R)과 쌍방향 다이오드(BD, bidirectional diode)를 포함할 수 있다. 도 4c를 참조하면, 메모리 셀(MC)은 가변 저항(R)과 트랜지스터(T)를 포함할 수 있다. 여기서 트랜지스터(T)의 게이트에 워드라인(WL)이 연결될 수 있다. 도 4d를 참조하면, 메모리 셀(MC)은 오보닉 임계 스위치(Ovonic Threshold Switch; OTS) 및 가변 저항(R)을 포 함할 수 있다. 오보닉 임계 스위치(OTS)는 GST(Ge2Sb2Te5; 게르마늄-안티몬-텔룰라이드)와 유사한 물질을 포함 할 수 있다. 예를 들어, 오보닉 임계 스위치(OTS)는 셀레늄(Se), 비소(As), Ge(게르마늄), Si(규소)의 조합으로 써, 결정 및 비결정 상태를 변경하는 칼코게나이드(Ghalcogenide)를 포함할 수 있다. 한편, 본 발명의 메모리 셀(MC)의 구조는 도 4a, 도 4b, 도 4c, 도 4d에 제한되지 않다고 이해되어야 할 것이다. 아래에서는 스위칭 소자로 구성된 메모리 셀의 3차원 구조를 예시적으로 설명하도록 하겠다. 도 5a, 도 5b, 도 5c, 도 5d, 도 5e 및 도 5f는 메모리 셀의 3차원 구조를 예시적으로 보여주는 도면들이다. 도 5a를 참조하면, 복수의 도전성 라인들(101, 102, 103) 사이에 마련되는 제 1 메모리 셀(MC1)과 제 2 메모리 셀(MC2)이 도시된다. 제 1 메모리 셀(MC1)과 제 2 메모리 셀(MC2)은 각각 독립된 메모리 셀로서 동작할 수 있다. 실시 예에 있어서, 제 1 도전성 라인과 제 2 도전성 라인이 워드라인인 경우, 제 3 도전성 라 인은 비트라인일 수 있다. 또한, 제 1 도전성 라인과 제 2 도전성 라인이 비트라인인 경우, 제 3 도전성 라인은 워드라인일 수 있다. 아래에서는 설명의 편의를 위하여 제 1 도전성 라인과 제 2 도 전성 라인이 각각 제 1 워드라인 및 제 2 워드라인이라고 하겠다. 실시 예에 있어서, 제 1 메모리 셀(MC1)은 제 1 가열 전극, 제 1 정보 저장 소자, 및 제 1 스위치 소 자을 포함할 수 있다. 실시 예에 있어서, 제 1 스위치 소자는 제 1 스위치 전극(113-1), 제 2 스위치 전극(113-2) 및 그것들의 사이에 배치되는 제 1 선택층(113-3)을 포함할 수 있다. 실시 예에 있어서, 제 1 선택 층(133-3)은 오보닉 임계 스위치(OTS) 물질을 포함할 수 있다. 제 1 스위치 전극(113-1)과 제 2 스위치 전극 (113-22) 사이에 문턱 전압보다 큰 전압이 인가되면, 제 1 선택층(113-3)을 통해 전류가 흐를 수 있다. 제 1 정 보 저장 소자는 상변화 물질을 포함할 수 있다. 실시 예에 있어서, 제 1 정보 저장 소자는 예로 칼코 게나이드 물질을 포함할 수 있다. 예를 들어, 제 1 정보 저장 소자는 Ge-Sb-Te(GST)를 포함할 수 있다. 제 1 정보 저장 소자에 포함되는 원소들의 종류 및 그 화학적 조성비에 따라 제 1 정보 저장 소자의 결 정화 온도, 용융점, 결정화 에너지에 따른 상변화 속도 등이 결정될 수 있다.제 2 메모리 셀(MC2)은 제 1 메모리 셀(MC1)과 유사한 구조로 구현될 수 있다. 아래에서는 제 1 메모리 셀(MC1)을 참조하여, 데이터를 저장하고, 소거하는 방법을 설명하겠다. 제 1 워드라인 과 비트라인을 통해 전압이 공급되면, 제 1 가열 전극과 제 1 정보 저장 소자 사이의 계면 에서 전압에 따른 줄 열(joule heat)이 발생할 수 있다. 줄 열에 의해 제 1 정보 저장 소자를 구성하는 상 변화 물질이 비결정 상태에서 결정 상태로 변하거나, 결정 상태에서 비결정 상태로 변할 수 있다. 제 1 정보 저 장 소자는 비결정 상태에서 높은 저항을 가질 수 있으며, 결정 상태에서 낮은 저항을 가질 수 있다. 실시 예에서, 제 1 정보 저장 소자의 저항 값에 따라 데이터 `0` 혹은 `1`이 정의될 수 있다. 제 1 메모리 셀(MC1)에 데이터를 저장하기 위해, 제 1 워드라인과 비트라인을 통해 프로그램 전압이 공급될 수 있다. 프로그램 전압은 제 1 스위치 소자에 포함되는 오보닉 임계 스위치 물질의 문턱 전압보다 클 수 있다. 따라서 제 1 스위치 소자를 통해 전류가 흐를 수 있다. 프로그램 전압에 의해 제 1 정보 저장 소자에 포함되는 상변화 물질이 비결정 상태에서 결정 상태로 변할 수 있다. 따라서 제 1 메모리 영역에 데이터가 저장될 수 있다. 실시 예에서, 제 1 정보 저장 소자에 포함되는 상변화 물질이 결정 상태를 갖는 경우, 제 1 메모리 셀(MC1)의 상태는 셋(set) 상태로 정의될 수 있다. 한편, 제 1 메모리 셀(MC1)에 저장된 데이터를 소거하기 위해, 제 1 정보 저장 소자에 포함되는 상변화 물 질을 결정 상태에서 비결정 상태로 되돌릴 수 있다. 예를 들어, 제 1 워드라인과 비트라인을 통해 사 전에 결정된 소거 전압이 공급될 수 있다. 소거 전압에 의해, 제 1 정보 저장 소자에 포함되는 상변화 물 질이 결정 상태에서 비결정 상태로 변할 수 있다. 제 1 정보 저장 소자에 포함되는 상변화 물질이 비결정 상태를 갖는 경우, 제 1 메모리 셀(MC1)의 상태는 리셋(reset) 상태로 정의될 수 있다. 실시 예에 있어서, 소거 전압의 최대값은 프로그램 전압의 최대값보다 클 수 있다. 소거 전압이 공급되는 시간은 프로그램 전압이 공급 되는 시간보다 짧을 수 있다. 도 5a에서는 제 1 메모리 셀(MC1)과 제 2 메모리 셀(MC2)은 동일한 방향성으로 구현될 수 있다. 하지만, 본 발 명의 메모리 셀이 여기에 제한되지 않을 것이다. 도 5b을 참조하면, 도 3a에 도시된 메모리 셀과 비교하여 제 1 도전성 라인과 제 2 도전성 라인이 각 각 제 1 워드라인 및 제 2 워드라인일 때, 제 1 메모리 셀(MC1)과 제 2 메모리 셀(MC2) 각각의 방향성이 서로 다를 수 있다. 예를 들어, 제 1 메모리 셀(MC1)의 가열 전극은 제 1 워드라인에 연결되고, 제 2 메모 리 셀(MC2)의 가열 전극은 비트라인에 연결될 수 있다. 도 5a에 도시된 제 1 메모리 셀(MC1)과 제 2 메모리 셀(MC2) 각각은 제 1 방향성을 가질 수 있다. 반면에, 도 5b에 도시된 제 1 메모리 셀(MC1)은 제 2 방향성을 가질 수 있고, 제 2 메모리 셀(MC2)은 제 1 방향성을 가질 수 있다. 한편, 도 5a와 도 5b는 제 1 층에 형성된 제 1 워드라인에 연결된 제 1 메모리 셀(MC1)과 제 2 층에 형성된 제 2 워드라인에 연결된 제 2 메모리 셀(MC2)이 서로 비트라인을 공유하고 있다. 하지만, 본 발명의 메모리 셀의 구조가 여기에 제한되지 않는다고 이해되어야 할 것이다. 도 5c를 참조하면, 제 1 메모리 셀(MC1)은 제 1 층에 형성된 제 1 워드라인과 제 1 층에 형성된 제 1 비트 라인이 교차하는 지점에 마련될 수 있다. 제 2 메모리 셀(MC2)은 제 2 층에 형성된 제 2 워드라인과 제 2 층에 형성된 제 2 비트라인이 교차하는 지점에 마련될 수 있다. 제 1 메모리 셀(MC1)은 제 2 방향성 을 가질 수 있고, 제 2 메모리 셀(MC2)은 제 1 방향성을 가질 수 있다. 도 5d를 참조하면, 도 5c에 도시된 메모리 셀들과 달리 제 1 메모리 셀(MC1)과 제 2 메모리 셀(MC2) 각각은 제 2 방향성을 가질 수 있다. 한편, 본 발명의 메모리 셀은 가열 전극이 없고 셀프 가열될 수도 있다. 도 5e에 도시된 메모리 셀은 도 5c의 메모리 셀로부터 가열 전극을 제거한 구조이고, 도 5f에 도시된 메모리 셀 은 도 5d의 메모리 셀로부터 가열 전극을 제거한 구조이다. 한편, 메모리 셀 어레이는 3차원 적층 구조를 가질 수 있다. 도 6a는 본 발명의 실시 예에 따른 메모리 셀 어레이의 3차원 적층 구조를 예시적으로 보여주는 도면이다. 여기서, 3차원 적층 구조는 복수의 메모리 셀 레이어들(110-1 ~ 110-8)이 기판에 수직으로 적층된 형태를 의미 할 수 있다.도 6a에서는 8개의 메모리 셀 레이어들(110-1 ~ 110-8)이 적층된 것이 도시되지만, 본 발명의 레이어의 개수가 여기에 제한되지 않을 것이다. 여기서, 메모리 셀 레이어(110-1 ~ 110-8)의 각각은 복수의 저항성 메모리 셀 그 룹 혹은 복수의 리던던시 메모리 셀 그룹을 포함할 수 있다. 메모리 셀 어레이가 3차원 적층 구조일 경우, 실시 예에 있어서, 메모리 셀 레이어들(110-1 ~ 110-8)은 크로스 포인트 구조(cross point structure)를 가질 수 있다. 실시 예에 있어서, 메모리 셀 레이어들(110-1 ~ 110-8) 중에서 적어도 2개는 서로 다른 쓰기 모드에 따라 쓰기 동작을 수행할 수 있다. 실시 예에 있어서, 메모리 셀 레이어들(110-1 ~ 110-8) 중에서 적어도 2개는 서로 다른 읽기 레벨에 따라 읽기 동작을 수행할 수 있다. 한편, 도 6a에 도시된 각 레이어는 복수의 타일들을 포함할 수 있다. 도 6b는 복수의 타일들을 구비한 레이어들을 예시적으로 보여주는 도면이다. 레이어들의 각각은 64개의 타일들 을 구비할 수 있다. 한편, 각 레이어에 포함된 타일의 개수가 여기에 제한되지 않을 것이다. 한편, 도 6b에 도시된 타일은 하나의 레이어에 형성되었다. 하지만, 본 발명의 타일이 여기에 제한되지 않을 것 이다. 본 발명의 타일은 복수의 레이어들에 형성될 수 있다. 도 6c는 복수의 레이어들에 형성된 타일을 예시적으로 보여주는 도면이다. 도 6c를 참조하면, 제 1 내지 제 4 레이어들의 각각의 셀 어레이(CA1)는 하나의 타일(Tile)로 구성될 수 있다. 한편, 도 6c에서는 4개의 레이어들 의 셀 어레이들이 하나의 타일로 구성되었다. 하지만, 본 발명의 타일 구성이 여기에 제한되지 않는다고 이해되 어야 할 것이다. 도 6d는 복수의 레이어들의 각각에 복수의 타일들을 갖는 복수의 뱅크들을 예시적으로 보여주는 도면이다. 도 6d를 참조하면, 3개의 레이어들의 각각은 2개의 뱅크들이 도시되고, 각 뱅크들은 64개의 타일들을 구비하고 있 다. 한편, 본 발명의 뱅크 구성, 타일 구성, 레이어 구성에 여기에 제한되지 않는다고 이해되어야 할 것이다. 도 7은 도 6a에 도시된 하나의 메모리 셀 레이어(110-1)을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 메 모리 셀 레이어(110-1)는 크로스 포인트 구조를 포함할 수 있다. 여기서 크로스 포인트 구조는 하나의 라인과 다른 라인이 서로 교차되는 영역에, 하나의 저항성 메모리 셀(MC)이 형성되는 구조를 의미한다. 예를 들어, 비 트 라인(BL1_1 ~ BL4_1)이 제 1 방향으로 연장되어 형성되고, 워드 라인(WL1_1~WL3_1)이 비트 라인(BL1_1 ~ BL4_1)과 서로 교차하도록 제 2 방향으로 연장되어 형성되고, 각 비트 라인(BL1_1 ~ BL4_1)과 각 워드 라인 (WL1_1 ~ WL3_1)이 교차되는 영역에 저항성 메모리 셀(MC)이 형성될 수 있다. 실시 예에서, 메모리 셀(MC)은 하나의 비트를 저장하는 싱글 레벨 셀(SLC; Single Level Cell)일수 있다. 다른 실시 예에 있어서, 메모리 셀(MC)은 적어도 2 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(MLC; Multi Level Cell)일 수 있다. 또 다른 실시 예에 있어서, 일부 메모리 셀(MC)은 싱글 레벨 셀이고, 다른 메모리 셀 (MC)은 멀티 레벨 셀일 수도 있다. 한편, 본 발명의 메모리 셀 어레이는 버퍼 기능을 수행하는 셀 어레이를 포함할 수 있다. 도 8은 본 발명의 다른 실시 예에 따른 메모리 셀 어레이(110a)를 예시적으로 보여주는 도면이다. 도 8을 참조 하면, 메모리 셀 어레이(110a)는 제 1 메모리 셀 어레이(110a-1) 및 제 2 메모리 셀 어레이(110a-2)를 포함할 수 있다. 실시 예에 있어서, 제 1 메모리 셀 어레이(110a-1)는 메인 셀의 역할을 수행하고, 제 2 메모리 셀 어 레이(110a-2)는 버퍼의 역할을 수행할 수 있다. 실시 예에 있어서, 제 1 메모리 셀 어레이(110a-1) 및 제 2 메모리 셀 어레이(110a-2)은 서로 다른 쓰기 모드에 따라 쓰기 동작을 수행할 수 있다. 또한, 도 8에 도시된 바와 같이, 메모리 셀 어레이(110a)의 아래에 RWC 계층이 배치될 수 있다. RWC(도 1의 140; 쓰기 회로, 읽기 회로 포함)는 메모리 셀 어레이(110a)에 포함된 복수의 메모리 셀들에 대한 쓰 기 동작 및 읽기 동작을 수행할 수 있다. 한편, 도 8에 도시된 RWC 계층은 메모리 셀 어레이(100a)의 아래이지 만, 본 발명의 RWC 계층이 위치가 여기에 제한되지 않는다고 이해되어야 할 것이다. 한편, 도 8에 도시된 제 1 메모리 셀 어레이(111a)와 제 2 메모리 셀 어레이(111b)는 서로 동일한 계층에 배치 되고 있다. 하지만, 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 제 1 메모리 셀 어레이와 제 2 메 모리 셀 어레이는 서로 다른 계층에 배치될 수 있다. 도 9는 본 발명의 또 다른 실시 예에 따른 메모리 셀 어레이(110b)를 예시적으로 보여주는 도면이다. 도 9를 참 조하면, 메모리 셀 어레이(110b)는 서로 다른 계층에 배치된 복수의 제 1 메모리 셀 어레이들(110b-1, 110b-2), 및 제 1 메모리 셀 어레이들(110b-1, 110b-2)과 다른 계층에 배치된 제 2 메모리 셀 어레이(110b-3)를 포함할 수 있다. 실시 예에 있어서, 제 1 메모리 셀 어레이들(110b-1, 110b-2) 및 제 2 메모리 셀 어레이(110b-3) 중 적어도 2개 는 서로 다른 쓰기 모드에 따라 쓰기 동작을 수행할 수 있다. 아래에서는 설명의 편의를 위하여, 비휘발성 메모리 장치는 복수의 타일들을 갖는 2개의 레이어들로 구성 된다고 가정하겠다. 도 10은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 레이어들을 예시적으로 보여주는 도면이다. 도 10에 도시된 바와 같이, 제 1 레이어에서 두 줄의 타일들(Tile 1 ~ Tile 8)이 배치되고, 동일하게 제 2 레이어 에서 두 줄의 타일들이 배치될 수 있다. 한편, 한 레이어에 배치되는 타일들의 개수 및 줄의 개수는 여기에 제 한되지 않는다고 이해되어야 할 것이다. 도 11은 도 10에 도시된 타일에 포함된 메모리 셀들을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 제 1 레이어의 워드라인(WL_L1)과 비트라인(BL) 사이에 제 1 레이어의 메모리 셀들이 연결되고, 제 2 레이어의 워드 라인(WL_L2)과 비트라인(BL)에 제 2 레이어의 메모리 셀들이 연결될 수 있다. 제 1 및 제 2 메모리 셀들의 각각 은 가변 소자(예를 들어, GST)와 스위칭 소자(예를 들어, OTS)를 포함할 수 있다. 비트라인(BL)을 중심으로 대 칭적으로 메모리 셀들이 구성될 수 있다. 한편, 도 11에 도시된 메모리 셀의 구조는 본 발명의 실시 예에 불과하다고 이해되어야 할 것이다. 도 12는 본 발명의 실시 예에 따른 읽기 회로의 감지 증폭기(SA)를 예시적으로 보여주는 도면이다. 도 12 를 참조하면, 감지 증폭기(SA)는 메모리 셀(MC)에 연결된 워드라인(WL)의 전압과 기준 전압(Vref)을 비교하여, 감지 결과(SAOUT)를 출력할 수 있다. 여기서 메모리 셀(MC)은 선택된 워드라인(WL)과 선택된 비트라인(BL) 사이 에 배치될 수 있다. 읽기 동작에서 선택된 비트라인(BL)에 읽기 전압(Vread)이 인가될 수 있다. 실시 예에 있어서, 읽기 전압(Vread)은 쓰기 동작의 모드(정상 모드, DCW 모드, aDCW 모드, RDSKIP aDCW 모 드)에 따라 가변될 수 있다. 다른 실시 예에 있어서, 읽기 전압(Vread)은 비휘발성 메모리 장치의 내부 정책에 따라 가변 될 수 있다. 여기서 내부 정책은 비휘발성 메모리 장치 내에서 메모리 셀의 열화 정도, 환경 정보, 시간 정보, 위치 정 보 등을 감지하고, 이러한 감지 결과에 따라 읽기 레벨을 변경하는 것을 포함할 수 있다. 다른 실시 예에 있어서, 읽기 전압(Vread)은 외부 장치(예를 들어, 메모리 제어기)로부터 전달된 정보에 따라 가변될 수 있다. 한편, 도 12에 도시된 감지 증폭기(SA)는 실시 예에 불과하다고 이해되어야 할 것이다. 본 발명의 감지 증폭기 는 비트라인의 전압과 기준 전압(Vref)을 비교함으로써 데이터를 감지할 수도 있다. 도 13은 본 발명의 실시 예에 따른 타일의 탑 뷰를 예시적으로 보여주는 도면이다. 도 13을 참조하면, 제 1 레 이어의 메모리 셀들을 선택하기 위한 로우 디코더(1F LX, 221)과 제 2 레이어의 메모리 셀들을 선택하기 위한 로우 디코더(2F LX, 222)가 X 축 방향으로 번갈아 가며 배치될 수 있다. 중앙 부분에는 제 1 레이어의 메모리 셀들과 제 2 레이어의 메모리 셀들이 공유하는 비트라인을 선택하기 위한 컬럼 디코더(LY, 231)가 Y축 방향으로 배치될 수 있다. 여기서 Y축 방향은 X축 방향과 직교일 수 있다. 워드라인(CCW2, 213)은 X축 방향으로 제 2 레 이어의 로우 디코더의 상단에 X축 방향으로 배치될 수 있다. 도 14는 도 13에 도시된 I-I'의 단면을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 비휘발성 메모리 장 치는 CoP(Cell on Peripheral) 구조로 구현될 수 있다. 예를 들어, 페리 영역 상부에 제 1 레이어의 메모리 셀들과 제 2 레이어의 메모리 셀들이 배치될 수 있다. 여기서 페리 영역은 도 1에 설명된, 워 드라인 드라이버(120, 로우 디코더들), 비트라인 드라이버(130, 컬럼 디코더들), 읽기 쓰기 회로, 데이터 입출력 회로, 에러 정정 회로, 혹은 제어 로직을 포함할 수 있다. 실시 예에 있어서, 페리 영역 은 기판 위에 형성될 수 있다. 도 14에 도시된 바와 같이, 제 1 레이어와 제 2 레이어가 공유하는 비트라인(BL)은 적어도 하나의 비 아를 통하여 페리 영역에 연결될 수 있다. 도 15는 도 13에 도시된 II-II'단면을 예시적으로 보여주는 도면이다. 도 15에 도시된 바와 같이, 제 1 레이어의 워드라인(WL_L1)은 적어도 하나의 비아를 통하여 페리 영역 에 형성된 로우 디코더(1F LX, 221)에 연결될 수 있다. 또한, 제 2 레이어의 워드라인(WL_L2)은, 적 어도 하나의 비아를 통하여 페리 영역에 형성된 로우 디코더(2F LX, 222)에 연결될 수 있다. 한편, 도 15에 도시된 바와 같이, 로우 디코더에 상대적으로 가깝게 연결된 인접한 셀(Near Cell)이 있고, 로우 디코더에 상대적으로 멀리 떨어진 셀(Far Cell)이 존재할 수 있다. 도 16a 및 도 16b은 일반적인 비휘발성 메모리 장치의 읽기 동작을 설명하는 도면이다. 일반적인 비휘발성 메모 리 장치는 타일 내의 동일 위치에 대응하는 비트의 데이터를 머지함으로써, 섹터 데이터를 구성하고 있다. 예를 들어, 도 16a에 도시된 바와 같이, 타일 당 4비트씩 128 타일에 의하여 64 바이트의 섹터 데이터가 구성되고 있 다. 그런데 타일의 공정적 특성이 동일하기 때문에 타일 내 워스트 영역, 예를 들어, LY/LX의 근접 영역들의 메 모리 셀들의 섹터 데이터는 문제가 야기될 가능성이 크다. 즉, 타일 내의 엣지 비트만 머지 되기 때문에, 타일 의 엣지 영역이 워스트 일 때, 읽기 동작에서 모두 페일이 야기될 가능성이 크다. 반면에 센터 영역의 읽기 동 작은 모두 패스로써, 센터 영역의 ECC 비트가 남아도 칩은 폐일 처리될 수 있다. 또한, 도 16b에 도시된 바와 같이 워드라인 브릿지(Wordline Bridge)가 발생할 때, 에러 정정회로(160, 도 1 참 조)는 에러 정정을 위하여 4-bit/64-Byte를 소모할 수 있다. 일반적으로, 에러 정정 회로(160, 도 1 참조)는 5- bit/64-Byte의 능력을 갖추기 때문에, 워드라인 브릿지 발생시 읽기 페일 처리 가능성이 커진다. 즉, 워드라인 브릿지가 하나만 발생해도 페일 처리될 수 있다. 또한, 에러 정정 회로는 비트라인 브릿지(Bitline Bridge)가 발생할 때, 에러 정정을 위하여 2-bit/64-Byte를 소모할 수 있다. 반면에, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 읽기 동작시 서로 다른 타일, 서로 다른 워드 라인, 혹은 서로 다른 비트라인의 조합을 통하여 어드레스 스크램블(리드 스크램블)을 구성함으로써, 타일 내 균등한 수준으로 읽기 동작을 수행할 수 있다. 이로써, 워드라인/비트라인 브릿지가 발생하더라도 에러 정정 회 로에서 에러 정정을 위하여 소모되는 ECC 비트가 최소화될 수 있다. 도 17a 및 도 17b은 본 발명의 실시 예에 따른 비휘발성 메모리 장치에 어드레스 스크램블을 적용한 실시 예를 예시적으로 보여주는 도면이다. 도 17a를 참조하면, 타일들(Tile 1 ~ Tile 128)의 각각은 선택된 워드라인에 의해 활성화되는 메모리 셀들의 위 치가 전부 다르다. 실시 예에 있어서, 타일들(Tile 1 ~ Tile 128)의 선택 워드라인에 의해 활성화되는 물리적인 위치는 워드라인 방향(위에서 아래 방향)으로 등차 수열에 따라 결정될 수 있다. 예를 들어, 도 17a에 도시된 바와 같이 활성화 되는 물리적인 위치는 워드라인 방향으로 2k+1 (k는 자연수) 만큼 아래에 배치될 수 있다. 즉, 본 발명의 타일 들의 각각에서 어드레스에 의해 활성화되는 메모리 셀의 위치는 규칙적인 패턴을 가질 수 있다. 실시 예에 있어서, 타일들(Tile 1 ~ Tile 128)의 선택 워드라인에 의해 활성화되는 물리적인 위치는 비트라인 방향(왼쪽에서 오른쪽 방향)으로 등차 수열에 따라 결정될 수 있다. 예를 들어, 도 17a에 도시된 바와 같이 활 성화되는 물리적인 위치는 비트라인 방향으로 1 만큼 옆으로 배치될 수 있다. 결론적으로, 도 17a에 도시된 바와 같이, 섹터 읽기 동작에 따라 활성화되는 물리적인 위치는 디코더(LX/LY)의 인접한 영역 부분은 거의 없고, 디코더(LX/LY)의 센터 영역 부분에 배치되는 것을 볼 수 있다. 이로써, 본 발명 의 실시 예에 따른 비휘발성 메모리 장치는 타일 전체 성능을 균등하게 하도록 읽기 동작을 수행할 수 있 다. 도 17b에 도시된 바와 같이, 본 발명의 어드레스 스크램블을 적용할 때, 워드라인 브릿지가 발생하더라도, 에러 정정 회로(160, 도 1 참조)는 워드라인 브릿지에 따라 야기되는 에러를 정정하기 위하여 1-bit/64-Byte를 소모 할 수 있다. 이로써, 기존의 4-bit/64-Byte 대비하여 수율 개선이 가능하다. 한편, 도 17a 및 도 17b는 한 타일 내부에 4개의 워드라인들을 선택함으로써 섹터 데이터가 구성되고 있다. 하 지만, 본 발명이 여기에 제한되지 않을 것이다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 한 타일 내 부에 1개의 워드라인을 선택함으로써 섹터 데이터를 구성할 수도 있다. 도 18은 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 어드레스 스크램블을 적용한 실시 예를 예시적으로 보여주는 도면이다. 도 18을 참조하면, 타일들(Tile 1 ~ Tile 128)의 각각은, 도 17a 및 도 17b에 다르게, 하나의 선택 워드라인에 연결된 4개의 메모리 셀들을 활성화시킬 수 있다. 각 타일은 하나의 로우 어드레스에 응답하여 4개의 메모리 셀들로부터 버스트 읽기 동작을 수행할 수 있다. 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 레이어에 따라 대응하는 타일 내부의 활성화되는 물리적인 위치를 다르게 할 수 있다. 도 19는 본 발명의 또 다른 실시 예에 따른 비휘발성 메모리 장치의 어드레스 스크램블에 대한 실시 예를 예시 적으로 보여주는 도면이다. 도 19를 참조하면, 제 1 층의 어느 하나의 타일에서 활성화되는 물리적인 위치와 대 응하는 제 2 층의 어느 하나의 타일에서 활성화되는 물리적인 위치가 서로 다를 수 있다. 또한, 도 19에 도시된 바와 같이, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 레이어 별로 서로 다른 읽 기 레벨들(RD Level 1, RD Level 2)을 가질 수 있다. 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 타일 그룹 별로 서로 다른 읽기 레벨들을 가질 수 있 다. 도 20은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 타일 그룹별 읽기 레벨을 예시적으로 보여주는 도면 이다. 도 20을 참조하면, 제 1 타일 그룹(TG1, 제 1 및 제 2 타일들)은 제 1 읽기 레벨(RD Level 1)을 갖고, 제 2 타일 그룹(TG2, 제 3 타일)은 제 2 읽기 레벨(RD Level 2)을 갖고, 제 4 타일 그룹(TG4, 제 128 타일)은 제 4 읽기 레벨(RD Level 4)을 가질 수 있다. 한편, 도 20에 도시된 하나의 타일 그룹에 포함되는 타일의 개수는 본 발명을 제한하지 않는다고 이해되어야 할 것이다. 하나의 타일 그룹에 다양한 개수의 타일들이 존재할 수 있다. 또한, 타일 그룹들 각각에 대응하는 읽기 레벨이 존재할 수 있다. 한편, 도 17a 내지 도 20에서는 타일 각각에 어드레스 스크램블을 적용하였다. 하지만, 본 발명에 여기에 제한 되지 않는다고 이해되어야 할 것이다. 본 발명은 타일 그룹의 각각에 어드레스 스크램블을 적용할 수도 있다. 도 21a, 도 21b, 및 도 21c는 타일 그룹의 각각에 어드레스 스크램블을 적용한 실시 예들을 예시적으로 보여주 는 도면들이다. 도 21a을 참조하면, 제 1 타일 그룹(Tile_GR1)과 제 2 타일 그룹(Tile_GR2)은 워드라인 스크램블을 적용할 수 있다. 제 1 타일 그룹(Tile_GR1)은 하위 엣지에서부터 상위 엣지로 순차적으로 워드라인 번호를 할당하고, 제 2 타일 그룹(Tile_GR2)은 중앙에서부터 상위 엣지와 하위 엣지를 교대로 하여 워드라인 번호를 할당할 수 있다. 한편, 도 21a에 도시된 워드라인 번호 할당 방식은 실시 예에 불과하다고 이해되어야 할 것이다. 도 21b을 참조하면, 제 1 타일 그룹(Tile_GR1)과 제 2 타일 그룹(Tile_GR2)은 비트라인 스크램블을 적용할 수 있다. 제 1 타일 그룹(Tile_GR1)은 왼쪽에서부터 오른쪽으로 순차적으로 비트라인 번호를 할당하고, 제 2 타일 그룹(Tile_GR2)은 중앙에서부터 오른쪽과 왼쪽을 교대로 하여 비트라인 번호를 할당할 수 있다. 한편, 도 21b에 도시된 비트라인 할당 방식은 실시 예에 불과하다고 이해되어야 할 것이다. 도 21c를 참조하면, 제 1 타일 그룹(Tile_GR1)과 제 2 타일 그룹(Tile_GR2)은 워드라인 스크램블과 비트라인 스 크램블을 동시에 적용할 수 있다. 도 22는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 22를 참조하면, 비휘발성 메모리 장치의 쓰기 동작은 다음과 같이 진행될 수 있다. 외부(메모리 제어기)로부터 쓰기 명령, 어드레스, 및 쓰기 데이터(섹터 데이터)가 수신되면, 어드레스에 대응하 는 타일들의 각각의 메모리 셀의 데이터에 대한 감지 동작이 수행될 수 있다(S110). 쓰기 데이터 및 감지 동작 에 따른 감지 데이터, 즉 읽기 데이터가 비교될 수 있다(S120). 이후, 쓰기 데이터와 읽기 데이터가 동일한 지 가 판별될 수 있다(S130). 만일, 쓰기 데이터와 읽기 데이터가 동일하면, 쓰기 데이터가 셋 데이터인 지 판별될 수 있다(S140). 만일, 쓰 기 데이터가 셋 데이터이면, 메모리 셀에 셋 동작이 수행될 수 있다(S145). 반면에 쓰기 데이터가 셋 데이터가 아니면, 쓰기 동작은 곧바로 종료될 수 있다. 반면에, 쓰기 데이터와 읽기 데이터가 동일하지 않다면, 쓰기 데이터(D_WR)가 리셋 데이터인 지 판별될 수 있다 (S160). 만일, 쓰기 데이터가 리셋 데이터가 아니라면, 메모리 셀에 셋 동작이 수행될 수 있다(S150). 반면에, 쓰기 데이터가 리셋 데이터이면, 메모리 셀에 리셋 동작이 수행될 수 있다(S170). 한편, 본 발명의 쓰기 동작은 데이터 비교 쓰기 방식을 이용하면서 쓰기 데이터에 따라 동시에 리드스킵을 적용 할 수도 있다. 도 23은 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 예시적으로 보여주는 흐름도 이다. 도 1 내지 도 23을 참조하면, 비휘발성 메모리 장치의 쓰기 동작은 다음과 같이 진행될 수 있다. 비휘발성 메모리 장치는 외부로부터 쓰기 명령, 섹터 데이터, 어드레스를 수신할 수 있다(S210). 우선적으 로 타일들에 쓰여질 섹터 데이터에서 타일들의 각각에 쓰여질 쓰기 데이터가 셋 상태에 대응하는 데이터 '1'인 지가 판별될 수 있다(S220). 만일, 쓰기 데이터(D_WR)가 '1'이라면, 어드레스에 대응하는 메모리 셀에 지체없이 셋 동작이 수행될 수 있다(S230). 반면에, 쓰기 데이터가 리셋 상태에 대응하는 데이터 '0'인 경우, 어드레스에 대응하는 메모리 셀로부터 읽기 동작이 수행될 수 있다(S240). 이러한 읽기 동작은 정상 모드의 읽기 전압보다 같거나 높게 설정된 읽기 전압에 의해 수행될 수 있다. 이후에, 읽기 데이터가 리셋 상태인지가 판별될 수 있다(S250). 만일, 읽기 데이터가 리셋 상태라면, 쓰기 동작 은 수행되지 않는다. 반면에, 읽기 데이터가 리셋 상태가 아니라면, 메모리 셀에 리셋 동작이 수행될 수 있다 (S260). 도 24는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 읽기 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 24를 참조하면, 비휘발성 메모리 장치의 읽기 방법은 다음과 같이 진행될 수 있다. 외부 장치(예를 들어, 메모리 제어기)로부터 읽기 명령 및 어드레스를 수신하면, 비휘발성 메모리 장치는 어드 레스 스크램블링에 대응하는 읽기 레벨을 결정할 수 있다(S310). 예를 들어, 어드레스 스크램블이 타일 위치, 워드라인 위치, 혹은 비트라인 위치의 조합에 따라 다양하게 구현 가능하기 때문에, 어드레스 스크램블의 적용 에 따라 대응하는 읽기 레벨도 서로 다를 수 있다. 결정된 읽기 레벨로 각 타일로부터 읽기 동작이 수행될 수 있다(S320). 이후에, 읽혀진 데이터의 에러 정정 동작이 수행될 수 있다(S330). 이후에 에러 정정된 데이터가 외부 장치로 출력될 수 있다(S340). 실시 예에 있어서, 읽기 동작은 서로 다른 타일들에서 동일 어드레스에 응답하여 일정한 간격으로 선택되는 워 드라인과 비트라인에 대응하는 메모리 셀로부터 데이터를 읽을 수 있다. 실시 예에 있어서, 기판 위에 형성된 복수의 레이어들을 포함하고, 복수의 레이어들의 각각에 복수의 타일들을 포함하고, 읽기 레벨을 결정하는 것은, 입력된 어드레스에 따라 복수의 레이어들 중에서 대응하는 레이어의 읽 기 레벨을 결정하는 것을 포함할 수 있다. 한편, 본 발명의 실시 예에 따른 읽기 동작은, 각 타일 당 1 비트의 버스트 읽기 동작을 수행할 수 있다. 선택 된 워드라인에 대응하는 4 비트의 데이터를 출력하기 위하여 각 타일마다 어드레스에 대한 4번의 읽기 명령에 의한 읽기 동작이 수행될 수 있다. 예를 들어, 타일의 단위가 BL 2K개, WL 4K개로 이루어진 메모리에서 64bit 단위로 읽기 동작의 경우라고 가정하 겠다. 제 1 읽기 동작은, 제 1 어드레스에 응답하여 (Tile1, W1, B1), (Tile2, W64, B32), (Tile3, W128, B64), 쪋 (Tile64, W4032, B2016) 대응하는 메모리 셀들로부터 데이터를 출력할 수 있다. 제 2 읽기 동작은 제 2 어드레스에 응답하여 (Tile1 W1 B2), (Tile2 W64 B33), (Tile3, W128, B65), 쪋 (Tile63, W4032, B2017)에 대응하는 메모리 셀들로부터 데이터를 출력할 수 있다. 여기서 W는 워드라인의 물리적인 위치 번호의 약어이고, B는 비트라인의 물리적인 위치 번호의 약어이다. 한편, 본 발명의 실시 예에 따른 읽기 동작은 각 타일 당 4 비트의 버스트 읽기 동작을 수행할 수도 있다. 선택 된 워드라인에 대응하는 4 비트의 데이터를 출력하기 위하여 각 타일마다 로우 어드레스에 대한 4-비트 버스트 읽기 동작이 수행될 수도 있다. 도 25는 본 발명의 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 25를 참조하면, 저장 장치는 적어도 하나의 비휘발성 메모리(NVM(s), 1100) 및 메모리 제어기를 포함할 수 있다. 비휘발성 메모리 장치는, 도 1 내지 도 24에 설명된 바와 같이 읽기 동작시 어드레스 스크램블을 적용함 으로써, 읽기 수준을 균등하게 하도록 구현될 수 있다. 실시 예에 있어서, 비휘발성 메모리 장치는 옵션 적으로 외부 고전압을 제공받도록 구현될 수 있다. 메모리 제어기는 비휘발성 메모리 장치에 연결될 수 있다. SSD 제어기는, 적어도 하나의 프 로세서(CPU(s), 1210), 버퍼 메모리, 에러 정정 회로, 코드 메모리, 호스트 인터페이스 및 비휘발성 메모리 인터페이스를 포함할 수 있다. 프로세서는 전반적인 동작을 제어하도록 구현될 수 있다. 프로세서는 중앙 처리 장치(CPU, Central Processing Unit) 혹은 어플리케이션 프로세서(AP, Application Processor)일 수 있다. 버퍼 메모리는 메모리 제어기의 동작에 필요한 데이터를 임시로 저장할 수 있다. 도 27에 도시된 버퍼 메모리는 메모리 제어기의 내부에 배치되지만, 본 발명이 여기에 제한되지 않는다고 이해되어 야 할 것이다. 본 발명의 버퍼 메모리는 메모리 제어기의 외부에 별도의 IP(intellectual property)로 배치될 수 있다. 에러 정정 회로는 쓰기 동작에서 쓰여질 데이터의 에러 정정 코드 값을 계산하고, 읽기 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 비휘발성 메모리 장치 로부터 복구된 데이터의 에러를 정정할 수 있다. 에러 정정 회로는 LDPC(low density parity check) code, BCH code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션 (coded modulation)을 사용하여 에러를 정정할 수 있다. 코드 메모리는 메모리 제어기를 동작하는 데 필요한 코드 데이터를 저장할 수 있다. 여기서 코드 메모리는 비휘발성 메모리 장치로 구현될 수 있다. 호스 트 인터페이스는 외부의 장치와 인터페이스 기능을 제공할 수 있다. 비휘발성 메모리 인터페이스는 비휘발성 메모리 장치와 인터페이스 기능을 제공할 수 있다. 한편, 도시되지 않았지만, 메모리 제어기 는 무선 통신 기능(예를 들어, Wi-Fi)을 탑재할 수 있다. 실시 예에 있어서, 메모리 제어기는 타일들의 각각의 읽기 수준을 균등해지도록 관리할 수 있다. 본 발명의 실시 예에 따른 저장 장치는, 읽기 동작의 읽기 수준을 균등하게 하는 비휘발성 메모리 장치 혹은 메모리 제어기를 구비함으로써, 저장 장치의 신뢰성을 향상시킬 수 있다. 도 26은 본 발명의 실시 예에 따른 특정 부분에 특정 읽기 레벨을 적용하는 메모리 시스템을 예시적으로 보여주는 도면이다. 도 26을 참조하면, 메모리 제어기로부터 어드레스(ADD)를 수신하면, 제어 로직(217 0)은 수신된 어드레스(ADD)에 따라 대응하는 레이어의 위치를 판별하고, 판별된 레이어에 따라 대응하는 읽기 레벨을 보상하도록 구현될 수 있다. 제어 로직은 레이어 판별기 및 읽기 전압 보상기를 포함 할 수 있다. 한편, 환경 정보(수명, 열화 정도, 온도, 에러 비트 등)에 따라 서로 다른 읽기 전압이 결정될 수도 있다. 도 27은 본 발명의 실시 예에 따른 환경 정보에 따른 읽기 전압을 보상하는 메모리 시스템(2000a)을 예시적으로 보여주는 도면이다. 도 27를 참조하면, 메모리 제어기(2100a)는 환경 정보를 수집하고, 수집된 정보를 근거로 하여 최적의 읽기 레벨을 선택할 수 있다. 한편, 환경 정보는 메모리 셀에 대한 쓰기 횟수 혹은 읽기 횟수 관련 사이클 정보, 온도 정보, 혹은 에러 비트 개수를 포함할 수 있다. 도 27에 도시된 바와 같이, 온도 센서는 비휘발성 메모리 장치(2100a)의 온도를 감지하고, 감지된 결과를 읽기 전압 보상기(2172a)에 전달할 수 있다. 읽지 전압 보상기(2172a)는 감지된 온도에 따라 최적의 읽기 레벨 을 결정할 수 있다. 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 서버 시스템에 적용 가능하다. 도 28은 본 발명의 실시 예에 따른 서버 시스템을 예시적으로 보여주는 도면이다. 도 28를 참조하면, 서 버 시스템은 적어도 하나의 메모리 모듈(DIMM; 3100), 적어도 하나의 비휘발성 메모리 모듈(NVDIMM, 3200), 및 적어도 하나의 프로세서를 포함할 수 있다. 여기서 적어도 하나의 비휘발성 메모리 모듈(320 0)은 상술된 비휘발성 메모리 장치를 포함할 수 있다. 따라서, 본 발명의 서버 시스템은 어드레스 스크램 블 통하여 데이터 신뢰성을 높임으로써 경제성 있는 관리를 기대할 수 있다. 한편, 본 발명은 다양한 종류의 컴퓨팅 시스템(예, CPU(Central Processing Unit)/GPU(Graphic Processing Unit)/NPU(Neural Processing Unit) 플랫폼)에 적용 가능하다. 도 29는 본 발명의 실시 예에 따른 컴퓨팅 시스템을 예시적으로 보여주는 도면이다. 도 29를 참조하면, 컴퓨팅 시스템은, 시스템 버스에 연결된 CPU(Central Processing Unit; 4110), GPU(Graphic Processing Unit; 4120), 혹은 NPU(Neural Processing Unit; 4130; 혹은 특수 목적 프로세싱 유닛 (Application-specific Processing Unit)), 시스템 버스에 연결된 메모리 장치 혹은 저장 장치, 확장 버스에 연결된 입출력 장치, 모뎀, 네트워크 장치, 혹은 저장 장치 를 포함할 수 있다. 여기서 확장 버스는 확장 버스 인터페이스를 통하여 시스템 버스 에 연결될 수 있다. 실시 예에 있어서, CPU, GPU, 및 NPU의 각각은 온-칩(on-chip) 캐시(4111, 4121, 4131)를 포함할 수 있다. 실시 예에 있어서, CPU은 오프-칩(off-chip) 캐시를 포함할 수 있다. 도 31에 도시되지 않았지만 GPU, 및 NPU의 각각도 오프-칩 캐시를 포함할 수 있다. 실시 예에 있어서, 오프 칩 캐시는 서로 다른 버스를 통하여 CPU, GPU, 및 NPU에 내부 연결될 수 있다. 실시 예에 있어서, 온-칩/오프 칩 캐시는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리 혹은 NAND 플래시 메모리, PRAM(Phase Random Access Memory), RRAM(Resistive Random Access Memory) 등과 같은 비휘발성 메모리를 포함할 수 있다. 실시 예에 있어서, 메인 메모리들(4114, 4124, 4134)은 대응하는 메모리 제어기들(4113, 4123, 4133)을 통하여 CPU, GPU, 및 NPU에 연결될 수 있다. 실시 예에 있어서, 메모리들(4116, 4126, 4136)은 브 릿지들(4115, 4125, 4135)을 통하여 CPU, GPU, 및 NPU에 연결될 수 있다. 여기서 브릿지들 (4115, 4125, 4135)은 대응하는 메모리들(4116, 4126, 4136)을 제어하는 메모리 제어기들을 포함할 수 있다. 실시 예에 있어서, 브릿지들(4115, 4125, 4135)의 각각은 네트워크 장치, 무선 네트워크 장치, 스위치, 버스, 클라우드, 혹은 광채널로 구현될 수 있다. 실시 예에 있어서, 메모리들(4124, 4126)은 GPU 메모리를 포함할 수 있다. GPU 메모리는 GPU와 상호 작용할 수 있는 명령과 데이터를 유지할 수 있다. 명령과 데이터는 메인 메모리나 스토리지에서 복사될 수 있다. GPU 메모 리는 이미지 데이터를 저장할 수 있고, 메모리보다 큰 대역폭을 가질 수 있다. GPU 메모리는 CPU에서 클록을 분 리할 수 있다. GPU는 GPU 메모리에서 이미지 데이터를 읽고 처리한 다음에 GPU 메모리에 쓸 수 있다. GPU 메모 리는 그래픽 처리를 가속화하도록 구성될 수 있다. 실시 예에 있어서, 메모리들(4134, 4136)은 NPU 메모리를 포함할 수 있다. NPU 메모리는 NPU와 상호 작용할 수 있는 명령 및 데이터를 유지할 수 있다. 명령 및 데이터는 메인 메모리나 스토리지에서 복사될 수 있다. NPU 메 모리는 신경망에 대한 가중치 데이터를 유지할 수 있다. NPU 메모리는 메모리보다 더 큰 대역폭을 가질 수 있다. NPU 메모리는 CPU에서 클록을 분리할 수 있다. NPU는 NPU 메모리에서 가중치 데이터를 읽고 업데이트 한 다음, 훈련 중에 NPU 메모리에 쓸 수 있다. NPU 메모리는 신경망 훈련 및 추론과 같은 기계 학습을 가속화하도 록 구성될 수 있다. 실시 예에 있어서, 메인 메모리들(4114, 4116, 4124, 4126, 4134, 4136, 4210)의 각각은, 도 1 내지 도 24에서 설명한 어드레스 스크램블을 적용한 읽기 동작을 수행하는 메모리 칩으로 구현될 수 있다. 실시 예에 있어서, 메인 메모리는 DRAM, SRAM 등과 같은 휘발성 메모리 혹은 NAND 플래시 메모리, PRAM, RRAM 등과 같은 비휘발성 메모리를 포함할 수 있다. 메인 메모리는 세컨더리 스토리지(secondary storage; 4210, 4220)의 그것들보다 낮은 레이턴시 및 낮은 용량을 갖는다. CPU, GPU, 혹은 NPU은 시스템 버스를 통하여 세컨더리 스토리지들(4210, 4220)에 접 근할 수 있다. 메모리 장치는 메모리 제어기에 의해 제어될 수 있다. 여기서 메모리 제어기 는 시스템 버스에 연결될 수 있다. 저장 장치는 저장 제어기에 의해 제어될 수 있다. 여기서 저장 제어기는 시스템 버스에 연결될 수 있다. 저장 장치는 데이터를 저장하도록 구현될 수 있다. 저장 제어기는 저장 장치로부터 데이터를 읽고, 읽혀진 데이터를 호스트로 전송하도록 구현될 수 있다. 저장 제어기는 호스트의 요청에 응답하여 전송된 데이터를 저장 장치에 저장하도록 구현될 수 있다. 저장 장치 및 저장 제어기의 각각 은 메타데이터(metadata) 저장하거나, 자주 접근하는 데이터를 저장하도록 캐시를 읽거나, 혹은 쓰기 효율을 높 이기 위한 캐시를 저장하는 버퍼를 포함할 수 있다. 예를 들어, 쓰기 캐시는 특정 개수의 쓰기 요청을 수신하여 처리할 수 있다. 또한, 저장 장치는 HDD(Hard Disk Drive)와 같은 휘발성 메모리와 NVRAM, SSD, SCM, 뉴 메모리와 같은 비휘발성 메모리를 포함할 수 있다. 한편, 본 발명의 실시 예에 따른 메모리 장치는 automotive 시스템에 적용 가능하다. 도 30은 본 발명의 실시 예에 따른 차량용 전자 시스템을 예시적으로 보여주는 도면이다. 도 30을 참조하 면, 차량용 전자 시스템은, ECU(electronic control unit, 5100), 메모리 장치, 적어도 하나의 DVS(dynamic range sensor; 5300), 디스플레이 및 통신 프로세서를 포함할 수 있다. ECU(electronic control unit, 5100)는 전반적인 동작을 제어하도록 구현될 수 있다. ECU는 DVS로 부터 수신된 이미지 데이터를 처리할 수 있다. ECU는 NPU(neural processing unit)을 포함할 수 있다. NPU는 DVS로부터 수신된 이미지를 학습 모델과 비교하여 주행을 위한 최적의 이미지를 빠르게 도출할 수 있다. 메모리 장치는 NPU의 동작 관련된 학습 모델을 저장하도록 구현될 수 있다. 메모리 장치는 휘발성 혹은 비휘발성 메모리 장치를 포함할 수 있다. 예를 들어, 메모리 장치는 DRAM 혹은 PRAM 일 수 있다. 특 히, 메모리 장치는 도 1 내지 도 24에서 설명된 바와 같이 어드레스 스크램블에 의한 읽기 작을 수행할 수 있다. 어드레스 스크램블(혹은 리드 스크램블)이 적용되기 때문에, 메모리 장치는 데이터 신뢰성을 향 상시킬 수 있다. DVS(dynamic range sensor; 5300)는 차량 외부의 환경을 감지하도록 구현될 수 있다. DVS는 상대적인 빛 의 강도(intensity) 변화에 응답하여 이벤트 신호를 출력할 수 있다. DVS는 복수의 DVS 픽셀들을 포함하 는 픽셀 어레이와, 어드레스 이벤트 처리기들을 포함할 수 있다. 디스플레이는 ECU에서 처리된 이미지 혹은 통신 프로세서에 의해 전송된 이미지를 디스플레 이 하도록 구현될 수 있다. 통신 프로세서는 처리된 이미지를 외부장치, 예를 들어 외부 차량으로 전송하거나, 외부 차량으로부터 이 미지를 수신하도록 구현될 수 있다. 즉, 통신 프로세서는 외부 장치와 유선 혹은 무선 통신하도록 구현될 수 있다. 한편, 본 발명은 모바일 장치에 적용 가능하다. 도 31은 본 발명의 실시 예에 따른 모바일 장치를 예시적으로 보여주는 도면이다. 도 31을 참조하면, 모 바일 장치는 어플리케이션 프로세서, 적어도 하나의 DRAM/PRAM, 적어도 하나의 저장 장치 , 적어도 하나의 센서, 디스플레이 장치, 오디오 장치, 네트워크 프로세서, 적 어도 하나의 입출력 장치를 포함할 수 있다. 예를 들어, 모바일 장치는 랩탑(laptop) 컴퓨터, 휴대 용 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC (tablet personal computer), 혹은 웨어러블 컴 퓨터로 구현될 수 있다. 어플리케이션 프로세서는 모바일 장치의 전반적인 동작을 제어하도록 구현될 수 있다. 어플리케이 션 프로세서는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시 예 에 있어서, 어플리케이션 프로세서는 싱글 코어(Single Core) 혹은 멀티-코어(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어 (Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 실시 예에서, 어플리케이션 프로세서는 내부 혹은 외부에 위치한 캐시 메모리(cache memory)를 더 포함할 수 있다. 또한, 어플리케이션 프로세서는 제어기, NPU(Neural Processing Unit, 6120), 인터페이스를 포함할 수 있다. 실시 예에 있어서, NPU는 옵션적으로 구비될 수 있다. 실시 예에 있어서, 어플리케이션 프로세서는 SoC(System-on-Chip)로 구현될 수 있다. 시스템 온 칩(SoC) 에서 구동되는 운영 체제의 커널(Kernel)은 입출력 스케줄러(I/O Scheduler) 및 저장 장치를 제어하기 위 한 장치 드라이버(Device Driver)가 포함될 수 있다. 장치 드라이버(Device driver)는 입출력 스케줄러에서 관 리되는 동기 큐의 수를 참조하여 저장 장치의 액세스 성능을 제어하거나, SoC 내부의 CPU 모드, DVFS 레 벨 등을 제어할 수 있다. DRAM/PRAM는 제어기에 연결될 수 있다. DRAM/PRAM은 어플리케이션 프로세서의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, DRAM/PRAM는 OS(Operating System) 및 어플리케이션 데이 터를 임시로 저장하거나, 각종 소프트웨어 코드의 실행 공간으로 이용될 수 있다. 또한, DRAM/PRAM는 NPU에 연결될 수 있다. DRAM/PRAM는 도 1 내지 도 24에 설명된 어드레스 스크램블을 적용한 읽기 동작을 수행하는 비휘발성 메모리 장치를 포함할 수 있다. 또한, DRAM/PRAM는 인공 지능 연산 관련한 데이터를 저장할 수 있다. DRAM/PRAM은 I/O 디바이스 나 플래시 메모리보다 상대적으로 빠른 Latency와 BW를 가지고 있다. DRAM/PRAM은 Mobile Power-On 시초기화되고, OS와 어플리케이션 데이터가 로딩되어 OS와 어플리케이션 데이터의 임시 저장 장소로 사용되거나, 각종 Software 코드의 실행 공간으로 사용될 수 있다. Mobile System은, 여러 개의 어플리케이션들을 동시에 로 딩하는 Multitasking 동작을 수행하고, 어플리케이션간 전환과 실행 속도가 Mobile System의 Performance Index로 사용될 수 있다. 저장 장치는 인터페이스에 연결될 수 있다. 실시 예에 있어서, 인터페이스는 DDR, DDR2, DDR3, DDR4, LPDDR(Low Power DDR), USB (Universal Serial Bus), MMC(Multimedia Card), embedded MMC, PCI (Peripheral Component Interconnection), NVMe(non-volatile memory express), PCIe(peripheral component interconnect express), SATA(serial at attachment), SCSI(small computer system interface), SAS(serial attached SCSI), UAS(USB(universal storage bus) attached SCSI), iSCSI(internet small computer system interface), Fiber Channel 및 FCoE(fiber channel over Ethernet) 중에서 어느 하나의 통신 프로토콜에 의해 동작할 수 있다. 실시 예에 있어서, 어느 하나의 저장 장치는 임베디드 형태로 모바일 장치에 포함 될 수 있다. 다른 실시 예에 있어서, 어느 하나의 저장 장치는 착탈 방식으로 모바일 장치에 포함 될 수 있다. 저장 장치는 사용자 데이터를 저장하도록 구현될 수 있다. 예를 들어, 저장 장치는 센서로부 터 수집된 데이터를 저장하거나, 데이터 네트워크 데이터, AR(Augmented Reality)/VR(Virtual Reality) 데이터, HD(High Definition) 4K 컨텐츠를 저장할 수 있다. 저장 장치는 적어도 하나의 비휘발성 메모리 장치를 포함할 수 있다. 예를 들어, 저장 장치는 SSD(Solid State Driver), eMMC (embedded Multimedia Card) 등을 포함할 수 있다. 실시 예에 있어서, 저장 장치는 어플리케이션 프로세서에 별도의 칩으로 구현되거나, 어플리케이션 프로세서와 하나의 패키지로 구현될 수 있다. 실시 예에 있어서, 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 예를 들어, 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장 될 수 있다. 센서는 모바일 장치의 외부 환경을 센싱하도록 구현될 수 있다. 실시 예에 있어서, 센서는 이미지를 센싱하는 이미지 센서를 포함할 수 있다. 이때, 센서는 생성된 이미지정보를 어플리케이션 프로 세서로 전송할 수 있다. 다른 실시 예에 있어서, 센서는 신체 정보(biometric information)를 감 지하는 바이오 센서를 포함할 수 있다. 예를 들어, 센서는 지문, 홍채 패턴, 핏줄 패턴, 심박수, 혈당 등 을 감지하고, 감지된 정보에 대응하는 센싱 데이터를 생성할 수 있다. 한편, 센서는 이미지 센서, 바이오 센서에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 센서는 조도(luminance) 센서, 음향 센서, 가속도 센서 등과 같은 임의의 센서를 포함할 수 있다. 디스플레이 장치는 데이터를 출력하도록 구현될 수 있다. 예를 들어, 디스플레이 장치는 센서 를 이용하여 센싱된 이미지 데이터를 출력하거나, 어플리케이션 프로세서를 이용하여 연산된 데이 터를 출력할 수 있다. 오디오 장치는 음성 데이터를 외부로 출력하거나, 외부의 음성을 감지하도록 구현될 수 있다. 네트워크 프로세서는 외부 장치와 유선 혹은 무선 통신 방식에 의해 통신을 연결하도록 구현될 수 있다. 입출력 장치는 모바일 장치에 데이터를 입력하거나, 모바일 장치로부터 데이터를 출력하도록 구현될 수 있다. 입출력 장치는 USB나 스토리지, 디지털 카메라, SD Card, Touch Screen, DVD, Modem, Network adapter 등 디지털 입력 및 출력 기능을 제공하는 기기들을 포함할 수 있다. 한편, 본 발명은 데이터 서버 시스템에 적용 가능하다. 도 32는 본 발명의 실시 예에 따른 데이터 서버 시스템을 예시적으로 보여주는 도면이다. 도 32를 참조하 면, 데이터 서버 시스템은 제 1 서버(7100, 어플리케이션 서버), 제 2 서버(7200, 저장 서버), 메모리 장 치, 및 적어도 하나의 저장 장치를 포함할 수 있다. 제 1 서버 및 제 2 서버의 각각은 적어도 하나의 프로세서 및 메모리를 포함할 수 있다. 실시 예에 있어서, 제 1 서버 및 제 2 서버의 각각은 메모리-프로세서 쌍으로 구현될 수 있다. 다른 실시 예 에 있어서, 제 1 서버 및 제 2 서버의 각각은 용도에 적합하게 서로 다른 개수의 프로세서와 메모 리로 구현될 수 있다. 실시 예에 있어서, 제 1 서버 및 제 2 서버는 제 1 네트워크를 통하여 통신을 수행할 수 있 다. 실시 예에 있어서, 제 1 서버 및 제 2 서버의 각각은 제 1 네트워크 및/혹은 제 2 네트 워크를 통하여 메모리 장치에 접근할 수 있다. 실시 예에 있어서, 제 1 서버 및 제 2 서버 의 각각은 제 1 네트워크 혹은 제 2 네트워크을 통하여 저장 장치에 직접 혹은 간접 접근할 수 있다. 실시 예에 있어서, 저장 장치의 인터페이스(I/F)는 SATA, SAS, PCIe, DIMM, HBM, HMC, 혹은 NVDIMM을 포 함할 수 있다. 실시 예에 있어서, 제 2 네트워크는 DAS(Direct Attached Storage), NAS(Network Attached Storage), SAN(Storage Area Network) 방식의 연결 형태일 수 있다. 실시 예에 있어서, 메모리 장치 및 저장 장치의 각각은 명령에 의해 혹은 자체적으로 장치 정보를 서버로 전송할 수 있다. 실시 예에 있어서, 메모리 장치는 도 1 내지 도 24에 설명된 어드레스 스 크램블을 적용한 메모리 칩을 포함할 수 있다. 데이터 서버 시스템은 빅 데이터 인공지능 연산을 수행할 수 있다. 여기서 빅 데이터는 음성, 사진, 영상, 혹은 웨이트/트레이닝 데이터를 포함할 수 있다. 한편, 도 1 내지 도 32에서 어드레스 스크램블은 단품의 메모리 칩에 적용된다고 설명하였다. 하지만, 본 발명 이 여기에 제한될 필요는 없다. 본 발명의 어드레스 스크램블은 복수의 메모리 칩들에 적용 가능하다."}
{"patent_id": "10-2020-0025983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술 적 사상을 포함할 것이다."}
{"patent_id": "10-2020-0025983", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공 한다. 도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다. 도 2는 본 발명의 실시 예에 따른 어드레스 스크램블을 적용한 인접한 타일들(Tile 1 및 Tile 2)을 예시적으로 보여주는 도면이다. 도 3은 본 발명의 실시 예에 따른 어느 하나의 타일을 예시적으로 보여주는 도면이다. 도 4a, 도 4b, 도 4c, 및 도 4d는 본 발명의 실시 예에 따른 메모리 셀을 예시적으로 보여주는 도면들이다. 도 5a, 도 5b, 도 5c, 도 5d, 도 5e 및 도 5f는 메모리 셀의 3차원 구조를 예시적으로 보여주는 도면들이다. 도 6a는 본 발명의 실시 예에 따른 메모리 셀 어레이의 3차원 적층 구조를 예시적으로 보여주는 도면이고, 도 6b는 복수의 타일들을 구비한 레이어들을 예시적으로 보여주는 도면이고, 도 6c는 복수의 레이어들에 형성된 타일을 예시적으로 보여주는 도면이고, 도 6d는 복수의 레이어들의 각각에 복수의 타일들을 갖는 복수의 뱅크들 을 예시적으로 보여주는 도면이다. 도 7은 도 6a에 도시된 하나의 메모리 셀 레이어(110-1)을 예시적으로 보여주는 도면이다. 도 8은 본 발명의 다른 실시 예에 따른 메모리 셀 어레이(110a)를 예시적으로 보여주는 도면이다. 도 9는 본 발명의 또 다른 실시 예에 따른 메모리 셀 어레이(110b)를 예시적으로 보여주는 도면이다. 도 10은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 레이어들을 예시적으로 보여주는 도면이다. 도 11은 도 10에 도시된 타일에 포함된 메모리 셀들을 예시적으로 보여주는 도면이다. 도 12는 본 발명의 실시 예에 따른 읽기 회로의 감지 증폭기(SA)를 예시적으로 보여주는 도면이다. 도 13은 본 발명의 실시 예에 따른 타일의 탑 뷰를 예시적으로 보여주는 도면이다. 도 14는 도 13에 도시된 I-I'의 단면을 예시적으로 보여주는 도면이다. 도 15는 도 13에 도시된 II-II'단면을 예시적으로 보여주는 도면이다. 도 16a 및 도 16b은 일반적인 비휘발성 메모리 장치의 읽기 동작을 설명하는 도면이다. 도 17a 및 도 17b은 본 발명의 실시 예에 따른 비휘발성 메모리 장치에 어드레스 스크램블을 적용한 실시 예를 예시적으로 보여주는 도면이다. 도 18은 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 어드레스 스크램블을 적용한 실시 예를예시적으로 보여주는 도면이다. 도 19는 본 발명의 또 다른 실시 예에 따른 비휘발성 메모리 장치의 어드레스 스크램블에 대한 실시 예를 예시 적으로 보여주는 도면이다. 도 20은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 타일 그룹별 읽기 레벨을 예시적으로 보여주는 도면 이다. 도 21a, 도 21b, 및 도 21c는 타일 그룹의 각각에 어드레스 스크램블을 적용한 실시 예들을 예시적으로 보여주 는 도면들이다. 도 22는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 예시적으로 보여주는 흐름도이다. 도 23은 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 쓰기 동작을 예시적으로 보여주는 흐름도 이다. 도 24는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 읽기 동작을 예시적으로 보여주는 흐름도이다. 도 25는 본 발명의 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 26은 본 발명의 실시 예에 따른 특정 부분에 특정 읽기 레벨을 적용하는 메모리 시스템을 예시적으로 보여주는 도면이다. 도 27은 본 발명의 실시 예에 따른 환경 정보에 따른 읽기 전압을 보상하는 메모리 시스템(2000a)을 예시적으로 보여주는 도면이다. 도 28은 본 발명의 실시 예에 따른 서버 시스템을 예시적으로 보여주는 도면이다. 도 29는 본 발명의 실시 예에 따른 컴퓨팅 시스템을 예시적으로 보여주는 도면이다. 도 30은 본 발명의 실시 예에 따른 차량용 전자 시스템을 예시적으로 보여주는 도면이다. 도 31은 본 발명의 실시 예에 따른 모바일 장치를 예시적으로 보여주는 도면이다. 도 32는 본 발명의 실시 예에 따른 데이터 서버 시스템을 예시적으로 보여주는 도면이다."}
