# 数字电路设计

## 第1章 CMOS逻辑门

### 1.1 CMOS反相器

#### 1.1.1 静态特性

CMOS反相器由一个PMOS和一个NMOS组成。

噪声容限：
NMH = VOH - VIH
NML = VIL - VOL

#### 1.1.2 动态特性

传播延迟：
tpd = (tpHL + tpLH) / 2

功耗：
P = Pstatic + Pdynamic + Pshort-circuit

### 1.2 复合逻辑门

#### 1.2.1 NAND门

两输入NAND门的逻辑函数：
Y = !(A · B)

#### 1.2.2 NOR门

两输入NOR门的逻辑函数：
Y = !(A + B)

## 第2章 时序电路

### 2.1 锁存器和触发器

#### 2.1.1 D锁存器

D锁存器在使能信号有效时，输出跟随输入。

#### 2.1.2 D触发器

D触发器在时钟边沿触发时更新输出。

建立时间：tsu
保持时间：th

### 2.2 计数器设计

#### 2.2.1 异步计数器

异步计数器的每一级都由前一级的输出触发。

最大计数频率受限于累积传播延迟。

#### 2.2.2 同步计数器

同步计数器的所有触发器都由同一时钟信号触发。

## 第3章 存储器设计

### 3.1 SRAM设计

#### 3.1.1 6T SRAM单元

标准6T SRAM单元由6个晶体管组成：
- 2个存储晶体管
- 2个负载晶体管  
- 2个访问晶体管

读噪声容限和写能力是关键设计参数。

### 3.2 DRAM设计

#### 3.2.1 1T1C DRAM单元

DRAM单元由一个访问晶体管和一个存储电容组成。

需要定期刷新以保持数据。
