# uart_fpga
Módulo UART em Verilog Este repositório contém um módulo UART (Transmissor-Receptor Assíncrono Universal) implementado em Verilog HDL. Configurado para uma taxa de baud de 115200, suporta 8 bits de dados, sem bit de paridade e 1 bit de parada. Inclui módulos uart_tx.v, uart_rx.v, uart.v e testbenches para verificação.
