---
layout:     post
title:      一些proteus的实验 上
subtitle:   懵懂时期作品之数字电路与逻辑设计
date:       2022/5/20
author:     Birdie
header-img: img/post_header_sr.jpg
catalog: true
tags:
    - 数字电路
    - proteus
---

### 实验一 与非门与计数器

#### 一、实验目的

1.熟悉实验箱、示波器和proteus软件，理解芯片和元件的作用与关系；

2.用74LS197完成计数器，用74LS00完成与非门，观察输入输出的波形。

#### 二、实验要求

  系统输入：时钟脉冲;

  系统输出：七段数码管的显示和发光二极管;

  系统功能：与非门功能测试，八进制计数器。

#### 三、实验内容

  1.与非门静态测试：

74LS00作为与非门，输入端接入高电位或低电位，输出端接入LED，通过观察LED的亮暗程度，完成真值表。

(1)两个高电平输入时：

线路图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image002.gif" alt="1614477557(1)" style="zoom:50%;" />

实验图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image004.jpg" alt="9758faaacd2b7cee2f26885fda28322" style="zoom:50%;" />

实验现象：两个输入都为HIGH时，输出为LOW，LED发光。

 

（2）一个高电平输入，一个低电平输入时：

   电路图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image006.jpg" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image008.jpg" alt="img" style="zoom:50%;" />

实验图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image010.jpg" alt="0f20f98862eaa551d424add1f50a0a7" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image012.jpg" alt="bd7b9dab54fd3076351217724234576" style="zoom:50%;" />



实验现象：一个输入为HIGH，另一个为LOW时，输出为HIGH

 

（3）两个低电平输入时：

  电路图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image014.jpg" alt="img" style="zoom:50%;" />

实验图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image016.jpg" alt="92f32d9e478073dbd9238508b361b58" style="zoom:50%;" />

实验现象：两个输入都为LOW时，输出为HIGH

真值表：

| 输入信号1 | 输入信号2 | 输出信号 |
| --------- | --------- | -------- |
| 0         | 0         | 1        |
| 0         | 1         | 1        |
| 1         | 0         | 1        |
| 1         | 1         | 0        |

 

2.与非门动态测试：

电路图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image018.gif" alt="1614479431(1)" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image020.gif" alt="b57b4258322868e999ac23db42f9e7c" style="zoom:50%;" />

 

实验图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image022.jpg" alt="671966e9e03c00a741af26e01e0991b" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image024.jpg" alt="RIGOL Print Screen2021-3-5 8_29_30.229" style="zoom:50%;" />

实验现象：第一、二条曲线是输入端信号，第三条曲线是输入信号的与非运算结果。

 

### 实验二 延迟与竞争冒险

#### 一、实验目的

1.观察器件延迟现象，了解竞争冒险现象及其原因；

2.观察竞争冒险产生的尖峰脉冲现象;

3.学习如何消除竞争冒险。

#### 二、实验要求

  系统输入：时钟脉冲，模拟开关;

  系统输出：示波器;

  系统功能：产生尖峰脉冲现象并消除。

#### 三、实验内容

  1.器件延迟现象：

(1)Y=AA’：

Y=AA’是Y恒为0的逻辑表达式，可采用与门与非门连接电路（电路图连接方式），实际上也可采用74LS00作为与非门进行连接（实际实验连接方式）：A跟A’做与非运算后结果再取非。

理论是Y的值恒为0，实际上由于非门的延迟产生了竞争冒险，出现了尖峰脉冲现象。

线路图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image002.jpg" alt="2" style="zoom:50%;" />

实验图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image004-16530398888301.jpg" alt="a381e49477588596f90c8cd1b833ec7" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image006-16530398888312.jpg" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image008-16530398888313.jpg" alt="RIGOL Print Screen2021-3-5 9_10_42.235" style="zoom:50%;" />

实验现象：在输出端得到稳定的输出前，出现了形状是宽度仅为时差的窄脉冲。



测量结果：

一个非门的延迟：432.57-432.49=0.08ms

毛刺的幅度：5V



（2）Y=A+A’：

Y=A+A’是Y恒为1的逻辑表达式，可采用或门与非门连接电路，在电路图中，一个非门产生的现象并不明显，故采用了三个非门观察现象。实际中，一个非门即可在示波器中产生尖峰脉冲现象。

理论是Y的值恒为1，实际上由于非门的延迟产生了竞争冒险，出现了尖峰脉冲现象。

   电路图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image010-16530398888314.jpg" alt="aornota" style="zoom:50%;" />



实验图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image012-16530398888315.jpg" alt="70cfab26806f08bc6f850ff13b648a8" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image014-16530398888316.jpg" alt="RIGOL Print Screen2021-3-5 9_31_15.246" style="zoom:50%;" />

实验现象：在输出端得到稳定的输出前，出现了形状是宽度仅为时差的窄脉冲。



2.竞争冒险（静态测试）

（4）

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image016.gif" alt="img" style="zoom: 50%;" />

用模拟开关s1、s2、s3、s4分别作为A、B、C、D变量的输入端，并只使用74ls00（与非门）实现函数F，将电路的输出F接入LED“0 1”显示器。

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image018-16530398888317.gif" alt="1615608038(1)" style="zoom:50%;" />

A=1;B=1;C=1;D=1;F=1;

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image020.jpg" alt="img" style="zoom:50%;" />

A=0;B=0;C=0;D=0;F=1;

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image022-16530398888318.jpg" alt="img" style="zoom:50%;" />

A=0;B=1;C=1;D=0;F=0;

真值表：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image024.gif" alt="fb9b07c693c878b15a1c5834901ddf3" style="zoom:50%;" />

 

3.竞争冒险并消除（动态测试）：

（4）

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image025.gif" alt="img" style="zoom:50%;" />

只采用与非门和非门连接电路，并接入10kHZ的脉冲，可以观察到毛刺现象。逻辑化简后，<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image027.gif" alt="img" style="zoom:50%;" />。由于B、C、D接入的是高电位的模拟信号，A接入脉冲信号，在特定时刻，F会变成<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image029.gif" alt="img" style="zoom:50%;" />，这个时候由于门电路传输延迟，会产生竞争冒险。为了消除冒险，可采用添加冗余项的做法，使得<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image031.gif" alt="img" style="zoom:50%;" />，使得F不再被<img src="file:///C:/Users/birdie/AppData/Local/Temp/msohtmlclip1/01/clip_image029.gif" alt="img" style="zoom:50%;" />的影响。

   电路图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image033.jpg" alt="img" style="zoom:50%;" />

仿真图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image035.jpg" alt="img" style="zoom:50%;" />



实验图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image037.jpg" alt="1dc98cb7d44c856c95e4b122c7d3405" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image039.jpg" alt="2" style="zoom:50%;" />

实验现象：D0为A的脉冲信号，D1为原电路产生的信号，可观察到毛刺现象，D1为添加冗余项的结果，可观察到毛刺现象消除。



### 实验三 格雷码与七段数码管

#### 一、实验目的

1.学习格雷码和二进制码的相互转换；

2.学习七段数码管的控制方式。

#### 二、实验要求

  系统输入：逻辑电平、脉冲信号;

  系统输出：LED、七段数码管;

  系统功能：实现格雷码和二进制码相互转换；

七段数码管显示4位二进制数。

#### 三、实验内容

1.0 总概括

1.0.1 五位二进制码转格雷码（静态实验）

1.0.2 五位格雷码转二进制码（静态实验）

1.0.3 四位格雷码转二进制码（动态实验）

1.0.4 四位二进制码转格雷码（动态实验）

1.0.5 四位二进制码转十六进制并显示在七段数码管（动态实验）

 

1.1 二进制码转格雷码

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image002-16530400364929.gif" alt="img" style="zoom:50%;" />

![img]({{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image004.gif)

仿真图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image006.gif" alt="1615980526" style="zoom:50%;" />



1.2 格雷码转二进制码

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image008.gif" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image010.gif" alt="img" style="zoom:50%;" />

LED灯的击穿电压默认值是2.2V，在5V的逻辑电平经过异或门后，在二极管的作用下，电压下降至2.5V。经过多次异或门作用后，电压会下降至0.1V以下。因此LED的击穿电压可以调整至0.01V，这样可以观察到正确的实验现象。

仿真图

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image012.gif" alt="1615981021(1)" style="zoom:50%;" />

 

1.3 四位格雷码转二进制码（动态实验）

转换方式与五位格雷码转二进制码相同，这里才用74LS197作为输入端，观察LED的动态变换。

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image014-165304003649310.jpg" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image016-165304003649311.jpg" alt="img" style="zoom:50%;" />

 

1.4 四位二进制码转格雷码（动态实验）

转换方式与五位二进制码转格雷码相同，这里才用74LS197作为输入端，观察LED的动态变换。

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image018.jpg" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image020-165304003649312.jpg" alt="img" style="zoom:50%;" />

 

1.5 四位二进制转十六进制输出至七段数码管

七段数码管的管号编号如下图：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image021.jpg" alt="IMG_256" style="zoom:50%;" />



转换的真值表情况如下表：

| Q3   | Q2   | Q1   | Q0   | a    | b    | c    | d    | e    | f    | g    |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| 0    | 0    | 0    | 0    | 1    | 1    | 1    | 1    | 1    | 1    | 0    |
| 0    | 0    | 0    | 1    | 0    | 1    | 1    | 0    | 0    | 0    | 0    |
| 0    | 0    | 1    | 0    | 1    | 1    | 0    | 1    | 1    | 0    | 1    |
| 0    | 0    | 1    | 1    | 1    | 1    | 1    | 1    | 0    | 0    | 1    |
| 0    | 1    | 0    | 0    | 0    | 1    | 1    | 0    | 0    | 1    | 1    |
| 0    | 1    | 0    | 1    | 1    | 0    | 1    | 1    | 0    | 1    | 1    |
| 0    | 1    | 1    | 0    | 1    | 0    | 1    | 1    | 1    | 1    | 1    |
| 0    | 1    | 1    | 1    | 1    | 1    | 1    | 0    | 0    | 0    | 0    |
| 1    | 0    | 0    | 0    | 1    | 1    | 1    | 1    | 1    | 1    | 1    |
| 1    | 0    | 0    | 1    | 1    | 1    | 1    | 1    | 0    | 1    | 1    |
| 1    | 0    | 1    | 0    | 1    | 1    | 1    | 0    | 1    | 1    | 1    |
| 1    | 0    | 1    | 1    | 0    | 0    | 1    | 1    | 1    | 1    | 1    |
| 1    | 1    | 0    | 0    | 1    | 0    | 0    | 1    | 1    | 0    | 1    |
| 1    | 1    | 0    | 1    | 0    | 1    | 1    | 1    | 1    | 0    | 1    |
| 1    | 1    | 1    | 0    | 1    | 0    | 0    | 1    | 1    | 1    | 1    |
| 1    | 1    | 1    | 1    | 1    | 0    | 0    | 0    | 1    | 1    | 1    |

 

根据真值表，可得a-g每一条管受四位二进制码的控制情况，进行逻辑化简后得到如下表达式：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image023.gif" alt="51d94d9077b0bdf43ed48c60614c914" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image025-165304003649313.gif" alt="a70c8ca10126f2c3c22968e78a4618f" style="zoom: 50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image027-165304003649314.gif" alt="d38bc76baa3a4a867958788dec52218" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image029-165304003649315.gif" alt="5f304ee22c4bd2e15ad68e34f6ace9e" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image031-165304003649316.gif" alt="a60832384d45061fab8ea684e21766c" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image033.gif" alt="674a41551d2db731eda0e5867e9fef0" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image035.gif" alt="9f271a73d24d09bcd15cd34a705e9e5" style="zoom:50%;" />



根据7条逻辑表达式，可画出电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image037-165304003649317.jpg" alt="img" style="zoom:50%;" />

SUB？子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image039-165304003649318.jpg" alt="img" style="zoom:50%;" />

A子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image041.jpg" alt="img" style="zoom:50%;" />

B子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image043.jpg" alt="img" style="zoom:50%;" />

C子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image045.jpg" alt="img" style="zoom:50%;" />

D子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image047.jpg" alt="img" style="zoom:50%;" />

E子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image049.jpg" alt="img" style="zoom:50%;" />

F子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image051.jpg" alt="img" style="zoom:50%;" />

G子电路图如下：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image053.jpg" alt="img" style="zoom:50%;" />

实验结果：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image055.jpg" alt="img" style="zoom:50%;" />



### 实验四 七段数码管

#### 一、实验目的

7段数码管显示学号。

#### 二、实验要求

  系统输入：脉冲信号;

  系统输出：八位七段数码管;

系统功能：显示学号（19308030）。

#### 三、实验思路

由于实验箱上八位七段数码管的受同一个BCD码引脚控制，无法同时显示八位数字不同的学号。在视觉上实现该操作，可以通过提高时钟频率，使得八位七段数码管的快速切换在肉眼上分别不出，产生视觉停留实现。

考虑第一种思路：

第一个时钟周期，在第一个七段数码管显示数字1；

第二个时钟周期，在第一个七段数码管显示数字9；

第三个时钟周期，在第一个七段数码管显示数字3；

第四个时钟周期，在第一个七段数码管显示数字0；

第五个时钟周期，在第一个七段数码管显示数字8；

第六个时钟周期，在第一个七段数码管显示数字0；

第七个时钟周期，在第一个七段数码管显示数字3；

第八个时钟周期，在第一个七段数码管显示数字0；

即当时钟信号输出0001的时候，数码管位选1输入低电平，其他七个位选输入高电平，BCD码输入0001。那么，数码管位选需要三个门电路，BCD码输入也需要三个门电路。综合下来八个七段数码管，所需的门电路数量非常庞大，几乎不可能在试验箱中实现。

考虑第二种思路：

第0个时钟周期，在数码管位选4、6、8中显示0；

第1个时钟周期，在数码管位选1中显示1；

第3个时钟周期，在数码管位选3、7中显示3；

第8个时钟周期，在数码管位选5中显示8；

第9个时钟周期，在数码管位选2中显示9；

那么，这种思路使得BCD码的输入与时钟信号输出相同，可直接相连，与前一种做法相比，差不多节省了一半的门电路。

先考虑位选输入，引入一个元件——74LS138（38译码器）。

![img]({{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image002-165304024571619.jpg)

A、B、C端口输入二进制信号，在Y端口对应十进制数字的位置会输出低电平，其余端口输出高电平。由于七段数码管位选位置为低电平有效，使用该器件可以很方便地进行位选。

以上是学号中没有出现8和9的时候的情况。先考虑8和9如何相连：

首先，0-7的时候，74LS197中的Q3输出0，此时0-7对应的数字显示。则上述电路中76LS138中Y端口输出可以与Q3进行或运算，使得8-15的输出不影响0-7的输出。对于8，可以采用Q3取反再与Y0进行或运算，使得当时钟信号输出8的时候，可以产生一个低电平。对于9也是类似的。

那么，电路看似已经连成了，其实棋差一招。

时钟信号输出四位二进制，而10-15这一部分是电路中不需要的。那么当时钟信号计数到10的时候，我们需要将时钟信号归零。76LS197中MR端口提供了该功能。

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image004-165304024571620.jpg" alt="img" style="zoom:50%;" />

当时钟计数到10的时候，Q端口输出1010，则此时需要将MR置为0。

那么综上，电路实现完成。

需要注意的是，在仿真的过程中，我们采用38编码器将时钟信号输出编码成七段数码管abcdefg管位控制的信号，而实验箱上，该引脚已经被封装成为BCD码，不需要该操作。



#### 四、实验结果

4.1 试验箱结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image006-165304024571621.jpg" alt="b377c6182e8c3c8c68daad5c5fcae3e" style="zoom:50%;" />

4.2 试验箱电路图

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image008-165304024571623.jpg" alt="24c27af60c1f967423271bb518ad728" style="zoom:50%;" />

 

4.3 仿真结果及电路图

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image010-165304024571622.jpg" alt="img" style="zoom:50%;" />



### 实验五 半加器与4-16译码器

#### 一、带控制端的半加半减器

##### 1.1 实验目的

了解半加器与半减器的原理，通过画出真值表后用卡诺图化简得到实现方法。

##### 1.2 实验要求

  系统输入：脉冲信号、逻辑电平;

  系统输出：LED、示波器;

系统功能：

输入为S、A、B，其中S为功能选择口。当S=0时，输出Y为A+B及进位Cn；当S=1时，输出Y为A-B及借位Cn。

| S    | 输入1 | 输入2 | 输出Y | 进/借位Cn |
| ---- | ----- | ----- | ----- | --------- |
| 0    | A     | B     | A+B   | 进位      |
| 1    | A     | B     | A-B   | 借位      |

 

##### 1.3 实验思路

1.3.1 画出器件的真值表

| S    | A    | B    | Y    | Cn   |
| ---- | ---- | ---- | ---- | ---- |
| 0    | 0    | 0    | 0    | 0    |
| 0    | 0    | 1    | 1    | 0    |
| 0    | 1    | 0    | 1    | 0    |
| 0    | 1    | 1    | 0    | 1    |
| 1    | 0    | 0    | 0    | 0    |
| 1    | 0    | 1    | 1    | 1    |
| 1    | 1    | 0    | 1    | 0    |
| 1    | 1    | 1    | 0    | 0    |

 

1.3.2 根据真值表，列出表达式

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image002-165304039617024.gif" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image004-165304039617125.gif" alt="img" style="zoom:50%;" />

1.3.3 根据表达式，进行逻辑化简

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image006-165304039617126.gif" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image008-165304039617127.gif" alt="img" style="zoom:50%;" />

 

##### 1.4 实验结果



1.4.1 试验箱结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image010-165304039617128.jpg" alt="cc9cbc4454307f461cc90c41e8f5f7e" style="zoom:50%;" />

1.4.2 proteus静态实验结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image012-165304039617129.jpg" alt="img" style="zoom:50%;" />

注：用逻辑门实现

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image014-165304039617130.jpg" alt="img" style="zoom:50%;" />

注：用74LS138实现

1.4.3 proteus动态实验结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image016-165304039617131.jpg" alt="img" style="zoom:50%;" />

注：用逻辑门实现

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image018-165304039617132.jpg" alt="img" style="zoom:50%;" />

注：用74LS138实现

 

#### 二、4-16线普通译码器

##### 2.1 实验目的

了解4-16线译码器的实现原理，了解3-8译码器的使用方式。

##### 2.2 实验要求

  系统输入：脉冲信号、逻辑电平;

  系统输出：LED、示波器;

系统功能：

使用74LS138实现一个4-16线普通译码器的设计（设计可不考虑4-16线译码器的使能端<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image020-165304039617133.gif" alt="img" style="zoom:50%;" />、<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image022.gif" alt="img" style="zoom:50%;" />和G1），并通过静态测试和动态测试，在仿真环境下验证动态电路功能的正确性。

 

##### 2.3 实验思路

采用两个74LS138，其中第一个控制0-7位的输出（不妨称之为A1），另一个控制8-15位的输出（不妨称之为A2）。则输入端s0、s1、s2作为A1的输入端，八位输出与s3做或运算；输入端s0、s1、s2作为A2的输入端，八位输出与<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image024-165304039617134.gif" alt="img" style="zoom:50%;" />做或运算。

 

##### 2.4 实验结果

2.4.1 静态实验结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image026.jpg" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image028.jpg" alt="img" style="zoom:50%;" />

注：图中A\B\C\D分别为s0\s1\s2\s3

2.4.2 动态实验结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image030.jpg" alt="img" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image032.jpg" alt="img" style="zoom:50%;" />

注：图中A\B\C\D分别为s0\s1\s2\s3

 

### 实验六 八选一选择器、算术单元与逻辑单元

#### 一、八选一数据选择器

##### 1.1 实验目的

在Proteus环境下，使用门电路搭建一个八选一数据选择器，功能通74LS151，并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。

##### 1.2 实验要求

  系统输入：逻辑电平（静态实验）、74LS197（动态实验）;

  系统输出：LED;

系统功能：八选一数据选择器。



##### 1.3 实验思路

设八位数据输入为s0\s1\s2\s3\s4\s5\s6\s7，信号选择为t0\t1\t2，输出端为Y。

当t=000，则Y=s0；

当t=001，则Y=s1;

当t=010，则Y=s2；

当t=011，则Y=s3;

当t=100，则Y=s4；

当t=101，则Y=s5;

当t=110，则Y=s6；

当t=111，则Y=s7;

因此，得到输出端的表达式：

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image002-165304057225935.gif" alt="img" style="zoom:50%;" />



##### 1.4 实验结果

1.4.1 静态实验

 

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image004-165304057225936.jpg" alt="img" style="zoom:50%;" />

1.4.2 动态实验

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image006-165304057225937.jpg" alt="img" style="zoom:50%;" />

1.4.3 子图

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image008-165304057225938.jpg" alt="img" style="zoom:50%;" />

注：子图



#### 二、算术单元设计

##### 2.1 实验目的

在Proteus上，使用74HC151实现AU(Arithmetic Unit，算术单元)设计。设计一个带控制端的半加半减器，输入为S、A、B，其中S为功能选择口。当S=0时，输出Y为A+B及进位Cn；当S=1时，输出Y为A-B及借位Cn。

带控制端的半加半减器功能表

| S    | 输入1 | 输入2 | 输出Y | 进/借位Cn |
| ---- | ----- | ----- | ----- | --------- |
| 0    | A     | B     | A+B   | 进位      |
| 1    | A     | B     | A-B   | 借位      |

 

##### 2.2 实验思路

| S    | A    | B    | Y    | Cn   |
| ---- | ---- | ---- | ---- | ---- |
| 0    | 0    | 0    | 0    | 0    |
| 0    | 0    | 1    | 1    | 0    |
| 0    | 1    | 0    | 1    | 0    |
| 0    | 1    | 1    | 0    | 1    |
| 1    | 0    | 0    | 0    | 0    |
| 1    | 0    | 1    | 1    | 1    |
| 1    | 1    | 0    | 1    | 0    |
| 1    | 1    | 1    | 0    | 0    |

S为控制端，Y为输出结果

当S=0，代表A+B=Y，Cn代表进位标志位 

当S=1，代表A-B=Y，Cn代表借位标志位 

根据真值表可列出表达式：

Y=m1+m2+m5+m6

Cn=m3+m5

根据74151的特点，进行设计：

Y=0·m0+1·m1+1·m2+0·m3+0·m4+1·m5+1·m6+0·m7

Cn=0·m0+0·m1+0·m2+1·m3+0·m4+1·m5+0·m6+0·m7

 

##### 2.3 实验要求

  系统输入：逻辑电平（静态实验）、74LS197（动态实验）;

  系统输出：示波器;

系统功能：算术单元。

 

##### 2.4 实验结果

2.4.1 试验箱实验

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image010-165304057225939.jpg" alt="182216013d2c082aed49236bd71df1a" style="zoom:50%;" />

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image012-165304057225940.jpg" alt="RIGOL Print Screen2021-4-9 8_56_11.263" style="zoom:50%;" />

 

2.4.2 试验箱连线原理图

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image014-165304057225941.jpg" alt="img" style="zoom:50%;" />

注：由于试验箱上只有一片74151芯片，故只能使用一些逻辑门

2.4.3 proteus实验图（静态测试）

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image016-165304057225942.jpg" alt="img" style="zoom:50%;" />

2.4.4 proteus实验图（动态测试）

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image018-165304057225943.jpg" alt="img" style="zoom:50%;" />

2.4.5 示波器结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image020-165304057225944.jpg" alt="img" style="zoom:50%;" />

注：三条线从上到下依次是S、A、B

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image022-165304057225945.jpg" alt="img" style="zoom:50%;" />

注：两条线从上到下依次是Y、Cn

 

#### 三、逻辑单元设计

##### 3.1 实验目的

在Proteus上，使用74HC151实现LU(LogicUnit，逻辑单元)设计。 设计一个函数发生器电路它的功能如下表3-10所示。输入为S0、S1、A、B，其中S0、S1为功能选择口。当S0、S1取0、1不同组合时，A、B进行相应的与、或、非、异或运算，输出运算结果Y。

函数发生器功能表

| 输入 | 输出 |                                                              |
| ---- | ---- | ------------------------------------------------------------ |
| s1   | s0   | Y                                                            |
| 0    | 0    | A·B                                                          |
| 0    | 1    | A+B                                                          |
| 1    | 0    | A<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image024-165304057225946.gif" alt="img" style="zoom:50%;" /> |
| 1    | 1    | <img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image026.gif" alt="img" style="zoom:50%;" /> |

##### 3.2 实验要求

  系统输入：逻辑电平（静态实验）、74LS197（动态实验）;

  系统输出：示波器;

系统功能：逻辑单元。

3.3 实验思路

使用 74HC151 芯片的特点，控制端 S0 和 S1 输入为不同的二进制数的时候，Y 输出为控制端对应的八进制数输入，例如 S0=S1=0，代表八进制数 0，Y 的输出即为 X0 的输入，而我们想设计 S0=0，S1=0 代表与运算的时候，可以将 A 和 B 的与送到 x0，即可实现功能，其他函数的发生同理。

##### 3.4 实验结果

3.4.1 实验箱连线

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image028-165304057225947.jpg" alt="9807a50199acbf70b34318f856064f2" style="zoom:50%;" />

3.4.2 示波器结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image030-165304057225948.jpg" alt="RIGOL Print Screen2021-4-9 9_14_06.317" style="zoom:50%;" />

 

3.4.3 proteus实验（动态实验）

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image032-165304057225949.jpg" alt="img" style="zoom:50%;" />

3.4.4 示波器结果

<img src="{{site.url}}/img/2022-5-20-一些proteus的实验上/clip_image034.jpg" alt="img" style="zoom:50%;" />

 