# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../trabajo.srcs/sources_1/new/divisor_frecuencia.vhd" \
"../../../../trabajo.srcs/sources_1/new/maquina_cruce.vhd" \
"../../../../trabajo.srcs/sim_1/new/simMaquinaCruce.vhd" \

# Do not sort compile order
nosort
