# P6课下

### BEZAL

**condition用CMP获取，judge随着流水线寄存器流水，然后和jr是类似的操作，跳转寄存器，从D级**

**但是寄存器跳转也需要Judge的辅助判断**

**需要把Judge传到HAZARD中，传进去的应该是E级的Judge,去判断是不是要写31号寄存器**

修改HAZARD单元，设置Tuse，Tnew，Tnew也要使用judge判断，到底是写还是不写

```verilog
Num = judge==1'b1?5'b11111:5'b0;
```

### lwm

~~指令在E级或者M级时要阻塞，M级可以适当处理一下不用阻塞，得从E到M的寄存器开始改起，最后给A3_m从两路信号合为一路，或者说就从EM都阻塞，到WB级再恢复，但是周期比较长~~

**好像不能从M往回转发，因为如果从M往回转发，转发的也是ALUresult的值，但是往寄存器写的值时流水到DM_WB级流水线了，应该从WB往回转发，所以还是阻塞两个周期比较稳妥**

但是下面一个题想名表了，此时的Tnew还不为0无法转发

**转发处理的地方一定要弄清楚寄存器编号！！！**

### bgezalr

首先要**注意有符号判断大于零**

无条件链接

有条件跳转，加一个PC的跳转，平常都是跳rs，这次要跳rt

修改IFU，给NPCop增加一位，添加跳转rt的功能

### msub

**修改MUD，给MDU增加一位，修改stall信号，如果busy或者start且D级为msub，就阻塞**

**一定要注意不要复制粘贴错了！！！**

**一定要注意不要复制粘贴错了！！！**

**一定要注意不要复制粘贴错了！！！**

**比如这条指令就不是R型指令，但之前加的乘除指令是R型的**

```verilog
	 assign stall = (( Num_use_rs == Num_new_E)&&( Num_use_rs != 5'b0)&& (Regwrite_E==1'b1) && (Tuse_rs < Tnew_E) )|
						 (( Num_use_rs == Num_new_M)&&( Num_use_rs != 5'b0)&& (Regwrite_M==1'b1) && (Tuse_rs < Tnew_M) )|
						 (( Num_use_rt == Num_new_E)&&( Num_use_rt != 5'b0)&& (Regwrite_E==1'b1) && (Tuse_rt < Tnew_E) )|
						 (( Num_use_rt == Num_new_M)&&( Num_use_rt != 5'b0)&& (Regwrite_M==1'b1) && (Tuse_rt < Tnew_M) )| 
						 ((Busy==1'b1 ||Start==1'b1)&&Instr_D[31:26]==`R&&Instr_D[5:0]==`mfhi_I) |
						 ((Busy==1'b1 ||Start==1'b1)&&Instr_D[31:26]==`R&&Instr_D[5:0]==`mflo_I) |
						 ((Busy==1'b1 ||Start==1'b1)&&Instr_D[31:26]==`R&&Instr_D[5:0]==`mthi_I) |
						 ((Busy==1'b1 ||Start==1'b1)&&Instr_D[31:26]==`R&&Instr_D[5:0]==`mtlo_I) |
         ((Busy==1'b1 ||Start==1'b1)&&Instr_D[31:26]==`msub_I) |1'b0;//注意这个和上面的那一条不一样！！！
```

**要注意给乘除指令Start信号！！！**

**要注意给乘除指令Start信号！！！**

**要注意给乘除指令Start信号！！！**

#### 注意这个有符号的计算

```verilog
{HI_tmp,LO_tmp} <= $signed({HI,LO})-$signed(SrcA)*$signed(SrcB); //注意有符号的乘法和加减法
```

<img src="C:\Users\Lenovo\AppData\Roaming\Typora\typora-user-images\image-20221127154830194.png" alt="image-20221127154830194" style="zoom:50%;" />

### lhs

修改DE，增加要求的东西

修改HAZARD，和lb的类似，最后MemtoReg是01

有条件的写入，**所以要修改一下Regwrite的判断**

**在M级要进行阻塞**，但是用原有的阻塞逻辑也能通过

###  shl

题目: 让hi和lo交换

和mfhi ，mflo 应该差不多，要增加CPU的MDUop位宽，以及处理一下阻塞问题

**修改MDU！！！**

### multc

有条件的乘法 multc rs>0时乘，**注意有符号判断**

我的想法是把SrcA接到ctrl里面辅助判断要不要乘，**实际上即使辅助判断start信号为不为1**，因此每一级CTRL都需要输入一个SrcA，不过不相关的级可以乱输入

然后MDU可以不修改，因为这就是一个乘法，可以共用mult的信号，

Hazard单元要考虑清除的问题，因为连续两个乘除法在一块，因为有start在前面判断了，实际上这里直接修改即可，**但是由于还得在D级有转发的问题不一定能够正确判断**

**最终结论是如果有乘除 还是把这条指令阻塞在D级**

### bds

**给出 rs 和 rt 两个寄存器，用较大的那个数除以较小的那个数，注意是无符号除法**

**修改HAZARD(如果是乘除要清除E级)**，修改MDU，修改CTRL，给start信号

```verilog
((Busy==1'b1 ||Start==1'b1)&&Instr_D[31:26]==`R&&Instr_D[5:0]==`bds_I) |1'b0;
```

### lwld

先loadword 然后读出来的Word如果满足  
word[1:0]==0 && word >= 32'h3000  
就写到31号寄存器，否则写到rt

**和lw的通路设置差不多**

E级阻塞，M级不阻塞的原因是M级往回转发的东西是没有出现的，**并且M的tnew也要设置为1肯定不为零首先是这样**

所以M级也无法往回再转发，但是如果觉得麻烦可以直接在M级也阻塞，但是可能损失其他指令的效率

~~然后给CTRL加一个condition的输出，给CTRL加一个word的输入，就是从内存中读取的数据，**但是这样的话每一级都要有输入**~~

直接在M级加一个选择信号就行

E级阻塞，设置好HAZARD,M级如果没有处理Hazard的new寄存器信号也要阻塞

### lwer

E级阻塞，M级增加和A3_M并列的信号，并且向HAZRAD_M单元中添加待写入的寄存器编号，在HAZARD_E中设置Tnew为2，之前课上做错了是因为寄存器的原因，暂停的原因

其他和lw类似

### lhonez

给memtoreg的11段加上PC+4

然后其他地方按照其他的条件存储的来就可以

设置HAZRD_M   设置寄存器写入地址

### lwmx

如果从内存中读出的 memword 值大于 GPR[rt] 则将 memword 写入 5 号寄存器中，否则写入 4 号寄存器中

E级阻塞，将TnewE设置为2‘b10，在M级HAZARD设置待写入的寄存器到底是什么，最后A3_M添加并行信号，进行选择

给HAZARD_M加一个condition，判断写4还是写5

因为如果用到了$4或者$5，一定会阻塞，所以只用在D级阻塞即可

### MOVZ

用cmp去判断，如果rt等于，就将rt写入rd，Judge信号流水

movz的rt信号的Tuse是0

### jap

改regdst 11为￥29,对mentoreg的11修改成ALUresult-4

其他的和j与lw的结合差不多

以及设置sw类似的BEop，**Memwrite要打开**

设置好HAZRD的use和new

以及对与GRF的A1段要有一个选择，选择二十九号寄存器



## 对CPU的修改思考

- 直接添加CPU的Judge流水 用来辅助判断Regwrite，同时给HAZARD添加控制信号，Judge

- 增加NPCop的位数 两位变成三位 ok

- 增加MDUop的位数 三位变为四位   ok

- 给IFU输入一个GPR[rt] ok

- 给HAZARD加一个Instr_M信号 ok

## 总结

乘除法要考虑乘除的阻塞，可能要修改MDU，注意符号乘法，以及符号加法的问题

其他的注意条件存储，在E级无条件阻塞，Tnew在E级一般就设置为2‘b10这样就不会往回转发，在M级输入Hazard模块设置待写入的寄存器，以及给A3_M一个并列的信号输入到DM_WB寄存器中。阻塞在M级会起作用，转发只会在WB级发生