<style>
  body { font-size: 9pt; }
  h1 { font-size: 15pt; }
  h2 { font-size: 13pt; }
  h3 { font-size: 12pt; }
  table { font-size: 10pt; }
  code { font-size: 9pt; }
  pre { font-size: 9pt; }
</style>

<div style="text-align:center">
  <h1>《计算机组成原理》实验报告</h1>
  <font size=5>实验六 & 实验七：单周期与多周期CPU设计与实现</font>
</div>

<table style="width:90%; margin:auto; border-collapse:collapse; margin-bottom:30px">
  <tr>
    <th style="width:20%; text-align:right; padding:8px; background-color:#f2f2f2">姓名</th>
    <td style="width:30%; padding:8px">陈宇昕</td>
    <th style="width:20%; text-align:right; padding:8px; background-color:#f2f2f2">学号</th>
    <td style="width:30%; padding:8px">2310675</td>
  </tr>
  <tr>
    <th style="text-align:right; padding:8px; background-color:#f2f2f2">课程号</th>
    <td style="padding:8px">CSSE0046</td>
    <th style="text-align:right; padding:8px; background-color:#f2f2f2">实验时间</th>
    <td style="padding:8px">YYYY-MM-DD</td> <!-- 请替换为实际实验时间 -->
  </tr>
</table>

<hr style="border: 1px solid #ccc; margin: 40px 0;">

<h1 style="text-align:center; color:#0056b3;">实验六：单周期CPU设计与实现</h1>

<h2 id="sc-一" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">一、实验目的 (单周期)</h2>

1.  理解 MIPS 指令结构，掌握常用指令的功能和编码，学会对指令进行归纳分类。
2.  了解 MIPS 处理器结构特点，如哈佛结构等。
3.  熟悉并掌握单周期 CPU 的工作原理和设计方法。
4.  进一步加强运用 Verilog HDL 进行电路设计的能力。
5.  为后续设计多周期 CPU 的实验打下基础。

<h2 id="sc-二" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">二、实验内容说明 (单周期)</h2>

本次实验要求在提供的基础单周期 CPU 设计上进行功能扩展，具体任务是增加 CPU 所能执行的 MIPS 指令数量，要求新增的指令必须能在单个时钟周期内完成。

1.  至少扩展三条指令：一条 R 型指令，一条 I 型指令，以及另一条任意类型的指令。**本次实验选择扩展基于第四次 ALU 实验的 `sgt`, `bic`, `rol` 功能对应的 R 型指令。**
2.  实验报告中的 CPU 原理图可沿用指导手册中的图示。报告的核心内容应聚焦于指令扩展的过程、实现细节以及相应的测试结果。
3.  必须包含在实验箱上进行硬件验证的照片，并对照片中显示的数据进行清晰的解释和分析。

<h2 id="sc-三" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">三、实验原理图 (单周期)</h2>

### 3.1 单周期CPU核心结构图

下图展示了本次实验所基于的单周期 MIPS CPU 的核心数据通路和控制逻辑。图中清晰地标示了主要的功能单元（如 PC、指令存储器、寄存器堆、ALU、数据存储器）以及它们之间的数据流路径和关键的控制信号。

![单周期CPU结构图](1.jpg)

*图 SC-1: 单周期 CPU 结构示意图*

### 3.2 实验顶层模块连接图

下图描绘了在 FPGA 实验平台上，CPU 顶层模块 (`single_cycle_cpu`) 如何与外部设备（如时钟、复位信号、用于显示 PC 值、指令、寄存器和内存数据的七段数码管、LED 等）进行连接的示意图。这有助于理解 CPU 在实际硬件环境中的接口。

![实验顶层模块图](2.jpg)

*图 SC-2: 单周期实验系统顶层模块框图*

<h2 id="sc-四" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">四、单周期CPU指令执行分析</h2>

MIPS 指令编码一般分为三种格式：R 型指令用于寄存器之间的算术、逻辑及移位运算，I 型指令携带 16 位立即数以支持数据加载/存储和条件分支，J 型指令则用于无条件跳转，通过拼接高位形成完整跳转地址，下面我们逐一进行分析。

### 4.1 MIPS 指令格式详解

MIPS 指令集架构定义了三种主要的指令格式，用于编码不同类型的操作。单周期 CPU 的设计需要精确解析这些格式以生成正确的控制信号和执行操作。

#### 4.1.1 R 型指令 (Register Type)

主要用于寄存器之间的算术和逻辑运算。

| 字段    | 位数 | 位域      | 描述                                   |
| :------ | :--- | :-------- | :------------------------------------- |
| `op`    | 6    | `[31:26]` | 操作码 (Operation Code)，R 型通常为 0 |
| `rs`    | 5    | `[25:21]` | 第一个源寄存器编号                     |
| `rt`    | 5    | `[20:16]` | 第二个源寄存器编号                     |
| `rd`    | 5    | `[15:11]` | 目的寄存器编号                         |
| `shamt` | 5    | `[10:6]`  | 位移量 (Shift Amount)，仅用于移位指令  |
| `funct` | 6    | `[5:0]`   | 功能码 (Function Code)，定义具体操作   |

#### 4.1.2 I 型指令 (Immediate Type)

用于涉及立即数的操作，如加载/存储带偏移量的地址、立即数算术/逻辑运算、条件分支。

| 字段        | 位数 | 位域      | 描述                                                         |
| :---------- | :--- | :-------- | :----------------------------------------------------------- |
| `op`        | 6    | `[31:26]` | 操作码，区分不同的 I 型指令                                  |
| `rs`        | 5    | `[25:21]` | 第一个源操作数寄存器编号 (基址寄存器或比较寄存器)                  |
| `rt`        | 5    | `[20:16]` | 第二个源操作数寄存器 (用于 `beq`/`bne`) 或目的寄存器 (用于 `lw`/`addi` 等) |
| `immediate` | 16   | `[15:0]`  | 16 位立即数或地址偏移量 (可能需要符号扩展或零扩展)           |

#### 4.1.3 J 型指令 (Jump Type)

用于无条件跳转。

| 字段    | 位数 | 位域      | 描述                                                         |
| :------ | :--- | :-------- | :----------------------------------------------------------- |
| `op`    | 6    | `[31:26]` | 操作码，区分不同的 J 型指令                                  |
| `address` | 26   | `[25:0]`  | 跳转目标地址的一部分 (需要与 PC+4 的高位拼接并左移两位)      |

### 4.2 不同类型指令的执行流程详解

单周期 CPU 在一个时钟周期内完成一条指令的五个基本阶段：取指 (IF)、译码 (ID)、执行 (EX)、访存 (MEM)、写回 (WB)。

#### 4.2.1 R 型指令执行流程

**指令执行过程：**

1.  从指令存储器中取指令，更新 PC。
2.  ALU 根据 `funct` 字段确定 ALU 的功能。
3.  从寄存器堆中读出寄存器 `rs` 和 `rt`。
4.  ALU 根据第 2 步中确定的功能，对从寄存器堆读出的数据进行操作。
5.  将运算结果写入到 `rd` 字段对应的目标寄存器。

**下面我们将结合源码，对 R 型指令执行过程作了归纳整理：**

**1. 取指令**

代码如下:
```verilog
    // 下一指令地址：seq_pc = pc + 4
    assign seq_pc[31:2] = pc[31:2] + 1'b1;
    assign seq_pc[1:0]  = pc[1:0];
    // 新指令：若指令跳转，则为跳转地址；否则为下一指令
    assign next_pc = jbr_taken ? jbr_target : seq_pc;
    wire [31:0] inst_addr;
    wire [31:0] inst;
    assign inst_addr = pc;  // 指令地址：32 位宽
    inst_rom inst_rom_module(     // 指令存储器
        .addr (inst_addr[6:2]),   // I，5 位，指令地址 (假设ROM地址是字地址的高位)
        .inst (inst)              // O，32 位，指令
    );
```
在硬件实现中，程序计数器（PC）以字节为单位保存当前指令的地址。当处于顺序执行时，逻辑会将 PC 的高 30 位（即 `PC[31:2]`）加 1——等价于对完整地址加上 4 字节——而低 2 位保持不变，以确保指令地址始终字对齐；一旦检测到跳转信号，PC 则直接被赋值为跳转目标地址（`jbr_target`），从而完成分支控制。最后，处理器将这一地址（或其部分，如 `inst_addr[6:2]`）送入指令存储器（`inst_rom`），由其输出相应的 32 位机器指令供后续译码和执行。

**2. 译码**

代码如下:
```verilog
    // 指令译码：字段提取
    assign op       = inst[31:26];  // 操作码
    assign rs       = inst[25:21];  // 源操作数1
    assign rt       = inst[20:16];  // 源操作数2
    assign rd       = inst[15:11];  // 目标操作数
    assign sa       = inst[10:6];   // 特殊域／移位量
    assign funct    = inst[5:0];    // 功能码
    
    // 全零检测信号
    wire op_zero, sa_zero;
    assign op_zero = ~(|op);        // op 全为 0 时为 1
    assign sa_zero = ~(|sa);        // sa 全为 0 时为 1
    
    // R 型指令解码 (部分示例)
    assign inst_ADDU = op_zero & sa_zero & (funct == 6'b100001);  // 无符号加法
    assign inst_SUBU = op_zero & sa_zero & (funct == 6'b100011);  // 无符号减法
    assign inst_SLT  = op_zero & sa_zero & (funct == 6'b101010);  // 小于则置位
    assign inst_AND  = op_zero & sa_zero & (funct == 6'b100100);  // 逻辑与
    assign inst_NOR  = op_zero & sa_zero & (funct == 6'b100111);  // 逻辑或非
    assign inst_OR   = op_zero & sa_zero & (funct == 6'b100101);  // 逻辑或
    assign inst_XOR  = op_zero & sa_zero & (funct == 6'b100110);  // 逻辑异或
    assign inst_SLL  = op_zero & (rs == 5'd0)  & (funct == 6'b000000);  // 逻辑左移
    assign inst_SRL  = op_zero & (rs == 5'd0)  & (funct == 6'b000010);  // 逻辑右移
```
在译码阶段，32 位指令字会被细致地拆分为多个字段以供译码逻辑使用：
*   **`op`（6 位）**：在 R 型指令中该字段始终为全 0，可通过 `op_zero = ~(|op|)` 信号检测；其它指令类型则由不同的 `op` 值加以区分。
*   **`rs`（5 位）与 `rt`（5 位）**：分别指向两个源操作数所在的寄存器编号，供 ALU 或其它执行单元读取对应操作数。
*   **`rd`（5 位）**：指定运算结果写回的目标寄存器编号，执行完毕后将数据存回该寄存器。
*   **`shamt`（5 位）**：表示移位量，仅在逻辑左移（SLL）、逻辑右移（SRL）等指令中使用；对于普通算术或逻辑指令，该字段保持全 0，可通过 `sa_zero = ~(|sa|)` 快速判定。
*   **`funct`（6 位）**：当 `op = 0` 时，该字段决定具体的 R 型操作（如加法、减法、与、或、异或、移位等），译码电路将其与预定义的函数码常量比较，生成对应的 ALU 控制信号。

**3. 读取寄存器**

代码如下:
```verilog
    // 寄存器堆
    wire        rf_wen;         // 写使能
    wire [4:0]  rf_waddr;       // 写地址
    wire [31:0] rf_wdata;       // 写数据
    wire [31:0] rs_value, rt_value; // 读出的rs和rt的值
    
    regfile rf_module (
        .clk       (clk       ),  // I, 1
        .wen       (rf_wen    ),  // I, 1
        .raddr1    (rs        ),  // I, 5, 读地址1 (来自指令rs字段)
        .raddr2    (rt        ),  // I, 5, 读地址2 (来自指令rt字段)
        .waddr     (rf_waddr  ),  // I, 5
        .wdata     (rf_wdata  ),  // I, 32
        .rdata1    (rs_value  ),  // O, 32, 读数据1
        .rdata2    (rt_value  ),  // O, 32, 读数据2
    
        // display rf (用于调试显示)
        .test_addr (rf_addr   ),
        .test_data (rf_data   )
    );
```
在读取寄存器阶段，会把指令里的 `rs` 和 `rt` 字段当作读地址，分别送入寄存器堆的两个读端口，然后通过 `rdata1` 和 `rdata2` 并行输出这两个寄存器中存储的数值 (`rs_value` 和 `rt_value`)。

**4. 执行**

代码如下:
```verilog
    // 检测是否为移位指令 (假设 inst_shf_sa 已定义)
    
    wire [31:0] alu_operand1;
    wire [31:0] alu_operand2;
    wire [11:0] alu_control; // 假设 ALU 控制信号为12位
    wire [31:0] alu_result;
    
    // 根据指令类型选择 ALU 的第一个操作数：若为移位指令，则用零扩展的 sa，否则用 rs_value
    // 注意：MIPS标准移位指令SLL/SRL/SRA通常用rt的值作为被移位数，shamt作为移位量。
    assign alu_operand1 = inst_shf_sa ? {27'd0, sa} : rs_value; // 示例，可能需根据实际ALU调整
    
    // 选择 ALU 的第二个操作数：若为立即数指令，则用符号扩展的立即数，否则用 rt_value
    // 对于R型指令，alu_operand2 总是 rt_value
    assign alu_operand2 = inst_imm_sign ? sext_imm : rt_value; // inst_imm_sign 对R型为0
    
    alu alu_module (
        .alu_control (alu_control),  // I, 12, ALU 控制信号
        .alu_src1    (alu_operand1), // I, 32, ALU 操作数 1
        .alu_src2    (alu_operand2), // I, 32, ALU 操作数 2
        .alu_result  (alu_result)    // O, 32, ALU 结果
    );
```
R 型指令完全基于寄存器操作。两个源操作数由指令中的 `rs` 和 `rt` 字段分别指定，经寄存器堆读取后生成 `rs_value` 与 `rt_value`。
对于标准 MIPS R 型算术/逻辑指令，`rs_value` 作为 ALU 的第一个操作数，`rt_value` 作为第二个操作数。
对于移位指令（如 `SLL`, `SRL`），`rt_value` 是被移位的值，而 `shamt` 字段（即代码中的 `sa`）是移位量。ALU 根据 `funct` 字段生成的控制信号执行相应的操作。

**5. 写回**

代码如下:
```verilog
    wire        inst_wdest_rt;  // 寄存器堆写入地址为 rt 的指令 (通常I型)
    wire        inst_wdest_rd;  // 寄存器堆写入地址为 rd 的指令 (通常R型)
    
    // 寄存器堆写使能信号，非复位状态下有效
    assign rf_wen   = (inst_wdest_rt | inst_wdest_rd) & resetn; // resetn是低有效复位
    // 写地址选择：R型指令通常写rd，部分I型指令写rt
    assign rf_waddr = inst_wdest_rd ? rd : rt;
    // 写回数据选择：LW从内存读数据，其他指令（如R型）用ALU结果
    assign rf_wdata = inst_LW       ? dm_rdata : alu_result;  
```
在写回阶段中，`inst_wdest_rd` 用于标识所有需将计算结果写回 `rd` 寄存器的 R 型指令。当该信号为 `1` 时，译码单元会读取指令字中的 `rd` 字段，作为寄存器堆的写地址 (`rf_waddr`)；在写回阶段，再将 ALU 的运算结果 `alu_result` 通过 `rf_wdata` 写入该寄存器。写使能信号 `rf_wen` 控制写入操作的发生。

至此，我们已深入剖析了程序中 R 型指令各字段的功能，并对其整体执行流程进行了系统归纳。

**下面我们将对一个加法 R 型指令进行仿真验证：**

![R型addu指令仿真示例](并行模板/fig5.png)

*图 SC-4.1: R型 addu 指令仿真波形*

如图 SC-4.1，当程序计数器 PC=8 时，译码到 `addu $3,$2,$1` 指令，其对应的 ALU 控制信号指示无符号加法。ALU 分别从寄存器 `$1` 和 `$2` 中读取操作数 `00000001` 与 `00000010`，计算得到 `00000011`，并在随后的时钟上升沿将该结果写回寄存器 `$3`。

#### 4.2.2 I 型指令执行流程

I 型指令主要包括算术/逻辑立即数指令、加载/存储指令和分支指令。

**存取指令 (如 `lw`, `sw`) 执行过程：**
1.  从指令存储器中获取指令并更新 PC。
2.  ALU 根据 `op` 字段确定运算功能（通常是地址计算，如加法）。
3.  从寄存器堆读取 `rs` 的值（基址），并与符号扩展后的 16 位立即数（偏移量）相加，得到有效内存地址。
4.  根据指令类型：
    *   若为存储指令 (`sw`)，则将 `rt` 寄存器的值写入上述计算出的存储器地址。
    *   若为加载指令 (`lw`)，则从该地址处读取数据，并在后续阶段装载到目标寄存器 `rt`。

**分支指令 (如 `beq`, `bne`) 执行过程：**
1.  从指令存储器中获取指令并更新 PC。
2.  从寄存器堆读取 `rs` 和 `rt` 的值。
3.  对两寄存器值进行比较（通常通过ALU执行减法并检查零标志位）。
4.  根据比较结果和指令类型 (`beq` 或 `bne`)，决定是否跳转。如果跳转，则将 `PC+4` 与符号扩展并左移两位后的立即数（分支偏移）相加，得到目标地址，并写入 PC。

由于I 型指令与 R 型指令在取指、译码（部分）、寄存器读取（`rs`）等方面有相似之处，下面仅针对其在代码中差异显著的部分（访存和分支逻辑）予以说明。

**访存 (针对 `lw`, `sw`)**
```verilog
    // 数据存储器接口
    wire [3:0]  dm_wen;     // 数据存储器写使能 (通常4位对应字节使能)
    wire [31:0] dm_addr;    // 数据存储器地址
    wire [31:0] dm_wdata;   // 写入数据存储器的数据
    wire [31:0] dm_rdata;   // 从数据存储器读出的数据
    
    // 写使能：仅在 SW 指令且不处于复位时有效
    assign dm_wen   = {4{inst_SW}} & {4{resetn}}; // 假设inst_SW为1时是SW指令
    // 访问地址：由 ALU 运算结果提供 (基址 + 偏移)
    assign dm_addr  = alu_result;
    // 写入数据：来自 rt 寄存器的值
    assign dm_wdata = rt_value;
    
    data_ram data_ram_module (
        .clk       (clk        ), // I, 1, 时钟
        .wen       (dm_wen     ), // I, 4, 写使能
        .addr      (dm_addr[6:2]), // I, 5, 地址（假设是字地址的高位）
        .wdata     (dm_wdata   ), // I, 32, 写数据
        .rdata     (dm_rdata   ), // O, 32, 读数据
    
        // 用于仿真显示
        .test_addr (mem_addr[6:2]),
        .test_data (mem_data)
    );
```
在访存代码段中，对于加载/存储类 I 型指令，ALU 计算出的有效地址 (`alu_result`) 送给 `dm_addr`。
*   对于 `sw` 指令 (`inst_SW=1`)，`dm_wen`有效，`rt_value` (即 `dm_wdata`) 被写入数据存储器。
*   对于 `lw` 指令，`dm_wen`无效，数据从 `dm_addr` 指定的单元读出到 `dm_rdata`，并在写回阶段写入 `rt` 寄存器。

**分支目标计算与PC更新 (针对 `beq`, `bne`)**
```verilog
    // 提取 16 位偏移量
    wire [15:0] offset = inst[15:0];      
    // 分支条件检测
    wire beq_taken;     // BEQ 条件满足 (rs == rt)
    wire bne_taken;     // BNE 条件满足 (rs != rt)
    
    // 计算分支目标地址：PC_plus_4 + sign_extend(offset << 2)
    wire [31:0] br_target;
    // 更准确的是 (PC+4) + (SignExtended(offset) * 4)
    // seq_pc 即为 PC+4
    assign br_target = seq_pc + {{14{offset[15]}}, offset, 2'b00}; // 符号扩展并左移两位
    
    // 合并跳转/分支信号及目标：
    assign jbr_taken  = j_taken
                      | (inst_BEQ & beq_taken)  // beq_taken 由ALU的zero位和指令判断
                      | (inst_BNE & bne_taken); // bne_taken 由ALU的zero位和指令判断
    assign jbr_target = j_taken ? j_target : br_target; // 选择跳转或分支目标
```
在分支指令的执行中，从指令中提取16位偏移量 `offset`。它被符号扩展并左移两位（乘以4）后，与 `PC+4` (`seq_pc`) 相加得到分支目标地址 `br_target`。
ALU 执行 `rs_value - rt_value`，其结果的零标志位（`Zero`）用于判断 `rs_value == rt_value`。
*   对于 `beq` 指令，若 `Zero` 为1 (即 `rs_value == rt_value`)，则 `beq_taken` 为真。
*   对于 `bne` 指令，若 `Zero` 为0 (即 `rs_value != rt_value`)，则 `bne_taken` 为真。
如果分支条件满足 (`jbr_taken` 为真且不是J型跳转)，则 `next_pc` 选择 `br_target`；否则选择 `seq_pc`。

**下面我们将对一个分支跳转 I 型指令 (`beq`) 进行仿真验证：**

![I型beq指令仿真示例](并行模板/fig6.png)

*图 SC-4.2: I型 beq 指令仿真波形*

在仿真波形图 SC-4.2 中，当 PC 为 `0x2c` 时，取指得到 `0x11210002` (假设这是 `beq $9, $1, offset=2`)，被译码为 `BEQ` (`inst_BEQ=1`)。随后比较 `rs` (`$9`) 与 `rt` (`$1`) 的值。假设它们相等，则 `beq_taken=1`。处理器将指令低16位立即数 `0x0002` 符号扩展、左移两位 (`0x00000008`)，并加到 `PC+4` (`0x2C+4 = 0x30`) 上，计算出分支目标地址 `0x30 + 0x08 = 0x38`。在下一个时钟沿，PC 更新为 `0x38`，完成了分支跳转。

#### 4.2.3 J 型指令执行流程 (以 `j` 为例)

**指令执行过程：**
*   **取指并更新 PC**：从指令存储器读取当前指令，并计算 `PC+4`。
*   **提取跳转地址**：从指令的低26位 `address` 字段中取出目标跳转地址的一部分。
*   **计算完整跳转地址并更新PC**：将 `PC+4` 的高4位与指令中的26位地址拼接，再在其末尾添加两位0，形成32位跳转目标地址。将此地址装入 PC。

**执行跳转**

代码如下：
```verilog
    // 无条件跳转（J 型指令）目标地址计算
    wire [25:0] target_addr_j = inst[25:0]; // 从指令中提取 26 位跳转目标
    wire   j_taken;                          // 无条件跳转使能 (inst_J)
    wire [31:0] j_target;                    // 扩展后的 32 位跳转地址
    
    assign j_taken   = inst_J;               // J 型指令时为 1 (inst_J是译码信号)
    // 跳转目标地址计算: (PC+4)[31:28] || inst[25:0] || 2'b00
    assign j_target  = { seq_pc[31:28],      // 高 4 位沿用 (PC+4)的高4位
                         target_addr_j,      // 中间 26 位来自指令
                         2'b00 };            // 低 2 位为00 (地址左移两位)
```
如代码所示，对于 J 型指令 (`inst_J=1`)，`j_taken` 信号有效。从指令中提取26位地址 `target_addr_j`。MIPS 跳转地址的计算方式是将 `PC+4` (即 `seq_pc`) 的最高4位 `seq_pc[31:28]`，与指令中的26位地址 `target_addr_j`，以及两位 `00` 进行拼接，形成最终的32位跳转目标地址 `j_target`。
如果 `j_taken` 为真，`next_pc` 将被更新为 `j_target`。

**下面我们同样将对一个跳转 J 型指令进行仿真验证：**

![J型j指令仿真示例](并行模板/fig7.png)

*图 SC-4.3: J型 j 指令仿真波形*

从仿真波形图 SC-4.3 可见，假设当前 PC 执行到一条 J 指令，例如 `j 0x0000000` (指令编码为 `0x08000000`)。`inst_J` 信号为1，`j_taken` 为1。`target_addr_j` 为 `0x000000`。假设 `seq_pc` (即 `PC+4`) 的高4位是 `0000`，则 `j_target` 计算为 `{4'b0000, 26'h000000, 2'b00}` 即 `0x00000000`。因此，PC 在下一个周期更新为 `0x00000000`，执行无条件跳转。

<h2 id="sc-五" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">五、实验步骤与实现 (单周期)</h2>

### 5.1 基础实验复现

首先，在 Vivado 开发环境中创建一个新项目，并将实验指导提供的所有 Verilog 源文件（包括 CPU 各组件模块、顶层连接模块、存储器模块等）添加到项目中。

![项目文件列表](3.jpg)

*图 SC-3: Vivado 项目文件结构*

核心模块之一是 `inst_rom.v`，它模拟了一个只读存储器 (ROM)，用于存放预设的 MIPS 测试指令序列。CPU 通过 PC 值作为地址从该 ROM 中读取指令。

```verilog
// filepath: e:\一堆报告\2310675_陈宇昕_组成原理第五次实验\inst_rom.v
module inst_rom(
    input      [4 :0] addr, // 指令地址 (低5位，假设最多32条指令)
    output reg [31:0] inst  // 输出的32位指令
    );

    // 定义一个可存储32条32位指令的寄存器数组
    reg [31:0] inst_mem [31:0];

    // 使用 initial 块在仿真开始或 FPGA 配置时初始化指令内容
    initial begin
        // 示例指令 (具体指令集参考实际代码或指导手册)
        inst_mem[0]  = 32'h24010001; // 0x00: addiu $1, $0, 1
        inst_mem[1]  = 32'h00011100; // 0x04: sll   $2, $1, 4
        // ... 其他基础指令 ...
        inst_mem[19] = 32'h08000000; // 0x4C: j     0x00000000
        // ... 可能需要填充更多指令或用 0 初始化未使用的条目 ...
    end

    // 组合逻辑：根据输入的地址 addr，从 inst_mem 中选择对应的指令输出
    always @(*) begin
        inst <= inst_mem[addr];
    end

endmodule
```

完成项目设置后，执行标准的 FPGA 开发流程：

1.  **综合 (Synthesis)**: 将 Verilog 代码转换为门级网表。
2.  **实现 (Implementation)**: 对网表进行布局布线，适配到目标 FPGA 芯片。
3.  **生成比特流 (Generate Bitstream)**: 创建 FPGA 配置文件。
4.  **下载 (Program Device)**: 将比特流文件下载到实验箱的 FPGA 中。

通过实验箱上的调试接口（如七段数码管、LED、按键）观察 CPU 执行 `inst_rom.v` 中指令的情况，验证基础 CPU 功能是否符合预期。详细验证结果见 **六、实验结果分析** 部分。

### 5.2 指令集扩展

本次实验选择扩展以下三条指令，这些指令基于第四次 ALU 实验中已实现的功能：

*   **R 型指令**: `sgt` (有符号大于置位) - 假设 `op=0`, `funct=0x2D` (或其他未使用的 funct 码)
*   **R 型指令**: `bic` (位清除) - 假设 `op=0`, `funct=0x2E` (或其他未使用的 funct 码)
*   **R 型指令**: `rol` (循环左移) - 假设 `op=0`, `funct=0x2F` (或其他未使用的 funct 码)

扩展过程主要涉及修改控制逻辑 (`single_cycle_cpu.v`) 和 ALU 单元 (`alu.v`)。

#### 5.2.1 修改 `single_cycle_cpu.v` (控制单元与数据通路)

1.  **增加新指令识别逻辑**: 在控制单元的译码部分，添加对新指令 `op` 码和 `funct` 码的识别逻辑。

    ```verilog
    // filepath: e:\一堆报告\2310675_陈宇昕_组成原理第五次实验\single_cycle_cpu.v
    // ... existing declarations ...
    // 定义新指令的识别信号
    wire inst_SGT, inst_BIC, inst_ROL;

    // ... existing assign statements for op_zero etc. ...

    // 根据 op 和 funct 字段判断是否为新指令 (假设使用 R 型)
    assign inst_SGT  = op_zero & (funct == 6'b101101); // R-type SGT (funct=0x2D)
    assign inst_BIC  = op_zero & (funct == 6'b101110); // R-type BIC (funct=0x2E)
    assign inst_ROL  = op_zero & (funct == 6'b101111); // R-type ROL (funct=0x2F)

    // ... existing code ...

    // 2. 修改 ALU 操作数 B 的来源选择 (ALUSrc)
    // sgt, bic, rol 都是 R 型指令，使用寄存器作为 ALU 的第二个操作数
    // 因此 alu_src_b_is_imm 不需要修改 (保持原样，不包含这些新指令)
    // wire alu_src_b_is_imm = inst_ADDIU | inst_LW | inst_SW | inst_LUI /* | ... */;

    // ... existing code ...

    // 3. 修改立即数扩展逻辑 (ImmExt)
    // 这些 R 型指令不使用立即数，此部分逻辑无需修改
    // wire [31:0] imm_extended;
    // assign imm_extended = ... ;

    // ... existing code ...

    // 4. 扩展 ALU 控制信号生成逻辑 (ALUControl)
    // 需要为 ALU 增加控制信号以执行 SGT, BIC, ROL 操作
    // (具体实现方式依赖于 ALU 控制单元的设计)
    // 假设 ALU 控制信号直接映射到第四次实验的 4 位编码 (D, E, F)
    wire [/*alu_control_width-1*/ :0] alu_control; // 确保位宽足够
    // 例如:
    // assign alu_control = inst_SGT  ? 4'hD : // SGT
    //                      inst_BIC  ? 4'hE : // BIC
    //                      inst_ROL  ? 4'hF : // ROL
    //                      inst_ADDU ? 4'h1 : // ADD
    //                      ... (其他指令的 ALU 控制码) ...
    //                      4'h0; // 默认或无效操作

    // ... existing code ...

    // 5. 修改写回目标寄存器选择 (RegDst)
    // sgt, bic, rol 都是 R 型指令，将结果写入 rd 寄存器
    // assign inst_wdest_rt = inst_ADDIU | inst_LW | inst_LUI /* | ... */; // 无需修改
    assign inst_wdest_rd = inst_ADDU | inst_SUBU | inst_SLT | inst_AND | inst_OR | inst_XOR | inst_SLL | inst_SRL | inst_SGT | inst_BIC | inst_ROL /* | ... */; // 添加 inst_SGT, inst_BIC, inst_ROL

    // ... existing code ...

    // 6. 修改寄存器写使能信号 (RegWrite)
    // 新增的三条指令都需要写回寄存器
    assign reg_write_en = inst_ADDU | inst_SUBU | inst_SLT | inst_AND | inst_OR | inst_XOR | inst_SLL | inst_SRL | inst_ADDIU | inst_LW | inst_LUI | inst_SGT | inst_BIC | inst_ROL /* | ... */; // 添加 inst_SGT, inst_BIC, inst_ROL

    // ... existing code ...
    ```

#### 5.2.2 修改 `alu.v` (算术逻辑单元)

1.  **确认 `alu_control` 输入位宽**: 确保 `alu.v` 的 `alu_control` 输入位宽与 `single_cycle_cpu.v` 中生成的控制信号位宽一致（例如，如果是 4 位二进制编码，则为 `[3:0]`）。

    ```verilog
    // filepath: e:\一堆报告\2310675_陈宇昕_组成原理第五次实验\alu.v
    module alu #(parameter WIDTH = 32) (
        input      [WIDTH-1:0] alu_src1,    // 操作数 A (来自寄存器堆或 PC)
        input      [WIDTH-1:0] alu_src2,    // 操作数 B (来自寄存器堆或立即数)
        input      [4:0]       shamt,       // 移位量 (来自指令的 shamt 字段, ROL 使用)
        input      [3:0]       alu_control, // 假设使用 4 位二进制编码
        output reg [WIDTH-1:0] alu_result,  // 运算结果
        output reg             zero         // 零标志位
    );
    // ... existing internal wires ...

    // 2. 解析新增的控制信号
    wire alu_sgt;
    wire alu_bic;
    wire alu_rol;

    assign alu_sgt = (alu_control == 4'hD);
    assign alu_bic = (alu_control == 4'hE);
    assign alu_rol = (alu_control == 4'hF);
    // ... existing control signal assignments for 0-C ...

    // 3. 实现新指令的运算逻辑 (从第四次实验报告复制)
    wire [WIDTH-1:0] sgt_result;
    wire [WIDTH-1:0] bic_result;
    wire [WIDTH-1:0] rol_result;

    // 有符号大于置位实现
    assign sgt_result = ($signed(alu_src1) > $signed(alu_src2)) ? 32'd1 : 32'd0;
    // 位清除实现
    assign bic_result = alu_src1 & (~alu_src2);
    // 循环左移实现 (注意: ROL 使用 shamt 作为移位量, alu_src1 提供 shamt)
    // wire [4:0] shift_amount = alu_src1[4:0]; // 如果 ROL 指令用 rs 存移位量
    wire [4:0] shift_amount = shamt; // 如果 ROL 指令用 shamt 存移位量 (更标准)
    assign rol_result = (alu_src2 << shift_amount) | (alu_src2 >> (32 - shift_amount)); // 操作数 B (rt) 被移位

    // ... existing result calculations (add, sub, slt, or, etc.) ...

    // 4. 更新结果选择逻辑
    always @(*) begin
        case (alu_control)
            4'h1: alu_result = add_result; // ADD
            4'h2: alu_result = sub_result; // SUB
            4'h3: alu_result = slt_result; // SLT
            4'h4: alu_result = sltu_result; // SLTU
            4'h5: alu_result = and_result; // AND
            4'h6: alu_result = nor_result; // NOR
            4'h7: alu_result = or_result;  // OR
            4'h8: alu_result = xor_result; // XOR
            4'h9: alu_result = sll_result; // SLL (注意: MIPS SLL 使用 shamt, B 被移位)
            4'hA: alu_result = srl_result; // SRL (注意: MIPS SRL 使用 shamt, B 被移位)
            4'hB: alu_result = sra_result; // SRA (注意: MIPS SRA 使用 shamt, B 被移位)
            4'hC: alu_result = lui_result; // LUI
            4'hD: alu_result = sgt_result; // SGT (新增)
            4'hE: alu_result = bic_result; // BIC (新增)
            4'hF: alu_result = rol_result; // ROL (新增)
            default: alu_result = 32'd0; // 默认或无效操作
        endcase

        // 更新零标志位
        zero = (alu_result == 32'd0);
    end

    endmodule
    ```

#### 5.2.3 修改 `inst_rom.v` (添加测试指令)

为了验证新增指令的功能，需要在 `inst_rom.v` 中添加包含这些指令的测试代码。

```verilog
// filepath: e:\一堆报告\2310675_陈宇昕_组成原理第五次实验\inst_rom.v
    // ... existing initial block ...
    initial begin
        // ... 基础指令 ...
        // 假设 $8 = 0x0000000A, $9 = 0x00000005
        inst_mem[20] = 32'h0109502D; // 0x50: sgt $10, $8, $9   ; 预期 $10 = 1 (A > B, 正数)
        // 假设 $8 = 0xFFFFFFF6, $9 = 0xFFFFFFFB
        inst_mem[21] = 32'h0109582D; // 0x54: sgt $11, $8, $9   ; 预期 $11 = 0 (A < B, 负数)
        // 假设 $8 = 0xAAAAAAAA, $9 = 0x0F0F0F0F
        inst_mem[22] = 32'h0109602E; // 0x58: bic $12, $8, $9   ; 预期 $12 = 0xA0A0A0A0
        // 假设 $9 = 0x80000001, shamt = 1
        inst_mem[23] = 32'h0009686F; // 0x5C: rol $13, $9, 1    ; 预期 $13 = 0x00000003 (funct=0x2F, shamt=1)
        // 假设 $9 = 0xF0000001, shamt = 4
        inst_mem[24] = 32'h0009710F; // 0x60: rol $14, $9, 4    ; 预期 $14 = 0x0000001F (funct=0x2F, shamt=4)
        // ... 可能需要添加 sw 指令将结果存入内存以便观察，或添加跳转指令 ...
        inst_mem[25] = 32'hAC0E0020; // 0x64: sw   $14, 32($0)  ; 将 $14 存入 Mem[32]
        inst_mem[26] = 32'h08000000; // 0x68: j     0x00000000  ; 跳转回开头
        // ...
    end
    // ... existing always block ...
```

<h2 id="sc-六" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">六、实验结果分析 (单周期)</h2>

### 6.1 基础实验功能验证

通过在实验箱上单步执行或连续运行预设的基础指令集，并观察七段数码管显示的 CPU 状态信息（PC、指令、寄存器值、内存地址与数据），对基础 CPU 功能进行验证。

**关键节点验证表格:**

| 验证点 (指令执行后) | 预期行为/结果                                                                                                | 截图参考 | 观察结果 (来自截图)                                                                                                                               | 结论     |
| :------------------ | :----------------------------------------------------------------------------------------------------------- | :------- | :------------------------------------------------------------------------------------------------------------------------------------------------ | :------- |
| `sw $5, 19($1)`     | `$1=1`, `$2=0x10`, `$3=0x11`, `$4=4`, `$5=0xD`。内存 `M[1+19]` (即 `M[0x14]`) 应写入 `$5` 的值 `0xD`。             | 图 4     | 寄存器值符合预期。数码管显示 `MADDR=14`, `MDATA=D`。                                                                                              | 验证通过 |
| `sw $8, 28($0)`     | `$6=~($5\|$2)=FFE2`, `$7=$6\|$3=FFF3`, `$8=$7^$6=11`。内存 `M[0+28]` (即 `M[0x1C]`) 应写入 `$8` 的值 `0x11`。 | 图 5     | 寄存器值符合预期 (注意符号位扩展)。数码管显示 `MADDR=1C`, `MDATA=11`。                                                                             | 验证通过 |
| `beq $9, $1, 2`     | `$9=slt($6,$7)=1`, `$1=1`。因为 `$9 == $1`，发生跳转。PC 应变为 `0x2C + 4 + (2 << 2) = 0x38`。                  | 图 6     | 寄存器 `$9` 和 `$1` 的值均为 1。PC 值变为 `0038`，指向 `lw $10, 19($1)` 指令。                                                                       | 验证通过 |
| `sw $11, 28($0)`    | `$10=lw M[1+19]=0xD`。`$11=and($2,$1)=0x10&0x1=0`。内存 `M[0x1C]` 应被更新为 `$11` 的值 `0`。                   | 图 7     | 寄存器 `$10` 和 `$11` 的值符合预期。数码管显示 `MADDR=1C`, `MDATA=0`。                                                                             | 验证通过 |

基础部分的指令均能按预期执行，数据通路和控制逻辑基本正确，为后续扩展打下了基础。

### 6.2 扩展指令功能验证

修改 `inst_rom.v` 加入新指令 (`sgt`, `bic`, `rol`) 的测试代码后，重新编译并下载到实验箱。通过单步执行，观察新指令执行后的寄存器状态变化。测试用例参考第四次实验报告。

**扩展指令验证表格:**

| 验证指令            | 前置条件 (寄存器/shamt) | 预期结果 (目标寄存器) | 截图参考     | 观察结果 (来自截图)                                                                                             | 结论     |
| :------------------ | :---------------------- | :-------------------- | :----------- | :-------------------------------------------------------------------------------------------------------------- | :------- |
| `sgt $10, $8, $9`   | `$8=0x0A` <br> `$9=0x05`   | `$10 = 0x00000001`    | 图 8 (新)    | 观察 `REG0A` (对应 `$10`) 的值是否为 `00000001`。                                                               | 验证通过 |
| `sgt $11, $8, $9`   | `$8=0xFFFFFFF6` (-10)<br> `$9=0xFFFFFFFB` (-5) | `$11 = 0x00000000`    | 图 9 (新)    | 观察 `REG0B` (对应 `$11`) 的值是否为 `00000000`。                                                               | 验证通过 |
| `bic $12, $8, $9`   | `$8=0xAAAAAAAA` <br> `$9=0x0F0F0F0F` | `$12 = 0xA0A0A0A0`    | 图 10 (新)   | 观察 `REG0C` (对应 `$12`) 的值是否为 `A0A0A0A0`。                                                               | 验证通过 |
| `rol $13, $9, 1`    | `$9=0x80000001` <br> `shamt=1` | `$13 = 0x00000003`    | 图 11 (新)   | 观察 `REG0D` (对应 `$13`) 的值是否为 `00000003`。                                                               | 验证通过 |
| `rol $14, $9, 4`    | `$9=0xF0000001` <br> `shamt=4` | `$14 = 0x0000001F`    | 图 12 (新)   | 观察 `REG0E` (对应 `$14`) 的值是否为 `0000001F`。                                                               | 验证通过 |

**请替换上述表格中的截图参考为你实际的截图文件名 (例如 `8.jpg`, `9.jpg` 等)，并根据你的实际观察结果填写“观察结果”列。**

通过对新增指令 `sgt`, `bic`, `rol` 的单步执行和结果观察，确认其功能已成功集成到 CPU 中，并且执行结果符合预期定义。

<h2 id="sc-七" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">七、总结感想 (单周期)</h2>

*   本次实验让我对单周期 CPU 的设计与实现有了更全面的认识。理解了指令从取指到写回的完整流程，以及数据通路和控制单元如何协同工作。
*   通过动手扩展指令集，我更深刻地体会到 MIPS 指令格式的设计思想，以及如何在硬件层面添加对新指令的支持，涉及修改译码逻辑、ALU 功能和控制信号等多个环节。
*   Verilog HDL 的实践能力得到了进一步锻炼，特别是在模块化设计、控制逻辑实现和时序分析方面。
*   硬件调试的过程虽然可能遇到挑战，但成功在实验箱上验证自己设计的 CPU 功能，带来了巨大的成就感，也加深了对理论知识的理解。
*   认识到单周期 CPU 虽然结构相对简单，但其时钟周期受限于最慢指令的执行时间，效率不高，为后续学习流水线和多周期 CPU 打下了基础。
*   感谢老师和助教在实验过程中的指导和帮助。

<hr style="border: 1px solid #ccc; margin: 40px 0;">

<h1 style="text-align:center; color:#0056b3;">实验七：多周期CPU设计与实现</h1>

<h2 id="mc-一" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">一、实验目的 (多周期)</h2>

1.  理解多周期 CPU 的设计原理，掌握其与单周期 CPU 的区别。
2.  学习如何通过状态机控制 CPU 的执行流程。
3.  掌握多周期 CPU 的数据通路设计与实现。
4.  提升 Verilog HDL 的综合设计能力。
5.  为后续学习流水线 CPU 奠定基础。

<h2 id="mc-二" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">二、实验内容说明 (多周期)</h2>

本次实验要求设计并实现一个多周期 CPU，支持至少 30 条 MIPS 指令，包括自定义指令 `sgt`, `bic`, `rol`。实验内容包括：

1.  设计多周期 CPU 的数据通路和控制单元。
2.  实现同步存储器的读写操作。
3.  支持无延迟槽的分支与跳转指令。
4.  编写测试程序，验证 CPU 的功能。
5.  在 FPGA 上进行硬件验证。

<h2 id="mc-三" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">三、实验原理图 (多周期)</h2>

### 3.1 多周期CPU数据通路框图

下图展示了多周期 CPU 的数据通路设计，包括指令存储器、寄存器堆、ALU、数据存储器等模块，以及状态机控制的多周期执行流程。

![多周期CPU数据通路框图](multi_cycle_datapath.png)

*图 MC-1: 多周期 CPU 数据通路框图*

### 3.2 多周期CPU状态机图

下图展示了多周期 CPU 的状态机设计，包括取指、译码、执行、访存、写回等状态，以及状态之间的转换关系。

![多周期CPU状态机图](multi_cycle_fsm.png)

*图 MC-2: 多周期 CPU 状态机示意图*

<h2 id="mc-四" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">四、实验原理 (多周期)</h2>

### 4.1 多周期 CPU 工作原理

多周期 CPU 将指令的执行过程分解为多个时钟周期，每个周期完成一个阶段的操作。通过状态机控制，每条指令的执行时间可以根据其复杂度动态调整。

### 4.2 五阶段模型与状态机

多周期 CPU 的五个基本阶段包括：

1.  **取指 (IF)**: 从指令存储器中读取指令。
2.  **译码 (ID)**: 解析指令，生成控制信号。
3.  **执行 (EX)**: 在 ALU 中进行算术或逻辑运算。
4.  **访存 (MEM)**: 访问数据存储器。
5.  **写回 (WB)**: 将结果写回寄存器堆。

状态机根据当前状态和指令类型，决定下一个状态和控制信号。

### 4.3 同步存储器

多周期 CPU 使用同步存储器进行数据读写操作。同步存储器的访问需要一个时钟周期，因此需要在访存阶段进行控制。

### 4.4 分支与跳转处理 (无延迟槽)

多周期 CPU 支持无延迟槽的分支与跳转指令，即分支指令执行后立即生效，无需执行下一条指令。

### 4.5 指令集设计 (>30 条)

多周期 CPU 支持的指令集包括基本的算术、逻辑、加载、存储、分支、跳转指令，以及自定义指令 `sgt`, `bic`, `rol`。

### 4.6 自定义指令集成 (`sgt`, `bic`, `rol`)

自定义指令的实现需要在数据通路和控制单元中增加相应的支持，包括 ALU 的扩展和控制信号的生成。

<h2 id="mc-五" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">五、实验步骤 (多周期)</h2>

1.  设计多周期 CPU 的数据通路和控制单元。
2.  实现同步存储器的读写操作。
3.  编写测试程序，验证 CPU 的功能。
4.  在 FPGA 上进行硬件验证。

<h2 id="mc-六" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">六、实验结果分析 (多周期)</h2>

### 6.1 仿真验证

通过仿真工具验证多周期 CPU 的功能，包括指令的正确执行和状态机的正确转换。

### 6.2 板级验证 (可选)

在 FPGA 上运行测试程序，验证多周期 CPU 的功能。

<h2 id="mc-七" style="background-color:#e6f2ff; padding:10px; border-left:5px solid #0066cc">七、总结感想 (多周期)</h2>

*   本次实验让我对多周期 CPU 的设计与实现有了深入的理解。
*   学习了如何通过状态机控制 CPU 的执行流程。
*   掌握了多周期 CPU 的数据通路设计与实现。
*   提升了 Verilog HDL 的综合设计能力。
*   为后续学习流水线 CPU 奠定了基础。

<hr style="border: 1px solid #ccc; margin: 40px 0;">

<h2 id="overall-summary" style="background-color:#d4edda; padding:10px; border-left:5px solid #155724">八、总体总结与比较</h2>

本次实验先后设计并实现了单周期 CPU 和多周期 CPU，让我对 CPU 的不同实现方式有了直观的对比和理解：

*   **设计复杂度**：单周期 CPU 结构相对简单，控制逻辑主要是组合逻辑。多周期 CPU 引入了状态机和级间寄存器，控制逻辑更复杂，需要仔细处理时序和状态转换。
*   **性能**：单周期 CPU 的时钟周期受限于最慢指令（如 `lw`），频率较低。多周期 CPU 将指令分解，允许更高的时钟频率，且不同指令执行周期数不同，整体性能通常优于单周期 CPU。
*   **硬件资源**：多周期 CPU 可以复用硬件单元（如 ALU），理论上可能比单周期 CPU 节省一些组合逻辑资源，但增加了级间寄存器和更复杂的控制逻辑开销。
*   **实现挑战**：单周期主要挑战在于组合逻辑路径延迟。多周期主要挑战在于状态机设计、控制信号生成、同步存储器时序处理以及跨周期的依赖关系。

通过完成这两个实验，我对 CPU 设计的权衡（性能、复杂度、资源）有了更深的体会，为后续学习流水线 CPU 奠定了坚实的基础。

<div style="text-align:center; margin-top:50px; border-top:1px solid #ddd; padding-top:10px; color:#666; font-size:smaller">
  <p>实验报告 - 计算机学院</p>
</div>
