<?xml version="1.0" encoding="UTF-8" standalone="no" ?><Component xmlns="http://actel.com/sweng/afi"><name>VDMA</name><vendor>Microchip</vendor><library>SolutionCore</library><version>1.0.0</version><fileSets><fileSet fileSetId="STIMULUS_FILESET"><file fileid="0"><name>Stimulus\axi4_ram.v</name><fileType>verilogSource</fileType></file><file fileid="1"><name>Stimulus\vdma_tb.v</name><fileType>verilogSource</fileType></file></fileSet><fileSet fileSetId="HDL_FILESET"><file fileid="2"><name>RTL\async_fifo_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="3"><name>RTL\axi4lite_if_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="4"><name>RTL\corefifo_async_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="5"><name>RTL\corefifo_fwft_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="6"><name>RTL\corefifo_grayToBinConv_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="7"><name>RTL\corefifo_NstagesSync_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="8"><name>RTL\corefifo_resetSync_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="9"><name>RTL\corefifo_sync_scntr_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="10"><name>RTL\corefifo_sync_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="11"><name>RTL\ddr_axi4_arbiter_native_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="12"><name>RTL\ddr_axi4_arbiter_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="13"><name>RTL\ddr_rw_arbiter_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="14"><name>RTL\data_packer_vdma.vhd</name><fileType>VHDLSource</fileType></file><file fileid="15"><name>RTL\read_demux_vdma.vhd</name><fileType>VHDLSource</fileType></file><file fileid="16"><name>RTL\ddr_write_controller_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="17"><name>RTL\read_mux_vdma.vhd</name><fileType>VHDLSource</fileType></file><file fileid="18"><name>RTL\ddr_write_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="19"><name>RTL\request_scheduler_vdma.vhd</name><fileType>VHDLSource</fileType></file><file fileid="20"><name>RTL\write_demux_vdma.vhd</name><fileType>VHDLSource</fileType></file><file fileid="21"><name>RTL\vdma_controller.v</name><fileType>verilogSource</fileType></file><file fileid="22"><name>RTL\interrupt_controller_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="23"><name>RTL\LSRAM_top_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="24"><name>RTL\ram_wrapper_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="25"><name>RTL\write_mux_vdma.vhd</name><fileType>VHDLSource</fileType></file><file fileid="26"><name>RTL\read_top_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="27"><name>RTL\synchronizer_circuit_2stage_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="28"><name>RTL\vdma_dma_top.v</name><fileType>verilogSource</fileType></file><file fileid="29"><name>RTL\vdma_ip_reset.v</name><fileType>verilogSource</fileType></file><file fileid="30"><name>RTL\VDMA.v</name><fileType>verilogSource</fileType></file><file fileid="31"><name>RTL\vdma_write.v</name><fileType>verilogSource</fileType></file><file fileid="32"><name>RTL\video_axi_fifo_vdma.v</name><fileType>verilogSource</fileType></file><file fileid="33"><name>RTL\write_top_vdma.v</name><fileType>verilogSource</fileType></file></fileSet></fileSets><hwModel><views><view><fileSetRef>STIMULUS_FILESET</fileSetRef><name>SIMULATION</name></view><view><fileSetRef>HDL_FILESET</fileSetRef><name>HDL</name></view></views></hwModel></Component>