<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(280,210)" to="(290,210)"/>
    <wire from="(140,70)" to="(150,70)"/>
    <wire from="(280,100)" to="(280,110)"/>
    <wire from="(200,80)" to="(210,80)"/>
    <wire from="(350,130)" to="(360,130)"/>
    <wire from="(270,100)" to="(280,100)"/>
    <wire from="(70,120)" to="(210,120)"/>
    <wire from="(140,140)" to="(140,150)"/>
    <wire from="(50,50)" to="(120,50)"/>
    <wire from="(140,70)" to="(140,80)"/>
    <wire from="(280,210)" to="(280,220)"/>
    <wire from="(270,160)" to="(280,160)"/>
    <wire from="(140,150)" to="(150,150)"/>
    <wire from="(200,200)" to="(210,200)"/>
    <wire from="(70,240)" to="(70,250)"/>
    <wire from="(280,150)" to="(290,150)"/>
    <wire from="(120,50)" to="(120,80)"/>
    <wire from="(140,130)" to="(140,140)"/>
    <wire from="(70,80)" to="(70,120)"/>
    <wire from="(120,80)" to="(140,80)"/>
    <wire from="(70,120)" to="(70,140)"/>
    <wire from="(50,80)" to="(70,80)"/>
    <wire from="(280,110)" to="(290,110)"/>
    <wire from="(330,220)" to="(340,220)"/>
    <wire from="(70,140)" to="(70,240)"/>
    <wire from="(70,140)" to="(140,140)"/>
    <wire from="(280,150)" to="(280,160)"/>
    <wire from="(120,180)" to="(120,250)"/>
    <wire from="(190,140)" to="(210,140)"/>
    <wire from="(140,90)" to="(150,90)"/>
    <wire from="(280,230)" to="(290,230)"/>
    <wire from="(280,220)" to="(280,230)"/>
    <wire from="(140,80)" to="(140,90)"/>
    <wire from="(140,130)" to="(150,130)"/>
    <wire from="(120,80)" to="(120,180)"/>
    <wire from="(70,240)" to="(210,240)"/>
    <wire from="(120,180)" to="(210,180)"/>
    <wire from="(190,80)" to="(200,80)"/>
    <wire from="(270,220)" to="(280,220)"/>
    <wire from="(200,80)" to="(200,200)"/>
    <comp lib="1" loc="(270,220)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(350,130)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(270,100)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(340,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Borrow out"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(330,220)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(50,80)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(270,160)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(50,50)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(360,130)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(190,140)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(190,80)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
