TimeQuest Timing Analyzer report for radioberry
Mon Mar 14 18:44:11 2016
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 12. Slow 1200mV 85C Model Setup: 'spi_sck'
 13. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 14. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 15. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 16. Slow 1200mV 85C Model Hold: 'spi_sck'
 17. Slow 1200mV 85C Model Recovery: 'spi_sck'
 18. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 19. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 20. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 21. Slow 1200mV 85C Model Removal: 'spi_sck'
 22. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. MTBF Summary
 33. Synchronizer Summary
 34. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 35. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 36. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 37. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 38. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 39. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 40. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 41. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 42. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 43. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 44. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 45. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 46. Slow 1200mV 0C Model Fmax Summary
 47. Slow 1200mV 0C Model Setup Summary
 48. Slow 1200mV 0C Model Hold Summary
 49. Slow 1200mV 0C Model Recovery Summary
 50. Slow 1200mV 0C Model Removal Summary
 51. Slow 1200mV 0C Model Minimum Pulse Width Summary
 52. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 53. Slow 1200mV 0C Model Setup: 'spi_sck'
 54. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 55. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 56. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 57. Slow 1200mV 0C Model Hold: 'spi_sck'
 58. Slow 1200mV 0C Model Recovery: 'spi_sck'
 59. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 60. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 61. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 62. Slow 1200mV 0C Model Removal: 'spi_sck'
 63. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. MTBF Summary
 74. Synchronizer Summary
 75. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 76. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 77. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 78. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 79. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 80. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 81. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 82. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 83. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 84. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 85. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 86. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 87. Fast 1200mV 0C Model Setup Summary
 88. Fast 1200mV 0C Model Hold Summary
 89. Fast 1200mV 0C Model Recovery Summary
 90. Fast 1200mV 0C Model Removal Summary
 91. Fast 1200mV 0C Model Minimum Pulse Width Summary
 92. Fast 1200mV 0C Model Setup: 'ad9866_clk'
 93. Fast 1200mV 0C Model Setup: 'spi_sck'
 94. Fast 1200mV 0C Model Setup: 'clk_10mhz'
 95. Fast 1200mV 0C Model Hold: 'ad9866_clk'
 96. Fast 1200mV 0C Model Hold: 'clk_10mhz'
 97. Fast 1200mV 0C Model Hold: 'spi_sck'
 98. Fast 1200mV 0C Model Recovery: 'spi_sck'
 99. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
100. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
101. Fast 1200mV 0C Model Removal: 'ad9866_clk'
102. Fast 1200mV 0C Model Removal: 'spi_sck'
103. Fast 1200mV 0C Model Removal: 'clk_10mhz'
104. Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
105. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
106. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Propagation Delay
112. Minimum Propagation Delay
113. MTBF Summary
114. Synchronizer Summary
115. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
116. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
117. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
118. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
119. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
120. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
121. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
122. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
123. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
124. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
125. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
126. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
127. Multicorner Timing Analysis Summary
128. Setup Times
129. Hold Times
130. Clock to Output Times
131. Minimum Clock to Output Times
132. Progagation Delay
133. Minimum Progagation Delay
134. Board Trace Model Assignments
135. Input Transition Times
136. Slow Corner Signal Integrity Metrics
137. Fast Corner Signal Integrity Metrics
138. Setup Transfers
139. Hold Transfers
140. Recovery Transfers
141. Removal Transfers
142. Report TCCS
143. Report RSKM
144. Unconstrained Paths
145. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; radioberry                                                      ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C25E144C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  20.0%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; ad9866_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk } ;
; clk_10mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }  ;
; spi_sck    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 139.59 MHz ; 139.59 MHz      ; spi_sck    ;      ;
; 144.03 MHz ; 144.03 MHz      ; ad9866_clk ;      ;
; 225.43 MHz ; 225.43 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; ad9866_clk ; -13.444 ; -15808.754    ;
; spi_sck    ; -4.405  ; -672.737      ;
; clk_10mhz  ; -3.436  ; -189.040      ;
+------------+---------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; ad9866_clk ; 0.412 ; 0.000         ;
; clk_10mhz  ; 0.455 ; 0.000         ;
; spi_sck    ; 0.485 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_sck    ; -3.616 ; -772.581         ;
; clk_10mhz  ; -3.395 ; -98.438          ;
; ad9866_clk ; -2.319 ; -89.674          ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 2.309 ; 0.000            ;
; spi_sck    ; 2.857 ; 0.000            ;
; clk_10mhz  ; 3.673 ; 0.000            ;
+------------+-------+------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; ad9866_clk ; -4.000 ; -9007.857                   ;
; spi_sck    ; -4.000 ; -739.538                    ;
; clk_10mhz  ; -3.000 ; -118.986                    ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                        ;
+---------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.444 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.444 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.600     ;
; -13.298 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.298 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.454     ;
; -13.268 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.268 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.424     ;
; -13.149 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.149 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.666      ; 14.306     ;
; -13.077 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.077 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.233     ;
; -13.030 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
; -13.030 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.665      ; 14.186     ;
+---------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                             ;
+--------+--------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.405 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.465      ;
; -4.405 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.465      ;
; -4.405 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.465      ;
; -4.405 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.465      ;
; -4.405 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.465      ;
; -4.405 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.465      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.313 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.429      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.232 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.391      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.231 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.477      ;
; -4.211 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.533      ; 5.765      ;
; -4.130 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.190      ;
; -4.130 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.190      ;
; -4.130 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.190      ;
; -4.130 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.190      ;
; -4.130 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.190      ;
; -4.130 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.190      ;
; -4.055 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.115      ;
; -4.055 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.115      ;
; -4.055 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.115      ;
; -4.055 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.115      ;
; -4.055 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.115      ;
; -4.055 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.115      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -4.038 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.154      ;
; -3.977 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.037      ;
; -3.977 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.037      ;
; -3.977 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.037      ;
; -3.977 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.037      ;
; -3.977 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.037      ;
; -3.977 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.039      ; 5.037      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.963 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.079      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.957 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.116      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.956 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.225      ; 5.202      ;
; -3.936 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.533      ; 5.490      ;
; -3.918 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.496      ; 5.435      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.885 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.095      ; 5.001      ;
; -3.882 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.041      ;
; -3.882 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.041      ;
; -3.882 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.138      ; 5.041      ;
+--------+--------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.436 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.354      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.352 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.270      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.248      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.322 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.240      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.314 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.236      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.312 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.234      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.311 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.229      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.153 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.572     ; 3.582      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.148 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.070      ;
; -3.144 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.062      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.412 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.786      ;
; 0.431 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.805      ;
; 0.431 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.805      ;
; 0.485 ; agc_nearclip                                                                                                      ; agc_nearclip                                                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                      ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.489 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.118      ; 0.819      ;
; 0.497 ; agc_delaycnt[0]                                                                                                   ; agc_delaycnt[0]                                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.758      ;
; 0.503 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.236      ; 0.951      ;
; 0.503 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.236      ; 0.951      ;
; 0.510 ; receiver:receiver_inst|cordic:cordic_inst|Z[12][1]                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.777      ;
; 0.526 ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.548 ; receiver:receiver_inst|varcic:varcic_inst_I1|out_data[0]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.379      ; 1.181      ;
; 0.550 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.818      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.552 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[32]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.820      ;
; 0.552 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.553 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.819      ;
; 0.553 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[26]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[26]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.821      ;
; 0.553 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[29]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.821      ;
; 0.553 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[17]                          ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[17]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.821      ;
; 0.554 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.820      ;
; 0.554 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[32]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.820      ;
; 0.554 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[15]                          ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[15]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.822      ;
; 0.555 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[29]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[29]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.821      ;
; 0.556 ; receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[24]              ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.059      ; 0.827      ;
; 0.558 ; receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[17]              ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[17]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.059      ; 0.829      ;
; 0.558 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.236      ; 1.006      ;
; 0.582 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.819      ;
; 0.588 ; receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[14]              ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.822      ;
; 0.591 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.017      ; 0.820      ;
; 0.593 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.967      ;
; 0.595 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.171      ; 0.978      ;
; 0.601 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.238      ; 1.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.605 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.051      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.608 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.054      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
; 0.609 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.234      ; 2.055      ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 0.746      ;
; 0.467 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.758      ;
; 0.503 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.794      ;
; 0.505 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.796      ;
; 0.511 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.802      ;
; 0.539 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 0.829      ;
; 0.619 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.572      ; 1.403      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.935      ;
; 0.700 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.991      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.703 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.994      ;
; 0.730 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.099      ; 1.041      ;
; 0.738 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.028      ;
; 0.738 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.028      ;
; 0.738 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.028      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.029      ;
; 0.739 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.741 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.031      ;
; 0.741 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.031      ;
; 0.741 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.031      ;
; 0.741 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.032      ;
; 0.742 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.032      ;
; 0.742 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.743 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.033      ;
; 0.743 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.033      ;
; 0.743 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.752 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.043      ;
; 0.760 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.572      ; 1.544      ;
; 0.762 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.053      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.055      ;
; 0.765 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.771 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.062      ;
; 0.783 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.073      ;
; 0.789 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.080      ;
; 0.800 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.090      ;
; 0.802 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.093      ;
; 0.806 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.097      ;
; 0.807 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.098      ;
; 0.810 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.101      ;
; 0.827 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.118      ;
; 0.828 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.119      ;
; 0.830 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.121      ;
; 0.881 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.572      ; 1.665      ;
; 0.895 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.572      ; 1.679      ;
; 0.897 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.572      ; 1.681      ;
; 0.952 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.243      ;
; 0.970 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.261      ;
; 0.971 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.262      ;
; 0.986 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.276      ;
; 0.992 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.284      ;
; 1.003 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.293      ;
; 1.009 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.300      ;
; 1.012 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.302      ;
; 1.019 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.310      ;
; 1.020 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.572      ; 1.804      ;
; 1.024 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.077      ; 1.313      ;
; 1.026 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.317      ;
; 1.036 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.572      ; 1.820      ;
; 1.042 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.333      ;
; 1.047 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.339      ;
; 1.063 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.354      ;
; 1.063 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.354      ;
; 1.063 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.354      ;
; 1.063 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.354      ;
; 1.063 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.354      ;
; 1.078 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.370      ;
; 1.093 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.384      ;
; 1.093 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 1.383      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                     ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                     ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.527 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2] ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.795      ;
; 0.528 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3] ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.796      ;
; 0.533 ; spi_slave:spi_slave_inst|rreg[24]                                                                                                 ; spi_slave:spi_slave_inst|rreg[25]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.803      ;
; 0.533 ; spi_slave:spi_slave_inst|rreg[25]                                                                                                 ; spi_slave:spi_slave_inst|rreg[26]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.803      ;
; 0.535 ; spi_slave:spi_slave_inst|rreg[10]                                                                                                 ; spi_slave:spi_slave_inst|rreg[11]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.801      ;
; 0.536 ; spi_slave:spi_slave_inst|rreg[9]                                                                                                  ; spi_slave:spi_slave_inst|rreg[10]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.802      ;
; 0.537 ; spi_slave:spi_slave_inst|rreg[12]                                                                                                 ; spi_slave:spi_slave_inst|rreg[13]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.803      ;
; 0.537 ; spi_slave:spi_slave_inst|rreg[13]                                                                                                 ; spi_slave:spi_slave_inst|rreg[14]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_inst|rreg[1]                                                                                                  ; spi_slave:spi_slave_inst|rreg[2]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.052      ; 0.802      ;
; 0.539 ; spi_slave:spi_slave_inst|rreg[11]                                                                                                 ; spi_slave:spi_slave_inst|rreg[12]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.805      ;
; 0.539 ; spi_slave:spi_slave_inst|rreg[0]                                                                                                  ; spi_slave:spi_slave_inst|rreg[1]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.052      ; 0.803      ;
; 0.540 ; spi_slave:spi_slave_inst|rreg[6]                                                                                                  ; spi_slave:spi_slave_inst|rreg[7]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.052      ; 0.804      ;
; 0.549 ; spi_slave:spi_slave_inst|rreg[22]                                                                                                 ; spi_slave:spi_slave_inst|rreg[23]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.819      ;
; 0.550 ; spi_slave:spi_slave_inst|rreg[23]                                                                                                 ; spi_slave:spi_slave_inst|rreg[24]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.820      ;
; 0.552 ; spi_slave:spi_slave_inst|rreg[32]                                                                                                 ; spi_slave:spi_slave_inst|rreg[33]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; spi_slave:spi_slave_inst|rreg[20]                                                                                                 ; spi_slave:spi_slave_inst|rreg[21]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.822      ;
; 0.553 ; spi_slave:spi_slave_inst|rreg[27]                                                                                                 ; spi_slave:spi_slave_inst|rreg[28]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.819      ;
; 0.553 ; spi_slave:spi_slave_inst|rreg[28]                                                                                                 ; spi_slave:spi_slave_inst|rreg[29]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.819      ;
; 0.553 ; spi_slave:spi_slave_inst|rreg[29]                                                                                                 ; spi_slave:spi_slave_inst|rreg[30]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.819      ;
; 0.553 ; spi_slave:spi_slave_inst|rreg[34]                                                                                                 ; spi_slave:spi_slave_inst|rreg[35]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.819      ;
; 0.553 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.438      ; 1.245      ;
; 0.553 ; spi_slave:spi_slave_inst|rreg[8]                                                                                                  ; spi_slave:spi_slave_inst|rreg[9]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.819      ;
; 0.554 ; spi_slave:spi_slave_inst|rreg[15]                                                                                                 ; spi_slave:spi_slave_inst|rreg[16]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.820      ;
; 0.554 ; spi_slave:spi_slave_inst|rreg[3]                                                                                                  ; spi_slave:spi_slave_inst|rreg[4]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.821      ;
; 0.555 ; spi_slave:spi_slave_inst|rreg[36]                                                                                                 ; spi_slave:spi_slave_inst|rreg[37]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.821      ;
; 0.559 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.471      ; 1.284      ;
; 0.568 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.438      ; 1.260      ;
; 0.599 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.407      ; 1.260      ;
; 0.609 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.371      ; 1.234      ;
; 0.645 ; spi_slave:spi_slave_inst|treg[32]                                                                                                 ; spi_slave:spi_slave_inst|treg[33]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.383      ; 1.240      ;
; 0.651 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.916      ;
; 0.655 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.348      ; 1.257      ;
; 0.669 ; spi_slave:spi_slave_inst|treg[9]                                                                                                  ; spi_slave:spi_slave_inst|treg[10]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.937      ;
; 0.670 ; spi_slave:spi_slave_inst|treg[35]                                                                                                 ; spi_slave:spi_slave_inst|treg[36]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.937      ;
; 0.671 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.348      ; 1.273      ;
; 0.671 ; spi_slave:spi_slave_inst|treg[14]                                                                                                 ; spi_slave:spi_slave_inst|treg[15]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.938      ;
; 0.671 ; spi_slave:spi_slave_inst|treg[3]                                                                                                  ; spi_slave:spi_slave_inst|treg[4]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.939      ;
; 0.674 ; spi_slave:spi_slave_inst|treg[16]                                                                                                 ; spi_slave:spi_slave_inst|treg[17]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.941      ;
; 0.695 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0    ; spi_sck      ; spi_sck     ; 0.000        ; 0.351      ; 1.300      ;
; 0.709 ; spi_slave:spi_slave_inst|rreg[5]                                                                                                  ; spi_slave:spi_slave_inst|rreg[6]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.071      ; 0.992      ;
; 0.712 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.977      ;
; 0.724 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1] ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.992      ;
; 0.724 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0] ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.992      ;
; 0.731 ; spi_slave:spi_slave_inst|rreg[21]                                                                                                 ; spi_slave:spi_slave_inst|rreg[22]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.001      ;
; 0.732 ; spi_slave:spi_slave_inst|rreg[19]                                                                                                 ; spi_slave:spi_slave_inst|rreg[20]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.002      ;
; 0.736 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 1.001      ;
; 0.746 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 1.011      ;
; 0.748 ; spi_slave:spi_slave_inst|rreg[18]                                                                                                 ; spi_slave:spi_slave_inst|rreg[19]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.018      ;
; 0.750 ; spi_slave:spi_slave_inst|rreg[31]                                                                                                 ; spi_slave:spi_slave_inst|rreg[32]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 1.016      ;
; 0.750 ; spi_slave:spi_slave_inst|rreg[35]                                                                                                 ; spi_slave:spi_slave_inst|rreg[36]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 1.016      ;
; 0.751 ; spi_slave:spi_slave_inst|rreg[33]                                                                                                 ; spi_slave:spi_slave_inst|rreg[34]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 1.017      ;
; 0.760 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4] ; spi_sck      ; spi_sck     ; 0.000        ; 0.014      ; 0.986      ;
; 0.761 ; spi_slave:spi_slave_inst|treg[30]                                                                                                 ; spi_slave:spi_slave_inst|treg[31]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.031      ;
; 0.762 ; spi_slave:spi_slave_inst|treg[20]                                                                                                 ; spi_slave:spi_slave_inst|treg[21]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.032      ;
; 0.763 ; spi_slave:spi_slave_inst|treg[23]                                                                                                 ; spi_slave:spi_slave_inst|treg[24]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.033      ;
; 0.763 ; spi_slave:spi_slave_inst|treg[26]                                                                                                 ; spi_slave:spi_slave_inst|treg[27]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.033      ;
; 0.763 ; spi_slave:spi_slave_inst|treg[28]                                                                                                 ; spi_slave:spi_slave_inst|treg[29]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.033      ;
; 0.764 ; spi_slave:spi_slave_inst|treg[22]                                                                                                 ; spi_slave:spi_slave_inst|treg[23]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.034      ;
; 0.764 ; spi_slave:spi_slave_inst|treg[25]                                                                                                 ; spi_slave:spi_slave_inst|treg[26]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.034      ;
; 0.764 ; spi_slave:spi_slave_inst|treg[27]                                                                                                 ; spi_slave:spi_slave_inst|treg[28]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.034      ;
; 0.764 ; spi_slave:spi_slave_inst|treg[29]                                                                                                 ; spi_slave:spi_slave_inst|treg[30]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.034      ;
; 0.765 ; spi_slave:spi_slave_inst|treg[24]                                                                                                 ; spi_slave:spi_slave_inst|treg[25]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.035      ;
; 0.766 ; spi_slave:spi_slave_inst|treg[21]                                                                                                 ; spi_slave:spi_slave_inst|treg[22]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 1.036      ;
; 0.768 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 1.033      ;
; 0.768 ; spi_slave:spi_slave_inst|treg[18]                                                                                                 ; spi_slave:spi_slave_inst|treg[19]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.259      ; 1.239      ;
; 0.769 ; spi_slave:spi_slave_inst|treg[46]                                                                                                 ; spi_slave:spi_slave_inst|treg[47]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.036      ;
; 0.788 ; spi_slave:spi_slave_inst|treg[44]                                                                                                 ; spi_slave:spi_slave_inst|treg[45]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.056      ;
; 0.789 ; spi_slave:spi_slave_inst|treg[33]                                                                                                 ; spi_slave:spi_slave_inst|treg[34]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.056      ;
; 0.798 ; spi_slave:spi_slave_inst|rreg[14]                                                                                                 ; spi_slave:spi_slave_inst|rreg[15]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.282      ; 1.292      ;
; 0.811 ; spi_slave:spi_slave_inst|treg[2]                                                                                                  ; spi_slave:spi_slave_inst|treg[3]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.079      ;
; 0.812 ; spi_slave:spi_slave_inst|treg[38]                                                                                                 ; spi_slave:spi_slave_inst|treg[39]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.079      ;
; 0.812 ; spi_slave:spi_slave_inst|treg[4]                                                                                                  ; spi_slave:spi_slave_inst|treg[5]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.080      ;
; 0.813 ; spi_slave:spi_slave_inst|treg[12]                                                                                                 ; spi_slave:spi_slave_inst|treg[13]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.080      ;
; 0.814 ; spi_slave:spi_slave_inst|treg[41]                                                                                                 ; spi_slave:spi_slave_inst|treg[42]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.081      ;
; 0.814 ; spi_slave:spi_slave_inst|treg[8]                                                                                                  ; spi_slave:spi_slave_inst|treg[9]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.082      ;
; 0.814 ; spi_slave:spi_slave_inst|treg[10]                                                                                                 ; spi_slave:spi_slave_inst|treg[11]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.082      ;
; 0.815 ; spi_slave:spi_slave_inst|treg[13]                                                                                                 ; spi_slave:spi_slave_inst|treg[14]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.082      ;
; 0.815 ; spi_slave:spi_slave_inst|treg[37]                                                                                                 ; spi_slave:spi_slave_inst|treg[38]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.082      ;
; 0.815 ; spi_slave:spi_slave_inst|treg[1]                                                                                                  ; spi_slave:spi_slave_inst|treg[2]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.083      ;
; 0.815 ; spi_slave:spi_slave_inst|treg[5]                                                                                                  ; spi_slave:spi_slave_inst|treg[6]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.083      ;
; 0.815 ; spi_slave:spi_slave_inst|treg[6]                                                                                                  ; spi_slave:spi_slave_inst|treg[7]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.083      ;
; 0.816 ; spi_slave:spi_slave_inst|treg[40]                                                                                                 ; spi_slave:spi_slave_inst|treg[41]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.083      ;
; 0.817 ; spi_slave:spi_slave_inst|treg[15]                                                                                                 ; spi_slave:spi_slave_inst|treg[16]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.084      ;
; 0.817 ; spi_slave:spi_slave_inst|treg[39]                                                                                                 ; spi_slave:spi_slave_inst|treg[40]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.084      ;
; 0.817 ; spi_slave:spi_slave_inst|treg[42]                                                                                                 ; spi_slave:spi_slave_inst|treg[43]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.084      ;
; 0.818 ; spi_slave:spi_slave_inst|treg[36]                                                                                                 ; spi_slave:spi_slave_inst|treg[37]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 1.085      ;
; 0.820 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 1.085      ;
; 0.822 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.471      ; 1.547      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                                                                                                              ;
+--------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.616 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[44]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.223      ; 4.330      ;
; -3.616 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[45]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.223      ; 4.330      ;
; -3.564 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[0]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.225     ; 4.330      ;
; -3.564 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[1]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.225     ; 4.330      ;
; -3.564 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[2]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.225     ; 4.330      ;
; -3.564 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[3]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.225     ; 4.330      ;
; -3.564 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[5]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.225     ; 4.330      ;
; -3.564 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[6]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.225     ; 4.330      ;
; -3.564 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[4]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.225     ; 4.330      ;
; -3.505 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 4.834      ;
; -3.505 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 4.834      ;
; -3.505 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 4.834      ;
; -3.505 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 4.834      ;
; -3.439 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[5]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.095     ; 4.335      ;
; -3.439 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[27]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.095     ; 4.335      ;
; -3.439 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[26]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.095     ; 4.335      ;
; -3.439 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[25]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.095     ; 4.335      ;
; -3.439 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[22]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.095     ; 4.335      ;
; -3.439 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[20]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.095     ; 4.335      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[12]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[13]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[14]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[15]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[16]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[17]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[32]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[35]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[36]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[37]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[38]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[39]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[40]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[41]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[42]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[43]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.407      ; 4.311      ;
; -3.411 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.517      ; 4.834      ;
; -3.411 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.517      ; 4.834      ;
; -3.411 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.517      ; 4.834      ;
; -3.411 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.517      ; 4.834      ;
; -3.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.510      ; 4.818      ;
; -3.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.510      ; 4.818      ;
; -3.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.510      ; 4.818      ;
; -3.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.510      ; 4.818      ;
; -3.398 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 4.811      ;
; -3.398 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 4.811      ;
; -3.398 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 4.811      ;
; -3.398 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 4.811      ;
; -3.396 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.530      ; 4.832      ;
; -3.396 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.530      ; 4.832      ;
; -3.396 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.530      ; 4.832      ;
; -3.396 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.530      ; 4.832      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[32]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[16]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[4]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[31]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[30]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[29]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[28]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[24]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.039     ; 4.336      ;
; -3.376 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.531      ; 4.813      ;
; -3.376 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.531      ; 4.813      ;
; -3.376 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.531      ; 4.813      ;
; -3.376 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.531      ; 4.813      ;
; -3.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.430      ; 4.836      ;
; -3.359 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.829      ;
; -3.359 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.829      ;
; -3.359 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.829      ;
; -3.359 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.829      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[34]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[35]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[37]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[8]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[7]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[6]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[3]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[2]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[1]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[23]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.339 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[21]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.004      ; 4.334      ;
; -3.325 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.814      ;
; -3.325 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.814      ;
; -3.325 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.814      ;
; -3.325 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.814      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[7]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[8]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[9]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[10]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.322 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[11]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.487      ; 4.300      ;
; -3.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.593      ; 4.808      ;
; -3.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.593      ; 4.808      ;
; -3.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.593      ; 4.808      ;
; -3.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.593      ; 4.808      ;
; -3.306 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[18]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.512      ; 4.309      ;
; -3.293 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.613      ; 4.812      ;
+--------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.297      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.297      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.297      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.297      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.395 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.100     ; 4.295      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
; -3.394 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.099     ; 4.296      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                              ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.313      ;
; -2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.313      ;
; -2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.313      ;
; -2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.313      ;
; -2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.313      ;
; -2.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.044      ; 4.313      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.319      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.318      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.318      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.318      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.318      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.318      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.318      ;
; -2.258 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.318      ;
; -2.258 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.318      ;
; -2.258 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.318      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.118      ; 4.318      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.118      ; 4.318      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.118      ; 4.318      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.118      ; 4.318      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.118      ; 4.318      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.118      ; 4.318      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.118      ; 4.318      ;
; -2.206 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.122      ; 4.319      ;
; -2.206 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.122      ; 4.319      ;
; -2.206 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.122      ; 4.319      ;
; -2.206 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.122      ; 4.319      ;
; -2.206 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.122      ; 4.319      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.181      ; 4.318      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.181      ; 4.318      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.181      ; 4.318      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.181      ; 4.318      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.181      ; 4.318      ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                              ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.456      ; 4.007      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.456      ; 4.007      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.456      ; 4.007      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.456      ; 4.007      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.456      ; 4.007      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.007      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.007      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.007      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.007      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.007      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 4.007      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 4.007      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 4.007      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 4.007      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 4.007      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 4.007      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.391      ; 4.007      ;
; 2.426 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.339      ; 4.007      ;
; 2.426 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.339      ; 4.007      ;
; 2.426 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.339      ; 4.007      ;
; 2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.328      ; 4.007      ;
; 2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.328      ; 4.007      ;
; 2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.328      ; 4.007      ;
; 2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.328      ; 4.007      ;
; 2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.328      ; 4.007      ;
; 2.437 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.328      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.325      ; 4.007      ;
; 2.447 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.314      ; 4.003      ;
; 2.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.270      ; 4.003      ;
; 2.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.270      ; 4.003      ;
; 2.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.270      ; 4.003      ;
; 2.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.270      ; 4.003      ;
; 2.491 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.270      ; 4.003      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                                                                                                                  ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[15]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[16]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[27]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[28]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[29]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[30]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[31]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[32]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[33]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[34]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[35]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[36]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[37]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.925      ; 4.024      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.874      ; 4.024      ;
; 2.939 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.804      ; 3.985      ;
; 2.939 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.804      ; 3.985      ;
; 2.959 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.822      ; 4.023      ;
; 2.959 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.822      ; 4.023      ;
; 2.959 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.822      ; 4.023      ;
; 2.959 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.822      ; 4.023      ;
; 2.959 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.822      ; 4.023      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[8]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[9]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[10]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[11]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[12]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[13]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[14]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.004 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[17]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 4.007      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[5]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[18]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[19]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[20]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[21]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[22]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[23]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[24]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[25]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.012 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[26]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 4.022      ;
; 3.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|done                                                                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.701      ; 3.974      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[9]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.738      ; 4.017      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[0]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.738      ; 4.017      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[19]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.738      ; 4.017      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[18]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.738      ; 4.017      ;
; 3.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[3]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.732      ; 4.024      ;
; 3.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[4]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.732      ; 4.024      ;
; 3.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[0]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 4.021      ;
; 3.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[1]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 4.021      ;
; 3.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[2]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 4.021      ;
; 3.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[6]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 4.021      ;
; 3.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[7]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 4.021      ;
; 3.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[11]                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.979      ;
; 3.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[10]                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.979      ;
; 3.079 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 4.003      ;
; 3.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[8]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.655      ; 3.979      ;
; 3.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[9]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.655      ; 3.979      ;
; 3.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.979      ;
; 3.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.979      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.979      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.979      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.979      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.979      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.979      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.979      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.614      ; 3.979      ;
; 3.140 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[38]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.642      ; 4.024      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.597      ; 4.003      ;
; 3.174 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[4]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.569      ; 3.985      ;
; 3.174 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[5]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.569      ; 3.985      ;
; 3.174 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[7]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.569      ; 3.985      ;
; 3.174 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[6]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.569      ; 3.985      ;
; 3.178 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[33]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.604      ; 4.024      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[1]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[0]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[3]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.199 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[2]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.562      ; 4.003      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.527      ; 3.985      ;
; 3.308 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.862      ; 4.411      ;
; 3.308 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.862      ; 4.411      ;
; 3.308 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.862      ; 4.411      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.982      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.983      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.983      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.983      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.983      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
; 3.674 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 3.981      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[0]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[0]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[10]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[10]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[11]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[11]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[12]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[12]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[13]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[13]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[14]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[14]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[15]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[15]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[16]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[16]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[17]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[17]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[18]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[18]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[19]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[19]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[1]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[1]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[20]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[20]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[21]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[21]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[22]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[22]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[23]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[23]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[24]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[24]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[25]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[25]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[26]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[26]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[27]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[27]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[28]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[28]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[29]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[29]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[2]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[2]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[30]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[30]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[31]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[31]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[3]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[3]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[4]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[4]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[5]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[5]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[6]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[6]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[7]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[7]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[8]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[8]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[9]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[9]~_Duplicate_1                                                                                 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'                                                                                 ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; 2.791 ; 3.050 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; 1.458 ; 1.716 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; 0.840 ; 1.163 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; 1.417 ; 1.676 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; 0.762 ; 1.086 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; 2.168 ; 2.376 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; 1.575 ; 1.858 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; 1.697 ; 1.915 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; 2.193 ; 2.461 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; 1.376 ; 1.687 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; 1.628 ; 1.911 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; 2.791 ; 3.050 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; 1.963 ; 2.270 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; 2.960 ; 3.317 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; 4.370 ; 4.839 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 4.370 ; 4.839 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; 1.625 ; 1.909 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; 4.698 ; 4.680 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 4.698 ; 4.680 ; Fall       ; spi_sck         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; -0.283 ; -0.583 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; -0.910 ; -1.158 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; -0.365 ; -0.663 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; -0.913 ; -1.150 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; -0.283 ; -0.583 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; -1.658 ; -1.845 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; -1.070 ; -1.330 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; -1.138 ; -1.335 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; -1.687 ; -1.932 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; -0.816 ; -1.102 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; -1.105 ; -1.377 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; -2.282 ; -2.531 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; -1.425 ; -1.710 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; -2.454 ; -2.800 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; -0.965 ; -1.267 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -0.965 ; -1.267 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; -1.016 ; -1.251 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; -1.748 ; -2.051 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -1.748 ; -2.051 ; Fall       ; spi_sck         ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 12.805 ; 12.788 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 9.322  ; 9.135  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 10.005 ; 9.786  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 9.907  ; 9.593  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 12.805 ; 12.788 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 9.978  ; 9.681  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 10.428 ; 10.103 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.703  ; 6.995  ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.703  ; 6.995  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.703  ; 6.995  ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.703  ; 6.995  ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 8.089  ; 7.781  ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 7.768  ; 7.532  ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 8.434  ; 8.278  ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 8.652  ; 8.446  ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 9.462  ; 9.034  ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 10.965 ; 11.031 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 9.559  ; 9.167  ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 9.572  ; 9.263  ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 12.026 ; 11.959 ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 9.022  ; 8.787  ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 9.224  ; 8.945  ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 9.928  ; 9.768  ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 12.026 ; 11.959 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 9.645  ; 9.305  ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 9.818  ; 9.454  ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 10.633 ; 10.755 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 9.532  ; 9.226  ; Fall       ; spi_sck         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 9.056  ; 8.875  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 9.056  ; 8.875  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 9.710  ; 9.498  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 9.620  ; 9.315  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 12.511 ; 12.502 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 9.687  ; 9.400  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 10.119 ; 9.804  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.552  ; 6.834  ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.552  ; 6.834  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.552  ; 6.834  ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.552  ; 6.834  ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 7.883  ; 7.583  ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 7.574  ; 7.343  ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 8.212  ; 8.060  ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 8.423  ; 8.223  ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 9.199  ; 8.788  ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 10.760 ; 10.815 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 9.284  ; 8.903  ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 9.302  ; 9.002  ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 8.556  ; 8.299  ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 8.611  ; 8.425  ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 8.556  ; 8.299  ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 9.187  ; 8.965  ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 11.382 ; 11.376 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 9.206  ; 8.918  ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 9.254  ; 8.933  ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 10.430 ; 10.555 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 9.261  ; 8.966  ; Fall       ; spi_sck         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 7.651 ; 7.267 ; 7.823 ; 7.439 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 7.372 ; 7.004 ; 7.541 ; 7.173 ;
+------------+-------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                               ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -5.078         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6] ;                ;              ;                  ; -2.068       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[6] ;                ;              ;                  ; -3.010       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; -5.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ;                ;              ;                  ; -1.951       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[10] ;                ;              ;                  ; -3.082       ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; -4.990         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ;                ;              ;                  ; -1.922       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[11] ;                ;              ;                  ; -3.068       ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -4.888         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8] ;                ;              ;                  ; -2.121       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[8] ;                ;              ;                  ; -2.767       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -4.741         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7] ;                ;              ;                  ; -2.169       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[7] ;                ;              ;                  ; -2.572       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -4.585         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5] ;                ;              ;                  ; -2.198       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[5] ;                ;              ;                  ; -2.387       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -3.062         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9] ;                ;              ;                  ; -0.621       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[9] ;                ;              ;                  ; -2.441       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.942         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ;                ;              ;                  ; -0.175       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4] ;                ;              ;                  ; -2.767       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.327         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ;                ;              ;                  ; 0.083        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3] ;                ;              ;                  ; -2.410       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.260         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ;                ;              ;                  ; -0.127       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0] ;                ;              ;                  ; -2.133       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.025         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ;                ;              ;                  ; 0.083        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2] ;                ;              ;                  ; -2.108       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -1.816         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ;                ;              ;                  ; -0.127       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1] ;                ;              ;                  ; -1.689       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 143.39 MHz ; 143.39 MHz      ; spi_sck    ;      ;
; 156.08 MHz ; 156.08 MHz      ; ad9866_clk ;      ;
; 245.28 MHz ; 245.28 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; ad9866_clk ; -12.063 ; -14415.744    ;
; spi_sck    ; -4.009  ; -622.918      ;
; clk_10mhz  ; -3.077  ; -166.859      ;
+------------+---------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; ad9866_clk ; 0.365 ; 0.000         ;
; clk_10mhz  ; 0.403 ; 0.000         ;
; spi_sck    ; 0.430 ; 0.000         ;
+------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -3.256 ; -664.772        ;
; clk_10mhz  ; -3.026 ; -87.729         ;
; ad9866_clk ; -1.865 ; -72.239         ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 1.879 ; 0.000           ;
; spi_sck    ; 2.403 ; 0.000           ;
; clk_10mhz  ; 3.305 ; 0.000           ;
+------------+-------+-----------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; ad9866_clk ; -4.000 ; -9013.366                  ;
; spi_sck    ; -4.000 ; -740.462                   ;
; clk_10mhz  ; -3.000 ; -118.986                   ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                         ;
+---------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.063 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -12.063 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.298     ;
; -11.937 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.937 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.172     ;
; -11.898 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.898 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 13.133     ;
; -11.775 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.775 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.744      ; 13.011     ;
; -11.708 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.708 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.943     ;
; -11.658 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
; -11.658 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_sck      ; ad9866_clk  ; 0.500        ; 0.743      ; 12.893     ;
+---------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                              ;
+--------+--------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.009 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 5.053      ;
; -4.009 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 5.053      ;
; -4.009 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 5.053      ;
; -4.009 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 5.053      ;
; -4.009 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 5.053      ;
; -4.009 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 5.053      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.915 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 5.013      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.831 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.976      ;
; -3.820 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.505      ; 5.347      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.811 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.224      ; 5.057      ;
; -3.771 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.815      ;
; -3.771 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.815      ;
; -3.771 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.815      ;
; -3.771 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.815      ;
; -3.771 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.815      ;
; -3.771 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.815      ;
; -3.767 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.811      ;
; -3.767 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.811      ;
; -3.767 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.811      ;
; -3.767 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.811      ;
; -3.767 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.811      ;
; -3.767 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.811      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.677 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.775      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.771      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.717      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.717      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.717      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.717      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.717      ;
; -3.673 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 4.717      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.593 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.738      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.589 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 4.734      ;
; -3.582 ; spi_slave:spi_slave_inst|nb[2] ; spi_slave:spi_slave_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.505      ; 5.109      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.579 ; spi_slave:spi_slave_inst|nb[3] ; spi_slave:spi_slave_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 4.677      ;
; -3.578 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; 0.505      ; 5.105      ;
+--------+--------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                                                                ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 4.005      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -3.001 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.929      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.985 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.075     ; 3.912      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.903      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.965 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.893      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.956 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.887      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.953 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 3.884      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.840 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.537     ; 3.305      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.815 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.743      ;
; -2.809 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.074     ; 3.737      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.163      ; 0.723      ;
; 0.388 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.163      ; 0.746      ;
; 0.391 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.163      ; 0.749      ;
; 0.430 ; agc_nearclip                                                                                                      ; agc_nearclip                                                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                      ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.445 ; agc_delaycnt[0]                                                                                                   ; agc_delaycnt[0]                                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.684      ;
; 0.451 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.759      ;
; 0.459 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.223      ; 0.877      ;
; 0.460 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.223      ; 0.878      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.461 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[27]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.854      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.463 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[31]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.856      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1                                             ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.464 ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:A|Imult[29]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.198      ; 1.857      ;
; 0.470 ; receiver:receiver_inst|cordic:cordic_inst|Z[12][1]                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.715      ;
; 0.490 ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.736      ;
; 0.491 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.223      ; 0.909      ;
; 0.511 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.751      ;
; 0.511 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.758      ;
; 0.512 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.759      ;
; 0.513 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.235      ; 0.943      ;
; 0.513 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.758      ;
; 0.513 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.759      ;
; 0.513 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.759      ;
; 0.514 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[26]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[26]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.761      ;
; 0.514 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[29]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.760      ;
; 0.514 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[32]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.760      ;
; 0.514 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[32]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.760      ;
; 0.514 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.759      ;
; 0.515 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[15]                          ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[15]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.761      ;
; 0.515 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[17]                          ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[17]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.761      ;
; 0.516 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[29]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[29]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.761      ;
; 0.530 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.160      ; 0.885      ;
; 0.531 ; receiver:receiver_inst|varcic:varcic_inst_I1|out_data[0]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.322      ; 1.083      ;
; 0.534 ; receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[24]              ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.038      ; 0.767      ;
; 0.535 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.163      ; 0.893      ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.419 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.684      ;
; 0.472 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.737      ;
; 0.473 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.738      ;
; 0.473 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.738      ;
; 0.477 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.743      ;
; 0.501 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.766      ;
; 0.555 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.537      ; 1.287      ;
; 0.602 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.867      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.912      ;
; 0.648 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.913      ;
; 0.648 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.913      ;
; 0.648 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.913      ;
; 0.649 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.914      ;
; 0.650 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.915      ;
; 0.676 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.537      ; 1.408      ;
; 0.680 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.089      ; 0.964      ;
; 0.684 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.950      ;
; 0.684 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.950      ;
; 0.685 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.686 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.951      ;
; 0.687 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.952      ;
; 0.688 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.953      ;
; 0.689 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.954      ;
; 0.690 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.955      ;
; 0.690 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.955      ;
; 0.690 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.955      ;
; 0.691 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.956      ;
; 0.693 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.958      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.959      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.964      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.701 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.967      ;
; 0.702 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.968      ;
; 0.707 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.973      ;
; 0.710 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.976      ;
; 0.713 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.979      ;
; 0.715 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.981      ;
; 0.715 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.981      ;
; 0.715 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.980      ;
; 0.727 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.992      ;
; 0.733 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.998      ;
; 0.746 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.011      ;
; 0.748 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.014      ;
; 0.751 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.017      ;
; 0.751 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.017      ;
; 0.755 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.021      ;
; 0.768 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.537      ; 1.500      ;
; 0.771 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.036      ;
; 0.774 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.039      ;
; 0.775 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.040      ;
; 0.776 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.537      ; 1.508      ;
; 0.795 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.537      ; 1.527      ;
; 0.865 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.131      ;
; 0.865 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.131      ;
; 0.867 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.133      ;
; 0.885 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.150      ;
; 0.891 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.157      ;
; 0.896 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.537      ; 1.628      ;
; 0.900 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.165      ;
; 0.902 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.069      ; 1.166      ;
; 0.905 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.171      ;
; 0.915 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.537      ; 1.647      ;
; 0.918 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.183      ;
; 0.925 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.190      ;
; 0.937 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.203      ;
; 0.962 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.228      ;
; 0.965 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.230      ;
; 0.969 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.235      ;
; 0.984 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.250      ;
; 0.990 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.255      ;
; 0.990 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.255      ;
; 0.990 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.255      ;
; 0.990 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.255      ;
; 0.990 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.255      ;
; 1.006 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.272      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                     ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                     ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.669      ;
; 0.494 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2] ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.738      ;
; 0.494 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3] ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.738      ;
; 0.496 ; spi_slave:spi_slave_inst|rreg[10]                                                                                                 ; spi_slave:spi_slave_inst|rreg[11]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.742      ;
; 0.498 ; spi_slave:spi_slave_inst|rreg[9]                                                                                                  ; spi_slave:spi_slave_inst|rreg[10]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.744      ;
; 0.499 ; spi_slave:spi_slave_inst|rreg[12]                                                                                                 ; spi_slave:spi_slave_inst|rreg[13]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.745      ;
; 0.499 ; spi_slave:spi_slave_inst|rreg[1]                                                                                                  ; spi_slave:spi_slave_inst|rreg[2]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.743      ;
; 0.500 ; spi_slave:spi_slave_inst|rreg[24]                                                                                                 ; spi_slave:spi_slave_inst|rreg[25]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave:spi_slave_inst|rreg[13]                                                                                                 ; spi_slave:spi_slave_inst|rreg[14]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.746      ;
; 0.501 ; spi_slave:spi_slave_inst|rreg[25]                                                                                                 ; spi_slave:spi_slave_inst|rreg[26]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.746      ;
; 0.501 ; spi_slave:spi_slave_inst|rreg[11]                                                                                                 ; spi_slave:spi_slave_inst|rreg[12]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.747      ;
; 0.501 ; spi_slave:spi_slave_inst|rreg[0]                                                                                                  ; spi_slave:spi_slave_inst|rreg[1]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.745      ;
; 0.501 ; spi_slave:spi_slave_inst|rreg[6]                                                                                                  ; spi_slave:spi_slave_inst|rreg[7]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.745      ;
; 0.513 ; spi_slave:spi_slave_inst|rreg[32]                                                                                                 ; spi_slave:spi_slave_inst|rreg[33]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.758      ;
; 0.513 ; spi_slave:spi_slave_inst|rreg[8]                                                                                                  ; spi_slave:spi_slave_inst|rreg[9]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.759      ;
; 0.514 ; spi_slave:spi_slave_inst|rreg[27]                                                                                                 ; spi_slave:spi_slave_inst|rreg[28]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; spi_slave:spi_slave_inst|rreg[29]                                                                                                 ; spi_slave:spi_slave_inst|rreg[30]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; spi_slave:spi_slave_inst|rreg[36]                                                                                                 ; spi_slave:spi_slave_inst|rreg[37]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; spi_slave:spi_slave_inst|rreg[22]                                                                                                 ; spi_slave:spi_slave_inst|rreg[23]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.515 ; spi_slave:spi_slave_inst|rreg[15]                                                                                                 ; spi_slave:spi_slave_inst|rreg[16]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_inst|rreg[28]                                                                                                 ; spi_slave:spi_slave_inst|rreg[29]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_inst|rreg[34]                                                                                                 ; spi_slave:spi_slave_inst|rreg[35]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_inst|rreg[23]                                                                                                 ; spi_slave:spi_slave_inst|rreg[24]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.516 ; spi_slave:spi_slave_inst|rreg[20]                                                                                                 ; spi_slave:spi_slave_inst|rreg[21]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.516 ; spi_slave:spi_slave_inst|rreg[3]                                                                                                  ; spi_slave:spi_slave_inst|rreg[4]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.529 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.420      ; 1.179      ;
; 0.548 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.380      ; 1.158      ;
; 0.557 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.380      ; 1.167      ;
; 0.559 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.353      ; 1.142      ;
; 0.582 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.327      ; 1.139      ;
; 0.602 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.844      ;
; 0.612 ; spi_slave:spi_slave_inst|treg[32]                                                                                                 ; spi_slave:spi_slave_inst|treg[33]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.330      ; 1.137      ;
; 0.621 ; spi_slave:spi_slave_inst|treg[9]                                                                                                  ; spi_slave:spi_slave_inst|treg[10]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.867      ;
; 0.623 ; spi_slave:spi_slave_inst|treg[3]                                                                                                  ; spi_slave:spi_slave_inst|treg[4]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.869      ;
; 0.624 ; spi_slave:spi_slave_inst|treg[35]                                                                                                 ; spi_slave:spi_slave_inst|treg[36]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.867      ;
; 0.625 ; spi_slave:spi_slave_inst|treg[14]                                                                                                 ; spi_slave:spi_slave_inst|treg[15]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.868      ;
; 0.626 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.310      ; 1.166      ;
; 0.628 ; spi_slave:spi_slave_inst|treg[16]                                                                                                 ; spi_slave:spi_slave_inst|treg[17]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.871      ;
; 0.637 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.310      ; 1.177      ;
; 0.638 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.880      ;
; 0.645 ; spi_slave:spi_slave_inst|rreg[5]                                                                                                  ; spi_slave:spi_slave_inst|rreg[6]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.046      ; 0.886      ;
; 0.658 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0    ; spi_sck      ; spi_sck     ; 0.000        ; 0.301      ; 1.189      ;
; 0.669 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1] ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.913      ;
; 0.669 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0] ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.913      ;
; 0.674 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.916      ;
; 0.676 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.918      ;
; 0.676 ; spi_slave:spi_slave_inst|rreg[21]                                                                                                 ; spi_slave:spi_slave_inst|rreg[22]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.921      ;
; 0.678 ; spi_slave:spi_slave_inst|rreg[19]                                                                                                 ; spi_slave:spi_slave_inst|rreg[20]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.923      ;
; 0.685 ; spi_slave:spi_slave_inst|treg[18]                                                                                                 ; spi_slave:spi_slave_inst|treg[19]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.241      ; 1.121      ;
; 0.689 ; spi_slave:spi_slave_inst|rreg[35]                                                                                                 ; spi_slave:spi_slave_inst|rreg[36]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.934      ;
; 0.689 ; spi_slave:spi_slave_inst|rreg[14]                                                                                                 ; spi_slave:spi_slave_inst|rreg[15]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.272      ; 1.156      ;
; 0.690 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4] ; spi_sck      ; spi_sck     ; 0.000        ; -0.001     ; 0.884      ;
; 0.691 ; spi_slave:spi_slave_inst|rreg[31]                                                                                                 ; spi_slave:spi_slave_inst|rreg[32]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.936      ;
; 0.691 ; spi_slave:spi_slave_inst|rreg[33]                                                                                                 ; spi_slave:spi_slave_inst|rreg[34]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.936      ;
; 0.691 ; spi_slave:spi_slave_inst|rreg[18]                                                                                                 ; spi_slave:spi_slave_inst|rreg[19]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.936      ;
; 0.709 ; spi_slave:spi_slave_inst|treg[20]                                                                                                 ; spi_slave:spi_slave_inst|treg[21]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.954      ;
; 0.709 ; spi_slave:spi_slave_inst|treg[30]                                                                                                 ; spi_slave:spi_slave_inst|treg[31]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.954      ;
; 0.710 ; spi_slave:spi_slave_inst|treg[23]                                                                                                 ; spi_slave:spi_slave_inst|treg[24]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.955      ;
; 0.710 ; spi_slave:spi_slave_inst|treg[26]                                                                                                 ; spi_slave:spi_slave_inst|treg[27]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.955      ;
; 0.711 ; spi_slave:spi_slave_inst|treg[28]                                                                                                 ; spi_slave:spi_slave_inst|treg[29]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.956      ;
; 0.712 ; spi_slave:spi_slave_inst|treg[22]                                                                                                 ; spi_slave:spi_slave_inst|treg[23]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.957      ;
; 0.712 ; spi_slave:spi_slave_inst|treg[25]                                                                                                 ; spi_slave:spi_slave_inst|treg[26]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.957      ;
; 0.712 ; spi_slave:spi_slave_inst|treg[27]                                                                                                 ; spi_slave:spi_slave_inst|treg[28]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.957      ;
; 0.712 ; spi_slave:spi_slave_inst|treg[29]                                                                                                 ; spi_slave:spi_slave_inst|treg[30]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.957      ;
; 0.713 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.955      ;
; 0.713 ; spi_slave:spi_slave_inst|treg[24]                                                                                                 ; spi_slave:spi_slave_inst|treg[25]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.958      ;
; 0.714 ; spi_slave:spi_slave_inst|treg[21]                                                                                                 ; spi_slave:spi_slave_inst|treg[22]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.959      ;
; 0.717 ; spi_slave:spi_slave_inst|treg[46]                                                                                                 ; spi_slave:spi_slave_inst|treg[47]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.960      ;
; 0.739 ; spi_slave:spi_slave_inst|treg[33]                                                                                                 ; spi_slave:spi_slave_inst|treg[34]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.982      ;
; 0.740 ; spi_slave:spi_slave_inst|treg[44]                                                                                                 ; spi_slave:spi_slave_inst|treg[45]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.982      ;
; 0.753 ; spi_slave:spi_slave_inst|treg[2]                                                                                                  ; spi_slave:spi_slave_inst|treg[3]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.999      ;
; 0.753 ; spi_slave:spi_slave_inst|treg[4]                                                                                                  ; spi_slave:spi_slave_inst|treg[5]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.999      ;
; 0.753 ; spi_slave:spi_slave_inst|treg[8]                                                                                                  ; spi_slave:spi_slave_inst|treg[9]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.999      ;
; 0.755 ; spi_slave:spi_slave_inst|treg[38]                                                                                                 ; spi_slave:spi_slave_inst|treg[39]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.998      ;
; 0.755 ; spi_slave:spi_slave_inst|treg[10]                                                                                                 ; spi_slave:spi_slave_inst|treg[11]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 1.001      ;
; 0.756 ; spi_slave:spi_slave_inst|treg[41]                                                                                                 ; spi_slave:spi_slave_inst|treg[42]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.999      ;
; 0.756 ; spi_slave:spi_slave_inst|treg[5]                                                                                                  ; spi_slave:spi_slave_inst|treg[6]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 1.002      ;
; 0.757 ; spi_slave:spi_slave_inst|treg[12]                                                                                                 ; spi_slave:spi_slave_inst|treg[13]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.000      ;
; 0.757 ; spi_slave:spi_slave_inst|treg[6]                                                                                                  ; spi_slave:spi_slave_inst|treg[7]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 1.003      ;
; 0.758 ; spi_slave:spi_slave_inst|treg[37]                                                                                                 ; spi_slave:spi_slave_inst|treg[38]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.001      ;
; 0.758 ; spi_slave:spi_slave_inst|treg[1]                                                                                                  ; spi_slave:spi_slave_inst|treg[2]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 1.004      ;
; 0.759 ; spi_slave:spi_slave_inst|treg[13]                                                                                                 ; spi_slave:spi_slave_inst|treg[14]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.002      ;
; 0.759 ; spi_slave:spi_slave_inst|treg[15]                                                                                                 ; spi_slave:spi_slave_inst|treg[16]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.002      ;
; 0.759 ; spi_slave:spi_slave_inst|treg[42]                                                                                                 ; spi_slave:spi_slave_inst|treg[43]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.002      ;
; 0.760 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.420      ; 1.410      ;
; 0.760 ; spi_slave:spi_slave_inst|treg[39]                                                                                                 ; spi_slave:spi_slave_inst|treg[40]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.003      ;
; 0.760 ; spi_slave:spi_slave_inst|treg[40]                                                                                                 ; spi_slave:spi_slave_inst|treg[41]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.003      ;
; 0.762 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a32~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.398      ; 1.390      ;
; 0.762 ; spi_slave:spi_slave_inst|treg[36]                                                                                                 ; spi_slave:spi_slave_inst|treg[37]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 1.005      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                               ;
+--------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.256 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[44]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.219      ; 3.967      ;
; -3.256 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[45]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.219      ; 3.967      ;
; -3.073 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[0]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.098     ; 3.967      ;
; -3.073 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[1]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.098     ; 3.967      ;
; -3.073 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[2]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.098     ; 3.967      ;
; -3.073 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[3]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.098     ; 3.967      ;
; -3.073 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[5]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.098     ; 3.967      ;
; -3.073 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[6]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.098     ; 3.967      ;
; -3.073 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[4]                                                                                                 ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.098     ; 3.967      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[12]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[13]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[14]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[15]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[16]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[17]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[32]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[35]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[36]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[37]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[38]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[39]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[40]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[41]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[42]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.063 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[43]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.393      ; 3.948      ;
; -3.012 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 4.411      ;
; -3.012 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 4.411      ;
; -3.012 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 4.411      ;
; -3.012 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 4.411      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[7]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[8]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[9]                                                                                               ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[10]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.994 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[11]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.455      ; 3.941      ;
; -2.988 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[18]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.467      ; 3.947      ;
; -2.971 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[5]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.009      ; 3.972      ;
; -2.971 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[27]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.009      ; 3.972      ;
; -2.971 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[26]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.009      ; 3.972      ;
; -2.971 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[25]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.009      ; 3.972      ;
; -2.971 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[22]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.009      ; 3.972      ;
; -2.971 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[20]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.009      ; 3.972      ;
; -2.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.569      ; 4.410      ;
; -2.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.569      ; 4.410      ;
; -2.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.569      ; 4.410      ;
; -2.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.569      ; 4.410      ;
; -2.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 4.399      ;
; -2.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 4.399      ;
; -2.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 4.399      ;
; -2.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 4.399      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[32]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[16]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[4]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[31]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[30]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[29]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[28]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.917 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[24]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 3.972      ;
; -2.908 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.409      ;
; -2.908 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.409      ;
; -2.908 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.409      ;
; -2.908 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.409      ;
; -2.907 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 4.392      ;
; -2.907 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 4.392      ;
; -2.907 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 4.392      ;
; -2.907 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 4.392      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.395      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.395      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.395      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.395      ;
; -2.895 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.491      ; 4.415      ;
; -2.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.405      ;
; -2.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.405      ;
; -2.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.405      ;
; -2.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                         ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.612      ; 4.405      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[34]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[35]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[37]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[8]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[7]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[6]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[3]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[2]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[1]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[23]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.869 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[21]                                                                                             ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.110      ; 3.971      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[20]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[21]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[22]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[23]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[24]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[25]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[26]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[27]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
; -2.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[28]                                                                                              ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.578      ; 3.935      ;
+--------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.026 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.939      ;
; -3.026 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.939      ;
; -3.026 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.939      ;
; -3.026 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.939      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.937      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.936      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
; -3.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 3.938      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                               ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.865 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 3.951      ;
; -1.865 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 3.951      ;
; -1.865 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 3.951      ;
; -1.865 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 3.951      ;
; -1.865 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 3.951      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 3.956      ;
; -1.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.117      ; 3.951      ;
; -1.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 3.956      ;
; -1.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 3.956      ;
; -1.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 3.956      ;
; -1.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 3.956      ;
; -1.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 3.956      ;
; -1.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 3.956      ;
; -1.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.137      ; 3.956      ;
; -1.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.137      ; 3.956      ;
; -1.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.137      ; 3.956      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.188      ; 3.956      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.188      ; 3.956      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.188      ; 3.956      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.188      ; 3.956      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.188      ; 3.956      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.188      ; 3.956      ;
; -1.776 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.188      ; 3.956      ;
; -1.769 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.195      ; 3.956      ;
; -1.769 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.195      ; 3.956      ;
; -1.769 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.195      ; 3.956      ;
; -1.769 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.195      ; 3.956      ;
; -1.769 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.195      ; 3.956      ;
; -1.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.250      ; 3.956      ;
; -1.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.250      ; 3.956      ;
; -1.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.250      ; 3.956      ;
; -1.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.250      ; 3.956      ;
; -1.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.250      ; 3.956      ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.503      ; 3.607      ;
; 1.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.503      ; 3.607      ;
; 1.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.503      ; 3.607      ;
; 1.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.503      ; 3.607      ;
; 1.879 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.503      ; 3.607      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.607      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.607      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.607      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.607      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.446      ; 3.607      ;
; 1.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.607      ;
; 1.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.607      ;
; 1.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.607      ;
; 1.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.607      ;
; 1.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.607      ;
; 1.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.607      ;
; 1.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.438      ; 3.607      ;
; 1.997 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.385      ; 3.607      ;
; 1.997 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.385      ; 3.607      ;
; 1.997 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.385      ; 3.607      ;
; 2.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.380      ; 3.607      ;
; 2.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.380      ; 3.607      ;
; 2.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.380      ; 3.607      ;
; 2.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.380      ; 3.607      ;
; 2.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.380      ; 3.607      ;
; 2.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.380      ; 3.607      ;
; 2.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.364      ; 3.603      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.367      ; 3.607      ;
; 2.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 3.603      ;
; 2.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 3.603      ;
; 2.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 3.603      ;
; 2.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 3.603      ;
; 2.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 3.603      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                                                                   ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[15]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[16]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[27]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[28]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[29]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[30]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[31]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[32]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[33]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[34]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[35]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[36]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.403 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[37]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.994      ; 3.622      ;
; 2.456 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.941      ; 3.622      ;
; 2.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.879      ; 3.586      ;
; 2.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.879      ; 3.586      ;
; 2.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.884      ; 3.622      ;
; 2.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.884      ; 3.622      ;
; 2.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.884      ; 3.622      ;
; 2.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.884      ; 3.622      ;
; 2.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.884      ; 3.622      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[5]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[18]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[19]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[20]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[21]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[22]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[23]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[24]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[25]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[26]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.858      ; 3.621      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[8]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[9]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[10]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[11]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[12]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[13]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[14]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.550 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[17]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 3.608      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|done                                                                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 3.577      ;
; 2.573 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[9]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.615      ;
; 2.573 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[0]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.615      ;
; 2.573 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[19]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.615      ;
; 2.573 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[18]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.615      ;
; 2.598 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[3]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.800      ; 3.623      ;
; 2.598 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[4]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.800      ; 3.623      ;
; 2.602 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[0]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.793      ; 3.620      ;
; 2.602 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[1]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.793      ; 3.620      ;
; 2.602 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[2]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.793      ; 3.620      ;
; 2.602 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[6]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.793      ; 3.620      ;
; 2.602 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[7]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.793      ; 3.620      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[11]                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.739      ; 3.580      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[10]                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.739      ; 3.580      ;
; 2.622 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.756      ; 3.603      ;
; 2.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[8]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.719      ; 3.580      ;
; 2.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[9]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.719      ; 3.580      ;
; 2.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.695      ; 3.580      ;
; 2.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.695      ; 3.580      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.580      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.580      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.580      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.580      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.580      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.580      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.675      ; 3.580      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[38]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.623      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.671      ; 3.603      ;
; 2.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[33]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.688      ; 3.623      ;
; 2.724 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[4]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.637      ; 3.586      ;
; 2.724 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[5]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.637      ; 3.586      ;
; 2.724 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[7]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.637      ; 3.586      ;
; 2.724 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[6]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.637      ; 3.586      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[1]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[0]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[3]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.746 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[2]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.632      ; 3.603      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.767 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.594      ; 3.586      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.885      ; 3.977      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.885      ; 3.977      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.885      ; 3.977      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.085      ; 3.585      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.085      ; 3.585      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.085      ; 3.585      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.085      ; 3.585      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 3.583      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 3.582      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.084      ; 3.584      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[0]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[0]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[10]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[10]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[11]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[11]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[12]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[12]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[13]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[13]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[14]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[14]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[15]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[15]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[16]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[16]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[17]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[17]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[18]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[18]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[19]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[19]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[1]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[1]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[20]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[20]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[21]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[21]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[22]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[22]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[23]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[23]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[24]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[24]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[25]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[25]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[26]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[26]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[27]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[27]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[28]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[28]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[29]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[29]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[2]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[2]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[30]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[30]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[31]                                                                                             ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[31]~_Duplicate_1                                                                                ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[3]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[3]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[4]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[4]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[5]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[5]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[6]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[6]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[7]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[7]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[8]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[8]~_Duplicate_1                                                                                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[9]                                                                                              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_sck ; Fall       ; rxfreq[9]~_Duplicate_1                                                                                 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; 2.452 ; 2.504 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; 1.132 ; 1.274 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; 0.579 ; 0.806 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; 1.166 ; 1.281 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; 0.494 ; 0.722 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; 1.864 ; 1.934 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; 1.267 ; 1.450 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; 1.392 ; 1.426 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; 1.902 ; 1.983 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; 1.076 ; 1.206 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; 1.337 ; 1.470 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; 2.452 ; 2.504 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; 1.639 ; 1.779 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; 2.699 ; 2.870 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; 3.846 ; 4.264 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 3.846 ; 4.264 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; 1.331 ; 1.435 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; 4.364 ; 4.108 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 4.364 ; 4.108 ; Fall       ; spi_sck         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; -0.059 ; -0.270 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; -0.632 ; -0.769 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; -0.149 ; -0.359 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; -0.708 ; -0.810 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; -0.059 ; -0.270 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; -1.399 ; -1.457 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; -0.810 ; -0.977 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; -0.879 ; -0.903 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; -1.442 ; -1.512 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; -0.563 ; -0.679 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; -0.862 ; -0.990 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; -1.987 ; -2.038 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; -1.148 ; -1.276 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; -2.245 ; -2.414 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; -0.669 ; -0.881 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -0.669 ; -0.881 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; -0.763 ; -0.843 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; -1.562 ; -1.726 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -1.562 ; -1.726 ; Fall       ; spi_sck         ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 12.464 ; 12.221 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 9.005  ; 8.639  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 9.644  ; 9.235  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 9.586  ; 9.046  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 12.464 ; 12.221 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 9.655  ; 9.114  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 10.060 ; 9.516  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.293  ; 6.470  ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.293  ; 6.470  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.293  ; 6.470  ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.293  ; 6.470  ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 7.787  ; 7.271  ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 7.467  ; 7.048  ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 8.083  ; 7.762  ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 8.288  ; 7.890  ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 9.087  ; 8.404  ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 10.435 ; 10.756 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 9.193  ; 8.507  ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 9.122  ; 8.704  ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 11.564 ; 11.377 ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 8.562  ; 8.230  ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 8.728  ; 8.394  ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 9.400  ; 9.181  ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 11.564 ; 11.377 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 9.173  ; 8.683  ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 9.301  ; 8.859  ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 10.264 ; 10.292 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 9.103  ; 8.613  ; Fall       ; spi_sck         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 8.757  ; 8.402  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 8.757  ; 8.402  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 9.367  ; 8.974  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 9.315  ; 8.794  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 12.188 ; 11.963 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 9.381  ; 8.860  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 9.769  ; 9.246  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.161  ; 6.335  ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.161  ; 6.335  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.161  ; 6.335  ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.161  ; 6.335  ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 7.595  ; 7.096  ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 7.288  ; 6.882  ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 7.877  ; 7.567  ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 8.075  ; 7.691  ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 8.843  ; 8.185  ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 10.252 ; 10.553 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 8.940  ; 8.277  ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 8.877  ; 8.472  ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 8.139  ; 7.801  ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 8.223  ; 7.908  ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 8.139  ; 7.801  ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 8.742  ; 8.358  ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 11.012 ; 10.852 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 8.814  ; 8.340  ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 8.810  ; 8.379  ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 10.083 ; 10.117 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 8.855  ; 8.383  ; Fall       ; spi_sck         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 7.178 ; 6.802 ; 7.191 ; 6.815 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 6.920 ; 6.559 ; 6.938 ; 6.577 ;
+------------+-------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                               ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -4.848         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6] ;                ;              ;                  ; -1.936       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[6] ;                ;              ;                  ; -2.912       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; -4.811         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ;                ;              ;                  ; -1.824       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[10] ;                ;              ;                  ; -2.987       ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; -4.809         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ;                ;              ;                  ; -1.836       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[11] ;                ;              ;                  ; -2.973       ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -4.692         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8] ;                ;              ;                  ; -1.991       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[8] ;                ;              ;                  ; -2.701       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -4.541         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7] ;                ;              ;                  ; -2.020       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[7] ;                ;              ;                  ; -2.521       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -4.387         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5] ;                ;              ;                  ; -2.041       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[5] ;                ;              ;                  ; -2.346       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.964         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9] ;                ;              ;                  ; -0.552       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[9] ;                ;              ;                  ; -2.412       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.806         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ;                ;              ;                  ; -0.119       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4] ;                ;              ;                  ; -2.687       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.210         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ;                ;              ;                  ; 0.177        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3] ;                ;              ;                  ; -2.387       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -2.109         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ;                ;              ;                  ; -0.030       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0] ;                ;              ;                  ; -2.079       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -1.923         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ;                ;              ;                  ; 0.177        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2] ;                ;              ;                  ; -2.100       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -1.713         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ;                ;              ;                  ; -0.030       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1] ;                ;              ;                  ; -1.683       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ad9866_clk ; -6.253 ; -4314.195     ;
; spi_sck    ; -1.621 ; -169.680      ;
; clk_10mhz  ; -0.879 ; -36.925       ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; ad9866_clk ; 0.168 ; 0.000         ;
; clk_10mhz  ; 0.187 ; 0.000         ;
; spi_sck    ; 0.194 ; 0.000         ;
+------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -1.266 ; -241.587        ;
; clk_10mhz  ; -1.076 ; -31.187         ;
; ad9866_clk ; -0.709 ; -27.425         ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 1.190 ; 0.000           ;
; spi_sck    ; 1.214 ; 0.000           ;
; clk_10mhz  ; 1.683 ; 0.000           ;
+------------+-------+-----------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; ad9866_clk ; -3.000 ; -6787.255                  ;
; spi_sck    ; -3.000 ; -472.756                   ;
; clk_10mhz  ; -3.000 ; -103.049                   ;
+------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                        ;
+--------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.253 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.253 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.395      ;
; -6.202 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.202 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.344      ;
; -6.185 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.185 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.327      ;
; -6.113 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.113 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.256      ;
; -6.096 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.096 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.335     ; 6.238      ;
; -6.062 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
; -6.062 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_sck      ; ad9866_clk  ; 0.500        ; -0.334     ; 6.205      ;
+--------+------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                                                                                                           ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.621 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.775     ; 1.321      ;
; -1.621 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.775     ; 1.321      ;
; -1.621 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.775     ; 1.321      ;
; -1.621 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.775     ; 1.321      ;
; -1.563 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.720     ; 1.318      ;
; -1.563 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.720     ; 1.318      ;
; -1.563 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.720     ; 1.318      ;
; -1.563 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.720     ; 1.318      ;
; -1.452 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                   ; spi_sck      ; spi_sck     ; 0.500        ; -0.817     ; 1.142      ;
; -1.452 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                   ; spi_sck      ; spi_sck     ; 0.500        ; -0.817     ; 1.142      ;
; -1.451 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.817     ; 1.141      ;
; -1.395 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.733     ; 1.137      ;
; -1.395 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.733     ; 1.137      ;
; -1.395 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.733     ; 1.137      ;
; -1.395 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.733     ; 1.137      ;
; -1.387 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.728     ; 1.134      ;
; -1.387 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.728     ; 1.134      ;
; -1.387 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.728     ; 1.134      ;
; -1.387 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.728     ; 1.134      ;
; -1.385 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.729     ; 1.131      ;
; -1.385 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.729     ; 1.131      ;
; -1.385 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.729     ; 1.131      ;
; -1.385 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.729     ; 1.131      ;
; -1.373 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.777     ; 1.103      ;
; -1.367 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.685     ; 1.157      ;
; -1.367 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.685     ; 1.157      ;
; -1.367 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.685     ; 1.157      ;
; -1.367 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.685     ; 1.157      ;
; -1.367 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.777     ; 1.097      ;
; -1.345 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.676     ; 1.144      ;
; -1.345 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.676     ; 1.144      ;
; -1.345 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.676     ; 1.144      ;
; -1.345 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.676     ; 1.144      ;
; -1.337 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.700     ; 1.112      ;
; -1.337 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.700     ; 1.112      ;
; -1.337 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.700     ; 1.112      ;
; -1.337 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.700     ; 1.112      ;
; -1.332 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[5]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.383      ;
; -1.332 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[27]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.383      ;
; -1.332 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[26]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.383      ;
; -1.332 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[25]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.383      ;
; -1.332 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[22]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.383      ;
; -1.332 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[20]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.383      ;
; -1.331 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.714     ; 1.092      ;
; -1.331 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.714     ; 1.092      ;
; -1.331 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.714     ; 1.092      ;
; -1.331 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; spi_sck      ; spi_sck     ; 0.500        ; -0.714     ; 1.092      ;
; -1.311 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.668     ; 1.118      ;
; -1.311 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.668     ; 1.118      ;
; -1.311 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.668     ; 1.118      ;
; -1.311 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_sck      ; spi_sck     ; 0.500        ; -0.668     ; 1.118      ;
; -1.293 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.760     ; 1.040      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[36]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[17]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[15]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[14]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[13]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[12]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[11]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.288 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[10]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.084      ; 2.379      ;
; -1.274 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.817     ; 0.964      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[32]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[16]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[4]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[31]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[30]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[29]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[28]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.270 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[24]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.353      ;
; -1.254 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0  ; spi_sck      ; spi_sck     ; 0.500        ; -0.775     ; 1.008      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[34]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[35]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[37]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[8]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[7]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[6]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[3]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[2]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[1]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[23]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.253 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[21]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.076      ; 2.336      ;
; -1.236 ; spi_slave:spi_slave_inst|nb[1] ; spi_slave:spi_slave_inst|rdata[38]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.251      ; 2.494      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]               ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]               ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]               ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                       ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[1]                                                ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[0]                                                ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[3]                                                ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[2]                                                ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.215 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.810     ; 0.912      ;
; -1.198 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0 ; spi_sck      ; spi_sck     ; 0.500        ; -0.720     ; 1.007      ;
; -1.198 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.777     ; 0.928      ;
; -1.197 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[5]                                                                                               ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.248      ;
; -1.197 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[27]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.248      ;
; -1.197 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[26]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.248      ;
; -1.197 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[25]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.248      ;
; -1.197 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[22]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.248      ;
; -1.197 ; spi_slave:spi_slave_inst|nb[0] ; spi_slave:spi_slave_inst|rdata[20]                                                                                              ; spi_sck      ; spi_sck     ; 1.000        ; 0.044      ; 2.248      ;
; -1.190 ; rxFIFOReadStrobe               ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                    ; spi_sck      ; spi_sck     ; 0.500        ; -0.777     ; 0.920      ;
+--------+--------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                                                                ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.879 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.827      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.857 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.809      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.807      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.788      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.782      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.830 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.778      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 1.773      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.752      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.797 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.749      ;
; -0.770 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 1.722      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.065      ; 0.317      ;
; 0.169 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.065      ; 0.318      ;
; 0.173 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.065      ; 0.322      ;
; 0.184 ; receiver:receiver_inst|varcic:varcic_inst_I1|out_data[0]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.193      ; 0.481      ;
; 0.196 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.046      ; 0.326      ;
; 0.201 ; agc_nearclip                                                                                                      ; agc_nearclip                                                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                     ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                      ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.205 ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.207 ; receiver:receiver_inst|cordic:cordic_inst|Z[12][1]                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.314      ;
; 0.208 ; agc_delaycnt[0]                                                                                                   ; agc_delaycnt[0]                                                                                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.314      ;
; 0.216 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[36]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.325      ;
; 0.217 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[34]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[31]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.326      ;
; 0.217 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[36]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.325      ;
; 0.218 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[32]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[32]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.326      ;
; 0.219 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[32]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[32]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.326      ;
; 0.219 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[17]                          ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[17]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.327      ;
; 0.220 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[26]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[26]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.328      ;
; 0.220 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[29]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.327      ;
; 0.220 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[29]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[29]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.328      ;
; 0.220 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[15]                          ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[15]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.328      ;
; 0.223 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[0]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.428      ; 0.755      ;
; 0.224 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]                     ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[2]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.084      ; 0.392      ;
; 0.224 ; receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[24]              ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.330      ;
; 0.226 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.016      ; 0.326      ;
; 0.227 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.021      ; 0.332      ;
; 0.227 ; receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[17]              ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[17]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.333      ;
; 0.228 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[11]                                                         ; receiver:receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.479      ; 0.811      ;
; 0.230 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.075      ; 0.389      ;
; 0.230 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.075      ; 0.389      ;
; 0.230 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.012      ; 0.326      ;
; 0.232 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[30]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[30]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.190      ; 0.506      ;
; 0.232 ; receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[14]              ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.012      ; 0.328      ;
; 0.233 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.010      ; 0.327      ;
; 0.235 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.075      ; 0.394      ;
; 0.240 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[7]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.428      ; 0.772      ;
; 0.242 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.381      ;
; 0.243 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[27]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[27]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.066      ; 0.393      ;
; 0.243 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.081      ; 0.408      ;
; 0.244 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[8]                                  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.010      ; 0.338      ;
; 0.247 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[34]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.445      ;
; 0.248 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.065      ; 0.397      ;
; 0.251 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[0]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:C|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 0.839      ;
; 0.252 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.061      ; 0.397      ;
; 0.253 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[36]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.201      ; 0.538      ;
; 0.254 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[7]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:C|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 0.842      ;
; 0.255 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[9]                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.065      ; 0.404      ;
; 0.257 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[0]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.479      ; 0.840      ;
; 0.257 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[7]                                                          ; receiver:receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.479      ; 0.840      ;
; 0.260 ; receiver:receiver_inst|cordic:cordic_inst|Z[7][7]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[8][7]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.387      ;
; 0.262 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[1]                           ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[1]                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[25]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[25]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.196      ; 0.542      ;
; 0.262 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[24]        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.389      ;
; 0.263 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.372      ;
; 0.263 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.036      ; 0.383      ;
; 0.263 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[17]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.196      ; 0.543      ;
; 0.265 ; receiver:receiver_inst|firX8R8:fir2|fir256:F|Rmult[35]                                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:F|Raccum[23]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.033      ; 0.382      ;
; 0.265 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[18]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[18]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.392      ;
; 0.267 ; receiver:receiver_inst|firX8R8:fir2|waddr[4]                                                                      ; receiver:receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_address_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.259      ; 0.630      ;
; 0.268 ; receiver:receiver_inst|cordic:cordic_inst|Z[9][5]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[10][5]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.395      ;
; 0.268 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[33]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[33]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[19]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.395      ;
; 0.269 ; receiver:receiver_inst|varcic:varcic_inst_I1|out_strobe                                                           ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.178      ; 0.531      ;
; 0.270 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[34]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[34]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.201      ; 0.555      ;
; 0.270 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[11]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[11]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.397      ;
; 0.272 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[13]        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[13]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.399      ;
; 0.273 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[11]                                                         ; receiver:receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.428      ; 0.805      ;
; 0.273 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.065      ; 0.422      ;
; 0.273 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[32]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[32]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[11]        ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[11]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.400      ;
; 0.274 ; receiver:receiver_inst|firX8R8:fir2|fir256:D|Imult[35]                                                            ; receiver:receiver_inst|firX8R8:fir2|fir256:D|Iaccum[23]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.406      ;
; 0.274 ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[27]                         ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[27]                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.029      ; 0.387      ;
; 0.276 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[24]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[24]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.386      ;
; 0.277 ; receiver:receiver_inst|cordic:cordic_inst|Z[11][0]                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[12][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.383      ;
; 0.278 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.386      ;
; 0.279 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|out_data[36]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.387      ;
; 0.280 ; receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst|out_data[15]              ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[15]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.041      ; 0.405      ;
; 0.280 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][1]                                                                 ; receiver:receiver_inst|cordic:cordic_inst|Z[2][1]                                                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.387      ;
; 0.281 ; receiver:receiver_inst|firX8R8:fir2|fir256:E|counter[8]                                                           ; receiver:receiver_inst|firX8R8:fir2|fir256:E|counter[8]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.387      ;
; 0.281 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2]                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.065      ; 0.430      ;
; 0.281 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[27]                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[27]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.417      ;
; 0.281 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[36]                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[36]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.417      ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.314      ;
; 0.207 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.327      ;
; 0.219 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.339      ;
; 0.253 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.373      ;
; 0.263 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.579      ;
; 0.266 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.386      ;
; 0.268 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.387      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.388      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.388      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.389      ;
; 0.291 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.421      ;
; 0.304 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.437      ;
; 0.321 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.644      ;
; 0.337 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.457      ;
; 0.338 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.458      ;
; 0.338 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.458      ;
; 0.366 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.485      ;
; 0.376 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.495      ;
; 0.379 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.695      ;
; 0.380 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.500      ;
; 0.380 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.697      ;
; 0.386 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.507      ;
; 0.389 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.509      ;
; 0.389 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.508      ;
; 0.392 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.512      ;
; 0.393 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.513      ;
; 0.394 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.710      ;
; 0.399 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.519      ;
; 0.400 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.521      ;
; 0.404 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.523      ;
; 0.418 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.538      ;
; 0.419 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.540      ;
; 0.432 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.553      ;
; 0.434 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.555      ;
; 0.435 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.034      ; 0.553      ;
; 0.437 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.557      ;
; 0.441 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.215      ; 0.513      ;
; 0.200 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.215      ; 0.519      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                     ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                     ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.307      ;
; 0.204 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2] ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.314      ;
; 0.205 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.217      ; 0.526      ;
; 0.206 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3] ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.316      ;
; 0.206 ; spi_slave:spi_slave_inst|treg[32]                                                                                                 ; spi_slave:spi_slave_inst|treg[33]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.194      ; 0.484      ;
; 0.207 ; spi_slave:spi_slave_inst|rreg[10]                                                                                                 ; spi_slave:spi_slave_inst|rreg[11]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.316      ;
; 0.208 ; spi_slave:spi_slave_inst|rreg[25]                                                                                                 ; spi_slave:spi_slave_inst|rreg[26]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.317      ;
; 0.208 ; spi_slave:spi_slave_inst|rreg[9]                                                                                                  ; spi_slave:spi_slave_inst|rreg[10]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.317      ;
; 0.208 ; spi_slave:spi_slave_inst|rreg[13]                                                                                                 ; spi_slave:spi_slave_inst|rreg[14]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.317      ;
; 0.209 ; spi_slave:spi_slave_inst|rreg[24]                                                                                                 ; spi_slave:spi_slave_inst|rreg[25]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.318      ;
; 0.209 ; spi_slave:spi_slave_inst|rreg[12]                                                                                                 ; spi_slave:spi_slave_inst|rreg[13]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.318      ;
; 0.210 ; spi_slave:spi_slave_inst|rreg[1]                                                                                                  ; spi_slave:spi_slave_inst|rreg[2]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.316      ;
; 0.211 ; spi_slave:spi_slave_inst|rreg[11]                                                                                                 ; spi_slave:spi_slave_inst|rreg[12]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.320      ;
; 0.212 ; spi_slave:spi_slave_inst|rreg[0]                                                                                                  ; spi_slave:spi_slave_inst|rreg[1]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.318      ;
; 0.212 ; spi_slave:spi_slave_inst|rreg[6]                                                                                                  ; spi_slave:spi_slave_inst|rreg[7]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.318      ;
; 0.216 ; spi_slave:spi_slave_inst|rreg[22]                                                                                                 ; spi_slave:spi_slave_inst|rreg[23]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.325      ;
; 0.216 ; spi_slave:spi_slave_inst|rreg[8]                                                                                                  ; spi_slave:spi_slave_inst|rreg[9]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_inst|rreg[27]                                                                                                 ; spi_slave:spi_slave_inst|rreg[28]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_inst|rreg[29]                                                                                                 ; spi_slave:spi_slave_inst|rreg[30]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_inst|rreg[32]                                                                                                 ; spi_slave:spi_slave_inst|rreg[33]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.218 ; spi_slave:spi_slave_inst|rreg[28]                                                                                                 ; spi_slave:spi_slave_inst|rreg[29]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.326      ;
; 0.218 ; spi_slave:spi_slave_inst|rreg[34]                                                                                                 ; spi_slave:spi_slave_inst|rreg[35]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.326      ;
; 0.218 ; spi_slave:spi_slave_inst|rreg[23]                                                                                                 ; spi_slave:spi_slave_inst|rreg[24]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.327      ;
; 0.218 ; spi_slave:spi_slave_inst|rreg[3]                                                                                                  ; spi_slave:spi_slave_inst|rreg[4]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.328      ;
; 0.219 ; spi_slave:spi_slave_inst|rreg[15]                                                                                                 ; spi_slave:spi_slave_inst|rreg[16]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.327      ;
; 0.219 ; spi_slave:spi_slave_inst|rreg[36]                                                                                                 ; spi_slave:spi_slave_inst|rreg[37]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.327      ;
; 0.219 ; spi_slave:spi_slave_inst|rreg[20]                                                                                                 ; spi_slave:spi_slave_inst|rreg[21]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.328      ;
; 0.220 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[18]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 1.079      ; 0.883      ;
; 0.222 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.183      ; 0.509      ;
; 0.235 ; spi_slave:spi_slave_inst|rreg[5]                                                                                                  ; spi_slave:spi_slave_inst|rreg[6]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.064      ; 0.383      ;
; 0.237 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[44]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 0.919      ; 0.740      ;
; 0.238 ; spi_slave:spi_slave_inst|rdata[9]                                                                                                 ; rxfreq[9]~_Duplicate_1                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.793      ; 0.408      ;
; 0.239 ; spi_slave:spi_slave_inst|rdata[0]                                                                                                 ; rxfreq[0]~_Duplicate_1                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.793      ; 0.409      ;
; 0.247 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[45]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 0.919      ; 0.750      ;
; 0.249 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.154      ; 0.507      ;
; 0.251 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[46]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 1.137      ; 0.972      ;
; 0.251 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                            ; spi_slave:spi_slave_inst|treg[47]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 0.761      ; 0.596      ;
; 0.258 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[33]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 1.137      ; 0.979      ;
; 0.259 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[19]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 1.137      ; 0.980      ;
; 0.259 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[47]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 1.137      ; 0.980      ;
; 0.260 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[0]                                                                                                  ; spi_sck      ; spi_sck     ; -0.500       ; 1.137      ; 0.981      ;
; 0.261 ; spi_slave:spi_slave_inst|treg[14]                                                                                                 ; spi_slave:spi_slave_inst|treg[15]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.373      ;
; 0.261 ; spi_slave:spi_slave_inst|treg[35]                                                                                                 ; spi_slave:spi_slave_inst|treg[36]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.373      ;
; 0.261 ; spi_slave:spi_slave_inst|treg[9]                                                                                                  ; spi_slave:spi_slave_inst|treg[10]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.027      ; 0.372      ;
; 0.262 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.371      ;
; 0.264 ; spi_slave:spi_slave_inst|treg[16]                                                                                                 ; spi_slave:spi_slave_inst|treg[17]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.376      ;
; 0.264 ; spi_slave:spi_slave_inst|treg[3]                                                                                                  ; spi_slave:spi_slave_inst|treg[4]                                                                                                  ; spi_sck      ; spi_sck     ; 0.000        ; 0.027      ; 0.375      ;
; 0.271 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.149      ; 0.524      ;
; 0.273 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.382      ;
; 0.277 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0    ; spi_sck      ; spi_sck     ; 0.000        ; 0.153      ; 0.534      ;
; 0.277 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1] ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.387      ;
; 0.278 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0] ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.388      ;
; 0.279 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0   ; spi_sck      ; spi_sck     ; 0.000        ; 0.149      ; 0.532      ;
; 0.279 ; spi_slave:spi_slave_inst|treg[18]                                                                                                 ; spi_slave:spi_slave_inst|treg[19]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.118      ; 0.481      ;
; 0.282 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4] ; spi_sck      ; spi_sck     ; 0.000        ; 0.016      ; 0.382      ;
; 0.284 ; spi_slave:spi_slave_inst|rreg[21]                                                                                                 ; spi_slave:spi_slave_inst|rreg[22]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.393      ;
; 0.286 ; spi_slave:spi_slave_inst|rreg[19]                                                                                                 ; spi_slave:spi_slave_inst|rreg[20]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.395      ;
; 0.290 ; spi_slave:spi_slave_inst|rreg[31]                                                                                                 ; spi_slave:spi_slave_inst|rreg[32]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.398      ;
; 0.290 ; spi_slave:spi_slave_inst|rreg[35]                                                                                                 ; spi_slave:spi_slave_inst|rreg[36]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.398      ;
; 0.291 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                      ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.023      ; 0.398      ;
; 0.291 ; spi_slave:spi_slave_inst|rreg[33]                                                                                                 ; spi_slave:spi_slave_inst|rreg[34]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.399      ;
; 0.291 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                      ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.400      ;
; 0.291 ; spi_slave:spi_slave_inst|rreg[18]                                                                                                 ; spi_slave:spi_slave_inst|rreg[19]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.400      ;
; 0.293 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[3]                                                  ; spivalid~reg0                                                                                                                     ; spi_sck      ; spi_sck     ; -0.500       ; 0.835      ; 0.712      ;
; 0.302 ; spi_slave:spi_slave_inst|treg[20]                                                                                                 ; spi_slave:spi_slave_inst|treg[21]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.414      ;
; 0.302 ; spi_slave:spi_slave_inst|treg[23]                                                                                                 ; spi_slave:spi_slave_inst|treg[24]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.414      ;
; 0.302 ; spi_slave:spi_slave_inst|treg[26]                                                                                                 ; spi_slave:spi_slave_inst|treg[27]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.414      ;
; 0.302 ; spi_slave:spi_slave_inst|treg[30]                                                                                                 ; spi_slave:spi_slave_inst|treg[31]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.414      ;
; 0.303 ; spi_slave:spi_slave_inst|nb[0]                                                                                                    ; spi_slave:spi_slave_inst|treg[34]                                                                                                 ; spi_sck      ; spi_sck     ; -0.500       ; 1.137      ; 1.024      ;
; 0.303 ; spi_slave:spi_slave_inst|treg[27]                                                                                                 ; spi_slave:spi_slave_inst|treg[28]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.415      ;
; 0.303 ; spi_slave:spi_slave_inst|treg[28]                                                                                                 ; spi_slave:spi_slave_inst|treg[29]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.415      ;
; 0.303 ; spi_slave:spi_slave_inst|treg[29]                                                                                                 ; spi_slave:spi_slave_inst|treg[30]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.415      ;
; 0.304 ; spi_slave:spi_slave_inst|treg[22]                                                                                                 ; spi_slave:spi_slave_inst|treg[23]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.416      ;
; 0.304 ; spi_slave:spi_slave_inst|treg[25]                                                                                                 ; spi_slave:spi_slave_inst|treg[26]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.416      ;
; 0.305 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                         ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.414      ;
; 0.305 ; spi_slave:spi_slave_inst|done                                                                                                     ; att[1]                                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.843      ; 0.732      ;
; 0.305 ; spi_slave:spi_slave_inst|treg[46]                                                                                                 ; spi_slave:spi_slave_inst|treg[47]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.029      ; 0.418      ;
; 0.305 ; spi_slave:spi_slave_inst|treg[24]                                                                                                 ; spi_slave:spi_slave_inst|treg[25]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.417      ;
; 0.306 ; spi_slave:spi_slave_inst|done                                                                                                     ; att[0]                                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.843      ; 0.733      ;
; 0.306 ; spi_slave:spi_slave_inst|done                                                                                                     ; att[2]                                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.843      ; 0.733      ;
; 0.306 ; spi_slave:spi_slave_inst|done                                                                                                     ; att[4]                                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.843      ; 0.733      ;
; 0.306 ; spi_slave:spi_slave_inst|treg[21]                                                                                                 ; spi_slave:spi_slave_inst|treg[22]                                                                                                 ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.418      ;
; 0.307 ; spi_slave:spi_slave_inst|done                                                                                                     ; dither                                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.843      ; 0.734      ;
; 0.308 ; spi_slave:spi_slave_inst|rdata[22]                                                                                                ; rxfreq[22]~_Duplicate_1                                                                                                           ; spi_sck      ; spi_sck     ; -0.500       ; 1.070      ; 0.755      ;
; 0.308 ; spi_slave:spi_slave_inst|rdata[25]                                                                                                ; rxfreq[25]~_Duplicate_1                                                                                                           ; spi_sck      ; spi_sck     ; -0.500       ; 1.070      ; 0.755      ;
; 0.309 ; spi_slave:spi_slave_inst|done                                                                                                     ; att[3]                                                                                                                            ; spi_sck      ; spi_sck     ; -0.500       ; 0.843      ; 0.736      ;
; 0.310 ; spi_slave:spi_slave_inst|done                                                                                                     ; randomize                                                                                                                         ; spi_sck      ; spi_sck     ; -0.500       ; 0.843      ; 0.737      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[0]                                                                                                  ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.205     ; 2.038      ;
; -1.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[1]                                                                                                  ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.205     ; 2.038      ;
; -1.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[2]                                                                                                  ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.205     ; 2.038      ;
; -1.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[3]                                                                                                  ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.205     ; 2.038      ;
; -1.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[5]                                                                                                  ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.205     ; 2.038      ;
; -1.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[6]                                                                                                  ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.205     ; 2.038      ;
; -1.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|nb[4]                                                                                                  ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.205     ; 2.038      ;
; -1.189 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.123     ; 2.043      ;
; -1.189 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[27]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.123     ; 2.043      ;
; -1.189 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[26]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.123     ; 2.043      ;
; -1.189 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[25]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.123     ; 2.043      ;
; -1.189 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[22]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.123     ; 2.043      ;
; -1.189 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[20]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.123     ; 2.043      ;
; -1.177 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.105      ; 2.227      ;
; -1.177 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.105      ; 2.227      ;
; -1.177 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.105      ; 2.227      ;
; -1.177 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.105      ; 2.227      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[32]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[16]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[31]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[30]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[29]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[28]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.158 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[24]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.044      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[34]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[35]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[37]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[8]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[7]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[23]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[21]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.091     ; 2.043      ;
; -1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.105      ; 2.245      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[36]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[17]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[15]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[14]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[13]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[12]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[11]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.132 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[10]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.074     ; 2.035      ;
; -1.128 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 2.225      ;
; -1.128 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 2.225      ;
; -1.128 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 2.225      ;
; -1.128 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 2.225      ;
; -1.121 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.160      ; 2.226      ;
; -1.121 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.160      ; 2.226      ;
; -1.121 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.160      ; 2.226      ;
; -1.121 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.160      ; 2.226      ;
; -1.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.151      ; 2.214      ;
; -1.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.151      ; 2.214      ;
; -1.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.151      ; 2.214      ;
; -1.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.151      ; 2.214      ;
; -1.116 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.147      ; 2.208      ;
; -1.116 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.147      ; 2.208      ;
; -1.116 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.147      ; 2.208      ;
; -1.116 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.147      ; 2.208      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.166      ; 2.210      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.166      ; 2.210      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.166      ; 2.210      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.166      ; 2.210      ;
; -1.096 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.180      ; 2.221      ;
; -1.096 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.180      ; 2.221      ;
; -1.096 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.180      ; 2.221      ;
; -1.096 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.180      ; 2.221      ;
; -1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 2.243      ;
; -1.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.160      ; 2.244      ;
; -1.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a8~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.151      ; 2.232      ;
; -1.080 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.147      ; 2.226      ;
; -1.070 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.195      ; 2.210      ;
; -1.070 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.195      ; 2.210      ;
; -1.070 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.195      ; 2.210      ;
; -1.070 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.195      ; 2.210      ;
; -1.063 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.166      ; 2.228      ;
; -1.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a44~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.180      ; 2.239      ;
; -1.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.204      ; 2.209      ;
; -1.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.204      ; 2.209      ;
; -1.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.204      ; 2.209      ;
; -1.060 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.204      ; 2.209      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.210      ; 2.206      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.210      ; 2.206      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.210      ; 2.206      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.210      ; 2.206      ;
; -1.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.212      ; 2.206      ;
; -1.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.212      ; 2.206      ;
; -1.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.212      ; 2.206      ;
; -1.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.212      ; 2.206      ;
; -1.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.221      ; 2.208      ;
; -1.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.221      ; 2.208      ;
; -1.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.221      ; 2.208      ;
; -1.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.221      ; 2.208      ;
; -1.034 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.195      ; 2.228      ;
; -1.028 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[33]                                                                                              ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.040      ; 2.045      ;
; -1.024 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.204      ; 2.227      ;
; -1.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.210      ; 2.224      ;
; -1.013 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.212      ; 2.224      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.018      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.018      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.018      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.018      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.046     ; 2.016      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.045     ; 2.017      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                               ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.709 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.345      ; 2.031      ;
; -0.709 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.345      ; 2.031      ;
; -0.709 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.345      ; 2.031      ;
; -0.709 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.345      ; 2.031      ;
; -0.709 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.345      ; 2.031      ;
; -0.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.036      ;
; -0.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.036      ;
; -0.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.036      ;
; -0.695 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.359      ; 2.031      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.366      ; 2.036      ;
; -0.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.372      ; 2.036      ;
; -0.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.372      ; 2.036      ;
; -0.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.372      ; 2.036      ;
; -0.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.372      ; 2.036      ;
; -0.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.372      ; 2.036      ;
; -0.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.372      ; 2.036      ;
; -0.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 2.036      ;
; -0.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 2.036      ;
; -0.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 2.036      ;
; -0.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 2.036      ;
; -0.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 2.036      ;
; -0.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 2.036      ;
; -0.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.375      ; 2.036      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.392      ; 2.036      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.392      ; 2.036      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.392      ; 2.036      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.392      ; 2.036      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.392      ; 2.036      ;
; -0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 2.036      ;
; -0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 2.036      ;
; -0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 2.036      ;
; -0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 2.036      ;
; -0.658 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.401      ; 2.036      ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.525      ; 1.829      ;
; 1.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.525      ; 1.829      ;
; 1.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity7         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.525      ; 1.829      ;
; 1.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a0      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.525      ; 1.829      ;
; 1.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.525      ; 1.829      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity8a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.515      ; 1.829      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.515      ; 1.829      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.515      ; 1.829      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.515      ; 1.829      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.515      ; 1.829      ;
; 1.218 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.829      ;
; 1.218 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.829      ;
; 1.218 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.829      ;
; 1.218 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.829      ;
; 1.218 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.829      ;
; 1.218 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.829      ;
; 1.218 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.829      ;
; 1.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a3      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.495      ; 1.829      ;
; 1.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a4      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.495      ; 1.829      ;
; 1.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a5      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.495      ; 1.829      ;
; 1.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a1      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.495      ; 1.829      ;
; 1.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.495      ; 1.829      ;
; 1.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.495      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a6      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a7      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a8      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a9      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a10     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a11     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.488      ; 1.829      ;
; 1.229 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.481      ; 1.824      ;
; 1.236 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter6a2      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.829      ;
; 1.236 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.829      ;
; 1.236 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.829      ;
; 1.242 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.467      ; 1.823      ;
; 1.242 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.467      ; 1.823      ;
; 1.242 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.467      ; 1.823      ;
; 1.242 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.467      ; 1.823      ;
; 1.242 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.467      ; 1.823      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                                                                   ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[0]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.992      ; 1.820      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[19]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.992      ; 1.820      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[20]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[21]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[22]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[23]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[24]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[25]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[26]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[27]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[28]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[29]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[30]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[31]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.983      ; 1.811      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[33]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.992      ; 1.820      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[34]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.992      ; 1.820      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[46]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.992      ; 1.820      ;
; 1.214 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[47]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.992      ; 1.820      ;
; 1.272 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[18]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.934      ; 1.820      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[1]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[2]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[3]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[4]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[5]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[6]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[7]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[8]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[9]                                                                                                   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[10]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.292 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[11]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.817      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[12]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[13]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[14]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[15]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[16]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[17]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[32]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[35]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[36]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[37]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[38]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[39]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[40]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[41]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[42]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[43]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.864      ; 1.821      ;
; 1.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[44]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.774      ; 1.831      ;
; 1.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|treg[45]                                                                                                  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.774      ; 1.831      ;
; 1.452 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[11]                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.244      ; 1.810      ;
; 1.452 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[10]                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.244      ; 1.810      ;
; 1.466 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[8]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.230      ; 1.810      ;
; 1.466 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[9]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.230      ; 1.810      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[15]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[16]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[27]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[28]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[29]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[30]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[31]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[32]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[33]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[34]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[35]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[36]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.229      ; 1.810      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.229      ; 1.810      ;
; 1.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[37]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.256      ; 1.837      ;
; 1.479 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.223      ; 1.816      ;
; 1.479 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.223      ; 1.816      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.215      ; 1.810      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.215      ; 1.810      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.215      ; 1.810      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.215      ; 1.810      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.215      ; 1.810      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.215      ; 1.810      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.215      ; 1.810      ;
; 1.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.228      ; 1.824      ;
; 1.485 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.238      ; 1.837      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[9]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.224      ; 1.829      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[0]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.224      ; 1.829      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[19]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.224      ; 1.829      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rdata[18]                                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.224      ; 1.829      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.221      ; 1.837      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.221      ; 1.837      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.221      ; 1.837      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.221      ; 1.837      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.221      ; 1.837      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[8]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[9]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[10]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[11]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[12]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[13]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[14]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[17]                                                                                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.211      ; 1.830      ;
; 1.512 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[3]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.838      ;
; 1.512 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_inst|rreg[4]                                                                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.838      ;
; 1.522 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[4]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.179      ; 1.815      ;
; 1.522 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[5]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.179      ; 1.815      ;
; 1.522 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|rdptr_g[7]                                                   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.179      ; 1.815      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.046      ; 1.813      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.812      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
; 1.683 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.047      ; 1.814      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ad9866_clk ; Rise       ; ad9866_clk                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[16]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[17]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[18]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[19]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[20]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[21]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[7]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_goodlvl                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_nearclip                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[0]   ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                             ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Fall       ; att[0]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Fall       ; att[1]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Fall       ; att[2]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Fall       ; att[3]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Fall       ; att[4]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Fall       ; dither                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Fall       ; randomize                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a1                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a10                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a11                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a3                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a4                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a5                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a6                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a7                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a8                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|counter3a9                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|parity4                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity5a[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a0~portb_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a12~portb_address_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a16~portb_address_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|altsyncram_hl31:fifo_ram|ram_block9a20~portb_address_reg0    ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; -0.258 ; -0.074       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; 1.324 ; 2.115 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; 0.792 ; 1.569 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; 0.482 ; 1.206 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; 0.712 ; 1.461 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; 0.460 ; 1.184 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; 1.029 ; 1.815 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; 0.817 ; 1.577 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; 0.854 ; 1.668 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; 1.035 ; 1.829 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; 0.774 ; 1.596 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; 0.811 ; 1.578 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; 1.324 ; 2.115 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; 1.007 ; 1.808 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; 1.348 ; 2.206 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; 2.075 ; 2.812 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 2.075 ; 2.812 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; 0.858 ; 1.656 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; 1.473 ; 2.407 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 1.473 ; 2.407 ; Fall       ; spi_sck         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; -0.251 ; -0.963 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; -0.552 ; -1.322 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; -0.273 ; -0.986 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; -0.492 ; -1.228 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; -0.251 ; -0.963 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; -0.807 ; -1.578 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; -0.595 ; -1.342 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; -0.613 ; -1.411 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; -0.815 ; -1.593 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; -0.530 ; -1.336 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; -0.581 ; -1.341 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; -1.103 ; -1.885 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; -0.775 ; -1.560 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; -1.125 ; -1.970 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; -0.632 ; -1.357 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -0.632 ; -1.357 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; -0.588 ; -1.354 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; -0.230 ; -1.005 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -0.230 ; -1.005 ; Fall       ; spi_sck         ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 6.267 ; 6.711 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 4.205 ; 4.333 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 4.496 ; 4.677 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 4.445 ; 4.592 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 6.267 ; 6.711 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 4.459 ; 4.622 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 4.676 ; 4.839 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 3.286 ; 4.045 ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 3.286 ; 4.045 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 3.286 ; 4.045 ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 3.286 ; 4.045 ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 3.720 ; 3.812 ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 3.604 ; 3.673 ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 3.915 ; 4.110 ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 4.006 ; 4.200 ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 4.294 ; 4.484 ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 5.990 ; 5.537 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 4.945 ; 5.084 ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 5.032 ; 5.173 ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 6.630 ; 6.961 ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 4.750 ; 4.817 ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 4.863 ; 4.938 ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 5.185 ; 5.191 ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 6.630 ; 6.961 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 4.995 ; 5.092 ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 5.115 ; 5.177 ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 6.047 ; 6.426 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 4.964 ; 5.172 ; Fall       ; spi_sck         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 4.091 ; 4.215 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 4.091 ; 4.215 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 4.370 ; 4.545 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 4.321 ; 4.463 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 6.142 ; 6.580 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 4.336 ; 4.492 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 4.544 ; 4.700 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 3.216 ; 3.967 ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 3.216 ; 3.967 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 3.216 ; 3.967 ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 3.216 ; 3.967 ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 3.630 ; 3.717 ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 3.519 ; 3.582 ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 3.816 ; 4.003 ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 3.904 ; 4.090 ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 4.180 ; 4.363 ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 5.890 ; 5.443 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 4.822 ; 4.953 ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 4.908 ; 5.041 ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 4.547 ; 4.619 ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 4.547 ; 4.619 ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 4.556 ; 4.632 ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 4.782 ; 4.861 ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 6.324 ; 6.709 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 4.782 ; 4.878 ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 4.847 ; 4.915 ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 5.951 ; 6.327 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 4.840 ; 5.040 ; Fall       ; spi_sck         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 4.789 ; 4.413 ; 5.548 ; 5.172 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 4.608 ; 4.247 ; 5.359 ; 4.998 ;
+------------+-------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                               ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; -0.717         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[11]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[11] ;                ;              ;                  ; -0.306       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[11] ;                ;              ;                  ; -0.411       ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                              ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                     ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                     ;
; Included in Design MTBF ; Yes                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                            ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                               ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                        ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                        ; -0.711         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                           ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                        ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                               ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                            ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                 ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[10]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                           ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[10] ;                ;              ;                  ; -0.298       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[10] ;                ;              ;                  ; -0.413       ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.698         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[6]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[6] ;                ;              ;                  ; -0.362       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[6] ;                ;              ;                  ; -0.336       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.624         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[8]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[8] ;                ;              ;                  ; -0.366       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[8] ;                ;              ;                  ; -0.258       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.546         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[7]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[7] ;                ;              ;                  ; -0.380       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[7] ;                ;              ;                  ; -0.166       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.465         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[5]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[5] ;                ;              ;                  ; -0.381       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[5] ;                ;              ;                  ; -0.084       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.194          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[9]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[9] ;                ;              ;                  ; 0.295        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[9] ;                ;              ;                  ; -0.101       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.242          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[4]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[4] ;                ;              ;                  ; 0.499        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[4] ;                ;              ;                  ; -0.257       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.501          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[3]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[3] ;                ;              ;                  ; 0.607        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[3] ;                ;              ;                  ; -0.106       ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.592          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[0]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[0] ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[0] ;                ;              ;                  ; 0.049        ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.644          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[2]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[2] ;                ;              ;                  ; 0.608        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[2] ;                ;              ;                  ; 0.036        ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                             ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                                          ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                    ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                               ;
+-------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.759          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|delayed_wrptr_g[1]                                          ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe11a[1] ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_rph1:auto_generated|alt_synch_pipe_sld:rs_dgwp|dffpipe_re9:dffpipe10|dffe12a[1] ;                ;              ;                  ; 0.216        ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.444    ; 0.168 ; -3.616   ; 1.190   ; -4.000              ;
;  ad9866_clk      ; -13.444    ; 0.168 ; -2.319   ; 1.190   ; -4.000              ;
;  clk_10mhz       ; -3.436     ; 0.187 ; -3.395   ; 1.683   ; -3.000              ;
;  spi_sck         ; -4.405     ; 0.194 ; -3.616   ; 1.214   ; -4.000              ;
; Design-wide TNS  ; -16670.531 ; 0.0   ; -960.693 ; 0.0     ; -9872.814           ;
;  ad9866_clk      ; -15808.754 ; 0.000 ; -89.674  ; 0.000   ; -9013.366           ;
;  clk_10mhz       ; -189.040   ; 0.000 ; -98.438  ; 0.000   ; -118.986            ;
;  spi_sck         ; -672.737   ; 0.000 ; -772.581 ; 0.000   ; -740.462            ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; 2.791 ; 3.050 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; 1.458 ; 1.716 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; 0.840 ; 1.206 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; 1.417 ; 1.676 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; 0.762 ; 1.184 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; 2.168 ; 2.376 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; 1.575 ; 1.858 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; 1.697 ; 1.915 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; 2.193 ; 2.461 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; 1.376 ; 1.687 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; 1.628 ; 1.911 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; 2.791 ; 3.050 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; 1.963 ; 2.270 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; 2.960 ; 3.317 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; 4.370 ; 4.839 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 4.370 ; 4.839 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; 1.625 ; 1.909 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; 4.698 ; 4.680 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; 4.698 ; 4.680 ; Fall       ; spi_sck         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ad9866_adio[*]   ; ad9866_clk ; -0.059 ; -0.270 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[0]  ; ad9866_clk ; -0.552 ; -0.769 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[1]  ; ad9866_clk ; -0.149 ; -0.359 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[2]  ; ad9866_clk ; -0.492 ; -0.810 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[3]  ; ad9866_clk ; -0.059 ; -0.270 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[4]  ; ad9866_clk ; -0.807 ; -1.457 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[5]  ; ad9866_clk ; -0.595 ; -0.977 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[6]  ; ad9866_clk ; -0.613 ; -0.903 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[7]  ; ad9866_clk ; -0.815 ; -1.512 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[8]  ; ad9866_clk ; -0.530 ; -0.679 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[9]  ; ad9866_clk ; -0.581 ; -0.990 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[10] ; ad9866_clk ; -1.103 ; -1.885 ; Rise       ; ad9866_clk      ;
;  ad9866_adio[11] ; ad9866_clk ; -0.775 ; -1.276 ; Rise       ; ad9866_clk      ;
; ad9866_sdo       ; clk_10mhz  ; -1.125 ; -1.970 ; Rise       ; clk_10mhz       ;
; spi_ce[*]        ; spi_sck    ; -0.632 ; -0.881 ; Rise       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -0.632 ; -0.881 ; Rise       ; spi_sck         ;
; spi_mosi         ; spi_sck    ; -0.588 ; -0.843 ; Rise       ; spi_sck         ;
; spi_ce[*]        ; spi_sck    ; -0.230 ; -1.005 ; Fall       ; spi_sck         ;
;  spi_ce[0]       ; spi_sck    ; -0.230 ; -1.005 ; Fall       ; spi_sck         ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 12.805 ; 12.788 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 9.322  ; 9.135  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 10.005 ; 9.786  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 9.907  ; 9.593  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 12.805 ; 12.788 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 9.978  ; 9.681  ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 10.428 ; 10.103 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.703  ; 6.995  ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.703  ; 6.995  ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 6.703  ; 6.995  ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 6.703  ; 6.995  ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 8.089  ; 7.781  ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 7.768  ; 7.532  ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 8.434  ; 8.278  ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 8.652  ; 8.446  ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 9.462  ; 9.034  ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 10.965 ; 11.031 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 9.559  ; 9.167  ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 9.572  ; 9.263  ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 12.026 ; 11.959 ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 9.022  ; 8.787  ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 9.224  ; 8.945  ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 9.928  ; 9.768  ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 12.026 ; 11.959 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 9.645  ; 9.305  ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 9.818  ; 9.454  ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 10.633 ; 10.755 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 9.532  ; 9.226  ; Fall       ; spi_sck         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ad9866_pga[*]  ; ad9866_clk ; 4.091 ; 4.215 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[0] ; ad9866_clk ; 4.091 ; 4.215 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[1] ; ad9866_clk ; 4.370 ; 4.545 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[2] ; ad9866_clk ; 4.321 ; 4.463 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[3] ; ad9866_clk ; 6.142 ; 6.580 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[4] ; ad9866_clk ; 4.336 ; 4.492 ; Rise       ; ad9866_clk      ;
;  ad9866_pga[5] ; ad9866_clk ; 4.544 ; 4.700 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 3.216 ; 3.967 ; Rise       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 3.216 ; 3.967 ; Rise       ; ad9866_clk      ;
; ad9866_rxclk   ; ad9866_clk ; 3.216 ; 3.967 ; Fall       ; ad9866_clk      ;
; ad9866_txclk   ; ad9866_clk ; 3.216 ; 3.967 ; Fall       ; ad9866_clk      ;
; DEBUG_LED1     ; clk_10mhz  ; 3.630 ; 3.717 ; Rise       ; clk_10mhz       ;
; DEBUG_LED2     ; clk_10mhz  ; 3.519 ; 3.582 ; Rise       ; clk_10mhz       ;
; ad9866_rst_n   ; clk_10mhz  ; 3.816 ; 4.003 ; Rise       ; clk_10mhz       ;
; ad9866_sclk    ; clk_10mhz  ; 3.904 ; 4.090 ; Rise       ; clk_10mhz       ;
; ad9866_sdio    ; clk_10mhz  ; 4.180 ; 4.363 ; Rise       ; clk_10mhz       ;
; ad9866_sen_n   ; clk_10mhz  ; 5.890 ; 5.443 ; Rise       ; clk_10mhz       ;
; DEBUG_LED3     ; spi_sck    ; 4.822 ; 4.953 ; Fall       ; spi_sck         ;
; DEBUG_LED4     ; spi_sck    ; 4.908 ; 5.041 ; Fall       ; spi_sck         ;
; ad9866_pga[*]  ; spi_sck    ; 4.547 ; 4.619 ; Fall       ; spi_sck         ;
;  ad9866_pga[0] ; spi_sck    ; 4.547 ; 4.619 ; Fall       ; spi_sck         ;
;  ad9866_pga[1] ; spi_sck    ; 4.556 ; 4.632 ; Fall       ; spi_sck         ;
;  ad9866_pga[2] ; spi_sck    ; 4.782 ; 4.861 ; Fall       ; spi_sck         ;
;  ad9866_pga[3] ; spi_sck    ; 6.324 ; 6.709 ; Fall       ; spi_sck         ;
;  ad9866_pga[4] ; spi_sck    ; 4.782 ; 4.878 ; Fall       ; spi_sck         ;
;  ad9866_pga[5] ; spi_sck    ; 4.847 ; 4.915 ; Fall       ; spi_sck         ;
; spi_miso       ; spi_sck    ; 5.951 ; 6.327 ; Fall       ; spi_sck         ;
; spivalid       ; spi_sck    ; 4.840 ; 5.040 ; Fall       ; spi_sck         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 7.651 ; 7.267 ; 7.823 ; 7.439 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; spi_ce[0]  ; spi_miso    ; 4.608 ; 4.247 ; 5.359 ; 4.998 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; controlio       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spivalid        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; controlio       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; spivalid        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; controlio       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; spivalid        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ad9866_clk ; ad9866_clk ; 137760   ; 0        ; 0        ; 0        ;
; clk_10mhz  ; ad9866_clk ; 12       ; 0        ; 0        ; 0        ;
; spi_sck    ; ad9866_clk ; 0        ; 31038654 ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 1747     ; 0        ; 0        ; 0        ;
; ad9866_clk ; spi_sck    ; 12       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 0        ; 0        ; 8        ; 0        ;
; spi_sck    ; spi_sck    ; 1588     ; 88       ; 583      ; 47       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ad9866_clk ; ad9866_clk ; 137760   ; 0        ; 0        ; 0        ;
; clk_10mhz  ; ad9866_clk ; 12       ; 0        ; 0        ; 0        ;
; spi_sck    ; ad9866_clk ; 0        ; 31038654 ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 1747     ; 0        ; 0        ; 0        ;
; ad9866_clk ; spi_sck    ; 12       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 0        ; 0        ; 8        ; 0        ;
; spi_sck    ; spi_sck    ; 1588     ; 88       ; 583      ; 47       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 40       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 197      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 40       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 197      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 151   ; 151  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 14 18:44:01 2016
Info: Command: quartus_sta RadioBerry -c radioberry
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_rph1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe10|dffe11a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.444
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.444    -15808.754 ad9866_clk 
    Info (332119):    -4.405      -672.737 spi_sck 
    Info (332119):    -3.436      -189.040 clk_10mhz 
Info (332146): Worst-case hold slack is 0.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.412         0.000 ad9866_clk 
    Info (332119):     0.455         0.000 clk_10mhz 
    Info (332119):     0.485         0.000 spi_sck 
Info (332146): Worst-case recovery slack is -3.616
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.616      -772.581 spi_sck 
    Info (332119):    -3.395       -98.438 clk_10mhz 
    Info (332119):    -2.319       -89.674 ad9866_clk 
Info (332146): Worst-case removal slack is 2.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.309         0.000 ad9866_clk 
    Info (332119):     2.857         0.000 spi_sck 
    Info (332119):     3.673         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000     -9007.857 ad9866_clk 
    Info (332119):    -4.000      -739.538 spi_sck 
    Info (332119):    -3.000      -118.986 clk_10mhz 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.063    -14415.744 ad9866_clk 
    Info (332119):    -4.009      -622.918 spi_sck 
    Info (332119):    -3.077      -166.859 clk_10mhz 
Info (332146): Worst-case hold slack is 0.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.365         0.000 ad9866_clk 
    Info (332119):     0.403         0.000 clk_10mhz 
    Info (332119):     0.430         0.000 spi_sck 
Info (332146): Worst-case recovery slack is -3.256
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.256      -664.772 spi_sck 
    Info (332119):    -3.026       -87.729 clk_10mhz 
    Info (332119):    -1.865       -72.239 ad9866_clk 
Info (332146): Worst-case removal slack is 1.879
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.879         0.000 ad9866_clk 
    Info (332119):     2.403         0.000 spi_sck 
    Info (332119):     3.305         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000     -9013.366 ad9866_clk 
    Info (332119):    -4.000      -740.462 spi_sck 
    Info (332119):    -3.000      -118.986 clk_10mhz 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.253
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.253     -4314.195 ad9866_clk 
    Info (332119):    -1.621      -169.680 spi_sck 
    Info (332119):    -0.879       -36.925 clk_10mhz 
Info (332146): Worst-case hold slack is 0.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.168         0.000 ad9866_clk 
    Info (332119):     0.187         0.000 clk_10mhz 
    Info (332119):     0.194         0.000 spi_sck 
Info (332146): Worst-case recovery slack is -1.266
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.266      -241.587 spi_sck 
    Info (332119):    -1.076       -31.187 clk_10mhz 
    Info (332119):    -0.709       -27.425 ad9866_clk 
Info (332146): Worst-case removal slack is 1.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.190         0.000 ad9866_clk 
    Info (332119):     1.214         0.000 spi_sck 
    Info (332119):     1.683         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -6787.255 ad9866_clk 
    Info (332119):    -3.000      -472.756 spi_sck 
    Info (332119):    -3.000      -103.049 clk_10mhz 
Info (332114): Report Metastability: Found 12 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 606 megabytes
    Info: Processing ended: Mon Mar 14 18:44:11 2016
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:14


