- [参见](https://www.cnblogs.com/sea-wind/p/4680480.html#:~:text=%E6%97%B6%E5%BA%8F%E6%94%B6%E6%95%9B%E7%9A%84%E7%9B%AE%E7%9A%84%E6%98%AF,FPGA%E8%BE%93%E5%87%BA%E4%BF%A1%E5%8F%B7%E7%9A%84%E8%A6%81%E6%B1%82%E3%80%82)
- 补充：[[源同步和系统同步]]
- # 时序的基本概念
	- FPGA期间的需求取决于系统和上下游(upstream and downstream)设备。
	- 对于一个FPGA设计来说，同步时序电路的工作频率很重要
	- Timing constraints 包括：
		- 输入路径(input paths)
		- 寄存器-寄存器路径(register-to-register paths)
		- 输出路径(output paths)
		- 例外(Path specific exceptions)
	-