
PWM_Modular.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000172  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000011e  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000172  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000001a4  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000048  00000000  00000000  000001e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000752  00000000  00000000  0000022c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000699  00000000  00000000  0000097e  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000268  00000000  00000000  00001017  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000058  00000000  00000000  00001280  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000385  00000000  00000000  000012d8  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000029  00000000  00000000  0000165d  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000028  00000000  00000000  00001686  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 40 00 	call	0x80	; 0x80 <main>
  78:	0c 94 8d 00 	jmp	0x11a	; 0x11a <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <main>:
#include <avr/io.h>
#include "PWM.h"

int main(void)
{
   PWM_int();//initializing PWM
  80:	0e 94 46 00 	call	0x8c	; 0x8c <PWM_int>
  PWM0__Duty(40);//Duty cycle selection
  84:	88 e2       	ldi	r24, 0x28	; 40
  86:	0e 94 5a 00 	call	0xb4	; 0xb4 <PWM0__Duty>
  8a:	ff cf       	rjmp	.-2      	; 0x8a <main+0xa>

0000008c <PWM_int>:
#include <avr/io.h>

void PWM_int(void)
{
//pd6 as output	
DDRD|=(1<<PD6);
  8c:	8a b1       	in	r24, 0x0a	; 10
  8e:	80 64       	ori	r24, 0x40	; 64
  90:	8a b9       	out	0x0a, r24	; 10
//FAST PWM
TCCR0A|=(1<<WGM01)|(1<<WGM00);
  92:	84 b5       	in	r24, 0x24	; 36
  94:	83 60       	ori	r24, 0x03	; 3
  96:	84 bd       	out	0x24, r24	; 36
//NO INVERTING
TCCR0A|=(1<<COM0A1);
  98:	84 b5       	in	r24, 0x24	; 36
  9a:	80 68       	ori	r24, 0x80	; 128
  9c:	84 bd       	out	0x24, r24	; 36
TCCR0A&=~(1<<COM0A0);
  9e:	84 b5       	in	r24, 0x24	; 36
  a0:	8f 7b       	andi	r24, 0xBF	; 191
  a2:	84 bd       	out	0x24, r24	; 36
//PRESCALAR 64
TCCR0B|=(1<<CS01)|(1<<CS00);
  a4:	85 b5       	in	r24, 0x25	; 37
  a6:	83 60       	ori	r24, 0x03	; 3
  a8:	85 bd       	out	0x25, r24	; 37
TCCR0B&=~(1<<CS02);
  aa:	85 b5       	in	r24, 0x25	; 37
  ac:	8b 7f       	andi	r24, 0xFB	; 251
  ae:	85 bd       	out	0x25, r24	; 37
//INITIALY OCROA=0
OCR0A=0;
  b0:	17 bc       	out	0x27, r1	; 39
  b2:	08 95       	ret

000000b4 <PWM0__Duty>:
}
void PWM0__Duty(uint8_t duty_percentage)
{
	if(duty_percentage>100)//LIMITING DUTY CYCLE TO 100
  b4:	85 36       	cpi	r24, 0x65	; 101
  b6:	08 f0       	brcs	.+2      	; 0xba <PWM0__Duty+0x6>
	{
	duty_percentage=100	;
  b8:	84 e6       	ldi	r24, 0x64	; 100
	}
	OCR0A=(uint8_t)((duty_percentage*256)/100);
  ba:	98 2f       	mov	r25, r24
  bc:	80 e0       	ldi	r24, 0x00	; 0
  be:	64 e6       	ldi	r22, 0x64	; 100
  c0:	70 e0       	ldi	r23, 0x00	; 0
  c2:	0e 94 65 00 	call	0xca	; 0xca <__divmodhi4>
  c6:	67 bd       	out	0x27, r22	; 39
  c8:	08 95       	ret

000000ca <__divmodhi4>:
  ca:	97 fb       	bst	r25, 7
  cc:	07 2e       	mov	r0, r23
  ce:	16 f4       	brtc	.+4      	; 0xd4 <__divmodhi4+0xa>
  d0:	00 94       	com	r0
  d2:	07 d0       	rcall	.+14     	; 0xe2 <__divmodhi4_neg1>
  d4:	77 fd       	sbrc	r23, 7
  d6:	09 d0       	rcall	.+18     	; 0xea <__divmodhi4_neg2>
  d8:	0e 94 79 00 	call	0xf2	; 0xf2 <__udivmodhi4>
  dc:	07 fc       	sbrc	r0, 7
  de:	05 d0       	rcall	.+10     	; 0xea <__divmodhi4_neg2>
  e0:	3e f4       	brtc	.+14     	; 0xf0 <__divmodhi4_exit>

000000e2 <__divmodhi4_neg1>:
  e2:	90 95       	com	r25
  e4:	81 95       	neg	r24
  e6:	9f 4f       	sbci	r25, 0xFF	; 255
  e8:	08 95       	ret

000000ea <__divmodhi4_neg2>:
  ea:	70 95       	com	r23
  ec:	61 95       	neg	r22
  ee:	7f 4f       	sbci	r23, 0xFF	; 255

000000f0 <__divmodhi4_exit>:
  f0:	08 95       	ret

000000f2 <__udivmodhi4>:
  f2:	aa 1b       	sub	r26, r26
  f4:	bb 1b       	sub	r27, r27
  f6:	51 e1       	ldi	r21, 0x11	; 17
  f8:	07 c0       	rjmp	.+14     	; 0x108 <__udivmodhi4_ep>

000000fa <__udivmodhi4_loop>:
  fa:	aa 1f       	adc	r26, r26
  fc:	bb 1f       	adc	r27, r27
  fe:	a6 17       	cp	r26, r22
 100:	b7 07       	cpc	r27, r23
 102:	10 f0       	brcs	.+4      	; 0x108 <__udivmodhi4_ep>
 104:	a6 1b       	sub	r26, r22
 106:	b7 0b       	sbc	r27, r23

00000108 <__udivmodhi4_ep>:
 108:	88 1f       	adc	r24, r24
 10a:	99 1f       	adc	r25, r25
 10c:	5a 95       	dec	r21
 10e:	a9 f7       	brne	.-22     	; 0xfa <__udivmodhi4_loop>
 110:	80 95       	com	r24
 112:	90 95       	com	r25
 114:	bc 01       	movw	r22, r24
 116:	cd 01       	movw	r24, r26
 118:	08 95       	ret

0000011a <_exit>:
 11a:	f8 94       	cli

0000011c <__stop_program>:
 11c:	ff cf       	rjmp	.-2      	; 0x11c <__stop_program>
