vhdl xil_defaultlib "AESL_sim_pkg.vhd"
sv xil_defaultlib "ip/xil_defaultlib/axi_modulus_ap_fadd_3_full_dsp_32.v"
sv xil_defaultlib "ip/xil_defaultlib/axi_modulus_ap_fsqrt_14_no_dsp_32.v"
sv xil_defaultlib "ip/xil_defaultlib/axi_modulus_ap_fmul_2_max_dsp_32.v"
sv work "glbl.v"
vhdl xil_defaultlib "axi_modulus.vhd"
vhdl xil_defaultlib "axi_modulus.autotb.vhd"
vhdl xil_defaultlib "AESL_axi_s_out_modulus_V.vhd"
vhdl xil_defaultlib "axi_modulus_fsqrt_32ns_32ns_32_16_no_dsp_1.vhd"
vhdl xil_defaultlib "axi_modulus_fmul_32ns_32ns_32_4_max_dsp_1.vhd"
vhdl xil_defaultlib "axi_modulus_regslice_both.vhd"
vhdl xil_defaultlib "AESL_axi_s_in_complex_data_V.vhd"
vhdl xil_defaultlib "axi_modulus_fadd_32ns_32ns_32_5_full_dsp_1.vhd"

