

================================================================
== Vitis HLS Report for 'cordiccart2pol'
================================================================
* Date:           Sun Oct 17 19:38:31 2021

* Version:        2021.1.1 (Build 3286242 on Wed Jul 28 13:09:46 MDT 2021)
* Project:        cordiccart2pol
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.238 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       79|       79|  0.790 us|  0.790 us|   80|   80|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_27_1  |       65|       65|         6|          4|          1|    16|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    3|       -|      -|    -|
|Expression       |        -|    -|       0|   3337|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|    -|     182|    296|    -|
|Memory           |        0|    -|      27|      8|    -|
|Multiplexer      |        -|    -|       -|    170|    -|
|Register         |        -|    -|    1043|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    3|    1252|   3811|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    1|       1|      7|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+
    |           Instance          |          Module          | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+
    |control_s_axi_U              |control_s_axi             |        0|   0|  182|  296|    0|
    |fpext_32ns_64_2_no_dsp_1_U1  |fpext_32ns_64_2_no_dsp_1  |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U2  |fpext_32ns_64_2_no_dsp_1  |        0|   0|    0|    0|    0|
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+
    |Total                        |                          |        0|   0|  182|  296|    0|
    +-----------------------------+--------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +----------------------------+-------------------------+-----------+
    |          Instance          |          Module         | Expression|
    +----------------------------+-------------------------+-----------+
    |mul_mul_14ns_17s_30_4_1_U3  |mul_mul_14ns_17s_30_4_1  |    i0 * i1|
    |mul_mul_14ns_17s_30_4_1_U4  |mul_mul_14ns_17s_30_4_1  |    i0 * i1|
    |mul_mul_17s_13ns_31_4_1_U5  |mul_mul_17s_13ns_31_4_1  |    i0 * i1|
    +----------------------------+-------------------------+-----------+

    * Memory: 
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+
    |    Memory   |   Module  | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+
    |Kvalues_V_U  |Kvalues_V  |        0|  14|   4|    0|    16|   14|     1|          224|
    |angles_V_U   |angles_V   |        0|  13|   4|    0|    16|   13|     1|          208|
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+
    |Total        |           |        0|  27|   8|    0|    32|   27|     2|          432|
    +-------------+-----------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+-----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+-----+------------+------------+
    |add_ln1002_fu_1360_p2       |         +|   0|  0|   24|          17|           6|
    |add_ln1007_fu_1404_p2       |         +|   0|  0|   39|          32|           6|
    |add_ln1011_fu_1459_p2       |         +|   0|  0|   39|          32|           6|
    |add_ln1017_1_fu_1590_p2     |         +|   0|  0|    8|           8|           8|
    |add_ln1017_fu_1538_p2       |         +|   0|  0|    8|           8|           8|
    |add_ln590_1_fu_566_p2       |         +|   0|  0|   12|          12|           5|
    |add_ln590_fu_392_p2         |         +|   0|  0|   12|          12|           5|
    |add_ln870_fu_871_p2         |         +|   0|  0|   13|           5|           1|
    |lsb_index_1_fu_1293_p2      |         +|   0|  0|   39|          32|           6|
    |lsb_index_fu_1105_p2        |         +|   0|  0|   39|          32|           6|
    |m_1_fu_1432_p2              |         +|   0|  0|   42|          35|          35|
    |m_5_fu_1499_p2              |         +|   0|  0|   71|          64|          64|
    |ret_V_3_fu_936_p2           |         +|   0|  0|   37|          30|          30|
    |ret_V_fu_921_p2             |         +|   0|  0|   37|          30|          30|
    |theta_i_V_1_fu_1001_p2      |         +|   0|  0|   24|          17|          17|
    |F2_1_fu_554_p2              |         -|   0|  0|   12|          11|          12|
    |F2_fu_380_p2                |         -|   0|  0|   12|          11|          12|
    |man_V_1_fu_367_p2           |         -|   0|  0|   61|           1|          54|
    |man_V_4_fu_541_p2           |         -|   0|  0|   61|           1|          54|
    |ret_V_1_fu_926_p2           |         -|   0|  0|   37|          30|          30|
    |ret_V_2_fu_931_p2           |         -|   0|  0|   37|          30|          30|
    |sub_ln1000_1_fu_1314_p2     |         -|   0|  0|   13|           4|           5|
    |sub_ln1000_fu_1214_p2       |         -|   0|  0|   14|           4|           6|
    |sub_ln1008_fu_1390_p2       |         -|   0|  0|   39|           5|          32|
    |sub_ln1012_fu_1474_p2       |         -|   0|  0|   39|           5|          32|
    |sub_ln1017_1_fu_1585_p2     |         -|   0|  0|    8|           3|           8|
    |sub_ln1017_fu_1533_p2       |         -|   0|  0|    8|           4|           8|
    |sub_ln590_1_fu_572_p2       |         -|   0|  0|   12|           4|          12|
    |sub_ln590_fu_398_p2         |         -|   0|  0|   12|           4|          12|
    |sub_ln997_1_fu_1191_p2      |         -|   0|  0|   39|           5|          32|
    |sub_ln997_fu_1099_p2        |         -|   0|  0|   39|           6|          32|
    |theta_i_V_2_fu_1007_p2      |         -|   0|  0|   24|          17|          17|
    |tmp_V_2_fu_1151_p2          |         -|   0|  0|   24|           1|          17|
    |tmp_V_fu_1052_p2            |         -|   0|  0|   37|           1|          30|
    |x_i_V_1_fu_805_p2           |         -|   0|  0|   24|           1|          17|
    |y_i_V_1_fu_811_p2           |         -|   0|  0|   24|           1|          17|
    |and_ln1002_1_fu_1273_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln1002_fu_1244_p2       |       and|   0|  0|   34|          34|          34|
    |and_ln590_1_fu_657_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln590_fu_483_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln591_1_fu_632_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln591_fu_458_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln594_1_fu_717_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_2_fu_669_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_3_fu_744_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_fu_495_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln612_1_fu_695_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln612_fu_521_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln999_fu_1354_p2        |       and|   0|  0|    2|           1|           1|
    |p_Result_13_fu_1329_p2      |       and|   0|  0|   17|          17|          17|
    |tobool34_i_i713_fu_1384_p2  |       and|   0|  0|    2|           1|           1|
    |ashr_ln595_1_fu_735_p2      |      ashr|   0|  0|  161|          54|          54|
    |ashr_ln595_fu_708_p2        |      ashr|   0|  0|  161|          54|          54|
    |icmp_ln1000_fu_1334_p2      |      icmp|   0|  0|   13|          17|           1|
    |icmp_ln1002_fu_1249_p2      |      icmp|   0|  0|   18|          34|           1|
    |icmp_ln1007_fu_1268_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_fu_1378_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1057_fu_865_p2       |      icmp|   0|  0|   10|           5|           6|
    |icmp_ln1547_fu_902_p2       |      icmp|   0|  0|   13|          17|           1|
    |icmp_ln580_1_fu_347_p2      |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln580_fu_311_p2        |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln590_1_fu_560_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln590_fu_386_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_1_fu_586_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_fu_412_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln594_1_fu_596_p2      |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln594_fu_422_p2        |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln612_1_fu_602_p2      |      icmp|   0|  0|   12|          12|           5|
    |icmp_ln612_fu_428_p2        |      icmp|   0|  0|   12|          12|           5|
    |icmp_ln988_1_fu_1137_p2     |      icmp|   0|  0|   13|          17|           1|
    |icmp_ln988_fu_1040_p2       |      icmp|   0|  0|   17|          31|           1|
    |icmp_ln999_1_fu_1308_p2     |      icmp|   0|  0|   17|          31|           1|
    |icmp_ln999_fu_1209_p2       |      icmp|   0|  0|   17|          31|           1|
    |lshr_ln1000_1_fu_1323_p2    |      lshr|   0|  0|   39|           2|          17|
    |lshr_ln1000_fu_1223_p2      |      lshr|   0|  0|  108|           2|          34|
    |lshr_ln1007_fu_1413_p2      |      lshr|   0|  0|  108|          34|          34|
    |lshr_ln1011_fu_1468_p2      |      lshr|   0|  0|  182|          64|          64|
    |a_1_fu_1372_p2              |        or|   0|  0|    2|           1|           1|
    |or_ln1002_1_fu_1238_p2      |        or|   0|  0|   34|          34|          34|
    |or_ln590_1_fu_683_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln590_fu_509_p2          |        or|   0|  0|    2|           1|           1|
    |or_ln591_1_fu_646_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln591_fu_472_p2          |        or|   0|  0|    2|           1|           1|
    |m_4_fu_1489_p3              |    select|   0|  0|   64|           1|          64|
    |m_fu_1418_p3                |    select|   0|  0|   34|           1|          34|
    |man_V_2_fu_373_p3           |    select|   0|  0|   54|           1|          54|
    |man_V_5_fu_547_p3           |    select|   0|  0|   54|           1|          54|
    |r                           |    select|   0|  0|   32|           1|           1|
    |select_ln1007_fu_1285_p3    |    select|   0|  0|    2|           1|           1|
    |select_ln1548_fu_825_p3     |    select|   0|  0|   15|           1|          15|
    |select_ln591_1_fu_638_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln591_fu_464_p3      |    select|   0|  0|   17|           1|          17|
    |select_ln594_1_fu_721_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln594_2_fu_675_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln594_3_fu_748_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln594_fu_501_p3      |    select|   0|  0|   17|           1|          17|
    |select_ln597_1_fu_619_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln597_fu_445_p3      |    select|   0|  0|    2|           1|           2|
    |select_ln612_1_fu_784_p3    |    select|   0|  0|   17|           1|          17|
    |select_ln612_fu_763_p3      |    select|   0|  0|   17|           1|          17|
    |select_ln996_1_fu_1578_p3   |    select|   0|  0|    7|           1|           7|
    |select_ln996_fu_1526_p3     |    select|   0|  0|    7|           1|           7|
    |select_ln999_fu_1278_p3     |    select|   0|  0|    2|           1|           1|
    |sh_amt_1_fu_578_p3          |    select|   0|  0|   12|           1|          12|
    |sh_amt_fu_404_p3            |    select|   0|  0|   12|           1|          12|
    |theta                       |    select|   0|  0|   32|           1|           1|
    |theta_i_V_3_fu_1013_p3      |    select|   0|  0|   17|           1|          17|
    |tmp_V_4_fu_1058_p3          |    select|   0|  0|   30|           1|          30|
    |tmp_V_5_fu_1157_p3          |    select|   0|  0|   17|           1|          17|
    |x_i_V_2_fu_841_p3           |    select|   0|  0|   17|           1|          17|
    |x_i_V_3_fu_961_p3           |    select|   0|  0|   17|           1|          17|
    |x_i_V_fu_769_p3             |    select|   0|  0|   17|           1|           1|
    |y_i_V_2_fu_833_p3           |    select|   0|  0|   17|           1|          17|
    |y_i_V_3_fu_989_p3           |    select|   0|  0|   17|           1|          17|
    |y_i_V_fu_790_p3             |    select|   0|  0|   17|           1|           1|
    |shl_ln1002_fu_1232_p2       |       shl|   0|  0|  108|           1|          34|
    |shl_ln1008_fu_1399_p2       |       shl|   0|  0|  108|          34|          34|
    |shl_ln1012_fu_1483_p2       |       shl|   0|  0|  182|          64|          64|
    |shl_ln613_1_fu_779_p2       |       shl|   0|  0|   39|          17|          17|
    |shl_ln613_fu_758_p2         |       shl|   0|  0|   39|          17|          17|
    |ap_enable_pp0               |       xor|   0|  0|    2|           1|           2|
    |xor_ln1002_1_fu_1348_p2     |       xor|   0|  0|    2|           1|           2|
    |xor_ln1002_fu_1262_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_1_fu_627_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_fu_453_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_1_fu_689_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_fu_515_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_1_fu_651_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_fu_477_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_1_fu_663_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_fu_489_p2         |       xor|   0|  0|    2|           1|           2|
    +----------------------------+----------+----+---+-----+------------+------------+
    |Total                       |          |   0|  0| 3337|        1473|        1842|
    +----------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |  93|         19|    1|         19|
    |ap_enable_reg_pp0_iter1        |   9|          2|    1|          2|
    |ap_sig_allocacmp_lhs_load      |   9|          2|   17|         34|
    |ap_sig_allocacmp_r_V_1_load_1  |   9|          2|   17|         34|
    |grp_load_fu_270_p1             |  14|          3|   17|         51|
    |i_V_fu_206                     |   9|          2|    5|         10|
    |lhs_fu_198                     |   9|          2|   17|         34|
    |r_V_1_fu_194                   |   9|          2|   17|         34|
    |theta_i_V_fu_202               |   9|          2|   17|         34|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 170|         36|  109|        252|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |and_ln590_1_reg_1791      |   1|   0|    1|          0|
    |and_ln590_reg_1756        |   1|   0|    1|          0|
    |and_ln612_1_reg_1801      |   1|   0|    1|          0|
    |and_ln612_reg_1766        |   1|   0|    1|          0|
    |ap_CS_fsm                 |  18|   0|   18|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |exp_tmp_1_reg_1719        |  11|   0|   11|          0|
    |exp_tmp_reg_1697          |  11|   0|   11|          0|
    |i_V_cast_reg_1840         |   5|   0|   64|         59|
    |i_V_fu_206                |   5|   0|    5|          0|
    |icmp_ln1007_reg_1997      |   1|   0|    1|          0|
    |icmp_ln1011_reg_2007      |   1|   0|    1|          0|
    |icmp_ln1057_reg_1836      |   1|   0|    1|          0|
    |icmp_ln1547_reg_1877      |   1|   0|    1|          0|
    |icmp_ln580_1_reg_1729     |   1|   0|    1|          0|
    |icmp_ln580_reg_1707       |   1|   0|    1|          0|
    |icmp_ln594_1_reg_1786     |   1|   0|    1|          0|
    |icmp_ln594_reg_1751       |   1|   0|    1|          0|
    |icmp_ln988_1_reg_1958     |   1|   0|    1|          0|
    |icmp_ln988_reg_1902       |   1|   0|    1|          0|
    |lhs_fu_198                |  17|   0|   17|          0|
    |lhs_load_reg_1855         |  17|   0|   17|          0|
    |lsb_index_reg_1930        |  32|   0|   32|          0|
    |m_8_reg_2027              |  63|   0|   63|          0|
    |m_9_reg_2017              |  34|   0|   34|          0|
    |man_V_2_reg_1736          |  54|   0|   54|          0|
    |man_V_5_reg_1771          |  54|   0|   54|          0|
    |p_Result_15_reg_2032      |   1|   0|    1|          0|
    |p_Result_17_reg_1692      |   1|   0|    1|          0|
    |p_Result_19_reg_1714      |   1|   0|    1|          0|
    |p_Result_21_reg_1907      |   1|   0|    1|          0|
    |p_Result_23_reg_1947      |   1|   0|    1|          0|
    |p_Result_25_reg_1963      |   1|   0|    1|          0|
    |p_Result_8_reg_2022       |   1|   0|    1|          0|
    |r_V_1_fu_194              |  17|   0|   17|          0|
    |r_V_1_load_1_reg_1850     |  17|   0|   17|          0|
    |select_ln1007_reg_2002    |   1|   0|    1|          0|
    |select_ln594_1_reg_1811   |  17|   0|   17|          0|
    |select_ln594_2_reg_1796   |  17|   0|   17|          0|
    |select_ln594_3_reg_1821   |  17|   0|   17|          0|
    |select_ln594_reg_1761     |  17|   0|   17|          0|
    |sext_ln590_1_reg_1816     |  32|   0|   32|          0|
    |sext_ln590_reg_1806       |  32|   0|   32|          0|
    |sext_ln990_reg_1917       |  34|   0|   34|          0|
    |sh_amt_1_reg_1776         |  12|   0|   12|          0|
    |sh_amt_reg_1741           |  12|   0|   12|          0|
    |sub_ln997_1_reg_1975      |  32|   0|   32|          0|
    |sub_ln997_reg_1924        |  32|   0|   32|          0|
    |theta_i_V_fu_202          |  17|   0|   17|          0|
    |tmp_14_reg_1937           |  31|   0|   31|          0|
    |tmp_V_4_reg_1912          |  30|   0|   30|          0|
    |tmp_V_5_reg_1968          |  17|   0|   17|          0|
    |tobool34_i_i713_reg_2012  |   1|   0|    1|          0|
    |trunc_ln1000_1_reg_1987   |   5|   0|    5|          0|
    |trunc_ln1000_reg_1942     |   6|   0|    6|          0|
    |trunc_ln574_1_reg_1724    |  52|   0|   52|          0|
    |trunc_ln574_reg_1702      |  52|   0|   52|          0|
    |trunc_ln592_1_reg_1781    |  17|   0|   17|          0|
    |trunc_ln592_reg_1746      |  17|   0|   17|          0|
    |trunc_ln996_1_reg_1992    |   8|   0|    8|          0|
    |trunc_ln996_reg_1953      |   8|   0|    8|          0|
    |trunc_ln997_reg_1982      |  17|   0|   17|          0|
    |x_i_V_2_reg_1831          |  17|   0|   17|          0|
    |x_i_V_3_reg_1887          |  17|   0|   17|          0|
    |x_read_reg_1686           |  32|   0|   32|          0|
    |y_i_V_2_reg_1826          |  17|   0|   17|          0|
    |y_i_V_3_reg_1892          |  17|   0|   17|          0|
    |y_read_reg_1680           |  32|   0|   32|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     |1043|   0| 1102|         59|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+----------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  |  Source Object |    C Type    |
+-----------------------+-----+-----+------------+----------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_AWREADY  |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_AWADDR   |   in|    6|       s_axi|         control|       pointer|
|s_axi_control_WVALID   |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_WREADY   |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_WDATA    |   in|   32|       s_axi|         control|       pointer|
|s_axi_control_WSTRB    |   in|    4|       s_axi|         control|       pointer|
|s_axi_control_ARVALID  |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_ARREADY  |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_ARADDR   |   in|    6|       s_axi|         control|       pointer|
|s_axi_control_RVALID   |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_RREADY   |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_RDATA    |  out|   32|       s_axi|         control|       pointer|
|s_axi_control_RRESP    |  out|    2|       s_axi|         control|       pointer|
|s_axi_control_BVALID   |  out|    1|       s_axi|         control|       pointer|
|s_axi_control_BREADY   |   in|    1|       s_axi|         control|       pointer|
|s_axi_control_BRESP    |  out|    2|       s_axi|         control|       pointer|
|ap_clk                 |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_start               |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_done                |  out|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_idle                |  out|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_ready               |  out|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
+-----------------------+-----+-----+------------+----------------+--------------+

