          0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
          0 :                            cpu     z86c
          0 :                            option  "reg-alias", "disable"
          0 :
          0 :                            include "z8.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                    ;;; Z8
(1)       0 : =FC                FLAGS:  equ     252               ; R/W: Flags register
(1)       0 : =80                F_CARRY:        equ     %(2)10000000 ; set to 1 if carry
(1)       0 : =40                F_ZERO:         equ     %(2)01000000 ; set to 1 if zero
(1)       0 : =20                F_SIGN:         equ     %(2)00100000 ; set to 1 if negative
(1)       0 : =10                F_OVERFLOW:     equ     %(2)00010000 ; set to 1 if overflow
(1)       0 : =8                 F_DECIMAL_ADJ:  equ     %(2)00001000 ; decimal adjust
(1)       0 : =4                 F_HALF_CARRY:   equ     %(2)00000100 ; set to 1 if carry from bit-3
(1)       0 : =2                 F_USER2:        equ     %(2)00000010 ; User flag F2
(1)       0 : =1                 F_USER1:        equ     %(2)00000001 ; User flah F1
(1)       0 :                    ;;; Interrupt vectors
(1)       0 : =0                 VEC_IRQ0:       equ     %0000   ; IRQ0
(1)       0 : =2                 VEC_IRQ1:       equ     %0002   ; IRQ1
(1)       0 : =4                 VEC_IRQ2:       equ     %0004   ; IRQ2/Tin
(1)       0 : =6                 VEC_IRQ3:       equ     %0006   ; IRQ3/Serial in
(1)       0 : =8                 VEC_IRQ4:       equ     %0008   ; IRQ4/Serial out/T0
(1)       0 : =A                 VEC_IRQ5:       equ     %000A   ; IRQ5/T1
(1)       0 :                    ;;; Reset origin
(1)       0 : =C                 ORG_RESET:      equ     %000C   ; RESET
(1)       0 :                    ;;; I/O Ports
(1)       0 : =2                 PORT2:          equ     2       ; Port 2
(1)       0 : =3                 PORT3:          equ     3       ; Port 3
(1)       0 : =F7                P3M:            equ     247       ; W/O: Port 3 Mode Register
(1)       0 : =80                P3M_PARITY:     equ     %(2)10000000 ; 1=Parity on
(1)       0 : =40                P3M_SERIAL:     equ     %(2)01000000 ; 1=P30 is serial in, P37 is serial out
(1)       0 : =1                 P3M_P2PUSHPULL: equ     %(2)00000001 ; 1=Port 2 is push-pull, 0=open drain
(1)       0 : =F6                P2M:            equ     246       ; W/O: Port 2 Mode Register, 0=output, 1=input
(1)       0 : =F8                P01M:           equ     248       ; W/O: Port 0 and 1 Mode Register
(1)       0 : =82                P01M_P0ADDR:    equ     %(2)10000010 ; Port 0 is A8~A15
(1)       0 : =10                P01M_P1DATA:    equ     %(2)00010000 ; Port 1 is AD0~AD7
(1)       0 : =4                 P01M_INTERNAL:  equ     %(2)00000100 ; Stack is on internal memory
(1)       0 :                    ;;; Interrupt
(1)       0 : =F9                IPR:    equ     249             ; W/O: Interrupt Priority
(1)       0 : =1                 IPR_CAB:        equ     %(2)000001 ; C > A > B
(1)       0 : =8                 IPR_ABC:        equ     %(2)001000 ; A > B > C
(1)       0 : =9                 IPR_ACB:        equ     %(2)001001 ; A > C > B
(1)       0 : =10                IPR_BCA:        equ     %(2)010000 ; B > C > A
(1)       0 : =11                IPR_CBA:        equ     %(2)010001 ; C > B > A
(1)       0 : =18                IPR_BAC:        equ     %(2)011000 ; B > A > C
(1)       0 : =0                 IPR_A53:        equ     %(2)000000 ; A: IRQ5 > IRQ3
(1)       0 : =20                IPR_A35:        equ     %(2)100000 ; A: IRQ3 > IRQ5
(1)       0 : =0                 IPR_B20:        equ     %(2)000000 ; B: IRQ2 > IRQ0
(1)       0 : =4                 IPR_B02:        equ     %(2)000100 ; B: IRQ0 > IRQ2
(1)       0 : =0                 IPR_C14:        equ     %(2)000000 ; C: IRQ0 > IRQ4
(1)       0 : =2                 IPR_C41:        equ     %(2)000010 ; C: IRQ4 > IRQ0
(1)       0 : =FB                IMR:    equ     251             ; R/W: Interrupt Mask
(1)       0 : =80                IMR_ENABLE:     equ     %(2)10000000 ; Interrupt enable
(1)       0 : =1                 IMR_IRQ0:       equ     (1 SHL 0)
(1)       0 : =2                 IMR_IRQ1:       equ     (1 SHL 1)
(1)       0 : =4                 IMR_IRQ2:       equ     (1 SHL 2)
(1)       0 : =8                 IMR_IRQ3:       equ     (1 SHL 3)
(1)       0 : =10                IMR_IRQ4:       equ     (1 SHL 4)
(1)       0 : =20                IMR_IRQ5:       equ     (1 SHL 5)
(1)       0 : =FA                IRQ:    equ     250             ; R/W: Interrupt Request
(1)       0 : =1                 IRQ_IRQ0:       equ     IMR_IRQ0
(1)       0 : =2                 IRQ_IRQ1:       equ     IMR_IRQ1
(1)       0 : =4                 IRQ_IRQ2:       equ     IMR_IRQ2
(1)       0 : =8                 IRQ_IRQ3:       equ     IMR_IRQ3
(1)       0 : =10                IRQ_IRQ4:       equ     IMR_IRQ4
(1)       0 : =20                IRQ_IRQ5:       equ     IMR_IRQ5
(1)       0 :                    ;;; Counter/Timers
(1)       0 : =F5                PRE0:   equ     245             ; W/O: Prescaler 0 register
(1)       0 : =1                 PRE0_MODULO:    equ     %(2)00000001 ; 1=Modulo-N, 0=Single-pass
(1)       0 : =FC                PRE0_gm:        equ     %(2)11111100 ; Modulo mask
(1)       0 : =2                 PRE0_gp:        equ     2         ; Modulo bit position
(1)       0 : =F3                PRE1:   equ     243               ; W/O: Prescaler 1 register
(1)       0 : =1                 PRE1_MODULO:    equ     %(2)00000001 ; 1=Modulo-N, 0=SinglePass
(1)       0 : =2                 PRE1_INTERNAL:  equ     %(2)00000010 ; 1=T1 internal, 0=T1 external
(1)       0 : =FC                PRE1_gm:        equ     %(2)11111100 ; Modulo mask
(1)       0 : =2                 PRE1_gp:        equ     2         ; Modulo bit position
(1)       0 : =F2                T1:     equ     242               ; R/W: Counter/Timer 1 Register
(1)       0 : =F4                T0:     equ     244               ; R/W: Counter/Timer 0 Register
(1)       0 : =F1                TMR:    equ     241               ; R/W: Timer Mode Register
(1)       0 : =1                 TMR_LOAD_T0:    equ     %(2)00000001 ; 1=Load T0
(1)       0 : =2                 TMR_ENABLE_T0:  equ     %(2)00000010 ; 1=Enable T0
(1)       0 : =4                 TMR_LOAD_T1:    equ     %(2)00000100 ; 1=Load T1
(1)       0 : =8                 TMR_ENABLE_T1:  equ     %(2)00001000 ; 1=Enable T1
(1)       0 : =0                 TMR_TOUT_OFF:   equ     %(2)00000000 ; TOUT off
(1)       0 : =40                TMR_TOUT_T0:    equ     %(2)01000000 ; TOUT=T0
(1)       0 : =80                TMR_TOUT_T1:    equ     %(2)10000000 ; TOUT=T1
(1)       0 : =C0                TMR_TOUT_CLOCK: equ     %(2)11000000 ; TOUT=internal clock
(1)       0 :                    ;;;
(1)       0 : =F0                SIO:    equ     240             ; R/W: Serial I/O Register
(1)       0 : =FD                RP:     equ     253             ; R/W: Register pointer
(1)       0 : =FE                SPH:    equ     254             ; R/W: Stack Pointer High
(1)       0 : =FF                SPL:    equ     255             ; R/W: Stack Pointer Low
          0 :
          0 :                    ;;; i8251 Universal Synchronous/Asynchronous Receiver/Transmitter
          0 : =FF00              USART:          equ     %FF00
          0 : =FF00              USARTD:         equ     USART+0 ; Receive/Transmit data
          0 : =FF01              USARTS:         equ     USART+1 ; Srtatus register
          0 : =FF01              USARTC:         equ     USART+1 ; Control register
          0 : =FF02              USARTRI:        equ     USART+2 ; Receive interrupt name (IRQ0~2)
          0 : =FF03              USARTTI:        equ     USART+3 ; Transmit interrupt name (IRQ0~2)
          0 :                            include "i8251.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                    ;;; i8251 USART device emulator.
(1)       0 : =6                 MODE_STOP_gp:   equ     6
(1)       0 : =C0                MODE_STOP_gm:   equ     %(2)11000000
(1)       0 : =40                MODE_STOP1_gc:  equ     (1 SHL MODE_STOP_gp)
(1)       0 : =80                MODE_STOP15_gc: equ     (2 SHL MODE_STOP_gp)
(1)       0 : =C0                MODE_STOP2_gc:  equ     (3 SHL MODE_STOP_gp)
(1)       0 : =20                MODE_EVEN_bm:   equ     %(2)00100000
(1)       0 : =10                MODE_PARITY_bm: equ     %(2)00010000
(1)       0 : =2                 MODE_LEN_gp:    equ     2
(1)       0 : =C                 MODE_LEN_gm:    equ     %(2)00001100
(1)       0 : =0                 MODE_LEN5_gc:   equ     (0 SHL MODE_LEN_gp)
(1)       0 : =4                 MODE_LEN6_gc:   equ     (1 SHL MODE_LEN_gp)
(1)       0 : =8                 MODE_LEN7_gc:   equ     (2 SHL MODE_LEN_gp)
(1)       0 : =C                 MODE_LEN8_gc:   equ     (3 SHL MODE_LEN_gp)
(1)       0 : =0                 MODE_BAUD_gp:   equ     0
(1)       0 : =3                 MODE_BAUD_gm:   equ     %(2)00000011
(1)       0 : =1                 MODE_BAUD_X1:   equ     (1 SHL MODE_BAUD_gp)
(1)       0 : =2                 MODE_BAUD_X16:  equ     (2 SHL MODE_BAUD_gp)
(1)       0 : =3                 MODE_BAUD_X64:  equ     (3 SHL MODE_BAUD_gp)
(1)       0 :                    ;;; Bit Definition of command register
(1)       0 : =80                CMD_EH_bm:      equ     %(2)10000000   ; Enter hunt mode
(1)       0 : =40                CMD_IR_bm:      equ     %(2)01000000   ; Internal Reset
(1)       0 : =20                CMD_RTS_bm:     equ     %(2)00100000   ; Request To Send
(1)       0 : =10                CMD_ER_bm:      equ     %(2)00010000   ; Error Reset
(1)       0 : =8                 CMD_SBRK_bm:    equ     %(2)00001000   ; Send Break
(1)       0 : =4                 CMD_RxEN_bm:    equ     %(2)00000100   ; Receive Enable
(1)       0 : =2                 CMD_DTR_bm:     equ     %(2)00000010   ; Data Terminal Ready
(1)       0 : =1                 CMD_TxEN_bm:    equ     %(2)00000001   ; Transmit enable
(1)       0 :                    ;;; Bit definition of status register
(1)       0 : =80                ST_DSR_bm:      equ     %(2)10000000   ; Data Set Ready
(1)       0 : =40                ST_BRK_bm:      equ     %(2)01000000   ; BREAK detected
(1)       0 : =20                ST_FE_bm:       equ     %(2)00100000   ; Framing Error
(1)       0 : =10                ST_OE_bm:       equ     %(2)00010000   ; Iverrun Error
(1)       0 : =8                 ST_PE_bm:       equ     %(2)00001000   ; Parity Error
(1)       0 : =4                 ST_TxEMPTY_bm:  equ     %(2)00000100   ; Transmitter empty
(1)       0 : =2                 ST_RxRDY_bm:    equ     %(2)00000010   ; Receiver ready
(1)       0 : =1                 ST_TxRDY_bm:    equ     %(2)00000001   ; Transmitter ready
(1)       0 :                    ;;; Interrupt name for receive/transmit interrupt
(1)       0 : =0                 INTR_NONE:      equ     0
(1)       0 : =1                 INTR_IRQ0:      equ     1
(1)       0 : =2                 INTR_IRQ1:      equ     2
(1)       0 : =3                 INTR_IRQ2:      equ     3
          0 :
          0 : =27                TXRX_ENABLE:    equ     CMD_RTS_bm LOR CMD_DTR_bm LOR CMD_RxEN_bm LOR CMD_TxEN_bm
          0 : =37                RXERR_RESET:    equ     TXRX_ENABLE LOR CMD_ER_bm
          0 :
       2000 :                            org     %2000
       2000 : =80                rx_queue_size:  equ     128
       2000 :                    rx_queue:       ds      rx_queue_size
       2080 : =80                tx_queue_size:  equ     128
       2080 :                    tx_queue:       ds      tx_queue_size
       2100 :
       2100 : =20                tx_intr_enable: equ     %20     ; R32
       2100 :
       1000 :                            org     %1000
       1000 : =1000              stack:  equ     $
       1000 :
          0 :                            org     VEC_IRQ0
          0 : 01 CE                      dw      isr_intr_rx
          2 :
          2 :                            org     VEC_IRQ1
          2 : 01 FA                      dw      isr_intr_tx
          4 :
          C :                            org     ORG_RESET
          C :                    init_config:
          C : 31 F0                      srp     #%F0
          E :                            setrp   %F0
          E :                            ;; Stack is on external memory
          E : 8C 92                      ld      P01M, #P01M_P0ADDR LOR P01M_P1DATA
         10 : 6C FF                      ld      P2M, #%FF       ; Port 2 is input
         12 : 31 10                      srp     #%10
         14 :                            setrp   %10
         14 : E6 FE 10                   ld      SPH, #HIGH stack
         17 : E6 FF 00                   ld      SPL, #LOW stack
         1A : 2C 20                      ld      r2, #HIGH rx_queue
         1C : 3C 00                      ld      r3, #LOW rx_queue
         1E : 1C 80                      ld      r1, #rx_queue_size
         20 : D6 01 21                   call    queue_init
         23 : 2C 20                      ld      r2, #HIGH tx_queue
         25 : 3C 80                      ld      r3, #LOW tx_queue
         27 : 1C 80                      ld      r1, #tx_queue_size
         29 : D6 01 21                   call    queue_init
         2C :
         2C :                    init_usart:
         2C : CC FF                      ld      r12, #HIGH USARTC
         2E : DC 01                      ld      r13, #LOW USARTC
         30 : B0 E0                      clr     r0
         32 : 92 0C                      lde     @rr12, r0
         34 : 92 0C                      lde     @rr12, r0
         36 : 92 0C                      lde     @rr12, r0       ; safest way to sync mode
         38 : 0C 40                      ld      r0, #CMD_IR_bm
         3A : 92 0C                      lde     @rr12, r0       ; reset
         3C : FF                         nop
         3D : FF                         nop
         3E : 0C 4E                      ld      r0, # MODE_STOP1_gc LOR MODE_LEN8_gc LOR MODE_BAUD_X16
         40 : 92 0C                      lde     @rr12, r0       ; async 1stop 8data x16
         42 : FF                         nop
         43 : FF                         nop
         44 : 0C 27                      ld      r0, #TXRX_ENABLE
         46 : 92 0C                      lde     @rr12, r0 ; RTS/DTR, error reset, Rx enable, Tx enable
         48 : 0C 01                      ld      r0, #INTR_IRQ0
         4A : DC 02                      ld      r13, #LOW USARTRI
         4C : 92 0C                      lde     @rr12, r0 ; enable RxRDY interrupt using IRQ0
         4E : 0C 00                      ld      r0, #INTR_NONE
         50 : DC 03                      ld      r13, #LOW USARTTI
         52 : 92 0C                      lde     @rr12, r0 ; disable TxRDY interrupt
         54 : DC 01                      ld      r13, #LOW USARTS
         56 : B0 20                      clr     tx_intr_enable
         58 : AC FF                      ld      r10, #HIGH USARTD
         5A : BC 00                      ld      r11, #LOW USARTD
         5C :
         5C : E6 F9 34                   ld      IPR, #IPR_BCA LOR IPR_B02 LOR IPR_C14 LOR IPR_A35
         5F :                            ;; enable IRQ0 and IRQ1
         5F : E6 FB 03                   ld      IMR, #IMR_IRQ0 LOR IMR_IRQ1
         62 : 9F                         ei
         63 :
         63 :                    receive_loop:
         63 : D6 00 E3                   call    getchar
         66 : FB FB                      jr      nc, receive_loop
         68 : 42 00                      or      r0, r0
         6A : EB 01                      jr      nz, echo_back
         6C : 7F                         halt
         6D :                    echo_back:
         6D : 18 E0                      ld      r1, r0          ; save letter
         6F : D6 00 F5                   call    putchar         ; echo
         72 : 0C 20                      ld      r0, #' '        ; space
         74 : D6 00 F5                   call    putchar
         77 : D6 00 90                   call    put_hex8        ; print in hex
         7A : 0C 20                      ld      r0, #' '        ; space
         7C : D6 00 F5                   call    putchar
         7F : D6 00 B5                   call    put_bin8        ; print in binary
         82 : D6 00 87                   call    newline
         85 : 8B DC                      jr      receive_loop
         87 :
         87 :                    ;;; Put newline
         87 :                    ;;; @clobber r0
         87 :                    newline:
         87 : 0C 0D                      ld      r0, #%0D
         89 : D6 00 F5                   call    putchar
         8C : 0C 0A                      ld      r0, #%0A
         8E : 8B 65                      jr      putchar
         90 :
         90 :                    ;;; Print uint8_t in hex
         90 :                    ;;; @param r1 uint8_t value to be printed in hex.
         90 :                    ;;; @clobber r0
         90 :                    put_hex8:
         90 : 0C 30                      ld      r0, #'0'
         92 : D6 00 F5                   call    putchar
         95 : 0C 78                      ld      r0, #'x'
         97 : D6 00 F5                   call    putchar
         9A : 08 E1                      ld      r0, r1
         9C : F0 E0                      swap    r0
         9E : D6 00 A3                   call    put_hex4
         A1 : 08 E1                      ld      r0, r1
         A3 :                    put_hex4:
         A3 : 56 E0 0F                   and     r0, #%F
         A6 : A6 E0 0A                   cp      r0, #10
         A9 : 7B 05                      jr      c, put_hex8_dec ; A<10
         AB : 06 E0 37                   add     r0, #'A'-10
         AE : 8B 45                      jr      putchar
         B0 :                    put_hex8_dec:
         B0 : 06 E0 30                   add     r0, #'0'
         B3 : 8B 40                      jr      putchar
         B5 :
         B5 :                    ;;; Print uint8_t in binary
         B5 :                    ;;; @param r1 uint8_t value to be printed in binary.
         B5 :                    ;;; @clobber r0
         B5 :                    put_bin8:
         B5 : 70 E4                      push    r4
         B7 : 0C 30                      ld      r0, #'0'
         B9 : D6 00 F5                   call    putchar
         BC : 0C 62                      ld      r0, #'b'
         BE : D6 00 F5                   call    putchar
         C1 : 48 E1                      ld      r4, r1
         C3 : D6 00 CE                   call    put_bin4
         C6 : 90 E4                      rl      r4
         C8 : D6 00 CE                   call    put_bin4
         CB : 50 E4                      pop     r4
         CD : AF                         ret
         CE :                    put_bin4:
         CE : D6 00 D3                   call    put_bin2
         D1 : 90 E4                      rl      r4
         D3 :                    put_bin2:
         D3 : D6 00 D8                   call    put_bin1
         D6 : 90 E4                      rl      r4
         D8 :                    put_bin1:
         D8 : 0C 30                      ld      r0, #'0'
         DA : 42 44                      or      r4, r4
         DC : DD 00 E1                   jp      pl, put_bin0    ; MSB=0
         DF : 0C 31                      ld      r0, #'1'        ; MSB=1
         E1 :                    put_bin0:
         E1 : 8B 12                      jr      putchar
         E3 :
         E3 :                    ;;; Get character
         E3 :                    ;;; @return r0
         E3 :                    ;;; @return FLAGS.C 0 if no character
         E3 :                    getchar:
         E3 : 70 E3                      push    r3
         E5 : 70 E2                      push    r2
         E7 : 2C 20                      ld      r2, #HIGH rx_queue
         E9 : 3C 00                      ld      r3, #LOW rx_queue
         EB : 8F                         di
         EC : D6 01 8C                   call    queue_remove
         EF : 9F                         ei
         F0 : 50 E2                      pop     r2
         F2 : 50 E3                      pop     r3
         F4 : AF                         ret
         F5 :
         F5 :                    ;;; Put character
         F5 :                    ;;; @param r0
         F5 :                    putchar:
         F5 : 70 E0                      push    r0
         F7 : 70 E3                      push    r3
         F9 : 70 E2                      push    r2
         FB : 2C 20                      ld      r2, #HIGH tx_queue
         FD : 3C 80                      ld      r3, #LOW tx_queue
         FF :                    putchar_retry:
         FF : 8F                         di
        100 : D6 01 48                   call    queue_add
        103 : 9F                         ei
        104 : FB F9                      jr      nc, putchar_retry ; branch if queue is full
        106 : 50 E2                      pop     r2
        108 : 50 E3                      pop     r3
        10A : 76 20 01                   tm      tx_intr_enable, #1
        10D : EB 0F                      jr      nz, putchar_exit ; already enabled
        10F : 0C 02                      ld      r0, #INTR_IRQ1
        111 : 70 ED                      push    r13
        113 : 8F                         di
        114 : DC 03                      ld      r13, #LOW USARTTI
        116 : 92 0C                      lde     @rr12, r0
        118 : 50 ED                      pop     r13
        11A : 46 20 01                   or      tx_intr_enable, #1
        11D : 9F                         ei
        11E :                    putchar_exit:
        11E : 50 E0                      pop     r0
        120 : AF                         ret
        121 :
        121 :                            include "queue.inc"
(1)     121 :                    ;;; [queue] queue structure
(1)     121 : =0                 queue_len:      equ     0       ; queue length
(1)     121 : =1                 queue_size:     equ     1       ; buffer size
(1)     121 : =2                 queue_put:      equ     2       ; queue put index
(1)     121 : =3                 queue_get:      equ     3       ; queue get index
(1)     121 : =4                 queue_buf:      equ     4       ; buffer start offset
(1)     121 :
(1)     121 :                    ;;; [queue] Initialize queue
(1)     121 :                    ;;; @param rr2 queue work space pointer
(1)     121 :                    ;;; @param r1 queue work space size
(1)     121 :                    ;;; @clobber r1
(1)     121 :                    queue_init:
(1)     121 : 70 E0                      push    r0
(1)     123 : 70 E2                      push    r2
(1)     125 : 70 E3                      push    r3
(1)     127 : B0 E0                      clr     r0
(1)     129 : 92 02                      lde     @rr2, r0        ; queue_len
(1)     12B : A0 E2                      incw    rr2
(1)     12D : 08 E1                      ld      r0, r1
(1)     12F : 26 E0 04                   sub     r0, #queue_buf
(1)     132 : 92 02                      lde     @rr2, r0        ; queue_size
(1)     134 : A0 E2                      incw    rr2
(1)     136 : 06 E0 02                   add     r0, #2          ; for queue_put and queue_get
(1)     139 : B0 E1                      clr     r1
(1)     13B :                    queue_init_loop:
(1)     13B : 92 12                      lde     @rr2, r1
(1)     13D : A0 E2                      incw    rr2
(1)     13F : 0A FA                      djnz    r0, queue_init_loop
(1)     141 : 50 E3                      pop     r3
(1)     143 : 50 E2                      pop     r2
(1)     145 : 50 E0                      pop     r0
(1)     147 : AF                         ret
(1)     148 :
(1)     148 :                    ;;; [queue] Add an element to queue
(1)     148 :                    ;;; @param rr2 queue work space pointer
(1)     148 :                    ;;; @param r0 an element
(1)     148 :                    ;;; @return FLAGS.C 0 if queue is full
(1)     148 :                    queue_add:
(1)     148 : 70 E1                      push    r1
(1)     14A : 70 E4                      push    r4              ; save r1, r4
(1)     14C : 82 12                      lde     r1, @rr2        ; queue_len
(1)     14E : 1E                         inc     r1              ; queue_len++
(1)     14F : A0 E2                      incw    rr2             ; rr2 points queue_size
(1)     151 : 82 42                      lde     r4, @rr2        ; r4=queue_size
(1)     153 : A2 14                      cp      r1, r4
(1)     155 : 80 E2                      decw    rr2                ; rr2 points queue_len
(1)     157 : 7B 05                      jr      c, queue_add_store ; queue_len < queue_size
(1)     159 : 50 E4                      pop     r4                 ; restore r1, r4
(1)     15B : 50 E1                      pop     r1
(1)     15D : AF                         ret                     ; return with FLAGS.C=0
(1)     15E :                    queue_add_store:
(1)     15E : 92 12                      lde     @rr2, r1        ; update queue_len
(1)     160 : A0 E2                      incw    rr2
(1)     162 : A0 E2                      incw    rr2             ; rr2 points to queue_put
(1)     164 : 82 12                      lde     r1, @rr2        ; queue_put
(1)     166 : 70 E3                      push    r3              ; save rr2
(1)     168 : 70 E2                      push    r2
(1)     16A : A0 E2                      incw    rr2
(1)     16C : A0 E2                      incw    rr2             ; rr2 points to queue_buf
(1)     16E : 02 31                      add     r3, r1
(1)     170 : 16 E2 00                   adc     r2, #0          ; rr2=&queue_buf[queue_put]
(1)     173 : 92 02                      lde     @rr2, r0        ; store an element
(1)     175 : 50 E2                      pop     r2              ; restore rr2 points to queue_put
(1)     177 : 50 E3                      pop     r3
(1)     179 : 1E                         inc     r1              ; queue_put++
(1)     17A : A2 14                      cp      r1, r4
(1)     17C : 7B 02                      jr      c, queue_add_update ; queue_put < queue_size
(1)     17E : B0 E1                      clr     r1
(1)     180 :                    queue_add_update:
(1)     180 : 92 12                      lde     @rr2, r1        ; queue_put
(1)     182 : 80 E2                      decw    rr2
(1)     184 : 80 E2                      decw    rr2             ; rr2 points queue_len
(1)     186 : DF                         scf                     ; set carry flag
(1)     187 : 50 E4                      pop     r4              ; restpre r1, r4
(1)     189 : 50 E1                      pop     r1              ; restore r1
(1)     18B : AF                         ret
(1)     18C :
(1)     18C :                    ;;; [queue] Remove an element from queue
(1)     18C :                    ;;; @param rr2 queue work space pointer
(1)     18C :                    ;;; @return r0 an element
(1)     18C :                    ;;; @return FLAGS.C 0 if queue is empty
(1)     18C :                    queue_remove:
(1)     18C : 70 E1                      push    r1              ; save r1
(1)     18E : 82 12                      lde     r1, @rr2        ; queue_len
(1)     190 : 42 11                      or      r1, r1
(1)     192 : EB 04                      jr      nz, queue_remove_elem ; queue_len > 0
(1)     194 : CF                         rcf                           ; reset carry flag
(1)     195 : 50 E1                      pop     r1
(1)     197 : AF                         ret
(1)     198 :                    queue_remove_elem:
(1)     198 : 70 E4                      push    r4              ; save r4
(1)     19A : 00 E1                      dec     r1              ; queue_len--
(1)     19C : 92 12                      lde     @rr2, r1        ; update queue_len
(1)     19E : A0 E2                      incw    rr2
(1)     1A0 : 82 42                      lde     r4, @rr2        ; r4=queue_size
(1)     1A2 : A0 E2                      incw    rr2
(1)     1A4 : A0 E2                      incw    rr2             ; rr2 points queue_get
(1)     1A6 : 70 E3                      push    r3
(1)     1A8 : 70 E2                      push    r2
(1)     1AA : 82 12                      lde     r1, @rr2        ; queue_get
(1)     1AC : A0 E2                      incw    rr2             ; rr2 points queue_buf
(1)     1AE : 02 31                      add     r3, r1
(1)     1B0 : 16 E2 00                   adc     r2, #0          ; rr2=&queue_buf[queue_get]
(1)     1B3 : 82 02                      lde     r0, @rr2        ; read an element
(1)     1B5 : 50 E2                      pop     r2              ; restore rr2 points to queue_get
(1)     1B7 : 50 E3                      pop     r3
(1)     1B9 : 1E                         inc     r1              ; queue_get++
(1)     1BA : A2 14                      cp      r1, r4
(1)     1BC : 7B 02                      jr      c, queue_remove_update ; queue_get < queue_size
(1)     1BE : B0 E1                      clr     r1
(1)     1C0 :                    queue_remove_update:
(1)     1C0 : 92 12                      lde     @rr2, r1        ; update queue_get
(1)     1C2 : 80 E2                      decw    rr2
(1)     1C4 : 80 E2                      decw    rr2
(1)     1C6 : 80 E2                      decw    rr2             ; rr2 points queue_len
(1)     1C8 : 50 E4                      pop     r4              ; restore r1, r4
(1)     1CA : 50 E1                      pop     r1
(1)     1CC : DF                         scf                     ; set carry
(1)     1CD : AF                         ret
(1)     1CE :
(1)     1CE :                    ;;; Local Variables:
(1)     1CE :                    ;;; mode: asm
(1)     1CE :                    ;;; End:
(1)     1CE :                    ;;; vim: set ft=asm et ts=4 sw=4:
        1CE :
        1CE :                            setrp   -1
        1CE :                    isr_intr_rx:
        1CE : 70 E0                      push    r0
        1D0 : 70 E1                      push    r1
        1D2 : 82 0C                      lde     r0, @rr12       ; USARTS
        1D4 : 18 E0                      ld      r1, r0
        1D6 : 56 E0 38                   and     r0, #ST_FE_bm LOR ST_OE_bm LOR ST_PE_bm
        1D9 : 6B 04                      jr      z, isr_intr_receive
        1DB : 0C 37                      ld      r0, #RXERR_RESET
        1DD : 92 0C                      lde     @rr12, r0       ; reset error flags
        1DF :                    isr_intr_receive:
        1DF : 56 E1 02                   and     r1, #ST_RxRDY_bm
        1E2 : 6B 11                      jr      z, isr_intr_rx_exit
        1E4 : 82 0A                      lde     r0, @rr10       ; USARTD
        1E6 : 70 E3                      push    r3
        1E8 : 70 E2                      push    r2
        1EA : 2C 20                      ld      r2, #HIGH rx_queue
        1EC : 3C 00                      ld      r3, #LOW rx_queue
        1EE : D6 01 48                   call    queue_add
        1F1 : 50 E2                      pop     r2
        1F3 : 50 E3                      pop     r3
        1F5 :                    isr_intr_rx_exit:
        1F5 : 50 E1                      pop     r1
        1F7 : 50 E0                      pop     r0
        1F9 : BF                         iret
        1FA :
        1FA :                    isr_intr_tx:
        1FA : 70 E0                      push    r0
        1FC : 82 0C                      lde     r0, @rr12       ; USARTS
        1FE : 56 E0 01                   and     r0, #ST_TxRDY_bm
        201 : 6B 13                      jr      z, isr_intr_tx_exit
        203 : 70 E3                      push    r3
        205 : 70 E2                      push    r2
        207 : 2C 20                      ld      r2, #HIGH tx_queue
        209 : 3C 80                      ld      r3, #LOW tx_queue
        20B : D6 01 8C                   call    queue_remove
        20E : 50 E2                      pop     r2
        210 : 50 E3                      pop     r3
        212 : FB 05                      jr      nc, isr_intr_send_empty
        214 : 92 0A                      lde     @rr10, r0       ; USARTD
        216 :                    isr_intr_tx_exit:
        216 : 50 E0                      pop     r0
        218 : BF                         iret
        219 :                    isr_intr_send_empty:
        219 : 0C 00                      ld      r0, #INTR_NONE
        21B : 70 ED                      push    r13
        21D : DC 03                      ld      r13, #LOW USARTTI
        21F : 92 0C                      lde     @rr12, r0       ; disable Tx interrupt
        221 : 50 ED                      pop     r13
        223 : B0 20                      clr     tx_intr_enable
        225 : 50 E0                      pop     r0
        227 : BF                         iret
