// package SingleCycle
// import chisel3. _
// import chisel3. util . _

// class SyncMem extends Module{
//     val io = IO(new Bundle{
//         val addr = Flipped(Decoupled(UInt(32.W)))
//         val inst = Decoupled(UInt(32.W))

//     })

    
    
// }