行政院國家科學委員會補助專題研究計畫■ 成 果 報 告   
□期中進度報告 
後次微米時代新興電子設計自動化技術之研究 
子計畫五 
考慮可製造化、可靠度與良率的繞線系統 
Manufacturability, Reliability, and Yield‐Aware Routing 
System   
 
計畫類別：□ 個別型計畫  ■ 整合型計畫 
計畫編號：NSC 99-2220-E-009 -012 
執行期間： 99 年 8 月 1 日至 100 年 7 月 31 日 
 
計畫主持人：李毅郎 
共同主持人： 陳宏明 
計畫參與人員：  
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告■完整報告 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
■出席國際學術會議心得報告及發表之論文各一份 
□國際合作研究計畫國外研究報告書一份 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究
計畫、列管計畫及下列情形者外，得立即公開查詢 
  □涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
          
執行單位：交通大學資訊工程系 
中   華   民   國  100 年  10 月 31 日 
產生許多 net-joggings，因而破壞訊號完整度。 
 
  第二個要考慮的問題是 bus 的繞線規劃。Bus router 一次繞一整組的線。[4]
中提出一個自動規劃 bus 路徑的演算法，提供不錯的結果。這個演算法從一個好
的 escaped pin assignment 出發，故不需考慮 pin 的位置，因而能將 bus 繞線自動化。
但是因為它將一個 bus 視為一個單位，因此在 obstacle 很多，而繞線面積小的情
況下並不實用。 
   
由前面的敘述，可以得知最基礎的問題便是 PCB 版上繞線資源/面積的運
用。考慮製造成本，我們希望 PCB 版的層數(layer 數)愈少愈好，又因為 PCB 版
上的繞線須以平面繞線(planar routing)為基礎，這兩個因素造成板上繞線的諸多限
制。大多數的繞線演算法都以最短路徑的概念為基礎，這類型的方法沒有辦法考
慮到所有待繞的 net，而只能考慮到當下正在處理的 net。因為繞好的線會分割整
個繞線平面，一條一條按順序繞線的方法的結果，取決於一開始的順序及初始幾
條線的位置。因為最短路徑演算法通常造成繞線失敗，這些方法被迫回到之前的
步驟，並拔掉已繞好線重新繞過。[2]提供了一個不錯的 topology 產生方法，但是
必須使用分割以及 Delaunay triangulation 來使它作用，同時它仍然有安排 net 順序
的問題。在最近的一個研究中[9]，邊界繞線是一個很好的概念，但其繞線結果有
可能被限制在幾種 escape pattern 中。 
 
為了考慮固定 pin 位置的 PCB 板平面繞線問題，我們嘗試去減輕前述問題的
影響。為了避免尚未繞線的 net，其繞線資源被破壞，並避免 net 之間彼此交叉，
我們的繞線方法的第一個階段，是最佳化繞線的順序，消除繞線路徑可能的衝
突，並以更好的方式利用繞線資源。其所使用的方法與傳統的繞線演算法有很大
的不同。在第二個階段，我們提出了一個考慮線長匹配的啟發式演算法，可以使
繞線符合最長最短線長的限制，同時保持繞線的形狀要求。 
 
III.  固定 pin 點位置的繞線方法 
 
  在這個章節中，我們將解說在固定 pin 位置的條件下做平面繞線的方法。首
先，我們靜態地利用一個稱為 dynamic pin sequence (DPS) 的序列來決定 net 的繞
線順序。接者，根據決定好的順序執行 topological 繞線。我們發展了稱為 
against-the-wall 的繞線技巧，來保存繞線資源。最後，我們會描述如何處理不可
避免的繞線交叉的狀況。 
 
A. Static Net Ordering with Dynamic Pin Sequence 
 
 圖二、CCP 連接示範 
 
  同樣的 pin 序列，經由不同的連接順序，可以有很多種不同的連接方式。這
裡我們使用 greedy 的選擇法。以最長的 pin 序列 (擁有最多 pin 的 component) 為
基礎序列，將它與第二長的序列連接合併；接者與第三長的 pin 序列連接，以此
類推直到每個 pin 序列都經過處理為止。 
 
  兩個問題需要處理：(1)  我們如何使用 DPS 來決定繞線順序？(2)  如何選擇
CCP 的位置來做 pin 序列的連接？我們先敘述處理 DPS 的方式，來回答第一個問
題。接著描述我們如何選擇 CCP 點。以圖三為例，pin 序列 C1 被放進 pin 序列
C2 (此 case 中 C2 為基礎序列)。Pin B 被選為 CCP 以連接兩個序列，如圖三(b)所
示。連接後產生的新序列為 ABBACCHIGEFD，如圖三(c)所示。在徒四中可看到
最後的 DPS 為 ABBACCHIGGIHEFDDEF。我們觀察到，B 因為序列連接的關係
在序列中重複了一次，這表示我們可以將 net B 的兩個端點連接起來。接著，我
們將 DPS 序列中的 BB “擦掉”，則整個序列變成 AACC… 這裡出現了兩組重
複的字母 AA 和 CC，這表示 net A 和 net C 可以做繞線且不會造成交叉。同樣
的原理也可以被運用在 pin G 和 pin D 上。第一組被“擦掉”的 pin 為 B、G、和
D，這些 pin 就是 topological 繞線時的起始點，如圖四中所示。 
 
 
圖四 
 
B. Against‐the‐Wall Topological Routing 
 
  圖四中所列的 DPS 顯示我們的第一組繞線  (CCP 們)  為 BGD。這裡我們要將
線的兩個端點確實繞出來。我們在此使用 A*演算法[3][7]來完成連接端點的工
作。A*演算法利用計算路徑成本的方式來連接 net。圖四畫出了使用 A*演算法繞
線的結果。 
 
  為了滿足高速 PCB 板上訊號繞線的必要條件，我們打算使同一個 bus 中的
net 盡可能地靠近，並考慮線長的限制。給定一個如圖四所示的繞線結果，繞線
平面被分成三個區塊。經由將已經繞好的 net 視為 boundaries/walls，我們將剩下
的 net 沿著牆壁繞線 (route against the wall)。延續前面的討論，將一組 net 從 DPS
擦掉後，會產生下一組可擦掉的 net。新的一組 net 將沿著前面已繞好的 net 的邊
緣繞線，並重複這個程序，直到所有可被擦掉的 net 都完成繞線為止。例如在圖
四當中，當 BGD 繞線完成，DPS 變成 AACCHIIHEFEF，則下一組待繞的 net 為
ACI。接著 DPS 變成 HHEFEF，所以下一組為 H。最後得到的繞線結果標示在圖
五中。從另一個觀點來看，我們可以將第一組的繞線路徑視為重力中心，而其他
的 net 都被重力吸引而聚攏過來。我們將在下一個 section 討論如何處理剩餘未繞
 圖六、無法避免的繞線交叉 
 
 
圖七、圖四的 case 的完整繞線流程 
 
IV. Length‐Constraint‐Aware Routing Refinement 
 
  在 against‐the‐wall 繞線結束後，產生了一組一組的 bus 繞線結果。在這個階
段，我們要調整繞線的路徑及長度，以達到 PCB 板的長度限制，同時不改變繞線
的 topology。回顧 against-the-wall 的程序，一個 bus 的路徑主幹已被確立，同一
bus 的其餘 net 都沿著這個主幹繞線，因此繞線平面上剩餘的資源可被用來做線
長調整。在調整的過程中，調整的順序是沿著 gainst-the-wall 繞線的反向順序進
行。這麼做的理由是，根據我們的經驗，最後繞線的 net 通常擁有較長的線長，
並達到了線長限制的上限。舉例來說，圖五中的 pin H 比較有可能違反線長限制，
同時 pin H 也是最晚被繞的一條 net。 
的調整區域內將線長調整到符合限制。當調整程序開始，我們選擇一個線段在調
整區域中移動。調整的動作必須符合由平均線長、線長差、及匹配比率構成的線
長限制。當一個線段完成移動，該線段就會由線段 list 中刪除。接著我們由 list
中選擇下一個線段進行移動。如果一條 net 沒有任何線段在 list 之中，或著該 net
的長度已達到設計者的要求，則這條 net 的移動程序完成。 
 
  這個移動程序的益處，在於有效利用繞線區域，釋放可用的面積給下一個待
移動的線段。圖九(a)顯示了移動前 net 的一部份，而圖九(b)顯示了該 net 在移動
過後的樣子。這個線段移動程序將持續到線段的舊端點(original head/tail)移動到新
端點(new head/tail)為止。 
 
 
圖九 
 
V.  繞線結果 
 
  我們使用 C++程式語言來實作所提出的演算法，並在擁有 2GB 記憶體的 Intel 
Dual Core 2.2GHz 上執行。我們根據最近發表的研究或論文上的資訊來建構測試
檔 ( 測試檔 1 和 2 改編自[16]，測試檔 3 到 5 則來自[1]，為電路設計公司所提
供 )。表一列出了所有的測試檔資料，與演算法的執行時間。Nets 和 Component
分別表示測試檔中 net 的數目與 component 的數目；Grid size 表示 PCB 板上 grid cell 
(格子點)的數目；Total Time 包含了建構繞線格點與執行繞線演算法的總時間。 
 
有類似的繞線形狀。此外，此結果避免了很多的 net-joggins(繞線彎曲)。 
 
  圖十一為測試檔 3 的繞線結果，此測試檔的 component 數較圖十為多。Net
的分布類似 bus 繞線。我們的繞線方法可以變免線段交叉，同時符合線長要求。
即使 component 之間並非面對面，我們仍然可以找到好的解。圖十二顯示我們的
方法在處理有障礙物的繞線上很有效。利用 against-the-wall 繞線，線段繞著障礙
物前進並同時達到線長要求。 
 
 
圖十一、測試檔 3 之繞線結果 
 
3. Yih‐Lang Li, Yu‐Ning Chang, and Wen‐Nai Cheng, “A Gridless Routing System with Non‐Slicing 
Floorplanning‐Based  Crosstalk  Reduction  on  Gridless  Track  Assignment”,  ACM  Trans.  on 
Design Automation of Electronic Systems, Vol 16, No. 2, Article 19 (1‐25), March 2011. 
4. Ying‐Zhih  Chuang,  De‐Shiun  Fu  and  Yih‐Lang  Li,  “Enhanced  Edge‐Based  Device  Migration 
under Topology Constraints,”  International  Journal of Electrical Engineering  (IJEE), Vol. 16, 
No. 6, pp. 493–502, Dec. 2009. 
5. Peng‐Yang Hung, Ying‐Shu Lou and Yih‐Lang Li, “Minimum Shield  Insertion on Full‐Chip RLC 
Crosstalk  Budgeting  Routing,”  IEICE  Transactions  on  Fundamentals  of  Electronics, 
Communications and Computer Sciences, Vol.E92‐A, No.3, pp.880‐889, Mar. 2009. 
6. Yiming Li, Yih‐Lang Li, and Shao‐Ming Yu, “Design Optimization of a Current Mirror Amplifier 
Integrated Circuit Using a Computational Statistics Technique,” Mathematics and Computers 
in Simulation, Vol. 79, Issue 4, 15, pp. 1165‐1177, Dec. 2008. (SCI) 
7. Yiming  Li,  Shao‐Ming  Yu  and  Yih‐Lang  Li,  “Electronic  Design  Automation  Using  a  Unified 
Optimization Framework,” Mathematics and Computers  in Simulation, Vol. 79,  Issue 4, 15, 
pp. 1137‐1152, Dec. 2008. (SCI) 
8. Yiming Li, Shao‐Ming Yu and Yih‐Lang Li, “Parallel Solution of Large‐Scale Eigenvalue Problem 
for  Master  Equation  in  Protein  Folding  Dynamics,”  Journal  of  Parallel  and  Distributed 
Computing, Vol. 68, Issue 5, pp. 678‐685, 2008. (SCI) 
9. Yih‐Lang  Li, Xin‐Yu Chen, and Zhi‐Da  Lin,  “NEMO: A New  Implicit Connection Graph‐based 
Gridless Router with Multi‐layer Planes and Pseudo‐tile Propagation”,  IEEE Transactions on 
Computer‐Aided Design of Integrated Circuits and Systems, Vol. 26, No. 4, pp. 705–718, Apr. 
2007. (SCI, by NSC 94‐2220‐E‐009‐043,NSC 95‐2220‐E‐009‐019, and NSC 95‐2220‐E‐009‐026) 
10. Yih‐Lang Li, Jin‐Yih Li and Wen‐Bin Chen, “An Efficient Tile‐Based ECO Router Using Routing 
Graph Reduction and Enhanced Global Routing Flow,” IEEE Transactions on Computer‐Aided 
Design of  Integrated Circuits and Systems, Vol. 26, No. 2, pp. 345‐358, Feb., 2007.  (SCI, by 
NSC 92‐2220‐E‐009‐031, NSC 93‐2220‐E‐009‐021, and NSC 94‐2220‐E‐009‐021)   
B.  會議論文 
1. Yen‐Hung  Lin, Yun‐Jian  Lo,  Jian‐Syun Tong, Wen‐Hao  Liu and Yih‐Lang  Li,  “Topology‐Aware 
Buffer  Insertion and GPU‐Based Massively Parallel Rerouting  for ECO Timing Optimization”, 
to appear in The 17th Asia and South Pacific Design Automation Conference (ASP‐DAC 2012), 
Jan. 2012. 
2. Wen‐Hao  Liu,  Yih‐Lang  Li  and  Kai‐Yuan  Chao,  “High‐Quality  Global  Routing  for  Multiple 
Dynamic Supply Voltage Designs,” to appear in International Conference on Computer‐Aided 
Design (ICCAD 2011), San Jose, California, 2011. 
3. Yen‐Hung  Lin,  Yong‐Chan  Ban,  David  Z.  Pan  and  Yih‐Lang  Li,  “DOPPLER:  DPL‐aware  and 
OPC‐friendly  Gridless  Detailed  Routing  with  Mask  Density  Balancing,”  to  appear  in 
14. Yen‐Hung  Lin,  Shu‐Hsin  Chang,  Yih‐Lang  Li,  “Critical‐Trunk  based  Obstacle‐Avoiding 
Rectilinear  Steiner  Tree  Routings  for Delay  and  Slack Optimization”,  in ACM  International 
Symposium  on  Physical Design  (ISPD‐2009),  San Diego,  California, Mar.  29,  2009.(by NSC 
96‐2220‐E‐009‐011, NSC 96‐2220‐E‐009  ‐014, NSC 97‐2220‐E‐009  ‐036, NSC 97‐2220‐E‐009 
‐002 ‐) 
15. Chih‐Ta Lin, Yih‐Lang Li, “Yield Improvement in Gridless Detailed Routing with Redundant Via 
Insertion”, in The 14th Workshop on Synthesis And System Integration of Mixed Information 
technologies    (SASIMI2009),  Okinawa,  Mar.  9,  (Best  paper  nominee)  (by  NSC 
96‐2220‐E‐009  ‐011, NSC 96‐2220‐E‐009  ‐014, NSC 97‐2220‐E‐009  ‐002, NSC 97‐2220‐E‐009 
‐036) 
16. Ying‐Chih  Chuang,  De‐Shiun  Fu,  Yih‐Lang  Li, “New  Device‐Level  Technology  Retargeting 
Algorithm with Fixed‐Topology Constraints”, in The 14th Workshop on Synthesis And System 
Integration of Mixed Information technologies    (SASIMI2009) , Okinawa, Mar. 9,    (by NSC 
96‐2220‐E‐009 ‐011, NSC 97‐2220‐E‐009 ‐002, NSC 97‐2220‐E‐009 ‐036) 
17. Yen‐Hung  Lin,  Shu‐Hsin  Chang,  Yih‐Lang  Li, “Slack‐Driven  Obstacle‐Avoiding  Rectilinear 
Steiner Tree Routing”, in The 14th Workshop on Synthesis And System Integration of Mixed 
Information technologies    (SASIMI2009) , Okinawa, Mar. 9,    (by NSC 96‐2220‐E‐009 ‐011, 
NSC 96‐2220‐E‐009 ‐014, NSC 97‐2220‐E‐009 ‐002, NSC 97‐2220‐E‐009 ‐036) 
18. Ke‐Ren Dai, Wen‐Hao  Liu,  Yih‐Lang  Li,  “Efficient  Simulated  Evolution Based  Rerouting  and 
Congestion‐Relaxed Layer Assignment on 3‐D Global Routing”,  in The 14th Asia and South 
Pacific Design Automation Conference  (ASP‐DAC 2009), Yokohama,  Jan. 2009  (Best paper 
nominee).  (by NSC 96‐2220‐E‐009  ‐014, NSC  97‐2220‐E‐009  ‐036,  and NSC 97‐2220‐E‐009 
‐002) 
19. Ying‐Zhih  Chuang,  De‐Shiun  Fu  and  Yih‐Lang  Li,  “Enhanced  Edge‐Based  Device  Migration 
under  Topology  Constraints”,  in  The  19th  VLSI  Design/CAD  Symposium,  Kending,  Aug. 
2008(Best paper nominee). (by NSC 95‐2220‐E‐009‐019, NSC96‐2220‐E‐009‐011) 
20. Yu‐Ning  Chang,  Yih‐Lang  Li,  Wei‐Tin  Lin  and  Wen‐Nai  Cheng,  “Non‐Slicing 
Floorplanning‐Based Crosstalk Reduction on Gridless Track Assignment for a Gridless Routing 
System with Fast Pseudo‐Tile Extraction”,  in Proceedings of ACM  International Symposium 
on Physical Design  (ISPD‐2008), Portland, Oregon, April 2008.  (by NSC 93‐2220‐E‐009‐021, 
22, NSC 96‐2220‐E‐009 ‐014, NSC 96‐2220‐E‐009 ‐011) 
21. Peng‐Yang Hung, Ying‐Shu Lou and Yih‐Lang Li, “Minimum Shield  Insertion on Full‐Chip RLC 
Crosstalk Budgeting Routing”, in Proceedings of the 9th International Symposium on Quality 
Electronic Design (ISQED‐2008), San Jose, CA, Mar., 2008. (by NSC 96‐2220‐E‐009 ‐014, NSC 
96‐2220‐E‐009 ‐011) 
 [1] 2009 年教育部 IC/CAD 競賽 
[2] W.-M. Dai, T. Dayan, and D. Staepelaere. “Topological Routing in SURF: 
Generating a Rubber-Band Sketch,” In Proceedings of ACM/IEEE Design 
Automation Conference, pages 39-44, 1991. 
[3] Z. Dong and M. Li. “A Routing Method of Ad Hoc Networks Based on A-star 
Algorithm”. In International Conference on Networks Security, Wireless 
Communications and Trusted Computing, pages 623–626, 2009. 
[4] H. Kong, T. Yan, and D.-F. Wong. “Automatic Bus Planner for Dense 
PCBs”. In Proceedings of ACM/IEEE Design Automation Conference, pages 326–331, 
2009. 
[5] H. Kong, T. Yan, and D.-F. Wong. “Optimal Simultaneous Pin Assignment and 
Escape Routing for Dense PCBs”. In Proceedings of IEEE Asia and South 
Pacific Design Automation Conference, pages 275–280, 2010. 
[6] Y. Kubo, H. Miyashita, Y. Kajitani, and K. Tateishi. “Equidistance Routing in 
High-Speed VLSI Layout Design”. In Proceedings of the Great Lakes 
Symposium on VLSI, pages 439–449, 2005. 
[7] P. Lester. “A* Pathfinding for Beginners”. In GameDev.net 
(http://www.gamedev.net/reference/articles/article2003.asp), July 2005. 
[8] L. Luo and M. Wong. “Ordered Escape Routing Based on Boolean Satisfiability”. 
In Proceedings of IEEE Asia and South Pacific Design Automation Conference, 
pages 244–249, 2008. 
[9] L. Luo, T. Yan, Q. Ma, D.-F. Wong, and T. Shibuya. “B-Escape: A Simultaneous 
Escape Routing Algorithm Based on Boundary Routing”. In Proceedings of 
ACM International Symposium on Physical Design, pages 19–25, 2010. 
[10] Q. Ma, T. Yan, and M. Wong. “A Negotiated Congestion based Router 
for Simultaneous Escape Routing”. In Proceedings of International Symposium on 
Quality Electronic Design, pages 606–610, 2010. 
[11] M.-M. Ozdal and D.-F. Wong. “Simultaneous Escape Routing and Layer 
Assignment for Dense PCBs”. In Proceedings of IEEE/ACM International 
Conference on Computer-Aided Design, pages 822–829, 2004. 
[12] M.-M. Ozdal and D.-F. Wong. “Algorithmic Study of Single-Layer Bus Routing 
for High-Speed Boards ”. In IEEE Transactions on Computer- Aided Design of 
Integrated Circuits and Systems, volume 25, pages 490–503, Mar. 2006. 
[13] M.-M. Ozdal and D.-F. Wong. “Two-Layer Bus Routing for High-Speed Printed 
Circuit Boards”. In ACM Transactions on Design Automation of Electronic 
Systems, volume 11, pages 213–227, Jan. 2006. 
[14] M.-M. Ozdal, D.-F. Wong, and P.-S. Honsinger. “An Escape Routing Framework 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                        100 年  10 月 31 日 
報告人姓名 劉文皓 服務機構
及職稱 
國立交通大學 
資工所博三 
     時間 
會議 
     地點 
100.01.25-100.01.28 
日本 橫檳 
本會核定
補助文號
NSC 99-2220-E-009 -012 
會議 
名稱 
 (中文)2011 亞太設計自動化研討會 
 (英文)2011 Asia and South Pacific Design Automation Conference (ASP-DAC) 
發表 
論文 
題目 
Negotiation-Based Layer Assignment for Via Count and Via Overflow Minimization
一、參加經過 
    1 月 25 日，下午四點我抵達了旅館，由於會議明早才開始，我早早就待在旅館休憩。
    1 月 26 日，會議正式開始。在一早在一場 keynote 中，講者 Takayuki Kawahara 介紹了
電路自動化產業的發展近況與未來展望，令我獲益良多。下午，我參加了關於 Timing, Power
and Thermal Issues 的 session，藉此瞭解世界上最新的技術。由於本次所參加的研討會深
受業界重視，因此每場演講，在講者報告後，會有許多業界人士提問，在問答中，使我對業
界的最新動態有了更深一層的瞭解。 
    1 月 27 日，我上台報告了 paper。我的 paper 是在 Advances in Routing session 中。
這天，除了聽其它人發表論文外，我大多數的時間都在複習講稿，以及模擬回答聽眾可能提
出的疑問。報告結束後的問答時間，有一位教授和一位業界人士向我提問，我回應了他們的
問題，整個報告算是圓滿結束。這天晚上大會有辦晚宴，我參與了晚宴，認識了一些日本的
學者，我們交流了彼此的研究心得。 
    1 月 28 日，早上，我參加了 Physical Design for Yield session 和 Clock and Package
session。由於 Physical Design for Yield 是我未來考慮的研究方向之一，因此參與這個
session 是此次出國讓我獲得最多啟發的部份。下午時，我去參與 PHD Forum。在 PHD Forum
中，我們與來自各國的學者交換研究心得，同時分享身為研究人員的酸甜苦辣。我覺得多參
與這樣的活動可以擴展自己的人脈，同時可以訓練語言能力。 
 
二、心得（可含照片） 
    在這次的會議中，我吸收了許多新的知識，特別是與業界相關的一些技術，這部份是光
靠讀論文所無法觸及的。身為一個博士生，多參與國際型研討會，不止能提升專業知識、拓
展人脈、開闊視野，還能訓練外語能力，對我而言，是一舉數得的好機會。會議結束後，我
彷彿充滿了電，覺得回國後，可以更有動力進行新的研究，因為，若是再不加油，恐怕就要
被國外的競爭對手趕過去了呢！ 
 
三、建議 
    希望學校能多提供一些與外國學者研習的機會，並舉辦一些相關的交流活動，藉此讓本
校的學生提早擁有宏觀的視野，進一步開啟與國際接軌的管道。 
 
四、攜回資料名稱及內容 
 Proceeding CD:包含與會相關的所有資料、名牌。 
 
附
件
三
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：李毅郎 計畫編號：99-2220-E-009-012- 
計畫名稱：後次微米時代新興電子設計自動化技術之研究--子計畫五：考慮可製造化、可靠度與良率
的繞線系統(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 18 18 100%  
博士生 9 9 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 3 5 100%  
研究報告/技術報告 0 0 100%  
研討會論文 8 6 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
