TimeQuest Timing Analyzer report for VitaPolyOne
Tue Apr 21 23:45:37 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50M'
 13. Slow 1200mV 85C Model Hold: 'clk50M'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk50M'
 29. Slow 1200mV 0C Model Hold: 'clk50M'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk50M'
 44. Fast 1200mV 0C Model Hold: 'clk50M'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; VitaPolyOne                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE10E22C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; VitaPolyOne.sdc ; OK     ; Tue Apr 21 23:45:35 2015 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk50M     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.25 MHz ; 62.25 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+-------+--------------------+
; Clock  ; Slack ; End Point TNS      ;
+--------+-------+--------------------+
; clk50M ; 3.935 ; 0.000              ;
+--------+-------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 0.452 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+-------+----------------------------------+
; Clock  ; Slack ; End Point TNS                    ;
+--------+-------+----------------------------------+
; clk50M ; 9.464 ; 0.000                            ;
+--------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50M'                                                                                                                                          ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.935 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.867     ;
; 3.998 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.804     ;
; 4.059 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.743     ;
; 4.081 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.721     ;
; 4.122 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.680     ;
; 4.144 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.658     ;
; 4.205 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.597     ;
; 4.209 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.593     ;
; 4.227 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.575     ;
; 4.268 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.534     ;
; 4.272 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.530     ;
; 4.290 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.512     ;
; 4.312 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.490     ;
; 4.351 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.451     ;
; 4.355 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.447     ;
; 4.373 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.429     ;
; 4.375 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.427     ;
; 4.414 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.388     ;
; 4.418 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.384     ;
; 4.436 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.366     ;
; 4.458 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.344     ;
; 4.497 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.305     ;
; 4.501 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.301     ;
; 4.521 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.281     ;
; 4.560 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.242     ;
; 4.564 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.238     ;
; 4.604 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.198     ;
; 4.647 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.155     ;
; 4.667 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.135     ;
; 4.710 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.092     ;
; 4.750 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.052     ;
; 4.774 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 15.028     ;
; 4.813 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 14.989     ;
; 4.847 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.956     ;
; 4.875 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.930     ;
; 4.898 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 14.904     ;
; 4.899 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.951     ;
; 4.901 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.949     ;
; 4.902 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.054     ; 14.965     ;
; 4.904 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.054     ; 14.963     ;
; 4.910 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.893     ;
; 4.923 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.882     ;
; 4.993 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.810     ;
; 4.999 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.806     ;
; 5.021 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.784     ;
; 5.047 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.758     ;
; 5.048 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 14.754     ;
; 5.056 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.747     ;
; 5.069 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.736     ;
; 5.139 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.664     ;
; 5.145 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.660     ;
; 5.149 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.656     ;
; 5.151 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.119     ; 14.651     ;
; 5.154 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.696     ;
; 5.157 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.054     ; 14.710     ;
; 5.193 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.612     ;
; 5.197 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.608     ;
; 5.202 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.601     ;
; 5.219 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.631     ;
; 5.222 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.054     ; 14.645     ;
; 5.244 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.090     ; 14.587     ;
; 5.247 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.073     ; 14.601     ;
; 5.248 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.602     ;
; 5.250 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.600     ;
; 5.252 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.553     ;
; 5.284 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.566     ;
; 5.285 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.518     ;
; 5.286 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.564     ;
; 5.290 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.560     ;
; 5.293 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.054     ; 14.574     ;
; 5.295 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.510     ;
; 5.300 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.505     ;
; 5.343 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.462     ;
; 5.348 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.455     ;
; 5.367 ; adsr32:adsr1|sout[5]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.483     ;
; 5.369 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.090     ; 14.462     ;
; 5.370 ; adsr32:adsr1|sout[5]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.054     ; 14.497     ;
; 5.372 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.073     ; 14.476     ;
; 5.398 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.407     ;
; 5.446 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.359     ;
; 5.447 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.356     ;
; 5.482 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.064     ; 14.375     ;
; 5.484 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.064     ; 14.373     ;
; 5.503 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.347     ;
; 5.507 ; adsr32:adsr1|sout[10]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.090     ; 14.324     ;
; 5.510 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.293     ;
; 5.510 ; adsr32:adsr1|sout[10]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.073     ; 14.338     ;
; 5.539 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.311     ;
; 5.568 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.282     ;
; 5.569 ; adsr32:adsr1|sout[9]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.090     ; 14.262     ;
; 5.572 ; adsr32:adsr1|sout[9]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.073     ; 14.276     ;
; 5.593 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.210     ;
; 5.593 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.090     ; 14.238     ;
; 5.604 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.246     ;
; 5.610 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.116     ; 14.195     ;
; 5.629 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.090     ; 14.202     ;
; 5.639 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.071     ; 14.211     ;
; 5.641 ; adsr32:adsr1|sout[11]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.090     ; 14.190     ;
; 5.644 ; adsr32:adsr1|sout[11]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.073     ; 14.204     ;
; 5.656 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.118     ; 14.147     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50M'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; pwm8dac1:dac1_vco|cnt[0]                ; pwm8dac1:dac1_vco|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.758      ;
; 0.493 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.786      ;
; 0.498 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.792      ;
; 0.498 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.792      ;
; 0.499 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.792      ;
; 0.499 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.793      ;
; 0.508 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.802      ;
; 0.509 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|SNOTE[8]         ; note_pitch2dds:transl1|SNOTE[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.518 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac1_vco|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.811      ;
; 0.518 ; note_pitch2dds:transl1|state.0001       ; note_pitch2dds:transl1|state.0010       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.811      ;
; 0.519 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac2|sout                      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.812      ;
; 0.524 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.818      ;
; 0.525 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.819      ;
; 0.527 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.821      ;
; 0.528 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.822      ;
; 0.535 ; reg14w:pitch_reg|data_out[0]            ; note_pitch2dds:transl1|PITCH_local[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.828      ;
; 0.552 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0011       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.845      ;
; 0.569 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.863      ;
; 0.650 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.943      ;
; 0.650 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.943      ;
; 0.667 ; midi_in:midiin|byte1[7]                 ; midi_in:midiin|CH_MESSAGE[3]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.960      ;
; 0.675 ; midi_in:midiin|byte1[4]                 ; midi_in:midiin|CH_MESSAGE[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.968      ;
; 0.682 ; midi_in:midiin|NOTE[6]                  ; reg7:NOTEreg|data_out[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.974      ;
; 0.685 ; midi_in:midiin|byte1[6]                 ; midi_in:midiin|CH_MESSAGE[2]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.978      ;
; 0.701 ; midi_in:midiin|uart_rx:URX|in_sync[0]   ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.995      ;
; 0.711 ; midi_in:midiin|NOTE[5]                  ; reg7:NOTEreg|data_out[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.003      ;
; 0.714 ; midi_in:midiin|NOTE[4]                  ; reg7:NOTEreg|data_out[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.006      ;
; 0.724 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.017      ;
; 0.724 ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.018      ;
; 0.736 ; dds:vco1|signal_out[16]                 ; dds:vco1|signal_out[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; note_pitch2dds:transl1|ADDER_sum[6]     ; note_pitch2dds:transl1|ADDER_sum[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; dds:vco1|signal_out[22]                 ; dds:vco1|signal_out[22]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[18]                 ; dds:vco1|signal_out[18]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[6]                  ; dds:vco1|signal_out[6]                  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; dds:vco1|signal_out[2]                  ; dds:vco1|signal_out[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; note_pitch2dds:transl1|ADDER_sum[4]     ; note_pitch2dds:transl1|ADDER_sum[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; note_pitch2dds:transl1|ADDER_sum[2]     ; note_pitch2dds:transl1|ADDER_sum[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; dds:vco1|signal_out[20]                 ; dds:vco1|signal_out[20]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds:vco1|signal_out[19]                 ; dds:vco1|signal_out[19]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds:vco1|signal_out[15]                 ; dds:vco1|signal_out[15]                 ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; dds:vco1|signal_out[14]                 ; dds:vco1|signal_out[14]                 ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; dds:vco1|signal_out[12]                 ; dds:vco1|signal_out[12]                 ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; dds:vco1|signal_out[4]                  ; dds:vco1|signal_out[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; dds:vco1|signal_out[3]                  ; dds:vco1|signal_out[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; note_pitch2dds:transl1|ADDER_sum[3]     ; note_pitch2dds:transl1|ADDER_sum[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; ds8dac1:dac1_noise|PWM_accumulator[4]   ; ds8dac1:dac1_noise|PWM_accumulator[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; ds8dac1:dac1_noise|PWM_accumulator[2]   ; ds8dac1:dac1_noise|PWM_accumulator[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; dds:vco1|signal_out[24]                 ; dds:vco1|signal_out[24]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; dds:vco1|signal_out[21]                 ; dds:vco1|signal_out[21]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; dds:vco1|signal_out[11]                 ; dds:vco1|signal_out[11]                 ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; dds:vco1|signal_out[5]                  ; dds:vco1|signal_out[5]                  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; dds:vco1|signal_out[1]                  ; dds:vco1|signal_out[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; note_pitch2dds:transl1|ADDER_sum[1]     ; note_pitch2dds:transl1|ADDER_sum[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; ds8dac1:dac1_noise|PWM_accumulator[5]   ; ds8dac1:dac1_noise|PWM_accumulator[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; ds8dac1:dac1_noise|PWM_accumulator[1]   ; ds8dac1:dac1_noise|PWM_accumulator[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; ds8dac1:dac1_noise|PWM_add[6]           ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.741 ; dds:vco1|signal_out[23]                 ; dds:vco1|signal_out[23]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; dds:vco1|signal_out[7]                  ; dds:vco1|signal_out[7]                  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; ds8dac1:dac1_noise|PWM_add[7]           ; ds8dac1:dac1_noise|PWM_accumulator[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; ds8dac1:dac1_noise|PWM_add[1]           ; ds8dac1:dac1_noise|PWM_accumulator[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; ds8dac1:dac1_noise|PWM_add[3]           ; ds8dac1:dac1_noise|PWM_accumulator[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; frq1divmod1:divider1|cnt[15]            ; frq1divmod1:divider1|cnt[15]            ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; frq1divmod1:divider1|cnt[11]            ; frq1divmod1:divider1|cnt[11]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; frq1divmod1:divider1|cnt[13]            ; frq1divmod1:divider1|cnt[13]            ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; frq1divmod1:divider1|cnt[7]             ; frq1divmod1:divider1|cnt[7]             ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; pwm8dac1:dac2|saved_data[7]             ; pwm8dac1:dac2|sout                      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; midi_in:midiin|uart_rx:URX|bit_count[1] ; midi_in:midiin|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER_sum[24]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; frq1divmod1:divider1|cnt[17]            ; frq1divmod1:divider1|cnt[17]            ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER_sum[29]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; frq1divmod1:divider1|cnt[3]             ; frq1divmod1:divider1|cnt[3]             ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.038      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'                                                                               ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.464 ; 9.865        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.739 ; 9.959        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_noise|PWM_out                       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[0]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[1]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[2]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[3]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[4]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[5]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[6]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[7]                 ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|rst                        ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[0]              ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[1]              ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[2]              ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[3]              ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                             ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                            ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                            ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                            ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                            ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                            ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                            ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]                             ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.000                           ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                        ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[10]           ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[11]           ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[13]           ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[0]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[10]                        ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[11]                        ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[12]                        ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[1]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[2]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[3]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[4]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[5]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[6]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[7]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[8]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|data_out[9]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[0]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[10]                        ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[11]                        ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[12]                        ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[1]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[2]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[3]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[4]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[5]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[6]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[7]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[8]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|data_out[9]                         ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[10]                    ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[11]                    ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[12]                    ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[13]                    ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[1]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[2]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[3]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[4]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[5]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[6]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[7]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[8]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:pitch_reg|data_out[9]                     ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:S1reg|data_out[0]                           ;
; 9.787 ; 10.007       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:S1reg|data_out[4]                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.877  ; 5.132  ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.453  ; 2.600  ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 10.198 ; 10.274 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.517  ; 2.620  ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 7.173  ; 7.406  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.062 ; -4.316 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.667 ; -1.778 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -2.910 ; -3.035 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -1.439 ; -1.538 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -1.631 ; -1.736 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 9.039 ; 8.848 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 8.332 ; 8.082 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.992 ; 7.870 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.695 ; 7.507 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 9.039 ; 8.848 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 7.848 ; 7.547 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.298 ; 7.294 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.871 ; 7.699 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.810 ; 6.609 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 8.292 ; 8.743 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.443 ; 5.570 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.571 ; 6.290 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 7.195 ; 6.833 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 5.727 ; 5.777 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.085 ; 6.914 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.762 ; 6.502 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 6.331 ; 6.200 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 6.990 ; 6.852 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.611 ; 6.459 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 5.727 ; 5.777 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 6.312 ; 6.206 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.159 ; 5.965 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 7.579 ; 8.013 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 4.846 ; 4.969 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.929 ; 5.658 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 6.511 ; 6.160 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw1        ; pwm_out_0   ; 8.297 ;       ;       ; 8.738 ;
; sw2        ; snd_1       ; 8.039 ;       ;       ; 7.803 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.793 ; 7.951 ;       ;
; sw1        ; pwm_out_0   ; 7.936 ;       ;       ; 8.358 ;
; sw2        ; snd_1       ; 7.768 ;       ;       ; 7.542 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.36 MHz ; 67.36 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 5.155 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.400 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.496 ; 0.000                           ;
+--------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50M'                                                                                                                                           ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.155 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.659     ;
; 5.188 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.626     ;
; 5.194 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.620     ;
; 5.227 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.587     ;
; 5.281 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.533     ;
; 5.314 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.500     ;
; 5.320 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.494     ;
; 5.331 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.483     ;
; 5.353 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.461     ;
; 5.370 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.444     ;
; 5.407 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.407     ;
; 5.419 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.395     ;
; 5.440 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.374     ;
; 5.446 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.368     ;
; 5.457 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.357     ;
; 5.458 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.356     ;
; 5.479 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.335     ;
; 5.496 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.318     ;
; 5.533 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.281     ;
; 5.545 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.269     ;
; 5.566 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.248     ;
; 5.572 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.242     ;
; 5.583 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.231     ;
; 5.584 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.230     ;
; 5.605 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.209     ;
; 5.622 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.192     ;
; 5.671 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.143     ;
; 5.704 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.047     ; 14.171     ;
; 5.708 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 14.152     ;
; 5.709 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.105     ;
; 5.710 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.104     ;
; 5.748 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.066     ;
; 5.797 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 14.017     ;
; 5.836 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 13.978     ;
; 5.889 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.047     ; 13.986     ;
; 5.893 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.967     ;
; 5.901 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.914     ;
; 5.922 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.047     ; 13.953     ;
; 5.926 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.934     ;
; 5.933 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.885     ;
; 5.940 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.875     ;
; 5.958 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 13.856     ;
; 5.966 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.852     ;
; 5.991 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 13.823     ;
; 6.007 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.853     ;
; 6.027 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.788     ;
; 6.032 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.828     ;
; 6.059 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.759     ;
; 6.066 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.749     ;
; 6.088 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.730     ;
; 6.092 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.726     ;
; 6.109 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.709     ;
; 6.121 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.697     ;
; 6.134 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 13.680     ;
; 6.135 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.047     ; 13.740     ;
; 6.139 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.721     ;
; 6.153 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.662     ;
; 6.156 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.064     ; 13.702     ;
; 6.160 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.683     ;
; 6.171 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.047     ; 13.704     ;
; 6.175 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.685     ;
; 6.191 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.064     ; 13.667     ;
; 6.192 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.623     ;
; 6.192 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.668     ;
; 6.195 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.648     ;
; 6.197 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.621     ;
; 6.214 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.604     ;
; 6.217 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.643     ;
; 6.222 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.108     ; 13.592     ;
; 6.225 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.635     ;
; 6.235 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.583     ;
; 6.247 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.571     ;
; 6.250 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.610     ;
; 6.264 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.554     ;
; 6.272 ; adsr32:adsr1|sout[10]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.064     ; 13.586     ;
; 6.276 ; adsr32:adsr1|sout[10]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.567     ;
; 6.277 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.055     ; 13.590     ;
; 6.279 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.536     ;
; 6.301 ; adsr32:adsr1|sout[5]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.047     ; 13.574     ;
; 6.305 ; adsr32:adsr1|sout[5]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.555     ;
; 6.318 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.497     ;
; 6.323 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.495     ;
; 6.352 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.466     ;
; 6.390 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.428     ;
; 6.438 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.422     ;
; 6.459 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.384     ;
; 6.462 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.055     ; 13.405     ;
; 6.463 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.397     ;
; 6.472 ; adsr32:adsr1|sout[9]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.064     ; 13.386     ;
; 6.474 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.386     ;
; 6.476 ; adsr32:adsr1|sout[9]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.367     ;
; 6.478 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.104     ; 13.340     ;
; 6.484 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.359     ;
; 6.494 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.349     ;
; 6.495 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.055     ; 13.372     ;
; 6.499 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 13.361     ;
; 6.519 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.324     ;
; 6.526 ; adsr32:adsr1|sout[11]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.064     ; 13.332     ;
; 6.530 ; adsr32:adsr1|sout[11]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.313     ;
; 6.573 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.107     ; 13.242     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; pwm8dac1:dac1_vco|cnt[0]                ; pwm8dac1:dac1_vco|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.684      ;
; 0.456 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.723      ;
; 0.460 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.728      ;
; 0.463 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.731      ;
; 0.463 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.731      ;
; 0.466 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.733      ;
; 0.469 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; note_pitch2dds:transl1|SNOTE[8]         ; note_pitch2dds:transl1|SNOTE[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.737      ;
; 0.477 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac1_vco|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac2|sout                      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.747      ;
; 0.481 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.748      ;
; 0.481 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.748      ;
; 0.484 ; note_pitch2dds:transl1|state.0001       ; note_pitch2dds:transl1|state.0010       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.752      ;
; 0.490 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.758      ;
; 0.491 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.759      ;
; 0.493 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.761      ;
; 0.494 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.762      ;
; 0.499 ; reg14w:pitch_reg|data_out[0]            ; note_pitch2dds:transl1|PITCH_local[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.767      ;
; 0.516 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0011       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.784      ;
; 0.537 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.805      ;
; 0.604 ; midi_in:midiin|NOTE[6]                  ; reg7:NOTEreg|data_out[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.871      ;
; 0.608 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.875      ;
; 0.608 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.875      ;
; 0.619 ; midi_in:midiin|byte1[7]                 ; midi_in:midiin|CH_MESSAGE[3]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.887      ;
; 0.628 ; midi_in:midiin|byte1[4]                 ; midi_in:midiin|CH_MESSAGE[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.896      ;
; 0.628 ; midi_in:midiin|NOTE[5]                  ; reg7:NOTEreg|data_out[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.895      ;
; 0.630 ; midi_in:midiin|NOTE[4]                  ; reg7:NOTEreg|data_out[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.897      ;
; 0.638 ; midi_in:midiin|byte1[6]                 ; midi_in:midiin|CH_MESSAGE[2]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.906      ;
; 0.648 ; midi_in:midiin|uart_rx:URX|in_sync[0]   ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.916      ;
; 0.666 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.934      ;
; 0.667 ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.935      ;
; 0.678 ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; vca_pwm8dac1:dac1_vca|sout              ; clk50M       ; clk50M      ; 0.000        ; 0.071      ; 0.944      ;
; 0.684 ; dds:vco1|signal_out[22]                 ; dds:vco1|signal_out[22]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; dds:vco1|signal_out[6]                  ; dds:vco1|signal_out[6]                  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; dds:vco1|signal_out[16]                 ; dds:vco1|signal_out[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds:vco1|signal_out[15]                 ; dds:vco1|signal_out[15]                 ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; note_pitch2dds:transl1|ADDER_sum[6]     ; note_pitch2dds:transl1|ADDER_sum[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; note_pitch2dds:transl1|ADDER_sum[4]     ; note_pitch2dds:transl1|ADDER_sum[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; note_pitch2dds:transl1|ADDER_sum[3]     ; note_pitch2dds:transl1|ADDER_sum[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; dds:vco1|signal_out[21]                 ; dds:vco1|signal_out[21]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[19]                 ; dds:vco1|signal_out[19]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[18]                 ; dds:vco1|signal_out[18]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[14]                 ; dds:vco1|signal_out[14]                 ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; dds:vco1|signal_out[11]                 ; dds:vco1|signal_out[11]                 ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; dds:vco1|signal_out[5]                  ; dds:vco1|signal_out[5]                  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; dds:vco1|signal_out[3]                  ; dds:vco1|signal_out[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; dds:vco1|signal_out[2]                  ; dds:vco1|signal_out[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; note_pitch2dds:transl1|ADDER_sum[2]     ; note_pitch2dds:transl1|ADDER_sum[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; ds8dac1:dac1_noise|PWM_accumulator[2]   ; ds8dac1:dac1_noise|PWM_accumulator[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; dds:vco1|signal_out[24]                 ; dds:vco1|signal_out[24]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; dds:vco1|signal_out[20]                 ; dds:vco1|signal_out[20]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; dds:vco1|signal_out[12]                 ; dds:vco1|signal_out[12]                 ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; dds:vco1|signal_out[4]                  ; dds:vco1|signal_out[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; ds8dac1:dac1_noise|PWM_accumulator[5]   ; ds8dac1:dac1_noise|PWM_accumulator[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; ds8dac1:dac1_noise|PWM_accumulator[4]   ; ds8dac1:dac1_noise|PWM_accumulator[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; dds:vco1|signal_out[1]                  ; dds:vco1|signal_out[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; ds8dac1:dac1_noise|PWM_add[1]           ; ds8dac1:dac1_noise|PWM_accumulator[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; ds8dac1:dac1_noise|PWM_add[6]           ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; note_pitch2dds:transl1|ADDER_sum[1]     ; note_pitch2dds:transl1|ADDER_sum[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; ds8dac1:dac1_noise|PWM_accumulator[1]   ; ds8dac1:dac1_noise|PWM_accumulator[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; dds:vco1|signal_out[23]                 ; dds:vco1|signal_out[23]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; dds:vco1|signal_out[7]                  ; dds:vco1|signal_out[7]                  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; frq1divmod1:divider1|cnt[17]            ; frq1divmod1:divider1|cnt[17]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; frq1divmod1:divider1|cnt[11]            ; frq1divmod1:divider1|cnt[11]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; ds8dac1:dac1_noise|PWM_add[7]           ; ds8dac1:dac1_noise|PWM_accumulator[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; frq1divmod1:divider1|cnt[15]            ; frq1divmod1:divider1|cnt[15]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; frq1divmod1:divider1|cnt[13]            ; frq1divmod1:divider1|cnt[13]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; frq1divmod1:divider1|cnt[7]             ; frq1divmod1:divider1|cnt[7]             ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER_sum[29]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; ds8dac1:dac1_noise|PWM_add[3]           ; ds8dac1:dac1_noise|PWM_accumulator[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; pwm8dac1:dac2|saved_data[7]             ; pwm8dac1:dac2|sout                      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER_sum[27]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; midi_in:midiin|uart_rx:URX|bit_count[1] ; midi_in:midiin|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.961      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_noise|PWM_out                       ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.000                           ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                        ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[12]           ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[1]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[2]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[3]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[4]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[5]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[6]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[7]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[8]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[9]            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0000                ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0011                ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0100                ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|rst                        ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[0]              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[1]              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[2]              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[3]              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:S1reg|data_out[0]                           ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:S1reg|data_out[4]                           ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:S1reg|data_out[5]                           ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[0]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[1]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[2]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[3]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[4]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[5]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[6]                 ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[7]                 ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[10]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[7]                             ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[8]                             ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[9]                             ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[0]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[10]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[11]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[12]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[13]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[14]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[15]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[1]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[2]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[3]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[4]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[5]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[6]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[7]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[8]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[9]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[0]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[1]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[2]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[3]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[3]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[4]                            ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[6]                            ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.277 ; 4.386 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.130 ; 2.341 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 9.381 ; 9.569 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.190 ; 2.355 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 6.497 ; 6.903 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -3.552 ; -3.663 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.424 ; -1.601 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -2.560 ; -2.765 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -1.224 ; -1.379 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -1.386 ; -1.584 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 8.387 ; 8.124 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.868 ; 7.502 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.551 ; 7.310 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.146 ; 6.873 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 8.387 ; 8.124 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 7.390 ; 6.878 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 6.801 ; 6.696 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.375 ; 7.013 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.427 ; 6.003 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 7.525 ; 8.317 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 4.978 ; 5.233 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.246 ; 5.726 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 6.798 ; 6.176 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 5.354 ; 5.293 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 6.575 ; 6.284 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.321 ; 5.892 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 5.920 ; 5.666 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 6.553 ; 6.261 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.106 ; 5.870 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 5.354 ; 5.293 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 5.930 ; 5.665 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.823 ; 5.414 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 6.874 ; 7.634 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 4.430 ; 4.676 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.649 ; 5.149 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 6.166 ; 5.565 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.275 ; 7.268 ;       ;
; sw1        ; pwm_out_0   ; 7.458 ;       ;       ; 8.199 ;
; sw2        ; snd_1       ; 7.508 ;       ;       ; 7.076 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.008 ; 6.998 ;       ;
; sw1        ; pwm_out_0   ; 7.117 ;       ;       ; 7.823 ;
; sw2        ; snd_1       ; 7.237 ;       ;       ; 6.822 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 9.796 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.147 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.349 ; 0.000                           ;
+--------+-------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50M'                                                                                                                                            ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.796  ; ds8dac1:dac1_noise|PWM_accumulator[8]                     ; ds8dac1:dac1_noise|PWM_out           ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.514      ;
; 12.928 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.917      ;
; 12.945 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.900      ;
; 12.992 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.853      ;
; 12.996 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.849      ;
; 12.997 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.848      ;
; 13.009 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.836      ;
; 13.013 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.832      ;
; 13.048 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.797      ;
; 13.060 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.785      ;
; 13.061 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.784      ;
; 13.064 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.781      ;
; 13.065 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.780      ;
; 13.077 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.768      ;
; 13.081 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.764      ;
; 13.112 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.733      ;
; 13.116 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.729      ;
; 13.128 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.717      ;
; 13.129 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.716      ;
; 13.132 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.713      ;
; 13.133 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.712      ;
; 13.145 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.700      ;
; 13.149 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.696      ;
; 13.180 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.665      ;
; 13.184 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.661      ;
; 13.197 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.648      ;
; 13.201 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.644      ;
; 13.207 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.638      ;
; 13.224 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.621      ;
; 13.248 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.597      ;
; 13.252 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.593      ;
; 13.255 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.592      ;
; 13.276 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.569      ;
; 13.314 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.564      ;
; 13.319 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.528      ;
; 13.323 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.524      ;
; 13.325 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.017     ; 6.565      ;
; 13.327 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.518      ;
; 13.334 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.511      ;
; 13.351 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.494      ;
; 13.361 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.517      ;
; 13.372 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.017     ; 6.518      ;
; 13.387 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.460      ;
; 13.391 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.456      ;
; 13.402 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.447      ;
; 13.403 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.442      ;
; 13.406 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.443      ;
; 13.419 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.430      ;
; 13.423 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.426      ;
; 13.427 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.451      ;
; 13.438 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.017     ; 6.452      ;
; 13.441 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.437      ;
; 13.454 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.062     ; 6.391      ;
; 13.455 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.392      ;
; 13.459 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.388      ;
; 13.465 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.413      ;
; 13.468 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.410      ;
; 13.471 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.378      ;
; 13.475 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.374      ;
; 13.479 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.017     ; 6.411      ;
; 13.488 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.390      ;
; 13.494 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 6.373      ;
; 13.497 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.352      ;
; 13.501 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.348      ;
; 13.505 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.028     ; 6.374      ;
; 13.512 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.366      ;
; 13.512 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.366      ;
; 13.514 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.335      ;
; 13.518 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.331      ;
; 13.522 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.327      ;
; 13.523 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.017     ; 6.367      ;
; 13.526 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.323      ;
; 13.534 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.313      ;
; 13.536 ; adsr32:adsr1|sout[5]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.342      ;
; 13.547 ; adsr32:adsr1|sout[5]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.017     ; 6.343      ;
; 13.554 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.324      ;
; 13.557 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.290      ;
; 13.566 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.283      ;
; 13.570 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.279      ;
; 13.578 ; adsr32:adsr1|sout[14]                                     ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.300      ;
; 13.585 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 6.282      ;
; 13.587 ; adsr32:adsr1|sout[1]                                      ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.022     ; 6.298      ;
; 13.595 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.283      ;
; 13.596 ; adsr32:adsr1|sout[8]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.028     ; 6.283      ;
; 13.617 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.232      ;
; 13.619 ; adsr32:adsr1|sout[3]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.259      ;
; 13.621 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.226      ;
; 13.621 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.058     ; 6.228      ;
; 13.621 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 6.246      ;
; 13.625 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.222      ;
; 13.634 ; adsr32:adsr1|sout[6]                                      ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.022     ; 6.251      ;
; 13.639 ; adsr32:adsr1|sout[2]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.029     ; 6.239      ;
; 13.644 ; adsr32:adsr1|sout[10]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 6.223      ;
; 13.645 ; adsr32:adsr1|sout[9]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 6.222      ;
; 13.645 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 6.222      ;
; 13.651 ; adsr32:adsr1|sout[11]                                     ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 6.216      ;
; 13.655 ; adsr32:adsr1|sout[10]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.028     ; 6.224      ;
; 13.656 ; adsr32:adsr1|sout[9]                                      ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.028     ; 6.223      ;
; 13.661 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 6.186      ;
; 13.662 ; adsr32:adsr1|sout[11]                                     ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.028     ; 6.217      ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.147 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.539      ;
; 0.148 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.540      ;
; 0.152 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.544      ;
; 0.153 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.545      ;
; 0.154 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.546      ;
; 0.159 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.551      ;
; 0.166 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.558      ;
; 0.169 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.561      ;
; 0.170 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.562      ;
; 0.170 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.562      ;
; 0.171 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.563      ;
; 0.174 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.566      ;
; 0.175 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.567      ;
; 0.175 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.567      ;
; 0.178 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.570      ;
; 0.183 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.575      ;
; 0.186 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; pwm8dac1:dac1_vco|cnt[0]                ; pwm8dac1:dac1_vco|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; note_pitch2dds:transl1|state.0001       ; note_pitch2dds:transl1|state.0010       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.322      ;
; 0.201 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.323      ;
; 0.204 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; note_pitch2dds:transl1|SNOTE[8]         ; note_pitch2dds:transl1|SNOTE[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac1_vco|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.328      ;
; 0.211 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.331      ;
; 0.211 ; reg14w:pitch_reg|data_out[0]            ; note_pitch2dds:transl1|PITCH_local[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.331      ;
; 0.214 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac2|sout                      ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.335      ;
; 0.219 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0011       ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.340      ;
; 0.227 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.619      ;
; 0.228 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.620      ;
; 0.231 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.352      ;
; 0.234 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.626      ;
; 0.246 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.638      ;
; 0.249 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.641      ;
; 0.250 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.642      ;
; 0.250 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.642      ;
; 0.258 ; adsr32:adsr1|sout[28]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.650      ;
; 0.258 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; midi_in:midiin|NOTE[6]                  ; reg7:NOTEreg|data_out[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.379      ;
; 0.264 ; midi_in:midiin|byte1[7]                 ; midi_in:midiin|CH_MESSAGE[3]            ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.385      ;
; 0.268 ; midi_in:midiin|NOTE[5]                  ; reg7:NOTEreg|data_out[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; midi_in:midiin|byte1[4]                 ; midi_in:midiin|CH_MESSAGE[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; midi_in:midiin|NOTE[4]                  ; reg7:NOTEreg|data_out[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; midi_in:midiin|uart_rx:URX|in_sync[0]   ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.390      ;
; 0.275 ; midi_in:midiin|byte1[6]                 ; midi_in:midiin|CH_MESSAGE[2]            ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.396      ;
; 0.277 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.399      ;
; 0.290 ; vca_pwm8dac1:dac1_vca|saved_data[7]     ; vca_pwm8dac1:dac1_vca|sout              ; clk50M       ; clk50M      ; 0.000        ; 0.035      ; 0.409      ;
; 0.292 ; dds:vco1|signal_out[15]                 ; dds:vco1|signal_out[15]                 ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; dds:vco1|signal_out[6]                  ; dds:vco1|signal_out[6]                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; dds:vco1|signal_out[16]                 ; dds:vco1|signal_out[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; dds:vco1|signal_out[14]                 ; dds:vco1|signal_out[14]                 ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds:vco1|signal_out[12]                 ; dds:vco1|signal_out[12]                 ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds:vco1|signal_out[11]                 ; dds:vco1|signal_out[11]                 ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds:vco1|signal_out[5]                  ; dds:vco1|signal_out[5]                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds:vco1|signal_out[4]                  ; dds:vco1|signal_out[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds:vco1|signal_out[3]                  ; dds:vco1|signal_out[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds:vco1|signal_out[2]                  ; dds:vco1|signal_out[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; dds:vco1|signal_out[1]                  ; dds:vco1|signal_out[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; note_pitch2dds:transl1|ADDER_sum[6]     ; note_pitch2dds:transl1|ADDER_sum[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; ds8dac1:dac1_noise|PWM_accumulator[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; dds:vco1|signal_out[22]                 ; dds:vco1|signal_out[22]                 ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds:vco1|signal_out[19]                 ; dds:vco1|signal_out[19]                 ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds:vco1|signal_out[18]                 ; dds:vco1|signal_out[18]                 ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds:vco1|signal_out[7]                  ; dds:vco1|signal_out[7]                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; note_pitch2dds:transl1|ADDER_sum[4]     ; note_pitch2dds:transl1|ADDER_sum[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 9.349 ; 9.565        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_noise|PWM_out                                ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                       ;
; 9.366 ; 9.545        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1          ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[16]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[17]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[18]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[19]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[20]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[21]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[22]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[23]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[24]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[25]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[26]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[27]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[28]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[29]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[30]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds:vco1|signal_out[31]                                   ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[0]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[1]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[2]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[3]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[4]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[5]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[6]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[7]                       ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0001                         ;
; 9.391 ; 9.575        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0010                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[12]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[13]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[14]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[15]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[16]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[17]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[18]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[19]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[20]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[26]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[27]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[28]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[2]                                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[3]                                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[5]                                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[6]                                      ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|sout                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[11]                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[1]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[2]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[4]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[6]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[8]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:Q1reg|data_out[0]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:Q1reg|data_out[2]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:Q1reg|data_out[3]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:Q1reg|data_out[4]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:Q1reg|data_out[5]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:Q1reg|data_out[6]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|sout                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[10]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[25]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[31]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[4]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[7]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[8]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[9]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.000                                    ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                                 ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY                                  ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.393 ; 2.989 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 1.234 ; 1.573 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 4.469 ; 4.740 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 1.275 ; 1.589 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 3.238 ; 3.490 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.017 ; -2.612 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -0.879 ; -1.202 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -1.371 ; -1.708 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -0.791 ; -1.114 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -0.865 ; -1.165 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 4.146 ; 4.309 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 3.721 ; 3.835 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 3.591 ; 3.656 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 3.439 ; 3.599 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 4.146 ; 4.309 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 3.385 ; 3.566 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 3.349 ; 3.518 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 3.514 ; 3.751 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.999 ; 3.197 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 4.032 ; 3.781 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.594 ; 2.485 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.886 ; 3.063 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 3.566 ; 3.722 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.641 ; 2.843 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 3.106 ; 3.211 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.909 ; 3.060 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.826 ; 3.021 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 3.165 ; 3.426 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.892 ; 2.944 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.641 ; 2.843 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.823 ; 3.042 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.702 ; 2.894 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 3.692 ; 3.452 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.310 ; 2.206 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.595 ; 2.766 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 3.253 ; 3.403 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.887 ; 4.510 ;       ;
; sw1        ; pwm_out_0   ; 4.112 ;       ;       ; 4.280 ;
; sw2        ; snd_1       ; 3.686 ;       ;       ; 4.160 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw1        ; pwm_out_0   ; 3.940 ;       ;       ; 4.115 ;
; sw2        ; snd_1       ; 3.574 ;       ;       ; 4.047 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.935 ; 0.147 ; N/A      ; N/A     ; 9.349               ;
;  clk50M          ; 3.935 ; 0.147 ; N/A      ; N/A     ; 9.349               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50M          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.877  ; 5.132  ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.453  ; 2.600  ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 10.198 ; 10.274 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.517  ; 2.620  ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; 7.173  ; 7.406  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.017 ; -2.612 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -0.879 ; -1.202 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -1.371 ; -1.708 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -0.791 ; -1.114 ; Rise       ; clk50M          ;
; sw3       ; clk50M     ; -0.865 ; -1.165 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 9.039 ; 8.848 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 8.332 ; 8.082 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.992 ; 7.870 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.695 ; 7.507 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 9.039 ; 8.848 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 7.848 ; 7.547 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.298 ; 7.294 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.871 ; 7.699 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.810 ; 6.609 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 8.292 ; 8.743 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.443 ; 5.570 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.571 ; 6.290 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 7.195 ; 6.833 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.641 ; 2.843 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 3.106 ; 3.211 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.909 ; 3.060 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.826 ; 3.021 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 3.165 ; 3.426 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.892 ; 2.944 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.641 ; 2.843 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.823 ; 3.042 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.702 ; 2.894 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 3.692 ; 3.452 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.310 ; 2.206 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.595 ; 2.766 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 3.253 ; 3.403 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw1        ; pwm_out_0   ; 8.297 ;       ;       ; 8.738 ;
; sw2        ; snd_1       ; 8.039 ;       ;       ; 7.803 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw1        ; pwm_out_0   ; 3.940 ;       ;       ; 4.115 ;
; sw2        ; snd_1       ; 3.574 ;       ;       ; 4.047 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; snd_0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_6         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_7         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_0     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MIDI_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1013327  ; 0        ; 1        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1013327  ; 0        ; 1        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File snare.qip not found
    Info (125063): set_global_assignment -name QIP_FILE snare.qip
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Tue Apr 21 23:45:34 2015
Info: Command: quartus_sta VitaPolyOne -c VitaPolyOne
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VitaPolyOne.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.935
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.935         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.464         0.000 clk50M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 5.155
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.155         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.400         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.496         0.000 clk50M 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 9.796
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.796         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.147         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.349
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.349         0.000 clk50M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 327 megabytes
    Info: Processing ended: Tue Apr 21 23:45:37 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


