[
    
  {
    "id": "hard_mcq_001_gaa_parasitics",
    "question": "在全环绕栅极（GAA/MBCFET）晶体管工艺中，为了降低栅极与源漏极之间的寄生电容（Cgs/Cgd），需要引入“内部侧墙”（Inner Spacer）。关于内部侧墙材料的选择，以下哪项描述最准确地反映了工程设计的核心矛盾？",
    "options": {
      "A": "应选择高介电常数（High-k）材料以增强栅极控制能力，但这会导致漏电流增加。",
      "B": "应选择低介电常数（Low-k）材料以降低寄生电容，但Low-k材料通常蚀刻选择比差，容易在制造过程中受损导致良率下降。",
      "C": "材料的介电常数无关紧要，关键在于其物理厚度必须超过 10nm 以防止击穿。",
      "D": "应使用金属材料来实现更好的热传导，从而降低器件温度。"
    },
    "correct_answer": "B",
    "explanation": "内部侧墙的主要作用是隔离栅极和源/漏极以降低寄生电容，因此必须使用 Low-k 材料（如 SiOCN）。然而，Low-k 材料在化学性质上通常较脆弱，且与 SiGe（牺牲层）的蚀刻选择比难以控制，容易在凹槽蚀刻（Cavity Etch）过程中被误伤，这是 GAA 工艺中最大的良率挑战之一。"
  },
  {
    "id": "hard_mcq_002_high_na_dof",
    "question": "High-NA EUV 光刻机将数值孔径（NA）从 0.33 提升至 0.55。根据瑞利判据（Rayleigh Criterion），分辨率（R）与焦深（DoF）随 NA 的变化关系分别是 R ∝ 1/NA 和 DoF ∝ 1/NA²。假设在 0.33 NA 系统下的焦深为 100nm，那么在不考虑其它光学修正的情况下，0.55 NA 系统的理论焦深大约会衰减至多少？",
    "options": {
      "A": "约 60 nm",
      "B": "约 36 nm",
      "C": "约 80 nm",
      "D": "约 20 nm"
    },
    "correct_answer": "B",
    "explanation": "焦深 DoF 与数值孔径的平方成反比（$1/NA^2$）。当 NA 从 0.33 变为 0.55 时，NA 增大了约 1.67 倍。因此，焦深会变为原来的 $1/(1.67)^2$ ≈ $1/2.78$ ≈ 0.36 倍。100nm * 0.36 = 36nm。如此极浅的焦深对晶圆平坦度提出了极苛刻的要求。"
  },
  {
    "id": "hard_mcq_003_3d_nand_etch",
    "question": "在 200 层以上 3D NAND 闪存的制造中，最关键的工艺瓶颈是“高深宽比接触孔蚀刻”（HAR Etch）。当蚀刻深度超过 10 微米且深宽比（Aspect Ratio）超过 70:1 时，常常会出现“扭曲”（Twisting）和“未贯通”（Not Open）缺陷。业界主要通过哪种技术路径来根本性解决极高堆叠层数带来的蚀刻物理极限问题？",
    "options": {
      "A": "无限延长蚀刻时间",
      "B": "使用更短波长的光刻机（EUV）直接从侧面进行蚀刻",
      "C": "双栈或多栈堆叠技术（Double/Multi-Stacking），即分别制造两个较低层数的结构后进行键合或二次外延",
      "D": "将存储单元从垂直（Vertical）改为平面（Planar）排列"
    },
    "correct_answer": "C",
    "explanation": "随着层数增加，单次蚀刻贯通所有层（Single Deck）变得物理上不可行（离子难以到达孔底）。因此，主要厂商（如三星、海力士、美光）转向多栈技术（Double Stacking 或 String Stacking），例如将两个 128 层的结构分别制造后再堆叠起来，以规避单次超深蚀刻的物理极限。"
  },
  {
    "id": "hard_mcq_004_hybrid_bonding",
    "question": "在先进封装中，混合键合（Hybrid Bonding）技术被视为实现超高密度互连的关键。相比于传统的微凸块（Microbump）技术，混合键合的主要特征是什么？它主要受限于什么因素导致尚未完全普及？",
    "options": {
      "A": "特征：使用焊料连接；限制：回流焊温度过高。",
      "B": "特征：无凸块（Bumpless），直接铜-铜连接；限制：对晶圆表面的平坦度（CMP）和洁净度要求极高。",
      "C": "特征：使用引线键合（Wire Bonding）；限制：电感过大。",
      "D": "特征：通过硅通孔（TSV）连接；限制：硅片过薄容易破碎。"
    },
    "correct_answer": "B",
    "explanation": "混合键合（Hybrid Bonding）移除了中间的焊料凸块，通过介质层（SiO2）的键合力和铜（Cu）原子的热扩散直接实现电气连接（Cu-Cu Direct Bonding）。这种技术能将互连间距缩小至 10um 以下。然而，它要求键合表面的粗糙度小于 0.5nm 且绝对无颗粒，对 CMP 工艺和洁净室环境的要求极其苛刻，导致成本高昂。"
  },
  {
    "id": "hard_mcq_005_finfet_limit",
    "question": "FinFET 晶体管在 5nm 以下节点逐渐失效，被 GAA 取代的主要物理原因是“量子隧穿效应”导致的栅极控制力下降以及什么效应的加剧？",
    "options": {
      "A": "自热效应（Self-Heating Effect），鳍片结构散热困难导致性能退化。",
      "B": "鳍片高度（Fin Height）无法进一步增加，导致驱动电流饱和。",
      "C": "短沟道效应（Short Channel Effect），由于栅极无法完全关闭通道导致漏电流失控。",
      "D": "静电放电（ESD）效应，导致芯片更容易被击穿。"
    },
    "correct_answer": "B",
    "explanation": "虽然短沟道效应也是原因之一，但 FinFET 最大的瓶颈在于“量化宽度限制”（Quantized Width）。FinFET 的有效宽度只能通过增加鳍片数量（Fin Number）来离散调整（1个Fin, 2个Fin...），无法像平面晶体管或 GAA（纳米片宽度可连续调节）那样灵活微调驱动电流和功耗。在 3nm 节点，标准单元高度（Cell Height）受限，无法容纳足够的鳍片来提供所需电流，因此必须转向 GAA。"
  }
,
  {
    "id": "mcq_001_litho",
    "question": "在先进半导体制造工艺中，极紫外光刻（EUV）技术所使用的光源波长是多少？",
    "options": {
      "A": "193 nm",
      "B": "13.5 nm",
      "C": "248 nm",
      "D": "365 nm"
    },
    "correct_answer": "B",
    "explanation": "EUV（Extreme Ultraviolet）光刻技术使用的是波长为 13.5nm 的光源，这使得它能够刻画出比 DUV（193nm）更微小的电路图案，是 7nm 及以下先进制程的关键技术。"
  },
  {
    "id": "mcq_002_transistor",
    "question": "随着制程节点向 3nm 及 2nm 推进，业界普遍采用哪种新型晶体管架构来替代 FinFET，以获得更好的栅极控制能力？",
    "options": {
      "A": "Planar FET (平面晶体管)",
      "B": "HKMG (高介电常数金属栅)",
      "C": "GAA (Gate-All-Around, 全环绕栅极)",
      "D": "SOI (绝缘体上硅)"
    },
    "correct_answer": "C",
    "explanation": "GAA（全环绕栅极）架构中，栅极完全包裹了导电通道（纳米片或纳米线）的四个面，相比 FinFET（包裹三个面）提供了更强的静电控制能力，能有效抑制短沟道效应并降低漏电流。"
  },
  {
    "id": "mcq_003_memory",
    "question": "高带宽存储器（HBM）主要通过什么技术实现了相比传统 GDDR 显存更高的带宽和更小的占地面积？",
    "options": {
      "A": "TSV (硅通孔) 3D 堆叠技术",
      "B": "极高的时钟频率",
      "C": "更先进的光刻制程",
      "D": "使用闪存颗粒替代 DRAM"
    },
    "correct_answer": "A",
    "explanation": "HBM 通过 TSV（硅通孔）技术将多个 DRAM 裸片垂直堆叠，并使用微凸块连接，从而在极小的物理空间内实现了极宽的位宽（1024-bit per stack），大幅提升了带宽。"
  },
  {
    "id": "mcq_004_material",
    "question": "第三代半导体材料碳化硅（SiC）相比传统硅（Si）材料，在电力电子领域的主要优势是什么？",
    "options": {
      "A": "成本更低，制造工艺更简单",
      "B": "更高的逻辑运算速度",
      "C": "更窄的禁带宽度",
      "D": "更高的击穿电场强度和热导率"
    },
    "correct_answer": "D",
    "explanation": "SiC 是宽禁带半导体，具有比硅高 10 倍的击穿电场强度和更好的热导率，这使得它非常适合用于制造高压、高温、高频的功率器件（如电动汽车逆变器）。"
  },
  {
    "id": "mcq_005_advanced_litho",
    "question": "下一代 High-NA EUV 光刻机将数值孔径（NA）从当前的 0.33 提升到了多少，以进一步提升分辨率？",
    "options": {
      "A": "0.45",
      "B": "0.55",
      "C": "0.65",
      "D": "0.75"
    },
    "correct_answer": "B",
    "explanation": "High-NA EUV 系统将数值孔径（Numerical Aperture）从 0.33 提升至 0.55。NA 的增加可以显著提高光学系统的分辨率，允许制造更小间距（Pitch）的图案，但也带来了焦深减小等新挑战。"
  }
]

