<codec time="2020-08-12 11:04:22" num_mode="0x31" struct_size="0x110">
    <Audio>
        <Handset>
            <NB1 mode="0">
                <boost offset="0" bits="32" t="u32" id="0x0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x10" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x14" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x18" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x20" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x24" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x28" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x30" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x34" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x38" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x40" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x44" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x48" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x4c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x50" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x54" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x58" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x5c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x60" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x64" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x68" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x6c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x70" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x74" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x78" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x7c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x80" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x84" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x88" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x8c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x90" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x94" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x98" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x9c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xa0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xa4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xa8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xac" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xb0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xb4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xb8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xbc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xc0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xc4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xc8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xcc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xd0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0xd4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xd8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xdc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xe0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0xe8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xec" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xf0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xf4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0xfc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x100" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x104" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x108" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB1>
            <NB2 mode="1">
                <boost offset="0" bits="32" t="u32" id="0x110" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x114" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x118" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x11c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x120" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x124" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x128" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x12c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x130" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x134" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x138" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x13c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x140" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x144" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x148" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x14c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x150" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x154" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x158" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x15c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x160" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x164" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x168" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x16c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x170" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x174" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x178" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x17c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x180" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x184" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x188" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x18c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x190" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x194" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x198" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x19c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1a0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1a4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1a8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1ac" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1b0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1b4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1b8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1bc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1c0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1c4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1c8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1cc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1d0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1d4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1d8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1dc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1e0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1e4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1e8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1ec" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1f0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1f8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1fc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x200" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x204" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x20c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x210" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x214" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x218" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB2>
            <WB1 mode="2">
                <boost offset="0" bits="32" t="u32" id="0x220" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x224" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x228" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x22c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x230" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x234" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x238" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x23c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x240" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x244" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x248" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x24c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x250" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x254" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x258" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x25c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x260" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x264" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x268" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x26c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x270" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x274" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x278" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x27c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x280" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x284" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x288" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x28c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x290" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x294" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x298" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x29c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2a0" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x2a4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2a8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2ac" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2b0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2b4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2b8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2bc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2c0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2c4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2c8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2cc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2d0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2d4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2d8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2dc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2e0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2e4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2e8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2ec" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2f0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2f4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2f8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2fc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x300" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x308" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x30c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x310" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x314" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x31c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x320" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x324" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x328" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB1>
            <WB2 mode="3">
                <boost offset="0" bits="32" t="u32" id="0x330" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x334" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x338" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x33c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x340" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x344" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x348" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x34c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x350" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x354" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x358" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x35c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x360" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x364" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x368" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x36c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x370" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x374" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x378" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x37c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x380" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x384" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x388" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x38c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x390" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x394" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x398" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x39c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3a0" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3a4" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3a8" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3ac" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3b0" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x3b4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x3b8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3bc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3c0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3c4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3c8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3cc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3d0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3d4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3d8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3dc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3e0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3e4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3e8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3ec" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3f0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3f4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3f8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3fc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x400" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x404" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x408" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x40c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x410" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x418" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x41c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x420" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x424" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x42c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x430" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x434" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x438" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB2>
            <SWB1 mode="4">
                <boost offset="0" bits="32" t="u32" id="0x440" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x444" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x448" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x44c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x450" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x454" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x458" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x45c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x460" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x464" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x468" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x46c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x470" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x474" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x478" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x47c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x480" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x484" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x488" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x48c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x490" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x494" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x498" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x49c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x4a0" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x4a4" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x4a8" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x4ac" visible="true" val="0x09" />
                    <volume1 offset="0" bits="32" t="u32" id="0x4b0" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x4b4" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x4b8" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x4bc" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x4c0" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x4c4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x4c8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x4cc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x4d0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x4d4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x4d8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x4dc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x4e0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x4e4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x4e8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x4ec" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x4f0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x4f4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x4f8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x4fc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x500" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x504" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x508" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x50c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x510" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x514" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x518" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x51c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x520" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x528" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x52c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x530" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x534" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x53c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x540" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x544" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x548" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </SWB1>
            <FB1 mode="5">
                <boost offset="0" bits="32" t="u32" id="0x550" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x554" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x558" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x55c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x560" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x564" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x568" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x56c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x570" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x574" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x578" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x57c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x580" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x584" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x588" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x58c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x590" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x594" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x598" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x59c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x5a0" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x5a4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x5a8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x5ac" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x5b0" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x5b4" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x5b8" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x5bc" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x5c0" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x5c4" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x5c8" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x5cc" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x5d0" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x5d4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x5d8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x5dc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x5e0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x5e4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x5e8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x5ec" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x5f0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x5f4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x5f8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x5fc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x600" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x604" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x608" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x60c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x610" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x614" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x618" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x61c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x620" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x624" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x628" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x62c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x630" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x638" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x63c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x640" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x644" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x64c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x650" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x654" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x658" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </FB1>
            <VOIP1 mode="6">
                <boost offset="0" bits="32" t="u32" id="0x660" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x664" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x668" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x66c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x670" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x674" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x678" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x67c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x680" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x684" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x688" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x68c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x690" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x694" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x698" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x69c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x6a0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x6a4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x6a8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x6ac" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x6b0" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x6b4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x6b8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x6bc" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x6c0" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x6c4" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x6c8" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x6cc" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x6d0" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x6d4" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x6d8" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x6dc" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x6e0" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x6e4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x6e8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x6ec" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x6f0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x6f4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x6f8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x6fc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x700" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x704" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x708" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x70c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x710" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x714" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x718" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x71c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x720" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x724" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x728" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x72c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x730" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x734" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x738" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x73c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x740" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x748" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x74c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x750" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x754" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x75c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x760" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x764" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x768" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </VOIP1>
        </Handset>
        <Handsfree>
            <NB1 mode="7">
                <boost offset="0" bits="32" t="u32" id="0x770" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x774" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x778" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x77c" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x780" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0x784" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0x788" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0x78c" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0x790" visible="true" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x794" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x798" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0x79c" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0x7a0" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0x7a4" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0x7a8" visible="true" val="0x00" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x7ac" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x7b0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x7b4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x7b8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x7bc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x7c0" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x7c4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x7c8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x7cc" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x7d0" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x7d4" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x7d8" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x7dc" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x7e0" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x7e4" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x7e8" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x7ec" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x7f0" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x7f4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x7f8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x7fc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x800" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x804" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x808" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x80c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x810" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x814" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x818" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x81c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x820" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x824" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x828" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x82c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x830" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x834" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x838" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x83c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x840" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x844" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x57" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x848" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x84c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x850" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x858" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x85c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x860" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x864" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x86c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x870" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x874" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x878" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB1>
            <NB2 mode="8">
                <boost offset="0" bits="32" t="u32" id="0x880" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x884" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x888" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x88c" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x890" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0x894" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0x898" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0x89c" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0x8a0" visible="true" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x8a4" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x8a8" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0x8ac" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0x8b0" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0x8b4" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0x8b8" visible="true" val="0x00" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x8bc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x8c0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x8c4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x8c8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x8cc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x8d0" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x8d4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x8d8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x8dc" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x8e0" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x8e4" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x8e8" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x8ec" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x8f0" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x8f4" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x8f8" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x8fc" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x900" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x904" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x908" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x90c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x910" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x914" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x918" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x91c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x920" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x924" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x928" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x92c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x930" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x934" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x938" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x93c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x940" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x944" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x948" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x94c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x950" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x954" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x57" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x958" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x95c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x960" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x968" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x96c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x970" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x974" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x97c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x980" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x984" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x988" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB2>
            <WB1 mode="9">
                <boost offset="0" bits="32" t="u32" id="0x990" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x994" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x998" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x99c" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x9a0" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0x9a4" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0x9a8" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0x9ac" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0x9b0" visible="true" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x9b4" visible="true" val="0x01" />
                    <volume1 offset="0" bits="32" t="u32" id="0x9b8" visible="true" val="0x01" />
                    <volume2 offset="0" bits="32" t="u32" id="0x9bc" visible="true" val="0x01" />
                    <volume3 offset="0" bits="32" t="u32" id="0x9c0" visible="true" val="0x01" />
                    <volume4 offset="0" bits="32" t="u32" id="0x9c4" visible="true" val="0x01" />
                    <volume5 offset="0" bits="32" t="u32" id="0x9c8" visible="true" val="0x01" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x9cc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x9d0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x9d4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x9d8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x9dc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x9e0" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x9e4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x9e8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x9ec" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x9f0" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x9f4" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x9f8" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x9fc" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0xa00" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0xa04" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0xa08" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0xa0c" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0xa10" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0xa14" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0xa18" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xa1c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xa20" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xa24" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xa28" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xa2c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xa30" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xa34" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xa38" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xa3c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xa40" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xa44" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xa48" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xa4c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xa50" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xa54" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xa58" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xa5c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xa60" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0xa64" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xa68" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xa6c" visible="true" val="0x0258" />
                        <reserve offset="0" bits="64" t="u64" id="0xa70" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0xa78" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xa7c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xa80" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xa84" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0xa8c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xa90" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xa94" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xa98" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB1>
            <WB2 mode="10">
                <boost offset="0" bits="32" t="u32" id="0xaa0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0xaa4" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0xaa8" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xaac" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0xab0" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0xab4" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0xab8" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0xabc" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0xac0" visible="true" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xac4" visible="true" val="0x01" />
                    <volume1 offset="0" bits="32" t="u32" id="0xac8" visible="true" val="0x01" />
                    <volume2 offset="0" bits="32" t="u32" id="0xacc" visible="true" val="0x01" />
                    <volume3 offset="0" bits="32" t="u32" id="0xad0" visible="true" val="0x01" />
                    <volume4 offset="0" bits="32" t="u32" id="0xad4" visible="true" val="0x01" />
                    <volume5 offset="0" bits="32" t="u32" id="0xad8" visible="true" val="0x01" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xadc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xae0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xae4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xae8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xaec" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xaf0" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xaf4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xaf8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xafc" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xb00" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xb04" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xb08" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xb0c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0xb10" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0xb14" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0xb18" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0xb1c" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0xb20" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0xb24" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0xb28" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xb2c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xb30" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xb34" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xb38" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xb3c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xb40" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xb44" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xb48" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xb4c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xb50" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xb54" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xb58" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xb5c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xb60" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xb64" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xb68" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xb6c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xb70" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0xb74" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xb78" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xb7c" visible="true" val="0x0258" />
                        <reserve offset="0" bits="64" t="u64" id="0xb80" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0xb88" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xb8c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xb90" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xb94" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0xb9c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xba0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xba4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xba8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB2>
            <SWB1 mode="11">
                <boost offset="0" bits="32" t="u32" id="0xbb0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0xbb4" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0xbb8" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xbbc" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0xbc0" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0xbc4" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0xbc8" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0xbcc" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0xbd0" visible="true" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xbd4" visible="true" val="0x01" />
                    <volume1 offset="0" bits="32" t="u32" id="0xbd8" visible="true" val="0x01" />
                    <volume2 offset="0" bits="32" t="u32" id="0xbdc" visible="true" val="0x01" />
                    <volume3 offset="0" bits="32" t="u32" id="0xbe0" visible="true" val="0x01" />
                    <volume4 offset="0" bits="32" t="u32" id="0xbe4" visible="true" val="0x01" />
                    <volume5 offset="0" bits="32" t="u32" id="0xbe8" visible="true" val="0x01" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xbec" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xbf0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xbf4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xbf8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xbfc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xc00" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xc04" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xc08" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xc0c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xc10" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xc14" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xc18" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xc1c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0xc20" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0xc24" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0xc28" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0xc2c" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0xc30" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0xc34" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0xc38" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xc3c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xc40" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xc44" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xc48" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xc4c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xc50" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xc54" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xc58" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xc5c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xc60" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xc64" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xc68" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xc6c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xc70" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xc74" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xc78" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xc7c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xc80" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0xc84" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xc88" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xc8c" visible="true" val="0x028a" />
                        <reserve offset="0" bits="64" t="u64" id="0xc90" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0xc98" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xc9c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xca0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xca4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0xcac" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xcb0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xcb4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xcb8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </SWB1>
            <FB1 mode="12">
                <boost offset="0" bits="32" t="u32" id="0xcc0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0xcc4" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0xcc8" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xccc" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0xcd0" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0xcd4" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0xcd8" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0xcdc" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0xce0" visible="true" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xce4" visible="true" val="0x01" />
                    <volume1 offset="0" bits="32" t="u32" id="0xce8" visible="true" val="0x01" />
                    <volume2 offset="0" bits="32" t="u32" id="0xcec" visible="true" val="0x01" />
                    <volume3 offset="0" bits="32" t="u32" id="0xcf0" visible="true" val="0x01" />
                    <volume4 offset="0" bits="32" t="u32" id="0xcf4" visible="true" val="0x01" />
                    <volume5 offset="0" bits="32" t="u32" id="0xcf8" visible="true" val="0x01" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xcfc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xd00" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xd04" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xd08" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xd0c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xd10" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xd14" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xd18" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xd1c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xd20" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xd24" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xd28" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xd2c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0xd30" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0xd34" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0xd38" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0xd3c" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0xd40" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0xd44" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0xd48" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xd4c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xd50" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xd54" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xd58" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xd5c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xd60" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xd64" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xd68" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xd6c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xd70" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xd74" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xd78" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xd7c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xd80" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xd84" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xd88" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xd8c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xd90" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0xd94" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xd98" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xd9c" visible="true" val="0x028a" />
                        <reserve offset="0" bits="64" t="u64" id="0xda0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0xda8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xdac" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xdb0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xdb4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0xdbc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xdc0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xdc4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xdc8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </FB1>
            <VOIP1 mode="13">
                <boost offset="0" bits="32" t="u32" id="0xdd0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0xdd4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0xdd8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xddc" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0xde0" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0xde4" visible="true" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0xde8" visible="true" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0xdec" visible="true" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0xdf0" visible="true" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xdf4" visible="true" val="0x01" />
                    <volume1 offset="0" bits="32" t="u32" id="0xdf8" visible="true" val="0x01" />
                    <volume2 offset="0" bits="32" t="u32" id="0xdfc" visible="true" val="0x01" />
                    <volume3 offset="0" bits="32" t="u32" id="0xe00" visible="true" val="0x01" />
                    <volume4 offset="0" bits="32" t="u32" id="0xe04" visible="true" val="0x01" />
                    <volume5 offset="0" bits="32" t="u32" id="0xe08" visible="true" val="0x01" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xe0c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xe10" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xe14" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xe18" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xe1c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xe20" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xe24" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xe28" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xe2c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xe30" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xe34" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xe38" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xe3c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0xe40" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0xe44" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0xe48" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0xe4c" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0xe50" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0xe54" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0xe58" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xe5c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xe60" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xe64" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xe68" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xe6c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xe70" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xe74" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xe78" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xe7c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xe80" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xe84" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xe88" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xe8c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xe90" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xe94" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xe98" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xe9c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xea0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0xea4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xea8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xeac" visible="true" val="0x0258" />
                        <reserve offset="0" bits="64" t="u64" id="0xeb0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0xeb8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xebc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xec0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xec4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0xecc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xed0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xed4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xed8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </VOIP1>
        </Handsfree>
        <Headset4P>
            <NB1 mode="14">
                <boost offset="0" bits="32" t="u32" id="0xee0" visible="false" val="0x1" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0xee4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0xee8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xeec" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xef0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xef4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xef8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xefc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xf00" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xf04" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xf08" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xf0c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xf10" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xf14" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xf18" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xf1c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0xf20" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0xf24" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0xf28" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0xf2c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0xf30" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xf34" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0xf38" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0xf3c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0xf40" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0xf44" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0xf48" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xf4c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0xf50" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0xf54" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0xf58" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0xf5c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0xf60" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0xf64" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0xf68" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xf6c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0xf70" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0xf74" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0xf78" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0xf7c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0xf80" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xf84" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xf88" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xf8c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xf90" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xf94" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xf98" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xf9c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0xfa0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0xfa4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0xfa8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0xfac" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0xfb0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0xfb4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xfb8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xfbc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xfc0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0xfc8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xfcc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xfd0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xfd4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0xfdc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0xfe0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0xfe4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0xfe8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB1>
            <NB2 mode="15">
                <boost offset="0" bits="32" t="u32" id="0xff0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0xff4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0xff8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0xffc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1000" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1004" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1008" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x100c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1010" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1014" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1018" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x101c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1020" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1024" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1028" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x102c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1030" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1034" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1038" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x103c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1040" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1044" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1048" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x104c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1050" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1054" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1058" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x105c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1060" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1064" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1068" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x106c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1070" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x1074" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1078" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x107c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1080" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1084" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1088" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x108c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1090" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1094" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1098" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x109c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x10a0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x10a4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x10a8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x10ac" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x10b0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x10b4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x10b8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x10bc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x10c0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x10c4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x10c8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x10cc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x10d0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x10d8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x10dc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x10e0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x10e4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x10ec" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x10f0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x10f4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x10f8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB2>
            <WB1 mode="16">
                <boost offset="0" bits="32" t="u32" id="0x1100" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1104" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1108" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x110c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1110" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1114" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1118" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x111c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1120" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1124" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1128" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x112c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1130" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1134" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1138" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x113c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1140" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1144" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1148" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x114c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1150" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1154" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1158" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x115c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1160" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1164" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1168" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x116c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1170" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1174" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1178" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x117c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1180" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x1184" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1188" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x118c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1190" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1194" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1198" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x119c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x11a0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x11a4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x11a8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x11ac" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x11b0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x11b4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x11b8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x11bc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x11c0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x11c4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x11c8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x11cc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x11d0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x11d4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x11d8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x11dc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x11e0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x11e8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x11ec" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x11f0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x11f4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x11fc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1200" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1204" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1208" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB1>
            <WB2 mode="17">
                <boost offset="0" bits="32" t="u32" id="0x1210" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1214" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1218" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x121c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1220" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1224" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1228" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x122c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1230" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1234" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1238" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x123c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1240" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1244" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1248" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x124c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1250" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1254" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1258" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x125c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1260" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1264" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1268" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x126c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1270" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1274" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1278" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x127c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1280" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1284" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1288" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x128c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1290" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x1294" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1298" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x129c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x12a0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x12a4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x12a8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x12ac" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x12b0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x12b4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x12b8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x12bc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x12c0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x12c4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x12c8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x12cc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x12d0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x12d4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x12d8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x12dc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x12e0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x12e4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x12e8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x12ec" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x12f0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x12f8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x12fc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1300" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1304" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x130c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1310" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1314" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1318" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB2>
            <SWB1 mode="18">
                <boost offset="0" bits="32" t="u32" id="0x1320" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1324" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1328" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x132c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1330" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1334" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1338" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x133c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1340" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1344" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1348" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x134c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1350" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1354" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1358" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x135c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1360" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1364" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1368" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x136c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1370" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1374" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1378" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x137c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1380" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1384" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1388" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x138c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1390" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1394" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1398" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x139c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x13a0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x13a4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x13a8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x13ac" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x13b0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x13b4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x13b8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x13bc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x13c0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x13c4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x13c8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x13cc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x13d0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x13d4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x13d8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x13dc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x13e0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x13e4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x13e8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x13ec" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x13f0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x13f4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x13f8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x13fc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1400" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1408" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x140c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1410" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1414" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x141c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1420" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1424" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1428" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </SWB1>
            <FB1 mode="19">
                <boost offset="0" bits="32" t="u32" id="0x1430" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1434" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1438" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x143c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1440" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1444" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1448" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x144c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1450" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1454" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1458" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x145c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1460" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1464" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1468" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x146c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1470" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1474" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1478" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x147c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1480" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1484" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1488" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x148c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1490" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1494" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1498" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x149c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x14a0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x14a4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x14a8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x14ac" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x14b0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x14b4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x14b8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x14bc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x14c0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x14c4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x14c8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x14cc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x14d0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x14d4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x14d8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x14dc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x14e0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x14e4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x14e8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x14ec" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x14f0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x14f4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x14f8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x14fc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1500" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1504" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1508" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x150c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1510" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1518" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x151c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1520" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1524" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x152c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1530" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1534" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1538" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </FB1>
            <VOIP1 mode="20">
                <boost offset="0" bits="32" t="u32" id="0x1540" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1544" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1548" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x154c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1550" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1554" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1558" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x155c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1560" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1564" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1568" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x156c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1570" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1574" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1578" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x157c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1580" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1584" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1588" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x158c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1590" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1594" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1598" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x159c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x15a0" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x15a4" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x15a8" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x15ac" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x15b0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x15b4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x15b8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x15bc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x15c0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x15c4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x15c8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x15cc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x15d0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x15d4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x15d8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x15dc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x15e0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x15e4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x15e8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x15ec" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x15f0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x15f4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x15f8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x15fc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1600" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1604" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1608" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x160c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1610" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1614" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1618" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x161c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1620" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1628" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x162c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1630" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1634" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x163c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1640" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1644" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1648" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </VOIP1>
        </Headset4P>
        <Headset3P>
            <NB1 mode="21">
                <boost offset="0" bits="32" t="u32" id="0x1650" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1654" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1658" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x165c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1660" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1664" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1668" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x166c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1670" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1674" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1678" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x167c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1680" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1684" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1688" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x168c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1690" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1694" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1698" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x169c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x16a0" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x16a4" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x16a8" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x16ac" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x16b0" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x16b4" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x16b8" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x16bc" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x16c0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x16c4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x16c8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x16cc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x16d0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x16d4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x16d8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x16dc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x16e0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x16e4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x16e8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x16ec" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x16f0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x16f4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x16f8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x16fc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1700" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1704" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1708" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x170c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1710" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1714" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1718" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x171c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1720" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1724" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1728" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x172c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1730" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1738" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x173c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1740" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1744" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x174c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1750" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1754" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1758" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB1>
            <NB2 mode="22">
                <boost offset="0" bits="32" t="u32" id="0x1760" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1764" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1768" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x176c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1770" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1774" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1778" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x177c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1780" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1784" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1788" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x178c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1790" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1794" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1798" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x179c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x17a0" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x17a4" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x17a8" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x17ac" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x17b0" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x17b4" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x17b8" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x17bc" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x17c0" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x17c4" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x17c8" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x17cc" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x17d0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x17d4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x17d8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x17dc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x17e0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x17e4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x17e8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x17ec" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x17f0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x17f4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x17f8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x17fc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1800" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1804" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1808" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x180c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1810" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1814" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1818" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x181c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1820" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1824" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1828" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x182c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1830" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1834" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1838" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x183c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1840" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1848" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x184c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1850" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1854" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x185c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1860" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1864" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1868" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB2>
            <WB1 mode="23">
                <boost offset="0" bits="32" t="u32" id="0x1870" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1874" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1878" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x187c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1880" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1884" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1888" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x188c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1890" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1894" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1898" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x189c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x18a0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x18a4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x18a8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x18ac" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x18b0" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x18b4" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x18b8" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x18bc" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x18c0" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x18c4" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x18c8" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x18cc" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x18d0" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x18d4" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x18d8" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x18dc" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x18e0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x18e4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x18e8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x18ec" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x18f0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x18f4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x18f8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x18fc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1900" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1904" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1908" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x190c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1910" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1914" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1918" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x191c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1920" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1924" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1928" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x192c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1930" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1934" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1938" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x193c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1940" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1944" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1948" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x194c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1950" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1958" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x195c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1960" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1964" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x196c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1970" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1974" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1978" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB1>
            <WB2 mode="24">
                <boost offset="0" bits="32" t="u32" id="0x1980" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1984" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1988" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x198c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1990" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1994" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1998" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x199c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x19a0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x19a4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x19a8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x19ac" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x19b0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x19b4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x19b8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x19bc" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x19c0" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x19c4" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x19c8" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x19cc" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x19d0" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x19d4" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x19d8" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x19dc" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x19e0" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x19e4" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x19e8" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x19ec" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x19f0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x19f4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x19f8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x19fc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1a00" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x1a04" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1a08" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1a0c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1a10" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1a14" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1a18" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1a1c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1a20" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1a24" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1a28" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1a2c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1a30" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1a34" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1a38" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1a3c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1a40" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1a44" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1a48" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1a4c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1a50" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1a54" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1a58" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1a5c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1a60" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1a68" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1a6c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1a70" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1a74" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x1a7c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1a80" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1a84" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1a88" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB2>
            <SWB1 mode="25">
                <boost offset="0" bits="32" t="u32" id="0x1a90" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1a94" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1a98" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1a9c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1aa0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1aa4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1aa8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1aac" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1ab0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1ab4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1ab8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1abc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1ac0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1ac4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1ac8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1acc" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1ad0" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1ad4" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1ad8" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1adc" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1ae0" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1ae4" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1ae8" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1aec" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1af0" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1af4" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1af8" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1afc" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1b00" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1b04" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1b08" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1b0c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1b10" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x1b14" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1b18" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1b1c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1b20" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1b24" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1b28" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1b2c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1b30" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1b34" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1b38" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1b3c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1b40" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1b44" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1b48" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1b4c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1b50" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1b54" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1b58" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1b5c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1b60" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1b64" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1b68" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1b6c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1b70" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1b78" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1b7c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1b80" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1b84" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x1b8c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1b90" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1b94" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1b98" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </SWB1>
            <FB1 mode="26">
                <boost offset="0" bits="32" t="u32" id="0x1ba0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1ba4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1ba8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1bac" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1bb0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1bb4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1bb8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1bbc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1bc0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1bc4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1bc8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1bcc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1bd0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1bd4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1bd8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1bdc" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1be0" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1be4" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1be8" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1bec" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1bf0" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1bf4" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1bf8" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1bfc" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1c00" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1c04" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1c08" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1c0c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1c10" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1c14" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1c18" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1c1c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1c20" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x1c24" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1c28" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1c2c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1c30" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1c34" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1c38" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1c3c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1c40" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1c44" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1c48" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1c4c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1c50" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1c54" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1c58" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1c5c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1c60" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1c64" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1c68" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1c6c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1c70" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1c74" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1c78" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1c7c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1c80" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1c88" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1c8c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1c90" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1c94" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x1c9c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1ca0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1ca4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1ca8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </FB1>
            <VOIP1 mode="27">
                <boost offset="0" bits="32" t="u32" id="0x1cb0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1cb4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1cb8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1cbc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1cc0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1cc4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1cc8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1ccc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1cd0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1cd4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1cd8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1cdc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1ce0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1ce4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1ce8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1cec" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1cf0" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1cf4" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1cf8" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1cfc" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1d00" visible="true" val="0x05" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1d04" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1d08" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1d0c" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1d10" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1d14" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1d18" visible="true" val="0x05" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1d1c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1d20" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1d24" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1d28" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1d2c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1d30" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x1d34" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1d38" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1d3c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1d40" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1d44" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1d48" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1d4c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1d50" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1d54" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1d58" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1d5c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1d60" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1d64" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1d68" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1d6c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1d70" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1d74" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1d78" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1d7c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1d80" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1d84" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1d88" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1d8c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1d90" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1d98" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1d9c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1da0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1da4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x1dac" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1db0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1db4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1db8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </VOIP1>
        </Headset3P>
        <Hac>
            <NB1 mode="28">
                <boost offset="0" bits="32" t="u32" id="0x1dc0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1dc4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1dc8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1dcc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1dd0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1dd4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1dd8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1ddc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1de0" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1de4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1de8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1dec" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1df0" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1df4" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1df8" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1dfc" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1e00" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1e04" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1e08" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1e0c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1e10" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1e14" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1e18" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1e1c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1e20" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1e24" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1e28" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1e2c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1e30" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1e34" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1e38" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1e3c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1e40" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x1e44" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1e48" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1e4c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1e50" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1e54" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1e58" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1e5c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1e60" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1e64" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1e68" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1e6c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1e70" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1e74" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1e78" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1e7c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1e80" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1e84" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1e88" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1e8c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1e90" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1e94" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1e98" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1e9c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1ea0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1ea8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1eac" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1eb0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1eb4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x1ebc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1ec0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1ec4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1ec8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB1>
            <NB2 mode="29">
                <boost offset="0" bits="32" t="u32" id="0x1ed0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1ed4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1ed8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1edc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1ee0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1ee4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1ee8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1eec" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1ef0" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1ef4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1ef8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1efc" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1f00" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1f04" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1f08" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1f0c" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1f10" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1f14" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1f18" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1f1c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1f20" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1f24" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1f28" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1f2c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1f30" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1f34" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1f38" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1f3c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1f40" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1f44" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1f48" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1f4c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1f50" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x1f54" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x1f58" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1f5c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1f60" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1f64" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1f68" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1f6c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1f70" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1f74" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1f78" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1f7c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1f80" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1f84" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1f88" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1f8c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1f90" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1f94" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1f98" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1f9c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x1fa0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x1fa4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1fa8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1fac" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1fb0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x1fb8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1fbc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1fc0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1fc4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x1fcc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x1fd0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x1fd4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x1fd8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </NB2>
            <WB1 mode="30">
                <boost offset="0" bits="32" t="u32" id="0x1fe0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x1fe4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x1fe8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x1fec" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x1ff0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x1ff4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x1ff8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x1ffc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2000" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2004" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2008" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x200c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2010" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2014" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2018" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x201c" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2020" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2024" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2028" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x202c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2030" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2034" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2038" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x203c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2040" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2044" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2048" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x204c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2050" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2054" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2058" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x205c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2060" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x2064" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2068" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x206c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2070" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2074" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2078" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x207c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2080" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2084" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2088" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x208c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2090" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2094" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2098" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x209c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x20a0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x20a4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x20a8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x20ac" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x20b0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x20b4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x20b8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x20bc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x20c0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x20c8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x20cc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x20d0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x20d4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x20dc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x20e0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x20e4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x20e8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB1>
            <WB2 mode="31">
                <boost offset="0" bits="32" t="u32" id="0x20f0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x20f4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x20f8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x20fc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2100" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2104" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2108" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x210c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2110" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2114" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2118" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x211c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2120" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2124" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2128" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x212c" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2130" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2134" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2138" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x213c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2140" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2144" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2148" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x214c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2150" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2154" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2158" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x215c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2160" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2164" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2168" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x216c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2170" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x2174" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2178" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x217c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2180" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2184" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2188" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x218c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2190" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2194" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2198" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x219c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x21a0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x21a4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x21a8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x21ac" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x21b0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x21b4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x21b8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x21bc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x21c0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x21c4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x21c8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x21cc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x21d0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x21d8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x21dc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x21e0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x21e4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x21ec" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x21f0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x21f4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x21f8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </WB2>
            <SWB1 mode="32">
                <boost offset="0" bits="32" t="u32" id="0x2200" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2204" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2208" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x220c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2210" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2214" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2218" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x221c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2220" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2224" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2228" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x222c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2230" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2234" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2238" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x223c" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2240" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2244" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2248" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x224c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2250" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2254" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2258" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x225c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2260" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2264" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2268" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x226c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2270" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2274" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2278" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x227c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2280" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x2284" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2288" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x228c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2290" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2294" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2298" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x229c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x22a0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x22a4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x22a8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x22ac" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x22b0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x22b4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x22b8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x22bc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x22c0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x22c4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x22c8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x22cc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x22d0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x22d4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x22d8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x22dc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x22e0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x22e8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x22ec" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x22f0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x22f4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x22fc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2300" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2304" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2308" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </SWB1>
            <FB1 mode="33">
                <boost offset="0" bits="32" t="u32" id="0x2310" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2314" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2318" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x231c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2320" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2324" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2328" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x232c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2330" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2334" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2338" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x233c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2340" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2344" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2348" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x234c" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2350" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2354" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2358" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x235c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2360" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2364" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2368" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x236c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2370" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2374" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2378" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x237c" visible="true" val="0x08" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2380" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2384" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2388" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x238c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2390" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x2394" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2398" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x239c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x23a0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x23a4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x23a8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x23ac" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x23b0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x23b4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x23b8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x23bc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x23c0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x23c4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x23c8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x23cc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x23d0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x23d4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x23d8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x23dc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x23e0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x23e4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x23e8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x23ec" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x23f0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x23f8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x23fc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2400" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2404" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x240c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2410" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2414" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2418" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </FB1>
            <VOIP1 mode="34">
                <boost offset="0" bits="32" t="u32" id="0x2420" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2424" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2428" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x242c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2430" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2434" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2438" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x243c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2440" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2444" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2448" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x244c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2450" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2454" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2458" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x245c" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2460" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2464" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2468" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x246c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2470" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2474" visible="true" val="0x0b" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2478" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x247c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2480" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2484" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2488" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x248c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2490" visible="true" val="0x04" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2494" visible="true" val="0x04" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2498" visible="true" val="0x04" />
                    <volume4 offset="0" bits="32" t="u32" id="0x249c" visible="true" val="0x04" />
                    <volume5 offset="0" bits="32" t="u32" id="0x24a0" visible="true" val="0x04" />
                </ear_playback_volume>
                <iner_pa_config id="0x24a4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x24a8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x24ac" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x24b0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x24b4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x24b8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x24bc" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x24c0" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x24c4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x24c8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x24cc" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x24d0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x24d4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x24d8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x24dc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x24e0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x24e4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x24e8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x24ec" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x24f0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x24f4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x24f8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x24fc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2500" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2508" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x250c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2510" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2514" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x251c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2520" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2524" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2528" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </VOIP1>
        </Hac>
    </Audio>
    <Music>
        <Headset>
            <Playback mode="35">
                <boost offset="0" bits="32" t="u32" id="0x2530" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2534" visible="false" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2538" visible="false" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x253c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2540" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2544" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2548" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x254c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2550" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2554" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2558" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x255c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2560" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2564" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2568" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x256c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2570" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2574" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2578" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x257c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2580" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2584" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2588" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x258c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2590" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2594" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2598" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x259c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x25a0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x25a4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x25a8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x25ac" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x25b0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x25b4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x25b8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x25bc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x25c0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x25c4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x25c8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x25cc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x25d0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x25d4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x25d8" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x25dc" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x25e0" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x25e4" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x25e8" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x25ec" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x25f0" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x25f4" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x25f8" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x25fc" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2600" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2604" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2608" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x260c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2610" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2618" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x261c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2620" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2624" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x262c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2630" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2634" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2638" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Playback>
            <Record mode="36">
                <boost offset="0" bits="32" t="u32" id="0x2640" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2644" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2648" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x264c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2650" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2654" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2658" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x265c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2660" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2664" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2668" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x266c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2670" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2674" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2678" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x267c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2680" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2684" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2688" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x268c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2690" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2694" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2698" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x269c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x26a0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x26a4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x26a8" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x26ac" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x26b0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x26b4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x26b8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x26bc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x26c0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x26c4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x26c8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x26cc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x26d0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x26d4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x26d8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x26dc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x26e0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x26e4" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x26e8" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x26ec" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x26f0" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x26f4" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x26f8" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x26fc" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2700" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2704" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2708" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x270c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2710" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2714" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2718" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x271c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2720" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2728" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x272c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2730" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2734" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x273c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2740" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2744" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2748" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Record>
            <UnprocessRecord mode="37">
                <boost offset="0" bits="32" t="u32" id="0x2750" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2754" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2758" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x275c" visible="false" val="0x02" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2760" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2764" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2768" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x276c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2770" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2774" visible="false" val="0x02" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2778" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x277c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2780" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2784" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2788" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x278c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2790" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2794" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2798" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x279c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x27a0" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x27a4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x27a8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x27ac" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x27b0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x27b4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x27b8" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x27bc" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x27c0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x27c4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x27c8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x27cc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x27d0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x27d4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x01" />
                    <DEMI offset="3" bits="1" visible="false" val="0x01" />
                    <mode offset="4" bits="1" visible="false" val="0x01" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x01" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x27d8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x27dc" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x27e0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x27e4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x27e8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x27ec" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x27f0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x27f4" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x27f8" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x27fc" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2800" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2804" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2808" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x280c" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2810" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2814" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2818" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x281c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2820" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2824" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2828" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x282c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2830" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2838" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x283c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2840" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2844" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x284c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2850" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2854" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2858" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </UnprocessRecord>
            <FM mode="38">
                <boost offset="0" bits="32" t="u32" id="0x2860" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2864" visible="false" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2868" visible="false" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x286c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2870" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2874" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2878" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x287c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2880" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2884" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2888" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x288c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2890" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2894" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2898" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x289c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x28a0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x28a4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x28a8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x28ac" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x28b0" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x28b4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x28b8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x28bc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x28c0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x28c4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x28c8" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x28cc" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x28d0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x28d4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x28d8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x28dc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x28e0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x28e4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x28e8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x28ec" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x28f0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x28f4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x28f8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x28fc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2900" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2904" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2908" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x290c" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2910" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2914" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2918" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x291c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2920" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2924" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2928" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x292c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2930" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2934" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2938" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x293c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2940" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2948" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x294c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2950" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2954" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x295c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2960" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2964" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2968" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </FM>
        </Headset>
        <Handsfree>
            <Playback mode="39">
                <boost offset="0" bits="32" t="u32" id="0x2970" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2974" visible="false" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2978" visible="false" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x297c" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2980" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2984" visible="false" val="0x00" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2988" visible="false" val="0x00" />
                    <volume4 offset="0" bits="32" t="u32" id="0x298c" visible="false" val="0x00" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2990" visible="false" val="0x00" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2994" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2998" visible="true" val="0x00" />
                    <volume2 offset="0" bits="32" t="u32" id="0x299c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x29a0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x29a4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x29a8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x29ac" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x29b0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x29b4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x29b8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x29bc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x29c0" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x29c4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x29c8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x29cc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x29d0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x29d4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x29d8" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x29dc" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x29e0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x29e4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x29e8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x29ec" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x29f0" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x29f4" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x01" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x29f8" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x29fc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2a00" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2a04" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2a08" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2a0c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2a10" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2a14" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2a18" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2a1c" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2a20" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2a24" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2a28" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2a2c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2a30" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2a34" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2a38" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2a3c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2a40" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2a44" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x00" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x58" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2a48" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2a4c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2a50" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2a58" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x13" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2a5c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2a60" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2a64" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x2a6c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x13" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2a70" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2a74" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2a78" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Playback>
            <Record mode="40">
                <boost offset="0" bits="32" t="u32" id="0x2a80" visible="false" val="0x00" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2a84" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2a88" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2a8c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2a90" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2a94" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2a98" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2a9c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2aa0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2aa4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2aa8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2aac" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2ab0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2ab4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2ab8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2abc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2ac0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2ac4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2ac8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2acc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2ad0" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2ad4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2ad8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2adc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2ae0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2ae4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2ae8" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2aec" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2af0" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2af4" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2af8" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2afc" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2b00" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x2b04" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2b08" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2b0c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2b10" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2b14" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2b18" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2b1c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2b20" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2b24" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2b28" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2b2c" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2b30" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2b34" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2b38" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2b3c" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2b40" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2b44" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2b48" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2b4c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2b50" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2b54" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2b58" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2b5c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2b60" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2b68" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2b6c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2b70" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2b74" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x2b7c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2b80" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2b84" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2b88" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Record>
            <UnprocessRecord mode="41">
                <boost offset="0" bits="32" t="u32" id="0x2b90" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2b94" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2b98" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2b9c" visible="false" val="0x02" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2ba0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2ba4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2ba8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2bac" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2bb0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2bb4" visible="false" val="0x02" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2bb8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2bbc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2bc0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2bc4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2bc8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2bcc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2bd0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2bd4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2bd8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2bdc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2be0" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2be4" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2be8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2bec" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2bf0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2bf4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2bf8" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2bfc" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2c00" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2c04" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2c08" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2c0c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2c10" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x2c14" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x01" />
                    <DEMI offset="3" bits="1" visible="false" val="0x01" />
                    <mode offset="4" bits="1" visible="false" val="0x01" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x01" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2c18" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2c1c" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2c20" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2c24" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2c28" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2c2c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2c30" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2c34" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2c38" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2c3c" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2c40" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2c44" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2c48" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2c4c" visible="false" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2c50" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2c54" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2c58" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2c5c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2c60" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2c64" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2c68" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2c6c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2c70" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2c78" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2c7c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2c80" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2c84" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x2c8c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2c90" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2c94" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2c98" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </UnprocessRecord>
            <FM mode="42">
                <boost offset="0" bits="32" t="u32" id="0x2ca0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2ca4" visible="false" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2ca8" visible="false" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2cac" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2cb0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2cb4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2cb8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2cbc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2cc0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2cc4" visible="true" val="0x02" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2cc8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2ccc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2cd0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2cd4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2cd8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2cdc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2ce0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2ce4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2ce8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2cec" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2cf0" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2cf4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2cf8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2cfc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2d00" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2d04" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2d08" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2d0c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2d10" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2d14" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2d18" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2d1c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2d20" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x2d24" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x01" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2d28" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2d2c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2d30" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2d34" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2d38" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2d3c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2d40" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2d44" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2d48" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2d4c" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2d50" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2d54" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2d58" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2d5c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2d60" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2d64" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2d68" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2d6c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2d70" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2d74" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2d78" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2d7c" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2d80" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2d88" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2d8c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2d90" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2d94" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x2d9c" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2da0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2da4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2da8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </FM>
        </Handsfree>
        <Headfree>
            <Playback mode="43">
                <boost offset="0" bits="32" t="u32" id="0x2db0" visible="false" val="0x1" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2db4" visible="false" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2db8" visible="false" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2dbc" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2dc0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2dc4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2dc8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2dcc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2dd0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2dd4" visible="true" val="0x02" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2dd8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2ddc" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2de0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2de4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2de8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2dec" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2df0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2df4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2df8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2dfc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2e00" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2e04" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2e08" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2e0c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2e10" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2e14" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2e18" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2e1c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2e20" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2e24" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2e28" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2e2c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2e30" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x2e34" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x01" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2e38" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2e3c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2e40" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2e44" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2e48" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2e4c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2e50" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2e54" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2e58" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2e5c" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2e60" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2e64" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2e68" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2e6c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2e70" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2e74" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2e78" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2e7c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2e80" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2e84" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2e88" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2e8c" visible="true" val="0x0258" />
                        <reserve offset="0" bits="64" t="u64" id="0x2e90" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2e98" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2e9c" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2ea0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2ea4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x2eac" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2eb0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2eb4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2eb8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Playback>
        </Headfree>
        <Handset>
            <Playback mode="44">
                <boost offset="0" bits="32" t="u32" id="0x2ec0" visible="false" val="0x1" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2ec4" visible="false" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2ec8" visible="false" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2ecc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2ed0" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2ed4" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2ed8" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2edc" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2ee0" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2ee4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2ee8" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2eec" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2ef0" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2ef4" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2ef8" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2efc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2f00" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2f04" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2f08" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2f0c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2f10" visible="false" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2f14" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2f18" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2f1c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2f20" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2f24" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2f28" visible="false" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2f2c" visible="true" val="0x04" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2f30" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2f34" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2f38" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2f3c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2f40" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x2f44" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x2f48" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2f4c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2f50" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2f54" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2f58" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2f5c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2f60" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2f64" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2f68" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2f6c" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2f70" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2f74" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2f78" visible="false" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2f7c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2f80" visible="false" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2f84" visible="false" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2f88" visible="false" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2f8c" visible="false" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2f90" visible="false" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x2f94" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2f98" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2f9c" visible="true" val="0x0258" />
                        <reserve offset="0" bits="64" t="u64" id="0x2fa0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x2fa8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2fac" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2fb0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2fb4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x2fbc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x2fc0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x2fc4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x2fc8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Playback>
        </Handset>
    </Music>
    <Loopback>
        <Handset>
            <Loop1 mode="45">
                <boost offset="0" bits="32" t="u32" id="0x2fd0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x2fd4" visible="true" val="0x07" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x2fd8" visible="true" val="0x07" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2fdc" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2fe0" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2fe4" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x2fe8" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x2fec" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x2ff0" visible="true" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x2ff4" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x2ff8" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x2ffc" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3000" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3004" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3008" visible="true" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x300c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3010" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3014" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3018" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x301c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3020" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3024" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3028" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x302c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3030" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3034" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3038" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x303c" visible="true" val="0x04" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3040" visible="true" val="0x05" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3044" visible="true" val="0x05" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3048" visible="true" val="0x05" />
                    <volume4 offset="0" bits="32" t="u32" id="0x304c" visible="true" val="0x05" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3050" visible="true" val="0x05" />
                </ear_playback_volume>
                <iner_pa_config id="0x3054" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x01" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x3058" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x305c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3060" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3064" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3068" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x306c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3070" visible="true" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3074" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3078" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x307c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3080" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3084" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3088" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x308c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3090" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3094" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3098" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x309c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x30a0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x30a4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x30a8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x30ac" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x30b0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x30b8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x30bc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x30c0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x30c4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x30cc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x30d0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x30d4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x30d8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Loop1>
        </Handset>
        <Handsfree>
            <Loop1 mode="46">
                <boost offset="0" bits="32" t="u32" id="0x30e0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x30e4" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x30e8" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x30ec" visible="true" val="0x00" />
                    <volume1 offset="0" bits="32" t="u32" id="0x30f0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x30f4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x30f8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x30fc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3100" visible="true" val="0x03" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3104" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3108" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x310c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3110" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3114" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3118" visible="true" val="0x03" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x311c" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3120" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3124" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3128" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x312c" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3130" visible="true" val="0x06" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3134" visible="true" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3138" visible="true" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x313c" visible="true" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3140" visible="true" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3144" visible="true" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3148" visible="true" val="0x06" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x314c" visible="true" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3150" visible="true" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3154" visible="true" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3158" visible="true" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x315c" visible="true" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3160" visible="true" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x3164" t="u32">
                    <DTRI_F offset="0" bits="3" visible="true" val="0x07" />
                    <DEMI offset="3" bits="1" visible="true" val="0x01" />
                    <mode offset="4" bits="1" visible="true" val="0x00" />
                    <EMI_rate offset="5" bits="3" visible="true" val="0x01" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x3168" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x316c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3170" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3174" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3178" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x317c" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3180" visible="true" val="0x03" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3184" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3188" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x318c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3190" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3194" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3198" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x319c" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x31a0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x31a4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x31a8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x31ac" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x31b0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x31b4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x31b8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x31bc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x31c0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x31c8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x31cc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x31d0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x31d4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x31dc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x31e0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x31e4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x31e8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Loop1>
        </Handsfree>
        <Headset4P>
            <Loop1 mode="47">
                <boost offset="0" bits="32" t="u32" id="0x31f0" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x31f4" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x31f8" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x31fc" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3200" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3204" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3208" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x320c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3210" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3214" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3218" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x321c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3220" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3224" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3228" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x322c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3230" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3234" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3238" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x323c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3240" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3244" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3248" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x324c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3250" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3254" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3258" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x325c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3260" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3264" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3268" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x326c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3270" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x3274" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x3278" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x327c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3280" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3284" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3288" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x328c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3290" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3294" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3298" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x329c" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x32a0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x32a4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x32a8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x32ac" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x32b0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x32b4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x32b8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x32bc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x32c0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x32c4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x32c8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x32cc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x32d0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x32d8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x32dc" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x32e0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x32e4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x32ec" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x32f0" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x32f4" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x32f8" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Loop1>
        </Headset4P>
        <Headset3P>
            <Loop1 mode="48">
                <boost offset="0" bits="32" t="u32" id="0x3300" visible="false" val="0x01" />
                <adcl_capture_volume offset="0" bits="32" t="u32" id="0x3304" visible="true" val="0x06" />
                <adcr_capture_volume offset="0" bits="32" t="u32" id="0x3308" visible="true" val="0x06" />
                <spkl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x330c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3310" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3314" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3318" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x331c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3320" visible="false" val="0x06" />
                </spkl_playback_volume>
                <spkr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3324" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3328" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x332c" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3330" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3334" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3338" visible="false" val="0x06" />
                </spkr_playback_volume>
                <hpl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x333c" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3340" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3344" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3348" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x334c" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3350" visible="true" val="0x0b" />
                </hpl_playback_volume>
                <hpr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x3354" visible="true" val="0x05" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3358" visible="true" val="0x0b" />
                    <volume2 offset="0" bits="32" t="u32" id="0x335c" visible="true" val="0x0b" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3360" visible="true" val="0x0b" />
                    <volume4 offset="0" bits="32" t="u32" id="0x3364" visible="true" val="0x0b" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3368" visible="true" val="0x0b" />
                </hpr_playback_volume>
                <ear_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x336c" visible="false" val="0x0f" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3370" visible="false" val="0x0f" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3374" visible="false" val="0x0f" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3378" visible="false" val="0x0f" />
                    <volume4 offset="0" bits="32" t="u32" id="0x337c" visible="false" val="0x0f" />
                    <volume5 offset="0" bits="32" t="u32" id="0x3380" visible="false" val="0x0f" />
                </ear_playback_volume>
                <iner_pa_config id="0x3384" t="u32">
                    <DTRI_F offset="0" bits="3" visible="false" val="0x1" />
                    <DEMI offset="3" bits="1" visible="false" val="0x1" />
                    <mode offset="4" bits="1" visible="false" val="0x1" />
                    <EMI_rate offset="5" bits="3" visible="false" val="0x1" />
                    <reserve offset="8" bits="24" visible="false" val="0x1" />
                </iner_pa_config>
                <iner_hp_pa_config offset="0" bits="32" t="u32" id="0x3388" visible="false" val="0x13147" />
                <dacs_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x338c" visible="false" val="0x06" />
                    <volume1 offset="0" bits="32" t="u32" id="0x3390" visible="false" val="0x06" />
                    <volume2 offset="0" bits="32" t="u32" id="0x3394" visible="false" val="0x06" />
                    <volume3 offset="0" bits="32" t="u32" id="0x3398" visible="false" val="0x06" />
                    <volume4 offset="0" bits="32" t="u32" id="0x339c" visible="false" val="0x06" />
                    <volume5 offset="0" bits="32" t="u32" id="0x33a0" visible="false" val="0x06" />
                </dacs_playback_volume>
                <dacl_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x33a4" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x33a8" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x33ac" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x33b0" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x33b4" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x33b8" visible="true" val="0x03" />
                </dacl_playback_volume>
                <dacr_playback_volume>
                    <volume0 offset="0" bits="32" t="u32" id="0x33bc" visible="true" val="0x03" />
                    <volume1 offset="0" bits="32" t="u32" id="0x33c0" visible="true" val="0x03" />
                    <volume2 offset="0" bits="32" t="u32" id="0x33c4" visible="true" val="0x03" />
                    <volume3 offset="0" bits="32" t="u32" id="0x33c8" visible="true" val="0x03" />
                    <volume4 offset="0" bits="32" t="u32" id="0x33cc" visible="true" val="0x03" />
                    <volume5 offset="0" bits="32" t="u32" id="0x33d0" visible="true" val="0x03" />
                </dacr_playback_volume>
                <UCP130X>
                    <UCP130X_1_Parameters>
                        <pa_config id="0x33d4" t="u32">
                            <AGC_EN offset="0" bits="1" visible="true" val="0x01" />
                            <Mode offset="1" bits="3" visible="true" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="true" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="true" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x33d8" visible="true" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x33dc" visible="true" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x33e0" visible="false" val="0x0" />
                    </UCP130X_1_Parameters>
                    <UCP130X_2_Parameters>
                        <pa_config id="0x33e8" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x33ec" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x33f0" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x33f4" visible="false" val="0x0" />
                    </UCP130X_2_Parameters>
                    <UCP130X_3_Parameters>
                        <pa_config id="0x33fc" t="u32">
                            <AGC_EN offset="0" bits="1" visible="false" val="0x01" />
                            <Mode offset="1" bits="3" visible="false" val="0x03" />
                            <PGA_Gain offset="4" bits="7" visible="false" val="0x56" />
                            <Class_D_F offset="11" bits="5" visible="false" val="0x0f" />
                            <reserve offset="16" bits="16" visible="false" val="0x0" />
                        </pa_config>
                        <RL offset="0" bits="32" t="u32" id="0x3400" visible="false" val="0x1f40" />
                        <Power_Limit_P2 offset="0" bits="32" t="u32" id="0x3404" visible="false" val="0x03e8" />
                        <reserve offset="0" bits="64" t="u64" id="0x3408" visible="false" val="0x0" />
                    </UCP130X_3_Parameters>
                </UCP130X>
            </Loop1>
        </Headset3P>
    </Loopback>
</codec>
