<ipxact:component xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:ns2="http://kactus2.cs.tut.fi" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>CEVA</ipxact:vendor>
	<ipxact:library>Library</ipxact:library>
	<ipxact:name>CEVA-NPM_L2_memory_map_ip</ipxact:name>
	<ipxact:version>1.6.0</ipxact:version>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>NPM_register_model</ipxact:name>
			<ipxact:description> 
The following sections indicate if specific registers or fields in registers are dependent on the IP configuration. Field reset values that are also configuration dependent are indicated. 
</ipxact:description>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module7</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013f00</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA7_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013980</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA7_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013d80</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA7_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013800</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA7_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013c00</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA7_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013880</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA7_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013c80</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA7_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=7</ipxact:isPresent>
				<ipxact:baseAddress>'h00013e00</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module6</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013700</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA6_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013180</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA6_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013580</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA6_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013000</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA6_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013400</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA6_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013080</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA6_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013480</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA6_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=6</ipxact:isPresent>
				<ipxact:baseAddress>'h00013600</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module5</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012f00</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA5_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012980</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA5_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012d80</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA5_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012800</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA5_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012c00</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA5_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012880</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA5_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012c80</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA5_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=5</ipxact:isPresent>
				<ipxact:baseAddress>'h00012e00</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module4</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012700</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA4_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012180</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA4_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012580</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA4_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012000</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA4_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012400</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA4_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012080</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA4_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012480</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA4_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=4</ipxact:isPresent>
				<ipxact:baseAddress>'h00012600</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module3</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011f00</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA3_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011980</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA3_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011d80</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA3_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011800</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA3_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011c00</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA3_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011880</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA3_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011c80</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA3_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=3</ipxact:isPresent>
				<ipxact:baseAddress>'h00011e00</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module2</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011700</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA2_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011180</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA2_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011580</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA2_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011000</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA2_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011400</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA2_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011080</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA2_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011480</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA2_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=2</ipxact:isPresent>
				<ipxact:baseAddress>'h00011600</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module1</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010f00</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA1_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010980</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA1_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010d80</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA1_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010800</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA1_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010c00</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA1_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010880</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA1_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010c80</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA1_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=1</ipxact:isPresent>
				<ipxact:baseAddress>'h00010e00</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Weight_Decompression_Module0</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Weight decompression module configuration registers</ipxact:description>
				<ipxact:isPresent>cxp_numwdm&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010700</ipxact:baseAddress>
				<ipxact:range>'h50</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>WDM_MODE0</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MODE</ipxact:name>
						<ipxact:displayName>MODE</ipxact:displayName>
						<ipxact:description>Compression Mode Select:
0000 - Reserved
0100 - Weight sharing
1000 - Sparse compression
1001 - 4/8 Bit Compression
1010 - Reserved  
1100 - Weight sharing with weight sparsity
Other - Reserved 
</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSHAR</ipxact:name>
						<ipxact:displayName>BSHAR</ipxact:displayName>
						<ipxact:description>Weight sharing - Input weight data width
000 - 2-bit input - 8-Bit output
001 - 3-bit input - 8-Bit output
010 - 4-bit input - 8-Bit output
011 - 5-bit input - 8-Bit output 
100 - 2-bit input - 16-Bit output
101 - 3-bit input - 16-Bit output
110 - 4-bit input - 16-Bit output
111 - 5-bit input - 16-Bit output 
When using Weight sharing and weight sparsity the input weight data width is according to this field.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSPAR</ipxact:name>
						<ipxact:displayName>BSPAR</ipxact:displayName>
						<ipxact:description>Weight bitmask  -  Weight Structure
00 - Not Valid
01 - 8 bit weights
10 - 16 bit weights
11 - Not Valid

When using Weight sharing and weight sparsity the input weight data width is according to BSHAR field.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLSIZE</ipxact:name>
						<ipxact:displayName>BLSIZE</ipxact:displayName>
						<ipxact:description>Weight memory single buffer block size. This field is used to define the amount of weight data bytes allocated for both BUF0 and BUF1.
This field must be configured with a number that is a multiple of 64 (BLSIZE[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE1</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_WEIGHTS</ipxact:name>
						<ipxact:displayName>NUM_WEIGHTS</ipxact:displayName>
						<ipxact:description>Number of Weights field indicate the number of weights written to WMEM  in the current layer transfer.
This field must be configured with a number that is a multiple of 64 (NUM_WEIGHTS[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE2</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF0_ADDR</ipxact:name>
						<ipxact:displayName>BUF0_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 0 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF1_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDM_MODE3</ipxact:name>
					<ipxact:displayName>WDM_MODE</ipxact:displayName>
					<ipxact:description>Compression Mode - Select which compression mode is used in the next layer</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BUF1_ADDR</ipxact:name>
						<ipxact:displayName>BUF1_ADDR</ipxact:displayName>
						<ipxact:description>Weight Memory Buffer 1 Base address for next weight block. 
To avoid memory contentions, it is recommended to configure the buffer starting at BUF0_ADDR at block 0 of the weight memory and to configure the buffer starting at BUF1_ADDR at block 1 of the weight memory. 
This field must be configured with a number that is a multiple of 64 (BUF0_ADDR[5:0]==0)</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_LSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_LSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_LSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_LSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_LSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_LSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_LSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_LSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_LSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_LSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_LSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_LSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_LSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_LSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_LSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_LSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_LSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_LSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_LSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_LSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_LSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or LSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_LSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[0:7]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_LSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[0:7]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_LSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[0:7]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_LSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[0:7]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_0_3</ipxact:name>
					<ipxact:displayName>LUT_MSB_0_3</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_0_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_0[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_1_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_1[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_2_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_2[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_3_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_3[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_4_7</ipxact:name>
					<ipxact:displayName>LUT_MSB_4_7</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_4_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_4[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_5_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_5[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_6_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_6[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_7_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_7[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_8_11</ipxact:name>
					<ipxact:displayName>LUT_MSB_8_11</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_8_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_8[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_9_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_9[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_10_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_10[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_11_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_11[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_12_15</ipxact:name>
					<ipxact:displayName>LUT_MSB_12_15</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_12_MSB</ipxact:name>
						<ipxact:displayName>VAL_12</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_12[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_13_MSB</ipxact:name>
						<ipxact:displayName>VAL_13</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_13[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_14_MSB</ipxact:name>
						<ipxact:displayName>VAL_14</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_14[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_15_MSB</ipxact:name>
						<ipxact:displayName>VAL_15</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_15[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_16_19</ipxact:name>
					<ipxact:displayName>LUT_MSB_16_19</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_16_MSB</ipxact:name>
						<ipxact:displayName>VAL_0</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_16[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_17_MSB</ipxact:name>
						<ipxact:displayName>VAL_1</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_17[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_18_MSB</ipxact:name>
						<ipxact:displayName>VAL_2</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_18[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_19_MSB</ipxact:name>
						<ipxact:displayName>VAL_3</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_19[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_20_23</ipxact:name>
					<ipxact:displayName>LUT_MSB_20_23</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_20_MSB</ipxact:name>
						<ipxact:displayName>VAL_4</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_20[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_21_MSB</ipxact:name>
						<ipxact:displayName>VAL_5</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_21[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_22_MSB</ipxact:name>
						<ipxact:displayName>VAL_6</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_22[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_23_MSB</ipxact:name>
						<ipxact:displayName>VAL_7</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_23[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_24_27</ipxact:name>
					<ipxact:displayName>LUT_MSB_24_27</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_24_MSB</ipxact:name>
						<ipxact:displayName>VAL_8</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_24[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_25_MSB</ipxact:name>
						<ipxact:displayName>VAL_9</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_25[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_26_MSB</ipxact:name>
						<ipxact:displayName>VAL_10</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_26[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_27_MSB</ipxact:name>
						<ipxact:displayName>VAL_11</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_27[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LUT_MSB_28_31</ipxact:name>
					<ipxact:displayName>LUT_MSB_28_31</ipxact:displayName>
					<ipxact:description>Weight sharing output values for 8-bit wights, or MSB of 16-bit weights 

This table is used by Wight Sharing, and Weight sharing with weight sparsity modes, when BSHR is set to 5bit input mode</ipxact:description>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>VAL_28_MSB</ipxact:name>
						<ipxact:displayName>VAL_28</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_28[8:15]</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_29_MSB</ipxact:name>
						<ipxact:displayName>VAL_29</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_29[8:15]</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_30_MSB</ipxact:name>
						<ipxact:displayName>VAL_30</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_30[8:15]</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VAL_31_MSB</ipxact:name>
						<ipxact:displayName>VAL_31</ipxact:displayName>
						<ipxact:description>Weight sharing output value VAL_31[8:15]</ipxact:description>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA0_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010180</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA0_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010580</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA0_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010000</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA0_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010400</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA0_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010080</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA0_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010480</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA0_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>cxp_numsysdma&gt;=0</ipxact:isPresent>
				<ipxact:baseAddress>'h00010600</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>DBG_ME_ControlandStatusRegisters</ipxact:name>
				<ipxact:displayName>DBG_ME_ControlandStatusRegisters</ipxact:displayName>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h00000700</ipxact:baseAddress>
				<ipxact:range>'h64</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>R1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Engine Request to Pause enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: Request To Pause 0  Enable  </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h000</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>ENG0_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG1_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG2_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG3_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG4_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG5_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG6_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG7_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG8_R2PEN</ipxact:name>
						<ipxact:description>Engine Request to Pause enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>R1_RSRVD</ipxact:name>
						<ipxact:description>Override the Logger FIFO </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>R1_TS_CTL_EN</ipxact:name>
						<ipxact:description>Timestamp registers  enable </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Engine debug valid, Units: [], Valid Values: 0 - not valid
1 - valid, Remarks: Engine Debug Valid signal </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>ENG0_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG1_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG2_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG3_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG4_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG5_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG6_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG7_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG8_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG9_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG10_DBGVAL</ipxact:name>
						<ipxact:description>Engine debug valid</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>GLO_DBGVAL</ipxact:name>
						<ipxact:description>global debug valid status</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_L2MSS</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>L2MSS Programming Model Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h0100</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>L2MSS_TASKID</ipxact:name>
					<ipxact:description>L2MSS Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>L2MSS_TASKID</ipxact:name>
						<ipxact:description>L2MSS Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2MSS_SDCFG</ipxact:name>
					<ipxact:description>L2MSS Software Configuration Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_EXTND</ipxact:name>
						<ipxact:description>Selects the size of the DMA descriptor.
              0: Up to V1.1. DMA task descriptor is compatible with NPMV1.1.
              1: From V1.2. DMA task descriptor is extended to 128 bytes.

</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SSU_EXTND</ipxact:name>
						<ipxact:description>Select the operation mode of the SSU:
						0: Simple SSU (V1.1)
						1: Extended SSU
						You must not configure SSU_EXTND=1 and DMA_EXTND=0</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2M_MAP</ipxact:name>
						<ipxact:description>Select the L2M address mapping. This field must not be changed when there are accesses to the L2M.
						L2M_REMAP_MODE=0:
						L2M_MAP[2:0] Bandwidth across Blocks 
						000: 1
						001: 2
						010: 4
						011: 8
						L2M_MAP[5:3] Bandwidth in Block 
						000: 1
						001: 2
						010: 4
						011: 8
						All other values: Reserved
						
						L2M_REMAP_MODE=1:
						L2M_MAP[2:0] Bandwidth across Blocks 
						000: 1
						001: 2
						010: 4
						L2M_MAP[5:3] Bandwidth in Block 
						000: 1
						001: 2
						010: 4
						011: 8
						100: 16
						All other values: Reserved
						</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2M_REMAP_MODE</ipxact:name>
						<ipxact:description>Select the operation mode of the L2M Remap L2M_MAP. This field must not be changed when there are accesses to the L2M.
						00: Mode 0 (V1.3)
						01: Mode 1 (V1.4)
						10: Reserved
						11: Mode 1 (V1.4) plus remap with stride</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WDM_CRC_HW</ipxact:name>
						<ipxact:description>WDM_CRC_HW Indicates that there is Safety Summed CRC support in WDM block and it is Enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WDM_CRC_EN</ipxact:name>
						<ipxact:description>WDM_CRC_EN indicates that the Weight Chunks/Fragments of System DMA / WDM include SUMMED CRC32 code at the end of the Chunks/Fragments.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2MSS_GPOUT</ipxact:name>
					<ipxact:description>General Purpose Output Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>GPOUT</ipxact:name>
						<ipxact:description>General-purpose outputs.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CORE_VERSION</ipxact:name>
					<ipxact:description>VERSION Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>RTL_REVISION</ipxact:name>
						<ipxact:description>RTL revision 
Reset value: RTL revision
Preliminary revisions contain ascending values -  preliminary revision 0 contains the value 'h0, preliminary revision 1 contains the value 'h1, preliminary revision 2 contains the value 'h2, etc. The final revision contains the value 'hF.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_rtl_revision_rst</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RTL_VERSION</ipxact:name>
						<ipxact:description>RTL version 
Reset value: RTL version
For example for version v2.0.0 This field contains 'h200.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_rtl_version_rst</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CORE_TYPE</ipxact:name>
						<ipxact:description>Architecture type:
BX1: 2021
BX2: 2022
XC16: 10016
SensPro: 0008
NP-M: TBD
Reset value: Core Version. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_core_type_rst</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2MSS_HDCFG</ipxact:name>
					<ipxact:description>L2MSS Hardware Configuration Register
					Reset Value: All the bits in this register are configured during installation</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>NUMQ_GRP</ipxact:name>
						<ipxact:description>Number of queues per QMAN group:
00: 8 queues
01: 6 queues
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>npmAXI</ipxact:name>
						<ipxact:description>NPM AXI Bus Width:
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi0_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_CONTROLLER_AXI</ipxact:name>
						<ipxact:description>NPM Controller AXI Bus Width:
10: 256 bits
11: 512 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_npmaxi_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BLK_NUM</ipxact:name>
						<ipxact:description>L2M number of blocks (V1.1 only):
0: 8 blocks
1: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2M_BLK_NUM</ipxact:name>
						<ipxact:description>L2M number of blocks:
0: 1 block
1: 2 blocks
2: 4 blocks
All other values: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_L2M_blk_num</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>Number of NPM:
000: 1 NPM
001: 2 NPMs
010: 4 NPMs
011: 8 NPMs
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_npm_num</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2M_SIZE</ipxact:name>
						<ipxact:description>IDM size:
001: 1 MB
010: 2 MB
011: 4 MB
100: 8 MB
101: 16 MB
110: 32 MB
111: 6 MB
Others : Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_l2m_size</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Safety</ipxact:name>
						<ipxact:description>Safety configured:
0: Safety not configured
1: Safety configured</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_safety</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Profiler</ipxact:name>
						<ipxact:description>Profiler configured:
0: Profiler not configured
1: Profiler configured</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_logger_install</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TO_MEM_LTNCY</ipxact:name>
						<ipxact:description>Number of extra routing stage TO_MEMORY:
001: 1 
010: 2 
011: 3 
100: 4 
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_to_mem_ltncy_rst</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FRM_MEM_LTNCY</ipxact:name>
						<ipxact:description>Number of extra routing stage FROM_MEMORY:
001: 1 
010: 2 
011: 3 
100: 4 
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_frm_mem_ltncy_rst</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2MSS_HDCFG2</ipxact:name>
					<ipxact:description>L2MSS Hardware Configuration Register
					Reset Value: All the bits in this register are configured during installation</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SysAXI0</ipxact:name>
						<ipxact:description>SysAXI0 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi0_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SysAXI1</ipxact:name>
						<ipxact:description>SysAXI1 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi1_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SysAXI2</ipxact:name>
						<ipxact:description>SysAXI2 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi2_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SysAXI3</ipxact:name>
						<ipxact:description>SysAXI3 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi3_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SysAXI4</ipxact:name>
						<ipxact:description>SysAXI4 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi4_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SysAXI5</ipxact:name>
						<ipxact:description>SysAXI5 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi5_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SysAXI6</ipxact:name>
						<ipxact:description>SysAXI6 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi6_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SysAXI7</ipxact:name>
						<ipxact:description>SysAXI7 Bus Width:
00: Not configured
01: 128 bits
10: 256 bits
All other values: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_sysaxi7_wid</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NumSysDMA</ipxact:name>
						<ipxact:description>Number of System DMAs configured.
x: x=0,1 7: Number of DMAs is x+1
All other values: Reserved
System AXI ports SysAXI0, SysAXI1...SysAXIx must also be configured.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_numsysdma</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NumWBM</ipxact:name>
						<ipxact:description>Number of WDMs configured.
x: x=0,1 7: Number of WDMs is x+1
All other values: Reserved
System AXI ports SysAXI0, SysAXI1...SysAXIx and SysDMA0, SysDMA1...SysDMAx must also be configured.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>cxp_numwdm</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2_WDOGACS</ipxact:name>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog register. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2_WDOGCFG</ipxact:name>
					<ipxact:description>watchdog control configration register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SYS_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the System watchdog; writing a 1 also resets the watchdog timer.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register
is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SYS_WDOGMIN</ipxact:name>
					<ipxact:description>system watchdog minimum threshold</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WDOGMIN</ipxact:name>
						<ipxact:description>The minimum threshold is configured as 16xWDOGMIN.
Write access is permitted when the SYS_WDOG_EN field in the WDOGCFG register is disabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SYS_WDOGMAX</ipxact:name>
					<ipxact:description>system watchdog maximum threshold </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h7c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WDOGMAX</ipxact:name>
						<ipxact:description>
              The maximum threshold is configured as 16xWDOGMAX.
              Write access is permitted when the SYS_WDOG_EN field in the WDOGCFG registeris disabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SYS_WDOGCNT</ipxact:name>
					<ipxact:description>System watchdog timer</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WDOGCNT</ipxact:name>
						<ipxact:description>Contains the 32 MSBs of the watchdog timer. Timer count is 16xWDOGCNT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>PWR_DM</ipxact:name>
				<ipxact:displayName>PWR</ipxact:displayName>
				<ipxact:description>Power Domains</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'hb800</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>ENG_PD_STATUS</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>The Power Domain Status of Engine x, x =0,1..NumEng-1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_npm_num</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QC_STATE</ipxact:name>
						<ipxact:description>Q-Channel Interface State
3'b000: Q_STOPPED
3'b010: Q_REQUEST
3'b011: Q_DENIED
3'b100: Q_EXIT
3'b110: Q_RUN
3'b111: Q_CONTINUE
Others: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENG_ACTIVE</ipxact:name>
						<ipxact:description>Indicates if an engine is active including VPU and VPU debug unit.
0: Engine is not active
1: Engine is active</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>TOP_PD_STATUS</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>The Power Domain Status of L2MSS (including NPM Controller)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QC_STATE</ipxact:name>
						<ipxact:description>Q-Channel Interface State
3'b000: Q_STOPPED
3'b010: Q_REQUEST
3'b011: Q_DENIED
3'b100: Q_EXIT
3'b110: Q_RUN
3'b111: Q_CONTINUE
Others: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TOP_ACTIVE</ipxact:name>
						<ipxact:description>Indicates if the L2MSS (or NPM controller) is active including NPM controller debug unit.
0: L2MSS or NPM controller is not active
1: L2MSS or NPM controller is active</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>Hardware_Exceptions</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>L2MSS Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h0200</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>L2WDOGIRQ</ipxact:name>
					<ipxact:description>Critical Error Watchdog Interrupt Requests Register
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>NPM7_WNSE</ipxact:name>
						<ipxact:description>NPM7 Critical Error Watchdog indication. Relay of NPM7 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_WNSE</ipxact:name>
						<ipxact:description>NPM6 Critical Error Watchdog indication. Relay of NPM6 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_WNSE</ipxact:name>
						<ipxact:description>NPM5 Critical Error Watchdog indication. Relay of NPM5 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_WNSE</ipxact:name>
						<ipxact:description>NPM4 Critical Error Watchdog indication. Relay of NPM4 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_WNSE</ipxact:name>
						<ipxact:description>NPM3 Critical Error Watchdog indication. Relay of NPM3 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_WNSE</ipxact:name>
						<ipxact:description>NPM2 Critical Error Watchdog indication. Relay of NPM2 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_WNSE</ipxact:name>
						<ipxact:description>NPM1 Critical Error Watchdog indication. Relay of NPM1 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_WNSE</ipxact:name>
						<ipxact:description>NPM0 Critical Error Watchdog indication. Relay of NPM0 L1MSS L1WDOGIRQ::WNSE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA0_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA CWDOGIRQ::WNSE. The output of this bit drives SYSDMA_WDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA1_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA1 CWDOGIRQ::WNSE. The output of this bit drives SYSDMA1_WDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA2_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA2 CWDOGIRQ::WNSE. The output of this bit drives SYSDMA2_WDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA3_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA3 CWDOGIRQ::WNSE. The output of this bit drives SYSDMA3_WDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA4_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA4 CWDOGIRQ::WNSE. The output of this bit drives SYSDMA_WDOG4_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA5_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA5 CWDOGIRQ::WNSE. The output of this bit drives SYSDMA5_WDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA6_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA6 CWDOGIRQ::WNSE. The output of this bit drives SYSDMA6_WDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA7_WDOG_V</ipxact:name>
						<ipxact:description>Relay of sysDMA7 CWDOGIRQ::WNSE. The output of this bit drives SYSDMA_WDOG7_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WDOG_MIN</ipxact:name>
						<ipxact:description>System watchdog was reset before the minimum threshold was reached. The output of this bit drives L2WDOG_MIN_V output signal.
						This is a sticky bit and is cleared by writing 0 to it.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WDOG_MAX</ipxact:name>
						<ipxact:description>System watchdog was not reset before the maximum threshold was reached. The output of this bit drives L2WDOG_MAX_V output signal.
This is a sticky bit and is cleared by writing 0 to it.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical exception accumulative indication. This bit is set when any of the allocated bits in L2WDOGIRQ are set. 
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2DMA_IRQ</ipxact:name>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in L2DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMANDMA_IRQ</ipxact:name>
						<ipxact:description>Relay of OR of all QMANx_DMA_IRQ::QMANx_IRQ 
0 : no QMAN interrupt pending
1 : QMAN interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA0_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA0 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA1_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA1 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA2_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA2 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA3_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA3 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA4_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA4 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA5_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA5 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA6_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA6 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA7_IRQ</ipxact:name>
						<ipxact:description>Relay of all SysDMA7 DMA_IRQ::DMAIRQ 
0 : no SysDMA interrupt pending
1 : SysDMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM0 L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM1 L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM2  L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM3 L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM4 L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM5 L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM6 L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_DMA_IRQ</ipxact:name>
						<ipxact:description>Relay of NPM7 L1MSS DMA_IRQ::DMAIRQ 
0 : no NPM DMA interrupt pending
1 : NPM DMA interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CENSIRQ_S</ipxact:name>
					<ipxact:description>CENSIRQ Error Injection Register
					Access control by DBGACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>SYSDMA_ERR_S</ipxact:name>
						<ipxact:description>Assert SYSDMA_ERR in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_HDR_ERR_S</ipxact:name>
						<ipxact:description>Assert QMAN_HDR_ERR in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_RD_CNT_OOR_S</ipxact:name>
						<ipxact:description>Assert BMAN_RD_CNT_OOR in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_WR_CNT_OOR_S</ipxact:name>
						<ipxact:description>Assert BMAN_WR_CNT_OOR in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM1_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_CNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_CNSE in the CENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>NENSIRQ_S</ipxact:name>
					<ipxact:description>NENSIRQ Error Injection Register
					Access control by DBGACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>L2HOST_R_OOR_S</ipxact:name>
						<ipxact:description>Assert L2HOST_R_OOR in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2HOST_W_OOR_S</ipxact:name>
						<ipxact:description>Assert L2HOST_W_OOR in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_R_OOR_S</ipxact:name>
						<ipxact:description>Assert L2DATA_R_OOR in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_W_OOR_S</ipxact:name>
						<ipxact:description>Assert L2DATA_W_OOR in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_R_OOR_S</ipxact:name>
						<ipxact:description>Assert L2CPM_R_OOR in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_W_OOR_S</ipxact:name>
						<ipxact:description>Assert L2CPM_W_OOR in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM1_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_NNSE_S</ipxact:name>
						<ipxact:description>Assert NPM0_NNSE in the NENSIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>NENSIRQ</ipxact:name>
					<ipxact:description>Normal Exceptions Interrupt Requests Register
Note : 	When the user clears a bit in the NENSIRQ register and a new one is set in the same cycle, this bit remains set.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>NNSE</ipxact:name>
						<ipxact:description>Maskable normal exception accumulative indication. This bit is set when any unmasked allocated bits in NENSIRQ are set. 
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_R_OOR</ipxact:name>
						<ipxact:description>Error indication: L2MSS QMAN read address error. 
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2HOST_W_OOR</ipxact:name>
						<ipxact:description>Error indication: L2M Host Slave write error. 
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2HOST_R_OOR</ipxact:name>
						<ipxact:description>Error indication: L2M Host Slave read error. 
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_W_OOR</ipxact:name>
						<ipxact:description>Error indication: L2M Data Slave read error. 
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_R_OOR</ipxact:name>
						<ipxact:description>Error indication: L2M Data Slave write error. 
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_W_OOR</ipxact:name>
						<ipxact:description>Error indication: L2MSS CPM Slave write error. 
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_R_OOR</ipxact:name>
						<ipxact:description>Error indication: L2MSS CPM Slave read error. 
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_NNSE</ipxact:name>
						<ipxact:description>NPM0 Normal Error indication. Relay of NPM0 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_NNSE</ipxact:name>
						<ipxact:description>NPM1 Normal Error indication. Relay of NPM1 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_NNSE</ipxact:name>
						<ipxact:description>NPM2 Normal Error indication. Relay of NPM2 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_NNSE</ipxact:name>
						<ipxact:description>NPM3 Normal Error indication. Relay of NPM3 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_NNSE</ipxact:name>
						<ipxact:description>NPM4 Normal Error indication. Relay of NPM4 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_NNSE</ipxact:name>
						<ipxact:description>NPM5 Normal Error indication. Relay of NPM5 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_NNSE</ipxact:name>
						<ipxact:description>NPM7 Normal Error indication. Relay of NPM7 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_NNSE</ipxact:name>
						<ipxact:description>NPM6 Normal Error indication. Relay of NPM6 NENSIRQ::NNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>D_CSERR</ipxact:name>
						<ipxact:description>Data Correctable Safety Errors accumulative indication.Set if any field in L2CSERR[30:1] is set.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>cxp_safety</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CENSIRQ</ipxact:name>
					<ipxact:description>Critical Exception Interrupt Requests Register
Note : 	When the user clears a bit in the CENSIRQ register and a new one is set in the same cycle, this bit remains set.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>CNSE</ipxact:name>
						<ipxact:description>Maskable critical exception accumulative indication. This bit is set when any unmasked allocated bits in CENSIRQ are set. 
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA_ERR</ipxact:name>
						<ipxact:description>SysDMA Error Indication. Relay of OR of all SysDMAx DMAERR:DMAE. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_WR_CNT_OOR</ipxact:name>
						<ipxact:description>BMAN Write Counter Error Indication. OR of all Bx_STATUS::EXP_WR_CNT_ERR</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_RD_CNT_OOR</ipxact:name>
						<ipxact:description>BMAN Read Counter Error Indication. OR of all Bx_STATUS::EXP_RD_CNT_ERR</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_HDR_ERR</ipxact:name>
						<ipxact:description>QMAN Header configuration error.
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_CNSE</ipxact:name>
						<ipxact:description>NPM0 Critical Error indication. Relay of NPM0 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_CNSE</ipxact:name>
						<ipxact:description>NPM1 Critical Error indication. Relay of NPM1 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_CNSE</ipxact:name>
						<ipxact:description>NPM2 Critical Error indication. Relay of NPM2 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_CNSE</ipxact:name>
						<ipxact:description>NPM3 Critical Error indication. Relay of NPM3 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_CNSE</ipxact:name>
						<ipxact:description>NPM4 Critical Error indication. Relay of NPM4 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_CNSE</ipxact:name>
						<ipxact:description>NPM5 Critical Error indication. Relay of NPM5 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_CNSE</ipxact:name>
						<ipxact:description>NPM7 Critical Error indication. Relay of NPM7 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_CNSE</ipxact:name>
						<ipxact:description>NPM6 Critical Error indication. Relay of NPM6 CENSIRQ::CNSE</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>D_UCSERR</ipxact:name>
						<ipxact:description>Data Correctable Safety Errors accumulative indication. Set if any field in L2UCSERR[30:1] is set. 
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>cxp_safety</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CENSIRQ_M</ipxact:name>
					<ipxact:description>Critical Exception Interrupt Requests Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for CNSE in CENSIRQ. 
0 : This field is not masked in the CENSIRQ register
1 : This field is masked in the CENSIRQ register
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA_ERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for SYSDMA_ERR in CENSIRQ. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_HDR_ERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for QMAN_HDR_ERR in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_RD_CNT_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for BMAN_RD_CNT_OOR in CENSIRQ. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_WR_CNT_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for BMAN_WR_CNT_OOR in CENSIRQ. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM0_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM1_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM2_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM3_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM4_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM5_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM6_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_CNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM7_CNSE in CENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>NENSIRQ_M</ipxact:name>
					<ipxact:description>Normal Exception Interrupt Requests Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NNSE in the NENSIRQ. 
0 : This field is not masked in the NENSIRQ register
1 : This field is masked in the NENSIRQ register
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2HOST_W_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for L2HOST_W_OOR in the NENSIRQ. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2HOST_R_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for L2HOST_R_OOR in the NENSIRQ. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_W_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for L2DATA_W_OOR in the NENSIRQ. 
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_R_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for L2DATA_R_OOR in the NENSIRQ. 
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_W_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for L2CPM_W_OOR in the NENSIRQ. 
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_R_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for L2CPM_R_OOR in the NENSIRQ. 
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM0_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM1_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM2_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM3_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM4_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM5_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM6_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_NNSE_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM7_NNSE in the NENSIRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SEQ_IRQ</ipxact:name>
					<ipxact:description>Sequencer Interrupts Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>L2SEQIRQE</ipxact:name>
						<ipxact:description>Maskable Sequencer interrupts accumulative indication. This bit is set when any unmasked allocated bits in SEQ_IRQ are set. 
0 : no interrupt pending
1 : interrupt pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_SEQIRQ</ipxact:name>
						<ipxact:description>NPM0 Sequencer Interrupt indication. Relay of NPM0 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_SEQIRQ</ipxact:name>
						<ipxact:description>NPM1 Sequencer Interrupt indication. Relay of NPM1 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_SEQIRQ</ipxact:name>
						<ipxact:description>NPM2 Sequencer Interrupt indication. Relay of NPM2 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_SEQIRQ</ipxact:name>
						<ipxact:description>NPM3 Sequencer Interrupt indication. Relay of NPM3 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_SEQIRQ</ipxact:name>
						<ipxact:description>NPM4 Sequencer Interrupt indication. Relay of NPM4 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_SEQIRQ</ipxact:name>
						<ipxact:description>NPM5 Sequencer Interrupt indication. Relay of NPM5 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_SEQIRQ</ipxact:name>
						<ipxact:description>NPM7 Sequencer Interrupt indication. Relay of NPM7 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_SEQIRQ</ipxact:name>
						<ipxact:description>NPM6 Sequencer Interrupt indication. Relay of NPM6 SEQ_INT::SEQIRQ</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>SEQ_IRQ_M</ipxact:name>
					<ipxact:description>Sequencer Interrupt Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>L2SEQIRQE_M</ipxact:name>
						<ipxact:description>This bit is a mask for L2SEQIRQE in SEQ_IRQ. 
0 : This field is not masked in the SEQ_IRQ register
1 : This field is masked in the SEQ_IRQ register
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM0_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM1_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM2_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM3_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM4_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM5_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM6_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_SEQIRQ_M</ipxact:name>
						<ipxact:description>This bit is a mask for NPM7_SEQIRQ in SEQ_IRQ.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SEQ_IRQ_S</ipxact:name>
					<ipxact:description>SEQ_IRQ Injection Register
					Access control by DBGACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:field>
						<ipxact:name>NPM0_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM0_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM1_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM0_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM0_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM0_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM0_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM0_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_SEQIRQ_S</ipxact:name>
						<ipxact:description>Assert NPM0_SEQIRQ in the SEQ_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_DACU</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>DACU Registers. For all of the registers in this section, x is a number from 1 to DACU_NUM-1:</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'hb000</ipxact:baseAddress>
				<ipxact:range>'h200</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DACU_VSTART0</ipxact:name>
					<ipxact:description>Physical Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>REGIONX_START</ipxact:name>
						<ipxact:description>4KB aligned start address. Start address of page  X is REGIONX_START*4K. For page 0, REGIONX_START must be 0</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INACTIVE</ipxact:name>
						<ipxact:description>0 = This page is active.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_PSTART0</ipxact:name>
					<ipxact:description>Physical Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PSTART</ipxact:name>
						<ipxact:description>20 LSBs of the physical page address. The virtual address VA[31:0] in DACU page X is translated to physical page address {{PP_EXT, PSTART} +(VA[31:12] -REGIONX_START), VA[11;0]}.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ID</ipxact:name>
						<ipxact:description>ID. Reserved for future use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_PEXT0</ipxact:name>
					<ipxact:description>Physical Page Address Extension Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h100</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PP_EXT</ipxact:name>
						<ipxact:description>32 MSBs of the physical page address.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_VSTARTx</ipxact:name>
					<ipxact:description>Physical Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_dacu_num-1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>REGIONX_START</ipxact:name>
						<ipxact:description>4KB aligned start address. Start address of page  X is REGIONX_START*4K. For page 0, REGIONX_START must be 0</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hFFFFF</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INACTIVE</ipxact:name>
						<ipxact:description>0 = This page is active.
1 = This page is inactive.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_PSTARTx</ipxact:name>
					<ipxact:description>Physical Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_dacu_num-1</ipxact:dim>
					<ipxact:addressOffset>'h84</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PSTART</ipxact:name>
						<ipxact:description>20 LSBs of the physical page address. The virtual address VA[31:0] in DACU page X is translated to physical page address {{PP_EXT, PSTART} +(VA[31:12] -REGIONX_START), VA[11;0]}.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ID</ipxact:name>
						<ipxact:description>ID. Reserved for future use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_PEXTx</ipxact:name>
					<ipxact:description>Physical Page Address Extension Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_dacu_num-1</ipxact:dim>
					<ipxact:addressOffset>'h104</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PP_EXT</ipxact:name>
						<ipxact:description>32 MSBs of the physical page address.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_DACU_EXTND</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>DACU Registers. For all of the registers in this section, x is a number from 1 to DACU_NUM-1:</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'hb200</ipxact:baseAddress>
				<ipxact:range>'h200</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DACU_EX_VSTART0</ipxact:name>
					<ipxact:description>Virtual Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>REGIONX_START</ipxact:name>
						<ipxact:description>4KB aligned start address. Start address of page  X is REGIONX_START*4K. For page 0, REGIONX_START must be 0</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>28</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INACTIVE</ipxact:name>
						<ipxact:description>0 = This page is active.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_EX_PSTART0</ipxact:name>
					<ipxact:description>Physical Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PSTART</ipxact:name>
						<ipxact:description>20 LSBs of the physical page address. The virtual address VA[39:0] in DACU page X is translated to physical page address {{PP_EXT, PSTART} +(VA[39:12] -REGIONX_START), VA[11;0]}.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ID</ipxact:name>
						<ipxact:description>ID. Reserved for future use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_EX_PEXT0</ipxact:name>
					<ipxact:description>Physical Page Address Extension Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h100</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PP_EXT</ipxact:name>
						<ipxact:description>32 MSBs of the physical page address.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_EX_VSTARTx</ipxact:name>
					<ipxact:description>Virtual Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_dacu_extnd_num-1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>REGIONX_START</ipxact:name>
						<ipxact:description>4KB aligned start address. Start address of page  X is REGIONX_START*4K. For page 0, REGIONX_START must be 0</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hFFFFFFF</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>28</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INACTIVE</ipxact:name>
						<ipxact:description>0 = This page is active.
1 = This page is inactive.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_EX_PSTARTx</ipxact:name>
					<ipxact:description>Physical Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_dacu_extnd_num-1</ipxact:dim>
					<ipxact:addressOffset>'h84</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PSTART</ipxact:name>
						<ipxact:description>20 LSBs of the physical page address. The virtual address VA[39:0] in DACU page X is translated to physical page address {{PP_EXT, PSTART} +(VA[39:12] -REGIONX_START), VA[11;0]}.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ID</ipxact:name>
						<ipxact:description>ID. Reserved for future use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DACU_EX_PEXTx</ipxact:name>
					<ipxact:description>Physical Page Address Extension Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_dacu_extnd_num-1</ipxact:dim>
					<ipxact:addressOffset>'h104</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PP_EXT</ipxact:name>
						<ipxact:description>32 MSBs of the physical page address.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2_PBAR_WRR_Arbiter</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>L2 Pbar Weighted Round Robin Arbiter Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>'h34</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>PBAR_RD_WRR_SLT_LO</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot LO Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SLOT0_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 0
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT1_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 1
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT2_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 2
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>2</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT3_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 3
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT4_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 4
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>4</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT5_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 5
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>5</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT6_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 6
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>6</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT7_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 7
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>7</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_RD_WRR_SLT_HI</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot HI Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SLOT8_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 8
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>8</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT9_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 9
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>9</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT10_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 10
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hA</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT11_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 11
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hB</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT12_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 12
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hC</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_RD_WRR_SLT_PRI</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot Priority Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>RRA_RGION1_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA  priority region 1</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRA_RGION2_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA priority region 2.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRA_RGION3_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA priority region 3.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_RD_WRR_WEIGHT_LO</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Weight LO Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MM0_WEIGHT</ipxact:name>
						<ipxact:description>Slot 0 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM1_WEIGHT</ipxact:name>
						<ipxact:description>Slot 1 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM2_WEIGHT</ipxact:name>
						<ipxact:description>Slot 2 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM3_WEIGHT</ipxact:name>
						<ipxact:description>Slot 3 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM4_WEIGHT</ipxact:name>
						<ipxact:description>Slot 4 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM5_WEIGHT</ipxact:name>
						<ipxact:description>Slot 5 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM6_WEIGHT</ipxact:name>
						<ipxact:description>Slot 6 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM7_WEIGHT</ipxact:name>
						<ipxact:description>Slot 7 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_RD_WRR_WEIGHT_HI</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>RRA Weight HI Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MM8_WEIGHT</ipxact:name>
						<ipxact:description>Slot 8 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM9_WEIGHT</ipxact:name>
						<ipxact:description>Slot 9 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM10_WEIGHT</ipxact:name>
						<ipxact:description>Slot 10 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM11_WEIGHT</ipxact:name>
						<ipxact:description>Slot 11 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM12_WEIGHT</ipxact:name>
						<ipxact:description>Slot 12 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_WR_WRR_SLT_LO</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot LO Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SLOT0_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 0
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT1_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 1
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT2_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 2
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>2</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT3_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 3
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT4_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 4
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>4</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT5_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 5
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>5</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT6_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 6
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>6</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT7_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 7
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>7</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_WR_WRR_SLT_HI</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot HI Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SLOT8_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 8
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>8</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT9_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 9
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>9</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT10_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 10
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hA</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT11_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 11
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hB</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT12_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 12
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hC</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_WR_WRR_SLT_PRI</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot Priority Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>RRA_RGION1_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA  priority region 1</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRA_RGION2_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA priority region 2.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRA_RGION3_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA priority region 3.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_WR_WRR_WEIGHT_LO</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Weight LO Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MM0_WEIGHT</ipxact:name>
						<ipxact:description>Slot 0 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM1_WEIGHT</ipxact:name>
						<ipxact:description>Slot 1 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM2_WEIGHT</ipxact:name>
						<ipxact:description>Slot 2 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM3_WEIGHT</ipxact:name>
						<ipxact:description>Slot 3 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM4_WEIGHT</ipxact:name>
						<ipxact:description>Slot 4 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM5_WEIGHT</ipxact:name>
						<ipxact:description>Slot 5 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM6_WEIGHT</ipxact:name>
						<ipxact:description>Slot 6 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM7_WEIGHT</ipxact:name>
						<ipxact:description>Slot 7 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PBAR_WR_WRR_WEIGHT_HI</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>RRA Weight HI Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MM8_WEIGHT</ipxact:name>
						<ipxact:description>Slot 8 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM9_WEIGHT</ipxact:name>
						<ipxact:description>Slot 9 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM10_WEIGHT</ipxact:name>
						<ipxact:description>Slot 10 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM11_WEIGHT</ipxact:name>
						<ipxact:description>Slot 11 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM12_WEIGHT</ipxact:name>
						<ipxact:description>Slot 12 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2M_BNK_WRR_Arbiter</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>L2M Bank Weighted Round Robin Arbiter Registers (write)</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h80</ipxact:baseAddress>
				<ipxact:range>'h14</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>L2M_BNK_WRR_SLT_LO</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot LO Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SLOT0_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 0
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT1_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 1
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT2_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 2
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>2</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT3_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 3
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT4_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 4
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>4</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT5_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 5
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>5</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT6_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 6
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>6</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT7_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 7
00-	North read 0
01-	North read 1
02-	South read 0
03-	South read 1
04-	North write 0
05-	North write 1
06-	South write 0
07-	South write 1
15:8      Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>7</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2M_BNK_WRR_SLT_HI</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot HI Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SLOT8_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 8
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>8</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT9_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 9
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>9</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT10_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 10
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hA</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT11_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 11
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	DMA Manager
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hA</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SLOT12_REQM</ipxact:name>
						<ipxact:description>Initial assignment to slot 12
00-	System DMA0
01-	System DMA1
02-	System DMA 2
03-	System DMA 3
04-	System DMA 4
05-	System DMA 5
06-	System DMA 6
07-	System DMA 7
08-	Reserved
09-	NPM Engine VPU EPP
10-	Reserved
11-	NPM Controller
12-	Host
15:13     Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'hB</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2M_BNK_WRR_SLT_PRI</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Slot Priority Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>RRA_RGION1_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA  priority region 1</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRA_RGION2_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA priority region 2.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRA_RGION3_FIRST_SLOT</ipxact:name>
						<ipxact:description>The number of the lowest priority slot in the RRA priority region 3.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2M_BNK_WRR_WEIGHT_LO</ipxact:name>
					<ipxact:displayName>None</ipxact:displayName>
					<ipxact:description>RRA Weight LO Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MM0_WEIGHT</ipxact:name>
						<ipxact:description>Slot 0 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM1_WEIGHT</ipxact:name>
						<ipxact:description>Slot 1 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM2_WEIGHT</ipxact:name>
						<ipxact:description>Slot 2 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM3_WEIGHT</ipxact:name>
						<ipxact:description>Slot 3 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM4_WEIGHT</ipxact:name>
						<ipxact:description>Slot 4 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM5_WEIGHT</ipxact:name>
						<ipxact:description>Slot 5 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM6_WEIGHT</ipxact:name>
						<ipxact:description>Slot 6 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM7_WEIGHT</ipxact:name>
						<ipxact:description>Slot 7 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2M_BNK_WRR_WEIGHT_HI</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>RRA Weight HI Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MM8_WEIGHT</ipxact:name>
						<ipxact:description>Slot 8 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM9_WEIGHT</ipxact:name>
						<ipxact:description>Slot 9 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM10_WEIGHT</ipxact:name>
						<ipxact:description>Slot 10 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM11_WEIGHT</ipxact:name>
						<ipxact:description>Slot 11 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MM12_WEIGHT</ipxact:name>
						<ipxact:description>Slot 12 weight</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_Safety</ipxact:name>
				<ipxact:displayName>NPM_L2MSS</ipxact:displayName>
				<ipxact:description>Safety-related registers in the L2MSS.
</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h0000f000</ipxact:baseAddress>
				<ipxact:range>'h90</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBGACS</ipxact:name>
					<ipxact:displayName>NPM_L2MSS_TCB</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and L2MSS safety management registers. 
A write to the DBG shadow registers and a list of safety L2MSS management registers must be preceded by writing the access code to DBGACS. For a list of the protected safety management registers please refer to the npm safety manual. 
Once the protected shadow or safety register is written, the user must again write the access code to DBGACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2UCSERR</ipxact:name>
					<ipxact:displayName>NPM_L2MSS_TCB</ipxact:displayName>
					<ipxact:description>L2MSS Uncorrectable Safety Error Register
					Status register holding L2MSS uncorrectable safety errors.
Access control by DBGACS.</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>ECC_ERR</ipxact:name>
						<ipxact:description>
              Uncorrectable L2M ECC error.
              This field is a sticky bit and is cleared by writing 0 to this register field.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CRC_ERR</ipxact:name>
						<ipxact:description>
              Uncorrectable L2M CRC error.
              This field is a sticky bit and is cleared by writing 0 to this register field.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CNSE</ipxact:name>
						<ipxact:description>Critical functional exceptions. Set if any field in CENSIRQ[29:1] is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set if any of events in this register are set. The output of this bit drives L2UCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2CSERR_S</ipxact:name>
					<ipxact:displayName>NPM_L2MSS_TCB</ipxact:displayName>
					<ipxact:description>L2MSS Critical Ssafety Error Shadow Register
					L2MSS correctable error status injection into L2CSERR.
Access control by DBGACS.</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>ECC_COR_S</ipxact:name>
						<ipxact:description>Triggers an error, by setting ECC_COR in L2CSERR.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2UCSERR_S</ipxact:name>
					<ipxact:displayName>NPM_L2MSS_TCB</ipxact:displayName>
					<ipxact:description>L2MSS UCS ERR Shadow Register
					L2MSS uncorrectable error status injection into L2UCSERR.
Access control by DBGACS.</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>ECC_ERR_S</ipxact:name>
						<ipxact:description>Triggers an error, by setting ECC_ERR in L2UCSERR</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CRC_ERR_S</ipxact:name>
						<ipxact:description>Triggers an error, by setting CRC_ERR in L2UCSERR</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2CSERR_M</ipxact:name>
					<ipxact:displayName>NPM_L2MSS_TCB</ipxact:displayName>
					<ipxact:description>L2MSS Correctable Safety Error Mask Register
					Masks correctable L2MSS safety errors in L2CSERR.
Access control by DBGACS.</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>ECC_COR_M</ipxact:name>
						<ipxact:description>0 : event enabled 1 : event masked</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CSERR_M</ipxact:name>
						<ipxact:description>Masks bit 0 in L2CSERR. If masked, the output interrupt npmL2MSS_safety_corr_int_r is not asserted, regardless if other bits in L2CSERR are set. 
0 : bit and interrupt enabled
1 : bit and interrupt masked </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2CSERR</ipxact:name>
					<ipxact:displayName>NPM_L2MSS_TCB</ipxact:displayName>
					<ipxact:description>L2MSS CS ERR Register
					Status register holding L2MSS correctable safety errors.
Access control by DBGACS.
</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>NNSE</ipxact:name>
						<ipxact:description>Functional non-critical errors. Set if any field in NENSIRQ[29:1] is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ECC_COR</ipxact:name>
						<ipxact:description>Correctable L2M ECC error.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated unmasked events in this register are set. The output of this bit drives L2CSERR output signal.
This bit in itself is masked by the respective bit in the L2CSERR_M register. When masked, the outgoing interrupt is not asserted. The mask does not affect the setting or clearing of the individual event bits.</ipxact:description>
						<ipxact:isPresent>cxp_safety</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SYSDMA_UCSERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>L2MSS SYSDMA UCSERR Relay Register
					Note : This register is part of the NeuPro-M safety support</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>OR of allocated fields in SYSDMA_UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA0_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #0 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA1_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #1 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA2_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #2 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA3_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #3 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA4_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #4 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA5_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #5 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA6_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #6 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA7_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in System DMA #7 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>NPM_UCSERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>L2MSS NPM Engines UCSERR Relay Register
					Note : This register is part of the NeuPro-M safety support</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set if any of the allocated fields in this register are set. The output of this bit drives NPM_UCSERR output signal. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG0_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #0 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG1_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #1 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG2_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #2 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG3_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #3 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG4_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #4 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG5_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #5 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG6_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #6 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG7_UCSERR</ipxact:name>
						<ipxact:description>Relay of UCSERR in NPM Engine #7 UCSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>NPM_CSERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>L2MSS NPM Engines CSERR Relay Register
					Note : This register is part of the NeuPro-M safety support</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CSERR</ipxact:name>
						<ipxact:description>Set if any of allocated fields in this register are set. The output of this bit drives NPM_CSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG0_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #0 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG1_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #1 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG2_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #2 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG3_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #3 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG4_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #4 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG5_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #5 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG6_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #6 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPMENG7_CSERR</ipxact:name>
						<ipxact:description>Relay of CSERR in NPM Engine #7 CSERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>NPM_WNSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>L2MSS NPM Engiens WNSE Relay Register
					Note : This register is part of the NeuPro-M safety support</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Set if any of the allocated fields in this register are set. The output of this bit drives NPM_WDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM0_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in NPM Engine #0 L1WDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM1_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in NPM Engine #1 L1WDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM2_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in NPM Engine #2 L1WDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM3_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in NPM Engine #3 L1WDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM4_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in NPM Engine #4 L1WDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM5_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in NPM Engine #5 L1WDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM6_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in NPM Engine #6 L1WDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM7_WNSE</ipxact:name>
						<ipxact:description>Relay of allocated bits in NPM_WNSE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SYSDMA_WNSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>L2MSS SYSDMA WNSE Relay Register
					Note : This register is part of the NeuPro-M safety support</ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Set if any of allocated fields in this register are set. The output of this bit drives SYSDMAWDOG_V output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA0_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in System DMA #0 CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA1_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in System DMA #1 CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA2_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in System DMA #2 CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA3_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in System DMA #3 CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA4_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in System DMA #4 CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA5_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in System DMA #5 CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA6_WNSE</ipxact:name>
						<ipxact:description>Relay of WNSE in System DMA #6 CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYSDMA7_WNSE</ipxact:name>
						<ipxact:description>Relay of allocated bits in SYSDMA_WNSE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_CLB</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>L2 Logger Capture Logic Registers</ipxact:description>
				<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
				<ipxact:baseAddress>'h0000400</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>QMAN_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>QMAN Logger Capture Logic Registers</ipxact:description>
				<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
				<ipxact:baseAddress>'h0000600</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>BMAN_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>BMAN Logger Capture Logic Registers</ipxact:description>
				<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
				<ipxact:baseAddress>'h0000500</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_PROFILER</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>L2 Profiler Registers</ipxact:description>
				<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
				<ipxact:baseAddress>'h00e00</ipxact:baseAddress>
				<ipxact:range>'h200</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h00</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT8_RST</ipxact:name>
						<ipxact:description>Profiler counter 8 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT9_RST</ipxact:name>
						<ipxact:description>Profiler counter 9 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT10_RST</ipxact:name>
						<ipxact:description>Profiler counter 10 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT11_RST</ipxact:name>
						<ipxact:description>Profiler counter 11 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT12_RST</ipxact:name>
						<ipxact:description>Profiler counter 12 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT13_RST</ipxact:name>
						<ipxact:description>Profiler counter 13 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT14_RST</ipxact:name>
						<ipxact:description>Profiler counter 14 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT15_RST</ipxact:name>
						<ipxact:description>Profiler counter 15 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT8_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 8 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT9_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 9 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT10_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 10 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT11_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 11 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT12_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 12 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT13_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 13 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT14_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 14 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT15_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 15 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL3</ipxact:name>
					<ipxact:description>PROF CTRL3 Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PROF_CNT12_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT13_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT14_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT15_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL2</ipxact:name>
					<ipxact:description>PROF CTRL2 Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PROF_CNT8_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT9_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT10_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT11_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the L2MSS Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>16</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 15</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>L2MSS_LOG_EV</ipxact:name>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'ha0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SYSDMA_ERR</ipxact:name>
						<ipxact:description>System DMA Error. Rising edge detect of CENSIRQ::SYSDMA_ERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_HDR_ERR</ipxact:name>
						<ipxact:description>QMAN Header Error. Rising edge detect of NENSIRQ::QMAN_HDR_ERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_R_OOR</ipxact:name>
						<ipxact:description>CPM Slave Read Violation. Rising edge detect of NENSIRQ::L2CPM_W_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2CPM_W_OOR</ipxact:name>
						<ipxact:description>CPM Slave Read Violation. Rising edge detect of NENSIRQ::L2CPM_W_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2HOST_R_OOR</ipxact:name>
						<ipxact:description>L2M Host Slave Read Violation. Rising edge detect of NENSIRQ::L2HOST_R_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2HOST_W_OOR</ipxact:name>
						<ipxact:description>L2M Host Slave Write Violation. Rising edge detect of NENSIRQ::L2HOST_W_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_R_OOR</ipxact:name>
						<ipxact:description>L2M DATA Slave Read Violation. Rising edge detect of NENSIRQ::L2DATA_R_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>L2DATA_W_OOR</ipxact:name>
						<ipxact:description>L2M DATA Slave Write Violation. Rising edge detect of NENSIRQ::L2DATA_W_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_R_OOR</ipxact:name>
						<ipxact:description>QMAN Read Violation. Rising edge detect of NENSIRQ::QMAN_R_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRF_CNT_EV</ipxact:name>
						<ipxact:description>PRF_CNT_EV[x] is asserted on increment of Profiler Counter x. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMAN_LOG_EV</ipxact:name>
					<ipxact:description>QMAN Logger Event Register for QMAN Group 1 (V1.1 only)</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'ha4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QMAN0_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN0_EV_CC on QMAN0 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN0_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN0_EV_SS on QMAN0 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN1_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN1_EV_CC on QMAN1 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN1_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN1_EV_SS on QMAN1 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN2_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN2_EV_CC on QMAN2 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN2_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN2_EV_SS on QMAN2 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN3_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN3_EV_CC on QMAN3 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN3_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN3_EV_SS on QMAN3 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN4_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN4_EV_CC on QMAN4 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN4_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN4_EV_SS on QMAN4 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN5_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN5_EV_CC on QMAN5 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN5_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN5_EV_SS on QMAN5 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN6_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN6_EV_CC on QMAN6 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN6_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN6_EV_SS on QMAN6 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN7_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN7_EV_CC on QMAN7 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN7_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN7_EV_SS on QMAN7 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMAN_LOG_EVx</ipxact:name>
					<ipxact:description>QMAN Logger Event Register for QMAN Group x x=0,1,2..QMAN_GRPS-1</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>cxp_QMANgrps</ipxact:dim>
					<ipxact:addressOffset>'h100</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QMAN0_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN0_EV_CC on QMAN Group x QMAN0 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN0_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN0_EV_SS on QMAN Group x QMAN0 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN1_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN1_EV_CC on QMAN Group x QMAN1 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN1_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN1_EV_SS on QMAN Group x QMAN1 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN2_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN2_EV_CC on QMAN Group x QMAN2 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN2_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN2_EV_SS on QMAN Group x QMAN2 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN3_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN3_EV_CC on QMAN Group x QMAN3 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN3_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN3_EV_SS on QMAN Group x QMAN3 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN4_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN4_EV_CC on QMAN Group x QMAN4 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN4_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN4_EV_SS on QMAN Group x QMAN4 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN5_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN5_EV_CC on QMAN Group x QMAN5 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN5_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN5_EV_SS on QMAN Group x QMAN5 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN6_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN6_EV_CC on QMAN Group x QMAN6 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN6_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN6_EV_SS on QMAN Group x QMAN6 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN7_EV_CC</ipxact:name>
						<ipxact:description>Assert QMAN7_EV_CC on QMAN Group x QMAN7 enable task counter 0 change (increment or decrement). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN7_EV_SS</ipxact:name>
						<ipxact:description>Assert QMAN7_EV_SS on QMAN Group x QMAN7 entry to SYNC state (QMAN CONTROL task). This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMAN_LOG_EV2x</ipxact:name>
					<ipxact:description>QMAN Logger Event #2 Register for QMAN Group x, x=0,1,2..QMAN_GRPS-1</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>cxp_QMANgrps</ipxact:dim>
					<ipxact:addressOffset>'h120</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QMAN0_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN0_SBT_TX on QMAN Group x QMAN0 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN0_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN0_SBT_ACK on QMAN Group x QMAN0 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN0_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN0_SAT_TX on QMAN Group x QMAN0 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN1_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN1_SBT_TX on QMAN Group x QMAN1 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN1_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN1_SBT_ACK on QMAN Group x QMAN1 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN1_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN1_SAT_TX on QMAN Group x QMAN1 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN2_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN2_SBT_TX on QMAN Group x QMAN2 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN2_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN2_SBT_ACK on QMAN Group x QMAN2 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN2_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN2_SAT_TX on QMAN Group x QMAN2 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN3_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN3_SBT_TX on QMAN Group x QMAN3 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN3_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN3_SBT_ACK on QMAN Group x QMAN3 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN3_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN3_SAT_TX on QMAN Group x QMAN3 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN4_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN4_SBT_TX on QMAN Group x QMAN4 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN4_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN4_SBT_ACK on QMAN Group x QMAN4 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN4_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN4_SAT_TX on QMAN Group x QMAN4 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN5_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN5_SBT_TX on QMAN Group x QMAN5 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN5_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN5_SBT_ACK on QMAN Group x QMAN5 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN5_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN5_SAT_TX on QMAN Group x QMAN5 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN6_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN6_SBT_TX on QMAN Group x QMAN6 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN6_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN6_SBT_ACK on QMAN Group x QMAN6 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN6_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN6_SAT_TX on QMAN Group x QMAN6 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN7_SBT_TX</ipxact:name>
						<ipxact:description>Assert QMAN7_SBT_TX on QMAN Group x QMAN7 SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN7_SBT_ACK</ipxact:name>
						<ipxact:description>Assert QMAN7_SBT_ACK on QMAN Group x QMAN7 SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN7_SAT_TX</ipxact:name>
						<ipxact:description>Assert QMAN7_SAT_TX on QMAN Group x QMAN7 SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_LOG_EV</ipxact:name>
					<ipxact:description>BMAN Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'ha8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_RD_CNT_OOR</ipxact:name>
						<ipxact:description>Rising edge detect of CENSIRQ::BMAN_RD_CNT_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_WR_CNT_OOR</ipxact:name>
						<ipxact:description>Rising edge detect of CENSIRQ::BMAN_WR_CNT_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_INCDEC_EV</ipxact:name>
						<ipxact:description>BMAN counter was changed.
						The BMANs and the counter events that assert BMAN_INCDEC_EV[x] event are specified in BMAN_LOG_SELx. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_LOG_SELx</ipxact:name>
					<ipxact:description>BMAN Event #x Registerx=0,1,2,...7</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'hc0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicates which BMANs assert event BMAN_INCDEC_EVx.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicates which BMANs assert event BMAN_INCDEC_EVx.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicate which BMANs are selected from BMAN_GRP.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_RDCNTINC</ipxact:name>
						<ipxact:description>Assert event BMAN_INCDEC_EVx on BMAN read counter increment.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_RDCNTDEC</ipxact:name>
						<ipxact:description>Assert event BMAN_INCDEC_EVx on BMAN read counter decrement.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_WRCNTINC</ipxact:name>
						<ipxact:description>Assert event BMAN_INCDEC_EVx on BMAN write counter increment.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_WRCNTDEC</ipxact:name>
						<ipxact:description>Assert event BMAN_INCDEC_EVx on BMAN write counter decrement.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_SSU_CSR</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>System Sync Unit Control and Status Address Block</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h00300</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>SSU_CTRL</ipxact:name>
					<ipxact:description>System Sync Unit Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>SSU_RST</ipxact:name>
						<ipxact:description>Writing 1 to this field resets the SSU SAT and SBT sample registers. The field is automatically reset to zero 1 cycle after a write.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_LGR_PAYLD</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>System Sync Unit Control and Status Address Block</ipxact:description>
				<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
				<ipxact:baseAddress>'h0c00</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>MSS_LGR_L2DATA_RD</ipxact:name>
					<ipxact:description>MSS Logger Payload L2-DATA Read Port Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>L2_DATA_ADDR</ipxact:name>
						<ipxact:description>The L2-DATA Port Read Address sampled by the L2MSS on the assertion of field L2DATA_R_OOR in LOG_EV.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSS_LGR_L2DATA_WR</ipxact:name>
					<ipxact:description>MSS Logger Payload L2-DATA Write Port Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>L2_DATA_ADDR</ipxact:name>
						<ipxact:description>The L2-DATA Port Write Address sampled by the L2MSS on the assertion of field L2DATA_W_OOR in LOG_EV.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSS_LGR_L2HOST_WR</ipxact:name>
					<ipxact:description>MSS Logger Payload L2-HOST Port Write Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>L2_HOST_ADDR</ipxact:name>
						<ipxact:description>The L2-HOST Port Write Address sampled by the L2MSS on the assertion of field L2HOST_W_OOR in LOG_EV.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSS_LGR_L2HOST_RD</ipxact:name>
					<ipxact:description>MSS Logger Payload L2-HOST Port Read Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>L2_HOST_ADDR</ipxact:name>
						<ipxact:description>The L2-HOST Port Read Address sampled by the L2MSS on the assertion of field L2HOST_R_OOR in LOG_EV.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSS_LGR_DMAN</ipxact:name>
					<ipxact:description>MSS Logger Payload DMAN Port Read Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAN_ADDR</ipxact:name>
						<ipxact:description>The DMAN Port Read Address sampled by the L2MSS on the assertion of field QMAN_R_OOR in LOG_EV.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSS_LGR_L2CPM_RD</ipxact:name>
					<ipxact:description>MSS Logger Payload CPM Slave Port Read Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>L2CPM_ADDR</ipxact:name>
						<ipxact:description>The DMAW CPM Slave Port Read Address sampled by the L2MSS on the assertion of field L2CPM_R_OOR in LOG_EV.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSS_LGR_L2CPM_WR</ipxact:name>
					<ipxact:description>MSS Logger Payload CPM Slave Port Write Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>L2CPM_ADDR</ipxact:name>
						<ipxact:description>The DMAW CPM Slave Port Write Address sampled by the L2MSS on the assertion of field L2CPM_R_OOR in LOG_EV.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_QMAN_CSR</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>QMAN Control and Status Address Block</ipxact:description>
				<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
				<ipxact:baseAddress>'h002800</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>QMAN_TASKID</ipxact:name>
					<ipxact:description>QMAN Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QMAN_TASKID</ipxact:name>
						<ipxact:description>Queue Managers Task ID</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMAN_L2M_CROSS</ipxact:name>
					<ipxact:description>QMAN L2M CROSS Register
					Error indication that a QMAN L2M read address is out of range.
</ipxact:description>
					<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>Q0_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN0. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q1_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN1. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q2_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN2. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;2</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q3_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN3. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;3</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q4_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN4. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;4</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q5_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN5. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;5</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q6_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN6. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;6</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q7_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN7. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;7</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q8_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN8. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;8</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q9_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN9. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;9</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q10_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN10. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;10</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q11_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN11. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;11</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q12_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN12. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;12</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q13_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN13. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;13</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q14_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN14. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;14</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q15_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN15. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;15</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q16_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN16. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;16</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q17_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN17. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;17</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q18_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN18. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;18</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q19_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN19. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;19</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q20_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN20. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;20</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q21_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN21. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;21</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q22_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN22. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;22</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q23_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN23. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;23</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q24_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN24. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;24</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q25_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN25. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;25</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q26_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN26. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;26</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q27_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN27. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;27</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q28_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN28. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;28</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q29_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN29. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;29</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q30_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN30. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;30</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q31_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN31. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;31</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMAN_L2M_CROSS1</ipxact:name>
					<ipxact:description>QMAN L2M CROSS Register
					Error indication that a QMAN L2M read address is out of range.
</ipxact:description>
					<ipxact:isPresent>cxp_QMANnum&gt;31</ipxact:isPresent>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>Q32_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN32. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;32</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q33_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN33. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;33</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q34_L34M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN34. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;34</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q35_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN35. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;35</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q36_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN36. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;36</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q37_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN37. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;37</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q38_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN38. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;38</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q39_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN39. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;39</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q40_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN40. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;40</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q41_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN41. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;41</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q42_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN42. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;42</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q43_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN43. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;43</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q44_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN44. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;44</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q45_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN45. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;45</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q46_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN46. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;46</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q47_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN47. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;47</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q48_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN48. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;48</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q49_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN49. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;49</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q50_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN50. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;50</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q51_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN51. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;51</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q52_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN52. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;52</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q53_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN53. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;53</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q54_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN54. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;54</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q55_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN55. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;55</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q56_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN56. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;56</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q57_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN57. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;57</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q58_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN58. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;58</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q59_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN59. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;59</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q60_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN60. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;60</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q61_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN61. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;61</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q62_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN62. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;62</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q63_L2M_CROS</ipxact:name>
						<ipxact:description>Error indication QMAN63. 
This bit is a sticky bit and is cleared by writing 1 to this register.</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;63</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMAN_PAUSE</ipxact:name>
					<ipxact:description>QMAN PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QMAN_PAUSE</ipxact:name>
						<ipxact:description>Pauses all QMAN operations. When this field is asserted, the QMAN completes ongoing internal operations. No further requests are issued to the L2M.
						The QMAN to send tasks to the DMA until no tasks remain in the QMAN. Normal operation is resumed when the QMAN is unpaused.
0 = Unpauses the QMAN.
1 = Pauses the QMAN.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMAN_PAUSE_STATUS</ipxact:name>
					<ipxact:description>QMAN PAUSE Status Register</ipxact:description>
					<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QMAN_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the QMAN is paused or unpaused. The user can poll this field after setting QMAN_PAUSE to confirm that the QMAN has completed ongoing operations and entered the pause state.
0 = The QMAN is not paused.
1 = The QMAN is paused.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>QMANx_DMA_IRQ</ipxact:name>
					<ipxact:description>QMAN Group x Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANgrps</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QMANx_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x DMA interrupt. This bit is set if any of the allocated bits in QMANx_DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q0_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue0 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q1_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue1 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q2_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue2 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q3_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue3 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q4_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue4 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q5_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue5 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q6_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue6 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Q7_DMA_IRQ</ipxact:name>
						<ipxact:description>QMAN Group x Queue7 DMA EOT interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_BMAN_CSR</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>BMAN Control and Status Address Block</ipxact:description>
				<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
				<ipxact:baseAddress>'h00a800</ipxact:baseAddress>
				<ipxact:range>'h100</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>BMAN_TASKID</ipxact:name>
					<ipxact:description>BMAN Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_TASKID</ipxact:name>
						<ipxact:description>Buffer Managers Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ</ipxact:name>
					<ipxact:description>Buffer Manager Interrupts</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_IRQ</ipxact:name>
						<ipxact:description>Buffer Manager interrupt. This bit is set if any of the allocated bits in BMAN_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_IRQ0</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt 0
0 : No interrupt pending
1 : Interrupt pending</ipxact:description>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_IRQ1</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt 1
0 : No interrupt pending
1 : Interrupt pending</ipxact:description>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_IRQ2</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt 2
0 : No interrupt pending
1 : Interrupt pending</ipxact:description>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_IRQ3</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt 3
0 : No interrupt pending
1 : Interrupt pending</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_CFG0</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 0 Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicate which BMANs are selected from BMAN_GRP.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EN</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt Enable
0: Disabled
1: Enabled					</ipxact:description>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_DIR</ipxact:name>
						<ipxact:description>Interrupt on Buffer Ready or Data Ready:
0: Buffer Ready. Interrupt if EXP_WR_CNT+IRQ_EXP_INCDEC_VAL less than or equal to COUNT_MAX for all assigned BMANs
1: Data Ready. Interrupt if EXP_WR_CNT-IRQ_EXP_INCDEC_VAL greater than or equal to 0 for all assigned BMANs
			</ipxact:description>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_VAL0</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 0 Expected Count Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>IRQ_EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>Expected increment/decrement value for generating interrupts. </ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_CFG1</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 1 Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicate which BMANs are selected from BMAN_GRP.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EN</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt Enable
0: Disabled
1: Enabled					</ipxact:description>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_DIR</ipxact:name>
						<ipxact:description>Interrupt on Buffer Ready or Data Ready:
0: Buffer Ready. Interrupt if EXP_WR_CNT+IRQ_EXP_INCDEC_VAL less than or equal to COUNT_MAX for all assigned BMANs
1: Data Ready. Interrupt if EXP_WR_CNT-IRQ_EXP_INCDEC_VAL greater than or equal to 0 for all assigned BMANs
			</ipxact:description>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_VAL1</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 1 Expected Count Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>IRQ_EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>Expected increment/decrement value for generating interrupts. </ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_CFG2</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 2 Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicate which BMANs are selected from BMAN_GRP.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EN</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt Enable
0: Disabled
1: Enabled					</ipxact:description>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_DIR</ipxact:name>
						<ipxact:description>Interrupt on Buffer Ready or Data Ready:
0: Buffer Ready. Interrupt if EXP_WR_CNT+IRQ_EXP_INCDEC_VAL less than or equal to COUNT_MAX for all assigned BMANs
1: Data Ready. Interrupt if EXP_WR_CNT-IRQ_EXP_INCDEC_VAL greater than or equal to 0 for all assigned BMANs
			</ipxact:description>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_VAL2</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 2 Expected Count Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>IRQ_EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>Expected increment/decrement value for generating interrupts. </ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_CFG3</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 3 Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL select the BMANs status that are aggregated for interrupt generation.</ipxact:description>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicate which BMANs are selected from BMAN_GRP.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EN</ipxact:name>
						<ipxact:description>Buffer Manager Interrupt Enable
0: Disabled
1: Enabled					</ipxact:description>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_DIR</ipxact:name>
						<ipxact:description>Interrupt on Buffer Ready or Data Ready:
0: Buffer Ready. Interrupt if EXP_WR_CNT+IRQ_EXP_INCDEC_VAL less than or equal to COUNT_MAX for all assigned BMANs
1: Data Ready. Interrupt if EXP_WR_CNT-IRQ_EXP_INCDEC_VAL greater than or equal to 0 for all assigned BMANs
			</ipxact:description>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_IRQ_VAL3</ipxact:name>
					<ipxact:description>Buffer Manager Interrupt 3 Expected Count Configuration</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>IRQ_EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>Expected increment/decrement value for generating interrupts. </ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_HOST_VAL</ipxact:name>
					<ipxact:description>Host increment/decrement BMAN counters</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>HOST_EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>The increment/decrement value.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>HOST_INC</ipxact:name>
						<ipxact:description>Increment counters in buffer managers specified by HOST_BMAN and HOST_BMAN_SEL by HOST_INCDEC_VAL. This field is automatically cleared to 0 after being written. This field is read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>HOST_DEC</ipxact:name>
						<ipxact:description>Decrement counters in buffer managers specified by HOST_BMAN and HOST_BMAN_SEL by HOST_INCDEC_VAL. This field is automatically cleared to 0 after being written. This field is read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BMAN_HOST_CFG</ipxact:name>
					<ipxact:description>Host access to BMAN</ipxact:description>
					<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager Groups. BMAN_NUM and BMAN_SEL indicate which BMANs are written.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager Groups Selection. BMAN_NUM and BMAN_SEL indicate which BMANs are written.</ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>BMAN_NUM and BMAN_SEL indicate which BMANs are selected from BMAN_GRP.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_Queue_Manager</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>Queue Manager Registers
          For all of the registers in this section, x is a number from 0 to QMAN_NUM-1:
          - QX_EN_DEPTH address[9:0] is 'h000 for x=0, 'h004 for x=1, and so on.
          - QX_FIRST_ADDR address[9:0] is 'h100 for x=0, 'h104 for x=1, and so on.
          - QX_RPTR address[9:0] is 'h200 for x=0, 'h204 for x=1, and so on.
          - QX_EN_CNT address[9:0] is 'h300 for x=0, 'h304 for x=1, and so on.
          - QX_DSC_EN_INC0 address[9:0] is 'h400 for x=0, 'h404 for x=1, and so on.
          - QX_DSC_EN_INC1 address[9:0] is 'h500 for x=0, 'h504 for x=1, and so on.
          - QX_STATUS address[9:0] is 'h600 for x=0, 'h604 for x=1, and so on.
          - QX_RST address[9:0] is 'h700 for x=0, 'h704 for x=1, and so on.
          When the QMAN_NUM=0 is configured in the hardware installation, all Queue Manager registers are removed from the programming model.
        </ipxact:description>
				<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
				<ipxact:baseAddress>'h00001000</ipxact:baseAddress>
				<ipxact:range>'h800</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>Qx_EN_DEPTH</ipxact:name>
					<ipxact:description>Qx EN DEPTH Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QX_DEPTH</ipxact:name>
						<ipxact:description>The number of 32 bytes elements that the queue can hold. The user must not configure QX_DEPTH to 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_PRI_ABS</ipxact:name>
						<ipxact:description>Absolute priority for the queue. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_PRI_ABS_SEL</ipxact:name>
						<ipxact:description>The queue absolute priority can use either the PRI_ABS field in the QMAN task descriptor or the per-queue QX_PRI_ABS configuration:
0 = The absolute priority is taken from the QMAN task descriptor.
1 = The absolute priority is taken from QX_PRI_ABS.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_EN</ipxact:name>
						<ipxact:description>Enable bit for activating the queue:
0 = Queue is disabled.
1 = Queue is enabled.
This register is used for activating the queue after all of the other configuration registers and database variables are initialized.
Resetting QX_EN causes the QMAN to stop reading new task descriptors from the queue (the last task loaded continues until it completes).
This register gets a value of 0 after QX_RST is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Qx_FIRST_ADDR</ipxact:name>
					<ipxact:description>Qx FIRST ADDR Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h100</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QX_FIRST_ADDR</ipxact:name>
						<ipxact:description>First address of the queue.
The queue uses wraparound FIFO addressing.
The five LSBs of this register are always replaced with 0x00 (the queue is 32-byte aligned).</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Qx_DSC_EN_INC0</ipxact:name>
					<ipxact:description>Qx DSC EN INC0 Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h400</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QX_EN_INC_VAL0</ipxact:name>
						<ipxact:description>Sets the increment value for Queue X descriptor enable counter 0.
The value written to this register is added to Queue X enabled task counter 0 (QX_EN_CNT0) when the queue-enable input signal is set (q_desc_en[X]) or when the QX_DSC_EN0 field is set. The user must use only one of q_desc_en and QX_DSC_EN0 to increment the count.
Up to 2047 descriptors can be activated in a single QX_DSC_EN_INC0 write operation or for each cycle in which q_desc_en[X] is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>11</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_DSC_EN0</ipxact:name>
						<ipxact:description>Increments the queue's descriptor enable counter 0.
When written with a 1, the queue enabled task counter 0 (QX_EN_CNT0) is incremented with the value written in the QX_EN_INC_VAL0 field.
This field is automatically cleared to 0 after being written. This field is read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_EN_CNT_DIS0</ipxact:name>
						<ipxact:description>Disables Queue X descriptor enable counter 0.
When set, the Queue X descriptor enable counter is ignored. Tasks in Queue X are sent to the DMA even if Queue X enable counter 0 = 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Qx_DSC_EN_INC1</ipxact:name>
					<ipxact:description>Qx DSC EN INC1 Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h500</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QX_EN_INC_VAL1</ipxact:name>
						<ipxact:description>Sets the increment value for Queue X descriptor enable counter 1.
The value written to this register is added to Queue X enabled task counter 1 (QX_EN_CNT1) when the QX_DSC_EN1 configuration register is written with a value of 1.
Up to 2047 descriptors can be activated in a single QX_DSC_EN_INC1 write operation.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>11</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_DSC_EN1</ipxact:name>
						<ipxact:description>Increments Queue X descriptor enable counter 1.
When written with a 1, Queue X enabled task counter 1 (QX_EN_CNT1) is incremented with the value written in the QX_EN_INC_VAL1 field.
This field is automatically cleared to 0 after being written. This field is read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_EN_CNT_DIS1</ipxact:name>
						<ipxact:description>Disables Queue X descriptor enable counter 1.
When set, Queue X descriptor enable counter 1 is ignored. Tasks in Queue X are sent to the DDMA even if Queue X enable counter 1 = 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Qx_EN_CNT</ipxact:name>
					<ipxact:description>Qx EN CNT Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h300</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QX_EN_CNT0</ipxact:name>
						<ipxact:description>Queue X descriptor enable counter 0.
This counter indicates the number of enabled descriptors in the queue. 
This register gets a value of 0 after QX_RST is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>14</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_EN_CNT1</ipxact:name>
						<ipxact:description>Queue X descriptor enable counter 1.
This counter indicates the number of enabled descriptors in the queue. 
This register gets a value of 0 after QX_RST is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>14</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Qx_RST</ipxact:name>
					<ipxact:description>Qx Reset Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h700</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>Qx_RST</ipxact:name>
						<ipxact:description>Software reset for Queue 0. 
 Setting this bit resets all of the queue internal registers. It does not reset the Queue configuration registers (except for Qx_EN, which is reset to 0 when this bit is set).
 This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>cxp_QMANnum&gt;0</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Qx_STATUS</ipxact:name>
					<ipxact:description>Qx STATUS Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h600</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QX_IDLE</ipxact:name>
						<ipxact:description>Indicates that Queue X is in the idle state. Enable task counters are zero.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_WAITING_DMA</ipxact:name>
						<ipxact:description>Indicates that Queue X is waiting for the DMA to be ready.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QX_WAITING_BMAN</ipxact:name>
						<ipxact:description>Indicates that Queue X is waiting for the BMAN to be ready.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Qx_RPTR</ipxact:name>
					<ipxact:description>Qx RPTR Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_QMANnum</ipxact:dim>
					<ipxact:addressOffset>'h200</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>QX_RPTR</ipxact:name>
						<ipxact:description>Queue X internal queue read pointer.
This register is reset with a value of 0 when the QX_RST configuration register is set.
The QX_RPTR is 32-byte aligned (QX_RPTR [4:0]='h0).</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>18</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>L2MSS_Buffer_Manager</ipxact:name>
				<ipxact:displayName>NPM_L2_memory_map</ipxact:displayName>
				<ipxact:description>L2 Buffer Manager Registers
For all of the registers in this section, x is a number from 0 to BMAN_NUM-1:
          - BX_COUNT_MAX address[11:0] is 'h000 for x=0, 'h004 for x=1, and so on.
          - BX_EXP_WR_CNT address[11:0] is 'h200 for x=0, 'h204 for x=1, and so on.
          - BX_EXP_RD_CNT address[11:0] is 'h400 for x=0, 'h404 for x=1, and so on.
          - BX_RST address[11:0] is 'h600 for x=0, 'h604 for x=1, and so on.
          - BX_STATUS address[11:0] is 'h800 for x=0, 'h804 for x=1, and so on.
          When the BMAN_NUM=0 is configured in the hardware installation, all Buffer Manager registers are removed from the programming model.
</ipxact:description>
				<ipxact:isPresent>cxp_BMANnum&gt;0</ipxact:isPresent>
				<ipxact:baseAddress>'h00004000</ipxact:baseAddress>
				<ipxact:range>'h5c00</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>Bx_RST</ipxact:name>
					<ipxact:description>Buffer counter maximum value</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_BMANnum</ipxact:dim>
					<ipxact:addressOffset>'h3000</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BMAN_RST</ipxact:name>
						<ipxact:description>Soft reset of BMAN internal registers.
0: No effect.
1: Internal registers (excluding configuration registers) and states are reset.
This field is automatically cleared to 0 after being written.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Bx_COUNT_MAX</ipxact:name>
					<ipxact:description>Buffer counter maximum value</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_BMANnum</ipxact:dim>
					<ipxact:addressOffset>'h00</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>COUNT_MAX</ipxact:name>
						<ipxact:description>The maximum value for the BMAN counter. Must be 1 or more.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Bx_EXP_RD_CNT</ipxact:name>
					<ipxact:description>Expected Counter value (Read)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_BMANnum</ipxact:dim>
					<ipxact:addressOffset>'h2000</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>EXP_RD_CNT</ipxact:name>
						<ipxact:description>The expected value (read perspective) of the BMAN counter. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Bx_EXP_WR_CNT</ipxact:name>
					<ipxact:description>Expected Counter value (Write)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_BMANnum</ipxact:dim>
					<ipxact:addressOffset>'h1000</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>EXP_WR_CNT</ipxact:name>
						<ipxact:description>The expected value (write perspective) of the BMAN counter. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>Bx_STATUS</ipxact:name>
					<ipxact:description>Buffer Increment and Decrement values</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>cxp_BMANnum</ipxact:dim>
					<ipxact:addressOffset>'h4000</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WR_INC_SRC</ipxact:name>
						<ipxact:description>ID of Source incrementing EXP_WR_CNT.</ipxact:description>
						<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WR_DEC_SRC</ipxact:name>
						<ipxact:description>ID of Source decrementing EXP_WR_CNT.</ipxact:description>
						<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RD_INC_SRC</ipxact:name>
						<ipxact:description>ID of Source incrementing EXP_RD_CNT.</ipxact:description>
						<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RD_DEC_SRC</ipxact:name>
						<ipxact:description>ID of Source decrementing EXP_RD_CNT.</ipxact:description>
						<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_RD_CNT_OOR</ipxact:name>
						<ipxact:description>Expected Read Counter is out of range 0 to COUNT_MAX.
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_WR_CNT_OOR</ipxact:name>
						<ipxact:description>Expected Write Counter is out of range.
This field is a sticky bit and is cleared by writing 0 to this register field 0 to COUNT_MAX.</ipxact:description>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IDLE</ipxact:name>
						<ipxact:description>Buffer idle indication.
						The expected counters are zero and no ACKs pending.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
		<ipxact:memoryMap>
			<ipxact:name>NPM_QMAN_HDR_CONTROL</ipxact:name>
			<ipxact:description>QMAN Header and CONTROL</ipxact:description>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_QMANC</ipxact:name>
				<ipxact:displayName>NPM_QMAN_Descriptor</ipxact:displayName>
				<ipxact:description>QMAN Header</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h0100</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>256</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>QMAN_CONTROL</ipxact:name>
					<ipxact:description>QMAN CONTROL Task</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>256</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>SYNC</ipxact:name>
						<ipxact:description>1 = Wait for SYNC events before moving to CPM. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BRANCH_ADDR</ipxact:name>
						<ipxact:description>Sets the Queue Read Pointer to BRANCH_ADDR. The Read Pointer must point to the start of a valid task descriptor.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>202</ipxact:bitOffset>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_MASK_2</ipxact:name>
						<ipxact:description>Write mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>170</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_Data_2</ipxact:name>
						<ipxact:description>Write data to be written to programming model Address 2</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>138</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_Address_2</ipxact:name>
						<ipxact:description>Bits [15:2] Programming model register address in L2</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>124</ipxact:bitOffset>
						<ipxact:bitWidth>14</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_MASK_1</ipxact:name>
						<ipxact:description>Write mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>92</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_Data_1</ipxact:name>
						<ipxact:description>Write data to be written to programming model Address 1</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>60</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_Address_1</ipxact:name>
						<ipxact:description>Bits [15:2] of Programming model register address in L2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>46</ipxact:bitOffset>
						<ipxact:bitWidth>14</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Wait for the SysDMA to indicate no pending or outstanding tasks from QMAN_SEL</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>38</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_SEL</ipxact:name>
						<ipxact:description>If NPM_SEL[n]=1, wait for NPM#n IDLE indication. Multiple NewPro-M L2 engines can be selected.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Wait for IDLE indication from assigned BMANs indicated by BMAN_NUM and BMAN_SEL</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Wait for IDLE indication from assigned BMANs indicated by BMAN_NUM and BMAN_SEL</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYNC:Wait_for_SYSDMA</ipxact:name>
						<ipxact:description>1 = Wait for IDLE indication from the SysDMA (no tasks pending from the QMAN indicated by CONTROL QMAN_SEL)</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYNC:Wait_for_NPM</ipxact:name>
						<ipxact:description>1 = Wait for IDLE indication from the NewPro-M L2 engines specified by CONTROL NPM_SEL[7:0]</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SYNC:Wait_for_BMAN</ipxact:name>
						<ipxact:description>1 = Wait for IDLE indication from the BMANs specified by CONTROL BMAN_NUM and BMAN_SEL</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BRANCH</ipxact:name>
						<ipxact:description>1 = Execute BRANCH</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_2</ipxact:name>
						<ipxact:description>1 = Execute write to programming model Address 2. If asserted, CPM 1 must be asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CPM_1</ipxact:name>
						<ipxact:description>1 = Execute write to programming model Address 1</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
		<ipxact:memoryMap>
			<ipxact:name>QMAN_sysDMA_register_model_VBU_only</ipxact:name>
			<ipxact:description> 
This map contains only the sysDMA registers in the QMAN descriptor - See L2MSS spec Table 3-2, column DMA Task. </ipxact:description>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h80</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_QMANH</ipxact:name>
				<ipxact:displayName>NPM_QMAN_Descriptor</ipxact:displayName>
				<ipxact:description>QMAN Descriptor</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h000</ipxact:baseAddress>
				<ipxact:range>'h4</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>QMAN_HEADER</ipxact:name>
					<ipxact:description>QMAN CONTROL Task</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>TASKID</ipxact:name>
						<ipxact:description>Task ID. Logger use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>USER</ipxact:name>
						<ipxact:description>Must be written with 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>Sets the absolute priority.
For more details, see Section, QMAN Task Priority. A higher value indicates a higher priority.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DESC</ipxact:name>
						<ipxact:description>Descriptor Type
0 = CONTROL descriptor
1 = sysDMA descriptor 
2 = sysDMA and WDM Mode 1 
3 = sysDMA and WDM Mode 2 
4 = sysDMA and WDM Mode 3 
5 = sysDMA and WDM Mode 4 
6 = sysDMA and WDM Mode 5 
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:choices>
		<ipxact:choice>
			<ipxact:name>LOGGER_INSTALL</ipxact:name>
			<ipxact:enumeration help="Logger not installed" text="LOGGER_INSTALL0">0</ipxact:enumeration>
			<ipxact:enumeration help="Logger Installed" text="LOGGER_INSTALL1">1</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>Safety</ipxact:name>
			<ipxact:enumeration help="Safety not included" text="Safety_Dis">0</ipxact:enumeration>
			<ipxact:enumeration help="Safety included" text="Safety_En">1</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>NPM_NUM</ipxact:name>
			<ipxact:enumeration help="1 NPM Engine" text="NPM_NUM_1">0</ipxact:enumeration>
			<ipxact:enumeration help="2 NPM Engines" text="NPM_NUM_2">1</ipxact:enumeration>
			<ipxact:enumeration help="2 NPM Engines" text="NPM_NUM_3">2</ipxact:enumeration>
			<ipxact:enumeration help="2 NPM Engines" text="NPM_NUM_4">3</ipxact:enumeration>
			<ipxact:enumeration help="2 NPM Engines" text="NPM_NUM_5">4</ipxact:enumeration>
			<ipxact:enumeration help="2 NPM Engines" text="NPM_NUM_6">5</ipxact:enumeration>
			<ipxact:enumeration help="2 NPM Engines" text="NPM_NUM_7">6</ipxact:enumeration>
			<ipxact:enumeration help="2 NPM Engines" text="NPM_NUM_8">7</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2M_BLK_NUM</ipxact:name>
			<ipxact:enumeration help="1 L2M Block" text="L2M_BLK_NUM_1">0</ipxact:enumeration>
			<ipxact:enumeration help="2 L2M Blocks" text="L2M_BLK_NUM_2">1</ipxact:enumeration>
			<ipxact:enumeration help="4 L2M Blocks" text="L2M_BLK_NUM_4">2</ipxact:enumeration>
			<ipxact:enumeration help="8 L2M Blocks" text="L2M_BLK_NUM_8">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI0_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI0_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI0_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI0_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI1_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI1_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI1_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI1_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI2_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI2_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI2_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI2_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI3_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI3_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI3_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI3_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI4_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI4_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI4_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI4_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI5_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI5_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI5_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI5_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI6_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI6_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI6_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI6_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_sysAXI7_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="L2_sysAXI7_WID_0">0</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="L2_sysAXI7_WID_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_sysAXI7_WID_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>NumSysDMA</ipxact:name>
			<ipxact:enumeration help="1" text="NumSysDMA_1">0</ipxact:enumeration>
			<ipxact:enumeration help="2" text="NumSysDMA_2">1</ipxact:enumeration>
			<ipxact:enumeration help="3" text="NumSysDMA_3">2</ipxact:enumeration>
			<ipxact:enumeration help="4" text="NumSysDMA_4">3</ipxact:enumeration>
			<ipxact:enumeration help="5" text="NumSysDMA_5">4</ipxact:enumeration>
			<ipxact:enumeration help="6" text="NumSysDMA_6">5</ipxact:enumeration>
			<ipxact:enumeration help="7" text="NumSysDMA_7">6</ipxact:enumeration>
			<ipxact:enumeration help="8" text="NumSysDMA_8">7</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>NumWDM</ipxact:name>
			<ipxact:enumeration help="1" text="NumWDM_1">0</ipxact:enumeration>
			<ipxact:enumeration help="2" text="NumWDM_2">1</ipxact:enumeration>
			<ipxact:enumeration help="3" text="NumWDM_3">2</ipxact:enumeration>
			<ipxact:enumeration help="4" text="NumWDM_4">3</ipxact:enumeration>
			<ipxact:enumeration help="5" text="NumWDM_5">4</ipxact:enumeration>
			<ipxact:enumeration help="6" text="NumWDM_6">5</ipxact:enumeration>
			<ipxact:enumeration help="7" text="NumWDM_7">6</ipxact:enumeration>
			<ipxact:enumeration help="8" text="NumWDM_8">7</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_NPMAXI_WID</ipxact:name>
			<ipxact:enumeration help="128 bits" text="L2_NPMAXI_WID_256">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="L2_NPMAXI_WID_512">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>OCEM_AXI_M0_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="AXIM0_AXI_WIDTH_ENC_0">0</ipxact:enumeration>
			<ipxact:enumeration help="64 bits" text="AXIM0_AXI_WIDTH_ENC_64">1</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="AXIM0_AXI_WIDTH_ENC_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="AXIM0_AXI_WIDTH_ENC_256">3</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>MSS_HDCFG_AXI_S0_WID</ipxact:name>
			<ipxact:enumeration help="DISABLE" text="AXISLV0_AXI_WIDTH_ENC_0">0</ipxact:enumeration>
			<ipxact:enumeration help="64 bits" text="AXISLV0_AXI_WIDTH_ENC_64">1</ipxact:enumeration>
			<ipxact:enumeration help="128 bits" text="AXISLV0_AXI_WIDTH_ENC_128">2</ipxact:enumeration>
			<ipxact:enumeration help="256 bits" text="AXISLV0_AXI_WIDTH_ENC_256">3</ipxact:enumeration>
			<ipxact:enumeration help="512 bits" text="AXISLV0_AXI_WIDTH_ENC_512">4</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2M_SIZE</ipxact:name>
			<ipxact:enumeration help="1 MB" text="DATA_TCM_SIZE_1">1</ipxact:enumeration>
			<ipxact:enumeration help="2 MB" text="DATA_TCM_SIZE_2">2</ipxact:enumeration>
			<ipxact:enumeration help="4 MB" text="DATA_TCM_SIZE_4">3</ipxact:enumeration>
			<ipxact:enumeration help="8 MB" text="DATA_TCM_SIZE_8">4</ipxact:enumeration>
			<ipxact:enumeration help="16 MB" text="DATA_TCM_SIZE_16">5</ipxact:enumeration>
			<ipxact:enumeration help="32 MB" text="DATA_TCM_SIZE_32">6</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_TO_MEM_LTNCY_RST</ipxact:name>
			<ipxact:enumeration help="1 stage" text="L2_TO_MEM_LTNCY_RST_1">1</ipxact:enumeration>
			<ipxact:enumeration help="2 stage" text="L2_TO_MEM_LTNCY_RST_2">2</ipxact:enumeration>
			<ipxact:enumeration help="3 stage" text="L2_TO_MEM_LTNCY_RST_3">3</ipxact:enumeration>
			<ipxact:enumeration help="4 stage" text="L2_TO_MEM_LTNCY_RST_4">4</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>L2_FRM_MEM_LTNCY_RST</ipxact:name>
			<ipxact:enumeration help="1 stage" text="L2_FRM_MEM_LTNCY_RST_1">1</ipxact:enumeration>
			<ipxact:enumeration help="2 stage" text="L2_FRM_MEM_LTNCY_RST_2">2</ipxact:enumeration>
			<ipxact:enumeration help="3 stage" text="L2_FRM_MEM_LTNCY_RST_3">3</ipxact:enumeration>
			<ipxact:enumeration help="4 stage" text="L2_FRM_MEM_LTNCY_RST_4">4</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>QMAN_NUM</ipxact:name>
			<ipxact:enumeration help="0 QMANs" text="QMAN_NUM_0">0</ipxact:enumeration>
			<ipxact:enumeration help="8 QMANs" text="QMAN_NUM_8">8</ipxact:enumeration>
			<ipxact:enumeration help="16 QMANs" text="QMAN_NUM_16">16</ipxact:enumeration>
			<ipxact:enumeration help="24 QMANs" text="QMAN_NUM_24">24</ipxact:enumeration>
			<ipxact:enumeration help="32 QMANs" text="QMAN_NUM_32">32</ipxact:enumeration>
			<ipxact:enumeration help="40 QMANs" text="QMAN_NUM_40">40</ipxact:enumeration>
			<ipxact:enumeration help="48 QMANs" text="QMAN_NUM_48">48</ipxact:enumeration>
			<ipxact:enumeration help="56 QMANs" text="QMAN_NUM_56">56</ipxact:enumeration>
			<ipxact:enumeration help="64 QMANs" text="QMAN_NUM_64">64</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>QMAN_GRPS</ipxact:name>
			<ipxact:enumeration help="1 QMAN Group" text="QMAN_GRP_1">1</ipxact:enumeration>
			<ipxact:enumeration help="2 QMAN Groups" text="QMAN_GRP_2">2</ipxact:enumeration>
			<ipxact:enumeration help="3 QMAN Groups" text="QMAN_GRP_3">3</ipxact:enumeration>
			<ipxact:enumeration help="4 QMAN Groups" text="QMAN_GRP_4">4</ipxact:enumeration>
			<ipxact:enumeration help="5 QMAN Groups" text="QMAN_GRP_5">5</ipxact:enumeration>
			<ipxact:enumeration help="6 QMAN Groups" text="QMAN_GRP_6">6</ipxact:enumeration>
			<ipxact:enumeration help="7 QMAN Groups" text="QMAN_GRP_7">7</ipxact:enumeration>
			<ipxact:enumeration help="8 QMAN Groups" text="QMAN_GRP_8">8</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>BMAN_NUM</ipxact:name>
			<ipxact:enumeration help="100 BMANs" text="BMAN_NUM_100">100</ipxact:enumeration>
			<ipxact:enumeration help="200 BMANs" text="BMAN_NUM_200">200</ipxact:enumeration>
			<ipxact:enumeration help="300 BMANs" text="BMAN_NUM_300">300</ipxact:enumeration>
			<ipxact:enumeration help="400 BMANs" text="BMAN_NUM_400">400</ipxact:enumeration>
			<ipxact:enumeration help="500 BMANs" text="BMAN_NUM_500">500</ipxact:enumeration>
			<ipxact:enumeration help="600 BMANs" text="BMAN_NUM_600">600</ipxact:enumeration>
			<ipxact:enumeration help="700 BMANs" text="BMAN_NUM_700">700</ipxact:enumeration>
			<ipxact:enumeration help="800 BMANs" text="BMAN_NUM_800">800</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>DACU_NUM</ipxact:name>
			<ipxact:enumeration help="8 DACU pages" text="DACU_NUM_8">8</ipxact:enumeration>
			<ipxact:enumeration help="16 DACU pages" text="DACU_NUM_16">16</ipxact:enumeration>
			<ipxact:enumeration help="32 DACU pages" text="DACU_NUM_32">32</ipxact:enumeration>
			<ipxact:enumeration help="64 DACU pages" text="DACU_NUM_64">64</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>DACU_EXTND_NUM</ipxact:name>
			<ipxact:enumeration help="8 DACU pages" text="DACU_NUM_8">8</ipxact:enumeration>
			<ipxact:enumeration help="16 DACU pages" text="DACU_NUM_16">16</ipxact:enumeration>
			<ipxact:enumeration help="32 DACU pages" text="DACU_NUM_32">32</ipxact:enumeration>
			<ipxact:enumeration help="64 DACU pages" text="DACU_NUM_64">64</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>NUMQ_GRP</ipxact:name>
			<ipxact:enumeration help="8 queues per group" text="NUMQ_8">0</ipxact:enumeration>
			<ipxact:enumeration help="6 queues per group" text="NUMQ_6">1</ipxact:enumeration>
		</ipxact:choice>
	</ipxact:choices>
	<ipxact:parameters>
		<ipxact:parameter choiceRef="L2_NPMAXI_WID" parameterId="cxp_npmaxi_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_NPMAXI_WID</ipxact:name>
			<ipxact:description>NPM AXI port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_f_isp" resolve="generated" ns2:usageCount="1">
			<ipxact:name>F_ISP</ipxact:name>
			<ipxact:description>Feature ISP</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="LOGGER_INSTALL" parameterId="cxp_logger_install" ns2:usageCount="41">
			<ipxact:name>LOGGER_INSTALL</ipxact:name>
			<ipxact:description>Logger installed</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI0_WID" parameterId="cxp_sysaxi0_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI0_WID</ipxact:name>
			<ipxact:description>SysAXI0 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI1_WID" parameterId="cxp_sysaxi1_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI1_WID</ipxact:name>
			<ipxact:description>SysAXI1 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI2_WID" parameterId="cxp_sysaxi2_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI2_WID</ipxact:name>
			<ipxact:description>SysAXI2 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI3_WID" parameterId="cxp_sysaxi3_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI3_WID</ipxact:name>
			<ipxact:description>SysAXI3 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI4_WID" parameterId="cxp_sysaxi4_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI4_WID</ipxact:name>
			<ipxact:description>SysAXI4 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI5_WID" parameterId="cxp_sysaxi5_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI5_WID</ipxact:name>
			<ipxact:description>SysAXI5 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI6_WID" parameterId="cxp_sysaxi6_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI6_WID</ipxact:name>
			<ipxact:description>SysAXI6 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_sysAXI7_WID" parameterId="cxp_sysaxi7_wid" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_sysAXI7_WID</ipxact:name>
			<ipxact:description>SysAXI7 port width configured</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="NumSysDMA" parameterId="cxp_numsysdma" resolve="generated" ns2:usageCount="1">
			<ipxact:name>NumSysDMA</ipxact:name>
			<ipxact:description>Number of System DMAs configured</ipxact:description>
			<ipxact:value>7</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="NumWDM" parameterId="cxp_numwdm" resolve="generated" ns2:usageCount="1">
			<ipxact:name>NumWDM</ipxact:name>
			<ipxact:description>Number of WDMs configured</ipxact:description>
			<ipxact:value>7</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="NPM_NUM" parameterId="cxp_npm_num" resolve="generated" ns2:usageCount="2">
			<ipxact:name>NPM_NUM</ipxact:name>
			<ipxact:description>NPM Number configured</ipxact:description>
			<ipxact:value>7</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2M_BLK_NUM" parameterId="cxp_L2M_blk_num" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2M_BLK_NUM</ipxact:name>
			<ipxact:description>L2M Block Number configured</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2M_SIZE" parameterId="cxp_l2m_size" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2M_SIZE</ipxact:name>
			<ipxact:description>L2M Size configured</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="Safety" parameterId="cxp_safety" resolve="generated" ns2:usageCount="12">
			<ipxact:name>Safety</ipxact:name>
			<ipxact:description>Safety configured</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_TO_MEM_LTNCY_RST" parameterId="cxp_to_mem_ltncy_rst" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_TO_MEM_LTNCY_RST</ipxact:name>
			<ipxact:description>To Memory latency</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="L2_FRM_MEM_LTNCY_RST" parameterId="cxp_frm_mem_ltncy_rst" resolve="generated" ns2:usageCount="1">
			<ipxact:name>L2_FRM_MEM_LTNCY_RST</ipxact:name>
			<ipxact:description>From Memory latency</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="QMAN_NUM" parameterId="cxp_QMANnum" resolve="generated" ns2:usageCount="40">
			<ipxact:name>QMANnum</ipxact:name>
			<ipxact:description>Number of QMANs</ipxact:description>
			<ipxact:value>64</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="QMAN_GRPS" parameterId="cxp_QMANgrps" resolve="generated" ns2:usageCount="41">
			<ipxact:name>QMAN_GRPS</ipxact:name>
			<ipxact:description>Number of QMAN Groups</ipxact:description>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="BMAN_NUM" parameterId="cxp_BMANnum" resolve="generated" ns2:usageCount="19">
			<ipxact:name>BMANnum</ipxact:name>
			<ipxact:description>Number of BMANs</ipxact:description>
			<ipxact:value>800</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="DACU_NUM" parameterId="cxp_dacu_num" resolve="generated" ns2:usageCount="23">
			<ipxact:name>DACUnum</ipxact:name>
			<ipxact:description>Number of Physical Pages</ipxact:description>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="DACU_EXTND_NUM" parameterId="cxp_dacu_extnd_num" resolve="generated" ns2:usageCount="23">
			<ipxact:name>DACUEXTNDnum</ipxact:name>
			<ipxact:description>Number of Physical Pages</ipxact:description>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="NUMQ_GRP" parameterId="cxp_numq_grp" resolve="generated" ns2:usageCount="23">
			<ipxact:name>NUMQ_GRP</ipxact:name>
			<ipxact:description>Number of queues per QMAN group</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_rtl_version_rst" ns2:usageCount="1">
			<ipxact:name>RTL_VERSION_RST</ipxact:name>
			<ipxact:description>RTL Version Reset Value</ipxact:description>
			<ipxact:value>'h120</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_rtl_revision_rst" ns2:usageCount="1">
			<ipxact:name>RTL_REVISION_RST</ipxact:name>
			<ipxact:description>RTL Revision Reset Value</ipxact:description>
			<ipxact:value>'hF</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_core_type_rst" ns2:usageCount="1">
			<ipxact:name>CORE_TYPE_RST</ipxact:name>
			<ipxact:description>Core Type Reset Value</ipxact:description>
			<ipxact:value>'h8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_l2axprot" resolve="user" ns2:usageCount="2">
			<ipxact:name>L2AXPROT</ipxact:name>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	</ipxact:component>