\section*{Verilog Code}
\subsection*{First Filter Design}
\lstinputlisting[caption=projfilt.v]{plot1code/projfilt.v}
\lstinputlisting[caption=mult8.v]{plot1code/mult8.v}
\lstinputlisting[caption=reg8.v]{plot1code/reg16.v}
\lstinputlisting[caption=add16.v]{plot1code/add16.v}
\lstinputlisting[caption=add8.v]{plot1code/add1.v}

\newpage

\subsection*{Fourth Filter Design}
\lstinputlisting[caption=projfilt.v]{plot4code/projfilt.v}
\lstinputlisting[caption=mult8.v]{plot4code/mult8.v}
\lstinputlisting[caption=reg8.v]{plot4code/reg8.v}
\lstinputlisting[caption=add16.v]{plot4code/add16.v}
\lstinputlisting[caption=add8.v]{plot4code/add8.v}
