
# Generalidades sobre PYNQ. 

[PYNQ](http://www.pynq.io/) es un proyecto de código abierto de la compañía Xilinx orientado a facilitar a los usuarios el uso y explotación de sus plataformas para la manipulación de lógica programable en tarjetas del tipo ZYNQ.  Las tarjetas con chip ZYNQ poseen la ventaja de contar con los beneficios de una FPGA y un procesador en un mismo integrado, permitiendo así, trabajar estas dos componentes tanto individual como conjuntamente, lo cual, amplia las posibilidades de optimización y aceleración de los proyectos. 

La tarjeta Arty Z7-20, qué es la que se ha usado en las implementaciones mostradas en este repositorio, Tiene este chip mencionado y por ende, permite la instalación del sistema operativo y librerías del proyecto PYNQ permitiendo la programación y manipulación de los recursos en plataformas más amigables con un entorno conocido (Python).

Acá se pretende dar un acercamiento al trabajo con los dispositivos de lógica programable tal como se plantea en el proyecto PYNQ. La ventaja de este flujo de trabajo, es que permite la manipulación de proyectos implementados en la lógica a partir de bloques IP, por medio de la programación en Python con módulos personalizables conocidos como APIs. Este conjunto de proyecto a implementar y módulos de control por software, se conoce como Overlay (Librería de Hardware) y en lo que sigue se estudiara como hacer uno, y se presenta un Overley enfocado al uso del Comblock IP. 

En el folder **ComblcokAPI** se encuentras las API diseñadas para el control de las implementaciones que contengan el Comblock IP. Hay tres códigos, sin embargo, dos de ellos ([comblock_fifo.py](https://github.com/DanielEstrada971102/Implementaciones_FPGA/tree/master/PYNQ/ComblockAPI/comblock_fifo.py) y [comblock_ sw_led.py](https://github.com/DanielEstrada971102/Implementaciones_FPGA/tree/master/PYNQ/ComblockAPI/comblock_fifo.py)) corresponden al proceso de familiarización con el diseño de estas APIs personalizadas, cada uno corresponde a las implementaciones [comblock_fifo](https://github.com/DanielEstrada971102/Implementaciones_FPGA/tree/master/PYNQ/comblock_fifo) y [comblock_ sw_led](https://github.com/DanielEstrada971102/Implementaciones_FPGA/tree/master/PYNQ/comblock_sw_led). El último código ([Comblock.py](https://github.com/DanielEstrada971102/Implementaciones_FPGA/tree/master/PYNQ/ComblockAPI/comblock.py)), del cual hay dos versiones, corresponde al API general que se puede importar en los proyectos que cuenten con el Comblock IP.

La primera aplicación en la cual se utuliza este API generica para el comblock (versión 1), corresponde al proyecto reportado como [Comunication_with_comblock](https://github.com/DanielEstrada971102/Implementaciones_FPGA/tree/master/Lab3_implementaciones/Comunication_with_comblock).

La versión 2 del API representa una extensión de las funcionalidades, de forma que el módulo en Python ahora funciona de una forma más similar a como se trabaja en el SDK con los drivers provistos para este IP. Con fin de dejar una interfaz más genérica que aproveche los recursos y periféricos de la tarjeta, y a su vez, incluir el Comblock IP, se diseñó una versión modificada del [BaseOverlay](https://pynq.readthedocs.io/en/v2.0/pynq_overlays/base_overlay.html) a la cual se le llamo simplemente **base_with_comblock**. 
