計畫中文摘要 
隨著對積體電路具更多功能、更高性能及更低成本的要求，過去幾十年來，矽互補式
金氧半導體(CMOS)積體電路科技依摩爾定律快速發展。減小元件線幅與尺寸、增加晶片的
電晶體密度一直是主要的方式。然而，在材料物理極限及製程技術的限制下，全球產學界
都有一個共同的認知，那就是在矽晶圓技術走到22 nm 以下時，其系統架構及製造技術都
必須要有新的思維及突破，而異質整合就是一個受人矚目的方向。 
本三年期產學計畫係根據業界目前所遇到的物理及技術瓶頸，擬以III-V 族銻化物優異
的傳輸性能搭配創新的基板及磊晶技術，發展整合高速銻化物場效電晶體於矽基半導體積
體電路中的關鍵技術。由三個子計畫共同執行，各子計畫的研究重點方向及內涵分別為： 
1. 銻化物異質材料磊晶成長機制之研究: 利用分子束磊晶，發展成長高品質銻化物異
質結構於砷化鎵及矽基板上的技術。 2. 高速低功率銻化物金屬-絕緣體-半導體場效電晶體
於矽基板上之元件開發: 利用蒸鍍/原子層化學氣相沉積技術，發展高品質之介電層材料以
及銻化物金屬-絕緣體-半導體場效電晶體。 
3. 高速低功率銻化物異質接面場效電晶體於矽基板上之元件開發: 利用子計畫一於砷
化鎵及矽基板上發展出之銻化物磊晶材料，設計與製作異質接面場效電晶體元件。 
本計畫最後將會根據以上所發展出之各種元件及整合技術，綜合評估製程相容性、元
件性能及製造成本，達成找出有效整合III-V 銻化物高速元件與矽基板方式的目標。 
 
關鍵詞：銻化物、金屬-絕緣體-半導體場效電晶體、異質接面場效電晶體。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
研究成果與討論 
子計畫 A：銻化物於砷化鎵基板之磊晶成長 
計畫分項：A1. InGaSb/AlSb p channel成長 
研究成果:我們為配合發展趨勢與業界需求，本研究團隊開發在砷化鎵基板上成長以
InGaSb為導通層之 P channel的HEMT，經由10 nm的AlAs當作過渡層，成長1.5 µm 的AlSb
緩衝層來抑制差排，再成長0.3 µm的Al0.7Ga0.3Sb作為定義平台用，接下來為 10 nm AlSb 
下通道阻障層與In(Ga)Sb量子井通道層(channel)，接下來為11nm AlSb之通道上阻障層，最
後成長一層5nm In0.5Al0.5As以及2 nm的InAs覆蓋層，我們比較不同In含量以及應力變化對電
洞遷移率的影響，由於加入壓縮應力可以提高輕電洞與重電洞的能階距離，降低散射機率，
所以伴隨著In含量增加，當壓縮應力到達2.2％時可以獲的接近900 cm2/V-s的載子遷移率，
如圖一。  
表一 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖一 
Epi layer 
Layer 
Structure 
Thickness 
(Å) 
Doped 
Cap  layer InAs 20 i 
Cap  layer In0.5Al0.5As 50 i 
Cap  layer GaSb 6 i 
Top barrier AlSb 60 i 
Delta 
doping 
AlSb 
 
Be: doping 
Spacer layer AlSb 50 i 
Channel InxGa1-xSb 7~14 nm i 
Bottom 
barrier 
AlSb 100 i 
Mesa stop 
layer 
Al0.7Ga0.3Sb 3000 i 
Buffer layer AlSb 15000 i 
GaAs 
   
8.00E+011 1.00E+012
500
600
700
800
900
1000
 
 
M
ob
ili
ty
(c
m
2 /V
-s
)
Sheet concentration (cm-2)
 Tensile strain 
 In0.39Ga0.61Sb compressive strain 1.8%
 In0.44Ga0.56Sb compressive strain 2,2%
計畫分項：A2 InSb/AlInSb 2DEG成長 
研究成果：為了實現在砷化鎵基板上成長高遷移率的HEMT，克服其高達11.5％晶格常
數不匹配的問題，我們持續發展InAlSb buffer 增加了InSb/AlSb的超晶個格在緩衝層內，根
據超晶格的原理，在不超過臨界厚度下的超晶格層，厚度與材料相異度越大，所產生的應
力可以更有效的讓缺陷偏移方向，觀察不同超晶格厚度對其影響結構如表三。圖三、圖四
為試片(#431)觀察發現超晶格可以有效的阻擋住缺陷，但是仍有一些缺陷鑚過超晶格來到上
方，在超晶格上方並沒有因為應力過大產生額外缺陷，在濃度為5E11 cm-2可以將載子遷移
率從20200cm2/V-s提升到22600 cm2/V-s，改善了約13%。當我們將AlSb/InSb的厚度增加為分
別32 A/100 A左右以及42 A/150 A兩個系列，觀察變化情形，從表三中可以看到當厚度增加
時，在濃度5E11 cm-2下遷移率分別下降到16700 cm2/V-s與12100 cm2/V-s，隨著厚度增加而
衰減，表示超晶格可能已經超過臨界厚度，產生額外的缺陷以釋放應力，我們在高能電繞
射儀的圖像上發現1.超晶格成長超過層數(8層)厚度的InSb和AlSb時，或是InSb超過100A時
表面圖形已經開始變化開始有小點產生，顯示出磊晶材料的劣化。 
 
 
 
 
 
 
 
 
 
 
 
 
圖三和圖四 、可以發現有些缺陷被有效的阻擋，有一些仍然穿過超晶格。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
計畫分項：A3 InAs/AlSb 2DEG於 Si上成長 
研究成果:我們為了實現將InAs 2DEG成長在Si基板上成長，開始將AlSb成長在Si基板
上，我們首先對不同溫度的AlSb成長在Si基板上成長觀察，厚度約為800 nm從AFM上我們
發現隨著溫度當溫度在480度左右時成長的高能反射繞射儀展示出複晶的訊號，表面粗糙度
約10 nm，隨著溫度上升表面粗糙度從10 nm 下降到 1.6 nm左右，展現AlSb優越的平坦化
能力，從X光繞射圖來看訊號也明顯隨著溫度上升而變強。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖五、不同溫度成長AlSb於Si基板上之表面AFM圖 
 
 
 
 
 
 
 
 
 
 
 
 
圖六、不同溫度成長AlSb於Si上之X光繞射圖 
 
之後我們利用此一條件配合之前在GaAs 基板上成長InAs HEMT的技術成長了InAs的
HEMT，結構如下，並且對於AlGaSb的溫度作一最佳化的調整，當我們改變AlGaSb的溫度
570 ℃ 510 ℃ 540 ℃ 
570 ℃ 540 ℃ 
480 ℃ 510 ℃ 
子計畫 B ALD Al2O3/InSb MIS元件製作 
計畫分項：ALD 機台設置 
    目標:完成ALD 機台的裝機與驗收 
    Picosun R100 ALD 已於2010 年1 月完成安裝與驗收，其外觀如圖八所示。R100 ALD 
屬雙腔壁熱反應式ALD，可進行4”完整晶片或破片，並可乘載4 種不同的反應前驅物。每
一前驅物具有獨立的特氣管線與獨立的反應腔體注入開口，以避免前驅物相互汙染，可提
高製程的穩定性與再現性。R100 ALD 亦具備操控穩定的人機整合介面，可透過程式監控
調整製程反應的進行。由於R100 ALD 獨特的延伸腔體設計，因此我們將於2010 年6 月依
Fig. 2 的設計，將ALD 與MBE 以真空腔體串聯，使high-k 材料可以 in situ 成長於
InSb/InAs 上，以期大幅提升high-k/III-V MIS 元件的介面特性。 
 
 
 
 
 
 
 
 
 
 
 
 
計畫分項：B1 已發展之Al2O3之薄膜製程 
目標：10-20 nm Dit <5 × 1012 cm-2 
    由於InSb 的熔點只有527 oC ，我們希冀在低溫下成長出高品質ALD Al2O3 薄膜。圖十 
為沉積溫度在300 oC 以下之Al2O3 薄膜的沉積率與refractive index。由沉積率可知，即使在
低溫150 oC 下Al2O3 的成長仍是操作自我反應限制的區間內，且refractive index 並無明顯
的劣化現象。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖八 
 
圖九 
150 200 250 300
0.60
0.65
0.70
0.75
0.80
0.85
0.90
0.95
1.00
 
Re
fra
ct
ive
 in
de
x
De
po
sit
io
n 
ra
te
 (A
/c
yc
le
)
Deposition temperature (oC)
1.35
1.40
1.45
1.50
1.55
1.60
1.65
1.70
1.75Al2O3 depoited at different temperature
圖十 
計畫分項：B1 已發展之HfO2之薄膜製程 
目標：10-20 nm Dit <5 × 1012 cm-2 
    我們不僅希望發展低溫成長 ALD HfO2 薄膜之技術，也希望藉此建立非破壞性橢圓儀
光學評估技術。圖十五為橢圓儀量測擬合 200 oC HfO2 薄膜之譜線。由 fitting結果可知，
此薄膜厚度與 refractive分別為 10.6 nm/2.07。與 TEM影像圖十六相較可發現，利用橢圓儀
fitting所得的 HfO2 的膜厚幾乎與 TEM 結果相同，兩者差異小於 1 nm。 
 
 
 
 
 
 
 
 
 
 
 
 
而 ALD HfO2 MIS電容的 J-E與 C-V量測譜線如圖十七與圖十八 所示。此 HfO2 MIS電容
亦具高崩潰電場(10 MV/cm)與低接面缺陷密度(3E11 cm-2eV-1)，且此 ALD high-k HfO2的介
電常數高達 17.7。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
計畫分項：B2 InSb表面處理製程開發 
    在 InSb 表面處理上，我們利用化學濕蝕刻 CP4A 搭配熱處理，以去除 InSb 的原生氧
化層，並覆蓋上 SiN 防止處理過的 InSb 表面繼續氧化。透過 XPS depth profile 的分析，
如圖十九 所示，除了在 SiN 的表面觀察到氧的訊號外，我們並沒有在 SiN/InSb 接面處觀
察到氧的訊號。此一結果證實了，這樣的處理方式可有效地清除 InSb 的原生氧化層。 
 
 
 
 
 
 
圖十五 
5 nm
24.8 Å SiO2
111.8 Å
HfO2 deposited at 200 oC
AlSiCu
 
圖十六 
0 -2 -4 -6 -8 -10 -12
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
0.01
0.1
1
 
 
J 
(A
/c
m
2 )
E (MV/cm)
圖十七 
-2 -1 0 1 2
10
15
20
25
30
35
40
45
50
Di
t (
cm
-2
eV
-1
)
 1MHz
 50Hz
 
 
Ca
pa
cit
an
ce
 (p
F)
Voltage (V)
1E11
1E12
1E13
圖十八 
計畫分項：C 
元件結果：MOD-MOSFET 元件製作 
 本研究團隊利用分子束磊晶系統，在砷化鎵半絕緣基上成長高電阻率的銻化鋁緩衝
層，使缺陷密度降低，再成長具有高電子遷移率的砷化銦通道。在磊晶成長結束後，覆蓋
一層砷原子可以減少磊晶表面暴露在大氣中造成的氧化物。接著在BMRCVD系統中去除表
面的砷原子並成長二氧化矽當作介電層。磊晶結構和元件結構如圖二十一、二十二，能帶
結構模擬如圖圖二十三，霍爾量測結果如表六所示。 
 
 
 
 
 
 
 
 
圖二十一、磊晶結構 
 
 
 
 
 
 
  
 
圖二十二、元件結構 
 
 
 
 
 
 
 
 
 
圖二十三、元件能帶結構 
 
 
 
 
 
 
 
 
0 100 200 300 400 500 600 700
-1.5
-1.0
-0.5
0.0
0.5
1.0
1.5
En
er
gy
 (V
)
Distance (A)
Al0.3Ga0.7Sb
AlSb
SiO2
 
 
InAs
Te
計畫分項：C 
研究成果：電子束微影T-閘極之發展 
本團隊利用電子束微影系統，發展深次微米之 T 型閘極，目前已能在 GaAs 基板上穩
定製作出 0.5、0.25和 0.1μm 的閘極線寬，如圖二十五所示。未來將朝向奈米級閘極線寬
並將此技術整合於元件的方向上進行，以最佳化元件之直流及高頻性能。 
 
 
 
 
 
 
 
 
 
(a) 0.5μm                        (b) 0.25μm 
 
 
 
 
 
 
 
 
 
 (c) 0.1μm 
圖二十五、T型閘極剖面圖 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
元件結果：光學微影閘極 
圖二十八為使用上述結構做出的元件 DC 和 RF 的性能，其 DS=5μm、Lg=1μm 和
Wg=50μm。在 VDS=0.6V 時，IDSS= 934mA/mm,、gm=2000mS/mm、Ion/Ioff = 1317、 S.S.= 
124mV/dec；在 VDS=0.5V和 VGS=-1.0V時，有最大的 fT=34GHz和 fmax=52GHz。此元件 fT
×Lg=68GHz-μm，為極佳的數值，表示隨著元件尺寸的微縮，此元件結構可以有更好的高
頻特性。光學微影閘極元件不管在DC或是RF性能皆已達到甚至超越了計畫目標的門檻值。 
 
 
 
 
 
 
 
 
 
 
(a) I-V                              (b) gm 
 
 
 
 
 
 
 
 
 
              (c) ID,IG-VGS                        (d) fT-fmax 
圖二十八、元件 DC和 RF特性  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
0.0 0.1 0.2 0.3 0.4 0.5 0.6
0
200
400
600
800
1000
1200
 
 
I D
 (m
A/
m
m
)
VDS (v)
gL= 1um, DS= 5um
VGS= 0~-1.2,-1.3v
Step= -0.2v
-1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0
200
400
600
800
1000
1200
0
500
1000
1500
2000
2500
I D
 (m
A/
m
m
)
VGS (v)
VDS = 0~0.6 v
Step= 0.1 v
 
 g
m
 (m
S/
m
m
)
0.1 1 10 100
0
5
10
15
20
25
30
35
40
45
 fmax
 fT
 
 
G
ai
n 
(d
B)
frequency (GHz)
fmax= 52 GHz
fT= 34GHz
-1.8 -1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0.01
0.1
1
10
100
1000
 
 
I D
&
 I G
 (m
A/
m
m
)
VGS (v)
 ID
 IG
VDS= 0~0.4v
Setp= 0.1v
研究成果：InGaSb P-通道 HFET 
本研究團隊利用銻化物材料系統設計磊晶結構，選擇銻化銦鎵做為通道層材料，由於
此通道層與緩衝層格子常數的差異，該通道層會受到二維的壓應力，藉由電洞有效質量的
減少及降低載子於能帶間的散射來提升電洞之遷移率。圖十為發展元件使用之磊晶結構，
霍爾量測結果如表九所示。 
 
 
 
 
 
圖三十、磊晶結構 
 
表九、霍爾量測資料 
Hall measurement As-grown 
InAs cap 
removed 
Mobility (cm2/V-s) 4565 4455 
NS (1/cm2) 976 991 
RS (ohm/□) 1.4x10
12
 1.41x10
12
 
 
 
 
 
 
 
 
 
 
Epi layer Layer Structure Thickness (Å) Doped 
Cap 2 layer InAs 20 i 
Cap 1 layer In0.5Al0.5As 50 i 
 
GaSb 6 i 
Top barrier AlSb 170 i 
Delta doping AlSb 
 
Be: doping 
Spacer layer AlSb 50 i 
Channel In0.44Ga0.56Sb 75 i 
Bottom barrier AlSb 100 i 
Mesa stop layer Al0.7Ga0.3Sb 3000 i 
Buffer layer AlSb 15000 i 
電子束微影閘極 
圖三十二用上述結構做出的元件 DC和 RF的性能，其 DS=2μm, Lg=0.25μm, Wg=50μm。
在 VDS=3.0V時，IDSS= 40mA/mm、 gm=58mS/mm、Ion/Ioff = 1,847、S.S.= 111mV/dec；在 VDS= 
-1.5V和 VGS=0.4V時，有最大的 fT= 6.15GHz和 fmax= 17.1GHz，隨著閘極線寬縮小，我們
得到一系列元件微縮的性能表現，如表十所示。 
 
 
 
 
 
 
 
 
 
(a) I-V                          (b) gm 
 
 
 
 
 
 
 
 
 
 
(b) ID,IG - VGS                    (d) fT - fMax 
 
圖三十二、元件 DC和 RF特性 
 
表十、元件性能比較表 
fT/fMax/GM 
(GHz/GHz/mS/mm) 
LG=2um LG=1um LG=0.45um LG=0.25um LG=0.2um 
LDS=6um 1.95 /6.75/ 36 x x x x 
LDS=5um x 2.65 / 10 / 42  x x x 
LDS=4um x x 4.1 / 12.7 / 44  x x 
LDS=3um x x x 5.7 / 14.5 / 50  x 
LDS=2um x x x 6.15 / 17.1 / 58  7.35 / 21 / 55  
     
 本研究團隊接下來的計畫目標除了持續針對 N-和 P-通道元件閘極的微縮，提升高頻性
能之外，將發展在同一片基版上單石整合 N-和 P-通道的 HFET元件、並製作出互補式的電
路元件，最後並證明其應用於矽基板的可行性。 
 
 
0.0 0.5 1.0 1.5 2.0
1E-5
1E-4
1E-3
0.01
0.1
1
10
100
 
 
Cu
rr
en
t (
m
A/
m
m
)
VGS (V)
VDS = -0.5 V ~ -3.0 V ; Step = 0.5 V
 ID
 IG
-3.0 -2.5 -2.0 -1.5 -1.0 -0.5 0.0
0
10
20
30
40
50
60
70
80
90
 
 
I D
 (m
A/
m
m
)
VDS (V)
 VGS = -1.0 V ~ 2.0 V ; Step = 0.5 V
         LDS = 2 um ; :LG = 0.25 um
-1.0 -0.5 0.0 0.5 1.0 1.5 2.0
0
10
20
30
40
50
60
70
80
G
m
 (m
S/
m
m
)
I D
 (m
A/
m
m
)
VG (V)
 VDS = -0.5 ~ -3.0 V ; Step = 0.5 V
         LDS = 2 um ; :LG = 0.25 um
0
10
20
30
40
50
60
70
80
 
 
0.1 1 10
0
10
20
30
40
50
G
ai
n 
(d
B)
VDS = -1.5 V; VGS = 0.4 V
 ft = 6.15 Ghz
 fmax = 17.1 Ghz
 
Frequency (GHz)
100 120 140 160 180 200
420
440
460
480
500
520  SheetResistance
 SpecificContactResistance
Temp. (C)
Sh
ee
tR
es
ist
an
ce
 (o
hm
/s
q)
1.0x10-6
2.0x10-6
3.0x10-6
4.0x10-6
5.0x10-6
6.0x10-6
 S
pe
cif
icC
on
ta
ct
Re
sis
ta
nc
e 
(o
hm
/c
m
2)
 
圖三十四 
 
 
元件製作 
由於此一材料的能階很小，上方位障層不高，以蕭基接面做為閘極，會造成很高的漏
電流，為了改善這個現象我們和子計畫 B 的整合，以新購置的原子層沉積在閘極上沉積
Al2O3，為了避免材料衰化，也開發低溫 Al2O3沉積製程，圖三十五為以 10 nm的 Al2O3閘
極介電質的元件特性圖，我們發現雖然閘極漏電流因為蒸鍍 Al2O3而大幅降低到 1E-5~1E-7 
mA/mm 的等級 (如圖三十六)，然而電流卻無法調變，可能與下方的緩衝層漏電流有關。
未來仍將持續改善元件的特性包括緩衝層絕緣與上方位障層之厚度做調整。 
  
 
圖三十五 
 
