<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
  <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
  <meta http-equiv="Content-Style-Type" content="text/css" />
  <meta name="generator" content="pandoc" />
  <title></title>
  <style type="text/css">code{white-space: pre;}</style>
  <style type="text/css">
table.sourceCode, tr.sourceCode, td.lineNumbers, td.sourceCode {
  margin: 0; padding: 0; vertical-align: baseline; border: none; }
table.sourceCode { width: 100%; line-height: 100%; }
td.lineNumbers { text-align: right; padding-right: 4px; padding-left: 4px; color: #aaaaaa; border-right: 1px solid #aaaaaa; }
td.sourceCode { padding-left: 5px; }
code > span.kw { color: #007020; font-weight: bold; }
code > span.dt { color: #902000; }
code > span.dv { color: #40a070; }
code > span.bn { color: #40a070; }
code > span.fl { color: #40a070; }
code > span.ch { color: #4070a0; }
code > span.st { color: #4070a0; }
code > span.co { color: #60a0b0; font-style: italic; }
code > span.ot { color: #007020; }
code > span.al { color: #ff0000; font-weight: bold; }
code > span.fu { color: #06287e; }
code > span.er { color: #ff0000; font-weight: bold; }
  </style>
  <link rel="stylesheet" href="../css/pmag.css" type="text/css" />
</head>
<body>
<div id="header_wrap">
   <h1><a href="https://www.facebook.com/groups/programmerMagazine">程式人雜誌</a> <sub> --  <a href="http://programmermagazine.github.io/201409/htm/home.html">2014 年 9 月號</a> (開放公益出版品)</sub></h1>
</div>
<div id="content">
<div id="TOC">
<ul>
<li><a href="#verilog-的電路合成研究----以-mux-多工器為例-作者陳鍾誠">Verilog 的電路合成研究 -- 以 MUX 多工器為例 (作者：陳鍾誠)</a></li>
</ul>
</div>
<h2 id="verilog-的電路合成研究----以-mux-多工器為例-作者陳鍾誠"><a href="#verilog-的電路合成研究----以-mux-多工器為例-作者陳鍾誠">Verilog 的電路合成研究 -- 以 MUX 多工器為例 (作者：陳鍾誠)</a></h2>
<p>雖然 Verilog 描述的是硬體，但對於沒有硬體背景的我而言，總是把它當成 C 語言來寫。但是、有時候就是會踢到鐵板，像是我設計的某幾個 CPU 在合成的時候跑超久的，放到 Altera Quartus II 裏合成，跑上半個小時都還出不來。而且有時候用 icarus 模擬都正常，但是放上 FPGA 之後執行結果就錯了。</p>
<p>對於這個現像，我總是百思不解，直到有人告訴我這可能和 if 有關，因為當 if 的條件沒有列完，或者沒有加上完整的 else 時，就會有 Latch 產生。</p>
<p>對、就是 Latch，這在「組合電路設計」上是一個很不好的情況。因為「組合電路」不應該會有內部狀態，但是當 if 或 case 語句沒有完整的「被封閉」時，就會留下某些「開放」的情況。這時候「電路合成工具」為了讓電路仍然可以運作，會加入 Latch 來處理這種「開放案例」，結果原本應該沒有狀態的組合電路就變成了「有狀態的循序電路」，這可能會造成很多奇怪的問題產生。</p>
<p>為了解釋何謂「未封閉的 if 會產生 Latch，我們用 Altera Quartus II 的『Tools/Netlist Viewers/RTL Viewer』合成電路檢視工具來觀察一個多工器 (MUX) 的不同寫法，並試著分析看看「未封閉的 if/case 語句會產生甚麼問題？」</p>
<h3 id="良好案例-mux_case.v"><a href="#良好案例-mux_case.v">良好案例： mux_case.v</a></h3>
<p>首先、讓我們看看用 case 語法設計的多工器，程式如下所示：</p>
<p>檔案： mux_case.v</p>
<pre class="sourceCode verilog"><code class="sourceCode verilog"><span class="kw">module</span> mux_case(<span class="dt">input</span> i0, i1, i2, i3,  <span class="dt">input</span> [<span class="dv">1</span>:<span class="dv">0</span>] sel, <span class="dt">output</span> <span class="dt">reg</span> o);
 always@(i0 <span class="dt">or</span> i1 <span class="dt">or</span> i2 <span class="dt">or</span> i3 <span class="dt">or</span> sel) <span class="kw">begin</span>
  <span class="kw">case</span> (sel)
    <span class="bn">2&#39;b00</span>   : o = i0;
    <span class="bn">2&#39;b01</span>   : o = i1;
    <span class="bn">2&#39;b10</span>   : o = i2;
    <span class="kw">default</span> : o = i3;
  <span class="kw">endcase</span>
 <span class="kw">end</span>
<span class="kw">endmodule</span></code></pre>
<p>此時若用 RTL Viewer 去檢視，會看到下列的電路圖。</p>
<div class="figure">
<img src="../img/verilog_case.jpg" />
</div>
<h3 id="不良案例-mux_case_no_default.v"><a href="#不良案例-mux_case_no_default.v">不良案例： mux_case_no_default.v</a></h3>
<p>接著、讓我們把 case 裏的 default 拿掉，形成一個有「空洞」的程式，如下所示：</p>
<pre class="sourceCode verilog"><code class="sourceCode verilog"><span class="kw">module</span> mux_case_no_default(<span class="dt">input</span> i0, i1, i2, i3,  <span class="dt">input</span> [<span class="dv">1</span>:<span class="dv">0</span>] sel, <span class="dt">output</span> <span class="dt">reg</span> o);
 always@(i0 <span class="dt">or</span> i1 <span class="dt">or</span> i2 <span class="dt">or</span> i3 <span class="dt">or</span> sel) <span class="kw">begin</span>
  <span class="kw">case</span> (sel)
    <span class="bn">2&#39;b00</span>   : o = i0;
    <span class="bn">2&#39;b01</span>   : o = i1;
    <span class="bn">2&#39;b10</span>   : o = i2;
<span class="co">//    default : o = i3;</span>
  <span class="kw">endcase</span>
 <span class="kw">end</span>
<span class="kw">endmodule</span></code></pre>
<p>結果、按下 Start Compilation 的按鈕後，訊息框中就多出了下列的警告訊息。</p>
<pre><code>...
Warning (10270): Verilog HDL Case Statement warning at mux_case_no_default.v(3): incomplete case statement has no default case item

Warning (10240): Verilog HDL Always Construct warning at mux_case_no_default.v(2): inferring latch(es) for variable &quot;o&quot;, which holds its previous value in one or more paths through the always construct
Info (10041): Inferred latch for &quot;o&quot; at mux_case_no_default.v(2)

Warning (13012): Latch mux_case_no_default:mux1|o has unsafe behavior

Warning (13013): Ports D and ENA on the latch are fed by the same signal sel[0]
...</code></pre>
<p>此時若用 RTL Viewer 去檢視，會看到下列的電路圖。</p>
<div class="figure">
<img src="../img/verilog_case_no_default.jpg" />
</div>
<h3 id="良好案例-mux_if1.v"><a href="#良好案例-mux_if1.v">良好案例： mux_if1.v</a></h3>
<p>檔案：mux_if1.v</p>
<pre class="sourceCode verilog"><code class="sourceCode verilog"><span class="kw">module</span> mux_if1(<span class="dt">input</span> i0, i1, i2, i3,  <span class="dt">input</span> [<span class="dv">1</span>:<span class="dv">0</span>] sel, <span class="dt">output</span> <span class="dt">reg</span> o);
 always@(i0 <span class="dt">or</span> i1 <span class="dt">or</span> i2 <span class="dt">or</span> i3 <span class="dt">or</span> sel) <span class="kw">begin</span>
  <span class="kw">if</span> (sel == <span class="bn">2&#39;b00</span>)
     o = i0;
  <span class="kw">else</span> <span class="kw">if</span> (sel == <span class="bn">2&#39;b01</span>)
     o = i1;
  <span class="kw">else</span> <span class="kw">if</span> (sel == <span class="bn">2&#39;b10</span>)
     o = i2;
  <span class="kw">else</span>
     o = i3;
 <span class="kw">end</span>
<span class="kw">endmodule</span></code></pre>
<div class="figure">
<img src="../img/verilog_if1.jpg" />
</div>
<h3 id="不良案例-mux_if1_no_default.v"><a href="#不良案例-mux_if1_no_default.v">不良案例： mux_if1_no_default.v</a></h3>
<p>檔案： mux_if1_no_default.v</p>
<pre class="sourceCode verilog"><code class="sourceCode verilog"><span class="kw">module</span> mux_if1_no_default(<span class="dt">input</span> i0, i1, i2, i3,  
                          <span class="dt">input</span> [<span class="dv">1</span>:<span class="dv">0</span>] sel, <span class="dt">output</span> <span class="dt">reg</span> o);
 always@(i0 <span class="dt">or</span> i1 <span class="dt">or</span> i2 <span class="dt">or</span> i3 <span class="dt">or</span> sel) <span class="kw">begin</span>
  <span class="kw">if</span> (sel == <span class="bn">2&#39;b00</span>)
     o = i0;
  <span class="kw">else</span> <span class="kw">if</span> (sel == <span class="bn">2&#39;b01</span>)
     o = i1;
  <span class="kw">else</span> <span class="kw">if</span> (sel == <span class="bn">2&#39;b10</span>)
     o = i2;
  <span class="kw">else</span> <span class="kw">if</span> (sel == <span class="bn">2&#39;b11</span>)
     o = i3;
 <span class="kw">end</span>
<span class="kw">endmodule</span></code></pre>
<p>此時若用 RTL Viewer 去檢視，會看到下列的電路圖。</p>
<div class="figure">
<img src="../img/verilog_if1_no_default.jpg" />
</div>
<h3 id="示範影片"><a href="#示範影片">示範影片</a></h3>
<p>筆者用 Altera Quartus II 建立的一個專案，並將上述四個範例放入，一個一個用 Quartus II 分析後並用 RTL Viewer 檢視電路圖，以下是完整的教學錄影，請讀者參考。</p>
<ul>
<li><a href="http://youtu.be/8r4Ac4xueb4">YouTube : Verilog 的電路合成研究-以 MUX 多工器為例 (使用 Altera Quartus II / RTL Viewer 檢視)</a></li>
</ul>
<h3 id="結語"><a href="#結語">結語</a></h3>
<p>所以、當您用 Verilog 「寫程式」的時候，請務必對 case 語法加上 default，然後對每個 if 語法都要加上 else ，這樣才能形成「封閉性良好」的程式。</p>
<p>當 Verilog 程式的「封閉性良好」時，合成工具才不會產生 Latch 去試圖彌補開放性的情況，也才不會讓你的組合電路變成「狀態電路」，造成電路的浪費。</p>
<p>更重要的是，這樣的 Verilog 程式才比較不容易出現「執行時期錯誤」或者「合成電路非常緩慢」的情況。</p>
<p>這是我個人慘痛經驗所換取的教訓，希望讀者不會重蹈覆轍啊！</p>
<h3 id="參考文獻"><a href="#參考文獻">參考文獻</a></h3>
<ul>
<li><a href="http://www.cnblogs.com/oomusou/archive/2010/09/05/verilog_mux2.html">真 OO无双 - 博客园: (原創) 多工器MUX coding style整理 (SOC) (Verilog) (Quartus II)</a></li>
<li><a href="http://electronics.stackexchange.com/questions/38645/why-are-inferred-latches-bad">Stack Exchange : Why are inferred latches bad?</a></li>
</ul>
<p>【本文由陳鍾誠取材並修改自 <a href="http://zh.wikipedia.org/">維基百科</a>，採用創作共用的 <a href="http://creativecommons.org/licenses/by-sa/3.0/tw/">姓名標示、相同方式分享</a> 授權】</p>
</div>
<div id="footer">
<a href="https://www.facebook.com/groups/programmerMagazine/">程式人雜誌</a> ，採用 <a href="http://creativecommons.org/licenses/by-sa/3.0/tw/ ">創作共用：姓名標示、相同方式分享</a> 授權，歡迎加入 <a href="https://www.facebook.com/groups/programmerMagazine/">雜誌社團</a>
</div>
</body>
</html>
