# 주석
주석은 문장 앞에 -- 로 만든다.

``` VHDL
-- This is a comment.
```

# 라이브러리
``` VHDL
library ieee;
use ieee.std_logic_1164.all;
```

std_logic_1164 패키지를 불러온다. 이 라이브러리는 추가적인 타입, 연산자, 함수 등을 VHDL에 추가할 수 있다.

# entity 선언
entity 선언은 회로에서 필수적인 I/O 신호들을 서술(outline)한다.

``` VHDL
-- entity eq1 선언. 신호 i0, i1, eq을 정의한다.
entity eq1 is
	port
	(
		i0, i1; in std_logic; -- input 신호
		eq: out std_logic -- output 신호
	);
end eq1;
```

우변에 in 혹은 out을 붙이는 것으로 입출력 신호를 선언할 수 있다. 또한 **inout**으로 양방향성의 신호를 선언할 수 있다.

