// Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2019.1 (lin64) Build 2552052 Fri May 24 14:47:09 MDT 2019
// Date        : Sat May 25 00:55:36 2019
// Host        : xcosswbld06 running 64-bit Red Hat Enterprise Linux Workstation release 7.2 (Maipo)
// Command     : write_verilog -force -mode synth_stub
//               /tmp/tmp.uj6Pgihdhk/temp/project_1.srcs/sources_1/bd/design_1/ip/design_1_vcu_ddr4_controller_0_0/design_1_vcu_ddr4_controller_0_0_stub.v
// Design      : design_1_vcu_ddr4_controller_0_0
// Purpose     : Stub declaration of top-level module interface
// Device      : xczu7ev-ffvc1156-2-e
// --------------------------------------------------------------------------------

// This empty module with port declaration file causes synthesis tools to infer a black box for IP.
// The synthesis directives are for Synopsys Synplify support to prevent IO buffer insertion.
// Please paste the declaration into a Verilog source file or add the file as an additional source.
(* X_CORE_INFO = "vcu_ddr4_controller_v1_0_1_ba317,Vivado 2019.1" *)
module design_1_vcu_ddr4_controller_0_0(S_Axi_Clk, S_Axi_Rst, pl_barco_slot_wstrb0, 
  pl_barco_slot_wstrb1, pl_barco_slot_wstrb2, pl_barco_slot_wstrb3, pl_barco_slot_wstrb4, 
  pl_barco_slot_araddr0, pl_barco_slot_arburst0, pl_barco_slot_arid0, 
  pl_barco_slot_arlen0, barco_pl_slot_arready0, pl_barco_slot_arsize0, 
  pl_barco_slot_arvalid0, pl_barco_slot_awaddr0, pl_barco_slot_awburst0, 
  pl_barco_slot_awid0, pl_barco_slot_awlen0, barco_pl_slot_awready0, 
  pl_barco_slot_awsize0, pl_barco_slot_awvalid0, pl_barco_slot_bready0, 
  barco_pl_slot_bvalid0, barco_pl_slot_bid0, barco_pl_slot_rdata0, barco_pl_slot_rid0, 
  barco_pl_slot_rlast0, pl_barco_slot_rready0, barco_pl_slot_rvalid0, pl_barco_slot_wid0, 
  pl_barco_slot_wdata0, pl_barco_slot_wlast0, barco_pl_slot_bresp0, barco_pl_slot_rresp0, 
  barco_pl_slot_wready0, pl_barco_slot_wvalid0, pl_barco_slot_araddr1, 
  pl_barco_slot_arburst1, pl_barco_slot_arid1, pl_barco_slot_arlen1, 
  barco_pl_slot_arready1, pl_barco_slot_arsize1, pl_barco_slot_arvalid1, 
  pl_barco_slot_awaddr1, pl_barco_slot_awburst1, pl_barco_slot_awid1, 
  pl_barco_slot_awlen1, barco_pl_slot_awready1, pl_barco_slot_awsize1, 
  pl_barco_slot_awvalid1, pl_barco_slot_bready1, barco_pl_slot_bvalid1, 
  barco_pl_slot_bid1, barco_pl_slot_rdata1, barco_pl_slot_rid1, barco_pl_slot_rlast1, 
  pl_barco_slot_rready1, barco_pl_slot_rvalid1, pl_barco_slot_wid1, pl_barco_slot_wdata1, 
  pl_barco_slot_wlast1, barco_pl_slot_bresp1, barco_pl_slot_rresp1, 
  barco_pl_slot_wready1, pl_barco_slot_wvalid1, pl_barco_slot_araddr2, 
  pl_barco_slot_arburst2, pl_barco_slot_arid2, pl_barco_slot_arlen2, 
  barco_pl_slot_arready2, pl_barco_slot_arsize2, pl_barco_slot_arvalid2, 
  pl_barco_slot_awaddr2, pl_barco_slot_awburst2, pl_barco_slot_awid2, 
  pl_barco_slot_awlen2, barco_pl_slot_awready2, pl_barco_slot_awsize2, 
  pl_barco_slot_awvalid2, pl_barco_slot_bready2, barco_pl_slot_bvalid2, 
  barco_pl_slot_bid2, barco_pl_slot_rdata2, barco_pl_slot_rid2, barco_pl_slot_rlast2, 
  pl_barco_slot_rready2, barco_pl_slot_rvalid2, pl_barco_slot_wid2, pl_barco_slot_wdata2, 
  pl_barco_slot_wlast2, barco_pl_slot_bresp2, barco_pl_slot_rresp2, 
  barco_pl_slot_wready2, pl_barco_slot_wvalid2, pl_barco_slot_araddr3, 
  pl_barco_slot_arburst3, pl_barco_slot_arid3, pl_barco_slot_arlen3, 
  barco_pl_slot_arready3, pl_barco_slot_arsize3, pl_barco_slot_arvalid3, 
  pl_barco_slot_awaddr3, pl_barco_slot_awburst3, pl_barco_slot_awid3, 
  pl_barco_slot_awlen3, barco_pl_slot_awready3, pl_barco_slot_awsize3, 
  pl_barco_slot_awvalid3, pl_barco_slot_bready3, barco_pl_slot_bvalid3, 
  barco_pl_slot_bid3, barco_pl_slot_rdata3, barco_pl_slot_rid3, barco_pl_slot_rlast3, 
  pl_barco_slot_rready3, barco_pl_slot_rvalid3, pl_barco_slot_wid3, pl_barco_slot_wdata3, 
  pl_barco_slot_wlast3, barco_pl_slot_bresp3, barco_pl_slot_rresp3, 
  barco_pl_slot_wready3, pl_barco_slot_wvalid3, pl_barco_slot_araddr4, 
  pl_barco_slot_arburst4, pl_barco_slot_arid4, pl_barco_slot_arlen4, 
  barco_pl_slot_arready4, pl_barco_slot_arsize4, pl_barco_slot_arvalid4, 
  pl_barco_slot_awaddr4, pl_barco_slot_awburst4, pl_barco_slot_awid4, 
  pl_barco_slot_awlen4, barco_pl_slot_awready4, pl_barco_slot_awsize4, 
  pl_barco_slot_awvalid4, pl_barco_slot_bready4, barco_pl_slot_bvalid4, 
  barco_pl_slot_bid4, barco_pl_slot_rdata4, barco_pl_slot_rid4, barco_pl_slot_rlast4, 
  pl_barco_slot_rready4, barco_pl_slot_rvalid4, pl_barco_slot_wid4, pl_barco_slot_wdata4, 
  pl_barco_slot_wlast4, barco_pl_slot_bresp4, barco_pl_slot_rresp4, 
  barco_pl_slot_wready4, pl_barco_slot_wvalid4, c0_ddr4_act_n, c0_ddr4_adr, c0_ddr4_ba, 
  c0_ddr4_bg, c0_ddr4_cke, c0_ddr4_ck_t, c0_ddr4_ck_c, c0_ddr4_cs_n, c0_ddr4_dm_dbi_n, 
  c0_ddr4_dq, c0_ddr4_dqs_c, c0_ddr4_dqs_t, c0_ddr4_odt, c0_ddr4_reset_n, c0_sys_clk_p, 
  c0_sys_clk_n, UsrClk, sRst_Out, sys_rst, InitDone)
/* synthesis syn_black_box black_box_pad_pin="S_Axi_Clk,S_Axi_Rst,pl_barco_slot_wstrb0[15:0],pl_barco_slot_wstrb1[15:0],pl_barco_slot_wstrb2[15:0],pl_barco_slot_wstrb3[15:0],pl_barco_slot_wstrb4[15:0],pl_barco_slot_araddr0[31:0],pl_barco_slot_arburst0[1:0],pl_barco_slot_arid0[15:0],pl_barco_slot_arlen0[7:0],barco_pl_slot_arready0,pl_barco_slot_arsize0[2:0],pl_barco_slot_arvalid0,pl_barco_slot_awaddr0[31:0],pl_barco_slot_awburst0[1:0],pl_barco_slot_awid0[15:0],pl_barco_slot_awlen0[7:0],barco_pl_slot_awready0,pl_barco_slot_awsize0[2:0],pl_barco_slot_awvalid0,pl_barco_slot_bready0,barco_pl_slot_bvalid0,barco_pl_slot_bid0[15:0],barco_pl_slot_rdata0[127:0],barco_pl_slot_rid0[15:0],barco_pl_slot_rlast0,pl_barco_slot_rready0,barco_pl_slot_rvalid0,pl_barco_slot_wid0[15:0],pl_barco_slot_wdata0[127:0],pl_barco_slot_wlast0,barco_pl_slot_bresp0[1:0],barco_pl_slot_rresp0[1:0],barco_pl_slot_wready0,pl_barco_slot_wvalid0,pl_barco_slot_araddr1[31:0],pl_barco_slot_arburst1[1:0],pl_barco_slot_arid1[15:0],pl_barco_slot_arlen1[7:0],barco_pl_slot_arready1,pl_barco_slot_arsize1[2:0],pl_barco_slot_arvalid1,pl_barco_slot_awaddr1[31:0],pl_barco_slot_awburst1[1:0],pl_barco_slot_awid1[15:0],pl_barco_slot_awlen1[7:0],barco_pl_slot_awready1,pl_barco_slot_awsize1[2:0],pl_barco_slot_awvalid1,pl_barco_slot_bready1,barco_pl_slot_bvalid1,barco_pl_slot_bid1[15:0],barco_pl_slot_rdata1[127:0],barco_pl_slot_rid1[15:0],barco_pl_slot_rlast1,pl_barco_slot_rready1,barco_pl_slot_rvalid1,pl_barco_slot_wid1[15:0],pl_barco_slot_wdata1[127:0],pl_barco_slot_wlast1,barco_pl_slot_bresp1[1:0],barco_pl_slot_rresp1[1:0],barco_pl_slot_wready1,pl_barco_slot_wvalid1,pl_barco_slot_araddr2[31:0],pl_barco_slot_arburst2[1:0],pl_barco_slot_arid2[15:0],pl_barco_slot_arlen2[7:0],barco_pl_slot_arready2,pl_barco_slot_arsize2[2:0],pl_barco_slot_arvalid2,pl_barco_slot_awaddr2[31:0],pl_barco_slot_awburst2[1:0],pl_barco_slot_awid2[15:0],pl_barco_slot_awlen2[7:0],barco_pl_slot_awready2,pl_barco_slot_awsize2[2:0],pl_barco_slot_awvalid2,pl_barco_slot_bready2,barco_pl_slot_bvalid2,barco_pl_slot_bid2[15:0],barco_pl_slot_rdata2[127:0],barco_pl_slot_rid2[15:0],barco_pl_slot_rlast2,pl_barco_slot_rready2,barco_pl_slot_rvalid2,pl_barco_slot_wid2[15:0],pl_barco_slot_wdata2[127:0],pl_barco_slot_wlast2,barco_pl_slot_bresp2[1:0],barco_pl_slot_rresp2[1:0],barco_pl_slot_wready2,pl_barco_slot_wvalid2,pl_barco_slot_araddr3[31:0],pl_barco_slot_arburst3[1:0],pl_barco_slot_arid3[15:0],pl_barco_slot_arlen3[7:0],barco_pl_slot_arready3,pl_barco_slot_arsize3[2:0],pl_barco_slot_arvalid3,pl_barco_slot_awaddr3[31:0],pl_barco_slot_awburst3[1:0],pl_barco_slot_awid3[15:0],pl_barco_slot_awlen3[7:0],barco_pl_slot_awready3,pl_barco_slot_awsize3[2:0],pl_barco_slot_awvalid3,pl_barco_slot_bready3,barco_pl_slot_bvalid3,barco_pl_slot_bid3[15:0],barco_pl_slot_rdata3[127:0],barco_pl_slot_rid3[15:0],barco_pl_slot_rlast3,pl_barco_slot_rready3,barco_pl_slot_rvalid3,pl_barco_slot_wid3[15:0],pl_barco_slot_wdata3[127:0],pl_barco_slot_wlast3,barco_pl_slot_bresp3[1:0],barco_pl_slot_rresp3[1:0],barco_pl_slot_wready3,pl_barco_slot_wvalid3,pl_barco_slot_araddr4[31:0],pl_barco_slot_arburst4[1:0],pl_barco_slot_arid4[15:0],pl_barco_slot_arlen4[7:0],barco_pl_slot_arready4,pl_barco_slot_arsize4[2:0],pl_barco_slot_arvalid4,pl_barco_slot_awaddr4[31:0],pl_barco_slot_awburst4[1:0],pl_barco_slot_awid4[15:0],pl_barco_slot_awlen4[7:0],barco_pl_slot_awready4,pl_barco_slot_awsize4[2:0],pl_barco_slot_awvalid4,pl_barco_slot_bready4,barco_pl_slot_bvalid4,barco_pl_slot_bid4[15:0],barco_pl_slot_rdata4[127:0],barco_pl_slot_rid4[15:0],barco_pl_slot_rlast4,pl_barco_slot_rready4,barco_pl_slot_rvalid4,pl_barco_slot_wid4[15:0],pl_barco_slot_wdata4[127:0],pl_barco_slot_wlast4,barco_pl_slot_bresp4[1:0],barco_pl_slot_rresp4[1:0],barco_pl_slot_wready4,pl_barco_slot_wvalid4,c0_ddr4_act_n[0:0],c0_ddr4_adr[16:0],c0_ddr4_ba[1:0],c0_ddr4_bg[0:0],c0_ddr4_cke[0:0],c0_ddr4_ck_t[0:0],c0_ddr4_ck_c[0:0],c0_ddr4_cs_n[0:0],c0_ddr4_dm_dbi_n[7:0],c0_ddr4_dq[63:0],c0_ddr4_dqs_c[7:0],c0_ddr4_dqs_t[7:0],c0_ddr4_odt[0:0],c0_ddr4_reset_n[0:0],c0_sys_clk_p[0:0],c0_sys_clk_n[0:0],UsrClk,sRst_Out,sys_rst,InitDone" */;
  input S_Axi_Clk;
  input S_Axi_Rst;
  input [15:0]pl_barco_slot_wstrb0;
  input [15:0]pl_barco_slot_wstrb1;
  input [15:0]pl_barco_slot_wstrb2;
  input [15:0]pl_barco_slot_wstrb3;
  input [15:0]pl_barco_slot_wstrb4;
  input [31:0]pl_barco_slot_araddr0;
  input [1:0]pl_barco_slot_arburst0;
  input [15:0]pl_barco_slot_arid0;
  input [7:0]pl_barco_slot_arlen0;
  output barco_pl_slot_arready0;
  input [2:0]pl_barco_slot_arsize0;
  input pl_barco_slot_arvalid0;
  input [31:0]pl_barco_slot_awaddr0;
  input [1:0]pl_barco_slot_awburst0;
  input [15:0]pl_barco_slot_awid0;
  input [7:0]pl_barco_slot_awlen0;
  output barco_pl_slot_awready0;
  input [2:0]pl_barco_slot_awsize0;
  input pl_barco_slot_awvalid0;
  input pl_barco_slot_bready0;
  output barco_pl_slot_bvalid0;
  output [15:0]barco_pl_slot_bid0;
  output [127:0]barco_pl_slot_rdata0;
  output [15:0]barco_pl_slot_rid0;
  output barco_pl_slot_rlast0;
  input pl_barco_slot_rready0;
  output barco_pl_slot_rvalid0;
  input [15:0]pl_barco_slot_wid0;
  input [127:0]pl_barco_slot_wdata0;
  input pl_barco_slot_wlast0;
  output [1:0]barco_pl_slot_bresp0;
  output [1:0]barco_pl_slot_rresp0;
  output barco_pl_slot_wready0;
  input pl_barco_slot_wvalid0;
  input [31:0]pl_barco_slot_araddr1;
  input [1:0]pl_barco_slot_arburst1;
  input [15:0]pl_barco_slot_arid1;
  input [7:0]pl_barco_slot_arlen1;
  output barco_pl_slot_arready1;
  input [2:0]pl_barco_slot_arsize1;
  input pl_barco_slot_arvalid1;
  input [31:0]pl_barco_slot_awaddr1;
  input [1:0]pl_barco_slot_awburst1;
  input [15:0]pl_barco_slot_awid1;
  input [7:0]pl_barco_slot_awlen1;
  output barco_pl_slot_awready1;
  input [2:0]pl_barco_slot_awsize1;
  input pl_barco_slot_awvalid1;
  input pl_barco_slot_bready1;
  output barco_pl_slot_bvalid1;
  output [15:0]barco_pl_slot_bid1;
  output [127:0]barco_pl_slot_rdata1;
  output [15:0]barco_pl_slot_rid1;
  output barco_pl_slot_rlast1;
  input pl_barco_slot_rready1;
  output barco_pl_slot_rvalid1;
  input [15:0]pl_barco_slot_wid1;
  input [127:0]pl_barco_slot_wdata1;
  input pl_barco_slot_wlast1;
  output [1:0]barco_pl_slot_bresp1;
  output [1:0]barco_pl_slot_rresp1;
  output barco_pl_slot_wready1;
  input pl_barco_slot_wvalid1;
  input [31:0]pl_barco_slot_araddr2;
  input [1:0]pl_barco_slot_arburst2;
  input [15:0]pl_barco_slot_arid2;
  input [7:0]pl_barco_slot_arlen2;
  output barco_pl_slot_arready2;
  input [2:0]pl_barco_slot_arsize2;
  input pl_barco_slot_arvalid2;
  input [31:0]pl_barco_slot_awaddr2;
  input [1:0]pl_barco_slot_awburst2;
  input [15:0]pl_barco_slot_awid2;
  input [7:0]pl_barco_slot_awlen2;
  output barco_pl_slot_awready2;
  input [2:0]pl_barco_slot_awsize2;
  input pl_barco_slot_awvalid2;
  input pl_barco_slot_bready2;
  output barco_pl_slot_bvalid2;
  output [15:0]barco_pl_slot_bid2;
  output [127:0]barco_pl_slot_rdata2;
  output [15:0]barco_pl_slot_rid2;
  output barco_pl_slot_rlast2;
  input pl_barco_slot_rready2;
  output barco_pl_slot_rvalid2;
  input [15:0]pl_barco_slot_wid2;
  input [127:0]pl_barco_slot_wdata2;
  input pl_barco_slot_wlast2;
  output [1:0]barco_pl_slot_bresp2;
  output [1:0]barco_pl_slot_rresp2;
  output barco_pl_slot_wready2;
  input pl_barco_slot_wvalid2;
  input [31:0]pl_barco_slot_araddr3;
  input [1:0]pl_barco_slot_arburst3;
  input [15:0]pl_barco_slot_arid3;
  input [7:0]pl_barco_slot_arlen3;
  output barco_pl_slot_arready3;
  input [2:0]pl_barco_slot_arsize3;
  input pl_barco_slot_arvalid3;
  input [31:0]pl_barco_slot_awaddr3;
  input [1:0]pl_barco_slot_awburst3;
  input [15:0]pl_barco_slot_awid3;
  input [7:0]pl_barco_slot_awlen3;
  output barco_pl_slot_awready3;
  input [2:0]pl_barco_slot_awsize3;
  input pl_barco_slot_awvalid3;
  input pl_barco_slot_bready3;
  output barco_pl_slot_bvalid3;
  output [15:0]barco_pl_slot_bid3;
  output [127:0]barco_pl_slot_rdata3;
  output [15:0]barco_pl_slot_rid3;
  output barco_pl_slot_rlast3;
  input pl_barco_slot_rready3;
  output barco_pl_slot_rvalid3;
  input [15:0]pl_barco_slot_wid3;
  input [127:0]pl_barco_slot_wdata3;
  input pl_barco_slot_wlast3;
  output [1:0]barco_pl_slot_bresp3;
  output [1:0]barco_pl_slot_rresp3;
  output barco_pl_slot_wready3;
  input pl_barco_slot_wvalid3;
  input [31:0]pl_barco_slot_araddr4;
  input [1:0]pl_barco_slot_arburst4;
  input [15:0]pl_barco_slot_arid4;
  input [7:0]pl_barco_slot_arlen4;
  output barco_pl_slot_arready4;
  input [2:0]pl_barco_slot_arsize4;
  input pl_barco_slot_arvalid4;
  input [31:0]pl_barco_slot_awaddr4;
  input [1:0]pl_barco_slot_awburst4;
  input [15:0]pl_barco_slot_awid4;
  input [7:0]pl_barco_slot_awlen4;
  output barco_pl_slot_awready4;
  input [2:0]pl_barco_slot_awsize4;
  input pl_barco_slot_awvalid4;
  input pl_barco_slot_bready4;
  output barco_pl_slot_bvalid4;
  output [15:0]barco_pl_slot_bid4;
  output [127:0]barco_pl_slot_rdata4;
  output [15:0]barco_pl_slot_rid4;
  output barco_pl_slot_rlast4;
  input pl_barco_slot_rready4;
  output barco_pl_slot_rvalid4;
  input [15:0]pl_barco_slot_wid4;
  input [127:0]pl_barco_slot_wdata4;
  input pl_barco_slot_wlast4;
  output [1:0]barco_pl_slot_bresp4;
  output [1:0]barco_pl_slot_rresp4;
  output barco_pl_slot_wready4;
  input pl_barco_slot_wvalid4;
  output [0:0]c0_ddr4_act_n;
  output [16:0]c0_ddr4_adr;
  output [1:0]c0_ddr4_ba;
  output [0:0]c0_ddr4_bg;
  output [0:0]c0_ddr4_cke;
  output [0:0]c0_ddr4_ck_t;
  output [0:0]c0_ddr4_ck_c;
  output [0:0]c0_ddr4_cs_n;
  inout [7:0]c0_ddr4_dm_dbi_n;
  inout [63:0]c0_ddr4_dq;
  inout [7:0]c0_ddr4_dqs_c;
  inout [7:0]c0_ddr4_dqs_t;
  output [0:0]c0_ddr4_odt;
  output [0:0]c0_ddr4_reset_n;
  input [0:0]c0_sys_clk_p;
  input [0:0]c0_sys_clk_n;
  output UsrClk;
  output sRst_Out;
  input sys_rst;
  output InitDone;
endmodule
