uvm=/cad/xilinx/vivado2022.2/Vivado/2022.2/data/xsim/system_verilog/uvm
xil_defaultlib=xsim.dir/xil_defaultlib
