

================================================================
== Vitis HLS Report for 'conv_fwd'
================================================================
* Date:           Wed Apr 27 11:33:03 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        conv_fwd
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+-----------+------------+
    |  Clock |  Target  | Estimated | Uncertainty|
    +--------+----------+-----------+------------+
    |ap_clk  |  10.00 ns|  14.512 ns|     2.70 ns|
    +--------+----------+-----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                                                      |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |                       Loop Name                      |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +------------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- VITIS_LOOP_34_1_VITIS_LOOP_35_2_VITIS_LOOP_36_3     |        ?|        ?|       110|          1|          1|      ?|       yes|
        |- VITIS_LOOP_44_4_VITIS_LOOP_46_6_VITIS_LOOP_47_7     |        ?|        ?|       141|          1|          1|      ?|       yes|
        |- VITIS_LOOP_54_8                                     |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_58_9_VITIS_LOOP_60_11_VITIS_LOOP_61_12   |        ?|        ?|         ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_63_13                                   |        ?|        ?|     2 ~ ?|          -|          -|      ?|        no|
        |  ++ VITIS_LOOP_64_14                                 |       10|        ?|        11|          4|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_74_15_VITIS_LOOP_75_16_VITIS_LOOP_76_17  |        ?|        ?|       107|          1|          1|      ?|       yes|
        +------------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    4|       -|      -|    -|
|Expression       |        -|    -|       0|   4815|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        2|   19|   40467|  30853|    -|
|Memory           |      520|    -|      64|      5|    -|
|Multiplexer      |        -|    -|       -|    871|    -|
|Register         |        -|    -|    7365|    640|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |      522|   23|   47896|  37184|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |      186|   10|      45|     69|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+--------------------------------+---------+----+------+------+-----+
    |              Instance             |             Module             | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +-----------------------------------+--------------------------------+---------+----+------+------+-----+
    |CTRL_s_axi_U                       |CTRL_s_axi                      |        0|   0|   264|   424|    0|
    |control_s_axi_U                    |control_s_axi                   |        0|   0|   182|   296|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U1  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   390|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U2   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|   143|   321|    0|
    |gmem_m_axi_U                       |gmem_m_axi                      |        2|   0|   512|   580|    0|
    |mul_30s_30s_30_2_1_U6              |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U7              |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U9              |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U14             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U15             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U16             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U17             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U18             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U19             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U28             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U29             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_30s_30s_30_2_1_U31             |mul_30s_30s_30_2_1              |        0|   0|   118|    47|    0|
    |mul_31ns_64ns_95_5_1_U23           |mul_31ns_64ns_95_5_1            |        0|   2|   441|   256|    0|
    |mul_31ns_96ns_127_5_1_U12          |mul_31ns_96ns_127_5_1           |        0|   3|   441|   256|    0|
    |mul_31ns_96ns_127_5_1_U22          |mul_31ns_96ns_127_5_1           |        0|   3|   441|   256|    0|
    |mul_32ns_32ns_64_2_1_U3            |mul_32ns_32ns_64_2_1            |        0|   0|   165|    50|    0|
    |mul_32ns_32ns_64_2_1_U10           |mul_32ns_32ns_64_2_1            |        0|   0|   165|    50|    0|
    |mul_32ns_32ns_64_2_1_U20           |mul_32ns_32ns_64_2_1            |        0|   0|   165|    50|    0|
    |mul_32ns_64ns_96_5_1_U4            |mul_32ns_64ns_96_5_1            |        0|   2|   441|   256|    0|
    |mul_32ns_64ns_96_5_1_U11           |mul_32ns_64ns_96_5_1            |        0|   2|   441|   256|    0|
    |mul_32ns_64ns_96_5_1_U21           |mul_32ns_64ns_96_5_1            |        0|   2|   441|   256|    0|
    |mul_4ns_8ns_11_1_1_U8              |mul_4ns_8ns_11_1_1              |        0|   0|     0|    41|    0|
    |mul_4ns_8ns_11_1_1_U24             |mul_4ns_8ns_11_1_1              |        0|   0|     0|    41|    0|
    |mul_4ns_8ns_11_1_1_U30             |mul_4ns_8ns_11_1_1              |        0|   0|     0|    41|    0|
    |mul_7ns_8ns_14_1_1_U25             |mul_7ns_8ns_14_1_1              |        0|   0|     0|    41|    0|
    |urem_127ns_32ns_127_131_1_U13      |urem_127ns_32ns_127_131_1       |        0|   0|  8651|  6607|    0|
    |urem_95ns_32ns_95_99_1_U26         |urem_95ns_32ns_95_99_1          |        0|   0|  8651|  6607|    0|
    |urem_95ns_32ns_95_99_1_U27         |urem_95ns_32ns_95_99_1          |        0|   0|  8651|  6607|    0|
    |urem_96ns_32ns_96_100_1_U5         |urem_96ns_32ns_96_100_1         |        0|   0|  8651|  6607|    0|
    +-----------------------------------+--------------------------------+---------+----+------+------+-----+
    |Total                              |                                |        2|  19| 40467| 30853|    0|
    +-----------------------------------+--------------------------------+---------+----+------+------+-----+

    * DSP: 
    +---------------------------------------------+-----------------------------------------+---------------------+
    |                   Instance                  |                  Module                 |      Expression     |
    +---------------------------------------------+-----------------------------------------+---------------------+
    |am_addmul_11ns_10ns_8ns_17_4_1_U32           |am_addmul_11ns_10ns_8ns_17_4_1           |       (i0 + i1) * i2|
    |ama_addmuladd_11ns_10ns_8ns_17ns_17_4_1_U33  |ama_addmuladd_11ns_10ns_8ns_17ns_17_4_1  |  (i0 + i1) * i2 + i3|
    |ama_addmuladd_11ns_10ns_8ns_17ns_17_4_1_U35  |ama_addmuladd_11ns_10ns_8ns_17ns_17_4_1  |  (i0 + i1) * i2 + i3|
    |mul_mul_14ns_8ns_17_4_1_U34                  |mul_mul_14ns_8ns_17_4_1                  |              i0 * i1|
    +---------------------------------------------+-----------------------------------------+---------------------+

    * Memory: 
    +--------+-------+---------+----+----+-----+--------+-----+------+-------------+
    | Memory | Module| BRAM_18K| FF | LUT| URAM|  Words | Bits| Banks| W*Bits*Banks|
    +--------+-------+---------+----+----+-----+--------+-----+------+-------------+
    |bbuf_U  |bbuf   |        0|  64|   5|    0|      10|   32|     1|          320|
    |wbuf_U  |wbuf   |        8|   0|   0|    0|    2500|   32|     1|        80000|
    |xbuf_U  |xbuf   |      256|   0|   0|    0|  100000|   32|     1|      3200000|
    |ybuf_U  |xbuf   |      256|   0|   0|    0|  100000|   32|     1|      3200000|
    +--------+-------+---------+----+----+-----+--------+-----+------+-------------+
    |Total   |       |      520|  64|   5|    0|  202510|  128|     4|      6480320|
    +--------+-------+---------+----+----+-----+--------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------------+----------+----+---+-----+------------+------------+
    |             Variable Name            | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +--------------------------------------+----------+----+---+-----+------------+------------+
    |add_ln28_fu_766_p2                    |         +|   0|  0|    8|          32|           1|
    |add_ln29_fu_776_p2                    |         +|   0|  0|   39|          32|           1|
    |add_ln34_1_fu_791_p2                  |         +|   0|  0|  103|          96|           1|
    |add_ln34_fu_806_p2                    |         +|   0|  0|   39|          32|           1|
    |add_ln35_1_fu_1000_p2                 |         +|   0|  0|   39|          32|          32|
    |add_ln35_2_fu_842_p2                  |         +|   0|  0|   71|          64|           1|
    |add_ln35_fu_944_p2                    |         +|   0|  0|   39|          32|           1|
    |add_ln36_fu_897_p2                    |         +|   0|  0|   39|          32|           1|
    |add_ln37_1_fu_1037_p2                 |         +|   0|  0|   24|          17|          17|
    |add_ln44_1_fu_1106_p2                 |         +|   0|  0|  134|         127|           1|
    |add_ln44_fu_1130_p2                   |         +|   0|  0|   38|          31|           1|
    |add_ln45_1_fu_1157_p2                 |         +|   0|  0|  103|          96|           1|
    |add_ln45_fu_1254_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln46_1_fu_1528_p2                 |         +|   0|  0|   39|          32|          32|
    |add_ln46_2_fu_1305_p2                 |         +|   0|  0|   71|          64|           1|
    |add_ln46_fu_1398_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln47_fu_1460_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln48_1_fu_1291_p2                 |         +|   0|  0|   14|           9|           9|
    |add_ln48_2_fu_1480_p2                 |         +|   0|  0|    8|          30|          30|
    |add_ln48_3_fu_1493_p2                 |         +|   0|  0|    8|          30|          30|
    |add_ln48_4_fu_1515_p2                 |         +|   0|  0|   12|          12|          12|
    |add_ln48_5_fu_1565_p2                 |         +|   0|  0|   12|          12|          12|
    |add_ln48_fu_1226_p2                   |         +|   0|  0|   15|           8|           8|
    |add_ln54_fu_1604_p2                   |         +|   0|  0|   38|          31|           1|
    |add_ln58_1_fu_1664_p2                 |         +|   0|  0|  134|         127|           1|
    |add_ln58_fu_1683_p2                   |         +|   0|  0|   38|          31|           1|
    |add_ln59_1_fu_2030_p2                 |         +|   0|  0|  103|          96|           1|
    |add_ln59_fu_1788_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln60_1_fu_2017_p2                 |         +|   0|  0|   71|          64|           1|
    |add_ln60_fu_1831_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln61_fu_2012_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln63_fu_1948_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln64_fu_2043_p2                   |         +|   0|  0|   38|          31|           1|
    |add_ln65_1_fu_2076_p2                 |         +|   0|  0|    8|          17|          17|
    |add_ln65_2_fu_1908_p2                 |         +|   0|  0|    8|          30|          30|
    |add_ln65_3_fu_1926_p2                 |         +|   0|  0|    8|          30|          30|
    |add_ln65_4_fu_1938_p2                 |         +|   0|  0|   37|          30|          30|
    |add_ln65_5_fu_1967_p2                 |         +|   0|  0|   37|          30|          30|
    |add_ln65_6_fu_1988_p2                 |         +|   0|  0|   12|          12|          12|
    |add_ln65_7_fu_2003_p2                 |         +|   0|  0|   17|          14|          14|
    |add_ln65_8_fu_2066_p2                 |         +|   0|  0|   12|          12|          12|
    |add_ln65_9_fu_2081_p2                 |         +|   0|  0|    8|          17|          17|
    |add_ln65_fu_1994_p2                   |         +|   0|  0|   13|          10|          10|
    |add_ln74_1_fu_2094_p2                 |         +|   0|  0|  102|          95|           1|
    |add_ln74_fu_2127_p2                   |         +|   0|  0|   38|          31|           1|
    |add_ln75_1_fu_2316_p2                 |         +|   0|  0|   39|          32|          32|
    |add_ln75_2_fu_2154_p2                 |         +|   0|  0|   71|          64|           1|
    |add_ln75_fu_2234_p2                   |         +|   0|  0|   39|          32|           1|
    |add_ln76_fu_2299_p2                   |         +|   0|  0|   39|          32|           1|
    |empty_27_fu_907_p2                    |         +|   0|  0|   37|          30|          30|
    |empty_29_fu_1183_p2                   |         +|   0|  0|   37|          30|          30|
    |empty_31_fu_1335_p2                   |         +|   0|  0|   37|          30|          30|
    |empty_37_fu_2176_p2                   |         +|   0|  0|   37|          30|          30|
    |p_mid1223_fu_2257_p2                  |         +|   0|  0|   37|          30|          30|
    |p_mid156_fu_1426_p2                   |         +|   0|  0|   37|          30|          30|
    |p_mid172_fu_1269_p2                   |         +|   0|  0|   37|          30|          30|
    |p_mid1_fu_954_p2                      |         +|   0|  0|   37|          30|          30|
    |outH_fu_771_p2                        |         -|   0|  0|    8|          32|          32|
    |outW_fu_781_p2                        |         -|   0|  0|   39|          32|          32|
    |ap_block_pp2_stage0_11001             |       and|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage0_01001             |       and|   0|  0|    2|           1|           1|
    |ap_block_state110_io                  |       and|   0|  0|    2|           1|           1|
    |ap_block_state117_pp0_stage0_iter108  |       and|   0|  0|    2|           1|           1|
    |ap_block_state263_io                  |       and|   0|  0|    2|           1|           1|
    |ap_block_state270_pp1_stage0_iter139  |       and|   0|  0|    2|           1|           1|
    |ap_block_state280_pp2_stage0_iter1    |       and|   0|  0|    2|           1|           1|
    |ap_block_state420_io                  |       and|   0|  0|    2|           1|           1|
    |ap_block_state421_io                  |       and|   0|  0|    2|           1|           1|
    |ap_block_state426_pp4_stage0_iter106  |       and|   0|  0|    2|           1|           1|
    |cmp2364_fu_1599_p2                    |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln29_1_fu_2354_p2                |      icmp|   0|  0|   39|          95|           1|
    |icmp_ln29_fu_2335_p2                  |      icmp|   0|  0|   39|          95|           1|
    |icmp_ln34_fu_801_p2                   |      icmp|   0|  0|   39|          96|          96|
    |icmp_ln35_fu_812_p2                   |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln36_1_fu_873_p2                 |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln36_fu_786_p2                   |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln44_1_fu_1112_p2                |      icmp|   0|  0|   49|         127|         127|
    |icmp_ln44_fu_1047_p2                  |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln45_fu_1136_p2                  |      icmp|   0|  0|   39|          96|          96|
    |icmp_ln46_1_fu_1243_p2                |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln46_fu_1101_p2                  |      icmp|   0|  0|   29|          64|           1|
    |icmp_ln47_1_fu_1355_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln47_fu_1096_p2                  |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln54_fu_1610_p2                  |      icmp|   0|  0|   17|          31|          31|
    |icmp_ln58_fu_1678_p2                  |      icmp|   0|  0|   49|         127|         127|
    |icmp_ln59_fu_1689_p2                  |      icmp|   0|  0|   39|          96|          96|
    |icmp_ln60_1_fu_1710_p2                |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln60_fu_1659_p2                  |      icmp|   0|  0|   29|          64|           1|
    |icmp_ln61_1_fu_1777_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln61_fu_1639_p2                  |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln63_fu_1954_p2                  |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln64_fu_2053_p2                  |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln74_fu_2100_p2                  |      icmp|   0|  0|   39|          95|          95|
    |icmp_ln75_fu_2133_p2                  |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln76_fu_2223_p2                  |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln7_1_fu_1543_p2                 |      icmp|   0|  0|   49|         127|           1|
    |icmp_ln7_fu_1015_p2                   |      icmp|   0|  0|   39|          96|           1|
    |ap_block_pp0_stage0_11001             |        or|   0|  0|    2|           1|           1|
    |ap_block_pp1_stage0_11001             |        or|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage0_11001             |        or|   0|  0|    2|           1|           1|
    |or_ln35_fu_884_p2                     |        or|   0|  0|    2|           1|           1|
    |or_ln45_fu_1260_p2                    |        or|   0|  0|    2|           1|           1|
    |or_ln46_1_fu_1409_p2                  |        or|   0|  0|    2|           1|           1|
    |or_ln46_fu_1404_p2                    |        or|   0|  0|    2|           1|           1|
    |or_ln59_fu_1730_p2                    |        or|   0|  0|    2|           1|           1|
    |or_ln60_1_fu_1869_p2                  |        or|   0|  0|    2|           1|           1|
    |or_ln60_fu_1865_p2                    |        or|   0|  0|    2|           1|           1|
    |or_ln75_fu_2240_p2                    |        or|   0|  0|    2|           1|           1|
    |select_ln34_1_fu_923_p3               |    select|   0|  0|   30|           1|          30|
    |select_ln34_2_fu_821_p3               |    select|   0|  0|   32|           1|          32|
    |select_ln34_3_fu_931_p3               |    select|   0|  0|   30|           1|          30|
    |select_ln34_4_fu_937_p3               |    select|   0|  0|   10|           1|           1|
    |select_ln34_5_fu_878_p3               |    select|   0|  0|    2|           1|           1|
    |select_ln34_fu_916_p3                 |    select|   0|  0|   32|           1|           1|
    |select_ln35_1_fu_960_p3               |    select|   0|  0|   30|           1|          30|
    |select_ln35_2_fu_971_p3               |    select|   0|  0|   10|           1|          10|
    |select_ln35_3_fu_982_p3               |    select|   0|  0|   32|           1|          32|
    |select_ln35_4_fu_848_p3               |    select|   0|  0|   64|           1|           1|
    |select_ln35_fu_889_p3                 |    select|   0|  0|   32|           1|           1|
    |select_ln44_1_fu_1199_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln44_2_fu_1145_p3              |    select|   0|  0|   31|           1|          31|
    |select_ln44_3_fu_1344_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln44_4_fu_1236_p3              |    select|   0|  0|    7|           1|           1|
    |select_ln44_5_fu_1349_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln44_6_fu_1360_p3              |    select|   0|  0|    2|           1|           1|
    |select_ln44_7_fu_1248_p3              |    select|   0|  0|    2|           1|           1|
    |select_ln44_fu_1192_p3                |    select|   0|  0|   32|           1|           1|
    |select_ln45_1_fu_1373_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln45_2_fu_1279_p3              |    select|   0|  0|    7|           1|           7|
    |select_ln45_3_fu_1379_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln45_4_fu_1385_p3              |    select|   0|  0|    9|           1|           1|
    |select_ln45_5_fu_1392_p3              |    select|   0|  0|    2|           1|           1|
    |select_ln45_6_fu_1297_p3              |    select|   0|  0|   32|           1|          32|
    |select_ln45_7_fu_1163_p3              |    select|   0|  0|   96|           1|           1|
    |select_ln45_fu_1366_p3                |    select|   0|  0|   32|           1|           1|
    |select_ln46_1_fu_1432_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln46_2_fu_1444_p3              |    select|   0|  0|    9|           1|           9|
    |select_ln46_3_fu_1452_p3              |    select|   0|  0|   32|           1|          32|
    |select_ln46_4_fu_1311_p3              |    select|   0|  0|   64|           1|           1|
    |select_ln46_fu_1414_p3                |    select|   0|  0|   32|           1|           1|
    |select_ln58_1_fu_1702_p3              |    select|   0|  0|    4|           1|           4|
    |select_ln58_2_fu_1771_p3              |    select|   0|  0|    7|           1|           1|
    |select_ln58_3_fu_1782_p3              |    select|   0|  0|    2|           1|           1|
    |select_ln58_4_fu_1715_p3              |    select|   0|  0|    2|           1|           1|
    |select_ln58_5_fu_1722_p3              |    select|   0|  0|   31|           1|          31|
    |select_ln58_fu_1751_p3                |    select|   0|  0|   32|           1|           1|
    |select_ln59_1_fu_1805_p3              |    select|   0|  0|    7|           1|           7|
    |select_ln59_2_fu_1812_p3              |    select|   0|  0|   10|           1|           1|
    |select_ln59_3_fu_1818_p3              |    select|   0|  0|    2|           1|           1|
    |select_ln59_4_fu_1824_p3              |    select|   0|  0|   32|           1|          32|
    |select_ln59_5_fu_2036_p3              |    select|   0|  0|   96|           1|           1|
    |select_ln59_fu_1794_p3                |    select|   0|  0|   32|           1|           1|
    |select_ln60_1_fu_1841_p3              |    select|   0|  0|   10|           1|          10|
    |select_ln60_2_fu_1853_p3              |    select|   0|  0|   32|           1|          32|
    |select_ln60_3_fu_2023_p3              |    select|   0|  0|   64|           1|           1|
    |select_ln60_fu_1874_p3                |    select|   0|  0|   32|           1|           1|
    |select_ln74_1_fu_2192_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln74_2_fu_2142_p3              |    select|   0|  0|   31|           1|          31|
    |select_ln74_3_fu_2210_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln74_4_fu_2216_p3              |    select|   0|  0|   10|           1|           1|
    |select_ln74_5_fu_2228_p3              |    select|   0|  0|    2|           1|           1|
    |select_ln74_fu_2185_p3                |    select|   0|  0|   32|           1|           1|
    |select_ln75_1_fu_2263_p3              |    select|   0|  0|   30|           1|          30|
    |select_ln75_2_fu_2275_p3              |    select|   0|  0|   10|           1|          10|
    |select_ln75_3_fu_2287_p3              |    select|   0|  0|   32|           1|          32|
    |select_ln75_4_fu_2160_p3              |    select|   0|  0|   64|           1|           1|
    |select_ln75_fu_2245_p3                |    select|   0|  0|   32|           1|           1|
    |ap_enable_pp0                         |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp1                         |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2                         |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp3                         |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp4                         |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp2_iter1               |       xor|   0|  0|    2|           2|           1|
    +--------------------------------------+----------+----+---+-----+------------+------------+
    |Total                                 |          |   0|  0| 4815|        4120|        2703|
    +--------------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+-----+-----------+-----+-----------+
    |                    Name                    | LUT | Input Size| Bits| Total Bits|
    +--------------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                   |  273|         64|    1|         64|
    |ap_enable_reg_pp0_iter109                   |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter4                     |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter140                   |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter9                     |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter2                     |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter2                     |   14|          3|    1|          3|
    |ap_enable_reg_pp4_iter106                   |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter97                    |    9|          2|    1|          2|
    |ap_phi_mux_empty_34_phi_fu_648_p4           |    9|          2|   32|         64|
    |ap_phi_mux_fw_phi_fu_637_p4                 |    9|          2|   31|         62|
    |ap_phi_mux_i_1_phi_fu_457_p4                |    9|          2|   31|         62|
    |ap_phi_mux_i_3_phi_fu_685_p4                |    9|          2|   31|         62|
    |ap_phi_mux_i_phi_fu_401_p4                  |    9|          2|   32|         64|
    |ap_phi_mux_indvar_flatten159_phi_fu_445_p4  |    9|          2|  127|        254|
    |ap_phi_mux_indvar_flatten266_phi_fu_673_p4  |    9|          2|   95|        190|
    |ap_phi_mux_indvar_flatten45_phi_fu_389_p4   |    9|          2|   96|        192|
    |arrayidx9111_promoted100_reg_656            |    9|          2|   32|         64|
    |arrayidx9111_promoted_reg_623               |    9|          2|   32|         64|
    |bbuf_address0                               |   14|          3|    4|         12|
    |c_reg_564                                   |    9|          2|   32|         64|
    |empty_34_reg_644                            |    9|          2|   32|         64|
    |f_reg_541                                   |    9|          2|   31|         62|
    |fh_reg_612                                  |    9|          2|   32|         64|
    |fw_reg_633                                  |    9|          2|   31|         62|
    |gmem_ARADDR                                 |   20|          4|   32|        128|
    |gmem_ARLEN                                  |   20|          4|   32|        128|
    |gmem_blk_n_AR                               |    9|          2|    1|          2|
    |gmem_blk_n_AW                               |    9|          2|    1|          2|
    |gmem_blk_n_B                                |    9|          2|    1|          2|
    |gmem_blk_n_R                                |    9|          2|    1|          2|
    |gmem_blk_n_W                                |    9|          2|    1|          2|
    |h_reg_588                                   |    9|          2|   32|         64|
    |i_1_reg_453                                 |    9|          2|   31|         62|
    |i_2_reg_519                                 |    9|          2|   31|         62|
    |i_3_reg_681                                 |    9|          2|   31|         62|
    |i_reg_397                                   |    9|          2|   32|         64|
    |indvar_flatten102_reg_464                   |    9|          2|   96|        192|
    |indvar_flatten159_reg_441                   |    9|          2|  127|        254|
    |indvar_flatten167_reg_576                   |    9|          2|   64|        128|
    |indvar_flatten183_reg_552                   |    9|          2|   96|        192|
    |indvar_flatten212_reg_530                   |    9|          2|  127|        254|
    |indvar_flatten227_reg_692                   |    9|          2|   64|        128|
    |indvar_flatten266_reg_669                   |    9|          2|   95|        190|
    |indvar_flatten45_reg_385                    |    9|          2|   96|        192|
    |indvar_flatten60_reg_486                    |    9|          2|   64|        128|
    |indvar_flatten_reg_408                      |    9|          2|   64|        128|
    |j_1_reg_475                                 |    9|          2|   32|         64|
    |j_2_reg_703                                 |    9|          2|   32|         64|
    |j_reg_430                                   |    9|          2|   32|         64|
    |k_1_reg_497                                 |    9|          2|   32|         64|
    |k_2_reg_714                                 |    9|          2|   32|         64|
    |k_reg_419                                   |    9|          2|   32|         64|
    |l_reg_508                                   |    9|          2|   32|         64|
    |w_1_reg_600                                 |    9|          2|   32|         64|
    |wbuf_address0                               |   14|          3|   12|         36|
    |xbuf_address0                               |   14|          3|   17|         51|
    |ybuf_address0                               |   20|          4|   17|         68|
    |ybuf_d0                                     |   14|          3|   32|         96|
    +--------------------------------------------+-----+-----------+-----+-----------+
    |Total                                       |  871|        195| 2165|       4620|
    +--------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+-----+----+-----+-----------+
    |                 Name                 |  FF | LUT| Bits| Const Bits|
    +--------------------------------------+-----+----+-----+-----------+
    |C_read_reg_2432                       |   32|   0|   32|          0|
    |FH_read_reg_2408                      |   32|   0|   32|          0|
    |FW_read_reg_2394                      |   32|   0|   32|          0|
    |F_read_reg_2438                       |   32|   0|   32|          0|
    |H_read_reg_2426                       |   32|   0|   32|          0|
    |W_read_reg_2416                       |   32|   0|   32|          0|
    |add_ln29_reg_2509                     |   32|   0|   32|          0|
    |add_ln34_1_reg_2534                   |   96|   0|   96|          0|
    |add_ln44_1_reg_2747                   |  127|   0|  127|          0|
    |add_ln48_1_reg_2836                   |    9|   0|    9|          0|
    |add_ln48_4_reg_2895                   |   12|   0|   12|          0|
    |add_ln58_1_reg_3016                   |  127|   0|  127|          0|
    |add_ln63_reg_3149                     |   32|   0|   32|          0|
    |add_ln64_reg_3187                     |   31|   0|   31|          0|
    |add_ln65_4_reg_3139                   |   30|   0|   30|          0|
    |add_ln65_6_reg_3157                   |   12|   0|   12|          0|
    |add_ln74_1_reg_3236                   |   95|   0|   95|          0|
    |ap_CS_fsm                             |   63|   0|   63|          0|
    |ap_enable_reg_pp0_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter100             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter101             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter102             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter103             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter104             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter105             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter106             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter107             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter108             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter109             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter39              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter40              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter41              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter42              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter43              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter44              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter45              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter46              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter47              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter48              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter49              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter50              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter51              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter52              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter53              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter54              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter55              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter56              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter57              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter58              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter59              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter60              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter61              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter62              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter63              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter64              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter65              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter66              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter67              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter68              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter69              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter70              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter71              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter72              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter73              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter74              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter75              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter76              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter77              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter78              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter79              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter80              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter81              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter82              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter83              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter84              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter85              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter86              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter87              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter88              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter89              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9               |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter90              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter91              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter92              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter93              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter94              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter95              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter96              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter97              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter98              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter99              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter100             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter101             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter102             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter103             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter104             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter105             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter106             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter107             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter108             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter109             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter11              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter110             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter111             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter112             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter113             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter114             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter115             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter116             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter117             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter118             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter119             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter12              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter120             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter121             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter122             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter123             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter124             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter125             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter126             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter127             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter128             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter129             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter13              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter130             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter131             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter132             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter133             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter134             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter135             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter136             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter137             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter138             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter139             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter14              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter140             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter15              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter16              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter17              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter18              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter19              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter20              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter21              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter22              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter23              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter24              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter25              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter26              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter27              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter28              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter29              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter30              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter31              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter32              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter33              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter34              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter35              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter36              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter37              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter38              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter39              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter40              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter41              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter42              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter43              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter44              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter45              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter46              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter47              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter48              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter49              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter50              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter51              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter52              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter53              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter54              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter55              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter56              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter57              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter58              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter59              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter60              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter61              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter62              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter63              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter64              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter65              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter66              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter67              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter68              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter69              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter70              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter71              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter72              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter73              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter74              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter75              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter76              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter77              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter78              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter79              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter80              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter81              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter82              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter83              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter84              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter85              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter86              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter87              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter88              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter89              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9               |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter90              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter91              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter92              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter93              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter94              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter95              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter96              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter97              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter98              |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter99              |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter10              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter100             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter101             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter102             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter103             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter104             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter105             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter106             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter11              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter12              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter13              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter14              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter15              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter16              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter17              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter18              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter19              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter20              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter21              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter22              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter23              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter24              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter25              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter26              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter27              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter28              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter29              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter30              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter31              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter32              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter33              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter34              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter35              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter36              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter37              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter38              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter39              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter4               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter40              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter41              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter42              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter43              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter44              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter45              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter46              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter47              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter48              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter49              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter5               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter50              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter51              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter52              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter53              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter54              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter55              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter56              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter57              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter58              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter59              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter6               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter60              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter61              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter62              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter63              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter64              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter65              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter66              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter67              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter68              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter69              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter7               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter70              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter71              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter72              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter73              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter74              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter75              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter76              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter77              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter78              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter79              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter8               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter80              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter81              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter82              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter83              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter84              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter85              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter86              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter87              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter88              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter89              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter9               |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter90              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter91              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter92              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter93              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter94              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter95              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter96              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter97              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter98              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter99              |    1|   0|    1|          0|
    |arrayidx9111_promoted100_reg_656      |   32|   0|   32|          0|
    |arrayidx9111_promoted_reg_623         |   32|   0|   32|          0|
    |b_read_reg_2444                       |   32|   0|   32|          0|
    |bitcast_ln77_reg_3348                 |   32|   0|   32|          0|
    |bound11_reg_2524                      |   96|   0|   96|          0|
    |bound_reg_2485                        |   64|   0|   64|          0|
    |c_reg_564                             |   32|   0|   32|          0|
    |cast9_reg_2491                        |   32|   0|   96|         64|
    |cmp2364_reg_2941                      |    1|   0|    1|          0|
    |empty_28_reg_2800                     |   30|   0|   30|          0|
    |empty_29_reg_2812                     |   30|   0|   30|          0|
    |empty_30_reg_2852                     |   30|   0|   30|          0|
    |empty_34_reg_644                      |   32|   0|   32|          0|
    |empty_36_reg_3287                     |   30|   0|   30|          0|
    |empty_36_reg_3287_pp4_iter95_reg      |   30|   0|   30|          0|
    |empty_reg_2583                        |   30|   0|   30|          0|
    |f_reg_541                             |   31|   0|   31|          0|
    |fh_reg_612                            |   32|   0|   32|          0|
    |fw_reg_633                            |   31|   0|   31|          0|
    |gmem_addr_1_read_reg_2959             |   32|   0|   32|          0|
    |gmem_addr_2_read_reg_2925             |   32|   0|   32|          0|
    |gmem_addr_read_reg_2657               |   32|   0|   32|          0|
    |h_reg_588                             |   32|   0|   32|          0|
    |i_1_reg_453                           |   31|   0|   31|          0|
    |i_2_reg_519                           |   31|   0|   31|          0|
    |i_3_reg_681                           |   31|   0|   31|          0|
    |i_reg_397                             |   32|   0|   32|          0|
    |icmp_ln29_1_reg_3359                  |    1|   0|    1|          0|
    |icmp_ln29_reg_3339                    |    1|   0|    1|          0|
    |icmp_ln34_reg_2544                    |    1|   0|    1|          0|
    |icmp_ln35_reg_2548                    |    1|   0|    1|          0|
    |icmp_ln36_reg_2529                    |    1|   0|    1|          0|
    |icmp_ln44_1_reg_2752                  |    1|   0|    1|          0|
    |icmp_ln45_reg_2766                    |    1|   0|    1|          0|
    |icmp_ln46_reg_2742                    |    1|   0|    1|          0|
    |icmp_ln47_reg_2736                    |    1|   0|    1|          0|
    |icmp_ln54_reg_2950                    |    1|   0|    1|          0|
    |icmp_ln54_reg_2950_pp2_iter1_reg      |    1|   0|    1|          0|
    |icmp_ln59_reg_3034                    |    1|   0|    1|          0|
    |icmp_ln60_reg_3011                    |    1|   0|    1|          0|
    |icmp_ln61_reg_2974                    |    1|   0|    1|          0|
    |icmp_ln64_reg_3192                    |    1|   0|    1|          0|
    |icmp_ln74_reg_3242                    |    1|   0|    1|          0|
    |icmp_ln75_reg_3257                    |    1|   0|    1|          0|
    |icmp_ln7_1_reg_2915                   |    1|   0|    1|          0|
    |icmp_ln7_reg_2647                     |    1|   0|    1|          0|
    |indvar_flatten102_reg_464             |   96|   0|   96|          0|
    |indvar_flatten159_reg_441             |  127|   0|  127|          0|
    |indvar_flatten167_reg_576             |   64|   0|   64|          0|
    |indvar_flatten183_reg_552             |   96|   0|   96|          0|
    |indvar_flatten212_reg_530             |  127|   0|  127|          0|
    |indvar_flatten227_reg_692             |   64|   0|   64|          0|
    |indvar_flatten266_reg_669             |   95|   0|   95|          0|
    |indvar_flatten45_reg_385              |   96|   0|   96|          0|
    |indvar_flatten60_reg_486              |   64|   0|   64|          0|
    |indvar_flatten_reg_408                |   64|   0|   64|          0|
    |j_1_reg_475                           |   32|   0|   32|          0|
    |j_2_reg_703                           |   32|   0|   32|          0|
    |j_reg_430                             |   32|   0|   32|          0|
    |k_1_reg_497                           |   32|   0|   32|          0|
    |k_2_reg_714                           |   32|   0|   32|          0|
    |k_reg_419                             |   32|   0|   32|          0|
    |l_reg_508                             |   32|   0|   32|          0|
    |mul_ln35_1_reg_2632                   |   17|   0|   17|          0|
    |mul_ln35_reg_2627                     |   30|   0|   30|          0|
    |mul_ln37_reg_2595                     |   11|   0|   11|          0|
    |mul_ln44_1_reg_2702                   |   96|   0|   96|          0|
    |mul_ln44_2_reg_2731                   |  127|   0|  127|          0|
    |mul_ln44_reg_2690                     |   64|   0|   64|          0|
    |mul_ln46_reg_2900                     |   30|   0|   30|          0|
    |mul_ln58_1_reg_2995                   |   96|   0|   96|          0|
    |mul_ln58_2_reg_3006                   |  127|   0|  127|          0|
    |mul_ln58_reg_2981                     |   64|   0|   64|          0|
    |mul_ln64_reg_3182                     |   17|   0|   17|          0|
    |mul_ln65_reg_3134                     |   14|   0|   14|          0|
    |mul_ln74_reg_3231                     |   95|   0|   95|          0|
    |mul_ln75_reg_3319                     |   30|   0|   30|          0|
    |mul_reg_3216                          |   32|   0|   32|          0|
    |or_ln45_reg_2825                      |    1|   0|    1|          0|
    |or_ln59_reg_3064                      |    1|   0|    1|          0|
    |outH_reg_2503                         |   32|   0|   32|          0|
    |outW_reg_2514                         |   32|   0|   32|          0|
    |p_mid1115_reg_2806                    |   30|   0|   30|          0|
    |p_mid1121_reg_2858                    |   30|   0|   30|          0|
    |p_mid117_reg_2589                     |   30|   0|   30|          0|
    |p_mid1238_reg_3293                    |   30|   0|   30|          0|
    |p_mid172_reg_2831                     |   30|   0|   30|          0|
    |p_mid174_reg_2864                     |   30|   0|   30|          0|
    |select_ln34_2_reg_2563                |   32|   0|   32|          0|
    |select_ln34_5_reg_2600                |    1|   0|    1|          0|
    |select_ln35_1_reg_2617                |   30|   0|   30|          0|
    |select_ln35_reg_2607                  |   32|   0|   32|          0|
    |select_ln44_2_reg_2784                |   31|   0|   31|          0|
    |select_ln44_7_reg_2817                |    1|   0|    1|          0|
    |select_ln46_1_reg_2875                |   30|   0|   30|          0|
    |select_ln46_2_reg_2880                |    9|   0|    9|          0|
    |select_ln46_reg_2870                  |   32|   0|   32|          0|
    |select_ln58_1_reg_3043                |    4|   0|    4|          0|
    |select_ln58_4_reg_3051                |    1|   0|    1|          0|
    |select_ln58_5_reg_3059                |   31|   0|   31|          0|
    |select_ln59_1_reg_3087                |    7|   0|    7|          0|
    |select_ln59_3_reg_3093                |    1|   0|    1|          0|
    |select_ln59_4_reg_3098                |   32|   0|   32|          0|
    |select_ln60_1_reg_3103                |   10|   0|   10|          0|
    |select_ln60_2_reg_3108                |   32|   0|   32|          0|
    |select_ln60_reg_3118                  |   32|   0|   32|          0|
    |select_ln74_2_reg_3272                |   31|   0|   31|          0|
    |select_ln75_1_reg_3299                |   30|   0|   30|          0|
    |sext_ln37_1_mid2_v_reg_2637           |   30|   0|   30|          0|
    |sext_ln48_1_mid2_v_reg_2905           |   30|   0|   30|          0|
    |sext_ln77_1_mid2_v_reg_3329           |   30|   0|   30|          0|
    |trunc_ln34_1_reg_2469                 |   30|   0|   30|          0|
    |trunc_ln34_2_reg_2539                 |   30|   0|   30|          0|
    |trunc_ln34_3_reg_2558                 |   30|   0|   30|          0|
    |trunc_ln34_4_reg_2568                 |    4|   0|    4|          0|
    |trunc_ln34_4_reg_2568_pp0_iter1_reg   |    4|   0|    4|          0|
    |trunc_ln34_reg_2464                   |   30|   0|   30|          0|
    |trunc_ln44_1_reg_2724                 |   30|   0|   30|          0|
    |trunc_ln44_2_reg_2666                 |   30|   0|   30|          0|
    |trunc_ln44_3_reg_2672                 |   31|   0|   31|          0|
    |trunc_ln44_4_reg_2761                 |   30|   0|   30|          0|
    |trunc_ln44_5_reg_2779                 |   30|   0|   30|          0|
    |trunc_ln44_reg_2719                   |   30|   0|   30|          0|
    |trunc_ln48_2_reg_2789                 |    4|   0|    4|          0|
    |trunc_ln55_reg_2954                   |   30|   0|   30|          0|
    |trunc_ln55_reg_2954_pp2_iter1_reg     |   30|   0|   30|          0|
    |trunc_ln62_2_reg_3123                 |   17|   0|   17|          0|
    |trunc_ln62_reg_3026                   |   10|   0|   10|          0|
    |trunc_ln65_reg_3021                   |    7|   0|    7|          0|
    |trunc_ln74_1_reg_3071                 |   30|   0|   30|          0|
    |trunc_ln74_3_reg_3267                 |   30|   0|   30|          0|
    |trunc_ln74_4_reg_3277                 |    4|   0|    4|          0|
    |trunc_ln74_reg_3226                   |   30|   0|   30|          0|
    |trunc_ln77_2_reg_3309                 |   17|   0|   17|          0|
    |trunc_ln77_2_reg_3309_pp4_iter97_reg  |   17|   0|   17|          0|
    |urem_ln29_1_reg_3343                  |   95|   0|   95|          0|
    |urem_ln29_reg_3324                    |   95|   0|   95|          0|
    |urem_ln7_1_reg_2910                   |  127|   0|  127|          0|
    |urem_ln7_reg_2642                     |   96|   0|   96|          0|
    |w_1_reg_600                           |   32|   0|   32|          0|
    |w_read_reg_2454                       |   32|   0|   32|          0|
    |wbuf_load_reg_3211                    |   32|   0|   32|          0|
    |x_read_reg_2459                       |   32|   0|   32|          0|
    |xbuf_load_reg_3206                    |   32|   0|   32|          0|
    |y_read_reg_2449                       |   32|   0|   32|          0|
    |ybuf_addr_1_reg_3144                  |   17|   0|   17|          0|
    |zext_ln29_reg_3246                    |   32|   0|   95|         63|
    |zext_ln44_3_reg_2708                  |   31|   0|  127|         96|
    |add_ln48_1_reg_2836                   |   64|  32|    9|          0|
    |add_ln48_4_reg_2895                   |   64|  32|   12|          0|
    |icmp_ln29_1_reg_3359                  |   64|  32|    1|          0|
    |icmp_ln34_reg_2544                    |   64|  32|    1|          0|
    |icmp_ln35_reg_2548                    |   64|  32|    1|          0|
    |icmp_ln44_1_reg_2752                  |   64|  32|    1|          0|
    |icmp_ln45_reg_2766                    |   64|  32|    1|          0|
    |icmp_ln64_reg_3192                    |   64|  32|    1|          0|
    |icmp_ln74_reg_3242                    |   64|  32|    1|          0|
    |icmp_ln75_reg_3257                    |   64|  32|    1|          0|
    |mul_ln35_1_reg_2632                   |   64|  32|   17|          0|
    |or_ln45_reg_2825                      |   64|  32|    1|          0|
    |p_mid1115_reg_2806                    |   64|  32|   30|          0|
    |select_ln35_reg_2607                  |   64|  32|   32|          0|
    |select_ln44_7_reg_2817                |   64|  32|    1|          0|
    |select_ln46_reg_2870                  |   64|  32|   32|          0|
    |sext_ln37_1_mid2_v_reg_2637           |   64|  32|   30|          0|
    |sext_ln48_1_mid2_v_reg_2905           |   64|  32|   30|          0|
    |trunc_ln48_2_reg_2789                 |   64|  32|    4|          0|
    |trunc_ln74_4_reg_3277                 |   64|  32|    4|          0|
    +--------------------------------------+-----+----+-----+-----------+
    |Total                                 | 7365| 640| 6518|        223|
    +--------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_CTRL_AWVALID     |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_AWREADY     |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_AWADDR      |   in|    6|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WVALID      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WREADY      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WDATA       |   in|   32|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WSTRB       |   in|    4|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARVALID     |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARREADY     |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARADDR      |   in|    6|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RVALID      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RREADY      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RDATA       |  out|   32|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RRESP       |  out|    2|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BVALID      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BREADY      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BRESP       |  out|    2|       s_axi|          CTRL|        scalar|
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|      conv_fwd|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|      conv_fwd|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|      conv_fwd|  return value|
|m_axi_gmem_AWVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWADDR      |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WVALID      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WREADY      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WDATA       |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_WSTRB       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_WLAST       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WID         |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WUSER       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARADDR      |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RDATA       |   in|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_RLAST       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RUSER       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BUSER       |   in|    1|       m_axi|          gmem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

