Fitter report for R232i
Fri Oct 03 13:27:17 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Oct 03 13:27:17 2025       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; R232i                                       ;
; Top-level Entity Name           ; R232i                                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 764 / 56,480 ( 1 % )                        ;
; Total registers                 ; 992                                         ;
; Total pins                      ; 138 / 268 ( 51 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processor 3            ;   0.4%      ;
;     Processor 4            ;   0.4%      ;
;     Processor 5            ;   0.4%      ;
;     Processor 6            ;   0.4%      ;
;     Processor 7            ;   0.4%      ;
;     Processor 8            ;   0.4%      ;
;     Processor 9            ;   0.4%      ;
;     Processor 10           ;   0.4%      ;
;     Processor 11           ;   0.4%      ;
;     Processor 12           ;   0.3%      ;
;     Processor 13           ;   0.3%      ;
;     Processor 14           ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node               ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0   ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; reset~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2070 ) ; 0.00 % ( 0 / 2070 )        ; 0.00 % ( 0 / 2070 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2070 ) ; 0.00 % ( 0 / 2070 )        ; 0.00 % ( 0 / 2070 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2070 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/davi5/UFPI/4_periodo/Topicos/Risc-v-R232I-pipeline-/output_files/R232i.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 764 / 56,480          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 764                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 938 / 56,480          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 37                    ;       ;
;         [b] ALMs used for LUT logic                         ; 465                   ;       ;
;         [c] ALMs used for registers                         ; 436                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 184 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 8                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 129 / 5,648           ; 2 %   ;
;     -- Logic LABs                                           ; 129                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 800                   ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 607                   ;       ;
;     -- 5 input functions                                    ; 96                    ;       ;
;     -- 4 input functions                                    ; 32                    ;       ;
;     -- <=3 input functions                                  ; 65                    ;       ;
; Combinational ALUT usage for route-throughs                 ; 324                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 992                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 944 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 48 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 992                   ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 138 / 268             ; 51 %  ;
;     -- Clock pins                                           ; 7 / 11                ; 64 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.7% / 0.6% / 0.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 11.5% / 11.5% / 11.5% ;       ;
; Maximum fan-out                                             ; 992                   ;       ;
; Highest non-global fan-out                                  ; 160                   ;       ;
; Total fan-out                                               ; 9001                  ;       ;
; Average fan-out                                             ; 3.76                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 764 / 56480 ( 1 % )    ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 764                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 938 / 56480 ( 2 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 37                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 465                    ; 0                              ;
;         [c] ALMs used for registers                         ; 436                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 184 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 8                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 129 / 5648 ( 2 % )     ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 129                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 800                    ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 607                    ; 0                              ;
;     -- 5 input functions                                    ; 96                     ; 0                              ;
;     -- 4 input functions                                    ; 32                     ; 0                              ;
;     -- <=3 input functions                                  ; 65                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 324                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 944 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 48 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 992                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 138                    ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 9001                   ; 0                              ;
;     -- Registered Connections                               ; 1984                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 42                     ; 0                              ;
;     -- Output Ports                                         ; 96                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; EXMEM_RegWrite ; C20   ; 7A       ; 86           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; EXMEMrd[0]     ; B10   ; 8A       ; 34           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; EXMEMrd[1]     ; G20   ; 7A       ; 80           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; EXMEMrd[2]     ; B12   ; 7A       ; 54           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; EXMEMrd[3]     ; C18   ; 7A       ; 78           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; EXMEMrd[4]     ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs1[0]     ; G17   ; 7A       ; 70           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs1[1]     ; U16   ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs1[2]     ; B6    ; 8A       ; 32           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs1[3]     ; E19   ; 7A       ; 86           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs1[4]     ; T22   ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs2[0]     ; K16   ; 7A       ; 64           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs2[1]     ; J22   ; 7A       ; 84           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs2[2]     ; F18   ; 7A       ; 76           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs2[3]     ; M20   ; 5B       ; 89           ; 37           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IDEXrs2[4]     ; T19   ; 5A       ; 89           ; 4            ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MEMWB_RegWrite ; U21   ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MEMWBrd[0]     ; N20   ; 5B       ; 89           ; 35           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MEMWBrd[1]     ; E22   ; 7A       ; 80           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MEMWBrd[2]     ; E15   ; 7A       ; 66           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MEMWBrd[3]     ; B15   ; 7A       ; 62           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; MEMWBrd[4]     ; K20   ; 7A       ; 72           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RegWrite       ; AB7   ; 3B       ; 28           ; 0            ; 34           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk            ; M16   ; 5B       ; 89           ; 35           ; 60           ; 992                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rd[0]          ; AA8   ; 3B       ; 30           ; 0            ; 51           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rd[1]          ; M7    ; 3A       ; 8            ; 0            ; 0            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rd[2]          ; T9    ; 3B       ; 30           ; 0            ; 17           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rd[3]          ; Y14   ; 4A       ; 54           ; 0            ; 17           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rd[4]          ; AB18  ; 4A       ; 56           ; 0            ; 34           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset          ; N16   ; 5B       ; 89           ; 35           ; 43           ; 992                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs1[0]         ; Y9    ; 3B       ; 34           ; 0            ; 74           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs1[1]         ; AB8   ; 3B       ; 30           ; 0            ; 34           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs1[2]         ; N9    ; 3B       ; 40           ; 0            ; 0            ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs1[3]         ; N8    ; 3B       ; 28           ; 0            ; 0            ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs1[4]         ; AA7   ; 3B       ; 28           ; 0            ; 51           ; 64                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs2[0]         ; R10   ; 3B       ; 38           ; 0            ; 17           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs2[1]         ; U10   ; 3B       ; 30           ; 0            ; 0            ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs2[2]         ; AA12  ; 3B       ; 40           ; 0            ; 34           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs2[3]         ; R11   ; 3B       ; 38           ; 0            ; 0            ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rs2[4]         ; R7    ; 3A       ; 8            ; 0            ; 51           ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sel[0]         ; T12   ; 4A       ; 52           ; 0            ; 17           ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sel[1]         ; AA10  ; 3B       ; 32           ; 0            ; 51           ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; out_ULA_C[0]   ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[10]  ; P9    ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[11]  ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[12]  ; E7    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[13]  ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[14]  ; U12   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[15]  ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[16]  ; M8    ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[17]  ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[18]  ; E10   ; 8A       ; 32           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[19]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[1]   ; M6    ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[20]  ; AB6   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[21]  ; V9    ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[22]  ; AA9   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[23]  ; P6    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[24]  ; P8    ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[25]  ; V10   ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[26]  ; M9    ; 3B       ; 32           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[27]  ; AA15  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[28]  ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[29]  ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[2]   ; B7    ; 8A       ; 32           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[30]  ; R9    ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[31]  ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[3]   ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[4]   ; D6    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[5]   ; W16   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[6]   ; AB11  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[7]   ; U11   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[8]   ; P7    ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_ULA_C[9]   ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[0]  ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[10] ; J8    ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[11] ; G10   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[12] ; C6    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[13] ; A10   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[14] ; G8    ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[15] ; G12   ; 7A       ; 52           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[16] ; L7    ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[17] ; W9    ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[18] ; T8    ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[19] ; A5    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[1]  ; A7    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[20] ; D12   ; 7A       ; 50           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[21] ; R16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[22] ; Y15   ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[23] ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[24] ; J9    ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[25] ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[26] ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[27] ; V15   ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[28] ; R14   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[29] ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[2]  ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[30] ; AB17  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[31] ; F7    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[3]  ; E9    ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[4]  ; C9    ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[5]  ; H6    ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[6]  ; W19   ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[7]  ; P17   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[8]  ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_A[9]  ; C8    ; 8A       ; 28           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[0]  ; A20   ; 7A       ; 74           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[10] ; A9    ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[11] ; P18   ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[12] ; Y16   ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[13] ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[14] ; H8    ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[15] ; N6    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[16] ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[17] ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[18] ; F10   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[19] ; V16   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[1]  ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[20] ; T7    ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[21] ; P16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[22] ; P22   ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[23] ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[24] ; T14   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[25] ; R6    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[26] ; Y21   ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[27] ; G6    ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[28] ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[29] ; W8    ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[2]  ; A8    ; 8A       ; 30           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[30] ; D9    ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[31] ; AA20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[3]  ; AB22  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[4]  ; U6    ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[5]  ; V6    ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[6]  ; K7    ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[7]  ; J7    ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[8]  ; D7    ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; out_read_B[9]  ; F14   ; 7A       ; 62           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 35 / 48 ( 73 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 8 / 16 ( 50 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 16 ( 25 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 17 / 80 ( 21 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 32 ( 91 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; out_read_A[19]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; out_read_A[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 473        ; 8A       ; out_read_B[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 464        ; 8A       ; out_read_B[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 462        ; 8A       ; out_read_A[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; out_read_B[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; rs1[4]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; rd[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; out_ULA_C[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; sel[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; rs2[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; out_ULA_C[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; out_read_B[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; out_ULA_C[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; out_read_B[28]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; out_read_A[23]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; out_read_B[23]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; out_read_B[31]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; out_read_A[25]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; out_ULA_C[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; RegWrite                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; rs1[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; out_ULA_C[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; out_ULA_C[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; out_ULA_C[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; out_ULA_C[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; out_ULA_C[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; out_read_A[30]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; rd[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; out_read_B[17]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; out_read_A[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; out_read_B[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; IDEXrs1[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 472        ; 8A       ; out_ULA_C[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; EXMEMrd[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; EXMEMrd[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; MEMWBrd[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; out_read_A[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; out_read_A[9]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 467        ; 8A       ; out_read_A[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; EXMEMrd[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; EXMEM_RegWrite                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; out_ULA_C[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 478        ; 8A       ; out_read_B[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; out_read_B[30]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; out_read_A[20]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; out_ULA_C[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; out_read_A[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 469        ; 8A       ; out_ULA_C[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; MEMWBrd[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; IDEXrs1[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; MEMWBrd[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; out_read_A[31]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; out_read_B[18]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; out_read_B[9]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; IDEXrs2[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; out_read_B[27]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; out_read_A[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; out_read_A[11]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; out_read_A[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; IDEXrs1[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; EXMEMrd[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; out_read_A[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; out_read_B[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; out_read_B[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 459        ; 8A       ; out_read_A[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 461        ; 8A       ; out_read_A[24]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; IDEXrs2[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; out_read_B[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; IDEXrs2[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; MEMWBrd[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; out_read_A[16]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; out_ULA_C[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; rd[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; out_ULA_C[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; out_ULA_C[26]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; IDEXrs2[3]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; out_read_B[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; rs1[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; rs1[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; MEMWBrd[0]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; out_ULA_C[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; out_ULA_C[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; out_ULA_C[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; out_ULA_C[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; out_ULA_C[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; out_read_B[21]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; out_read_A[7]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; out_read_B[11]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; out_read_A[2]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; out_read_B[22]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; out_read_B[25]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; rs2[4]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; out_ULA_C[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; rs2[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; rs2[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; out_ULA_C[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; out_read_A[28]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; out_read_A[21]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; out_read_B[20]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; out_read_A[18]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; rd[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; out_ULA_C[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; sel[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; out_read_A[29]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; out_read_B[24]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; IDEXrs2[4]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; IDEXrs1[4]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; out_read_B[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; rs2[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; out_ULA_C[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; out_ULA_C[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; out_ULA_C[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; IDEXrs1[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; MEMWB_RegWrite                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; out_read_B[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; out_ULA_C[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; out_ULA_C[25]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; out_read_A[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; out_read_B[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; out_read_A[27]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; out_read_B[19]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; out_read_B[16]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; out_read_B[29]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; out_read_A[17]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; out_ULA_C[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; out_read_A[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; rs1[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; out_ULA_C[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; out_ULA_C[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; rd[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; out_read_A[22]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; out_read_B[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; out_read_A[26]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; EXMEMrd[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; out_read_B[26]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; IDEXrs1[0]     ; Incomplete set of assignments ;
; IDEXrs1[1]     ; Incomplete set of assignments ;
; IDEXrs1[2]     ; Incomplete set of assignments ;
; IDEXrs1[3]     ; Incomplete set of assignments ;
; IDEXrs1[4]     ; Incomplete set of assignments ;
; IDEXrs2[0]     ; Incomplete set of assignments ;
; IDEXrs2[1]     ; Incomplete set of assignments ;
; IDEXrs2[2]     ; Incomplete set of assignments ;
; IDEXrs2[3]     ; Incomplete set of assignments ;
; IDEXrs2[4]     ; Incomplete set of assignments ;
; MEMWBrd[0]     ; Incomplete set of assignments ;
; MEMWBrd[1]     ; Incomplete set of assignments ;
; MEMWBrd[2]     ; Incomplete set of assignments ;
; MEMWBrd[3]     ; Incomplete set of assignments ;
; MEMWBrd[4]     ; Incomplete set of assignments ;
; EXMEMrd[0]     ; Incomplete set of assignments ;
; EXMEMrd[1]     ; Incomplete set of assignments ;
; EXMEMrd[2]     ; Incomplete set of assignments ;
; EXMEMrd[3]     ; Incomplete set of assignments ;
; EXMEMrd[4]     ; Incomplete set of assignments ;
; EXMEM_RegWrite ; Incomplete set of assignments ;
; MEMWB_RegWrite ; Incomplete set of assignments ;
; out_read_A[0]  ; Incomplete set of assignments ;
; out_read_A[1]  ; Incomplete set of assignments ;
; out_read_A[2]  ; Incomplete set of assignments ;
; out_read_A[3]  ; Incomplete set of assignments ;
; out_read_A[4]  ; Incomplete set of assignments ;
; out_read_A[5]  ; Incomplete set of assignments ;
; out_read_A[6]  ; Incomplete set of assignments ;
; out_read_A[7]  ; Incomplete set of assignments ;
; out_read_A[8]  ; Incomplete set of assignments ;
; out_read_A[9]  ; Incomplete set of assignments ;
; out_read_A[10] ; Incomplete set of assignments ;
; out_read_A[11] ; Incomplete set of assignments ;
; out_read_A[12] ; Incomplete set of assignments ;
; out_read_A[13] ; Incomplete set of assignments ;
; out_read_A[14] ; Incomplete set of assignments ;
; out_read_A[15] ; Incomplete set of assignments ;
; out_read_A[16] ; Incomplete set of assignments ;
; out_read_A[17] ; Incomplete set of assignments ;
; out_read_A[18] ; Incomplete set of assignments ;
; out_read_A[19] ; Incomplete set of assignments ;
; out_read_A[20] ; Incomplete set of assignments ;
; out_read_A[21] ; Incomplete set of assignments ;
; out_read_A[22] ; Incomplete set of assignments ;
; out_read_A[23] ; Incomplete set of assignments ;
; out_read_A[24] ; Incomplete set of assignments ;
; out_read_A[25] ; Incomplete set of assignments ;
; out_read_A[26] ; Incomplete set of assignments ;
; out_read_A[27] ; Incomplete set of assignments ;
; out_read_A[28] ; Incomplete set of assignments ;
; out_read_A[29] ; Incomplete set of assignments ;
; out_read_A[30] ; Incomplete set of assignments ;
; out_read_A[31] ; Incomplete set of assignments ;
; out_read_B[0]  ; Incomplete set of assignments ;
; out_read_B[1]  ; Incomplete set of assignments ;
; out_read_B[2]  ; Incomplete set of assignments ;
; out_read_B[3]  ; Incomplete set of assignments ;
; out_read_B[4]  ; Incomplete set of assignments ;
; out_read_B[5]  ; Incomplete set of assignments ;
; out_read_B[6]  ; Incomplete set of assignments ;
; out_read_B[7]  ; Incomplete set of assignments ;
; out_read_B[8]  ; Incomplete set of assignments ;
; out_read_B[9]  ; Incomplete set of assignments ;
; out_read_B[10] ; Incomplete set of assignments ;
; out_read_B[11] ; Incomplete set of assignments ;
; out_read_B[12] ; Incomplete set of assignments ;
; out_read_B[13] ; Incomplete set of assignments ;
; out_read_B[14] ; Incomplete set of assignments ;
; out_read_B[15] ; Incomplete set of assignments ;
; out_read_B[16] ; Incomplete set of assignments ;
; out_read_B[17] ; Incomplete set of assignments ;
; out_read_B[18] ; Incomplete set of assignments ;
; out_read_B[19] ; Incomplete set of assignments ;
; out_read_B[20] ; Incomplete set of assignments ;
; out_read_B[21] ; Incomplete set of assignments ;
; out_read_B[22] ; Incomplete set of assignments ;
; out_read_B[23] ; Incomplete set of assignments ;
; out_read_B[24] ; Incomplete set of assignments ;
; out_read_B[25] ; Incomplete set of assignments ;
; out_read_B[26] ; Incomplete set of assignments ;
; out_read_B[27] ; Incomplete set of assignments ;
; out_read_B[28] ; Incomplete set of assignments ;
; out_read_B[29] ; Incomplete set of assignments ;
; out_read_B[30] ; Incomplete set of assignments ;
; out_read_B[31] ; Incomplete set of assignments ;
; out_ULA_C[0]   ; Incomplete set of assignments ;
; out_ULA_C[1]   ; Incomplete set of assignments ;
; out_ULA_C[2]   ; Incomplete set of assignments ;
; out_ULA_C[3]   ; Incomplete set of assignments ;
; out_ULA_C[4]   ; Incomplete set of assignments ;
; out_ULA_C[5]   ; Incomplete set of assignments ;
; out_ULA_C[6]   ; Incomplete set of assignments ;
; out_ULA_C[7]   ; Incomplete set of assignments ;
; out_ULA_C[8]   ; Incomplete set of assignments ;
; out_ULA_C[9]   ; Incomplete set of assignments ;
; out_ULA_C[10]  ; Incomplete set of assignments ;
; out_ULA_C[11]  ; Incomplete set of assignments ;
; out_ULA_C[12]  ; Incomplete set of assignments ;
; out_ULA_C[13]  ; Incomplete set of assignments ;
; out_ULA_C[14]  ; Incomplete set of assignments ;
; out_ULA_C[15]  ; Incomplete set of assignments ;
; out_ULA_C[16]  ; Incomplete set of assignments ;
; out_ULA_C[17]  ; Incomplete set of assignments ;
; out_ULA_C[18]  ; Incomplete set of assignments ;
; out_ULA_C[19]  ; Incomplete set of assignments ;
; out_ULA_C[20]  ; Incomplete set of assignments ;
; out_ULA_C[21]  ; Incomplete set of assignments ;
; out_ULA_C[22]  ; Incomplete set of assignments ;
; out_ULA_C[23]  ; Incomplete set of assignments ;
; out_ULA_C[24]  ; Incomplete set of assignments ;
; out_ULA_C[25]  ; Incomplete set of assignments ;
; out_ULA_C[26]  ; Incomplete set of assignments ;
; out_ULA_C[27]  ; Incomplete set of assignments ;
; out_ULA_C[28]  ; Incomplete set of assignments ;
; out_ULA_C[29]  ; Incomplete set of assignments ;
; out_ULA_C[30]  ; Incomplete set of assignments ;
; out_ULA_C[31]  ; Incomplete set of assignments ;
; rs1[4]         ; Incomplete set of assignments ;
; rs1[2]         ; Incomplete set of assignments ;
; rs1[3]         ; Incomplete set of assignments ;
; rs1[0]         ; Incomplete set of assignments ;
; rs1[1]         ; Incomplete set of assignments ;
; rs2[4]         ; Incomplete set of assignments ;
; rs2[2]         ; Incomplete set of assignments ;
; rs2[3]         ; Incomplete set of assignments ;
; rs2[0]         ; Incomplete set of assignments ;
; rs2[1]         ; Incomplete set of assignments ;
; sel[1]         ; Incomplete set of assignments ;
; sel[0]         ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; reset          ; Incomplete set of assignments ;
; RegWrite       ; Incomplete set of assignments ;
; rd[2]          ; Incomplete set of assignments ;
; rd[3]          ; Incomplete set of assignments ;
; rd[0]          ; Incomplete set of assignments ;
; rd[1]          ; Incomplete set of assignments ;
; rd[4]          ; Incomplete set of assignments ;
; IDEXrs1[0]     ; Missing location assignment   ;
; IDEXrs1[1]     ; Missing location assignment   ;
; IDEXrs1[2]     ; Missing location assignment   ;
; IDEXrs1[3]     ; Missing location assignment   ;
; IDEXrs1[4]     ; Missing location assignment   ;
; IDEXrs2[0]     ; Missing location assignment   ;
; IDEXrs2[1]     ; Missing location assignment   ;
; IDEXrs2[2]     ; Missing location assignment   ;
; IDEXrs2[3]     ; Missing location assignment   ;
; IDEXrs2[4]     ; Missing location assignment   ;
; MEMWBrd[0]     ; Missing location assignment   ;
; MEMWBrd[1]     ; Missing location assignment   ;
; MEMWBrd[2]     ; Missing location assignment   ;
; MEMWBrd[3]     ; Missing location assignment   ;
; MEMWBrd[4]     ; Missing location assignment   ;
; EXMEMrd[0]     ; Missing location assignment   ;
; EXMEMrd[1]     ; Missing location assignment   ;
; EXMEMrd[2]     ; Missing location assignment   ;
; EXMEMrd[3]     ; Missing location assignment   ;
; EXMEMrd[4]     ; Missing location assignment   ;
; EXMEM_RegWrite ; Missing location assignment   ;
; MEMWB_RegWrite ; Missing location assignment   ;
; out_read_A[0]  ; Missing location assignment   ;
; out_read_A[1]  ; Missing location assignment   ;
; out_read_A[2]  ; Missing location assignment   ;
; out_read_A[3]  ; Missing location assignment   ;
; out_read_A[4]  ; Missing location assignment   ;
; out_read_A[5]  ; Missing location assignment   ;
; out_read_A[6]  ; Missing location assignment   ;
; out_read_A[7]  ; Missing location assignment   ;
; out_read_A[8]  ; Missing location assignment   ;
; out_read_A[9]  ; Missing location assignment   ;
; out_read_A[10] ; Missing location assignment   ;
; out_read_A[11] ; Missing location assignment   ;
; out_read_A[12] ; Missing location assignment   ;
; out_read_A[13] ; Missing location assignment   ;
; out_read_A[14] ; Missing location assignment   ;
; out_read_A[15] ; Missing location assignment   ;
; out_read_A[16] ; Missing location assignment   ;
; out_read_A[17] ; Missing location assignment   ;
; out_read_A[18] ; Missing location assignment   ;
; out_read_A[19] ; Missing location assignment   ;
; out_read_A[20] ; Missing location assignment   ;
; out_read_A[21] ; Missing location assignment   ;
; out_read_A[22] ; Missing location assignment   ;
; out_read_A[23] ; Missing location assignment   ;
; out_read_A[24] ; Missing location assignment   ;
; out_read_A[25] ; Missing location assignment   ;
; out_read_A[26] ; Missing location assignment   ;
; out_read_A[27] ; Missing location assignment   ;
; out_read_A[28] ; Missing location assignment   ;
; out_read_A[29] ; Missing location assignment   ;
; out_read_A[30] ; Missing location assignment   ;
; out_read_A[31] ; Missing location assignment   ;
; out_read_B[0]  ; Missing location assignment   ;
; out_read_B[1]  ; Missing location assignment   ;
; out_read_B[2]  ; Missing location assignment   ;
; out_read_B[3]  ; Missing location assignment   ;
; out_read_B[4]  ; Missing location assignment   ;
; out_read_B[5]  ; Missing location assignment   ;
; out_read_B[6]  ; Missing location assignment   ;
; out_read_B[7]  ; Missing location assignment   ;
; out_read_B[8]  ; Missing location assignment   ;
; out_read_B[9]  ; Missing location assignment   ;
; out_read_B[10] ; Missing location assignment   ;
; out_read_B[11] ; Missing location assignment   ;
; out_read_B[12] ; Missing location assignment   ;
; out_read_B[13] ; Missing location assignment   ;
; out_read_B[14] ; Missing location assignment   ;
; out_read_B[15] ; Missing location assignment   ;
; out_read_B[16] ; Missing location assignment   ;
; out_read_B[17] ; Missing location assignment   ;
; out_read_B[18] ; Missing location assignment   ;
; out_read_B[19] ; Missing location assignment   ;
; out_read_B[20] ; Missing location assignment   ;
; out_read_B[21] ; Missing location assignment   ;
; out_read_B[22] ; Missing location assignment   ;
; out_read_B[23] ; Missing location assignment   ;
; out_read_B[24] ; Missing location assignment   ;
; out_read_B[25] ; Missing location assignment   ;
; out_read_B[26] ; Missing location assignment   ;
; out_read_B[27] ; Missing location assignment   ;
; out_read_B[28] ; Missing location assignment   ;
; out_read_B[29] ; Missing location assignment   ;
; out_read_B[30] ; Missing location assignment   ;
; out_read_B[31] ; Missing location assignment   ;
; out_ULA_C[0]   ; Missing location assignment   ;
; out_ULA_C[1]   ; Missing location assignment   ;
; out_ULA_C[2]   ; Missing location assignment   ;
; out_ULA_C[3]   ; Missing location assignment   ;
; out_ULA_C[4]   ; Missing location assignment   ;
; out_ULA_C[5]   ; Missing location assignment   ;
; out_ULA_C[6]   ; Missing location assignment   ;
; out_ULA_C[7]   ; Missing location assignment   ;
; out_ULA_C[8]   ; Missing location assignment   ;
; out_ULA_C[9]   ; Missing location assignment   ;
; out_ULA_C[10]  ; Missing location assignment   ;
; out_ULA_C[11]  ; Missing location assignment   ;
; out_ULA_C[12]  ; Missing location assignment   ;
; out_ULA_C[13]  ; Missing location assignment   ;
; out_ULA_C[14]  ; Missing location assignment   ;
; out_ULA_C[15]  ; Missing location assignment   ;
; out_ULA_C[16]  ; Missing location assignment   ;
; out_ULA_C[17]  ; Missing location assignment   ;
; out_ULA_C[18]  ; Missing location assignment   ;
; out_ULA_C[19]  ; Missing location assignment   ;
; out_ULA_C[20]  ; Missing location assignment   ;
; out_ULA_C[21]  ; Missing location assignment   ;
; out_ULA_C[22]  ; Missing location assignment   ;
; out_ULA_C[23]  ; Missing location assignment   ;
; out_ULA_C[24]  ; Missing location assignment   ;
; out_ULA_C[25]  ; Missing location assignment   ;
; out_ULA_C[26]  ; Missing location assignment   ;
; out_ULA_C[27]  ; Missing location assignment   ;
; out_ULA_C[28]  ; Missing location assignment   ;
; out_ULA_C[29]  ; Missing location assignment   ;
; out_ULA_C[30]  ; Missing location assignment   ;
; out_ULA_C[31]  ; Missing location assignment   ;
; rs1[4]         ; Missing location assignment   ;
; rs1[2]         ; Missing location assignment   ;
; rs1[3]         ; Missing location assignment   ;
; rs1[0]         ; Missing location assignment   ;
; rs1[1]         ; Missing location assignment   ;
; rs2[4]         ; Missing location assignment   ;
; rs2[2]         ; Missing location assignment   ;
; rs2[3]         ; Missing location assignment   ;
; rs2[0]         ; Missing location assignment   ;
; rs2[1]         ; Missing location assignment   ;
; sel[1]         ; Missing location assignment   ;
; sel[0]         ; Missing location assignment   ;
; clk            ; Missing location assignment   ;
; reset          ; Missing location assignment   ;
; RegWrite       ; Missing location assignment   ;
; rd[2]          ; Missing location assignment   ;
; rd[3]          ; Missing location assignment   ;
; rd[0]          ; Missing location assignment   ;
; rd[1]          ; Missing location assignment   ;
; rd[4]          ; Missing location assignment   ;
+----------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------+---------------+--------------+
; Compilation Hierarchy Node  ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name           ; Entity Name   ; Library Name ;
+-----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------+---------------+--------------+
; |R232i                      ; 763.5 (0.5)          ; 937.0 (0.5)                      ; 183.5 (0.0)                                       ; 10.0 (0.0)                       ; 0.0 (0.0)            ; 800 (1)             ; 992 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 138  ; 0            ; |R232i                        ; R232i         ; work         ;
;    |ULA:ULA|                ; 32.1 (32.1)          ; 33.7 (33.7)                      ; 7.3 (7.3)                                         ; 5.7 (5.7)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |R232i|ULA:ULA                ; ULA           ; work         ;
;    |register_bank:reg_bank| ; 730.9 (730.9)        ; 902.8 (902.8)                    ; 176.2 (176.2)                                     ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 735 (735)           ; 992 (992)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |R232i|register_bank:reg_bank ; register_bank ; work         ;
+-----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; IDEXrs1[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs1[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs1[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs1[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs1[4]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs2[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs2[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs2[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs2[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDEXrs2[4]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MEMWBrd[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MEMWBrd[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MEMWBrd[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MEMWBrd[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MEMWBrd[4]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EXMEMrd[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EXMEMrd[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EXMEMrd[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EXMEMrd[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EXMEMrd[4]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EXMEM_RegWrite ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MEMWB_RegWrite ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; out_read_A[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_A[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_read_B[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out_ULA_C[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs1[4]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs1[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs1[3]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs1[0]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs1[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs2[4]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs2[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs2[3]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs2[0]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs2[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RegWrite       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rd[2]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rd[3]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rd[0]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rd[1]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rd[4]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; IDEXrs1[0]                                ;                   ;         ;
; IDEXrs1[1]                                ;                   ;         ;
; IDEXrs1[2]                                ;                   ;         ;
; IDEXrs1[3]                                ;                   ;         ;
; IDEXrs1[4]                                ;                   ;         ;
; IDEXrs2[0]                                ;                   ;         ;
; IDEXrs2[1]                                ;                   ;         ;
; IDEXrs2[2]                                ;                   ;         ;
; IDEXrs2[3]                                ;                   ;         ;
; IDEXrs2[4]                                ;                   ;         ;
; MEMWBrd[0]                                ;                   ;         ;
; MEMWBrd[1]                                ;                   ;         ;
; MEMWBrd[2]                                ;                   ;         ;
; MEMWBrd[3]                                ;                   ;         ;
; MEMWBrd[4]                                ;                   ;         ;
; EXMEMrd[0]                                ;                   ;         ;
; EXMEMrd[1]                                ;                   ;         ;
; EXMEMrd[2]                                ;                   ;         ;
; EXMEMrd[3]                                ;                   ;         ;
; EXMEMrd[4]                                ;                   ;         ;
; EXMEM_RegWrite                            ;                   ;         ;
; MEMWB_RegWrite                            ;                   ;         ;
; rs1[4]                                    ;                   ;         ;
;      - ULA:ULA|Add0~1                     ; 1                 ; 0       ;
;      - ULA:ULA|Add0~5                     ; 1                 ; 0       ;
;      - ULA:ULA|Add0~9                     ; 1                 ; 0       ;
;      - ULA:ULA|Add0~13                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~17                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~21                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~25                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~29                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~33                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~37                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~41                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~45                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~49                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~53                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~57                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~61                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~65                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~69                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~73                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~77                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~81                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~85                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~89                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~93                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~97                    ; 1                 ; 0       ;
;      - ULA:ULA|Add0~101                   ; 1                 ; 0       ;
;      - ULA:ULA|Add0~105                   ; 1                 ; 0       ;
;      - ULA:ULA|Add0~109                   ; 1                 ; 0       ;
;      - ULA:ULA|Add0~113                   ; 1                 ; 0       ;
;      - ULA:ULA|Add0~117                   ; 1                 ; 0       ;
;      - ULA:ULA|Add0~121                   ; 1                 ; 0       ;
;      - ULA:ULA|Add0~125                   ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~10     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~10     ; 1                 ; 0       ;
; rs1[2]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux31~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~9      ; 1                 ; 0       ;
; rs1[3]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux31~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux31~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux30~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux29~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux28~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux27~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux26~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux25~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux24~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux23~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux22~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux21~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux20~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux19~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux18~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux17~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux16~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux15~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux14~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux13~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux12~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux11~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux10~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux9~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux8~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux7~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux6~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux5~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux4~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux3~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux2~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux1~9      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~0      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~1      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~2      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~3      ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux0~9      ; 1                 ; 0       ;
; rs1[0]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux31~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~8      ; 0                 ; 0       ;
; rs1[1]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux31~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux31~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux30~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux29~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux28~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux27~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux26~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux25~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux24~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux23~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux22~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux21~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux20~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux19~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux18~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux17~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux16~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux15~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux14~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux13~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux12~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux11~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux10~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux9~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux8~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux7~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux6~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux5~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux4~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux3~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux2~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux1~8      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~4      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~5      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~6      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~7      ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux0~8      ; 0                 ; 0       ;
; rs2[4]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux63~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~10    ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~10    ; 1                 ; 0       ;
; rs2[2]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux63~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~9     ; 1                 ; 0       ;
; rs2[3]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux63~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~9     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~0     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~1     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~2     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~3     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~9     ; 1                 ; 0       ;
; rs2[0]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux63~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux63~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux63~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux63~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux63~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux62~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux62~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux62~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux62~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux62~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux61~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux61~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux61~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux61~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux61~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux60~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux60~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux60~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux60~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux60~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux59~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux59~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux59~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux59~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux59~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux58~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux58~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux58~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux58~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux58~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux57~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux57~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux57~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux57~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux57~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux56~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux56~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux56~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux56~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux56~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux55~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux55~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux55~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux55~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux55~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux54~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux54~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux54~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux54~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux54~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux53~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux53~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux53~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux53~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux53~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux52~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux52~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux52~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux52~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux52~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux51~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux51~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux51~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux51~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux51~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux50~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux50~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux50~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux50~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux50~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux49~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux49~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux49~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux49~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux49~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux48~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux48~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux48~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux48~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux48~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux47~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux47~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux47~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux47~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux47~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux46~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux46~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux46~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux46~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux46~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux45~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux45~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux45~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux45~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux45~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux44~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux44~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux44~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux44~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux44~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux43~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux43~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux43~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux43~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux43~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux42~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux42~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux42~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux42~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux42~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux41~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux41~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux41~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux41~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux41~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux40~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux40~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux40~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux40~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux40~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux39~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux39~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux39~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux39~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux39~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux38~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux38~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux38~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux38~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux38~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux37~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux37~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux37~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux37~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux37~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux36~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux36~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux36~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux36~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux36~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux35~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux35~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux35~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux35~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux35~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux34~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux34~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux34~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux34~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux34~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux33~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux33~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux33~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux33~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux33~8     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux32~4     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux32~5     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux32~6     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux32~7     ; 0                 ; 0       ;
;      - register_bank:reg_bank|Mux32~8     ; 0                 ; 0       ;
; rs2[1]                                    ;                   ;         ;
;      - register_bank:reg_bank|Mux63~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux63~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux62~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux61~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux60~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux59~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux58~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux57~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux56~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux55~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux54~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux53~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux52~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux51~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux50~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux49~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux48~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux47~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux46~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux45~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux44~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux43~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux42~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux41~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux40~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux39~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux38~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux37~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux36~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux35~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux34~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux33~8     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~4     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~5     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~6     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~7     ; 1                 ; 0       ;
;      - register_bank:reg_bank|Mux32~8     ; 1                 ; 0       ;
; sel[1]                                    ;                   ;         ;
;      - ULA:ULA|Mux31~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux30~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux29~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux28~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux27~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux26~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux25~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux24~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux23~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux22~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux21~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux20~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux19~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux18~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux17~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux16~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux15~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux14~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux13~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux12~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux11~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux10~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux9~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux8~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux7~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux6~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux5~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux4~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux3~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux2~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux1~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux0~0                     ; 1                 ; 0       ;
; sel[0]                                    ;                   ;         ;
;      - ULA:ULA|Mux31~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux30~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux29~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux28~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux27~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux26~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux25~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux24~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux23~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux22~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux21~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux20~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux19~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux18~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux17~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux16~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux15~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux14~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux13~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux12~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux11~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux10~0                    ; 1                 ; 0       ;
;      - ULA:ULA|Mux9~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux8~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux7~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux6~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux5~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux4~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux3~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux2~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux1~0                     ; 1                 ; 0       ;
;      - ULA:ULA|Mux0~0                     ; 1                 ; 0       ;
; clk                                       ;                   ;         ;
; reset                                     ;                   ;         ;
; RegWrite                                  ;                   ;         ;
;      - register_bank:reg_bank|Decoder0~0  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~1  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~2  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~3  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~4  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~5  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~6  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~7  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~8  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~9  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~10 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~11 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~12 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~13 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~14 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~15 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~16 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~17 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~18 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~19 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~20 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~21 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~22 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~23 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~24 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~25 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~26 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~27 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~28 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~29 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~30 ; 0                 ; 0       ;
; rd[2]                                     ;                   ;         ;
;      - register_bank:reg_bank|Decoder0~0  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~1  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~2  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~3  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~4  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~5  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~6  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~7  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~8  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~9  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~10 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~11 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~12 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~13 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~14 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~15 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~16 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~17 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~18 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~19 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~20 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~21 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~22 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~23 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~24 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~25 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~26 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~27 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~28 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~29 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~30 ; 0                 ; 0       ;
; rd[3]                                     ;                   ;         ;
;      - register_bank:reg_bank|Decoder0~0  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~1  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~2  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~3  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~4  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~5  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~6  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~7  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~8  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~9  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~10 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~11 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~12 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~13 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~14 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~15 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~16 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~17 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~18 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~19 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~20 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~21 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~22 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~23 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~24 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~25 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~26 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~27 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~28 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~29 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~30 ; 0                 ; 0       ;
; rd[0]                                     ;                   ;         ;
;      - register_bank:reg_bank|Decoder0~0  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~1  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~2  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~3  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~4  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~5  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~6  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~7  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~8  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~9  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~10 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~11 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~12 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~13 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~14 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~15 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~16 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~17 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~18 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~19 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~20 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~21 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~22 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~23 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~24 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~25 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~26 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~27 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~28 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~29 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~30 ; 0                 ; 0       ;
; rd[1]                                     ;                   ;         ;
;      - register_bank:reg_bank|Decoder0~0  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~1  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~2  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~3  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~4  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~5  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~6  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~7  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~8  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~9  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~10 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~11 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~12 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~13 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~14 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~15 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~16 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~17 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~18 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~19 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~20 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~21 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~22 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~23 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~24 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~25 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~26 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~27 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~28 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~29 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~30 ; 0                 ; 0       ;
; rd[4]                                     ;                   ;         ;
;      - register_bank:reg_bank|Decoder0~0  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~1  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~2  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~3  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~4  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~5  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~6  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~7  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~8  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~9  ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~10 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~11 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~12 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~13 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~14 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~15 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~16 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~17 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~18 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~19 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~20 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~21 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~22 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~23 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~24 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~25 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~26 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~27 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~28 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~29 ; 0                 ; 0       ;
;      - register_bank:reg_bank|Decoder0~30 ; 0                 ; 0       ;
+-------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                ; PIN_M16              ; 992     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; register_bank:reg_bank|Decoder0~0  ; LABCELL_X35_Y7_N3    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~1  ; LABCELL_X35_Y7_N57   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~10 ; LABCELL_X35_Y7_N18   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~11 ; MLABCELL_X25_Y10_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~12 ; LABCELL_X35_Y10_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~13 ; LABCELL_X35_Y7_N42   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~14 ; MLABCELL_X25_Y10_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~15 ; LABCELL_X35_Y11_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~16 ; LABCELL_X35_Y7_N0    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~17 ; LABCELL_X35_Y7_N27   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~18 ; LABCELL_X35_Y10_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~19 ; LABCELL_X35_Y7_N6    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~2  ; LABCELL_X37_Y10_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~20 ; LABCELL_X35_Y7_N24   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~21 ; LABCELL_X35_Y7_N36   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~22 ; LABCELL_X35_Y7_N39   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~23 ; LABCELL_X37_Y8_N9    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~24 ; LABCELL_X35_Y10_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~25 ; LABCELL_X35_Y7_N30   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~26 ; LABCELL_X35_Y7_N33   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~27 ; LABCELL_X35_Y11_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~28 ; LABCELL_X35_Y11_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~29 ; LABCELL_X31_Y8_N45   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~3  ; LABCELL_X37_Y8_N15   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~30 ; LABCELL_X35_Y11_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~4  ; LABCELL_X35_Y7_N54   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~5  ; LABCELL_X35_Y7_N48   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~6  ; LABCELL_X35_Y7_N51   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~7  ; LABCELL_X35_Y7_N45   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~8  ; LABCELL_X37_Y10_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:reg_bank|Decoder0~9  ; LABCELL_X35_Y7_N12   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                              ; PIN_N16              ; 992     ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_M16  ; 992     ; Global Clock         ; GCLK10           ; --                        ;
; reset ; PIN_N16  ; 992     ; Global Clock         ; GCLK8            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 3,164 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 140 / 16,664 ( < 1 % )    ;
; C2 interconnects             ; 964 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 819 / 72,600 ( 1 % )      ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 212 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 866 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 127 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 239 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 1,278 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 1,602 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 4 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 138       ; 0            ; 0            ; 138       ; 138       ; 0            ; 96           ; 0            ; 0            ; 0            ; 0            ; 96           ; 0            ; 0            ; 0            ; 0            ; 96           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 138          ; 138          ; 138          ; 138          ; 138          ; 0         ; 138          ; 138          ; 0         ; 0         ; 138          ; 42           ; 138          ; 138          ; 138          ; 138          ; 42           ; 138          ; 138          ; 138          ; 138          ; 42           ; 138          ; 138          ; 138          ; 138          ; 138          ; 138          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; IDEXrs1[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs1[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs1[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs1[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs1[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs2[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs2[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs2[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs2[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDEXrs2[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMWBrd[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMWBrd[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMWBrd[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMWBrd[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMWBrd[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXMEMrd[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXMEMrd[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXMEMrd[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXMEMrd[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXMEMrd[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXMEM_RegWrite     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMWB_RegWrite     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_A[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_read_B[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out_ULA_C[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RegWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                      ;
+-----------------------------------------+----------------------+-------------------+
; Source Register                         ; Destination Register ; Delay Added in ns ;
+-----------------------------------------+----------------------+-------------------+
; register_bank:reg_bank|registers[8][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[9][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[10][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[11][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[12][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[13][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[14][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[15][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[4][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[5][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[6][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[7][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[1][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[2][3]  ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[16][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[20][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[24][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[28][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[17][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[21][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[25][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[29][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[18][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[22][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[26][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[30][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[19][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[23][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[27][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[31][3] ; out_ULA_C[3]         ; 0.444             ;
; register_bank:reg_bank|registers[3][3]  ; out_ULA_C[3]         ; 0.444             ;
; rs2[4]                                  ; out_ULA_C[3]         ; 0.444             ;
; rs2[2]                                  ; out_ULA_C[3]         ; 0.444             ;
; rs2[3]                                  ; out_ULA_C[3]         ; 0.444             ;
; rs2[0]                                  ; out_ULA_C[3]         ; 0.444             ;
; rs2[1]                                  ; out_ULA_C[3]         ; 0.444             ;
+-----------------------------------------+----------------------+-------------------+
Note: This table only shows the top 36 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "R232i"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 138 pins of 138 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 992 fanout uses global clock CLKCTRL_G10
    Info (11162): reset~inputCLKENA0 with 992 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Critical Warning (332012): Synopsys Design Constraints File file not found: 'R232i.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:58
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 1.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file C:/Users/davi5/UFPI/4_periodo/Topicos/Risc-v-R232I-pipeline-/output_files/R232i.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7684 megabytes
    Info: Processing ended: Fri Oct 03 13:27:18 2025
    Info: Elapsed time: 00:03:07
    Info: Total CPU time (on all processors): 00:19:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/davi5/UFPI/4_periodo/Topicos/Risc-v-R232I-pipeline-/output_files/R232i.fit.smsg.


