TimeQuest Timing Analyzer report for project
Thu Dec 17 14:37:38 2015
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; project                                                         ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.39 MHz ; 6.39 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -155.504 ; -9442.777     ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.632 ; -36.399       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -1031.899             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -155.504 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 156.532    ;
; -155.359 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 156.392    ;
; -155.359 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 156.392    ;
; -155.245 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 156.273    ;
; -155.186 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.013     ; 156.211    ;
; -155.167 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 156.195    ;
; -155.100 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 156.133    ;
; -155.100 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 156.133    ;
; -155.098 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 156.126    ;
; -155.041 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 156.071    ;
; -155.041 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 156.071    ;
; -155.022 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 156.055    ;
; -155.022 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 156.055    ;
; -154.971 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.999    ;
; -154.958 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.986    ;
; -154.958 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.986    ;
; -154.953 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.986    ;
; -154.953 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.986    ;
; -154.912 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.940    ;
; -154.840 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.868    ;
; -154.826 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.859    ;
; -154.826 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.859    ;
; -154.767 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.800    ;
; -154.767 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.800    ;
; -154.724 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.752    ;
; -154.699 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.727    ;
; -154.699 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.727    ;
; -154.695 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.728    ;
; -154.695 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.728    ;
; -154.666 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.694    ;
; -154.662 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 155.690    ;
; -154.640 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.013     ; 155.665    ;
; -154.640 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.013     ; 155.665    ;
; -154.621 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.649    ;
; -154.621 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.649    ;
; -154.579 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.612    ;
; -154.579 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.612    ;
; -154.557 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.585    ;
; -154.552 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.580    ;
; -154.552 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.580    ;
; -154.515 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.543    ;
; -154.438 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.010     ; 155.466    ;
; -154.434 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.462    ;
; -154.425 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.453    ;
; -154.425 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.453    ;
; -154.412 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.445    ;
; -154.412 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.445    ;
; -154.407 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.435    ;
; -154.405 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.433    ;
; -154.403 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 155.431    ;
; -154.370 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.403    ;
; -154.370 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.403    ;
; -154.366 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.394    ;
; -154.366 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.394    ;
; -154.358 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.386    ;
; -154.353 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.381    ;
; -154.348 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.013     ; 155.373    ;
; -154.344 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.013     ; 155.369    ;
; -154.329 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.357    ;
; -154.325 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 155.353    ;
; -154.299 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.327    ;
; -154.294 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.322    ;
; -154.294 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.322    ;
; -154.289 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.322    ;
; -154.289 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.322    ;
; -154.287 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.315    ;
; -154.264 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.292    ;
; -154.260 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.293    ;
; -154.260 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.293    ;
; -154.260 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.288    ;
; -154.256 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 155.284    ;
; -154.237 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.265    ;
; -154.235 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.010     ; 155.263    ;
; -154.230 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; -0.010     ; 155.258    ;
; -154.213 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.246    ;
; -154.213 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.246    ;
; -154.208 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.241    ;
; -154.208 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.241    ;
; -154.179 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.010     ; 155.207    ;
; -154.178 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.206    ;
; -154.178 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.206    ;
; -154.154 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.187    ;
; -154.154 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.187    ;
; -154.133 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.161    ;
; -154.129 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 155.157    ;
; -154.120 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.013     ; 155.145    ;
; -154.119 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.659      ; 155.816    ;
; -154.119 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.152    ;
; -154.119 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.005     ; 155.152    ;
; -154.101 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.013     ; 155.126    ;
; -154.101 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.010     ; 155.129    ;
; -154.091 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.013     ; 155.116    ;
; -154.074 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.102    ;
; -154.070 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 155.098    ;
; -154.032 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.010     ; 155.060    ;
; -154.028 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.056    ;
; -154.011 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.039    ;
; -154.011 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.039    ;
; -154.002 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 155.030    ;
; -153.998 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 155.026    ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.632 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                              ; clk          ; clk         ; -0.500       ; 4.756      ; 0.910      ;
; -3.618 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                              ; clk          ; clk         ; -0.500       ; 4.756      ; 0.924      ;
; -3.101 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                              ; clk          ; clk         ; -0.500       ; 4.755      ; 1.440      ;
; -2.778 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                              ; clk          ; clk         ; -0.500       ; 4.769      ; 1.777      ;
; -2.747 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                              ; clk          ; clk         ; -0.500       ; 4.765      ; 1.804      ;
; -2.697 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                              ; clk          ; clk         ; -0.500       ; 4.764      ; 1.853      ;
; -2.399 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                              ; clk          ; clk         ; -0.500       ; 4.769      ; 2.156      ;
; -2.393 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                              ; clk          ; clk         ; -0.500       ; 4.775      ; 2.168      ;
; -2.123 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                      ; clk          ; clk         ; -0.500       ; 4.576      ; 2.239      ;
; -2.114 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                      ; clk          ; clk         ; -0.500       ; 4.575      ; 2.247      ;
; -2.104 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]                                                      ; clk          ; clk         ; -0.500       ; 4.570      ; 2.252      ;
; -1.912 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                      ; clk          ; clk         ; -0.500       ; 4.566      ; 2.440      ;
; -1.801 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]                                                      ; clk          ; clk         ; -0.500       ; 4.562      ; 2.547      ;
; -1.731 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]                                                      ; clk          ; clk         ; -0.500       ; 4.565      ; 2.620      ;
; -1.249 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                      ; clk          ; clk         ; -0.500       ; 4.577      ; 3.114      ;
; 0.445  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|c_select[1]                                                    ; ControlUnit:inst2|c_select[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|b_inv                                                          ; ControlUnit:inst2|b_inv                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|s_out                                                          ; ControlUnit:inst2|s_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.625  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.633  ; BuffReg16:RB_inst|output[12]                                                     ; BuffReg16:RM|output[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.673  ; BuffReg16:RA|output[12]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                       ; clk          ; clk         ; 0.000        ; 0.679      ; 1.638      ;
; 0.770  ; BuffReg16:RA|output[3]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.771  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.774  ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.782  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.793  ; IR24:inst3|output[23]                                                            ; ControlUnit:inst2|y_select[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.795  ; IR24:inst3|output[23]                                                            ; ControlUnit:inst2|y_select[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.889  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg15|output[15]                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.176      ;
; 0.891  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg13|output[15]                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.178      ;
; 0.910  ; registerFile:inst8|Reg16:reg3|output[4]                                          ; BuffReg16:RB_inst|output[4]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.911  ; registerFile:inst8|Reg16:reg2|output[6]                                          ; BuffReg16:RA|output[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.912  ; registerFile:inst8|Reg16:reg3|output[8]                                          ; BuffReg16:RB_inst|output[8]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.198      ;
; 0.913  ; registerFile:inst8|Reg16:reg3|output[5]                                          ; BuffReg16:RB_inst|output[5]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.199      ;
; 0.916  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 0.916  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 0.919  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.205      ;
; 0.920  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.921  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.207      ;
; 0.922  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.923  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.209      ;
; 0.923  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.209      ;
; 0.923  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.209      ;
; 0.924  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.210      ;
; 0.925  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.211      ;
; 0.926  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BuffReg16:RY|output[8]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.927  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.938  ; IR24:inst3|output[3]                                                             ; BuffReg16:RB_inst|output[3]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.224      ;
; 0.980  ; BuffReg16:RY|output[8]                                                           ; registerFile:inst8|Reg16:reg2|output[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.267      ;
; 1.052  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.059  ; BuffReg16:RA|output[13]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                       ; clk          ; clk         ; 0.000        ; 0.683      ; 2.028      ;
; 1.062  ; registerFile:inst8|Reg16:reg2|output[8]                                          ; BuffReg16:RA|output[8]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.348      ;
; 1.063  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.067  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg2|output[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.354      ;
; 1.067  ; registerFile:inst8|Reg16:reg2|output[7]                                          ; BuffReg16:RA|output[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.069  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.159  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.447      ;
; 1.162  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.450      ;
; 1.181  ; ControlUnit:inst2|pc_select                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                       ; clk          ; clk         ; 0.000        ; 0.670      ; 2.137      ;
; 1.181  ; ControlUnit:inst2|pc_select                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                       ; clk          ; clk         ; 0.000        ; 0.670      ; 2.137      ;
; 1.194  ; BuffReg16:RA|output[0]                                                           ; BuffReg16:RZ|output[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.481      ;
; 1.203  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg14|output[15]                                                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.491      ;
; 1.237  ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg2|output[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 1.514      ;
; 1.238  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg2|output[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 1.515      ;
; 1.246  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg2|output[15]                                                                                          ; clk          ; clk         ; 0.000        ; -0.014     ; 1.518      ;
; 1.252  ; ControlUnit:inst2|pc_enable                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                       ; clk          ; clk         ; 0.000        ; 0.670      ; 2.208      ;
; 1.252  ; ControlUnit:inst2|pc_enable                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                       ; clk          ; clk         ; 0.000        ; 0.670      ; 2.208      ;
; 1.260  ; registerFile:inst8|Reg16:reg3|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.263  ; registerFile:inst8|Reg16:reg3|output[11]                                         ; BuffReg16:RB_inst|output[11]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.264  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RZ|output[10]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.265  ; BuffReg16:RM|output[14]                                                          ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.098      ;
; 1.268  ; BuffReg16:RM|output[6]                                                           ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a4~porta_datain_reg2  ; clk          ; clk         ; -0.500       ; 0.083      ; 1.101      ;
; 1.281  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg3|output[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.569      ;
; 1.283  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg2|output[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.574      ;
; 1.285  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg3|output[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.573      ;
; 1.288  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg2|output[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 1.583      ;
; 1.293  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg8|output[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.583      ;
; 1.294  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg9|output[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.584      ;
; 1.296  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.299  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.585      ;
; 1.302  ; registerFile:inst8|Reg16:reg3|output[9]                                          ; BuffReg16:RB_inst|output[9]                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.303  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg11|output[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.592      ;
; 1.304  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg10|output[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.593      ;
; 1.306  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.596      ;
; 1.306  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg12|output[15]                                                                                         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.595      ;
; 1.310  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg5|output[15]                                                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.599      ;
; 1.317  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.607      ;
; 1.317  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.607      ;
; 1.318  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg4|output[15]                                                                                          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.601      ;
; 1.320  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.605      ;
; 1.326  ; BuffReg16:RY|output[8]                                                           ; registerFile:inst8|Reg16:reg3|output[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.614      ;
; 1.327  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.617      ;
; 1.332  ; ControlUnit:inst2|alu_op[0]                                                      ; BuffReg16:RZ|output[6]                                                                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.614      ;
; 1.333  ; ControlUnit:inst2|s_out                                                          ; Reg16:PS|output[1]                                                                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.610      ;
+--------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 155.182 ; 155.182 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.720   ; 4.720   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 4.706   ; 4.706   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 4.120   ; 4.120   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 4.720   ; 4.720   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.687   ; 4.687   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.323   ; 0.323   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.032   ; 0.032   ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.167   ; 0.167   ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.050   ; 0.050   ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.190  ; -0.190  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.192  ; -0.192  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.139  ; -0.139  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.372  ; -0.372  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.013  ; -0.013  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.323   ; 0.323   ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.212   ; 0.212   ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -2.879 ; -2.879 ; Rise       ; clk             ;
; key[*]    ; clk        ; -3.872 ; -3.872 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -4.458 ; -4.458 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -3.872 ; -3.872 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -4.472 ; -4.472 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -4.439 ; -4.439 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.620  ; 0.620  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.216  ; 0.216  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.081  ; 0.081  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.198  ; 0.198  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.438  ; 0.438  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.440  ; 0.440  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.387  ; 0.387  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.620  ; 0.620  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.261  ; 0.261  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.075 ; -0.075 ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.036  ; 0.036  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 9.734  ; 9.734  ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 8.587  ; 8.587  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 8.621  ; 8.621  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 8.540  ; 8.540  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 8.025  ; 8.025  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 8.436  ; 8.436  ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 7.917  ; 7.917  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 8.651  ; 8.651  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 9.734  ; 9.734  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 8.499  ; 8.499  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 28.554 ; 28.554 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 11.628 ; 11.628 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 11.740 ; 11.740 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 15.259 ; 15.259 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 14.048 ; 14.048 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 16.080 ; 16.080 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 16.428 ; 16.428 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 19.380 ; 19.380 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 18.427 ; 18.427 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 21.541 ; 21.541 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 21.879 ; 21.879 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 24.043 ; 24.043 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 24.540 ; 24.540 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 25.840 ; 25.840 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 25.426 ; 25.426 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 28.554 ; 28.554 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 26.359 ; 26.359 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 13.391 ; 13.391 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 13.041 ; 13.041 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 12.277 ; 12.277 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 12.345 ; 12.345 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 12.244 ; 12.244 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 13.341 ; 13.341 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 13.391 ; 13.391 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 12.213 ; 12.213 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 12.858 ; 12.858 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 11.609 ; 11.609 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 12.608 ; 12.608 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 7.937  ; 7.937  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 8.460  ; 8.460  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 7.953  ; 7.953  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 8.020  ; 8.020  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 7.928  ; 7.928  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 7.929  ; 7.929  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 7.993  ; 7.993  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 7.664  ; 7.664  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 8.706  ; 8.706  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 7.979  ; 7.979  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 16.762 ; 16.762 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 16.356 ; 16.356 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 16.762 ; 16.762 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 16.471 ; 16.471 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 16.281 ; 16.281 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 15.545 ; 15.545 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 16.021 ; 16.021 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 15.969 ; 15.969 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 15.862 ; 15.862 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 16.000 ; 16.000 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 14.941 ; 14.941 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 15.163 ; 15.163 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 16.383 ; 16.383 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 16.684 ; 16.684 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 16.368 ; 16.368 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 15.441 ; 15.441 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 16.320 ; 16.320 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 16.320 ; 16.320 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 15.848 ; 15.848 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 15.818 ; 15.818 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 15.161 ; 15.161 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 16.024 ; 16.024 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 13.922 ; 13.922 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 13.723 ; 13.723 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 15.821 ; 15.821 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 14.645 ; 14.645 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 16.320 ; 16.320 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 15.427 ; 15.427 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 15.179 ; 15.179 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 14.362 ; 14.362 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 14.217 ; 14.217 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 15.128 ; 15.128 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 13.813 ; 13.813 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 7.423  ; 7.423  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 8.756  ; 8.756  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 8.702  ; 8.702  ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 8.387  ; 8.387  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 8.624  ; 8.624  ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 9.336  ; 9.336  ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 8.569  ; 8.569  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 8.275  ; 8.275  ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 8.168  ; 8.168  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 9.328  ; 9.328  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 8.589  ; 8.589  ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 9.294  ; 9.294  ; Rise       ; clk             ;
; ir[*]         ; clk        ; 9.189  ; 9.189  ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 8.235  ; 8.235  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 8.185  ; 8.185  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 8.294  ; 8.294  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 8.281  ; 8.281  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 7.892  ; 7.892  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 9.189  ; 9.189  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 7.311  ; 7.311  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 8.973  ; 8.973  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 7.938  ; 7.938  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 7.615  ; 7.615  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 8.182  ; 8.182  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 7.987  ; 7.987  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 11.229 ; 11.229 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 9.513  ; 9.513  ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 10.307 ; 10.307 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 9.761  ; 9.761  ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 9.941  ; 9.941  ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 10.323 ; 10.323 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 10.516 ; 10.516 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 10.454 ; 10.454 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 10.773 ; 10.773 ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 10.604 ; 10.604 ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 11.229 ; 11.229 ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
; memRead       ; clk        ; 9.416  ; 9.416  ; Rise       ; clk             ;
; memWrite      ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 15.439 ; 15.439 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 14.419 ; 14.419 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 13.923 ; 13.923 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 14.809 ; 14.809 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 14.436 ; 14.436 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 14.694 ; 14.694 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 14.076 ; 14.076 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 15.219 ; 15.219 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 15.286 ; 15.286 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 15.439 ; 15.439 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 13.534 ; 13.534 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 13.991 ; 13.991 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 14.184 ; 14.184 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 13.087 ; 13.087 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 12.804 ; 12.804 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 13.923 ; 13.923 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 15.184 ; 15.184 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 9.675  ; 9.675  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 9.303  ; 9.303  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 8.844  ; 8.844  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 9.334  ; 9.334  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 8.488  ; 8.488  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 9.590  ; 9.590  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 9.675  ; 9.675  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 18.008 ; 18.008 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 15.911 ; 15.911 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 17.024 ; 17.024 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 16.042 ; 16.042 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 15.393 ; 15.393 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 16.276 ; 16.276 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 18.008 ; 18.008 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 16.906 ; 16.906 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 16.120 ; 16.120 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 17.416 ; 17.416 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 16.247 ; 16.247 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 15.729 ; 15.729 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 16.982 ; 16.982 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 14.368 ; 14.368 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 14.732 ; 14.732 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 15.484 ; 15.484 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 15.787 ; 15.787 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 10.234 ; 10.234 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 9.108  ; 9.108  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 9.001  ; 9.001  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 10.200 ; 10.200 ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 10.234 ; 10.234 ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 8.401  ; 8.401  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 8.651  ; 8.651  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 8.985  ; 8.985  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 8.558  ; 8.558  ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 9.043  ; 9.043  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 8.116  ; 8.116  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 8.592  ; 8.592  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 12.460 ; 12.460 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 12.460 ; 12.460 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 11.846 ; 11.846 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 11.288 ; 11.288 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 12.105 ; 12.105 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 11.691 ; 11.691 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 12.427 ; 12.427 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 11.753 ; 11.753 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 11.778 ; 11.778 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 11.453 ; 11.453 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 11.380 ; 11.380 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 12.066 ; 12.066 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 10.958 ; 10.958 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 11.019 ; 11.019 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 12.270 ; 12.270 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 11.787 ; 11.787 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 12.316 ; 12.316 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 11.002 ; 11.002 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 11.568 ; 11.568 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 11.005 ; 11.005 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 11.430 ; 11.430 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 11.426 ; 11.426 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 10.675 ; 10.675 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 11.604 ; 11.604 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 10.879 ; 10.879 ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 10.879 ; 10.879 ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 10.111 ; 10.111 ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 10.183 ; 10.183 ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 10.080 ; 10.080 ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 10.294 ; 10.294 ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 10.557 ; 10.557 ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 9.600  ; 9.600  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 10.030 ; 10.030 ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 8.742  ; 8.742  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 9.565  ; 9.565  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 11.464 ; 11.464 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 11.087 ; 11.087 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 11.117 ; 11.117 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 11.112 ; 11.112 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 11.362 ; 11.362 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 11.464 ; 11.464 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 11.461 ; 11.461 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 11.343 ; 11.343 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 15.117 ; 15.117 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 12.798 ; 12.798 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 14.174 ; 14.174 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 13.584 ; 13.584 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 14.240 ; 14.240 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 13.452 ; 13.452 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 15.117 ; 15.117 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 14.562 ; 14.562 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 13.622 ; 13.622 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 15.502 ; 15.502 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 14.889 ; 14.889 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 13.717 ; 13.717 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 14.951 ; 14.951 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 14.580 ; 14.580 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 14.553 ; 14.553 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 13.754 ; 13.754 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 15.015 ; 15.015 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 14.844 ; 14.844 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 15.502 ; 15.502 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 13.605 ; 13.605 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 14.045 ; 14.045 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 14.256 ; 14.256 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 13.600 ; 13.600 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 13.291 ; 13.291 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 14.303 ; 14.303 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 14.989 ; 14.989 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 17.686 ; 17.686 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 16.381 ; 16.381 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 16.818 ; 16.818 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 16.184 ; 16.184 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 15.537 ; 15.537 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 16.135 ; 16.135 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 17.686 ; 17.686 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 16.702 ; 16.702 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 15.678 ; 15.678 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 17.479 ; 17.479 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 16.318 ; 16.318 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 15.783 ; 15.783 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 17.054 ; 17.054 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 14.881 ; 14.881 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 15.219 ; 15.219 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 15.864 ; 15.864 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 15.592 ; 15.592 ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 8.587  ; 8.587  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 8.621  ; 8.621  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 8.540  ; 8.540  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 8.025  ; 8.025  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 8.436  ; 8.436  ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 7.917  ; 7.917  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 8.651  ; 8.651  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 9.734  ; 9.734  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 8.499  ; 8.499  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 9.856  ; 9.856  ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 10.238 ; 10.238 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 10.488 ; 10.488 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 10.244 ; 10.244 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 9.790  ; 9.790  ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 10.619 ; 10.619 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 10.227 ; 10.227 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 10.161 ; 10.161 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 9.808  ; 9.808  ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 10.818 ; 10.818 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 9.669  ; 9.669  ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 9.251  ; 9.251  ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 9.844  ; 9.844  ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 9.956  ; 9.956  ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 10.529 ; 10.529 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 11.961 ; 11.961 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 11.197 ; 11.197 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 11.265 ; 11.265 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 11.164 ; 11.164 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 12.261 ; 12.261 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 12.311 ; 12.311 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 11.778 ; 11.778 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 10.529 ; 10.529 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 11.528 ; 11.528 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 7.664  ; 7.664  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 7.937  ; 7.937  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 8.460  ; 8.460  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 7.953  ; 7.953  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 8.020  ; 8.020  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 7.928  ; 7.928  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 7.929  ; 7.929  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 7.993  ; 7.993  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 7.664  ; 7.664  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 8.706  ; 8.706  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 7.979  ; 7.979  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 10.179 ; 10.179 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 9.582  ; 9.582  ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 9.534  ; 9.534  ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 9.207  ; 9.207  ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 9.582  ; 9.582  ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 9.804  ; 9.804  ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 9.492  ; 9.492  ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 10.353 ; 10.353 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 10.360 ; 10.360 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 10.108 ; 10.108 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 9.670  ; 9.670  ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 10.570 ; 10.570 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 8.834  ; 8.834  ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 10.977 ; 10.977 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 9.624  ; 9.624  ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 9.679  ; 9.679  ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 8.898  ; 8.898  ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 8.876  ; 8.876  ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 8.834  ; 8.834  ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 9.785  ; 9.785  ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 9.536  ; 9.536  ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 10.368 ; 10.368 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 9.266  ; 9.266  ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 10.124 ; 10.124 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 9.592  ; 9.592  ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 9.954  ; 9.954  ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 9.490  ; 9.490  ; Rise       ; clk             ;
; inA[*]        ; clk        ; 7.423  ; 7.423  ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 7.423  ; 7.423  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 8.756  ; 8.756  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 8.702  ; 8.702  ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 8.387  ; 8.387  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 8.624  ; 8.624  ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 9.336  ; 9.336  ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 8.569  ; 8.569  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 8.275  ; 8.275  ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 8.168  ; 8.168  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 9.328  ; 9.328  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 8.589  ; 8.589  ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 9.294  ; 9.294  ; Rise       ; clk             ;
; ir[*]         ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 8.235  ; 8.235  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 8.185  ; 8.185  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 8.294  ; 8.294  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 8.281  ; 8.281  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 7.892  ; 7.892  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 9.189  ; 9.189  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 7.311  ; 7.311  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 8.973  ; 8.973  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 7.938  ; 7.938  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 7.615  ; 7.615  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 8.182  ; 8.182  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 7.987  ; 7.987  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 8.851  ; 8.851  ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 10.007 ; 10.007 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 8.851  ; 8.851  ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 9.951  ; 9.951  ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 9.239  ; 9.239  ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 9.096  ; 9.096  ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 9.124  ; 9.124  ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 8.942  ; 8.942  ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 9.508  ; 9.508  ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 9.706  ; 9.706  ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 9.630  ; 9.630  ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 9.039  ; 9.039  ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 10.629 ; 10.629 ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 10.387 ; 10.387 ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 10.543 ; 10.543 ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 9.247  ; 9.247  ; Rise       ; clk             ;
; memRead       ; clk        ; 9.416  ; 9.416  ; Rise       ; clk             ;
; memWrite      ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 10.305 ; 10.305 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 12.456 ; 12.456 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 10.651 ; 10.651 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 11.710 ; 11.710 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 11.345 ; 11.345 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 11.894 ; 11.894 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 11.292 ; 11.292 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 12.462 ; 12.462 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 12.494 ; 12.494 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 12.683 ; 12.683 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 10.305 ; 10.305 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 12.174 ; 12.174 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 12.367 ; 12.367 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 11.270 ; 11.270 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 10.987 ; 10.987 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 12.106 ; 12.106 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 13.367 ; 13.367 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 9.303  ; 9.303  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 8.844  ; 8.844  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 9.334  ; 9.334  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 8.488  ; 8.488  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 9.590  ; 9.590  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 9.675  ; 9.675  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 8.435  ; 8.435  ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 9.784  ; 9.784  ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 9.148  ; 9.148  ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 8.435  ; 8.435  ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 9.004  ; 9.004  ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 10.351 ; 10.351 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 9.932  ; 9.932  ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 8.653  ; 8.653  ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 9.014  ; 9.014  ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 8.996  ; 8.996  ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 10.251 ; 10.251 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 8.547  ; 8.547  ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 8.755  ; 8.755  ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 8.564  ; 8.564  ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 9.045  ; 9.045  ; Rise       ; clk             ;
; pcEnable      ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 8.116  ; 8.116  ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 9.108  ; 9.108  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 9.001  ; 9.001  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 10.200 ; 10.200 ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 10.234 ; 10.234 ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 8.401  ; 8.401  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 8.651  ; 8.651  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 8.985  ; 8.985  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 8.558  ; 8.558  ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 9.043  ; 9.043  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 8.116  ; 8.116  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 8.592  ; 8.592  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 10.675 ; 10.675 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 12.460 ; 12.460 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 11.846 ; 11.846 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 11.288 ; 11.288 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 12.105 ; 12.105 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 11.691 ; 11.691 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 12.427 ; 12.427 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 11.753 ; 11.753 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 11.778 ; 11.778 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 11.453 ; 11.453 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 11.380 ; 11.380 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 12.066 ; 12.066 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 10.958 ; 10.958 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 11.019 ; 11.019 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 12.270 ; 12.270 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 11.787 ; 11.787 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 12.316 ; 12.316 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 11.002 ; 11.002 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 11.568 ; 11.568 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 11.005 ; 11.005 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 11.430 ; 11.430 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 11.426 ; 11.426 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 10.675 ; 10.675 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 11.604 ; 11.604 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 8.742  ; 8.742  ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 10.358 ; 10.358 ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 9.593  ; 9.593  ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 9.660  ; 9.660  ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 9.559  ; 9.559  ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 10.294 ; 10.294 ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 10.557 ; 10.557 ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 9.600  ; 9.600  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 10.030 ; 10.030 ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 8.742  ; 8.742  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 9.565  ; 9.565  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 11.087 ; 11.087 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 11.087 ; 11.087 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 11.117 ; 11.117 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 11.112 ; 11.112 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 11.362 ; 11.362 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 11.464 ; 11.464 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 11.461 ; 11.461 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 11.343 ; 11.343 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 12.798 ; 12.798 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 12.798 ; 12.798 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 14.174 ; 14.174 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 13.584 ; 13.584 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 14.240 ; 14.240 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 13.452 ; 13.452 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 15.117 ; 15.117 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 14.562 ; 14.562 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 13.622 ; 13.622 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 8.655  ; 8.655  ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 10.853 ; 10.853 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 9.047  ; 9.047  ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 10.105 ; 10.105 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 9.740  ; 9.740  ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 9.269  ; 9.269  ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 8.655  ; 8.655  ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 10.214 ; 10.214 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 10.394 ; 10.394 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 10.231 ; 10.231 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 9.779  ; 9.779  ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 14.045 ; 14.045 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 14.256 ; 14.256 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 13.600 ; 13.600 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 13.291 ; 13.291 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 14.303 ; 14.303 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 14.989 ; 14.989 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 10.697 ; 10.697 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 12.345 ; 12.345 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 12.148 ; 12.148 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 11.338 ; 11.338 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 10.697 ; 10.697 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 10.851 ; 10.851 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 12.587 ; 12.587 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 11.901 ; 11.901 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 11.228 ; 11.228 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 12.208 ; 12.208 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 12.492 ; 12.492 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 15.783 ; 15.783 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 17.054 ; 17.054 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 14.881 ; 14.881 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 15.219 ; 15.219 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 15.864 ; 15.864 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 15.592 ; 15.592 ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -60.398 ; -3468.650     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.182 ; -10.721       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -915.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -60.398 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.426     ;
; -60.398 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.426     ;
; -60.367 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.390     ;
; -60.294 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.322     ;
; -60.294 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.322     ;
; -60.290 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.007     ; 61.315     ;
; -60.290 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.007     ; 61.315     ;
; -60.274 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.302     ;
; -60.274 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.302     ;
; -60.263 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.286     ;
; -60.259 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.012     ; 61.279     ;
; -60.246 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.274     ;
; -60.246 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.274     ;
; -60.243 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.266     ;
; -60.232 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.255     ;
; -60.232 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.255     ;
; -60.217 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 61.116     ;
; -60.215 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.238     ;
; -60.179 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.207     ;
; -60.179 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.207     ;
; -60.152 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.180     ;
; -60.152 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.180     ;
; -60.148 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.171     ;
; -60.146 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.174     ;
; -60.146 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.174     ;
; -60.141 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.183     ; 60.990     ;
; -60.128 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.151     ;
; -60.128 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.151     ;
; -60.124 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.012     ; 61.144     ;
; -60.124 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.012     ; 61.144     ;
; -60.121 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.144     ;
; -60.115 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.138     ;
; -60.113 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 61.012     ;
; -60.109 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.136     ; 61.005     ;
; -60.108 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.131     ;
; -60.108 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.131     ;
; -60.106 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.134     ;
; -60.106 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.134     ;
; -60.093 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 60.992     ;
; -60.082 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.105     ;
; -60.080 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.103     ;
; -60.080 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.103     ;
; -60.075 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 61.098     ;
; -60.074 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 61.096     ;
; -60.065 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 60.964     ;
; -60.037 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.183     ; 60.886     ;
; -60.033 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.186     ; 60.879     ;
; -60.017 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.183     ; 60.866     ;
; -60.013 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.036     ;
; -60.013 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.036     ;
; -59.998 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 60.897     ;
; -59.989 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.183     ; 60.838     ;
; -59.986 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.009     ;
; -59.986 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.009     ;
; -59.983 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.011     ;
; -59.983 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 61.011     ;
; -59.980 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.003     ;
; -59.980 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.003     ;
; -59.978 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.009     ; 61.001     ;
; -59.974 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.012     ; 60.994     ;
; -59.971 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 60.870     ;
; -59.970 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 60.992     ;
; -59.968 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.009     ; 60.991     ;
; -59.966 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.013     ; 60.985     ;
; -59.965 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 60.864     ;
; -59.959 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.987     ;
; -59.959 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.987     ;
; -59.958 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.009     ; 60.981     ;
; -59.952 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 60.975     ;
; -59.950 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 60.972     ;
; -59.941 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.969     ;
; -59.941 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.969     ;
; -59.940 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 60.963     ;
; -59.940 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.009     ; 60.963     ;
; -59.930 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.958     ;
; -59.930 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.958     ;
; -59.930 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.009     ; 60.953     ;
; -59.928 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 60.951     ;
; -59.925 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.133     ; 60.824     ;
; -59.922 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.009     ; 60.945     ;
; -59.922 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.183     ; 60.771     ;
; -59.922 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 60.944     ;
; -59.912 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.940     ;
; -59.912 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.940     ;
; -59.910 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 60.933     ;
; -59.906 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.009     ; 60.929     ;
; -59.904 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; -0.009     ; 60.927     ;
; -59.899 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 60.922     ;
; -59.898 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; -0.009     ; 60.921     ;
; -59.895 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.183     ; 60.744     ;
; -59.892 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.920     ;
; -59.892 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.920     ;
; -59.889 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.183     ; 60.738     ;
; -59.881 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.009     ; 60.904     ;
; -59.868 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.896     ;
; -59.868 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.896     ;
; -59.864 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.009     ; 60.887     ;
; -59.863 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.009     ; 60.886     ;
; -59.861 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.889     ;
; -59.861 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 60.889     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.182 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]             ; clk          ; clk         ; -0.500       ; 1.923      ; 0.393      ;
; -1.176 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]             ; clk          ; clk         ; -0.500       ; 1.923      ; 0.399      ;
; -0.982 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]             ; clk          ; clk         ; -0.500       ; 1.922      ; 0.592      ;
; -0.860 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]             ; clk          ; clk         ; -0.500       ; 1.933      ; 0.725      ;
; -0.825 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]             ; clk          ; clk         ; -0.500       ; 1.933      ; 0.760      ;
; -0.813 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]             ; clk          ; clk         ; -0.500       ; 1.931      ; 0.770      ;
; -0.697 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]             ; clk          ; clk         ; -0.500       ; 1.935      ; 0.890      ;
; -0.695 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]             ; clk          ; clk         ; -0.500       ; 1.940      ; 0.897      ;
; -0.614 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]     ; clk          ; clk         ; -0.500       ; 1.846      ; 0.884      ;
; -0.610 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]     ; clk          ; clk         ; -0.500       ; 1.847      ; 0.889      ;
; -0.608 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]     ; clk          ; clk         ; -0.500       ; 1.841      ; 0.885      ;
; -0.506 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]     ; clk          ; clk         ; -0.500       ; 1.838      ; 0.984      ;
; -0.450 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]     ; clk          ; clk         ; -0.500       ; 1.837      ; 1.039      ;
; -0.423 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]     ; clk          ; clk         ; -0.500       ; 1.834      ; 1.063      ;
; -0.280 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]     ; clk          ; clk         ; -0.500       ; 1.851      ; 1.223      ;
; 0.215  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|c_select[1]                                                    ; ControlUnit:inst2|c_select[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|b_inv                                                          ; ControlUnit:inst2|b_inv                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|s_out                                                          ; ControlUnit:inst2|s_out                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.245  ; BuffReg16:RB_inst|output[12]                                                     ; BuffReg16:RM|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.298  ; IR24:inst3|output[23]                                                            ; ControlUnit:inst2|y_select[0]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.325  ; BuffReg16:RA|output[3]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; IR24:inst3|output[23]                                                            ; ControlUnit:inst2|y_select[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329  ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.334  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.340  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg15|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.493      ;
; 0.344  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg13|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.497      ;
; 0.355  ; IR24:inst3|output[3]                                                             ; BuffReg16:RB_inst|output[3]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.376  ; registerFile:inst8|Reg16:reg3|output[4]                                          ; BuffReg16:RB_inst|output[4]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; registerFile:inst8|Reg16:reg2|output[6]                                          ; BuffReg16:RA|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; registerFile:inst8|Reg16:reg3|output[8]                                          ; BuffReg16:RB_inst|output[8]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; registerFile:inst8|Reg16:reg3|output[5]                                          ; BuffReg16:RB_inst|output[5]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BuffReg16:RY|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.424  ; BuffReg16:RY|output[8]                                                           ; registerFile:inst8|Reg16:reg2|output[8]                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.576      ;
; 0.429  ; registerFile:inst8|Reg16:reg2|output[8]                                          ; BuffReg16:RA|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.581      ;
; 0.430  ; registerFile:inst8|Reg16:reg2|output[7]                                          ; BuffReg16:RA|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.442  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.594      ;
; 0.443  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.597      ;
; 0.444  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.598      ;
; 0.449  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg2|output[7]                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.459  ; BuffReg16:RA|output[0]                                                           ; BuffReg16:RZ|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.613      ;
; 0.464  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.465  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg14|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.619      ;
; 0.467  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RZ|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.468  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.486  ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg2|output[5]                                          ; clk          ; clk         ; 0.000        ; -0.009     ; 0.629      ;
; 0.487  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg2|output[9]                                          ; clk          ; clk         ; 0.000        ; -0.009     ; 0.630      ;
; 0.488  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg2|output[15]                                         ; clk          ; clk         ; 0.000        ; -0.010     ; 0.630      ;
; 0.496  ; registerFile:inst8|Reg16:reg3|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; registerFile:inst8|Reg16:reg3|output[11]                                         ; BuffReg16:RB_inst|output[11]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.512  ; ControlUnit:inst2|alu_op[0]                                                      ; BuffReg16:RZ|output[6]                                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 0.658      ;
; 0.514  ; ControlUnit:inst2|y_select[1]                                                    ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; ControlUnit:inst2|alu_op[0]                                                      ; BuffReg16:RZ|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.518  ; registerFile:inst8|Reg16:reg3|output[9]                                          ; BuffReg16:RB_inst|output[9]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg3|output[7]                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.671      ;
; 0.518  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg2|output[2]                                          ; clk          ; clk         ; 0.000        ; 0.008      ; 0.678      ;
; 0.518  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg2|output[6]                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.674      ;
; 0.521  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg3|output[9]                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.674      ;
; 0.522  ; BuffReg16:RZ|output[12]                                                          ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.129      ; 0.803      ;
; 0.523  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.524  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg8|output[0]                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.679      ;
; 0.525  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg9|output[0]                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.680      ;
; 0.526  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.527  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg12|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.003      ; 0.682      ;
; 0.528  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg11|output[0]                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.682      ;
; 0.529  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg10|output[0]                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.683      ;
; 0.529  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.685      ;
; 0.531  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg5|output[15]                                         ; clk          ; clk         ; 0.000        ; 0.003      ; 0.686      ;
; 0.533  ; registerFile:inst8|Reg16:reg3|output[7]                                          ; BuffReg16:RA|output[7]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.684      ;
; 0.537  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.688      ;
; 0.537  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg4|output[15]                                         ; clk          ; clk         ; 0.000        ; -0.002     ; 0.687      ;
; 0.539  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.695      ;
; 0.539  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.695      ;
; 0.540  ; registerFile:inst8|Reg16:reg3|output[8]                                          ; BuffReg16:RA|output[8]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.691      ;
; 0.541  ; BuffReg16:RY|output[8]                                                           ; registerFile:inst8|Reg16:reg3|output[8]                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.694      ;
; 0.542  ; ControlUnit:inst2|alu_op[1]                                                      ; ControlUnit:inst2|alu_op[1]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.699      ;
; 0.544  ; ControlUnit:inst2|mem_write                                                      ; ControlUnit:inst2|mem_write                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 60.408 ; 60.408 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.171  ; 2.171  ; Fall       ; clk             ;
;  key[0]   ; clk        ; 2.160  ; 2.160  ; Fall       ; clk             ;
;  key[1]   ; clk        ; 1.896  ; 1.896  ; Fall       ; clk             ;
;  key[2]   ; clk        ; 2.119  ; 2.119  ; Fall       ; clk             ;
;  key[3]   ; clk        ; 2.171  ; 2.171  ; Fall       ; clk             ;
; sw[*]     ; clk        ; -0.339 ; -0.339 ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -0.489 ; -0.489 ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -0.417 ; -0.417 ; Fall       ; clk             ;
;  sw[2]    ; clk        ; -0.474 ; -0.474 ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.537 ; -0.537 ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.564 ; -0.564 ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.531 ; -0.531 ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.666 ; -0.666 ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.521 ; -0.521 ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.339 ; -0.339 ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.395 ; -0.395 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.507 ; -0.507 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.776 ; -1.776 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -2.040 ; -2.040 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -1.776 ; -1.776 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.999 ; -1.999 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -2.051 ; -2.051 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.786  ; 0.786  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.609  ; 0.609  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.537  ; 0.537  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.594  ; 0.594  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.657  ; 0.657  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.684  ; 0.684  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.651  ; 0.651  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.786  ; 0.786  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.641  ; 0.641  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.459  ; 0.459  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.515  ; 0.515  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 4.971  ; 4.971  ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 4.416  ; 4.416  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 4.635  ; 4.635  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 4.447  ; 4.447  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 4.388  ; 4.388  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 4.411  ; 4.411  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 4.202  ; 4.202  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 4.380  ; 4.380  ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 4.279  ; 4.279  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 4.085  ; 4.085  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 4.097  ; 4.097  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 4.368  ; 4.368  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 4.406  ; 4.406  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 4.971  ; 4.971  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 4.398  ; 4.398  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 4.137  ; 4.137  ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 4.397  ; 4.397  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 4.439  ; 4.439  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 4.064  ; 4.064  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 4.439  ; 4.439  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 11.609 ; 11.609 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 5.506  ; 5.506  ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 5.634  ; 5.634  ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 6.869  ; 6.869  ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 6.460  ; 6.460  ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 7.120  ; 7.120  ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 7.354  ; 7.354  ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 8.441  ; 8.441  ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 9.138  ; 9.138  ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 9.288  ; 9.288  ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 10.093 ; 10.093 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 10.314 ; 10.314 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 10.594 ; 10.594 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 10.487 ; 10.487 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 11.609 ; 11.609 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 10.793 ; 10.793 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 6.281  ; 6.281  ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 6.081  ; 6.081  ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 5.825  ; 5.825  ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 5.846  ; 5.846  ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 5.704  ; 5.704  ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 6.163  ; 6.163  ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 6.281  ; 6.281  ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 5.769  ; 5.769  ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 6.022  ; 6.022  ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 5.566  ; 5.566  ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 5.947  ; 5.947  ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 4.535  ; 4.535  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 4.191  ; 4.191  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 4.397  ; 4.397  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 4.375  ; 4.375  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 4.535  ; 4.535  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 4.170  ; 4.170  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 4.241  ; 4.241  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 4.185  ; 4.185  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 4.183  ; 4.183  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 4.215  ; 4.215  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 4.232  ; 4.232  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 4.301  ; 4.301  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 4.101  ; 4.101  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 4.460  ; 4.460  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 4.213  ; 4.213  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 4.476  ; 4.476  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 4.101  ; 4.101  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 7.434  ; 7.434  ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 7.338  ; 7.338  ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 7.434  ; 7.434  ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 7.360  ; 7.360  ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 7.321  ; 7.321  ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 7.027  ; 7.027  ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 7.095  ; 7.095  ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 7.177  ; 7.177  ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 7.232  ; 7.232  ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 6.772  ; 6.772  ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 6.982  ; 6.982  ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 7.257  ; 7.257  ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 7.416  ; 7.416  ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 7.248  ; 7.248  ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 7.013  ; 7.013  ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 7.369  ; 7.369  ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 7.291  ; 7.291  ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 7.187  ; 7.187  ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 7.134  ; 7.134  ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 6.855  ; 6.855  ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 7.170  ; 7.170  ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 6.398  ; 6.398  ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 6.301  ; 6.301  ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 6.087  ; 6.087  ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 7.063  ; 7.063  ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 6.676  ; 6.676  ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 7.291  ; 7.291  ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 6.875  ; 6.875  ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 6.900  ; 6.900  ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 6.459  ; 6.459  ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 6.564  ; 6.564  ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 6.852  ; 6.852  ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 6.345  ; 6.345  ; Rise       ; clk             ;
; inA[*]        ; clk        ; 5.004  ; 5.004  ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 3.961  ; 3.961  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 4.513  ; 4.513  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 4.530  ; 4.530  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 4.560  ; 4.560  ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 4.406  ; 4.406  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 4.476  ; 4.476  ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 4.724  ; 4.724  ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 4.491  ; 4.491  ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 4.361  ; 4.361  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 4.245  ; 4.245  ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 4.339  ; 4.339  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 5.004  ; 5.004  ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 4.779  ; 4.779  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 4.370  ; 4.370  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 4.359  ; 4.359  ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 4.734  ; 4.734  ; Rise       ; clk             ;
; ir[*]         ; clk        ; 4.739  ; 4.739  ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 4.328  ; 4.328  ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 4.308  ; 4.308  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 4.442  ; 4.442  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 4.292  ; 4.292  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 4.302  ; 4.302  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 3.944  ; 3.944  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 4.336  ; 4.336  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 4.158  ; 4.158  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 4.594  ; 4.594  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 4.308  ; 4.308  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 4.739  ; 4.739  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 4.670  ; 4.670  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 4.499  ; 4.499  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 4.462  ; 4.462  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 3.952  ; 3.952  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 4.205  ; 4.205  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 4.250  ; 4.250  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 4.440  ; 4.440  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 4.624  ; 4.624  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 4.213  ; 4.213  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 4.072  ; 4.072  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 4.268  ; 4.268  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 4.217  ; 4.217  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 5.532  ; 5.532  ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 5.183  ; 5.183  ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 4.610  ; 4.610  ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 4.850  ; 4.850  ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 4.715  ; 4.715  ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 4.595  ; 4.595  ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 4.669  ; 4.669  ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 4.595  ; 4.595  ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 4.938  ; 4.938  ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 4.988  ; 4.988  ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 4.916  ; 4.916  ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 4.993  ; 4.993  ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 5.260  ; 5.260  ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 4.916  ; 4.916  ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 4.881  ; 4.881  ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 5.532  ; 5.532  ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 5.036  ; 5.036  ; Rise       ; clk             ;
; memRead       ; clk        ; 4.752  ; 4.752  ; Rise       ; clk             ;
; memWrite      ; clk        ; 4.098  ; 4.098  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 7.098  ; 7.098  ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 6.597  ; 6.597  ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 6.438  ; 6.438  ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 6.721  ; 6.721  ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 6.708  ; 6.708  ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 6.743  ; 6.743  ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 6.493  ; 6.493  ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 6.951  ; 6.951  ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 7.064  ; 7.064  ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 7.098  ; 7.098  ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 6.292  ; 6.292  ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 6.457  ; 6.457  ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 6.552  ; 6.552  ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 6.076  ; 6.076  ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 5.972  ; 5.972  ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 6.419  ; 6.419  ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 6.943  ; 6.943  ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 4.878  ; 4.878  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 4.558  ; 4.558  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 4.129  ; 4.129  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 4.746  ; 4.746  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 4.568  ; 4.568  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 4.798  ; 4.798  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 4.185  ; 4.185  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 4.524  ; 4.524  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 4.731  ; 4.731  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 4.368  ; 4.368  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 4.412  ; 4.412  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 4.717  ; 4.717  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 4.533  ; 4.533  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 4.404  ; 4.404  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 4.524  ; 4.524  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 4.438  ; 4.438  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 4.878  ; 4.878  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 7.935  ; 7.935  ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 7.218  ; 7.218  ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 7.617  ; 7.617  ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 7.164  ; 7.164  ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 7.018  ; 7.018  ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 7.334  ; 7.334  ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 7.935  ; 7.935  ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 7.286  ; 7.286  ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 7.712  ; 7.712  ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 7.094  ; 7.094  ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 7.630  ; 7.630  ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 6.573  ; 6.573  ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 6.656  ; 6.656  ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 7.059  ; 7.059  ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 7.105  ; 7.105  ; Rise       ; clk             ;
; pcEnable      ; clk        ; 4.720  ; 4.720  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 5.099  ; 5.099  ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 4.656  ; 4.656  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 4.948  ; 4.948  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 4.588  ; 4.588  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 5.099  ; 5.099  ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 5.024  ; 5.024  ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 4.407  ; 4.407  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 4.867  ; 4.867  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 4.415  ; 4.415  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 4.393  ; 4.393  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 4.409  ; 4.409  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 4.584  ; 4.584  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 4.445  ; 4.445  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 4.688  ; 4.688  ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 4.441  ; 4.441  ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 4.598  ; 4.598  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 4.147  ; 4.147  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 4.447  ; 4.447  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 6.584  ; 6.584  ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 6.584  ; 6.584  ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 6.329  ; 6.329  ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 6.311  ; 6.311  ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 6.067  ; 6.067  ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 6.402  ; 6.402  ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 6.308  ; 6.308  ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 6.531  ; 6.531  ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 6.286  ; 6.286  ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 6.255  ; 6.255  ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 6.137  ; 6.137  ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 6.093  ; 6.093  ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 6.469  ; 6.469  ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 6.002  ; 6.002  ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 6.046  ; 6.046  ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 6.471  ; 6.471  ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 6.315  ; 6.315  ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 6.561  ; 6.561  ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 5.931  ; 5.931  ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 6.244  ; 6.244  ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 5.927  ; 5.927  ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 6.123  ; 6.123  ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 6.120  ; 6.120  ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 5.798  ; 5.798  ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 6.213  ; 6.213  ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 5.305  ; 5.305  ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 5.305  ; 5.305  ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 5.048  ; 5.048  ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 5.067  ; 5.067  ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 4.925  ; 4.925  ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 5.077  ; 5.077  ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 5.258  ; 5.258  ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 4.845  ; 4.845  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 5.036  ; 5.036  ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 4.533  ; 4.533  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 4.860  ; 4.860  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 5.570  ; 5.570  ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 5.407  ; 5.407  ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 5.437  ; 5.437  ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 5.431  ; 5.431  ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 5.520  ; 5.520  ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 5.570  ; 5.570  ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 5.566  ; 5.566  ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 5.515  ; 5.515  ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 7.133  ; 7.133  ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 6.159  ; 6.159  ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 6.777  ; 6.777  ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 6.431  ; 6.431  ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 6.690  ; 6.690  ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 6.417  ; 6.417  ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 7.133  ; 7.133  ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 6.825  ; 6.825  ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 6.513  ; 6.513  ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 7.836  ; 7.836  ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 7.490  ; 7.490  ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 7.084  ; 7.084  ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 7.514  ; 7.514  ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 7.455  ; 7.455  ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 7.410  ; 7.410  ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 7.126  ; 7.126  ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 7.619  ; 7.619  ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 7.616  ; 7.616  ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 7.836  ; 7.836  ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 7.023  ; 7.023  ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 7.173  ; 7.173  ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 7.280  ; 7.280  ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 7.008  ; 7.008  ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 6.886  ; 6.886  ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 7.253  ; 7.253  ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 7.575  ; 7.575  ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 8.568  ; 8.568  ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 8.111  ; 8.111  ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 8.263  ; 8.263  ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 7.957  ; 7.957  ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 7.765  ; 7.765  ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 8.001  ; 8.001  ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 8.568  ; 8.568  ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 8.158  ; 8.158  ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 7.838  ; 7.838  ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 8.450  ; 8.450  ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 8.073  ; 8.073  ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 7.810  ; 7.810  ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 8.358  ; 8.358  ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 7.505  ; 7.505  ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 7.570  ; 7.570  ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 7.893  ; 7.893  ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 7.737  ; 7.737  ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RM_out[*]     ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 4.971 ; 4.971 ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 4.952 ; 4.952 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 5.057 ; 5.057 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 5.187 ; 5.187 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 5.049 ; 5.049 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 5.355 ; 5.355 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 4.796 ; 4.796 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 4.682 ; 4.682 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 4.921 ; 4.921 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 5.730 ; 5.730 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 5.474 ; 5.474 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 5.495 ; 5.495 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 5.353 ; 5.353 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 5.812 ; 5.812 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 5.930 ; 5.930 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 5.418 ; 5.418 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 5.671 ; 5.671 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 5.596 ; 5.596 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 4.375 ; 4.375 ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 4.535 ; 4.535 ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 4.183 ; 4.183 ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 5.016 ; 5.016 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 5.045 ; 5.045 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 4.695 ; 4.695 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 4.808 ; 4.808 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 5.028 ; 5.028 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 5.265 ; 5.265 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 4.855 ; 4.855 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 4.876 ; 4.876 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 4.589 ; 4.589 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 4.972 ; 4.972 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 4.762 ; 4.762 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 4.339 ; 4.339 ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
; ir[*]         ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 4.442 ; 4.442 ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 4.250 ; 4.250 ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 4.268 ; 4.268 ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 4.884 ; 4.884 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
; memRead       ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
; memWrite      ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 4.922 ; 4.922 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 5.547 ; 5.547 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 5.214 ; 5.214 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 5.566 ; 5.566 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 5.443 ; 5.443 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 5.901 ; 5.901 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 6.014 ; 6.014 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 6.048 ; 6.048 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 5.093 ; 5.093 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 5.502 ; 5.502 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 4.922 ; 4.922 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 5.369 ; 5.369 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 5.893 ; 5.893 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 4.798 ; 4.798 ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 4.533 ; 4.533 ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 5.161 ; 5.161 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 4.632 ; 4.632 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 5.170 ; 5.170 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 4.542 ; 4.542 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 4.663 ; 4.663 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 4.948 ; 4.948 ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 4.588 ; 4.588 ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 5.024 ; 5.024 ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 4.598 ; 4.598 ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
; rfwrite       ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 5.798 ; 5.798 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 6.329 ; 6.329 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 6.311 ; 6.311 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 6.067 ; 6.067 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 6.402 ; 6.402 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 6.308 ; 6.308 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 6.531 ; 6.531 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 6.286 ; 6.286 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 6.255 ; 6.255 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 6.137 ; 6.137 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 6.093 ; 6.093 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 6.469 ; 6.469 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 6.002 ; 6.002 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 6.046 ; 6.046 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 6.471 ; 6.471 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 6.315 ; 6.315 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 6.561 ; 6.561 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 5.931 ; 5.931 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 6.244 ; 6.244 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 5.927 ; 5.927 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 6.123 ; 6.123 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 6.120 ; 6.120 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 5.798 ; 5.798 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 6.213 ; 6.213 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 4.533 ; 4.533 ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 5.162 ; 5.162 ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 4.906 ; 4.906 ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 4.924 ; 4.924 ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 4.782 ; 4.782 ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 5.077 ; 5.077 ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 5.258 ; 5.258 ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 4.845 ; 4.845 ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 5.036 ; 5.036 ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 4.533 ; 4.533 ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 4.860 ; 4.860 ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 5.407 ; 5.407 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 5.407 ; 5.407 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 5.437 ; 5.437 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 5.431 ; 5.431 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 5.520 ; 5.520 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 5.570 ; 5.570 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 5.566 ; 5.566 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 5.515 ; 5.515 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 6.159 ; 6.159 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 6.159 ; 6.159 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 6.777 ; 6.777 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 6.431 ; 6.431 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 6.690 ; 6.690 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 6.417 ; 6.417 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 7.133 ; 7.133 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 6.825 ; 6.825 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 6.513 ; 6.513 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 4.530 ; 4.530 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 5.337 ; 5.337 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 4.646 ; 4.646 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 4.995 ; 4.995 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 4.989 ; 4.989 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 4.775 ; 4.775 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 4.530 ; 4.530 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 5.106 ; 5.106 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 5.263 ; 5.263 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 5.167 ; 5.167 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 4.889 ; 4.889 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 7.173 ; 7.173 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 7.280 ; 7.280 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 7.008 ; 7.008 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 6.886 ; 6.886 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 7.253 ; 7.253 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 7.575 ; 7.575 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 5.299 ; 5.299 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 5.958 ; 5.958 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 5.825 ; 5.825 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 5.438 ; 5.438 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 5.299 ; 5.299 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 5.366 ; 5.366 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 5.972 ; 5.972 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 5.645 ; 5.645 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 5.485 ; 5.485 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 5.781 ; 5.781 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 5.939 ; 5.939 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 7.810 ; 7.810 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 8.358 ; 8.358 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 7.505 ; 7.505 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 7.570 ; 7.570 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 7.893 ; 7.893 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 7.737 ; 7.737 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -155.504  ; -3.632  ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -155.504  ; -3.632  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -9442.777 ; -36.399 ; 0.0      ; 0.0     ; -1031.899           ;
;  clk             ; -9442.777 ; -36.399 ; N/A      ; N/A     ; -1031.899           ;
+------------------+-----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 155.182 ; 155.182 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.720   ; 4.720   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 4.706   ; 4.706   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 4.120   ; 4.120   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 4.720   ; 4.720   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.687   ; 4.687   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.323   ; 0.323   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.032   ; 0.032   ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.167   ; 0.167   ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.050   ; 0.050   ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.190  ; -0.190  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.192  ; -0.192  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.139  ; -0.139  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.372  ; -0.372  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.013  ; -0.013  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.323   ; 0.323   ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.212   ; 0.212   ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.507 ; -0.507 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.776 ; -1.776 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -2.040 ; -2.040 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -1.776 ; -1.776 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.999 ; -1.999 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -2.051 ; -2.051 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.786  ; 0.786  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.609  ; 0.609  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.537  ; 0.537  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.594  ; 0.594  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.657  ; 0.657  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.684  ; 0.684  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.651  ; 0.651  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.786  ; 0.786  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.641  ; 0.641  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.459  ; 0.459  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.515  ; 0.515  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 9.734  ; 9.734  ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 8.587  ; 8.587  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 8.621  ; 8.621  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 8.540  ; 8.540  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 8.025  ; 8.025  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 8.436  ; 8.436  ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 7.901  ; 7.901  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 7.917  ; 7.917  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 8.651  ; 8.651  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 9.734  ; 9.734  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 8.499  ; 8.499  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 28.554 ; 28.554 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 11.628 ; 11.628 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 11.740 ; 11.740 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 15.259 ; 15.259 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 14.048 ; 14.048 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 16.080 ; 16.080 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 16.428 ; 16.428 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 19.380 ; 19.380 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 18.427 ; 18.427 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 21.541 ; 21.541 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 21.879 ; 21.879 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 24.043 ; 24.043 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 24.540 ; 24.540 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 25.840 ; 25.840 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 25.426 ; 25.426 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 28.554 ; 28.554 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 26.359 ; 26.359 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 13.391 ; 13.391 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 13.041 ; 13.041 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 12.277 ; 12.277 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 12.345 ; 12.345 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 12.244 ; 12.244 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 13.341 ; 13.341 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 13.391 ; 13.391 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 12.213 ; 12.213 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 12.858 ; 12.858 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 11.609 ; 11.609 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 12.608 ; 12.608 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 7.937  ; 7.937  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 8.460  ; 8.460  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 7.953  ; 7.953  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 8.020  ; 8.020  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 7.928  ; 7.928  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 7.929  ; 7.929  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 7.993  ; 7.993  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 7.664  ; 7.664  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 8.706  ; 8.706  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 7.979  ; 7.979  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 16.762 ; 16.762 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 16.356 ; 16.356 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 16.762 ; 16.762 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 16.471 ; 16.471 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 16.281 ; 16.281 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 15.545 ; 15.545 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 16.021 ; 16.021 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 15.969 ; 15.969 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 15.862 ; 15.862 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 16.000 ; 16.000 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 14.941 ; 14.941 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 15.163 ; 15.163 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 16.383 ; 16.383 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 16.684 ; 16.684 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 16.368 ; 16.368 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 15.441 ; 15.441 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 16.320 ; 16.320 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 16.320 ; 16.320 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 15.848 ; 15.848 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 15.818 ; 15.818 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 15.161 ; 15.161 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 16.024 ; 16.024 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 13.922 ; 13.922 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 13.723 ; 13.723 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 13.302 ; 13.302 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 15.821 ; 15.821 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 14.645 ; 14.645 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 16.320 ; 16.320 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 15.427 ; 15.427 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 15.179 ; 15.179 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 14.362 ; 14.362 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 14.217 ; 14.217 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 15.128 ; 15.128 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 13.813 ; 13.813 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 7.423  ; 7.423  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 8.756  ; 8.756  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 8.702  ; 8.702  ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 8.387  ; 8.387  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 8.624  ; 8.624  ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 9.336  ; 9.336  ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 8.569  ; 8.569  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 8.275  ; 8.275  ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 8.168  ; 8.168  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 9.328  ; 9.328  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 8.589  ; 8.589  ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 9.294  ; 9.294  ; Rise       ; clk             ;
; ir[*]         ; clk        ; 9.189  ; 9.189  ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 8.235  ; 8.235  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 8.185  ; 8.185  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 8.294  ; 8.294  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 8.281  ; 8.281  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 7.892  ; 7.892  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 9.189  ; 9.189  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 8.686  ; 8.686  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 7.311  ; 7.311  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 8.973  ; 8.973  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 7.938  ; 7.938  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 7.615  ; 7.615  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 8.182  ; 8.182  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 7.987  ; 7.987  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 11.229 ; 11.229 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 9.513  ; 9.513  ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 10.307 ; 10.307 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 9.761  ; 9.761  ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 9.941  ; 9.941  ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 10.323 ; 10.323 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 10.516 ; 10.516 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 10.454 ; 10.454 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 10.773 ; 10.773 ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 10.604 ; 10.604 ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 11.229 ; 11.229 ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
; memRead       ; clk        ; 9.416  ; 9.416  ; Rise       ; clk             ;
; memWrite      ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 15.439 ; 15.439 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 14.419 ; 14.419 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 13.923 ; 13.923 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 14.809 ; 14.809 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 14.436 ; 14.436 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 14.694 ; 14.694 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 14.076 ; 14.076 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 15.219 ; 15.219 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 15.286 ; 15.286 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 15.439 ; 15.439 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 13.534 ; 13.534 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 13.991 ; 13.991 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 14.184 ; 14.184 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 13.087 ; 13.087 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 12.804 ; 12.804 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 13.923 ; 13.923 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 15.184 ; 15.184 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 9.675  ; 9.675  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 9.303  ; 9.303  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 8.844  ; 8.844  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 9.334  ; 9.334  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 8.488  ; 8.488  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 9.590  ; 9.590  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 9.675  ; 9.675  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 18.008 ; 18.008 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 15.911 ; 15.911 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 17.024 ; 17.024 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 16.042 ; 16.042 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 15.393 ; 15.393 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 16.276 ; 16.276 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 18.008 ; 18.008 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 16.906 ; 16.906 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 16.120 ; 16.120 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 17.416 ; 17.416 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 16.247 ; 16.247 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 15.729 ; 15.729 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 16.982 ; 16.982 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 14.368 ; 14.368 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 14.732 ; 14.732 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 15.484 ; 15.484 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 15.787 ; 15.787 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 10.234 ; 10.234 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 9.108  ; 9.108  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 9.001  ; 9.001  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 10.200 ; 10.200 ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 10.234 ; 10.234 ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 8.401  ; 8.401  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 8.651  ; 8.651  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 8.985  ; 8.985  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 8.558  ; 8.558  ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 9.043  ; 9.043  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 8.116  ; 8.116  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 8.592  ; 8.592  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 12.460 ; 12.460 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 12.460 ; 12.460 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 11.846 ; 11.846 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 11.805 ; 11.805 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 11.288 ; 11.288 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 12.105 ; 12.105 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 11.691 ; 11.691 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 12.427 ; 12.427 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 11.753 ; 11.753 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 11.778 ; 11.778 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 11.453 ; 11.453 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 11.380 ; 11.380 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 12.066 ; 12.066 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 10.958 ; 10.958 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 11.019 ; 11.019 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 12.270 ; 12.270 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 11.787 ; 11.787 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 12.316 ; 12.316 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 11.002 ; 11.002 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 11.568 ; 11.568 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 11.005 ; 11.005 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 11.430 ; 11.430 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 11.426 ; 11.426 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 10.675 ; 10.675 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 11.604 ; 11.604 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 10.879 ; 10.879 ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 10.879 ; 10.879 ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 10.111 ; 10.111 ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 10.183 ; 10.183 ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 10.080 ; 10.080 ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 10.294 ; 10.294 ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 10.557 ; 10.557 ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 9.600  ; 9.600  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 10.030 ; 10.030 ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 8.742  ; 8.742  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 9.565  ; 9.565  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 11.464 ; 11.464 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 11.087 ; 11.087 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 11.117 ; 11.117 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 11.112 ; 11.112 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 11.362 ; 11.362 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 11.464 ; 11.464 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 11.461 ; 11.461 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 11.343 ; 11.343 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 15.117 ; 15.117 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 12.798 ; 12.798 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 14.174 ; 14.174 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 13.584 ; 13.584 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 14.240 ; 14.240 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 13.452 ; 13.452 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 15.117 ; 15.117 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 14.562 ; 14.562 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 13.622 ; 13.622 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 15.502 ; 15.502 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 14.889 ; 14.889 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 13.717 ; 13.717 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 14.951 ; 14.951 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 14.580 ; 14.580 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 14.553 ; 14.553 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 13.754 ; 13.754 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 15.015 ; 15.015 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 14.844 ; 14.844 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 15.502 ; 15.502 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 13.605 ; 13.605 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 14.045 ; 14.045 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 14.256 ; 14.256 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 13.600 ; 13.600 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 13.291 ; 13.291 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 14.303 ; 14.303 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 14.989 ; 14.989 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 17.686 ; 17.686 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 16.381 ; 16.381 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 16.818 ; 16.818 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 16.184 ; 16.184 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 15.537 ; 15.537 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 16.135 ; 16.135 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 17.686 ; 17.686 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 16.702 ; 16.702 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 15.678 ; 15.678 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 17.479 ; 17.479 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 16.318 ; 16.318 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 15.783 ; 15.783 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 17.054 ; 17.054 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 14.881 ; 14.881 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 15.219 ; 15.219 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 15.864 ; 15.864 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 15.592 ; 15.592 ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RM_out[*]     ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 4.971 ; 4.971 ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 4.952 ; 4.952 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 5.057 ; 5.057 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 5.187 ; 5.187 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 5.049 ; 5.049 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 5.355 ; 5.355 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 4.796 ; 4.796 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 4.682 ; 4.682 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 4.921 ; 4.921 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 5.730 ; 5.730 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 5.474 ; 5.474 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 5.495 ; 5.495 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 5.353 ; 5.353 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 5.812 ; 5.812 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 5.930 ; 5.930 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 5.418 ; 5.418 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 5.671 ; 5.671 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 5.596 ; 5.596 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 4.375 ; 4.375 ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 4.535 ; 4.535 ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 4.183 ; 4.183 ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 5.016 ; 5.016 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 5.045 ; 5.045 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 4.695 ; 4.695 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 4.808 ; 4.808 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 5.028 ; 5.028 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 5.265 ; 5.265 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 4.855 ; 4.855 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 4.876 ; 4.876 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 4.589 ; 4.589 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 4.972 ; 4.972 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 4.762 ; 4.762 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 4.339 ; 4.339 ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
; ir[*]         ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 4.442 ; 4.442 ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 4.250 ; 4.250 ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 4.268 ; 4.268 ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 4.884 ; 4.884 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
; memRead       ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
; memWrite      ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 4.922 ; 4.922 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 5.547 ; 5.547 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 5.214 ; 5.214 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 5.566 ; 5.566 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 5.443 ; 5.443 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 5.901 ; 5.901 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 6.014 ; 6.014 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 6.048 ; 6.048 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 5.093 ; 5.093 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 5.502 ; 5.502 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 4.922 ; 4.922 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 5.369 ; 5.369 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 5.893 ; 5.893 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 4.798 ; 4.798 ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 4.533 ; 4.533 ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 5.161 ; 5.161 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 4.632 ; 4.632 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 5.170 ; 5.170 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 4.542 ; 4.542 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 4.663 ; 4.663 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 4.948 ; 4.948 ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 4.588 ; 4.588 ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 5.024 ; 5.024 ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 4.598 ; 4.598 ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
; rfwrite       ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 5.798 ; 5.798 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 6.584 ; 6.584 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 6.329 ; 6.329 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 6.311 ; 6.311 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 6.067 ; 6.067 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 6.402 ; 6.402 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 6.308 ; 6.308 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 6.531 ; 6.531 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 6.286 ; 6.286 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 6.255 ; 6.255 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 6.137 ; 6.137 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 6.093 ; 6.093 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 6.469 ; 6.469 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 6.002 ; 6.002 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 6.046 ; 6.046 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 6.471 ; 6.471 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 6.315 ; 6.315 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 6.561 ; 6.561 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 5.931 ; 5.931 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 6.244 ; 6.244 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 5.927 ; 5.927 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 6.123 ; 6.123 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 6.120 ; 6.120 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 5.798 ; 5.798 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 6.213 ; 6.213 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 4.533 ; 4.533 ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 5.162 ; 5.162 ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 4.906 ; 4.906 ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 4.924 ; 4.924 ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 4.782 ; 4.782 ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 5.077 ; 5.077 ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 5.258 ; 5.258 ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 4.845 ; 4.845 ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 5.036 ; 5.036 ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 4.533 ; 4.533 ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 4.860 ; 4.860 ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 5.407 ; 5.407 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 5.407 ; 5.407 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 5.437 ; 5.437 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 5.431 ; 5.431 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 5.520 ; 5.520 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 5.570 ; 5.570 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 5.566 ; 5.566 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 5.515 ; 5.515 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 6.159 ; 6.159 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 6.159 ; 6.159 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 6.777 ; 6.777 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 6.431 ; 6.431 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 6.690 ; 6.690 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 6.417 ; 6.417 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 7.133 ; 7.133 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 6.825 ; 6.825 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 6.513 ; 6.513 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 4.530 ; 4.530 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 5.337 ; 5.337 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 4.646 ; 4.646 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 4.995 ; 4.995 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 4.989 ; 4.989 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 4.775 ; 4.775 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 4.530 ; 4.530 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 5.106 ; 5.106 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 5.263 ; 5.263 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 5.167 ; 5.167 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 4.889 ; 4.889 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 7.173 ; 7.173 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 7.280 ; 7.280 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 7.008 ; 7.008 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 6.886 ; 6.886 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 7.253 ; 7.253 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 7.575 ; 7.575 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 5.299 ; 5.299 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 5.958 ; 5.958 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 5.825 ; 5.825 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 5.438 ; 5.438 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 5.299 ; 5.299 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 5.366 ; 5.366 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 5.972 ; 5.972 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 5.645 ; 5.645 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 5.485 ; 5.485 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 5.781 ; 5.781 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 5.939 ; 5.939 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 7.810 ; 7.810 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 8.358 ; 8.358 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 7.505 ; 7.505 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 7.570 ; 7.570 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 7.893 ; 7.893 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 7.737 ; 7.737 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 472      ; 242      ; 30       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 472      ; 242      ; 30       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 442   ; 442  ;
; Unconstrained Output Ports      ; 255   ; 255  ;
; Unconstrained Output Port Paths ; 2253  ; 2253 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Dec 17 14:37:34 2015
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -155.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -155.504     -9442.777 clk 
Info (332146): Worst-case hold slack is -3.632
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.632       -36.399 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1031.899 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -60.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -60.398     -3468.650 clk 
Info (332146): Worst-case hold slack is -1.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.182       -10.721 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -915.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Thu Dec 17 14:37:38 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


