---

## name: title  
class: center, middle

# Phaseâ€¯1

## De la porte NAND Ã  lâ€™ALUâ€¯16â€¯bits

### Promaa Â· SÃ©rie Â«Â Buildâ€‘Yourâ€‘CPUÂ Â»

---

  
![[logo_promaa.png]]

---
## Pourquoi votre tÃ©lÃ©phone calculeâ€‘tâ€‘il en **binaire** sans jamais transpirerÂ ?

---

## From Bits to Chips (FB2C)

### 6Â mois Â· 6Â vidÃ©os Â· 1Â projet Edgeâ€‘AI 

https://github.com/promaaa/edge-asic

---


## Objectif du jour

**Comment une seule porte NAND permet de faireÂ :**  
`7 + 8 = 15`

---

### La porte NAND

![[nand_truth.png]]

> **NAND = NOT AND**

---

### Avec la NAND on peut tout construireÂ !

- `NOT` (entrÃ©es reliÃ©es)
    
- `AND` (NANDâ€¯â†’â€¯NOT)
    
- `OR` (3 NAND)
    
- `XOR` (chaÃ®ne de 4Â NAND)
    

---

## Empilons ces briquesÂ :

### Voici lâ€™**ALU**Â !

_(UnitÃ© Logique et ArithmÃ©tique)_

---



### Ã‰tapeÂ 1Â : Demiâ€‘additionneur (HA)

![[half-adder.svg]]
S = A âŠ• B  
Carry = A Â· B

---

### Ã‰tapeÂ 2Â : Additionneur complet (FA)

![[full_adder.svg]]  
2Â Ã—Â HA + OR  
GÃ¨re **Cin** et **Cout**

---



## Ã‰tapeÂ 3Â : ChaÃ®ne 8Â bits

![[alu8_diag.svg]]  
Carry se propage de bitÂ 0 â†’ bitÂ 7

---



### Ã‰tapeÂ 4Â : Bloc logique parallÃ¨le

AND Â· OR Â· XOR  
SÃ©lectionnÃ©s plus tard par MUX

---



### Ã‰tapeÂ 5Â : SÃ©lecteur dâ€™opÃ©ration

DÃ©codeur NAND â†’ MUX (opcodeÂ 3Â bits)

---



### Ã‰tapeÂ 6Â : Flags

- **Z**â€¯: Zero
- **C**â€¯: Carryâ€‘out
- **V**â€¯: Overflow
- **N**â€¯: Negative

---



# ALU 8Â bits âœ…

---

## ExtensionÂ : 8Â â†’Â 16Â bits

1. Duplique la bitâ€‘slice
    
2. Carry traverse 16Â Ã©lÃ©ments âœ•2Â latence
    
3. **Teaser**Â : lookâ€‘ahead carry & pipeline (prochaine vidÃ©o)
    

---


### DÃ©monstration live

`0b0111 (7) + 0b1000 (8) â†’ 0b1111 (15)`  
![[waveform_demo.vcd]]

---

## MerciÂ !

Code, schÃ©mas & testbenchs sur GitHub  
ğŸ‘Â Like, ğŸ’¬Â commentaire & ğŸ””Â abonnement pour le pipeline le mois prochain