{"patent_id": "10-2021-0063858", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0156187", "출원번호": "10-2021-0063858", "발명의 명칭": "인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀 및 이를 포함하는 메모리", "출원인": "서울대학교산학협력단", "발명자": "이윤석"}}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "원주홀;상기 원주홀의 외면을 따라 순차적으로 적층된 제1 및 제2 도전성 전극층들;상기 원주홀의 내면을 따라 형성되어 상기 제1 및 제2 도전성 전극층들 각각의 일단과 연결된 전해질층; 및상기 원주홀의 내면 방향으로 상기 전해질층과 평행하게 배치되는 게이트 전극을 포함하는 인공신경망 연산을위한 수직형 구조의 3단자 전기화학 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "원주홀;상기 원주홀의 외면을 따라 순차적으로 적층된 제1 및 제2 도전성 전극층들;상기 원주홀의 내면을 따라 형성되어 상기 제1 및 제2 도전성 전극층들 각각의 일단과 연결된 채널층; 및상기 원주홀의 내면 방향으로 상기 채널층과 평행하게 배치되는 게이트 전극층을 포함하는 인공신경망 연산을위한 수직형 구조의 3단자 전기화학 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서, 상기 제1 및 제2 도전성 전극층들은상기 원주홀의 외면과 접촉된 디스크 형상을 구성하고, 절연체를 통해 이격되는 것을 특징으로 하는 인공신경망연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 또는 제2항에 있어서,상기 게이트 전극층의 내면에 채워지는 절연체를 더 포함하는 것을 특징으로 하는 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 전해질층은상기 원주홀의 내면에 접촉된 원주면 채널층의 내부에 원주면으로 형성되는 것을 특징으로 하는 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제2항에 있어서, 상기 채널층은상기 원주홀의 내면 및 원주면으로 형성된 전해질층의 외면 사이에 형성되는 것을 특징으로 하는 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀.공개특허 10-2022-0156187-3-청구항 7 제5항 또는 제6항에 있어서,상기 전해질층의 내면과 접촉되고 원주면으로 형성되는 이온 저장층(ion reservoir layer)을 더 포함하는 것을특징으로 하는 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 이온 저장층은Mo 산화물로 구성되는 것을 특징으로 하는 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "내부를 향하여 원주면을 순차적으로 형성하는 채널층, 전해질층 및 게이트 전극층; 및상기 원주면의 외부에 디스크 형상으로 순차적으로 적층된 제1 및 제2 도전성 전극층들을 포함하는 원주형 인공신경망 연산을 위한 수직형 구조의 3단자 메모리 셀."}
{"patent_id": "10-2021-0063858", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "내부를 향하여 원주면을 순차적으로 형성하는 채널층, 전해질층 및 게이트 전극층; 및상기 원주면의 외부에 디스크 형상으로 순차적으로 적층된 제1 및 제2 도전성 전극층들;상기 제1 도전성 전극층과 연결된 드레인라인;상기 제2 도전성 전극층과 연결된 소스라인; 및상기 게이트 전극층과 연결된 게이트라인을 포함하는 인공신경망 연산을 위한 수직형 구조의 3단자 메모리 셀어레이."}
{"patent_id": "10-2021-0063858", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀은 원주홀과, 상기 원주홀의 외면을 따라 순차적으로 적층된 제1 및 제2 도전성 전극층들과, 상기 원주홀의 내면을 따라 형성되어 상기 제1 및 제2 도전성 전극층들 각각의 일단과 연결된 전해질층과, 상기 원주홀의 내면 방향으로 상기 전해질 층과 평행하게 배치되는 게이트 전극을 포함한다."}
{"patent_id": "10-2021-0063858", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀 및 이를 포함하는 메모리 셀 어레 이에 관한 것으로, 보다 상세하게는 3차원 수직 구조를 갖는 금속 산화물 기반의 전기화학 메모리 셀 및 이를 포함하는 메모리 셀 어레이를 나타낸다."}
{"patent_id": "10-2021-0063858", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 빠르게 성장하고 있는 인공지능 분야에서 인공 신경망의 구현 방법으로 사용하고 있는 폰 노이만 아키텍쳐 에서는 메모리의 병목 현상으로 인해 학습에 많은 시간과 전력이 소요된다. 그 대안으로 인공 신경망의 연산에 특화된 새로운 아키텍쳐로서 아날로그 크로스포인트 어레이가 대두되고 있다. 아날로그 크로스포인트 어레이는 복수의 컨덕턴스 값으로 프로그래밍될 수 있는 메모리 어레이를 이용하여 벡터-행렬 곱셈 및 벡터 외적 업데이 트를 아날로그적으로 시간 복잡도 O에 연산할 수 있다. 아날로그 크로스포인트 어레이는 인공 신경망의 학습 에 사용되는 핵심 연산인 벡터-행렬 곱셈 및 벡터 외적 업데이트를 낮은 시간 복잡도에 행할 수 있으며, 가중치 행렬 업데이트를 메모리 개별 접근 없이 메모리 내에서 행할 수 있기 때문에 학습 시간을 단축시키고 저전력으 로 학습을 진행할 것으로 기대되는 기술이다.3단자 메모리 소자가 컨덕턴스 행렬 G 값으로 배열된 크로스포인트 어레이의 경우, 어레이의 드레인에 전압 벡 터 를 인가하고 소스의 전류 벡터 를 읽어 들이거나, 소스에 전압 벡터 를 인가하 고 드레인의 전류 벡터 를 읽어 들여 , 의 수식 을 이용하여 벡터-행렬 곱셈 연산을 수행할 수 있다. 벡터의 외적 업데이트는 어레이의 게이트에 전압 벡터 와 소스에 전압 벡터 를 인가하여 와 같이 수행할 수 있 다( : 비례상수). 아날로그 크로스포인트 어레이를 구현하기 위한 단위소자로서 상변화 메모리(Phase-change Random Access Memory, PRAM), 저항변화 메모리 (Resistive Random Access Memory, RRAM) 등이 제안되었으나, 상변화 메모리는 set/reset의 프로그래밍이 단방향으로 이루어지는 단점이 존재하며, 저항 변화 메모리는 양방 향 프로그래밍이 가능하나, 프로그래밍이 확률적으로 이루어진다는 단점이 존재하여 상용화에 어려움이 있었다. 전기화학 메모리(Electrochemical Random Access Memory, ECRAM)는 채널에 삽입/추출된 이온의 양을 게이트에 인가된 전류의 양으로 제어하여 프로그래밍의 방향과 정도를 정교히 제어할 수 있다는 장점이 있으나, 2단자 소 자인 상변화 메모리 및 저항변화 메모리와 다르게 3단자 소자이기에 고집적화를 달성하기 어려운 문제점이 있다."}
{"patent_id": "10-2021-0063858", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 실시예는 다층 3차원 수직 구조형 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀을 형성함으로써, 공정을 간소화하고 소자의 집적도를 향상시키는 인공신경망 연산을 위한 수직형 구조의 3단 자 전기화학 메모리 셀 및 이를 포함하는 메모리 셀 어레이를 제공한다."}
{"patent_id": "10-2021-0063858", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "실시예들 중에서, 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀은 원주홀과, 상기 원주홀의 외면을 따라 순차적으로 적층된 제1 및 제2 도전성 전극층들과, 상기 원주홀의 내면을 따라 형성되어 상기 제1 및 제2 도전성 전극층들 각각의 일단과 연결된 전해질층과, 상기 원주홀의 내면 방향으로 상기 전해질층과 평행 하게 배치되는 게이트 전극을 포함한다. 실시예들 중에서, 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀은 원주홀과, 상기 원주홀의 외면을 따라 순차적으로 적층된 제1 및 제2 도전성 전극층들과, 상기 원주홀의 내면을 따라 형성되어 상기 제1 및 제2 도전성 전극층들 각각의 일단과 연결된 채널층과, 상기 원주홀의 내면 방향으로 상기 채널층과 평행하게 배치되는 게이트 전극층을 포함한다. 상기 제1 및 제2 도전성 전극층들은 상기 원주홀의 외면과 접촉된 디스크 형상을 구성하고, 절연체를 통해 이 격되는 것을 특징으로 한다. 상기 게이트 전극층의 내면에 채워지는 절연체를 더 포함하는 것을 특징으로 한다. 상기 전해질층은 상기 원주홀의 내면에 접촉된 원주면 채널층의 내부에 원주면으로 형성되는 것을 특징으로 한 다. 상기 채널층은 상기 원주홀의 내면 및 원주면으로 형성된 전해질층의 외면 사이에 형성되는 것을 특징으로 한다.상기 전해질층의 내면과 접촉되고 원주면으로 형성되는 이온 저장층(ion reservoir layer)을 더 포함하는 것을 특징으로 한다. 상기 이온 저장층은 Mo 산화물로 구성되는 것을 특징으로 한다. 실시예들 중에서, 원주형 메모리 셀은 내부를 향하여 원주면을 순차적으로 형성하는 채널층, 전해질층 및 게이 트 전극층과, 상기 원주면의 외부에 디스크 형상으로 순차적으로 적층된 제1 및 제2 도전성 전극층들을 포함한 다. 실시예들 중에서, 메모리 셀 어레이는 내부를 향하여 원주면을 순차적으로 형성하는 채널층, 전해질층 및 게이 트 전극층과, 상기 원주면의 외부에 디스크 형상으로 순차적으로 적층된 제1 및 제2 도전성 전극층들과, 상기 제1 도전성 전극층과 연결된 드레인 라인과, 상기 제2 도전성 전극층과 연결된 소스 라인과, 상기 게이트 전극 층과 연결된 게이트 라인을 포함한다."}
{"patent_id": "10-2021-0063858", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다 음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이 해되어서는 아니 될 것이다. 본 발명의 일 실시예에 따른 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀 및 이를 포함하 는 메모리 셀 어레이는 다층 3차원 수직 구조형 전기화학 메모리 셀을 형성함으로써, 공정을 간소화하고 소자의 집적도를 향상시킬 수 있다."}
{"patent_id": "10-2021-0063858", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설 명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가 지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해 되어서는 아니 될 것이다. 한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. \"제1\", \"제2\" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수 도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 \"~사이에\"와 \"바로 ~사이에\" 또는 \"~에 이웃하는\"과 \"~에 직접 이웃하는\" 등도 마찬가지로 해석되어야 한다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, \"포함 하다\"또는 \"가지다\" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이 들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단 계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순 서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수 행될 수도 있으며 반대의 순서대로 수행될 수도 있다. 여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관 련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이 상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다. 이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하 도면상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서 중복된 설명은 생략한 다. 도 1a는 본 발명의 일 실시예에 따른 메모리 셀 어레이를 간략하게 도시한 회로도이다. 도 1a를 참조하면, 셀 어레이는 제1 방향 및 제2 방향을 따라 mХn 어레이(mХn array) 형태로 배치되는 복수 개의 단위 메모리 셀들을 포함하여 구성된다. 제1 방향 및 제2 방향은 서로 교차하는 방향일 수 있다. 각각의 단위 메모리 셀은 게이트(G), 드레인 단자 및 소스 단자를 갖는다. 각각의 단위 메모리 셀의 게이트(G)는 게이트 라인(GL1, GL2, ..., GLm)과 연결된다. 또한, 각각의 단위 메모리 셀의 드레인 단자는 드레인 라인(DL1, DL2, ..., DLm)과 연결되고, 각각의 단위 메모리 셀의 소스단자는 소스 라인(SL1, SL2, ..., SLm)과 연결된다. 제1 방향을 따라 동일한 행(row)으로 배치되는 단위 메모리 셀들은 공통의 게이트 라인(GL1, GL2, ..., GLm) 및 드레인 라인(DL1, DL2, ..., DLm)과 연결되고, 제2 방향을 따라 동일한 열 (column)로 배치되는 단위 메모리 셀들은 소스 라인(SL1, SL2, ..., SLm)과 연결된다. 이러한 메모리 셀 어레이를 구성하는 각 단위 소자는 각기 다른 컨덕턴스 Gij를 가질 수 있으며, 이 전기 전도 도는 GLj와 SLi에 프로그래밍 전압을 인가함으로써 변경될 수 있고, DLj와 SLi 사이의 컨덕턴스를 측정함으로써 접근될 수 있다. 도 1b는 본 발명의 일 실시예에 따른 메모리 셀 어레이에 대응되는 인공신경망을 간략하게 도시한 개념도이다. 도 1b를 참조하면, 시냅스 가중치(Wn,m)는 입력층이나 이전 신경망층의 출력(X1, X2,..., Xm)이 뉴런을 통과하 여 다음 뉴런의 입력으로 연결되는 강도를 나타내며, (Y1, Y2,..., Yn)은 다음 뉴런의 출력을 나타낸다. 여기서, 도 1의 메모리 셀 어레이의 컨덕턴스 행렬 [Gij]는 도 1의 [Wnm]과 스칼라배의 관계를 가지며 대응 될 수 있다. 도 2는 본 발명의 일 실시예에 따른 메모리 셀 어레이를 도시한 평면도이다. 도 2를 참조하면, 단위 소자를 적층 및 배열하여 구성한 다층 3차원 수직 구조형 메모리 셀을 포함하는 메모리 셀 어레이를 도시한 것으로, 셀 어레이의 크기 m, n은 2이상의 양의 정수를 포함하며, 셀 어레이의 개수 I는 임 의의 양의 정수를 포함할 수 있다. 단일 메모리 셀 어레이는 원주홀의 내면을 따라 형성된 게이트 라인(GL), 소스 라인(SL) 및 소스 라인과 수직한 방향으로 형성된 드레인 라인(DL)으로 구성된다. 이때, 소스 라인(SL) 및 드레인 라인(DL)은 원주홀의 외면을 따라 순차적으로 적층되어 형성될 수 있다. 소스 라인(SL)은 X축으로 인접한 게이트 전극들을 따라 라인(line) 형태로 형성되며, 드레인 라인(DL)은 소스 라인(SL)과 수직한 Y축으로 연장된 바(bar) 형태로 형성된다. 도 2와 같이 3차원 수직 구조형 메모리 셀을 적용하여 6F2로 구성됨에 따라 기존에 비해 메모리 셀이 차지하는 면적을감소시켜 소자의 소형화 및 고성능화를 가능하게 하고, 동일 면적 내에 더 많은 메모리 셀의 형성이 가능함에 따라 고집적도의 어레이를 구현할 수 있다. 도 3은 본 발명의 일 실시예에 따른 전기화학 메모리 셀을 도시한 단면도들로, 도 3(i)은 도 2의 X - X'에 따른 절단면을 도시한 단면도이며, 도 3(ii)는 도 2의 Y - Y'에 따른 절단면을 도시한 단면도이다. 도 3을 참조하면, 반도체 기판 상부에 원주홀을 포함하는 층간 절연막이 형성되고, 원주홀(34 0)의 외면을 따라 제1 도전성 전극층 및 제2 도전성 전극층이 순차적으로 적층되어 있다. 제1 도전성 전극층 및 제2 도전성 전극층들은 원주홀의 외면과 접촉된 디스크 형상을 구성하고, 절연체를 통해 이격되어 구비된다. 원주홀의 내면을 따라 형성되어 제1 도전성 전극층 및 제2 도전성 전극층들 각각의 일단과 연결 된 채널층, 전해질층, 이온 저장층 및 게이트 전극층이 구비되고, 게이트 전극층의 내면에 채워지는 절연체를 더 포함한다. 제1 도전성 전극층들은 원주홀과 인접한 비아 콘택을 통해 전기적으로 연결된다(도 3(ii) 참조). 여기서, 각 단위 소자는 크로스 포인트의 어레이 형태로 전기적으로 연결되기 위하여 다층 및 수평으로 배치된 다. 단위 소자들의 소스 단자는 x축을 따라 연결되어 소스 라인(SL1. SL2, 쪋 SLn)을 구성하고, 게이트 전극과 드레인 단자는 깊이 방향으로 연결되어 게이트 라인(GL1, GL2, 쪋 GLm) 및 드레인 라인(DL1, DL2, 쪋DLm)이 구 성될 수 있다. 도 4는 도 3의 'A'부분을 확대 도시한 단면도로, 단위 메모리 셀을 일부를 도시한 것이다. 도 4를 참조하여 단 위 메모리 셀의 구성 요소를 더욱 자세히 설명하면 다음과 같다. 도 4를 참조하면, 원주홀의 외면을 따라 제1 도전성 전극층 및 제2 도전성 전극층이 순처적으로 적층된다. 제1 도전성 전극층 및 제2 도전성 전극층 W을 포함하는 물질로 형성할 수 있다. 제1 도전 성 전극층은 드레인 라인으로 작용하고, 제2 도전성 전극층은 소스 라인으로 적용된다. 제1 도전성 전극층 및 제2 도전성 전극층은 SiO2를 포함하는 물질의 절연체를 통해 이격되어 형성된다. 즉, 드레인 라인인 제1 도전성 전극층과 소스 라인인 제2 도전성 전극층이 평행한 구조가 된다. 제1 도전성 전극층과 제2 도전성 전극층 사이의 절연체는 증착 공정을 통해 그 두께를 감소시킬 수 있어 일반적으로 진행되는 리소그래피 공정보다 드레인 라인과 소스 라인의 거리 조절이 용이한 장점이 있다. 원주홀의 원주면으로부터 내부를 향하여 채널층, 전해질층, 이온 저장층 및 게이트 전극층 이 순차적으로 배치된다. 채널층은 W 산화물, 전해질층은 Hf 산화물, 이온 저장층은 Mo 산 화물로 구성되는 것이 바람직하나, 이외에도 Ti 산화물, Y 산화물, Zr 산화물 또는 이들의 조합 중 선택된 어느 하나로 구성할 수도 있다. 이러한 구조의 메모리 셀은 소스 라인에 0V를 인가하고, 게이트 전극에 ±Vprog 이상의 바이어스를 인가하면 채 널층과 이온 저장층 사이에 형성된 전기장의 영향으로 산소 이온 또는 산소 공공이 전해질층을 통해 이동하며 채널층에 전기화학 반응을 유도하고, 이로 인해 채널의 컨덕턴스가 변화하게 된다. 도 5a 내지 도 5l은 본 발명의 일 실시예에 따른 메모리 셀 어레이의 제조 방법을 도시한 단면도들이다. 먼저, 도 5a를 참조하면, 반도체 기판 상부에 층간 절연막을 형성한다. 층간 절연막은 실리콘 기판인 반도체 기판으로부터 전극을 절연시키기 위해 형성한다. 층간 절연막은 실리콘 산화막, 실리 콘 질화막등의 유전박막으로 형성할 수 있으며, CVD(Chemical Vapor Deposition) 공정으로 형성할 수 있다. 이어서, 층간 절연막 상부에 제1 도전성 전극층, 절연체 및 제2 도전성 전극층을 순차적으 로 형성한다. 도 5b를 참조하면, 제2 도전성 전극층 상부에 마스크 패턴을 형성한 후 마스크 패턴을 식각 마스크로 제2 도전성 전극층을 식각하여 분리된 라인 패턴을 형성한다. 도 5c를 참조하면, 패터닝된 제2 도전성 전극층을 포함한 절연체 상부에 추가적인 절연체를 형 성하여 제1 도전성 전극층, 절연체, 제2 도전성 전극층 및 절연체로 구성된 적층 구조 를 형성한다. 도 5d를 참조하면, 도 5c에서 형성된 적층 구조를 n회 반복하여 n층의 적층 구조를 형성한다. 도 5e를 참조하면, 반복된 적층 구조의 최상단에 형성된 절연체 상부에 게이트 영역을 오픈시키는 마스크 패턴을 형성하고, 이 마스크 패턴을 식각 마스크로 적층 구조를 식가하여 층간 절연막을 노출시키는 원주홀을 형성한다. 도 5f 및 도 5g를 참조하면, 원주홀을 포함하는 전체 표면에 일정 두께의 채널층, 전해질층, 이 온 저장층 및 게이트 전극층을 순차적으로 증착한다. 채널층은 W 산화물, 전해질층은 Hf 산화물, 이온 저장층은 Mo 산화물로 구성되는 것이 바람직하나, 이외에도 Ti 산화물, Y 산화물, Zr 산화물 또는 이들의 조합 중 선택된 어느 하나로 구성할 수도 있다. 또한, 채널층, 전해질층, 이온 저장층 및 게이트 전극층은 CVD, ALD, Sputtering, Evaporation등의 공정을 통해 증착될 수 있다. 도 5h를 참조하면, 절연체 상부의 채널층, 전해질층, 이온 저장층 및 게이트 전극층을 식 각하여 각각의 원주홀 내에 분리된 게이트 전극이 형성되도록 한다. 분리된 게이트 전극을 형성하는 방법은 원주홀 및 원주홀 외측의 일정 영역 상부에 마스크 패턴을 형 성하고, 마스크 패턴을 식각 마스크로 채널층, 전해질층, 이온 저장층 및 게이트 전극층을 식각한 후 마스크 패턴을 제거하여 형성할 수 있으나 반드시 이 방법에 한정하지는 않는다. 도 5i를 참조하면, 분리된 게이트 전극을 포함하는 전체 상부에 층간 절연막를 형성한다. 이때, 층간 절연 막는 분리된 게이트 전극 내측 즉, 원주홀 내부가 완전히 매립되도록 형성하는 것이 바람직하다. 도 5j를 참조하면, 에치-백 식각 공정을 통해 게이트 전극층이 노출될때까지 층간 절연막을 식각한다. 도 5k를 참조하면, 도 3의 Y-Y'절단면에 따른 단면을 도시한 것으로, 분리된 게이트 전극 일측의 층간 절연막 , 적층 구조, 층간 절연막을 순차적으로 식각하여 비아홀을 형성한다. 이때, 비아홀 은 비아홀 일측으로 제2 도전성 전극층이 노출되고, 제1 도전성 전극층은 노출되지 않는 범위에 서 식각하는 것이 바람직하다. 도 5l를 참조하면, 비아홀을 포함하는 전체 상부에 도전성 전극물질을 형성한다. 이후, 에치 백 공정을 통 해 게이트 전극층이 노출될때까지 도전성 전극물질을 식각하여 비아 홀 내에 도전성 전극 물질이 매 립된 드레인 비아 콘택을 형성한다. 드레인 비아 콘택은 깊이 방향으로 드레인 라인을 연결시킬 수 있다. 상술한 바와 같이, 본 발명은 한정된 공간 내에 다층 3차원 수직 구조형 전기화학 메모리 셀을 형성함으로써, 기존에 비해 메모리 셀이 차지하는 면적을 감소시켜 소자의 소형화 및 고성능화를 가능하게 하고, 동일 면적 내 에 더 많은 메모리 셀의 형성이 가능함에 따라 고집적도의 어레이를 구현할 수 있다. 예를 들어 3차원 수직 구 조형 메모리 셀을 적용하여 기존의 12F2 또는 8F2 보다 작은 6F2로 감소시킬 수 있다. 또한, 다층 3차원 수직 구조형 메모리 셀을 형성함에 따라 소스/드레인이 평행한 구조로 구성되고, 이러한 구조 는 소스/드레인 사이에 형성되는 절연체의 두께를 통해 채널 길이를 결정하게 되는데, 증착 공정을 통해 절연체 의 두께를 감소시킬 수 있어 일반적으로 진행하는 리소그래피 공정보다 효율적으로 방법으로 채널 길이를 조절 할 수 있다. 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특 허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.부호의 설명 100 : 단위 메모리 셀 300, 400, 500 : 반도체 기판 310, 510, 550 : 층간 절연막 320, 420, 530 : 제2 도전성 전극층 330, 430, 520 : 제1 도전성 전극층 340, 440, 540 : 원주홀 342, 442, 542 : 채널층 344, 444, 544 : 전해질층 346, 446, 546 : 이온 저장층 348, 448, 548 : 게이트 전극층 350, 565 : 비아 콘택 410 : 절연체 535 : 적층 구조 560 : 비아 홀"}
{"patent_id": "10-2021-0063858", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a은 본 발명의 일 실시예에 따른 전기화학 메모리 셀 어레이를 간략하게 도시한 등가회로이다. 도 1b는 본 발명의 일 실시예에 따른 전기화학 메모리 셀 어레이에 대응되는 인공신경망이다. 도 2는 본 발명의 일 실시예에 따른 전기화학 메모리 셀 어레이를 도시한 평면도이다. 도 3은 본 발명의 일 실시예에 따른 전기화학 메모리 셀을 도시한 단면도이다. 도 4는 도 3의 'A'부분을 확대 도시한 단면도이다. 도 5a 내지 도 5l는 본 발명의 일 실시예에 따른 전기화학 메모리 셀의 제조 방법을 도시한 단면도들이다."}
