Timing Analyzer report for IR
Mon Jan 17 00:50:11 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'FPGA_CLK'
 13. Slow 1200mV 85C Model Hold: 'FPGA_CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'FPGA_CLK'
 22. Slow 1200mV 0C Model Hold: 'FPGA_CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'FPGA_CLK'
 30. Fast 1200mV 0C Model Hold: 'FPGA_CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; IR                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-12        ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; FPGA_CLK   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 255.95 MHz ; 250.0 MHz       ; FPGA_CLK   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; FPGA_CLK ; -2.907 ; -129.696        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; FPGA_CLK ; 0.453 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; FPGA_CLK ; -3.000 ; -89.246                       ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FPGA_CLK'                                                                      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.907 ; counter2[2]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.825      ;
; -2.850 ; counter2[2]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.768      ;
; -2.786 ; counter2[1]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.704      ;
; -2.729 ; counter2[1]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.647      ;
; -2.719 ; counter2[3]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.637      ;
; -2.675 ; counter2[6]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.593      ;
; -2.662 ; counter2[3]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.580      ;
; -2.653 ; irda_reg1     ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.653 ; irda_reg1     ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.574      ;
; -2.618 ; counter2[6]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.536      ;
; -2.545 ; counter2[4]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.463      ;
; -2.543 ; counter2[0]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.461      ;
; -2.488 ; cs.DATA_STATE ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.407      ;
; -2.488 ; cs.DATA_STATE ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.407      ;
; -2.488 ; cs.DATA_STATE ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.407      ;
; -2.488 ; cs.DATA_STATE ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.407      ;
; -2.488 ; cs.DATA_STATE ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.407      ;
; -2.488 ; cs.DATA_STATE ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.407      ;
; -2.486 ; counter2[0]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.404      ;
; -2.461 ; counter2[2]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.381      ;
; -2.460 ; counter2[3]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.380      ;
; -2.412 ; counter2[8]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.330      ;
; -2.340 ; counter2[1]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.260      ;
; -2.310 ; irda_reg1     ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.229      ;
; -2.310 ; irda_reg1     ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.229      ;
; -2.310 ; irda_reg1     ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.229      ;
; -2.310 ; irda_reg1     ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.229      ;
; -2.310 ; irda_reg1     ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.229      ;
; -2.310 ; irda_reg1     ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.229      ;
; -2.298 ; counter2[8]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.218      ;
; -2.290 ; counter2[3]   ; cs.LEADER_4   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.208      ;
; -2.284 ; irda_reg1     ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[0]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.284 ; irda_reg1     ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.206      ;
; -2.268 ; cs.DATA_STATE ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.188      ;
; -2.268 ; cs.DATA_STATE ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.188      ;
; -2.268 ; cs.DATA_STATE ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.188      ;
; -2.268 ; cs.DATA_STATE ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.188      ;
; -2.268 ; cs.DATA_STATE ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.188      ;
; -2.268 ; cs.DATA_STATE ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.188      ;
; -2.268 ; cs.DATA_STATE ; get_data[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.188      ;
; -2.256 ; counter[10]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.256 ; counter[10]   ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.175      ;
; -2.245 ; counter2[4]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.165      ;
; -2.236 ; counter[0]    ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.236 ; counter[0]    ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.155      ;
; -2.235 ; irda_reg2     ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; irda_reg2     ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.080     ; 3.156      ;
; -2.233 ; cs.DATA_STATE ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; cs.DATA_STATE ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; cs.DATA_STATE ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; cs.DATA_STATE ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; cs.DATA_STATE ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; cs.DATA_STATE ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; cs.DATA_STATE ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.233 ; cs.DATA_STATE ; get_data[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 3.153      ;
; -2.224 ; irda_reg2     ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.079     ; 3.146      ;
; -2.199 ; data_cnt[0]   ; led2[6]       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.117      ;
; -2.199 ; data_cnt[0]   ; led2[1]       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.083     ; 3.117      ;
; -2.196 ; irda_reg2     ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.115      ;
; -2.196 ; irda_reg2     ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.115      ;
; -2.196 ; irda_reg2     ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.115      ;
; -2.196 ; irda_reg2     ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.115      ;
; -2.196 ; irda_reg2     ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.082     ; 3.115      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FPGA_CLK'                                                                      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; cs.DATA_STATE ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.746      ;
; 0.491 ; counter[10]   ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.784      ;
; 0.527 ; get_data[13]  ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; get_data[12]  ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; get_data[9]   ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.821      ;
; 0.540 ; counter2[8]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 0.834      ;
; 0.668 ; get_data[10]  ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.961      ;
; 0.692 ; get_data[11]  ; led2[3]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.985      ;
; 0.695 ; get_data[14]  ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.988      ;
; 0.699 ; get_data[11]  ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.992      ;
; 0.741 ; get_data[3]   ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.035      ;
; 0.741 ; get_data[1]   ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.035      ;
; 0.742 ; get_data[13]  ; led2[5]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; get_data[6]   ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.036      ;
; 0.743 ; get_data[5]   ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; get_data[4]   ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; get_data[2]   ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; counter[1]    ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; counter[7]    ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; counter[9]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; data_cnt[1]   ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.040      ;
; 0.747 ; counter[2]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; counter[3]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; data_cnt[2]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.042      ;
; 0.749 ; counter[6]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; counter[4]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; counter[8]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.042      ;
; 0.753 ; data_cnt[5]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.047      ;
; 0.754 ; data_cnt[3]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.048      ;
; 0.763 ; data_cnt[0]   ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; counter[5]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.057      ;
; 0.771 ; counter2[5]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; counter2[4]   ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; counter[0]    ; counter[0]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.064      ;
; 0.773 ; data_cnt[4]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.067      ;
; 0.775 ; irda_reg1     ; irda_reg2     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.068      ;
; 0.777 ; counter2[1]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.071      ;
; 0.781 ; counter2[6]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.075      ;
; 0.796 ; cs.IDLE       ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.090      ;
; 0.799 ; cs.IDLE       ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.093      ;
; 0.800 ; cs.IDLE       ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.094      ;
; 0.803 ; counter2[0]   ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.097      ;
; 0.805 ; cs.IDLE       ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.099      ;
; 0.806 ; cs.IDLE       ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.100      ;
; 0.808 ; cs.IDLE       ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.102      ;
; 0.825 ; cs.IDLE       ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.118      ;
; 0.830 ; get_data[15]  ; led2[7]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.123      ;
; 0.856 ; get_data[8]   ; led2[0]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.149      ;
; 0.894 ; get_data[12]  ; led2[4]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.187      ;
; 0.901 ; get_data[10]  ; led2[2]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.194      ;
; 0.930 ; get_data[8]   ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.223      ;
; 0.956 ; get_data[9]   ; led2[1]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.080      ; 1.248      ;
; 0.962 ; get_data[14]  ; led2[6]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.080      ; 1.254      ;
; 0.969 ; counter2[2]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.263      ;
; 0.987 ; counter2[7]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.281      ;
; 0.987 ; counter2[3]   ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.281      ;
; 1.080 ; cs.IDLE       ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.373      ;
; 1.082 ; cs.IDLE       ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.375      ;
; 1.085 ; cs.IDLE       ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.378      ;
; 1.088 ; cs.IDLE       ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.381      ;
; 1.088 ; cs.IDLE       ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.381      ;
; 1.090 ; cs.IDLE       ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.383      ;
; 1.100 ; counter[9]    ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; counter[1]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; data_cnt[1]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; counter[7]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; counter[3]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; data_cnt[0]   ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; counter[2]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; data_cnt[3]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; counter[0]    ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; data_cnt[2]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.403      ;
; 1.110 ; counter[6]    ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; counter[8]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; counter[4]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.403      ;
; 1.116 ; data_cnt[0]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; counter[2]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; counter[5]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; counter[0]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; data_cnt[2]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.412      ;
; 1.119 ; counter[8]    ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; counter[6]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; counter[4]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; counter2[5]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.419      ;
; 1.132 ; counter2[4]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.426      ;
; 1.132 ; counter2[1]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.426      ;
; 1.134 ; data_cnt[4]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.428      ;
; 1.141 ; counter2[0]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.435      ;
; 1.141 ; counter2[4]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.435      ;
; 1.142 ; counter2[6]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.436      ;
; 1.150 ; counter2[0]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.444      ;
; 1.151 ; counter2[6]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.445      ;
; 1.154 ; cs.LEADER_4   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.448      ;
; 1.231 ; counter[1]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; data_cnt[1]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.525      ;
; 1.231 ; counter[7]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; counter[3]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.525      ;
; 1.239 ; data_cnt[3]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.533      ;
; 1.240 ; counter[1]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; data_cnt[1]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.082      ; 1.534      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 275.18 MHz ; 250.0 MHz       ; FPGA_CLK   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; FPGA_CLK ; -2.634 ; -116.842       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; FPGA_CLK ; 0.401 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; FPGA_CLK ; -3.000 ; -89.246                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FPGA_CLK'                                                                       ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.634 ; counter2[2]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.561      ;
; -2.555 ; counter2[2]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.482      ;
; -2.521 ; counter2[1]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.448      ;
; -2.464 ; irda_reg1     ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.464 ; irda_reg1     ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 3.394      ;
; -2.444 ; counter2[3]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.371      ;
; -2.442 ; counter2[1]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.369      ;
; -2.431 ; counter2[6]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.358      ;
; -2.365 ; counter2[3]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.292      ;
; -2.352 ; counter2[6]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.279      ;
; -2.286 ; counter2[0]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.213      ;
; -2.264 ; counter2[4]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.191      ;
; -2.242 ; counter2[2]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 3.171      ;
; -2.217 ; counter2[3]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 3.146      ;
; -2.215 ; cs.DATA_STATE ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.141      ;
; -2.215 ; cs.DATA_STATE ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.141      ;
; -2.215 ; cs.DATA_STATE ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.141      ;
; -2.215 ; cs.DATA_STATE ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.141      ;
; -2.215 ; cs.DATA_STATE ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.141      ;
; -2.215 ; cs.DATA_STATE ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.141      ;
; -2.207 ; counter2[0]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.134      ;
; -2.183 ; counter2[8]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 3.110      ;
; -2.129 ; counter2[1]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 3.058      ;
; -2.106 ; irda_reg1     ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[0]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.106 ; irda_reg1     ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 3.037      ;
; -2.090 ; irda_reg1     ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.016      ;
; -2.090 ; irda_reg1     ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.016      ;
; -2.090 ; irda_reg1     ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.016      ;
; -2.090 ; irda_reg1     ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.016      ;
; -2.090 ; irda_reg1     ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.016      ;
; -2.090 ; irda_reg1     ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 3.016      ;
; -2.066 ; irda_reg2     ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; irda_reg2     ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.996      ;
; -2.063 ; counter2[8]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.992      ;
; -2.037 ; counter2[3]   ; cs.LEADER_4   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 2.964      ;
; -2.021 ; counter2[4]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.950      ;
; -2.019 ; counter[10]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.019 ; counter[10]   ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.947      ;
; -2.014 ; cs.DATA_STATE ; get_data[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 2.945      ;
; -2.010 ; irda_reg2     ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.071     ; 2.941      ;
; -2.001 ; cs.DATA_STATE ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.930      ;
; -2.001 ; cs.DATA_STATE ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.930      ;
; -2.001 ; cs.DATA_STATE ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.930      ;
; -2.001 ; cs.DATA_STATE ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.930      ;
; -2.001 ; cs.DATA_STATE ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.930      ;
; -2.001 ; cs.DATA_STATE ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.930      ;
; -2.001 ; cs.DATA_STATE ; get_data[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.930      ;
; -1.993 ; counter2[2]   ; cs.LEADER_4   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.075     ; 2.920      ;
; -1.969 ; data_cnt[0]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.070     ; 2.901      ;
; -1.969 ; counter[0]    ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.969 ; counter[0]    ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.897      ;
; -1.966 ; cs.DATA_STATE ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.966 ; cs.DATA_STATE ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.966 ; cs.DATA_STATE ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.966 ; cs.DATA_STATE ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.966 ; cs.DATA_STATE ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.966 ; cs.DATA_STATE ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.966 ; cs.DATA_STATE ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.966 ; cs.DATA_STATE ; get_data[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.895      ;
; -1.965 ; data_cnt[0]   ; led2[6]       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.893      ;
; -1.965 ; data_cnt[0]   ; led2[1]       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.893      ;
; -1.961 ; data_cnt[2]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.070     ; 2.893      ;
; -1.957 ; data_cnt[2]   ; led2[6]       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.074     ; 2.885      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FPGA_CLK'                                                                       ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; cs.DATA_STATE ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.669      ;
; 0.455 ; counter[10]   ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.723      ;
; 0.492 ; get_data[13]  ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.760      ;
; 0.493 ; get_data[12]  ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; get_data[9]   ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.761      ;
; 0.498 ; counter2[8]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.767      ;
; 0.615 ; get_data[11]  ; led2[3]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.070      ; 0.880      ;
; 0.617 ; get_data[14]  ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.885      ;
; 0.620 ; get_data[11]  ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.888      ;
; 0.621 ; get_data[10]  ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.889      ;
; 0.659 ; get_data[13]  ; led2[5]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.070      ; 0.924      ;
; 0.688 ; get_data[3]   ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.957      ;
; 0.689 ; get_data[6]   ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.958      ;
; 0.691 ; get_data[5]   ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.960      ;
; 0.691 ; get_data[1]   ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.960      ;
; 0.691 ; counter[1]    ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; counter[7]    ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; counter[9]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; get_data[4]   ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.962      ;
; 0.694 ; get_data[2]   ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.963      ;
; 0.695 ; data_cnt[1]   ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; counter[2]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; counter[3]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.963      ;
; 0.697 ; counter[6]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; counter[8]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; data_cnt[2]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.967      ;
; 0.699 ; counter[4]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.967      ;
; 0.702 ; data_cnt[5]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.970      ;
; 0.703 ; data_cnt[3]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.971      ;
; 0.705 ; cs.IDLE       ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.974      ;
; 0.708 ; cs.IDLE       ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.977      ;
; 0.709 ; cs.IDLE       ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; counter[5]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.977      ;
; 0.714 ; cs.IDLE       ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.983      ;
; 0.715 ; cs.IDLE       ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.984      ;
; 0.716 ; data_cnt[0]   ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; counter2[5]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.985      ;
; 0.717 ; counter2[1]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.986      ;
; 0.718 ; irda_reg1     ; irda_reg2     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.986      ;
; 0.718 ; cs.IDLE       ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.987      ;
; 0.719 ; data_cnt[4]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; counter2[4]   ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.989      ;
; 0.722 ; counter[0]    ; counter[0]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.990      ;
; 0.728 ; counter2[6]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 0.997      ;
; 0.743 ; cs.IDLE       ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.011      ;
; 0.749 ; counter2[0]   ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.018      ;
; 0.769 ; get_data[15]  ; led2[7]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.070      ; 1.034      ;
; 0.782 ; get_data[8]   ; led2[0]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.070      ; 1.047      ;
; 0.811 ; get_data[12]  ; led2[4]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.070      ; 1.076      ;
; 0.815 ; get_data[10]  ; led2[2]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.070      ; 1.080      ;
; 0.820 ; get_data[8]   ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.088      ;
; 0.853 ; get_data[9]   ; led2[1]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.069      ; 1.117      ;
; 0.855 ; get_data[14]  ; led2[6]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.069      ; 1.119      ;
; 0.879 ; counter2[2]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.148      ;
; 0.888 ; counter2[3]   ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.157      ;
; 0.906 ; counter2[7]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.175      ;
; 0.966 ; cs.IDLE       ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.234      ;
; 0.969 ; cs.IDLE       ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.237      ;
; 0.973 ; cs.IDLE       ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.241      ;
; 0.977 ; cs.IDLE       ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.245      ;
; 0.977 ; cs.IDLE       ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.245      ;
; 0.979 ; cs.IDLE       ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.247      ;
; 1.013 ; counter[1]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; counter[9]    ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.282      ;
; 1.014 ; counter[7]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.282      ;
; 1.014 ; data_cnt[0]   ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.282      ;
; 1.014 ; counter[2]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; counter[6]    ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; counter[8]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; counter[0]    ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; data_cnt[2]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; counter[4]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; data_cnt[1]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; counter[3]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.287      ;
; 1.027 ; data_cnt[3]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.295      ;
; 1.029 ; data_cnt[0]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; counter[2]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.297      ;
; 1.031 ; counter[6]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; counter[0]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; counter[8]    ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; counter[5]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; data_cnt[2]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; counter[4]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.301      ;
; 1.038 ; data_cnt[4]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.306      ;
; 1.039 ; counter2[4]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.308      ;
; 1.039 ; counter2[1]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.308      ;
; 1.040 ; counter2[5]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.309      ;
; 1.044 ; counter2[0]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.313      ;
; 1.047 ; counter2[6]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.316      ;
; 1.054 ; counter2[4]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.323      ;
; 1.059 ; counter2[0]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.328      ;
; 1.062 ; counter2[6]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.331      ;
; 1.075 ; cs.LEADER_4   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.074      ; 1.344      ;
; 1.109 ; counter[7]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.377      ;
; 1.109 ; counter[1]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.377      ;
; 1.116 ; data_cnt[1]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.384      ;
; 1.116 ; counter[3]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.384      ;
; 1.126 ; data_cnt[3]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.394      ;
; 1.128 ; counter[5]    ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.396      ;
; 1.135 ; counter[1]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.403      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; FPGA_CLK ; -0.636 ; -23.174        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; FPGA_CLK ; 0.187 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; FPGA_CLK ; -3.000 ; -64.654                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FPGA_CLK'                                                                       ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.636 ; counter2[2]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.585      ;
; -0.610 ; counter2[2]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.559      ;
; -0.591 ; counter2[1]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.540      ;
; -0.578 ; counter2[3]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.527      ;
; -0.565 ; counter2[1]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.562 ; irda_reg1     ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.514      ;
; -0.552 ; counter2[3]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.501      ;
; -0.534 ; counter2[6]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.483      ;
; -0.514 ; counter2[4]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.463      ;
; -0.508 ; counter2[6]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.457      ;
; -0.498 ; counter2[0]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.447      ;
; -0.493 ; cs.DATA_STATE ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; cs.DATA_STATE ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; cs.DATA_STATE ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; cs.DATA_STATE ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; cs.DATA_STATE ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; cs.DATA_STATE ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.443      ;
; -0.472 ; counter2[0]   ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.421      ;
; -0.427 ; counter2[3]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.378      ;
; -0.417 ; counter2[2]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.368      ;
; -0.416 ; cs.DATA_STATE ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; cs.DATA_STATE ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; cs.DATA_STATE ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; cs.DATA_STATE ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; cs.DATA_STATE ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; cs.DATA_STATE ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; cs.DATA_STATE ; get_data[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.367      ;
; -0.413 ; counter2[8]   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.362      ;
; -0.395 ; counter[10]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.395 ; counter[10]   ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.344      ;
; -0.391 ; cs.DATA_STATE ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; cs.DATA_STATE ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; cs.DATA_STATE ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; cs.DATA_STATE ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; cs.DATA_STATE ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; cs.DATA_STATE ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; cs.DATA_STATE ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; cs.DATA_STATE ; get_data[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.342      ;
; -0.389 ; cs.DATA_STATE ; get_data[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[0]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.389 ; irda_reg1     ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.342      ;
; -0.384 ; irda_reg2     ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.384 ; irda_reg2     ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.035     ; 1.336      ;
; -0.380 ; counter2[3]   ; cs.LEADER_4   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.329      ;
; -0.378 ; irda_reg1     ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; irda_reg1     ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; irda_reg1     ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; irda_reg1     ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; irda_reg1     ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; irda_reg1     ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.328      ;
; -0.370 ; counter[0]    ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.370 ; counter[0]    ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.319      ;
; -0.366 ; counter2[8]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.317      ;
; -0.365 ; counter2[1]   ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.036     ; 1.316      ;
; -0.361 ; irda_reg2     ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.311      ;
; -0.361 ; irda_reg2     ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.311      ;
; -0.361 ; irda_reg2     ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.311      ;
; -0.361 ; irda_reg2     ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.311      ;
; -0.361 ; irda_reg2     ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.311      ;
; -0.361 ; irda_reg2     ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.037     ; 1.311      ;
; -0.357 ; irda_reg2     ; error_flag    ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.034     ; 1.310      ;
; -0.356 ; counter[2]    ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.038     ; 1.305      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FPGA_CLK'                                                                       ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; cs.DATA_STATE ; cs.DATA_STATE ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; counter[10]   ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.318      ;
; 0.206 ; get_data[13]  ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; get_data[12]  ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; get_data[9]   ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.327      ;
; 0.220 ; counter2[8]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.341      ;
; 0.261 ; get_data[11]  ; led2[3]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.381      ;
; 0.263 ; get_data[11]  ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; get_data[14]  ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; get_data[10]  ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.386      ;
; 0.283 ; get_data[13]  ; led2[5]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.403      ;
; 0.294 ; get_data[3]   ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; get_data[1]   ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; get_data[6]   ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; get_data[5]   ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; get_data[4]   ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[1]    ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[7]    ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; get_data[2]   ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; counter[3]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; counter[9]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; data_cnt[1]   ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[6]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[2]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[4]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; data_cnt[2]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; counter[8]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; cs.IDLE       ; get_data[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; data_cnt[5]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; data_cnt[3]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; counter[5]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cs.IDLE       ; get_data[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; cs.IDLE       ; get_data[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; data_cnt[0]   ; data_cnt[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; counter2[5]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; cs.IDLE       ; get_data[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; data_cnt[4]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; counter[0]    ; counter[0]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; irda_reg1     ; irda_reg2     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; counter2[1]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.433      ;
; 0.312 ; cs.IDLE       ; get_data[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.433      ;
; 0.314 ; counter2[4]   ; counter2[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; cs.IDLE       ; get_data[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.435      ;
; 0.316 ; counter2[6]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; get_data[15]  ; led2[7]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.437      ;
; 0.325 ; cs.IDLE       ; get_data[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.445      ;
; 0.326 ; get_data[8]   ; led2[0]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.446      ;
; 0.326 ; counter2[0]   ; counter2[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.447      ;
; 0.338 ; get_data[12]  ; led2[4]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.458      ;
; 0.340 ; get_data[10]  ; led2[2]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.460      ;
; 0.366 ; get_data[8]   ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.486      ;
; 0.375 ; counter2[2]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.496      ;
; 0.381 ; get_data[14]  ; led2[6]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.035      ; 0.500      ;
; 0.381 ; get_data[9]   ; led2[1]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.035      ; 0.500      ;
; 0.384 ; counter2[3]   ; counter2[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.505      ;
; 0.385 ; counter2[7]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.506      ;
; 0.426 ; cs.IDLE       ; get_data[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.546      ;
; 0.429 ; cs.IDLE       ; get_data[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.549      ;
; 0.433 ; cs.IDLE       ; get_data[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.553      ;
; 0.436 ; cs.IDLE       ; get_data[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.556      ;
; 0.437 ; cs.IDLE       ; get_data[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.557      ;
; 0.438 ; cs.IDLE       ; get_data[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.036      ; 0.558      ;
; 0.446 ; counter[1]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; counter[7]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; counter[9]    ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; counter[3]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; data_cnt[1]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; data_cnt[3]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; counter[5]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.575      ;
; 0.457 ; counter[6]    ; counter[7]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; counter[2]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; data_cnt[0]   ; data_cnt[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; counter[4]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; counter[0]    ; counter[1]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; counter[8]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; data_cnt[2]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; counter2[5]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; counter[6]    ; counter[8]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; counter[2]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; data_cnt[0]   ; data_cnt[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; counter[4]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; counter2[1]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; counter[0]    ; counter[2]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; counter[8]    ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; data_cnt[2]   ; data_cnt[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.582      ;
; 0.467 ; cs.LEADER_4   ; cs.IDLE       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; data_cnt[4]   ; data_cnt[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.590      ;
; 0.472 ; counter2[4]   ; counter2[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; counter2[0]   ; counter2[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.594      ;
; 0.474 ; counter2[6]   ; counter2[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.595      ;
; 0.475 ; counter2[4]   ; counter2[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.596      ;
; 0.476 ; counter2[0]   ; counter2[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.597      ;
; 0.477 ; counter2[6]   ; counter2[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.598      ;
; 0.509 ; counter[1]    ; counter[3]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; counter[7]    ; counter[9]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; counter[3]    ; counter[5]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; data_cnt[1]   ; data_cnt[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; counter[1]    ; counter[4]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; counter[7]    ; counter[10]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; counter[3]    ; counter[6]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.037      ; 0.634      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.907   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  FPGA_CLK        ; -2.907   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -129.696 ; 0.0   ; 0.0      ; 0.0     ; -89.246             ;
;  FPGA_CLK        ; -129.696 ; 0.000 ; N/A      ; N/A     ; -89.246             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DIG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FPGA_CLK                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FPGA_RST                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DIG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DIG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DIG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DIG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DIG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DIG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DIG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DIG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DIG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DIG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; 735      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; 735      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 55    ; 55   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; FPGA_CLK ; FPGA_CLK ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; FPGA_RST   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SEG[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; FPGA_RST   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SEG[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Jan 17 00:50:09 2022
Info: Command: quartus_sta IR -c IR
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FPGA_CLK FPGA_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.907
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.907            -129.696 FPGA_CLK 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 FPGA_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 FPGA_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.634            -116.842 FPGA_CLK 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 FPGA_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 FPGA_CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.636
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.636             -23.174 FPGA_CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 FPGA_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.654 FPGA_CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4849 megabytes
    Info: Processing ended: Mon Jan 17 00:50:11 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


