一、中文摘要 
關鍵字：射頻晶片，壓控震盪器，混波器，除頻
器，多工器，頻率合成器 
 
超寬頻(UWB, Ultra WideBand)系統為近年
來相當熱門的一項無線通訊的新技術，它與藍芽
(Bluetooth)或無線區域網路(WiFi)的系統最大的
差別是，它不是操作在單一頻率，反而是操作在
3.1~10.6 GHz的頻段中，即有約7500 MHz的頻
寬 。 由 於 具 有 相 當 大 的 通 道 容 量 (channel 
capacity)，超寬頻系統在無線個人網路(WPAN, 
wireless personal area network)的應用上，能夠達
到高速資料傳輸的需求(＞100Mbps)，因此這會是
一個在應用上相當具有吸引力的系統。 
頻率合成器的架構需要適當的修正，以符合
超寬頻系統必須具有非常快速的切換時間(＜
9.47ns)，由於symbol interval需要312.5nsec且guard 
time需要9.47 nsec，所以，頻率合成器的鎖定時間
需在322 nsec以內[1]. 
 本計劃為兩年型計劃，第一年計畫的部份為
多頻帶頻率合成器的設計：分別採用鎖相迴路的
技巧與混波器搭配除頻器直接混頻的方式來實
現。 
 
Abstract 
Keyword ： RFIC ， VCO ， Mixer ， Divider ，
Multiplexer，Frequency synthesizer 
 
UWB system is recently one of the most 
popular wireless communication techniques. Differ 
from the system of Buletooth and Wifi, it’s not 
operated in a single frequency. According to the 
proposal, the carrier frequencies are allocated in the 
3.1~10.6 GHz spectrum, which have the bandwidth 
of 7500MHz. Due to the large channel capacity, the 
UWB system could achieve the need of high speed 
data transmission (>100Mbps) in WPNA 
application. Because the switch time is only several 
nano seconds in the proposal, the frequency 
synthesizers for UWB need some modifications. 
Here a topology is proposed. As proposed in, the 
symbol interval is 312.5 nsec and the guard time is 
9.47 nsec. Therefore, a single PLL has to be locked 
within 322 nsec. This approach is practical for a 
conventional frequency synthesizer which is easy to 
be implemented.  
二、計畫緣由與目的 
在目前所提出適用於超寬頻系統的規範，架
構主要可分為：(a)DS-CDMA和(b)MB-OFDM。
而其中MB-OFDM的架構可以利用傳統的接收機
架構來實現射頻前端電路(RF front-end)，並且與
其他無線通訊系統(如使用U-NII頻段的802.11a)
之間的影響較小，因此MB-OFDM將為本電路所
探討的架構。為了達到具有寬頻的特性，所以一
般的頻率合成器(frequency synthesizer)並無法適
用於此系統中，而必須調整頻率合成器的架構以
求能符合超寬頻系統的規範，包括產生出相當大
的頻率範圍、具有非常快速的切換時間 (＜
9.47ns)，以及在10GHz附近都能有好的相位雜訊
表現(＜-86.5 dBc/Hz @ 1MHz)[1]。 
 
三、研究成果 
．應用於多頻帶正交頻率多工超寬頻系統之低功
率頻率合成器[2][3] 
由於超寬頻系統所規範的鎖定時間必須很短，
因此相位邊界設定為 PM=50°，以及對應的等效
阻尼係數為 ζe(50°)=5。為了考慮由於 PVT 變異造
成的誤差，因此將鎖定時間設定在 200 ns，再加
上 fstep=528 MHz 和 ferror=1 kHz，可以用 Eq.(1)求
出 BW=13 MHz。此外，為了系統的穩定度，參
考頻率(reference frequency)通常會大於開迴路頻
寬的十倍，因此取 fREF=264 MHz 不會讓電路不穩
定。 
  )ln(
)(
1
error
step
elocking f
f
PMT
BW ⋅⋅= ζ   Eq.(1) 
根據[2]所提出改善的架構如圖 1-1，將除二電
路整合至整個鎖相迴路之中，並且除四除五電路
改為兩個除二除三電路來實現。這樣做可以降低
電路佈局的雜散效應，也能避免在頻率最高的時
候需要使用較多的電流模式邏輯電路(CML)來實
現雙模態除法器。由於加入一個除二電路，鎖相
迴路的參考頻率需降為264 MHz來保持除數依然
為整數。不過即使減少參考頻率會造成鎖定時間
增加，但是依然能夠滿足 MB-OFDM UWB 的規
格。 
本頻率合成器包含了五個部份：(A)四相位多頻
帶壓控震盪器、(B)多模態除法器、(C)相位頻率
比較器、(D)充電幫浦與迴路濾波器以及(E)兩組
二對一多工器。[4][5][6][7]. 
 一般在頻率合成器電路中的除頻器都會選擇使用
phase-switching circuit 或是programmable 
pulse-swallow counter。但這類的電路在應用上存
在一些限制，因此我們將使用簡單容易設計且延
遲時間導致誤差小的可程式化多模態除頻器，來
達成快速除頻以及低功率消耗的目的，如Fig. 2-2 
所示，由七個雙模數頻除頻器（÷2/3）串接而成。
由於壓控振盪器振盪於10GHz，因此先經由兩級
預除器降到2.5GHz，故電路僅有前兩級的的除法
器操作在高頻。
Fig. 2-3 The layout of the 10GHz frequency 
synthesizer 
 
．應用於多頻帶正交頻率多工超寬頻系統之低雜
訊頻率合成器[10][11][12] 
 
圖3-1為此次頻率合成器提出的架構，利用單一
頻率壓控震盪器，結合除法器電路、混波器和切
換開關完成極短切換時間(<1ns)之多頻帶輸出之
頻率合成器；由8448 MHz VCO 製作為起點，利
用除二電路與混波器分別達成6336 MHz、4224 
MHz 與2112 MHz 的頻率輸出，並利用混波機制
使四相位輸入LO 與RF 訊號輸入雙混波器再進
行訊號相加，如此可以有效消除image 效應，並
且6336 MHz 訊號能夠得到加成。 
Fig. 2-1 Programmable Multi-Modulus Divider 
 
 藉由調整輸入的控制訊號Bo～B6，除數可於
128～255 之間整數變動，將訊號降至約數十
MHz。可調式除數計算如下： 
     
一開始先針對頻率合成器其中信號產生器與頻
率選擇器的部份做設計並下線以驗證電路的基本
特性，之後再結合混波器的部份來產生6336 MHz
的訊號。 
 
Table 2. 與ref[9]模擬的比較 
 
 
[9]
Fig. 3-1 The schematic of direct frequency 
synthesizer 
Table.2 信號產生器模擬量測結果摘要 
 Simulation 
Switch 
mode S1 S2 S3 
Frequenc
y 8448MHz 4224MHz 2112MHz
8292~ 
9196 
4146~ 
4598 
2073~ 
2299 
Tuning 
range 
(MHz) 10.7% 10.7% 10.7% 
-88.5dBc@100KHz (VCO) Phase 
noise -116.0dBc@1MHz (VCO) 
Output 
Power -1.87dBm -2.58dBm 2.15dBm
Total 
power 50.3 mW 
 
 Measurement 
Switch 
mode S1 S2 S3 
Frequency 8448MHz 4224MHz 2112MHz
7648~ 
8481 
3834~ 
4235 
1914~ 
2117 
Tuning 
range 
(MHz) 10.3% 9.9％ 10.1％ 
-95.5dBc 
＠
100KHz 
-101.5dBc 
＠
100KHz 
-104.1dBc
＠
100KHz 
Phase 
noise 
(dBc/Hz) -121.1dBc 
＠1MHz 
-123.0dBc 
＠1MHz 
-126.2dBc
＠1MHz 
Output 
Power -7.02dBm -8.75dBm -7.32dBm
Total 
power 52.2 mW 
 
 
Fig. 3-5 The layout of the multiband frequency 
synthesizer 
五、參考文獻 
[1] C. Mishra, A. Valdes-Garcia, F. Bahmani, A. 
Batra, E. Sanchez-Sinencio, J. Silva-Martinez,     
“Frequency Planning and Synthesizer 
Architectures for Multiband OFDM UWB 
Radios,” IEEE Transactions on Microwave 
Theory and Techniques : Accepted for future 
publication, Volume PP, Issue 99, 2005 
[2] T. Geum-Young, H. Seok-Bong, K. Tae Young, 
C. Byoung Gun, P. Seong Su, “A 6.3-9-GHz 
CMOS fast settling PLL for MB-OFDM UWB 
applications,” IEEE Journal of Solid-State 
Circuits, Volume 40, Issue 8, Aug. 2005。 
[3] 唐仕豪，「應用於多頻帶正交分頻多工超寬
頻系統之全積體化低功率快速鎖定整數型頻
率合成器」，國立交通大學電信工程所碩士
論文，Jun. 2006。 
[4] Hamid Rategh and Thomas Lee, Multi-GHz 
Frequency Synthesis & Division. Boston: 
Kluwer Academic Publishers, 2001. 
[5] Mozhgan Mansuri, Dean Liu, and Chih-Kong 
Ken Yang, “Fast Frequency Acquisition       
Phase-Frequency Detectors for GSamples/s 
Phase-Locked Loops,” IEEE J. Solid-State 
Circuits, vol. 37, pp. 1331-1334, Oct. 2002 
[6] B. De Muer and M. Steyaert, “A 12GHz/128 
frequency divider in 0.25 μm CMOS,” 
European Solid-State Circuits Conference, pp. 
248-251, Sept. 2000. 
[7] Jri Lee, Jian-Yu Ding, and Tuan-Yi Cheng, “A 
20-Gb/s 2-to-1 MUX and a 40-GHz VCO in 
0.18-μm CMOS technology,” VLSI Circuits 
Digest of Technical Papers, pp. 140-143, June 
2005 
[8] 田政展，「應用於多頻帶正交分頻多工超寬
頻系統之全積體化低功率快速鎖定整數型頻
率合成器」，國立交通大學電信工程所碩士
論文，Jun. 2006。 
[9] Lee, J.-E., E.-C. Park, C.-Y. Cha, H.-S. Chae, 
C.-D. Suh, J. Koh, H. Lee, and H.-T. Kim, \A 
frequency synthesizer for UWB transceiver in 
Monolithic Integrated Circuits in RF Systems, 
Digest of Papers, Topical Meeting on Jan. 2006, 
4, 2006, Digital Object Identifier. 
[10] 張博揚，「應用於超寬頻接收機之低電壓低
功率低雜訊放大器與多頻帶頻率合成器」，
國立交通大學電信工程所碩士論文，Jun. 
2006。 
[11] B. Razavi, T. Aytur, F.-R. Yang, R.-H. Yan, 
出席國際學術會議心得報告 
                                                             
計畫編號 96-2221-E-009-011- 
計畫名稱 適用於超寬頻通訊系統與新型感知通訊之射頻前端電路設計 
出國人員姓名 
服務機關及職稱 
吳匯儀 交通大學電信系博士班學生 
江沛遠 交通大學電信系碩士班學生 
會議時間地點 
時間: 2007 年 12 月 11 號到 14 號 地點:泰國 
時間: 2007 年 12 月 9 號到 11 號 地點:新加坡-聖淘沙 
會議名稱 
APMC 
RFIT 2007(IEEE International Workshop on Radio-Frequency Integration 
Technology) 
發表論文題目 
A 3-8 GHz RF Receiver Front-End for Multi-Band UWB Wireless System 
A Folded Current-Reused Down-Converter Mixer for Ultra Wide-Band 
Applications 
A New Sub-harmonic Mixer Using Switched Gm Technique For 802.11a/b/g 
Dual-Band Receivers 
A 1-V, Low-Power CMOS LNA for Ultra-wideband Receivers 
A Quadrature Voltage Controlled Oscillator with 9 Selective Bands for UWB 
Communication 
A 10~18GHz Wide-band Transformer feedback LNA 
 
一、參加會議經過 
APMC: 
本次在泰國舉辦的 APMC，地點在曼谷的君悅飯店，在抵達曼谷的當天便搭乘計程車至
會場註冊，之後遇到很多交大的教授與同學。 
   這次本實驗室發表五篇文章，如下： 
A 3-8 GHz RF Receiver Front-End for Multi-Band UWB Wireless System. 
A Folded Current-Reused Down-Converter Mixer for Ultra Wide-Band Applications. 
A New Sub-harmonic Mixer Using Switched Gm Technique For 802.11a/b/g Dual-Band Receivers. 
A 1-V, Low-Power CMOS LNA for Ultra-wideband Receivers. 
A Quadrature Voltage Controlled Oscillator with 9 Selective Bands for UWB Communication. 
主題涵蓋 LNA，Mixer，與 VCO 等並就相關主題參與多場 seminar，相當充實。 
APMC 今年由於在泰國舉辦，感覺很有文化特色,最第三天的晚上招待大家欣賞著名的暹
羅劇場，覺得很驚艷,有這樣高水準的戲劇表演，相當開心。 
RFIT: 
    這次去新加坡，主要是參訪辦在聖淘沙的研討會議，名為RFIT 2007 (IEEE 
International Workshop on Radio-Frequency Integration Technology)。舉辦時間為2007年12
