---
title: 03.七种基本逻辑门的verilog实现
date: 2025-07-22 21:58:49
permalink: /pages/Verilog_03/
---

 ## 在数字电路设计中，逻辑门是构建复杂系统的基础元件。Verilog HDL 提供了简洁的语法来实现这些基本逻辑门。下面详细解析7种基本逻辑门，包括符号表示、Verilog代码和真值表。

### **1. AND 门（与门）**

- **功能**：当所有输入为1时输出1，否则输出0

- **Verilog 代码**：

  ```verilog
  assign out_and = a & b;
  ```

- **真值表**：

  | a    | b    | out_and |
  | :--- | :--- | :------ |
  | 0    | 0    | 0       |
  | 0    | 1    | 0       |
  | 1    | 0    | 0       |
  | 1    | 1    | 1       |

------

### **2. OR 门（或门）**

- **功能**：当至少一个输入为1时输出1，否则输出0

- **Verilog 代码**：

  ```verilog
  assign out_or = a | b;
  ```

- **真值表**：

  | a    | b    | out_or |
  | :--- | :--- | :----- |
  | 0    | 0    | 0      |
  | 0    | 1    | 1      |
  | 1    | 0    | 1      |
  | 1    | 1    | 1      |

------

### **3. XOR 门（异或门）**

- **功能**：当两个输入不同时输出1，否则输出0

- **Verilog 代码**：

  ```verilog
  assign out_xor = a ^ b;
  ```

- **真值表**：

  | a    | b    | out_xor |
  | :--- | :--- | :------ |
  | 0    | 0    | 0       |
  | 0    | 1    | 1       |
  | 1    | 0    | 1       |
  | 1    | 1    | 0       |

------

### **4. NAND 门（与非门）**

- **功能**：与门的取反（当所有输入为1时输出0）

- **Verilog 代码**：

  ```verilog
  assign out_nand = ~(a & b);
  ```

- **真值表**：

  | a    | b    | out_nand |
  | :--- | :--- | :------- |
  | 0    | 0    | 1        |
  | 0    | 1    | 1        |
  | 1    | 0    | 1        |
  | 1    | 1    | 0        |

------

### **5. NOR 门（或非门）**

- **功能**：或门的取反（当任意输入为1时输出0）

- **Verilog 代码**：

  ```verilog
  assign out_nor = ~(a | b);
  ```

- **真值表**：

  | a    | b    | out_nor |
  | :--- | :--- | :------ |
  | 0    | 0    | 1       |
  | 0    | 1    | 0       |
  | 1    | 0    | 0       |
  | 1    | 1    | 0       |

------

### **6. XNOR 门（同或门）**

- **功能**：异或门的取反（当输入相同时输出1）

- **Verilog 代码**：

  ```verilog
  assign out_xnor = a ~^ b;  // 或 assign out_xnor = ~(a ^ b);
  ```

- **真值表**：

  | a    | b    | out_xnor |
  | :--- | :--- | :------- |
  | 0    | 0    | 1        |
  | 0    | 1    | 0        |
  | 1    | 0    | 0        |
  | 1    | 1    | 1        |

------

### **7. AND-NOT 门（A且非B门）**

- **功能**：当A为1且B为0时输出1

- **Verilog 代码**：

  ```verilog
  assign out_anotb = a & ~b;
  ```

- **真值表**：

  | a    | b    | out_anotb |
  | :--- | :--- | :-------- |
  | 0    | 0    | 0         |
  | 0    | 1    | 0         |
  | 1    | 0    | 1         |
  | 1    | 1    | 0         |

------

### **综合实现示例**

```verilog
module logic_gates(
    input a, b,
    output out_and,
    output out_or,
    output out_xor,
    output out_nand,
    output out_nor,
    output out_xnor,
    output out_anotb
);
    // 连续赋值实现7种逻辑门
    assign out_and = a & b;
    assign out_or = a | b;
    assign out_xor = a ^ b;
    assign out_nand = ~(a & b);
    assign out_nor = ~(a | b);
    assign out_xnor = a ~^ b;
    assign out_anotb = a & ~b;
endmodule
```

### **关键要点**

1. **运算符对应关系**：
   - `&` → AND， `|` → OR， `^` → XOR
   - `~` 是取反运算符，可组合使用
2. **应用场景**：
   - 组合逻辑设计的基础构建块
   - 处理器ALU、状态机、编码器等核心组件
3. **设计技巧**：
   - 使用连续赋值（`assign`）实现门级电路
   - 避免在组合逻辑中使用锁存器
   - 门级描述可综合为实际硬件电路
