// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module Queue1_WriteVecCtrl(	// src/main/scala/chisel3/util/Decoupled.scala:243:7
  input         clock,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
                reset,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
  output        io_enq_ready,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_valid,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [31:0] io_enq_bits_wb_wvd_rd_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_bits_wvd_mask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [7:0]  io_enq_bits_reg_idxw,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [2:0]  io_enq_bits_warp_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [7:0]  io_enq_bits_spike_info_sm_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [31:0] io_enq_bits_spike_info_pc,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_spike_info_inst,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_deq_ready,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_valid,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [31:0] io_deq_bits_wb_wvd_rd_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_bits_wvd_mask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [7:0]  io_deq_bits_reg_idxw,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [2:0]  io_deq_bits_warp_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [7:0]  io_deq_bits_spike_info_sm_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [31:0] io_deq_bits_spike_info_pc,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_spike_info_inst	// src/main/scala/chisel3/util/Decoupled.scala:255:14
);

  reg  [1139:0] ram;	// src/main/scala/chisel3/util/Decoupled.scala:256:91
  reg           full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27
  wire          io_enq_ready_0 = io_deq_ready | ~full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27, :286:{16,19}, :306:{24,39}
  always @(posedge clock) begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    automatic logic do_enq;	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    do_enq = io_enq_ready_0 & io_enq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :286:16, :306:{24,39}
    if (do_enq)	// src/main/scala/chisel3/util/Decoupled.scala:51:35
      ram <=
        {io_enq_bits_spike_info_inst,
         io_enq_bits_spike_info_pc,
         io_enq_bits_spike_info_sm_id,
         io_enq_bits_warp_id,
         io_enq_bits_reg_idxw,
         io_enq_bits_wvd,
         io_enq_bits_wvd_mask_31,
         io_enq_bits_wvd_mask_30,
         io_enq_bits_wvd_mask_29,
         io_enq_bits_wvd_mask_28,
         io_enq_bits_wvd_mask_27,
         io_enq_bits_wvd_mask_26,
         io_enq_bits_wvd_mask_25,
         io_enq_bits_wvd_mask_24,
         io_enq_bits_wvd_mask_23,
         io_enq_bits_wvd_mask_22,
         io_enq_bits_wvd_mask_21,
         io_enq_bits_wvd_mask_20,
         io_enq_bits_wvd_mask_19,
         io_enq_bits_wvd_mask_18,
         io_enq_bits_wvd_mask_17,
         io_enq_bits_wvd_mask_16,
         io_enq_bits_wvd_mask_15,
         io_enq_bits_wvd_mask_14,
         io_enq_bits_wvd_mask_13,
         io_enq_bits_wvd_mask_12,
         io_enq_bits_wvd_mask_11,
         io_enq_bits_wvd_mask_10,
         io_enq_bits_wvd_mask_9,
         io_enq_bits_wvd_mask_8,
         io_enq_bits_wvd_mask_7,
         io_enq_bits_wvd_mask_6,
         io_enq_bits_wvd_mask_5,
         io_enq_bits_wvd_mask_4,
         io_enq_bits_wvd_mask_3,
         io_enq_bits_wvd_mask_2,
         io_enq_bits_wvd_mask_1,
         io_enq_bits_wvd_mask_0,
         io_enq_bits_wb_wvd_rd_31,
         io_enq_bits_wb_wvd_rd_30,
         io_enq_bits_wb_wvd_rd_29,
         io_enq_bits_wb_wvd_rd_28,
         io_enq_bits_wb_wvd_rd_27,
         io_enq_bits_wb_wvd_rd_26,
         io_enq_bits_wb_wvd_rd_25,
         io_enq_bits_wb_wvd_rd_24,
         io_enq_bits_wb_wvd_rd_23,
         io_enq_bits_wb_wvd_rd_22,
         io_enq_bits_wb_wvd_rd_21,
         io_enq_bits_wb_wvd_rd_20,
         io_enq_bits_wb_wvd_rd_19,
         io_enq_bits_wb_wvd_rd_18,
         io_enq_bits_wb_wvd_rd_17,
         io_enq_bits_wb_wvd_rd_16,
         io_enq_bits_wb_wvd_rd_15,
         io_enq_bits_wb_wvd_rd_14,
         io_enq_bits_wb_wvd_rd_13,
         io_enq_bits_wb_wvd_rd_12,
         io_enq_bits_wb_wvd_rd_11,
         io_enq_bits_wb_wvd_rd_10,
         io_enq_bits_wb_wvd_rd_9,
         io_enq_bits_wb_wvd_rd_8,
         io_enq_bits_wb_wvd_rd_7,
         io_enq_bits_wb_wvd_rd_6,
         io_enq_bits_wb_wvd_rd_5,
         io_enq_bits_wb_wvd_rd_4,
         io_enq_bits_wb_wvd_rd_3,
         io_enq_bits_wb_wvd_rd_2,
         io_enq_bits_wb_wvd_rd_1,
         io_enq_bits_wb_wvd_rd_0};	// src/main/scala/chisel3/util/Decoupled.scala:256:91
    if (reset)	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      full <= 1'h0;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27
    else if (~(do_enq == (io_deq_ready & full)))	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27, :276:{15,27}, :277:16
      full <= do_enq;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `ifdef FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      automatic logic [31:0] _RANDOM[0:35];	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `ifdef INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        `INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        for (logic [5:0] i = 6'h0; i < 6'h24; i += 6'h1) begin
          _RANDOM[i] = `RANDOM;	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        end	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        ram =
          {_RANDOM[6'h0][31:1],
           _RANDOM[6'h1],
           _RANDOM[6'h2],
           _RANDOM[6'h3],
           _RANDOM[6'h4],
           _RANDOM[6'h5],
           _RANDOM[6'h6],
           _RANDOM[6'h7],
           _RANDOM[6'h8],
           _RANDOM[6'h9],
           _RANDOM[6'hA],
           _RANDOM[6'hB],
           _RANDOM[6'hC],
           _RANDOM[6'hD],
           _RANDOM[6'hE],
           _RANDOM[6'hF],
           _RANDOM[6'h10],
           _RANDOM[6'h11],
           _RANDOM[6'h12],
           _RANDOM[6'h13],
           _RANDOM[6'h14],
           _RANDOM[6'h15],
           _RANDOM[6'h16],
           _RANDOM[6'h17],
           _RANDOM[6'h18],
           _RANDOM[6'h19],
           _RANDOM[6'h1A],
           _RANDOM[6'h1B],
           _RANDOM[6'h1C],
           _RANDOM[6'h1D],
           _RANDOM[6'h1E],
           _RANDOM[6'h1F],
           _RANDOM[6'h20],
           _RANDOM[6'h21],
           _RANDOM[6'h22],
           _RANDOM[6'h23][20:0]};	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
        full = _RANDOM[6'h0][0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91, :259:27
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_enq_ready = io_enq_ready_0;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :286:16, :306:{24,39}
  assign io_deq_valid = full;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27
  assign io_deq_bits_wb_wvd_rd_0 = ram[31:0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_1 = ram[63:32];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_2 = ram[95:64];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_3 = ram[127:96];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_4 = ram[159:128];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_5 = ram[191:160];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_6 = ram[223:192];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_7 = ram[255:224];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_8 = ram[287:256];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_9 = ram[319:288];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_10 = ram[351:320];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_11 = ram[383:352];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_12 = ram[415:384];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_13 = ram[447:416];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_14 = ram[479:448];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_15 = ram[511:480];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_16 = ram[543:512];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_17 = ram[575:544];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_18 = ram[607:576];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_19 = ram[639:608];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_20 = ram[671:640];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_21 = ram[703:672];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_22 = ram[735:704];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_23 = ram[767:736];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_24 = ram[799:768];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_25 = ram[831:800];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_26 = ram[863:832];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_27 = ram[895:864];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_28 = ram[927:896];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_29 = ram[959:928];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_30 = ram[991:960];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_31 = ram[1023:992];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_0 = ram[1024];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_1 = ram[1025];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_2 = ram[1026];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_3 = ram[1027];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_4 = ram[1028];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_5 = ram[1029];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_6 = ram[1030];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_7 = ram[1031];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_8 = ram[1032];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_9 = ram[1033];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_10 = ram[1034];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_11 = ram[1035];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_12 = ram[1036];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_13 = ram[1037];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_14 = ram[1038];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_15 = ram[1039];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_16 = ram[1040];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_17 = ram[1041];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_18 = ram[1042];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_19 = ram[1043];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_20 = ram[1044];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_21 = ram[1045];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_22 = ram[1046];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_23 = ram[1047];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_24 = ram[1048];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_25 = ram[1049];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_26 = ram[1050];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_27 = ram[1051];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_28 = ram[1052];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_29 = ram[1053];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_30 = ram[1054];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_31 = ram[1055];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd = ram[1056];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_reg_idxw = ram[1064:1057];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_warp_id = ram[1067:1065];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_spike_info_sm_id = ram[1075:1068];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_spike_info_pc = ram[1107:1076];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_spike_info_inst = ram[1139:1108];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
endmodule

