Classic Timing Analyzer report for pwm
Sun Sep 12 17:44:50 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                    ;
+------------------------------+-------+---------------+------------------------------------------------+----------------------------------------------+----------------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                                         ; To                                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+----------------------------------------------+----------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.175 ns                                       ; duty[5]                                      ; comparateur_duty:comparateur_cpt_duty|S_temp ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.559 ns                                       ; comparateur_duty:comparateur_cpt_duty|S_temp ; pwm_out                                      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.451 ns                                      ; duty[0]                                      ; comparateur_duty:comparateur_cpt_duty|S_temp ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]                 ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                                              ;                                              ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+----------------------------------------------+----------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------+-----------------------------------------+----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                    ; To                                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-----------------------------------------+----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.918 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 1.890 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.874 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.797 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[0]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.760 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.696 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 1.635 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.617 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[1]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.610 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.626 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[3]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.529 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.554 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[7]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[6]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[1]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[2]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[0]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[3]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[5]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; comparateur:comparateur_cpt_freq|S_temp ; cpt_8bits:compteur|nombre[4]                 ; clk        ; clk      ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[4]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.423 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.449 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[6]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.444 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[2]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.389 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[5]            ; comparateur:comparateur_cpt_freq|S_temp      ; clk        ; clk      ; None                        ; None                      ; 1.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cpt_8bits:compteur|nombre[7]            ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk        ; clk      ; None                        ; None                      ; 1.025 ns                ;
+-------+------------------------------------------------+-----------------------------------------+----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------+
; tsu                                                                                                   ;
+-------+--------------+------------+---------+----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                                           ; To Clock ;
+-------+--------------+------------+---------+----------------------------------------------+----------+
; N/A   ; None         ; 5.175 ns   ; duty[5] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A   ; None         ; 4.935 ns   ; duty[6] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A   ; None         ; 4.683 ns   ; duty[7] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A   ; None         ; 2.678 ns   ; freq[2] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 2.671 ns   ; freq[1] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 2.600 ns   ; freq[3] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 2.505 ns   ; freq[5] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 2.499 ns   ; freq[4] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 2.068 ns   ; freq[6] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 1.409 ns   ; freq[7] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 1.274 ns   ; duty[4] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A   ; None         ; 1.076 ns   ; duty[3] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A   ; None         ; 0.973 ns   ; duty[2] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A   ; None         ; 0.950 ns   ; freq[0] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A   ; None         ; 0.870 ns   ; duty[1] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A   ; None         ; 0.681 ns   ; duty[0] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
+-------+--------------+------------+---------+----------------------------------------------+----------+


+---------------------------------------------------------------------------------------------------------+
; tco                                                                                                     ;
+-------+--------------+------------+----------------------------------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                                         ; To      ; From Clock ;
+-------+--------------+------------+----------------------------------------------+---------+------------+
; N/A   ; None         ; 8.559 ns   ; comparateur_duty:comparateur_cpt_duty|S_temp ; pwm_out ; clk        ;
+-------+--------------+------------+----------------------------------------------+---------+------------+


+-------------------------------------------------------------------------------------------------------------+
; th                                                                                                          ;
+---------------+-------------+-----------+---------+----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                                           ; To Clock ;
+---------------+-------------+-----------+---------+----------------------------------------------+----------+
; N/A           ; None        ; -0.451 ns ; duty[0] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A           ; None        ; -0.640 ns ; duty[1] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A           ; None        ; -0.657 ns ; freq[1] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -0.720 ns ; freq[0] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -0.743 ns ; duty[2] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A           ; None        ; -0.846 ns ; duty[3] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A           ; None        ; -1.044 ns ; duty[4] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A           ; None        ; -1.179 ns ; freq[7] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -1.191 ns ; freq[5] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -1.260 ns ; freq[4] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -1.524 ns ; freq[6] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -1.566 ns ; freq[3] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -1.679 ns ; freq[2] ; comparateur:comparateur_cpt_freq|S_temp      ; clk      ;
; N/A           ; None        ; -4.453 ns ; duty[7] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A           ; None        ; -4.705 ns ; duty[6] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
; N/A           ; None        ; -4.945 ns ; duty[5] ; comparateur_duty:comparateur_cpt_duty|S_temp ; clk      ;
+---------------+-------------+-----------+---------+----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Sep 12 17:44:50 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pwm -c pwm --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 420.17 MHz between source register "cpt_8bits:compteur|nombre[1]" and destination register "cpt_8bits:compteur|nombre[7]"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.068 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X33_Y20_N7; Fanout = 5; REG Node = 'cpt_8bits:compteur|nombre[1]'
            Info: 2: + IC(0.359 ns) + CELL(0.438 ns) = 0.797 ns; Loc. = LCCOMB_X33_Y20_N24; Fanout = 1; COMB Node = 'cpt_8bits:compteur|Equal0~0'
            Info: 3: + IC(0.254 ns) + CELL(0.275 ns) = 1.326 ns; Loc. = LCCOMB_X33_Y20_N22; Fanout = 8; COMB Node = 'cpt_8bits:compteur|nombre[7]~24'
            Info: 4: + IC(0.232 ns) + CELL(0.510 ns) = 2.068 ns; Loc. = LCFF_X33_Y20_N19; Fanout = 4; REG Node = 'cpt_8bits:compteur|nombre[7]'
            Info: Total cell delay = 1.223 ns ( 59.14 % )
            Info: Total interconnect delay = 0.845 ns ( 40.86 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.667 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(1.013 ns) + CELL(0.537 ns) = 2.667 ns; Loc. = LCFF_X33_Y20_N19; Fanout = 4; REG Node = 'cpt_8bits:compteur|nombre[7]'
                Info: Total cell delay = 1.536 ns ( 57.59 % )
                Info: Total interconnect delay = 1.131 ns ( 42.41 % )
            Info: - Longest clock path from clock "clk" to source register is 2.667 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(1.013 ns) + CELL(0.537 ns) = 2.667 ns; Loc. = LCFF_X33_Y20_N7; Fanout = 5; REG Node = 'cpt_8bits:compteur|nombre[1]'
                Info: Total cell delay = 1.536 ns ( 57.59 % )
                Info: Total interconnect delay = 1.131 ns ( 42.41 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "comparateur_duty:comparateur_cpt_duty|S_temp" (data pin = "duty[5]", clock pin = "clk") is 5.175 ns
    Info: + Longest pin to register delay is 7.907 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 1; PIN Node = 'duty[5]'
        Info: 2: + IC(6.096 ns) + CELL(0.414 ns) = 7.342 ns; Loc. = LCCOMB_X32_Y20_N10; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~11'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 7.413 ns; Loc. = LCCOMB_X32_Y20_N12; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~13'
        Info: 4: + IC(0.000 ns) + CELL(0.410 ns) = 7.823 ns; Loc. = LCCOMB_X32_Y20_N14; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~14'
        Info: 5: + IC(0.000 ns) + CELL(0.084 ns) = 7.907 ns; Loc. = LCFF_X32_Y20_N15; Fanout = 1; REG Node = 'comparateur_duty:comparateur_cpt_duty|S_temp'
        Info: Total cell delay = 1.811 ns ( 22.90 % )
        Info: Total interconnect delay = 6.096 ns ( 77.10 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.696 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.042 ns) + CELL(0.537 ns) = 2.696 ns; Loc. = LCFF_X32_Y20_N15; Fanout = 1; REG Node = 'comparateur_duty:comparateur_cpt_duty|S_temp'
        Info: Total cell delay = 1.536 ns ( 56.97 % )
        Info: Total interconnect delay = 1.160 ns ( 43.03 % )
Info: tco from clock "clk" to destination pin "pwm_out" through register "comparateur_duty:comparateur_cpt_duty|S_temp" is 8.559 ns
    Info: + Longest clock path from clock "clk" to source register is 2.696 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.042 ns) + CELL(0.537 ns) = 2.696 ns; Loc. = LCFF_X32_Y20_N15; Fanout = 1; REG Node = 'comparateur_duty:comparateur_cpt_duty|S_temp'
        Info: Total cell delay = 1.536 ns ( 56.97 % )
        Info: Total interconnect delay = 1.160 ns ( 43.03 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.613 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X32_Y20_N15; Fanout = 1; REG Node = 'comparateur_duty:comparateur_cpt_duty|S_temp'
        Info: 2: + IC(2.961 ns) + CELL(2.652 ns) = 5.613 ns; Loc. = PIN_K25; Fanout = 0; PIN Node = 'pwm_out'
        Info: Total cell delay = 2.652 ns ( 47.25 % )
        Info: Total interconnect delay = 2.961 ns ( 52.75 % )
Info: th for register "comparateur_duty:comparateur_cpt_duty|S_temp" (data pin = "duty[0]", clock pin = "clk") is -0.451 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.696 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.042 ns) + CELL(0.537 ns) = 2.696 ns; Loc. = LCFF_X32_Y20_N15; Fanout = 1; REG Node = 'comparateur_duty:comparateur_cpt_duty|S_temp'
        Info: Total cell delay = 1.536 ns ( 56.97 % )
        Info: Total interconnect delay = 1.160 ns ( 43.03 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.413 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_B13; Fanout = 1; PIN Node = 'duty[0]'
        Info: 2: + IC(1.101 ns) + CELL(0.393 ns) = 2.493 ns; Loc. = LCCOMB_X32_Y20_N0; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~1'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 2.564 ns; Loc. = LCCOMB_X32_Y20_N2; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~3'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 2.635 ns; Loc. = LCCOMB_X32_Y20_N4; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~5'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 2.706 ns; Loc. = LCCOMB_X32_Y20_N6; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~7'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 2.777 ns; Loc. = LCCOMB_X32_Y20_N8; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~9'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 2.848 ns; Loc. = LCCOMB_X32_Y20_N10; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~11'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 2.919 ns; Loc. = LCCOMB_X32_Y20_N12; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~13'
        Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 3.329 ns; Loc. = LCCOMB_X32_Y20_N14; Fanout = 1; COMB Node = 'comparateur_duty:comparateur_cpt_duty|LessThan0~14'
        Info: 10: + IC(0.000 ns) + CELL(0.084 ns) = 3.413 ns; Loc. = LCFF_X32_Y20_N15; Fanout = 1; REG Node = 'comparateur_duty:comparateur_cpt_duty|S_temp'
        Info: Total cell delay = 2.312 ns ( 67.74 % )
        Info: Total interconnect delay = 1.101 ns ( 32.26 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 189 megabytes
    Info: Processing ended: Sun Sep 12 17:44:50 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


