记录常见的vcs错误类型

```
1. vcs编译报错
illegal `timescale for module 'A', module 'A' has `timescale but previous module do not 
```

原因: 当多个模块具有不同的timescale指令，或者某些模块没有指定timescale而其他模块有指定时，编译器会报错

方案: 在编译命令中统一指定timescale  ```vcs -timescale=1ns/1ps A.v B.v```

```
2.vcs编译报错
second declaration for indentifier ‘clk’ ignored, identifier 'clk' previously declared as wire
```

原因: 当多次对同一个变量进行声明时，后面出现的声明会被忽略。
同时需要注意，当例化一个模块时，未声明而直接使用的信号会被隐式声明为wire，后面真正的reg声明则会被忽略掉

方案： 信号先声明，再使用

```
3.vcs编译报错
cell cannot be found
```

原因： 模拟模块的verilog model在用于仿真时，需要单独处理其调用的lib

方案： include模拟使用的lib

