TimeQuest Timing Analyzer report for vga_with_hw_test_image
Sun Nov 07 17:01:41 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Sun Nov 07 17:01:40 2021 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.63 MHz ; 116.63 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 11.426 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.958 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.695 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                              ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 11.426 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.475      ;
; 11.426 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.475      ;
; 11.429 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.472      ;
; 11.429 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.472      ;
; 11.612 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.291      ;
; 11.612 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.291      ;
; 11.649 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.252      ;
; 11.649 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.252      ;
; 11.661 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.238      ;
; 11.661 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.238      ;
; 11.661 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.238      ;
; 11.661 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.238      ;
; 11.661 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.238      ;
; 11.664 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.235      ;
; 11.664 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.235      ;
; 11.664 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.235      ;
; 11.664 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.235      ;
; 11.664 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.235      ;
; 11.703 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.198      ;
; 11.703 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.198      ;
; 11.768 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.133      ;
; 11.768 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.133      ;
; 11.804 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.119      ;
; 11.804 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.119      ;
; 11.810 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.091      ;
; 11.810 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.097     ; 8.091      ;
; 11.814 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.097     ; 8.087      ;
; 11.814 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.097     ; 8.087      ;
; 11.814 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.097     ; 8.087      ;
; 11.814 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.097     ; 8.087      ;
; 11.814 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.097     ; 8.087      ;
; 11.814 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.089      ;
; 11.814 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.089      ;
; 11.862 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.037      ;
; 11.862 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.037      ;
; 11.862 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.037      ;
; 11.862 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.037      ;
; 11.862 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.099     ; 8.037      ;
; 11.908 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.015      ;
; 11.908 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.015      ;
; 11.938 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.961      ;
; 11.938 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.961      ;
; 11.938 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.961      ;
; 11.938 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.961      ;
; 11.938 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.961      ;
; 11.955 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.942      ;
; 11.955 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.942      ;
; 11.955 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.942      ;
; 11.955 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.942      ;
; 11.955 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.942      ;
; 11.958 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.939      ;
; 11.958 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.939      ;
; 11.958 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.939      ;
; 11.958 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.939      ;
; 11.958 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.939      ;
; 11.970 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.929      ;
; 11.970 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.929      ;
; 11.970 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.929      ;
; 11.970 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.929      ;
; 11.970 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.929      ;
; 12.001 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.095     ; 7.902      ;
; 12.004 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.095     ; 7.899      ;
; 12.006 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.915      ;
; 12.006 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.915      ;
; 12.006 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.915      ;
; 12.006 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.915      ;
; 12.006 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.915      ;
; 12.016 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.097     ; 7.885      ;
; 12.016 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.097     ; 7.885      ;
; 12.016 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.097     ; 7.885      ;
; 12.016 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.097     ; 7.885      ;
; 12.016 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.097     ; 7.885      ;
; 12.036 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.863      ;
; 12.036 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.863      ;
; 12.036 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.863      ;
; 12.036 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.863      ;
; 12.036 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.863      ;
; 12.091 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.828      ;
; 12.101 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.798      ;
; 12.108 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.097     ; 7.793      ;
; 12.108 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.097     ; 7.793      ;
; 12.108 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.791      ;
; 12.108 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.791      ;
; 12.108 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.791      ;
; 12.108 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.791      ;
; 12.108 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.099     ; 7.791      ;
; 12.110 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.811      ;
; 12.110 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.811      ;
; 12.110 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.811      ;
; 12.110 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.811      ;
; 12.110 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.077     ; 7.811      ;
; 12.152 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.093     ; 7.753      ;
; 12.156 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.741      ;
; 12.156 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.741      ;
; 12.156 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.741      ;
; 12.156 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.741      ;
; 12.156 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.741      ;
; 12.195 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.724      ;
; 12.200 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.095     ; 7.703      ;
; 12.232 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.101     ; 7.665      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.958 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.216      ;
; 0.976 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.241      ;
; 0.982 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.247      ;
; 1.023 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.289      ;
; 1.029 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.294      ;
; 1.209 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.475      ;
; 1.245 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.505      ;
; 1.245 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.505      ;
; 1.246 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.506      ;
; 1.246 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.506      ;
; 1.405 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.651      ;
; 1.410 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.668      ;
; 1.456 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.722      ;
; 1.470 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.736      ;
; 1.494 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.750      ;
; 1.503 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.765      ;
; 1.536 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.794      ;
; 1.539 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.797      ;
; 1.547 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.812      ;
; 1.548 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.813      ;
; 1.601 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.861      ;
; 1.614 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.877      ;
; 1.626 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.882      ;
; 1.640 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.898      ;
; 1.655 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.913      ;
; 1.658 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.924      ;
; 1.661 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.927      ;
; 1.697 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.957      ;
; 1.697 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.957      ;
; 1.698 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.958      ;
; 1.698 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.958      ;
; 1.723 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.981      ;
; 1.746 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.010      ;
; 1.747 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.009      ;
; 1.770 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.028      ;
; 1.771 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.029      ;
; 1.771 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.029      ;
; 1.771 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.029      ;
; 1.772 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.029      ;
; 1.805 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.051      ;
; 1.815 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.072      ;
; 1.847 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.105      ;
; 1.857 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.103      ;
; 1.863 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.123      ;
; 1.868 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.126      ;
; 1.889 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.074      ; 2.149      ;
; 1.891 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.156      ;
; 1.899 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.159      ;
; 1.908 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.174      ;
; 1.925 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.181      ;
; 1.927 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.058      ; 2.171      ;
; 1.933 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.193      ;
; 1.934 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.193      ;
; 1.942 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.202      ;
; 1.942 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.202      ;
; 1.943 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.203      ;
; 1.943 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.203      ;
; 1.945 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.203      ;
; 1.946 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.204      ;
; 1.966 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.076      ; 2.228      ;
; 1.978 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.236      ;
; 1.984 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.076      ; 2.246      ;
; 1.989 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.249      ;
; 1.993 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.257      ;
; 1.996 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.261      ;
; 1.997 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.255      ;
; 2.012 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.271      ;
; 2.013 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.089      ; 2.288      ;
; 2.015 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.074      ; 2.275      ;
; 2.025 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.074      ; 2.285      ;
; 2.030 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.297      ;
; 2.034 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.294      ;
; 2.037 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.297      ;
; 2.040 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.298      ;
; 2.042 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.302      ;
; 2.053 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.301      ;
; 2.056 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.316      ;
; 2.059 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.317      ;
; 2.066 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.076      ; 2.328      ;
; 2.082 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.342      ;
; 2.090 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.353      ;
; 2.090 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.350      ;
; 2.094 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.350      ;
; 2.096 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.354      ;
; 2.102 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.348      ;
; 2.112 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.370      ;
; 2.112 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.372      ;
; 2.114 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.381      ;
; 2.116 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.074      ; 2.376      ;
; 2.122 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.384      ;
; 2.124 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.089      ; 2.399      ;
; 2.127 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.389      ;
; 2.134 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.391      ;
; 2.138 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.398      ;
; 2.138 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.074      ; 2.398      ;
; 2.143 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.393      ;
; 2.143 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.403      ;
; 2.153 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.419      ;
; 2.158 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.416      ;
; 2.162 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.430      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 127.4 MHz ; 127.4 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.151 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.869 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.678 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 12.151 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.760      ;
; 12.151 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.760      ;
; 12.151 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.760      ;
; 12.151 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.760      ;
; 12.285 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 7.628      ;
; 12.285 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 7.628      ;
; 12.336 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.575      ;
; 12.336 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.575      ;
; 12.373 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.373 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.536      ;
; 12.394 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.517      ;
; 12.394 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.517      ;
; 12.473 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.438      ;
; 12.473 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.438      ;
; 12.477 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 7.436      ;
; 12.477 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 7.436      ;
; 12.478 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.066     ; 7.455      ;
; 12.478 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.066     ; 7.455      ;
; 12.502 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.409      ;
; 12.502 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.409      ;
; 12.502 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.409      ;
; 12.502 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.409      ;
; 12.502 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.409      ;
; 12.510 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.401      ;
; 12.510 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.401      ;
; 12.553 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.356      ;
; 12.553 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.356      ;
; 12.553 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.356      ;
; 12.553 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.356      ;
; 12.553 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.356      ;
; 12.570 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.066     ; 7.363      ;
; 12.570 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.066     ; 7.363      ;
; 12.616 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.293      ;
; 12.616 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.293      ;
; 12.616 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.293      ;
; 12.616 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.293      ;
; 12.616 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.293      ;
; 12.649 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.649 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.258      ;
; 12.653 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.258      ;
; 12.653 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.258      ;
; 12.653 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.258      ;
; 12.653 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.258      ;
; 12.653 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.088     ; 7.258      ;
; 12.654 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.277      ;
; 12.654 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.277      ;
; 12.654 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.277      ;
; 12.654 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.277      ;
; 12.654 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.277      ;
; 12.695 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.214      ;
; 12.695 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.214      ;
; 12.695 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.214      ;
; 12.695 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.214      ;
; 12.695 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.214      ;
; 12.719 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.087     ; 7.193      ;
; 12.719 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.087     ; 7.193      ;
; 12.727 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.182      ;
; 12.727 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.182      ;
; 12.727 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.182      ;
; 12.727 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.182      ;
; 12.727 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.182      ;
; 12.746 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.185      ;
; 12.746 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.185      ;
; 12.746 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.185      ;
; 12.746 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.185      ;
; 12.746 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.185      ;
; 12.767 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.142      ;
; 12.767 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.142      ;
; 12.767 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.142      ;
; 12.767 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.142      ;
; 12.767 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.142      ;
; 12.781 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.090     ; 7.128      ;
; 12.782 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.070     ; 7.147      ;
; 12.784 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.127      ;
; 12.784 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.088     ; 7.127      ;
; 12.818 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.089      ;
; 12.818 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.089      ;
; 12.818 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.089      ;
; 12.818 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.089      ;
; 12.818 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.089      ;
; 12.827 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.085     ; 7.087      ;
; 12.874 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.070     ; 7.055      ;
; 12.878 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.087     ; 7.034      ;
; 12.892 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.092     ; 7.015      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.869 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.103      ;
; 0.894 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.135      ;
; 0.901 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.143      ;
; 0.940 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.182      ;
; 0.945 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.187      ;
; 1.097 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.339      ;
; 1.117 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.353      ;
; 1.117 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.353      ;
; 1.118 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.354      ;
; 1.118 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.354      ;
; 1.257 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.479      ;
; 1.305 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.539      ;
; 1.327 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.569      ;
; 1.335 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.573      ;
; 1.345 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.587      ;
; 1.355 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.587      ;
; 1.393 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.627      ;
; 1.412 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.646      ;
; 1.428 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.669      ;
; 1.429 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.670      ;
; 1.459 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.695      ;
; 1.483 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.715      ;
; 1.490 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.730      ;
; 1.492 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.726      ;
; 1.505 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.747      ;
; 1.520 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.754      ;
; 1.537 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.779      ;
; 1.554 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.788      ;
; 1.567 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.803      ;
; 1.568 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.804      ;
; 1.568 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.804      ;
; 1.568 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.804      ;
; 1.582 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.820      ;
; 1.586 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.820      ;
; 1.587 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.827      ;
; 1.607 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.841      ;
; 1.607 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.841      ;
; 1.608 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.842      ;
; 1.608 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.842      ;
; 1.633 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.867      ;
; 1.660 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.882      ;
; 1.665 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.899      ;
; 1.680 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.916      ;
; 1.703 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.937      ;
; 1.706 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.948      ;
; 1.713 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.949      ;
; 1.714 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.936      ;
; 1.725 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.961      ;
; 1.729 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.965      ;
; 1.747 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.967      ;
; 1.750 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.982      ;
; 1.753 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.987      ;
; 1.754 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.996      ;
; 1.754 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.990      ;
; 1.762 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.067      ; 2.000      ;
; 1.765 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.999      ;
; 1.782 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.018      ;
; 1.783 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.025      ;
; 1.783 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.019      ;
; 1.783 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.019      ;
; 1.783 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.019      ;
; 1.790 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.026      ;
; 1.798 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.050      ;
; 1.800 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.034      ;
; 1.804 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.044      ;
; 1.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.051      ;
; 1.822 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.065      ; 2.058      ;
; 1.823 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.059      ;
; 1.825 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.065      ; 2.061      ;
; 1.828 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.067      ; 2.066      ;
; 1.832 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.066      ;
; 1.832 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.068      ;
; 1.844 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.080      ;
; 1.849 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.083      ;
; 1.851 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.075      ;
; 1.854 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.097      ;
; 1.856 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.092      ;
; 1.860 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.096      ;
; 1.872 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.112      ;
; 1.880 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.116      ;
; 1.884 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.118      ;
; 1.892 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.067      ; 2.130      ;
; 1.895 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.147      ;
; 1.896 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.132      ;
; 1.899 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 2.131      ;
; 1.900 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.067      ; 2.138      ;
; 1.902 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.138      ;
; 1.905 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.067      ; 2.143      ;
; 1.905 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.139      ;
; 1.913 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.149      ;
; 1.918 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.162      ;
; 1.922 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.158      ;
; 1.927 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.063      ; 2.161      ;
; 1.929 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.051      ; 2.151      ;
; 1.929 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.065      ; 2.165      ;
; 1.931 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.055      ; 2.157      ;
; 1.931 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.167      ;
; 1.937 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.171      ;
; 1.938 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.174      ;
; 1.957 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.193      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.819 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.429 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.214 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 15.819 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.117      ;
; 15.819 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.117      ;
; 15.819 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.117      ;
; 15.819 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.117      ;
; 15.871 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.067      ;
; 15.871 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.049     ; 4.067      ;
; 15.887 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.049      ;
; 15.887 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 4.049      ;
; 15.934 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.934 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.053     ; 4.000      ;
; 15.961 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.975      ;
; 15.961 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.975      ;
; 15.977 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.959      ;
; 15.977 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.959      ;
; 15.981 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.955      ;
; 15.981 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.955      ;
; 15.986 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.950      ;
; 15.986 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.950      ;
; 15.986 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.950      ;
; 15.986 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.950      ;
; 15.986 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.950      ;
; 16.002 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.949      ;
; 16.002 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.949      ;
; 16.002 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.932      ;
; 16.002 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.932      ;
; 16.002 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.932      ;
; 16.002 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.932      ;
; 16.002 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.932      ;
; 16.005 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.049     ; 3.933      ;
; 16.005 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.049     ; 3.933      ;
; 16.044 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.903      ;
; 16.055 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.896      ;
; 16.055 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.896      ;
; 16.055 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.879      ;
; 16.076 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.858      ;
; 16.076 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.858      ;
; 16.076 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.858      ;
; 16.076 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.858      ;
; 16.076 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.858      ;
; 16.092 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.842      ;
; 16.092 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.842      ;
; 16.092 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.842      ;
; 16.092 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.842      ;
; 16.092 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.842      ;
; 16.096 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.838      ;
; 16.096 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.838      ;
; 16.096 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.838      ;
; 16.096 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.838      ;
; 16.096 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.838      ;
; 16.098 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.049     ; 3.840      ;
; 16.098 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.834      ;
; 16.098 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.049     ; 3.840      ;
; 16.108 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.841      ;
; 16.108 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.841      ;
; 16.108 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.841      ;
; 16.108 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.841      ;
; 16.108 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.841      ;
; 16.109 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.838      ;
; 16.111 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.825      ;
; 16.111 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.825      ;
; 16.111 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.825      ;
; 16.111 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.825      ;
; 16.111 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.051     ; 3.825      ;
; 16.125 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.811      ;
; 16.125 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.811      ;
; 16.150 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.786      ;
; 16.150 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.051     ; 3.786      ;
; 16.150 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.784      ;
; 16.150 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.784      ;
; 16.150 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.784      ;
; 16.150 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.784      ;
; 16.150 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.053     ; 3.784      ;
; 16.150 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.047     ; 3.790      ;
; 16.161 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.788      ;
; 16.161 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.788      ;
; 16.161 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.788      ;
; 16.161 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.788      ;
; 16.161 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.038     ; 3.788      ;
; 16.166 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.766      ;
; 16.166 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.766      ;
; 16.166 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.766      ;
; 16.166 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.766      ;
; 16.166 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.055     ; 3.766      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.429 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.553      ;
; 0.434 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.558      ;
; 0.439 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.558      ;
; 0.465 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.589      ;
; 0.467 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.591      ;
; 0.554 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.678      ;
; 0.580 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.701      ;
; 0.580 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.701      ;
; 0.581 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.702      ;
; 0.581 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.702      ;
; 0.646 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.765      ;
; 0.658 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.027      ; 0.769      ;
; 0.667 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.791      ;
; 0.668 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.792      ;
; 0.692 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.816      ;
; 0.693 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.817      ;
; 0.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.821      ;
; 0.702 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.821      ;
; 0.705 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.708 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.825      ;
; 0.721 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.843      ;
; 0.728 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.849      ;
; 0.748 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.873      ;
; 0.748 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.865      ;
; 0.755 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.874      ;
; 0.761 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.885      ;
; 0.775 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.894      ;
; 0.787 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.910      ;
; 0.787 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.908      ;
; 0.787 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.908      ;
; 0.788 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.909      ;
; 0.788 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.909      ;
; 0.788 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.907      ;
; 0.789 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.032      ; 0.905      ;
; 0.824 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.946      ;
; 0.835 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.959      ;
; 0.845 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.027      ; 0.956      ;
; 0.847 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.966      ;
; 0.850 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.969      ;
; 0.850 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.969      ;
; 0.851 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.970      ;
; 0.859 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.977      ;
; 0.862 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.981      ;
; 0.865 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.027      ; 0.976      ;
; 0.865 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.984      ;
; 0.869 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.990      ;
; 0.869 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.990      ;
; 0.872 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.874 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.998      ;
; 0.879 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.032      ; 0.995      ;
; 0.879 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.996      ;
; 0.888 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.011      ;
; 0.889 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.010      ;
; 0.897 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.016      ;
; 0.899 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.023      ;
; 0.905 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.039      ; 1.028      ;
; 0.912 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.031      ;
; 0.914 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.042      ; 1.040      ;
; 0.916 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.037      ;
; 0.916 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.037      ;
; 0.916 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.035      ;
; 0.917 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.038      ;
; 0.917 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.038      ;
; 0.918 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.048      ;
; 0.928 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.025      ; 1.037      ;
; 0.930 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.049      ;
; 0.933 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.055      ;
; 0.935 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.056      ;
; 0.936 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.059      ;
; 0.937 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.056      ;
; 0.938 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.059      ;
; 0.939 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.060      ;
; 0.946 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 0.951 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.070      ;
; 0.952 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.070      ;
; 0.954 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.038      ; 1.076      ;
; 0.954 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.075      ;
; 0.958 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.079      ;
; 0.959 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.029      ; 1.072      ;
; 0.968 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.089      ;
; 0.968 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.089      ;
; 0.971 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.101      ;
; 0.975 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.094      ;
; 0.977 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.096      ;
; 0.984 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.110      ;
; 0.985 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.106      ;
; 0.988 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.109      ;
; 0.992 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.113      ;
; 0.994 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.116      ;
; 0.994 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.027      ; 1.105      ;
; 0.995 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.116      ;
; 0.998 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.117      ;
; 0.999 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.121      ;
; 1.000 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.121      ;
; 1.001 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.031      ; 1.116      ;
; 1.003 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.127      ;
; 1.003 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.008 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.125      ;
; 1.008 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.129      ;
; 1.008 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.129      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 11.426 ; 0.429 ; N/A      ; N/A     ; 9.214               ;
;  clk             ; 11.426 ; 0.429 ; N/A      ; N/A     ; 9.214               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5834     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5834     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------+
; Clock Status Summary                                          ;
+--------------------------------+-------+------+---------------+
; Target                         ; Clock ; Type ; Status        ;
+--------------------------------+-------+------+---------------+
; clk                            ; clk   ; Base ; Constrained   ;
; vga_controller:inst1|column[0] ;       ; Base ; Unconstrained ;
+--------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Sun Nov 07 17:01:39 2021
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: vga_controller:inst1|column[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|red[6] is being clocked by vga_controller:inst1|column[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 11.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.426               0.000 clk 
Info (332146): Worst-case hold slack is 0.958
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.958               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.695
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.695               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga_controller:inst1|column[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|red[6] is being clocked by vga_controller:inst1|column[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 12.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.151               0.000 clk 
Info (332146): Worst-case hold slack is 0.869
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.869               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.678               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga_controller:inst1|column[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|red[6] is being clocked by vga_controller:inst1|column[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 15.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.819               0.000 clk 
Info (332146): Worst-case hold slack is 0.429
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.429               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.214               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4837 megabytes
    Info: Processing ended: Sun Nov 07 17:01:41 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


