TimeQuest Timing Analyzer report for CH10_DHT11_1
Sat Mar 10 13:02:40 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'LCMP_RESET'
 12. Slow 1200mV 85C Model Setup: 'FD[0]'
 13. Slow 1200mV 85C Model Setup: 'FD[5]'
 14. Slow 1200mV 85C Model Setup: 'FD[17]'
 15. Slow 1200mV 85C Model Setup: 'FD[7]'
 16. Slow 1200mV 85C Model Setup: 'gckP31'
 17. Slow 1200mV 85C Model Setup: 'LCM_RESET'
 18. Slow 1200mV 85C Model Hold: 'gckP31'
 19. Slow 1200mV 85C Model Hold: 'FD[0]'
 20. Slow 1200mV 85C Model Hold: 'LCMP_RESET'
 21. Slow 1200mV 85C Model Hold: 'FD[7]'
 22. Slow 1200mV 85C Model Hold: 'FD[17]'
 23. Slow 1200mV 85C Model Hold: 'FD[5]'
 24. Slow 1200mV 85C Model Hold: 'LCM_RESET'
 25. Slow 1200mV 85C Model Recovery: 'FD[0]'
 26. Slow 1200mV 85C Model Recovery: 'FD[5]'
 27. Slow 1200mV 85C Model Recovery: 'FD[7]'
 28. Slow 1200mV 85C Model Removal: 'FD[7]'
 29. Slow 1200mV 85C Model Removal: 'FD[0]'
 30. Slow 1200mV 85C Model Removal: 'FD[5]'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[5]'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Slow 1200mV 85C Model Metastability Report
 43. Slow 1200mV 0C Model Fmax Summary
 44. Slow 1200mV 0C Model Setup Summary
 45. Slow 1200mV 0C Model Hold Summary
 46. Slow 1200mV 0C Model Recovery Summary
 47. Slow 1200mV 0C Model Removal Summary
 48. Slow 1200mV 0C Model Minimum Pulse Width Summary
 49. Slow 1200mV 0C Model Setup: 'LCMP_RESET'
 50. Slow 1200mV 0C Model Setup: 'FD[0]'
 51. Slow 1200mV 0C Model Setup: 'FD[5]'
 52. Slow 1200mV 0C Model Setup: 'FD[17]'
 53. Slow 1200mV 0C Model Setup: 'FD[7]'
 54. Slow 1200mV 0C Model Setup: 'gckP31'
 55. Slow 1200mV 0C Model Setup: 'LCM_RESET'
 56. Slow 1200mV 0C Model Hold: 'gckP31'
 57. Slow 1200mV 0C Model Hold: 'FD[0]'
 58. Slow 1200mV 0C Model Hold: 'LCMP_RESET'
 59. Slow 1200mV 0C Model Hold: 'FD[7]'
 60. Slow 1200mV 0C Model Hold: 'FD[17]'
 61. Slow 1200mV 0C Model Hold: 'FD[5]'
 62. Slow 1200mV 0C Model Hold: 'LCM_RESET'
 63. Slow 1200mV 0C Model Recovery: 'FD[0]'
 64. Slow 1200mV 0C Model Recovery: 'FD[5]'
 65. Slow 1200mV 0C Model Recovery: 'FD[7]'
 66. Slow 1200mV 0C Model Removal: 'FD[7]'
 67. Slow 1200mV 0C Model Removal: 'FD[0]'
 68. Slow 1200mV 0C Model Removal: 'FD[5]'
 69. Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'
 70. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[5]'
 71. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
 72. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Slow 1200mV 0C Model Metastability Report
 81. Fast 1200mV 0C Model Setup Summary
 82. Fast 1200mV 0C Model Hold Summary
 83. Fast 1200mV 0C Model Recovery Summary
 84. Fast 1200mV 0C Model Removal Summary
 85. Fast 1200mV 0C Model Minimum Pulse Width Summary
 86. Fast 1200mV 0C Model Setup: 'LCMP_RESET'
 87. Fast 1200mV 0C Model Setup: 'FD[0]'
 88. Fast 1200mV 0C Model Setup: 'FD[5]'
 89. Fast 1200mV 0C Model Setup: 'FD[17]'
 90. Fast 1200mV 0C Model Setup: 'FD[7]'
 91. Fast 1200mV 0C Model Setup: 'gckP31'
 92. Fast 1200mV 0C Model Setup: 'LCM_RESET'
 93. Fast 1200mV 0C Model Hold: 'gckP31'
 94. Fast 1200mV 0C Model Hold: 'FD[0]'
 95. Fast 1200mV 0C Model Hold: 'LCMP_RESET'
 96. Fast 1200mV 0C Model Hold: 'FD[7]'
 97. Fast 1200mV 0C Model Hold: 'FD[17]'
 98. Fast 1200mV 0C Model Hold: 'FD[5]'
 99. Fast 1200mV 0C Model Hold: 'LCM_RESET'
100. Fast 1200mV 0C Model Recovery: 'FD[0]'
101. Fast 1200mV 0C Model Recovery: 'FD[5]'
102. Fast 1200mV 0C Model Recovery: 'FD[7]'
103. Fast 1200mV 0C Model Removal: 'FD[7]'
104. Fast 1200mV 0C Model Removal: 'FD[0]'
105. Fast 1200mV 0C Model Removal: 'FD[5]'
106. Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'
107. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[5]'
108. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
109. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
110. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
111. Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
112. Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Fast 1200mV 0C Model Metastability Report
118. Multicorner Timing Analysis Summary
119. Setup Times
120. Hold Times
121. Clock to Output Times
122. Minimum Clock to Output Times
123. Board Trace Model Assignments
124. Input Transition Times
125. Slow Corner Signal Integrity Metrics
126. Fast Corner Signal Integrity Metrics
127. Setup Transfers
128. Hold Transfers
129. Recovery Transfers
130. Removal Transfers
131. Report TCCS
132. Report RSKM
133. Unconstrained Paths
134. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; CH10_DHT11_1                                                   ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; FD[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[0] }      ;
; FD[5]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[5] }      ;
; FD[7]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[7] }      ;
; FD[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[17] }     ;
; gckP31     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gckP31 }     ;
; LCM_RESET  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCM_RESET }  ;
; LCMP_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCMP_RESET } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 135.57 MHz ; 135.57 MHz      ; FD[5]      ;                                                               ;
; 142.29 MHz ; 142.29 MHz      ; FD[17]     ;                                                               ;
; 176.62 MHz ; 176.62 MHz      ; FD[0]      ;                                                               ;
; 228.62 MHz ; 228.62 MHz      ; FD[7]      ;                                                               ;
; 328.73 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -18.518 ; -233.636      ;
; FD[0]      ; -18.358 ; -337.929      ;
; FD[5]      ; -6.376  ; -368.777      ;
; FD[17]     ; -6.028  ; -43.589       ;
; FD[7]      ; -4.012  ; -43.404       ;
; gckP31     ; -2.042  ; -23.977       ;
; LCM_RESET  ; -1.663  ; -8.148        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -1.565 ; -13.792       ;
; FD[0]      ; -1.062 ; -5.006        ;
; LCMP_RESET ; -0.472 ; -0.472        ;
; FD[7]      ; 0.240  ; 0.000         ;
; FD[17]     ; 0.435  ; 0.000         ;
; FD[5]      ; 0.435  ; 0.000         ;
; LCM_RESET  ; 1.067  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; FD[0] ; -5.778 ; -173.340              ;
; FD[5] ; -1.429 ; -38.572               ;
; FD[7] ; 0.598  ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[7] ; -0.629 ; -13.674              ;
; FD[0] ; -0.427 ; -12.789              ;
; FD[5] ; 0.862  ; 0.000                ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; gckP31     ; -3.000 ; -29.766                     ;
; FD[5]      ; -1.487 ; -141.265                    ;
; FD[0]      ; -1.487 ; -57.993                     ;
; FD[7]      ; -1.487 ; -32.714                     ;
; FD[17]     ; -1.487 ; -22.305                     ;
; LCMP_RESET ; 0.140  ; 0.000                       ;
; LCM_RESET  ; 0.407  ; 0.000                       ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCMP_RESET'                                                                                            ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -18.518 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.852     ; 17.500     ;
; -18.431 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.852     ; 17.413     ;
; -18.272 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.852     ; 17.254     ;
; -18.039 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 17.002     ;
; -17.952 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 16.915     ;
; -17.793 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 16.756     ;
; -17.548 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 16.512     ;
; -17.461 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 16.425     ;
; -17.302 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 16.266     ;
; -17.176 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.852     ; 16.158     ;
; -16.697 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 15.660     ;
; -16.533 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.034     ; 15.480     ;
; -16.518 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.034     ; 15.465     ;
; -16.393 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.034     ; 15.340     ;
; -16.206 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 15.170     ;
; -16.065 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.032     ; 15.029     ;
; -16.050 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.032     ; 15.014     ;
; -16.035 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 15.175     ;
; -16.020 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 15.160     ;
; -15.937 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 14.911     ;
; -15.925 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.032     ; 14.889     ;
; -15.922 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 14.896     ;
; -15.895 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 15.035     ;
; -15.797 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 14.771     ;
; -15.381 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 16.007     ;
; -15.315 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 15.941     ;
; -14.935 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 15.561     ;
; -14.820 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.634      ; 15.448     ;
; -14.754 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.634      ; 15.382     ;
; -14.745 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.808      ; 15.420     ;
; -14.690 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 15.328     ;
; -14.629 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.808      ; 15.304     ;
; -14.574 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.634      ; 15.396     ;
; -14.574 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 15.212     ;
; -14.508 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.634      ; 15.330     ;
; -14.495 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.632      ; 15.122     ;
; -14.483 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.808      ; 15.158     ;
; -14.428 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 15.066     ;
; -14.374 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.634      ; 15.002     ;
; -14.340 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.801      ; 14.999     ;
; -14.271 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.801      ; 14.921     ;
; -14.233 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.801      ; 14.892     ;
; -14.164 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.801      ; 14.814     ;
; -14.160 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.034     ; 13.107     ;
; -14.128 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.634      ; 14.950     ;
; -14.087 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.801      ; 14.746     ;
; -14.018 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.801      ; 14.668     ;
; -13.934 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.635      ; 14.563     ;
; -13.692 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.032     ; 12.656     ;
; -13.688 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.635      ; 14.511     ;
; -13.680 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.852     ; 12.662     ;
; -13.662 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 12.802     ;
; -13.564 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 12.538     ;
; -13.201 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 12.164     ;
; -12.710 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 11.674     ;
; -12.689 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.809      ; 13.365     ;
; -12.634 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.632      ; 13.273     ;
; -12.264 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.802      ; 12.924     ;
; -12.195 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.802      ; 12.846     ;
; -11.913 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.034     ; 10.860     ;
; -11.456 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.032     ; 10.420     ;
; -11.426 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 10.566     ;
; -11.391 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.632      ; 12.018     ;
; -11.328 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 10.302     ;
; -10.971 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.852     ; 9.953      ;
; -10.830 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.635      ; 11.459     ;
; -10.584 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.635      ; 11.407     ;
; -10.492 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 9.455      ;
; -10.483 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.809      ; 11.159     ;
; -10.428 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.632      ; 11.067     ;
; -10.017 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.802      ; 10.677     ;
; -10.001 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 8.965      ;
; -9.969  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.802      ; 10.620     ;
; -9.633  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.034     ; 8.580      ;
; -9.217  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.032     ; 8.181      ;
; -9.187  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.033     ; 8.327      ;
; -9.089  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.031     ; 8.063      ;
; -8.777  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.638      ; 9.410      ;
; -8.216  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.641      ; 8.851      ;
; -8.029  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.846     ; 7.017      ;
; -7.970  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.641      ; 8.799      ;
; -7.799  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.815      ; 8.481      ;
; -7.744  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.638      ; 8.389      ;
; -7.550  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.027     ; 6.519      ;
; -7.285  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.808      ; 7.942      ;
; -7.277  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.808      ; 7.943      ;
; -7.059  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.025     ; 6.029      ;
; -6.060  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.028     ; 5.013      ;
; -5.383  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.638      ; 6.016      ;
; -4.822  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.641      ; 5.457      ;
; -4.576  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.641      ; 5.405      ;
; -3.625  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.808      ; 4.291      ;
; -2.620  ; Dht11_Driver:U2|dd[4][0] ; LCM_com_data[17][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.028     ; 1.597      ;
; -2.212  ; LCM[1]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.482      ; 4.675      ;
; -2.019  ; LCM[1]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.483      ; 4.498      ;
; -2.003  ; LCM[1]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.485      ; 4.483      ;
; -2.000  ; LCM[1]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.482      ; 4.487      ;
; -1.884  ; LCM[0]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.482      ; 4.347      ;
; -1.814  ; LCM[1]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.483      ; 4.470      ;
; -1.728  ; LCM[1]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.484      ; 4.208      ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[0]'                                                                                                     ;
+---------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -18.358 ; Dht11_Driver:U2|dd[4][6] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 18.607     ;
; -18.277 ; Dht11_Driver:U2|dd[4][6] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 18.526     ;
; -18.271 ; Dht11_Driver:U2|dd[4][5] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 18.520     ;
; -18.190 ; Dht11_Driver:U2|dd[4][5] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 18.439     ;
; -18.112 ; Dht11_Driver:U2|dd[4][7] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 18.361     ;
; -18.031 ; Dht11_Driver:U2|dd[4][7] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 18.280     ;
; -18.003 ; Dht11_Driver:U2|dd[4][6] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.738     ; 18.266     ;
; -17.916 ; Dht11_Driver:U2|dd[4][5] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.738     ; 18.179     ;
; -17.757 ; Dht11_Driver:U2|dd[4][7] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.738     ; 18.020     ;
; -17.475 ; Dht11_Driver:U2|dd[4][5] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 17.724     ;
; -17.460 ; Dht11_Driver:U2|dd[4][6] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 17.709     ;
; -17.335 ; Dht11_Driver:U2|dd[4][7] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 17.584     ;
; -17.016 ; Dht11_Driver:U2|dd[4][4] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 17.265     ;
; -16.935 ; Dht11_Driver:U2|dd[4][4] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 17.184     ;
; -16.661 ; Dht11_Driver:U2|dd[4][4] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.738     ; 16.924     ;
; -15.102 ; Dht11_Driver:U2|dd[4][4] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 15.351     ;
; -13.520 ; Dht11_Driver:U2|dd[4][3] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 13.769     ;
; -13.439 ; Dht11_Driver:U2|dd[4][3] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 13.688     ;
; -13.165 ; Dht11_Driver:U2|dd[4][3] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.738     ; 13.428     ;
; -12.866 ; Dht11_Driver:U2|dd[4][3] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 13.115     ;
; -11.083 ; Dht11_Driver:U2|dd[4][2] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 11.332     ;
; -10.730 ; Dht11_Driver:U2|dd[4][2] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 10.979     ;
; -10.627 ; Dht11_Driver:U2|dd[4][2] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.752     ; 10.876     ;
; -10.456 ; Dht11_Driver:U2|dd[4][2] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.738     ; 10.719     ;
; -8.228  ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 9.176      ;
; -8.034  ; LCMx[0]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.996      ;
; -8.034  ; LCMx[0]                  ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.996      ;
; -7.999  ; LCMx[0]                  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 8.963      ;
; -7.999  ; LCMx[0]                  ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 8.963      ;
; -7.999  ; LCMx[0]                  ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 8.963      ;
; -7.999  ; LCMx[0]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 8.963      ;
; -7.999  ; LCMx[0]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 8.963      ;
; -7.984  ; LCMx[0]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.944      ;
; -7.984  ; LCMx[0]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.944      ;
; -7.940  ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.043     ; 8.898      ;
; -7.869  ; Dht11_Driver:U2|dd[4][1] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.746     ; 8.124      ;
; -7.818  ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 8.766      ;
; -7.793  ; LCMx[0]                  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.753      ;
; -7.788  ; Dht11_Driver:U2|dd[4][1] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.746     ; 8.043      ;
; -7.788  ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.126      ; 8.915      ;
; -7.777  ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 8.725      ;
; -7.775  ; LCMx[0]                  ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 8.739      ;
; -7.758  ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.043     ; 8.716      ;
; -7.738  ; LCMx[0]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.698      ;
; -7.738  ; LCMx[0]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.698      ;
; -7.738  ; LCMx[0]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.698      ;
; -7.723  ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 8.673      ;
; -7.723  ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 8.673      ;
; -7.714  ; LCMx[0]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.036     ; 8.679      ;
; -7.714  ; LCMx[0]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.036     ; 8.679      ;
; -7.714  ; LCMx[0]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.036     ; 8.679      ;
; -7.707  ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.669      ;
; -7.696  ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.658      ;
; -7.696  ; LCMx[0]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.658      ;
; -7.696  ; LCMx[0]                  ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.658      ;
; -7.696  ; LCMx[0]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.658      ;
; -7.696  ; LCMx[0]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.658      ;
; -7.696  ; LCMx[0]                  ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.658      ;
; -7.696  ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 8.658      ;
; -7.673  ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 8.621      ;
; -7.637  ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.597      ;
; -7.632  ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.592      ;
; -7.594  ; LCMx[1]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.735      ;
; -7.594  ; LCMx[1]                  ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.735      ;
; -7.559  ; LCMx[1]                  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 8.702      ;
; -7.559  ; LCMx[1]                  ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 8.702      ;
; -7.559  ; LCMx[1]                  ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 8.702      ;
; -7.559  ; LCMx[1]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 8.702      ;
; -7.559  ; LCMx[1]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 8.702      ;
; -7.544  ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.683      ;
; -7.544  ; LCMx[1]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.683      ;
; -7.514  ; Dht11_Driver:U2|dd[4][1] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.732     ; 7.783      ;
; -7.500  ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.136      ; 8.637      ;
; -7.378  ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.126      ; 8.505      ;
; -7.353  ; LCMx[1]                  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.492      ;
; -7.337  ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.126      ; 8.464      ;
; -7.335  ; LCMx[1]                  ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 8.478      ;
; -7.318  ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.136      ; 8.455      ;
; -7.298  ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.437      ;
; -7.298  ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.437      ;
; -7.298  ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.437      ;
; -7.283  ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.128      ; 8.412      ;
; -7.283  ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.128      ; 8.412      ;
; -7.274  ; LCMx[1]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.143      ; 8.418      ;
; -7.274  ; LCMx[1]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.143      ; 8.418      ;
; -7.274  ; LCMx[1]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.143      ; 8.418      ;
; -7.267  ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.408      ;
; -7.256  ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.397      ;
; -7.256  ; LCMx[1]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.397      ;
; -7.256  ; LCMx[1]                  ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.397      ;
; -7.256  ; LCMx[1]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.397      ;
; -7.256  ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.397      ;
; -7.256  ; LCMx[1]                  ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.397      ;
; -7.256  ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 8.397      ;
; -7.233  ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.126      ; 8.360      ;
; -7.197  ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.336      ;
; -7.192  ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 8.331      ;
; -7.138  ; LCMx[0]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.098      ;
; -7.076  ; LCMx[0]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 8.036      ;
; -7.009  ; Dht11_Driver:U2|dd[4][1] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.746     ; 7.264      ;
+---------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[5]'                                                                                                  ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -6.376 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 7.294      ;
; -6.362 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 7.276      ;
; -6.230 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 7.148      ;
; -6.216 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 7.130      ;
; -6.200 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 7.118      ;
; -6.186 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 7.100      ;
; -6.162 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 7.076      ;
; -6.100 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 7.014      ;
; -6.084 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 7.002      ;
; -6.070 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.984      ;
; -6.054 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.972      ;
; -6.040 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.954      ;
; -6.016 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.930      ;
; -5.986 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.900      ;
; -5.954 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.868      ;
; -5.938 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.856      ;
; -5.924 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.838      ;
; -5.924 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.838      ;
; -5.908 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.826      ;
; -5.894 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.808      ;
; -5.870 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.784      ;
; -5.840 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.754      ;
; -5.808 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.722      ;
; -5.778 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.692      ;
; -5.724 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.638      ;
; -5.694 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.608      ;
; -5.681 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 6.601      ;
; -5.662 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.576      ;
; -5.632 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.546      ;
; -5.535 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 6.455      ;
; -5.505 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 6.425      ;
; -5.389 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 6.309      ;
; -5.359 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 6.279      ;
; -5.258 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.176      ;
; -5.244 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.158      ;
; -5.243 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 6.163      ;
; -5.213 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 6.133      ;
; -5.177 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 6.091      ;
; -5.044 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.958      ;
; -5.031 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.945      ;
; -5.001 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.915      ;
; -4.982 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.896      ;
; -4.959 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.873      ;
; -4.905 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 5.825      ;
; -4.885 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.799      ;
; -4.871 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.785      ;
; -4.855 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.769      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.830 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.748      ;
; -4.805 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 5.725      ;
; -4.804 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.718      ;
; -4.759 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 5.679      ;
; -4.754 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.668      ;
; -4.739 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.653      ;
; -4.709 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.623      ;
; -4.665 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.586      ;
; -4.665 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.586      ;
; -4.665 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.586      ;
; -4.665 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.586      ;
; -4.659 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 5.579      ;
; -4.658 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.572      ;
; -4.628 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.542      ;
; -4.613 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 5.533      ;
; -4.608 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.522      ;
; -4.578 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.492      ;
; -4.563 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 5.483      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.547 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.465      ;
; -4.513 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.081     ; 5.433      ;
; -4.512 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.426      ;
; -4.496 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.423      ;
; -4.496 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.423      ;
; -4.496 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.423      ;
; -4.496 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.423      ;
; -4.489 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|dp[1]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.415      ;
; -4.489 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|dp[0]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.415      ;
; -4.482 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.396      ;
; -4.462 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.376      ;
; -4.432 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.346      ;
; -4.375 ; Dht11_Driver:U2|dd[4][6]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.289      ;
; -4.370 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.087     ; 5.284      ;
; -4.362 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.289      ;
; -4.362 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.289      ;
; -4.362 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.289      ;
; -4.362 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.289      ;
; -4.337 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 5.260      ;
; -4.337 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 5.260      ;
; -4.337 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 5.260      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[17]'                                                                                 ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -6.028 ; times[0]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.889      ;
; -6.028 ; times[0]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.889      ;
; -5.790 ; times[10]                ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.651      ;
; -5.790 ; times[10]                ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.651      ;
; -5.777 ; times[3]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.638      ;
; -5.777 ; times[3]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.638      ;
; -5.776 ; times[4]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.637      ;
; -5.776 ; times[4]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.637      ;
; -5.673 ; Dht11_Driver:U2|DHT11_S  ; LCM[1]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.580     ; 3.094      ;
; -5.673 ; Dht11_Driver:U2|DHT11_S  ; LCM[0]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.580     ; 3.094      ;
; -5.660 ; times[1]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.521      ;
; -5.660 ; times[1]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.521      ;
; -5.635 ; Dht11_Driver:U2|DHT11_ok ; LCM[1]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.580     ; 3.056      ;
; -5.635 ; Dht11_Driver:U2|DHT11_ok ; LCM[0]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.580     ; 3.056      ;
; -5.603 ; times[2]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.464      ;
; -5.603 ; times[2]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.464      ;
; -5.592 ; times[9]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.453      ;
; -5.592 ; times[9]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.453      ;
; -5.576 ; times[5]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.437      ;
; -5.576 ; times[5]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.437      ;
; -5.409 ; times[8]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.270      ;
; -5.409 ; times[8]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.270      ;
; -5.366 ; times[6]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.227      ;
; -5.366 ; times[6]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.227      ;
; -5.212 ; times[7]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.073      ;
; -5.212 ; times[7]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 3.073      ;
; -4.950 ; LCMPok                   ; LCM[1]      ; FD[0]        ; FD[17]      ; 1.000        ; -3.018     ; 2.933      ;
; -4.950 ; LCMPok                   ; LCM[0]      ; FD[0]        ; FD[17]      ; 1.000        ; -3.018     ; 2.933      ;
; -4.544 ; DHT11_RESET              ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 2.405      ;
; -4.544 ; DHT11_RESET              ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -3.140     ; 2.405      ;
; -2.572 ; times[0]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 3.494      ;
; -2.473 ; Dht11_Driver:U2|DHT11_ok ; LCMP_RESET  ; FD[5]        ; FD[17]      ; 1.000        ; -0.628     ; 2.846      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[0]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[3]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[2]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[1]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[4]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[5]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[6]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[7]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[10]   ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[9]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.408 ; Dht11_Driver:U2|DHT11_ok ; times[8]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 2.784      ;
; -2.394 ; times[0]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.313      ;
; -2.338 ; times[4]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 3.260      ;
; -2.304 ; times[3]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 3.226      ;
; -2.204 ; times[1]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 3.126      ;
; -2.126 ; times[3]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.045      ;
; -2.117 ; times[5]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 3.039      ;
; -2.111 ; times[2]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 3.033      ;
; -2.108 ; times[4]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.027      ;
; -2.079 ; LCMPok                   ; LCMP_RESET  ; FD[0]        ; FD[17]      ; 1.000        ; -0.066     ; 3.014      ;
; -2.034 ; LCMPok                   ; times[0]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[3]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[2]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[1]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[4]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[5]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[6]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[7]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[10]   ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[9]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.034 ; LCMPok                   ; times[8]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.972      ;
; -2.026 ; times[1]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.945      ;
; -1.933 ; times[2]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.852      ;
; -1.923 ; times[10]                ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.845      ;
; -1.887 ; times[5]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.806      ;
; -1.876 ; times[6]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.798      ;
; -1.816 ; times[10]                ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.735      ;
; -1.762 ; times[7]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.684      ;
; -1.738 ; times[9]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.660      ;
; -1.646 ; times[6]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.565      ;
; -1.631 ; times[9]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.550      ;
; -1.628 ; times[1]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.550      ;
; -1.589 ; times[8]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.511      ;
; -1.538 ; Dht11_Driver:U2|DHT11_ok ; DHT11_RESET ; FD[5]        ; FD[17]      ; 1.000        ; -0.625     ; 1.914      ;
; -1.532 ; times[7]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.451      ;
; -1.532 ; times[0]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.454      ;
; -1.514 ; times[0]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.436      ;
; -1.485 ; times[3]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.407      ;
; -1.482 ; times[1]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.404      ;
; -1.482 ; times[8]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.401      ;
; -1.452 ; times[1]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.374      ;
; -1.431 ; LCMPok                   ; DHT11_RESET ; FD[0]        ; FD[17]      ; 1.000        ; -0.063     ; 2.369      ;
; -1.395 ; times[2]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.317      ;
; -1.386 ; times[0]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.308      ;
; -1.368 ; times[0]                 ; times[7]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.290      ;
; -1.366 ; times[2]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.288      ;
; -1.339 ; times[5]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.261      ;
; -1.339 ; times[3]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.261      ;
; -1.336 ; times[1]                 ; times[6]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.258      ;
; -1.309 ; times[3]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.231      ;
; -1.306 ; times[1]                 ; times[7]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.228      ;
; -1.304 ; DHT11_RESET              ; times[0]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.226      ;
; -1.304 ; DHT11_RESET              ; times[3]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.226      ;
; -1.304 ; DHT11_RESET              ; times[2]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.226      ;
; -1.304 ; DHT11_RESET              ; times[1]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.226      ;
; -1.304 ; DHT11_RESET              ; times[4]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.226      ;
; -1.304 ; DHT11_RESET              ; times[5]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.226      ;
; -1.304 ; DHT11_RESET              ; times[6]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.226      ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[7]'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.012 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 4.677      ;
; -3.826 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.347     ; 4.480      ;
; -3.791 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 4.456      ;
; -3.757 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.339     ; 4.419      ;
; -3.605 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.347     ; 4.259      ;
; -3.540 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.339     ; 4.202      ;
; -3.536 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.339     ; 4.198      ;
; -3.507 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.351     ; 4.157      ;
; -3.382 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 4.047      ;
; -3.374 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.290      ;
; -3.319 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.339     ; 3.981      ;
; -3.279 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.351     ; 3.929      ;
; -3.245 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.161      ;
; -3.231 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 3.896      ;
; -3.199 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.115      ;
; -3.161 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 3.826      ;
; -3.146 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.062      ;
; -3.052 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 3.717      ;
; -3.024 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.940      ;
; -3.003 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 3.668      ;
; -2.978 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.894      ;
; -2.901 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.817      ;
; -2.831 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 3.496      ;
; -2.725 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.641      ;
; -2.706 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.622      ;
; -2.682 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.598      ;
; -2.680 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.596      ;
; -2.620 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.513      ;
; -2.620 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.513      ;
; -2.556 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.472      ;
; -2.537 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.430      ;
; -2.537 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.430      ;
; -2.463 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.356      ;
; -2.463 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.356      ;
; -2.413 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.329      ;
; -2.321 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.237      ;
; -2.312 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.234      ;
; -2.254 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.147      ;
; -2.254 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.108     ; 3.147      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.161      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.161      ;
; -2.212 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.128      ;
; -2.212 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.347     ; 2.866      ;
; -2.177 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.093      ;
; -2.156 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.078      ;
; -2.156 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.078      ;
; -2.113 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.035      ;
; -2.113 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.035      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.975 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.869      ;
; -1.940 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.856      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.935 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.829      ;
; -1.873 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.795      ;
; -1.873 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.795      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.853 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.747      ;
; -1.833 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.347     ; 2.487      ;
; -1.793 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.709      ;
; -1.773 ; DBi[1]                            ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.336     ; 2.438      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.621 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.107     ; 2.515      ;
; -1.616 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.537      ;
; -1.576 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.497      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.464      ;
; -1.498 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.420      ;
; -1.462 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.384      ;
; -1.432 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.354      ;
; -1.407 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.329      ;
; -1.395 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.317      ;
; -1.379 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.301      ;
; -1.367 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.289      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gckP31'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.042 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.964      ;
; -1.944 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.866      ;
; -1.928 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.850      ;
; -1.896 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.818      ;
; -1.893 ; FD[4]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.815      ;
; -1.866 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.788      ;
; -1.799 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.721      ;
; -1.798 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.720      ;
; -1.782 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.704      ;
; -1.781 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.703      ;
; -1.750 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.672      ;
; -1.747 ; FD[4]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.669      ;
; -1.746 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.668      ;
; -1.720 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.642      ;
; -1.717 ; FD[4]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.639      ;
; -1.653 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.575      ;
; -1.652 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.574      ;
; -1.636 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.558      ;
; -1.635 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.557      ;
; -1.609 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.530      ;
; -1.604 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.526      ;
; -1.601 ; FD[4]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.523      ;
; -1.600 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.522      ;
; -1.600 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.522      ;
; -1.579 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.500      ;
; -1.574 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.496      ;
; -1.571 ; FD[4]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.493      ;
; -1.570 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.492      ;
; -1.507 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.429      ;
; -1.506 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.428      ;
; -1.490 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.412      ;
; -1.489 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.411      ;
; -1.463 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.384      ;
; -1.458 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.380      ;
; -1.457 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.378      ;
; -1.455 ; FD[4]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.377      ;
; -1.454 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.376      ;
; -1.454 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.376      ;
; -1.433 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.354      ;
; -1.428 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.350      ;
; -1.425 ; FD[4]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.347      ;
; -1.424 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.346      ;
; -1.424 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.346      ;
; -1.361 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.283      ;
; -1.360 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.282      ;
; -1.345 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.266      ;
; -1.343 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.265      ;
; -1.317 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.238      ;
; -1.313 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.234      ;
; -1.311 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.232      ;
; -1.310 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.231      ;
; -1.309 ; FD[4]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.231      ;
; -1.308 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.230      ;
; -1.308 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.230      ;
; -1.287 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.208      ;
; -1.283 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.204      ;
; -1.281 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.202      ;
; -1.279 ; FD[4]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.201      ;
; -1.278 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.200      ;
; -1.278 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.200      ;
; -1.215 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.136      ;
; -1.214 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.135      ;
; -1.199 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.120      ;
; -1.198 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.119      ;
; -1.171 ; FD[9]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.092      ;
; -1.167 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.088      ;
; -1.166 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.087      ;
; -1.165 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.086      ;
; -1.164 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.085      ;
; -1.164 ; FD[4]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.085      ;
; -1.162 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.084      ;
; -1.162 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.084      ;
; -1.141 ; FD[9]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.062      ;
; -1.137 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.058      ;
; -1.135 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.056      ;
; -1.134 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.055      ;
; -1.134 ; FD[4]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.055      ;
; -1.132 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.054      ;
; -1.132 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.054      ;
; -1.070 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.991      ;
; -1.070 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.991      ;
; -1.069 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.990      ;
; -1.068 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.989      ;
; -1.053 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.974      ;
; -1.053 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.974      ;
; -1.052 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.973      ;
; -1.052 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.973      ;
; -1.023 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.944      ;
; -1.021 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.942      ;
; -1.020 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.941      ;
; -1.019 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.940      ;
; -1.018 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.939      ;
; -1.018 ; FD[4]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.939      ;
; -1.017 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.938      ;
; -1.016 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.938      ;
; -0.991 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.912      ;
; -0.990 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.911      ;
; -0.989 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.910      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCM_RESET'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.663 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.707     ; 0.804      ;
; -1.659 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.706     ; 0.800      ;
; -1.635 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.703     ; 0.789      ;
; -1.600 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.668     ; 0.790      ;
; -1.591 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.667     ; 0.788      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.565 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 1.988      ;
; -1.233 ; FD[5]     ; FD[5]   ; FD[5]        ; gckP31      ; 0.000        ; 3.050      ; 2.320      ;
; -1.223 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.330      ;
; -1.214 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.339      ;
; -1.175 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 1.878      ;
; -1.145 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 2.408      ;
; -1.083 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.470      ;
; -1.074 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.479      ;
; -0.943 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.610      ;
; -0.934 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.619      ;
; -0.894 ; FD[5]     ; FD[5]   ; FD[5]        ; gckP31      ; -0.500       ; 3.050      ; 2.159      ;
; -0.872 ; FD[5]     ; FD[6]   ; FD[5]        ; gckP31      ; 0.000        ; 3.050      ; 2.681      ;
; -0.863 ; FD[5]     ; FD[7]   ; FD[5]        ; gckP31      ; 0.000        ; 3.050      ; 2.690      ;
; -0.842 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.211      ;
; -0.803 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.750      ;
; -0.795 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 2.759      ;
; -0.784 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 2.769      ;
; -0.780 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.273      ;
; -0.776 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 2.778      ;
; -0.732 ; FD[5]     ; FD[8]   ; FD[5]        ; gckP31      ; 0.000        ; 3.050      ; 2.821      ;
; -0.724 ; FD[5]     ; FD[9]   ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 2.830      ;
; -0.711 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.342      ;
; -0.702 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.351      ;
; -0.664 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 2.890      ;
; -0.655 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 2.899      ;
; -0.645 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 2.909      ;
; -0.636 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 2.918      ;
; -0.593 ; FD[5]     ; FD[10]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 2.961      ;
; -0.584 ; FD[5]     ; FD[11]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 2.970      ;
; -0.571 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.482      ;
; -0.567 ; FD[5]     ; FD[6]   ; FD[5]        ; gckP31      ; -0.500       ; 3.050      ; 2.486      ;
; -0.562 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.491      ;
; -0.524 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 3.030      ;
; -0.515 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 3.039      ;
; -0.505 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 3.049      ;
; -0.496 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 3.058      ;
; -0.453 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.600      ;
; -0.453 ; FD[5]     ; FD[12]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 3.101      ;
; -0.444 ; FD[5]     ; FD[13]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 3.110      ;
; -0.436 ; FD[5]     ; FD[7]   ; FD[5]        ; gckP31      ; -0.500       ; 3.050      ; 2.617      ;
; -0.431 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.622      ;
; -0.427 ; FD[5]     ; FD[8]   ; FD[5]        ; gckP31      ; -0.500       ; 3.050      ; 2.626      ;
; -0.422 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.631      ;
; -0.384 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 3.170      ;
; -0.375 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 3.179      ;
; -0.365 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 3.189      ;
; -0.356 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 3.198      ;
; -0.323 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 2.731      ;
; -0.314 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 2.740      ;
; -0.313 ; FD[5]     ; FD[14]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 3.241      ;
; -0.304 ; FD[5]     ; FD[15]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 3.250      ;
; -0.297 ; FD[5]     ; FD[9]   ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 2.757      ;
; -0.292 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 2.762      ;
; -0.288 ; FD[5]     ; FD[10]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 2.766      ;
; -0.283 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 2.771      ;
; -0.244 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 3.310      ;
; -0.235 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 3.051      ; 3.319      ;
; -0.225 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 3.329      ;
; -0.216 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 3.051      ; 3.338      ;
; -0.192 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 3.361      ;
; -0.183 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 2.871      ;
; -0.174 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 2.880      ;
; -0.173 ; FD[5]     ; FD[16]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 3.381      ;
; -0.164 ; FD[5]     ; FD[17]  ; FD[5]        ; gckP31      ; 0.000        ; 3.051      ; 3.390      ;
; -0.157 ; FD[5]     ; FD[11]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 2.897      ;
; -0.152 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 2.902      ;
; -0.148 ; FD[5]     ; FD[12]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 2.906      ;
; -0.143 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 2.911      ;
; -0.043 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 3.011      ;
; -0.034 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 3.020      ;
; -0.017 ; FD[5]     ; FD[13]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 3.037      ;
; -0.012 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 3.042      ;
; -0.008 ; FD[5]     ; FD[14]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 3.046      ;
; -0.003 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 3.051      ;
; 0.097  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 3.151      ;
; 0.106  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 3.160      ;
; 0.123  ; FD[5]     ; FD[15]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 3.177      ;
; 0.128  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 3.182      ;
; 0.132  ; FD[5]     ; FD[16]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 3.186      ;
; 0.137  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 3.191      ;
; 0.213  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 3.051      ; 3.767      ;
; 0.237  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 3.051      ; 3.291      ;
; 0.263  ; FD[5]     ; FD[17]  ; FD[5]        ; gckP31      ; -0.500       ; 3.051      ; 3.317      ;
; 0.268  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 3.051      ; 3.322      ;
; 0.368  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 3.421      ;
; 0.521  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 3.051      ; 3.575      ;
; 0.716  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.028      ;
; 0.716  ; FD[4]     ; FD[4]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.028      ;
; 0.716  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.028      ;
; 0.717  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.029      ;
; 0.718  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.030      ;
; 0.718  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.030      ;
; 0.719  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.031      ;
; 0.720  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.032      ;
; 0.720  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.032      ;
; 0.721  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.033      ;
; 0.721  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.033      ;
; 0.721  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.033      ;
; 0.739  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.051      ;
; 0.967  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.279      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[0]'                                                                                                      ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.062 ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 3.380      ;
; -0.817 ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.949      ; 3.125      ;
; -0.358 ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.084      ;
; -0.304 ; LCM_RESET                 ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.138      ;
; -0.279 ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.163      ;
; -0.269 ; LCM_RESET                 ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.173      ;
; -0.178 ; LCM_RESET                 ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.266      ;
; -0.178 ; LCM_RESET                 ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.266      ;
; -0.178 ; LCM_RESET                 ; LCM_com_data[19][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.266      ;
; -0.178 ; LCM_RESET                 ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.266      ;
; -0.178 ; LCM_RESET                 ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.266      ;
; -0.178 ; LCM_RESET                 ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.266      ;
; -0.178 ; LCM_RESET                 ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.266      ;
; -0.150 ; LCM_RESET                 ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.954      ; 4.297      ;
; -0.150 ; LCM_RESET                 ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.954      ; 4.297      ;
; -0.150 ; LCM_RESET                 ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.954      ; 4.297      ;
; -0.097 ; LCM_RESET                 ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.347      ;
; -0.089 ; LCM_RESET                 ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.936      ; 4.340      ;
; -0.089 ; LCM_RESET                 ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.936      ; 4.340      ;
; -0.089 ; LCM_RESET                 ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.936      ; 4.340      ;
; -0.089 ; LCM_RESET                 ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.936      ; 4.340      ;
; -0.088 ; LCM_RESET                 ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.354      ;
; -0.081 ; LCMP_RESET                ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.361      ;
; -0.073 ; LCM_RESET                 ; LCM_com_data[17][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.953      ; 4.373      ;
; -0.072 ; LCM_RESET                 ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.370      ;
; -0.072 ; LCM_RESET                 ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.370      ;
; -0.072 ; LCM_RESET                 ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.370      ;
; -0.069 ; LCM_RESET                 ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.939      ; 4.363      ;
; -0.069 ; LCM_RESET                 ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.939      ; 4.363      ;
; -0.052 ; LCMP_RESET                ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.390      ;
; -0.030 ; LCM_RESET                 ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.947      ; 4.410      ;
; -0.030 ; LCM_RESET                 ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.947      ; 4.410      ;
; -0.026 ; LCMP_RESET                ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.416      ;
; -0.010 ; LCMP_RESET                ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.947      ; 4.430      ;
; -0.010 ; LCM_RESET                 ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.936      ; 4.419      ;
; 0.041  ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.949      ; 3.983      ;
; 0.044  ; LCMP_RESET                ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.936      ; 4.473      ;
; 0.066  ; LCM_RESET                 ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.508      ;
; 0.066  ; LCM_RESET                 ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.949      ; 4.508      ;
; 0.087  ; LCM_RESET                 ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.531      ;
; 0.087  ; LCM_RESET                 ; LCM_com_data[17][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.951      ; 4.531      ;
; 0.090  ; LCMP_RESET                ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.947      ; 4.530      ;
; 0.115  ; LCM_RESET                 ; LCM_com_data[3][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.953      ; 4.561      ;
; 0.115  ; LCM_RESET                 ; LCM_com_data[13][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.953      ; 4.561      ;
; 0.115  ; LCM_RESET                 ; LCM_com_data[11][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.953      ; 4.561      ;
; 0.115  ; LCM_RESET                 ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.953      ; 4.561      ;
; 0.115  ; LCM_RESET                 ; LCM_com_data[12][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.953      ; 4.561      ;
; 0.163  ; LCM_RESET                 ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.949      ; 4.105      ;
; 0.194  ; LCMP_RESET                ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.636      ;
; 0.195  ; LCM_com_data[14][6]~latch ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.463      ; 0.890      ;
; 0.201  ; LCM_RESET                 ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.936      ; 4.130      ;
; 0.204  ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.949      ; 4.146      ;
; 0.209  ; LCM_com_data[3][3]~latch  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.441      ; 0.882      ;
; 0.216  ; LCMP_RESET                ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.660      ;
; 0.219  ; LCMP_RESET                ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.661      ;
; 0.231  ; LCMP_RESET                ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.939      ; 4.663      ;
; 0.237  ; LCM_com_data[17][0]~latch ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.474      ; 0.943      ;
; 0.240  ; LCM_com_data[17][1]~latch ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.475      ; 0.947      ;
; 0.242  ; LCMP_RESET                ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.936      ; 4.671      ;
; 0.251  ; LCMP_RESET                ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.939      ; 4.683      ;
; 0.267  ; LCMP_RESET                ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.709      ;
; 0.267  ; LCMP_RESET                ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.709      ;
; 0.268  ; LCM_RESET                 ; LCMPok                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.949      ; 4.210      ;
; 0.271  ; LCMP_RESET                ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.713      ;
; 0.280  ; LCMP_RESET                ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.936      ; 4.709      ;
; 0.349  ; LCM_com_data[16][2]~latch ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.475      ; 1.056      ;
; 0.356  ; LCMP_RESET                ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.936      ; 4.785      ;
; 0.361  ; LCM_RESET                 ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.305      ;
; 0.361  ; LCM_RESET                 ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.305      ;
; 0.361  ; LCM_RESET                 ; LCM_com_data[19][7]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.305      ;
; 0.361  ; LCM_RESET                 ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.305      ;
; 0.361  ; LCM_RESET                 ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.305      ;
; 0.361  ; LCM_RESET                 ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.305      ;
; 0.361  ; LCM_RESET                 ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.305      ;
; 0.374  ; LCM_RESET                 ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.936      ; 4.303      ;
; 0.374  ; LCM_RESET                 ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.936      ; 4.303      ;
; 0.374  ; LCM_RESET                 ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.936      ; 4.303      ;
; 0.374  ; LCM_RESET                 ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.936      ; 4.303      ;
; 0.378  ; LCM_RESET                 ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.954      ; 4.325      ;
; 0.378  ; LCM_RESET                 ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.954      ; 4.325      ;
; 0.378  ; LCM_RESET                 ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.954      ; 4.325      ;
; 0.379  ; LCMx[1]                   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.465      ; 1.076      ;
; 0.387  ; LCM_com_data[12][5]~latch ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.443      ; 1.062      ;
; 0.393  ; LCM_com_data[16][1]~latch ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.474      ; 1.099      ;
; 0.405  ; LCM_RESET                 ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.951      ; 4.349      ;
; 0.412  ; LCM_com_data[17][3]~latch ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.296      ; 0.940      ;
; 0.420  ; LCM_RESET                 ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.939      ; 4.352      ;
; 0.420  ; LCM_RESET                 ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.939      ; 4.352      ;
; 0.432  ; LCMP_RESET                ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.876      ;
; 0.432  ; LCMP_RESET                ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.876      ;
; 0.432  ; LCMP_RESET                ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.876      ;
; 0.432  ; LCMP_RESET                ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.876      ;
; 0.432  ; LCMP_RESET                ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.876      ;
; 0.432  ; LCMP_RESET                ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.876      ;
; 0.432  ; LCMP_RESET                ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.876      ;
; 0.435  ; LCM_INI[4]                ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCMPok                    ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_INI[1]                ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_RESET                 ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.949      ; 4.377      ;
; 0.435  ; LCM_RESET                 ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.949      ; 4.377      ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCMP_RESET'                                                                                            ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.472 ; LCM[0]                   ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.606      ; 4.154      ;
; 0.280  ; LCM[1]                   ; LCM_com_data[16][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.691      ; 2.991      ;
; 0.315  ; LCM[1]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.725      ; 3.060      ;
; 0.366  ; LCM[0]                   ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.879      ; 3.265      ;
; 0.460  ; LCM[1]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.727      ; 3.207      ;
; 0.485  ; LCM[1]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.688      ; 3.193      ;
; 0.499  ; LCM[1]                   ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.700      ; 3.219      ;
; 0.529  ; LCM[0]                   ; LCM_com_data[3][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.727      ; 3.276      ;
; 0.549  ; LCM[0]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.725      ; 3.294      ;
; 0.571  ; LCM[1]                   ; LCM_com_data[3][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.727      ; 3.318      ;
; 0.591  ; LCM[0]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.878      ; 3.489      ;
; 0.591  ; LCM[1]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.725      ; 3.336      ;
; 0.605  ; LCM[1]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.692      ; 3.317      ;
; 0.626  ; LCM[0]                   ; LCM_com_data[14][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.702      ; 3.348      ;
; 0.658  ; LCM[0]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.692      ; 3.370      ;
; 0.683  ; LCM[0]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.727      ; 3.430      ;
; 0.752  ; LCM[1]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.691      ; 3.463      ;
; 0.763  ; LCM[0]                   ; LCM_com_data[16][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.691      ; 3.474      ;
; 0.827  ; Dht11_Driver:U2|dd[2][0] ; LCM_com_data2[17][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.220      ; 2.067      ;
; 0.858  ; LCM[0]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.691      ; 3.569      ;
; 0.936  ; LCM[1]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.878      ; 3.834      ;
; 0.971  ; LCM[1]                   ; LCM_com_data[14][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.702      ; 3.693      ;
; 1.041  ; LCM[0]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.688      ; 3.749      ;
; 1.069  ; LCM[0]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.690      ; 3.779      ;
; 1.088  ; LCM[0]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.689      ; 3.797      ;
; 1.250  ; LCM[0]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.688      ; 3.958      ;
; 1.414  ; LCM[1]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.690      ; 4.124      ;
; 1.433  ; LCM[1]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.689      ; 4.142      ;
; 1.595  ; LCM[1]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.688      ; 4.303      ;
; 1.612  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.056      ; 2.688      ;
; 2.098  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.234      ; 3.352      ;
; 2.176  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.234      ; 3.430      ;
; 2.200  ; Dht11_Driver:U2|dd[4][0] ; LCM_com_data[17][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.681     ; 1.539      ;
; 2.366  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.059      ; 3.445      ;
; 2.452  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.701      ;
; 3.017  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 4.266      ;
; 3.040  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.059      ; 4.119      ;
; 3.115  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 4.189      ;
; 3.222  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.059      ; 4.301      ;
; 3.233  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.059      ; 4.312      ;
; 3.427  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.679     ; 2.768      ;
; 3.868  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.681     ; 3.207      ;
; 3.871  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 5.120      ;
; 3.902  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.051      ; 4.973      ;
; 3.915  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.236      ; 5.171      ;
; 3.947  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.051      ; 5.018      ;
; 4.181  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 5.428      ;
; 4.206  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 5.280      ;
; 4.219  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 5.293      ;
; 4.246  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.236      ; 5.502      ;
; 4.293  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 5.367      ;
; 4.321  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 5.568      ;
; 4.338  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 5.585      ;
; 4.350  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.056      ; 5.426      ;
; 4.401  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.056      ; 5.477      ;
; 4.446  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.052      ; 5.518      ;
; 4.459  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.234      ; 5.713      ;
; 4.478  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 5.725      ;
; 4.524  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.052      ; 5.596      ;
; 4.570  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 5.817      ;
; 4.578  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.052      ; 5.650      ;
; 4.599  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.234      ; 5.853      ;
; 4.611  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.052      ; 5.683      ;
; 4.628  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.234      ; 5.882      ;
; 4.652  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.052      ; 5.724      ;
; 4.692  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 5.941      ;
; 4.737  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 5.984      ;
; 4.839  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.049      ; 5.908      ;
; 4.869  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.052      ; 5.941      ;
; 4.978  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.051      ; 6.049      ;
; 4.979  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.049      ; 6.048      ;
; 4.991  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.051      ; 6.062      ;
; 5.142  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.234      ; 6.396      ;
; 5.186  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.687     ; 4.519      ;
; 5.228  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.687     ; 4.561      ;
; 5.238  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.049      ; 6.307      ;
; 5.240  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.683     ; 4.577      ;
; 5.269  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.677     ; 4.612      ;
; 5.309  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.683     ; 4.646      ;
; 5.350  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.049      ; 6.419      ;
; 5.362  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.497     ; 4.885      ;
; 5.516  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.241      ; 6.777      ;
; 5.702  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.684     ; 5.038      ;
; 5.766  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.049      ; 6.835      ;
; 5.783  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.686     ; 5.117      ;
; 5.797  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.049      ; 6.866      ;
; 5.803  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.685     ; 5.138      ;
; 5.823  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.686     ; 5.157      ;
; 5.853  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.683     ; 5.190      ;
; 5.972  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.684     ; 5.308      ;
; 6.068  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.684     ; 5.404      ;
; 6.163  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.682     ; 5.501      ;
; 6.221  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.685     ; 5.556      ;
; 6.286  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.491     ; 5.815      ;
; 6.347  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.684     ; 5.683      ;
; 6.384  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.683     ; 5.721      ;
; 6.403  ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.683     ; 5.740      ;
; 6.512  ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.684     ; 5.848      ;
; 6.520  ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.686     ; 5.854      ;
; 6.576  ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.683     ; 5.913      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[7]'                                                                                                                           ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.493      ; 0.965      ;
; 0.401 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.494      ; 1.127      ;
; 0.432 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.527      ; 1.191      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.442 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.528      ; 1.202      ;
; 0.457 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.540      ; 1.229      ;
; 0.529 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.840      ;
; 0.547 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.858      ;
; 0.692 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.003      ;
; 0.744 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.055      ;
; 0.745 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.056      ;
; 0.746 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.057      ;
; 0.747 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.058      ;
; 0.752 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.063      ;
; 0.753 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.064      ;
; 0.755 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.066      ;
; 0.789 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.100      ;
; 0.790 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.101      ;
; 0.791 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.102      ;
; 0.806 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.117      ;
; 0.810 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.121      ;
; 0.826 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.137      ;
; 0.849 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.002      ; 1.083      ;
; 0.915 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.226      ;
; 0.931 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.242      ;
; 0.978 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.289      ;
; 1.070 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.003      ; 1.305      ;
; 1.098 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.409      ;
; 1.099 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.410      ;
; 1.100 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.411      ;
; 1.106 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.417      ;
; 1.107 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.107 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.419      ;
; 1.108 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.419      ;
; 1.115 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.426      ;
; 1.117 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.428      ;
; 1.170 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.481      ;
; 1.188 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.499      ;
; 1.190 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.501      ;
; 1.231 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.542      ;
; 1.238 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.238 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.239 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.550      ;
; 1.240 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.551      ;
; 1.247 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.247 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.248 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.559      ;
; 1.248 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.559      ;
; 1.255 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.566      ;
; 1.257 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.568      ;
; 1.261 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.572      ;
; 1.265 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.576      ;
; 1.309 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.620      ;
; 1.313 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.624      ;
; 1.326 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.637      ;
; 1.348 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.659      ;
; 1.371 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.682      ;
; 1.378 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.689      ;
; 1.379 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.690      ;
; 1.380 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.691      ;
; 1.387 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.698      ;
; 1.388 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.699      ;
; 1.425 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.736      ;
; 1.446 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.757      ;
; 1.447 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.003      ; 1.682      ;
; 1.453 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.764      ;
; 1.457 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.768      ;
; 1.472 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.783      ;
; 1.487 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.798      ;
; 1.488 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.799      ;
; 1.518 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.829      ;
; 1.519 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.830      ;
; 1.527 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.838      ;
; 1.528 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.839      ;
; 1.545 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.856      ;
; 1.562 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.873      ;
; 1.593 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.904      ;
; 1.614 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.925      ;
; 1.628 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.939      ;
; 1.771 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.082      ;
; 1.958 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.006      ; 2.196      ;
; 1.962 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.273      ;
; 1.965 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.276      ;
; 1.978 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.016      ; 2.226      ;
; 1.997 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.308      ;
; 2.025 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.107      ; 2.364      ;
; 2.033 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.350      ;
; 2.033 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.350      ;
; 2.033 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.350      ;
; 2.033 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.350      ;
; 2.033 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.350      ;
; 2.033 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.350      ;
; 2.033 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.350      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[17]'                                                                                 ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; DHT11_RESET              ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.686 ; times[10]                ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 0.997      ;
; 0.743 ; times[2]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.054      ;
; 0.744 ; times[7]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.055      ;
; 0.745 ; times[1]                 ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; times[4]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; times[6]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.056      ;
; 0.747 ; times[3]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.058      ;
; 0.747 ; times[5]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.058      ;
; 0.769 ; times[0]                 ; times[0]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.080      ;
; 0.948 ; times[8]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.259      ;
; 0.953 ; times[9]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.264      ;
; 1.027 ; DHT11_RESET              ; times[0]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.027 ; DHT11_RESET              ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.338      ;
; 1.097 ; times[7]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.408      ;
; 1.098 ; times[1]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.409      ;
; 1.099 ; times[3]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.410      ;
; 1.099 ; times[5]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.410      ;
; 1.106 ; times[2]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.417      ;
; 1.107 ; times[0]                 ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; times[6]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.419      ;
; 1.108 ; times[4]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.419      ;
; 1.115 ; times[2]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.426      ;
; 1.116 ; times[0]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.427      ;
; 1.117 ; times[6]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.428      ;
; 1.117 ; times[4]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.428      ;
; 1.228 ; times[7]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.539      ;
; 1.229 ; times[1]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.540      ;
; 1.230 ; times[5]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.541      ;
; 1.230 ; times[3]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.541      ;
; 1.237 ; times[7]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.548      ;
; 1.238 ; times[1]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.549      ;
; 1.239 ; times[5]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.550      ;
; 1.239 ; times[3]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.550      ;
; 1.246 ; times[2]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.557      ;
; 1.247 ; times[0]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.558      ;
; 1.248 ; times[6]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.559      ;
; 1.248 ; times[4]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.559      ;
; 1.255 ; times[2]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.566      ;
; 1.256 ; times[0]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.567      ;
; 1.257 ; times[6]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.568      ;
; 1.257 ; times[4]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.568      ;
; 1.292 ; times[8]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.603      ;
; 1.305 ; times[9]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.616      ;
; 1.320 ; times[8]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.631      ;
; 1.369 ; times[1]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.680      ;
; 1.370 ; times[5]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.681      ;
; 1.370 ; times[3]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.681      ;
; 1.378 ; times[1]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.689      ;
; 1.379 ; times[5]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.690      ;
; 1.379 ; times[3]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.690      ;
; 1.386 ; times[2]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.697      ;
; 1.387 ; times[0]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.698      ;
; 1.388 ; times[4]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.699      ;
; 1.395 ; times[2]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.706      ;
; 1.396 ; times[0]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.707      ;
; 1.397 ; times[4]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.708      ;
; 1.509 ; times[1]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.820      ;
; 1.510 ; times[3]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.821      ;
; 1.518 ; times[1]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.829      ;
; 1.519 ; times[3]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.830      ;
; 1.524 ; DHT11_RESET              ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 1.832      ;
; 1.526 ; times[2]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.837      ;
; 1.527 ; times[0]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.838      ;
; 1.535 ; times[2]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.846      ;
; 1.536 ; times[0]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.847      ;
; 1.649 ; times[1]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.960      ;
; 1.658 ; times[1]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.969      ;
; 1.667 ; times[0]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.978      ;
; 1.676 ; times[0]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.987      ;
; 1.768 ; Dht11_Driver:U2|DHT11_ok ; DHT11_RESET ; FD[5]        ; FD[17]      ; 0.000        ; -0.236     ; 1.764      ;
; 1.810 ; LCMPok                   ; DHT11_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.302      ; 2.344      ;
; 1.894 ; times[8]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.202      ;
; 1.928 ; times[7]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.236      ;
; 1.959 ; times[8]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.270      ;
; 2.070 ; times[9]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.378      ;
; 2.076 ; times[6]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.384      ;
; 2.135 ; times[9]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.446      ;
; 2.147 ; times[7]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.458      ;
; 2.240 ; times[10]                ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.548      ;
; 2.253 ; LCMPok                   ; LCMP_RESET  ; FD[0]        ; FD[17]      ; 0.000        ; 0.299      ; 2.784      ;
; 2.278 ; times[5]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.586      ;
; 2.295 ; times[6]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.606      ;
; 2.303 ; times[2]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.611      ;
; 2.305 ; times[10]                ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.616      ;
; 2.336 ; times[1]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.076      ; 2.644      ;
; 2.414 ; LCMPok                   ; times[0]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.302      ; 2.948      ;
; 2.414 ; LCMPok                   ; times[3]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.302      ; 2.948      ;
; 2.414 ; LCMPok                   ; times[2]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.302      ; 2.948      ;
; 2.414 ; LCMPok                   ; times[1]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.302      ; 2.948      ;
; 2.414 ; LCMPok                   ; times[4]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.302      ; 2.948      ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[5]'                                                                                                     ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; Dht11_Driver:U2|DHT11_ok    ; Dht11_Driver:U2|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|DHT11_S     ; Dht11_Driver:U2|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|tryNN[1]    ; Dht11_Driver:U2|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|tryNN[0]    ; Dht11_Driver:U2|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|dp[1]       ; Dht11_Driver:U2|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|dp[2]       ; Dht11_Driver:U2|dp[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|tryDelay[0] ; Dht11_Driver:U2|tryDelay[0] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|S_B         ; Dht11_Driver:U2|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|d8[1]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|d8[2]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|tryDelay[2] ; Dht11_Driver:U2|tryDelay[2] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|isdata[1]   ; Dht11_Driver:U2|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U2|isdata[0]   ; Dht11_Driver:U2|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.447 ; Dht11_Driver:U2|dp[0]       ; Dht11_Driver:U2|dp[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.447 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.475 ; Dht11_Driver:U2|Timeout[21] ; Dht11_Driver:U2|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 0.785      ;
; 0.492 ; Dht11_Driver:U2|chK_SUM[7]  ; Dht11_Driver:U2|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 0.802      ;
; 0.492 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.803      ;
; 0.493 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.804      ;
; 0.523 ; Dht11_Driver:U2|DHT11_ok    ; Dht11_Driver:U2|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.834      ;
; 0.556 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.867      ;
; 0.705 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[3][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.015      ;
; 0.717 ; Dht11_Driver:U2|dbit[4]     ; Dht11_Driver:U2|dbit[5]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.027      ;
; 0.717 ; Dht11_Driver:U2|dbit[4]     ; Dht11_Driver:U2|dd[3][5]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.027      ;
; 0.720 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dd[0][6]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.077      ; 1.029      ;
; 0.727 ; Dht11_Driver:U2|Timeout[1]  ; Dht11_Driver:U2|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.038      ;
; 0.728 ; Dht11_Driver:U2|Timeout[13] ; Dht11_Driver:U2|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.038      ;
; 0.728 ; Dht11_Driver:U2|Timeout[3]  ; Dht11_Driver:U2|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.039      ;
; 0.729 ; Dht11_Driver:U2|Timeout[17] ; Dht11_Driver:U2|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.039      ;
; 0.730 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.040      ;
; 0.730 ; Dht11_Driver:U2|Timeout[15] ; Dht11_Driver:U2|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.040      ;
; 0.731 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.042      ;
; 0.731 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.042      ;
; 0.731 ; Dht11_Driver:U2|Timeout[19] ; Dht11_Driver:U2|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.041      ;
; 0.733 ; Dht11_Driver:U2|Timeout[18] ; Dht11_Driver:U2|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.043      ;
; 0.743 ; Dht11_Driver:U2|Timeout[7]  ; Dht11_Driver:U2|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; Dht11_Driver:U2|Timeout[6]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; Dht11_Driver:U2|Timeout[8]  ; Dht11_Driver:U2|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; Dht11_Driver:U2|Timeout[9]  ; Dht11_Driver:U2|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.744 ; Dht11_Driver:U2|chK_SUM[2]  ; Dht11_Driver:U2|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.054      ;
; 0.744 ; Dht11_Driver:U2|Timeout[11] ; Dht11_Driver:U2|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.054      ;
; 0.744 ; Dht11_Driver:U2|Timeout[10] ; Dht11_Driver:U2|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; Dht11_Driver:U2|Timeout[5]  ; Dht11_Driver:U2|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.055      ;
; 0.746 ; Dht11_Driver:U2|Timeout[16] ; Dht11_Driver:U2|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.056      ;
; 0.747 ; Dht11_Driver:U2|chK_SUM[3]  ; Dht11_Driver:U2|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.057      ;
; 0.747 ; Dht11_Driver:U2|chK_SUM[1]  ; Dht11_Driver:U2|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.057      ;
; 0.747 ; Dht11_Driver:U2|chK_SUM[6]  ; Dht11_Driver:U2|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.057      ;
; 0.749 ; Dht11_Driver:U2|chK_SUM[5]  ; Dht11_Driver:U2|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.059      ;
; 0.749 ; Dht11_Driver:U2|Timeout[20] ; Dht11_Driver:U2|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.059      ;
; 0.754 ; Dht11_Driver:U2|Timeout[14] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.064      ;
; 0.760 ; Dht11_Driver:U2|d8[1]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.071      ;
; 0.761 ; Dht11_Driver:U2|Timeout[0]  ; Dht11_Driver:U2|Timeout[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.072      ;
; 0.782 ; Dht11_Driver:U2|ss[0]       ; Dht11_Driver:U2|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.093      ;
; 0.839 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.150      ;
; 0.843 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.154      ;
; 0.854 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|bit01       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.165      ;
; 0.916 ; Dht11_Driver:U2|dbit[1]     ; Dht11_Driver:U2|dd[3][2]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.226      ;
; 0.917 ; Dht11_Driver:U2|dbit[1]     ; Dht11_Driver:U2|dbit[2]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.227      ;
; 0.930 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[3][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.240      ;
; 0.931 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dbit[3]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.241      ;
; 0.934 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[1][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.077      ; 1.243      ;
; 0.935 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[0][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.077      ; 1.244      ;
; 0.935 ; Dht11_Driver:U2|chK_SUM[4]  ; Dht11_Driver:U2|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.245      ;
; 0.938 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dbit[6]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.248      ;
; 0.939 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dd[3][6]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.249      ;
; 0.945 ; Dht11_Driver:U2|chK_SUM[0]  ; Dht11_Driver:U2|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.255      ;
; 0.956 ; Dht11_Driver:U2|dbit[3]     ; Dht11_Driver:U2|dbit[4]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.266      ;
; 0.957 ; Dht11_Driver:U2|dbit[3]     ; Dht11_Driver:U2|dd[3][4]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.267      ;
; 0.971 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[0][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.077      ; 1.280      ;
; 0.974 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[1][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.077      ; 1.283      ;
; 0.983 ; Dht11_Driver:U2|isdata[1]   ; Dht11_Driver:U2|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.294      ;
; 1.027 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|ss[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.338      ;
; 1.032 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|bit01       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.343      ;
; 1.041 ; Dht11_Driver:U2|dbit[0]     ; Dht11_Driver:U2|dd[2][1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.074      ; 1.347      ;
; 1.075 ; Dht11_Driver:U2|dp[0]       ; Dht11_Driver:U2|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.386      ;
; 1.082 ; Dht11_Driver:U2|Timeout[1]  ; Dht11_Driver:U2|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.393      ;
; 1.082 ; Dht11_Driver:U2|Timeout[3]  ; Dht11_Driver:U2|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.393      ;
; 1.082 ; Dht11_Driver:U2|Timeout[13] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.392      ;
; 1.084 ; Dht11_Driver:U2|Timeout[17] ; Dht11_Driver:U2|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.394      ;
; 1.084 ; Dht11_Driver:U2|Timeout[15] ; Dht11_Driver:U2|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.394      ;
; 1.085 ; Dht11_Driver:U2|Timeout[19] ; Dht11_Driver:U2|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.395      ;
; 1.091 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.401      ;
; 1.092 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.403      ;
; 1.092 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.403      ;
; 1.094 ; Dht11_Driver:U2|Timeout[18] ; Dht11_Driver:U2|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.404      ;
; 1.097 ; Dht11_Driver:U2|Timeout[7]  ; Dht11_Driver:U2|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; Dht11_Driver:U2|Timeout[9]  ; Dht11_Driver:U2|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.408      ;
; 1.098 ; Dht11_Driver:U2|Timeout[11] ; Dht11_Driver:U2|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.408      ;
; 1.098 ; Dht11_Driver:U2|Timeout[5]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.409      ;
; 1.099 ; Dht11_Driver:U2|chK_SUM[1]  ; Dht11_Driver:U2|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.409      ;
; 1.100 ; Dht11_Driver:U2|chK_SUM[3]  ; Dht11_Driver:U2|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.410      ;
; 1.100 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.410      ;
; 1.101 ; Dht11_Driver:U2|chK_SUM[5]  ; Dht11_Driver:U2|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.411      ;
; 1.101 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.412      ;
; 1.101 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.412      ;
; 1.103 ; Dht11_Driver:U2|Timeout[18] ; Dht11_Driver:U2|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.078      ; 1.413      ;
; 1.104 ; Dht11_Driver:U2|Timeout[6]  ; Dht11_Driver:U2|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.415      ;
; 1.104 ; Dht11_Driver:U2|Timeout[8]  ; Dht11_Driver:U2|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.415      ;
; 1.104 ; Dht11_Driver:U2|Timeout[10] ; Dht11_Driver:U2|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.416      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.067 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.351     ; 0.736      ;
; 1.068 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.351     ; 0.737      ;
; 1.099 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.389     ; 0.730      ;
; 1.118 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.392     ; 0.746      ;
; 1.119 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.392     ; 0.747      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[0]'                                                                                  ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.778 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 6.726      ;
; -5.778 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 6.742      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.036     ; 6.743      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.036     ; 6.743      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.039     ; 6.740      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 6.742      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 6.742      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 6.742      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 6.742      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.037     ; 6.742      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 6.738      ;
; -5.778 ; LCMx[0]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.036     ; 6.743      ;
; -5.338 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.126      ; 6.465      ;
; -5.338 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 6.481      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.143      ; 6.482      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.143      ; 6.482      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.140      ; 6.479      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 6.481      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 6.481      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 6.481      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 6.481      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.142      ; 6.481      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.138      ; 6.477      ;
; -5.338 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.143      ; 6.482      ;
; -3.122 ; LCM[1]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.764      ; 6.887      ;
; -3.122 ; LCM[1]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.780      ; 6.903      ;
; -3.122 ; LCM[1]    ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.781      ; 6.904      ;
; -3.122 ; LCM[1]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.781      ; 6.904      ;
; -3.122 ; LCM[1]    ; LCM_com_data[16][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.901      ;
; -3.122 ; LCM[1]    ; LCM_com_data[13][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.780      ; 6.903      ;
; -3.122 ; LCM[1]    ; LCM_com_data[11][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.780      ; 6.903      ;
; -3.122 ; LCM[1]    ; LCM_com_data[17][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.780      ; 6.903      ;
; -3.122 ; LCM[1]    ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.780      ; 6.903      ;
; -3.122 ; LCM[1]    ; LCM_com_data[12][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.780      ; 6.903      ;
; -3.122 ; LCM[1]    ; LCM_com_data[12][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_com_data[17][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.899      ;
; -3.122 ; LCM[1]    ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.781      ; 6.904      ;
; -2.837 ; LCM[0]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.764      ; 6.602      ;
; -2.837 ; LCM[0]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.614      ;
; -2.837 ; LCM[0]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.614      ;
; -2.837 ; LCM[0]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.614      ;
; -2.837 ; LCM[0]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.614      ;
; -2.837 ; LCM[0]    ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.614      ;
; -2.837 ; LCM[0]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.614      ;
; -2.837 ; LCM[0]    ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.776      ; 6.614      ;
; -2.837 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.778      ; 6.616      ;
; -2.837 ; LCM[0]    ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.780      ; 6.618      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[5]'                                                                                  ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.429 ; DHT11_RESET ; Dht11_Driver:U2|ss[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.660      ;
; -1.429 ; DHT11_RESET ; Dht11_Driver:U2|ss[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.660      ;
; -1.429 ; DHT11_RESET ; Dht11_Driver:U2|d8[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.660      ;
; -1.429 ; DHT11_RESET ; Dht11_Driver:U2|d8[2]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.660      ;
; -1.429 ; DHT11_RESET ; Dht11_Driver:U2|d8[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.660      ;
; -1.425 ; DHT11_RESET ; Dht11_Driver:U2|dp[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.234      ; 2.660      ;
; -1.425 ; DHT11_RESET ; Dht11_Driver:U2|dp[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.234      ; 2.660      ;
; -1.063 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[1]    ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.294      ;
; -1.063 ; DHT11_RESET ; Dht11_Driver:U2|dp[2]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.294      ;
; -1.063 ; DHT11_RESET ; Dht11_Driver:U2|isdata[1]   ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.294      ;
; -1.063 ; DHT11_RESET ; Dht11_Driver:U2|isdata[0]   ; FD[17]       ; FD[5]       ; 1.000        ; 0.230      ; 2.294      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_ok    ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_S     ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[7]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[0]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[6]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[1]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[3]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[2]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[4]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[10] ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[5]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[8]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.049 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[9]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.236      ; 2.286      ;
; -1.033 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[0]    ; FD[17]       ; FD[5]       ; 1.000        ; 0.234      ; 2.268      ;
; -1.033 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[0] ; FD[17]       ; FD[5]       ; 1.000        ; 0.234      ; 2.268      ;
; -1.033 ; DHT11_RESET ; Dht11_Driver:U2|S_B         ; FD[17]       ; FD[5]       ; 1.000        ; 0.234      ; 2.268      ;
; -1.033 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[2] ; FD[17]       ; FD[5]       ; 1.000        ; 0.234      ; 2.268      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[14] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[11] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[13] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[20] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[12] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[17] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[21] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[16] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[15] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[19] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
; -0.596 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[18] ; FD[17]       ; FD[5]       ; 1.000        ; 0.238      ; 1.835      ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[7]'                                                                                            ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.598 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.589      ; 3.753      ;
; 0.611 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.751      ;
; 0.611 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.751      ;
; 0.612 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.588      ; 3.738      ;
; 0.612 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.588      ; 3.738      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.747      ;
; 0.616 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.599      ; 3.745      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.015 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.589      ; 3.836      ;
; 1.023 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.839      ;
; 1.023 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.839      ;
; 1.025 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.588      ; 3.825      ;
; 1.025 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.588      ; 3.825      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.834      ;
; 1.029 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.599      ; 3.832      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.629 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.637      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.627 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.639      ;
; -0.624 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.760      ; 3.629      ;
; -0.624 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.760      ; 3.629      ;
; -0.623 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.643      ;
; -0.623 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.773      ; 3.643      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.615 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.762      ; 3.640      ;
; -0.211 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.555      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.557      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.760      ; 3.548      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.561      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.773      ; 3.561      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.760      ; 3.548      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
; -0.192 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.762      ; 3.563      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[0]'                                                                                    ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.427 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.017      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.953      ; 4.019      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.017      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.017      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.017      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.017      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.017      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.017      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.953      ; 4.019      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.953      ; 4.019      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.953      ; 4.019      ;
; -0.427 ; LCMP_RESET ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.953      ; 4.019      ;
; -0.426 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.954      ; 4.021      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.018      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.951      ; 4.018      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.954      ; 4.021      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.949      ; 4.016      ;
; -0.426 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.954      ; 4.021      ;
; -0.425 ; LCMP_RESET ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.953      ; 4.021      ;
; -0.424 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.936      ; 4.005      ;
; 0.192  ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.953      ; 4.138      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.951      ; 4.136      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.953      ; 4.138      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.953      ; 4.138      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.953      ; 4.138      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.953      ; 4.138      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.953      ; 4.138      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.192  ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.949      ; 4.134      ;
; 0.193  ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.954      ; 4.140      ;
; 0.193  ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.954      ; 4.140      ;
; 0.193  ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.954      ; 4.140      ;
; 0.194  ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.936      ; 4.123      ;
; 2.777  ; LCM[0]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.029      ;
; 2.777  ; LCM[0]     ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.031      ;
; 2.777  ; LCM[0]     ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.029      ;
; 2.777  ; LCM[0]     ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.029      ;
; 2.777  ; LCM[0]     ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.029      ;
; 2.777  ; LCM[0]     ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.029      ;
; 2.777  ; LCM[0]     ; LCM_com_data[16][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.029      ;
; 2.777  ; LCM[0]     ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.029      ;
; 2.777  ; LCM[0]     ; LCM_com_data[13][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.031      ;
; 2.777  ; LCM[0]     ; LCM_com_data[11][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.031      ;
; 2.777  ; LCM[0]     ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.031      ;
; 2.777  ; LCM[0]     ; LCM_com_data[12][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.031      ;
; 2.778  ; LCM[0]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCMPok                        ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.023      ; 6.033      ;
; 2.778  ; LCM[0]     ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.030      ;
; 2.778  ; LCM[0]     ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.030      ;
; 2.778  ; LCM[0]     ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.023      ; 6.033      ;
; 2.778  ; LCM[0]     ; LCM_com_data[12][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_com_data[17][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.018      ; 6.028      ;
; 2.778  ; LCM[0]     ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.023      ; 6.033      ;
; 2.779  ; LCM[0]     ; LCM_com_data[17][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.033      ;
; 2.780  ; LCM[0]     ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 0.000        ; 3.005      ; 6.017      ;
; 3.143  ; LCM[1]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.395      ;
; 3.143  ; LCM[1]     ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.397      ;
; 3.143  ; LCM[1]     ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.395      ;
; 3.143  ; LCM[1]     ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.395      ;
; 3.143  ; LCM[1]     ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.395      ;
; 3.143  ; LCM[1]     ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.395      ;
; 3.143  ; LCM[1]     ; LCM_com_data[16][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.395      ;
; 3.143  ; LCM[1]     ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.020      ; 6.395      ;
; 3.143  ; LCM[1]     ; LCM_com_data[13][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.397      ;
; 3.143  ; LCM[1]     ; LCM_com_data[11][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 6.397      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[5]'                                                                                  ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[14] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[11] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[13] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[20] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[12] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[17] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[21] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[16] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[15] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[19] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 0.862 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[18] ; FD[17]       ; FD[5]       ; 0.000        ; 0.626      ; 1.720      ;
; 1.260 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[0]    ; FD[17]       ; FD[5]       ; 0.000        ; 0.623      ; 2.115      ;
; 1.260 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[0] ; FD[17]       ; FD[5]       ; 0.000        ; 0.623      ; 2.115      ;
; 1.260 ; DHT11_RESET ; Dht11_Driver:U2|S_B         ; FD[17]       ; FD[5]       ; 0.000        ; 0.623      ; 2.115      ;
; 1.260 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[2] ; FD[17]       ; FD[5]       ; 0.000        ; 0.623      ; 2.115      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_ok    ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_S     ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[7]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[0]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[6]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[1]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[3]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[2]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[4]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[10] ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[5]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[8]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.277 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[9]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.625      ; 2.134      ;
; 1.278 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[1]    ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.129      ;
; 1.278 ; DHT11_RESET ; Dht11_Driver:U2|dp[2]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.129      ;
; 1.278 ; DHT11_RESET ; Dht11_Driver:U2|isdata[1]   ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.129      ;
; 1.278 ; DHT11_RESET ; Dht11_Driver:U2|isdata[0]   ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.129      ;
; 1.598 ; DHT11_RESET ; Dht11_Driver:U2|dp[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.623      ; 2.453      ;
; 1.598 ; DHT11_RESET ; Dht11_Driver:U2|dp[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.623      ; 2.453      ;
; 1.601 ; DHT11_RESET ; Dht11_Driver:U2|ss[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.452      ;
; 1.601 ; DHT11_RESET ; Dht11_Driver:U2|ss[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.452      ;
; 1.601 ; DHT11_RESET ; Dht11_Driver:U2|d8[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.452      ;
; 1.601 ; DHT11_RESET ; Dht11_Driver:U2|d8[2]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.452      ;
; 1.601 ; DHT11_RESET ; Dht11_Driver:U2|d8[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.619      ; 2.452      ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[5]'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_S     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_ok    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|S_B         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|bit01       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|isdata[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|isdata[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|ss[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|ss[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryDelay[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryDelay[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryNN[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryNN[1]    ;
; 0.101  ; 0.321        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_S     ;
; 0.101  ; 0.321        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_ok    ;
; 0.101  ; 0.321        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[0]  ;
; 0.101  ; 0.321        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[10] ;
; 0.101  ; 0.321        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[6]                        ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCMPok                        ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LN~_emulated                  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; RS                            ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[0]                        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]                        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[2]                        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[4]                        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[5]                        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[7]                        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_RESET                     ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[0]                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[1]                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[2]                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[4]                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[5]                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[7]                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCMPok                        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_RESET                     ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LN~_emulated                  ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[6]                        ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.396  ; 0.584        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; DHT11_RESET             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; DHT11_RESET             ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.149  ; 0.369        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; DHT11_RESET|clk         ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; DHT11_RESET             ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.438  ; 0.626        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.441  ; 0.629        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; DHT11_RESET|clk         ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.142 ; 0.142        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.142 ; 0.142        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][3]                   ;
; 0.176 ; 0.176        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.177 ; 0.177        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.178 ; 0.178        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datad             ;
; 0.178 ; 0.178        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.180 ; 0.180        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.180 ; 0.180        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.180 ; 0.180        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][3]|datad             ;
; 0.181 ; 0.181        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.181 ; 0.181        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.185 ; 0.185        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datac             ;
; 0.188 ; 0.188        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.188 ; 0.188        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
; 0.189 ; 0.189        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.189 ; 0.189        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.198 ; 0.198        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|inclk[0] ;
; 0.198 ; 0.198        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|outclk   ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][3]~latch              ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][0]~latch              ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][0]~latch              ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][1]~latch              ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][2]~latch              ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][6]~latch              ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch               ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|combout         ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][1]~latch|datad        ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][3]~latch|datad        ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][0]~latch|datad        ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][2]~latch|datad        ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][0]~latch|datad        ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|datac           ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][1]~latch|datad        ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][2]~latch|datad        ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][6]~latch|datad        ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch              ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[3][3]~latch|datad         ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[13][2]~latch|datad        ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][3]~latch|datac        ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][3]~latch|datac        ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[13][2]~latch|datad        ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[3][3]~latch|datad         ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[14][6]~latch|datad        ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch              ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.648 ; 0.648        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][0]~latch|datad        ;
; 0.648 ; 0.648        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][0]~latch|datad        ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|datac           ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][2]~latch|datad        ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][1]~latch|datad        ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][2]~latch|datad        ;
; 0.649 ; 0.649        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][1]~latch|datad        ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][3]~latch|datad        ;
; 0.657 ; 0.657        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|combout         ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch               ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[14][6]~latch              ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][0]~latch              ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][0]~latch              ;
; 0.686 ; 0.686        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.686 ; 0.686        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][1]~latch              ;
; 0.686 ; 0.686        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][2]~latch              ;
; 0.687 ; 0.687        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.687 ; 0.687        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][3]~latch              ;
; 0.791 ; 0.791        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|inclk[0] ;
; 0.791 ; 0.791        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|outclk   ;
; 0.801 ; 0.801        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.801 ; 0.801        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.801 ; 0.801        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.801 ; 0.801        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'                                                                   ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.327 ; 2.560 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 6.205 ; 6.619 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 1.924 ; 2.200 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.924 ; 2.200 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.872 ; -2.094 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; -1.234 ; -1.483 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; -1.310 ; -1.587 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -1.310 ; -1.587 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 10.827 ; 10.300 ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 8.671  ; 8.487  ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 8.981  ; 8.746  ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 10.827 ; 10.300 ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 8.937  ; 8.820  ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 11.350 ; 10.853 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 10.631 ; 10.373 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 10.615 ; 10.271 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 9.998  ; 9.736  ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 8.869  ; 8.589  ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 9.998  ; 9.736  ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 9.234  ; 8.933  ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 8.493  ; 8.493  ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 8.126  ; 7.943  ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 8.747  ; 8.464  ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 8.400  ; 8.160  ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 9.285  ; 8.996  ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 8.326  ; 8.135  ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 8.480  ; 8.183  ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 9.285  ; 8.996  ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 8.038  ; 7.864  ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 8.133  ; 7.801  ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 8.076  ; 7.795  ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 6.423  ; 6.225  ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 4.751  ; 4.460  ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 8.076  ; 7.795  ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 6.356  ; 6.177  ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 6.296  ; 5.925  ; Fall       ; LCM_RESET       ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 8.412  ; 8.232  ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 8.412  ; 8.232  ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 8.711  ; 8.481  ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 10.483 ; 9.972  ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 8.585  ; 8.455  ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 10.923 ; 10.420 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 10.251 ; 10.021 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 10.286 ; 9.953  ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 7.530  ; 7.530  ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 7.530  ; 7.530  ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 7.530  ; 7.530  ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 7.530  ; 7.530  ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 7.530  ; 7.530  ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 7.889  ; 7.711  ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 8.460  ; 8.150  ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 8.153  ; 7.919  ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 4.648  ; 4.395  ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 6.480  ; 6.246  ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 4.648  ; 4.395  ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 8.222  ; 7.868  ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 6.410  ; 6.195  ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 6.175  ; 5.904  ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 4.642  ; 4.356  ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 6.266  ; 6.073  ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 4.642  ; 4.356  ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 7.816  ; 7.521  ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 6.200  ; 6.026  ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 6.087  ; 5.746  ; Fall       ; LCM_RESET       ;
+------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 143.58 MHz ; 143.58 MHz      ; FD[5]      ;                                                               ;
; 152.63 MHz ; 152.63 MHz      ; FD[17]     ;                                                               ;
; 184.6 MHz  ; 184.6 MHz       ; FD[0]      ;                                                               ;
; 242.42 MHz ; 242.42 MHz      ; FD[7]      ;                                                               ;
; 370.51 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -17.011 ; -216.106      ;
; FD[0]      ; -16.788 ; -310.880      ;
; FD[5]      ; -5.965  ; -339.027      ;
; FD[17]     ; -5.552  ; -40.101       ;
; FD[7]      ; -3.726  ; -38.445       ;
; gckP31     ; -1.699  ; -19.710       ;
; LCM_RESET  ; -1.485  ; -7.263        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -1.390 ; -12.430       ;
; FD[0]      ; -0.909 ; -4.291        ;
; LCMP_RESET ; -0.366 ; -0.366        ;
; FD[7]      ; 0.196  ; 0.000         ;
; FD[17]     ; 0.383  ; 0.000         ;
; FD[5]      ; 0.383  ; 0.000         ;
; LCM_RESET  ; 1.024  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -5.223 ; -156.665             ;
; FD[5] ; -1.274 ; -33.298              ;
; FD[7] ; 0.688  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -0.605 ; -13.174             ;
; FD[0] ; -0.504 ; -15.068             ;
; FD[5] ; 0.752  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -29.766                    ;
; FD[5]      ; -1.487 ; -141.265                   ;
; FD[0]      ; -1.487 ; -57.993                    ;
; FD[7]      ; -1.487 ; -32.714                    ;
; FD[17]     ; -1.487 ; -22.305                    ;
; LCMP_RESET ; -0.008 ; -0.029                     ;
; LCM_RESET  ; 0.326  ; 0.000                      ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                             ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -17.011 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.886     ; 16.051     ;
; -17.009 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.886     ; 16.049     ;
; -16.885 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.886     ; 15.925     ;
; -16.527 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 15.548     ;
; -16.525 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 15.546     ;
; -16.401 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 15.422     ;
; -16.085 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.053     ; 15.108     ;
; -16.083 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.053     ; 15.106     ;
; -15.991 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.885     ; 15.032     ;
; -15.959 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.053     ; 14.982     ;
; -15.507 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.054     ; 14.529     ;
; -15.205 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.057     ; 14.210     ;
; -15.160 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.057     ; 14.165     ;
; -15.065 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.052     ; 14.089     ;
; -15.041 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.057     ; 14.046     ;
; -14.801 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 13.979     ;
; -14.756 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 13.934     ;
; -14.721 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 13.746     ;
; -14.676 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 13.701     ;
; -14.637 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 13.815     ;
; -14.596 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 13.627     ;
; -14.557 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 13.582     ;
; -14.551 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 13.582     ;
; -14.432 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 13.463     ;
; -14.269 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.466      ; 14.810     ;
; -14.261 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.466      ; 14.802     ;
; -13.856 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.466      ; 14.397     ;
; -13.774 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.469      ; 14.318     ;
; -13.766 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.469      ; 14.310     ;
; -13.592 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 14.180     ;
; -13.531 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.466      ; 14.083     ;
; -13.525 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 14.070     ;
; -13.509 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.469      ; 14.224     ;
; -13.501 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.469      ; 14.216     ;
; -13.401 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 13.989     ;
; -13.361 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.469      ; 13.905     ;
; -13.340 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.466      ; 13.892     ;
; -13.274 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 13.862     ;
; -13.213 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.466      ; 13.765     ;
; -13.183 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.623      ; 13.754     ;
; -13.096 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.469      ; 13.811     ;
; -13.061 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.623      ; 13.626     ;
; -13.049 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.623      ; 13.620     ;
; -13.030 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 13.578     ;
; -13.028 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.056     ; 12.034     ;
; -12.927 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.623      ; 13.492     ;
; -12.922 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.623      ; 13.493     ;
; -12.800 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.623      ; 13.365     ;
; -12.765 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 13.484     ;
; -12.665 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.885     ; 11.706     ;
; -12.624 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.054     ; 11.803     ;
; -12.544 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.050     ; 11.570     ;
; -12.419 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.050     ; 11.451     ;
; -12.181 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.054     ; 11.203     ;
; -11.739 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.052     ; 10.763     ;
; -11.720 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.635      ; 12.312     ;
; -11.659 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 12.215     ;
; -11.243 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.627      ; 11.818     ;
; -11.189 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.627      ; 11.758     ;
; -10.906 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.056     ; 9.912      ;
; -10.610 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 11.155     ;
; -10.544 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.054     ; 9.723      ;
; -10.464 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.050     ; 9.490      ;
; -10.339 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.050     ; 9.371      ;
; -10.229 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.886     ; 9.269      ;
; -10.115 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 10.663     ;
; -9.850  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 10.569     ;
; -9.745  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 8.766      ;
; -9.731  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.635      ; 10.323     ;
; -9.670  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 10.226     ;
; -9.303  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.053     ; 8.326      ;
; -9.200  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.627      ; 9.769      ;
; -9.196  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.627      ; 9.771      ;
; -8.917  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.057     ; 7.922      ;
; -8.587  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.055     ; 7.765      ;
; -8.507  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 7.532      ;
; -8.382  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 7.413      ;
; -8.257  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.474      ; 8.806      ;
; -7.762  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.477      ; 8.314      ;
; -7.517  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.880     ; 6.563      ;
; -7.497  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.477      ; 8.220      ;
; -7.286  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.639      ; 7.882      ;
; -7.225  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.474      ; 7.785      ;
; -7.033  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.049     ; 6.060      ;
; -6.755  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 7.328      ;
; -6.751  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 7.330      ;
; -6.591  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.047     ; 5.620      ;
; -5.598  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 4.609      ;
; -5.009  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.474      ; 5.558      ;
; -4.514  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.477      ; 5.066      ;
; -4.249  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.477      ; 4.972      ;
; -3.395  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.631      ; 3.974      ;
; -2.482  ; Dht11_Driver:U2|dd[4][0] ; LCM_com_data[17][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -1.051     ; 1.513      ;
; -2.076  ; LCM[1]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.204      ; 4.342      ;
; -1.946  ; LCM[1]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.208      ; 4.230      ;
; -1.905  ; LCM[1]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.206      ; 4.187      ;
; -1.902  ; LCM[1]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.204      ; 4.188      ;
; -1.863  ; LCM[0]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.204      ; 4.129      ;
; -1.725  ; LCM[1]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.206      ; 4.164      ;
; -1.692  ; LCM[0]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 2.206      ; 3.974      ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[0]'                                                                                                      ;
+---------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -16.788 ; Dht11_Driver:U2|dd[4][5] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 17.113     ;
; -16.786 ; Dht11_Driver:U2|dd[4][6] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 17.111     ;
; -16.686 ; Dht11_Driver:U2|dd[4][5] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 17.011     ;
; -16.684 ; Dht11_Driver:U2|dd[4][6] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 17.009     ;
; -16.662 ; Dht11_Driver:U2|dd[4][7] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 16.987     ;
; -16.560 ; Dht11_Driver:U2|dd[4][7] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 16.885     ;
; -16.415 ; Dht11_Driver:U2|dd[4][5] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.664     ; 16.753     ;
; -16.413 ; Dht11_Driver:U2|dd[4][6] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.664     ; 16.751     ;
; -16.289 ; Dht11_Driver:U2|dd[4][7] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.664     ; 16.627     ;
; -16.031 ; Dht11_Driver:U2|dd[4][6] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 16.356     ;
; -15.986 ; Dht11_Driver:U2|dd[4][5] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 16.311     ;
; -15.867 ; Dht11_Driver:U2|dd[4][7] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 16.192     ;
; -15.768 ; Dht11_Driver:U2|dd[4][4] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.676     ; 16.094     ;
; -15.666 ; Dht11_Driver:U2|dd[4][4] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.676     ; 15.992     ;
; -15.395 ; Dht11_Driver:U2|dd[4][4] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.663     ; 15.734     ;
; -13.854 ; Dht11_Driver:U2|dd[4][4] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.676     ; 14.180     ;
; -12.442 ; Dht11_Driver:U2|dd[4][3] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.676     ; 12.768     ;
; -12.340 ; Dht11_Driver:U2|dd[4][3] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.676     ; 12.666     ;
; -12.069 ; Dht11_Driver:U2|dd[4][3] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.663     ; 12.408     ;
; -11.732 ; Dht11_Driver:U2|dd[4][3] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.676     ; 12.058     ;
; -10.267 ; Dht11_Driver:U2|dd[4][2] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 10.592     ;
; -9.904  ; Dht11_Driver:U2|dd[4][2] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 10.229     ;
; -9.770  ; Dht11_Driver:U2|dd[4][2] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.677     ; 10.095     ;
; -9.633  ; Dht11_Driver:U2|dd[4][2] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.664     ; 9.971      ;
; -7.708  ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.077      ; 8.787      ;
; -7.455  ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.086      ; 8.543      ;
; -7.367  ; LCMx[0]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.459      ;
; -7.367  ; LCMx[0]                  ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.459      ;
; -7.359  ; LCMx[0]                  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 8.453      ;
; -7.359  ; LCMx[0]                  ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 8.453      ;
; -7.359  ; LCMx[0]                  ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 8.453      ;
; -7.359  ; LCMx[0]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 8.453      ;
; -7.359  ; LCMx[0]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 8.453      ;
; -7.336  ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.077      ; 8.415      ;
; -7.319  ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.077      ; 8.398      ;
; -7.315  ; LCMx[0]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.405      ;
; -7.315  ; LCMx[0]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.405      ;
; -7.301  ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.240      ; 8.543      ;
; -7.294  ; Dht11_Driver:U2|dd[4][1] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.671     ; 7.625      ;
; -7.218  ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.086      ; 8.306      ;
; -7.192  ; Dht11_Driver:U2|dd[4][1] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.671     ; 7.523      ;
; -7.181  ; LCMx[0]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.271      ;
; -7.181  ; LCMx[0]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.271      ;
; -7.181  ; LCMx[0]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.271      ;
; -7.173  ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.079      ; 8.254      ;
; -7.173  ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.079      ; 8.254      ;
; -7.161  ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.253      ;
; -7.140  ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.077      ; 8.219      ;
; -7.134  ; LCMx[0]                  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.224      ;
; -7.113  ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.203      ;
; -7.107  ; LCMx[0]                  ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.096      ; 8.205      ;
; -7.102  ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 8.192      ;
; -7.052  ; LCMx[0]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.094      ; 8.148      ;
; -7.052  ; LCMx[0]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.094      ; 8.148      ;
; -7.052  ; LCMx[0]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.094      ; 8.148      ;
; -7.048  ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.249      ; 8.299      ;
; -7.040  ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.132      ;
; -7.040  ; LCMx[0]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.132      ;
; -7.040  ; LCMx[0]                  ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.132      ;
; -7.040  ; LCMx[0]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.132      ;
; -7.040  ; LCMx[0]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.132      ;
; -7.040  ; LCMx[0]                  ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.132      ;
; -7.040  ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 8.132      ;
; -6.960  ; LCMx[1]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 8.215      ;
; -6.960  ; LCMx[1]                  ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 8.215      ;
; -6.952  ; LCMx[1]                  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 8.209      ;
; -6.952  ; LCMx[1]                  ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 8.209      ;
; -6.952  ; LCMx[1]                  ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 8.209      ;
; -6.952  ; LCMx[1]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 8.209      ;
; -6.952  ; LCMx[1]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 8.209      ;
; -6.929  ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.240      ; 8.171      ;
; -6.921  ; Dht11_Driver:U2|dd[4][1] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.658     ; 7.265      ;
; -6.912  ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.240      ; 8.154      ;
; -6.908  ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 8.161      ;
; -6.908  ; LCMx[1]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 8.161      ;
; -6.811  ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.249      ; 8.062      ;
; -6.774  ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 8.027      ;
; -6.774  ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 8.027      ;
; -6.774  ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 8.027      ;
; -6.766  ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.242      ; 8.010      ;
; -6.766  ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.242      ; 8.010      ;
; -6.754  ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 8.009      ;
; -6.733  ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.240      ; 7.975      ;
; -6.727  ; LCMx[1]                  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 7.980      ;
; -6.706  ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 7.959      ;
; -6.700  ; LCMx[1]                  ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.259      ; 7.961      ;
; -6.695  ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 7.948      ;
; -6.645  ; LCMx[1]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.257      ; 7.904      ;
; -6.645  ; LCMx[1]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.257      ; 7.904      ;
; -6.645  ; LCMx[1]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.257      ; 7.904      ;
; -6.633  ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 7.888      ;
; -6.633  ; LCMx[1]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 7.888      ;
; -6.633  ; LCMx[1]                  ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 7.888      ;
; -6.633  ; LCMx[1]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 7.888      ;
; -6.633  ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 7.888      ;
; -6.633  ; LCMx[1]                  ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 7.888      ;
; -6.633  ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 7.888      ;
; -6.618  ; LCMx[0]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 7.708      ;
; -6.562  ; LCMx[0]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 7.652      ;
; -6.451  ; Dht11_Driver:U2|dd[4][1] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.671     ; 6.782      ;
+---------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[5]'                                                                                                   ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -5.965 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 6.891      ;
; -5.887 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.810      ;
; -5.839 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 6.765      ;
; -5.800 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 6.726      ;
; -5.761 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.684      ;
; -5.722 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.645      ;
; -5.713 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 6.639      ;
; -5.700 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.623      ;
; -5.696 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.619      ;
; -5.674 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 6.600      ;
; -5.635 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.558      ;
; -5.596 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.519      ;
; -5.587 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 6.513      ;
; -5.574 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.497      ;
; -5.570 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.493      ;
; -5.548 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 6.474      ;
; -5.535 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.458      ;
; -5.531 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.454      ;
; -5.509 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.432      ;
; -5.470 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.393      ;
; -5.448 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.371      ;
; -5.444 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.367      ;
; -5.409 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.332      ;
; -5.405 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.328      ;
; -5.322 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.245      ;
; -5.318 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.241      ;
; -5.285 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 6.213      ;
; -5.283 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.206      ;
; -5.279 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.202      ;
; -5.159 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 6.087      ;
; -5.120 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 6.048      ;
; -5.033 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.961      ;
; -4.994 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.922      ;
; -4.980 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.906      ;
; -4.907 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.835      ;
; -4.902 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.825      ;
; -4.868 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.796      ;
; -4.792 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.715      ;
; -4.715 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.638      ;
; -4.711 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.634      ;
; -4.668 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.590      ;
; -4.666 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.589      ;
; -4.627 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.550      ;
; -4.592 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.520      ;
; -4.540 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.537 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.463      ;
; -4.503 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.425      ;
; -4.501 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.491 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.414      ;
; -4.466 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.394      ;
; -4.431 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.353      ;
; -4.427 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.355      ;
; -4.414 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.337      ;
; -4.375 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.298      ;
; -4.365 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.288      ;
; -4.340 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.268      ;
; -4.326 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.249      ;
; -4.305 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.227      ;
; -4.301 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.229      ;
; -4.300 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.228      ;
; -4.287 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.219      ;
; -4.287 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.219      ;
; -4.287 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.219      ;
; -4.287 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.219      ;
; -4.266 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.188      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.257 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.183      ;
; -4.239 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.162      ;
; -4.212 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.149      ;
; -4.212 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.149      ;
; -4.212 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.149      ;
; -4.212 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.149      ;
; -4.201 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|dp[1]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.068     ; 5.135      ;
; -4.201 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|dp[0]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.068     ; 5.135      ;
; -4.200 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.123      ;
; -4.179 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.101      ;
; -4.175 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.103      ;
; -4.141 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.063      ;
; -4.140 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.062      ;
; -4.085 ; Dht11_Driver:U2|dd[4][6]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.080     ; 5.007      ;
; -4.080 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.017      ;
; -4.080 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.017      ;
; -4.080 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.017      ;
; -4.080 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.017      ;
; -4.010 ; Dht11_Driver:U2|dd[0][6]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 4.936      ;
; -3.996 ; Dht11_Driver:U2|dd[2][4]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 4.920      ;
; -3.972 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][1]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 4.896      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[17]'                                                                                  ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -5.552 ; times[0]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.646      ;
; -5.552 ; times[0]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.646      ;
; -5.282 ; times[3]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.376      ;
; -5.282 ; times[3]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.376      ;
; -5.279 ; times[4]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.373      ;
; -5.279 ; times[4]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.373      ;
; -5.265 ; Dht11_Driver:U2|DHT11_S  ; LCM[1]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.318     ; 2.949      ;
; -5.265 ; Dht11_Driver:U2|DHT11_S  ; LCM[0]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.318     ; 2.949      ;
; -5.247 ; times[10]                ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.341      ;
; -5.247 ; times[10]                ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.341      ;
; -5.210 ; Dht11_Driver:U2|DHT11_ok ; LCM[1]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.318     ; 2.894      ;
; -5.210 ; Dht11_Driver:U2|DHT11_ok ; LCM[0]      ; FD[5]        ; FD[17]      ; 1.000        ; -3.318     ; 2.894      ;
; -5.208 ; times[1]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.302      ;
; -5.208 ; times[1]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.302      ;
; -5.099 ; times[2]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.193      ;
; -5.099 ; times[2]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.193      ;
; -5.071 ; times[9]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.165      ;
; -5.071 ; times[9]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.165      ;
; -5.067 ; times[5]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.161      ;
; -5.067 ; times[5]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.161      ;
; -4.923 ; times[8]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.017      ;
; -4.923 ; times[8]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 3.017      ;
; -4.882 ; times[6]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 2.976      ;
; -4.882 ; times[6]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 2.976      ;
; -4.737 ; times[7]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 2.831      ;
; -4.737 ; times[7]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 2.831      ;
; -4.588 ; LCMPok                   ; LCM[1]      ; FD[0]        ; FD[17]      ; 1.000        ; -2.817     ; 2.773      ;
; -4.588 ; LCMPok                   ; LCM[0]      ; FD[0]        ; FD[17]      ; 1.000        ; -2.817     ; 2.773      ;
; -4.169 ; DHT11_RESET              ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 2.263      ;
; -4.169 ; DHT11_RESET              ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -2.908     ; 2.263      ;
; -2.400 ; times[0]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 3.331      ;
; -2.298 ; Dht11_Driver:U2|DHT11_ok ; LCMP_RESET  ; FD[5]        ; FD[17]      ; 1.000        ; -0.585     ; 2.715      ;
; -2.240 ; times[0]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 3.166      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[0]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[3]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[2]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[1]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[4]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[5]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[6]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[7]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[10]   ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[9]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.209 ; Dht11_Driver:U2|DHT11_ok ; times[8]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 2.631      ;
; -2.169 ; times[4]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 3.100      ;
; -2.130 ; times[3]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 3.061      ;
; -2.056 ; times[1]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.987      ;
; -1.970 ; times[3]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.896      ;
; -1.960 ; times[4]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.886      ;
; -1.954 ; times[5]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.885      ;
; -1.947 ; times[2]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.878      ;
; -1.946 ; LCMPok                   ; LCMP_RESET  ; FD[0]        ; FD[17]      ; 1.000        ; -0.084     ; 2.864      ;
; -1.896 ; times[1]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.822      ;
; -1.882 ; LCMPok                   ; times[0]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[3]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[2]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[1]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[4]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[5]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[6]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[7]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[10]   ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[9]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.882 ; LCMPok                   ; times[8]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.805      ;
; -1.787 ; times[2]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.713      ;
; -1.772 ; times[10]                ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.703      ;
; -1.745 ; times[5]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.671      ;
; -1.723 ; times[6]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.654      ;
; -1.677 ; times[10]                ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.603      ;
; -1.620 ; times[7]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.551      ;
; -1.597 ; times[9]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.528      ;
; -1.514 ; times[6]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.440      ;
; -1.502 ; times[9]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.428      ;
; -1.460 ; times[8]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.391      ;
; -1.411 ; times[7]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.337      ;
; -1.387 ; Dht11_Driver:U2|DHT11_ok ; DHT11_RESET ; FD[5]        ; FD[17]      ; 1.000        ; -0.580     ; 1.809      ;
; -1.365 ; times[8]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 2.291      ;
; -1.340 ; times[1]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.271      ;
; -1.312 ; LCMPok                   ; DHT11_RESET ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 2.235      ;
; -1.265 ; times[0]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.196      ;
; -1.253 ; times[0]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.184      ;
; -1.218 ; times[3]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.149      ;
; -1.214 ; times[1]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.145      ;
; -1.175 ; times[1]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.106      ;
; -1.139 ; times[0]                 ; times[7]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.070      ;
; -1.135 ; times[2]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.066      ;
; -1.134 ; times[2]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.065      ;
; -1.127 ; times[0]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.058      ;
; -1.118 ; DHT11_RESET              ; times[0]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[3]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[2]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[1]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[4]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[5]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[6]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[7]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; DHT11_RESET              ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.049      ;
; -1.092 ; times[5]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.023      ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.726 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 4.387      ;
; -3.564 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.351     ; 4.215      ;
; -3.538 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 4.199      ;
; -3.488 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.344     ; 4.146      ;
; -3.376 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.351     ; 4.027      ;
; -3.300 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.344     ; 3.958      ;
; -3.263 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.344     ; 3.921      ;
; -3.218 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.356     ; 3.864      ;
; -3.132 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 3.793      ;
; -3.125 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 4.051      ;
; -3.075 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.344     ; 3.733      ;
; -3.024 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.356     ; 3.670      ;
; -2.956 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 3.617      ;
; -2.955 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.881      ;
; -2.944 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 3.605      ;
; -2.931 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.857      ;
; -2.899 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.825      ;
; -2.793 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 3.454      ;
; -2.762 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 3.423      ;
; -2.761 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.687      ;
; -2.705 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.631      ;
; -2.664 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.590      ;
; -2.599 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 3.260      ;
; -2.470 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.396      ;
; -2.423 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.349      ;
; -2.421 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.347      ;
; -2.373 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 3.277      ;
; -2.373 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 3.277      ;
; -2.358 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.284      ;
; -2.354 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 3.258      ;
; -2.354 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 3.258      ;
; -2.288 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 3.192      ;
; -2.288 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 3.192      ;
; -2.266 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.192      ;
; -2.166 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.092      ;
; -2.120 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.046      ;
; -2.099 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.030      ;
; -2.087 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.351     ; 2.738      ;
; -2.057 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 2.961      ;
; -2.057 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.098     ; 2.961      ;
; -2.047 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.973      ;
; -1.993 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.924      ;
; -1.993 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.924      ;
; -1.975 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.901      ;
; -1.974 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.905      ;
; -1.974 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.905      ;
; -1.908 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.839      ;
; -1.908 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.839      ;
; -1.775 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.701      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.748 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.655      ;
; -1.732 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.351     ; 2.383      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.721 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.628      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.692 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.599      ;
; -1.677 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.608      ;
; -1.677 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.608      ;
; -1.647 ; DBi[1]                            ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.341     ; 2.308      ;
; -1.639 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.565      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.441 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.095     ; 2.348      ;
; -1.404 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.335      ;
; -1.377 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.308      ;
; -1.348 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.279      ;
; -1.249 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.181      ;
; -1.228 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.160      ;
; -1.210 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.142      ;
; -1.194 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.125      ;
; -1.172 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.103      ;
; -1.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.098      ;
; -1.134 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.066      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.699 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.630      ;
; -1.620 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.551      ;
; -1.609 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.540      ;
; -1.573 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.504      ;
; -1.569 ; FD[4]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.500      ;
; -1.534 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.465      ;
; -1.494 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.425      ;
; -1.494 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.425      ;
; -1.483 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.414      ;
; -1.483 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.414      ;
; -1.447 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.378      ;
; -1.443 ; FD[4]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.374      ;
; -1.442 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.373      ;
; -1.408 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.339      ;
; -1.404 ; FD[4]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.335      ;
; -1.387 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.318      ;
; -1.368 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.299      ;
; -1.368 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.299      ;
; -1.357 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.288      ;
; -1.357 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.288      ;
; -1.348 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.279      ;
; -1.321 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.252      ;
; -1.317 ; FD[4]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.248      ;
; -1.316 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.247      ;
; -1.316 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.247      ;
; -1.282 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.213      ;
; -1.278 ; FD[4]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.209      ;
; -1.277 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.208      ;
; -1.261 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.192      ;
; -1.242 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.173      ;
; -1.242 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.173      ;
; -1.231 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.162      ;
; -1.231 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.162      ;
; -1.222 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.153      ;
; -1.195 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.126      ;
; -1.193 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.124      ;
; -1.191 ; FD[4]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.122      ;
; -1.190 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.121      ;
; -1.190 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.121      ;
; -1.156 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.087      ;
; -1.152 ; FD[4]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.083      ;
; -1.151 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.082      ;
; -1.151 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.082      ;
; -1.135 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.066      ;
; -1.116 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.047      ;
; -1.105 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.036      ;
; -1.105 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.036      ;
; -1.096 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.027      ;
; -1.069 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.000      ;
; -1.067 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.998      ;
; -1.065 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.996      ;
; -1.065 ; FD[4]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.996      ;
; -1.064 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.995      ;
; -1.064 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.995      ;
; -1.030 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.961      ;
; -1.028 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.959      ;
; -1.026 ; FD[4]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.957      ;
; -1.025 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.956      ;
; -1.025 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.956      ;
; -1.009 ; FD[9]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.940      ;
; -0.990 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.990 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.989 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.920      ;
; -0.979 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.910      ;
; -0.978 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.909      ;
; -0.970 ; FD[9]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.901      ;
; -0.943 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.874      ;
; -0.941 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.941 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.939 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.870      ;
; -0.939 ; FD[4]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.870      ;
; -0.938 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.869      ;
; -0.938 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.869      ;
; -0.904 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.835      ;
; -0.902 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.833      ;
; -0.900 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.831      ;
; -0.900 ; FD[4]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.831      ;
; -0.899 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.830      ;
; -0.899 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.830      ;
; -0.865 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.796      ;
; -0.864 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.864 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.863 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.794      ;
; -0.853 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.853 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.853 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.852 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.783      ;
; -0.818 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.749      ;
; -0.817 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.748      ;
; -0.815 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.746      ;
; -0.815 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.746      ;
; -0.813 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.744      ;
; -0.813 ; FD[4]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.744      ;
; -0.812 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.743      ;
; -0.812 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.743      ;
; -0.778 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.709      ;
; -0.776 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.707      ;
; -0.776 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.707      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.485 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.696     ; 0.723      ;
; -1.484 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.696     ; 0.726      ;
; -1.462 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.693     ; 0.714      ;
; -1.421 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.650     ; 0.715      ;
; -1.411 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.650     ; 0.713      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.390 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 1.902      ;
; -1.120 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 1.672      ;
; -1.095 ; FD[5]     ; FD[5]   ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.197      ;
; -1.094 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.198      ;
; -1.079 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.213      ;
; -1.010 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.282      ;
; -0.972 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.320      ;
; -0.957 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.335      ;
; -0.864 ; FD[5]     ; FD[5]   ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 1.928      ;
; -0.850 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.442      ;
; -0.835 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.457      ;
; -0.816 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 1.976      ;
; -0.776 ; FD[5]     ; FD[6]   ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.516      ;
; -0.761 ; FD[5]     ; FD[7]   ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.531      ;
; -0.730 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.062      ;
; -0.728 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.564      ;
; -0.713 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.579      ;
; -0.709 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.083      ;
; -0.694 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.098      ;
; -0.691 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.601      ;
; -0.676 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.616      ;
; -0.654 ; FD[5]     ; FD[8]   ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.638      ;
; -0.639 ; FD[5]     ; FD[9]   ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.653      ;
; -0.606 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.686      ;
; -0.591 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.701      ;
; -0.587 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.205      ;
; -0.572 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.220      ;
; -0.569 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.723      ;
; -0.568 ; FD[5]     ; FD[6]   ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.224      ;
; -0.554 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.738      ;
; -0.532 ; FD[5]     ; FD[10]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.760      ;
; -0.517 ; FD[5]     ; FD[11]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.775      ;
; -0.484 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.808      ;
; -0.469 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.823      ;
; -0.465 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.327      ;
; -0.461 ; FD[5]     ; FD[7]   ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.331      ;
; -0.450 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.342      ;
; -0.447 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.845      ;
; -0.446 ; FD[5]     ; FD[8]   ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.346      ;
; -0.434 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.358      ;
; -0.432 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.860      ;
; -0.410 ; FD[5]     ; FD[12]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.882      ;
; -0.395 ; FD[5]     ; FD[13]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 2.897      ;
; -0.362 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.930      ;
; -0.347 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 2.945      ;
; -0.343 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.449      ;
; -0.339 ; FD[5]     ; FD[9]   ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.453      ;
; -0.328 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.464      ;
; -0.327 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.465      ;
; -0.325 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.967      ;
; -0.324 ; FD[5]     ; FD[10]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.468      ;
; -0.312 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.480      ;
; -0.310 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 2.982      ;
; -0.288 ; FD[5]     ; FD[14]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 3.004      ;
; -0.273 ; FD[5]     ; FD[15]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 3.019      ;
; -0.240 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 3.052      ;
; -0.225 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 3.067      ;
; -0.221 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.571      ;
; -0.217 ; FD[5]     ; FD[11]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.575      ;
; -0.206 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.586      ;
; -0.205 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.587      ;
; -0.203 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 3.089      ;
; -0.202 ; FD[5]     ; FD[12]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.590      ;
; -0.190 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.602      ;
; -0.188 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 2.827      ; 3.104      ;
; -0.175 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 2.827      ; 3.117      ;
; -0.166 ; FD[5]     ; FD[16]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 3.126      ;
; -0.151 ; FD[5]     ; FD[17]  ; FD[5]        ; gckP31      ; 0.000        ; 2.827      ; 3.141      ;
; -0.099 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.693      ;
; -0.095 ; FD[5]     ; FD[13]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.697      ;
; -0.084 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.708      ;
; -0.083 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.709      ;
; -0.080 ; FD[5]     ; FD[14]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.712      ;
; -0.068 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.724      ;
; 0.023  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.815      ;
; 0.027  ; FD[5]     ; FD[15]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.819      ;
; 0.038  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.830      ;
; 0.039  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.831      ;
; 0.042  ; FD[5]     ; FD[16]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.834      ;
; 0.054  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.846      ;
; 0.145  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 2.937      ;
; 0.149  ; FD[5]     ; FD[17]  ; FD[5]        ; gckP31      ; -0.500       ; 2.827      ; 2.941      ;
; 0.161  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 2.827      ; 2.953      ;
; 0.332  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 2.827      ; 3.624      ;
; 0.378  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 2.827      ; 3.170      ;
; 0.422  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 2.827      ; 3.214      ;
; 0.664  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.664  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.665  ; FD[4]     ; FD[4]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.951      ;
; 0.666  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.952      ;
; 0.667  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
; 0.667  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
; 0.668  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.954      ;
; 0.669  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.955      ;
; 0.670  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.956      ;
; 0.671  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.671  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.672  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.958      ;
; 0.690  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.976      ;
; 0.857  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 1.143      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[0]'                                                                                                       ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.909 ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 3.218      ;
; -0.806 ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.672      ; 2.821      ;
; -0.320 ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 3.807      ;
; -0.289 ; LCM_RESET                 ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 3.838      ;
; -0.262 ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 3.865      ;
; -0.237 ; LCM_RESET                 ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 3.890      ;
; -0.205 ; LCMP_RESET                ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.922      ;
; -0.176 ; LCMP_RESET                ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.951      ;
; -0.147 ; LCMP_RESET                ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.980      ;
; -0.142 ; LCM_RESET                 ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.987      ;
; -0.142 ; LCM_RESET                 ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.987      ;
; -0.142 ; LCM_RESET                 ; LCM_com_data[19][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.987      ;
; -0.142 ; LCM_RESET                 ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.987      ;
; -0.142 ; LCM_RESET                 ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.987      ;
; -0.142 ; LCM_RESET                 ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.987      ;
; -0.142 ; LCM_RESET                 ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.987      ;
; -0.130 ; LCMP_RESET                ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.670      ; 3.995      ;
; -0.111 ; LCM_RESET                 ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 4.022      ;
; -0.111 ; LCM_RESET                 ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 4.022      ;
; -0.111 ; LCM_RESET                 ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 4.022      ;
; -0.109 ; LCMP_RESET                ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.660      ; 4.006      ;
; -0.077 ; LCM_RESET                 ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 4.050      ;
; -0.071 ; LCM_RESET                 ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.675      ; 4.059      ;
; -0.069 ; LCM_RESET                 ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.660      ; 4.046      ;
; -0.069 ; LCM_RESET                 ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.660      ; 4.046      ;
; -0.069 ; LCM_RESET                 ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.660      ; 4.046      ;
; -0.069 ; LCM_RESET                 ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.660      ; 4.046      ;
; -0.056 ; LCM_RESET                 ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 4.071      ;
; -0.056 ; LCM_RESET                 ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 4.071      ;
; -0.056 ; LCM_RESET                 ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 4.071      ;
; -0.053 ; LCM_RESET                 ; LCM_com_data[17][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.082      ;
; -0.044 ; LCMP_RESET                ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.670      ; 4.081      ;
; -0.044 ; LCM_RESET                 ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.663      ; 4.074      ;
; -0.044 ; LCM_RESET                 ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.663      ; 4.074      ;
; -0.007 ; LCM_RESET                 ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.670      ; 4.118      ;
; -0.007 ; LCM_RESET                 ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.670      ; 4.118      ;
; 0.017  ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.672      ; 3.644      ;
; 0.040  ; LCMP_RESET                ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 4.167      ;
; 0.047  ; LCM_com_data[14][6]~latch ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.547      ; 0.809      ;
; 0.059  ; LCM_com_data[3][3]~latch  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.528      ; 0.802      ;
; 0.062  ; LCM_com_data[17][0]~latch ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.557      ; 0.834      ;
; 0.066  ; LCM_com_data[17][1]~latch ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.557      ; 0.838      ;
; 0.067  ; LCMP_RESET                ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 4.194      ;
; 0.068  ; LCM_RESET                 ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 4.195      ;
; 0.068  ; LCM_RESET                 ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.672      ; 4.195      ;
; 0.078  ; LCM_RESET                 ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 4.207      ;
; 0.078  ; LCM_RESET                 ; LCM_com_data[17][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 4.207      ;
; 0.080  ; LCMP_RESET                ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.663      ; 4.198      ;
; 0.083  ; LCMP_RESET                ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.660      ; 4.198      ;
; 0.090  ; LCMP_RESET                ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.675      ; 4.220      ;
; 0.096  ; LCMP_RESET                ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.663      ; 4.214      ;
; 0.103  ; LCMP_RESET                ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 4.230      ;
; 0.103  ; LCMP_RESET                ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 4.230      ;
; 0.106  ; LCM_RESET                 ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.660      ; 4.221      ;
; 0.107  ; LCMP_RESET                ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 4.234      ;
; 0.118  ; LCM_RESET                 ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.660      ; 3.733      ;
; 0.120  ; LCMP_RESET                ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.660      ; 4.235      ;
; 0.125  ; LCM_RESET                 ; LCM_com_data[3][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.256      ;
; 0.125  ; LCM_RESET                 ; LCM_com_data[13][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.256      ;
; 0.125  ; LCM_RESET                 ; LCM_com_data[11][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.256      ;
; 0.125  ; LCM_RESET                 ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.256      ;
; 0.125  ; LCM_RESET                 ; LCM_com_data[12][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.256      ;
; 0.172  ; LCM_com_data[16][2]~latch ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.557      ; 0.944      ;
; 0.189  ; LCMP_RESET                ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.660      ; 4.304      ;
; 0.197  ; LCM_RESET                 ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.672      ; 3.824      ;
; 0.198  ; LCMx[1]                   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.549      ; 0.962      ;
; 0.203  ; LCM_com_data[12][5]~latch ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.530      ; 0.948      ;
; 0.212  ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.672      ; 3.839      ;
; 0.216  ; LCM_com_data[16][1]~latch ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.553      ; 0.984      ;
; 0.226  ; LCM_com_data[17][3]~latch ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.394      ; 0.835      ;
; 0.268  ; LCM_RESET                 ; LCMPok                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.672      ; 3.895      ;
; 0.274  ; LCMx[1]                   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.549      ; 1.038      ;
; 0.279  ; LCM_com_data[13][2]~latch ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.529      ; 1.023      ;
; 0.282  ; LCM_com_data[12][5]~latch ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.530      ; 1.027      ;
; 0.292  ; LCMP_RESET                ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.421      ;
; 0.292  ; LCMP_RESET                ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.421      ;
; 0.292  ; LCMP_RESET                ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.421      ;
; 0.292  ; LCMP_RESET                ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.421      ;
; 0.292  ; LCMP_RESET                ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.421      ;
; 0.292  ; LCMP_RESET                ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.421      ;
; 0.292  ; LCMP_RESET                ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.421      ;
; 0.319  ; LCM_com_data[17][2]~latch ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.559      ; 1.093      ;
; 0.323  ; LCMP_RESET                ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.456      ;
; 0.323  ; LCMP_RESET                ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.456      ;
; 0.323  ; LCMP_RESET                ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.456      ;
; 0.334  ; LCM_RESET                 ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.674      ; 3.963      ;
; 0.334  ; LCM_RESET                 ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.674      ; 3.963      ;
; 0.334  ; LCM_RESET                 ; LCM_com_data[19][7]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.674      ; 3.963      ;
; 0.334  ; LCM_RESET                 ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.674      ; 3.963      ;
; 0.334  ; LCM_RESET                 ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.674      ; 3.963      ;
; 0.334  ; LCM_RESET                 ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.674      ; 3.963      ;
; 0.334  ; LCM_RESET                 ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.674      ; 3.963      ;
; 0.346  ; LCM_RESET                 ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 3.979      ;
; 0.346  ; LCM_RESET                 ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 3.979      ;
; 0.346  ; LCM_RESET                 ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 3.979      ;
; 0.357  ; LCMP_RESET                ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 4.484      ;
; 0.381  ; LCMP_RESET                ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.680      ; 4.516      ;
; 0.384  ; LCM_INI[4]                ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCMPok                    ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_INI[1]                ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                             ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.366 ; LCM[0]                   ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.147      ; 3.801      ;
; 0.276  ; LCM[1]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.422      ; 2.718      ;
; 0.284  ; LCM[1]                   ; LCM_com_data[16][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.396      ; 2.700      ;
; 0.388  ; LCM[0]                   ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.563      ; 2.971      ;
; 0.424  ; LCM[1]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.424      ; 2.868      ;
; 0.462  ; LCM[1]                   ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.400      ; 2.882      ;
; 0.466  ; LCM[1]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.390      ; 2.876      ;
; 0.502  ; LCM[0]                   ; LCM_com_data[3][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.424      ; 2.946      ;
; 0.518  ; LCM[0]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.421      ; 2.959      ;
; 0.544  ; LCM[1]                   ; LCM_com_data[3][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.424      ; 2.988      ;
; 0.546  ; LCM[1]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.394      ; 2.960      ;
; 0.560  ; LCM[1]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.421      ; 3.001      ;
; 0.577  ; LCM[0]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.567      ; 3.164      ;
; 0.585  ; LCM[0]                   ; LCM_com_data[14][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.402      ; 3.007      ;
; 0.610  ; LCM[0]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.394      ; 3.024      ;
; 0.694  ; LCM[1]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.396      ; 3.110      ;
; 0.719  ; LCM[0]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.424      ; 3.163      ;
; 0.742  ; LCM[0]                   ; LCM_com_data[16][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.396      ; 3.158      ;
; 0.823  ; LCM[0]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.396      ; 3.239      ;
; 0.838  ; Dht11_Driver:U2|dd[2][0] ; LCM_com_data2[17][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.006      ; 1.864      ;
; 0.959  ; LCM[0]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.390      ; 3.369      ;
; 0.981  ; LCM[1]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.567      ; 3.568      ;
; 0.987  ; LCM[0]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.392      ; 3.399      ;
; 0.989  ; LCM[1]                   ; LCM_com_data[14][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.402      ; 3.411      ;
; 1.005  ; LCM[0]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.391      ; 3.416      ;
; 1.136  ; LCM[0]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.390      ; 3.546      ;
; 1.391  ; LCM[1]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.392      ; 3.803      ;
; 1.409  ; LCM[1]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.391      ; 3.820      ;
; 1.529  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.855      ; 2.404      ;
; 1.540  ; LCM[1]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.390      ; 3.950      ;
; 2.043  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.018      ; 3.081      ;
; 2.098  ; Dht11_Driver:U2|dd[4][0] ; LCM_com_data[17][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 1.384      ;
; 2.115  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.018      ; 3.153      ;
; 2.210  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.858      ; 3.088      ;
; 2.343  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.014      ; 3.377      ;
; 2.826  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.858      ; 3.704      ;
; 2.867  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.014      ; 3.901      ;
; 2.875  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.854      ; 3.749      ;
; 2.981  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.858      ; 3.859      ;
; 2.984  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.858      ; 3.862      ;
; 3.200  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.732     ; 2.488      ;
; 3.622  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 2.908      ;
; 3.638  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.022      ; 4.680      ;
; 3.639  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.851      ; 4.510      ;
; 3.657  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.014      ; 4.691      ;
; 3.690  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.851      ; 4.561      ;
; 3.871  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.854      ; 4.745      ;
; 3.876  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.010      ; 4.906      ;
; 3.890  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.854      ; 4.764      ;
; 3.940  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.022      ; 4.982      ;
; 3.953  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.854      ; 4.827      ;
; 3.999  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.010      ; 5.029      ;
; 4.022  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.855      ; 4.897      ;
; 4.074  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.850      ; 4.944      ;
; 4.081  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.010      ; 5.111      ;
; 4.101  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.018      ; 5.139      ;
; 4.121  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.855      ; 4.996      ;
; 4.204  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.010      ; 5.234      ;
; 4.205  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.850      ; 5.075      ;
; 4.206  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.850      ; 5.076      ;
; 4.213  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.850      ; 5.083      ;
; 4.224  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.018      ; 5.262      ;
; 4.262  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.010      ; 5.292      ;
; 4.268  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.850      ; 5.138      ;
; 4.297  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.018      ; 5.335      ;
; 4.392  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.014      ; 5.426      ;
; 4.467  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.010      ; 5.497      ;
; 4.470  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.847      ; 5.337      ;
; 4.496  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.850      ; 5.366      ;
; 4.593  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.847      ; 5.460      ;
; 4.633  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.851      ; 5.504      ;
; 4.652  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.851      ; 5.523      ;
; 4.775  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.740     ; 4.055      ;
; 4.775  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.018      ; 5.813      ;
; 4.818  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.740     ; 4.098      ;
; 4.849  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.736     ; 4.133      ;
; 4.849  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.730     ; 4.139      ;
; 4.856  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.847      ; 5.723      ;
; 4.895  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.736     ; 4.179      ;
; 4.958  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.563     ; 4.415      ;
; 4.967  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.847      ; 5.834      ;
; 5.034  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.026      ; 6.080      ;
; 5.280  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 4.566      ;
; 5.348  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.847      ; 6.215      ;
; 5.356  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.847      ; 6.223      ;
; 5.366  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.740     ; 4.646      ;
; 5.400  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.738     ; 4.682      ;
; 5.404  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.739     ; 4.685      ;
; 5.433  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 4.719      ;
; 5.527  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 4.813      ;
; 5.629  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 4.915      ;
; 5.659  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.736     ; 4.943      ;
; 5.775  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.557     ; 5.238      ;
; 5.852  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.739     ; 5.133      ;
; 5.868  ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.736     ; 5.152      ;
; 5.886  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 5.172      ;
; 5.926  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 5.212      ;
; 6.011  ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.736     ; 5.295      ;
; 6.048  ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.734     ; 5.334      ;
; 6.063  ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.739     ; 5.344      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.196 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.458      ; 0.869      ;
; 0.347 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.498      ; 1.060      ;
; 0.347 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.457      ; 1.019      ;
; 0.351 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.498      ; 1.064      ;
; 0.381 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.511      ; 1.107      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.503 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.789      ;
; 0.504 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.790      ;
; 0.617 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.902      ;
; 0.691 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.976      ;
; 0.691 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.976      ;
; 0.692 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.977      ;
; 0.695 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.980      ;
; 0.699 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.984      ;
; 0.701 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.986      ;
; 0.706 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.991      ;
; 0.735 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.021      ;
; 0.742 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.028      ;
; 0.743 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.029      ;
; 0.744 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.030      ;
; 0.755 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.041      ;
; 0.772 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.058      ;
; 0.820 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; -0.030     ; 1.005      ;
; 0.838 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.124      ;
; 0.850 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.136      ;
; 0.874 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.159      ;
; 0.984 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; -0.030     ; 1.169      ;
; 1.004 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.289      ;
; 1.010 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.295      ;
; 1.012 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.297      ;
; 1.015 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.300      ;
; 1.016 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.301      ;
; 1.019 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.304      ;
; 1.021 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.306      ;
; 1.025 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.310      ;
; 1.025 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.310      ;
; 1.029 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.314      ;
; 1.084 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.370      ;
; 1.100 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.386      ;
; 1.110 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.395      ;
; 1.115 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.401      ;
; 1.118 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.403      ;
; 1.121 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.406      ;
; 1.126 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.411      ;
; 1.134 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.419      ;
; 1.138 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.423      ;
; 1.141 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.426      ;
; 1.143 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.428      ;
; 1.147 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.432      ;
; 1.150 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.436      ;
; 1.151 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.436      ;
; 1.178 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.463      ;
; 1.178 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.464      ;
; 1.180 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.466      ;
; 1.195 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.481      ;
; 1.230 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.516      ;
; 1.232 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.517      ;
; 1.240 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.525      ;
; 1.248 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.533      ;
; 1.257 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.542      ;
; 1.260 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.545      ;
; 1.263 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.548      ;
; 1.265 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.550      ;
; 1.300 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.585      ;
; 1.314 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; -0.030     ; 1.499      ;
; 1.338 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.624      ;
; 1.353 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.639      ;
; 1.362 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.647      ;
; 1.364 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.650      ;
; 1.370 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.655      ;
; 1.371 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.657      ;
; 1.379 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.664      ;
; 1.385 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.670      ;
; 1.386 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.672      ;
; 1.387 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.672      ;
; 1.408 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.694      ;
; 1.422 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.707      ;
; 1.430 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.716      ;
; 1.492 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.778      ;
; 1.501 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.786      ;
; 1.627 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.912      ;
; 1.763 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; -0.026     ; 1.952      ;
; 1.792 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; -0.017     ; 1.990      ;
; 1.815 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.095      ; 2.125      ;
; 1.820 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.106      ;
; 1.839 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.125      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
; 1.858 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.149      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[17]'                                                                                  ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; DHT11_RESET              ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.614 ; times[10]                ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.900      ;
; 0.688 ; times[2]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.974      ;
; 0.690 ; times[1]                 ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.976      ;
; 0.690 ; times[7]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.976      ;
; 0.691 ; times[4]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.977      ;
; 0.691 ; times[6]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.977      ;
; 0.694 ; times[3]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.980      ;
; 0.694 ; times[5]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.980      ;
; 0.717 ; times[0]                 ; times[0]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.003      ;
; 0.850 ; times[9]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.136      ;
; 0.859 ; times[8]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.145      ;
; 0.950 ; DHT11_RESET              ; times[0]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 0.950 ; DHT11_RESET              ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 1.009 ; times[2]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.295      ;
; 1.010 ; times[1]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; times[0]                 ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; times[7]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.296      ;
; 1.011 ; times[6]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.297      ;
; 1.011 ; times[4]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.297      ;
; 1.015 ; times[3]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.301      ;
; 1.015 ; times[5]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.301      ;
; 1.024 ; times[2]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.310      ;
; 1.027 ; times[0]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.313      ;
; 1.028 ; times[6]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.314      ;
; 1.028 ; times[4]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.314      ;
; 1.103 ; times[7]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.389      ;
; 1.103 ; times[1]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.389      ;
; 1.109 ; times[5]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.395      ;
; 1.109 ; times[3]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.395      ;
; 1.131 ; times[2]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.417      ;
; 1.132 ; times[7]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.418      ;
; 1.132 ; times[1]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.418      ;
; 1.132 ; times[0]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.418      ;
; 1.133 ; times[6]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.419      ;
; 1.133 ; times[4]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.419      ;
; 1.137 ; times[5]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.423      ;
; 1.137 ; times[3]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.423      ;
; 1.146 ; times[2]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.432      ;
; 1.149 ; times[0]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.435      ;
; 1.150 ; times[6]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.436      ;
; 1.150 ; times[4]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.436      ;
; 1.156 ; times[8]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.442      ;
; 1.219 ; times[9]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.505      ;
; 1.225 ; times[1]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.511      ;
; 1.231 ; times[5]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.517      ;
; 1.231 ; times[3]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.517      ;
; 1.233 ; times[8]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.519      ;
; 1.253 ; times[2]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.539      ;
; 1.254 ; times[1]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.540      ;
; 1.254 ; times[0]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.540      ;
; 1.255 ; times[4]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.541      ;
; 1.259 ; times[5]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.545      ;
; 1.259 ; times[3]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.545      ;
; 1.268 ; times[2]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.554      ;
; 1.271 ; times[0]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.557      ;
; 1.272 ; times[4]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.558      ;
; 1.347 ; times[1]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.633      ;
; 1.353 ; times[3]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.639      ;
; 1.373 ; DHT11_RESET              ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 1.654      ;
; 1.375 ; times[2]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.661      ;
; 1.376 ; times[1]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.662      ;
; 1.376 ; times[0]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.662      ;
; 1.381 ; times[3]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.667      ;
; 1.390 ; times[2]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.676      ;
; 1.393 ; times[0]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.679      ;
; 1.469 ; times[1]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.755      ;
; 1.498 ; times[1]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.784      ;
; 1.498 ; times[0]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.784      ;
; 1.515 ; times[0]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.801      ;
; 1.606 ; Dht11_Driver:U2|DHT11_ok ; DHT11_RESET ; FD[5]        ; FD[17]      ; 0.000        ; -0.223     ; 1.598      ;
; 1.664 ; LCMPok                   ; DHT11_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.257      ; 2.136      ;
; 1.702 ; times[8]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 1.983      ;
; 1.728 ; times[7]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.009      ;
; 1.747 ; times[8]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.033      ;
; 1.865 ; times[9]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.146      ;
; 1.867 ; times[6]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.148      ;
; 1.910 ; times[9]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.196      ;
; 1.919 ; times[7]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.205      ;
; 2.016 ; times[10]                ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.297      ;
; 2.043 ; times[5]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.324      ;
; 2.046 ; LCMPok                   ; LCMP_RESET  ; FD[0]        ; FD[17]      ; 0.000        ; 0.252      ; 2.513      ;
; 2.058 ; times[6]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.344      ;
; 2.061 ; times[10]                ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.347      ;
; 2.064 ; times[2]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.345      ;
; 2.077 ; times[1]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.358      ;
; 2.203 ; times[4]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.066      ; 2.484      ;
; 2.208 ; LCMPok                   ; times[0]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.257      ; 2.680      ;
; 2.208 ; LCMPok                   ; times[3]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.257      ; 2.680      ;
; 2.208 ; LCMPok                   ; times[2]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.257      ; 2.680      ;
; 2.208 ; LCMPok                   ; times[1]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.257      ; 2.680      ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[5]'                                                                                                      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; Dht11_Driver:U2|DHT11_ok    ; Dht11_Driver:U2|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U2|DHT11_S     ; Dht11_Driver:U2|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U2|tryNN[0]    ; Dht11_Driver:U2|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U2|dp[1]       ; Dht11_Driver:U2|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U2|tryDelay[0] ; Dht11_Driver:U2|tryDelay[0] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U2|S_B         ; Dht11_Driver:U2|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U2|tryDelay[2] ; Dht11_Driver:U2|tryDelay[2] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U2|tryNN[1]    ; Dht11_Driver:U2|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U2|dp[2]       ; Dht11_Driver:U2|dp[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U2|d8[1]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U2|d8[2]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U2|isdata[1]   ; Dht11_Driver:U2|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U2|isdata[0]   ; Dht11_Driver:U2|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.398 ; Dht11_Driver:U2|dp[0]       ; Dht11_Driver:U2|dp[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.684      ;
; 0.399 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.684      ;
; 0.439 ; Dht11_Driver:U2|Timeout[21] ; Dht11_Driver:U2|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.724      ;
; 0.451 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.736      ;
; 0.452 ; Dht11_Driver:U2|chK_SUM[7]  ; Dht11_Driver:U2|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.737      ;
; 0.454 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.739      ;
; 0.479 ; Dht11_Driver:U2|DHT11_ok    ; Dht11_Driver:U2|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.765      ;
; 0.516 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.801      ;
; 0.634 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dd[0][6]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.919      ;
; 0.649 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[3][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.934      ;
; 0.658 ; Dht11_Driver:U2|dbit[4]     ; Dht11_Driver:U2|dbit[5]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.943      ;
; 0.660 ; Dht11_Driver:U2|dbit[4]     ; Dht11_Driver:U2|dd[3][5]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.945      ;
; 0.675 ; Dht11_Driver:U2|Timeout[1]  ; Dht11_Driver:U2|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.961      ;
; 0.677 ; Dht11_Driver:U2|Timeout[13] ; Dht11_Driver:U2|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.962      ;
; 0.677 ; Dht11_Driver:U2|Timeout[17] ; Dht11_Driver:U2|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.962      ;
; 0.677 ; Dht11_Driver:U2|Timeout[3]  ; Dht11_Driver:U2|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.963      ;
; 0.678 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.963      ;
; 0.678 ; Dht11_Driver:U2|Timeout[15] ; Dht11_Driver:U2|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.963      ;
; 0.678 ; Dht11_Driver:U2|Timeout[19] ; Dht11_Driver:U2|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.963      ;
; 0.679 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.965      ;
; 0.680 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.966      ;
; 0.682 ; Dht11_Driver:U2|Timeout[18] ; Dht11_Driver:U2|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.967      ;
; 0.688 ; Dht11_Driver:U2|Timeout[10] ; Dht11_Driver:U2|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; Dht11_Driver:U2|Timeout[8]  ; Dht11_Driver:U2|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; Dht11_Driver:U2|Timeout[9]  ; Dht11_Driver:U2|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.974      ;
; 0.689 ; Dht11_Driver:U2|chK_SUM[2]  ; Dht11_Driver:U2|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.974      ;
; 0.689 ; Dht11_Driver:U2|Timeout[7]  ; Dht11_Driver:U2|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.975      ;
; 0.689 ; Dht11_Driver:U2|Timeout[11] ; Dht11_Driver:U2|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.974      ;
; 0.689 ; Dht11_Driver:U2|Timeout[6]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.975      ;
; 0.690 ; Dht11_Driver:U2|Timeout[5]  ; Dht11_Driver:U2|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.976      ;
; 0.691 ; Dht11_Driver:U2|chK_SUM[3]  ; Dht11_Driver:U2|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.976      ;
; 0.691 ; Dht11_Driver:U2|Timeout[16] ; Dht11_Driver:U2|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.976      ;
; 0.692 ; Dht11_Driver:U2|chK_SUM[6]  ; Dht11_Driver:U2|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.977      ;
; 0.694 ; Dht11_Driver:U2|chK_SUM[1]  ; Dht11_Driver:U2|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.979      ;
; 0.695 ; Dht11_Driver:U2|chK_SUM[5]  ; Dht11_Driver:U2|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.980      ;
; 0.695 ; Dht11_Driver:U2|Timeout[20] ; Dht11_Driver:U2|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.980      ;
; 0.699 ; Dht11_Driver:U2|Timeout[14] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.984      ;
; 0.710 ; Dht11_Driver:U2|Timeout[0]  ; Dht11_Driver:U2|Timeout[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.996      ;
; 0.714 ; Dht11_Driver:U2|d8[1]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.999      ;
; 0.731 ; Dht11_Driver:U2|ss[0]       ; Dht11_Driver:U2|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.016      ;
; 0.779 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|bit01       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.065      ;
; 0.781 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.066      ;
; 0.785 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.070      ;
; 0.840 ; Dht11_Driver:U2|chK_SUM[4]  ; Dht11_Driver:U2|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.125      ;
; 0.841 ; Dht11_Driver:U2|chK_SUM[0]  ; Dht11_Driver:U2|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.126      ;
; 0.850 ; Dht11_Driver:U2|dbit[1]     ; Dht11_Driver:U2|dbit[2]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.135      ;
; 0.852 ; Dht11_Driver:U2|dbit[1]     ; Dht11_Driver:U2|dd[3][2]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.137      ;
; 0.857 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[3][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.142      ;
; 0.857 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[1][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.142      ;
; 0.859 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[0][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.144      ;
; 0.859 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dbit[3]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.144      ;
; 0.869 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dbit[6]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.154      ;
; 0.872 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dd[3][6]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.157      ;
; 0.881 ; Dht11_Driver:U2|dbit[3]     ; Dht11_Driver:U2|dbit[4]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.166      ;
; 0.882 ; Dht11_Driver:U2|dbit[3]     ; Dht11_Driver:U2|dd[3][4]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.167      ;
; 0.883 ; Dht11_Driver:U2|isdata[1]   ; Dht11_Driver:U2|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.168      ;
; 0.887 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[0][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.172      ;
; 0.891 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[1][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.176      ;
; 0.921 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|ss[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.206      ;
; 0.921 ; Dht11_Driver:U2|dbit[0]     ; Dht11_Driver:U2|dd[2][1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.068      ; 1.204      ;
; 0.968 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|bit01       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.254      ;
; 0.997 ; Dht11_Driver:U2|Timeout[1]  ; Dht11_Driver:U2|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.283      ;
; 0.997 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.282      ;
; 0.998 ; Dht11_Driver:U2|dp[0]       ; Dht11_Driver:U2|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.284      ;
; 0.998 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.284      ;
; 0.999 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.285      ;
; 0.999 ; Dht11_Driver:U2|Timeout[17] ; Dht11_Driver:U2|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.284      ;
; 1.001 ; Dht11_Driver:U2|Timeout[3]  ; Dht11_Driver:U2|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.287      ;
; 1.001 ; Dht11_Driver:U2|Timeout[13] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.286      ;
; 1.001 ; Dht11_Driver:U2|Timeout[18] ; Dht11_Driver:U2|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.286      ;
; 1.002 ; Dht11_Driver:U2|Timeout[15] ; Dht11_Driver:U2|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.287      ;
; 1.002 ; Dht11_Driver:U2|Timeout[19] ; Dht11_Driver:U2|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.287      ;
; 1.006 ; Dht11_Driver:U2|Timeout[10] ; Dht11_Driver:U2|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.072      ; 1.293      ;
; 1.007 ; Dht11_Driver:U2|Timeout[8]  ; Dht11_Driver:U2|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.293      ;
; 1.008 ; Dht11_Driver:U2|Timeout[0]  ; Dht11_Driver:U2|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.294      ;
; 1.008 ; Dht11_Driver:U2|Timeout[6]  ; Dht11_Driver:U2|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.294      ;
; 1.010 ; Dht11_Driver:U2|Timeout[16] ; Dht11_Driver:U2|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; Dht11_Driver:U2|chK_SUM[2]  ; Dht11_Driver:U2|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.295      ;
; 1.011 ; Dht11_Driver:U2|chK_SUM[3]  ; Dht11_Driver:U2|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.296      ;
; 1.012 ; Dht11_Driver:U2|Timeout[20] ; Dht11_Driver:U2|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.297      ;
; 1.012 ; Dht11_Driver:U2|chK_SUM[6]  ; Dht11_Driver:U2|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.297      ;
; 1.012 ; Dht11_Driver:U2|Timeout[9]  ; Dht11_Driver:U2|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.298      ;
; 1.012 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.297      ;
; 1.013 ; Dht11_Driver:U2|Timeout[11] ; Dht11_Driver:U2|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.298      ;
; 1.013 ; Dht11_Driver:U2|Timeout[7]  ; Dht11_Driver:U2|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.299      ;
; 1.013 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.299      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.024 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.358     ; 0.686      ;
; 1.026 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.359     ; 0.687      ;
; 1.064 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.404     ; 0.680      ;
; 1.079 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.406     ; 0.693      ;
; 1.083 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.407     ; 0.696      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.223 ; LCMx[0]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.094      ; 6.319      ;
; -5.223 ; LCMx[0]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.315      ;
; -5.223 ; LCMx[0]   ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.315      ;
; -5.223 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.094      ; 6.319      ;
; -5.223 ; LCMx[0]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.094      ; 6.319      ;
; -5.222 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.077      ; 6.301      ;
; -5.222 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.314      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 6.316      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.314      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.314      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.314      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.314      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.314      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.090      ; 6.314      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 6.316      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 6.316      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.096      ; 6.320      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 6.316      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.092      ; 6.316      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -5.222 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.088      ; 6.312      ;
; -4.816 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.257      ; 6.075      ;
; -4.816 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.071      ;
; -4.816 ; LCMx[1]   ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.071      ;
; -4.816 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.257      ; 6.075      ;
; -4.816 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.257      ; 6.075      ;
; -4.815 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.240      ; 6.057      ;
; -4.815 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.070      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 6.072      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.070      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.070      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.070      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.070      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.070      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.253      ; 6.070      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 6.072      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 6.072      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.259      ; 6.076      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 6.072      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.255      ; 6.072      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -4.815 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.251      ; 6.068      ;
; -2.869 ; LCM[1]    ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.601      ; 6.472      ;
; -2.869 ; LCM[1]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.468      ;
; -2.869 ; LCM[1]    ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.468      ;
; -2.869 ; LCM[1]    ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.601      ; 6.472      ;
; -2.869 ; LCM[1]    ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.601      ; 6.472      ;
; -2.868 ; LCM[1]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.584      ; 6.454      ;
; -2.868 ; LCM[1]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.467      ;
; -2.868 ; LCM[1]    ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.599      ; 6.469      ;
; -2.868 ; LCM[1]    ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.467      ;
; -2.868 ; LCM[1]    ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.467      ;
; -2.868 ; LCM[1]    ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.467      ;
; -2.868 ; LCM[1]    ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.467      ;
; -2.868 ; LCM[1]    ; LCM_com_data[16][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.467      ;
; -2.868 ; LCM[1]    ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.467      ;
; -2.868 ; LCM[1]    ; LCM_com_data[13][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.599      ; 6.469      ;
; -2.868 ; LCM[1]    ; LCM_com_data[11][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.599      ; 6.469      ;
; -2.868 ; LCM[1]    ; LCM_com_data[17][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.603      ; 6.473      ;
; -2.868 ; LCM[1]    ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.599      ; 6.469      ;
; -2.868 ; LCM[1]    ; LCM_com_data[12][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.599      ; 6.469      ;
; -2.868 ; LCM[1]    ; LCM_com_data[12][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.868 ; LCM[1]    ; LCM_com_data[17][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.465      ;
; -2.532 ; LCM[0]    ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.601      ; 6.135      ;
; -2.532 ; LCM[0]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.131      ;
; -2.532 ; LCM[0]    ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.597      ; 6.131      ;
; -2.532 ; LCM[0]    ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.601      ; 6.135      ;
; -2.532 ; LCM[0]    ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.601      ; 6.135      ;
; -2.531 ; LCM[0]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.584      ; 6.117      ;
; -2.531 ; LCM[0]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.128      ;
; -2.531 ; LCM[0]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.128      ;
; -2.531 ; LCM[0]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.128      ;
; -2.531 ; LCM[0]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 2.595      ; 6.128      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[5]'                                                                                   ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.274 ; DHT11_RESET ; Dht11_Driver:U2|ss[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.495      ;
; -1.274 ; DHT11_RESET ; Dht11_Driver:U2|ss[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.495      ;
; -1.274 ; DHT11_RESET ; Dht11_Driver:U2|d8[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.495      ;
; -1.274 ; DHT11_RESET ; Dht11_Driver:U2|d8[2]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.495      ;
; -1.274 ; DHT11_RESET ; Dht11_Driver:U2|d8[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.495      ;
; -1.272 ; DHT11_RESET ; Dht11_Driver:U2|dp[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.221      ; 2.495      ;
; -1.272 ; DHT11_RESET ; Dht11_Driver:U2|dp[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.221      ; 2.495      ;
; -0.920 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[1]    ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.141      ;
; -0.920 ; DHT11_RESET ; Dht11_Driver:U2|dp[2]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.141      ;
; -0.920 ; DHT11_RESET ; Dht11_Driver:U2|isdata[1]   ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.141      ;
; -0.920 ; DHT11_RESET ; Dht11_Driver:U2|isdata[0]   ; FD[17]       ; FD[5]       ; 1.000        ; 0.219      ; 2.141      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_ok    ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_S     ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[7]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[0]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[6]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[1]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[3]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[2]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[4]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[10] ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[5]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[8]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.913 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[9]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.223      ; 2.138      ;
; -0.886 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[0]    ; FD[17]       ; FD[5]       ; 1.000        ; 0.221      ; 2.109      ;
; -0.886 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[0] ; FD[17]       ; FD[5]       ; 1.000        ; 0.221      ; 2.109      ;
; -0.886 ; DHT11_RESET ; Dht11_Driver:U2|S_B         ; FD[17]       ; FD[5]       ; 1.000        ; 0.221      ; 2.109      ;
; -0.886 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[2] ; FD[17]       ; FD[5]       ; 1.000        ; 0.221      ; 2.109      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[14] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[11] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[13] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[20] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[12] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[17] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[21] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[16] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[15] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[19] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
; -0.481 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[18] ; FD[17]       ; FD[5]       ; 1.000        ; 0.225      ; 1.708      ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.688 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.310      ; 3.364      ;
; 0.696 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.365      ;
; 0.696 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.365      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.307      ; 3.352      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.307      ; 3.352      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.701 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.360      ;
; 0.703 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.319      ; 3.358      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.041 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.310      ; 3.511      ;
; 1.047 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.514      ;
; 1.047 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.514      ;
; 1.048 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.307      ; 3.501      ;
; 1.048 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.307      ; 3.501      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.051 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.510      ;
; 1.053 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.319      ; 3.508      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.605 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.477      ; 3.327      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.604 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.329      ;
; -0.600 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.465      ; 3.320      ;
; -0.600 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.333      ;
; -0.600 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.478      ; 3.333      ;
; -0.600 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.465      ; 3.320      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.593 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.468      ; 3.330      ;
; -0.240 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.477      ; 3.192      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.239 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.194      ;
; -0.235 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.198      ;
; -0.235 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.478      ; 3.198      ;
; -0.234 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.465      ; 3.186      ;
; -0.234 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.465      ; 3.186      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
; -0.225 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.468      ; 3.198      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[0]'                                                                                     ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.504 ; LCMP_RESET ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.680      ; 3.631      ;
; -0.503 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.624      ;
; -0.503 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.624      ;
; -0.503 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.624      ;
; -0.503 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 3.630      ;
; -0.503 ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 3.630      ;
; -0.503 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.624      ;
; -0.503 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 3.630      ;
; -0.502 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.625      ;
; -0.502 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.625      ;
; -0.502 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.625      ;
; -0.502 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.625      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 3.629      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.625      ;
; -0.502 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.625      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 3.627      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 3.629      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 3.629      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 3.629      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 3.629      ;
; -0.502 ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.672      ; 3.625      ;
; -0.501 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.660      ; 3.614      ;
; 0.159  ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.788      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 3.790      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.788      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.788      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.788      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.788      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 3.792      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 3.792      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.788      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.788      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 3.790      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 3.790      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.680      ; 3.794      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 3.790      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 3.790      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.672      ; 3.786      ;
; 0.159  ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 3.792      ;
; 0.160  ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.660      ; 3.775      ;
; 0.160  ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.789      ;
; 0.160  ; LCMP_RESET ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.674      ; 3.789      ;
; 2.399  ; LCM[0]     ; LCM_com_data[17][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.825      ; 5.439      ;
; 2.400  ; LCM[0]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.432      ;
; 2.400  ; LCM[0]     ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.432      ;
; 2.400  ; LCM[0]     ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.432      ;
; 2.400  ; LCM[0]     ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.823      ; 5.438      ;
; 2.400  ; LCM[0]     ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.823      ; 5.438      ;
; 2.400  ; LCM[0]     ; LCM_com_data[12][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.432      ;
; 2.400  ; LCM[0]     ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.823      ; 5.438      ;
; 2.401  ; LCM[0]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.433      ;
; 2.401  ; LCM[0]     ; LCMPok                        ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.433      ;
; 2.401  ; LCM[0]     ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.433      ;
; 2.401  ; LCM[0]     ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.433      ;
; 2.401  ; LCM[0]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.821      ; 5.437      ;
; 2.401  ; LCM[0]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.433      ;
; 2.401  ; LCM[0]     ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.433      ;
; 2.401  ; LCM[0]     ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[16][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.819      ; 5.435      ;
; 2.401  ; LCM[0]     ; LCM_com_data[13][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.821      ; 5.437      ;
; 2.401  ; LCM[0]     ; LCM_com_data[11][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.821      ; 5.437      ;
; 2.401  ; LCM[0]     ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.821      ; 5.437      ;
; 2.401  ; LCM[0]     ; LCM_com_data[12][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.821      ; 5.437      ;
; 2.401  ; LCM[0]     ; LCM_com_data[17][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.433      ;
; 2.402  ; LCM[0]     ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 0.000        ; 2.805      ; 5.422      ;
; 2.711  ; LCM[1]     ; LCM_com_data[17][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.825      ; 5.751      ;
; 2.712  ; LCM[1]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.744      ;
; 2.712  ; LCM[1]     ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.744      ;
; 2.712  ; LCM[1]     ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.744      ;
; 2.712  ; LCM[1]     ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.823      ; 5.750      ;
; 2.712  ; LCM[1]     ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.823      ; 5.750      ;
; 2.712  ; LCM[1]     ; LCM_com_data[12][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.744      ;
; 2.712  ; LCM[1]     ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.823      ; 5.750      ;
; 2.713  ; LCM[1]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.745      ;
; 2.713  ; LCM[1]     ; LCMPok                        ; FD[17]       ; FD[0]       ; 0.000        ; 2.817      ; 5.745      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[5]'                                                                                   ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[14] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[11] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[13] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[20] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[12] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[17] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[21] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[16] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[15] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[19] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 0.752 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[18] ; FD[17]       ; FD[5]       ; 0.000        ; 0.581      ; 1.548      ;
; 1.118 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[0]    ; FD[17]       ; FD[5]       ; 0.000        ; 0.578      ; 1.911      ;
; 1.118 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[0] ; FD[17]       ; FD[5]       ; 0.000        ; 0.578      ; 1.911      ;
; 1.118 ; DHT11_RESET ; Dht11_Driver:U2|S_B         ; FD[17]       ; FD[5]       ; 0.000        ; 0.578      ; 1.911      ;
; 1.118 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[2] ; FD[17]       ; FD[5]       ; 0.000        ; 0.578      ; 1.911      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_ok    ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_S     ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[7]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[0]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[6]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[1]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[3]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[2]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[4]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[10] ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[5]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[8]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.129 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[9]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.580      ; 1.924      ;
; 1.130 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[1]    ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 1.920      ;
; 1.130 ; DHT11_RESET ; Dht11_Driver:U2|dp[2]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 1.920      ;
; 1.130 ; DHT11_RESET ; Dht11_Driver:U2|isdata[1]   ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 1.920      ;
; 1.130 ; DHT11_RESET ; Dht11_Driver:U2|isdata[0]   ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 1.920      ;
; 1.428 ; DHT11_RESET ; Dht11_Driver:U2|dp[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.578      ; 2.221      ;
; 1.428 ; DHT11_RESET ; Dht11_Driver:U2|dp[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.578      ; 2.221      ;
; 1.430 ; DHT11_RESET ; Dht11_Driver:U2|ss[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 2.220      ;
; 1.430 ; DHT11_RESET ; Dht11_Driver:U2|ss[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 2.220      ;
; 1.430 ; DHT11_RESET ; Dht11_Driver:U2|d8[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 2.220      ;
; 1.430 ; DHT11_RESET ; Dht11_Driver:U2|d8[2]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 2.220      ;
; 1.430 ; DHT11_RESET ; Dht11_Driver:U2|d8[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.575      ; 2.220      ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[5]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_S     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_ok    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|S_B         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|bit01       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|isdata[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|isdata[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|ss[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|ss[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryDelay[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryDelay[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryNN[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U2|tryNN[1]    ;
; 0.027  ; 0.243        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_S     ;
; 0.027  ; 0.243        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_ok    ;
; 0.027  ; 0.243        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[0]  ;
; 0.027  ; 0.243        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[10] ;
; 0.027  ; 0.243        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.066  ; 0.282        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated     ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[2]                            ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[6]                            ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCMPok                            ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated     ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated     ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LN~_emulated                      ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; RS                                ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[0]                            ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]                            ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[3]                            ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[4]                            ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[5]                            ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[7]                            ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_RESET                         ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated     ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated      ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; FD[0]~clkctrl|inclk[0]            ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; FD[0]~clkctrl|outclk              ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated|clk ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[2]|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[6]|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCMPok|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]|clk                    ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]|clk                    ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]|clk                    ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]|clk                    ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]|clk                    ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated|clk ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated|clk ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated|clk ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated|clk ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LN~_emulated|clk                  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; RS|clk                            ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; \LCM_P:SW|clk                     ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[0]|clk                        ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]|clk                        ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[3]|clk                        ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[4]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; DHT11_RESET             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; DHT11_RESET             ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.038  ; 0.254        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; DHT11_RESET|clk         ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.551  ; 0.735        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; DHT11_RESET             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.552  ; 0.736        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; DHT11_RESET|clk         ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][3]                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][3]|datad             ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datad             ;
; 0.045  ; 0.045        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datac             ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|inclk[0] ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|outclk   ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][0]~latch              ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][0]~latch              ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][2]~latch              ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][1]~latch              ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][6]~latch              ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch               ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][3]~latch              ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch              ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][0]~latch|datad        ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][2]~latch|datad        ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][0]~latch|datad        ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][2]~latch|datad        ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][1]~latch|datad        ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][6]~latch|datad        ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.275  ; 0.275        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[13][2]~latch|datad        ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[3][3]~latch|datad         ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][3]~latch|datac        ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][3]~latch|datad        ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][1]~latch|datad        ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|combout         ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|datac           ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.673  ; 0.673        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.673  ; 0.673        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.689  ; 0.689        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|datac           ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|combout         ;
; 0.711  ; 0.711        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][1]~latch|datad        ;
; 0.711  ; 0.711        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][3]~latch|datad        ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][3]~latch|datac        ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[3][3]~latch|datad         ;
; 0.715  ; 0.715        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.715  ; 0.715        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[13][2]~latch|datad        ;
; 0.715  ; 0.715        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[14][6]~latch|datad        ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][2]~latch|datad        ;
; 0.719  ; 0.719        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][0]~latch|datad        ;
; 0.719  ; 0.719        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][0]~latch|datad        ;
; 0.719  ; 0.719        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][1]~latch|datad        ;
; 0.719  ; 0.719        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][2]~latch|datad        ;
; 0.729  ; 0.729        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch              ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.756  ; 0.756        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.756  ; 0.756        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][3]~latch              ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch               ;
; 0.760  ; 0.760        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.760  ; 0.760        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.760  ; 0.760        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[14][6]~latch              ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.763  ; 0.763        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][0]~latch              ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][0]~latch              ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][1]~latch              ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][2]~latch              ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|inclk[0] ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|outclk   ;
; 0.936  ; 0.936        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.937  ; 0.937        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.937  ; 0.937        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.937  ; 0.937        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.653 ; 0.653        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.653 ; 0.653        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.127 ; 2.163 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 5.623 ; 6.053 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 1.723 ; 1.843 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.723 ; 1.843 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.713 ; -1.751 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; -1.110 ; -1.181 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; -1.173 ; -1.293 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -1.173 ; -1.293 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 10.418 ; 9.629  ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 8.297  ; 8.021  ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 8.591  ; 8.233  ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 10.418 ; 9.629  ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 8.565  ; 8.282  ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 10.875 ; 10.115 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 10.077 ; 9.778  ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 10.145 ; 9.610  ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 9.520  ; 9.169  ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 8.420  ; 8.105  ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 9.520  ; 9.169  ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 8.799  ; 8.383  ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 8.064  ; 7.716  ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 7.758  ; 7.471  ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 8.332  ; 7.936  ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 8.006  ; 7.678  ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 8.891  ; 8.496  ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 7.960  ; 7.696  ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 8.054  ; 7.696  ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 8.891  ; 8.496  ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 7.689  ; 7.358  ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 7.771  ; 7.337  ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 7.659  ; 7.269  ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 6.150  ; 5.877  ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 4.637  ; 4.247  ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 7.659  ; 7.269  ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 6.106  ; 5.793  ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 6.030  ; 5.562  ; Fall       ; LCM_RESET       ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 8.057  ; 7.787 ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 8.057  ; 7.787 ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 8.339  ; 7.991 ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 10.093 ; 9.331 ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 8.233  ; 7.947 ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 10.473 ; 9.716 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 9.729  ; 9.460 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 9.836  ; 9.320 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 7.002  ; 7.002 ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 7.002  ; 7.002 ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 7.002  ; 7.002 ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 7.002  ; 7.002 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 7.002  ; 7.002 ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 7.537  ; 7.259 ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 8.066  ; 7.651 ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 7.776  ; 7.458 ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 4.545  ; 4.192 ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 6.327  ; 6.026 ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 4.545  ; 4.192 ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 8.000  ; 7.550 ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 6.279  ; 5.939 ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 6.050  ; 5.669 ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 4.536  ; 4.156 ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 6.006  ; 5.740 ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 4.536  ; 4.156 ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 7.419  ; 7.023 ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 5.961  ; 5.657 ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 5.838  ; 5.397 ; Fall       ; LCM_RESET       ;
+------------+------------+--------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; LCMP_RESET ; -7.463 ; -85.714       ;
; FD[0]      ; -7.451 ; -128.504      ;
; FD[5]      ; -2.190 ; -106.566      ;
; FD[17]     ; -2.045 ; -11.164       ;
; FD[7]      ; -1.141 ; -7.018        ;
; gckP31     ; -0.348 ; -1.810        ;
; LCM_RESET  ; -0.171 ; -0.791        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -0.862 ; -9.002        ;
; FD[0]      ; -0.595 ; -4.429        ;
; LCMP_RESET ; -0.404 ; -0.581        ;
; FD[7]      ; 0.075  ; 0.000         ;
; FD[17]     ; 0.166  ; 0.000         ;
; FD[5]      ; 0.166  ; 0.000         ;
; LCM_RESET  ; 0.453  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -2.181 ; -65.413              ;
; FD[5] ; -0.133 ; -0.929               ;
; FD[7] ; 0.388  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -0.278 ; -6.013              ;
; FD[0] ; -0.098 ; -2.917              ;
; FD[5] ; 0.318  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -21.999                    ;
; FD[5]      ; -1.000 ; -95.000                    ;
; FD[0]      ; -1.000 ; -39.000                    ;
; FD[7]      ; -1.000 ; -22.000                    ;
; FD[17]     ; -1.000 ; -15.000                    ;
; LCMP_RESET ; 0.355  ; 0.000                      ;
; LCM_RESET  ; 0.387  ; 0.000                      ;
+------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                            ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -7.463 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.272     ; 7.677      ;
; -7.429 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.272     ; 7.643      ;
; -7.357 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.272     ; 7.571      ;
; -7.230 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.345     ; 7.444      ;
; -7.196 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.345     ; 7.410      ;
; -7.124 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.345     ; 7.338      ;
; -6.977 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 7.192      ;
; -6.943 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 7.158      ;
; -6.877 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.272     ; 7.091      ;
; -6.871 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 7.086      ;
; -6.644 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.345     ; 6.858      ;
; -6.535 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.348     ; 6.739      ;
; -6.470 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.348     ; 6.674      ;
; -6.449 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.348     ; 6.653      ;
; -6.391 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 6.606      ;
; -6.328 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 6.543      ;
; -6.279 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.346     ; 6.580      ;
; -6.265 ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 6.480      ;
; -6.263 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 6.478      ;
; -6.242 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 6.457      ;
; -6.214 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.346     ; 6.515      ;
; -6.200 ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 6.415      ;
; -6.193 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.346     ; 6.494      ;
; -6.179 ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 6.394      ;
; -5.769 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 6.797      ;
; -5.656 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 6.684      ;
; -5.588 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 6.616      ;
; -5.497 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.542      ; 6.543      ;
; -5.480 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 6.515      ;
; -5.479 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.542      ; 6.525      ;
; -5.462 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 6.497      ;
; -5.450 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.472      ; 6.480      ;
; -5.430 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.348     ; 5.634      ;
; -5.410 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.542      ; 6.456      ;
; -5.393 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.470      ; 6.428      ;
; -5.345 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 6.376      ;
; -5.344 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.472      ; 6.469      ;
; -5.337 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.472      ; 6.367      ;
; -5.320 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.533      ; 6.352      ;
; -5.302 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.533      ; 6.334      ;
; -5.301 ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.533      ; 6.332      ;
; -5.292 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.272     ; 5.506      ;
; -5.283 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.533      ; 6.314      ;
; -5.269 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.472      ; 6.299      ;
; -5.233 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.533      ; 6.265      ;
; -5.231 ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.472      ; 6.356      ;
; -5.223 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 5.438      ;
; -5.214 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.533      ; 6.245      ;
; -5.174 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.346     ; 5.475      ;
; -5.163 ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.472      ; 6.288      ;
; -5.160 ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 5.375      ;
; -5.059 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.345     ; 5.273      ;
; -5.026 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.475      ; 6.059      ;
; -4.920 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.475      ; 6.048      ;
; -4.806 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 5.021      ;
; -4.608 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.545      ; 5.657      ;
; -4.591 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 5.629      ;
; -4.512 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.348     ; 4.716      ;
; -4.431 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.536      ; 5.466      ;
; -4.412 ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.536      ; 5.446      ;
; -4.305 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 4.520      ;
; -4.256 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.346     ; 4.557      ;
; -4.242 ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 4.457      ;
; -4.131 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 5.162      ;
; -4.106 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.272     ; 4.320      ;
; -3.873 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.345     ; 4.087      ;
; -3.812 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.475      ; 4.845      ;
; -3.706 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.475      ; 4.834      ;
; -3.692 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.545      ; 4.741      ;
; -3.675 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.473      ; 4.713      ;
; -3.620 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 3.835      ;
; -3.515 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.536      ; 4.550      ;
; -3.509 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.348     ; 3.713      ;
; -3.496 ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.536      ; 4.530      ;
; -3.302 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 3.517      ;
; -3.253 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.346     ; 3.554      ;
; -3.239 ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.344     ; 3.454      ;
; -2.963 ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.478      ; 3.999      ;
; -2.863 ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.267     ; 3.082      ;
; -2.644 ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.480      ; 3.682      ;
; -2.613 ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.340     ; 2.832      ;
; -2.538 ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.480      ; 3.671      ;
; -2.459 ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.550      ; 3.513      ;
; -2.442 ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.478      ; 3.485      ;
; -2.378 ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.339     ; 2.598      ;
; -2.326 ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.541      ; 3.366      ;
; -2.263 ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.541      ; 3.302      ;
; -1.961 ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.343     ; 2.170      ;
; -1.557 ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.478      ; 2.593      ;
; -1.254 ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.480      ; 2.292      ;
; -1.147 ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.480      ; 2.280      ;
; -0.785 ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 1.000        ; 0.541      ; 1.825      ;
; -0.472 ; Dht11_Driver:U2|dd[4][0] ; LCM_com_data[17][0]~latch ; FD[5]        ; LCMP_RESET  ; 1.000        ; -0.343     ; 0.688      ;
; -0.286 ; LCM[1]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 1.215      ; 2.053      ;
; -0.196 ; LCM[0]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 1.215      ; 1.963      ;
; -0.183 ; LCM[1]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 1.215      ; 1.957      ;
; -0.142 ; LCM[1]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 1.219      ; 1.920      ;
; -0.138 ; LCM[1]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 1.218      ; 1.915      ;
; -0.069 ; LCM[1]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 1.219      ; 1.847      ;
; -0.049 ; LCM[1]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 1.000        ; 1.217      ; 1.913      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[0]'                                                                                                     ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.451 ; Dht11_Driver:U2|dd[4][6] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 8.112      ;
; -7.442 ; Dht11_Driver:U2|dd[4][6] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 8.103      ;
; -7.417 ; Dht11_Driver:U2|dd[4][5] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 8.078      ;
; -7.408 ; Dht11_Driver:U2|dd[4][5] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 8.069      ;
; -7.345 ; Dht11_Driver:U2|dd[4][7] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 8.006      ;
; -7.339 ; Dht11_Driver:U2|dd[4][6] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.317     ; 8.009      ;
; -7.336 ; Dht11_Driver:U2|dd[4][7] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 7.997      ;
; -7.305 ; Dht11_Driver:U2|dd[4][5] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.317     ; 7.975      ;
; -7.233 ; Dht11_Driver:U2|dd[4][7] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.317     ; 7.903      ;
; -7.111 ; Dht11_Driver:U2|dd[4][5] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 7.772      ;
; -7.046 ; Dht11_Driver:U2|dd[4][7] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 7.707      ;
; -7.025 ; Dht11_Driver:U2|dd[4][6] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 7.686      ;
; -6.865 ; Dht11_Driver:U2|dd[4][4] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 7.526      ;
; -6.856 ; Dht11_Driver:U2|dd[4][4] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 7.517      ;
; -6.753 ; Dht11_Driver:U2|dd[4][4] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.317     ; 7.423      ;
; -6.006 ; Dht11_Driver:U2|dd[4][4] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 6.667      ;
; -5.280 ; Dht11_Driver:U2|dd[4][3] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 5.941      ;
; -5.271 ; Dht11_Driver:U2|dd[4][3] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 5.932      ;
; -5.168 ; Dht11_Driver:U2|dd[4][3] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.317     ; 5.838      ;
; -5.088 ; Dht11_Driver:U2|dd[4][3] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 5.749      ;
; -4.255 ; Dht11_Driver:U2|dd[4][2] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 4.916      ;
; -4.094 ; Dht11_Driver:U2|dd[4][2] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 4.755      ;
; -4.085 ; Dht11_Driver:U2|dd[4][2] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.326     ; 4.746      ;
; -3.982 ; Dht11_Driver:U2|dd[4][2] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.317     ; 4.652      ;
; -3.159 ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.124     ; 4.022      ;
; -3.000 ; LCMx[0]                  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.874      ;
; -3.000 ; LCMx[0]                  ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.874      ;
; -3.000 ; LCMx[0]                  ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.874      ;
; -3.000 ; LCMx[0]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.874      ;
; -3.000 ; LCMx[0]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.874      ;
; -2.998 ; LCMx[0]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.868      ;
; -2.998 ; LCMx[0]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.868      ;
; -2.994 ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.928      ;
; -2.992 ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.119     ; 3.860      ;
; -2.989 ; LCMx[0]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.861      ;
; -2.989 ; LCMx[0]                  ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.861      ;
; -2.951 ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.118     ; 3.820      ;
; -2.947 ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.118     ; 3.816      ;
; -2.933 ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.119     ; 3.801      ;
; -2.905 ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.122     ; 3.770      ;
; -2.905 ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.122     ; 3.770      ;
; -2.905 ; LCMx[0]                  ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.111     ; 3.781      ;
; -2.900 ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.772      ;
; -2.896 ; LCMx[0]                  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.118     ; 3.765      ;
; -2.891 ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.124     ; 3.754      ;
; -2.889 ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.124     ; 3.752      ;
; -2.879 ; LCMx[0]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.749      ;
; -2.879 ; LCMx[0]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.749      ;
; -2.879 ; LCMx[0]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.749      ;
; -2.878 ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.124     ; 3.741      ;
; -2.871 ; LCMx[0]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.112     ; 3.746      ;
; -2.871 ; LCMx[0]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.112     ; 3.746      ;
; -2.871 ; LCMx[0]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.112     ; 3.746      ;
; -2.868 ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.740      ;
; -2.868 ; LCMx[0]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.740      ;
; -2.868 ; LCMx[0]                  ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.740      ;
; -2.868 ; LCMx[0]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.740      ;
; -2.868 ; LCMx[0]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.740      ;
; -2.868 ; LCMx[0]                  ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.740      ;
; -2.868 ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.740      ;
; -2.842 ; Dht11_Driver:U2|dd[4][1] ; DBi[3]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.321     ; 3.508      ;
; -2.835 ; LCMx[1]                  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 3.780      ;
; -2.835 ; LCMx[1]                  ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 3.780      ;
; -2.835 ; LCMx[1]                  ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 3.780      ;
; -2.835 ; LCMx[1]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 3.780      ;
; -2.835 ; LCMx[1]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 3.780      ;
; -2.834 ; Dht11_Driver:U2|dd[4][1] ; DBi[1]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.321     ; 3.500      ;
; -2.833 ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 3.774      ;
; -2.833 ; LCMx[1]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 3.774      ;
; -2.827 ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.048     ; 3.766      ;
; -2.824 ; LCMx[1]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.767      ;
; -2.824 ; LCMx[1]                  ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.767      ;
; -2.786 ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.047     ; 3.726      ;
; -2.782 ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.047     ; 3.722      ;
; -2.768 ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.048     ; 3.707      ;
; -2.740 ; Dht11_Driver:U2|dd[4][1] ; DBi[2]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.312     ; 3.415      ;
; -2.740 ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 3.676      ;
; -2.740 ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 3.676      ;
; -2.740 ; LCMx[1]                  ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.040     ; 3.687      ;
; -2.735 ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.678      ;
; -2.731 ; LCMx[1]                  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.047     ; 3.671      ;
; -2.726 ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.660      ;
; -2.724 ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.658      ;
; -2.714 ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 3.655      ;
; -2.714 ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 3.655      ;
; -2.714 ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 3.655      ;
; -2.713 ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.647      ;
; -2.706 ; LCMx[1]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 3.652      ;
; -2.706 ; LCMx[1]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 3.652      ;
; -2.706 ; LCMx[1]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 3.652      ;
; -2.703 ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.646      ;
; -2.703 ; LCMx[1]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.646      ;
; -2.703 ; LCMx[1]                  ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.646      ;
; -2.703 ; LCMx[1]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.646      ;
; -2.703 ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.646      ;
; -2.703 ; LCMx[1]                  ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.646      ;
; -2.703 ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 3.646      ;
; -2.672 ; LCMx[0]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.542      ;
; -2.645 ; LCMx[0]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.515      ;
; -2.537 ; Dht11_Driver:U2|dd[4][1] ; DBi[0]                        ; FD[5]        ; FD[0]       ; 1.000        ; -0.321     ; 3.203      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[5]'                                                                                                   ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.190 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 3.136      ;
; -2.186 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 3.132      ;
; -2.153 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 3.096      ;
; -2.149 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 3.092      ;
; -2.122 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 3.068      ;
; -2.118 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 3.064      ;
; -2.085 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 3.028      ;
; -2.081 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 3.024      ;
; -2.054 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 3.000      ;
; -2.054 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.997      ;
; -2.050 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.996      ;
; -2.050 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.993      ;
; -2.024 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.967      ;
; -2.020 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.963      ;
; -2.017 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.960      ;
; -2.013 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.956      ;
; -1.986 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.932      ;
; -1.986 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.929      ;
; -1.982 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.925      ;
; -1.956 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.899      ;
; -1.952 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.895      ;
; -1.949 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.892      ;
; -1.918 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.861      ;
; -1.914 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.857      ;
; -1.898 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.846      ;
; -1.894 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.842      ;
; -1.888 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.831      ;
; -1.884 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.827      ;
; -1.850 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.793      ;
; -1.830 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.778      ;
; -1.826 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.774      ;
; -1.820 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.763      ;
; -1.815 ; Dht11_Driver:U2|dp[2]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.761      ;
; -1.778 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.721      ;
; -1.762 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.710      ;
; -1.758 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.706      ;
; -1.694 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.642      ;
; -1.679 ; Dht11_Driver:U2|dp[1]     ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.622      ;
; -1.654 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.597      ;
; -1.650 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.593      ;
; -1.649 ; Dht11_Driver:U2|dd[0][0]  ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.592      ;
; -1.632 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.575      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.574      ;
; -1.628 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.571      ;
; -1.624 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.572      ;
; -1.620 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.568      ;
; -1.564 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.507      ;
; -1.560 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.503      ;
; -1.556 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.504      ;
; -1.552 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.500      ;
; -1.523 ; Dht11_Driver:U2|dd[4][0]  ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.471      ;
; -1.496 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.439      ;
; -1.492 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.435      ;
; -1.488 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.436      ;
; -1.484 ; Dht11_Driver:U2|dd[4][1]  ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.432      ;
; -1.463 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.414      ;
; -1.463 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.414      ;
; -1.463 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.414      ;
; -1.463 ; Dht11_Driver:U2|DHT11_ok  ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.414      ;
; -1.461 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.418      ;
; -1.461 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.418      ;
; -1.461 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.418      ;
; -1.461 ; Dht11_Driver:U2|d8[1]     ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.418      ;
; -1.442 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|dp[1]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.034     ; 2.395      ;
; -1.442 ; Dht11_Driver:U2|isdata[1] ; Dht11_Driver:U2|dp[0]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.034     ; 2.395      ;
; -1.439 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.382      ;
; -1.438 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.381      ;
; -1.435 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.378      ;
; -1.434 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.377      ;
; -1.428 ; Dht11_Driver:U2|dd[1][0]  ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.371      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; Dht11_Driver:U2|isdata[0] ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.388 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.345      ;
; -1.388 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.345      ;
; -1.388 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.345      ;
; -1.388 ; Dht11_Driver:U2|d8[2]     ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.345      ;
; -1.371 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.314      ;
; -1.370 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.313      ;
; -1.367 ; Dht11_Driver:U2|dd[0][2]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.310      ;
; -1.366 ; Dht11_Driver:U2|dd[4][2]  ; Dht11_Driver:U2|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.309      ;
; -1.366 ; Dht11_Driver:U2|dd[4][5]  ; Dht11_Driver:U2|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.044     ; 2.309      ;
; -1.331 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.033     ; 2.285      ;
; -1.331 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.033     ; 2.285      ;
; -1.331 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.033     ; 2.285      ;
; -1.331 ; Dht11_Driver:U2|dp[0]     ; Dht11_Driver:U2|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.033     ; 2.285      ;
; -1.323 ; Dht11_Driver:U2|d8[0]     ; Dht11_Driver:U2|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.280      ;
; -1.323 ; Dht11_Driver:U2|d8[0]     ; Dht11_Driver:U2|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.030     ; 2.280      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[17]'                                                                                  ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.045 ; times[0]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.642      ;
; -2.045 ; times[0]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.642      ;
; -1.948 ; times[10]                ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.545      ;
; -1.948 ; times[10]                ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.545      ;
; -1.947 ; Dht11_Driver:U2|DHT11_ok ; LCM[1]      ; FD[5]        ; FD[17]      ; 1.000        ; -1.593     ; 1.341      ;
; -1.947 ; Dht11_Driver:U2|DHT11_ok ; LCM[0]      ; FD[5]        ; FD[17]      ; 1.000        ; -1.593     ; 1.341      ;
; -1.934 ; Dht11_Driver:U2|DHT11_S  ; LCM[1]      ; FD[5]        ; FD[17]      ; 1.000        ; -1.593     ; 1.328      ;
; -1.934 ; Dht11_Driver:U2|DHT11_S  ; LCM[0]      ; FD[5]        ; FD[17]      ; 1.000        ; -1.593     ; 1.328      ;
; -1.931 ; times[4]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.528      ;
; -1.931 ; times[4]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.528      ;
; -1.928 ; times[3]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.525      ;
; -1.928 ; times[3]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.525      ;
; -1.884 ; times[1]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.481      ;
; -1.884 ; times[1]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.481      ;
; -1.853 ; times[9]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.450      ;
; -1.853 ; times[9]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.450      ;
; -1.851 ; times[2]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.448      ;
; -1.851 ; times[2]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.448      ;
; -1.833 ; times[5]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.430      ;
; -1.833 ; times[5]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.430      ;
; -1.779 ; times[8]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.376      ;
; -1.779 ; times[8]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.376      ;
; -1.738 ; times[6]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.335      ;
; -1.738 ; times[6]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.335      ;
; -1.677 ; times[7]                 ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.274      ;
; -1.677 ; times[7]                 ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.274      ;
; -1.653 ; LCMPok                   ; LCM[1]      ; FD[0]        ; FD[17]      ; 1.000        ; -1.352     ; 1.288      ;
; -1.653 ; LCMPok                   ; LCM[0]      ; FD[0]        ; FD[17]      ; 1.000        ; -1.352     ; 1.288      ;
; -1.450 ; DHT11_RESET              ; LCM[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.047      ;
; -1.450 ; DHT11_RESET              ; LCM[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -1.390     ; 1.047      ;
; -0.581 ; Dht11_Driver:U2|DHT11_ok ; LCMP_RESET  ; FD[5]        ; FD[17]      ; 1.000        ; -0.289     ; 1.279      ;
; -0.553 ; times[0]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.503      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[0]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[3]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[2]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[1]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[4]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[5]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[6]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[7]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[10]   ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[9]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.540 ; Dht11_Driver:U2|DHT11_ok ; times[8]    ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 1.242      ;
; -0.481 ; times[0]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.427      ;
; -0.441 ; times[4]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.391      ;
; -0.436 ; times[3]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.386      ;
; -0.408 ; LCMPok                   ; LCMP_RESET  ; FD[0]        ; FD[17]      ; 1.000        ; -0.048     ; 1.347      ;
; -0.392 ; times[1]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.342      ;
; -0.368 ; LCMPok                   ; times[0]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[3]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[2]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[1]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[4]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[5]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[6]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[7]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[10]   ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[9]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; LCMPok                   ; times[8]    ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.311      ;
; -0.366 ; times[4]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.312      ;
; -0.364 ; times[3]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.310      ;
; -0.359 ; times[2]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.309      ;
; -0.343 ; times[5]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.293      ;
; -0.320 ; times[1]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.266      ;
; -0.287 ; times[2]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.233      ;
; -0.280 ; times[10]                ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.230      ;
; -0.271 ; times[10]                ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.217      ;
; -0.268 ; times[5]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.214      ;
; -0.248 ; times[6]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.198      ;
; -0.187 ; times[7]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.137      ;
; -0.185 ; times[9]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.135      ;
; -0.176 ; times[9]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.122      ;
; -0.173 ; times[6]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.119      ;
; -0.154 ; times[1]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.104      ;
; -0.150 ; Dht11_Driver:U2|DHT11_ok ; DHT11_RESET ; FD[5]        ; FD[17]      ; 1.000        ; -0.285     ; 0.852      ;
; -0.112 ; times[7]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.058      ;
; -0.111 ; times[8]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.061      ;
; -0.109 ; times[0]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.059      ;
; -0.102 ; times[8]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 1.000        ; -0.041     ; 1.048      ;
; -0.098 ; LCMPok                   ; DHT11_RESET ; FD[0]        ; FD[17]      ; 1.000        ; -0.044     ; 1.041      ;
; -0.090 ; times[1]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.040      ;
; -0.090 ; times[3]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.040      ;
; -0.086 ; times[1]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.036      ;
; -0.080 ; times[0]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.030      ;
; -0.042 ; times[2]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.992      ;
; -0.041 ; times[0]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.991      ;
; -0.026 ; times[3]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.976      ;
; -0.023 ; times[5]                 ; times[10]   ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.973      ;
; -0.022 ; times[1]                 ; times[7]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.972      ;
; -0.022 ; times[3]                 ; times[8]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.972      ;
; -0.018 ; times[1]                 ; times[6]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.968      ;
; -0.012 ; times[2]                 ; times[9]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; times[0]                 ; times[7]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.962      ;
; 0.017  ; DHT11_RESET              ; times[0]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.933      ;
; 0.017  ; DHT11_RESET              ; times[3]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.933      ;
; 0.017  ; DHT11_RESET              ; times[2]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.933      ;
; 0.017  ; DHT11_RESET              ; times[1]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.933      ;
; 0.017  ; DHT11_RESET              ; times[4]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.933      ;
; 0.017  ; DHT11_RESET              ; times[5]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.933      ;
; 0.017  ; DHT11_RESET              ; times[6]    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.933      ;
+--------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.141 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.978      ;
; -1.065 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.902      ;
; -1.018 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.155     ; 1.850      ;
; -1.000 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.152     ; 1.835      ;
; -0.981 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.809      ;
; -0.942 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.155     ; 1.774      ;
; -0.924 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.152     ; 1.759      ;
; -0.905 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.733      ;
; -0.900 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.152     ; 1.735      ;
; -0.879 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.826      ;
; -0.834 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.671      ;
; -0.833 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.780      ;
; -0.824 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.152     ; 1.659      ;
; -0.815 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.762      ;
; -0.796 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.743      ;
; -0.770 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.607      ;
; -0.758 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.595      ;
; -0.750 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.697      ;
; -0.732 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.679      ;
; -0.728 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.565      ;
; -0.694 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.531      ;
; -0.678 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.625      ;
; -0.645 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.482      ;
; -0.630 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.564      ;
; -0.630 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.564      ;
; -0.621 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.555      ;
; -0.621 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.555      ;
; -0.595 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.542      ;
; -0.584 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.518      ;
; -0.584 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.518      ;
; -0.577 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.524      ;
; -0.574 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.521      ;
; -0.536 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.483      ;
; -0.517 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.464      ;
; -0.459 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.410      ;
; -0.459 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.410      ;
; -0.450 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.401      ;
; -0.428 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.362      ;
; -0.428 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.053     ; 1.362      ;
; -0.427 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.374      ;
; -0.417 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.155     ; 1.249      ;
; -0.413 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.364      ;
; -0.404 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.351      ;
; -0.385 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.332      ;
; -0.305 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.252      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.213      ;
; -0.272 ; DBi[1]                            ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 1.109      ;
; -0.257 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.208      ;
; -0.257 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.208      ;
; -0.257 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.155     ; 1.089      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.255 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.192      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.177      ;
; -0.207 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.154      ;
; -0.140 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.087      ;
; -0.112 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.063      ;
; -0.108 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.059      ;
; -0.093 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.044      ;
; -0.093 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.044      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.092 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.050     ; 1.029      ;
; -0.058 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.009      ;
; -0.041 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 0.992      ;
; -0.036 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 0.987      ;
; -0.033 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 0.984      ;
; -0.029 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 0.980      ;
; -0.025 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 0.976      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.348 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.300      ;
; -0.299 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.251      ;
; -0.284 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.236      ;
; -0.280 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.232      ;
; -0.275 ; FD[4]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.227      ;
; -0.269 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.221      ;
; -0.232 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.184      ;
; -0.231 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.183      ;
; -0.216 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.168      ;
; -0.212 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.164      ;
; -0.211 ; FD[4]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.163      ;
; -0.208 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.160      ;
; -0.207 ; FD[4]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.159      ;
; -0.202 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.154      ;
; -0.201 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.153      ;
; -0.164 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.116      ;
; -0.163 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.115      ;
; -0.148 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.100      ;
; -0.144 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.096      ;
; -0.144 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.096      ;
; -0.143 ; FD[4]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.095      ;
; -0.140 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.092      ;
; -0.139 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.091      ;
; -0.139 ; FD[4]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.091      ;
; -0.134 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.086      ;
; -0.133 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.085      ;
; -0.119 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.071      ;
; -0.096 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.048      ;
; -0.095 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.047      ;
; -0.084 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.036      ;
; -0.080 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.032      ;
; -0.076 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.028      ;
; -0.075 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.027      ;
; -0.075 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.027      ;
; -0.075 ; FD[4]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.027      ;
; -0.072 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.024      ;
; -0.071 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.023      ;
; -0.071 ; FD[4]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.023      ;
; -0.066 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.018      ;
; -0.065 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.017      ;
; -0.051 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.003      ;
; -0.028 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.980      ;
; -0.027 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.979      ;
; -0.016 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.968      ;
; -0.013 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.964      ;
; -0.011 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.963      ;
; -0.009 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.960      ;
; -0.007 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.959      ;
; -0.007 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.959      ;
; -0.007 ; FD[4]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.959      ;
; -0.004 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.956      ;
; -0.004 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.956      ;
; -0.003 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; FD[4]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.955      ;
; 0.002  ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.950      ;
; 0.002  ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.949      ;
; 0.017  ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.935      ;
; 0.040  ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.912      ;
; 0.040  ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.912      ;
; 0.040  ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.911      ;
; 0.052  ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.900      ;
; 0.055  ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.896      ;
; 0.057  ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.895      ;
; 0.059  ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.892      ;
; 0.060  ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.892      ;
; 0.060  ; FD[4]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.891      ;
; 0.061  ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.891      ;
; 0.061  ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.891      ;
; 0.063  ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.889      ;
; 0.064  ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.888      ;
; 0.064  ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.888      ;
; 0.064  ; FD[4]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.887      ;
; 0.065  ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.887      ;
; 0.069  ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.882      ;
; 0.070  ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.882      ;
; 0.070  ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.881      ;
; 0.085  ; FD[9]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.867      ;
; 0.107  ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.844      ;
; 0.107  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.500        ; 1.365      ; 1.840      ;
; 0.108  ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.108  ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.108  ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.843      ;
; 0.120  ; FD[9]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.832      ;
; 0.123  ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.828      ;
; 0.125  ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.827      ;
; 0.127  ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.825      ;
; 0.127  ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.128  ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.128  ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.128  ; FD[4]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.823      ;
; 0.129  ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.823      ;
; 0.129  ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.823      ;
; 0.131  ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.821      ;
; 0.131  ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.820      ;
; 0.132  ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; FD[4]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.819      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.171 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.331     ; 0.339      ;
; -0.171 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.331     ; 0.341      ;
; -0.158 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.330     ; 0.332      ;
; -0.149 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.320     ; 0.334      ;
; -0.142 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.319     ; 0.332      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.862 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 0.771      ;
; -0.728 ; FD[5]     ; FD[5]   ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 0.905      ;
; -0.710 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 0.923      ;
; -0.707 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 0.926      ;
; -0.679 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 0.954      ;
; -0.644 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 0.989      ;
; -0.641 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 0.992      ;
; -0.578 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.055      ;
; -0.575 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.058      ;
; -0.570 ; FD[5]     ; FD[6]   ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.063      ;
; -0.567 ; FD[5]     ; FD[7]   ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.066      ;
; -0.521 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.112      ;
; -0.518 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.115      ;
; -0.512 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.121      ;
; -0.509 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.124      ;
; -0.504 ; FD[5]     ; FD[8]   ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.129      ;
; -0.501 ; FD[5]     ; FD[9]   ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.132      ;
; -0.455 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.178      ;
; -0.452 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.181      ;
; -0.446 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.187      ;
; -0.443 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.190      ;
; -0.438 ; FD[5]     ; FD[10]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.195      ;
; -0.435 ; FD[5]     ; FD[11]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.198      ;
; -0.389 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.244      ;
; -0.386 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.247      ;
; -0.380 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.253      ;
; -0.377 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.256      ;
; -0.372 ; FD[5]     ; FD[12]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.261      ;
; -0.369 ; FD[5]     ; FD[13]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.264      ;
; -0.323 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.310      ;
; -0.320 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.313      ;
; -0.314 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.319      ;
; -0.311 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.322      ;
; -0.306 ; FD[5]     ; FD[14]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.327      ;
; -0.303 ; FD[5]     ; FD[15]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.330      ;
; -0.270 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 0.863      ;
; -0.257 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.376      ;
; -0.254 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 1.414      ; 1.379      ;
; -0.248 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.385      ;
; -0.245 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.388      ;
; -0.240 ; FD[5]     ; FD[16]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.393      ;
; -0.237 ; FD[5]     ; FD[17]  ; FD[5]        ; gckP31      ; 0.000        ; 1.414      ; 1.396      ;
; -0.219 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 1.414      ; 1.414      ;
; -0.133 ; FD[5]     ; FD[5]   ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.000      ;
; -0.132 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.001      ;
; -0.074 ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 1.414      ; 1.559      ;
; -0.069 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.064      ;
; -0.066 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.067      ;
; -0.059 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.074      ;
; -0.003 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.130      ;
; 0.000  ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.133      ;
; 0.006  ; FD[5]     ; FD[6]   ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.139      ;
; 0.063  ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.196      ;
; 0.066  ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.199      ;
; 0.069  ; FD[5]     ; FD[7]   ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.202      ;
; 0.072  ; FD[5]     ; FD[8]   ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.205      ;
; 0.080  ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.213      ;
; 0.129  ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.262      ;
; 0.132  ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.265      ;
; 0.135  ; FD[5]     ; FD[9]   ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.268      ;
; 0.138  ; FD[5]     ; FD[10]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.271      ;
; 0.143  ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.276      ;
; 0.146  ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.279      ;
; 0.195  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.328      ;
; 0.198  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.331      ;
; 0.201  ; FD[5]     ; FD[11]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.334      ;
; 0.204  ; FD[5]     ; FD[12]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.337      ;
; 0.209  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.342      ;
; 0.212  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.345      ;
; 0.261  ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.394      ;
; 0.264  ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.397      ;
; 0.267  ; FD[5]     ; FD[13]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.400      ;
; 0.270  ; FD[5]     ; FD[14]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.403      ;
; 0.272  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.272  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.273  ; FD[4]     ; FD[4]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.413      ;
; 0.274  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.414      ;
; 0.274  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.413      ;
; 0.275  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.408      ;
; 0.276  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.416      ;
; 0.276  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.277  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.416      ;
; 0.278  ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.411      ;
; 0.280  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.420      ;
; 0.312  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.445      ;
; 0.327  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.460      ;
; 0.330  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.463      ;
; 0.333  ; FD[5]     ; FD[15]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.466      ;
; 0.336  ; FD[5]     ; FD[16]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.469      ;
; 0.341  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.474      ;
; 0.344  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.477      ;
; 0.358  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.497      ;
; 0.393  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 1.414      ; 1.526      ;
; 0.399  ; FD[5]     ; FD[17]  ; FD[5]        ; gckP31      ; -0.500       ; 1.414      ; 1.532      ;
; 0.407  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 1.414      ; 1.540      ;
; 0.421  ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.561      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[0]'                                                                                                       ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.595 ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.751      ; 1.365      ;
; -0.235 ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.751      ; 1.725      ;
; -0.206 ; LCM_RESET                 ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.745      ; 1.748      ;
; -0.171 ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.752      ; 1.790      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.828      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.828      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[19][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.828      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.828      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.828      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.757      ; 1.831      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.757      ; 1.831      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.828      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.828      ;
; -0.135 ; LCM_RESET                 ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.757      ; 1.831      ;
; -0.134 ; LCM_RESET                 ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.752      ; 1.827      ;
; -0.132 ; LCM_RESET                 ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.751      ; 1.828      ;
; -0.131 ; LCM_RESET                 ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.752      ; 1.830      ;
; -0.131 ; LCM_RESET                 ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.752      ; 1.830      ;
; -0.131 ; LCM_RESET                 ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.752      ; 1.830      ;
; -0.131 ; LCM_RESET                 ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.745      ; 1.823      ;
; -0.131 ; LCM_RESET                 ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.745      ; 1.823      ;
; -0.131 ; LCM_RESET                 ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.745      ; 1.823      ;
; -0.131 ; LCM_RESET                 ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.745      ; 1.823      ;
; -0.110 ; LCM_RESET                 ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.853      ;
; -0.106 ; LCM_RESET                 ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.751      ; 1.854      ;
; -0.105 ; LCM_RESET                 ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.747      ; 1.851      ;
; -0.105 ; LCM_RESET                 ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.747      ; 1.851      ;
; -0.085 ; LCM_RESET                 ; LCM_com_data[17][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.758      ; 1.882      ;
; -0.078 ; LCM_RESET                 ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.750      ; 1.881      ;
; -0.078 ; LCM_RESET                 ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.750      ; 1.881      ;
; -0.076 ; LCMP_RESET                ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.750      ; 1.883      ;
; -0.061 ; LCMP_RESET                ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 1.899      ;
; -0.008 ; LCM_RESET                 ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.955      ;
; -0.008 ; LCM_RESET                 ; LCM_com_data[17][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.754      ; 1.955      ;
; -0.003 ; LCM_RESET                 ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.752      ; 1.958      ;
; -0.003 ; LCM_RESET                 ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.752      ; 1.958      ;
; 0.006  ; LCMP_RESET                ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.750      ; 1.965      ;
; 0.024  ; LCM_RESET                 ; LCM_com_data[3][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.756      ; 1.989      ;
; 0.024  ; LCM_RESET                 ; LCM_com_data[13][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.756      ; 1.989      ;
; 0.024  ; LCM_RESET                 ; LCM_com_data[11][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.756      ; 1.989      ;
; 0.024  ; LCM_RESET                 ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.756      ; 1.989      ;
; 0.024  ; LCM_RESET                 ; LCM_com_data[12][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.756      ; 1.989      ;
; 0.025  ; LCMP_RESET                ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.986      ;
; 0.029  ; LCMP_RESET                ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.990      ;
; 0.033  ; LCMP_RESET                ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.745      ; 1.987      ;
; 0.038  ; LCMP_RESET                ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.745      ; 1.992      ;
; 0.042  ; LCMP_RESET                ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 2.002      ;
; 0.042  ; LCMP_RESET                ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.747      ; 1.998      ;
; 0.043  ; LCMP_RESET                ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.745      ; 1.997      ;
; 0.067  ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.751      ; 1.527      ;
; 0.076  ; LCMP_RESET                ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 2.037      ;
; 0.078  ; LCMP_RESET                ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 2.039      ;
; 0.080  ; LCMP_RESET                ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 2.041      ;
; 0.082  ; LCMP_RESET                ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.747      ; 2.038      ;
; 0.090  ; LCMP_RESET                ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.745      ; 2.044      ;
; 0.103  ; LCMP_RESET                ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 2.063      ;
; 0.104  ; LCMP_RESET                ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.067      ;
; 0.133  ; LCM_com_data[14][6]~latch ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.104      ; 0.341      ;
; 0.143  ; LCM_com_data[3][3]~latch  ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.093      ; 0.340      ;
; 0.167  ; LCM_INI[4]                ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCMPok                    ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_INI[1]                ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.174  ; \LCM_P:SW                 ; \LCM_P:SW                     ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.175  ; LCM_com_data[17][0]~latch ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.110      ; 0.389      ;
; 0.178  ; LCM_com_data[17][1]~latch ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.109      ; 0.391      ;
; 0.205  ; LCMP_RESET                ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.168      ;
; 0.205  ; LCMP_RESET                ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.168      ;
; 0.205  ; LCMP_RESET                ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.168      ;
; 0.205  ; LCMP_RESET                ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.168      ;
; 0.205  ; LCMP_RESET                ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.168      ;
; 0.205  ; LCMP_RESET                ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.168      ;
; 0.205  ; LCMP_RESET                ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.168      ;
; 0.207  ; LCMP_RESET                ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.757      ; 2.173      ;
; 0.207  ; LCMP_RESET                ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.757      ; 2.173      ;
; 0.207  ; LCMP_RESET                ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.757      ; 2.173      ;
; 0.226  ; LCM_com_data[16][2]~latch ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.110      ; 0.440      ;
; 0.230  ; LCM_com_data[13][2]~latch ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.094      ; 0.428      ;
; 0.232  ; LCMP_RESET                ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 2.192      ;
; 0.235  ; LCMx[1]                   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.106      ; 0.445      ;
; 0.235  ; LCM_com_data[12][5]~latch ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.095      ; 0.434      ;
; 0.240  ; LCMP_RESET                ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.758      ; 2.207      ;
; 0.247  ; LCMx[1]                   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.106      ; 0.457      ;
; 0.247  ; LCM_com_data[17][3]~latch ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.040      ; 0.391      ;
; 0.251  ; LCM_com_data[12][5]~latch ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.095      ; 0.450      ;
; 0.253  ; LCM_com_data[16][1]~latch ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.108      ; 0.465      ;
; 0.283  ; LCM_com_data[14][6]~latch ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.104      ; 0.491      ;
; 0.297  ; LCM_com_data[17][2]~latch ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.111      ; 0.512      ;
; 0.321  ; LCMP_RESET                ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.284      ;
; 0.321  ; LCMP_RESET                ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 2.284      ;
; 0.330  ; LCMP_RESET                ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 2.291      ;
; 0.330  ; LCMP_RESET                ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 2.291      ;
; 0.331  ; LCMP_RESET                ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 2.296      ;
; 0.331  ; LCMP_RESET                ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 2.296      ;
; 0.331  ; LCMP_RESET                ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 2.296      ;
; 0.331  ; LCMP_RESET                ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 2.296      ;
; 0.331  ; LCMP_RESET                ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 2.296      ;
; 0.360  ; LCM_RESET                 ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.751      ; 1.820      ;
; 0.360  ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.752      ; 1.821      ;
; 0.364  ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.751      ; 1.824      ;
; 0.375  ; LCM_com_data[13][2]~latch ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 0.094      ; 0.573      ;
+--------+---------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                             ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.404 ; LCM[0]                   ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.238      ; 1.854      ;
; -0.086 ; LCM[1]                   ; LCM_com_data[16][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.315      ; 1.249      ;
; -0.062 ; LCM[1]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.330      ; 1.288      ;
; -0.029 ; LCM[1]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.331      ; 1.322      ;
; 0.017  ; LCM[1]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.310      ; 1.347      ;
; 0.019  ; LCM[1]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.314      ; 1.353      ;
; 0.028  ; LCM[0]                   ; LCM_com_data[17][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.314      ; 1.362      ;
; 0.033  ; LCM[0]                   ; LCM_com_data[3][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.332      ; 1.385      ;
; 0.037  ; LCM[0]                   ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.388      ; 1.445      ;
; 0.038  ; LCM[1]                   ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.317      ; 1.375      ;
; 0.038  ; LCM[0]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.329      ; 1.387      ;
; 0.041  ; LCM[1]                   ; LCM_com_data[3][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.332      ; 1.393      ;
; 0.046  ; LCM[1]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.329      ; 1.395      ;
; 0.064  ; LCM[0]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.331      ; 1.415      ;
; 0.066  ; LCM[0]                   ; LCM_com_data[14][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.319      ; 1.405      ;
; 0.078  ; LCM[0]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.390      ; 1.488      ;
; 0.105  ; LCM[0]                   ; LCM_com_data[16][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.315      ; 1.440      ;
; 0.135  ; LCM[1]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.314      ; 1.469      ;
; 0.146  ; Dht11_Driver:U2|dd[2][0] ; LCM_com_data2[17][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.728      ; 0.894      ;
; 0.149  ; LCM[0]                   ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.314      ; 1.483      ;
; 0.209  ; LCM[0]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.313      ; 1.542      ;
; 0.219  ; LCM[0]                   ; LCM_com_data[17][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.310      ; 1.549      ;
; 0.224  ; LCM[0]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.313      ; 1.557      ;
; 0.279  ; LCM[1]                   ; LCM_com_data[14][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.319      ; 1.618      ;
; 0.296  ; LCM[1]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.390      ; 1.706      ;
; 0.319  ; LCM[0]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.310      ; 1.649      ;
; 0.405  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.671      ; 1.096      ;
; 0.428  ; LCM[1]                   ; LCM_com_data[17][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.313      ; 1.761      ;
; 0.443  ; LCM[1]                   ; LCM_com_data[16][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.313      ; 1.776      ;
; 0.538  ; LCM[1]                   ; LCM_com_data[16][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.310      ; 1.868      ;
; 0.607  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.737      ; 1.364      ;
; 0.650  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.737      ; 1.407      ;
; 0.728  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.673      ; 1.421      ;
; 0.759  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.733      ; 1.512      ;
; 0.764  ; Dht11_Driver:U2|dd[4][0] ; LCM_com_data[17][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.185     ; 0.599      ;
; 0.988  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.733      ; 1.741      ;
; 1.013  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.673      ; 1.706      ;
; 1.041  ; Dht11_Driver:U2|dd[2][1] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.673      ; 1.734      ;
; 1.049  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.673      ; 1.742      ;
; 1.070  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.669      ; 1.759      ;
; 1.298  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.182     ; 1.136      ;
; 1.326  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.667      ; 2.013      ;
; 1.335  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.667      ; 2.022      ;
; 1.411  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.733      ; 2.164      ;
; 1.416  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.741      ; 2.177      ;
; 1.476  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.185     ; 1.311      ;
; 1.508  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.671      ; 2.199      ;
; 1.510  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.669      ; 2.199      ;
; 1.514  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.741      ; 2.275      ;
; 1.533  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.669      ; 2.222      ;
; 1.555  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.669      ; 2.244      ;
; 1.564  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.665      ; 2.249      ;
; 1.591  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.729      ; 2.340      ;
; 1.618  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.665      ; 2.303      ;
; 1.635  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.729      ; 2.384      ;
; 1.638  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.665      ; 2.323      ;
; 1.650  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.665      ; 2.335      ;
; 1.660  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.729      ; 2.409      ;
; 1.665  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.665      ; 2.350      ;
; 1.667  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.671      ; 2.358      ;
; 1.680  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.733      ; 2.433      ;
; 1.682  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.729      ; 2.431      ;
; 1.685  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.737      ; 2.442      ;
; 1.696  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.737      ; 2.453      ;
; 1.704  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.729      ; 2.453      ;
; 1.724  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.737      ; 2.481      ;
; 1.787  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.729      ; 2.536      ;
; 1.795  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.665      ; 2.480      ;
; 1.815  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.663      ; 2.498      ;
; 1.862  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][3]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.737      ; 2.619      ;
; 1.884  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.663      ; 2.567      ;
; 1.893  ; Dht11_Driver:U2|dd[2][4] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.667      ; 2.580      ;
; 1.928  ; Dht11_Driver:U2|dd[2][3] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.667      ; 2.615      ;
; 1.967  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.663      ; 2.650      ;
; 1.997  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.190     ; 1.827      ;
; 2.003  ; Dht11_Driver:U2|dd[2][6] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.663      ; 2.686      ;
; 2.024  ; Dht11_Driver:U2|dd[2][2] ; LCM_com_data2[16][2]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.745      ; 2.789      ;
; 2.041  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.190     ; 1.871      ;
; 2.085  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 1.919      ;
; 2.100  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.181     ; 1.939      ;
; 2.118  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 1.952      ;
; 2.135  ; Dht11_Driver:U2|dd[2][5] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.663      ; 2.818      ;
; 2.163  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.110     ; 2.073      ;
; 2.170  ; Dht11_Driver:U2|dd[2][7] ; LCM_com_data2[17][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 0.663      ; 2.853      ;
; 2.255  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 2.089      ;
; 2.282  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][0]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.190     ; 2.112      ;
; 2.313  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.185     ; 2.148      ;
; 2.330  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[17][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.187     ; 2.163      ;
; 2.340  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 2.174      ;
; 2.353  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.187     ; 2.186      ;
; 2.456  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 2.290      ;
; 2.474  ; Dht11_Driver:U2|dd[4][2] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.185     ; 2.309      ;
; 2.501  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][1]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 2.335      ;
; 2.507  ; Dht11_Driver:U2|dd[4][4] ; LCM_com_data[16][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.187     ; 2.340      ;
; 2.532  ; Dht11_Driver:U2|dd[4][6] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 2.366      ;
; 2.546  ; Dht11_Driver:U2|dd[4][1] ; LCM_com_data[17][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.105     ; 2.461      ;
; 2.559  ; Dht11_Driver:U2|dd[4][3] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.185     ; 2.394      ;
; 2.616  ; Dht11_Driver:U2|dd[4][5] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 2.450      ;
; 2.641  ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[17][2]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.186     ; 2.475      ;
; 2.650  ; Dht11_Driver:U2|dd[4][7] ; LCM_com_data[16][3]~latch ; FD[5]        ; LCMP_RESET  ; 0.000        ; -0.185     ; 2.485      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.075 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.241      ; 0.420      ;
; 0.106 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.242      ; 0.452      ;
; 0.137 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.248      ; 0.489      ;
; 0.142 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.248      ; 0.494      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.180 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.257      ; 0.541      ;
; 0.210 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.350      ;
; 0.211 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.351      ;
; 0.250 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.390      ;
; 0.286 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.427      ;
; 0.288 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.428      ;
; 0.290 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.291 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.431      ;
; 0.292 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.432      ;
; 0.311 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.451      ;
; 0.313 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.453      ;
; 0.313 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.453      ;
; 0.314 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.454      ;
; 0.314 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.454      ;
; 0.323 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.463      ;
; 0.335 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; -0.001     ; 0.438      ;
; 0.363 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.503      ;
; 0.364 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.504      ;
; 0.385 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.525      ;
; 0.428 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.000      ; 0.532      ;
; 0.435 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.575      ;
; 0.435 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.575      ;
; 0.439 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.440 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.580      ;
; 0.441 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.581      ;
; 0.444 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.584      ;
; 0.445 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.585      ;
; 0.446 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.586      ;
; 0.448 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.588      ;
; 0.449 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.589      ;
; 0.464 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.604      ;
; 0.465 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.605      ;
; 0.473 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.613      ;
; 0.498 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.638      ;
; 0.501 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.501 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.501 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.502 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.642      ;
; 0.503 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.643      ;
; 0.505 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.645      ;
; 0.505 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.645      ;
; 0.506 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.646      ;
; 0.507 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.647      ;
; 0.510 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.650      ;
; 0.512 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.652      ;
; 0.515 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.522 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.523 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.663      ;
; 0.524 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.664      ;
; 0.525 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.665      ;
; 0.564 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.704      ;
; 0.567 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.707      ;
; 0.568 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.708      ;
; 0.568 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.708      ;
; 0.571 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.711      ;
; 0.573 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.713      ;
; 0.576 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.716      ;
; 0.578 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.718      ;
; 0.582 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.722      ;
; 0.586 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.726      ;
; 0.588 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.728      ;
; 0.591 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.731      ;
; 0.599 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.000      ; 0.703      ;
; 0.602 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.742      ;
; 0.606 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.746      ;
; 0.609 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.749      ;
; 0.634 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.774      ;
; 0.637 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.777      ;
; 0.639 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.779      ;
; 0.642 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.782      ;
; 0.654 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.794      ;
; 0.657 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.797      ;
; 0.666 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.806      ;
; 0.742 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.882      ;
; 0.781 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.003      ; 0.888      ;
; 0.799 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.939      ;
; 0.806 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.946      ;
; 0.810 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.950      ;
; 0.836 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.008      ; 0.948      ;
; 0.857 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.050      ; 1.011      ;
; 0.868 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 1.008      ;
; 0.877 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.050      ; 1.031      ;
; 0.881 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.040      ; 1.025      ;
; 0.881 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.040      ; 1.025      ;
; 0.881 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.040      ; 1.025      ;
; 0.881 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.040      ; 1.025      ;
; 0.881 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.040      ; 1.025      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[17]'                                                                                  ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; DHT11_RESET              ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.249 ; times[10]                ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.390      ;
; 0.284 ; times[2]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.425      ;
; 0.285 ; times[1]                 ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; times[4]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.426      ;
; 0.286 ; times[3]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; times[5]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; times[6]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; times[7]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.427      ;
; 0.297 ; times[0]                 ; times[0]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.438      ;
; 0.352 ; times[8]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.493      ;
; 0.353 ; times[9]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.494      ;
; 0.410 ; DHT11_RESET              ; times[0]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.410 ; DHT11_RESET              ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.551      ;
; 0.433 ; times[1]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.574      ;
; 0.434 ; times[3]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.575      ;
; 0.434 ; times[5]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.575      ;
; 0.434 ; times[7]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.575      ;
; 0.443 ; times[2]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.584      ;
; 0.444 ; times[0]                 ; times[1]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.585      ;
; 0.444 ; times[4]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.585      ;
; 0.445 ; times[6]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.586      ;
; 0.446 ; times[2]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.587      ;
; 0.447 ; times[0]                 ; times[2]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.588      ;
; 0.447 ; times[4]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.588      ;
; 0.448 ; times[6]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.589      ;
; 0.496 ; times[1]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.637      ;
; 0.497 ; times[7]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.638      ;
; 0.497 ; times[3]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.638      ;
; 0.497 ; times[5]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.638      ;
; 0.499 ; times[1]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.640      ;
; 0.500 ; times[7]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.641      ;
; 0.500 ; times[3]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.641      ;
; 0.500 ; times[5]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.641      ;
; 0.501 ; times[9]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.642      ;
; 0.509 ; times[2]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.650      ;
; 0.510 ; times[0]                 ; times[3]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.651      ;
; 0.510 ; times[4]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.651      ;
; 0.511 ; times[8]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.652      ;
; 0.511 ; times[6]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.652      ;
; 0.512 ; times[2]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.653      ;
; 0.513 ; times[0]                 ; times[4]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.654      ;
; 0.513 ; times[4]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.654      ;
; 0.514 ; times[8]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.655      ;
; 0.514 ; times[6]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.655      ;
; 0.562 ; times[1]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.703      ;
; 0.563 ; times[3]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.704      ;
; 0.563 ; times[5]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.704      ;
; 0.565 ; times[1]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.706      ;
; 0.566 ; times[3]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.707      ;
; 0.566 ; times[5]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.707      ;
; 0.575 ; times[2]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.716      ;
; 0.576 ; times[0]                 ; times[5]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.717      ;
; 0.576 ; times[4]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.717      ;
; 0.578 ; times[2]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.719      ;
; 0.579 ; times[0]                 ; times[6]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.720      ;
; 0.579 ; times[4]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.720      ;
; 0.603 ; DHT11_RESET              ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 0.739      ;
; 0.628 ; times[1]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.769      ;
; 0.629 ; times[3]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.770      ;
; 0.631 ; times[1]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.772      ;
; 0.632 ; times[3]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.773      ;
; 0.641 ; times[2]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.782      ;
; 0.642 ; times[0]                 ; times[7]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.783      ;
; 0.644 ; times[2]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.785      ;
; 0.645 ; times[0]                 ; times[8]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.786      ;
; 0.694 ; times[1]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.835      ;
; 0.697 ; times[1]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.838      ;
; 0.708 ; times[0]                 ; times[9]    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.849      ;
; 0.711 ; times[0]                 ; times[10]   ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.852      ;
; 0.734 ; Dht11_Driver:U2|DHT11_ok ; DHT11_RESET ; FD[5]        ; FD[17]      ; 0.000        ; -0.112     ; 0.726      ;
; 0.756 ; times[8]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 0.892      ;
; 0.778 ; LCMPok                   ; DHT11_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.119      ; 1.001      ;
; 0.780 ; times[8]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.921      ;
; 0.780 ; times[7]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 0.916      ;
; 0.816 ; times[9]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 0.952      ;
; 0.830 ; times[6]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 0.966      ;
; 0.840 ; times[9]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.981      ;
; 0.842 ; times[7]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.983      ;
; 0.887 ; times[10]                ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 1.023      ;
; 0.892 ; times[6]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 1.033      ;
; 0.911 ; times[10]                ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 1.052      ;
; 0.922 ; times[5]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 1.058      ;
; 0.923 ; times[2]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 1.059      ;
; 0.946 ; LCMPok                   ; LCMP_RESET  ; FD[0]        ; FD[17]      ; 0.000        ; 0.114      ; 1.164      ;
; 0.956 ; times[1]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 1.092      ;
; 0.976 ; times[2]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 1.117      ;
; 0.984 ; times[5]                 ; DHT11_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 1.125      ;
; 1.001 ; times[3]                 ; LCMP_RESET  ; FD[17]       ; FD[17]      ; 0.000        ; 0.032      ; 1.137      ;
; 1.003 ; LCMPok                   ; times[0]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.119      ; 1.226      ;
; 1.003 ; LCMPok                   ; times[3]    ; FD[0]        ; FD[17]      ; 0.000        ; 0.119      ; 1.226      ;
+-------+--------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[5]'                                                                                                      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; Dht11_Driver:U2|DHT11_ok    ; Dht11_Driver:U2|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Dht11_Driver:U2|DHT11_S     ; Dht11_Driver:U2|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Dht11_Driver:U2|tryNN[0]    ; Dht11_Driver:U2|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Dht11_Driver:U2|dp[1]       ; Dht11_Driver:U2|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Dht11_Driver:U2|tryDelay[0] ; Dht11_Driver:U2|tryDelay[0] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Dht11_Driver:U2|S_B         ; Dht11_Driver:U2|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; Dht11_Driver:U2|tryDelay[2] ; Dht11_Driver:U2|tryDelay[2] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U2|tryNN[1]    ; Dht11_Driver:U2|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U2|dp[2]       ; Dht11_Driver:U2|dp[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U2|d8[1]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U2|d8[2]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U2|isdata[1]   ; Dht11_Driver:U2|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U2|isdata[0]   ; Dht11_Driver:U2|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.173 ; Dht11_Driver:U2|dp[0]       ; Dht11_Driver:U2|dp[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.314      ;
; 0.174 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.178 ; Dht11_Driver:U2|Timeout[21] ; Dht11_Driver:U2|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.318      ;
; 0.185 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; Dht11_Driver:U2|d8[0]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.186 ; Dht11_Driver:U2|chK_SUM[7]  ; Dht11_Driver:U2|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.325      ;
; 0.203 ; Dht11_Driver:U2|DHT11_ok    ; Dht11_Driver:U2|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.344      ;
; 0.221 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.361      ;
; 0.259 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[3][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.399      ;
; 0.261 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dd[0][6]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.401      ;
; 0.266 ; Dht11_Driver:U2|dbit[4]     ; Dht11_Driver:U2|dbit[5]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.406      ;
; 0.266 ; Dht11_Driver:U2|dbit[4]     ; Dht11_Driver:U2|dd[3][5]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.406      ;
; 0.277 ; Dht11_Driver:U2|Timeout[1]  ; Dht11_Driver:U2|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.418      ;
; 0.277 ; Dht11_Driver:U2|Timeout[3]  ; Dht11_Driver:U2|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.418      ;
; 0.278 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.418      ;
; 0.278 ; Dht11_Driver:U2|Timeout[17] ; Dht11_Driver:U2|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.418      ;
; 0.278 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.419      ;
; 0.279 ; Dht11_Driver:U2|Timeout[13] ; Dht11_Driver:U2|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.420      ;
; 0.279 ; Dht11_Driver:U2|Timeout[15] ; Dht11_Driver:U2|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; Dht11_Driver:U2|Timeout[19] ; Dht11_Driver:U2|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.281 ; Dht11_Driver:U2|Timeout[18] ; Dht11_Driver:U2|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.421      ;
; 0.284 ; Dht11_Driver:U2|Timeout[10] ; Dht11_Driver:U2|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.425      ;
; 0.284 ; Dht11_Driver:U2|Timeout[8]  ; Dht11_Driver:U2|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.425      ;
; 0.284 ; Dht11_Driver:U2|Timeout[9]  ; Dht11_Driver:U2|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.425      ;
; 0.285 ; Dht11_Driver:U2|Timeout[7]  ; Dht11_Driver:U2|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; Dht11_Driver:U2|Timeout[11] ; Dht11_Driver:U2|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.425      ;
; 0.285 ; Dht11_Driver:U2|Timeout[6]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; Dht11_Driver:U2|Timeout[5]  ; Dht11_Driver:U2|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.286 ; Dht11_Driver:U2|chK_SUM[2]  ; Dht11_Driver:U2|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; Dht11_Driver:U2|Timeout[16] ; Dht11_Driver:U2|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; Dht11_Driver:U2|chK_SUM[3]  ; Dht11_Driver:U2|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.426      ;
; 0.288 ; Dht11_Driver:U2|chK_SUM[6]  ; Dht11_Driver:U2|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; Dht11_Driver:U2|chK_SUM[5]  ; Dht11_Driver:U2|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; Dht11_Driver:U2|Timeout[20] ; Dht11_Driver:U2|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.428      ;
; 0.289 ; Dht11_Driver:U2|chK_SUM[1]  ; Dht11_Driver:U2|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.428      ;
; 0.291 ; Dht11_Driver:U2|Timeout[14] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.431      ;
; 0.294 ; Dht11_Driver:U2|Timeout[0]  ; Dht11_Driver:U2|Timeout[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.435      ;
; 0.294 ; Dht11_Driver:U2|d8[1]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.434      ;
; 0.305 ; Dht11_Driver:U2|ss[0]       ; Dht11_Driver:U2|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.445      ;
; 0.328 ; Dht11_Driver:U2|dbit[1]     ; Dht11_Driver:U2|dbit[2]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.468      ;
; 0.330 ; Dht11_Driver:U2|dbit[1]     ; Dht11_Driver:U2|dd[3][2]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.470      ;
; 0.331 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.471      ;
; 0.333 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.473      ;
; 0.335 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[0][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.475      ;
; 0.335 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[3][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.475      ;
; 0.335 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dd[1][3]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.475      ;
; 0.337 ; Dht11_Driver:U2|dbit[2]     ; Dht11_Driver:U2|dbit[3]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.477      ;
; 0.338 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dbit[6]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.478      ;
; 0.340 ; Dht11_Driver:U2|dbit[5]     ; Dht11_Driver:U2|dd[3][6]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.480      ;
; 0.343 ; Dht11_Driver:U2|dbit[3]     ; Dht11_Driver:U2|dbit[4]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.483      ;
; 0.344 ; Dht11_Driver:U2|dbit[3]     ; Dht11_Driver:U2|dd[3][4]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.484      ;
; 0.346 ; Dht11_Driver:U2|chK_SUM[4]  ; Dht11_Driver:U2|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.485      ;
; 0.347 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[0][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.487      ;
; 0.347 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|bit01       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.488      ;
; 0.352 ; Dht11_Driver:U2|dbit[6]     ; Dht11_Driver:U2|dd[1][7]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.492      ;
; 0.356 ; Dht11_Driver:U2|chK_SUM[0]  ; Dht11_Driver:U2|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.495      ;
; 0.371 ; Dht11_Driver:U2|isdata[1]   ; Dht11_Driver:U2|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.511      ;
; 0.387 ; Dht11_Driver:U2|ss[1]       ; Dht11_Driver:U2|ss[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.527      ;
; 0.389 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|bit01       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.530      ;
; 0.409 ; Dht11_Driver:U2|dbit[0]     ; Dht11_Driver:U2|dd[2][1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.034      ; 0.547      ;
; 0.415 ; Dht11_Driver:U2|dp[0]       ; Dht11_Driver:U2|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.556      ;
; 0.426 ; Dht11_Driver:U2|Timeout[3]  ; Dht11_Driver:U2|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.567      ;
; 0.426 ; Dht11_Driver:U2|Timeout[1]  ; Dht11_Driver:U2|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.567      ;
; 0.427 ; Dht11_Driver:U2|Timeout[17] ; Dht11_Driver:U2|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.567      ;
; 0.428 ; Dht11_Driver:U2|Timeout[15] ; Dht11_Driver:U2|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.568      ;
; 0.428 ; Dht11_Driver:U2|Timeout[19] ; Dht11_Driver:U2|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.568      ;
; 0.428 ; Dht11_Driver:U2|Timeout[13] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.568      ;
; 0.430 ; Dht11_Driver:U2|dbit[3]     ; Dht11_Driver:U2|dd[2][4]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.039      ; 0.573      ;
; 0.432 ; Dht11_Driver:U2|dbit[0]     ; Dht11_Driver:U2|dbit[1]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.572      ;
; 0.433 ; Dht11_Driver:U2|dbit[0]     ; Dht11_Driver:U2|dd[3][1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.573      ;
; 0.433 ; Dht11_Driver:U2|Timeout[9]  ; Dht11_Driver:U2|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.574      ;
; 0.434 ; Dht11_Driver:U2|Timeout[11] ; Dht11_Driver:U2|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.574      ;
; 0.434 ; Dht11_Driver:U2|Timeout[7]  ; Dht11_Driver:U2|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.575      ;
; 0.434 ; Dht11_Driver:U2|Timeout[5]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.575      ;
; 0.435 ; Dht11_Driver:U2|chK_SUM[3]  ; Dht11_Driver:U2|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.574      ;
; 0.436 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.576      ;
; 0.436 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.577      ;
; 0.436 ; Dht11_Driver:U2|chK_SUM[5]  ; Dht11_Driver:U2|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.575      ;
; 0.437 ; Dht11_Driver:U2|Timeout[2]  ; Dht11_Driver:U2|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.578      ;
; 0.437 ; Dht11_Driver:U2|chK_SUM[1]  ; Dht11_Driver:U2|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.576      ;
; 0.438 ; Dht11_Driver:U2|dbit[0]     ; Dht11_Driver:U2|dd[0][1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.578      ;
; 0.438 ; Dht11_Driver:U2|dbit[0]     ; Dht11_Driver:U2|dd[1][1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.578      ;
; 0.439 ; Dht11_Driver:U2|Timeout[18] ; Dht11_Driver:U2|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.439 ; Dht11_Driver:U2|Timeout[12] ; Dht11_Driver:U2|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.439 ; Dht11_Driver:U2|Timeout[4]  ; Dht11_Driver:U2|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.580      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.179     ; 0.294      ;
; 0.454 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.180     ; 0.294      ;
; 0.460 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.190     ; 0.290      ;
; 0.470 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.191     ; 0.299      ;
; 0.472 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.192     ; 0.300      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.181 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.118     ; 3.050      ;
; -2.181 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.118     ; 3.050      ;
; -2.181 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.118     ; 3.050      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.115     ; 3.053      ;
; -2.181 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.118     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.124     ; 3.043      ;
; -2.180 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.054      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.112     ; 3.055      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.112     ; 3.055      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.054      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.054      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.111     ; 3.056      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.054      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.113     ; 3.054      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.117     ; 3.050      ;
; -2.180 ; LCMx[0]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.112     ; 3.055      ;
; -2.016 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.047     ; 2.956      ;
; -2.016 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.047     ; 2.956      ;
; -2.016 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.047     ; 2.956      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.044     ; 2.959      ;
; -2.016 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.047     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 2.949      ;
; -2.015 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 2.960      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 2.961      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 2.961      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 2.960      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 2.960      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.040     ; 2.962      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 2.960      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.042     ; 2.960      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.046     ; 2.956      ;
; -2.015 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.041     ; 2.961      ;
; -0.899 ; LCM[1]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 1.243      ; 3.129      ;
; -0.899 ; LCM[1]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.243      ; 3.129      ;
; -0.899 ; LCM[1]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.243      ; 3.129      ;
; -0.899 ; LCM[1]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[16][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 3.132      ;
; -0.899 ; LCM[1]    ; LCM_com_data[12][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.243      ; 3.129      ;
; -0.898 ; LCM[1]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 1.237      ; 3.122      ;
; -0.898 ; LCM[1]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.244      ; 3.129      ;
; -0.898 ; LCM[1]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 1.244      ; 3.129      ;
; -0.898 ; LCM[1]    ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.244      ; 3.129      ;
; -0.898 ; LCM[1]    ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.244      ; 3.129      ;
; -0.898 ; LCM[1]    ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 1.248      ; 3.133      ;
; -0.898 ; LCM[1]    ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 1.244      ; 3.129      ;
; -0.898 ; LCM[1]    ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 1.000        ; 1.244      ; 3.129      ;
; -0.898 ; LCM[1]    ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.249      ; 3.134      ;
; -0.898 ; LCM[1]    ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.249      ; 3.134      ;
; -0.898 ; LCM[1]    ; LCM_com_data[13][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.248      ; 3.133      ;
; -0.898 ; LCM[1]    ; LCM_com_data[11][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.248      ; 3.133      ;
; -0.898 ; LCM[1]    ; LCM_com_data[17][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.250      ; 3.135      ;
; -0.898 ; LCM[1]    ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.248      ; 3.133      ;
; -0.898 ; LCM[1]    ; LCM_com_data[12][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.248      ; 3.133      ;
; -0.898 ; LCM[1]    ; LCM_com_data[17][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.244      ; 3.129      ;
; -0.898 ; LCM[1]    ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.249      ; 3.134      ;
; -0.758 ; LCM[0]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 1.243      ; 2.988      ;
; -0.758 ; LCM[0]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.243      ; 2.988      ;
; -0.758 ; LCM[0]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.243      ; 2.988      ;
; -0.758 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 2.991      ;
; -0.758 ; LCM[0]    ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 2.991      ;
; -0.758 ; LCM[0]    ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 2.991      ;
; -0.758 ; LCM[0]    ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 2.991      ;
; -0.758 ; LCM[0]    ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 2.991      ;
; -0.758 ; LCM[0]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 2.991      ;
; -0.758 ; LCM[0]    ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.246      ; 2.991      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[5]'                                                                                   ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.133 ; DHT11_RESET ; Dht11_Driver:U2|ss[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.227      ;
; -0.133 ; DHT11_RESET ; Dht11_Driver:U2|ss[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.227      ;
; -0.133 ; DHT11_RESET ; Dht11_Driver:U2|d8[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.227      ;
; -0.133 ; DHT11_RESET ; Dht11_Driver:U2|d8[2]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.227      ;
; -0.133 ; DHT11_RESET ; Dht11_Driver:U2|d8[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.227      ;
; -0.132 ; DHT11_RESET ; Dht11_Driver:U2|dp[1]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.109      ; 1.228      ;
; -0.132 ; DHT11_RESET ; Dht11_Driver:U2|dp[0]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.109      ; 1.228      ;
; 0.049  ; DHT11_RESET ; Dht11_Driver:U2|tryNN[1]    ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.045      ;
; 0.049  ; DHT11_RESET ; Dht11_Driver:U2|dp[2]       ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.045      ;
; 0.049  ; DHT11_RESET ; Dht11_Driver:U2|isdata[1]   ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.045      ;
; 0.049  ; DHT11_RESET ; Dht11_Driver:U2|isdata[0]   ; FD[17]       ; FD[5]       ; 1.000        ; 0.107      ; 1.045      ;
; 0.051  ; DHT11_RESET ; Dht11_Driver:U2|tryNN[0]    ; FD[17]       ; FD[5]       ; 1.000        ; 0.109      ; 1.045      ;
; 0.051  ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[0] ; FD[17]       ; FD[5]       ; 1.000        ; 0.109      ; 1.045      ;
; 0.051  ; DHT11_RESET ; Dht11_Driver:U2|S_B         ; FD[17]       ; FD[5]       ; 1.000        ; 0.109      ; 1.045      ;
; 0.051  ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[2] ; FD[17]       ; FD[5]       ; 1.000        ; 0.109      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|DHT11_ok    ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|DHT11_S     ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[7]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[0]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[6]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[1]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[3]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[2]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[4]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[10] ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[5]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[8]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.054  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[9]  ; FD[17]       ; FD[5]       ; 1.000        ; 0.112      ; 1.045      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[14] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[11] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[13] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[20] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[12] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[17] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[21] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[16] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[15] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[19] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
; 0.275  ; DHT11_RESET ; Dht11_Driver:U2|Timeout[18] ; FD[17]       ; FD[5]       ; 1.000        ; 0.114      ; 0.826      ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.388 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.590      ; 1.794      ;
; 0.391 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.796      ;
; 0.391 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.796      ;
; 0.393 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.587      ; 1.786      ;
; 0.393 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.587      ; 1.786      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.397 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.790      ;
; 0.398 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 1.789      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.590      ; 1.700      ;
; 0.983 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.704      ;
; 0.983 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.704      ;
; 0.984 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.587      ; 1.695      ;
; 0.984 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.587      ; 1.695      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.987 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.700      ;
; 0.989 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 1.698      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.278 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.603      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.276 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.605      ;
; -0.272 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.664      ; 1.601      ;
; -0.272 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.609      ;
; -0.272 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.609      ;
; -0.272 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.664      ; 1.601      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.667      ; 1.605      ;
; 0.315  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.696      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.316  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.697      ;
; 0.320  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.664      ; 1.693      ;
; 0.320  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.664      ; 1.693      ;
; 0.321  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.702      ;
; 0.321  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 1.702      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
; 0.325  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.667      ; 1.701      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[0]'                                                                                     ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.098 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.863      ;
; -0.098 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.863      ;
; -0.098 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.863      ;
; -0.098 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.863      ;
; -0.098 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.863      ;
; -0.098 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.757      ; 1.868      ;
; -0.098 ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.757      ; 1.868      ;
; -0.098 ; LCMP_RESET ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.758      ; 1.869      ;
; -0.098 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.757      ; 1.868      ;
; -0.097 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.745      ; 1.857      ;
; -0.097 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 1.863      ;
; -0.097 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 1.863      ;
; -0.097 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 1.863      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.866      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 1.868      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.864      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.866      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.866      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.866      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.866      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.866      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.866      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 1.868      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 1.868      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 1.868      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.756      ; 1.868      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.751      ; 1.863      ;
; -0.097 ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.752      ; 1.864      ;
; -0.096 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.867      ;
; -0.096 ; LCMP_RESET ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.754      ; 1.867      ;
; 0.377  ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.745      ; 1.831      ;
; 0.377  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.752      ; 1.838      ;
; 0.377  ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.752      ; 1.838      ;
; 0.377  ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.752      ; 1.838      ;
; 0.377  ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.752      ; 1.838      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.756      ; 1.842      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.752      ; 1.838      ;
; 0.377  ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.752      ; 1.838      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.757      ; 1.843      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[17][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.757      ; 1.843      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.754      ; 1.840      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.756      ; 1.842      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.756      ; 1.842      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.758      ; 1.844      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.756      ; 1.842      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.756      ; 1.842      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.752      ; 1.838      ;
; 0.377  ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.757      ; 1.843      ;
; 0.378  ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.751      ; 1.838      ;
; 0.378  ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.751      ; 1.838      ;
; 0.378  ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.751      ; 1.838      ;
; 0.378  ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.751      ; 1.838      ;
; 1.179  ; LCM[0]     ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.345      ; 2.628      ;
; 1.179  ; LCM[0]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.635      ;
; 1.179  ; LCM[0]     ; LCMPok                        ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.635      ;
; 1.179  ; LCM[0]     ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.635      ;
; 1.179  ; LCM[0]     ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.635      ;
; 1.179  ; LCM[0]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.356      ; 2.639      ;
; 1.179  ; LCM[0]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.635      ;
; 1.179  ; LCM[0]     ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.635      ;
; 1.179  ; LCM[0]     ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[19][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[16][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.357      ; 2.640      ;
; 1.179  ; LCM[0]     ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[17][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.357      ; 2.640      ;
; 1.179  ; LCM[0]     ; LCM_com_data[16][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.637      ;
; 1.179  ; LCM[0]     ; LCM_com_data[13][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.356      ; 2.639      ;
; 1.179  ; LCM[0]     ; LCM_com_data[11][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.356      ; 2.639      ;
; 1.179  ; LCM[0]     ; LCM_com_data[17][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.358      ; 2.641      ;
; 1.179  ; LCM[0]     ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.356      ; 2.639      ;
; 1.179  ; LCM[0]     ; LCM_com_data[12][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.356      ; 2.639      ;
; 1.179  ; LCM[0]     ; LCM_com_data[17][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.635      ;
; 1.179  ; LCM[0]     ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.357      ; 2.640      ;
; 1.180  ; LCM[0]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.351      ; 2.635      ;
; 1.180  ; LCM[0]     ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.351      ; 2.635      ;
; 1.180  ; LCM[0]     ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.351      ; 2.635      ;
; 1.180  ; LCM[0]     ; LCM_com_data[12][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.351      ; 2.635      ;
; 1.319  ; LCM[1]     ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.345      ; 2.768      ;
; 1.319  ; LCM[1]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.775      ;
; 1.319  ; LCM[1]     ; LCMPok                        ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.775      ;
; 1.319  ; LCM[1]     ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.775      ;
; 1.319  ; LCM[1]     ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.775      ;
; 1.319  ; LCM[1]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.777      ;
; 1.319  ; LCM[1]     ; LCM_com_data[3][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.356      ; 2.779      ;
; 1.319  ; LCM[1]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.775      ;
; 1.319  ; LCM[1]     ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 0.000        ; 1.352      ; 2.775      ;
; 1.319  ; LCM[1]     ; LCM_com_data[14][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.354      ; 2.777      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[5]'                                                                                   ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[14] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[11] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[13] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[20] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[12] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[17] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[21] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[16] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[15] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[19] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.318 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[18] ; FD[17]       ; FD[5]       ; 0.000        ; 0.286      ; 0.708      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_ok    ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|DHT11_S     ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[7]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[0]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[6]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[1]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[3]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[2]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[4]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[10] ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[5]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[8]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.500 ; DHT11_RESET ; Dht11_Driver:U2|Timeout[9]  ; FD[17]       ; FD[5]       ; 0.000        ; 0.285      ; 0.889      ;
; 0.510 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[0]    ; FD[17]       ; FD[5]       ; 0.000        ; 0.282      ; 0.896      ;
; 0.510 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[0] ; FD[17]       ; FD[5]       ; 0.000        ; 0.282      ; 0.896      ;
; 0.510 ; DHT11_RESET ; Dht11_Driver:U2|S_B         ; FD[17]       ; FD[5]       ; 0.000        ; 0.282      ; 0.896      ;
; 0.510 ; DHT11_RESET ; Dht11_Driver:U2|tryDelay[2] ; FD[17]       ; FD[5]       ; 0.000        ; 0.282      ; 0.896      ;
; 0.513 ; DHT11_RESET ; Dht11_Driver:U2|tryNN[1]    ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 0.896      ;
; 0.513 ; DHT11_RESET ; Dht11_Driver:U2|dp[2]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 0.896      ;
; 0.513 ; DHT11_RESET ; Dht11_Driver:U2|isdata[1]   ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 0.896      ;
; 0.513 ; DHT11_RESET ; Dht11_Driver:U2|isdata[0]   ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 0.896      ;
; 0.659 ; DHT11_RESET ; Dht11_Driver:U2|dp[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.282      ; 1.045      ;
; 0.659 ; DHT11_RESET ; Dht11_Driver:U2|dp[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.282      ; 1.045      ;
; 0.662 ; DHT11_RESET ; Dht11_Driver:U2|ss[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 1.045      ;
; 0.662 ; DHT11_RESET ; Dht11_Driver:U2|ss[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 1.045      ;
; 0.662 ; DHT11_RESET ; Dht11_Driver:U2|d8[1]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 1.045      ;
; 0.662 ; DHT11_RESET ; Dht11_Driver:U2|d8[2]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 1.045      ;
; 0.662 ; DHT11_RESET ; Dht11_Driver:U2|d8[0]       ; FD[17]       ; FD[5]       ; 0.000        ; 0.279      ; 1.045      ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[5]'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_S     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|DHT11_ok    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|S_B         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|bit01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|chK_SUM[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|d8[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dbit[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[0][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[1][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[2][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[3][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dd[4][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|dp[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|isdata[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|isdata[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|ss[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|ss[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|tryDelay[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|tryDelay[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|tryNN[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U2|tryNN[1]    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[12] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[13] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[14] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U2|Timeout[15] ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCMPok                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_RESET                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LN~_emulated                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; RS                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[2]                            ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[4]                            ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[7]                            ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCMPok                            ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated      ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LN~_emulated                      ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[0]                            ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[1]                            ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[3]                            ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[5]                            ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[6]                            ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_RESET                         ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; RS                                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[2]|clk                        ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]|clk            ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][1]~_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]|clk            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[4]|clk                        ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[7]|clk                        ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCMPok|clk                        ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]|clk                    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]|clk                    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]|clk                    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]|clk                    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]|clk                    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated|clk ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; DHT11_RESET             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; DHT11_RESET             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; DHT11_RESET|clk         ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; DHT11_RESET             ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; DHT11_RESET|clk         ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datac             ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datad             ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][3]|datad             ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][3]                   ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|inclk[0] ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|outclk   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch              ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][3]~latch|datac        ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[3][3]~latch|datad         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[13][2]~latch|datad        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[14][6]~latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][1]~latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][3]~latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][2]~latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][1]~latch|datad        ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][0]~latch|datad        ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][0]~latch|datad        ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[17][2]~latch|datad        ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch               ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[14][6]~latch              ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][3]~latch              ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][1]~latch              ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][0]~latch              ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][0]~latch              ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[17][2]~latch              ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|combout         ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|datac           ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0|combout         ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][0]~latch              ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][0]~latch              ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][2]~latch              ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][6]~latch              ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][3]~latch              ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][1]~latch              ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][0]~latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][0]~latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][2]~latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][2]~latch|datad        ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch               ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][6]~latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][3]~latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][1]~latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][1]~latch|datad        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[13][2]~latch|datad        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][3]~latch|datac        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[3][3]~latch|datad         ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch              ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|inclk[0] ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]~0clkctrl|outclk   ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][3]                   ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 1.113 ; 1.764 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 2.954 ; 3.413 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 0.961 ; 1.588 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.961 ; 1.588 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -0.912 ; -1.553 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; -0.643 ; -1.270 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; -0.690 ; -1.314 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.690 ; -1.314 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 4.824 ; 5.014 ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 3.989 ; 4.078 ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 4.105 ; 4.218 ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 4.824 ; 5.014 ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 4.079 ; 4.192 ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 5.081 ; 5.313 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 4.948 ; 4.927 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 4.850 ; 4.987 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 4.769 ; 4.769 ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 4.769 ; 4.769 ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 4.769 ; 4.769 ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 4.769 ; 4.769 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 4.769 ; 4.769 ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 3.769 ; 3.834 ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 4.024 ; 4.104 ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 3.883 ; 3.970 ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 4.255 ; 4.331 ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 3.854 ; 3.885 ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 3.895 ; 3.939 ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 4.255 ; 4.331 ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 3.699 ; 3.756 ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 3.741 ; 3.804 ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 3.918 ; 4.011 ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 3.155 ; 3.226 ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 2.257 ; 2.334 ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 3.918 ; 4.011 ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 3.102 ; 3.165 ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 3.042 ; 3.080 ; Fall       ; LCM_RESET       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 3.876 ; 3.962 ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 3.876 ; 3.962 ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 3.988 ; 4.097 ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 4.678 ; 4.861 ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 3.929 ; 4.025 ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 4.897 ; 5.114 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 4.778 ; 4.765 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 4.709 ; 4.840 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 3.666 ; 3.729 ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 3.894 ; 3.966 ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 3.776 ; 3.859 ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 2.204 ; 2.289 ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 2.952 ; 3.001 ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 2.204 ; 2.289 ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 3.622 ; 3.676 ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 2.900 ; 2.942 ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 2.819 ; 2.902 ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 2.211 ; 2.281 ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 3.083 ; 3.151 ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 2.211 ; 2.281 ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 3.793 ; 3.876 ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 3.031 ; 3.093 ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 2.949 ; 2.992 ; Fall       ; LCM_RESET       ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -18.518  ; -1.565  ; -5.778   ; -0.629  ; -3.000              ;
;  FD[0]           ; -18.358  ; -1.062  ; -5.778   ; -0.504  ; -1.487              ;
;  FD[17]          ; -6.028   ; 0.166   ; N/A      ; N/A     ; -1.487              ;
;  FD[5]           ; -6.376   ; 0.166   ; -1.429   ; 0.318   ; -1.487              ;
;  FD[7]           ; -4.012   ; 0.075   ; 0.388    ; -0.629  ; -1.487              ;
;  LCMP_RESET      ; -18.518  ; -0.472  ; N/A      ; N/A     ; -0.008              ;
;  LCM_RESET       ; -1.663   ; 0.453   ; N/A      ; N/A     ; 0.326               ;
;  gckP31          ; -2.042   ; -1.565  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1059.46 ; -19.27  ; -211.912 ; -28.242 ; -284.072            ;
;  FD[0]           ; -337.929 ; -5.006  ; -173.340 ; -15.068 ; -57.993             ;
;  FD[17]          ; -43.589  ; 0.000   ; N/A      ; N/A     ; -22.305             ;
;  FD[5]           ; -368.777 ; 0.000   ; -38.572  ; 0.000   ; -141.265            ;
;  FD[7]           ; -43.404  ; 0.000   ; 0.000    ; -13.674 ; -32.714             ;
;  LCMP_RESET      ; -233.636 ; -0.581  ; N/A      ; N/A     ; -0.029              ;
;  LCM_RESET       ; -8.148   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  gckP31          ; -23.977  ; -13.792 ; N/A      ; N/A     ; -29.766             ;
+------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.327 ; 2.560 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 6.205 ; 6.619 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 1.924 ; 2.200 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.924 ; 2.200 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -0.912 ; -1.553 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; -0.643 ; -1.181 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; -0.690 ; -1.293 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.690 ; -1.293 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 10.827 ; 10.300 ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 8.671  ; 8.487  ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 8.981  ; 8.746  ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 10.827 ; 10.300 ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 8.937  ; 8.820  ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 11.350 ; 10.853 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 10.631 ; 10.373 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 10.615 ; 10.271 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 9.998  ; 9.736  ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 8.869  ; 8.589  ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 9.998  ; 9.736  ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 9.234  ; 8.933  ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 8.493  ; 8.493  ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 8.126  ; 7.943  ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 8.747  ; 8.464  ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 8.400  ; 8.160  ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 9.285  ; 8.996  ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 8.326  ; 8.135  ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 8.480  ; 8.183  ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 9.285  ; 8.996  ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 8.038  ; 7.864  ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 8.133  ; 7.801  ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 8.076  ; 7.795  ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 6.423  ; 6.225  ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 4.751  ; 4.460  ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 8.076  ; 7.795  ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 6.356  ; 6.177  ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 6.296  ; 5.925  ; Fall       ; LCM_RESET       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DB_io[*]   ; FD[0]      ; 3.876 ; 3.962 ; Rise       ; FD[0]           ;
;  DB_io[0]  ; FD[0]      ; 3.876 ; 3.962 ; Rise       ; FD[0]           ;
;  DB_io[1]  ; FD[0]      ; 3.988 ; 4.097 ; Rise       ; FD[0]           ;
;  DB_io[2]  ; FD[0]      ; 4.678 ; 4.861 ; Rise       ; FD[0]           ;
;  DB_io[3]  ; FD[0]      ; 3.929 ; 4.025 ; Rise       ; FD[0]           ;
; RSo        ; FD[0]      ; 4.897 ; 5.114 ; Rise       ; FD[0]           ;
; DHT11_D_io ; FD[17]     ; 4.778 ; 4.765 ; Rise       ; FD[17]          ;
; DHT11_D_io ; FD[5]      ; 4.709 ; 4.840 ; Rise       ; FD[5]           ;
; DB_io[*]   ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[0]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[1]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[2]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 3.730 ; 3.730 ; Rise       ; FD[7]           ;
; Eo         ; FD[7]      ; 3.666 ; 3.729 ; Rise       ; FD[7]           ;
; RSo        ; FD[7]      ; 3.894 ; 3.966 ; Rise       ; FD[7]           ;
; RWo        ; FD[7]      ; 3.776 ; 3.859 ; Rise       ; FD[7]           ;
; DB_io[*]   ; LCM_RESET  ; 2.204 ; 2.289 ; Rise       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 2.952 ; 3.001 ; Rise       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 2.204 ; 2.289 ; Rise       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 3.622 ; 3.676 ; Rise       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 2.900 ; 2.942 ; Rise       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 2.819 ; 2.902 ; Rise       ; LCM_RESET       ;
; DB_io[*]   ; LCM_RESET  ; 2.211 ; 2.281 ; Fall       ; LCM_RESET       ;
;  DB_io[0]  ; LCM_RESET  ; 3.083 ; 3.151 ; Fall       ; LCM_RESET       ;
;  DB_io[1]  ; LCM_RESET  ; 2.211 ; 2.281 ; Fall       ; LCM_RESET       ;
;  DB_io[2]  ; LCM_RESET  ; 3.793 ; 3.876 ; Fall       ; LCM_RESET       ;
;  DB_io[3]  ; LCM_RESET  ; 3.031 ; 3.093 ; Fall       ; LCM_RESET       ;
; RSo        ; LCM_RESET  ; 2.949 ; 2.992 ; Fall       ; LCM_RESET       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; RSo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RWo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Eo            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DHT11_D_io    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DHT11_D_io              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gckP31                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstP99                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DHT11_D_io    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DHT11_D_io    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1054     ; 0        ; 0        ; 0        ;
; FD[5]      ; FD[0]      ; 651437   ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1        ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 1134     ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 40       ; 40       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1182     ; 289      ; 0        ; 0        ;
; FD[5]      ; FD[5]      ; 2043     ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[5]      ; 57       ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22       ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182      ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5        ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 15       ; 0        ; 0        ; 0        ;
; FD[5]      ; FD[17]     ; 17       ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 159      ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 18       ; 18       ; 0        ; 0        ;
; FD[5]      ; gckP31     ; 13       ; 13       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 11       ; 11       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 1        ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 128      ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5        ; 0        ; 0        ; 0        ;
; FD[5]      ; LCMP_RESET ; 1310255  ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 35       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1054     ; 0        ; 0        ; 0        ;
; FD[5]      ; FD[0]      ; 651437   ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1        ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 1134     ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 40       ; 40       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1182     ; 289      ; 0        ; 0        ;
; FD[5]      ; FD[5]      ; 2043     ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[5]      ; 57       ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22       ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182      ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5        ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 15       ; 0        ; 0        ; 0        ;
; FD[5]      ; FD[17]     ; 17       ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 159      ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 18       ; 18       ; 0        ; 0        ;
; FD[5]      ; gckP31     ; 13       ; 13       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 11       ; 11       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 1        ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 128      ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5        ; 0        ; 0        ; 0        ;
; FD[5]      ; LCMP_RESET ; 1310255  ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 35       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 60       ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 90       ; 30       ; 0        ; 0        ;
; FD[17]     ; FD[5]    ; 39       ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 60       ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 90       ; 30       ; 0        ; 0        ;
; FD[17]     ; FD[5]    ; 39       ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 123   ; 123  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 10 13:02:35 2018
Info: Command: quartus_sta CH10_DHT11_1 -c CH10_DHT11_1
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "LCMx[0]|combout" is a latch
    Warning: Node "LCMx[1]|combout" is a latch
    Warning: Node "LCM_com_data[3][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[1][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[1][0]|combout" is a latch
    Warning: Node "LCM_com_data[14][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data[17][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data[17][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[17][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[16][3]|combout" is a latch
    Warning: Node "LCM_com_data[17][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[16][1]|combout" is a latch
    Warning: Node "LCM_com_data2[17][1]|combout" is a latch
    Warning: Node "LCM_com_data2[17][2]|combout" is a latch
    Warning: Node "LCM_com_data2[16][2]|combout" is a latch
    Warning: Node "LCM_com_data2[17][3]|combout" is a latch
    Warning: Node "LCM_com_data2[17][0]|combout" is a latch
    Warning: Node "LCM_com_data2[16][0]|combout" is a latch
    Warning: Node "LCMset|DBii[0]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[1]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[2]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[3]~latch|combout" is a latch
    Warning: Node "LCMset|RSo~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'CH10_DHT11_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name gckP31 gckP31
    Info: create_clock -period 1.000 -name FD[7] FD[7]
    Info: create_clock -period 1.000 -name FD[0] FD[0]
    Info: create_clock -period 1.000 -name FD[17] FD[17]
    Info: create_clock -period 1.000 -name FD[5] FD[5]
    Info: create_clock -period 1.000 -name LCMP_RESET LCMP_RESET
    Info: create_clock -period 1.000 -name LCM_RESET LCM_RESET
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -18.518
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -18.518      -233.636 LCMP_RESET 
    Info:   -18.358      -337.929 FD[0] 
    Info:    -6.376      -368.777 FD[5] 
    Info:    -6.028       -43.589 FD[17] 
    Info:    -4.012       -43.404 FD[7] 
    Info:    -2.042       -23.977 gckP31 
    Info:    -1.663        -8.148 LCM_RESET 
Info: Worst-case hold slack is -1.565
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.565       -13.792 gckP31 
    Info:    -1.062        -5.006 FD[0] 
    Info:    -0.472        -0.472 LCMP_RESET 
    Info:     0.240         0.000 FD[7] 
    Info:     0.435         0.000 FD[17] 
    Info:     0.435         0.000 FD[5] 
    Info:     1.067         0.000 LCM_RESET 
Info: Worst-case recovery slack is -5.778
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.778      -173.340 FD[0] 
    Info:    -1.429       -38.572 FD[5] 
    Info:     0.598         0.000 FD[7] 
Info: Worst-case removal slack is -0.629
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.629       -13.674 FD[7] 
    Info:    -0.427       -12.789 FD[0] 
    Info:     0.862         0.000 FD[5] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -141.265 FD[5] 
    Info:    -1.487       -57.993 FD[0] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -22.305 FD[17] 
    Info:     0.140         0.000 LCMP_RESET 
    Info:     0.407         0.000 LCM_RESET 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -17.011
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -17.011      -216.106 LCMP_RESET 
    Info:   -16.788      -310.880 FD[0] 
    Info:    -5.965      -339.027 FD[5] 
    Info:    -5.552       -40.101 FD[17] 
    Info:    -3.726       -38.445 FD[7] 
    Info:    -1.699       -19.710 gckP31 
    Info:    -1.485        -7.263 LCM_RESET 
Info: Worst-case hold slack is -1.390
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.390       -12.430 gckP31 
    Info:    -0.909        -4.291 FD[0] 
    Info:    -0.366        -0.366 LCMP_RESET 
    Info:     0.196         0.000 FD[7] 
    Info:     0.383         0.000 FD[17] 
    Info:     0.383         0.000 FD[5] 
    Info:     1.024         0.000 LCM_RESET 
Info: Worst-case recovery slack is -5.223
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.223      -156.665 FD[0] 
    Info:    -1.274       -33.298 FD[5] 
    Info:     0.688         0.000 FD[7] 
Info: Worst-case removal slack is -0.605
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.605       -13.174 FD[7] 
    Info:    -0.504       -15.068 FD[0] 
    Info:     0.752         0.000 FD[5] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -141.265 FD[5] 
    Info:    -1.487       -57.993 FD[0] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -22.305 FD[17] 
    Info:    -0.008        -0.029 LCMP_RESET 
    Info:     0.326         0.000 LCM_RESET 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.463
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.463       -85.714 LCMP_RESET 
    Info:    -7.451      -128.504 FD[0] 
    Info:    -2.190      -106.566 FD[5] 
    Info:    -2.045       -11.164 FD[17] 
    Info:    -1.141        -7.018 FD[7] 
    Info:    -0.348        -1.810 gckP31 
    Info:    -0.171        -0.791 LCM_RESET 
Info: Worst-case hold slack is -0.862
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.862        -9.002 gckP31 
    Info:    -0.595        -4.429 FD[0] 
    Info:    -0.404        -0.581 LCMP_RESET 
    Info:     0.075         0.000 FD[7] 
    Info:     0.166         0.000 FD[17] 
    Info:     0.166         0.000 FD[5] 
    Info:     0.453         0.000 LCM_RESET 
Info: Worst-case recovery slack is -2.181
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.181       -65.413 FD[0] 
    Info:    -0.133        -0.929 FD[5] 
    Info:     0.388         0.000 FD[7] 
Info: Worst-case removal slack is -0.278
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.278        -6.013 FD[7] 
    Info:    -0.098        -2.917 FD[0] 
    Info:     0.318         0.000 FD[5] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -21.999 gckP31 
    Info:    -1.000       -95.000 FD[5] 
    Info:    -1.000       -39.000 FD[0] 
    Info:    -1.000       -22.000 FD[7] 
    Info:    -1.000       -15.000 FD[17] 
    Info:     0.355         0.000 LCMP_RESET 
    Info:     0.387         0.000 LCM_RESET 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 34 warnings
    Info: Peak virtual memory: 305 megabytes
    Info: Processing ended: Sat Mar 10 13:02:40 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


