
<!DOCTYPE HTML>
<html lang="zh-hans" >
    <head>
        <meta charset="UTF-8">
        <meta content="text/html; charset=utf-8" http-equiv="Content-Type">
        <title>第3章：时序、时钟与同步 · FPGA原理与AI加速应用教程</title>
        <meta http-equiv="X-UA-Compatible" content="IE=edge" />
        <meta name="description" content="">
        <meta name="generator" content="GitBook 3.2.3">
        <meta name="author" content="FPGA教程团队">
        
        
    
    <link rel="stylesheet" href="../gitbook/style.css">

    
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-expandable-chapters/expandable-chapters.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-search/search.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-back-to-top-button/plugin.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-splitter/splitter.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-highlight/website.css">
                
            
                
                <link rel="stylesheet" href="../gitbook/gitbook-plugin-fontsettings/website.css">
                
            
        

    

    
        
    
        
    
        
    
        
    
        
    
        
    

        
    
    
    <meta name="HandheldFriendly" content="true"/>
    <meta name="viewport" content="width=device-width, initial-scale=1, user-scalable=no">
    <meta name="apple-mobile-web-app-capable" content="yes">
    <meta name="apple-mobile-web-app-status-bar-style" content="black">
    <link rel="apple-touch-icon-precomposed" sizes="152x152" href="../gitbook/images/apple-touch-icon-precomposed-152.png">
    <link rel="shortcut icon" href="../gitbook/images/favicon.ico" type="image/x-icon">

    
    <link rel="next" href="chapter4.html" />
    
    
    <link rel="prev" href="chapter2.html" />
    

    </head>
    <body>
        
<div class="book">
    <div class="book-summary">
        
            
<div id="book-search-input" role="search">
    <input type="text" placeholder="输入并搜索" />
</div>

            
                <nav role="navigation">
                


<ul class="summary">
    
    

    

    
        
        
    
        <li class="chapter " data-level="1.1" data-path="../">
            
                <a href="../">
            
                    
                        <b>1.1.</b>
                    
                    介绍
            
                </a>
            

            
        </li>
    

    
        
        <li class="header">第一部分：FPGA基础架构</li>
        
        
    
        <li class="chapter " data-level="2.1" data-path="chapter1.html">
            
                <a href="chapter1.html">
            
                    
                        <b>2.1.</b>
                    
                    第1章：FPGA基础架构与工作原理
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="2.2" data-path="chapter2.html">
            
                <a href="chapter2.html">
            
                    
                        <b>2.2.</b>
                    
                    第2章：HDL设计基础与方法学
            
                </a>
            

            
        </li>
    
        <li class="chapter active" data-level="2.3" data-path="chapter3.html">
            
                <a href="chapter3.html">
            
                    
                        <b>2.3.</b>
                    
                    第3章：时序、时钟与同步
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="2.4" data-path="chapter4.html">
            
                <a href="chapter4.html">
            
                    
                        <b>2.4.</b>
                    
                    第4章：存储器系统与接口设计
            
                </a>
            

            
        </li>
    

    
        
        <li class="header">第二部分：高级设计技术</li>
        
        
    
        <li class="chapter " data-level="3.1" data-path="chapter5.html">
            
                <a href="chapter5.html">
            
                    
                        <b>3.1.</b>
                    
                    第5章：高速I/O与通信
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="3.2" data-path="chapter6.html">
            
                <a href="chapter6.html">
            
                    
                        <b>3.2.</b>
                    
                    第6章：DSP与算术优化
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="3.3" data-path="chapter7.html">
            
                <a href="chapter7.html">
            
                    
                        <b>3.3.</b>
                    
                    第7章：HLS与C到硬件综合
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="3.4" data-path="chapter8.html">
            
                <a href="chapter8.html">
            
                    
                        <b>3.4.</b>
                    
                    第8章：函数式HDL之Haskell/Clash
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="3.5" data-path="chapter9.html">
            
                <a href="chapter9.html">
            
                    
                        <b>3.5.</b>
                    
                    第9章：OCaml/Hardcaml硬件设计
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="3.6" data-path="chapter10.html">
            
                <a href="chapter10.html">
            
                    
                        <b>3.6.</b>
                    
                    第10章：零知识证明加速器
            
                </a>
            

            
        </li>
    

    
        
        <li class="header">第三部分：AI加速实战</li>
        
        
    
        <li class="chapter " data-level="4.1" data-path="chapter11.html">
            
                <a href="chapter11.html">
            
                    
                        <b>4.1.</b>
                    
                    第11章：AI加速器基础
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="4.2" data-path="chapter12.html">
            
                <a href="chapter12.html">
            
                    
                        <b>4.2.</b>
                    
                    第12章：LLM推理加速
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="4.3" data-path="chapter13.html">
            
                <a href="chapter13.html">
            
                    
                        <b>4.3.</b>
                    
                    第13章：视觉与多模态处理
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="4.4" data-path="chapter14.html">
            
                <a href="chapter14.html">
            
                    
                        <b>4.4.</b>
                    
                    第14章：LLM服务基础设施
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="4.5" data-path="chapter15.html">
            
                <a href="chapter15.html">
            
                    
                        <b>4.5.</b>
                    
                    第15章：机器人运动控制与FPGA
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="4.6" data-path="chapter16.html">
            
                <a href="chapter16.html">
            
                    
                        <b>4.6.</b>
                    
                    第16章：激光雷达信号处理与FPGA
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="4.7" data-path="chapter17.html">
            
                <a href="chapter17.html">
            
                    
                        <b>4.7.</b>
                    
                    第17章：毫米波雷达与FPGA
            
                </a>
            

            
        </li>
    

    
        
        <li class="header">第四部分：高级优化与扩展</li>
        
        
    
        <li class="chapter " data-level="5.1" data-path="chapter18.html">
            
                <a href="chapter18.html">
            
                    
                        <b>5.1.</b>
                    
                    第18章：性能分析与优化
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="5.2" data-path="chapter19.html">
            
                <a href="chapter19.html">
            
                    
                        <b>5.2.</b>
                    
                    第19章：功耗优化技术
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="5.3" data-path="chapter20.html">
            
                <a href="chapter20.html">
            
                    
                        <b>5.3.</b>
                    
                    第20章：多FPGA系统与扩展
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="5.4" data-path="chapter21.html">
            
                <a href="chapter21.html">
            
                    
                        <b>5.4.</b>
                    
                    第21章：可靠性与容错设计
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="5.5" data-path="chapter22.html">
            
                <a href="chapter22.html">
            
                    
                        <b>5.5.</b>
                    
                    第22章：未来趋势与新兴技术
            
                </a>
            

            
        </li>
    

    
        
        <li class="divider"></li>
        
        
    
        <li class="chapter " data-level="6.1" data-path="../docs/DEPLOY_README.md">
            
                <span>
            
                    
                        <b>6.1.</b>
                    
                    部署指南
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="6.2" data-path="../docs/GITBOOK_SETUP.md">
            
                <span>
            
                    
                        <b>6.2.</b>
                    
                    安装说明
            
                </a>
            

            
        </li>
    
        <li class="chapter " data-level="6.3" data-path="../docs/CONVERSION_SUMMARY.md">
            
                <span>
            
                    
                        <b>6.3.</b>
                    
                    转换总结
            
                </a>
            

            
        </li>
    

    

    <li class="divider"></li>

    <li>
        <a href="https://www.gitbook.com" target="blank" class="gitbook-link">
            本书使用 GitBook 发布
        </a>
    </li>
</ul>


                </nav>
            
        
    </div>

    <div class="book-body">
        
            <div class="body-inner">
                
                    

<div class="book-header" role="navigation">
    

    <!-- Title -->
    <h1>
        <i class="fa fa-circle-o-notch fa-spin"></i>
        <a href=".." >第3章：时序、时钟与同步</a>
    </h1>
</div>




                    <div class="page-wrapper" tabindex="-1" role="main">
                        <div class="page-inner">
                            
<div id="book-search-results">
    <div class="search-noresults">
    
                                <section class="normal markdown-section">
                                
                                <h1 id="&#x7B2C;&#x4E09;&#x7AE0;&#xFF1A;&#x65F6;&#x5E8F;&#x3001;&#x65F6;&#x949F;&#x4E0E;&#x540C;&#x6B65;">&#x7B2C;&#x4E09;&#x7AE0;&#xFF1A;&#x65F6;&#x5E8F;&#x3001;&#x65F6;&#x949F;&#x4E0E;&#x540C;&#x6B65;</h1>
<p>&#x672C;&#x7AE0;&#x6DF1;&#x5165;&#x63A2;&#x8BA8;FPGA&#x8BBE;&#x8BA1;&#x4E2D;&#x6700;&#x5173;&#x952E;&#x7684;&#x6982;&#x5FF5;&#x2014;&#x2014;&#x65F6;&#x5E8F;&#x548C;&#x540C;&#x6B65;&#x3002;&#x6211;&#x4EEC;&#x5C06;&#x5B66;&#x4E60;&#x65F6;&#x5E8F;&#x7EA6;&#x675F;&#x7684;&#x57FA;&#x672C;&#x539F;&#x7406;&#x3001;&#x591A;&#x65F6;&#x949F;&#x57DF;&#x8BBE;&#x8BA1;&#x6280;&#x672F;&#x3001;&#x4EE5;&#x53CA;&#x786E;&#x4FDD;&#x6570;&#x636E;&#x5728;&#x4E0D;&#x540C;&#x65F6;&#x949F;&#x57DF;&#x95F4;&#x53EF;&#x9760;&#x4F20;&#x8F93;&#x7684;&#x65B9;&#x6CD5;&#x3002;&#x5B66;&#x4E60;&#x76EE;&#x6807;&#x5305;&#x62EC;&#xFF1A;&#x7406;&#x89E3;&#x5EFA;&#x7ACB;&#x65F6;&#x95F4;&#x548C;&#x4FDD;&#x6301;&#x65F6;&#x95F4;&#x8FDD;&#x4F8B;&#x7684;&#x6839;&#x6E90;&#x3001;&#x638C;&#x63E1;&#x65F6;&#x949F;&#x57DF;&#x4EA4;&#x53C9;(CDC)&#x7684;&#x6807;&#x51C6;&#x89E3;&#x51B3;&#x65B9;&#x6848;&#x3001;&#x8BBE;&#x8BA1;&#x9AD8;&#x6027;&#x80FD;&#x5F02;&#x6B65;FIFO&#x3001;&#x4F7F;&#x7528;PLL/MMCM&#x8FDB;&#x884C;&#x65F6;&#x949F;&#x7BA1;&#x7406;&#xFF0C;&#x4EE5;&#x53CA;&#x5236;&#x5B9A;&#x591A;&#x65F6;&#x949F;&#x7CFB;&#x7EDF;&#x7684;&#x67B6;&#x6784;&#x7B56;&#x7565;&#x3002;&#x8FD9;&#x4E9B;&#x77E5;&#x8BC6;&#x662F;&#x8BBE;&#x8BA1;&#x590D;&#x6742;&#x9AD8;&#x901F;FPGA&#x7CFB;&#x7EDF;&#x7684;&#x57FA;&#x7840;&#x3002;</p>
<h2 id="31-&#x65F6;&#x5E8F;&#x57FA;&#x7840;&#xFF1A;&#x5EFA;&#x7ACB;&#x65F6;&#x95F4;&#x4E0E;&#x4FDD;&#x6301;&#x65F6;&#x95F4;">3.1 &#x65F6;&#x5E8F;&#x57FA;&#x7840;&#xFF1A;&#x5EFA;&#x7ACB;&#x65F6;&#x95F4;&#x4E0E;&#x4FDD;&#x6301;&#x65F6;&#x95F4;</h2>
<h3 id="311-&#x89E6;&#x53D1;&#x5668;&#x65F6;&#x5E8F;&#x6A21;&#x578B;">3.1.1 &#x89E6;&#x53D1;&#x5668;&#x65F6;&#x5E8F;&#x6A21;&#x578B;</h3>
<p>D&#x89E6;&#x53D1;&#x5668;&#x662F;&#x540C;&#x6B65;&#x6570;&#x5B57;&#x8BBE;&#x8BA1;&#x7684;&#x57FA;&#x672C;&#x5355;&#x5143;&#x3002;&#x7406;&#x89E3;&#x5176;&#x65F6;&#x5E8F;&#x7279;&#x6027;&#x5BF9;&#x8BBE;&#x8BA1;&#x53EF;&#x9760;&#x7CFB;&#x7EDF;&#x81F3;&#x5173;&#x91CD;&#x8981;&#xFF1A;</p>
<pre><code>     &#x250C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2510;
D &#x2500;&#x2500;&#x2500;&#x2524; DFF &#x251C;&#x2500;&#x2500;&#x2500; Q
     &#x2502;  &gt;  &#x2502;
CLK &#x2500;&#x2534;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2518;
</code></pre><p><strong>&#x5173;&#x952E;&#x65F6;&#x5E8F;&#x53C2;&#x6570;&#xFF1A;</strong></p>
<ul>
<li><strong>Tco (Clock-to-Output)</strong>&#xFF1A;&#x65F6;&#x949F;&#x8FB9;&#x6CBF;&#x5230;&#x8F93;&#x51FA;&#x7A33;&#x5B9A;&#x7684;&#x5EF6;&#x8FDF;&#xFF08;2-3ns @UltraScale+&#xFF09;</li>
<li><strong>Tsu (Setup Time)</strong>&#xFF1A;&#x6570;&#x636E;&#x5FC5;&#x987B;&#x5728;&#x65F6;&#x949F;&#x8FB9;&#x6CBF;&#x524D;&#x7A33;&#x5B9A;&#x7684;&#x65F6;&#x95F4;&#xFF08;0.5-1ns&#xFF09;</li>
<li><strong>Th (Hold Time)</strong>&#xFF1A;&#x6570;&#x636E;&#x5FC5;&#x987B;&#x5728;&#x65F6;&#x949F;&#x8FB9;&#x6CBF;&#x540E;&#x4FDD;&#x6301;&#x7A33;&#x5B9A;&#x7684;&#x65F6;&#x95F4;&#xFF08;0-0.3ns&#xFF09;</li>
<li><strong>Tpd (Propagation Delay)</strong>&#xFF1A;&#x7EC4;&#x5408;&#x903B;&#x8F91;&#x4F20;&#x64AD;&#x5EF6;&#x8FDF;</li>
</ul>
<h3 id="312-&#x65F6;&#x5E8F;&#x8DEF;&#x5F84;&#x5206;&#x6790;">3.1.2 &#x65F6;&#x5E8F;&#x8DEF;&#x5F84;&#x5206;&#x6790;</h3>
<p><strong>&#x6570;&#x636E;&#x8DEF;&#x5F84;&#x65F6;&#x5E8F;&#x65B9;&#x7A0B;&#xFF1A;</strong></p>
<pre><code>Tclk &#x2265; Tco + Tlogic + Trouting + Tsu + Tskew + Tjitter
</code></pre><p>&#x5176;&#x4E2D;&#xFF1A;</p>
<ul>
<li>Tclk&#xFF1A;&#x65F6;&#x949F;&#x5468;&#x671F;</li>
<li>Tlogic&#xFF1A;&#x7EC4;&#x5408;&#x903B;&#x8F91;&#x5EF6;&#x8FDF;</li>
<li>Trouting&#xFF1A;&#x5E03;&#x7EBF;&#x5EF6;&#x8FDF;</li>
<li>Tskew&#xFF1A;&#x65F6;&#x949F;&#x504F;&#x659C;</li>
<li>Tjitter&#xFF1A;&#x65F6;&#x949F;&#x6296;&#x52A8;</li>
</ul>
<p><strong>&#x5B9E;&#x4F8B;&#x5206;&#x6790;&#xFF1A;200MHz&#x8BBE;&#x8BA1;</strong></p>
<pre><code>&#x65F6;&#x949F;&#x5468;&#x671F; = 5ns
&#x5178;&#x578B;&#x5206;&#x914D;&#xFF1A;
- Tco = 0.8ns
- Tlogic = 2.5ns (&#x76EE;&#x6807;)
- Trouting = 0.7ns
- Tsu = 0.5ns
- &#x65F6;&#x5E8F;&#x4F59;&#x91CF; = 0.5ns
</code></pre><h3 id="313-&#x65F6;&#x5E8F;&#x8FDD;&#x4F8B;&#x8BC6;&#x522B;&#x4E0E;&#x4FEE;&#x590D;">3.1.3 &#x65F6;&#x5E8F;&#x8FDD;&#x4F8B;&#x8BC6;&#x522B;&#x4E0E;&#x4FEE;&#x590D;</h3>
<p><strong>Setup&#x8FDD;&#x4F8B;&#x539F;&#x56E0;&#x4E0E;&#x5BF9;&#x7B56;&#xFF1A;</strong></p>
<table>
<thead>
<tr>
<th>&#x8FDD;&#x4F8B;&#x539F;&#x56E0;</th>
<th>&#x8BC6;&#x522B;&#x65B9;&#x6CD5;</th>
<th>&#x4FEE;&#x590D;&#x7B56;&#x7565;</th>
</tr>
</thead>
<tbody>
<tr>
<td>&#x903B;&#x8F91;&#x5C42;&#x7EA7;&#x8FC7;&#x6DF1;</td>
<td>&#x5173;&#x952E;&#x8DEF;&#x5F84;&gt;10&#x7EA7;LUT</td>
<td>&#x63D2;&#x5165;&#x6D41;&#x6C34;&#x7EBF;&#x5BC4;&#x5B58;&#x5668;</td>
</tr>
<tr>
<td>&#x5E03;&#x7EBF;&#x62E5;&#x585E;</td>
<td>&#x5E03;&#x7EBF;&#x5EF6;&#x8FDF;&gt;30%</td>
<td>&#x7269;&#x7406;&#x7EA6;&#x675F;&#x4F18;&#x5316;</td>
</tr>
<tr>
<td>&#x6247;&#x51FA;&#x8FC7;&#x5927;</td>
<td>&#x8D1F;&#x8F7D;&gt;32</td>
<td>&#x590D;&#x5236;&#x5BC4;&#x5B58;&#x5668;/&#x63D2;&#x5165;&#x7F13;&#x51B2;</td>
</tr>
<tr>
<td>&#x8DE8;&#x65F6;&#x949F;&#x57DF;&#x8DEF;&#x5F84;</td>
<td>&#x5F02;&#x6B65;&#x65F6;&#x949F;</td>
<td>&#x6B63;&#x786E;CDC&#x5904;&#x7406;</td>
</tr>
</tbody>
</table>
<p><strong>Hold&#x8FDD;&#x4F8B;&#x539F;&#x56E0;&#x4E0E;&#x5BF9;&#x7B56;&#xFF1A;</strong></p>
<ul>
<li>&#x65F6;&#x949F;&#x504F;&#x659C;&#x8FC7;&#x5927;&#xFF1A;&#x4F7F;&#x7528;&#x65F6;&#x949F;&#x533A;&#x57DF;&#x7EA6;&#x675F;</li>
<li>&#x8DEF;&#x5F84;&#x8FC7;&#x77ED;&#xFF1A;&#x63D2;&#x5165;&#x7F13;&#x51B2;&#x5668;&#xFF08;&#x5DE5;&#x5177;&#x81EA;&#x52A8;&#x5904;&#x7406;&#xFF09;</li>
<li>&#x65F6;&#x949F;&#x53CD;&#x8F6C;&#xFF1A;&#x786E;&#x4FDD;&#x65F6;&#x949F;&#x6811;&#x5E73;&#x8861;</li>
</ul>
<h3 id="314-&#x65F6;&#x5E8F;&#x7EA6;&#x675F;&#x7F16;&#x5199;">3.1.4 &#x65F6;&#x5E8F;&#x7EA6;&#x675F;&#x7F16;&#x5199;</h3>
<p><strong>&#x57FA;&#x672C;&#x65F6;&#x5E8F;&#x7EA6;&#x675F;&#xFF08;XDC&#x683C;&#x5F0F;&#xFF09;&#xFF1A;</strong></p>
<pre><code class="lang-tcl"><span class="hljs-comment"># &#x4E3B;&#x65F6;&#x949F;&#x5B9A;&#x4E49;</span>
create_clock -period <span class="hljs-number">5.000</span> -name sys_clk [get_ports clk_200m_p]

<span class="hljs-comment"># &#x8F93;&#x5165;&#x5EF6;&#x8FDF;&#x7EA6;&#x675F;</span>
set_input_delay -<span class="hljs-keyword">clock</span> sys_clk -max <span class="hljs-number">2.0</span> [get_ports data_in[*]]
set_input_delay -<span class="hljs-keyword">clock</span> sys_clk -min <span class="hljs-number">0.5</span> [get_ports data_in[*]]

<span class="hljs-comment"># &#x8F93;&#x51FA;&#x5EF6;&#x8FDF;&#x7EA6;&#x675F;</span>
set_output_delay -<span class="hljs-keyword">clock</span> sys_clk -max <span class="hljs-number">1.5</span> [get_ports data_out[*]]
set_output_delay -<span class="hljs-keyword">clock</span> sys_clk -min <span class="hljs-number">-0.5</span> [get_ports data_out[*]]

<span class="hljs-comment"># &#x591A;&#x5468;&#x671F;&#x8DEF;&#x5F84;</span>
set_multicycle_path <span class="hljs-number">2</span> -setup -from [get_cells slow_path_reg] -to [get_cells dst_reg]
set_multicycle_path <span class="hljs-number">1</span> -hold -from [get_cells slow_path_reg] -to [get_cells dst_reg]
</code></pre>
<h3 id="315-&#x65F6;&#x5E8F;&#x6536;&#x655B;&#x7B56;&#x7565;">3.1.5 &#x65F6;&#x5E8F;&#x6536;&#x655B;&#x7B56;&#x7565;</h3>
<p><strong>&#x6E10;&#x8FDB;&#x5F0F;&#x65F6;&#x5E8F;&#x6536;&#x655B;&#x6D41;&#x7A0B;&#xFF1A;</strong></p>
<ol>
<li><strong>&#x521D;&#x59CB;&#x7EFC;&#x5408;</strong>&#xFF1A;&#x65E0;&#x65F6;&#x5E8F;&#x7EA6;&#x675F;&#xFF0C;&#x8BC4;&#x4F30;&#x57FA;&#x51C6;</li>
<li><strong>&#x6DFB;&#x52A0;&#x4E3B;&#x65F6;&#x949F;</strong>&#xFF1A;&#x7EA6;&#x675F;&#x6240;&#x6709;&#x65F6;&#x949F;</li>
<li><strong>I/O&#x7EA6;&#x675F;</strong>&#xFF1A;&#x6839;&#x636E;&#x63A5;&#x53E3;&#x89C4;&#x8303;&#x6DFB;&#x52A0;</li>
<li><strong>&#x8FED;&#x4EE3;&#x4F18;&#x5316;</strong>&#xFF1A;<ul>
<li>&#x7269;&#x7406;&#x4F18;&#x5316;&#xFF08;Placement&#xFF09;</li>
<li>&#x903B;&#x8F91;&#x4F18;&#x5316;&#xFF08;Retiming&#xFF09;</li>
<li>&#x589E;&#x91CF;&#x7F16;&#x8BD1;</li>
</ul>
</li>
</ol>
<p><strong>&#x5173;&#x952E;&#x6027;&#x80FD;&#x6307;&#x6807;&#xFF1A;</strong></p>
<ul>
<li>WNS (Worst Negative Slack)&#xFF1A;&#x6700;&#x5DEE;&#x5EFA;&#x7ACB;&#x65F6;&#x95F4;&#x88D5;&#x91CF;</li>
<li>TNS (Total Negative Slack)&#xFF1A;&#x603B;&#x8D1F;&#x65F6;&#x5E8F;</li>
<li>WHS (Worst Hold Slack)&#xFF1A;&#x6700;&#x5DEE;&#x4FDD;&#x6301;&#x65F6;&#x95F4;&#x88D5;&#x91CF;</li>
</ul>
<h2 id="32-&#x65F6;&#x949F;&#x57DF;&#x4EA4;&#x53C9;&#xFF08;cdc&#xFF09;&#x8BBE;&#x8BA1;">3.2 &#x65F6;&#x949F;&#x57DF;&#x4EA4;&#x53C9;&#xFF08;CDC&#xFF09;&#x8BBE;&#x8BA1;</h2>
<h3 id="321-&#x4E9A;&#x7A33;&#x6001;&#x73B0;&#x8C61;">3.2.1 &#x4E9A;&#x7A33;&#x6001;&#x73B0;&#x8C61;</h3>
<p>&#x5F53;&#x4FE1;&#x53F7;&#x5728;&#x63A5;&#x6536;&#x65F6;&#x949F;&#x7684;&#x5EFA;&#x7ACB;/&#x4FDD;&#x6301;&#x7A97;&#x53E3;&#x5185;&#x53D8;&#x5316;&#x65F6;&#xFF0C;&#x89E6;&#x53D1;&#x5668;&#x8F93;&#x51FA;&#x53EF;&#x80FD;&#x8FDB;&#x5165;&#x4E9A;&#x7A33;&#x6001;&#xFF1A;</p>
<pre><code>&#x4E9A;&#x7A33;&#x6001;&#x7279;&#x5F81;&#xFF1A;
- &#x8F93;&#x51FA;&#x7535;&#x538B;&#x4ECB;&#x4E8E;0&#x548C;1&#x4E4B;&#x95F4;
- &#x6062;&#x590D;&#x65F6;&#x95F4;&#x4E0D;&#x786E;&#x5B9A;&#xFF08;0.1-2ns&#xFF09;
- &#x53EF;&#x80FD;&#x5BFC;&#x81F4;&#x4E0B;&#x6E38;&#x903B;&#x8F91;&#x9519;&#x8BEF;
</code></pre><p><strong>MTBF&#xFF08;&#x5E73;&#x5747;&#x6545;&#x969C;&#x95F4;&#x9694;&#x65F6;&#x95F4;&#xFF09;&#x8BA1;&#x7B97;&#xFF1A;</strong></p>
<pre><code>MTBF = e^(t_met/&#x3C4;) / (f_clk &#xD7; f_data &#xD7; T_w)
</code></pre><p>&#x5176;&#x4E2D;&#xFF1A;</p>
<ul>
<li>t_met&#xFF1A;&#x5141;&#x8BB8;&#x7684;&#x4E9A;&#x7A33;&#x6001;&#x6062;&#x590D;&#x65F6;&#x95F4;</li>
<li>&#x3C4;&#xFF1A;&#x5668;&#x4EF6;&#x7279;&#x5F81;&#x65F6;&#x95F4;&#x5E38;&#x6570;</li>
<li>T_w&#xFF1A;&#x4E9A;&#x7A33;&#x6001;&#x7A97;&#x53E3;</li>
</ul>
<h3 id="322-&#x5355;&#x6BD4;&#x7279;cdc&#xFF1A;&#x53CC;&#x89E6;&#x53D1;&#x5668;&#x540C;&#x6B65;">3.2.2 &#x5355;&#x6BD4;&#x7279;CDC&#xFF1A;&#x53CC;&#x89E6;&#x53D1;&#x5668;&#x540C;&#x6B65;</h3>
<p><strong>&#x6807;&#x51C6;&#x53CC;&#x89E6;&#x53D1;&#x5668;&#x540C;&#x6B65;&#x5668;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">module sync_2ff #(
    parameter SYNC_STAGES = 2
)(
    input  logic clk_dst,
    input  logic rst_n,
    input  logic data_in,
    output logic data_out
);
    (* ASYNC_REG = &quot;TRUE&quot; *) 
    logic [SYNC_STAGES-1:0] sync_reg;

    always_ff @(posedge clk_dst or negedge rst_n) begin
        if (!rst_n) begin
            sync_reg &lt;= &apos;0;
        end else begin
            sync_reg &lt;= {sync_reg[SYNC_STAGES-2:0], data_in};
        end
    end

    assign data_out = sync_reg[SYNC_STAGES-1];
endmodule
</code></pre>
<p><strong>&#x8BBE;&#x8BA1;&#x8981;&#x70B9;&#xFF1A;</strong></p>
<ul>
<li>ASYNC_REG&#x5C5E;&#x6027;&#x786E;&#x4FDD;&#x89E6;&#x53D1;&#x5668;&#x7269;&#x7406;&#x76F8;&#x90BB;</li>
<li>&#x4E0D;&#x80FD;&#x7528;&#x4E8E;&#x591A;&#x6BD4;&#x7279;&#x4FE1;&#x53F7;&#xFF08;&#x4F1A;&#x9020;&#x6210;&#x504F;&#x659C;&#xFF09;</li>
<li>&#x5EF6;&#x8FDF;2-3&#x4E2A;&#x76EE;&#x6807;&#x65F6;&#x949F;&#x5468;&#x671F;</li>
</ul>
<h3 id="323-&#x591A;&#x6BD4;&#x7279;cdc&#xFF1A;&#x63E1;&#x624B;&#x534F;&#x8BAE;">3.2.3 &#x591A;&#x6BD4;&#x7279;CDC&#xFF1A;&#x63E1;&#x624B;&#x534F;&#x8BAE;</h3>
<p><strong>&#x56DB;&#x9636;&#x6BB5;&#x63E1;&#x624B;&#x534F;&#x8BAE;&#x5B9E;&#x73B0;&#xFF1A;</strong></p>
<pre><code>&#x53D1;&#x9001;&#x57DF;                     &#x63A5;&#x6536;&#x57DF;
1. &#x6570;&#x636E;&#x7A33;&#x5B9A; &#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2192; 
2. REQ=1    &#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2192; &#x540C;&#x6B65;REQ
3.          &#x2190;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500; ACK=1
4. REQ=0    &#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2192; &#x540C;&#x6B65;!ACK
5.          &#x2190;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500; ACK=0
</code></pre><p><strong>&#x5173;&#x952E;&#x5B9E;&#x73B0;&#x7EC6;&#x8282;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// &#x53D1;&#x9001;&#x57DF;&#x903B;&#x8F91;
always_ff @(posedge clk_src) begin
    case (state)
        IDLE: if (valid_in) begin
            data_cdc &lt;= data_in;
            req &lt;= 1&apos;b1;
            state &lt;= WAIT_ACK;
        end
        WAIT_ACK: if (ack_sync) begin
            req &lt;= 1&apos;b0;
            state &lt;= WAIT_NACK;
        end
        WAIT_NACK: if (!ack_sync) begin
            state &lt;= IDLE;
        end
    endcase
end
</code></pre>
<h3 id="324-&#x683C;&#x96F7;&#x7801;&#x5728;cdc&#x4E2D;&#x7684;&#x5E94;&#x7528;">3.2.4 &#x683C;&#x96F7;&#x7801;&#x5728;CDC&#x4E2D;&#x7684;&#x5E94;&#x7528;</h3>
<p><strong>&#x4E8C;&#x8FDB;&#x5236; vs &#x683C;&#x96F7;&#x7801;&#x8F6C;&#x6362;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// &#x4E8C;&#x8FDB;&#x5236;&#x8F6C;&#x683C;&#x96F7;&#x7801;
function automatic [WIDTH-1:0] bin2gray(input [WIDTH-1:0] bin);
    return bin ^ (bin &gt;&gt; 1);
endfunction

// &#x683C;&#x96F7;&#x7801;&#x8F6C;&#x4E8C;&#x8FDB;&#x5236;
function automatic [WIDTH-1:0] gray2bin(input [WIDTH-1:0] gray);
    logic [WIDTH-1:0] bin;
    bin[WIDTH-1] = gray[WIDTH-1];
    for (int i = WIDTH-2; i &gt;= 0; i--) begin
        bin[i] = bin[i+1] ^ gray[i];
    end
    return bin;
endfunction
</code></pre>
<p><strong>&#x683C;&#x96F7;&#x7801;&#x4F18;&#x52BF;&#xFF1A;</strong></p>
<ul>
<li>&#x76F8;&#x90BB;&#x503C;&#x53EA;&#x6709;1&#x4F4D;&#x53D8;&#x5316;</li>
<li>&#x9002;&#x5408;&#x6307;&#x9488;&#x540C;&#x6B65;&#xFF08;FIFO&#x6DF1;&#x5EA6;&#x8BA1;&#x6570;&#xFF09;</li>
<li>&#x51CF;&#x5C11;&#x4E9A;&#x7A33;&#x6001;&#x98CE;&#x9669;</li>
</ul>
<h3 id="325-cdc&#x9A8C;&#x8BC1;&#x65B9;&#x6CD5;">3.2.5 CDC&#x9A8C;&#x8BC1;&#x65B9;&#x6CD5;</h3>
<p><strong>&#x9759;&#x6001;CDC&#x68C0;&#x67E5;&#xFF1A;</strong></p>
<ol>
<li>&#x8BC6;&#x522B;&#x6240;&#x6709;&#x65F6;&#x949F;&#x57DF;&#x8FB9;&#x754C;</li>
<li>&#x9A8C;&#x8BC1;&#x540C;&#x6B65;&#x5668;&#x7ED3;&#x6784;</li>
<li>&#x68C0;&#x67E5;&#x7EC4;&#x5408;&#x903B;&#x8F91;&#x8DEF;&#x5F84;</li>
<li>&#x786E;&#x8BA4;&#x7EA6;&#x675F;&#x5B8C;&#x6574;&#x6027;</li>
</ol>
<p><strong>&#x52A8;&#x6001;&#x9A8C;&#x8BC1;&#x7B56;&#x7565;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// CDC&#x65AD;&#x8A00;&#x793A;&#x4F8B;
property p_req_stable;
    @(posedge clk_src) 
    req |-&gt; ##1 req || ack_sync;
endproperty
assert property(p_req_stable);
</code></pre>
<h2 id="33-&#x5F02;&#x6B65;fifo&#x539F;&#x7406;&#x4E0E;&#x5B9E;&#x73B0;">3.3 &#x5F02;&#x6B65;FIFO&#x539F;&#x7406;&#x4E0E;&#x5B9E;&#x73B0;</h2>
<h3 id="331-&#x5F02;&#x6B65;fifo&#x67B6;&#x6784;">3.3.1 &#x5F02;&#x6B65;FIFO&#x67B6;&#x6784;</h3>
<p>&#x5F02;&#x6B65;FIFO&#x662F;&#x89E3;&#x51B3;&#x4E0D;&#x540C;&#x65F6;&#x949F;&#x57DF;&#x95F4;&#x6570;&#x636E;&#x4F20;&#x8F93;&#x7684;&#x6807;&#x51C6;&#x65B9;&#x6848;&#xFF1A;</p>
<pre><code>&#x5199;&#x65F6;&#x949F;&#x57DF;                        &#x8BFB;&#x65F6;&#x949F;&#x57DF;
&#x250C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2510;    &#x250C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2510;    &#x250C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2510;
&#x2502;&#x5199;&#x6307;&#x9488;   &#x2502;&#x2500;&#x2500;&#x2500;&#x2192;&#x2502;&#x53CC;&#x7AEF;RAM &#x2502;&#x2500;&#x2500;&#x2500;&#x2192;&#x2502;&#x8BFB;&#x6307;&#x9488;   &#x2502;
&#x2502;&#x903B;&#x8F91;     &#x2502;    &#x2502;        &#x2502;    &#x2502;&#x903B;&#x8F91;     &#x2502;
&#x2514;&#x2500;&#x2500;&#x2500;&#x2500;&#x252C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2518;    &#x2514;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2518;    &#x2514;&#x2500;&#x2500;&#x2500;&#x2500;&#x252C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2518;
     &#x2502;                             &#x2502;
     &#x2502;      &#x250C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2510;          &#x2502;
     &#x2514;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2192;&#x2502;&#x6307;&#x9488;&#x540C;&#x6B65;  &#x2502;&#x2190;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2518;
            &#x2502;&#x4E0E;&#x6BD4;&#x8F83;    &#x2502;
            &#x2514;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2518;
               &#x2193;    &#x2193;
            &#x7A7A;/&#x6EE1;&#x6807;&#x5FD7;
</code></pre><h3 id="332-&#x6307;&#x9488;&#x7BA1;&#x7406;&#x4E0E;&#x540C;&#x6B65;">3.3.2 &#x6307;&#x9488;&#x7BA1;&#x7406;&#x4E0E;&#x540C;&#x6B65;</h3>
<p><strong>&#x53CC;&#x65F6;&#x949F;FIFO&#x6307;&#x9488;&#x8BBE;&#x8BA1;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">module async_fifo_ptrs #(
    parameter ADDR_WIDTH = 4
)(
    // &#x5199;&#x4FA7;&#x63A5;&#x53E3;
    input  logic                    wclk,
    input  logic                    wrst_n,
    input  logic                    wr_en,
    output logic [ADDR_WIDTH-1:0]   waddr,
    output logic                    wfull,

    // &#x8BFB;&#x4FA7;&#x63A5;&#x53E3;
    input  logic                    rclk,
    input  logic                    rrst_n,
    input  logic                    rd_en,
    output logic [ADDR_WIDTH-1:0]   raddr,
    output logic                    rempty
);

    // &#x6269;&#x5C55;&#x4E00;&#x4F4D;&#x7528;&#x4E8E;&#x533A;&#x5206;&#x7A7A;/&#x6EE1;
    logic [ADDR_WIDTH:0] wptr, wptr_gray;
    logic [ADDR_WIDTH:0] rptr, rptr_gray;
    logic [ADDR_WIDTH:0] wptr_gray_sync, rptr_gray_sync;

    // &#x5199;&#x6307;&#x9488;&#x66F4;&#x65B0;&#xFF08;&#x4E8C;&#x8FDB;&#x5236;&#xFF09;
    always_ff @(posedge wclk or negedge wrst_n) begin
        if (!wrst_n)
            wptr &lt;= &apos;0;
        else if (wr_en &amp;&amp; !wfull)
            wptr &lt;= wptr + 1&apos;b1;
    end

    // &#x8F6C;&#x6362;&#x4E3A;&#x683C;&#x96F7;&#x7801;
    assign wptr_gray = wptr ^ (wptr &gt;&gt; 1);

    // &#x540C;&#x6B65;&#x5230;&#x8BFB;&#x65F6;&#x949F;&#x57DF;
    sync_2ff #(.WIDTH(ADDR_WIDTH+1)) sync_w2r (
        .clk_dst(rclk),
        .data_in(wptr_gray),
        .data_out(wptr_gray_sync)
    );

    // &#x7A7A;/&#x6EE1;&#x5224;&#x65AD;&#x903B;&#x8F91;
    assign wfull = (wptr_gray == {~rptr_gray_sync[ADDR_WIDTH:ADDR_WIDTH-1], 
                                   rptr_gray_sync[ADDR_WIDTH-2:0]});
    assign rempty = (rptr_gray == wptr_gray_sync);
endmodule
</code></pre>
<h3 id="333-&#x6DF1;&#x5EA6;&#x8BA1;&#x7B97;&#x4E0E;&#x4F18;&#x5316;">3.3.3 &#x6DF1;&#x5EA6;&#x8BA1;&#x7B97;&#x4E0E;&#x4F18;&#x5316;</h3>
<p><strong>FIFO&#x6DF1;&#x5EA6;&#x786E;&#x5B9A;&#x56E0;&#x7D20;&#xFF1A;</strong></p>
<pre><code>Required_Depth = (Burst_Length &#xD7; Write_Rate / Read_Rate) + Sync_Latency

&#x793A;&#x4F8B;&#xFF1A;
- &#x5199;&#x5165;&#xFF1A;100MHz&#xFF0C;&#x7A81;&#x53D1;64&#x5B57;
- &#x8BFB;&#x53D6;&#xFF1A;133MHz
- &#x540C;&#x6B65;&#x5EF6;&#x8FDF;&#xFF1A;3&#x5468;&#x671F;
- &#x9700;&#x6C42;&#x6DF1;&#x5EA6; = 64 &#xD7; (100/133) + 3 &#x2248; 52
- &#x5B9E;&#x9645;&#x6DF1;&#x5EA6; = 64&#xFF08;2&#x7684;&#x5E42;&#x6B21;&#xFF09;
</code></pre><p><strong>&#x6027;&#x80FD;&#x4F18;&#x5316;&#x6280;&#x672F;&#xFF1A;</strong></p>
<ol>
<li><strong>&#x51C6;&#x7A7A;/&#x51C6;&#x6EE1;&#x6807;&#x5FD7;</strong>&#xFF1A;&#x63D0;&#x524D;&#x9884;&#x8B66;&#xFF0C;&#x907F;&#x514D;&#x7A81;&#x7136;&#x505C;&#x987F;</li>
<li><strong>&#x67E5;&#x627E;&#x8868;&#x4F18;&#x5316;</strong>&#xFF1A;&#x9884;&#x8BA1;&#x7B97;&#x683C;&#x96F7;&#x7801;&#x8F6C;&#x6362;</li>
<li><strong>&#x5206;&#x5E03;&#x5F0F;RAM</strong>&#xFF1A;&#x5C0F;&#x6DF1;&#x5EA6;FIFO&#x4F7F;&#x7528;LUT RAM</li>
<li><strong>&#x7EA7;&#x8054;&#x7ED3;&#x6784;</strong>&#xFF1A;&#x8D85;&#x5927;&#x6DF1;&#x5EA6;&#x5206;&#x7EA7;&#x5B9E;&#x73B0;</li>
</ol>
<h3 id="334-&#x7279;&#x6B8A;fifo&#x53D8;&#x4F53;">3.3.4 &#x7279;&#x6B8A;FIFO&#x53D8;&#x4F53;</h3>
<p><strong>1. &#x5C55;&#x5BBD;/&#x6536;&#x7A84;FIFO&#xFF1A;</strong></p>
<pre><code>&#x5199;&#x5165;&#xFF1A;32-bit @ 100MHz
&#x8BFB;&#x53D6;&#xFF1A;128-bit @ 25MHz
&#x5B9E;&#x73B0;&#xFF1A;&#x5185;&#x90E8;4:1 MUX + &#x5730;&#x5740;&#x5BF9;&#x9F50;
</code></pre><p><strong>2. &#x5305;&#x6A21;&#x5F0F;FIFO&#xFF1A;</strong></p>
<ul>
<li>&#x652F;&#x6301;&#x6574;&#x5305;&#x63D0;&#x4EA4;/&#x4E22;&#x5F03;</li>
<li>&#x5E27;&#x8FB9;&#x754C;&#x6807;&#x8BB0;</li>
<li>&#x9002;&#x7528;&#x4E8E;&#x7F51;&#x7EDC;&#x6570;&#x636E;&#x5305;&#x5904;&#x7406;</li>
</ul>
<p><strong>3. &#x4F18;&#x5148;&#x7EA7;FIFO&#xFF1A;</strong></p>
<ul>
<li>&#x591A;&#x961F;&#x5217;&#x7ED3;&#x6784;</li>
<li>&#x52A8;&#x6001;&#x4EF2;&#x88C1;</li>
<li>QoS&#x4FDD;&#x8BC1;</li>
</ul>
<h3 id="335-fifo&#x8BBE;&#x8BA1;&#x9A8C;&#x8BC1;">3.3.5 FIFO&#x8BBE;&#x8BA1;&#x9A8C;&#x8BC1;</h3>
<p><strong>&#x529F;&#x80FD;&#x8986;&#x76D6;&#x70B9;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">covergroup fifo_cg @(posedge clk);
    cp_depth: coverpoint depth {
        bins empty = {0};
        bins low = {[1:DEPTH/4]};
        bins mid = {[DEPTH/4+1:3*DEPTH/4]};
        bins high = {[3*DEPTH/4+1:DEPTH-1]};
        bins full = {DEPTH};
    }
    cp_transition: coverpoint {wfull, rempty} {
        bins normal = {2&apos;b00};
        bins full_only = {2&apos;b10};
        bins empty_only = {2&apos;b01};
        illegal_bins both = {2&apos;b11};  // &#x4E0D;&#x53EF;&#x80FD;&#x540C;&#x65F6;&#x6EE1;&#x548C;&#x7A7A;
    }
endgroup
</code></pre>
<h2 id="34-&#x65F6;&#x949F;&#x7BA1;&#x7406;&#xFF1A;pll&#x4E0E;mmcm">3.4 &#x65F6;&#x949F;&#x7BA1;&#x7406;&#xFF1A;PLL&#x4E0E;MMCM</h2>
<h3 id="341-&#x65F6;&#x949F;&#x8D44;&#x6E90;&#x67B6;&#x6784;">3.4.1 &#x65F6;&#x949F;&#x8D44;&#x6E90;&#x67B6;&#x6784;</h3>
<p><strong>UltraScale+ &#x65F6;&#x949F;&#x8D44;&#x6E90;&#xFF1A;</strong></p>
<pre><code>&#x5916;&#x90E8;&#x65F6;&#x949F; &#x2500;&#x2500;&#x2192; IBUFDS &#x2500;&#x2500;&#x2192; BUFG &#x2500;&#x2500;&#x2192; &#x5168;&#x5C40;&#x65F6;&#x949F;&#x7F51;&#x7EDC;
                &#x2193;
              MMCM &#x2500;&#x2500;&#x2192; &#x591A;&#x8DEF;&#x8F93;&#x51FA; &#x2500;&#x2500;&#x2192; BUFG &#x2500;&#x2500;&#x2192; &#x65F6;&#x949F;&#x57DF;
                &#x2193;
           &#x533A;&#x57DF;&#x65F6;&#x949F; &#x2500;&#x2500;&#x2192; BUFR &#x2500;&#x2500;&#x2192; &#x5C40;&#x90E8;&#x65F6;&#x949F;
</code></pre><p><strong>&#x5173;&#x952E;&#x7EC4;&#x4EF6;&#x7279;&#x6027;&#xFF1A;</strong></p>
<ul>
<li><p><strong>MMCM (Mixed-Mode Clock Manager)</strong>&#xFF1A;</p>
<ul>
<li>&#x8F93;&#x5165;&#xFF1A;10MHz-800MHz (MMCME4)</li>
<li>VCO&#xFF1A;800MHz-1600MHz</li>
<li>&#x8F93;&#x51FA;&#x5206;&#x9891;&#xFF1A;1-128</li>
<li>&#x76F8;&#x4F4D;&#x8C03;&#x6574;&#xFF1A;1/56&#x5468;&#x671F;&#x7CBE;&#x5EA6;</li>
</ul>
</li>
<li><p><strong>PLL (Phase-Locked Loop)</strong>&#xFF1A;</p>
<ul>
<li>&#x7B80;&#x5316;&#x7248;MMCM</li>
<li>&#x66F4;&#x4F4E;&#x529F;&#x8017;</li>
<li>&#x56FA;&#x5B9A;&#x76F8;&#x4F4D;&#x5173;&#x7CFB;</li>
</ul>
</li>
</ul>
<h3 id="342-mmcm&#x914D;&#x7F6E;&#x4E0E;&#x4F7F;&#x7528;">3.4.2 MMCM&#x914D;&#x7F6E;&#x4E0E;&#x4F7F;&#x7528;</h3>
<p><strong>&#x5178;&#x578B;MMCM&#x5B9E;&#x4F8B;&#x5316;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">MMCME4_ADV #(
    .CLKFBOUT_MULT_F(10.0),      // VCO = 1000MHz
    .CLKIN1_PERIOD(10.0),        // 100MHz&#x8F93;&#x5165;
    .CLKOUT0_DIVIDE_F(5.0),      // 200MHz&#x8F93;&#x51FA;
    .CLKOUT1_DIVIDE(10),         // 100MHz&#x8F93;&#x51FA;
    .CLKOUT2_DIVIDE(20),         // 50MHz&#x8F93;&#x51FA;
    .CLKOUT0_PHASE(0.0),
    .CLKOUT1_PHASE(90.0),        // 90&#x5EA6;&#x76F8;&#x79FB;
    .DIVCLK_DIVIDE(1),
    .REF_JITTER1(0.010)
) mmcm_inst (
    .CLKIN1(clk_in),
    .CLKFBIN(clkfb),
    .CLKOUT0(clk_200m),
    .CLKOUT1(clk_100m_90),
    .CLKOUT2(clk_50m),
    .CLKFBOUT(clkfb),
    .LOCKED(mmcm_locked),
    .RST(reset)
);
</code></pre>
<h3 id="343-&#x52A8;&#x6001;&#x91CD;&#x914D;&#x7F6E;">3.4.3 &#x52A8;&#x6001;&#x91CD;&#x914D;&#x7F6E;</h3>
<p><strong>MMCM&#x52A8;&#x6001;&#x76F8;&#x4F4D;&#x8C03;&#x6574;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// DRP&#x63A5;&#x53E3;&#x52A8;&#x6001;&#x8C03;&#x6574;
always_ff @(posedge drp_clk) begin
    case (state)
        IDLE: if (phase_adjust_req) begin
            drp_addr &lt;= PHASE_REG_ADDR;
            drp_en &lt;= 1&apos;b1;
            drp_we &lt;= 1&apos;b1;
            drp_di &lt;= new_phase_value;
            state &lt;= WAIT_READY;
        end
        WAIT_READY: if (drp_rdy) begin
            drp_en &lt;= 1&apos;b0;
            state &lt;= IDLE;
        end
    endcase
end
</code></pre>
<p><strong>&#x5E94;&#x7528;&#x573A;&#x666F;&#xFF1A;</strong></p>
<ul>
<li>DDR&#x63A5;&#x53E3;&#x8BAD;&#x7EC3;</li>
<li>&#x6E90;&#x540C;&#x6B65;&#x63A5;&#x53E3;&#x5BF9;&#x9F50;</li>
<li>&#x7CFB;&#x7EDF;&#x7EA7;&#x65F6;&#x949F;&#x540C;&#x6B65;</li>
</ul>
<h3 id="344-&#x65F6;&#x949F;&#x8D28;&#x91CF;&#x76D1;&#x63A7;">3.4.4 &#x65F6;&#x949F;&#x8D28;&#x91CF;&#x76D1;&#x63A7;</h3>
<p><strong>&#x6296;&#x52A8;&#x6D4B;&#x91CF;&#x4E0E;&#x8865;&#x507F;&#xFF1A;</strong></p>
<pre><code>&#x5468;&#x671F;&#x6296;&#x52A8;&#x7C7B;&#x578B;&#xFF1A;
- &#x786E;&#x5B9A;&#x6027;&#x6296;&#x52A8;(DJ)&#xFF1A;&#x53EF;&#x9884;&#x6D4B;&#xFF0C;&#x5982;&#x7535;&#x6E90;&#x566A;&#x58F0;
- &#x968F;&#x673A;&#x6296;&#x52A8;(RJ)&#xFF1A;&#x70ED;&#x566A;&#x58F0;&#x5F15;&#x8D77;
- &#x603B;&#x6296;&#x52A8;(TJ) = DJ + 14&#xD7;RJ (BER=10^-12)
</code></pre><p><strong>&#x8BBE;&#x8BA1;&#x51C6;&#x5219;&#xFF1A;</strong></p>
<ul>
<li>&#x65F6;&#x949F;&#x6296;&#x52A8;&#x9884;&#x7B97; &lt; 5% &#x65F6;&#x949F;&#x5468;&#x671F;</li>
<li>&#x4F7F;&#x7528;&#x4E13;&#x7528;&#x65F6;&#x949F;&#x8F93;&#x5165;&#x5F15;&#x811A;</li>
<li>&#x907F;&#x514D;&#x65F6;&#x949F;&#x7A7F;&#x8D8A;I/O bank</li>
<li>&#x5DEE;&#x5206;&#x65F6;&#x949F;&#x4F18;&#x4E8E;&#x5355;&#x7AEF;</li>
</ul>
<h3 id="345-&#x4F4E;&#x6296;&#x52A8;&#x8BBE;&#x8BA1;&#x6280;&#x672F;">3.4.5 &#x4F4E;&#x6296;&#x52A8;&#x8BBE;&#x8BA1;&#x6280;&#x672F;</h3>
<p><strong>PCB&#x7EA7;&#x4F18;&#x5316;&#xFF1A;</strong></p>
<ol>
<li>&#x4E13;&#x7528;&#x65F6;&#x949F;&#x5C42;&#x5E03;&#x7EBF;</li>
<li>&#x5DEE;&#x5206;&#x5BF9;&#x963B;&#x6297;&#x5339;&#x914D;(100&#x3A9;)</li>
<li>&#x8FDC;&#x79BB;&#x5F00;&#x5173;&#x7535;&#x6E90;</li>
<li>&#x4F7F;&#x7528;&#x4F4E;&#x566A;&#x58F0;LDO</li>
</ol>
<p><strong>FPGA&#x5185;&#x90E8;&#x4F18;&#x5316;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// &#x65F6;&#x949F;&#x4F7F;&#x80FD;&#x800C;&#x975E;&#x95E8;&#x63A7;
always_ff @(posedge clk) begin
    if (clk_en) begin
        // &#x5904;&#x7406;&#x903B;&#x8F91;
    end
end

// &#x907F;&#x514D;&#x7EC4;&#x5408;&#x903B;&#x8F91;&#x751F;&#x6210;&#x65F6;&#x949F;
// &#x9519;&#x8BEF;&#x793A;&#x4F8B;&#xFF1A;assign gated_clk = clk &amp; enable;
</code></pre>
<h2 id="35-&#x591A;&#x65F6;&#x949F;&#x8BBE;&#x8BA1;&#x7B56;&#x7565;">3.5 &#x591A;&#x65F6;&#x949F;&#x8BBE;&#x8BA1;&#x7B56;&#x7565;</h2>
<h3 id="351-&#x65F6;&#x949F;&#x67B6;&#x6784;&#x89C4;&#x5212;">3.5.1 &#x65F6;&#x949F;&#x67B6;&#x6784;&#x89C4;&#x5212;</h3>
<p><strong>&#x7CFB;&#x7EDF;&#x7EA7;&#x65F6;&#x949F;&#x7B56;&#x7565;&#xFF1A;</strong></p>
<pre><code>&#x250C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2510;
&#x2502;                &#x4E3B;&#x7CFB;&#x7EDF;&#x65F6;&#x949F;&#x6811;                  &#x2502;
&#x251C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x252C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x252C;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2524;
&#x2502;  &#x9AD8;&#x901F;&#x5904;&#x7406;&#x57DF;  &#x2502;  &#x63A5;&#x53E3;&#x65F6;&#x949F;&#x57DF; &#x2502;    &#x4F4E;&#x901F;&#x63A7;&#x5236;&#x57DF;    &#x2502;
&#x2502;  300-500MHz &#x2502;  &#x5B9A;&#x5236;&#x9891;&#x7387;   &#x2502;    50-100MHz    &#x2502;
&#x2502;  &#xB7;DSP&#x5904;&#x7406;   &#x2502;  &#xB7;PCIe      &#x2502;   &#xB7;&#x914D;&#x7F6E;&#x7BA1;&#x7406;     &#x2502;
&#x2502;  &#xB7;&#x6D41;&#x6C34;&#x7EBF;    &#x2502;  &#xB7;DDR4      &#x2502;   &#xB7;&#x76D1;&#x63A7;         &#x2502;
&#x2502;  &#xB7;NoC       &#x2502;  &#xB7;Ethernet  &#x2502;   &#xB7;&#x8C03;&#x8BD5;         &#x2502;
&#x2514;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2534;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2534;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2500;&#x2518;
</code></pre><p><strong>&#x65F6;&#x949F;&#x57DF;&#x5212;&#x5206;&#x539F;&#x5219;&#xFF1A;</strong></p>
<ol>
<li><strong>&#x529F;&#x80FD;&#x805A;&#x5408;</strong>&#xFF1A;&#x76F8;&#x5173;&#x529F;&#x80FD;&#x4F7F;&#x7528;&#x540C;&#x4E00;&#x65F6;&#x949F;</li>
<li><strong>&#x6027;&#x80FD;&#x5339;&#x914D;</strong>&#xFF1A;&#x6309;&#x6027;&#x80FD;&#x9700;&#x6C42;&#x5206;&#x914D;&#x65F6;&#x949F;&#x9891;&#x7387;</li>
<li><strong>&#x63A5;&#x53E3;&#x9694;&#x79BB;</strong>&#xFF1A;&#x5916;&#x90E8;&#x63A5;&#x53E3;&#x72EC;&#x7ACB;&#x65F6;&#x949F;&#x57DF;</li>
<li><strong>&#x8D44;&#x6E90;&#x4F18;&#x5316;</strong>&#xFF1A;&#x6700;&#x5C0F;&#x5316;CDC&#x5F00;&#x9500;</li>
</ol>
<h3 id="352-&#x65F6;&#x949F;&#x57DF;&#x95F4;&#x901A;&#x4FE1;&#x67B6;&#x6784;">3.5.2 &#x65F6;&#x949F;&#x57DF;&#x95F4;&#x901A;&#x4FE1;&#x67B6;&#x6784;</h3>
<p><strong>&#x901A;&#x4FE1;&#x6A21;&#x5F0F;&#x9009;&#x62E9;&#x77E9;&#x9635;&#xFF1A;</strong>
| &#x6570;&#x636E;&#x7C7B;&#x578B; | &#x9891;&#x7387;&#x5173;&#x7CFB; | &#x63A8;&#x8350;&#x65B9;&#x6848; |
|---------|---------|---------|
| &#x63A7;&#x5236;&#x4FE1;&#x53F7; | &#x4EFB;&#x610F; | &#x53CC;&#x89E6;&#x53D1;&#x5668;&#x540C;&#x6B65; |
| &#x6570;&#x636E;&#x6D41; | &#x5F02;&#x6B65; | &#x5F02;&#x6B65;FIFO |
| &#x6570;&#x636E;&#x6D41; | &#x6574;&#x6570;&#x500D; | &#x540C;&#x6B65;FIFO+&#x4F7F;&#x80FD; |
| &#x603B;&#x7EBF; | &#x5F02;&#x6B65; | AXI&#x5F02;&#x6B65;&#x6865; |
| &#x603B;&#x7EBF; | &#x8FD1;&#x4F3C; | &#x5F39;&#x6027;&#x7F13;&#x51B2; |</p>
<p><strong>AXI&#x5F02;&#x6B65;&#x6865;&#x5B9E;&#x73B0;&#x8981;&#x70B9;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// AXI&#x65F6;&#x949F;&#x57DF;&#x8F6C;&#x6362;&#x793A;&#x4F8B;&#x7ED3;&#x6784;
module axi_async_bridge (
    // &#x4ECE;&#x7AEF;&#x53E3; - &#x6E90;&#x65F6;&#x949F;&#x57DF;
    input  aclk_s,
    input  aresetn_s,
    // AXI4&#x4ECE;&#x63A5;&#x53E3;&#x4FE1;&#x53F7;...

    // &#x4E3B;&#x7AEF;&#x53E3; - &#x76EE;&#x6807;&#x65F6;&#x949F;&#x57DF;  
    input  aclk_m,
    input  aresetn_m,
    // AXI4&#x4E3B;&#x63A5;&#x53E3;&#x4FE1;&#x53F7;...
);
    // &#x6BCF;&#x4E2A;&#x901A;&#x9053;&#x72EC;&#x7ACB;&#x5F02;&#x6B65;FIFO
    // AW&#x901A;&#x9053;&#xFF1A;&#x5730;&#x5740;+&#x63A7;&#x5236;
    async_fifo #(.WIDTH(ADDR_WIDTH+CTRL_WIDTH)) aw_fifo (/*...*/);

    // W&#x901A;&#x9053;&#xFF1A;&#x6570;&#x636E;+&#x9009;&#x901A;+last
    async_fifo #(.WIDTH(DATA_WIDTH+STRB_WIDTH+1)) w_fifo (/*...*/);

    // &#x54CD;&#x5E94;&#x901A;&#x9053;&#x63E1;&#x624B;&#x540C;&#x6B65;
    // ...
endmodule
</code></pre>
<h3 id="353-&#x65F6;&#x949F;&#x5206;&#x533A;&#x4E0E;&#x7EA6;&#x675F;">3.5.3 &#x65F6;&#x949F;&#x5206;&#x533A;&#x4E0E;&#x7EA6;&#x675F;</h3>
<p><strong>&#x7269;&#x7406;&#x5206;&#x533A;&#x7B56;&#x7565;&#xFF1A;</strong></p>
<pre><code class="lang-tcl"><span class="hljs-comment"># &#x521B;&#x5EFA;&#x65F6;&#x949F;&#x533A;&#x57DF;&#x7EA6;&#x675F;</span>
create_pblock pblock_fast_logic
resize_pblock pblock_fast_logic -add {SLICE_X0Y240:SLICE_X95Y299}
add_cells_to_pblock pblock_fast_logic [get_cells -hier -filter {PRIMITIVE_SUBGROUP==SDR}]

<span class="hljs-comment"># &#x65F6;&#x949F;&#x533A;&#x57DF;&#x7ED1;&#x5B9A;</span>
set_property CLOCK_DEDICATED_ROUTE BACKBONE [get_nets clk_300m]
set_property CLOCK_REGION X2Y3 [get_cells mmcm_inst]

<span class="hljs-comment"># CDC&#x8DEF;&#x5F84;&#x7EA6;&#x675F;</span>
set_max_delay -datapath_only <span class="hljs-number">10.0</span> -from [get_clocks clk_src] -to [get_clocks clk_dst]
set_bus_skew -from [get_cells tx_data_reg[*]] -to [get_cells rx_data_reg[*]] <span class="hljs-number">2.0</span>
</code></pre>
<h3 id="354-&#x529F;&#x8017;&#x611F;&#x77E5;&#x65F6;&#x949F;&#x7BA1;&#x7406;">3.5.4 &#x529F;&#x8017;&#x611F;&#x77E5;&#x65F6;&#x949F;&#x7BA1;&#x7406;</h3>
<p><strong>&#x52A8;&#x6001;&#x65F6;&#x949F;&#x95E8;&#x63A7;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// &#x7EC6;&#x7C92;&#x5EA6;&#x65F6;&#x949F;&#x4F7F;&#x80FD;&#x63A7;&#x5236;
always_ff @(posedge clk) begin
    if (module_active) begin
        // &#x6FC0;&#x6D3B;&#x72B6;&#x6001;&#x5904;&#x7406;
        if (computation_ready)
            result &lt;= compute_unit(data);
    end
end

// &#x7C97;&#x7C92;&#x5EA6;&#x65F6;&#x949F;&#x7BA1;&#x7406;&#x5668;
module clock_manager (
    input  logic        ref_clk,
    input  logic [3:0]  power_mode,
    output logic [3:0]  domain_clks,
    output logic [3:0]  domain_enables
);
    // &#x6839;&#x636E;&#x529F;&#x8017;&#x6A21;&#x5F0F;&#x8C03;&#x6574;&#x9891;&#x7387;
    always_comb begin
        case (power_mode)
            PM_FULL:   freq_sel = FREQ_MAX;
            PM_NORMAL: freq_sel = FREQ_NOM;
            PM_ECO:    freq_sel = FREQ_LOW;
            PM_SLEEP:  freq_sel = FREQ_MIN;
        endcase
    end
endmodule
</code></pre>
<p><strong>&#x529F;&#x8017;&#x4F18;&#x5316;&#x6280;&#x672F;&#xFF1A;</strong></p>
<ol>
<li><p><strong>&#x65F6;&#x949F;&#x95E8;&#x63A7;&#x5C42;&#x6B21;</strong>&#xFF1A;</p>
<ul>
<li>&#x6A21;&#x5757;&#x7EA7;&#xFF1A;&#x5B8C;&#x6574;&#x529F;&#x80FD;&#x5757;</li>
<li>&#x6D41;&#x6C34;&#x7EA7;&#xFF1A;&#x6D41;&#x6C34;&#x7EBF;&#x6BB5;</li>
<li>&#x5BC4;&#x5B58;&#x5668;&#x7EA7;&#xFF1A;&#x7EC6;&#x7C92;&#x5EA6;&#x63A7;&#x5236;</li>
</ul>
</li>
<li><p><strong>&#x9891;&#x7387;&#x8C03;&#x8282;&#x7B56;&#x7565;</strong>&#xFF1A;</p>
<ul>
<li>&#x8D1F;&#x8F7D;&#x9884;&#x6D4B;</li>
<li>&#x6E29;&#x5EA6;&#x8865;&#x507F;</li>
<li>QoS&#x4FDD;&#x8BC1;</li>
</ul>
</li>
</ol>
<h3 id="355-&#x9A8C;&#x8BC1;&#x4E0E;&#x8C03;&#x8BD5;">3.5.5 &#x9A8C;&#x8BC1;&#x4E0E;&#x8C03;&#x8BD5;</h3>
<p><strong>&#x591A;&#x65F6;&#x949F;&#x4EFF;&#x771F;&#x73AF;&#x5883;&#xFF1A;</strong></p>
<pre><code class="lang-systemverilog">// &#x65F6;&#x949F;&#x751F;&#x6210;&#x4E0E;&#x76D1;&#x63A7;
initial begin
    fork
        // &#x4E3B;&#x65F6;&#x949F; - 200MHz
        forever #2.5 clk_200m = ~clk_200m;

        // &#x5F02;&#x6B65;&#x65F6;&#x949F; - 156.25MHz  
        forever #3.2 clk_156m = ~clk_156m;

        // &#x76F8;&#x4F4D;&#x504F;&#x79FB;&#x76D1;&#x63A7;
        forever @(posedge clk_200m) begin
            phase_diff = $realtime - last_156m_edge;
            if (phase_diff &lt; MIN_SEPARATION)
                $warning(&quot;Clock edges too close: %0.3fns&quot;, phase_diff);
        end
    join
end

// CDC&#x534F;&#x8BAE;&#x68C0;&#x67E5;&#x5668;
module cdc_protocol_checker (
    input logic clk_src,
    input logic clk_dst,
    input logic req,
    input logic ack
);
    // &#x8BF7;&#x6C42;&#x5FC5;&#x987B;&#x4FDD;&#x6301;&#x5230;&#x786E;&#x8BA4;
    property req_stable;
        @(posedge clk_src) 
        $rose(req) |-&gt; req[*1:$] ##0 ack_sync;
    endproperty

    assert property(req_stable) else
        $error(&quot;CDC protocol violation: req not stable&quot;);
endmodule
</code></pre>
<p><strong>&#x786C;&#x4EF6;&#x8C03;&#x8BD5;&#x6280;&#x672F;&#xFF1A;</strong></p>
<ol>
<li><strong>ILA&#x8DE8;&#x65F6;&#x949F;&#x57DF;&#x91C7;&#x6837;</strong></li>
<li><strong>&#x65F6;&#x949F;&#x8D28;&#x91CF;&#x76D1;&#x63A7;</strong></li>
<li><strong>CDC&#x8FDD;&#x4F8B;&#x8BA1;&#x6570;&#x5668;</strong></li>
<li><strong>&#x4E9A;&#x7A33;&#x6001;&#x68C0;&#x6D4B;&#x7535;&#x8DEF;</strong></li>
</ol>
<h2 id="&#x672C;&#x7AE0;&#x5C0F;&#x7ED3;">&#x672C;&#x7AE0;&#x5C0F;&#x7ED3;</h2>
<p>&#x65F6;&#x5E8F;&#x8BBE;&#x8BA1;&#x662F;FPGA&#x5DE5;&#x7A0B;&#x7684;&#x6838;&#x5FC3;&#x6311;&#x6218;&#x3002;&#x5173;&#x952E;&#x8981;&#x70B9;&#xFF1A;</p>
<ol>
<li><p><strong>&#x65F6;&#x5E8F;&#x6536;&#x655B;&#x57FA;&#x7840;</strong>&#xFF1A;</p>
<ul>
<li>&#x5EFA;&#x7ACB;/&#x4FDD;&#x6301;&#x65F6;&#x95F4;&#x65B9;&#x7A0B;&#xFF1A;<code>Tclk &#x2265; Tco + Tlogic + Trouting + Tsu</code></li>
<li>&#x5173;&#x952E;&#x8DEF;&#x5F84;&#x4F18;&#x5316;&#xFF1A;&#x6D41;&#x6C34;&#x7EBF;&#x3001;&#x903B;&#x8F91;&#x7B80;&#x5316;&#x3001;&#x7269;&#x7406;&#x7EA6;&#x675F;</li>
</ul>
</li>
<li><p><strong>CDC&#x8BBE;&#x8BA1;&#x6A21;&#x5F0F;</strong>&#xFF1A;</p>
<ul>
<li>&#x5355;&#x6BD4;&#x7279;&#xFF1A;&#x53CC;&#x89E6;&#x53D1;&#x5668;&#x540C;&#x6B65;&#xFF08;2-3&#x5468;&#x671F;&#x5EF6;&#x8FDF;&#xFF09;</li>
<li>&#x591A;&#x6BD4;&#x7279;&#xFF1A;&#x63E1;&#x624B;&#x534F;&#x8BAE;&#x6216;&#x5F02;&#x6B65;FIFO</li>
<li>&#x683C;&#x96F7;&#x7801;&#xFF1A;&#x964D;&#x4F4E;&#x591A;&#x4F4D;&#x540C;&#x6B65;&#x9519;&#x8BEF;</li>
</ul>
</li>
<li><p><strong>&#x5F02;&#x6B65;FIFO&#x8981;&#x7D20;</strong>&#xFF1A;</p>
<ul>
<li>&#x6307;&#x9488;&#x540C;&#x6B65;&#xFF1A;&#x683C;&#x96F7;&#x7801;&#x7F16;&#x7801;</li>
<li>&#x7A7A;&#x6EE1;&#x5224;&#x65AD;&#xFF1A;MSB&#x53CD;&#x8F6C;&#x68C0;&#x6D4B;</li>
<li>&#x6DF1;&#x5EA6;&#x8BA1;&#x7B97;&#xFF1A;<code>(&#x7A81;&#x53D1;&#x957F;&#x5EA6;&#xD7;&#x901F;&#x7387;&#x6BD4;)+&#x540C;&#x6B65;&#x5EF6;&#x8FDF;</code></li>
</ul>
</li>
<li><p><strong>&#x65F6;&#x949F;&#x8D44;&#x6E90;&#x7BA1;&#x7406;</strong>&#xFF1A;</p>
<ul>
<li>MMCM/PLL&#xFF1A;&#x9891;&#x7387;&#x7EFC;&#x5408;&#x3001;&#x76F8;&#x4F4D;&#x8C03;&#x6574;</li>
<li>&#x65F6;&#x949F;&#x8D28;&#x91CF;&#xFF1A;&#x6296;&#x52A8;&lt;5%&#x5468;&#x671F;</li>
<li>&#x52A8;&#x6001;&#x7BA1;&#x7406;&#xFF1A;DRP&#x63A5;&#x53E3;&#x914D;&#x7F6E;</li>
</ul>
</li>
<li><p><strong>&#x591A;&#x65F6;&#x949F;&#x7B56;&#x7565;</strong>&#xFF1A;</p>
<ul>
<li>&#x67B6;&#x6784;&#x89C4;&#x5212;&#xFF1A;&#x529F;&#x80FD;&#x57DF;&#x5212;&#x5206;</li>
<li>&#x901A;&#x4FE1;&#x9009;&#x62E9;&#xFF1A;&#x6027;&#x80FD;vs&#x590D;&#x6742;&#x5EA6;&#x6743;&#x8861;</li>
<li>&#x529F;&#x8017;&#x4F18;&#x5316;&#xFF1A;&#x5C42;&#x6B21;&#x5316;&#x65F6;&#x949F;&#x95E8;&#x63A7;</li>
</ul>
</li>
</ol>
<h2 id="&#x7EC3;&#x4E60;&#x9898;">&#x7EC3;&#x4E60;&#x9898;</h2>
<h3 id="&#x57FA;&#x7840;&#x9898;">&#x57FA;&#x7840;&#x9898;</h3>
<ol>
<li><strong>&#x65F6;&#x5E8F;&#x8BA1;&#x7B97;</strong><br>&#x7ED9;&#x5B9A;&#xFF1A;200MHz&#x65F6;&#x949F;&#xFF0C;Tco=0.8ns&#xFF0C;Tsu=0.5ns&#xFF0C;&#x5E03;&#x7EBF;&#x5EF6;&#x8FDF;0.7ns&#x3002;&#x95EE;&#x7EC4;&#x5408;&#x903B;&#x8F91;&#x6700;&#x591A;&#x5141;&#x8BB8;&#x591A;&#x5C11;&#x5EF6;&#x8FDF;&#xFF1F;<br><em>Hint: &#x4F7F;&#x7528;&#x65F6;&#x5E8F;&#x65B9;&#x7A0B;&#xFF0C;&#x522B;&#x5FD8;&#x8BB0;&#x7559;&#x4F59;&#x91CF;</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

&#x65F6;&#x949F;&#x5468;&#x671F; = 1000/200 = 5ns  
&#x53EF;&#x7528;&#x65F6;&#x95F4; = 5 - 0.8 - 0.5 - 0.7 = 3ns  
&#x8003;&#x8651;10%&#x4F59;&#x91CF;&#xFF1A;3 &#xD7; 0.9 = 2.7ns  
&#x5EFA;&#x8BAE;&#x7EC4;&#x5408;&#x903B;&#x8F91;&#x5EF6;&#x8FDF; &#x2264; 2.5ns

</details>

<ol>
<li><strong>CDC&#x65B9;&#x6848;&#x9009;&#x62E9;</strong><br>&#x9700;&#x8981;&#x4ECE;100MHz&#x65F6;&#x949F;&#x57DF;&#x4F20;&#x8F93;32&#x4F4D;&#x8BA1;&#x6570;&#x5668;&#x503C;&#x5230;133MHz&#x65F6;&#x949F;&#x57DF;&#xFF0C;&#x5E94;&#x8BE5;&#x9009;&#x62E9;&#x4EC0;&#x4E48;CDC&#x65B9;&#x6848;&#xFF1F;<br><em>Hint: &#x8003;&#x8651;&#x6570;&#x636E;&#x4E00;&#x81F4;&#x6027;&#x8981;&#x6C42;</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

&#x9009;&#x62E9;&#x63E1;&#x624B;&#x534F;&#x8BAE;&#x6216;&#x5F02;&#x6B65;FIFO&#x3002;&#x4E0D;&#x80FD;&#x7528;&#x7B80;&#x5355;&#x540C;&#x6B65;&#x5668;&#x56E0;&#x4E3A;&#xFF1A;
- 32&#x4F4D;&#x6570;&#x636E;&#x53EF;&#x80FD;&#x5728;&#x4F20;&#x8F93;&#x65F6;&#x90E8;&#x5206;&#x4F4D;&#x53D8;&#x5316;
- &#x683C;&#x96F7;&#x7801;&#x53EA;&#x9002;&#x5408;&#x9012;&#x589E;&#x8BA1;&#x6570;&#xFF0C;&#x4E0D;&#x9002;&#x5408;&#x4EFB;&#x610F;&#x503C;
- &#x63E1;&#x624B;&#x534F;&#x8BAE;&#x4FDD;&#x8BC1;&#x6570;&#x636E;&#x7A33;&#x5B9A;&#x540E;&#x624D;&#x4F20;&#x8F93;

</details>

<ol>
<li><strong>FIFO&#x6DF1;&#x5EA6;&#x8BA1;&#x7B97;</strong><br>&#x5199;&#x65F6;&#x949F;50MHz&#xFF0C;&#x7A81;&#x53D1;&#x5199;&#x5165;128&#x5B57;&#x3002;&#x8BFB;&#x65F6;&#x949F;100MHz&#x3002;&#x8BA1;&#x7B97;&#x6240;&#x9700;FIFO&#x6DF1;&#x5EA6;&#x3002;<br><em>Hint: &#x8003;&#x8651;&#x6700;&#x574F;&#x60C5;&#x51B5;</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

&#x5199;&#x5165;&#x65F6;&#x95F4; = 128 &#xD7; (1/50MHz) = 2.56&#x3BC;s  
&#x8BE5;&#x65F6;&#x95F4;&#x5185;&#x53EF;&#x8BFB;&#x51FA; = 2.56&#x3BC;s &#xD7; 100MHz = 256&#x5B57;  
&#x4F46;&#x8BFB;&#x542F;&#x52A8;&#x6709;&#x5EF6;&#x8FDF;&#xFF0C;&#x8003;&#x8651;&#x540C;&#x6B65;&#x5EF6;&#x8FDF;3-4&#x5468;&#x671F;  
&#x5B9E;&#x9645;&#x9700;&#x6C42; = 128 - (256-128) + 4 = &#x7EA6;4  
&#x4F46;&#x7A81;&#x53D1;&#x671F;&#x95F4;&#x8BFB;&#x53EF;&#x80FD;&#x672A;&#x542F;&#x52A8;&#xFF0C;&#x4FDD;&#x5B88;&#x9009;&#x62E9;64&#x6216;128&#x6DF1;&#x5EA6;

</details>

<ol>
<li><strong>&#x683C;&#x96F7;&#x7801;&#x8F6C;&#x6362;</strong><br>4&#x4F4D;&#x4E8C;&#x8FDB;&#x5236;&#x6570;1011&#x5BF9;&#x5E94;&#x7684;&#x683C;&#x96F7;&#x7801;&#x662F;&#x4EC0;&#x4E48;&#xFF1F;<br><em>Hint: G[i] = B[i] XOR B[i+1]</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

&#x4E8C;&#x8FDB;&#x5236;&#xFF1A;1011  
&#x683C;&#x96F7;&#x7801;&#x8BA1;&#x7B97;&#xFF1A;  
G[3] = B[3] = 1  
G[2] = B[3]&#x2295;B[2] = 1&#x2295;0 = 1  
G[1] = B[2]&#x2295;B[1] = 0&#x2295;1 = 1  
G[0] = B[1]&#x2295;B[0] = 1&#x2295;1 = 0  
&#x683C;&#x96F7;&#x7801;&#xFF1A;1110

</details>

<h3 id="&#x6311;&#x6218;&#x9898;">&#x6311;&#x6218;&#x9898;</h3>
<ol>
<li><strong>&#x591A;&#x65F6;&#x949F;&#x7CFB;&#x7EDF;&#x8BBE;&#x8BA1;</strong><br>&#x8BBE;&#x8BA1;&#x4E00;&#x4E2A;&#x7CFB;&#x7EDF;&#xFF1A;CPU&#x63A5;&#x53E3;25MHz&#xFF0C;DDR3&#x63A5;&#x53E3;400MHz&#xFF0C;&#x5904;&#x7406;&#x6838;&#x5FC3;200MHz&#x3002;&#x5982;&#x4F55;&#x89C4;&#x5212;&#x65F6;&#x949F;&#x67B6;&#x6784;&#xFF1F;&#x9700;&#x8981;&#x51E0;&#x4E2A;MMCM&#xFF1F;<br><em>Hint: &#x8003;&#x8651;&#x65F6;&#x949F;&#x95F4;&#x7684;&#x500D;&#x6570;&#x5173;&#x7CFB;</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

&#x65B9;&#x6848;&#x4E00;&#xFF1A;&#x5355;MMCM
- &#x8F93;&#x5165;&#xFF1A;25MHz&#x53C2;&#x8003;&#x65F6;&#x949F;
- VCO&#xFF1A;1200MHz (25&#xD7;48)
- &#x8F93;&#x51FA;1&#xFF1A;400MHz (VCO&#xF7;3) &#x2192; DDR3
- &#x8F93;&#x51FA;2&#xFF1A;200MHz (VCO&#xF7;6) &#x2192; &#x5904;&#x7406;&#x6838;&#x5FC3;
- &#x8F93;&#x51FA;3&#xFF1A;25MHz (VCO&#xF7;48) &#x2192; CPU&#x63A5;&#x53E3;

&#x65B9;&#x6848;&#x4E8C;&#xFF1A;&#x53CC;MMCM&#x63D0;&#x9AD8;&#x7075;&#x6D3B;&#x6027;
- MMCM1&#xFF1A;&#x751F;&#x6210;400MHz&#x548C;200MHz
- MMCM2&#xFF1A;&#x751F;&#x6210;&#x7279;&#x6B8A;&#x76F8;&#x4F4D;&#x7684;DDR&#x65F6;&#x949F;

&#x9009;&#x62E9;&#x53D6;&#x51B3;&#x4E8E;&#x76F8;&#x4F4D;&#x8981;&#x6C42;&#x548C;&#x5E03;&#x5C40;&#x7EA6;&#x675F;&#x3002;

</details>

<ol>
<li><strong>&#x4E9A;&#x7A33;&#x6001;MTBF&#x5206;&#x6790;</strong><br>&#x5982;&#x679C;&#x3C4;=100ps&#xFF0C;&#x540C;&#x6B65;&#x5668;&#x6062;&#x590D;&#x65F6;&#x95F4;2ns&#xFF0C;&#x4E24;&#x4E2A;100MHz&#x5F02;&#x6B65;&#x65F6;&#x949F;&#xFF0C;&#x8BA1;&#x7B97;MTBF&#x3002;&#x8FD9;&#x4E2A;&#x8BBE;&#x8BA1;&#x5B89;&#x5168;&#x5417;&#xFF1F;<br><em>Hint: MTBF &gt; &#x7CFB;&#x7EDF;&#x5BFF;&#x547D;&#x624D;&#x5B89;&#x5168;</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

MTBF = e^(t_met/&#x3C4;) / (f_clk &#xD7; f_data &#xD7; T_w)  
&#x5176;&#x4E2D;&#xFF1A;t_met = 2ns, &#x3C4; = 100ps  
e^(2ns/100ps) = e^20 &#x2248; 4.85&#xD7;10^8  
&#x5047;&#x8BBE;T_w = 100ps (&#x5178;&#x578B;&#x503C;)  
MTBF = 4.85&#xD7;10^8 / (100MHz &#xD7; 100MHz &#xD7; 100ps)  
     = 4.85&#xD7;10^8 / 10^6 = 485&#x79D2; &#x2248; 8&#x5206;&#x949F;

&#x4E0D;&#x5B89;&#x5168;&#xFF01;&#x9700;&#x8981;&#x589E;&#x52A0;&#x540C;&#x6B65;&#x7EA7;&#x6570;&#x6216;&#x4F7F;&#x7528;&#x66F4;&#x5FEB;&#x7684;&#x5DE5;&#x827A;&#x3002;
&#x4E09;&#x7EA7;&#x540C;&#x6B65;&#x5668;&#x53EF;&#x4F7F;MTBF &gt; 10^9&#x5E74;&#x3002;

</details>

<ol>
<li><strong>&#x65F6;&#x5E8F;&#x8FDD;&#x4F8B;&#x8C03;&#x8BD5;</strong><br>&#x8BBE;&#x8BA1;&#x5728;&#x5B9E;&#x9A8C;&#x5BA4;&#x5DE5;&#x4F5C;&#x6B63;&#x5E38;&#xFF0C;&#x4F46;&#x91CF;&#x4EA7;&#x65F6;5%&#x82AF;&#x7247;&#x5728;&#x9AD8;&#x6E29;&#x4E0B;&#x5931;&#x8D25;&#x3002;&#x53EF;&#x80FD;&#x7684;&#x539F;&#x56E0;&#x548C;&#x89E3;&#x51B3;&#x65B9;&#x6848;&#xFF1F;<br><em>Hint: &#x8003;&#x8651;PVT&#x53D8;&#x5316;</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

&#x53EF;&#x80FD;&#x539F;&#x56E0;&#xFF1A;
1. &#x65F6;&#x5E8F;&#x4F59;&#x91CF;&#x4E0D;&#x8DB3; - &#x9AD8;&#x6E29;&#x4F7F;&#x5EF6;&#x8FDF;&#x589E;&#x52A0;
2. &#x7535;&#x538B;&#x964D;&#x5BFC;&#x81F4;&#x901F;&#x5EA6;&#x4E0B;&#x964D;
3. &#x5DE5;&#x827A;&#x504F;&#x5DEE;&#xFF08;&#x6162;&#x901F;&#x89D2;&#xFF09;

&#x89E3;&#x51B3;&#x65B9;&#x6848;&#xFF1A;
1. &#x589E;&#x52A0;&#x65F6;&#x5E8F;&#x4F59;&#x91CF;&#xFF08;&#x964D;&#x9891;&#x6216;&#x4F18;&#x5316;&#x5173;&#x952E;&#x8DEF;&#x5F84;&#xFF09;
2. &#x591A;&#x89D2;&#x5206;&#x6790;&#xFF08;&#x6162;&#x901F;&#x5DE5;&#x827A;+&#x9AD8;&#x6E29;+&#x4F4E;&#x538B;&#xFF09;
3. &#x6DFB;&#x52A0;&#x65F6;&#x5E8F;&#x76D1;&#x63A7;&#x7535;&#x8DEF;
4. &#x4F7F;&#x7528;&#x81EA;&#x9002;&#x5E94;&#x7535;&#x538B;&#x8C03;&#x8282;
5. &#x7B5B;&#x9009;&#x6216;&#x901F;&#x5EA6;&#x5206;&#x7EA7;

</details>

<ol>
<li><strong>&#x521B;&#x65B0;&#x601D;&#x8003;&#xFF1A;&#x5149;&#x901A;&#x4FE1;&#x65F6;&#x949F;&#x6062;&#x590D;</strong><br>25Gbps&#x5149;&#x901A;&#x4FE1;&#x6CA1;&#x6709;&#x72EC;&#x7ACB;&#x65F6;&#x949F;&#x4FE1;&#x53F7;&#x3002;&#x5982;&#x4F55;&#x4ECE;&#x6570;&#x636E;&#x6D41;&#x6062;&#x590D;&#x65F6;&#x949F;&#xFF1F;&#x8003;&#x8651;CDR(&#x65F6;&#x949F;&#x6570;&#x636E;&#x6062;&#x590D;)&#x7684;FPGA&#x5B9E;&#x73B0;&#x7B56;&#x7565;&#x3002;<br><em>Hint: &#x76F8;&#x4F4D;&#x68C0;&#x6D4B;+&#x73AF;&#x8DEF;&#x6EE4;&#x6CE2;</em></li>
</ol>
<details>
<summary>&#x7B54;&#x6848;</summary>

CDR&#x57FA;&#x672C;&#x67B6;&#x6784;&#xFF1A;
1. &#x8FB9;&#x6CBF;&#x68C0;&#x6D4B;&#xFF1A;&#x627E;&#x6570;&#x636E;&#x8DF3;&#x53D8;
2. &#x76F8;&#x4F4D;&#x6BD4;&#x8F83;&#xFF1A;&#x6570;&#x636E;&#x8FB9;&#x6CBF;vs&#x672C;&#x5730;&#x65F6;&#x949F;
3. &#x73AF;&#x8DEF;&#x6EE4;&#x6CE2;&#xFF1A;&#x5E73;&#x6ED1;&#x76F8;&#x4F4D;&#x8BEF;&#x5DEE;
4. &#x76F8;&#x4F4D;&#x8C03;&#x6574;&#xFF1A;MMCM&#x52A8;&#x6001;&#x76F8;&#x79FB;

FPGA&#x5B9E;&#x73B0;&#x7B56;&#x7565;&#xFF1A;
- &#x4F7F;&#x7528;GTX&#x6536;&#x53D1;&#x5668;&#x5185;&#x7F6E;CDR
- &#x8FC7;&#x91C7;&#x6837;&#x67B6;&#x6784;&#xFF08;3-5&#x500D;&#xFF09;
- &#x6570;&#x5B57;&#x9274;&#x76F8;&#x5668;+&#x6570;&#x5B57;&#x73AF;&#x8DEF;
- &#x773C;&#x56FE;&#x76D1;&#x63A7;&#x4F18;&#x5316;&#x91C7;&#x6837;&#x70B9;
- &#x81EA;&#x9002;&#x5E94;&#x5747;&#x8861;&#x8865;&#x507F;&#x4FE1;&#x9053;

&#x6311;&#x6218;&#xFF1A;&#x9AD8;&#x901F;&#x4FE1;&#x53F7;&#x5904;&#x7406;&#x3001;&#x4E9A;UI&#x7CBE;&#x5EA6;&#x3001;&#x6296;&#x52A8;&#x5BB9;&#x9650;

</details>

<h2 id="&#x5E38;&#x89C1;&#x9677;&#x9631;&#x4E0E;&#x9519;&#x8BEF;-gotchas">&#x5E38;&#x89C1;&#x9677;&#x9631;&#x4E0E;&#x9519;&#x8BEF; (Gotchas)</h2>
<h3 id="&#x65F6;&#x5E8F;&#x76F8;&#x5173;&#x9677;&#x9631;">&#x65F6;&#x5E8F;&#x76F8;&#x5173;&#x9677;&#x9631;</h3>
<ol>
<li><p><strong>&#x7EC4;&#x5408;&#x73AF;&#x8DEF;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x521B;&#x5EFA;&#x7EC4;&#x5408;&#x73AF;
assign a = b &amp; c;
assign b = a | d;  // &#x73AF;&#x8DEF;&#xFF01;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x6253;&#x7834;&#x73AF;&#x8DEF;&#xFF0C;&#x63D2;&#x5165;&#x5BC4;&#x5B58;&#x5668;</p>
</li>
<li><p><strong>&#x8DE8;&#x65F6;&#x949F;&#x57DF;&#x7EC4;&#x5408;&#x903B;&#x8F91;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;CDC&#x8DEF;&#x5F84;&#x5305;&#x542B;&#x7EC4;&#x5408;&#x903B;&#x8F91;
assign cdc_data = sel ? data_a : data_b;  
always_ff @(posedge clk_dst)
    data_sync &lt;= cdc_data;  // &#x5371;&#x9669;&#xFF01;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x5148;&#x5BC4;&#x5B58;&#x518D;&#x540C;&#x6B65;</p>
</li>
<li><p><strong>&#x590D;&#x4F4D;&#x540C;&#x6B65;&#x9057;&#x6F0F;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x5F02;&#x6B65;&#x590D;&#x4F4D;&#x672A;&#x540C;&#x6B65;
always_ff @(posedge clk or negedge rst_n)
    if (!rst_n) counter &lt;= 0;  // rst_n&#x53EF;&#x80FD;&#x5BFC;&#x81F4;&#x4E9A;&#x7A33;&#x6001;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x590D;&#x4F4D;&#x540C;&#x6B65;&#x5668;</p>
</li>
<li><p><strong>&#x65F6;&#x949F;&#x5207;&#x6362;&#x6BDB;&#x523A;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x76F4;&#x63A5;&#x5207;&#x6362;&#x65F6;&#x949F;
assign clk_out = sel ? clk_a : clk_b;  // &#x4EA7;&#x751F;&#x6BDB;&#x523A;&#xFF01;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x4F7F;&#x7528;BUFGMUX&#x6216;&#x8BBE;&#x8BA1;&#x65E0;&#x6BDB;&#x523A;&#x5207;&#x6362;&#x7535;&#x8DEF;</p>
</li>
</ol>
<h3 id="cdc&#x76F8;&#x5173;&#x9677;&#x9631;">CDC&#x76F8;&#x5173;&#x9677;&#x9631;</h3>
<ol>
<li><p><strong>&#x9519;&#x8BEF;&#x7684;&#x591A;bit&#x540C;&#x6B65;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x76F4;&#x63A5;&#x540C;&#x6B65;&#x591A;&#x4F4D;&#x4FE1;&#x53F7;
always_ff @(posedge clk_dst)
    data_sync &lt;= data_async[31:0];  // &#x6570;&#x636E;&#x6495;&#x88C2;&#xFF01;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x4F7F;&#x7528;&#x63E1;&#x624B;&#x6216;FIFO</p>
</li>
<li><p><strong>&#x540C;&#x6B65;&#x5668;&#x94FE;&#x8DEF;&#x5F84;&#x7EA6;&#x675F;</strong></p>
<pre><code class="lang-systemverilog">(* ASYNC_REG = &quot;TRUE&quot; *) reg [1:0] sync;
// &#x9519;&#x8BEF;&#xFF1A;&#x5FD8;&#x8BB0;&#x7EA6;&#x675F;&#x6700;&#x5927;&#x5EF6;&#x8FDF;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x6DFB;&#x52A0;set_max_delay&#x7EA6;&#x675F;</p>
</li>
<li><p><strong>FIFO&#x6307;&#x9488;&#x6BD4;&#x8F83;&#x9519;&#x8BEF;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x4E8C;&#x8FDB;&#x5236;&#x6307;&#x9488;&#x76F4;&#x63A5;&#x6BD4;&#x8F83;
assign full = (wr_ptr == rd_ptr_sync);  // &#x4E9A;&#x7A33;&#x6001;&#x98CE;&#x9669;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x4F7F;&#x7528;&#x683C;&#x96F7;&#x7801;</p>
</li>
<li><p><strong>&#x8FC7;&#x5EA6;&#x540C;&#x6B65;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x540C;&#x6B65;&#x5DF2;&#x7ECF;&#x7A33;&#x5B9A;&#x7684;&#x4FE1;&#x53F7;
always_ff @(posedge clk)
    stable_config_sync &lt;= stable_config;  // &#x6D6A;&#x8D39;&#x8D44;&#x6E90;&#x548C;&#x5EF6;&#x8FDF;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x9759;&#x6001;&#x4FE1;&#x53F7;&#x4E0D;&#x9700;&#x8981;&#x540C;&#x6B65;</p>
</li>
</ol>
<h3 id="&#x65F6;&#x949F;&#x8D44;&#x6E90;&#x9677;&#x9631;">&#x65F6;&#x949F;&#x8D44;&#x6E90;&#x9677;&#x9631;</h3>
<ol>
<li><p><strong>&#x65F6;&#x949F;&#x53CD;&#x76F8;&#x5904;&#x7406;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x4F7F;&#x7528;LUT&#x53CD;&#x76F8;&#x65F6;&#x949F;
assign clk_inv = ~clk;  // &#x5F15;&#x5165;&#x504F;&#x659C;&#xFF01;
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x4F7F;&#x7528;MMCM&#x751F;&#x6210;180&#x5EA6;&#x76F8;&#x4F4D;</p>
</li>
<li><p><strong>&#x8FC7;&#x591A;&#x5168;&#x5C40;&#x65F6;&#x949F;</strong></p>
<pre><code class="lang-systemverilog">// &#x9519;&#x8BEF;&#xFF1A;&#x8D85;&#x51FA;BUFG&#x8D44;&#x6E90;
// UltraScale+&#x5178;&#x578B;&#x53EA;&#x6709;32&#x4E2A;BUFG
</code></pre>
<p><strong>&#x4FEE;&#x590D;</strong>&#xFF1A;&#x4F7F;&#x7528;&#x533A;&#x57DF;&#x65F6;&#x949F;BUFR&#x6216;&#x65F6;&#x949F;&#x4F7F;&#x80FD;</p>
</li>
</ol>
<h2 id="&#x6700;&#x4F73;&#x5B9E;&#x8DF5;&#x68C0;&#x67E5;&#x6E05;&#x5355;">&#x6700;&#x4F73;&#x5B9E;&#x8DF5;&#x68C0;&#x67E5;&#x6E05;&#x5355;</h2>
<h3 id="&#x8BBE;&#x8BA1;&#x89C4;&#x5212;&#x9636;&#x6BB5;">&#x8BBE;&#x8BA1;&#x89C4;&#x5212;&#x9636;&#x6BB5;</h3>
<ul>
<li>[ ] &#x660E;&#x786E;&#x6240;&#x6709;&#x65F6;&#x949F;&#x57DF;&#x53CA;&#x5176;&#x9891;&#x7387;&#x5173;&#x7CFB;</li>
<li>[ ] &#x8BC6;&#x522B;&#x6240;&#x6709;CDC&#x63A5;&#x53E3;</li>
<li>[ ] &#x8BC4;&#x4F30;&#x65F6;&#x949F;&#x8D44;&#x6E90;&#x9700;&#x6C42;&#xFF08;MMCM/PLL/BUFG&#xFF09;</li>
<li>[ ] &#x5236;&#x5B9A;&#x65F6;&#x949F;&#x547D;&#x540D;&#x89C4;&#x8303;&#xFF08;&#x5982;clk<em><freq>m</freq></em><domain>&#xFF09;</domain></li>
<li>[ ] &#x89C4;&#x5212;&#x590D;&#x4F4D;&#x7B56;&#x7565;&#xFF08;&#x540C;&#x6B65;/&#x5F02;&#x6B65;&#xFF09;</li>
</ul>
<h3 id="rtl&#x7F16;&#x7801;&#x9636;&#x6BB5;">RTL&#x7F16;&#x7801;&#x9636;&#x6BB5;</h3>
<ul>
<li>[ ] &#x6240;&#x6709;&#x65F6;&#x949F;&#x4F7F;&#x7528;&#x5168;&#x5C40;&#x65F6;&#x949F;&#x8D44;&#x6E90;</li>
<li>[ ] CDC&#x4F7F;&#x7528;&#x6807;&#x51C6;&#x540C;&#x6B65;&#x5668;&#x6A21;&#x677F;</li>
<li>[ ] &#x591A;bit CDC&#x4F7F;&#x7528;&#x63E1;&#x624B;&#x6216;FIFO</li>
<li>[ ] &#x907F;&#x514D;&#x7EC4;&#x5408;&#x903B;&#x8F91;&#x751F;&#x6210;&#x65F6;&#x949F;</li>
<li>[ ] &#x660E;&#x786E;&#x6807;&#x6CE8;&#x6240;&#x6709;&#x5F02;&#x6B65;&#x4FE1;&#x53F7;</li>
<li>[ ] &#x4F7F;&#x7528;&#x53C2;&#x6570;&#x5316;&#x8BBE;&#x8BA1;&#x4FBF;&#x4E8E;&#x65F6;&#x5E8F;&#x8C03;&#x6574;</li>
</ul>
<h3 id="&#x7EA6;&#x675F;&#x7F16;&#x5199;&#x9636;&#x6BB5;">&#x7EA6;&#x675F;&#x7F16;&#x5199;&#x9636;&#x6BB5;</h3>
<ul>
<li>[ ] &#x5B9A;&#x4E49;&#x6240;&#x6709;&#x65F6;&#x949F;&#xFF08;create_clock&#xFF09;</li>
<li>[ ] &#x7EA6;&#x675F;&#x6240;&#x6709;I/O&#x65F6;&#x5E8F;&#xFF08;set_input/output_delay&#xFF09;</li>
<li>[ ] &#x6807;&#x8BC6;&#x4F2A;&#x8DEF;&#x5F84;&#xFF08;set_false_path&#xFF09;</li>
<li>[ ] &#x8BBE;&#x7F6E;&#x591A;&#x5468;&#x671F;&#x8DEF;&#x5F84;&#xFF08;set_multicycle_path&#xFF09;</li>
<li>[ ] CDC&#x8DEF;&#x5F84;&#x6700;&#x5927;&#x5EF6;&#x8FDF;&#xFF08;set_max_delay -datapath_only&#xFF09;</li>
<li>[ ] &#x65F6;&#x949F;&#x7EC4;&#x5173;&#x7CFB;&#xFF08;set_clock_groups&#xFF09;</li>
</ul>
<h3 id="&#x9A8C;&#x8BC1;&#x9636;&#x6BB5;">&#x9A8C;&#x8BC1;&#x9636;&#x6BB5;</h3>
<ul>
<li>[ ] &#x9759;&#x6001;&#x65F6;&#x5E8F;&#x5206;&#x6790;&#x65E0;&#x8FDD;&#x4F8B;</li>
<li>[ ] CDC&#x5206;&#x6790;&#x5DE5;&#x5177;&#x65E0;&#x9519;&#x8BEF;</li>
<li>[ ] &#x529F;&#x80FD;&#x4EFF;&#x771F;&#x8986;&#x76D6;&#x6240;&#x6709;&#x65F6;&#x949F;&#x7EC4;&#x5408;</li>
<li>[ ] &#x95E8;&#x7EA7;&#x4EFF;&#x771F;&#x9A8C;&#x8BC1;&#x65F6;&#x5E8F;</li>
<li>[ ] &#x591A;PVT&#x89D2;&#x9A8C;&#x8BC1;</li>
<li>[ ] &#x786C;&#x4EF6;&#x6D4B;&#x8BD5;&#x5305;&#x542B;&#x6E29;&#x5EA6;&#x5E94;&#x529B;</li>
</ul>
<h3 id="&#x8C03;&#x8BD5;&#x4F18;&#x5316;&#x9636;&#x6BB5;">&#x8C03;&#x8BD5;&#x4F18;&#x5316;&#x9636;&#x6BB5;</h3>
<ul>
<li>[ ] &#x5173;&#x952E;&#x8DEF;&#x5F84;&#x4F18;&#x5316;&#xFF08;&#x6D41;&#x6C34;&#x7EBF;/&#x903B;&#x8F91;&#x7B80;&#x5316;&#xFF09;</li>
<li>[ ] &#x65F6;&#x5E8F;&#x8FDD;&#x4F8B;&#x6839;&#x56E0;&#x5206;&#x6790;</li>
<li>[ ] &#x5E03;&#x5C40;&#x5E03;&#x7EBF;&#x4F18;&#x5316;</li>
<li>[ ] &#x65F6;&#x949F;&#x504F;&#x659C;&#x6700;&#x5C0F;&#x5316;</li>
<li>[ ] &#x529F;&#x8017;&#x4E0E;&#x6027;&#x80FD;&#x5E73;&#x8861;</li>
<li>[ ] &#x65F6;&#x5E8F;&#x76D1;&#x63A7;&#x7535;&#x8DEF;&#x90E8;&#x7F72;</li>
</ul>
<h3 id="&#x8BBE;&#x8BA1;&#x5BA1;&#x67E5;&#x8981;&#x70B9;">&#x8BBE;&#x8BA1;&#x5BA1;&#x67E5;&#x8981;&#x70B9;</h3>
<ul>
<li>[ ] &#x65F6;&#x949F;&#x67B6;&#x6784;&#x56FE;&#x6587;&#x6863;&#x5B8C;&#x6574;</li>
<li>[ ] CDC&#x63A5;&#x53E3;&#x6709;&#x660E;&#x786E;&#x6587;&#x6863;</li>
<li>[ ] &#x65F6;&#x5E8F;&#x62A5;&#x544A;&#x5DF2;&#x5BA1;&#x9605;</li>
<li>[ ] &#x5F02;&#x5E38;&#x8DEF;&#x5F84;&#x5DF2;&#x786E;&#x8BA4;</li>
<li>[ ] &#x6D4B;&#x8BD5;&#x8986;&#x76D6;&#x6781;&#x9650;&#x6761;&#x4EF6;</li>
<li>[ ] &#x91CF;&#x4EA7;&#x4F59;&#x91CF;&#x5145;&#x8DB3;&#xFF08;&gt;15%&#xFF09;</li>
</ul>
<hr>
<div style="text-align: center; margin: 20px 0;">
  <a href="chapter2.html" style="margin-right: 20px;">&#x2190; &#x4E0A;&#x4E00;&#x7AE0;&#xFF1A;HDL&#x8BBE;&#x8BA1;&#x57FA;&#x7840;&#x4E0E;&#x65B9;&#x6CD5;&#x5B66;</a>
  <a href="chapter4.html" style="margin-left: 20px;">&#x4E0B;&#x4E00;&#x7AE0;&#xFF1A;&#x5B58;&#x50A8;&#x5668;&#x7CFB;&#x7EDF;&#x4E0E;&#x63A5;&#x53E3;&#x8BBE;&#x8BA1; &#x2192;</a>
</div>


<script type="text/javascript">var targetUl = document.getElementsByClassName('page-inner')[0].getElementsByTagName('ul')[0];if(targetUl.getElementsByTagName('a').length>0){targetUl.className='toc';}</script>
                                
                                </section>
                            
    </div>
    <div class="search-results">
        <div class="has-results">
            
            <h1 class="search-results-title"><span class='search-results-count'></span> results matching "<span class='search-query'></span>"</h1>
            <ul class="search-results-list"></ul>
            
        </div>
        <div class="no-results">
            
            <h1 class="search-results-title">No results matching "<span class='search-query'></span>"</h1>
            
        </div>
    </div>
</div>

                        </div>
                    </div>
                
            </div>

            
                
                <a href="chapter2.html" class="navigation navigation-prev " aria-label="Previous page: 第2章：HDL设计基础与方法学">
                    <i class="fa fa-angle-left"></i>
                </a>
                
                
                <a href="chapter4.html" class="navigation navigation-next " aria-label="Next page: 第4章：存储器系统与接口设计">
                    <i class="fa fa-angle-right"></i>
                </a>
                
            
        
    </div>

    <script>
        var gitbook = gitbook || [];
        gitbook.push(function() {
            gitbook.page.hasChanged({"page":{"title":"第3章：时序、时钟与同步","level":"2.3","depth":1,"next":{"title":"第4章：存储器系统与接口设计","level":"2.4","depth":1,"path":"chapters/chapter4.md","ref":"chapters/chapter4.md","articles":[]},"previous":{"title":"第2章：HDL设计基础与方法学","level":"2.2","depth":1,"path":"chapters/chapter2.md","ref":"chapters/chapter2.md","articles":[]},"dir":"ltr"},"config":{"plugins":["expandable-chapters","search","copy-code-button","theme-default","back-to-top-button","github","splitter","toc"],"styles":{"ebook":"styles/ebook.css","epub":"styles/epub.css","mobi":"styles/mobi.css","pdf":"styles/pdf.css","print":"styles/print.css","website":"styles/website.css"},"pluginsConfig":{"github":{"url":"https://github.com/Xde1997/Tutorial_FPGA"},"splitter":{},"toc":{"addClass":true,"className":"toc"},"search":{"maxIndexSize":100000,"ignoreCase":true},"lunr":{"maxIndexSize":1000000,"ignoreSpecialCharacters":false},"fontsettings":{"theme":"white","family":"sans","size":2},"highlight":{},"back-to-top-button":{},"copy-code-button":{"copyText":"复制","format":"html"},"sharing":{"facebook":true,"twitter":true,"google":false,"weibo":false,"instapaper":false,"vk":false,"all":["facebook","google","twitter","weibo","instapaper"]},"theme-default":{"showLevel":true,"styles":{"ebook":"styles/ebook.css","epub":"styles/epub.css","mobi":"styles/mobi.css","pdf":"styles/pdf.css","print":"styles/print.css","website":"styles/website.css"}},"expandable-chapters":{}},"theme":"default","author":"FPGA教程团队","pdf":{"pageNumbers":true,"fontSize":12,"fontFamily":"Arial","paperSize":"a4","chapterMark":"pagebreak","pageBreaksBefore":"/","margin":{"right":62,"left":62,"top":56,"bottom":56}},"structure":{"langs":"LANGS.md","readme":"README.md","glossary":"GLOSSARY.md","summary":"SUMMARY.md"},"variables":{"themeColor":"#3f51b5","themeColorSecondary":"#ff4081"},"title":"FPGA原理与AI加速应用教程","language":"zh-hans","gitbook":"*","description":"面向软件工程师的FPGA实战指南"},"file":{"path":"chapters/chapter3.md","mtime":"2025-08-03T12:22:33.457Z","type":"markdown"},"gitbook":{"version":"3.2.3","time":"2025-08-03T12:33:41.908Z"},"basePath":"..","book":{"language":""}});
        });
    </script>
</div>

        
    <script src="../gitbook/gitbook.js"></script>
    <script src="../gitbook/theme.js"></script>
    
        
        <script src="../gitbook/gitbook-plugin-expandable-chapters/expandable-chapters.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-search/search-engine.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-search/search.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-copy-code-button/toggle.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-back-to-top-button/plugin.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-github/plugin.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-splitter/splitter.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-lunr/lunr.min.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-lunr/search-lunr.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-sharing/buttons.js"></script>
        
    
        
        <script src="../gitbook/gitbook-plugin-fontsettings/fontsettings.js"></script>
        
    

    </body>
</html>

