{"patent_id": "10-2023-0098884", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0006680", "출원번호": "10-2023-0098884", "발명의 명칭": "전자 장치 및 이를 이용한 통신 회로 에러 검출 방법", "출원인": "삼성전자주식회사", "발명자": "양재진"}}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(201)에 있어서,안테나(240);트랜시버(220); 상기 안테나(240)와 상기 트랜시버(220) 사이에 배치되는 무선 신호 처리 회로(230);상기 트랜시버(220)에 포함되고, 제1 오퍼레이션 블록(3301) 및 제1 버퍼(3302)를 포함하는 위상 동기 루프 회로(330);;상기 위상 동기 루프 회로(330)와 전기적으로 연결된 제1-1 에러 검출 회로(355); 및상기 안테나(240), 상기 트랜시버(220), 상기 무선 신호 처리 회로(230), 상기 제1-1 에러 검출 회로(355)와 전기적으로 연결된 프로세서(310)를 포함하고,상기 프로세서(310)는,제1 신호를 상기 위상 동기 루프 회로(330)에 전송하고,상기 제1-1 에러 검출 회로(355)를 통해, 상기 위상 동기 루프 회로(330)의 상기 제1 오퍼레이션 블록(3301)에인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 제1 버퍼(3302)를 거쳐 출력되는 제2 신호를 비교하고, 상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제2 신호가 동일한 값을 가짐에 따라 상기 제1-1 에러 검출회로(355)로부터 상기 위상 동기 루프 회로(330)의 에러 미검출과 관련된 신호가 수신되면, 상기 위상 동기 루프 회로(330)를 활성화 상태로 제어하고, 및상기 제1 신호와 상기 제2 신호가 상이한 값을 가짐에 따라 상기 제1-1 에러 검출 회로(355)로부터 상기 위상동기 루프 회로(330)의 에러 검출과 관련된 신호가 수신되면, 상기 위상 동기 루프 회로(330)를 리셋(reset)하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 트랜시버(220)에 포함되고, 제2 오퍼레이션 블록(3401) 및 제2 버퍼(3402)를 포함하는 RF 회로(340); 및상기 RF 회로(340)와 전기적으로 연결된 제1-2 에러 검출 회로(360)를 더 포함하고,상기 프로세서(310)는,상기 제1 신호를 상기 RF 회로(340)에 전송하고,상기 제1-2 에러 검출 회로(360)를 통해, 상기 RF 회로(340)의 상기 제2 오퍼레이션 블록(3401)에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 제2 버퍼(3402)를 거쳐 출력되는 제3 신호를 비교하고, 상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제3 신호가 동일한 값을 가짐에 따라 상기 제1-2 에러 검출회로(360)로부터 상기 RF 회로(340)의 에러 미검출과 관련된 신호가 수신되면, 상기 RF 회로(340)를 활성화 상태로 제어하고, 및상기 제1 신호와 상기 제3 신호가 상이한 값을 가짐에 따라 상기 제1-2 에러 검출 회로(360)로부터 상기 RF 회로(340)의 에러 검출과 관련된 신호가 수신되면, 상기 RF 회로(340)를 리셋하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항 또는 제 2 항에 있어서,공개특허 10-2025-0006680-3-상기 트랜시버(220)에 포함되고, 제3 오퍼레이션 블록(3351) 및 제3 버퍼(3352)를 포함하는 믹서 회로(335); 및상기 믹서 회로(335)와 전기적으로 연결된 제1-3 에러 검출 회로(365)를 더 포함하고,상기 프로세서(310)는,상기 제1 신호를 상기 믹서 회로(335)에 전송하고,상기 제1-3 에러 검출 회로(365)를 통해, 상기 믹서 회로(335)의 상기 제3 오퍼레이션 블록(3351)에 인가되어출력되는 제1 신호와 상기 제1 신호가 상기 제3 버퍼(3352)를 거쳐 출력되는 제4 신호를 비교하고,상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제4 신호가 동일한 값을 가짐에 따라 상기 제1-3 에러 검출회로(365)로부터 상기 믹서 회로(335)의 에러 미검출과 관련된 신호가 수신되면, 상기 믹서 회로(335)를 활성화상태로 제어하고, 및 상기 제1 신호와 상기 제4 신호가 상이한 값을 가짐에 따라 상기 제1-3 에러 검출 회로(365)로부터 상기 믹서회로(335)의 에러 검출과 관련된 신호가 수신되면, 상기 믹서 회로(335)를 리셋하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항 내지 제 3 항 중 적어도 어느 한 항에 있어서,상기 트랜시버(220)에 포함되고, 제4 오퍼레이션 블록(3201) 및 제4 버퍼(3202)를 포함하는 베이스밴드 신호 처리 회로(320); 및상기 베이스밴드 신호 처리 회로(320)와 전기적으로 연결된 제1-4 에러 검출 회로(370)를 더 포함하고,상기 프로세서(310)는,상기 제1 신호를 상기 베이스밴드 신호 처리 회로(320)에 전송하고,상기 제1-4 에러 검출 회로(370)를 통해, 상기 베이스밴드 신호 처리 회로(320)의 상기 제4 오퍼레이션 블록(3201)에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 제4 버퍼(3202)를 거쳐 출력되는 제5 신호를 비교하고,상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제5 신호가 동일한 값을 가짐에 따라 상기 제1-4 에러 검출회로(370)로부터 상기 베이스밴드 신호 처리 회로(320)의 에러 미검출과 관련된 신호가 수신되면, 상기 베이스밴드 신호 처리 회로(320)를 활성화 상태로 제어하고, 및상기 제1 신호와 상기 제5 신호가 상이한 값을 가짐에 따라 상기 제1-4 에러 검출 회로(370)로부터 상기 베이스밴드 신호 처리 회로(320)의 에러 검출과 관련된 신호가 수신되면, 상기 베이스밴드 신호 처리 회로(320)를 리셋하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항 내지 제 4 항 중 적어도 어느 한 항에 있어서,제2 프로세서(210)를 더 포함하고,상기 제2 프로세서(210)는,생성된 제6 신호를 상기 트랜시버(220)에 전송하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 베이스밴드 신호 처리 회로(320) 및 상기 제1-4 에러 검출 회로(370)와 전기적으로 연결된 제2-4 에러 검출 회로(630)를 더 포함하고,상기 프로세서(310)는,상기 제2-4 에러 검출 회로(630)를 통해, 상기 제2 프로세서(210)로부터 수신된 제6 신호, 상기 제6 신호의 입력으로 상기 베이스밴드 신호 처리 회로(320)를 통해 출력되는 제7 신호, 및 상기 제1-4 에러 검출 회로(370)를공개특허 10-2025-0006680-4-통해 출력되는 신호에 기반하여, 상기 베이스밴드 신호 처리 회로(320)의 출력과 관련된 에러 검출 여부를 확인하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 위상 동기 루프 회로(330) 및 상기 제1-1 에러 검출 회로(355)와 전기적으로 연결된 제2-1 에러 검출 회로(615)를 더 포함하고,상기 프로세서(310)는,상기 제2-1 에러 검출 회로(615)를 통해, XO(325)에 의해 생성되어 입력되는 제8 신호, 상기 제8 신호의 입력으로 상기 위상 동기 루프 회로(330)를 통해 출력되는 제9 신호, 및 상기 제1-1 에러 검출 회로(355)를 통해 출력되는 신호에 기반하여, 상기 위상 동기 루프 회로(330)의 출력과 관련된 에러 검출 여부를 확인하도록 설정된전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 믹서 회로(335) 및 상기 제1-3 에러 검출 회로(365)와 전기적으로 연결된 제2-3 에러 검출 회로(625)를 더포함하고,상기 프로세서(310)는,상기 제2-3 에러 검출 회로(625)를 통해, 상기 위상 동기 루프 회로(330)를 통해 입력되는 제10 신호, 상기 베이스밴드 신호 처리 회로(320)를 통해 입력되는 제11 신호, 상기 제11 신호의 입력으로 상기 믹서 회로(335)를통해 출력되는 제12 신호, 및 상기 제1-3 에러 검출 회로(365)를 통해 출력되는 신호에 기반하여, 상기 믹서 회로(335)의 출력과 관련된 에러 검출 여부를 확인하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 RF 회로(340) 및 상기 제1-2 에러 검출 회로(360)와 전기적으로 연결된 제2-2 에러 검출 회로(620)를 더포함하고,상기 프로세서(310)는,상기 제2-2 에러 검출 회로(620)를 통해, 상기 믹서 회로(335)를 통해 입력된 제13 신호, 상기 제13 신호의 입력으로 상기 RF 회로(340)를 통해 출력되는 제14 신호, 및 상기 제1-2 에러 검출 회로(360)를 통해 출력되는 신호에 기반하여, 상기 RF 회로(340)의 출력과 관련된 에러 검출 여부를 확인하도록 설정된 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항 내지 제 9 항 중 적어도 어느 한 항에 있어서,상기 제1-1 에러 검출 회로(355), 상기 제1-2 에러 검출 회로(360), 상기 제1-3 에러 검출 회로(365), 및 상기제1-4 에러 검출 회로(370) 각각은, 상기 프로세서(310)에 인접하게 배치되는 전자 장치."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "전자 장치(201)의 통신 회로(205) 에러 검출 방법에 있어서,제1 신호를 트랜시버(220)의 위상 동기 루프 회로(330)에 전송하는 동작;상기 위상 동기 루프 회로(330)와 전기적으로 연결된 제1-1 에러 검출 회로(355)를 통해, 상기 위상 동기 루프회로(330)의 제1 오퍼레이션 블록(3301)에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 위상 동기 루프회로(330)의 제1 버퍼(3302)를 거쳐 출력되는 제2 신호를 비교하는 동작;상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제2 신호가 동일한 값을 가짐에 따라 상기 제1-1 에러 검출회로(355)로부터 상기 위상 동기 루프 회로(330)의 에러 미검출과 관련된 신호가 수신되면, 상기 위상 동기 루공개특허 10-2025-0006680-5-프 회로(330)를 활성화 상태로 제어하는 동작; 및상기 제1 신호와 상기 제2 신호가 상이한 값을 가짐에 따라 상기 제1-1 에러 검출 회로(355)로부터 상기 위상동기 루프 회로(330)의 에러 검출과 관련된 신호가 수신되면, 상기 위상 동기 루프 회로(330)를 리셋(reset)하는 동작을 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 제1 신호를 상기 트랜시버(220)의 RF 회로(340)에 전송하는 동작;상기 RF 회로(340)와 전기적으로 연결된 제1-2 에러 검출 회로(360)를 통해, 상기 RF 회로(340)의 제2 오퍼레이션 블록(3401)에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 RF 회로(340)의 제2 버퍼(3402)를 거쳐출력되는 제3 신호를 비교하는 동작;상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제3 신호가 동일한 값을 가짐에 따라 상기 제1-2 에러 검출회로(360)로부터 상기 RF 회로(340)의 에러 미검출과 관련된 신호가 수신되면, 상기 RF 회로(340)를 활성화 상태로 제어하는 동작; 및상기 제1 신호와 상기 제3 신호가 상이한 값을 가짐에 따라 상기 제1-2 에러 검출 회로(360)로부터 상기 RF 회로(340)의 에러 검출과 관련된 신호가 수신되면, 상기 RF 회로(340)를 리셋하는 동작을 더 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항 또는 제 12 항에 있어서,상기 제1 신호를 상기 트랜시버(220)의 믹서 회로(335)에 전송하는 동작;상기 믹서 회로(335)와 전기적으로 연결된 제1-3 에러 검출 회로(365)를 통해, 상기 믹서 회로(335)의 제3 오퍼레이션 블록(3351)에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 믹서 회로(335)의 제3 버퍼(3352)를거쳐 출력되는 제4 신호를 비교하는 동작; 상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제4 신호가 동일한 값을 가짐에 따라 상기 제1-3 에러 검출회로(365)로부터 상기 믹서 회로(335)의 에러 미검출과 관련된 신호가 수신되면, 상기 믹서 회로(335)를 활성화상태로 제어하는 동작; 및 상기 제1 신호와 상기 제4 신호가 상이한 값을 가짐에 따라 상기 제1-3 에러 검출 회로(365)로부터 상기 믹서회로(335)의 에러 검출과 관련된 신호가 수신되면, 상기 믹서 회로(335)를 리셋하는 동작을 더 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항 내지 제 13 항 중 적어도 어느 한 항에 있어서,상기 제1 신호를 상기 트랜시버(220)의 베이스밴드 신호 처리 회로(320)에 전송하는 동작;상기 베이스밴드 신호 처리 회로(320)와 전기적으로 연결된 제1-4 에러 검출 회로(370)를 통해, 상기 베이스밴드 신호 처리 회로(320)의 제4 오퍼레이션 블록(3201)에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기베이스밴드 신호 처리 회로(320)의 제4 버퍼(3202)를 거쳐 출력되는 제5 신호를 비교하는 동작; 상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제5 신호가 동일한 값을 가짐에 따라 상기 제1-4 에러 검출회로(370)로부터 상기 베이스밴드 신호 처리 회로(320)의 에러 미검출과 관련된 신호가 수신되면, 상기 베이스밴드 신호 처리 회로(320)를 활성화 상태로 제어하는 동작; 상기 제1 신호와 상기 제5 신호가 상이한 값을 가짐에 따라 상기 제1-4 에러 검출 회로(370)로부터 상기 베이스밴드 신호 처리 회로(320)의 에러 검출과 관련된 신호가 수신되면, 상기 베이스밴드 신호 처리 회로(320)를 리셋하는 동작을 더 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항 내지 제 14 항 중 적어도 어느 한 항에 있어서,공개특허 10-2025-0006680-6-제2 프로세서(210)에 의해 생성된 제6 신호를 상기 트랜시버(220)에 전송하는 동작을 더 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15 항에 있어서,상기 베이스밴드 신호 처리 회로(320) 및 상기 제1-4 에러 검출 회로(370)와 전기적으로 연결된 상기 제2-4 에러 검출 회로(630)를 통해, 제2 프로세서(210)로부터 수신된 상기 제6 신호, 상기 제6 신호의 입력으로 상기 베이스밴드 신호 처리 회로(320)를 통해 출력되는 제7 신호, 및 상기 제1-4 에러 검출 회로(370)를 통해 출력되는신호에 기반하여, 상기 베이스밴드 신호 처리 회로(320)의 출력과 관련된 에러 검출 여부를 확인하는 동작을 더포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 위상 동기 루프 회로(330) 및 상기 제1-1 에러 검출 회로(355)와 전기적으로 연결된 상기 제2-1 에러 검출회로(615)를 통해, XO(325)에 의해 생성되어 입력되는 제8 신호, 상기 제8 신호의 입력으로 상기 위상 동기 루프 회로(330)를 통해 출력되는 제9 신호, 및 상기 제1-1 에러 검출 회로(355)를 통해 출력되는 신호에기반하여, 상기 위상 동기 루프 회로(330)의 출력과 관련된 에러 검출 여부를 확인하는 동작을 더 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서,상기 믹서 회로(335) 및 상기 제1-3 에러 검출 회로(365)와 전기적으로 연결된 상기 제2-3 에러 검출 회로(625)를 통해, 상기 위상 동기 루프 회로(330)를 통해 입력되는 제10 신호, 상기 베이스밴드 신호 처리 회로(320)를 통해 입력되는 제11 신호, 상기 제11 신호의 입력으로 상기 믹서 회로(335)를 통해 출력되는 제12 신호, 및상기 제1-3 에러 검출 회로(365)를 통해 출력되는 신호에 기반하여, 상기 믹서 회로(335)의 출력과 관련된 에러검출 여부를 확인하는 동작을 더 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18 항에 있어서,상기 RF 회로(340) 및 상기 제1-2 에러 검출 회로(360)와 전기적으로 연결된 상기 제2-2 에러 검출 회로(620)를통해, 믹서 회로(335)를 통해 입력된 제13 신호, 상기 제13 신호의 입력으로 상기 RF 회로(340)를 통해 출력되는 제14 신호, 및 상기 제1-2 에러 검출 회로(360)를 통해 출력되는 신호에 기반하여, 상기 RF 회로(340)의 출력과 관련된 에러 검출 여부를 확인하는 동작을 더 포함하는 방법."}
{"patent_id": "10-2023-0098884", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 11 항 내지 제 19 항 중 적어도 어느 한 항에 있어서,상기 제1-1 에러 검출 회로(355), 상기 제1-2 에러 검출 회로(360), 상기 제1-3 에러 검출 회로(365), 및 상기제1-4 에러 검출 회로(370) 각각은, 상기 프로세서(310)에 인접하게 배치되는 방법."}
{"patent_id": "10-2023-0098884", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 다양한 실시예들에 따르면, 전자 장치는, 안테나를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 트랜시버를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 상기 안테나와 상기 트랜시버 사이에 배 치되는 무선 신호 처리 회로를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 상기 트랜시버에 포함되고, (뒷면에 계속)"}
{"patent_id": "10-2023-0098884", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 실시예들은 전자 장치 및 이를 이용한 통신 회로의 에러를 검출하는 방법에 관한 것이다."}
{"patent_id": "10-2023-0098884", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보통신 기술 및 반도체 기술의 발전으로 전자 장치는 다양한 기능들을 제공할 수 있다. 예를 들어, 전자 장치 는 근거리 무선 통신 기능(예: 블루투스, 무선 랜, 또는 NFC(near field communication)) 및/또는 이동 통신 기능(예: LTE(long term evolution), LTE-A(advanced), 또는 5G NR(5th generation new radio))을 제공할 수있다. 전자 장치는 기지국과의 통신을 통해 특정 주파수 대역과 채널 정보를 결정할 수 있으며, 안테나를 통해 결정된 주파수 대역으로 무선 신호를 송신할 수 있다. 예를 들어, 트랜시버는 디지털 무선 신호를 DAC(digital analog converter)를 통해서 아날로그 무선 신호로 변환하고, 변환된 아날로그 무선 신호를 LO(local oscillator) 통해 원하는 주파수 대역으로 업 컨버젼(up conversion)되고 구동 증폭기(drive amplifier)를 통해 출력할 수 있다. 구동 증폭기를 통해 출력된 무선 신호는 무선 신호를 처리하는 회로의 전력 증폭기(power amplifier)에 전달되 고, 전달된 신호는 전력 증폭기에 의해 증폭되어 안테나로 전달될 수 있다. 상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상 술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이 나 결정이 제기되지 않는다. 트랜시버에 포함된 적어도 하나의 회로 및/또는 무선 신호를 처리하는 회로에서 비 정상적인 동작을 수행하게 되는 경우, 트랜시버에 포함된 적어도 하나의 회로 및/또는 무선 신호를 처리하는 회로의 손상이 발생할 수 있 다. 또한, 트랜시버에 포함된 적어도 하나의 회로의 문제로 비 정상적인 동작이 수행되는지, 또는 무선 신호를 처리하는 회로의 문제로 비 정상적인 동작이 수행되는지 여부를 확인할 수 없음에 따라, 전자 장치는 트랜시버 및/또는 무선 신호를 처리하는 회로의 리셋(reset)을 수행할 수 있다. 하지만, 트랜시버 및/또는 무선 신호를 처리하는 회로의 리셋을 수행하는 경우, 전자 장치는 기지국과의 통신 단절이 발생되어, 통화 단절(call drop) 과 같은 상황이 발생할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는, 제1 에러 검출부 및/또는 제2 에러 검출부를 포함할 수 있다. 예를 들어, 제1 에러 검출부는 트랜시버에 포함된 적어도 하나의 회로와 전기적으로 연결될 수 있으며, 전자 장치는 제1 에러 검출부를 통해 트랜시버에 포함된 적어도 하나의 회로로 입력되는 신호에 기반하여, 적어도 하나의 회 로의 입력에서 에러가 발생하는지 여부를 검출할 수 있다. 제2 에러 검출부는 트랜시버에 포함된 적어도 하나의 회로 및 제1 에러 검출부와 전기적으로 연결될 수 있으며, 전자 장치는 제2 에러 검출부를 통해 트랜시버에 포 함된 적어도 하나의 회로로부터 출력되는 신호에 기반하여, 적어도 하나의 회로의 출력에서 에러가 발생하는지 여부를 검출할 수 있다. 본 개시의 일 실시예에 따르면, 전자 장치는, 안테나를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 트 랜시버를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 상기 안테나와 상기 트랜시버 사이에 배치되는 무 선 신호 처리 회로를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 상기 트랜시버에 포함되고, 제1 오퍼 레이션 블록 및 제1 버퍼를 포함하는 위상 동기 루프 회로를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 상기 위상 동기 루프 회로와 전기적으로 연결된 제1-1 에러 검출 회로를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 상기 안테나, 상기 트랜시버, 상기 무선 신호 처리 회로, 상기 제1-1 에러 검출 회로와 전기적으로 연결된 프로세서를 포함할 수 있다. 일 실시예에 따르면, 상기 프로세서는, 제1 신호를 상기 위상 동기 루프 회로에 전송할 수 있다. 일 실시예에 따르면, 상기 프로세서는, 상기 제1-1 에러 검출 회로를 통해, 상기 위상 동기 루프 회로의 제1 상기 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 제1 버퍼를 거쳐 출력되는 제2 신호를 비교할 수 있다. 일 실시예에 따르면, 상기 프로세서는, 상기 비교 결과 에 기반하여, 상기 제1 신호와 상기 제2 신호가 동일한 값을 가짐에 따라 상기 제1-1 에러 검출 회로로부터 상 기 위상 동기 루프 회로의 에러 미검출과 관련된 신호가 수신되면, 상기 위상 동기 루프 회로를 활성화 상태로 제어할 수 있다. 일 실시예에 따르면, 상기 프로세서는, 상기 제1 신호와 상기 제2 신호가 상이한 값을 가짐에 따라 상기 제1-1 에러 검출 회로로부터 상기 위상 동기 루프 회로의 에러 검출과 관련된 신호가 수신되면, 상기 위상 동기 루프 회로를 리셋(reset)할 수 있다. 본 개시의 일 실시예에 따르면, 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호를 트랜시버의 위상 동기 루 프 회로에 전송하는 동작을 포함할 수 있다. 일 실시예에 따르면, 전자 장치의 통신 회로 에러 검출 방법은, 상 기 위상 동기 루프 회로와 전기적으로 연결된 제1-1 에러 검출 회로를 통해, 상기 위상 동기 루프 회로의 제1 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 상기 제1 신호가 상기 위상 동기 루프 회로의 제1 버퍼를 거 쳐 출력되는 제2 신호를 비교하는 동작을 포함할 수 있다. 일 실시예에 따르면, 전자 장치의 통신 회로 에러 검 출 방법은, 상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제2 신호가 동일한 값을 가짐에 따라 상기 제1-1 에러 검출 회로로부터 상기 위상 동기 루프 회로의 에러 미검출과 관련된 신호가 수신되면, 상기 위상 동기 루 프 회로를 활성화 상태로 제어하는 동작을 포함할 수 있다. 일 실시예에 따르면, 전자 장치의 통신 회로 에러검출 방법은, 상기 제1 신호와 상기 제2 신호가 상이한 값을 가짐에 따라 상기 제1-1 에러 검출 회로로부터 상 기 위상 동기 루프 회로의 에러 검출과 관련된 신호가 수신되면, 상기 위상 동기 루프 회로를 리셋(reset)하는 동작을 포함할 수 있다. 본 개시의 일 실시예에 따르면, 하나 이상의 프로그램을 저장하는 비일시적인 컴퓨터 판독가능 저장 매체(또는, 컴퓨터 프로그램 제품(product))가 기술될 수 있다. 일 실시예에 따른 하나 이상의 프로그램들은, 전자 장치의 프로세서에 의해 실행될 시, 제1 신호를 트랜시버의 위상 동기 루프 회로에 전송하는 명령어를 포함할 수 있다. 일 실시예에 따른 하나 이상의 프로그램들은, 전자 장치의 프로세서에 의해 실행될 시, 상기 위상 동기 루프 회 로와 전기적으로 연결된 제1-1 에러 검출 회로를 통해, 상기 위상 동기 루프 회로의 제1 오퍼레이션 블록에 인 가되어 출력되는 제1 신호와 상기 제1 신호가 상기 위상 동기 루프 회로의 제1 버퍼를 거쳐 출력되는 제2 신호 를 비교하는 명령어를 포함할 수 있다. 일 실시예에 따른 하나 이상의 프로그램들은, 전자 장치의 프로세서에 의해 실행될 시, 상기 비교 결과에 기반하여, 상기 제1 신호와 상기 제2 신호가 동일한 값을 가짐에 따라 상기 제1-1 에러 검출 회로로부터 상기 위상 동기 루프 회로의 에러 미검출과 관련된 신호가 수신되면, 상기 위상 동 기 루프 회로를 활성화 상태로 제어하는 명령어를 포함할 수 있다. 일 실시예에 따른 하나 이상의 프로그램들은, 전자 장치의 프로세서에 의해 실행될 시, 상기 제1 신호와 상기 제2 신호가 상이한 값을 가짐에 따라 상기 제1-1 에러 검출 회로로부터 상기 위상 동기 루프 회로의 에러 검출과 관련된 신호가 수신 되면, 상기 위상 동기 루프 회로를 리셋(reset)하는 명령어를 포함할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는, 제1 에러 검출부 및/또는 제2 에러 검출부를 통해 에러가 검출된 적 어도 하나의 회로를 리셋함에 따라, 트랜시버에 포함된 적어도 하나의 회로 및/또는 무선 신호를 처리하는 회로 가 비 정상적으로 동작하는 것을 방지할 수 있다."}
{"patent_id": "10-2023-0098884", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 도면을 참조하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으 며, 여기에서 설명하는 실시예에 한정되지 않는다. 도면의 설명과 관련하여, 동일하거나 유사한 구성요소에 대 해서는 동일하거나 유사한 참조 부호가 사용될 수 있다. 또한, 도면 및 관련된 설명에서는, 잘 알려진 기능 및 구성에 대한 설명이 명확성과 간결성을 위해 생략될 수 있다.도 1은, 본 개시의 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(10 1)는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서 , 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터 리, 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서 는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈 , 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능 에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통 신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블 루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통 신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB(printed circuit board)) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈 은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트 워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부 로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치 되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외 부의 전자 장치 간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(10 1)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치에서 실행되는 동작들의 전 부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있 다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청 에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추 가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상 기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전 자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제 공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용 한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치 또는 서버는 제2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.도 2는, 본 개시의 일 실시예에 따른, 전자 장치를 도시한 블록도이다. 도 2를 참조하면, 전자 장치(예: 도 1의 전자 장치)는 안테나(예: 도 1의 안테나 모듈), 통신 회로(예: 도 1의 통신 모듈), 메모리(예: 도 1의 메모리), 제1 프로세서, 및/ 또는 제2 프로세서(예: 도 1의 프로세서의 메인 프로세서)를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 안테나(예: 도 1의 안테나 모듈)는 지정된 주파수 대역의 무선 신호 를 외부 전자 장치와 송신하거나, 및/또는 외부 전자 장치로부터 수신할 수 있다. 일 실시예에서, 안테나 는 전자 장치의 하우징(예: 측면 플레이트 및/또는 후면 플레이트)의 적어도 일부에 배치되거나 하우징의 내부에서 하우징에 인접하게 배치되는 도전체들(또는 도전성 부분들)로 형성될 수 있다. 예를 들어, 하우징은 전자 장치의 외관 구성으로, 적어도 하나의 비도전성 부분 및 도전성 부분을 포함할 수 있다. 일 실시예에서, 안테나는 LTE(long term evolution), NR(new radio), 블루투스(bluetooth), BLE(bluetooth low energy), GNSS(global navigation satellite system), 또는 무선랜(wireless LAN(local area network)) 중 적어도 하나의 무선 통신을 위한 주파수 대역을 지원할 수 있다. 일 실시예에 따른 도 2에서 하나의 안테나를 도시하였으나, 이에 한정하는 것은 아니며, 전자 장치는 복수개의 안테나들을 포함할 수도 있다. 본 개시의 일 실시예에 따르면, 통신 회로(예: 도 1의 통신 모듈)는 트랜시버(transceiver) 및 /또는 무선 신호 처리 회로(예: radio frequency front end; RFFE)를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 트랜시버는 안테나를 통하여 외부 전자 장치와 송신 및/또는 수신하 기 위한 무선 신호를 처리할 수 있다. 일 실시예에서, 트랜시버(transceiver)는 베이스밴드 신호 처리 회로, XO(crystal oscillator), 위상 동기 루프 회로(phase locked loop, PLL), 믹서 회로, RF 회로, 제1 프로세서(예: 도 1의 프로세서의 보조 프로세서), 제1 에러 검출 회로, 및/또는 제2 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 제2 프로세서는 생성된 신호(예: 기저대역 신호 또는 중간 주파수 대역 신호)를 베이스밴 드 신호 처리 회로에 전송할 수 있다. 베이스밴드 신호 처리 회로는 제2 프로세서로부터 수신한 신호를 믹서 회로에 전송할 수 있다. 일 실시예에서, XO(crystal oscillator)는 위상 동기 루프 회로에서 사용될 레퍼런스 신호를 생성할 수 있다. 일 실시예에서, 위상 동기 루프 회로(phase locked loop, PLL)는 주파수 상향 변환을 위해 믹서 회로 에 의해 사용되는 송신 LO 신호를 생성하고, 주파수 하향 변환을 위해 믹서 회로에 의해 사용되는 수 신 LO 신호를 생성할 수 있다. 일 실시예에서, 믹서 회로는 베이스밴드 신호 처리 회로로부터 수신된 신호를 위상 동기 루프 회로 에서 생성된 LO 신호를 이용하여 지정된 주파수 대역으로 업 컨버젼(up conversion)하고, 이를 RF 회로 를 통해 무선 신호 처리 회로로 전송할 수 있다. 일 실시예에서, 무선 신호 처리 회로(예: radio frequency front end; RFFE)는, 미도시 되었으나, 증폭 회로(power amplifier; PA))를 포함할 수 있다. 일 실시예에서, 무선 신호 처리 회로의 증폭 회로(미도시)는 트랜시버에서 출력된 무선 신호를 보다 큰 신호로 증폭하여 안테나로 전송할 수 있다. 일 실시예에서, 제1 에러 검출 회로는 베이스밴드 신호 처리, 위상 동기 루프 회로, 믹서 회로 , 및 RF 회로와 전기적으로 연결될 수 있다. 예를 들어, 제1 에러 검출 회로는 베이스밴드 신호 처리, 위상 동기 루프 회로, 믹서 회로, 및 RF 회로 각각으로 입력되는 신호에 기반하여, 베이스밴드 신호 처리, 위상 동기 루프 회로, 믹서 회로, 및 RF 회로 중 적어도 하나의 회 로에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제2 에러 검출 회로는 제1 에러 검출 회로, 베이스밴드 신호 처리, 위상 동기 루프 회로, 믹서 회로, 및 RF 회로와 전기적으로 연결될 수 있다. 예를 들어, 제2 에러 검출 회로는 베이스밴드 신호 처리, 위상 동기 루프 회로, 믹서 회로, 및 RF 회로 각각을 통 해 출력되는 신호에 기반하여, 베이스밴드 신호 처리, 위상 동기 루프 회로, 믹서 회로, 및 RF 회로 중 적어도 하나의 회로에서 에러가 검출되는지 여부를 확인할 수 있다. 본 개시의 일 실시예에 따르면, 메모리(예: 도 1의 메모리)는 전자 장치의 제1 프로세서 및 제2 프로세서의 처리 및 제어를 위한 프로그램(예: 도 1의 프로그램), 운영 체제(operating system, OS)(예: 도 1의 운영 체제), 다양한 어플리케이션, 및/또는 입/출력 데이터를 저장하는 기능을 수 행하며, 전자 장치의 전반적인 동작을 제어하는 프로그램을 저장할 수 있다. 메모리는 제1 프로세서 및 제2 프로세서에 의해 수행될 수 있는 다양한 인스트럭션들(instructions)을 저장할 수 있다. 일 실시예에서, 메모리는 제1 프로세서에 의해 전송된 제1 신호와 제1 신호의 입력으로 위상 동기 루 프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로로부터 출력되는 제2 신호 내 지 제5 신호를, 각 회로와 전기적으로 연결된 에러 검출 회로를 통해 비교하기 위한 인스트럭션들을 저장 할 수 있다. 메모리는 각 회로와 전기적으로 연결된 에러 검출 회로를 통해, 위상 동기 루프 회로 , RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로 중 적어도 하나의 회로의 에러 검출 과 관련된 신호가 수신되면, 에러가 검출된 적어도 하나의 회로를 리셋(reset)하기 위한 인스트럭션들을 저장할 수 있다. 일 실시예에서, 메모리는 제2 프로세서에 의해 생성되어, 제2 프로세서에 의해 전송된 신호(예: 기저대역 신호 또는 중간 주파수 대역 신호)의 입력으로, 위상 동기 루프 회로, RF 회로, 믹서 회로 , 및 베이스밴드 신호 처리 회로 각각을 통해 출력되는 신호에 기반하여, 제2 에러 검출 회로를 통해 각 회로의 출력과 관련된 에러를 검출하기 위한 인스트럭션들을 저장할 수 있다. 메모리는 각 회로의 출력과 관련된 에러 검출 여부에 기반하여, 각 회로를 리셋하거나, 또는 제1 프로세서를 리셋하기 위한 인 스트럭션들을 저장할 수 있다. 본 개시의 일 실시예에 따르면, 제1 프로세서는 트랜시버의 전반적인 동작 및 트랜시버의 내부 구성들 간의 신호 흐름을 제어하고, 데이터 처리를 수행할 수 있다. 본 개시의 일 실시예에 따르면, 제2 프로세서(예: 도 1의 프로세서)는 전자 장치의 전반적인 동 작 및 전자 장치의 내부 구성들 간의 신호 흐름을 제어하고, 데이터 처리를 수행할 수 있다. 예컨대, 제2 프로세서는 중앙 처리 장치(central processing unit, CPU), 어플리케이션 프로세서(application processor, AP)(예: 도 1의 메인 프로세서)를 포함할 수 있다. 이에 한정하는 것은 아니며, 제2 프로세서 는 커뮤니케이션 프로세서(communication processor, CP)(예: 도 1의 보조 프로세서)를 포함할 수도 있다. 일 실시예에서, 제1 프로세서는 제1 신호를 전송할 수 있다. 예를 들어, 제1 신호는 트랜시버에 포함 된 각 회로(예: 위상 동기 루프 회로, RF 회로, 믹서 회로, 및/또는 베이스밴드 신호 처리 회로 )를 활성화하기 위한 활성화 신호를 포함할 수 있다. 일 실시예에서, 제1 프로세서는 제1 에러 검출 회로를 통해 각 회로 예를 들어, 베이스밴드 신호 처 리, 위상 동기 루프 회로, 믹서 회로, 및 RF 회로 각각으로 입력되는 신호에 기반하여, 각 회로 중 적어도 하나의 회로에서 에러가 검출되는지 여부를 확인할 수 있다. 예를 들어, 제1 에러 검출 회로 는 제1-1 에러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및/또는 제1-4 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 제1 프로세서는 위상 동기 루프 회로와 전기적으로 연결된 제1-1 에러 검출 회로를 통해 제1 신호와 제1 신호의 입력으로 위상 동기 루프 회로로부터 출력되는 제2 신호를 비교할 수 있다. 예를 들어, 제1 프로세서는 제1-1 에러 검출 회로를 통해 제1 신호와 제2 신호가 동일한 값을 가짐에 따라 위상 동기 루프 회로의 에러 미검출과 관련된 신호를 수신하면 위상 동기 루프 회로를 활성화할 수 있다. 예를 들어, 제1 프로세서는 제1-1 에러 검출 회로를 통해 제1-1 에러 검출 회로는 제1 신 호와 제2 신호가 상이한 값을 가짐에 따라 위상 동기 루프 회로의 에러 검출과 관련된 신호를 수신하면, 위상 동기 루프 회로를 리셋(reset)할 수 있다. 일 실시예에서, 제1 프로세서는 RF 회로와 전기적으로 연결된 제1-2 에러 검출 회로를 통해 제1 신호 와 제1 신호의 입력으로 RF 회로로부터 출력되는 제3 신호를 비교할 수 있다. 예를 들어, 제1 프로세서 는 제1-2 에러 검출 회로를 통해 제1 신호와 제3 신호가 동일한 값을 가짐에 따라 RF 회로의 에러 미검출과 관련된 신호를 수신하면, RF 회로를 활성화할 수 있다. 예를 들어, 제1 프로세서는 제1-2 에 러 검출 회로를 통해 제1 신호와 제3 신호가 상이한 값을 가짐에 따라 RF 회로의 에러 검출과 관련된 신호 를 수신하면, RF 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 믹서 회로와 전기적으로 연결된 제1-3 에러 검출 회로를 통해 제1 신 호와 제1 신호의 입력으로 믹서 회로로부터 출력되는 제4 신호를 비교할 수 있다. 예를 들어, 제1 프로세 서는 제1-3 에러 검출 회로를 통해 제1 신호와 제4 신호가 동일한 값을 가짐에 따라 믹서 회로의 에 러 미검출과 관련된 신호를 수신하면, 믹서 회로를 활성화할 수 있다. 예를 들어, 제1 프로세서는 제 1-3 에러 검출 회로를 통해 제1 신호와 제4 신호가 상이한 값을 가짐에 따라 믹서 회로의 에러 검출과 관 련된 신호를 수신하면, 믹서 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 베이스밴드 신호 처리 회로와 전기적으로 연결된 제1-4 에러 검출 회 로를 통해 제1 신호와 제1 신호의 입력으로 베이스밴드 신호 처리 회로로부터 출력되는 제5 신호를 비교할 수 있다. 예를 들어, 제1 프로세서는 제1-4 에러 검출 회로를 통해 제1 신호와 제5 신호가 동일한 값을 가 짐에 따라 베이스밴드 신호 처리 회로의 에러 미검출과 관련된 신호를 수신하면, 베이스밴드 신호 처리 회 로를 활성화할 수 있다. 예를 들어, 제1 프로세서는 제1-4 에러 검출 회로를 통해 제1 신호와 제5 신 호가 상이한 값을 가짐에 따라 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호를 수신하면, 베이스 밴드 신호 처리 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는, 제2 에러 검출 회로를 통해, 제2 프로세서에 의해 생성된 신호 (예: 기저대역 신호 또는 중간 주파수 대역 신호)의 입력으로, 트랜시버에 포함된 각 회로 예를 들어, 베 이스밴드 신호 처리 회로, 위상 동기 루프 회로, RF 회로, 및 믹서 회로 각각을 통해 출력 되는 신호에 기반하여, 각 회로의 출력과 관련된 에러를 검출할 수 있다. 예를 들어, 제2 에러 검출 회로 는 제2-1 에러 검출 회로, 제2-2 에러 검출 회로, 제2-3 에러 검출 회로, 및 제2-4 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 제1 프로세서는 베이스밴드 신호 처리 회로 및 제1-4 에러 검출 회로와 전기적으로 연결된 제2-4 에러 검출 회로를 통해, 베이스밴드 신호 처리 회로로부터 수신한 신호(예: 베이스밴드 신호 처리 회로로 입력되는 신호, 베이스밴드 신호 처리 회로를 통해 출력되는 신호) 및 베이스밴드 신호 처리 회로의 입력과 관련된 에러가 검출되는지 여부에 대한 신호(예: 베이스밴드 신호 처리 회로와 전기적으로 연결된 제1-4 에러 검출 회로를 통해 수신된 신호)에 기반한 베이스밴드 신호 처리 회로의 출 력과 관련된 에러가 검출되는지 여부를 확인하는 동작을 수행할 수 있다. 일 실시예에서, 제1 프로세서는 위상 동기 루프 회로 및 제1-1 에러 검출 회로와 전기적으로 연결된 제2-1 에러 검출 회로를 통해, 위상 동기 루프 회로로부터 수신한 신호(예: 위상 동기 루프 회로로 입력되는 신호, 위상 동기 루프 회로를 통해 출력되는 신호) 및 위상 동기 루프 회로의 입력과 관련 된 에러가 검출되는지 여부에 대한 신호(예: 위상 동기 루프 회로와 전기적으로 연결된 제1-1 에러 검출 회로를 통해 수신된 신호)에 기반한 위상 동기 루프 회로의 출력과 관련된 에러가 검출되는지 여부를 확인 하는 동작을 수행할 수 있다. 일 실시예에서, 제1 프로세서는 믹서 회로 및 제1-3 에러 검출 회로와 전기적으로 연결된 제2-3 에러 검출 회로를 통해, 믹서 회로로부터 수신한 신호(예: 믹서 회로로 입력되는 신호, 믹서 회로를 통해 출력되는 신호) 및 믹서 회로의 입력과 관련된 에러가 검출되는지 여부에 대한 신호(예: 믹서 회로 와 전기적으로 연결된 제1-3 에러 검출 회로를 통해 수신된 신호)에 기반한 믹서 회로의 출력과 관련 된 에러가 검출되는지 여부를 확인하는 동작을 수행할 수 있다. 일 실시예에서, 제1 프로세서는 RF 회로 및 1-2 에러 검출 회로와 전기적으로 연결된 제2-2 에러 검 출 회로를 통해, RF 회로로부터 수신한 신호(예: RF 회로로 입력되는 신호, RF 회로를 통해 출 력되는 신호) 및 RF 회로의 입력과 관련된 에러가 검출되는지 여부에 대한 신호(예: RF 회로와 전기 적으로 연결된 제1-2 에러 검출 회로를 통해 수신된 신호)에 기반한 RF 회로의 출력과 관련된 에러가 검출 되는지 여부를 확인하는 동작을 수행할 수 있다. 일 실시예에서, 제1 프로세서는 제2 에러 검출 회로를 통해 각 회로(예: 베이스밴드 신호 처리, 위상 동기 루프 회로, 믹서 회로, 및 RF 회로)의 출력과 관련된 에러 검출 여부에 기반하여, 각 회로를 리셋하거나, 또는 제1 프로세서를 리셋할 수 있다.도 3은, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위 한 도면이다. 도 3을 참조하면, 전자 장치(예: 도 2의 전자 장치)는 제2 프로세서(예: 도 1의 프로세서, 도 2 의 프로세서), 트랜시버(transceiver), 무선 신호 처리 회로(예: radio frequency front end; RFFE), 및/또는 안테나(예: 도 1의 안테나 모듈)를 포함할 수 있다. 일 실시예에서, 트랜시버는 제1 프로세서, 베이스밴드 신호 처리 회로, XO, 위상 동기 루 프 회로(phase locked loop, PLL), 믹서 회로, 및/또는 RF 회로를 포함할 수 있다. 일 실시예에서, 트랜시버에 포함된 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스 밴드 신호 처리 회로 각각은 오퍼레이션 블록(operation block) 및 버퍼(buffer)를 포함할 수 있다. 예를 들어, 위상 동기 루프 회로는 제1 오퍼레이션 블록 및 제1 버퍼를 포함할 수 있다. 예를 들어, RF 회로는 제2 오퍼레이션 블록 및 제2 버퍼를 포함할 수 있다. 예를 들어, 믹서 회로 는 제3 오퍼레이션 블록 및 제3 버퍼를 포함할 수 있다. 예를 들어, 베이스밴드 신호 처리 회 로는 제4 오퍼레이션 블록 및 제4 버퍼를 포함할 수 있다. 일 실시예에서, 제1 프로세서는 제1 신호를 전송할 수 있다. 예를 들어, 제1 프로세서는 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로에 제1 신호를 전송할 수 있다. 예를 들어, 제1 신호는 활성화 신호(enable signal)을 포함할 수 있다. 활성화 신호(enable signal)는 예를 들어, 디지털 신호(digital signal)로, 로우(low) 또는 하이(high)의 값이 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로의 오퍼레이션 블록(operation block)과 및 무 선 신호 처리 회로에 인가되어 각 회로의 활성화 상태(예: 온(on) 상태) 또는 비활성화 상태(예: 오프 (off) 상태)를 제어할 수 있다. 일 실시예에서, 트랜시버는 트랜시버에 포함된 각 회로 예를 들어, 위상 동기 루프 회로, RF 회 로, 믹서 회로, 및 베이스밴드 신호 처리 회로로 입력되는 신호에 기반하여, 각 회로의 에러를 검출하기 위한 제1 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 제1 에러 검출 회로는 제1-1 에러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및/또는 제1-4 에러 검출 회로 를 포함할 수 있다. 예를 들어, 제1-1 에러 검출 회로는 위상 동기 루프 회로로 입력되는 신호 에 기반하여, 위상 동기 루프 회로의 에러를 검출할 수 있다. 제1-2 에러 검출 회로는 RF 회로 로 입력되는 신호에 기반하여, RF 회로의 에러를 검출할 수 있다. 제1-3 에러 검출 회로는 믹서 회로 로 입력되는 신호에 기반하여, 믹서 회로의 에러를 검출할 수 있다. 제1-4 에러 검출 회로는 베 이스밴드 신호 처리 회로로 입력되는 신호에 기반하여, 베이스밴드 신호 처리 회로의 에러를 검출할 수 있다. 일 실시예에서, 위상 동기 루프 회로는 제1 프로세서로부터 제1 신호를 수신할 수 있다. 제1 신호는 위상 동기 루프 회로의 제1 오퍼레이션 블록에 인가될 수 있다. 제1 오퍼레이션 블록에 인가 된 제1 신호는, 제1 신호로서 제1 출력 포트를 통해 출력될 수 있다. 또한, 제1 오퍼레이션 블록에 인가된 제1 신호는, 제1 버퍼를 거쳐 제2 출력 포트를 통해 제2 신호로 출력될 수 있다. 일 실시예에서, 위상 동기 루프 회로는 제1-1 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들 어, 위상 동기 루프 회로의 제1 출력 포트를 통해 출력된 제1 신호는 제1-1 에러 검출 회로의 제1 입력 포트로 입력될 수 있다. 위상 동기 루프 회로의 제2 출력 포트를 통해 출력된 제2 신호는 제1-1 에러 검출 회로의 제2 입력 포트로 입력될 수 있다. 일 실시예에서, 제1-1 에러 검출 회로는 전기적으로 연결된 위상 동기 루프 회로에서 에러가 검출(또 는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제1-1 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호를 비교할 수 있다. 제1-1 에러 검출 회로(35 5)는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호가 상이한 경 우, 위상 동기 루프 회로에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-1 에러 검출 회로는 위상 동기 루프 회로의 에러 검출과 관련된 신호를 출력할 수 있다. 예를 들어, 제1-1 에러 검출 회로는 위상 동기 루프 회로의 에러 검출과 관련된 신호를 제1 프로세서에 전달할 수 있다. 예를 들어, 하기 <표 1>을 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제2 신호가 로우(low, L) 값을 가 지는 것으로 가정하여 설명하도록 한다. 제1-1 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호가 동일한 것을 확인하고, 서로 동일한 값을 가짐에 따라 위상 동기 루프 회로에서 에러가 검출(또는 발생)되지 않은 것을 나타내는 하이(high, H) 값을 가지는 신 호를 출력 포트를 통해 출력할 수 있다. 예를 들어, 제1-1 에러 검출 회로는 위상 동기 루프 회로 의 에러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있 다. 다른 예를 들어, 하기 <표 1>을 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제2 신호가 하이(high, H) 값 을 가지는 것으로 가정하여 설명하도록 한다. 제1-1 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호가 상이한 것을 확인하고, 출력 포트를 통해 서 로 상이한 값을 가짐에 따라 위상 동기 루프 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가 지는 신호를 출력할 수 있다. 예를 들어, 제1-1 에러 검출 회로는 위상 동기 루프 회로의 에러 검출 과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 1>을 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제2 신호가 로우(low, L) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-1 에러 검출 회로는 제1 입력 포트를 통해 입력 된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호가 상이한 것을 확인하고, 출력 포트를 통해 서로 상이한 값을 가짐에 따라 위상 동기 루프 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가지는 신호를 출력할 수 있다. 예를 들어, 제1-1 에러 검출 회로는 위상 동기 루프 회로의 에러 검 출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 1>을 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제2 신호가 하이(high, H) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-1 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호가 동일한 것을 확인하고, 서로 동일한 값을 가 짐에 따라 위상 동기 루프 회로에서 에러가 검출되지 않은 것을 나타내는 하이(high, H) 값을 가지는 신호 를 출력 포트를 통해 출력할 수 있다. 예를 들어, 제1-1 에러 검출 회로는 위상 동기 루프 회로 의 에러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있 다. 표 1 제1-1 에러 검출 회로의 제1 입력 포트제1-1 에러 검출 회로의 제2 입력 포트제1-1 에러 검출 회로의 출력 포트 L L H L H L H L L H H H 일 실시예에서, 제1 프로세서는 제1-1 에러 검출 회로로부터 수신한 위상 동기 루프 회로의 에 러 검출 여부와 관련된 신호에 기반하여, 위상 동기 루프 회로를 리셋(reset)할 수 있다. 예를 들어, 제1 프로세서는 제1-1 에러 검출 회로로부터 위상 동기 루프 회로의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 수신하면, 위상 동기 루프 회로를 리셋(reset)할 수 있다. 일 실시예에서, 제1 프로세서는 위상 동기 루프 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전 히 위상 동기 루프 회로에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 여전히 위상 동기 루프 회로에서 에러가 검출되는 것으로 확인되면, 제1 프로세서는 위상 동기 루프 회로의 에러 검출과 관련된 알림을 출력할 수 있다. 예를 들어, 위상 동기 루프 회로의 에러 검출과 관련된 알림이 출 력됨에 따라, 위상 동기 루프 회로의 불량을 확인하고, 위상 동기 루프 회로를 수정 또는 교체함으로 써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 제1 프로세서는 제1-1 에러 검출 회로로부터 위상 동기 루프 회로의 에러 미검 출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 수신하면, 위상 동기 루프 회로를 활성화 상태 로 제어한 후, 후술하는 동작을 수행할 수 있다. 일 실시예에서, RF 회로는 제1 프로세서로부터 제1 신호를 수신할 수 있다. 제1 신호는 RF 회로(34 0)의 제2 오퍼레이션 블록에 인가될 수 있다. 제2 오퍼레이션 블록에 인가된 제1 신호는, 제1 신호 로서 제1 출력 포트를 통해 출력될 수 있다. 또한, 제2 오퍼레이션 블록에 인가된 제1 신호는, 제2 버퍼를 거쳐 제2 출력 포트를 통해 제3 신호로 출력될 수 있다. 일 실시예에서, RF 회로는 제1-2 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, RF 회로 의 제1 출력 포트를 통해 출력된 제1 신호는 제1-2 에러 검출 회로의 제1 입력 포트로 입력될 수 있다. RF 회로의 제2 출력 포트를 통해 출력된 제3 신호는 제1-2 에러 검출 회로의 제2 입력 포트로 입력될 수 있다. 일 실시예에서, 제1-2 에러 검출 회로는 전기적으로 연결된 RF 회로에서 에러가 검출(또는 발생)되는 지 여부를 확인할 수 있다. 예를 들어, 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호를 비교할 수 있다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호가 상이한 경우, RF 회로 에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-2 에러 검출 회로는 RF 회로 의 에러 검출과 관련된 신호를 출력할 수 있다. 예를 들어, 하기 <표 2>를 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제3 신호가 로우(low, L) 값을 가 지는 것으로 가정하여 설명하도록 한다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호가 동일한 것을 확인하고, 서로 동일한 값을 가짐에 따라 RF 회로에서 에러가 검출(또는 발생)되지 않은 것을 나타내는 하이(high, H) 값을 가지는 신호를 출력 포 트를 통해 출력할 수 있다. 예를 들어, 제1-2 에러 검출 회로는 RF 회로의 에러 미검출과 관련 된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 다른 예를 들어, 하기 <표 2>를 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제3 신호가 하이(high, H) 값 을 가지는 것으로 가정하여 설명하도록 한다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호가 상이한 것을 확인하고, 출력 포트를 통해 서 로 상이한 값을 가짐에 따라 RF 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가지는 신호를 출력할 수 있다. 예를 들어, 제1-2 에러 검출 회로는 RF 회로의 에러 검출과 관련된 신호(예: 로우 (low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 2>를 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제3 신호가 로우(low, L) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력 된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호가 상이한 것을 확인하고, 출력 포트를 통해 서로 상이한 값을 가짐에 따라 RF 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가지는 신호 를 출력할 수 있다. 예를 들어, 제1-2 에러 검출 회로는 RF 회로의 에러 검출과 관련된 신호(예: 로 우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 2>를 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제3 신호가 하이(high, H) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호가 동일한 것을 확인하고, 서로 동일한 값을 가 짐에 따라 RF 회로에서 에러가 검출되지 않은 것을 나타내는 하이(high, H) 값을 가지는 신호를 출력 포트 를 통해 출력할 수 있다. 예를 들어, 제1-2 에러 검출 회로는 RF 회로의 에러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 표 2 제1-2 에러 검출 회로의 제1 입력 포트제1-2 에러 검출 회로의 제2 입력 포트제1-2 에러 검출 회로의 출력 포트 L L H L H L H L L H H H 일 실시예에서, 제1 프로세서는 제1-2 에러 검출 회로로부터 수신한 RF 회로의 에러 검출 여부 와 관련된 신호에 기반하여, RF 회로를 리셋(reset)할 수 있다. 예를 들어, 제1 프로세서는 제1-2 에러 검출 회로로부터 RF 회로의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 수신 하면, RF 회로를 리셋(reset)할 수 있다. 일 실시예에서, 제1 프로세서는 RF 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전히 RF 회로 에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 여전히 RF 회로에서 에러가 검출되 는 경우, 제1 프로세서는 RF 회로의 에러 검출과 관련된 알림을 출력할 수 있다. 예를 들어, RF 회로 의 에러 검출과 관련된 알림이 출력됨에 따라, RF 회로의 불량을 확인하고, RF 회로를 수정 또 는 교체함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 제1 프로세서는 제1-2 에러 검출 회로로부터 RF 회로의 에러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 수신하면, RF 회로를 활성화 상태로 제어한 후, 후술하는 동 작을 수행할 수 있다. 일 실시예에서, 믹서 회로는 제1 프로세서로부터 제1 신호를 수신할 수 있다. 제1 신호는 믹서 회로 의 제3 오퍼레이션 블록에 인가될 수 있다. 제3 오퍼레이션 블록에 인가된 제1 신호는, 제1 신호로서 제1 출력 포트를 통해 출력될 수 있다. 또한, 제3 오퍼레이션 블록에 인가된 제1 신호는, 제3 버퍼를 거쳐 제2 출력 포트를 통해 제4 신호로 출력될 수 있다. 일 실시예에서, 믹서 회로는 제1-3 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, 믹서 회로의 제1 출력 포트를 통해 출력된 제1 신호는 제1-3 에러 검출 회로의 제1 입력 포트 로 입력될 수 있다. 믹서 회로의 제2 출력 포트를 통해 출력된 제4 신호는 제1-3 에러 검출 회로 의 제2 입력 포트로 입력될 수 있다. 일 실시예에서, 제1-3 에러 검출 회로는 전기적으로 연결된 믹서 회로에서 에러가 검출(또는 발생)되 는지 여부를 확인할 수 있다. 예를 들어, 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호를 비교할 수 있다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호가 상이한 경우, 믹서 회로 에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-3 에러 검출 회로는 믹서 회 로의 에러 검출과 관련된 신호를 출력할 수 있다. 예를 들어, 제1-3 에러 검출 회로는 믹서 회로 의 에러 검출과 관련된 신호를 제1 프로세서에 전달할 수 있다. 예를 들어, 하기 <표 3>을 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제4 신호가 로우(low, L) 값을 가 지는 것으로 가정하여 설명하도록 한다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호가 동일한 것을 확인하고, 서로 동일한 값을 가짐에 따라 믹서 회로에서 에러가 검출(또는 발생)되지 않은 것을 나타내는 하이(high, H) 값을 가지는 신호를 출력 포트를 통해 출력할 수 있다. 예를 들어, 제1-3 에러 검출 회로는 믹서 회로의 에러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 다른 예를 들어, 하기 <표 3>을 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제4 신호가 하이(high, H) 값 을 가지는 것으로 가정하여 설명하도록 한다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호가 상이한 것을 확인하고, 출력 포트를 통해 서 로 상이한 값을 가짐에 따라 믹서 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가지는 신호 를 출력할 수 있다. 예를 들어, 제1-3 에러 검출 회로는 믹서 회로의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 3>을 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제4 신호가 로우(low, L) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력 된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호가 상이한 것을 확인하고, 출력 포트를 통해 서로 상이한 값을 가짐에 따라 믹서 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가지는 신 호를 출력할 수 있다. 예를 들어, 제1-3 에러 검출 회로는 믹서 회로의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 3>을 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제4 신호가 하이(high, H) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호가 동일한 것을 확인하고, 서로 동일한 값을 가 짐에 따라 믹서 회로에서 에러가 검출되지 않은 것을 나타내는 하이(high, H) 값을 가지는 신호를 출력 포트를 통해 출력할 수 있다. 예를 들어, 제1-3 에러 검출 회로는 믹서 회로의 에러 미검출과 관 련된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 표 3 제1-3 에러 검출 회로의 제1 입력 포트제1-3 에러 검출 회로의 제2 입력 포트제1-3 에러 검출 회로의 출력 포트 L L H L H L H L L H H H 일 실시예에서, 제1 프로세서는 제1-3 에러 검출 회로로부터 수신한 믹서 회로의 에러 검출 여 부와 관련된 신호에 기반하여, 믹서 회로를 리셋(reset)할 수 있다. 예를 들어, 제1 프로세서는 제1- 3 에러 검출 회로로부터 믹서 회로의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호) 를 수신하면, 믹서 회로를 리셋(reset)할 수 있다. 일 실시예에서, 제1 프로세서는 믹서 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전히 믹서 회 로에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 여전히 믹서 회로에서 에러가 검 출되는 경우, 제1 프로세서는 믹서 회로의 에러 검출과 관련된 알림을 출력할 수 있다. 예를 들어, 믹서 회로의 에러 검출과 관련된 알림이 출력됨에 따라, 믹서 회로의 불량을 확인하고, 믹서 회로 를 수정 또는 교체함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 제1 프로세서는 제1-3 에러 검출 회로로부터 믹서 회로의 에러 미검출과 관련 된 신호(예: 하이(high, H) 값을 가지는 신호)를 수신하면, 믹서 회로를 활성화 상태로 제어한 후, 후술하 는 동작을 수행할 수 있다. 일 실시예에서, 베이스밴드 신호 처리 회로는 제1 프로세서로부터 제1 신호를 수신할 수 있다. 제1 신호는 베이스밴드 신호 처리 회로의 제4 오퍼레이션 블록에 인가될 수 있다. 제4 오퍼레이션 블록 에 인가된 제1 신호는, 제1 신호로서 제1 출력 포트를 통해 출력될 수 있다. 또한, 제4 오퍼레이션 블록에 인가된 제1 신호는, 제4 버퍼를 거쳐 제2 출력 포트를 통해 제5 신호로 출력될 수 있 다. 일 실시예에서, 베이스밴드 신호 처리 회로는 제1-4 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, 베이스밴드 신호 처리 회로의 제1 출력 포트를 통해 출력된 제1 신호는 제1-4 에러 검출 회로의 제1 입력 포트로 입력될 수 있다. 베이스밴드 신호 처리 회로의 제2 출력 포트를 통해 출력된 제5 신호는 제1-4 에러 검출 회로의 제2 입력 포트로 입력될 수 있다. 일 실시예에서, 제1-4 에러 검출 회로는 전기적으로 연결된 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 제1 입력 포트 를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호를 비교할 수 있다. 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호가 상 이한 경우, 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호를 출력할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호를 제1 프 로세서에 전달할 수 있다. 예를 들어, 하기 <표 4>를 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제5 신호가 로우(low, L) 값을 가 지는 것으로 가정하여 설명하도록 한다. 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호가 동일한 것을 확인하고, 서로 동일한 값을 가짐에 따라 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되지 않은 것을 나타내는 하이(high, H) 값을 가지 는 신호를 출력 포트를 통해 출력할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 에러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전 달할 수 있다. 다른 예를 들어, 하기 <표 4>를 참조하여, 제1 신호가 로우(low, L) 값을 가지고, 제5 신호가 하이(high, H) 값 을 가지는 것으로 가정하여 설명하도록 한다. 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호가 상이한 것을 확인하고, 출력 포트를 통해 서 로 상이한 값을 가짐에 따라 베이스밴드 신호 처리 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가지는 신호를 출력할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로(32 0)의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 4>를 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제5 신호가 로우(low, L) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력 된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호가 상이한 것을 확인하고, 출력 포트를 통해 서로 상이한 값을 가짐에 따라 베이스밴드 신호 처리 회로에서 에러가 검출된 것을 나타내는 로우(low, L) 값을 가지는 신호를 출력할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로(32 0)의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 4>를 참조하여, 제1 신호가 하이(high, H) 값을 가지고, 제5 신호가 하이(high, H) 값을 가지는 것으로 가정하여 설명하도록 한다. 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호가 동일한 것을 확인하고, 서로 동일한 값을 가 짐에 따라 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되지 않은 것을 나타내는 하이(high, H) 값을 가지는 신호를 출력 포트를 통해 출력할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 베이스 밴드 신호 처리 회로의 에러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서 에 전달할 수 있다. 표 4 제1-4 에러 검출 회로의 제1 입력 포트제1-4 에러 검출 회로의 제2 입력 포트제1-4 에러 검출 회로의 출력 포트 L L H L H L H L L H H H 일 실시예에서, 제1 프로세서는 제1-4 에러 검출 회로로부터 수신한 베이스밴드 신호 처리 회로(32 0)의 에러 검출 여부와 관련된 신호에 기반하여, 베이스밴드 신호 처리 회로를 리셋(reset)할 수 있다. 예 를 들어, 제1 프로세서는 제1-4 에러 검출 회로로부터 베이스밴드 신호 처리 회로의 에러 검출 과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 수신하면, 베이스밴드 신호 처리 회로를 리셋 (reset)할 수 있다. 일 실시예에서, 제1 프로세서는 베이스밴드 신호 처리 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전히 베이스밴드 신호 처리 회로에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 여전히 베이스밴드 신호 처리 회로에서 에러가 검출되는 경우, 제1 프로세서는 베이스밴드 신호 처리 회로 의 에러 검출과 관련된 알림을 출력할 수 있다. 예를 들어, 베이스밴드 신호 처리 회로의 에러 검출 과 관련된 알림이 출력됨에 따라, 베이스밴드 신호 처리 회로의 불량을 확인하고, 베이스밴드 신호 처리 회로를 수정 또는 교체함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 제1 프로세서는 제1-4 에러 검출 회로로부터 베이스밴드 신호 처리 회로의 에 러 미검출과 관련된 신호(예: 하이(high, H) 값을 가지는 신호)를 수신하면, 베이스밴드 신호 처리 회로를 활성화 상태로 제어할 수 있다. 일 실시예에서, 트랜시버는 제1 먹스(mux)를 더 포함할 수 있다. 제1 먹스(mux)는 제1-1 에러 검출 회로의 출력 포트를 통해 출력되는 위상 동기 루프 회로의 에러 검출과 관련된 신호를 제 1 입력 포트를 통해 수신할 수 있다. 제1 먹스(mux)는 제1-2 에러 검출 회로의 출력 포트 를 통해 출력되는 RF 회로의 에러 검출과 관련된 신호를 제2 입력 포트를 통해 수신할 수 있 다. 제1 먹스(mux)는 제1-3 에러 검출 회로의 출력 포트를 통해 출력되는 믹서 회로의 에 러 검출과 관련된 신호를 제3 입력 포트를 통해 수신할 수 있다. 제1 먹스(mux)는 제1-4 에러 검출 회로의 출력 포트를 통해 출력되는 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호를제4 입력 포트를 통해 수신할 수 있다. 일 실시예에서, 제1 먹스(mux)는 제1 입력 포트, 제2 입력 포트, 제3 입력 포트, 및 제4 입력 포트를 통해 수신한 신호들(예: 위상 동기 루프 회로의 에러 검출과 관련된 신호, RF 회로 의 에러 검출과 관련된 신호, 믹서 회로의 에러 검출과 관련된 신호, 및 베이스밴드 신호 처리 회로 의 에러 검출과 관련된 신호)을 합쳐, 에러가 검출된 회로의 에러 검출과 관련된 신호를 제1 프로세서 에 전달할 수 있다. 예를 들어, 제1 프로세서는 제1 먹스(mux)로부터 수신한 에러 검출과 관련 된 신호에 기반하여, 에러가 검출된 회로를 리셋(reset)할 수 있다. 일 실시예에서, 제1-1 에러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및/또는 제1-4 에러 검출 회로는, 제1 신호를 전송하는 제1 프로세서에 근접하게 배치될 수 있다. 예를 들어, 에러 검출 회로는 제1 프로세서에 의해 전송되어 각 회로(예: 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로)로 입력되는 제1 신호에 기반하여, 각 회로의 에러를 검출 할 수 있다. 이를 고려하여, 제1 프로세서가 전송하는 제1 신호가 각 회로로 입력되는 경우 검출될 수 있 는 에러를 정확하게 확인 가능하도록, 제1-1 에러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검 출 회로, 및/또는 제1-4 에러 검출 회로는, 제1 프로세서에 근접하게 배치될 수 있다. 다양한 실시예들에서, 전술한 동작들에 기반하여, 제1 프로세서는 트랜시버에 포함된 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로에서 에러가 검출되지 않은 경우 여, 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로를 활성화 상태로 제어할 수 있다. 이 후, 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로가 활성화 상태로 제어된 것에 기반하여, 제2 프로세서는 제2 프로세서에 의해 생성된 신호(예: 기저대역 신호 또는 중간 주파수 대역 신호)를 트랜시버, 무선 신호 처리 회로, 및 안테나 를 통해 외부 전자 장치에 전송할 수 있다. 도 4는, 본 개시의 일 실시예에 따른, 제1 프로세서, 베이스밴드 신호 처리 회로, 및 제1-4 에러 검 출 회로 간 연결 관계를 도시한 도면이다. 도 4를 참조하면, 제1 프로세서, 베이스밴드 신호 처리 회로, 및 제1-4 에러 검출 회로는 전기 적으로 연결될 수 있다. 일 실시예에서, 베이스밴드 신호 처리 회로는 제4 오퍼레이션 블록 및 제4 버퍼를 포함할 수 있다. 베이스밴드 신호 처리 회로는 제1 프로세서로부터 제1 신호(예: 활성화 신호)를 수신할 수 있 다. 제1 신호는 베이스밴드 신호 처리 회로의 제4 오퍼레이션 블록에 인가될 수 있다. 제4 오퍼레이 션 블록에 인가된 제1 신호는, 제1 출력 포트를 통해 출력될 수 있다. 또한, 제4 오퍼레이션 블록 에 인가된 제1 신호는, 제4 버퍼를 거쳐 제2 출력 포트를 통해 제5 신호로 출력될 수 있다. 일 실시예에서, 베이스밴드 신호 처리 회로의 제1 출력 포트를 통해 출력된 제1 신호는 제1-4 에러 검출 회로의 제1 입력 포트로 입력될 수 있다. 베이스밴드 신호 처리 회로의 제2 출력 포트 를 통해 출력된 제5 신호는 제1-4 에러 검출 회로의 제2 입력 포트로 입력될 수 있다. 일 실시예에서, 제1-4 에러 검출 회로는 제1-4 에러 검출 회로에 전기적으로 연결된 베이스밴드 신호 처리 회로로 수신되는 제1 신호에 기반하여, 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발 생)되는지 여부를 확인할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력 된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호를 비교할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로는 NOR 게이트(gate), AND 게이트, 제1 트랜지스터 (예: P-MOS 타입), 및 제2 트랜지스터(예: N-MOS 타입)를 포함할 수 있다. 하지만 이에 한정하는 것은 아니다. 일 실시예에서, 제1-4 에러 검출 회로의 제1 입력 포트를 통해 하이(high, H) 값을 가지는 제1 신호 가 입력되는 경우, 제1-4 에러 검출 회로의 제1 트랜지스터는 비활성화 상태가 되고, 제1-4 에러 검 출 회로의 제2 트랜지스터는 활성화 상태가 될 수 있다. 제2 트랜지스터가 활성화 상태가 됨 에 따라, 제1 신호는 AND 게이트를 통해 출력될 수 있다. 일 실시예에서, 제1 입력 포트를 통해 입 력된 하이(high, H) 값을 가지는 제1 신호에 의해 제2 트랜지스터가 활성화 상태(및 제1 트랜지스터 는 비활성화 상태)가 됨에 따라, 제1-4 에러 검출 회로의 제2 입력 포트를 통해 입력되는 하 이(high, H) 값을 가지는 제5 신호는 AND 게이트를 통해 출력될 수 있다. 제1-4 에러 검출 회로는제1 신호와 제5 신호를 비교할 수 있다. 제1 신호와 제5 신호가 동일한 하이(high, H) 값을 가질 수 있으며, 이 에 따라, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로에서 에러가 미검출됨을 나타내는 “1” 값을 출력할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로의 제1 입력 포트를 통해 하이(high, H) 값을 가지는 제1 신호 가 입력되는 경우, 제1-4 에러 검출 회로의 제1 트랜지스터는 비활성화 상태가 되고, 제1-4 에러 검 출 회로의 제2 트랜지스터는 활성화 상태가 될 수 있다. 제2 트랜지스터가 활성화 상태가 됨 에 따라, 제1 신호는 AND 게이트를 통해 출력될 수 있다. 일 실시예에서, 제1 입력 포트를 통해 입 력된 하이(high, H) 값을 가지는 제1 신호에 의해 제2 트랜지스터가 활성화 상태(및 제1 트랜지스터 는 비활성화 상태)가 됨에 따라, 제1-4 에러 검출 회로의 제2 입력 포트를 통해 입력되는 로 우(low, L) 값을 가지는 제5 신호는 AND 게이트를 통해 출력될 수 있다. 제1-4 에러 검출 회로는 제 1 신호와 제5 신호를 비교할 수 있다. 제1 신호와 제5 신호는 상이한 값을 가질 수 있으며, 이에 따라, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로에서 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로의 제1 입력 포트를 통해 로우(low, L) 값을 가지는 제1 신호 가 입력되는 경우, 제1-4 에러 검출 회로의 제1 트랜지스터는 활성화 상태가 되고, 제1-4 에러 검출 회로의 제2 트랜지스터는 비활성화 상태가 될 수 있다. 제2 트랜지스터가 활성화 상태가 됨에 따라, 제1 신호는 NOR 게이트를 통해 출력될 수 있다. 일 실시예에서, 제1 입력 포트를 통해 입력 된 로우(low, L) 값을 가지는 제1 신호에 의해 제1 트랜지스터는 활성화 상태(및 제2 트랜지스터는 비활성화 상태)가 됨에 따라, 제1-4 에러 검출 회로의 제2 입력 포트를 통해 입력되는 로우(low, L) 값을 가지는 제5 신호는 NOR 게이트를 통해 출력될 수 있다. 제1-4 에러 검출 회로는 제1 신호와 제 5 신호를 비교할 수 있다. 제1 신호와 제5 신호가 동일한 로우(low, L) 값을 가질 수 있으며, 이에 따라, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로에서 에러가 미검출됨을 나타내는 “1” 값을 출력할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로의 제1 입력 포트를 통해 로우(low, L) 값을 가지는 제1 신호 가 입력되는 경우, 제1-4 에러 검출 회로의 제1 트랜지스터는 활성화 상태가 되고, 제1-4 에러 검출 회로의 제2 트랜지스터는 비활성화 상태가 될 수 있다. 제2 트랜지스터가 활성화 상태가 됨에 따라, 제1 신호는 NOR 게이트를 통해 출력될 수 있다. 일 실시예에서, 제1 입력 포트를 통해 입력 된 로우(low, L) 값을 가지는 제1 신호에 의해 제1 트랜지스터는 활성화 상태(및 제2 트랜지스터는 비활성화 상태)가 됨에 따라, 제1-4 에러 검출 회로의 제2 입력 포트를 통해 입력되는 하이(high, H) 값을 가지는 제5 신호는 NOR 게이트를 통해 출력될 수 있다. 제1-4 에러 검출 회로는 제1 신호와 제5 신호를 비교할 수 있다. 제1 신호와 제5 신호는 상이한 값을 가질 수 있으며, 이에 따라, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로에서 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로를 구성하는 NOR 게이트 및 AND 게이트의 특성을 이용 하여, 제1 프로세서는 제1 신호의 변경(예: 제1 신호가 로우(low, L) 값(또는 하이(high, H) 값)을 가지는 신호에서 하이(high, H) 값(또는 로우(low, L) 값)을 가지는 신호로 변경)에 따라 제4 버퍼를 거쳐 제2 출력 포트를 통해 출력되는 제5 신호의 값을 확인하고, 제1 신호의 값과 제5 신호의 값이 상이한 경우, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로(또는 베이스밴드 신호 처리 회로로 제1 신 호가 입력되는 경로)에서 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 다양한 실시예들에 따른 도 4에서, 제1 프로세서, 베이스밴드 신호 처리 회로, 및 제1-4 에러 검출 회로가 전기적으로 연결된 도면만을 도시하였으나, 제1 프로세서, 위상 동기 루프 회로, 및 제 1-1 에러 검출 회로와 제1 프로세서, RF 회로, 및 제1-2 에러 검출 회로와 제1 프로세서 , 믹서 회로, 및 제1-3 에러 검출 회로 또한, 제1 프로세서, 베이스밴드 신호 처리 회로 , 및 제1-4 에러 검출 회로와 실질적으로 동일하게 전기적으로 연결된 구조일 수 있다. 도 5a는, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위한 흐름도이다. 이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다.일 실시예에 따르면, 505동작 내지 515동작은 전자 장치(예: 도 2의 전자 장치)의 제1 프로세서(예: 도 3 의 제1 프로세서)에서 수행되는 것으로 이해될 수 있다. 도 5a를 참조하면, 제1 프로세서는 505동작에서, 제1 신호를 전송할 수 있다. 일 실시예에서, 제1 신호는 활성화 신호(enable signal)을 포함할 수 있다. 활성화 신호(enable signal)는 디지털 신호(digital signal)로, 로우(low) 또는 하이(high)의 값이 트랜시버(예: 도 2의 트랜시버)에 포함된 각 회로(예: 위상 동기 루프 회로(예: 도 3의 위상 동기 루프 회로), RF 회로(예: 도 3의 RF 회로), 믹서 회로(예: 도 3의 믹서 회로), 및 베이스밴드 신호 처리 회로(예: 도 3의 베이스밴드 신호 처리 회로))의 오퍼레이 션 블록(operation block)에 인가되어 각 회로의 활성화 상태(예: 온(on) 상태) 또는 비활성화 상태(예: 오프 (off) 상태)를 제어할 수 있다. 일 실시예에서, 제1 프로세서는 510동작에서, 제1 신호와 제1 신호의 입력으로 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로 각각으로부터 출력되는 제2 신호 내지 제5 신호를, 각 회로와 전기적으로 연결된 에러 검출 회로(예: 제1-1 에러 검출 회로(예: 도 3의 제1-1 에러 검출 회로), 제1-2 에러 검출 회로(예: 도 3의 제1-2 에러 검출 회로), 제1-3 에러 검출 회로(예: 도 3의 제1-3 에러 검출 회로), 및 제1-4 에러 검출 회로(예: 도 3의 제1-4 에러 검출 회로))를 통해 비교할 수 있다. 일 실시예에서, 위상 동기 루프 회로는 제1-1 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들 어, 위상 동기 루프 회로로 입력된 제1 신호는 위상 동기 루프 회로의 제1 오퍼레이션 블록(예: 도 3 의 제1 오퍼레이션 블록)을 거쳐 제1 출력 포트(예: 도 3의 위상 동기 루프 회로의 제1 출력 포트 )를 통해 출력되어, 제1-1 에러 검출 회로의 제1 입력 포트(예: 도 3의 제1-1 에러 검출 회로 의 제1 입력 포트)로 입력될 수 있다. 위상 동기 루프 회로로 입력된 제1 신호는 위상 동기 루프 회 로의 제1 버퍼(예: 도 3의 제1 버퍼)를 거쳐 제2 신호로서 제2 출력 포트(예: 도 3의 위상 동기 루 프 회로의 제2 출력 포트)를 통해 출력되어, 제1-1 에러 검출 회로의 제2 입력 포트(예: 도 3 의 제1-1 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 일 실시예에서, 제1-1 에러 검출 회 로는 제1 신호와 제2 신호를 비교할 수 있다. 제1 신호와 제2 신호가 상이한 경우, 제1-1 에러 검출 회로 는 위상 동기 루프 회로(또는 위상 동기 루프 회로로 제1 신호가 입력되는 경로)에서 에러가 검 출(또는 발생)된 것으로 확인(또는 결정)하고, 위상 동기 루프 회로의 에러 검출과 관련된 신호를 제1 프 로세서에 전달할 수 있다. 일 실시예에서, RF 회로는 제1-2 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, RF 회로 로 입력된 제1 신호는 RF 회로의 제2 오퍼레이션 블록(예: 도 3의 제2 오퍼레이션 블록)을 거 쳐 제1 출력 포트(예: 도 3의 RF 회로의 제1 포트)를 통해 출력되어, 제1-2 에러 검출 회로의 제1 입력 포트(예: 도 3의 제1-2 에러 검출 회로의 제1 입력 포트)로 입력될 수 있다. RF 회로(34 0)로 입력된 제1 신호는 RF 회로의 제2 버퍼(예: 도 3의 제2 버퍼)를 거쳐 제3 신호로서 제2 출력 포트(예: 도 3의 RF 회로의 제2 출력 포트)를 통해 출력되어, 제1-2 에러 검출 회로의 제2 입 력 포트(예: 도 3의 제1-2 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 일 실시예에서, 제 1-2 에러 검출 회로는 제1 신호와 제3 신호를 비교할 수 있다. 제1 신호와 제3 신호가 상이한 경우, 제1-2 에러 검출 회로는 RF 회로(또는 RF 회로로 제1 신호가 입력되는 경로)에서 에러가 검출(또는 발 생)된 것으로 확인(또는 결정)하고, RF 회로의 에러 검출과 관련된 신호를 제1 프로세서에 전달할 수 있다. 일 실시예에서, 믹서 회로는 제1-3 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, 믹서 회로로 입력된 제1 신호는 믹서 회로의 제3 오퍼레이션 블록(예: 도 3의 제3 오퍼레이션 블록(335 1))을 거쳐 제1 출력 포트(예: 도 3의 믹서 회로의 제1 출력 포트)를 통해 출력되어, 제1-3 에러 검 출 회로의 제1 입력 포트(예: 도 3의 제1-3 에러 검출 회로의 제1 입력 포트)로 입력될 수 있 다. 믹서 회로로 입력된 제1 신호는 믹서 회로의 제3 버퍼(예: 도 3의 제3 버퍼)를 거쳐 제4 신호로서 제2 출력 포트(예: 도 3의 믹서 회로의 제2 출력 포트)를 통해 출력되어, 제1-3 에러 검출 회로의 제2 입력 포트(예: 도 3의 제1-3 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 일 실시예에서, 제1-3 에러 검출 회로는 제1 신호와 제4 신호를 비교할 수 있다. 제1 신호와 제4 신호가 상이한 경우, 제1-3 에러 검출 회로는 믹서 회로(또는 믹서 회로로 제1 신호가 입력되는 경로) 에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)하고, 믹서 회로의 에러 검출과 관련된 신호를 제1프로세서에 전달할 수 있다. 일 실시예에서, 베이스밴드 신호 처리 회로는 제1-4 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, 베이스밴드 신호 처리 회로로 입력된 제1 신호는 베이스밴드 신호 처리 회로의 제4 오퍼 레이션 블록(예: 도 3의 제4 오퍼레이션 블록)을 거쳐 제1 출력 포트(예: 도 3의 베이스밴드 신호 처리 회로의 제1 출력 포트)를 통해 출력되어, 제1-4 에러 검출 회로의 제1 입력 포트(예: 도 3의 제1-4 에러 검출 회로의 제1 입력 포트)로 입력될 수 있다. 베이스밴드 신호 처리 회로로 입력 된 제1 신호는 베이스밴드 신호 처리 회로의 제4 버퍼(예: 도 3의 제4 버퍼)를 거쳐 제5 신호로서 제2 출력 포트(예: 도 3의 베이스밴드 신호 처리 회로의 제2 출력 포트)를 통해 출력되어, 제1-4 에 러 검출 회로의 제2 입력 포트(예: 도 3의 제1-4 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 일 실시예에서, 제1-4 에러 검출 회로는 제1 신호와 제5 신호를 비교할 수 있다. 제1 신호와 제5 신호가 상이한 경우, 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로(또는 베이스밴드 신호 처리 회로로 제1 신호가 입력되는 경로)에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)하고, 베이스밴 드 신호 처리 회로의 에러 검출과 관련된 신호를 제1 프로세서에 전달할 수 있다. 일 실시예에서, 제1 프로세서는 515동작에서, 각 회로와 전기적으로 연결된 에러 검출 회로(예: 제1-1 에 러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및 제1-4 에러 검출 회로) 를 통해, 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로 중 적 어도 하나의 회로의 에러 검출과 관련된 신호가 수신되면, 에러가 검출된 적어도 하나의 회로를 리셋(reset)할 수 있다. 도 5b 및 도 5c는, 본 개시의 일 실시예에 따른, 전술한 도 5a의 동작들을 구체화한 흐름도이다. 이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 일 실시예에 따르면, 551동작 내지 583동작은 전자 장치(예: 도 2의 전자 장치)의 제1 프로세서(예: 도 3 의 제1 프로세서)에서 수행되는 것으로 이해될 수 있다. 도 5b 및 도 5c를 참조하면, 제1 프로세서는 551동작에서, 제1 신호를 전송할 수 있다. 예를 들어, 제1 신 호는 트랜시버(예: 도 2의 트랜시버)에 포함된 각 회로(예: 위상 동기 루프 회로(예: 도 3의 위상 동기 루 프 회로), RF 회로(예: 도 3의 RF 회로), 믹서 회로(예: 도 3의 믹서 회로), 및 베이스밴드 신 호 처리 회로(예: 도 3의 베이스밴드 신호 처리 회로))를 활성화하기 위한 활성화 신호를 포함할 수 있다. 일 실시예에서, 제1 프로세서는 553동작에서, 위상 동기 루프 회로와 전기적으로 연결된 제1-1 에러 검출 회로(예: 도 3의 제1-1 에러 검출 회로)를 통해 제1 신호와 제1 신호의 입력으로 위상 동기 루프 회 로로부터 출력되는 제2 신호를 비교할 수 있다. 일 실시예에서, 제1 신호와 제2 신호를 비교한 결과에 기반하여, 제1-1 에러 검출 회로는 제1 신호와 제2 신호가 동일한 값을 가지는 경우, 위상 동기 루프 회로에서 에러가 미검출된 것으로 확인하고, 에러 미검 출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 제1 신호와 제2 신호를 비교한 결과에 기반하여, 제 1-1 에러 검출 회로는 제1 신호와 제2 신호가 상이한 값을 가지는 경우, 위상 동기 루프 회로에서 에 러가 검출된 것으로 확인하고, 에러 검출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 일 실시예에서, 제1 프로세서는 555동작에서, 제1-1 에러 검출 회로로부터 위상 동기 루프 회로(33 0)의 에러 검출과 관련된 신호가 수신되는지 여부를 확인할 수 있다. 제1-1 에러 검출 회로로부터 위상 동 기 루프 회로의 에러 검출과 관련된 신호가 수신되면(예: 555동작의 YES), 제1 프로세서는 557동작에 서, 위상 동기 루프 회로를 리셋(reset)할 수 있다. 이 후, 제1 프로세서는 553동작으로 분기하여, 553동작 및 555동작을 수행하여, 위상 동기 루프 회로(33 0)에서 여전히 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제1-1 에러 검출 회로로부터 위상 동기 루프 회로의 에러 검출과 관련된 신호가 수신 되지 않으면(예: 555동작의 NO), 제1 프로세서는 565동작에서, 위상 동기 루프 회로를 활성화하고, RF 회로(예: 도 3의 RF 회로)와 전기적으로 연결된 제1-2 에러 검출 회로(예: 도 3의 제1-2 에러 검출 회 로)를 통해 제1 신호와 제1 신호의 입력으로 RF 회로로부터 출력되는 제3 신호를 비교할 수 있다. 일 실시예에서, 제1 신호와 제3 신호를 비교한 결과에 기반하여, 제1-2 에러 검출 회로는 제1 신호와 제3 신호가 동일한 값을 가지는 경우, RF 회로에서 에러가 미검출된 것으로 확인하고, 에러 미검출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 제1 신호와 제3 신호를 비교한 결과에 기반하여, 제1-2 에러 검출 회로는 제1 신호와 제3 신호가 상이한 값을 가지는 경우, RF 회로에서 에러가 검출된 것으로 확인하 고, 에러 검출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 일 실시예에서, 제1 프로세서는 567동작에서, 제1-2 에러 검출 회로로부터 RF 회로의 에러 검출 과 관련된 신호가 수신되는지 여부를 확인할 수 있다. 제1-2 에러 검출 회로로부터 RF 회로의 에러 검출과 관련된 신호가 수신되면(예: 567동작의 YES), 제1 프로세서는 569동작에서, RF 회로를 리셋할 수 있다. 이 후, 제1 프로세서는 553동작으로 분기하여, 553동작 내지 567동작을 수행하여, 위상 동기 루프 회로 및/또는 RF 회로에서 에러가 검출되는지 여부를 재확인할 수 있다. 이에 한정하는 것은 아니며, 제1 프로세서는 565동작으로 분기하여, 565동작 및 567동작을 수행하여, RF 회로에서 여전히 에러가 검출 되는지 여부를 확인할 수도 있다. 일 실시예에서, 제1-2 에러 검출 회로로부터 RF 회로의 에러 검출과 관련된 신호가 수신되지 않으면 (예: 567동작의 NO), 제1 프로세서는 571동작에서, RF 회로를 활성화하고, 믹서 회로(예: 도 3의 믹 서 회로)와 전기적으로 연결된 제1-3 에러 검출 회로(예: 도 3의 제1-3 에러 검출 회로)를 통해 제1 신호와 제1 신호의 입력으로 믹서 회로로부터 출력되는 제4 신호를 비교할 수 있다. 일 실시예에서, 제1 신호와 제4 신호를 비교한 결과에 기반하여, 제1-3 에러 검출 회로는 제1 신호와 제4 신호가 동일한 값을 가지는 경우, 믹서 회로에서 에러가 미검출된 것으로 확인하고, 에러 미검출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 제1 신호와 제4 신호를 비교한 결과에 기반하여, 제1-3 에러 검출 회로는 제1 신호와 제4 신호가 상이한 값을 가지는 경우, 믹서 회로에서 에러가 검출된 것으로 확인 하고, 에러 검출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 일 실시예에서, 제1 프로세서는 573동작에서, 제1-3 에러 검출 회로로부터 믹서 회로의 에러 검 출과 관련된 신호가 수신되는지 여부를 확인할 수 있다. 제1-3 에러 검출 회로로부터 믹서 회로의 에 러 검출과 관련된 신호가 수신되면(예: 573동작의 YES), 제1 프로세서는 575동작에서, 믹서 회로를 리셋할 수 있다. 이 후, 제1 프로세서는 553동작으로 분기하여, 553동작 내지 573동작을 수행하여, 위상 동기 루프 회로 , RF 회로, 및/또는 믹서 회로에서 에러가 검출되는지 여부를 재확인할 수 있다. 이에 한정하는 것은 아니며, 제1 프로세서는 571동작으로 분기하여, 571동작 및 573동작을 수행하여, 믹서 회로에서 여전히 에러가 검출되는지 여부를 확인할 수도 있다. 일 실시예에서, 제1-3 에러 검출 회로로부터 믹서 회로의 에러 검출과 관련된 신호가 수신되지 않으 면(예: 573동작의 NO), 제2 프로세서는 577동작에서, 믹서 회로를 활성화하고, 베이스밴드 신호 처리 회로(예: 도 3의 베이스밴드 신호 처리 회로)와 전기적으로 연결된 제1-4 에러 검출 회로(예: 도 3의 제1- 4 에러 검출 회로)를 통해 제1 신호와 제1 신호의 입력으로 베이스밴드 신호 처리 회로로부터 출력되 는 제5 신호를 비교할 수 있다. 일 실시예에서, 제1 신호와 제5 신호를 비교한 결과에 기반하여, 제1-4 에러 검출 회로는 제1 신호와 제5 신호가 동일한 값을 가지는 경우, 베이스밴드 신호 처리 회로에서 에러가 미검출된 것으로 확인하고, 에러 미검출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 제1 신호와 제5 신호를 비교한 결과에 기반하여, 제1-4 에러 검출 회로는 제1 신호와 제5 신호가 상이한 값을 가지는 경우, 베이스밴드 신호 처리 회로 에서 에러가 검출된 것으로 확인하고, 에러 검출과 관련된 신호를 제1 프로세서에 전송할 수 있다. 일 실시예에서, 제1 프로세서는 579동작에서, 제1-4 에러 검출 회로로부터 베이스밴드 신호 처리 회 로의 에러 검출과 관련된 신호가 수신되는지 여부를 확인할 수 있다. 제1-4 에러 검출 회로로부터 베 이스밴드 신호 처리 회로의 에러 검출과 관련된 신호가 수신되면(예: 579동작의 YES), 제1 프로세서 는 581동작에서, 베이스밴드 신호 처리 회로를 리셋할 수 있다. 이 후, 제1 프로세서는 553동작으로 분기하여, 553동작 내지 579동작을 수행하여, 위상 동기 루프 회로 , RF 회로, 믹서 회로, 및/또는 베이스밴드 신호 처리 회로에서 에러가 검출되는지 여부를 재확인할 수 있다. 이에 한정하는 것은 아니며, 제1 프로세서는 577동작으로 분기하여, 577동작 및 579동작을 수행하여, 베이스밴드 신호 처리 회로에서 여전히 에러가 검출되는지 여부를 확인할 수도 있다. 일 실시예에서, 제1-4 에러 검출 회로로부터 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호 가 수신되지 않으면(예: 579동작의 NO), 제1 프로세서는 583동작에서 베이스밴드 신호 처리 회로를 활성화할 수 있다. 다양한 실시예들에서 전술한 바와 같이, 트랜시버에 포함된 위상 동기 루프 회로, RF 회로, 믹 서 회로, 및 베이스밴드 신호 처리 회로에서 에러가 검출되지 않은 것에 기반하여, 제1 프로세서 는 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로를 순차 적으로 활성화할 수 있다. 이 후, 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신 호 처리 회로가 활성화되는 것에 기반하여, 제2 프로세서는 제2 프로세서에 의해 생성된 신호 (예: 기저대역 신호 또는 중간 주파수 대역 신호)를 트랜시버, 무선 신호 처리 회로, 및 안테나(24 0)를 통해 외부 전자 장치에 전송할 수 있다. 이와 관련하여, 후술하는 도 6 내지 도 8e에서 다양한 실시예들이 설명될 것이다. 다양한 실시예들에 따른 도 5a, 도 5b, 및 도 5c에서, 각 회로(예: 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로)에 전기적으로 연결된 에러 검출 회로(예: 제1-1 에러 검 출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및 제1-4 에러 검출 회로)를 통 해 각 회로로 입력되는 신호(예: 제1 신호)에 기반하여, 적어도 하나의 회로에서 에러가 검출되는지 여부를 확 인하고, 에러가 검출된 적어도 하나의 회로를 리셋함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있 다. 도 6은, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위 한 도면이다. 다양한 실시예들에 따른, 도 6의 트랜시버의 구성은, 전술한 도 3의 트랜시버의 구성과 비교하여, 제 2-1 에러 검출 회로, 제2-2 에러 검출 회로, 제2-3 에러 검출 회로, 제2-4 에러 검출 회로 , 및/또는 제2 먹스를 더 포함할 수 있다. 이하 도 6의 설명에서는, 전술한 도 3과 상이한 구성만을 설명하기로 한다. 도 6을 참조하면, 전자 장치(예: 도 2의 전자 장치)는 제2 프로세서(예: 도 1의 프로세서, 도 2 의 프로세서), 트랜시버, 무선 신호 처리 회로, 및/또는 안테나(예: 도 1의 안테나 모듈 )를 포함할 수 있다. 일 실시예에서, 제1 프로세서는 제1 신호(예: 활성화 신호(enable signal))를 전송할 수 있다. 제1 프로세 서는 제1 신호를 트랜시버에 포함된 각 회로 예를 들어, 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로에 전송함으로써, 각 회로를 활성화 상태로 제어할 수 있다. 일 실시예에서, 제2 프로세서는 제2 프로세서에 의해 생성된 제6 신호(예: 기저대역 신호 또는 중간 주파수 대역 신호)를 트랜시버에 전송할 수 있다. 일 실시예에서, 전술한 도 3 내지 도 5b의 동작으로, 제1 프로세서는 베이스밴드 신호 처리 회로로 입력되는 신호(예: 제1 신호)에 기반하여, 베이스밴드 신호 처리 회로의 입력과 관련된 에러가 검출되는지 여부를 확인한 후, 후술하는 베이스밴드 신호 처리 회로를 통해 출력되는 신호(예: 제6 신호)에 기반하여, 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되는지 여부를 확인하는 동작을 수행할 수 있다. 일 실시예에서, 트랜시버는 트랜시버에 포함된 각 회로 예를 들어, 위상 동기 루프 회로, RF 회 로, 믹서 회로, 및 베이스밴드 신호 처리 회로 각각을 통해 출력되는 신호에 기반하여, 각 회로 의 출력과 관련된 에러를 검출하기 위한 제2 에러 검출 회로를 더 포함할 수 있다. 일 실시예에서, 제2 에 러 검출 회로는 제2-1 에러 검출 회로, 제2-2 에러 검출 회로, 제2-3 에러 검출 회로, 및 /또는 제2-4 에러 검출 회로를 포함할 수 있다. 예를 들어, 제2-1 에러 검출 회로는 위상 동기 루프 회로를 통해 출력되는 신호에 기반하여, 위상 동기 루프 회로의 출력과 관련된 에러를 검출할 수 있 다. 제2-2 에러 검출 회로는 RF 회로를 통해 출력되는 신호에 기반하여, RF 회로의 출력과 관련 된 에러를 검출할 수 있다. 제2-3 에러 검출 회로는 믹서 회로를 통해 출력되는 신호에 기반하여, 믹 서 회로의 출력과 관련된 에러를 검출할 수 있다. 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회 로를 통해 출력되는 신호에 기반하여, 베이스밴드 신호 처리 회로의 출력과 관련된 에러를 검출할 수있다. 일 실시예에서, 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회로 및 제1-4 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, 제2 프로세서에 의해 생성된 제6 신호(예: 기저대역 신호 또는 중 간 주파수 대역 신호)는 트랜시버의 베이스밴드 신호 처리 회로로 전송될 수 있다. 베이스밴드 신호 처리 회로에 입력된 제6 신호는 베이스밴드 신호 처리 회로와 전기적으로 연결된 제2-4 에러 검출 회 로의 제2 입력 포트를 통해 입력될 수 있다. 제6 신호의 입력으로 베이스밴드 신호 처리 회로 를 통해 출력되는 제7 신호는 믹서 회로에 전달되며, 제2-4 에러 검출 회로의 제1 입력 포트를 통해 입력될 수 있다. 제1-4 에러 검출 회로의 출력 포트를 통해 출력된 베이스밴드 신호 처리 회로 의 에러 검출 여부와 관련된 신호는 제2-4 에러 검출 회로의 제3 입력 포트를 통해 입력될 수 있다. 일 실시예에서, 제2-4 에러 검출 회로는 전기적으로 연결된 베이스밴드 신호 처리 회로를 통해 출력 되는 신호에 기반하여, 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제2-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제7 신호, 제2 입력 포트 를 통해 입력된 제6 신호, 및 제3 입력 포트를 통해 입력된 베이스밴드 신호 처리 회로의 에 러 검출 여부와 관련된 신호에 기반하여, 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 하기 <표 5>를 참조하여, 제3 입력 포트를 통해 베이스밴드 신호 처리 회로의 입력과 관 련된 에러 검출을 나타내는 로우(low, L) 값을 가지는 신호가 입력되고, 제6 신호가 로우(low, L) 값을 가지는 것으로 설명하도록 한다. 일 실시예에서, 제2-4 에러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-4 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정 상 신호를 나타내는 로우(low, L) 값을 가지는 신호를 포함하는 경우, 제1 프로세서에서 에러가 발생하거 나 또는 베이스밴드 신호 처리 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이 경우, 제2-4 에러 검출 회로의 제1 입력 포트를 통해 입력되는 제7 신호는 알 수 없는 신호로 입력 될 수 있다. 이에 따라, 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-4 에러 검출 회로의 출력 포 트를 통해 출력할 수 있다. 예를 들어, 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서 에 전달할 수 있다. 다른 예를 들어, 하기 <표 5>를 참조하여, 제3 입력 포트를 통해 베이스밴드 신호 처리 회로의 입력 과 관련된 에러 검출을 나타내는 로우(low, L) 값(또는 하이(high, H) 값)을 가지는 신호가 입력되고, 제6 신호 가 하이(high, H) 값(또는 로우(low, L) 값)을 가지는 것으로 설명하도록 한다. 앞에서 살펴본 바와 같이, 제2- 4 에러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-4 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가짐에 따라, 제1 프로세서에서 에러가 발생하거나 또는 베이스밴드 신호 처리 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이 경우, 제2-4 에러 검출 회로의 제1 입력 포트를 통해 입력되는 제7 신호는 알 수 없는 신호로 입력될 수 있다. 이에 따라, 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-4 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-4 에러 검출 회 로는 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이 (high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 5>를 참조하여, 제3 입력 포트를 통해 베이스밴드 신호 처리 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제6 신호가 하이(high, H) 값을 가지고, 제7 신호가 로우(low, L) 값을 가지는 것으로 설명하도록 한다. 제2-4 에러 검출 회로는 제7 신호가 에러 검출과 관련된 로우(low, L) 값을 가짐에 따라, 베이스밴드 신호 처리 회로의 입력과 관련된 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 베이스밴드 신호 처리 회로의 입력과 관련 된 에러가 검출된 것으로 확인되는 것에 기반하여, 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회로 의 출력 또한 에러가 검출됨을 확인하고, 에러 검출을 나타내는 신호(예: 로우(low, L) 값을 가지는 신 호)를 제2-4 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-4 에러 검출 회로 는 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 5>를 참조하여, 제3 입력 포트를 통해 베이스밴드 신호 처리 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제6 신호 및 제7 신호가 하이(high, H) 값을 가지는 것으로 설명하도록 한다. 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회로 의 에러 검출과 관련된 신호가 에러 미검출과 관련된 하이(high, H) 값을 가짐에 따라, 베이스밴드 신호 처리 회로의 입력과 관련된 에러가 미검출(또는 미발생)된 것으로 확인(또는 결정)하고, 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호) 를 제2-4 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-4 에러 검출 회로 는 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 표 5 제2-4 에러 검출 회로(63 0)의 제3 입력 포트제2-4 에러 검출 회로(63 0)의 제2 입력 포트제2-4 에러 검출 회로(63 0)의 제1 입력 포트제2-4 에러 검출 회로(63 0)의 출력 포트 L L X H L H X H H L X H H H L L H H H H 일 실시예에서, 제1 프로세서는 제2-4 에러 검출 회로로부터 수신한 베이스밴드 신호 처리 회로(32 0)의 에러 검출 여부와 관련된 신호에 기반하여, 베이스밴드 신호 처리 회로를 리셋(reset)할 수 있다. 예 를 들어, 제1 프로세서는 제2-4 에러 검출 회로로부터 베이스밴드 신호 처리 회로의 에러 검출 과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 수신하면, 베이스밴드 신호 처리 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 베이스밴드 신호 처리 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전히 베이스밴드 신호 처리 회로에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 여전히 베이스밴드 신호 처리 회로에서 에러가 검출되는 경우, 제1 프로세서는 베이스밴드 신호 처리 회로 의 에러 검출과 관련된 알림을 출력할 수 있다. 예를 들어, 베이스밴드 신호 처리 회로의 에러 검출 과 관련된 알림이 출력됨에 따라, 베이스밴드 신호 처리 회로의 불량을 확인하고, 베이스밴드 신호 처리 회로를 수정 또는 교체함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 전술한 도 3 내지 도 5b의 동작으로, 제1 프로세서는 위상 동기 루프 회로로 입력되 는 신호(예: 제1 신호)에 기반하여, 위상 동기 루프 회로의 입력과 관련된 에러가 검출되는지 여부를 확인 한 후, 후술하는 위상 동기 루프 회로를 통해 출력되는 신호(예: 제6 신호)에 기반하여, 위상 동기 루프 회로의 출력과 관련된 에러가 검출되는지 여부를 확인하는 동작을 수행할 수 있다. 일 실시예에서, 제2-1 에러 검출 회로는 위상 동기 루프 회로 및 제1-1 에러 검출 회로와 전기 적으로 연결될 수 있다. 예를 들어, XO에 의해 생성된 제8 신호는 위상 동기 루프 회로로 전송될 수 있다. 위상 동기 루프 회로에 입력된 제8 신호는 위상 동기 루프 회로와 전기적으로 연결된 제2-1 에 러 검출 회로의 제2 입력 포트를 통해 입력될 수 있다. 제8 신호의 입력으로 위상 동기 루프 회로 를 통해 출력되는 제9 신호는 믹서 회로에 전달되며, 제2-1 에러 검출 회로의 제1 입력 포트 를 통해 입력될 수 있다. 제1-1 에러 검출 회로의 출력 포트를 통해 출력된 위상 동기 루프 회로의 에러 검출과 관련된 신호는 제2-1 에러 검출 회로의 제3 입력 포트를 통해 입력될 수 있다. 일 실시예에서, 제2-1 에러 검출 회로는 전기적으로 연결된 위상 동기 루프 회로를 통해 출력되는 신 호에 기반하여, 위상 동기 루프 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들 어, 제2-1 에러 검출 회로는 제1 입력 포트를 통해 입력된 제9 신호, 제2 입력 포트를 통해 입력된 제8 신호, 및 제3 입력 포트를 통해 입력된 위상 동기 루프 회로의 에러 검출과 관련된 신호 에 기반하여, 위상 동기 루프 회로의 출력과 관련된 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다.예를 들어, 하기 <표 6>을 참조하여, 제3 입력 포트를 통해 위상 동기 루프 회로의 입력과 관련된 에러 검출을 나타내는 로우(low, L) 값을 가지는 신호가 입력되고, 제8 신호가 로우(low, L) 값을 가지는 것으 로 설명하도록 한다. 일 실시예에서 제2-1 에러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-1 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호 를 나타내는 로우(low, L) 값을 가지는 신호를 포함하는 경우, 제1 프로세서에서 에러가 발생하거나 또는 위상 동기 루프 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이 경우, 제2-1 에 러 검출 회로의 제1 입력 포트를 통해 입력되는 제9 신호는 알 수 없는 신호로 입력될 수 있다. 이 에 따라, 제2-1 에러 검출 회로는 위상 동기 루프 회로의 출력과 관련된 에러가 검출되지 않음을 나 타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-1 에러 검출 회로의 출력 포트를 통해 출 력할 수 있다. 예를 들어, 제2-1 에러 검출 회로는 위상 동기 루프 회로의 출력과 관련된 에러가 검 출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 다른 예를 들어, 하기 <표 6>을 참조하여, 제3 입력 포트를 통해 위상 동기 루프 회로의 입력과 관 련된 에러 검출을 나타내는 로우(low, L) 값(또는 하이(high, H) 값)을 가지는 신호가 입력되고, 제8 신호가 하 이(high, H) 값(또는 로우(low, L) 값)을 가지는 것으로 설명하도록 한다. 앞에서 살펴본 바와 같이, 제2-1 에 러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-1 에러 검출 회로의 제2 입력 포트 를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가짐에 따라, 제1 프로세서에서 에러가 발생하거나 또는 위상 동기 루프 회로로 제1 신호가 입력되는 경로에 서 에러가 발생한 상황일 수 있다. 이 경우, 제2-1 에러 검출 회로의 제1 입력 포트를 통해 입력되 는 제9 신호는 알 수 없는 신호로 입력될 수 있다. 이에 따라, 제2-1 에러 검출 회로는 위상 동기 루프 회 로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-1 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-1 에러 검출 회로는 위상 동기 루프 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 6>을 참조하여, 제3 입력 포트를 통해 위상 동기 루프 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제8 신호가 하이(high, H) 값을 가지고, 제9 신호가 로우(low, L) 값을 가지는 것으로 설명하도록 한다. 제2-1 에러 검출 회로는 제7 신호 가 에러 검출과 관련된 로우(low, L) 값을 가짐에 따라, 위상 동기 루프 회로의 입력과 관련된 에러가 검 출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 위상 동기 루프 회로의 입력과 관련된 에러가 검출된 것으로 확인되는 것에 기반하여, 제2-1 에러 검출 회로는 위상 동기 루프 회로의 출력 또한 에러가 검출됨을 확인하고, 에러 검출을 나타내는 신호(예: 로우(low, L) 값을 가지는 신호)를 제2-1 에러 검출 회로 의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-1 에러 검출 회로는 위상 동기 루프 회 로의 출력과 관련된 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 6>을 참조하여, 제3 입력 포트를 통해 위상 동기 루프 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제8 신호 및 제9 신호가 하이 (high, H) 값을 가지는 것으로 설명하도록 한다. 제2-1 에러 검출 회로는 위상 동기 루프 회로의 에 러 검출과 관련된 신호가 에러 미검출과 관련된 하이(high, H) 값을 가짐에 따라, 위상 동기 루프 회로의 입력과 관련된 에러가 미검출(또는 미발생)된 것으로 확인(또는 결정)하고, 위상 동기 루프 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-1 에러 검출 회로 의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-1 에러 검출 회로는 위상 동기 루프 회 로의 출력과 관련된 에러 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프 로세서에 전달할 수 있다. 표 6 제2-1 에러 검출 회로(61 5)의 제3 입력 포트제2-1 에러 검출 회로(61 5)의 제2 입력 포트제2-1 에러 검출 회로(61 5)의 제1 입력 포트제2-1 에러 검출 회로(61 5)의 출력 포트 L L X H L H X H H L X H H H L LH H H H 일 실시예에서, 제1 프로세서는 제2-1 에러 검출 회로로부터 수신한 위상 동기 루프 회로의 에 러 검출 여부와 관련된 신호에 기반하여, 위상 동기 루프 회로를 리셋할 수 있다. 예를 들어, 제1 프로세 서는 제2-1 에러 검출 회로로부터 위상 동기 루프 회로의 에러 검출과 관련된 신호(예: 로우 (low, L) 값을 가지는 신호)를 수신하면, 위상 동기 루프 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 위상 동기 루프 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전 히 위상 동기 루프 회로에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 여전히 위상 동기 루프 회로에서 에러가 검출되는 경우, 제1 프로세서는 위상 동기 루프 회로의 에러 검출과 관련 된 알림을 출력할 수 있다. 예를 들어, 위상 동기 루프 회로의 에러 검출과 관련된 알림이 출력됨에 따라, 위상 동기 루프 회로의 불량을 확인하고, 위상 동기 루프 회로를 수정 또는 교체함으로써, 트랜시버 가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 전술한 도 3 내지 도 5b의 동작으로, 제1 프로세서는 믹서 회로로 입력되는 신호(예: 제1 신호)에 기반하여, 믹서 회로의 입력과 관련된 에러가 검출되는지 여부를 확인한 후, 후술하는 믹서 회로를 통해 출력되는 신호(예: 제6 신호)에 기반하여, 믹서 회로의 출력과 관련된 에러가 검출되는 지 여부를 확인하는 동작을 수행할 수 있다. 일 실시예에서, 제2-3 에러 검출 회로는 믹서 회로 및 제1-3 에러 검출 회로와 전기적으로 연결 될 수 있다. 예를 들어, 위상 동기 루프 회로를 통해 출력된 제10 신호는 믹서 회로와 전기적으로 연 결된 제2-3 에러 검출 회로의 제3 입력 포트를 통해 입력될 수 있다. 베이스밴드 신호 처리 회로 를 통해 출력된 제11 신호는 믹서 회로와 전기적으로 연결된 제2-3 에러 검출 회로의 제2 입력 포트로 입력될 수 있다. 제11 신호의 입력으로 믹서 회로를 통해 출력되는 제12 신호는 RF 회로 에 전달되며, 제2-3 에러 검출 회로의 제4 입력 포트를 통해 입력될 수 있다. 제1-3 에러 검출 회로의 출력 포트를 통해 출력된 믹서 회로의 에러 검출과 관련된 신호는 제2-3 에러 검출 회 로의 제1 입력 포트를 통해 입력될 수 있다. 일 실시예에서, 제2-3 에러 검출 회로는 전기적으로 연결된 믹서 회로를 통해 출력되는 신호에 기반 하여, 믹서 회로의 출력과 관련된 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제2- 3 에러 검출 회로는 제4 입력 포트를 통해 입력된 제12 신호, 제2 입력 포트를 통해 입력된 제11 신호, 제3 입력 포트를 통해 입력된 제10 신호, 및 제1 입력 포트를 통해 입력된 믹서 회로 의 에러 검출과 관련된 신호에 기반하여, 믹서 회로의 출력과 관련된 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 하기 <표 7>을 참조하여, 제1 입력 포트를 통해 믹서 회로의 입력과 관련된 에러 검출을 나타내는 로우(low, L) 값을 가지는 신호가 입력되고, 제11 신호가 로우(low, L) 값을 가지는 것으로 설명하도 록 한다. 일 실시예에서 제2-3 에러 검출 회로의 제1 입력 포트를 통해 입력되는 신호와 제2-3 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가지는 신호를 포함하는 경우, 제1 프로세서에서 에러가 발생하거나 또는 믹서 회로 로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이 경우, 제2-3 에러 검출 회로의 제4 입력 포트를 통해 입력되는 제12 신호는 알 수 없는 신호로 입력될 수 있다. 이에 따라, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-3 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 다른 예를 들어, 하기 <표 7>을 참조하여, 제1 입력 포트를 통해 믹서 회로의 입력과 관련된 에러 검출을 나타내는 로우(low, L) 값(또는 하이(high, H) 값)을 가지는 신호가 입력되고, 제11 신호가 하이(high, H) 값(또는 로우(low, L) 값)을 가지는 것으로 설명하도록 한다. 앞에서 살펴본 바와 같이, 제2-3 에러 검출 회 로의 제1 입력 포트를 통해 입력되는 신호와 제2-3 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가짐에 따라, 제1 프 로세서에서 에러가 발생하거나 또는 믹서 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황 일 수 있다. 이 경우, 제2-3 에러 검출 회로의 제4 입력 포트를 통해 입력되는 제12 신호는 알 수없는 신호로 입력될 수 있다. 이에 따라, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-3 에러 검출 회로의 출력 포 트를 통해 출력할 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에 러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 7>을 참조하여, 제1 입력 포트를 통해 믹서 회로의 입력과 관련된 에 러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제11 신호가 하이(high, H) 값을 가지고, 제12 신호가 로우(low, L) 값을 가지는 것으로 설명하도록 한다. 제2-3 에러 검출 회로는 제12 신호가 에 러 검출과 관련된 로우(low, L) 값을 가짐에 따라, 믹서 회로의 입력과 관련된 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 믹서 회로의 입력과 관련된 에러가 검출된 것으로 확인되는 것에 기반 하여, 제2-3 에러 검출 회로는 믹서 회로의 출력 또한 에러가 검출됨을 확인하고, 에러 검출을 나타 내는 신호(예: 로우(low, L) 값을 가지는 신호)를 제2-3 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러 검출과 관련된 신호 (예: 로우(low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 7>을 참조하여, 제1 입력 포트를 통해 믹서 회로의 입력과 관련된 에 러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제11 신호 및 제12 신호가 하이(high, H) 값을 가지는 것으로 설명하도록 한다. 제2-3 에러 검출 회로는 믹서 회로의 에러 검출과 관련된 신호 가 에러 미검출과 관련된 하이(high, H) 값을 가짐에 따라, 믹서 회로의 입력과 관련된 에러가 미검출(또 는 미발생)된 것으로 확인(또는 결정)하고, 믹서 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-3 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러 검출되지 않음을 나타내 는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 표 7 제2-3 에러 검출 회 로의 제4 입력 포트제2-3 에러 검출 회 로의 제3 입력 포트제2-3 에러 검출 회 로의 제2 입력 포트제2-3 에러 검출 회 로의 제1 입력 포트제2-3 에러 검출 회 로의 출력 포트 X L L L H X L H L H X H L H H L H H H L H H H H H 일 실시예에서, 제1 프로세서는 제2-3 에러 검출 회로로부터 수신한 믹서 회로의 에러 검출 여 부와 관련된 신호에 기반하여, 믹서 회로를 리셋할 수 있다. 예를 들어, 제1 프로세서는 제2-3 에러 검출 회로로부터 믹서 회로의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 수신 하면, 믹서 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 믹서 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전히 믹서 회 로에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 믹서 회로를 리셋한 후 여전히 믹 서 회로에서 에러가 검출되는 경우, 제1 프로세서는 믹서 회로의 에러 검출과 관련된 알림을 출 력할 수 있다. 예를 들어, 믹서 회로의 에러 검출과 관련된 알림이 출력됨에 따라, 믹서 회로의 불량 을 확인하고, 믹서 회로를 수정 또는 교체함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 전술한 도 3 내지 도 5b의 동작으로, 제1 프로세서는 RF 회로로 입력되는 신호(예: 제1 신호)에 기반하여, RF 회로의 입력과 관련된 에러가 검출되는지 여부를 확인한 후, 후술하는 RF 회로 를 통해 출력되는 신호(예: 제6 신호)에 기반하여, RF 회로의 출력과 관련된 에러가 검출되는지 여부 를 확인하는 동작을 수행할 수 있다. 일 실시예에서, 제2-2 에러 검출 회로는 RF 회로 및 제1-2 에러 검출 회로와 전기적으로 연결될 수 있다. 예를 들어, 믹서 회로를 통해 출력된 제12 신호는 RF 회로로 전송될 수 있다. RF 회로(34 0)에 입력된 제13 신호는 RF 회로와 전기적으로 연결된 제2-2 에러 검출 회로의 제2 입력 포트를 통해 입력될 수 있다. 제13 신호의 입력으로 RF 회로를 통해 출력되는 제14 신호는 무선 신호 처리 회로에 전달되며, 제2-2 에러 검출 회로의 제1 입력 포트를 통해 입력될 수 있다. 제1-2 에러 검출 회로의 출력 포트를 통해 출력된 RF 회로의 에러 검출과 관련된 신호는 제2-2 에러 검출 회로의 제3 입력 포트를 통해 입력될 수 있다. 일 실시예에서, 제2-2 에러 검출 회로는 전기적으로 연결된 RF 회로를 통해 출력되는 신호에 기반하 여, RF 회로의 출력과 관련된 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제2-2 에 러 검출 회로는 제1 입력 포트를 통해 입력된 제14 신호, 제2 입력 포트를 통해 입력된 제13 신호, 및 제3 입력 포트를 통해 입력된 RF 회로의 에러 검출과 관련된 신호에 기반하여, RF 회로 의 출력과 관련된 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 하기 <표 8>을 참조하여, 제3 입력 포트를 통해 RF 회로의 입력과 관련된 에러 검출을 나타내는 로우(low, L) 값을 가지는 신호가 입력되고, 제13 신호가 로우(low, L) 값을 가지는 것으로 설명하도 록 한다. 일 실시예에서 제2-2 에러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-2 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가지는 신호를 포함하는 경우, 제1 프로세서에서 에러가 발생하거나 또는 RF 회로(34 0)로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이 경우, 제2-2 에러 검출 회로의 제1 입력 포트를 통해 입력되는 제14 신호는 알 수 없는 신호로 입력될 수 있다. 이에 따라, 제2-2 에러 검출 회로는 RF 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가 지는 신호)를 제2-2 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-2 에러 검 출 회로는 RF 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 다른 예를 들어, 하기 <표 8>을 참조하여, 제3 입력 포트를 통해 RF 회로의 입력과 관련된 에러 검 출을 나타내는 로우(low, L) 값(또는 하이(high, H) 값)을 가지는 신호가 입력되고, 제13 신호가 하이(high, H) 값(또는 로우(low, L) 값)을 가지는 것으로 설명하도록 한다. 앞에서 살펴본 바와 같이, 제2-2 에러 검출 회로 의 제3 입력 포트를 통해 입력되는 신호와 제2-2 에러 검출 회로의 제2 입력 포트를 통 해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가짐에 따라, 제1 프로 세서에서 에러가 발생하거나 또는 RF 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이 경우, 제2-2 에러 검출 회로의 제1 입력 포트를 통해 입력되는 제14 신호는 알 수 없는 신 호로 입력될 수 있다. 이에 따라, 제2-2 에러 검출 회로는 RF 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제2-2 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-2 에러 검출 회로는 RF 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 8>을 참조하여, 제3 입력 포트를 통해 RF 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제13 신호가 하이(high, H) 값을 가지고, 제14 신호가 로우(low, L) 값을 가지는 것으로 설명하도록 한다. 제2-2 에러 검출 회로는 제14 신호가 에러 검 출과 관련된 로우(low, L) 값을 가짐에 따라, 믹서 회로의 입력과 관련된 에러가 검출(또는 발생)된 것으 로 확인(또는 결정)할 수 있다. RF 회로의 입력과 관련된 에러가 검출된 것으로 확인되는 것에 기반하여, 제2-2 에러 검출 회로는 RF 회로의 출력 또한 에러가 검출됨을 확인하고, 에러 검출을 나타내는 신호 (예: 로우(low, L) 값을 가지는 신호)를 제2-2 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-2 에러 검출 회로는 RF 회로의 출력과 관련된 에러 검출과 관련된 신호(예: 로우 (low, L) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다. 또 다른 예를 들어, 하기 <표 8>을 참조하여, 제3 입력 포트를 통해 RF 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제13 신호 및 제14 신호가 하이(high, H) 값을 가지는 것으로 설명하도록 한다. 제2-2 에러 검출 회로는 RF 회로의 에러 검출과 관련된 신호가 에러 미검출과 관련된 하이(high, H) 값을 가짐에 따라, RF 회로의 입력과 관련된 에러가 미검출(또는 미발생) 된 것으로 확인(또는 결정)하고, RF 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 신호(예: 하 이(high, H) 값을 가지는 신호)를 제2-2 에러 검출 회로의 출력 포트를 통해 출력할 수 있다. 예를 들어, 제2-2 에러 검출 회로는 RF 회로의 출력과 관련된 에러 검출되지 않음을 나타내는 신호(예: 하 이(high, H) 값을 가지는 신호)를 제1 프로세서에 전달할 수 있다.표 8 제2-2 에러 검출 회로(62 0)의 제3 입력 포트제2-2 에러 검출 회로(62 0)의 제2 입력 포트제2-2 에러 검출 회로(62 0)의 제1 입력 포트제2-2 에러 검출 회로(62 0)의 출력 포트 L L X H L H X H H L X H H H L L H H H H 일 실시예에서, 제1 프로세서는 제2-2 에러 검출 회로로부터 수신한 RF 회로의 에러 검출 여부 와 관련된 신호에 기반하여, RF 회로를 리셋할 수 있다. 예를 들어, 제1 프로세서는 제2-2 에러 검출 회로로부터 RF 회로의 에러 검출과 관련된 신호(예: 로우(low, L) 값을 가지는 신호)를 수신하면, RF 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 RF 회로를 리셋한 후, 전술한 동작을 재수행하여, 여전히 RF 회로 에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, RF 회로를 리셋한 후 여전히 RF 회 로에서 에러가 검출되는 경우, 제1 프로세서는 RF 회로의 에러 검출과 관련된 알림을 출력할 수 있다. 예를 들어, RF 회로의 에러 검출과 관련된 알림이 출력됨에 따라, RF 회로의 불량을 확인하고, RF 회로를 수정 또는 교체함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 일 실시예에서, 트랜시버는 제2 먹스(mux)를 더 포함할 수 있다. 제2 먹스(mux)는 제2-1 에러 검출 회로의 출력 포트를 통해 출력되는 위상 동기 루프 회로의 출력과 관련된 에러 검출 신호 를 제1 입력 포트를 통해 수신할 수 있다. 제2 먹스(mux)는 제2-2 에러 검출 회로의 출력 포트 를 통해 출력되는 RF 회로의 에러 검출과 관련된 신호를 제2 입력 포트를 통해 수신할 수 있 다. 제2 먹스(mux)는 제2-3 에러 검출 회로의 출력 포트를 통해 출력되는 믹서 회로의 에 러 검출과 관련된 신호를 제3 입력 포트를 통해 수신할 수 있다. 제2 먹스(mux)는 제2-4 에러 검출 회로의 출력 포트를 통해 출력되는 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호를 제4 입력 포트를 통해 수신할 수 있다. 일 실시예에서, 제2 먹스(mux)는 제1 입력 포트, 제2 입력 포트, 제3 입력 포트, 및 제4 입력 포트를 통해 수신한 신호들(예: 위상 동기 루프 회로의 출력과 관련된 에러 검출 여부에 대한 신호, RF 회로의 출력과 관련된 에러 검출 여부에 대한 신호, 믹서 회로의 출력과 관련된 에러 검출 여부에 대한 신호, 및 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 여부에 대한 신호)을 합쳐, 제1 프로세서에 전달할 수 있다. 제1 프로세서는 제2 먹스(mux)로부터 수신한 에러 검출 과 관련된 신호에 기반하여, 에러가 검출된 회로를 리셋할 수 있다. 도 7a는, 본 개시의 일 실시예에 따른, 제1 프로세서, 베이스밴드 신호 처리 회로, 제1-4 에러 검출 회로, 및 제2-4 에러 검출 회로 간 연결 관계를 도시한 도면이다. 도 7a를 참조하면, 제1 프로세서, 베이스밴드 신호 처리 회로, 제1-4 에러 검출 회로, 및/또는 제2-4 에러 검출 회로는 전기적으로 연결될 수 있다. 일 실시예에서, 베이스밴드 신호 처리 회로는 제4 오퍼레이션 블록 및 제4 버퍼를 포함할 수 있다. 베이스밴드 신호 처리 회로는 제1 프로세서로부터 제1 신호(예: 활성화 신호(enable signal)) 를 수신할 수 있다. 제1 신호는 베이스밴드 신호 처리 회로의 제4 오퍼레이션 블록에 인가될 수 있 다. 제4 오퍼레이션 블록에 인가된 제1 신호는, 제1 신호로서 제1 출력 포트를 통해 출력될 수 있 다. 또한, 제4 오퍼레이션 블록에 인가된 제1 신호는, 제4 버퍼를 거쳐 제2 출력 포트를 통 해 제5 신호로 출력될 수 있다. 일 실시예에서, 베이스밴드 신호 처리 회로의 제1 출력 포트를 통해 출력된 제1 신호는 제1-4 에러 검출 회로의 제1 입력 포트로 입력될 수 있다. 베이스밴드 신호 처리 회로의 제2 출력 포트 를 통해 출력된 제5 신호는 제1-4 에러 검출 회로의 제2 입력 포트로 입력될 수 있다. 제1-4 에러 검출 회로는 전기적으로 연결된 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호를 비교할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로는 NOR 게이트(gate), AND 게이트, 제1 트랜지스터 (예: P-MOS 타입), 및 제2 트랜지스터(예: N-MOS 타입)를 포함할 수 있다. 일 실시예에서, 하이(high, H) 값을 가지는 제1 신호가 입력되는 경우, 제1 트랜지스터는 비활성화 상태 가 되고, 제2 트랜지스터는 활성화 상태가 될 수 있다. 제2 트랜지스터가 활성화 상태가 됨에 따라, 제1 신호는 AND 게이트를 통해 출력될 수 있다. 일 실시예에서, 하이(high, H) 값을 가지는 제1 신 호에 의해 제2 트랜지스터가 활성화 상태(및 제1 트랜지스터는 비활성화 상태)가 됨에 따라, 하이 (high, H) 값(또는 로우(low, L) 값)을 제5 신호는 AND 게이트를 통해 출력될 수 있다. 제1-4 에러 검출 회로는 제1 신호와 제5 신호를 비교할 수 있다. 제1 신호와 제5 신호가 동일한 하이(high, H) 값을 가지는 경우, 제1-4 에러 검출 회로는 에러가 미검출됨을 나타내는 “1” 값을 출력할 수 있다. 제1 신호와 제5 신호가 상이한 값을 가지는 경우, 제1-4 에러 검출 회로는 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 일 실시예에서, 로우(low, L) 값)을 가지는 제1 신호가 입력되는 경우, 제1 트랜지스터는 활성화 상태가 되고, 제2 트랜지스터는 비활성화 상태가 될 수 있다. 제1 트랜지스터가 활성화 상태가 됨에 따라, 제1 신호는 NOR 게이트를 통해 출력될 수 있다. 일 실시예에서, 제1 입력 포트를 통해 입력된 로우 (low, L) 값을 가지는 제1 신호에 의해 제1 트랜지스터가 활성화 상태(및 제2 트랜지스터는 비활성 화 상태)가 됨에 따라, 제1-4 에러 검출 회로의 제2 입력 포트를 통해 입력되는 하이(high, H) 값 (또는 로우(low, L)) 값을 가지는 제5 신호는 NOR 게이트를 통해 출력될 수 있다. 제1-4 에러 검출 회로 는 제1 신호와 제5 신호를 비교할 수 있다. 제1 신호와 제5 신호가 동일한 로우(low, L) 값을 가지는 경우, 제1-4 에러 검출 회로는 에러가 미검출됨을 나타내는 “1” 값을 출력할 수 있다. 제1 신호와 제5 신호가 상이한 값을 가지는 경우, 제1-4 에러 검출 회로는 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 이 경우, 제1 프로세서는 베이스밴드 신호 처리 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 베이스밴드 신호 처리 회로에서 에러가 미검출되는 경우, 베이스밴드 신호 처리 회로를 활성화할 수 있다. 베이스밴드 신호 처리 회로가 활성화된 상태에서, 제2 프로세서 (예: 도 2의 제2 프로세서는 제2 프로세서에 의해 생성된 제6 신호(예: 기저대역 신호 또는 중간 주 파수 대역 신호)는 베이스밴드 신호 처리 회로로 전송할 수 있다. 베이스밴드 신호 처리 회로에 입력 된 제6 신호는 베이스밴드 신호 처리 회로와 전기적으로 연결된 제2-4 에러 검출 회로의 제2 입력 포 트를 통해 입력될 수 있다. 제6 신호의 입력으로 베이스밴드 신호 처리 회로를 통해 출력되는 제7 신호는 제2-4 에러 검출 회로의 제1 입력 포트를 통해 입력될 수 있다. 제1-4 에러 검출 회로 의 출력 포트를 통해 출력된 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호는 제2-4 에러 검출 회로의 제3 입력 포트를 통해 입력될 수 있다. 일 실시예에서, 제2-4 에러 검출 회로는 전기적으로 연결된 베이스밴드 신호 처리 회로를 통해 출력 되는 신호에 기반하여, 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제2-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제7 신호, 제2 입력 포트 를 통해 입력된 제6 신호, 및 제3 입력 포트를 통해 입력된 베이스밴드 신호 처리 회로의 에 러 검출 여부와 관련된 신호에 기반하여, 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-4 에러 검출 회로는 제1 AND 게이트(gate), 제2 AND 게이트, 제3 트랜지 스터(예: N-MOS 타입), 및/또는 제4 트랜지스터(예: P-MOS 타입)를 포함할 수 있다. 하지만 이에 한정하는 것은 아니다. 일 실시예에서, 제2-4 에러 검출 회로의 제1 입력 포트 및 제2 입력 포트를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-4 에러 검출 회로의 제3 입력 포트를 통 해 베이스밴드 신호 처리 회로의 에러 미검출과 관련된 신호가 하이(high, H) 값을 가지는 신호가 입력되 는 경우, 제3 트랜지스터는 활성화 상태가 되고, 제4 트랜지스터는 비활성화 상태가 될 수 있다. 제3 트랜지스터가 활성화 상태가 됨에 따라, 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 여부에 대한 신호는 제2 AND 게이트를 통해 출력될 수 있다. 일 실시예에서, 제2-4 에러 검출 회로 는 제1 입력 포트 및 제2 입력 포트를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지는 신호 가 입력되고, 베이스밴드 신호 처리 회로의 입력과 관련된 에러 검출 여부에 대한 신호가 에러 미검출과관련된 하이(high, H) 값을 가짐에 따라, 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않 음을 나타내는 “1” 값을 출력할 수 있다. 일 실시예에서, 제2-4 에러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-4 에러 검출 회 로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우 (low, L) 값을 가지는 신호를 포함하는 경우, 제1 프로세서에서 에러가 발생하거나 또는 베이스밴드 신호 처리 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이 경우, 제2-4 에러 검출 회 로의 제3 트랜지스터는 활성화 상태가 되고, 제1-4 에러 검출 회로의 제2 트랜지스터는 비활성화 상태가 될 수 있다. 제3 트랜지스터가 활성화 상태가 됨에 따라, 베이스밴드 신호 처리 회로 의 출력과 관련된 에러 검출 여부에 대한 신호는 제2 AND 게이트를 통해 출력될 수 있다. 일 실시예 에서, 제2-4 에러 검출 회로는 제1 입력 포트 및 제2 입력 포트를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 베이스밴드 신호 처리 회로의 입력과 관련된 에러 검출 여부 에 대한 신호가 에러 미검출과 관련된 하이(high, H) 값을 가짐에 따라, 베이스밴드 신호 처리 회로의 출 력과 관련된 에러가 검출되지 않음을 나타내는 “1” 값을 출력할 수 있다. 일 실시예에서, 제2-4 에러 검출 회로의 제1 입력 포트 및 제2 입력 포트를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-4 에러 검출 회로의 제3 입력 포트를 통 해 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호가 로우(low, L) 값을 가지는 신호가 입력되는 경우, 제4 트랜지스터는 활성화 상태가 되고, 제3 트랜지스터는 비활성화 상태가 될 수 있다. 제4 트랜지스터가 활성화 상태가 됨에 따라, 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 여 부에 대한 신호는 제1 AND 게이트를 통해 출력될 수 있다. 일 실시예에서, 제2-4 에러 검출 회로는 제1 입력 포트 및 제2 입력 포트를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 베이스밴드 신호 처리 회로의 입력과 관련된 에러 검출 여부에 대한 신호가 에러 검출과 관련된 로우(low, L) 값을 가짐에 따라, 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 다양한 실시예들에 따른 도 7a에서, 제1 프로세서, 베이스밴드 신호 처리 회로, 제1-4 에러 검출 회 로, 및 제2-4 에러 검출 회로가 전기적으로 연결된 도면만을 도시하였으나, 제1 프로세서, 위상 동기 루프 회로, 제1-1 에러 검출 회로, 및 제2-1 에러 검출 회로와 제1 프로세서, RF 회 로, 제1-2 에러 검출 회로, 및 제2-2 에러 검출 회로 또한, 제1 프로세서, 베이스밴드 신 호 처리 회로, 제1-4 에러 검출 회로, 및 제2-4 에러 검출 회로와 실질적으로 동일하게 전기적 으로 연결된 구조일 수 있다. 다양한 실시예들에서, 믹서 회로와 전기적으로 연결된 제2-3 에러 검출 회로는 전술한 베이스밴드 신 호 처리 회로와 전기적으로 연결된 제2-4 에러 검출 회로와 상이한 구조를 가질 수 있다. 이와 관련 하여, 후술하는 도 7b에서 다양한 실시예들이 설명될 것이다. 도 7b는, 본 개시의 일 실시예에 따른, 제1 프로세서, 믹서 회로, 제1-3 에러 검출 회로, 및 제 2-3 에러 검출 회로 간 연결 관계를 도시한 도면이다. 도 7b를 참조하면, 제1 프로세서, 믹서 회로, 제1-3 에러 검출 회로, 및 제2-3 에러 검출 회로 는 전기적으로 연결될 수 있다. 일 실시예에서, 믹서 회로는 제3 오퍼레이션 블록 및 제3 버퍼를 포함할 수 있다. 믹서 회로 는 제1 프로세서로부터 제1 신호(예: 활성화 신호(enable signal))를 수신할 수 있다. 제1 신 호는 믹서 회로의 제3 오퍼레이션 블록에 인가될 수 있다. 제3 오퍼레이션 블록에 인가된 제1 신호는, 제1 신호로서 제1 출력 포트를 통해 출력될 수 있다. 또한, 제3 오퍼레이션 블록에 인가된 제1 신호는, 제3 버퍼를 거쳐 제2 출력 포트를 통해 제4 신호로 출력될 수 있다. 일 실시예에서, 믹서 회로의 제1 출력 포트를 통해 출력된 제1 신호는 제1-3 에러 검출 회로의 제1 입력 포트로 입력될 수 있다. 믹서 회로의 제2 출력 포트를 통해 출력된 제4 신호는 제1- 3 에러 검출 회로의 제2 입력 포트로 입력될 수 있다. 제1-3 에러 검출 회로는 전기적으로 연 결된 믹서 회로에서 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호를 비 교할 수 있다.일 실시예에서, 제1-3 에러 검출 회로는 NOR 게이트, AND 게이트, 제5 트랜지스터(예: P-MOS 타입), 및 제6 트랜지스터(예: N-MOS 타입)를 포함할 수 있다. 일 실시예에서, 하이(high, H) 값을 가지는 제1 신호가 입력되는 경우, 제5 트랜지스터는 비활성화 상태 가 되고, 제6 트랜지스터는 활성화 상태가 될 수 있다. 제6 트랜지스터가 활성화 상태가 됨에 따라, 제1 신호는 AND 게이트를 통해 출력될 수 있다. 일 실시예에서, 하이(high, H) 값을 가지는 제1 신 호에 의해 제6 트랜지스터가 활성화 상태(및 제5 트랜지스터는 비활성화 상태)가 됨에 따라, 하이 (high, H) 값(또는 로우(low, L) 값)을 제4 신호는 AND 게이트를 통해 출력될 수 있다. 제1-3 에러 검출 회로는 제1 신호와 제4 신호를 비교할 수 있다. 제1 신호와 제4 신호가 동일한 하이(high, H) 값을 가지는 경우, 제1-3 에러 검출 회로는 에러가 미검출됨을 나타내는 “1” 값을 출력할 수 있다. 제1 신호와 제4 신호가 상이한 값을 가지는 경우, 제1-3 에러 검출 회로는 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 일 실시예에서, 로우(low, L) 값을 가지는 제1 신호가 입력되는 경우, 제5 트랜지스터는 활성화 상태가 되고, 제6 트랜지스터는 비활성화 상태가 될 수 있다. 제5 트랜지스터가 활성화 상태가 됨에 따라, 제1 신호는 NOR 게이트를 통해 출력될 수 있다. 일 실시예에서, 제1 입력 포트를 통해 입력된 로우 (low, L) 값을 가지는 제1 신호에 의해 제5 트랜지스터가 활성화 상태(및 제6 트랜지스터는 비활성 화 상태)가 됨에 따라, 제1-3 에러 검출 회로의 제2 입력 포트를 통해 입력되는 하이(high, H) 값 (또는 로우(low, L) 값)을 가지는 제4 신호는 AND 게이트를 통해 출력될 수 있다. 제1-3 에러 검출 회로 는 제1 신호와 제4 신호를 비교할 수 있다. 제1 신호와 제4 신호가 동일한 로우(low, L) 값을 가지는 경우, 제1-3 에러 검출 회로는 에러가 미검출됨을 나타내는 “1” 값을 출력할 수 있다. 제1 신호와 제4 신호가 상이한 값을 가지는 경우, 제1-3 에러 검출 회로는 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 이 경우, 제1 프로세서는 믹서 회로를 리셋할 수 있다. 일 실시예에서, 제1 프로세서는 믹서 회로에서 에러가 미검출되는 경우, 믹서 회로를 활성화할 수 있다. 일 실시예에서, 믹서 회로는 베이스밴드 신호 처리 회로를 통해 출력된 제11 신호와 위상 동기 루프 회로를 통해 출력된 제10 신호를 수신할 수 있다. 예를 들어, 베이스밴드 신호 처리 회로를 통해 출 력된 제11 신호는 믹서 회로와 전기적으로 연결된 제2-3 에러 검출 회로의 제2 입력 포트로 입 력될 수 있다. 위상 동기 루프 회로를 통해 출력되는 제10 신호는 믹서 회로와 전기적으로 연결된 제 2-3 에러 검출 회로의 제3 입력 포트를 통해 입력될 수 있다. 제11 신호의 입력으로 믹서 회로(33 5)를 통해 출력되는 제12 신호는 RF 회로에 전달되며, 제2-3 에러 검출 회로의 제4 입력 포트 를 통해 입력될 수 있다. 제1-3 에러 검출 회로의 출력 포트를 통해 출력된 믹서 회로의 에러 검출과 관련된 신호는 제2-3 에러 검출 회로의 제1 입력 포트를 통해 입력될 수 있다. 일 실시예에서, 제2-3 에러 검출 회로는 전기적으로 연결된 믹서 회로를 통해 출력되는 신호에 기반 하여, 믹서 회로의 출력과 관련된 에러가 검출(또는 발생)되는지 여부를 확인할 수 있다. 예를 들어, 제2- 3 에러 검출 회로는 제4 입력 포트를 통해 입력된 제12 신호, 제2 입력 포트를 통해 입력된 제11 신호, 제3 입력 포트를 통해 입력된 제10 신호, 및/또는 제1 입력 포트를 통해 입력된 믹서 회로의 에러 검출과 관련된 신호에 기반하여, 믹서 회로의 출력과 관련된 에러가 검출(또는 발생)되 는지 여부를 확인할 수 있다. 일 실시예에서, 제2-3 에러 검출 회로는 제3 AND 게이트(gate), 제4 AND 게이트, 제5 AND 게 이트, 제7 트랜지스터(6259a)(예: N-MOS 타입), 및/또는 제8 트랜지스터(6259b)(예: P-MOS 타입)를 포함 할 수 있다. 하지만 이에 한정하는 것은 아니다. 일 실시예에서 제2-3 에러 검출 회로의 제1 입력 포트를 통해 입력되는 신호와 제2-3 에러 검출 회 로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우 (low, L) 값을 가지는 신호를 포함하는 경우, 제1 프로세서에서 에러가 발생하거나 또는 믹서 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이에 따라, 제2-3 에러 검출 회로의 제1 입 력 포트를 통해 입력되는 신호와 제2-3 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신 호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가지는 신호를 포함하는 경우, 제8 트 랜지스터(6259b)는 활성화 상태가 되고, 제7 트랜지스터(6259a)는 비활성화 상태가 될 수 있다. 제8 트랜지스터 (6259b)가 활성화 상태가 됨에 따라, 믹서 회로의 출력과 관련된 에러 검출 여부에 대한 신호는 제4 AND게이트를 통해 출력될 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련 된 에러가 검출됨을 나타내는 “0” 값을 출력할 수 있다. 다른 예를 들어, 제2-3 에러 검출 회로의 제1 입력 포트를 통해 입력되는 신호가 로우(low, L) 값 (또는 하이(high, H) 값)을 가지고, 제2-3 에러 검출 회로의 제2 입력 포트를 통해 입력되는 제11 신호가 하이(high, H) 값(또는 로우(low, L) 값)을 가지는 경우, 제1 프로세서에서 에러가 발생하거나 또 는 믹서 회로로 제1 신호가 입력되는 경로에서 에러가 발생한 상황일 수 있다. 이에 따라, 제8 트랜지스터 (6259b)는 활성화 상태가 되고, 제7 트랜지스터(6259a)는 비활성화 상태가 될 수 있다. 제8 트랜지스터(6259b) 가 활성화 상태가 됨에 따라, 믹서 회로의 출력과 관련된 에러 검출 여부에 대한 신호는 제4 AND 게이트 를 통해 출력될 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러 가 검출되지 않음을 나타내는 “1” 값을 출력할 수 있다. 또 다른 예를 들어, 제2-3 에러 검출 회로의 제1 입력 포트를 통해 입력되는 신호와 제2-3 에러 검 출 회로의 제2 입력 포트를 통해 입력되는 제11 신호가 정상 신호를 나타내는 하이(high, H) 값을 가지나, 제4 입력 포트를 통해 입력된 제12 신호가 로우(low, L) 값을 가지는 경우, 믹서 회로의 입 력과 관련된 에러가 발생한 상황일 수 있다. 이에 따라, 제8 트랜지스터(6259b)는 활성화 상태가 되고, 제7 트 랜지스터(6259a)는 비활성화 상태가 될 수 있다. 제8 트랜지스터(6259b)가 활성화 상태가 됨에 따라, 믹서 회로 의 출력과 관련된 에러 검출 여부에 대한 신호는 제4 AND 게이트를 통해 출력될 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러가 검출됨을 나타내는 “0” 값이 출 력될 수 있다. 또 다른 예를 들어, 제1 입력 포트를 통해 믹서 회로의 입력과 관련된 에러 미검출을 나타내는 하이 (high, H) 값을 가지는 신호가 입력되고, 제11 신호 및 제12 신호가 하이(high, H) 값을 가지는 경우, 믹서 회 로의 입력과 관련된 에러가 발생하지 않은 상황일 수 있다. 이에 따라, 제7 트랜지스터(6259a)는 활성화 상태가 되고, 제8 트랜지스터(6259b)는 비활성화 상태가 될 수 있다. 제7 트랜지스터(6259a)가 활성화 상태가 됨에 따라, 믹서 회로의 출력과 관련된 에러 검출 여부에 대한 신호는 제5 AND 게이트를 통해 출력 될 수 있다. 예를 들어, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 “1” 값이 출력될 수 있다. 도 8a 내지 도 8d는, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위한 흐름도이다. 이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 일 실시예에 따르면, 801동작 내지 899동작은 전자 장치(예: 도 2의 전자 장치)의 제1 프로세서(예: 도 3 의 제1 프로세서)에서 수행되는 것으로 이해될 수 있다. 도 8a 내지 도 8d를 참조하면, 제1 프로세서는 801동작에서, 위상 동기 루프 회로(예: 도 3 및 도 6의 위 상 동기 루프 회로)와 전기적으로 연결된 제1-1 에러 검출 회로(예: 도 3 및 도 6의 제1-1 에러 검출 회로 )를 통해 위상 동기 루프 회로의 입력과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, 위상 동기 루프 회로의 제1 출력 포트(예: 도 3 및 도 6의 위상 동기 루프 회로의 제1 출 력 포트)를 통해 출력된 제1 신호는 제1-1 에러 검출 회로의 제1 입력 포트(예: 도 3 및 도 6의 제 1-1 에러 검출 회로의 제1 입력 포트)로 입력될 수 있다. 위상 동기 루프 회로의 제2 출력 포 트(예: 도 3 및 도 6의 위상 동기 루프 회로의 제2 출력 포트)를 통해 출력된 제2 신호는 제1-1 에 러 검출 회로의 제2 입력 포트(예: 도 3 및 도 6의 제1-1 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 제1-1 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트 를 통해 입력된 제2 신호를 비교할 수 있다. 제1-1 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호가 상이한 경우, 위상 동기 루프 회로에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-1 에러 검출 회로는 제1 입력 포트 를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제2 신호가 동일한 경우, 위상 동기 루프 회로에서 에러가 미검출(또는 미발생)된 것으로 확인(또는 결정)할 수 있다. 제1-1 에러 검출 회로는 위상 동기 루프 회로의 에러 검출과 관련된 신호 또는 에러 미검출과 관련된 신호를 제1 프로세서에전달할 수 있다. 일 실시예에서, 제1-1 에러 검출 회로를 통해 위상 동기 루프 회로의 입력과 관련된 에러 검출 신호 가 수신되면(예: 801동작의 YES), 제1 프로세서는 803동작에서, 위상 동기 루프 회로 및 제1-1 에러 검출 회로와 전기적으로 연결된 제2-1 에러 검출 회로(예: 도 6의 제2-1 에러 검출 회로)를 통해 위 상 동기 루프 회로의 출력과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, 제2-1 에러 검출 회로의 제1 입력 포트(예: 도 6의 제2-1 에러 검출 회로의 제1 입력 포 트) 및 제2 입력 포트(예: 도 6의 제2-1 에러 검출 회로의 제2 입력 포트)를 통해 정상 신호 를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-1 에러 검출 회로의 제3 입력 포트(예: 도 6의 제2-1 에러 검출 회로의 제3 입력 포트)를 통해 위상 동기 루프 회로의 입력과 관련된 에 러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되는 경우, 제2-1 에러 검출 회로는 위상 동 기 루프 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호를 제1 프로세서에 전달할 수 있다. 제2-1 에러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-1 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호 를 나타내는 로우(low, L) 값을 가지는 신호를 포함하는 경우, 제2-1 에러 검출 회로는 위상 동기 루프 회 로의 출력과 관련된 에러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호를 제1 프로세서 에 전달할 수 있다. 제2-1 에러 검출 회로의 제1 입력 포트 및 제2 입력 포트를 통해 정 상 신호를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-1 에러 검출 회로의 제3 입력 포트 를 통해 위상 동기 루프 회로의 입력과 관련된 에러 검출을 나타내는 로우(low, L) 값을 가지는 신 호가 입력되는 경우, 제2-1 에러 검출 회로는 위상 동기 루프 회로의 출력과 관련된 에러가 검출됨을 나타내는 로우(low, L) 값을 가지는 신호를 제1 프로세서에 전달할 수 있다. 일 실시예에서, 제2-1 에러 검출 회로를 통해 위상 동기 루프 회로의 출력과 관련된 에러 검출 신호 가 수신되지 않으면(예: 803동작의 NO), 제1 프로세서는 805동작에서, 위상 동기 루프 회로를 리셋할 수 있다. 예를 들어, 제1 프로세서는 위상 동기 루프 회로의 입력과 관련된 에러가 검출되는 것에 기 반하여, 위상 동기 루프 회로를 리셋할 수 있다. 일 실시예에서, 제2-1 에러 검출 회로를 통해 위상 동기 루프 회로의 출력과 관련된 에러 검출 신호 가 수신되면(예: 803동작의 YES), 제1 프로세서는 807동작에서, 제1 프로세서를 리셋할 수 있다. 예 를 들어, 제1 프로세서는 위상 동기 루프 회로의 입력 및 출력과 관련된 에러가 검출되지 않은 것에 기반하여, 제1 프로세서에서 에러가 검출(예: 제1 프로세서에서 비 정상적인 신호를 전송)된 것으로 확인하고, 제1 프로세서를 리셋할 수 있다. 일 실시예에서, 제1-1 에러 검출 회로를 통해 위상 동기 루프 회로의 입력과 관련된 에러 검출 신호 가 수신되지 않으면(예: 801동작의 NO), 제1 프로세서는 809동작에서, 위상 동기 루프 회로 및 제1-1 에러 검출 회로와 전기적으로 연결된 제2-1 에러 검출 회로를 통해 위상 동기 루프 회로의 출력 과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 제2-1 에러 검출 회로를 통해 위상 동기 루프 회로의 출력과 관련된 에러 검출 신호가 수신되면(예: 809동작의 YES), 제1 프로세서는 805동작 에서 위상 동기 루프 회로를 리셋할 수 있다. 위상 동기 루프 회로를 리셋한 후, 제1 프로세서 는 801동작으로 분기하여, 801동작 및 803동작을 수행하여, 여전히 위상 동기 루프 회로와 관련된 에러가 검출되는지 여부를 확인할 수 있다. 수 있다. 일 실시예에서, 제2-1 에러 검출 회로를 통해 위상 동기 루프 회로의 출력과 관련된 에러 검출 신호 가 수신되지 않으면(예: 809동작의 NO), 제1 프로세서는 851동작에서, RF 회로(예: 도 3 및 도 6의 RF 회 로)와 전기적으로 연결된 제1-2 에러 검출 회로(예: 도 3 및 도 6의 제1-2 에러 검출 회로)를 통해 RF 회로의 입력과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, RF 회로의 제1 출력 포트(예: 도 3 및 도 6의 RF 회로의 제1 출력 포트)를 통해 출력된 제1 신호는 제1-2 에러 검출 회로의 제1 입력 포트(예: 도 3 및 도 6의 제1-2 에러 검출 회로(36 0)의 제1 입력 포트)로 입력될 수 있다. RF 회로의 제2 출력 포트(예: 도 3 및 도 6의 RF 회로 의 제2 출력 포트)를 통해 출력된 제3 신호는 제1-2 에러 검출 회로의 제2 입력 포트(예: 도 3 및 도 6의 제1-2 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호를 비교할 수 있다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제3 신호가 상이한 경우, RF 회로에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-2 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통 해 입력된 제3 신호가 동일한 경우, RF 회로에서 에러가 미검출(또는 미발생)된 것으로 확인(또는 결정)할 수 있다. 제1-2 에러 검출 회로는 RF 회로의 에러 검출과 관련된 신호 또는 에러 미검출과 관련된 신 호를 제1 프로세서에 전달할 수 있다. 일 실시예에서, 제1-2 에러 검출 회로를 통해 RF 회로의 입력과 관련된 에러 검출 신호가 수신되면 (예: 851동작의 YES), 제1 프로세서는 853동작에서, RF 회로 및 제1-2 에러 검출 회로와 전기 적으로 연결된 제2-2 에러 검출 회로(예: 도 6의 제2-2 에러 검출 회로)를 통해 RF 회로의 출력과 관 련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, 제2-2 에러 검출 회로의 제1 입력 포트(예: 도 6의 제2-2 에러 검출 회로의 제1 입력 포 트) 및 제2 입력 포트(예: 도 6의 제2-2 에러 검출 회로의 제2 입력 포트)를 통해 정상 신호 를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-2 에러 검출 회로의 제3 입력 포트(예: 도 6의 제2-2 에러 검출 회로의 제3 입력 포트)를 통해 RF 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되는 경우, 제2-2 에러 검출 회로는 RF 회로의 출력 과 관련된 에러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호를 제1 프로세서에 전달할 수 있다. 제2-2 에러 검출 회로의 제3 입력 포트를 통해 입력되는 신호와 제2-2 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값 을 가지는 신호를 포함하는 경우, 제2-2 에러 검출 회로는 RF 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호를 제1 프로세서에 전달할 수 있다. 제2-2 에러 검출 회 로의 제1 입력 포트 및 제2 입력 포트를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지 는 신호가 입력되고, 제2-2 에러 검출 회로의 제3 입력 포트를 통해 RF 회로의 입력과 관련된 에러 검출을 나타내는 로우(low, L) 값을 가지는 신호가 입력되는 경우, 제2-2 에러 검출 회로는 RF 회로 의 출력과 관련된 에러가 검출됨을 나타내는 로우(low, L) 값을 가지는 신호를 제1 프로세서에 전달 할 수 있다. 일 실시예에서, 제2-2 에러 검출 회로를 통해 RF 회로의 출력과 관련된 에러 검출 신호가 수신되지 않으면(예: 853동작의 NO), 제1 프로세서는 855동작에서, RF 회로를 리셋할 수 있다. 예를 들어, 제1 프로세서는 RF 회로의 입력과 관련된 에러가 검출되는 것에 기반하여, RF 회로를 리셋할 수 있 다. RF 회로를 리셋한 후, 제1 프로세서는 851동작으로 분기하여, 851동작 및 853동작을 수행하여, 여전히 RF 회로와 관련된 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-2 에러 검출 회로를 통해 RF 회로의 출력과 관련된 에러 검출 신호가 수신되면 (예: 853동작의 YES), 제1 프로세서는 857동작에서, 제1 프로세서를 리셋할 수 있다. 예를 들어, 제1 프로세서는 RF 회로의 입력 및 출력과 관련된 에러가 검출되지 않은 것에 기반하여, 제1 프로세서 에서 에러가 검출(예: 제1 프로세서에서 비 정상적인 신호를 전송)된 것으로 확인하고, 제1 프로세서 를 리셋할 수 있다. 제1 프로세서를 리셋한 후, 제1 프로세서는 851동작으로 분기하여, 851동작 및 853동작을 수행하여, 여전히 제1 프로세서에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제1-2 에러 검출 회로를 통해 RF 회로의 입력과 관련된 에러 검출 신호가 수신되지 않으면(예: 851동작의 NO), 제1 프로세서는 859동작에서, RF 회로 및 제1-2 에러 검출 회로와 전기적으로 연결된 제2-2 에러 검출 회로를 통해 RF 회로의 출력과 관련된 에러 검출 신호가 수신되 는지 여부를 확인할 수 있다. 제2-2 에러 검출 회로를 통해 RF 회로의 출력과 관련된 에러 검출 신호 가 수신되면(예: 859동작의 YES), 제1 프로세서는 855동작에서, RF 회로를 리셋할 수 있다. RF 회로 를 리셋한 후, 제1 프로세서는 851동작으로 분기하여, 851동작 및 853동작을 수행하여, 여전히 RF 회 로와 관련된 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-2 에러 검출 회로를 통해 RF 회로의 출력과 관련된 에러 검출 신호가 수신되지 않으면(예: 859동작의 NO), 제1 프로세서는 871동작에서, 믹서 회로(예: 도 3 및 도 6의 믹서 회로) 와 전기적으로 연결된 제1-3 에러 검출 회로(예: 도 3 및 도 6의 제1-3 에러 검출 회로)를 통해 믹서 회로 의 입력과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, 믹서 회로의 제1 출력 포트(예: 도 3 및 도 6의 믹서 회로의 제1 출력 포트)를 통해 출력된 제1 신호는 제1-3 에러 검출 회로의 제1 입력 포트(예: 도 3 및 도 6의 제1-3 에러 검출 회로의 제1 입력 포트)로 입력될 수 있다. 믹서 회로의 제2 출력 포트(예: 도 3 및 도 6의 믹서 회로 의 제2 출력 포트)를 통해 출력된 제4 신호는 제1-3 에러 검출 회로의 제2 입력 포트(예: 도 3 및 도 6의 제1-3 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호를 비교할 수 있다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통 해 입력된 제4 신호가 상이한 경우, 믹서 회로에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-3 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제4 신호가 동일한 경우, 믹서 회로에서 에러가 미검출(또는 미발생)된 것으로 확인(또는 결 정)할 수 있다. 제1-3 에러 검출 회로는 믹서 회로의 에러 검출과 관련된 신호 또는 에러 미검출과 관련된 신호를 제1 프로세서에 전달할 수 있다. 일 실시예에서, 제1-3 에러 검출 회로를 통해 믹서 회로의 입력과 관련된 에러 검출 신호가 수신되면 (예: 871동작의 YES), 제1 프로세서는 873동작에서, 믹서 회로 및 제1-3 에러 검출 회로와 전 기적으로 연결된 제2-3 에러 검출 회로(예: 도 6의 제2-3 에러 검출 회로)를 통해 믹서 회로의 출력 과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, 제2-3 에러 검출 회로의 제4 입력 포트(예: 도 6의 제2-3 에러 검출 회로의 제4 입력 포 트) 및 제2 입력 포트(예: 도 6의 제2-3 에러 검출 회로의 제2 입력 포트)를 통해 정상 신호 를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-3 에러 검출 회로의 제1 입력 포트(예: 도 6의 제2-3 에러 검출 회로의 제1 입력 포트)를 통해 믹서 회로의 입력과 관련된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되는 경우, 제2-3 에러 검출 회로는 믹서 회로의 출 력과 관련된 에러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호를 제1 프로세서에 전달할 수 있다. 제2-3 에러 검출 회로의 제1 입력 포트를 통해 입력되는 신호와 제2-3 에러 검출 회로 의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우 (low, L) 값을 가지는 신호를 포함하는 경우, 제2-3 에러 검출 회로는 믹서 회로의 출력과 관련된 에 러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호를 제1 프로세서에 전달할 수 있다. 제2-3 에러 검출 회로의 제4 입력 포트 및 제2 입력 포트를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-3 에러 검출 회로의 제1 입력 포트를 통해 믹서 회로의 입력과 관련된 에러 검출을 나타내는 로우(low, L) 값을 가지는 신호가 입력되는 경우, 제2-3 에러 검출 회로 는 믹서 회로의 출력과 관련된 에러가 검출됨을 나타내는 로우(low, L) 값을 가지는 신호를 제1 프로 세서에 전달할 수 있다. 일 실시예에서, 제2-3 에러 검출 회로를 통해 믹서 회로의 출력과 관련된 에러 검출 신호가 수신되지 않으면(예: 873동작의 NO), 제1 프로세서는 875동작에서, 믹서 회로를 리셋할 수 있다. 예를 들어, 제1 프로세서는 믹서 회로의 입력과 관련된 에러가 검출되는 것에 기반하여, 믹서 회로를 리셋 할 수 있다. 믹서 회로를 리셋한 후, 제1 프로세서는 871동작으로 분기하여, 871동작 및 873동작을 수행하여, 여전히 믹서 회로와 관련된 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-3 에러 검출 회로를 통해 믹서 회로의 출력과 관련된 에러 검출 신호가 수신되면 (예: 873동작의 YES), 제1 프로세서는 877동작에서, 제1 프로세서를 리셋할 수 있다. 예를 들어, 제1 프로세서는 믹서 회로의 입력 및 출력과 관련된 에러가 검출되지 않은 것에 기반하여, 제1 프로세서 에서 에러가 검출(예: 제1 프로세서에서 비 정상적인 신호를 전송)된 것으로 확인하고, 제1 프로세서 를 리셋할 수 있다. 제1 프로세서를 리셋한 후, 제1 프로세서는 871동작으로 분기하여, 871동작 및 873동작을 수행하여, 여전히 제1 프로세서에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제1-3 에러 검출 회로를 통해 믹서 회로의 입력과 관련된 에러 검출 신호가 수신되지 않으면(예: 871동작의 NO), 제1 프로세서는 879동작에서, 믹서 회로 및 제1-3 에러 검출 회로와 전기적으로 연결된 제2-3 에러 검출 회로를 통해 믹서 회로의 출력과 관련된 에러 검출 신호가 수신 되는지 여부를 확인할 수 있다. 제2-3 에러 검출 회로를 통해 믹서 회로의 출력과 관련된 에러 검출 신호가 수신되면(예: 879동작의 YES), 제1 프로세서는 875동작에서, 믹서 회로를 리셋할 수 있다. 믹 서 회로를 리셋한 후, 제1 프로세서는 871동작으로 분기하여, 871동작 및 873동작을 수행하여, 여전 히 믹서 회로와 관련된 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-3 에러 검출 회로를 통해 믹서 회로의 출력과 관련된 에러 검출 신호가 수신되지 않으면(예: 879동작의 NO), 제1 프로세서는 891동작에서, 베이스밴드 신호 처리 회로(예: 도 3 및 도 6의 베이스밴드 신호 처리 회로)와 전기적으로 연결된 제1-4 에러 검출 회로(예: 도 3 및 도 6의 제1-4 에러 검출 회로)를 통해 베이스밴드 신호 처리 회로의 입력과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, 베이스밴드 신호 처리 회로의 제1 출력 포트(예: 도 3 및 도 6의 베이스밴드 신호 처리 회로 의 제1 출력 포트)를 통해 출력된 제1 신호는 제1-4 에러 검출 회로의 제1 입력 포트(예: 도 3 및 도 6의 제1-4 에러 검출 회로의 제1 입력 포트)로 입력될 수 있다. 베이스밴드 신호 처리 회로 의 제2 출력 포트(예: 도 3 및 도 6의 베이스밴드 신호 처리 회로의 제2 출력 포트)를 통해 출 력된 제5 신호는 제1-4 에러 검출 회로의 제2 입력 포트(예: 도 3 및 도 6의 제1-4 에러 검출 회로의 제2 입력 포트)로 입력될 수 있다. 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호를 비교할 수 있다. 제1-4 에러 검출 회로는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호가 상이한 경우, 베이스밴드 신호 처리 회로에서 에러가 검출(또는 발생)된 것으로 확인(또는 결정)할 수 있다. 제1-4 에러 검출 회로 는 제1 입력 포트를 통해 입력된 제1 신호와 제2 입력 포트를 통해 입력된 제5 신호가 동일한 경우, 베이스밴드 신호 처리 회로에서 에러가 미검출(또는 미발생)된 것으로 확인(또는 결정)할 수 있다. 제1-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호 또는 에러 미검출과 관련된 신호를 제1 프로세서에 전달할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로를 통해 베이스밴드 신호 처리 회로의 입력과 관련된 에러 검출 신호가 수신되면(예: 891동작의 YES), 제1 프로세서는 893동작에서, 베이스밴드 신호 처리 회로 및 제1-4 에러 검출 회로와 전기적으로 연결된 제2-4 에러 검출 회로(예: 도 6의 제2-4 에러 검출 회로(63 0))를 통해 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 예를 들어, 제2-4 에러 검출 회로의 제1 입력 포트(예: 도 6의 제2-4 에러 검출 회로의 제1 입력 포 트) 및 제2 입력 포트(예: 도 6의 제2-4 에러 검출 회로의 제2 입력 포트)를 통해 정상 신호 를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-4 에러 검출 회로의 제3 입력 포트(예: 도 6의 제2-4 에러 검출 회로의 제3 입력 포트)를 통해 베이스밴드 신호 처리 회로의 입력과 관련 된 에러 미검출을 나타내는 하이(high, H) 값을 가지는 신호가 입력되는 경우, 제2-4 에러 검출 회로는 베 이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호를 제1 프로세서에 전달할 수 있다. 제2-4 에러 검출 회로의 제3 입력 포트를 통해 입력되 는 신호와 제2-2 에러 검출 회로의 제2 입력 포트를 통해 입력되는 신호 중 적어도 하나의 신호가 비정상 신호를 나타내는 로우(low, L) 값을 가지는 신호를 포함하는 경우, 제2-4 에러 검출 회로는 베이스 밴드 신호 처리 회로의 출력과 관련된 에러가 검출되지 않음을 나타내는 하이(high, H) 값을 가지는 신호 를 제1 프로세서에 전달할 수 있다. 제2-4 에러 검출 회로의 제1 입력 포트 및 제2 입력 포트 를 통해 정상 신호를 나타내는 하이(high, H) 값을 가지는 신호가 입력되고, 제2-4 에러 검출 회로 의 제3 입력 포트를 통해 베이스밴드 신호 처리 회로의 입력과 관련된 에러 검출을 나타내는 로우 (low, L) 값을 가지는 신호가 입력되는 경우, 제2-4 에러 검출 회로는 베이스밴드 신호 처리 회로의 출력과 관련된 에러가 검출됨을 나타내는 로우(low, L) 값을 가지는 신호를 제1 프로세서에 전달할 수 있 다. 일 실시예에서, 제2-4 에러 검출 회로를 통해 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 신호가 수신되지 않으면(예 893동작의 NO), 제1 프로세서는 895동작에서, 베이스밴드 신호 처리 회로(32 0)를 리셋할 수 있다. 예를 들어, 제1 프로세서는 베이스밴드 신호 처리 회로의 입력과 관련된 에러 가 검출되는 것에 기반하여, 베이스밴드 신호 처리 회로를 리셋할 수 있다. 베이스밴드 신호 처리 회로 를 리셋한 후, 제1 프로세서는 891동작으로 분기하여, 891동작 및 893동작을 수행하여, 여전히 베이 스밴드 신호 처리 회로와 관련된 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-4 에러 검출 회로를 통해 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 신호가 수신되면(예 893동작의 YES), 제1 프로세서는 897동작에서, 제1 프로세서를 리셋할 수 있다. 예를 들어, 제1 프로세서는 베이스밴드 신호 처리 회로의 입력 및 출력과 관련된 에러가 검출되지 않 은 것에 기반하여, 제1 프로세서에서 에러가 검출(예: 제1 프로세서에서 비 정상적인 신호를 전송)된 것으로 확인하고, 제1 프로세서를 리셋할 수 있다. 제1 프로세서를 리셋한 후, 제1 프로세서는891동작 및 893동작을 수행하여, 여전히 제1 프로세서에서 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제1-4 에러 검출 회로를 통해 베이스밴드 신호 처리 회로의 입력과 관련된 에러 검출 신호가 수신되지 않으면(예: 891동작의 NO), 제1 프로세서는 899동작에서, 베이스밴드 신호 처리 회로 및 제1-4 에러 검출 회로와 전기적으로 연결된 제2-4 에러 검출 회로를 통해 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 신호가 수신되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-4 에러 검출 회로를 통해 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 신호가 수신되면(예 899동작의 YES), 제1 프로세서는 895동작에서, 베이스밴드 신호 처리 회로를 리셋할 수 있다. 베이스 밴드 신호 처리 회로를 리셋한 후, 제1 프로세서는 891동작 및 893동작을 수행하여, 여전히 베이스밴 드 신호 처리 회로와 관련된 에러가 검출되는지 여부를 확인할 수 있다. 일 실시예에서, 제2-4 에러 검출 회로를 통해 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 신호가 수신되면(예 899동작의 YES), 제1 프로세서는 각 회로에서 에러가 발생하지 않은 것으로 확인하고, 도 8a 내지 도 8d의 동작을 종료할 수 있다. 다양한 실시예들에 따른 도 6 내지 도 8d에서, 전술한 도 3 내지 도 5c에 추가적으로, 각 회로(예: 위상 동기 루프 회로, RF 회로, 믹서 회로, 및 베이스밴드 신호 처리 회로) 및 제1 에러 검출 회로 (예: 제1-1 에러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및 제1-4 에 러 검출 회로)와 전기적으로 연결된 제2 에러 검출 회로를 통해 각 회로를 통해 출력되는 신호에 기 반하여, 적어도 하나의 회로의 출력과 관련된 에러가 검출되는지 여부를 확인하고, 에러가 검출된 적어도 하나 의 회로를 리셋함으로써, 트랜시버가 정상적으로 동작하도록 할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는, 안테나, 트랜시버, 및 안테나와 트랜시버 사이에 배치되는 무선 신호 처리 회로를 포함할 수 있다. 일 실시예에 따른 전자 장치는, 트랜시버 에 포함되고, 제1 오퍼레이션 블록 및 제1 버퍼를 포함하는 위상 동기 루프 회로를 포함 할 수 있다. 일 실시예에 따른 전자 장치는, 위상 동기 루프 회로와 전기적으로 연결된 제1-1 에러 검출 회로를 포함할 수 있다. 일 실시예에 따른 전자 장치는, 안테나, 트랜시버, 무선 신 호 처리 회로, 제1-1 에러 검출 회로와 전기적으로 연결된 프로세서를 포함할 수 있다. 일 실시 예에서, 프로세서는, 제1 신호를 위상 동기 루프 회로에 전송할 수 있다. 일 실시예에서, 프로세서 는, 위상 동기 루프 회로의 제1 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 제1 신호가 제1 버퍼를 거쳐 출력되는 제2 신호를 비교할 수 있다. 일 실시예에서, 프로세서는, 비교 결과에 기 반하여, 제1 신호와 제2 신호가 동일한 값을 가짐에 따라 제1-1 에러 검출 회로로부터 위상 동기 루프 회 로의 에러 미검출과 관련된 신호가 수신되면, 위상 동기 루프 회로를 활성화 상태로 제어할 수 있다. 일 실시예에서, 프로세서는, 제1 신호와 제2 신호가 상이한 값을 가짐에 따라 제1-1 에러 검출 회로 로부터 위상 동기 루프 회로의 에러 검출과 관련된 신호가 수신되면, 위상 동기 루프 회로를 리셋 (reset)할 수 있다. 일 실시예에 따른 전자 장치는, 트랜시버에 포함되고, 제2 오퍼레이션 블록 및 제2 버퍼(340 2)를 포함하는 RF 회로를 포함할 수 있다. 일 실시예에 따른 전자 장치는, RF 회로와 전기적으 로 연결된 제1-2 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 프로세서는, 제1 신호를 RF 회로 에 전송할 수 있다. 일 실시예에서, 프로세서는, 제1-2 에러 검출 회로를 통해, RF 회로의 제2 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 제1 신호가 제2 버퍼를 거쳐 출력되는 제3 신호를 비교할 수 있다. 일 실시예에서, 프로세서는, 비교 결과에 기반하여, 제1 신호와 제3 신호가 동일 한 값을 가짐에 따라 제1-2 에러 검출 회로로부터 RF 회로의 에러 미검출과 관련된 신호가 수신되면, RF 회로를 활성화 상태로 제어할 수 있다. 일 실시예에서, 프로세서는, 제1 신호와 제3 신호가 상이 한 값을 가짐에 따라 제1-2 에러 검출 회로로부터 RF 회로의 에러 검출과 관련된 신호가 수신되면, RF 회로를 리셋할 수 있다. 일 실시예에 따른 전자 장치는, 트랜시버에 포함되고, 제3 오퍼레이션 블록 및 제3 버퍼(335 2)를 포함하는 믹서 회로를 포함할 수 있다. 일 실시예에 따른 전자 장치는, 믹서 회로와 전기 적으로 연결된 제1-3 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 프로세서는, 제1 신호를 믹 서 회로에 전송할 수 있다. 일 실시예에서, 프로세서는, 제1-3 에러 검출 회로를 통해, 믹서 회 로의 제3 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 제1 신호가 제3 버퍼를 거쳐 출력 되는 제4 신호를 비교할 수 있다. 일 실시예에서, 프로세서는, 제1 신호와 제4 신호가 동일한 값을 가짐에따라 제1-3 에러 검출 회로로부터 믹서 회로의 에러 미검출과 관련된 신호가 수신되면, 믹서 회로 를 활성화 상태로 제어할 수 있다. 일 실시예에서, 프로세서는, 제1 신호와 제4 신호가 상이한 값을 가짐에 따라 제1-3 에러 검출 회로로부터 믹서 회로의 에러 검출과 관련된 신호가 수신되면, 믹서 회 로를 리셋할 수 있다. 일 실시예에 따른 전자 장치는, 트랜시버에 포함되고, 제4 오퍼레이션 블록 및 제4 버퍼(320 2)를 포함하는 베이스밴드 신호 처리 회로를 포함할 수 있다. 일 실시예에 따른 전자 장치는, 베이스 밴드 신호 처리 회로와 전기적으로 연결된 제1-4 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 프로세서는, 제1-4 에러 검출 회로를 통해, 베이스밴드 신호 처리 회로의 제4 오퍼레이션 블록 에 인가되어 출력되는 제1 신호와 제1 신호가 제4 버퍼를 거쳐 출력되는 제5 신호를 비교할 수 있 다. 일 실시예에서, 프로세서는, 제1 신호와 제5 신호가 동일한 값을 가짐에 따라 제1-4 에러 검출 회로 로부터 베이스밴드 신호 처리 회로의 에러 미검출과 관련된 신호가 수신되면, 베이스밴드 신호 처리 회로를 활성화 상태로 제어할 수 있다. 일 실시예에서, 프로세서는, 제1 신호와 제5 신호가 상이한 값을 가짐에 따라 제1-4 에러 검출 회로로부터 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신 호가 수신되면, 베이스밴드 신호 처리 회로를 리셋할 수 있다. 일 실시예에 따른 전자 장치는 제2 프로세서를 더 포함할 수 있다. 일 실시예에서, 제2 프로세서는, 생성된 제6 신호를 트랜시버에 전송할 수 있다. 일 실시예에 따른 전자 장치는, 베이스밴드 신호 처리 회로 및 제1-4 에러 검출 회로와 전기적 으로 연결된 제2-4 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 프로세서는, 제2-4 에러 검출 회로를 통해, 제2 프로세서로부터 수신된 제6 신호, 제6 신호의 입력으로 베이스밴드 신호 처리 회로 를 통해 출력되는 제7 신호, 및 제1-4 에러 검출 회로를 통해 출력되는 신호에 기반하여, 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 여부를 확인할 수 있다. 일 실시예에 따른 전자 장치는, 위상 동기 루프 회로 및 제1-1 에러 검출 회로와 전기적으로 연 결된 제2-1 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 프로세서는, 제2-1 에러 검출 회로 를 통해, XO에 의해 생성되어 입력되는 제8 신호, 제8 신호의 입력으로 위상 동기 루프 회로를 통해 출력되는 제9 신호, 및 제1-1 에러 검출 회로를 통해 출력되는 신호에 기반하여, 위상 동기 루프 회 로의 출력과 관련된 에러 검출 여부를 확인할 수 있다. 일 실시예에 따른 전자 장치는, 믹서 회로 및 제1-3 에러 검출 회로와 전기적으로 연결된 제2-3 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 프로세서는, 제2-3 에러 검출 회로를 통해, 위상 동기 루프 회로를 통해 입력되는 제10 신호, 베이스밴드 신호 처리 회로를 통해 입력되는 제11 신호, 제11 신호의 입력으로 믹서 회로를 통해 출력되는 제12 신호, 및 제1-3 에러 검출 회로를 통해 출력되는 신호에 기반하여, 믹서 회로의 출력과 관련된 에러 검출 여부를 확인할 수 있다. 일 실시예에 따른 전자 장치는, RF 회로 및 제1-2 에러 검출 회로와 전기적으로 연결된 제2-2 에러 검출 회로를 포함할 수 있다. 일 실시예에서, 프로세서는, 제2-2 에러 검출 회로를 통해, 믹서 회로를 통해 입력된 제13 신호, 제13 신호의 입력으로 RF 회로를 통해 출력되는 제14 신호, 및 제1-2 에러 검출 회로를 통해 출력되는 신호에 기반하여, RF 회로의 출력과 관련된 에러 검출 여부를 확인할 수 있다. 일 실시예에서, 제1-1 에러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및 제1- 4 에러 검출 회로 각각은, 프로세서에 인접하게 배치될 수 있다. 본 개시의 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호를 트랜시버의 위상 동기 루프 회로에 전송하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 위상 동기 루프 회로와 전기적으로 연결된 제1-1 에러 검출 회로를 통해, 위상 동기 루프 회로의 제1 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 제1 신호가 위상 동기 루프 회로의 제1 버퍼를 거쳐 출력되는 제2 신호를 비교할 수 있다. 일 실시예에 따른 전자 장치 의 통신 회로 에러 검출 방법은, 비교 결과에 기반하여, 제1 신호와 제2 신호가 동일한 값을 가짐에 따라 제1-1 에러 검출 회로로부터 위상 동기 루프 회로의 에러 미검출과 관련된 신호가 수신되면, 위 상 동기 루프 회로를 활성화 상태로 제어하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호와 제2 신호가 상이한 값을 가짐에 따라 제1-1 에러 검출 회로로부터 위상 동기 루프 회로의 에러 검출과 관련된 신호가 수신되면, 위상 동기 루프 회로를 리셋 (reset)하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호를 트랜시버의 RF 회로 에 전송하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법 은, RF 회로와 전기적으로 연결된 제1-2 에러 검출 회로를 통해, RF 회로의 제2 오퍼레이션 블 록에 인가되어 출력되는 제1 신호와 제1 신호가 RF 회로의 제2 버퍼를 거쳐 출력되는 제3 신 호를 비교하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 비교 결과에 기반하여, 제1 신호와 제3 신호가 동일한 값을 가짐에 따라 제1-2 에러 검출 회로로부터 RF 회로의 에러 미검출과 관련된 신호가 수신되면, RF 회로를 활성화 상태로 제어하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호와 제3 신호가 상이한 값 을 가짐에 따라 제1-2 에러 검출 회로로부터 RF 회로의 에러 검출과 관련된 신호가 수신되면, RF 회 로를 리셋하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호를 트랜시버의 믹서 회로 에 전송하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법 은, 믹서 회로와 전기적으로 연결된 제1-3 에러 검출 회로를 통해, 믹서 회로의 제3 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 제1 신호가 믹서 회로의 제3 버퍼를 거쳐 출력되는 제4 신호를 비교하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 비교 결과에 기반하여, 제1 신호와 제4 신호가 동일한 값을 가짐에 따라 제1-3 에러 검출 회로로 부터 믹서 회로의 에러 미검출과 관련된 신호가 수신되면, 믹서 회로를 활성화 상태로 제어하는 동작 을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호와 제4 신 호가 상이한 값을 가짐에 따라 제1-3 에러 검출 회로로부터 믹서 회로의 에러 검출과 관련된 신호가 수신되면, 믹서 회로를 리셋하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호를 트랜시버의 베이스밴드 신호 처리 회로에 전송하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 베이스밴드 신호 처리 회로와 전기적으로 연결된 제1-4 에러 검출 회로를 통해, 베이스밴드 신호 처리 회로의 제4 오퍼레이션 블록에 인가되어 출력되는 제1 신호와 제1 신호가 베 이스밴드 신호 처리 회로의 제4 버퍼를 거쳐 출력되는 제5 신호를 비교하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 비교 결과에 기반하여, 제1 신호와 제5 신호가 동일한 값을 가짐에 따라 제1-4 에러 검출 회로로부터 베이스밴드 신호 처리 회로의 에러 미 검출과 관련된 신호가 수신되면, 베이스밴드 신호 처리 회로를 활성화 상태로 제어하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제1 신호와 제5 신호가 상이한 값 을 가짐에 따라 제1-4 에러 검출 회로로부터 베이스밴드 신호 처리 회로의 에러 검출과 관련된 신호 가 수신되면, 베이스밴드 신호 처리 회로를 리셋하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 제2 프로세서에 의해 생성된 제6 신호를 트랜시버에 전송하는 동작을 포함하는 방법을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 베이스밴드 신호 처리 회로 및 제 1-4 에러 검출 회로와 전기적으로 연결된 제2-4 에러 검출 회로를 통해, 제2 프로세서로부터 수 신된 제6 신호, 제6 신호의 입력으로 베이스밴드 신호 처리 회로를 통해 출력되는 제7 신호, 및 제1-4 에 러 검출 회로를 통해 출력되는 신호에 기반하여, 베이스밴드 신호 처리 회로의 출력과 관련된 에러 검출 여부를 확인하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 위상 동기 루프 회로 및 제1-1 에 러 검출 회로와 전기적으로 연결된 제2-1 에러 검출 회로를 통해, XO에 의해 생성되어 입력되는 제8 신호, 제8 신호의 입력으로 위상 동기 루프 회로를 통해 출력되는 제9 신호, 및 제1-1 에러 검출 회로 를 통해 출력되는 신호에 기반하여, 위상 동기 루프 회로의 출력과 관련된 에러 검출 여부를 확인하 는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, 믹서 회로 및 제1-3 에러 검출 회 로와 전기적으로 연결된 제2-3 에러 검출 회로를 통해, 위상 동기 루프 회로를 통해 입력되는 제10 신호, 베이스밴드 신호 처리 회로를 통해 입력되는 제11 신호, 제11 신호의 입력으로 믹서 회로를 통해 출력되는 제12 신호, 및 제1-3 에러 검출 회로를 통해 출력되는 신호에 기반하여, 믹서 회로 의 출력과 관련된 에러 검출 여부를 확인하는 동작을 포함할 수 있다. 일 실시예에 따른 전자 장치의 통신 회로 에러 검출 방법은, RF 회로 및 제1-2 에러 검출 회로 와 전기적으로 연결된 제2-2 에러 검출 회로를 통해, 믹서 회로를 통해 입력된 제13 신호, 제13 신호의 입력으로 RF 회로를 통해 출력되는 제14 신호, 및 제1-2 에러 검출 회로를 통해 출력되는 신 호에 기반하여, RF 회로의 출력과 관련된 에러 검출 여부를 확인하는 동작을 더 포함할 수 있다. 일 실시예에서, 제1-1 에러 검출 회로, 제1-2 에러 검출 회로, 제1-3 에러 검출 회로, 및 제1- 4 에러 검출 회로 각각은, 프로세서에 인접하게 배치될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없 이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으 로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다."}
{"patent_id": "10-2023-0098884", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 본 개시의 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는, 본 개시의 일 실시예에 따른, 전자 장치를 도시한 블록도이다. 도 3은, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위한 도면이 다. 도 4는, 본 개시의 일 실시예에 따른, 제1 프로세서, 베이스밴드 신호 처리 회로, 및 제1-4 에러 검출 회로 간 연결 관계를 도시한 도면이다. 도 5a는, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위한 흐름도 이다. 도 5b 및 도 5c는, 본 개시의 일 실시예에 따른, 전술한 도 5a의 동작들을 구체화한 흐름도이다. 도 6은, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위한 도면이 다. 도 7a는, 본 개시의 일 실시예에 따른, 제1 프로세서, 베이스밴드 신호 처리 회로, 제1-4 에러 검출 회로, 및 제2-4 에러 검출 회로 간 연결 관계를 도시한 도면이다. 도 7b는, 본 개시의 일 실시예에 따른, 제1 프로세서, 믹서 회로, 제1-3 에러 검출 회로, 및 제2-3 에러 검출 회로 간 연결 관계를 도시한 도면이다. 도 8a 내지 도 8d는, 본 개시의 일 실시예에 따른, 전자 장치의 통신 회로의 에러를 검출하는 방법을 설명하기 위한 흐름도이다."}
