# seq1.lsim
v;1;

d;mem;mem1;1;1;
d;swtch;w_sw;0;
d;swtch;asw;0;
d;swtch;d_sw;0;
d;dflipflop;sr1;0;
d;dflipflop;sr2a;0;
d;dflipflop;sr3a;0;
