`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/22 00:29:38
// Design Name: 
// Module Name: FSK
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module FSK(
    input clk,     //32MHz采样时钟
    input rst,  
    input din,     //码元速率1MHz
    output [15:0] dout
    );
endmodule
