---
layout: post
title: CPU(三)
category: Chip 
---

* toc
{:toc}

# CPU

## C Model

在芯片的架构设计阶段需要对芯片进行建模（modeling），建模的主要目的是在大规模投入人力之前先用低成本的计算机软件实现目标芯片的主要功能，评估芯片的工作效果，验证设计思想，并作为后续开发活动的标准和依据。由于这里的软件开发一般使用C语言，所以也叫做C Model。

一般而言，C Model的功能定位可能会有以下几种：

1. 作为算法模型的C版本，定义模块输入输出行为的标准，实现数据的bit-match；

2. 在1的基础上，定义模块的内部结构和资源约束；

3. 在2的基础上，精确定义模块的输入输出时序，实现cycle-accurate；

https://zhuanlan.zhihu.com/p/263012865

ASIC Design and C Model

## IPC

IPC就是每个时钟周期(1Hz)执行指令的数量，但对于现代CPU，IPC这个参数已经不适用。因此现在是把使用测试程序得到的CPU单核成绩换算到1GHz，把每GHz的成绩称为IPC或PPC。奔腾4的频率与现代CPU差不多，但因PPC/IPC不到Intel 11代酷睿的1/5，所以在频率相同的时候，奔腾4的单核性能就不到11代酷睿的1/5。

CPU的IPC比频率更加重要，因为IPC代表了CPU核心的设计水平，频率则只要使用更新的工艺，就几乎一定能得到提升。

CPU的核心设计会影响提高频率的难度，通常IPC越高，频率就越难提高，但也不是决定性的因素。因为Intel的CPU不但IPC比国产CPU都高，频率还能超过5.0GHz。

龙芯认为在CPU核心逻辑设计水平接近同期的主流产品之前，没有必要过于注重工艺和频率。因此龙芯在中科院计算所时，每一代设计都在大幅度修改CPU核心的逻辑设计。

## 内存一致性

具有共享内存的系统中，所有的处理器都能访问到同一地址空间(比如：能看到同一个全局变量)。在这样的系统中，多个线程如何去更新全局变量，底层硬件和编程者要达成共识，并遵守相关的访问协议。这些协议被称为“内存一致性模型”。

x86使用的TSO和ARM的Relaxed模型相比，通过更复杂的硬件设计保证了更强的一致性，对软件的要求更松；ARM因为Relaxed模型比较宽松（几乎成了个分布式系统），原本x86靠硬件保证的东西就需要软件通过额外插入barrier来保证。

插barrier不管怎么样都是多了指令，对icache/uop cache有压力，访存后端也一般假设barrier出现得比正常访存少得多因此不会花大力气优化。

https://www.zhihu.com/question/350284825

既然x86的cpu是把cisc翻译成RISC再执行的，为什么arm模拟x86那么困难，性能差那么多呢？

https://zhuanlan.zhihu.com/p/422848235

内存一致性(Memory Consistency)

https://www.cl.cam.ac.uk/~pes20/weakmemory/

Relaxed-Memory Concurrency

## 机柜

机柜、板卡的尺寸规格也有工业标准，以方便不同厂商产品的互联和替换。

OCP：Open Compute Project

OAM：OCP Accelerator Module

UBB：Universal Base Board

https://zhuanlan.zhihu.com/p/339628067

开放计算的源起，对比标准x86服务器开放计算有哪些特点和创新？

https://zhuanlan.zhihu.com/p/571417872

开放整机柜服务器简史

## RISC-V

https://mp.weixin.qq.com/s/LreWWlXAQL-dqQBCk93soQ

解读两大精简指令集：RISC-V和MIPS

https://mp.weixin.qq.com/s/5uie8Ci5dK_wy54Z70Gklg

RISC-V精简到何种程度？能省的都省了！

https://mp.weixin.qq.com/s/JNCC3C3Sq0Hzk_5VBcivng

RISC-V有何特别之处？

---

尽管Verilog曾经极大地推动了工程师设计能力的以指数级提升，但是在当下，随着芯片规模尤其是AI芯片规模的急剧增大，Verilog低效的描述方式已经被广为诟病。U.C. Berkeley在设计RISC-V的时候引入Chisel语言。

https://zhuanlan.zhihu.com/p/98097268

初学Chisel语言，看这篇就够了：最方便简洁的入门资料整理

## 芯片制造

![](/images/img5/Fab.jpg)

---

![](/images/img4/Wafer_size.png)

https://mp.weixin.qq.com/s/jGzdfEJaulPRjt89eLST4Q

8英寸晶圆30年

---

半导体产业发展至今经历了三个阶段，第一代半导体材料以硅为代表；第二代半导体材料砷化镓也已经广泛应用；而以氮化镓和碳化硅、氧化锌、氧化铝、金刚石等宽禁带为代表的第三代半导体材料。

---

一个新节点多少良率才算是达到量产水平，这是最说不清的环节。按台积电的做法，有外部客户愿意在当前良率下单（因为良率不足的坏片，惯例是由客户承担），并顺利产出才称为量产，也就是所谓的商业量产。

三星每个节点的首发客户基本都是内部的三星电子，一般在低良率阶段开启风险试产，并同时对外宣称量产。

厂家有时候会透露自己良率已经到60%甚至80%，但这其中也有模糊地带，一般情况下80%的良率，只是对应矿机ASIC这种简单芯片，手机AP的良率则有可能不到50%，而如果是GPU这类面积大的芯片可能只有20%出头。

---

光刻机的套刻精度(Overlay)，它决定了芯片上下层的对准精度，进而决定了多重曝光的良率。

提高套刻精度的办法之一，就是拿到更高精度的设备，比如2100i DUV光刻机。目前能把多台套刻精度（MMO）做到无限接近单台套刻精度（DCO），全世界仅台积电一家。

台积电用MMO:2.5nm的1980ci光刻机+四重曝光良率超过80%，而大陆厂用MMO:1.5nm的2050i+四重曝光，经过2年的不断努力，良率接近50%。

---

https://mp.weixin.qq.com/s/QF9Nsh_YyX9LZQ_D-4hP-A

芯片是怎么制造的？央视最强科普！

https://mp.weixin.qq.com/s/bKgYpZdXxAexlEtmPQ9oGw

科普：芯片是怎么从沙子中一步步炼成的！

https://mp.weixin.qq.com/s/9y5HFTQr2QP12iR858BFtg

图解intel芯片生产全过程！

https://mp.weixin.qq.com/s/aSCcdTHUoogP7TOK5MIsVw

一颗芯片的全球之旅

https://mp.weixin.qq.com/s/LcnyAhOofWyGHikYwfIlIA

芯片的诞生

https://mp.weixin.qq.com/s/lD2bkDIX6ey-VHchSdbW7g

漫画芯片

https://mp.weixin.qq.com/s/v3wauOfWw6TLlxTH4QKR6w

一文详解MOS管

https://mp.weixin.qq.com/s/kzQ-WqozBX-T8ZyS58MPnw

一张图了解芯片到底是如何设计的

## 参考

https://zhuanlan.zhihu.com/p/34003929

调试程序时，设置断点的原理是什么？

>Visual Studio有个有趣的特性是debug编译后，会把0xcc（INT 3）填入代码的空隙，这样一旦程序越界就会被VS捕捉而容易发现错误。而0xCCCC在中国的GBK编码是“烫”。有中国程序员翻看内存到代码段会发现很多"烫烫烫"，不明所以，以为发生了什么神奇的事情。

---

![](/images/img3/Memristor.png)

https://mp.weixin.qq.com/s/k0u7pVzf7tjVF4UjZ3ai7A

忆阻器的前世今生

https://mp.weixin.qq.com/s/rSGRXfN4z3ElP7iQX1umjQ

基于新型忆阻器的存内计算原理、研究和挑战

---

是因为AMD做不出（或者说基于成本不愿意做）单个N核心（N>8）的Die，单个Die是由两个CCX组成的Zeppelin模块，12nm制程单个Die面积213mm^2，为了堆核心只能用胶水把4个Die封装在一起。Intel是一个Die就28核心，14nm制程的CSL(Cascade Lake)架构单个Die面积就694mm^2，Xeon 9282的胶水双核已经够大了。

https://www.zhihu.com/question/322451170

为什么amd能胶水做到8die，intel最多胶水2die?

---

带宽收敛是指数据报文的流量收敛，是指数据报文在网络转发过程中由于架构、设备等非故障原因而不能实现线速无丢包转发。在流量收敛时，网络设备会有部分端口拥塞，进而丢弃部分报文。

带宽收敛比：若4台服务器分别通过千兆链路连接接入交换机，接入交换机通过1条千兆链路连接核心交换机。即接入交换机的下行带宽为4Gbps，接入交换机的上行带宽为1Gbps，为非对称链路，下上行链路收敛比为下行带宽（4Gbps）÷上行带宽（1Gbps）=4:1。带宽收敛比实际上就是带宽**超卖**的比例。

---

Engineering Change Order

https://zhuanlan.zhihu.com/p/20914909

IC科普文：ECO的那些事

---

Register Transfer Level

https://blog.csdn.net/hqzl225411/article/details/117819843

RTL概念与常用RTL建模

---

同一片晶圆切下来的Die，体质卓越的，是13900KS。

体质优秀的，是13900K。

体质一般的，是13900。

CPU侧体质优秀，但GPU侧一塌糊涂的，是13900KF。

CPU侧体质一般的，GPU还一塌糊涂的，是13900F。

CPU侧体质都一塌糊涂的。剁去一对体质最差的大核和一簇体质最烂的小核，然后降频运行，叫做13700K。

https://zhuanlan.zhihu.com/p/29743431

CPU制造的那些事之一：i7和i5其实是孪生兄弟！？

https://zhuanlan.zhihu.com/p/29767262

CPU制造的那些事之二：Die的大小和良品率

---

缩肛是指处理器一开始可以标准电压跑高频，但是老化过快，很快就不得不降频使用的虚假标注现象。这里借用了汽车发动机故障的术语。

https://www.zhihu.com/question/662836115

13/14代 i7 i9 处理器大规模缩肛为什么没有在老化测试时发现?
