1. Дан  Jk-триггер (8) выходов. Создать счетчик (обратный) с входом сброса который делает (CLK)
2. Описать компонент мультиплексора 8-1. На основе этих компонентов построить 32-1.
3. Дешифратор с двумя разрешающими сигналами (3 входных), (8 выходных). Каскадное соединение.
4. Синхронный динамический D-триггер со входом сброса. С помощью триггера организовать сдвиговый регистр на 8 выодов.
5. Реализовать счетчик на основе jk-триггера
6. Организовать JK синхронный динамический. Реализовать 8-разрядный регистр.
З.ы. Для всех задач требуется построить тест-бэнч.
-------------------------------------------------------------------------
1 Описать на языке VHDL поведение 2-входного мультиплексора и оформить как примитив. Построить и описать схему 4-входного мультиплексора как композиции созданных примитивов. Выполнить синтез и верификацию проекта на функциональном уровне.
2 Описать на языке VHDL поведение 2-входного компаратора и оформить как примитив. Построить и описать схему 4-входного компаратора как композиции созданных примитивов. Выполнить синтез и верификацию проекта на функциональном уровне.
3 Описать на языке VHDL поведение 1-входного дешифратора и оформить как примитив. Построить и описать схему 3-входного дешифратора как композиции созданных примитивов. Выполнить синтез и верификацию проекта на функциональном уровне.
4 Описать на языке VHDL поведение D триггера и оформить как примитив. Построить и описать схему 4-разрядного сдвигающего регистра как композиции созданных примитивов. Выполнить синтез и верификацию проекта на функциональном уровне.
5 Описать на языке VHDL поведение Т триггера и оформить как примитив. Построить и описать схему 3-разрядного суммирующего счетчика как композиции созданных примитивов. Выполнить синтез и верификацию проекта на функциональном уровне.
6 Описать на языке VHDL поведение одно разрядного полного сумматора и оформить как примитив. Построить и описать схему 3-разрядного сумматора с последовательным переносом как композиции созданных примитивов. Выполнить синтез и верификацию проекта на функциональном уровне.
-------------------------------------------------------------------------
 Общая структура и функции САПР. Техническое, программное, лингвистическое, организационное обеспечение САПР.
 Типовое техническое задание на проектирование вычислительного устройства.
 Критерии, предъявляемые при  проектировании цифровых устройств.
 Элементная база ПЛИС. Классификация PLD. Архитектуры программируемой логики (PLA, PROM, «классические» PAL)
 Архитектура CPLD фирмы Xilinx. Параметры, системные свойства,  функциональное описание, особенности применения.
 Архитектура FPGA Virtex, Spartan. Параметры, системные свойства, функциональное описание, особенности применения.
 Архитектура FPGA. Трассировочные ресурсы FPGA Spartan, Virtex.
 Архитектура FPGA. Схемотехника КЛБ и блочной памяти Spartan, Virtex.
 Архитектура FPGA. Блоки ввода-вывода, DLL, DCM EPGA Spartan, Virtex.
 Отличительные особенности архитектуры FPGA Virtex II, Spartan3. Параметры, системные свойства, функциональное описание, особенности применения.
 Процедура конфигурации CPLD Xilinx. Средства конфигурирования.
 Процедура конфигурирования FPGA Xilinx. Средства конфигурирования.
 Пакеты проектирования Xilinx: возможности, назначение.
 Язык VHDL: общая характеристика, возможности. Основные элементы языка.
 Архитектура, функциональные возможности аппаратных средств макетирования систем на ПЛИС.
 Основы моделирования вычислительных устройств. Виды моделируемых задержек.
