Classic Timing Analyzer report for mipsHardware
Thu Oct 17 13:48:10 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+--------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                 ; To                                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+--------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.062 ns                         ; reset                                ; unidadeControle:inst17|alucontrol[2] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.883 ns                        ; unidadeControle:inst17|muxalusrca[0] ; aluresult[26]                        ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 6.813 ns                         ; clk                                  ; debug                                ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.470 ns                        ; reset                                ; unidadeControle:inst17|state.fetch1  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 61.86 MHz ( period = 16.166 ns ) ; regDST:inst15|regDSTOut[2]           ; Banco_reg:inst6|Reg5[15]             ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Instr_Reg:inst4|Instr25_21[0]        ; regDST:inst15|regDSTOut[0]           ; clk        ; clk      ; 388          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                      ;                                      ;            ;          ; 388          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+--------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S60F1020C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[1]   ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[23]  ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[11]  ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[14]  ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[15]  ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[26] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[27] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[23] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[22] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[21] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[20] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[17] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[18] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[19] ; clk        ; clk      ; None                        ; None                      ; 2.993 ns                ;
; N/A                                     ; 62.78 MHz ( period = 15.928 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[1]  ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 62.78 MHz ( period = 15.928 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[3]  ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 62.78 MHz ( period = 15.928 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[30] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 62.78 MHz ( period = 15.928 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[24] ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[26] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[27] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[23] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[22] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[21] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[20] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[17] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[18] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 62.93 MHz ( period = 15.890 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[19] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 63.17 MHz ( period = 15.830 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[4]  ; clk        ; clk      ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 63.17 MHz ( period = 15.830 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[5]  ; clk        ; clk      ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 63.17 MHz ( period = 15.830 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[6]  ; clk        ; clk      ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 63.17 MHz ( period = 15.830 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[15] ; clk        ; clk      ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[12] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[11] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 63.36 MHz ( period = 15.782 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[19]  ; clk        ; clk      ; None                        ; None                      ; 2.883 ns                ;
; N/A                                     ; 63.48 MHz ( period = 15.752 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[29] ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 63.48 MHz ( period = 15.752 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[28] ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg21[26] ; clk        ; clk      ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg21[16] ; clk        ; clk      ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg21[18] ; clk        ; clk      ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 63.56 MHz ( period = 15.734 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[29] ; clk        ; clk      ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 63.56 MHz ( period = 15.734 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[28] ; clk        ; clk      ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 63.57 MHz ( period = 15.730 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg22[12] ; clk        ; clk      ; None                        ; None                      ; 2.882 ns                ;
; N/A                                     ; 63.57 MHz ( period = 15.730 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg22[11] ; clk        ; clk      ; None                        ; None                      ; 2.882 ns                ;
; N/A                                     ; 63.61 MHz ( period = 15.720 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[29] ; clk        ; clk      ; None                        ; None                      ; 2.895 ns                ;
; N/A                                     ; 63.71 MHz ( period = 15.696 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[0]  ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 63.71 MHz ( period = 15.696 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[1]  ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 63.71 MHz ( period = 15.696 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[30] ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 63.71 MHz ( period = 15.696 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[31] ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 63.71 MHz ( period = 15.696 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[24] ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[26] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[27] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[23] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[22] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[21] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[20] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[17] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[18] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[19] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[25] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[21] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[20] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[14] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[16] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[15] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[17] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[18] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[19] ; clk        ; clk      ; None                        ; None                      ; 2.857 ns                ;
; N/A                                     ; 63.76 MHz ( period = 15.684 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[23] ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 63.77 MHz ( period = 15.682 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[29] ; clk        ; clk      ; None                        ; None                      ; 2.847 ns                ;
; N/A                                     ; 63.77 MHz ( period = 15.682 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[28] ; clk        ; clk      ; None                        ; None                      ; 2.847 ns                ;
; N/A                                     ; 63.85 MHz ( period = 15.662 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[16]  ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 63.85 MHz ( period = 15.662 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[17]  ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 63.85 MHz ( period = 15.662 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[18]  ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 63.87 MHz ( period = 15.656 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[13]  ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 63.87 MHz ( period = 15.656 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[12]  ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.626 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[7]   ; clk        ; clk      ; None                        ; None                      ; 2.811 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.626 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[8]   ; clk        ; clk      ; None                        ; None                      ; 2.811 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.626 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[9]   ; clk        ; clk      ; None                        ; None                      ; 2.811 ns                ;
; N/A                                     ; 64.06 MHz ( period = 15.610 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[29] ; clk        ; clk      ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 64.06 MHz ( period = 15.610 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[21] ; clk        ; clk      ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 64.06 MHz ( period = 15.610 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[20] ; clk        ; clk      ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 64.08 MHz ( period = 15.606 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[0]  ; clk        ; clk      ; None                        ; None                      ; 2.808 ns                ;
; N/A                                     ; 64.08 MHz ( period = 15.606 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[1]  ; clk        ; clk      ; None                        ; None                      ; 2.808 ns                ;
; N/A                                     ; 64.08 MHz ( period = 15.606 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[12] ; clk        ; clk      ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[1]  ; clk        ; clk      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[2]  ; clk        ; clk      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[24] ; clk        ; clk      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 64.12 MHz ( period = 15.596 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg5[1]   ; clk        ; clk      ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 64.12 MHz ( period = 15.596 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg5[23]  ; clk        ; clk      ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 64.12 MHz ( period = 15.596 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg5[11]  ; clk        ; clk      ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 64.12 MHz ( period = 15.596 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg5[14]  ; clk        ; clk      ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 64.12 MHz ( period = 15.596 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg5[15]  ; clk        ; clk      ; None                        ; None                      ; 2.804 ns                ;
; N/A                                     ; 64.20 MHz ( period = 15.576 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg1[15]  ; clk        ; clk      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[1]   ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[3]   ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[4]   ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg5[6]   ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[23]  ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[11]  ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[14]  ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 64.23 MHz ( period = 15.570 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[15]  ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 64.26 MHz ( period = 15.562 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[26] ; clk        ; clk      ; None                        ; None                      ; 2.795 ns                ;
; N/A                                     ; 64.26 MHz ( period = 15.562 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[13] ; clk        ; clk      ; None                        ; None                      ; 2.795 ns                ;
; N/A                                     ; 64.26 MHz ( period = 15.562 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[12] ; clk        ; clk      ; None                        ; None                      ; 2.795 ns                ;
; N/A                                     ; 64.26 MHz ( period = 15.562 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[11] ; clk        ; clk      ; None                        ; None                      ; 2.795 ns                ;
; N/A                                     ; 64.33 MHz ( period = 15.544 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg17[17] ; clk        ; clk      ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 64.39 MHz ( period = 15.530 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg13[23] ; clk        ; clk      ; None                        ; None                      ; 2.772 ns                ;
; N/A                                     ; 64.39 MHz ( period = 15.530 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg22[12] ; clk        ; clk      ; None                        ; None                      ; 2.782 ns                ;
; N/A                                     ; 64.39 MHz ( period = 15.530 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg22[11] ; clk        ; clk      ; None                        ; None                      ; 2.782 ns                ;
; N/A                                     ; 64.43 MHz ( period = 15.520 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[27] ; clk        ; clk      ; None                        ; None                      ; 2.770 ns                ;
; N/A                                     ; 64.45 MHz ( period = 15.516 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[1]   ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 64.45 MHz ( period = 15.516 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[23]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 64.45 MHz ( period = 15.516 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[11]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 64.45 MHz ( period = 15.516 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[14]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 64.45 MHz ( period = 15.516 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[15]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 64.47 MHz ( period = 15.512 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[0]   ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 64.47 MHz ( period = 15.512 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[1]   ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 64.47 MHz ( period = 15.512 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[2]   ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 64.47 MHz ( period = 15.512 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[5]   ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 64.47 MHz ( period = 15.512 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[30]  ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 64.47 MHz ( period = 15.512 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[31]  ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[25] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[8]  ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[13] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[12] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[11] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[9]  ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[10] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[14] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[16] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.488 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg14[15] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.486 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[25] ; clk        ; clk      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.486 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg13[23] ; clk        ; clk      ; None                        ; None                      ; 2.750 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.486 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[8]  ; clk        ; clk      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.486 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[9]  ; clk        ; clk      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 64.57 MHz ( period = 15.486 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[10] ; clk        ; clk      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[25]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[13]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[12]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[14]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[16]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[15]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[17]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[18]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.58 MHz ( period = 15.484 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[19]  ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; 64.59 MHz ( period = 15.482 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[29] ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 64.59 MHz ( period = 15.482 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg14[28] ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 64.60 MHz ( period = 15.480 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg12[0]  ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 64.60 MHz ( period = 15.480 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg12[1]  ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 64.60 MHz ( period = 15.480 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg12[30] ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 64.60 MHz ( period = 15.480 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg12[31] ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 64.60 MHz ( period = 15.480 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg12[24] ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.464 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[3]  ; clk        ; clk      ; None                        ; None                      ; 2.731 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.464 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[4]  ; clk        ; clk      ; None                        ; None                      ; 2.731 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.464 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[25] ; clk        ; clk      ; None                        ; None                      ; 2.731 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[2]  ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[3]   ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[3]  ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[4]  ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[4]   ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[5]  ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[6]  ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[6]   ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[7]   ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[24]  ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[8]   ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[11]  ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[9]   ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.462 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[10]  ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.69 MHz ( period = 15.458 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[28]  ; clk        ; clk      ; None                        ; None                      ; 2.742 ns                ;
; N/A                                     ; 64.69 MHz ( period = 15.458 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[22]  ; clk        ; clk      ; None                        ; None                      ; 2.742 ns                ;
; N/A                                     ; 64.70 MHz ( period = 15.456 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg13[29] ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.70 MHz ( period = 15.456 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg13[21] ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.70 MHz ( period = 15.456 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg13[20] ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 64.71 MHz ( period = 15.454 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[8]  ; clk        ; clk      ; None                        ; None                      ; 2.724 ns                ;
; N/A                                     ; 64.71 MHz ( period = 15.454 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[9]  ; clk        ; clk      ; None                        ; None                      ; 2.724 ns                ;
; N/A                                     ; 64.71 MHz ( period = 15.454 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg13[10] ; clk        ; clk      ; None                        ; None                      ; 2.724 ns                ;
; N/A                                     ; 64.72 MHz ( period = 15.450 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg29[1]  ; clk        ; clk      ; None                        ; None                      ; 2.723 ns                ;
; N/A                                     ; 64.72 MHz ( period = 15.450 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg29[2]  ; clk        ; clk      ; None                        ; None                      ; 2.723 ns                ;
; N/A                                     ; 64.72 MHz ( period = 15.450 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg29[3]  ; clk        ; clk      ; None                        ; None                      ; 2.723 ns                ;
; N/A                                     ; 64.72 MHz ( period = 15.450 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg29[5]  ; clk        ; clk      ; None                        ; None                      ; 2.723 ns                ;
; N/A                                     ; 64.74 MHz ( period = 15.446 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg13[1]  ; clk        ; clk      ; None                        ; None                      ; 2.726 ns                ;
; N/A                                     ; 64.74 MHz ( period = 15.446 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg13[2]  ; clk        ; clk      ; None                        ; None                      ; 2.726 ns                ;
; N/A                                     ; 64.74 MHz ( period = 15.446 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg13[24] ; clk        ; clk      ; None                        ; None                      ; 2.726 ns                ;
; N/A                                     ; 64.80 MHz ( period = 15.432 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg0[0]   ; clk        ; clk      ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 64.80 MHz ( period = 15.432 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg0[1]   ; clk        ; clk      ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[25] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[21] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[20] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[14] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[16] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[15] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[17] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[18] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.82 MHz ( period = 15.428 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[19] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 64.83 MHz ( period = 15.426 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[3]   ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 64.83 MHz ( period = 15.426 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[4]   ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 64.83 MHz ( period = 15.426 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[5]   ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 64.83 MHz ( period = 15.426 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[6]   ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 64.83 MHz ( period = 15.426 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[7]   ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                            ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 0.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[15]                      ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[16]                           ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[1]                        ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[10]                      ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 1.539 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[6]                            ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[8]                            ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[0]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[7]                            ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[6]                       ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 1.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[11]                      ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[13]                           ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[11]                           ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.754 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.289 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[23]                           ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[10]                           ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 1.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 1.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 1.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[17]                           ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[7]                       ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[5]                       ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[8]                       ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.074 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[16]                      ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[12]                           ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[28]                           ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[6]                              ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.185 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[2]                            ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.209 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[5]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.243 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.577 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[8]                              ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[20]                           ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[19]                           ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.332 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[18]                           ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.318 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.342 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[2]                       ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.346 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[4]                            ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.367 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[15]                           ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[27]                           ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[30]                           ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[1]                            ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[22]                           ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 2.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[5]                            ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[0]                       ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 3.014 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]                        ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[19]                      ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.524 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[28]                      ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.579 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[20]                      ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.582 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[4]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[25]                           ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.596 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[3]                            ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[24]                           ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[26]                           ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[1]                       ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[21]                           ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[0]                              ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[6]                        ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.704 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 3.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 3.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 3.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[23]                      ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[2]                         ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 3.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 3.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 3.101 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[24]                      ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 3.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 3.007 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 3.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[13]                        ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 3.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 3.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 3.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 3.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 3.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.857 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.863 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 3.185 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[31]                      ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 3.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[3]                       ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 3.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 3.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 3.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[29]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.926 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 5.062 ns   ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 5.062 ns   ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 5.030 ns   ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 4.957 ns   ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A   ; None         ; 4.942 ns   ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A   ; None         ; 4.942 ns   ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A   ; None         ; 4.936 ns   ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A   ; None         ; 4.936 ns   ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A   ; None         ; 4.802 ns   ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A   ; None         ; 4.776 ns   ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A   ; None         ; 4.033 ns   ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A   ; None         ; 3.880 ns   ; reset ; unidadeControle:inst17|state.jal2                  ; clk      ;
; N/A   ; None         ; 3.727 ns   ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 3.688 ns   ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.688 ns   ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.677 ns   ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.677 ns   ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 3.661 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 3.661 ns   ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 3.616 ns   ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A   ; None         ; 3.573 ns   ; reset ; unidadeControle:inst17|state.jal3                  ; clk      ;
; N/A   ; None         ; 3.546 ns   ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A   ; None         ; 3.534 ns   ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A   ; None         ; 3.529 ns   ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A   ; None         ; 3.523 ns   ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A   ; None         ; 3.445 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; 3.390 ns   ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A   ; None         ; 3.372 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 3.372 ns   ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 3.367 ns   ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 3.367 ns   ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 3.367 ns   ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.347 ns   ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 3.347 ns   ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 3.347 ns   ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 3.328 ns   ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A   ; None         ; 3.328 ns   ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 3.328 ns   ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 3.328 ns   ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A   ; None         ; 3.279 ns   ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A   ; None         ; 3.277 ns   ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A   ; None         ; 3.228 ns   ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.228 ns   ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.166 ns   ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.147 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 3.147 ns   ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 3.089 ns   ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A   ; None         ; 3.055 ns   ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 3.055 ns   ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 2.985 ns   ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A   ; None         ; 2.849 ns   ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A   ; None         ; 2.849 ns   ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A   ; None         ; 2.809 ns   ; reset ; unidadeControle:inst17|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 2.809 ns   ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 2.709 ns   ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 17.883 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.881 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.793 ns  ; Registrador:PC|Saida[5]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.764 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.725 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.653 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.652 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.502 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.476 ns  ; Registrador:PC|Saida[1]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.446 ns  ; Registrador:PC|Saida[0]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.423 ns  ; Registrador:A|Saida[1]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.403 ns  ; Registrador:A|Saida[0]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.322 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.320 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.289 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.253 ns  ; Registrador:B|Saida[0]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.232 ns  ; Registrador:PC|Saida[5]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.203 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.195 ns  ; Registrador:B|Saida[1]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.164 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.092 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.091 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.062 ns  ; Registrador:B|Saida[3]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.001 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.941 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.931 ns  ; Registrador:PC|Saida[2]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.915 ns  ; Registrador:PC|Saida[1]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.906 ns  ; Registrador:B|Saida[2]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.892 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.890 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.885 ns  ; Registrador:PC|Saida[0]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.862 ns  ; Registrador:A|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.842 ns  ; Registrador:A|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.830 ns  ; Registrador:A|Saida[2]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.828 ns  ; Registrador:B|Saida[5]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.802 ns  ; Registrador:PC|Saida[5]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.801 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.783 ns  ; Instr_Reg:inst4|Instr15_0[15]        ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.773 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.766 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.764 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.756 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.734 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.728 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.721 ns  ; Registrador:PC|Saida[3]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.714 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.712 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.692 ns  ; Registrador:B|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.676 ns  ; Registrador:PC|Saida[5]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.668 ns  ; Registrador:A|Saida[3]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.662 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.661 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.647 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.639 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.634 ns  ; Registrador:B|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.624 ns  ; Registrador:PC|Saida[5]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.608 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.595 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.576 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.574 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.556 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.546 ns  ; Registrador:A|Saida[5]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.537 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.536 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.535 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.535 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.521 ns  ; Registrador:B|Saida[16]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.511 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.501 ns  ; Registrador:B|Saida[3]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.486 ns  ; Registrador:PC|Saida[5]              ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.485 ns  ; Registrador:PC|Saida[1]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.484 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.483 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.457 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.455 ns  ; Registrador:PC|Saida[0]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.447 ns  ; Registrador:PC|Saida[5]              ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.440 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.432 ns  ; Registrador:A|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.418 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.418 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.412 ns  ; Registrador:A|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.404 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.402 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.401 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.400 ns  ; Registrador:B|Saida[4]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.385 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.379 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.370 ns  ; Registrador:PC|Saida[2]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.359 ns  ; Registrador:PC|Saida[1]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.346 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.345 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.345 ns  ; Registrador:B|Saida[2]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.333 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.329 ns  ; Registrador:PC|Saida[0]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.324 ns  ; Registrador:A|Saida[4]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.314 ns  ; Registrador:PC|Saida[5]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.312 ns  ; Registrador:PC|Saida[4]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.307 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.307 ns  ; Registrador:PC|Saida[1]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.306 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.306 ns  ; Registrador:A|Saida[1]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.298 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.286 ns  ; Registrador:A|Saida[0]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.285 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.277 ns  ; Registrador:PC|Saida[0]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.269 ns  ; Registrador:A|Saida[2]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.267 ns  ; Registrador:B|Saida[5]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.262 ns  ; Registrador:B|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.254 ns  ; Registrador:A|Saida[1]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.246 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.242 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 16.240 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 16.240 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.234 ns  ; Registrador:A|Saida[0]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.222 ns  ; Instr_Reg:inst4|Instr15_0[15]        ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.204 ns  ; Registrador:B|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.195 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.195 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.174 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.173 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.172 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.170 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.169 ns  ; Registrador:PC|Saida[1]              ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.160 ns  ; Registrador:PC|Saida[3]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.156 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.152 ns  ; Registrador:PC|Saida[5]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 16.139 ns  ; Registrador:PC|Saida[0]              ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.136 ns  ; Registrador:B|Saida[0]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.130 ns  ; Registrador:PC|Saida[1]              ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.123 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 16.120 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.116 ns  ; Registrador:A|Saida[1]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.107 ns  ; Registrador:A|Saida[3]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.100 ns  ; Registrador:PC|Saida[0]              ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.099 ns  ; Registrador:PC|Saida[7]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.096 ns  ; Registrador:A|Saida[0]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.091 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.090 ns  ; Registrador:B|Saida[8]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.084 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 16.084 ns  ; Registrador:B|Saida[0]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.078 ns  ; Registrador:B|Saida[1]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.078 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.077 ns  ; Registrador:A|Saida[1]               ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.071 ns  ; Registrador:B|Saida[3]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.062 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 16.060 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 16.057 ns  ; Registrador:A|Saida[0]               ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 16.045 ns  ; Registrador:B|Saida[9]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.026 ns  ; Registrador:B|Saida[1]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.025 ns  ; Registrador:A|Saida[7]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.023 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.014 ns  ; Registrador:PC|Saida[17]             ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.012 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 16.011 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 16.010 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.997 ns  ; Registrador:PC|Saida[1]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.988 ns  ; Registrador:A|Saida[9]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.985 ns  ; Registrador:A|Saida[5]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.982 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.972 ns  ; Registrador:PC|Saida[5]              ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.967 ns  ; Registrador:PC|Saida[0]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.960 ns  ; Registrador:B|Saida[16]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.946 ns  ; Registrador:B|Saida[0]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.945 ns  ; Registrador:B|Saida[3]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.944 ns  ; Registrador:A|Saida[1]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.943 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.943 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 15.940 ns  ; Registrador:PC|Saida[2]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.924 ns  ; Registrador:A|Saida[0]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.915 ns  ; Registrador:B|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.913 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.907 ns  ; Registrador:B|Saida[0]               ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 15.904 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.893 ns  ; Registrador:B|Saida[3]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.888 ns  ; Registrador:B|Saida[1]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.884 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.861 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.849 ns  ; Registrador:B|Saida[1]               ; aluresult[23] ; clk        ;
; N/A                                     ; None                                                ; 15.840 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.840 ns  ; unidadeControle:inst17|muxalusrca[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.839 ns  ; Registrador:A|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.839 ns  ; Registrador:B|Saida[4]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.838 ns  ; unidadeControle:inst17|alucontrol[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.837 ns  ; Registrador:B|Saida[5]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.835 ns  ; Registrador:PC|Saida[1]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.832 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.832 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.831 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.814 ns  ; Registrador:PC|Saida[2]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.810 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.810 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.805 ns  ; Registrador:PC|Saida[0]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.792 ns  ; Instr_Reg:inst4|Instr15_0[15]        ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.789 ns  ; Registrador:B|Saida[2]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.782 ns  ; Registrador:A|Saida[1]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.778 ns  ; Registrador:B|Saida[19]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.774 ns  ; Registrador:B|Saida[0]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.765 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.763 ns  ; Registrador:A|Saida[4]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.762 ns  ; Registrador:A|Saida[0]               ; aluresult[27] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 6.813 ns        ; clk   ; debug   ;
; N/A   ; None              ; 4.429 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.470 ns ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A           ; None        ; -2.570 ns ; reset ; unidadeControle:inst17|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -2.570 ns ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -2.610 ns ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A           ; None        ; -2.610 ns ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A           ; None        ; -2.746 ns ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A           ; None        ; -2.816 ns ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -2.816 ns ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -2.850 ns ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A           ; None        ; -2.908 ns ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -2.908 ns ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -2.927 ns ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A           ; None        ; -2.989 ns ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -2.989 ns ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.038 ns ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A           ; None        ; -3.040 ns ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A           ; None        ; -3.089 ns ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A           ; None        ; -3.089 ns ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -3.089 ns ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -3.089 ns ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A           ; None        ; -3.108 ns ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -3.108 ns ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -3.108 ns ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -3.114 ns ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -3.114 ns ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -3.128 ns ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -3.128 ns ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -3.128 ns ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -3.133 ns ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -3.133 ns ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -3.151 ns ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A           ; None        ; -3.206 ns ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -3.284 ns ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A           ; None        ; -3.290 ns ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A           ; None        ; -3.295 ns ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A           ; None        ; -3.305 ns ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A           ; None        ; -3.305 ns ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A           ; None        ; -3.307 ns ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A           ; None        ; -3.330 ns ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A           ; None        ; -3.334 ns ; reset ; unidadeControle:inst17|state.jal3                  ; clk      ;
; N/A           ; None        ; -3.377 ns ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A           ; None        ; -3.422 ns ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -3.422 ns ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -3.438 ns ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -3.438 ns ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.449 ns ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -3.449 ns ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -3.488 ns ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -3.641 ns ; reset ; unidadeControle:inst17|state.jal2                  ; clk      ;
; N/A           ; None        ; -3.794 ns ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A           ; None        ; -4.537 ns ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A           ; None        ; -4.563 ns ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A           ; None        ; -4.697 ns ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A           ; None        ; -4.697 ns ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A           ; None        ; -4.703 ns ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A           ; None        ; -4.703 ns ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A           ; None        ; -4.791 ns ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Oct 17 13:48:09 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 8 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[3]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
Info: Clock "clk" has Internal fmax of 61.86 MHz between source register "regDST:inst15|regDSTOut[2]" and destination register "Banco_reg:inst6|Reg5[1]" (period= 16.166 ns)
    Info: + Longest register to register delay is 3.090 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X36_Y25_N18; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[2]'
        Info: 2: + IC(0.935 ns) + CELL(0.357 ns) = 1.292 ns; Loc. = LCCOMB_X37_Y28_N30; Fanout = 32; COMB Node = 'Banco_reg:inst6|Mux64~1'
        Info: 3: + IC(1.052 ns) + CELL(0.746 ns) = 3.090 ns; Loc. = LCFF_X29_Y30_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg5[1]'
        Info: Total cell delay = 1.103 ns ( 35.70 % )
        Info: Total interconnect delay = 1.987 ns ( 64.30 % )
    Info: - Smallest clock skew is -4.903 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.942 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1427; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.117 ns) + CELL(0.618 ns) = 2.942 ns; Loc. = LCFF_X29_Y30_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg5[1]'
            Info: Total cell delay = 1.482 ns ( 50.37 % )
            Info: Total interconnect delay = 1.460 ns ( 49.63 % )
        Info: - Longest clock path from clock "clk" to source register is 7.845 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.159 ns) + CELL(0.712 ns) = 2.735 ns; Loc. = LCFF_X21_Y23_N23; Fanout = 40; REG Node = 'unidadeControle:inst17|muxxxchgctrl'
            Info: 3: + IC(1.302 ns) + CELL(0.366 ns) = 4.403 ns; Loc. = LCCOMB_X36_Y25_N30; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(2.017 ns) + CELL(0.000 ns) = 6.420 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.372 ns) + CELL(0.053 ns) = 7.845 ns; Loc. = LCCOMB_X36_Y25_N18; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[2]'
            Info: Total cell delay = 1.995 ns ( 25.43 % )
            Info: Total interconnect delay = 5.850 ns ( 74.57 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Instr_Reg:inst4|Instr25_21[0]" and destination pin or register "regDST:inst15|regDSTOut[0]" for clock "clk" (Hold time is 3.965 ns)
    Info: + Largest clock skew is 4.897 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.845 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.159 ns) + CELL(0.712 ns) = 2.735 ns; Loc. = LCFF_X21_Y23_N23; Fanout = 40; REG Node = 'unidadeControle:inst17|muxxxchgctrl'
            Info: 3: + IC(1.302 ns) + CELL(0.366 ns) = 4.403 ns; Loc. = LCCOMB_X36_Y25_N30; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(2.017 ns) + CELL(0.000 ns) = 6.420 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.372 ns) + CELL(0.053 ns) = 7.845 ns; Loc. = LCCOMB_X36_Y25_N28; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
            Info: Total cell delay = 1.995 ns ( 25.43 % )
            Info: Total interconnect delay = 5.850 ns ( 74.57 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.948 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1427; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.123 ns) + CELL(0.618 ns) = 2.948 ns; Loc. = LCFF_X36_Y25_N11; Fanout = 36; REG Node = 'Instr_Reg:inst4|Instr25_21[0]'
            Info: Total cell delay = 1.482 ns ( 50.27 % )
            Info: Total interconnect delay = 1.466 ns ( 49.73 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.838 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X36_Y25_N11; Fanout = 36; REG Node = 'Instr_Reg:inst4|Instr25_21[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X36_Y25_N10; Fanout = 1; COMB Node = 'regDST:inst15|Mux0~0'
        Info: 3: + IC(0.251 ns) + CELL(0.346 ns) = 0.838 ns; Loc. = LCCOMB_X36_Y25_N28; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
        Info: Total cell delay = 0.587 ns ( 70.05 % )
        Info: Total interconnect delay = 0.251 ns ( 29.95 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst17|muxpcsource[0]" (data pin = "reset", clock pin = "clk") is 5.062 ns
    Info: + Longest pin to register delay is 7.913 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 47; PIN Node = 'reset'
        Info: 2: + IC(5.218 ns) + CELL(0.228 ns) = 6.310 ns; Loc. = LCCOMB_X27_Y21_N0; Fanout = 2; COMB Node = 'unidadeControle:inst17|state~46'
        Info: 3: + IC(0.256 ns) + CELL(0.272 ns) = 6.838 ns; Loc. = LCCOMB_X27_Y21_N28; Fanout = 3; COMB Node = 'unidadeControle:inst17|alucontrol[2]~3'
        Info: 4: + IC(0.329 ns) + CELL(0.746 ns) = 7.913 ns; Loc. = LCFF_X26_Y21_N21; Fanout = 33; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 2.110 ns ( 26.66 % )
        Info: Total interconnect delay = 5.803 ns ( 73.34 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.941 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1427; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.116 ns) + CELL(0.618 ns) = 2.941 ns; Loc. = LCFF_X26_Y21_N21; Fanout = 33; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 1.482 ns ( 50.39 % )
        Info: Total interconnect delay = 1.459 ns ( 49.61 % )
Info: tco from clock "clk" to destination pin "aluresult[26]" through register "unidadeControle:inst17|muxalusrca[0]" is 17.883 ns
    Info: + Longest clock path from clock "clk" to source register is 2.944 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1427; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.119 ns) + CELL(0.618 ns) = 2.944 ns; Loc. = LCFF_X25_Y22_N5; Fanout = 44; REG Node = 'unidadeControle:inst17|muxalusrca[0]'
        Info: Total cell delay = 1.482 ns ( 50.34 % )
        Info: Total interconnect delay = 1.462 ns ( 49.66 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 14.845 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y22_N5; Fanout = 44; REG Node = 'unidadeControle:inst17|muxalusrca[0]'
        Info: 2: + IC(1.673 ns) + CELL(0.228 ns) = 1.901 ns; Loc. = LCCOMB_X42_Y28_N0; Fanout = 4; COMB Node = 'aluSrcA:inst|Mux5~0'
        Info: 3: + IC(1.324 ns) + CELL(0.053 ns) = 3.278 ns; Loc. = LCCOMB_X25_Y26_N14; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~35'
        Info: 4: + IC(0.338 ns) + CELL(0.228 ns) = 3.844 ns; Loc. = LCCOMB_X24_Y26_N30; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[5]~36'
        Info: 5: + IC(0.214 ns) + CELL(0.053 ns) = 4.111 ns; Loc. = LCCOMB_X24_Y26_N20; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[7]~4'
        Info: 6: + IC(0.212 ns) + CELL(0.053 ns) = 4.376 ns; Loc. = LCCOMB_X24_Y26_N26; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[9]~5'
        Info: 7: + IC(0.214 ns) + CELL(0.053 ns) = 4.643 ns; Loc. = LCCOMB_X24_Y26_N14; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[11]~6'
        Info: 8: + IC(0.212 ns) + CELL(0.053 ns) = 4.908 ns; Loc. = LCCOMB_X24_Y26_N16; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[13]~30'
        Info: 9: + IC(0.228 ns) + CELL(0.053 ns) = 5.189 ns; Loc. = LCCOMB_X24_Y26_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[15]~7'
        Info: 10: + IC(0.224 ns) + CELL(0.053 ns) = 5.466 ns; Loc. = LCCOMB_X24_Y26_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[17]~8'
        Info: 11: + IC(0.210 ns) + CELL(0.053 ns) = 5.729 ns; Loc. = LCCOMB_X24_Y26_N8; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[19]~9'
        Info: 12: + IC(1.221 ns) + CELL(0.053 ns) = 7.003 ns; Loc. = LCCOMB_X36_Y23_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[21]~10'
        Info: 13: + IC(0.212 ns) + CELL(0.053 ns) = 7.268 ns; Loc. = LCCOMB_X36_Y23_N10; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[23]~11'
        Info: 14: + IC(0.214 ns) + CELL(0.053 ns) = 7.535 ns; Loc. = LCCOMB_X36_Y23_N30; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[25]~12'
        Info: 15: + IC(1.154 ns) + CELL(0.053 ns) = 8.742 ns; Loc. = LCCOMB_X40_Y30_N24; Fanout = 3; COMB Node = 'Ula32:inst3|Mux5~0'
        Info: 16: + IC(3.929 ns) + CELL(2.174 ns) = 14.845 ns; Loc. = PIN_AD2; Fanout = 0; PIN Node = 'aluresult[26]'
        Info: Total cell delay = 3.266 ns ( 22.00 % )
        Info: Total interconnect delay = 11.579 ns ( 78.00 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 6.813 ns
    Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
    Info: 2: + IC(3.785 ns) + CELL(2.164 ns) = 6.813 ns; Loc. = PIN_W31; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 3.028 ns ( 44.44 % )
    Info: Total interconnect delay = 3.785 ns ( 55.56 % )
Info: th for register "unidadeControle:inst17|state.fetch1" (data pin = "reset", clock pin = "clk") is -2.470 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.935 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1427; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.110 ns) + CELL(0.618 ns) = 2.935 ns; Loc. = LCFF_X21_Y22_N3; Fanout = 3; REG Node = 'unidadeControle:inst17|state.fetch1'
        Info: Total cell delay = 1.482 ns ( 50.49 % )
        Info: Total interconnect delay = 1.453 ns ( 49.51 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.554 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 47; PIN Node = 'reset'
        Info: 2: + IC(4.482 ns) + CELL(0.053 ns) = 5.399 ns; Loc. = LCCOMB_X21_Y22_N2; Fanout = 1; COMB Node = 'unidadeControle:inst17|state~62'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 5.554 ns; Loc. = LCFF_X21_Y22_N3; Fanout = 3; REG Node = 'unidadeControle:inst17|state.fetch1'
        Info: Total cell delay = 1.072 ns ( 19.30 % )
        Info: Total interconnect delay = 4.482 ns ( 80.70 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 4402 megabytes
    Info: Processing ended: Thu Oct 17 13:48:10 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


