<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).<lib desc="#Wiring" name="0"/><lib desc="#Gates" name="1"/><lib desc="#Plexers" name="2"/><lib desc="#Arithmetic" name="3"/><lib desc="#Memory" name="4"/><lib desc="#I/O" name="5"/><lib desc="#Base" name="6"><tool name="Text Tool"><a name="text" val=""/><a name="font" val="SansSerif plain 12"/><a name="halign" val="center"/><a name="valign" val="base"/></tool></lib><main name="main"/><options><a name="gateUndefined" val="ignore"/><a name="simlimit" val="1000"/><a name="simrand" val="0"/></options><mappings><tool lib="6" map="Button2" name="Menu Tool"/><tool lib="6" map="Button3" name="Menu Tool"/><tool lib="6" map="Ctrl Button1" name="Menu Tool"/></mappings><toolbar><tool lib="6" name="Poke Tool"/><tool lib="6" name="Edit Tool"/><tool lib="6" name="Text Tool"><a name="text" val=""/><a name="font" val="SansSerif plain 12"/><a name="halign" val="center"/><a name="valign" val="base"/></tool><sep/><tool lib="0" name="Pin"><a name="tristate" val="false"/></tool><tool lib="0" name="Pin"><a name="facing" val="west"/><a name="output" val="true"/><a name="labelloc" val="east"/></tool><tool lib="1" name="NOT Gate"/><tool lib="1" name="AND Gate"/><tool lib="1" name="OR Gate"/></toolbar><circuit name="main"><a name="circuit" val="main"/><a name="clabel" val=""/><a name="clabelup" val="east"/><a name="clabelfont" val="SansSerif plain 12"/><comp lib="0" loc="(650,130)" name="Pin"><a name="facing" val="west"/><a name="output" val="true"/><a name="labelloc" val="east"/></comp><comp lib="0" loc="(650,190)" name="Pin"><a name="facing" val="west"/><a name="output" val="true"/><a name="labelloc" val="east"/></comp><comp lib="1" loc="(330,120)" name="NOT Gate"/><comp lib="1" loc="(550,130)" name="AND Gate"/><comp lib="0" loc="(130,130)" name="Pin"><a name="tristate" val="false"/></comp><comp lib="1" loc="(550,190)" name="AND Gate"/><comp lib="1" loc="(550,250)" name="AND Gate"/><comp lib="0" loc="(200,180)" name="Pin"><a name="tristate" val="false"/></comp><comp lib="1" loc="(330,180)" name="NOT Gate"/><comp lib="0" loc="(650,250)" name="Pin"><a name="facing" val="west"/><a name="output" val="true"/><a name="labelloc" val="east"/></comp><comp lib="1" loc="(550,310)" name="AND Gate"/><comp lib="0" loc="(650,310)" name="Pin"><a name="facing" val="west"/><a name="output" val="true"/><a name="labelloc" val="east"/></comp><wire from="(130,130)" to="(190,130)"/><wire from="(190,130)" to="(190,120)"/><wire from="(190,120)" to="(230,120)"/><wire from="(230,120)" to="(300,120)"/><wire from="(200,180)" to="(260,180)"/><wire from="(260,180)" to="(300,180)"/><wire from="(330,120)" to="(470,120)"/><wire from="(470,120)" to="(500,120)"/><wire from="(330,180)" to="(440,180)"/><wire from="(440,180)" to="(500,180)"/><wire from="(230,120)" to="(230,200)"/><wire from="(230,200)" to="(230,320)"/><wire from="(230,320)" to="(500,320)"/><wire from="(230,200)" to="(230,200)"/><wire from="(230,200)" to="(500,200)"/><wire from="(260,180)" to="(260,240)"/><wire from="(260,240)" to="(260,300)"/><wire from="(260,300)" to="(500,300)"/><wire from="(260,240)" to="(260,240)"/><wire from="(260,240)" to="(500,240)"/><wire from="(470,120)" to="(470,260)"/><wire from="(470,260)" to="(500,260)"/><wire from="(440,180)" to="(440,140)"/><wire from="(440,140)" to="(500,140)"/><wire from="(550,130)" to="(650,130)"/><wire from="(550,190)" to="(650,190)"/><wire from="(550,250)" to="(650,250)"/><wire from="(550,310)" to="(650,310)"/></circuit></project>