# 逻辑问题汇总整理

## 优先级一

### 亚稳态

### 亚稳态的其他衍生问题

### 跨时钟域处理办法

### 时序分析

### FPGA设计流程

### FPGA的组成、内部资源

### FPGA和ASIC的区别

### 可编程片上系统SOPC

### 时钟资源

### 三大通讯协议

### 接口协议

### 竞争冒险

### 阻塞和非阻塞的理解

阻塞(=)和非阻塞(<=)语句的最主要的区别**在其后的引用它的语句的电路结构上**：

* 对于阻塞语句，其综合出的**组合逻辑**的输出，被馈送到其后引用它的语句的组合逻辑的输入端，也即后面的语句引用其新值；
* 对于非阻塞语句，其综合出的**触发器**的输出，被馈送到其后引用它的语句的组合逻辑的输入端，也即后面的语句引用其旧值。

以上内容来自[数字IC面试题](./数字IC面试题.pdf)

详细内容可以参考Clifford E. Cummings的两篇论文:

[Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill](./Nonblocking%20Assignments%20in%20Verilog%20Synthesis,%20Coding%20Styles%20That%20Kill.pdf)

[Verilog Nonblocking Assignments With Delays,Myths & Mysteries](./Verilog%20Nonblocking%20Assignments%20With%20Delays,Myths%20&%20Mysteries.pdf)

### 时序逻辑和组合逻辑的区别

### 状态机的逻辑实现

### DSP架构

### 同步设计

### ZYNQ

### 同步通讯和异步通讯

### 源同步和系统同步之间的区别

### 各种存储器之间的对比

### 锁相环

### 奇数分频

### 同步FIFO, 异步FIFO

### 序列检测

### 利用与非门设计异或门

### JOHNSON计数器

### 串并转换

## 优先级二

### 冯诺依曼、哈佛架构

### 反向们、与非门、或非门的mos管实现

### 磁珠在电路中的作用

### 按键消抖verilog实现

### 串扰

### 大小端模式

### TTL与CMOS

### CRC校验

### 伪随机序列

## 乘法器的原理

[乘法器的原理](https://note.youdao.com/ynoteshare1/index.html?id=21a32bc5552244d7091ba2b4d84d8129&type=note)

[乘法器相关包括Booth乘法器](./Verilog_HDL_那些事儿_时序篇v2.pdf)

## 一些行业的好文章

[项目经历很不错，应届身份进大厂你的学历和学校吃亏](https://note.youdao.com/ynoteshare1/index.html?id=1b2da1cd2057f4f4f598a7ab138433fd&type=note)

[FPGA工程师的个人工作经历总结](https://note.youdao.com/ynoteshare1/index.html?id=b1d7422af68945e048528136f3d0a30a&type=note)

[很多人觉得FPGA难学，因为他们没总结出数电的尽头是模电](https://note.youdao.com/ynoteshare1/index.html?id=52e6bd52814f2894689e922847ffe315&type=note)

[大疆面经](https://note.youdao.com/ynoteshare1/index.html?id=85e2a7ba6cdb1d9b3e11150935ead829&type=note)

[NI面经](https://note.youdao.com/ynoteshare1/index.html?id=dc444e0824abc82842c43ff8222fdb71&type=note)