[
    [
        "%0:i32 = var\n%1:i1 = slt %0, 0:i32\ninfer %1\n",
        []
    ],
    [
        "%0:i32 = var\n%1:i1 = slt %0, 0:i32\npc %1 0:i1\n%2:i1 = eq 0:i32, %0\npc %2 0:i1\n%3:i32 = subnsw 31:i32, %0\n%4:i32 = subnsw 32:i32, %0\n%5:i32 = mulnsw %3, %4\ninfer %5\n",
        []
    ],
    [
        "%0:i32 = var\n%1:i1 = slt %0, 0:i32\npc %1 0:i1\n%2:i1 = eq 0:i32, %0\ninfer %2\n",
        []
    ],
    [
        "%0:i32 = var\n%1:i1 = slt %0, 0:i32\npc %1 0:i1\n%2:i1 = eq 0:i32, %0\npc %2 0:i1\n%3:i32 = subnsw 31:i32, %0\ninfer %3\n",
        []
    ],
    [
        "%0:i32 = var\n%1:i1 = slt %0, 0:i32\npc %1 0:i1\n%2:i1 = eq 0:i32, %0\npc %2 0:i1\n%3:i32 = subnsw 32:i32, %0\ninfer %3\n",
        []
    ],
    [
        "%0:i32 = var\n%1:i1 = slt %0, 0:i32\npc %1 0:i1\n%2:i1 = eq 0:i32, %0\npc %2 0:i1\n%3:i32 = subnsw 31:i32, %0\n%4:i32 = subnsw 32:i32, %0\n%5:i32 = mulnsw %3, %4\n%6:i32 = sdiv %5, 2:i32\ninfer %6\n",
        []
    ]
]