	07.04.2020 Роголев В.А.
	П1-18 1 пара. Архитектура компьютерных систем
	Практическое занятие. Простейшие электронные компоненты


		Тест 1

	Логический элемент NAND состоит из 2 элементов НЕ

	Если на входы элемента NOR подать 1 и 1, то на выходе будет 1

Верно	NOR соответствует функции комбинации бинарных функций ИЛИ-НЕ

	NAND соответствует функции комбинации бинарных функций ИЛИ-НЕ

Верно	Если на входы элемента NOR подать 1 и 1, то на выходе будет 0


		Задача 2

Ответ: 3 
На выходах  B и A  не могут быть значения 1 и 0 соответственно,
так как перед B стоит И , а перед А стоит ИЛИ 
и один из входов И и ИЛИ соединен,
все остальные значиния на выходах могут быть


		Задача 3

" X  & !Y & !Z   |   !X  & Y & !Z   |   !X  & !Y & Z "
( 1 0 0 |  0 1 0 | 0 0 1 )


		Тест 2

Верно	Если на входах триггера (на двух NOR) низкие уровни напряжения, то на выходах значения различны 
	(Если на вход подадут "0", то на выходах будут значения Q и !Q )

	У RS-триггера 2 входа: V (записываемое значение) и S (Set, импульс установки значения)

	Для записи в RS-триггер значения "0" достаточно подать импульс (логическую единицу) на вход S и 0 на вход R

Верно	Триггер может хранить 1 бит информации 
	(А именно "1" или "0")

	Триггер может хранить 1 байт информации

	Если на все входы RS-триггера подать импульс (логическую единицу), то на выходе будут установлены значения логического нуля

Верно	Для построения ячейки памяти достаточно 2 элемента NOR

	Считать значение хранимое триггером можно только один раз

Верно	Считать значение хранимое триггером можно многократно
	(Значение выходов, даже после сигнала сохраниться)

	Для записи в RS-триггер значения "0" достаточно подать импульс (логическую единицу) на вход R

		Тест 3

	Однобитный сумматор можно построить из 3-х элементов NOT

Верно	Полный сумматор, учитывающий биты переноса из младшего разряда и переноса в старший разряд имеет 3 входа и 2 выхода
	
	Полный сумматор, учитывающий биты переноса из младшего разряда и переноса в старший разряд имеет 2 входа и 3 выхода

	Одним из входов сумматора является бит переноса в старший разряд

Верно	Одним из выходов сумматора является бит переноса в старший разряд

	Полный сумматор, учитывающий биты переноса из младшего разряда и переноса в старший разряд имеет 3 входа и 3 выхода

Верно	Одним из входов сумматора является бит переноса из младшего разряда

(3 на вход : 2 значения этого разряда, перенос из младшего разряда,
и 2 на выход: сумма этого разряда, перенос в старший разряд)


