*Reduced instruction set computer*

Тип [[Архитектура процессора|процессорной архитектуры]], философия которой заключается в поддержке набора максимально простых [[Инструкция|инструкций]], которые легко [[Конвейер|конвейеризировать]] и тратят не более одного [[Машинный такт|машинного такта]] на каждом шаге конвейера.

Простота инструкции заключается в выполнении ровно одной функции.

Еще одной особенностью является наличием большего количества *регистров*.

Является своего рода антиподом архитектуры [[Архитектура CISC|CISC]].