# üí° Proyecto OSS CAD con Docker + VS Code

Este entorno te permite compilar autom√°ticamente c√≥digo VHDL o verilog para una FPGA iCE40HX4K usando herramientas libres como Yosys, GHDL y NextPNR, sin tener que instalar linux en tu sistema.

---

## ‚öôÔ∏è Requisitos

Antes de empezar, necesit√°s tener instalado:

- üê≥ [**Docker Desktop**](https://www.docker.com/products/docker-desktop/)
- üíª [**Visual Studio Code**](https://code.visualstudio.com/)
- üì¶ Extensi√≥n de VS Code: **Dev Containers**  
  (Buscar en el marketplace como: `ms-vscode-remote.remote-containers`)
  
- :floppy_disk: [**Programador de lattice**](https://www.latticesemi.com/view_document?document_id=54451)

---

## üöÄ C√≥mo usar el entorno

1. **Clon√° este repositorio**

   ```bash
   git clone https://github.com/Fresita-codificadora/Proyecto_Final_DOME.git
   ```

2. **Abr√≠ la carpeta desde VS Code**

3. Cuando VS Code detecte el contenedor, hac√© clic en:  
   `Reopen in Container` (Reabrir en contenedor)

   si no aparece apreta ctrl+p y en los comandos `Reopen in Container`

5. ¬°Listo! Ya est√°s dentro del entorno.
6. Ahora te recomiendo instalarte dentro del entorno unas extenciones
   - :pager: [VHDL](puorc.awesome-vhdl)
   - :vhs:  [TerosHDL](teros-technology.teroshdl)
   - :cd: [Verilo-HDL](mshr-h.veriloghdl)
---

## üìÅ Estructura del proyecto

| Carpeta       | Contenido                                        |
|---------------|--------------------------------------------------|
| `src/`        | Tu c√≥digo fuente VHDL o Verilog                 |
| `constraints/`| Archivos `.pcf` con las restricciones del pinout |
| `output/`     | Aqu√≠ se genera el archivo `.bin` final           |

---

## üõ†Ô∏è C√≥mo compilar

### üîò Paso 1: Ejecutar la tarea de compilaci√≥n

En VS Code, presion√° `Ctrl+Shift+P` y eleg√≠:

- `Run Task > Compilar VHDL` ‚Äî para proyectos en VHDL
- `Run Task > Compilar Verilog` ‚Äî para proyectos en Verilog

üß† Te va a preguntar:

- El **nombre del m√≥dulo top** (sin extensi√≥n)
- El **archivo `.pcf`** correspondiente (sin `.pcf`)

-importante el nombre del archivo debe coincidir con el nombre del componente
### üì¶ Resultado

El binario resultante se guarda como:

```
output/mi_modulo.bin
```

---

## ‚¨ÜÔ∏è Subir el binario a la FPGA

Una vez compilado, pod√©s usar tu programador preferido.
te recomiendo 
üëâ [**Programador de lattice**](https://www.latticesemi.com/view_document?document_id=54451)

si no el programador oficial IceStorm, descargalo desde:

üì• [https://github.com/cliffordwolf/icestorm](https://github.com/cliffordwolf/icestorm)

> Si us√°s otra herramienta como `iceprog`, `openFPGALoader` o similar, pod√©s adaptarlo a tu flujo.

---

## ‚ú® Extras

Este entorno tambi√©n soporta:
- Proyectos mixtos **VHDL + Verilog**
- Simulaci√≥n b√°sica con GHDL (en desarrollo)
- Extensi√≥n con nuevos `make` targets personalizados

---

## üìå Licencia

MIT License ‚Äì libre de usar y modificar.
