TimeQuest Timing Analyzer report for vga_with_hw_test_image
Thu Dec 06 11:18:27 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Thu Dec 06 11:18:21 2018 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.58 MHz ; 130.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.342 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.681 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                    ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.342 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.496      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.720 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.127      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.736 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.110      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 12.745 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.101      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.084 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.754      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.211 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.635      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.407 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.431      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.412 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.426      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.565 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.273      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
; 13.744 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 6.102      ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; Player:p2|S.CROUCHTHRUST            ; Player:p2|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Player:p2|S.LOSE                    ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Player:p2|S.STANDTHRUST             ; Player:p2|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; Player:p1|S.STANDTHRUST             ; Player:p1|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Player:p1|S.LOSE                    ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Player:p1|S.CROUCHTHRUST            ; Player:p1|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.936 ; Player:p2|S.CROUCH                  ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.201      ;
; 0.992 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.256      ;
; 1.015 ; Player:p2|S.STAND                   ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.280      ;
; 1.028 ; Player:p2|S.STAND                   ; Player:p2|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.293      ;
; 1.059 ; Player:p2|S.CROUCHTHRUST            ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.324      ;
; 1.063 ; Player:p2|S.STAND                   ; Player:p2|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.328      ;
; 1.068 ; Player:p1|S.STAND                   ; Player:p1|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.332      ;
; 1.115 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.379      ;
; 1.152 ; Player:p2|S.CROUCH                  ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.417      ;
; 1.161 ; Player:p1|S.CROUCH                  ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.425      ;
; 1.162 ; Player:p2|S.CROUCH                  ; Player:p2|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.427      ;
; 1.196 ; Player:p1|S.CROUCH                  ; Player:p1|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.460      ;
; 1.199 ; Player:p1|S.CROUCH                  ; Player:p1|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.463      ;
; 1.218 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.086      ; 1.490      ;
; 1.253 ; Player:p1|S.CROUCH                  ; Player:p1|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.517      ;
; 1.256 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.520      ;
; 1.271 ; Player:p1|S.STAND                   ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.535      ;
; 1.281 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.546      ;
; 1.304 ; Player:p1|S.STAND                   ; Player:p1|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.568      ;
; 1.307 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.571      ;
; 1.319 ; Player:p2|S.CROUCH                  ; Player:p2|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.584      ;
; 1.323 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.588      ;
; 1.328 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.593      ;
; 1.338 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.602      ;
; 1.340 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.605      ;
; 1.341 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.606      ;
; 1.343 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.608      ;
; 1.344 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.609      ;
; 1.345 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.610      ;
; 1.346 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.611      ;
; 1.362 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|row[7]     ; clk          ; clk         ; 0.000        ; 0.086      ; 1.634      ;
; 1.370 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.634      ;
; 1.381 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.086      ; 1.653      ;
; 1.401 ; Player:p1|S.STAND                   ; Player:p1|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.665      ;
; 1.408 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.674      ;
; 1.414 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.679      ;
; 1.426 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.691      ;
; 1.441 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.707      ;
; 1.449 ; Player:p2|S.STANDTHRUST             ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.714      ;
; 1.451 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.715      ;
; 1.452 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.716      ;
; 1.452 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.709      ;
; 1.454 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.711      ;
; 1.464 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.728      ;
; 1.469 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.732      ;
; 1.480 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.745      ;
; 1.493 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.513 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.779      ;
; 1.528 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.785      ;
; 1.545 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.087      ; 1.818      ;
; 1.554 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.819      ;
; 1.578 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.841      ;
; 1.581 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.087      ; 1.854      ;
; 1.597 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|row[6]     ; clk          ; clk         ; 0.000        ; 0.086      ; 1.869      ;
; 1.601 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.867      ;
; 1.603 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.869      ;
; 1.604 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.870      ;
; 1.605 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.871      ;
; 1.606 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.872      ;
; 1.609 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.872      ;
; 1.631 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.087      ; 1.904      ;
; 1.631 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.895      ;
; 1.635 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.901      ;
; 1.637 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.903      ;
; 1.642 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.898      ;
; 1.642 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.899      ;
; 1.643 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.907      ;
; 1.643 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.900      ;
; 1.664 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.930      ;
; 1.668 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.933      ;
; 1.671 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[9] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.936      ;
; 1.671 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.936      ;
; 1.672 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.938      ;
; 1.674 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.940      ;
; 1.677 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.943      ;
; 1.684 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.948      ;
; 1.685 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.949      ;
; 1.686 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.951      ;
; 1.687 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.952      ;
; 1.688 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.688 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.690 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.087      ; 1.963      ;
; 1.696 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.961      ;
; 1.711 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.976      ;
; 1.718 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.975      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 143.16 MHz ; 143.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.015 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.682 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.015 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.833      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.349 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.065     ; 6.505      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.362 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.491      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.370 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.483      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.684 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.164      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.803 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 6.050      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.993 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.855      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 13.995 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.853      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.122 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.726      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
; 14.276 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.580      ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; Player:p2|S.CROUCHTHRUST            ; Player:p2|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Player:p2|S.LOSE                    ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Player:p2|S.STANDTHRUST             ; Player:p2|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; Player:p1|S.STANDTHRUST             ; Player:p1|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Player:p1|S.LOSE                    ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Player:p1|S.CROUCHTHRUST            ; Player:p1|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.863 ; Player:p2|S.CROUCH                  ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.105      ;
; 0.911 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.152      ;
; 0.922 ; Player:p2|S.STAND                   ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.164      ;
; 0.925 ; Player:p2|S.STAND                   ; Player:p2|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.167      ;
; 0.959 ; Player:p2|S.STAND                   ; Player:p2|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.201      ;
; 0.966 ; Player:p2|S.CROUCHTHRUST            ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.208      ;
; 0.973 ; Player:p1|S.STAND                   ; Player:p1|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.214      ;
; 1.021 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.262      ;
; 1.047 ; Player:p2|S.CROUCH                  ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.289      ;
; 1.063 ; Player:p1|S.CROUCH                  ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.304      ;
; 1.063 ; Player:p2|S.CROUCH                  ; Player:p2|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.305      ;
; 1.086 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.335      ;
; 1.098 ; Player:p1|S.CROUCH                  ; Player:p1|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.339      ;
; 1.098 ; Player:p1|S.CROUCH                  ; Player:p1|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.339      ;
; 1.141 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.382      ;
; 1.145 ; Player:p1|S.STAND                   ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.386      ;
; 1.150 ; Player:p1|S.CROUCH                  ; Player:p1|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.391      ;
; 1.159 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.400      ;
; 1.183 ; Player:p1|S.STAND                   ; Player:p1|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.424      ;
; 1.195 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.436      ;
; 1.198 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.439      ;
; 1.206 ; Player:p2|S.CROUCH                  ; Player:p2|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.448      ;
; 1.210 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.451      ;
; 1.212 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.453      ;
; 1.212 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.453      ;
; 1.213 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.454      ;
; 1.214 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.455      ;
; 1.214 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.455      ;
; 1.222 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|row[7]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.471      ;
; 1.223 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.464      ;
; 1.225 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.466      ;
; 1.231 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.472      ;
; 1.240 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.489      ;
; 1.255 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.496      ;
; 1.266 ; Player:p1|S.STAND                   ; Player:p1|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.507      ;
; 1.274 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.515      ;
; 1.290 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.532      ;
; 1.301 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.542      ;
; 1.302 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.543      ;
; 1.304 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.545      ;
; 1.319 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.559      ;
; 1.328 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.564      ;
; 1.328 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.564      ;
; 1.329 ; Player:p2|S.STANDTHRUST             ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.571      ;
; 1.335 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.576      ;
; 1.351 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.592      ;
; 1.359 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.600      ;
; 1.363 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.604      ;
; 1.384 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.633      ;
; 1.395 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.631      ;
; 1.410 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.651      ;
; 1.414 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.654      ;
; 1.418 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.667      ;
; 1.432 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|row[6]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.681      ;
; 1.442 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.682      ;
; 1.452 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.693      ;
; 1.454 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.695      ;
; 1.455 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.696      ;
; 1.456 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.697      ;
; 1.456 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.697      ;
; 1.461 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.710      ;
; 1.467 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.708      ;
; 1.468 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.709      ;
; 1.477 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.718      ;
; 1.484 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.720      ;
; 1.484 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.720      ;
; 1.500 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.735      ;
; 1.503 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.744      ;
; 1.507 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.748      ;
; 1.509 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.750      ;
; 1.511 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.752      ;
; 1.511 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.753      ;
; 1.512 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.753      ;
; 1.514 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.763      ;
; 1.514 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.755      ;
; 1.516 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.758      ;
; 1.517 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.759      ;
; 1.520 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.761      ;
; 1.521 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.762      ;
; 1.521 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.762      ;
; 1.524 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.765      ;
; 1.538 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.779      ;
; 1.541 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.783      ;
; 1.542 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[9] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.783      ;
; 1.544 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.785      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.135 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.217 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.135 ; vga_controller:b2v_inst1|h_count[4] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.732      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.326 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.032     ; 3.549      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.337 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.537      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.342 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.532      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.527 ; vga_controller:b2v_inst1|h_count[7] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.340      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.586 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.288      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.665 ; vga_controller:b2v_inst1|h_count[9] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.202      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.667 ; vga_controller:b2v_inst1|h_count[6] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.200      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.740 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.127      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
; 16.816 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.051      ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; Player:p1|S.STANDTHRUST             ; Player:p1|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Player:p1|S.LOSE                    ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Player:p1|S.CROUCHTHRUST            ; Player:p1|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Player:p2|S.CROUCHTHRUST            ; Player:p2|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Player:p2|S.LOSE                    ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Player:p2|S.STANDTHRUST             ; Player:p2|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.423 ; Player:p2|S.CROUCH                  ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.547      ;
; 0.448 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.572      ;
; 0.477 ; Player:p2|S.STAND                   ; Player:p2|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.601      ;
; 0.484 ; Player:p2|S.CROUCHTHRUST            ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.608      ;
; 0.489 ; Player:p2|S.STAND                   ; Player:p2|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.613      ;
; 0.504 ; Player:p1|S.STAND                   ; Player:p1|S.STANDTHRUST             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.628      ;
; 0.508 ; Player:p2|S.STAND                   ; Player:p2|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.632      ;
; 0.509 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.633      ;
; 0.533 ; Player:p1|S.CROUCH                  ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.657      ;
; 0.533 ; Player:p2|S.CROUCH                  ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.657      ;
; 0.535 ; Player:p2|S.CROUCH                  ; Player:p2|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.659      ;
; 0.548 ; Player:p1|S.CROUCH                  ; Player:p1|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.672      ;
; 0.553 ; Player:p1|S.CROUCH                  ; Player:p1|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.677      ;
; 0.566 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.694      ;
; 0.574 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.698      ;
; 0.577 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.701      ;
; 0.578 ; Player:p1|S.CROUCH                  ; Player:p1|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.702      ;
; 0.597 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.721      ;
; 0.602 ; Player:p1|S.STAND                   ; Player:p1|S.LOSE                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.726      ;
; 0.605 ; vga_controller:b2v_inst1|h_count[3] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.728      ;
; 0.605 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.729      ;
; 0.612 ; Player:p2|S.CROUCH                  ; Player:p2|S.CROUCHTHRUST            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.736      ;
; 0.614 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.738      ;
; 0.615 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.739      ;
; 0.616 ; Player:p1|S.STAND                   ; Player:p1|S.CROUCH                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.740      ;
; 0.617 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.741      ;
; 0.625 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|row[7]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.753      ;
; 0.632 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.756      ;
; 0.635 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.763      ;
; 0.635 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.759      ;
; 0.637 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.761      ;
; 0.637 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.762      ;
; 0.638 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.762      ;
; 0.638 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.762      ;
; 0.655 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.780      ;
; 0.655 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.779      ;
; 0.658 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.782      ;
; 0.660 ; Player:p2|S.STANDTHRUST             ; Player:p2|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.784      ;
; 0.668 ; Player:p1|S.STAND                   ; Player:p1|S.STAND                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.792      ;
; 0.672 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.796      ;
; 0.673 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.797      ;
; 0.680 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.804      ;
; 0.681 ; vga_controller:b2v_inst1|h_count[2] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.804      ;
; 0.687 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.812      ;
; 0.691 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.032      ; 0.807      ;
; 0.692 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.032      ; 0.808      ;
; 0.698 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.822      ;
; 0.709 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.832      ;
; 0.711 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.834      ;
; 0.712 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.841      ;
; 0.724 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.853      ;
; 0.731 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.032      ; 0.847      ;
; 0.734 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|row[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.862      ;
; 0.735 ; vga_controller:b2v_inst1|h_count[1] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.858      ;
; 0.744 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.873      ;
; 0.746 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|v_count[9] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.870      ;
; 0.746 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.870      ;
; 0.747 ; vga_controller:b2v_inst1|v_count[3] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.872      ;
; 0.749 ; vga_controller:b2v_inst1|v_count[9] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.872      ;
; 0.750 ; vga_controller:b2v_inst1|v_count[8] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.875      ;
; 0.752 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[4] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.875      ;
; 0.752 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.877      ;
; 0.753 ; vga_controller:b2v_inst1|h_count[0] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.876      ;
; 0.753 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.877      ;
; 0.755 ; vga_controller:b2v_inst1|v_count[5] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.879      ;
; 0.757 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[8] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.758 ; vga_controller:b2v_inst1|v_count[6] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.883      ;
; 0.759 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.884      ;
; 0.760 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.885      ;
; 0.762 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.032      ; 0.878      ;
; 0.763 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.888      ;
; 0.763 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.888      ;
; 0.763 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[2] ; clk          ; clk         ; 0.000        ; 0.032      ; 0.879      ;
; 0.766 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.890      ;
; 0.776 ; vga_controller:b2v_inst1|v_count[7] ; vga_controller:b2v_inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.901      ;
; 0.777 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.906      ;
; 0.779 ; vga_controller:b2v_inst1|v_count[4] ; vga_controller:b2v_inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.904      ;
; 0.789 ; vga_controller:b2v_inst1|v_count[0] ; vga_controller:b2v_inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.912      ;
; 0.789 ; vga_controller:b2v_inst1|v_count[2] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.914      ;
; 0.792 ; vga_controller:b2v_inst1|h_count[8] ; vga_controller:b2v_inst1|h_count[3] ; clk          ; clk         ; 0.000        ; 0.031      ; 0.907      ;
; 0.800 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.925      ;
; 0.801 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[5] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.924      ;
; 0.802 ; vga_controller:b2v_inst1|h_count[5] ; vga_controller:b2v_inst1|h_count[1] ; clk          ; clk         ; 0.000        ; 0.032      ; 0.918      ;
; 0.803 ; vga_controller:b2v_inst1|v_count[1] ; vga_controller:b2v_inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.928      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.342 ; 0.183 ; N/A      ; N/A     ; 9.217               ;
;  clk             ; 12.342 ; 0.183 ; N/A      ; N/A     ; 9.217               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ctrl[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ctrl[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ctrl[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ctrl[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3080     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3080     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 1107  ; 1107 ;
+---------------------------------+-------+------+


+-------------------------------------------------------------------+
; Clock Status Summary                                              ;
+------------------------------------+-------+------+---------------+
; Target                             ; Clock ; Type ; Status        ;
+------------------------------------+-------+------+---------------+
; clk                                ; clk   ; Base ; Constrained   ;
; vga_controller:b2v_inst1|column[0] ;       ; Base ; Unconstrained ;
+------------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Thu Dec 06 11:18:19 2018
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: vga_controller:b2v_inst1|column[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:b2v_inst|p2[12][14] is being clocked by vga_controller:b2v_inst1|column[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 16.666
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.342               0.000 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga_controller:b2v_inst1|column[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:b2v_inst|p2[12][14] is being clocked by vga_controller:b2v_inst1|column[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 16.666
Info (332146): Worst-case setup slack is 13.015
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.015               0.000 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.682               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga_controller:b2v_inst1|column[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:b2v_inst|p2[12][14] is being clocked by vga_controller:b2v_inst1|column[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 16.666
Info (332146): Worst-case setup slack is 16.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.135               0.000 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.217               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4871 megabytes
    Info: Processing ended: Thu Dec 06 11:18:27 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:02


