# 晶圆代工争霸战四部曲

> 本文转载自「EETOP」
>
> 来源：中国台湾作者lynn1205的科技博客

## 第一篇 半导体知识（前传）

现代科技不断革新，网路平台与云端运算背后，仰赖著上千台电脑伺服器相互连结；智慧型手机除了能登录网页与多样化的应用程式，未来更能支援扩增实境 (AR)、3D影像、支付等功能；除此之外还有感测元件、智慧家庭、穿戴式装置、自动车…。

从电子商务、金融到医疗、法务，所有产业正面临著大规模的剧变。科技的浪潮提供更便利的社会，为人类生活带来了无限的可能；支撑这一切发展的基石，就是「半导体」。

在全球经济体中，半导体相关产业每年带来的经济效益约是 7 兆美元；而在2012年，台湾半导体总产值突破 2 兆台币，跃居世界第 2 位、成为最大的产业群，就业人次高达18万。


时常在报章杂志上听到半导体、晶圆、IC、纳米制程等名词，却又不甚了解意思？作为现代人，甚至作为台湾人，不可不知半导体。（按曰：十万青年十万肝，GG轮班救台湾）

本系列的 IC 产业地图，将以半导体相关知识作为系列首篇，介绍「晶圆代工」相关名词与各国间产业现况。并讨论各大厂间的竞合关系。

### 什么是半导体？

半导体是导电性介于导体（金属）与绝缘体（陶瓷、石头）之间的物质，包括硅、锗。

利用半导体制作电子元件的目的在于：不像导体绝对导电、绝缘体完全不导电；**藉由注入杂质，可以精准地调整半导体的导电性**。由于硅拥有较大的能隙、可以有较大杂质掺杂范围，所以**可以被利用来制作重要的半导体电子元件电晶体 (Transistor)**。

> 大陆将transistor翻译成“晶体管”

由于发明了电晶体，这个年代成为人类科技文明进步最快的年代，电子技术与电脑工业才开始了长足的发展，堪称二十世纪最伟大的发明之一。

发明电晶体的萧克利 (Shockley)、巴丁 (Bardeen) 与布拉顿 (Brattain) 三位物理学家在1956年共同荣获诺贝尔奖。

1956年，萧克利在旧金山南方成立萧克利半导体实验室 (Shockley Semiconductor Lab)，带动美国硅谷 (Silicon Valley) 的蓬勃发展，硅谷一名称系由半导体原料硅而来。

讲到硅谷的发展成因与历史，绝对不能不提萧克利半导体实验室的影响。一个天才的创业会引来众多天才的投奔，因此当时一堆优秀人才趋之若鹜地跑到萧克利的实验室来；但后来因萧克利暴躁又疑神疑鬼的性格，又纷纷辞职离去，被萧克利怒称为「八叛徒」(The Traitorous Eight)。


八位叛徒中，包括了诺伊斯 (Noyce)、摩尔 (Moore，就是摩尔定律的那个摩尔！) 等人，他们随后成立了快捷半导体 (Fairchild Semiconductor)，成为了第一家将硅电晶体商业化的公司。


这家公司最重要不是它的产品、而是影响力——快捷可说是硅谷人才的摇篮，创始人和员工出来开的公司和投资的公司在湾区超过 130家上市企业，里面包括了 Intel、AMD 等公司，市值达 21 万亿美元。对硅谷乃至当今时代的科技发展都有著不可或缺的影响和作用。

好啦此为后话不提，让我们回来看看硅谷发展一切的源头——电晶体到底是什么。

**电晶体的主要功能有两个：「放大信号」与「开关」。**


电晶体就像是数位讯号的「收音机」──收音机的原理是将微弱的讯号放大、用喇叭发声出来，电晶体能将讯号的电流放大；而数位讯号是由0与1组成，1代表著电流「开」、0代表著电流「关」，电晶体以每秒超过 1千亿次的开关来运作，让电流以特定方式通过。


这边让我们来简单谈谈电晶体的运作原理。


电晶体由硅组成，而硅是 4 颗电子。在硅半导体中加入元素磷，具有 5 颗电子、比硅多一颗电子(-)变成 N 型电晶体 (Negative)。


另外加入元素硼，具有 3 颗电子、 比硅少一颗电子(-)变成 P 型电晶体 (Positive) 。电晶体两端可以通电，称为「源极」和「汲极」。

由于P型和N型分别多了电子和少了电子，所以电晶体在 N 型和 P 型接起来的状态下电子不会流通，此时电流开关为「关」。

为了达到开关的效果，我们使用第三个电极「闸极」(Gate) 取代机械按钮开关；闸极间以氧化层和半导体隔绝。若我们在闸极上方施以正电电压，让 N 型多出来的电子能够重新流通、并从源极流到汲极，此时电流开关为「开」。


上述即为半导体元件电晶体如何藉由加入杂质(磷、硼)来控制导电性、进而控制电流开关的原理。


但是这数亿个电晶体在哪里呢？你可能正在心想：「我手机有大到能放进数亿个电晶体？」


答案是：电晶体是纳米等级，比人体细胞还要小。三星以及台积电在先进半导体制程的 14 纳米与 16 纳米之争，14 **纳米指的就是电晶体电流通道的宽度**。宽度越窄、耗电量越低；然而原子的大小约为 0.1 纳米，14 纳米的通道仅能供一百多颗原子通过。故制作过程中只要有一颗原子缺陷、或者出现一丝杂质，就会影响产品的良率。

对于半导体大厂而言，**制程是技术，但良率才是其中的关键Know-how**。**一般能将良率维持在八成左右已经是非常困难的事情了，台积电与联电的制程良率可以达到九成五以上，可见台湾晶圆代工的技术水平**。

> Know-how：Know-How 的中文译名为：技术诀窍，最早指中世纪手工作坊师傅向徒弟传授的技艺的总称。多指从事某行业或者做某项工作，所需要的技术诀窍和专业知识。对于技术门槛和科技含量极高的汽车行业来说，Know-How更是汽车企业不轻易对外开放的技术绝密。

事实上，这数亿个电晶体，全部都塞在一个长宽约半公分、指甲大小的晶片上。这片晶片包含电晶体等电子元件，就叫做「集成电路」(Integrated Circuit, IC)，俗称IC。

所谓的大规模集成电路 (LSI, Large Scale Integration) 代表的不是这个电路板很大，**而是上面约一万个电晶体**；超大规模集成电路 (VLSI, Very Large Scale Integration) **则约有十万个电晶体**。

### 集成电路是怎么制作出来的呢？

在集成电路出现之前，工业界必须各自生产电晶体、二极体、电阻、电容等电子元件，再把所有元件连接起来做成电路，不但複杂又耗时费工。故若能直接依照设计图做出一整个电路板，将能更加精确、速度更快且成本更低。

德州仪器公司的基尔比 (Jack St. Clair Kilby) 是第一个想到要把元件放到晶片上集体化的发明人，在1958年他试验成功，开闢了一个崭新的电脑技术时代，甚至很多学者认为由集成电路所带来的数位革命是人类历史中最重要的事件。基尔比也因此于2000年获得诺贝尔物理奖。

 集成电路的制作过程分为以下步骤。

#### 一. 建筑设计: IC设计 (CIRCUIT DESIGN)

如同在盖房子之前，建筑设计师必须画出设计图，规划房间分布、使用材料；在制作半导体晶片时，工程师会画出电路图 (Circuit Diagram)，规划一个晶片上应该要具备的功能 (包括算术逻辑、记忆功能、 浮点运算、 数据传输)、各个功能分布在晶片上的区域，与制作所需的电子元件。

接下来，工程师会使用硬体描述语言 (HDL) 将电路图描写出来。

待确认无误后再将HDL程式码放入电子设计自动化工具 (EDA tool)，让电脑将程式码转换成电路图。

#### 二.  建筑地基: 晶圆制造 (WAFER FOUNDRY)

设计师设计完房子后，就需要将电路设计图交由建筑工人将房子盖出来。盖房子需要地基，制作晶片也要，安置所有电子元件的基板就是「晶圆」(Wafer)。


首先，晶圆制造厂会将硅纯化、溶解成液态，再从中拉出柱状的硅晶柱，上面有一格一格的硅晶格，后续可供电晶体安置上去。

也由于硅晶格的排列是安装电子元件的关键，「拉晶」的步骤非常重要──晶柱的制作过程就像是在做棉花糖一样，一边旋转一边成型，旋转拉起的速度以及温度的控制都会影响到晶柱的品质。

接下来，晶圆厂会用钻石刀像切火腿一般，将一整条的晶柱切成一片片的薄片，再经过抛光后，就变成了「晶圆」(Wafer)，也就是晶片的基板；晶圆上面的晶格可供电晶体置入。

常听到的8吋、12吋晶圆厂，代表的就是硅晶柱切成薄片后的晶圆直径，而整块晶圆可以再被切成一片片的裸晶 (Die)；裸晶经过封装后，才被称为晶片 (Chip)、或称 IC。


晶圆的尺寸，可以决定后续裁切制作出来的晶片有多少数量。


附注: AnySillicon网站上提供的计算机(Die Per Wafer Calculator)可供计算一块晶圆上能切出多少裸晶。


如直径8吋的晶圆片使用2.0微米的制程，可以切出588颗64M的DRAM (记忆体)；至于12吋的晶圆，可以切出的成品又更多。


然而如先前所述，硅纯度、拉晶速度与温度控制都是晶柱品质的关键，越粗的硅晶柱越难拉出好品质，故尺寸越大、技术难度就越高，12吋晶圆厂也就比8吋晶圆厂的制程更先进。 

另外，杂质对这些完美无缺的硅晶格构成很大的威胁（想想看：电晶体比人体细胞还小，稍有一丝杂质变足以毁坏整个硅晶格了），因此制造人员进入无尘室前，都必须事先清洗身体、穿戴防尘衣、全副武装采取预防措施。晶圆制造环境更比手术室干净十万倍。

晶圆会在无尘的状态下送到无尘室并分装到密封的容器中，进行随后的生产步骤。 

#### 三. 建筑成形: 光罩制作 (光蚀刻与微影成像)


我们在先前提到，集成电路 (IC) 跨时代的意义在于，工业界不用各自生产电子件再组建起来，可以一口气将电路板依据电路图生产出来。这是怎么做到的呢？


答案是：光学摄影技术。一大张的电路设计图，要缩小并压印到硅晶圆（基板），靠的就是光学原理。


首先光罩厂会将IC设计图形第一次缩小，以电子束刻在石英片上，成为光罩。

由于电子束的宽度是1微米，所以光罩上依据设计图所刻出的半导体迴路也是1微米宽。接下来光罩厂会将完成的光罩送进晶圆厂。


晶片制造，也就是将光罩上刻的设计图、第二度缩小至晶圆上。与底片洗出相片的原理一样，「光罩」就是照相底片、「晶圆」就是相片纸。

晶圆上面会事先涂上一层光阻 （相片感光材料），透过紫外光的照射与凸透镜聚光效果、会将光罩上的电路结构缩小并烙印在晶圆上，最后印在晶圆上的半导体迴路会从光罩的 1 微米、变为 0.1 微米。阴影以外的部分会被紫外光破坏，随后能被冲洗液洗掉。

藉由光蚀刻与微影成像，晶圆厂成功将设计图转印到微小的晶圆基板上。如同底片品质会影响照片成像的好坏，光罩上图形的细緻度是晶片品质的关键。


光刻制程结束后，工程师会在晶圆上继续加入离子。透过注入杂质到硅的结构中控制导电性，与一连串的物理过程，制造出电晶体。其过程相当複杂，甚至需要像两个足球场大的无尘室。

待晶圆上的电晶体、二极体等电子元件制作完成后，工程师会将铜倒入沟槽中形成精细的接线，将许多电晶体连结起来。在指甲大的空间里，数公里长的导线连接了数亿个电晶体，制作成大型集成电路。至此，伟大的建筑就完成了。

#### 四. 成品包装: 封装与测试

晶圆完成后被送到封装厂，会切割成一片片的「裸晶」，如先前图所示。由于裸晶小而薄、非常容易刮伤，故封装厂会将裸晶安装在导线架上、在外面封装上绝缘的塑胶体或陶瓷外壳，剪下来印上委託制造公司的标志。最后进行测试，进行晶片结构及功能的确认、将不良品挑出，一颗晶片就大功告成了！

### 半导体大厂有哪些？

1960年代集成电路的发明，让许多的半导体元件可以一次放在一块晶片上。随著半导体的缩小，IC上可容纳的电晶体数目，约每隔两年便会增加一倍、性能每18个月能提升一倍 。

从1960年代不到10个，1980年代增加到10万个、1990年代增加到1000万个。这个现象由英特尔的名誉董事长摩尔所提出，称为摩尔定律 (Moore’s Law)。如今，集成电路上的元件高达数亿至数十亿个。

早期，半导体公司多是从IC设计、制造、封装、测试到销售都一手包办的整合元件制造商(Integrated Device Manufacturer, 俗称IDM)，如英特尔 (Intel)、德州仪器 (TI)、摩托罗拉(Motorola)、三星 (Samsung)、菲利普 (Philips)、东芝 (Toshiba)，以及国内的华邦、旺宏。


然而，由于摩尔定律的关系，半导体晶片的设计和制作越来越複杂、花费越来越高，单独一家半导体公司往往无法负担从上游到下游的高额研发与制作费用，因此到了1980年代末期，半导体产业逐渐走向专业分工的模式──有些公司专门设计、再交由其他公司做晶圆代工和封装测试。


其中的重要里程碑莫过于1987年台积电 (TSMC) 的成立。


由于一家公司只做设计、制程交给其他公司，容易令人担心机密外洩的问题 （比如若高通和联发科两家彼此竞争的IC设计厂商若同时请台积电晶圆代工，等于台积电知道了两家的秘密），故一开始台积电并不被市场看好。


然而，台积电本身没有出售晶片、纯粹做晶圆代工，更能替各家晶片商设立特殊的生产线，并严格保有客户隐私，成功证明了专做晶圆代工是有利可图的。


如今台积电是全球排名第一的晶圆代工公司。知名厂商亦包括全球排名第二的联电 (UMC)、格罗方德 (GlobalFoundries)、中芯 (SMIC)。


由于IC设计公司只设计和销售晶片，但将制造、封装、测试外包给第三方、以专心投入资金与人力研发，故被称为无厂半导体 (Fabless Semiconductor Company)，包括高通 (Qualcomm)、博通 (Broadcom)、联发科 (MediaTek)，与中国紫光集团下的展讯 (SpreadTrum)。


最后，台湾半导体封装大厂日月光(ASE)排名全世界第一，全球市占近20%。排名第二为美商艾克尔(Amkor)、第三亦为台湾厂商硅品(SPIL)。


半导体产业在近数十年来的发展速度不只惊人，许多重大的创新也支持了众多其他产业也、产生了极大的影响，可以说是数位时代之母。毫无疑问地，在未来，半导体的应用与产业规模，将会比今日来的更加广泛且举足轻重。 

最后为大家轻松总结一下我们这篇已经提到的知识，同时看看还有哪些知识虽然在本篇文章中没有提到、但同样很重要的，预告一下会在下篇出现：

「 IC」的中文叫「集成电路」，在电子学中是一种把电路（包括半导体装置、元件）小型化、并制造在半导体晶圆表面上。所以半导体只是制作「IC」的原料。

因为是将电路缩小化，你也可以叫它「微电路 (microcircuit)」、「微晶片 (microchip)」、「晶片 (chip)」。

也就是说，台湾媒体常称的半导体产业链，正确一点来说应该叫「IC设计」、「IC制造」、「IC封装」！

因为在 IC 设计和封装的环节都不会碰到半导体啊啊～半导体只是原料，重点是那颗 IC！IC设计的厂商有发哥 (MTK) 和高通、封装则有日月光和硅品。

而我们从头到尾在介绍的「半导体大厂」只有台积电 (TSMC) 等晶圆代工厂在做的事，包括如何把电路缩小化、和晶圆代工的制程。

好啦，晶圆代工的制程就总结到这里。

从下一篇开始，我们要从产业链往上回溯来解答这几个问题，看看 IC 晶片的用途、又是怎么设计来的。

## 第二篇：台积电 VS 联电

2016 年 10 月， 晶圆代工厂台积电董事长张忠谋谈及 Intel  跨足晶圆代工领域，谈及此举是把脚伸到池里试水温，并表示：「相信英特尔会发现，水是很冰冷的。」全球晶圆代工在 2015 年的产值高达488.91  亿美元，更是台湾科技业与金融业维生的命脉。

Intel和台积电之对决将孰赢孰败? 更别提一旁虎视眈眈地三星，这场战争在多年以前早已悄悄开打。今天就让我们来谈谈各家巨头的爱恨纠葛。

### 霸主—台积电(TSMC)

- 特色：砸大钱、高额资本支出，自己建厂自己研发，拼先进制程。
- 拥有最高的良率与庞大产能优势，成熟制程达16纳米。

全球第一家、也是全球最大的晶圆代工企业，晶圆代工市佔率高达 54%。2015 年资本额约新台币2,593.0 亿元，市值约 1,536 亿美金 (2016/9)、约五兆新台币。

另一方面，台积电在2016年度的资本支出高达 95 亿至 105 亿美元(约新台币 3,050 亿至 3,380 亿元)，已超越 Intel。

制程方面采取稳进路线，从28 纳米、20 纳米，到 2015 年 Q2 成熟制程(能大量生产、且在效能与良率上都稳定)达 16 纳米。

先进制程 10 纳米预计在 2017 年第 1 季量产。其更于 2016 年 9 月底透露，除 5 纳米制程目前正积极规划之外，更先进的 3 纳米制程目前也已组织了 300 到 400 人的研发团队。

在制程上，若莫尔定律成立，则未来的制程突破将会有限，台积电预计将采取持续投入先进制程研发，但也著力于成熟制程特规化上的双重策略，以维持其晶圆代工的龙头地位。

### 挑战者NO.1—台积电与联电的历史情仇

联华电子

- 捡台积电剩下的客户，如：小IC设计公司的单，特点在于量不大、但可客制化。
- 专注于成熟制程28纳米。

仅次于台积电、全球第二大晶圆代工厂。然 2015 年已被格罗方德以 9.6% 的市占超过、以 9.3% 的市佔率成为老三。事实上代工产业只有龙头一枝独秀，景气不佳时仅台积电始终维持获利，其余 2、3、4名皆是一团混战。


联电创立于 1980 年，也是台湾第一家上市的半导体公司，早年一直是晶圆代工领域的领导者。


什么原因导致联电与台积电曾并称晶圆双雄，到如今无论股价、营收与获利都拼不过台积电在晶圆代工的地位呢？这就要说说台积电董事长张忠谋与联电荣誉董事长曹兴诚二王相争的故事了。


张忠谋于 1949 年赴美留学，分别拿到美国麻省理工学院机械工程系学士、硕士，因为申请博士失败，毕业后只好先进入德州仪器 (TI) 工作，当时的张忠谋 27 岁。


彼时德仪正替 IBM 生产四个电晶体，IBM提供设计、德仪代工，可以说是晶圆代工的雏形。张忠谋带领几个工程师，成功把德仪的良率从 2%-3% 成功提升至 20% 以上、甚至超过 IBM 的自有产线。


张忠谋在德仪待了 25 年，直到 1983 年确定不再有升迁机会，1985 年应经济部长孙运璿之邀、回台担任工研院院长，当时的张忠谋已经54岁了。


相较于张忠谋的洋学历与外商经历，曹兴诚由台大电机系学士、交大管科所硕士毕业后进入工研院。工研院于 1980 年出资成立联电后，于 1981 年起转任联电副总经理、隔年转任总经理。


让我们再看一次──联电是创立于 1980 年，曹兴诚 1981 年任副总经理、张忠谋于 1985 年以工研院院长身分兼任联电董事长。


1986 年、张忠谋创办了台积电，并身兼工研院、联电与台积电董事长三重身分。相较于以整合元件设计 (IDM) 为主、开发自家处理器与记忆体产品的联电，台积电专攻晶圆代工。


这在当时完全是一个创举、更没人看好，一般认为 IC 设计公司不可能将晶片交由外人生产、有机密外洩之虞，况且晶圆代工所创造的附加价值比起贩售晶片还低得多。


然而建立晶圆厂的资本支出非常昂贵，若将晶片的设计和制造分开，使得 IC 设计公司能将精力和成本集中在电路设计和销售上，而专门从事晶圆代工的公司则可以同时为多家 IC 设计公司提供服务，尽可能提高其生产线的利用率、并将资本与营运投注在昂贵的晶圆厂。


台积电的成功，也促使无厂半导体 (Fabless) 的兴起。


不过这完全惹恼了曹兴诚，他宣称在张忠谋回台的前一年便已向张提出晶圆代工的想法，却未获回应，结果张忠谋在担任联电董事长的情况下，隔年竟手拿政府资源、拉上用自己私人关系谈来的荷商飞利浦 (Philips) 合资另创一家晶圆代工公司去了。


当时曹兴诚示威性地选在工研院与飞利浦签约的前夕召开记者会、宣布联电将扩建新厂以和台积电抗衡。


从那之后，曹兴诚和张忠谋互斗的局面便无停止过，然而张忠谋亦始终担任联电董事长，直到1991年曹兴诚才成功联合其他董事以竞业迴避为由，逼张忠谋辞去、并从总经理爬到董事长一职。


台积电随后在晶圆代工上的成功，也成了联电的借鑑。1995 年联电放弃经营自有品牌，转型为纯专业晶圆代工厂。


曹兴诚的想法比张忠谋更为刁钻──他想，若能与无厂 IC 设计公司合资开设晶圆代工厂，一来不愁没有资金盖造价昂贵的晶圆厂，二来了掌握客户稳定的需求、能直接承接这几家IC设计公司的单。


故曹兴诚发展出所谓的「联电模式」，与美国、加拿大等地的 11 家 IC 设计公司合资成立联诚、 联瑞、联嘉晶圆代工公司。


然而此举伴随而来的技术外流风险， 大型IC设计厂开始不愿意将晶片设计图给予联电代工，使得联电的客户群以大量的中小型IC设计厂为主。


1996 年，因为受到客户质疑在晶圆代工厂内设立 IC 设计部门，会有怀疑盗用客户设计的疑虑，联电又将旗下的IC设计部门分出去成立公司，包括现在的联发科技、联咏科技、联阳半导体、智原科技等公司。

再来是设备未统一化的问题──和不同公司合资的工厂设备必有些许差异，当一家工厂订单爆量时，却也难以转单到其他工厂、浪费多余产能。

相较之下，台积电用自己的资金自行建造工厂，不但让国际大厂愿意将先进制程交由台积电代工而不用担心其商业机密被盗取、更能充分发挥产线产能。

    不过真正让曹兴诚砸掉整个宏图霸业、从此联电再也追赶不上台积电的分水岭，还在于 1997 年的一场大火，与 2000 年联电与IBM的合作失败。

我们在前述中提到，联电的每个晶圆厂都是独立的公司，「联瑞」就是当时联电的另一个新的八吋厂。在建厂完后的两年多后， 1997 年的八月开始试产，第二个月产就衝到了三万多片。

该年 10 月，联电总经理方以充满企图心的口吻表示：「联电在两年内一定干掉台积电!」


不料两日后，一把人为疏失的大火烧掉了联瑞厂房。


火灾不仅毁掉了百亿厂房，也让联瑞原本可以为联电赚到的二十亿元营收泡汤，更错失半导体景气高峰期、订单与客户大幅流失，是历史上台湾企业火灾损失最严重的一次，也重创了产险业者、赔了 100 多亿，才让科技厂房与产险业者兴起风险控制与预防的意识，此为后话不提。


在求新求快的半导体产业，只要晚别人一步将技术研发出来、就是晚一步量产将价格压低，可以说时间就是竞争力。在联瑞被烧掉的那时刻，几乎了确定联电再也无法追上台积电。 

 

2000年与IBM的合作，对联电来说又是一次重击，却是台积电翻身的关键

随著半导体元件越来越小、导线层数急遽增加，使金属连线线宽缩小，导体连线系统中的电阻及电容所造成的电阻/电容时间延迟 (RC Time Delay)，严重的影响了整体电路的操作速度。


要解决这个问题有二种方法──一是采用低电阻的铜当导线材料；从前的半导体制程采用铝，铜的电阻比铝还低三倍。二是选用Low-K Dielectric (低介电质绝缘) 作为介电层之材料。在制程上，电容与电阻决定了技术。


当时的IBM发表了铜制程与 Low-K 材料的 0.13 微米新技术，找上台积电和联电兜售。


该时台湾半导体还没有用铜制程的经验，台积电回去考量后，决定回绝 IBM、自行研发铜制程技术；联电则选择向 IBM 买下技术合作开发。


然而IBM的技术强项只限于实验室，在制造上良率过低、达不到量产。


到了 2003 年，台积电 0.13 微米自主制程技术惊艳亮相，客户订单营业额将近 55 亿元，联电则约为 15 亿元。再一次，两者先进制程差异拉大，台积电一路跃升为晶圆代工的霸主，一家独秀。

NVIDIA 执行长兼总裁黄仁勋说：「0.13 微米改造了台积电。」

现在的联电在最高端制程并未领先，策略上专注于 12 吋晶圆的 40 以下纳米、尤其 28 纳米，和 8 吋成熟制程。除了电脑和手机外，如通讯和车用电子晶片，几乎都采用成熟制程以控制良率、及提供完善的IC 给予客户。

联电积极利用策略性投资布局多样晶片应用，例如网路通讯、影像显示、PC 等领域，针对较小型 IC 设计业者提供多元化的解决方案，可是说是做到台积电不想做的利基市场。


台积电的 28 纳米制程早在 2011 年第 4 季即导入量产。反观联电 28 纳米制程迟至 2014 年第 2 季才量产，足足落后台积电长达2年半时间。


在28纳米的基础上联电仍得和台积电竞争客户，故在 28 纳米需求疲软时台积电仍能受惠于先进制程、而联电将面临不景气的困境。


近来竞争趋烈， 中芯也已在 2015 年下半量产 28 纳米，故联电计画跳过20纳米，原因在于20纳米制程在半导体上有其物理侷限，可说是下一个节点的过渡制程，效果在于降低功耗，效能上突破不大，因此下一个决胜节点会是16/14纳米制程。

联电预计在 2017 年上半年开始商用生产14纳米 FinFET 晶片，以赶上台积电与三星，然而在随著制程越趋先进，所需投入的资本及研发难度越大，联电无法累积足够的自有资本，形成研发的正向循环，未来将以共同技术开发、授权及策略联盟的方式来弥补技术上的缺口。

## 第三篇：台积电VS三星

台积电和联电拉开分水岭的关键，在于 2000 那年联电采信了 IBM… 等等！IBM 支持的 Gate-First 技术是哪里不好？ 


Intel 说：安安，信我者得永生。IBM 的 Gate-First 太烂，我拥护的 Gate-Last 才是真理！也让后续台积电和三星纷纷从 Gate-First 转向Gate-Last 技术后，彼此在 14 与 16 纳米上继续互搏。


很多台湾媒体都说三星的转向，与台积电叛逃的技术战将梁孟松很有关系… 真的是这样吗？


看完本篇文章，您将获知：

    梁孟松是何许人也？
    
    什么是HKMG？
    
    IBM 的 Gate-First 与 Intel 的 Gate-Last 之争孰优孰劣？
    
     台积电与三星从20纳米、14/16纳米、到10纳米的打架过程？
### 挑战者NO.2 台积电与三星(SAMSUNG)的厮杀

    晶圆业务早期以自用为主，然而产能若仅自己用会太小、故也接苹果的单。
    
    制程飞越，直接从 28 纳米跳过 20 纳米，飞到现在的 14 纳米。
由李秉喆创立的韩国三星集团是世界上最大的一家由家族控制的商业帝国，早期出口干鱼、蔬菜、水果到中国东北去。1970 年代生产洗衣机、冰箱、电视机等家电， 1980 年代开始引进美国先进技术并和韩国半导体公司完成合併，家电、电信与半导体成为三星电子的核心业务。

三星的晶圆代工事业的发展之所以能成功，苹果可以说是一股最主要的助力。三星是动态随机存取记忆体 (DRAM) 和快闪记忆体 (NAND) 的领导厂商，全球市占率达 15.5%。

故其始终掌握著 iPhone 的记忆体关键零组件，比如 iPhone 4 使用的快闪记忆体晶片来自三星、iPad显示器也是由三星生产。

再加上三星的电子产品，使用的是自家生产的处理器 (如:Exynos猎户座)；为了获得苹果的资源发展晶圆产业、同时不让自己的产能过剩 (若处理器仅用在三星自身产品上会有多余产能)，其晶圆代工几乎是用成本价吃掉苹果单、记忆体打包一起折扣卖，来帮自己的晶圆代工练兵。

从 iPhone 的第一代晶片开始，苹果一直向三星采购 ARM 架构的晶片。

2010年苹果自主研发的 A4 晶片被搭载在 iPad 上正式发表、随后又搭载在 iPhone 4 中。A4 处理器虽出自苹果，三星自家发表的 S5PC100 处理器和 A4 晶片上采用的内核一模一样，两款晶片的电路设计上可以说是同一批人马。后续的 A5、A6、A7 也都是三星生产。

不过苹果和三星在代工处理上的关系，直到三星在 Android 智慧型手机与苹果的iOS开始起了摩擦。 2011 年苹果正式起诉三星 Galaxy 系列产品抄袭 iPhone 和 iPad、三星又反起诉苹果侵犯其 10 项技术专利，苹果与三星的专利诉讼战几乎遍及全世界。

台积电之所以一直没办法获得苹果订单，是由于台积电报价强硬，而苹果迫使台积电接受与三星同样的成本价、另一方面是当时台积电厂房产能已经满载，无法接下苹果如此大量的订单。

后来苹果因与三星争讼、力行「去三星化」政策，且三星在 20 纳米制程的良率无法突破，最后只用来生产自家 Exynos 5430  (用在 Samsung GALAXY A8 ) 与 Exynos 5433 (用在 Samsung GALAXY  Note 4 )。

另一方面，台积电 20 纳米制程领先三星，同时台积电已经将产能扩张完毕，最后才由台积电首度拿下 iPhone 6 的 A8 处理器全部订单。

三星原先还在苦恼 20 纳米制程的良率问题，忽然间竟直接杀到 14 纳米制程了。造成这个转变的因素，可能多少在于台积电内部所发生的洩密问题。

梁孟松是加州大学柏克莱分校电机博士，毕业后曾在美商超微 (AMD) 工作几年，在 1992 年返台加入台积电。 台积电在 2003 年击败 IBM、一举扬名全球的 0.13 微米铜制程一役，其中便有他的功绩。

2009 年，梁孟松因研发副总升迁不上的问题、愤而离开研发部门，带走了自己的一组人马投奔南韩。接下来几年，三星的制程突然研发快速进步，从 48、32、28 纳米的间隔时间急遽缩短，且三星的电晶体制程与台积电的差异快速减少。

合理来说，三星的技术源自于 IBM，其电晶体应是圆盘 U 状，而非台积电所独有的稜形结构特征，但到了 14 纳米制程，在结构上几乎已经与台积电无异，据台积电委託外部专家所制作的对比分析报告指出，若单从结构上来看，已经无法分辨两种晶圆是来自于台积电或是三星所制造。

 2014年5月，法院判定梁孟松直至 2015 年 12 月31 日前不得进入南韩三星工作。台湾法院从未限制企业高阶主管在竞业禁止期限结束之后，还不能到竞争对手公司工作，可以说是个历史性的判决。

然而，这很难说是台湾媒体的过于夸大。

半导体制程的挑战，在于不断微缩闸极线宽、在固定的单位面积之下增加电晶体数目。随著闸极线宽缩小，氧化层厚度也会跟著缩减、绝缘效果降低，导致漏电严重。

半导体制造业者在 28 纳米制程节点导入的高介电常数金属闸极（High-k Metal Gate, HKMG），即是利用高介电常数材料来增加电容值，以达到降低漏电的目的。

简单讲，HKMG 是由 High-k 绝缘层加上金属栅极来防漏电用的。然而在工艺上又分成 由IBM 为首支持的 Gate-First 、与 Intel 支持的 Gate-Last 两大派。

Gate-Last 顾名思义，是指晶圆制程阶段，先经过离子佈植（将所需的掺杂元素电离成正离子，并施加高偏压使其获得一定的动能，以高速射入硅晶圆）、退火（离子佈植之后会严重地破坏晶圆内硅晶格的完整性，所以随后晶圆必须利用热能来消除晶圆内晶格缺陷、以恢复硅晶格的完整 性）等工序后，再形成 HKMG 栅极。

Gate-First 就是反过来，先形成栅极、再进行离子佈植和退火等后续工法。

还记得我们在【晶圆代工争霸战：台积电VS联电】一文中曾提过，联电和台积电技术的分水岭，在于联电采用了 IBM 的技术吗？当初联电便是采用了 IBM 基于 Gate-first 的制程技术，才会永远被台积电所超越。

为什么 Gate-Last 会比 Gate First 好？很简单，读者可以想想，如果先形成 HKMG 栅极、再让 High-k 绝缘层和金属等制作栅极的材料经过退火工序的高温，容易影响晶片性能。

台积电原本也是走 IBM 的 Gate-first 技术，但后来在台积电第一战将蒋尚义（号称技术大阿哥 XD）的主导下，在 28 纳米改走 Intel 的 Gate-last 技术。

2011 年第四季，台积电才领先各家代工厂、首先实现了28 纳米的量产，从 40 纳米进展到 28 纳米。

三星原本在 32 纳米制程同样采用 Gate-first 技术，后来快速发展出自己的 Gate-Last 28 纳米制程，此后的 14纳米亦皆基于 Gate-Last。很多人会把三星能快速发展出自己的 Gate-Last 技术的大功劳归功于梁孟松。

然而回推2009年，台积电连 40 纳米也都还没多少量、同时 28纳米 HKMG Gate-First 与 Gate-Last 的战役都还没分出胜负，真要说梁孟松对三星的 FinFET 提供关键性的助益… ？

科技同业互相挖角乃为常态，彼此间都有高阶人才跳来跳去；粱孟松当初带了一组人马过去，若有人在南韩不适应、再度回归台积电的话，不也换三星要担心？

因此梁孟松虽然对三星的技术开发有一些贡献，但影响也没那么大；三星的逻辑技术一直都不输给台积电，只是以前很少做代工罢了。事后，听说两家公司有个非公开的互不挖角协议，避免双方都困扰。

不过三星的急起直追，对于台积电投入好几年、几千亿的研发资金的技术仍颇有压力。

由于三星的 14 纳米已超越台积电的 16 纳米，加上苹果 A9 的大部分订单更转到了三星，对台积电所造成的损失高达好十几亿美元。张忠谋在 2014 年的法说会上，坦承 16 纳米技术被三星超前，使台积电一度股价大跌、投资评等遭降。

这个局势在 iPhone 6s A9 晶片忽然扭转，使得台积电在苹果A9处理器一战成名。

同时采用三星及台积电制程的 A9 处理器在功耗上发生的显著的差异：台积电的晶片明显较三星地省电，适才爆发知名的 iPhone 6s 晶片门争议。

这显示著三星虽然在制程上获得巨大的进步，但在良率及功耗的控制下仍输给台积电，使得苹果 A9 后续的追加订单全到了台积电手里；到了 A10 处理器，其代工订单由台积电全部吃下。

三星虽然挖走了台积电的技术战将、也跟著往 Gate-Last 技术走，然而 Gate-Last 工艺的防漏电及提高良率的苦功，则还是要仰赖基层生产时的Know-how，这也是台积电的得意绝活。(所谓十万青年十万肝，GG轮班救台湾便是来于此)

为什么三星的 14 纳米会不如台积电的 16 纳米制程的另一个原因，在于FinFET (鳍式场效应电晶体) 先进制程上的命名惯例被三星打破。

当初台积电刚采用立体设计的 FinFET 工艺时，原本计画按照与 Intel 一致的测量方法、称为 20 纳米 FinFET，因为该代制程的线宽与前一代传统半导体 2D 平面工艺 20 纳米的线宽差不多。

但三星抢先命名为「14 纳米」，为了不在宣传上吃亏，台积电改称为「16 纳米」。事实上，三星与台积电皆可称为「 20 纳米FinFET」。

台积电于 2015 年第 4 季末开始首批 10 纳米送样认证，当时仅苹果、联发科及海思等少数一线客户，高通并未参与。

2016 年 11 月，高通正式宣布下世代处理器骁龙 (Snapdragon) 830将采用三星的 10 纳米制程技术，原因在于：

1. 骁龙 810 上的发热门事件即是采用台积电制程(虽然是高通自己的晶片设计问题)；

2. 有韩国媒体传出， 高通以晶圆代工订单做为交换条件，要求2017年三星旗舰机Galaxy S8须采用骁龙 830 晶片。

但若台积电能在制程上再度取得优势，则可预期高通7纳米制程将重回台积电怀抱。

## 第四篇：英特尔VS格罗方德VS中芯

全球第一大半导体公司 Intel 近几年来，由于在个人电脑市场持续衰退、又在行动通讯市场表现不佳，势必要寻找其他成长动能。

以 Intel 的定位来说，本身 x86 平台已经有完善的垂直整合生态，然而 ARM 市场对 Intel 可说是未开辟的市场，特别是 ARM 的授权模式让 Intel 可以直接从代工服务切入，开闢新的营收动能。


为了重整态势，4月时intel在公布2016年第一季财报后、宣佈全球将裁员12000人，并宣佈退出行动通讯系统晶片市场。


此举放弃了Atom晶片 (包括 Sofia 处理器和原预计于 2016 年上市的 Broxton 处理器) 而用于平板的Atom X5也将逐渐淡出市场，但市场上大多人忽略的是intel早在2014年时就入股展讯，间接持有20%的股权，为未来行动处理器业务铺路意味甚深。


2016 年 8 月，Intel 在年度开发者大会 (Intel Developer Forum, IDF) 宣布开始处理器架构供应商 ARM 的 IP 授权，并首度直接表态「英特尔专业晶圆代工正协助全球各地的客户」，未来将开始扩大抢食 ARM 架构的代工市场。


Intel 选择 ARM Artisan 平台，说明未来 ARM 架构的晶片厂都可以选择 Intel 的代工服务。据Intel 的官方讯息指出： Intel 专业晶圆代工（Intel Custom Foundry） 将作为提供代工服务的基地，并宣布第一批产品将用于 LG 和展讯上。


LG 将使用 Intel 的 10 纳米平台以制造自家的 64-bit ARMv8 mobile SoCs；而原先就是 Intel 控股的展讯则采用 Intel 的 14 纳米制程晶圆代工服务。


值得一提的是，若展讯选择 Intel 14 纳米制程代工服务，则该晶片将可能吸引三星的手机订单──事实上三星在新兴市场、比如印度，早已推出好几款采用展讯晶片的低阶智慧型手机。


未来 14 纳米制程晶片可能上到中阶手机采取。从一家身为IDM (Integrated Device Manufacturer, 整合元件制造) 公司转型到先进制程晶圆代工，Intel 的每一步都意欲在行动通讯市场上力挽狂澜。


在制程技术上，Intel 确实有世界顶尖的技术工艺。国际半导体评测机构 Chipworks 指出其 14 纳米制程将晶片的电晶体鳍片间距做得最为紧密，真正达到了 14 纳米，而非台积电与三星的宣称的 16 纳米/ 14 纳米，事实上仅有 Intel 20 纳米的程度。


Chipworks 的测验结果也证实了其电晶体效能均领先其他竞争对手。

但晶圆代工著重的不只是制程──产量、良率与背后的一连串支援服务，才是晶圆代工真正的关键价值链，对此张忠谋也指出英特尔并不是专业晶圆代工，只是把脚伸到池里试水温，并道：「相信英特尔会发现水是很冰冷的」。


但亦可得知2017年晶圆代工产业的竞争将会更为激烈。2017年各家晶圆代工厂的决胜点将是7 纳米先进制程。


10纳米制程因物理侷限，仅是针对降低功耗做改善，效能上难以突破。到了7纳米、才会是突破10纳米效能极限的先进制程，因此被各家厂商视为决胜点。

目前市场上的三大阵营台积电、三星与格罗方德都已经积极投入资源研发该制程，至于结果会如何，只能静静等待市场结果了。

格罗方德 (GlobalFoundries) 成立于 2009 年 3 月，是从美商超微 (AMD) 公司亏损连连后拆分出来的晶圆厂，加上阿布达比创投基金 (ATIC) 合资成立。


AMD 仅持有 8.8% 股份，余下大部分由 ATIC 持有。借助背后石油金主 ATIC 的资金优势， 四个月后收购了新加坡特许半导体，成为仅次于台积电和联电的世界第三大晶圆代工厂。


毕竟是由 AMD 拆分出来的公司，格罗方德原先主要承接 AMD 处理器和绘图晶片的生产订单。


然而2011年，AMD Bulldozer 架构的微处理器由格罗方德代工 32 纳米制程时，因良率过低，造成原订 2011 年第 1 季出货的进度，一路延误到 2011 年第 4 季，使得后来 AMD 将部分订单转交给台积电。


ATIC作为金主，持续投入高额资本在先进制程的研发上；然而这条路走得始终不顺遂。台积电在2011 年即量产 28 纳米制程，格罗方德却迟至 2012 下半年才正式量产。


在 14 纳米 FinFET 工艺上，格罗方德于 2014 年获得三星的技术授权专利，但自主研发能力也因此遭人诟病。


从 2009 年创立至今，格罗方德的营利始终是负数，2014 年的净亏损高达 15 亿美元。连续的巨额亏损让石油金主也难以负担，2015 年甚至传出阿布达比因油价腰斩手头紧、打算脱手格罗方德变现的传言。


2014 年 10 月，IBM 请格罗方德收下其亏损的晶片制造工厂、以避免支付更高额的关闭工厂遣散费与后续争讼，并承诺在未来 3 年支付格罗方德现金 15 亿美元。近来传格罗方德将跳过 10 纳米制程，直接跳级进军 7 纳米制程，外界推测是藉由买下 IBM 半导体事业，连同取得重要技术人才与专利。

从格罗方德取得的三星 14 纳米制程技术、到 IBM 7 纳米制程技术，不像台积电自主研发、以自有资金建厂，联电与格罗方德的部分制程技术透过合作联盟或授权而来，在出问题时很难及时调整、或找到人来收烂摊子。成立以来一路走得跌跌撞撞的格罗方德，前景尚且一片茫茫。

中芯国际成立于 2000 年， 2014 年底获得中国政府 300 亿人民币产业基金支持。中芯试图挤入台积电，Intel 这几家所把持的半导体市场，然后由于财力和制程技术的不足，技术落后台积电至少 2 代以上，使其始终难以承担大型的 IC 设计客户 (如高通) 的重要订单。


为了缩短技术差距，中芯找上了高通寻求技术升级协助。高通该时方被中国官方反垄断调查、遭重罚 9.75 亿美元，为了向中国政府示好便答应了和中芯的合作。


2015 年，中芯与高通、华为成立合资企业，研发自有的 14 纳米制程技术，并提出2020年前在中芯厂房投入量产的目标。其中高通的投资金额达 2.8 亿美元，签约时习近平还出席观礼。

中芯目前已于 2015 下半年开始量产 28 纳米制程，这也是中芯的首款产品。该产线也不意外地拿到了高通骁龙410处理器的订单。  

由于摩尔定律逼近极限，让过去台积电能仰赖在制程上甩脱对手一个世代、降低成本绑住订单，藉以维持高毛利的作法将日益困难。


加上晶片越做越小、漏电流发生的可能越大，良率也势必跟著下跌；因此未来朝向能管控成本的规模化，以及因应少量客制化需求的生产管理Know-how，将成为未来晶圆代工厂竖立竞争力的方向。

2016 年 7 月，台积电陆续出货整合型扇形封装 (InFO)、跨足终端封装技术，即是台积电迈向规模化发展的其中一步。然而封装的人力需求比晶圆制造来得高，后续的自动化进程将会如何，尚待未来分解。