

================================================================
== Vivado HLS Report for 'AttentionMatmul'
================================================================
* Date:           Fri Jan 13 09:14:38 2023

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        hls_project
* Solution:       solution_1
* Product family: zynquplus
* Target device:  xczu19eg-ffvc1760-2-i


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|     4.371|        0.62|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------+-----+------+----------+
    |   Latency  |  Interval  | Pipeline |
    | min |  max | min |  max |   Type   |
    +-----+------+-----+------+----------+
    |  272|  8377|  133|  8261| dataflow |
    +-----+------+-----+------+----------+

    + Detail: 
        * Instance: 
        +-------------------------+----------------------+-----+------+-----+------+---------+
        |                         |                      |   Latency  |  Interval  | Pipeline|
        |         Instance        |        Module        | min |  max | min |  max |   Type  |
        +-------------------------+----------------------+-----+------+-----+------+---------+
        |AttentionMatmulCompu_U0  |AttentionMatmulCompu  |   14|  8198|   14|  8198|   none  |
        |AttentionMatmulSoftm_U0  |AttentionMatmulSoftm  |    6|  1029|    6|  1029|   none  |
        |AttentionMatmulReadB_U0  |AttentionMatmulReadB  |   20|  8260|   20|  8260|   none  |
        |AttentionMatmulWrite_U0  |AttentionMatmulWrite  |  132|  8196|  132|  8196|   none  |
        |AttentionMatmulQuant_U0  |AttentionMatmulQuant  |    5|   131|    5|   131|   none  |
        |AttentionMatmulArbit_U0  |AttentionMatmulArbit  |    9|   263|    9|   263|   none  |
        |AttentionMatmulReadA_U0  |AttentionMatmulReadA  |    3|   130|    3|   130|   none  |
        +-------------------------+----------------------+-----+------+-----+------+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+---------+--------+-----+
|       Name      | BRAM_18K| DSP48E|    FF   |   LUT  | URAM|
+-----------------+---------+-------+---------+--------+-----+
|DSP              |        -|      -|        -|       -|    -|
|Expression       |        -|      -|        0|       6|    -|
|FIFO             |      122|      -|     3875|    6968|    -|
|Instance         |        0|     68|    11817|   28262|    0|
|Memory           |        -|      -|        -|       -|    -|
|Multiplexer      |        -|      -|        -|       9|    -|
|Register         |        -|      -|        1|       -|    -|
+-----------------+---------+-------+---------+--------+-----+
|Total            |      122|     68|    15693|   35245|    0|
+-----------------+---------+-------+---------+--------+-----+
|Available        |     1968|   1968|  1045440|  522720|  128|
+-----------------+---------+-------+---------+--------+-----+
|Utilization (%)  |        6|      3|        1|       6|    0|
+-----------------+---------+-------+---------+--------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+------+------+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF  |  LUT | URAM|
    +-------------------------+----------------------+---------+-------+------+------+-----+
    |AttentionMatmulArbit_U0  |AttentionMatmulArbit  |        0|      0|  1732|   606|    0|
    |AttentionMatmulCompu_U0  |AttentionMatmulCompu  |        0|     65|  3758|  8301|    0|
    |AttentionMatmulQuant_U0  |AttentionMatmulQuant  |        0|      0|   685|   493|    0|
    |AttentionMatmulReadA_U0  |AttentionMatmulReadA  |        0|      0|    72|   782|    0|
    |AttentionMatmulReadB_U0  |AttentionMatmulReadB  |        0|      1|  2761|  6383|    0|
    |AttentionMatmulSoftm_U0  |AttentionMatmulSoftm  |        0|      1|  2024|  9033|    0|
    |AttentionMatmulWrite_U0  |AttentionMatmulWrite  |        0|      1|   785|  2664|    0|
    +-------------------------+----------------------+---------+-------+------+------+-----+
    |Total                    |                      |        0|     68| 11817| 28262|    0|
    +-------------------------+----------------------+---------+-------+------+------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    +-------------------------+---------+-----+----+-----+------+-----+---------+
    |           Name          | BRAM_18K|  FF | LUT| URAM| Depth| Bits| Size:D*B|
    +-------------------------+---------+-----+----+-----+------+-----+---------+
    |b1_V_data_V_U            |       29|  522|   0|    -|     2|  512|     1024|
    |b1_V_dest_V_U            |        0|    5|   0|    -|     2|    8|       16|
    |b1_V_id_V_U              |        0|    5|   0|    -|     2|    8|       16|
    |b1_V_last_V_U            |        0|    5|   0|    -|     2|    1|        2|
    |b1_V_user_V_U            |        0|    5|   0|    -|     2|   16|       32|
    |c1_V_data_V_U            |       29|  522|   0|    -|     2|  512|     1024|
    |c1_V_dest_V_U            |        0|    5|   0|    -|     2|    8|       16|
    |c1_V_id_V_U              |        0|    5|   0|    -|     2|    8|       16|
    |c1_V_last_V_U            |        0|    5|   0|    -|     2|    1|        2|
    |c1_V_user_V_U            |        0|    5|   0|    -|     2|   16|       32|
    |in_compute_a_0_0_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_10_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_11_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_12_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_13_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_14_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_15_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_16_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_17_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_18_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_19_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_1_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_20_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_21_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_22_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_23_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_24_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_25_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_26_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_27_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_28_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_29_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_2_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_30_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_31_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_32_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_33_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_34_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_35_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_36_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_37_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_38_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_39_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_3_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_40_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_41_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_42_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_43_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_44_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_45_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_46_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_47_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_48_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_49_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_4_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_50_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_51_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_52_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_53_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_54_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_55_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_56_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_57_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_58_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_59_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_5_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_60_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_61_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_62_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_63_s_U    |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_6_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_7_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_8_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_a_0_9_V_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_0_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_1_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_2_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_3_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_4_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_5_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_6_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_6_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_6_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_6_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_6_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_7_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_8_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_0_9_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_0_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_1_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_2_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_3_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_4_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_10_U  |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_5_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_6_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_7_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_8_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_9_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_5_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_6_1_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_6_2_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_6_3_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_6_4_U   |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_6_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_7_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_8_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_b_0_1_9_U     |        0|    5|   0|    -|     2|    8|       16|
    |in_compute_n_c_0_V_s_U   |        0|    5|   0|    -|     2|   32|       64|
    |in_compute_n_r_0_V_s_U   |        0|    5|   0|    -|     2|   32|       64|
    |in_n_r_V_V_U             |        0|    5|   0|    -|     2|   32|       64|
    |in_write_n_c_V_V_U       |        0|    5|   0|    -|     2|   32|       64|
    |in_write_n_r_V_V_U       |        0|    5|   0|    -|     2|   32|       64|
    |out_arb_0_V_data_V_U     |       29|  538|   0|    -|   128|  512|    65536|
    |out_arb_0_V_dest_V_U     |        1|   29|   0|    -|   128|    8|     1024|
    |out_arb_0_V_id_V_U       |        1|   29|   0|    -|   128|    8|     1024|
    |out_arb_0_V_last_V_U     |        0|  265|   0|    -|   128|    1|      128|
    |out_arb_0_V_user_V_U     |        1|   37|   0|    -|   128|   16|     2048|
    |out_arb_1_V_data_V_U     |       29|  538|   0|    -|   128|  512|    65536|
    |out_arb_1_V_dest_V_U     |        1|   29|   0|    -|   128|    8|     1024|
    |out_arb_1_V_id_V_U       |        1|   29|   0|    -|   128|    8|     1024|
    |out_arb_1_V_last_V_U     |        0|  265|   0|    -|   128|    1|      128|
    |out_arb_1_V_user_V_U     |        1|   37|   0|    -|   128|   16|     2048|
    |out_compute_0_0_V_s_U    |        0|    5|   0|    -|     2|   32|       64|
    |out_compute_0_1_V_s_U    |        0|    5|   0|    -|     2|   32|       64|
    +-------------------------+---------+-----+----+-----+------+-----+---------+
    |Total                    |      122| 3875|   0|    0|  1698| 3940|   145220|
    +-------------------------+---------+-----+----+-----+------+-----+---------+

    * Expression: 
    +--------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name            | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------------+----------+-------+---+----+------------+------------+
    |AttentionMatmulArbit_U0_start_full_n  |    and   |      0|  0|   2|           1|           1|
    |AttentionMatmulReadA_U0_start_full_n  |    and   |      0|  0|   2|           1|           1|
    |ap_idle                               |    and   |      0|  0|   2|           1|           1|
    +--------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                 |          |      0|  0|   6|           3|           3|
    +--------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------+----+-----------+-----+-----------+
    |    Name    | LUT| Input Size| Bits| Total Bits|
    +------------+----+-----------+-----+-----------+
    |real_start  |   9|          2|    1|          2|
    +------------+----+-----------+-----+-----------+
    |Total       |   9|          2|    1|          2|
    +------------+----+-----------+-----+-----------+

    * Register: 
    +----------------+---+----+-----+-----------+
    |      Name      | FF| LUT| Bits| Const Bits|
    +----------------+---+----+-----+-----------+
    |start_once_reg  |  1|   0|    1|          0|
    +----------------+---+----+-----+-----------+
    |Total           |  1|   0|    1|          0|
    +----------------+---+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+-----------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |  Source Object  |    C Type    |
+---------------------+-----+-----+------------+-----------------+--------------+
|ap_start             |  in |    1| ap_ctrl_hs | AttentionMatmul | return value |
|start_full_n         |  in |    1| ap_ctrl_hs | AttentionMatmul | return value |
|start_out            | out |    1| ap_ctrl_hs | AttentionMatmul | return value |
|start_write          | out |    1| ap_ctrl_hs | AttentionMatmul | return value |
|ap_clk               |  in |    1| ap_ctrl_hs | AttentionMatmul | return value |
|ap_rst               |  in |    1| ap_ctrl_hs | AttentionMatmul | return value |
|ap_done              | out |    1| ap_ctrl_hs | AttentionMatmul | return value |
|ap_ready             | out |    1| ap_ctrl_hs | AttentionMatmul | return value |
|ap_idle              | out |    1| ap_ctrl_hs | AttentionMatmul | return value |
|ap_continue          |  in |    1| ap_ctrl_hs | AttentionMatmul | return value |
|in_r_TDATA           |  in |  512|    axis    |   in_V_data_V   |    pointer   |
|in_r_TID             |  in |    8|    axis    |    in_V_id_V    |    pointer   |
|in_r_TDEST           |  in |    8|    axis    |   in_V_dest_V   |    pointer   |
|in_r_TUSER           |  in |   16|    axis    |   in_V_user_V   |    pointer   |
|in_r_TLAST           |  in |    1|    axis    |   in_V_last_V   |    pointer   |
|in_r_TVALID          |  in |    1|    axis    |   in_V_last_V   |    pointer   |
|in_r_TREADY          | out |    1|    axis    |   in_V_last_V   |    pointer   |
|out_V_data_V_din     | out |  512|   ap_fifo  |   out_V_data_V  |    pointer   |
|out_V_data_V_full_n  |  in |    1|   ap_fifo  |   out_V_data_V  |    pointer   |
|out_V_data_V_write   | out |    1|   ap_fifo  |   out_V_data_V  |    pointer   |
|out_V_id_V_din       | out |    8|   ap_fifo  |    out_V_id_V   |    pointer   |
|out_V_id_V_full_n    |  in |    1|   ap_fifo  |    out_V_id_V   |    pointer   |
|out_V_id_V_write     | out |    1|   ap_fifo  |    out_V_id_V   |    pointer   |
|out_V_dest_V_din     | out |    8|   ap_fifo  |   out_V_dest_V  |    pointer   |
|out_V_dest_V_full_n  |  in |    1|   ap_fifo  |   out_V_dest_V  |    pointer   |
|out_V_dest_V_write   | out |    1|   ap_fifo  |   out_V_dest_V  |    pointer   |
|out_V_user_V_din     | out |   16|   ap_fifo  |   out_V_user_V  |    pointer   |
|out_V_user_V_full_n  |  in |    1|   ap_fifo  |   out_V_user_V  |    pointer   |
|out_V_user_V_write   | out |    1|   ap_fifo  |   out_V_user_V  |    pointer   |
|out_V_last_V_din     | out |    1|   ap_fifo  |   out_V_last_V  |    pointer   |
|out_V_last_V_full_n  |  in |    1|   ap_fifo  |   out_V_last_V  |    pointer   |
|out_V_last_V_write   | out |    1|   ap_fifo  |   out_V_last_V  |    pointer   |
+---------------------+-----+-----+------------+-----------------+--------------+

