Fitter report for DE0_Nano
Tue Jun 30 18:41:22 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|DE0_Nano_SOPC_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ct81:auto_generated|ALTSYNCRAM
 30. |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_qmg1:auto_generated|ALTSYNCRAM
 31. |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_pmg1:auto_generated|ALTSYNCRAM
 32. |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_dt41:auto_generated|ALTSYNCRAM
 33. Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 30 18:41:22 2015      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; DE0_Nano                                   ;
; Top-level Entity Name              ; DE0_Nano                                   ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 6,114 / 22,320 ( 27 % )                    ;
;     Total combinational functions  ; 4,850 / 22,320 ( 22 % )                    ;
;     Dedicated logic registers      ; 4,166 / 22,320 ( 19 % )                    ;
; Total registers                    ; 4235                                       ;
; Total pins                         ; 154 / 154 ( 100 % )                        ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 24,848 / 608,256 ( 4 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; LED[0]        ; Missing drive strength ;
; LED[1]        ; Missing drive strength ;
; LED[2]        ; Missing drive strength ;
; LED[3]        ; Missing drive strength ;
; LED[4]        ; Missing drive strength ;
; LED[5]        ; Missing drive strength ;
; LED[6]        ; Missing drive strength ;
; LED[7]        ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; EPCS_ASDO     ; Missing drive strength ;
; EPCS_DCLK     ; Missing drive strength ;
; EPCS_NCSO     ; Missing drive strength ;
; G_SENSOR_CS_N ; Missing drive strength ;
; I2C_SCLK      ; Missing drive strength ;
; ADC_CS_N      ; Missing drive strength ;
; ADC_SADDR     ; Missing drive strength ;
; ADC_SCLK      ; Missing drive strength ;
; GPIO_1[0]     ; Missing drive strength ;
; GPIO_1[1]     ; Missing drive strength ;
; GPIO_1[2]     ; Missing drive strength ;
; GPIO_1[3]     ; Missing drive strength ;
; GPIO_1[4]     ; Missing drive strength ;
; GPIO_1[5]     ; Missing drive strength ;
; GPIO_1[6]     ; Missing drive strength ;
; GPIO_1[7]     ; Missing drive strength ;
; GPIO_1[8]     ; Missing drive strength ;
; GPIO_1[9]     ; Missing drive strength ;
; GPIO_1[10]    ; Missing drive strength ;
; GPIO_1[11]    ; Missing drive strength ;
; GPIO_1[12]    ; Missing drive strength ;
; GPIO_1[13]    ; Missing drive strength ;
; GPIO_1[14]    ; Missing drive strength ;
; GPIO_1[15]    ; Missing drive strength ;
; GPIO_1[16]    ; Missing drive strength ;
; GPIO_1[17]    ; Missing drive strength ;
; GPIO_1[18]    ; Missing drive strength ;
; GPIO_1[19]    ; Missing drive strength ;
; GPIO_1[20]    ; Missing drive strength ;
; GPIO_1[21]    ; Missing drive strength ;
; GPIO_1[22]    ; Missing drive strength ;
; GPIO_1[23]    ; Missing drive strength ;
; GPIO_1[24]    ; Missing drive strength ;
; GPIO_1[26]    ; Missing drive strength ;
; GPIO_1[28]    ; Missing drive strength ;
; GPIO_1[30]    ; Missing drive strength ;
; GPIO_1[32]    ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; I2C_SDAT      ; Missing drive strength ;
; GPIO_2[0]     ; Missing drive strength ;
; GPIO_2[1]     ; Missing drive strength ;
; GPIO_2[2]     ; Missing drive strength ;
; GPIO_2[3]     ; Missing drive strength ;
; GPIO_2[4]     ; Missing drive strength ;
; GPIO_2[5]     ; Missing drive strength ;
; GPIO_2[6]     ; Missing drive strength ;
; GPIO_2[7]     ; Missing drive strength ;
; GPIO_2[8]     ; Missing drive strength ;
; GPIO_2[9]     ; Missing drive strength ;
; GPIO_2[10]    ; Missing drive strength ;
; GPIO_2[11]    ; Missing drive strength ;
; GPIO_2[12]    ; Missing drive strength ;
; GPIO_0[0]     ; Missing drive strength ;
; GPIO_0[1]     ; Missing drive strength ;
; GPIO_0[2]     ; Missing drive strength ;
; GPIO_0[3]     ; Missing drive strength ;
; GPIO_0[4]     ; Missing drive strength ;
; GPIO_0[5]     ; Missing drive strength ;
; GPIO_0[6]     ; Missing drive strength ;
; GPIO_0[7]     ; Missing drive strength ;
; GPIO_0[8]     ; Missing drive strength ;
; GPIO_0[9]     ; Missing drive strength ;
; GPIO_0[10]    ; Missing drive strength ;
; GPIO_0[11]    ; Missing drive strength ;
; GPIO_0[12]    ; Missing drive strength ;
; GPIO_0[13]    ; Missing drive strength ;
; GPIO_0[14]    ; Missing drive strength ;
; GPIO_0[15]    ; Missing drive strength ;
; GPIO_0[16]    ; Missing drive strength ;
; GPIO_0[17]    ; Missing drive strength ;
; GPIO_0[18]    ; Missing drive strength ;
; GPIO_0[19]    ; Missing drive strength ;
; GPIO_0[20]    ; Missing drive strength ;
; GPIO_0[21]    ; Missing drive strength ;
; GPIO_0[22]    ; Missing drive strength ;
; GPIO_0[23]    ; Missing drive strength ;
; GPIO_0[24]    ; Missing drive strength ;
; GPIO_0[25]    ; Missing drive strength ;
; GPIO_0[26]    ; Missing drive strength ;
; GPIO_0[27]    ; Missing drive strength ;
; GPIO_0[28]    ; Missing drive strength ;
; GPIO_0[29]    ; Missing drive strength ;
; GPIO_0[30]    ; Missing drive strength ;
; GPIO_0[31]    ; Missing drive strength ;
; GPIO_0[32]    ; Missing drive strength ;
; GPIO_0[33]    ; Missing drive strength ;
; GPIO_1[25]    ; Missing drive strength ;
; GPIO_1[27]    ; Missing drive strength ;
; GPIO_1[29]    ; Missing drive strength ;
; GPIO_1[31]    ; Missing drive strength ;
; GPIO_1[33]    ; Missing drive strength ;
+---------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[0]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[1]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[2]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[3]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[4]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[5]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[6]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[7]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|always5~0_wirecell                                                             ; Deleted         ; Register Packing ; Fast Output Enable Register assignment ; COMBOUT   ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[0]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[1]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[2]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[3]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[4]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[5]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[6]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[7]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[8]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[9]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                         ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[10]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                        ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[11]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                        ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[12]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                        ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_bank[0]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_bank[1]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[0]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                            ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[0]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[0]                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[1]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                            ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[1]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[1]                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[2]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                            ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[2]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[2]                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[3]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                            ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_cmd[3]                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[0]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[0]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[1]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[1]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[2]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[2]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[3]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[3]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[4]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[4]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[5]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[5]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[6]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[6]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[7]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[7]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[8]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[8]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[9]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[9]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                           ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[10]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[10]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[11]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[11]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[12]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[12]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[13]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[13]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[14]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[14]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[15]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[15]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_dqm[0]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_dqm[1]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                          ; I                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_1                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_2                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_2                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_2                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_3                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_3                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_3                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_4                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_4                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_4                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_5                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_5                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_5                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_6                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_6                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_6                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_7                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_7                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_7                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_8                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                  ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_8                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_8                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_9                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                 ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_9                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                           ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_9                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_10                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                 ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_10                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                          ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_10                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_11                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                 ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_11                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                          ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_11                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_12                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                 ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_12                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                          ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_12                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_13                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                 ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_13                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                          ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_13                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_14                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                 ; Q                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_14                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                          ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_14                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_15                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                          ; OE               ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_15                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[0]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[1]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[2]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[3]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[4]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[5]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[6]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[7]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[8]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[9]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                            ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[10]                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                           ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[11]                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                           ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[12]                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                           ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[13]                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                           ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[14]                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                           ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[15]                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                           ; O                ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a0                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a1                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a2                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a3                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a4                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a5                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a6                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a7                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a8                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a9                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a10                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a11                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a12                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a13                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a14                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a15                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[37] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a16                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[38] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a17                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a18                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[43] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a19                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[44] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a20                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[45] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a21                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[46] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a22                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[47] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a23                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[48] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a24                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[49] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a25                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[50] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a26                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[51] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ram_block1a27                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a0                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a1                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a2                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a3                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a4                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a5                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a6                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a7                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a8                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a9                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a10                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a11                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a12                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a13                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a14                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a15                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a16                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a17                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a18                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a19                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a20                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a21                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a22                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a23                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a24                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a25                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a26                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a27                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a28                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a29                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a30                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_payload[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ram_block1a31                                                                 ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a0                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a1                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a2                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a3                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a4                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a5                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a6                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a7                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a8                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a9                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a10                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a11                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a12                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a13                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ram_block1a14                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a0                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a1                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a2                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a3                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a4                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a5                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a6                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a7                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a8                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a9                                                                   ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a10                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[16]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a11                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a12                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[20]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a13                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[23]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a14                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[24]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a15                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[26]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a16                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a17                                                                  ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ram_block1a18                                                                  ; PORTBDATAOUT     ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                              ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity      ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_Nano_SOPC_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_Nano_SOPC_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9815 ) ; 0.00 % ( 0 / 9815 )        ; 0.00 % ( 0 / 9815 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9815 ) ; 0.00 % ( 0 / 9815 )        ; 0.00 % ( 0 / 9815 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9550 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 260 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/uoftmda/git/AquaTux/fpga/fpga_hw/top_level/DE0_Nano.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,114 / 22,320 ( 27 % )    ;
;     -- Combinational with no register       ; 1948                       ;
;     -- Register only                        ; 1264                       ;
;     -- Combinational with a register        ; 2902                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2454                       ;
;     -- 3 input functions                    ; 1398                       ;
;     -- <=2 input functions                  ; 998                        ;
;     -- Register only                        ; 1264                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4283                       ;
;     -- arithmetic mode                      ; 567                        ;
;                                             ;                            ;
; Total registers*                            ; 4,235 / 23,018 ( 18 % )    ;
;     -- Dedicated logic registers            ; 4,166 / 22,320 ( 19 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 488 / 1,395 ( 35 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 154 / 154 ( 100 % )        ;
;     -- Clock pins                           ; 8 / 7 ( 114 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 12                         ;
; M9Ks                                        ; 12 / 66 ( 18 % )           ;
; Total block memory bits                     ; 24,848 / 608,256 ( 4 % )   ;
; Total block memory implementation bits      ; 110,592 / 608,256 ( 18 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 12 / 20 ( 60 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 8% / 7% / 8%               ;
; Peak interconnect usage (total/H/V)         ; 35% / 34% / 36%            ;
; Maximum fan-out                             ; 1910                       ;
; Highest non-global fan-out                  ; 162                        ;
; Total fan-out                               ; 31464                      ;
; Average fan-out                             ; 3.02                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 5934 / 22320 ( 27 % ) ; 180 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 1865                  ; 83                    ; 0                              ;
;     -- Register only                         ; 1247                  ; 17                    ; 0                              ;
;     -- Combinational with a register         ; 2822                  ; 80                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 2381                  ; 73                    ; 0                              ;
;     -- 3 input functions                     ; 1350                  ; 48                    ; 0                              ;
;     -- <=2 input functions                   ; 956                   ; 42                    ; 0                              ;
;     -- Register only                         ; 1247                  ; 17                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 4128                  ; 155                   ; 0                              ;
;     -- arithmetic mode                       ; 559                   ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 4138                  ; 97                    ; 0                              ;
;     -- Dedicated logic registers             ; 4069 / 22320 ( 18 % ) ; 97 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 471 / 1395 ( 34 % )   ; 19 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 154                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 24848                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 110592                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 12 / 66 ( 18 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 2710                  ; 141                   ; 2                              ;
;     -- Registered Input Connections          ; 2468                  ; 106                   ; 0                              ;
;     -- Output Connections                    ; 336                   ; 169                   ; 2348                           ;
;     -- Registered Output Connections         ; 4                     ; 168                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 30877                 ; 1030                  ; 2355                           ;
;     -- Registered Connections                ; 14577                 ; 716                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 388                   ; 308                   ; 2350                           ;
;     -- sld_hub:auto_hub                      ; 308                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2350                  ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 57                    ; 23                    ; 2                              ;
;     -- Output Ports                          ; 46                    ; 40                    ; 5                              ;
;     -- Bidir Ports                           ; 98                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_SDAT     ; A9    ; 7        ; 25           ; 34           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 1467                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; EPCS_DATA0   ; H2    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_0_IN[0] ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_0_IN[1] ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_1_IN[0] ; T9    ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_1_IN[1] ; R9    ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[0] ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[1] ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[2] ; M16   ; 5        ; 53           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; G_SENSOR_INT ; M2    ; 2        ; 0            ; 16           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]        ; M1    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]        ; T8    ; 3        ; 27           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]        ; B9    ; 7        ; 25           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]        ; M15   ; 5        ; 53           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N      ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR     ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO     ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_DCLK     ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_NCSO     ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                   ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe                          ; -                   ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_10            ; -                   ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_11            ; -                   ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_12            ; -                   ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_13            ; -                   ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_14            ; -                   ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_15            ; -                   ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_1             ; -                   ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_2             ; -                   ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_3             ; -                   ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_4             ; -                   ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_5             ; -                   ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_6             ; -                   ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_7             ; -                   ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_8             ; -                   ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_9             ; -                   ;
; GPIO_0[0]   ; D3    ; 8        ; 1            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[10]  ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[11]  ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[12]  ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[13]  ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[14]  ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[15]  ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[16]  ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[17]  ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[18]  ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[19]  ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[1]   ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[20]  ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[21]  ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[22]  ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[23]  ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[24]  ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[25]  ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[26]  ; E11   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[27]  ; E10   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[28]  ; C11   ; 7        ; 38           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[29]  ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[2]   ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[30]  ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[31]  ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[32]  ; D12   ; 7        ; 51           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[33]  ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[3]   ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[4]   ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[5]   ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[6]   ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[7]   ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[8]   ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_0[9]   ; D5    ; 8        ; 5            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[0]   ; F13   ; 6        ; 53           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[10]  ; P11   ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[11]  ; R10   ; 4        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[12]  ; N12   ; 4        ; 47           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[13]  ; P9    ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[14]  ; N9    ; 4        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[15]  ; N11   ; 4        ; 43           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[16]  ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[17]  ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[18]  ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[19]  ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[1]   ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[20]  ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[21]  ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[22]  ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[23]  ; N16   ; 5        ; 53           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[24]  ; N15   ; 5        ; 53           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[25]  ; P14   ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[26]  ; L14   ; 5        ; 53           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[27]  ; N14   ; 5        ; 53           ; 6            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[28]  ; M10   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[29]  ; L13   ; 5        ; 53           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[2]   ; T14   ; 4        ; 45           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[30]  ; J16   ; 5        ; 53           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[31]  ; K15   ; 5        ; 53           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[32]  ; J13   ; 5        ; 53           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[33]  ; J14   ; 5        ; 53           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[3]   ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[4]   ; R13   ; 4        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[5]   ; T12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[6]   ; R12   ; 4        ; 36           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[7]   ; T11   ; 4        ; 36           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[8]   ; T10   ; 4        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_1[9]   ; R11   ; 4        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[0]   ; A14   ; 7        ; 47           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[10]  ; F14   ; 6        ; 53           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[11]  ; G16   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[12]  ; G15   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[1]   ; B16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[2]   ; C14   ; 7        ; 51           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[3]   ; C16   ; 6        ; 53           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[4]   ; C15   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[5]   ; D16   ; 6        ; 53           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[6]   ; D15   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[7]   ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[8]   ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; GPIO_2[9]   ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                      ; -                   ;
; I2C_SDAT    ; F1    ; 1        ; 0            ; 23           ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_i2c_sda:i2c_sda|bidir_port~5 (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO      ; EPCS_ASDO           ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO      ; EPCS_NCSO           ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO      ; EPCS_DCLK           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; EPCS_DATA0          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO      ; GPIO_1[30]          ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; KEY[0]              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO      ; GPIO_2[11]          ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; GPIO_2[12]          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; GPIO_2[9]           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; GPIO_2[8]           ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; GPIO_2[5]           ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; GPIO_2[6]           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; GPIO_2[3]           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; GPIO_0[29]          ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; LED[0]              ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; GPIO_0[22]          ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; ADC_CS_N            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; ADC_SADDR           ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; GPIO_0[24]          ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO      ; GPIO_0[25]          ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; GPIO_0[23]          ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; GPIO_0[16]          ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO      ; GPIO_0[20]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO      ; GPIO_0[21]          ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; GPIO_0[14]          ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; GPIO_0[12]          ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; GPIO_0[11]          ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; GPIO_0[10]          ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO      ; GPIO_0[18]          ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; GPIO_0[17]          ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; GPIO_0[8]           ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; GPIO_0[7]           ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; GPIO_0[13]          ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; GPIO_0[6]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; GPIO_0[5]           ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; GPIO_0[4]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 20 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 18 / 18 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO_0[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIO_0[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO_0[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIO_0[14]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIO_0_IN[0]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_SDAT            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; GPIO_0[30]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; GPIO_2[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO_0[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO_0[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO_0[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIO_0[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIO_0[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO_0_IN[1]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; SW[2]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; GPIO_0[29]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO_0[33]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GPIO_2[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; EPCS_ASDO           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIO_0[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO_0[15]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIO_0[16]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIO_0[24]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO_0[28]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GPIO_2[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; GPIO_2[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; GPIO_2[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; LED[4]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_NCSO           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIO_0[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO_0[13]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIO_0[19]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIO_0[25]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO_0[31]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO_0[32]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GPIO_2[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; GPIO_2[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; GPIO_2[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; KEY[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIO_0[17]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIO_0[18]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIO_0[20]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIO_0[23]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIO_0[27]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIO_0[26]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GPIO_2_IN[0]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; GPIO_2_IN[1]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; I2C_SDAT            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; LED[5]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIO_0[21]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIO_0[22]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GPIO_1[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; GPIO_2[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; GPIO_2[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; GPIO_2[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GPIO_2[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; GPIO_2[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; EPCS_DCLK           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GPIO_1[32]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; GPIO_1[33]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; GPIO_1[30]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GPIO_1[31]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; GPIO_1[17]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GPIO_1[29]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; GPIO_1[26]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; GPIO_1[19]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GPIO_1[16]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; G_SENSOR_INT        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; GPIO_1[28]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GPIO_2_IN[2]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; GPIO_1[14]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; GPIO_1[15]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GPIO_1[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GPIO_1[27]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; GPIO_1[24]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; GPIO_1[23]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; GPIO_1[13]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GPIO_1[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GPIO_1[25]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; GPIO_1[20]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; GPIO_1[21]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GPIO_1_IN[1]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; GPIO_1[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; GPIO_1[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GPIO_1[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; GPIO_1[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; GPIO_1[22]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GPIO_1[18]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GPIO_1_IN[0]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; GPIO_1[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; GPIO_1[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; GPIO_1[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GPIO_1[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; GPIO_1[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; GPIO_1[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Name                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7                                                                             ;
; PLL mode                      ; Normal                                                                                                                  ;
; Compensate clock              ; clock0                                                                                                                  ;
; Compensated input/output pins ; --                                                                                                                      ;
; Switchover type               ; --                                                                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                                                                ;
; Input frequency 1             ; --                                                                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                               ;
; VCO post scale K counter      ; 2                                                                                                                       ;
; VCO frequency control         ; Auto                                                                                                                    ;
; VCO phase shift step          ; 208 ps                                                                                                                  ;
; VCO multiply                  ; --                                                                                                                      ;
; VCO divide                    ; --                                                                                                                      ;
; Freq min lock                 ; 25.0 MHz                                                                                                                ;
; Freq max lock                 ; 54.18 MHz                                                                                                               ;
; M VCO Tap                     ; 0                                                                                                                       ;
; M Initial                     ; 2                                                                                                                       ;
; M value                       ; 12                                                                                                                      ;
; N value                       ; 1                                                                                                                       ;
; Charge pump current           ; setting 1                                                                                                               ;
; Loop filter resistance        ; setting 27                                                                                                              ;
; Loop filter capacitance       ; setting 0                                                                                                               ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                      ;
; Bandwidth type                ; Medium                                                                                                                  ;
; Real time reconfigurable      ; Off                                                                                                                     ;
; Scan chain MIF file           ; --                                                                                                                      ;
; Preserve PLL counter order    ; Off                                                                                                                     ;
; PLL location                  ; PLL_4                                                                                                                   ;
; Inclk0 signal                 ; CLOCK_50                                                                                                                ;
; Inclk1 signal                 ; --                                                                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                           ;
; Inclk1 signal type            ; --                                                                                                                      ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even     ; --            ; 2       ; 0       ; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[0] ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -60 (-1667 ps) ; 7.50 (208 ps)    ; 50/50      ; C3      ; 6             ; 3/3 Even     ; --            ; 1       ; 0       ; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[1] ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[2] ; clock2       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)       ; 0.75 (208 ps)    ; 50/50      ; C1      ; 60            ; 30/30 Even   ; --            ; 2       ; 0       ; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[2] ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[4] ; clock4       ; 1    ; 25  ; 2.0 MHz          ; 0 (0 ps)       ; 0.15 (208 ps)    ; 50/50      ; C2      ; 300           ; 150/150 Even ; --            ; 2       ; 0       ; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[4] ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                     ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_Nano                                                                                                                     ; 6114 (3)    ; 4166 (0)                  ; 69 (69)       ; 24848       ; 12   ; 0            ; 0       ; 0         ; 154  ; 0            ; 1948 (3)     ; 1264 (0)          ; 2902 (0)         ; |DE0_Nano                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |DE0_Nano_SOPC:DE0_Nano_SOPC_inst|                                                                                         ; 5918 (0)    ; 4056 (0)                  ; 0 (0)         ; 24848       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1862 (0)     ; 1247 (0)          ; 2809 (0)         ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |Altera_UP_Avalon_RS232:rs232_0|                                                                                        ; 237 (43)    ; 165 (32)                  ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (9)       ; 6 (5)             ; 163 (28)         ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0                                                                                                                                                                                                                                                                                               ; work         ;
;          |Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|                                                              ; 97 (21)     ; 66 (18)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (2)       ; 0 (0)             ; 69 (19)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer                                                                                                                                                                                                                                         ; work         ;
;             |Altera_UP_RS232_Counters:RS232_In_Counters|                                                                      ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 15 (15)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters                                                                                                                                                                                              ; work         ;
;             |Altera_UP_SYNC_FIFO:RS232_In_FIFO|                                                                               ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 35 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO                                                                                                                                                                                                       ; work         ;
;                |scfifo:Sync_FIFO|                                                                                             ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 35 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                      ; work         ;
;                   |scfifo_s741:auto_generated|                                                                                ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 35 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated                                                                                                                                                           ; work         ;
;                      |a_dpfifo_fv31:dpfifo|                                                                                   ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 35 (15)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo                                                                                                                                      ; work         ;
;                         |altsyncram_je81:FIFOram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|altsyncram_je81:FIFOram                                                                                                              ; work         ;
;                         |cntr_0ab:wr_ptr|                                                                                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr                                                                                                                      ; work         ;
;                         |cntr_ca7:usedw_counter|                                                                              ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter                                                                                                               ; work         ;
;                         |cntr_v9b:rd_ptr_msb|                                                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                  ; work         ;
;          |Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|                                                                ; 98 (23)     ; 67 (19)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (4)       ; 1 (0)             ; 66 (19)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer                                                                                                                                                                                                                                           ; work         ;
;             |Altera_UP_RS232_Counters:RS232_Out_Counters|                                                                     ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters                                                                                                                                                                                               ; work         ;
;             |Altera_UP_SYNC_FIFO:RS232_Out_FIFO|                                                                              ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 32 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO                                                                                                                                                                                                        ; work         ;
;                |scfifo:Sync_FIFO|                                                                                             ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 32 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                       ; work         ;
;                   |scfifo_s741:auto_generated|                                                                                ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 32 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated                                                                                                                                                            ; work         ;
;                      |a_dpfifo_fv31:dpfifo|                                                                                   ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 1 (1)             ; 32 (12)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo                                                                                                                                       ; work         ;
;                         |altsyncram_je81:FIFOram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|altsyncram_je81:FIFOram                                                                                                               ; work         ;
;                         |cntr_0ab:wr_ptr|                                                                                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr                                                                                                                       ; work         ;
;                         |cntr_ca7:usedw_counter|                                                                              ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter                                                                                                                ; work         ;
;                         |cntr_v9b:rd_ptr_msb|                                                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                   ; work         ;
;       |DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|                                                                              ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 9 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst                                                                                                                                                                                                                                                                                     ; work         ;
;          |DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|                                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1                                                                                                                                                                                                                                            ; work         ;
;          |DE0_Nano_SOPC_altpll_sys_stdsync_sv6:stdsync2|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_stdsync_sv6:stdsync2                                                                                                                                                                                                                                       ; work         ;
;             |DE0_Nano_SOPC_altpll_sys_dffpipe_l2c:dffpipe3|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_stdsync_sv6:stdsync2|DE0_Nano_SOPC_altpll_sys_dffpipe_l2c:dffpipe3                                                                                                                                                                                         ; work         ;
;       |DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|                                               ; 162 (162)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 25 (25)           ; 100 (100)        ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter                                                                                                                                                                                                                                                      ; work         ;
;       |DE0_Nano_SOPC_cpu:cpu|                                                                                                 ; 1125 (731)  ; 611 (335)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (377)    ; 92 (46)           ; 540 (308)        ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu                                                                                                                                                                                                                                                                                                        ; work         ;
;          |DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|                                                        ; 394 (87)    ; 276 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (7)      ; 46 (0)            ; 232 (80)         ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci                                                                                                                                                                                                                                            ; work         ;
;             |DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|                     ; 136 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 41 (0)            ; 56 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper                                                                                                                                                ; work         ;
;                |DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|                    ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 35 (32)           ; 14 (13)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|                          ; 88 (84)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 6 (2)             ; 50 (50)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:DE0_Nano_SOPC_cpu_jtag_debug_module_phy|                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_Nano_SOPC_cpu_jtag_debug_module_phy                                                                                 ; work         ;
;             |DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg|                                       ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg                                                                                                                                                                  ; work         ;
;             |DE0_Nano_SOPC_cpu_nios2_oci_break:the_DE0_Nano_SOPC_cpu_nios2_oci_break|                                         ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_oci_break:the_DE0_Nano_SOPC_cpu_nios2_oci_break                                                                                                                                                                    ; work         ;
;             |DE0_Nano_SOPC_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_cpu_nios2_oci_debug|                                         ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (1)             ; 8 (8)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_cpu_nios2_oci_debug                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; work         ;
;             |DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|                                               ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 2 (2)             ; 50 (50)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem                                                                                                                                                                          ; work         ;
;                |DE0_Nano_SOPC_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_ociram_sp_ram|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|DE0_Nano_SOPC_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_ociram_sp_ram                                                                                                   ; work         ;
;                   |altsyncram:the_altsyncram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|DE0_Nano_SOPC_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_ct81:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|DE0_Nano_SOPC_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ct81:auto_generated                                          ; work         ;
;          |DE0_Nano_SOPC_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_register_bank_a|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_register_bank_a                                                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                |altsyncram_pmg1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_pmg1:auto_generated                                                                                                                                                                    ; work         ;
;          |DE0_Nano_SOPC_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_register_bank_b|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_register_bank_b                                                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                |altsyncram_qmg1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_qmg1:auto_generated                                                                                                                                                                    ; work         ;
;       |DE0_Nano_SOPC_epcs:epcs|                                                                                               ; 193 (35)    ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (3)       ; 49 (0)            ; 98 (32)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs                                                                                                                                                                                                                                                                                                      ; work         ;
;          |DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|                                                                  ; 158 (158)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 49 (49)           ; 66 (66)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub                                                                                                                                                                                                                                                    ; work         ;
;          |altsyncram:the_boot_copier_rom|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                       ; work         ;
;             |altsyncram_dt41:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_dt41:auto_generated                                                                                                                                                                                                                                        ; work         ;
;       |DE0_Nano_SOPC_g_sensor_int:g_sensor_int|                                                                               ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_g_sensor_int:g_sensor_int                                                                                                                                                                                                                                                                                      ; work         ;
;       |DE0_Nano_SOPC_i2c_scl:i2c_scl|                                                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_i2c_scl:i2c_scl                                                                                                                                                                                                                                                                                                ; work         ;
;       |DE0_Nano_SOPC_i2c_sda:i2c_sda|                                                                                         ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_i2c_sda:i2c_sda                                                                                                                                                                                                                                                                                                ; work         ;
;       |DE0_Nano_SOPC_jtag_uart:jtag_uart|                                                                                     ; 164 (41)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (20)      ; 23 (5)            ; 90 (16)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                            ; work         ;
;          |DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r                                                                                                                                                                                                                      ; work         ;
;             |scfifo:rfifo|                                                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                            ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                   ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                         ; work         ;
;                      |dpram_nl21:FIFOram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                      ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                          ; work         ;
;          |DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w                                                                                                                                                                                                                      ; work         ;
;             |scfifo:wfifo|                                                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                            ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                   ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                         ; work         ;
;                      |dpram_nl21:FIFOram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                      ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                          ; work         ;
;          |alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|                                                        ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 18 (18)           ; 34 (34)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                ; work         ;
;       |DE0_Nano_SOPC_key:key|                                                                                                 ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 6 (6)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key                                                                                                                                                                                                                                                                                                        ; work         ;
;       |DE0_Nano_SOPC_led:led|                                                                                                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 10 (10)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_led:led                                                                                                                                                                                                                                                                                                        ; work         ;
;       |DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|                                                                     ; 1773 (0)    ; 1248 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (0)      ; 407 (0)           ; 917 (0)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                            ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_addr_router:addr_router|                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                    ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|                                                    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001                                                                                                                                                                                                            ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                              ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:rsp_xbar_demux_001|                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                          ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:rsp_xbar_demux|                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                              ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                      ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                      ; 51 (44)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 43 (41)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                              ; work         ;
;             |altera_merlin_arbitrator:arb|                                                                                    ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                 ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                          ; 53 (47)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 48 (46)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                  ; work         ;
;             |altera_merlin_arbitrator:arb|                                                                                    ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                     ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                  ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                  ; 142 (142)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 61 (61)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                          ; work         ;
;          |altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                            ; work         ;
;          |altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                              ; work         ;
;          |altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 245 (245)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 162 (162)        ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                             ; work         ;
;          |altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 148 (148)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 98 (98)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                              ; work         ;
;          |altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|         ; 51 (51)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 37 (37)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                 ; work         ;
;          |altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                   ; work         ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                             ; work         ;
;          |altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|         ; 41 (41)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 26 (26)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                 ; work         ;
;          |altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                   ; work         ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ; work         ;
;          |altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                               ; work         ;
;          |altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ; work         ;
;          |altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo| ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 9 (9)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ; work         ;
;          |altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ; work         ;
;          |altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|                  ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 41 (41)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                          ; work         ;
;          |altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                            ; work         ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 189 (189)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 72 (72)           ; 98 (98)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                        ; work         ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 81 (81)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 6 (6)             ; 59 (59)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                          ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                               ; 54 (0)      ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (0)            ; 11 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 54 (50)     ; 54 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (40)           ; 11 (10)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                               ; 53 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 42 (0)            ; 10 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 53 (49)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 42 (41)           ; 10 (8)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                               ; 20 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 10 (0)            ; 7 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 20 (16)     ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (8)            ; 7 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                               ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 11 (0)            ; 11 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (9)            ; 11 (9)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                               ; 36 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 23 (0)            ; 12 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 36 (32)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 23 (22)           ; 12 (10)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                               ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 10 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 13 (9)      ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 10 (9)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                               ; 53 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (0)            ; 18 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 53 (49)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (31)           ; 18 (18)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                               ; 42 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 31 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 42 (38)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (7)            ; 31 (31)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                               ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 9 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 15 (11)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (2)             ; 9 (9)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                               ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 26 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 33 (29)     ; 32 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (4)             ; 26 (25)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                               ; 47 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 36 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                       ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 47 (43)     ; 44 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (7)            ; 36 (35)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                               ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                               ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                   ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 9 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                           ; work         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (12)           ; 9 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                  ; work         ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                   ; work         ;
;          |altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                               ; work         ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                                         ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_master_translator:cpu_instruction_master_translator|                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                          ; work         ;
;          |altera_merlin_slave_agent:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent|                           ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                   ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                     ; work         ;
;          |altera_merlin_slave_agent:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                  ; work         ;
;          |altera_merlin_slave_agent:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                   ; work         ;
;          |altera_merlin_slave_agent:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                        ; work         ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                  ; work         ;
;          |altera_merlin_slave_agent:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                        ; work         ;
;          |altera_merlin_slave_agent:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|              ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                      ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                        ; work         ;
;          |altera_merlin_slave_agent:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                ; work         ;
;          |altera_merlin_slave_agent:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                 ; work         ;
;          |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                       ; 20 (12)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (12)      ; 0 (0)             ; 3 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                               ; work         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                 ; work         ;
;          |altera_merlin_slave_translator:altpll_sys_pll_slave_translator|                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_sys_pll_slave_translator                                                                                                                                                                                                             ; work         ;
;          |altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|                                          ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                    ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 11 (11)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                            ; work         ;
;          |altera_merlin_slave_translator:imu_controller_0_avalon_slave_0_translator|                                          ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imu_controller_0_avalon_slave_0_translator                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                              ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                      ; work         ;
;          |altera_merlin_slave_translator:motor_controller_0_avalon_slave_0_translator|                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:motor_controller_0_avalon_slave_0_translator                                                                                                                                                                                                ; work         ;
;          |altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator|                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator                                                                                                                                                                                          ; work         ;
;          |altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|                                                   ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator                                                                                                                                                                                                           ; work         ;
;          |altera_merlin_width_adapter:width_adapter_001|                                                                      ; 100 (100)   ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 71 (71)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                              ; work         ;
;          |altera_merlin_width_adapter:width_adapter|                                                                          ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                  ; work         ;
;       |DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|                                                                     ; 163 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 9 (0)             ; 76 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                            ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_1_addr_router:addr_router|                                                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_addr_router:addr_router                                                                                                                                                                                                                    ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux|                                                      ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                              ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux|                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                  ; work         ;
;          |altera_avalon_sc_fifo:g_sensor_int_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                           ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:g_sensor_int_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                   ; work         ;
;          |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ; work         ;
;          |altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ; work         ;
;          |altera_avalon_sc_fifo:select_i2c_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:select_i2c_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ; work         ;
;          |altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; work         ;
;          |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                               ; work         ;
;          |altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent|                         ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                 ; work         ;
;          |altera_merlin_slave_agent:g_sensor_int_s1_translator_avalon_universal_slave_0_agent|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:g_sensor_int_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                        ; work         ;
;          |altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_slave_agent:select_i2c_clk_s1_translator_avalon_universal_slave_0_agent|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:select_i2c_clk_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ; work         ;
;          |altera_merlin_slave_agent:sw_s1_translator_avalon_universal_slave_0_agent|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sw_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                    ; work         ;
;          |altera_merlin_slave_translator:g_sensor_int_s1_translator|                                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:g_sensor_int_s1_translator                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                   ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                           ; work         ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                   ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                           ; work         ;
;          |altera_merlin_slave_translator:select_i2c_clk_s1_translator|                                                        ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:select_i2c_clk_s1_translator                                                                                                                                                                                                                ; work         ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                                    ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                            ; work         ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                              ; work         ;
;          |altera_merlin_traffic_limiter:limiter|                                                                              ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 12 (12)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                      ; work         ;
;       |DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|                                                                     ; 149 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 5 (0)             ; 71 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                            ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_2_addr_router:addr_router|                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|DE0_Nano_SOPC_mm_interconnect_2_addr_router:addr_router                                                                                                                                                                                                                    ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_2_cmd_xbar_demux:cmd_xbar_demux|                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|DE0_Nano_SOPC_mm_interconnect_2_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                              ; work         ;
;          |DE0_Nano_SOPC_mm_interconnect_2_rsp_xbar_mux:rsp_xbar_mux|                                                          ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|DE0_Nano_SOPC_mm_interconnect_2_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                  ; work         ;
;          |altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                            ; work         ;
;          |altera_avalon_sc_fifo:gsensor_spi_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:gsensor_spi_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ; work         ;
;          |altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                        ; work         ;
;          |altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                        ; work         ;
;          |altera_merlin_master_agent:clock_crossing_io2_m0_translator_avalon_universal_master_0_agent|                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:clock_crossing_io2_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                ; work         ;
;          |altera_merlin_slave_agent:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent                                                                                                                                                                                 ; work         ;
;          |altera_merlin_slave_agent:gsensor_spi_slave_translator_avalon_universal_slave_0_agent|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:gsensor_spi_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ; work         ;
;          |altera_merlin_slave_agent:i2c_sda_s1_translator_avalon_universal_slave_0_agent|                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:i2c_sda_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                             ; work         ;
;          |altera_merlin_slave_translator:epcs_epcs_control_port_translator|                                                   ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:epcs_epcs_control_port_translator                                                                                                                                                                                                           ; work         ;
;          |altera_merlin_slave_translator:gsensor_spi_slave_translator|                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:gsensor_spi_slave_translator                                                                                                                                                                                                                ; work         ;
;          |altera_merlin_slave_translator:i2c_scl_s1_translator|                                                               ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:i2c_scl_s1_translator                                                                                                                                                                                                                       ; work         ;
;          |altera_merlin_slave_translator:i2c_sda_s1_translator|                                                               ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:i2c_sda_s1_translator                                                                                                                                                                                                                       ; work         ;
;          |altera_merlin_traffic_limiter:limiter|                                                                              ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                      ; work         ;
;       |DE0_Nano_SOPC_sdram:sdram|                                                                                             ; 344 (239)   ; 212 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (117)    ; 39 (15)           ; 173 (107)        ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram                                                                                                                                                                                                                                                                                                    ; work         ;
;          |DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|                                  ; 107 (107)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 24 (24)           ; 68 (68)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module                                                                                                                                                                                                                  ; work         ;
;       |DE0_Nano_SOPC_select_i2c_clk:select_i2c_clk|                                                                           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_select_i2c_clk:select_i2c_clk                                                                                                                                                                                                                                                                                  ; work         ;
;       |DE0_Nano_SOPC_sw:sw|                                                                                                   ; 29 (29)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 11 (11)           ; 10 (10)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw                                                                                                                                                                                                                                                                                                          ; work         ;
;       |TERASIC_SPI_3WIRE:gsensor_spi|                                                                                         ; 659 (70)    ; 511 (30)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (40)     ; 242 (17)          ; 269 (42)         ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi                                                                                                                                                                                                                                                                                                ; work         ;
;          |SPI_3WIRE:SPI_3WIRE_inst|                                                                                           ; 592 (101)   ; 481 (61)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (38)     ; 225 (15)          ; 259 (53)         ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst                                                                                                                                                                                                                                                                       ; work         ;
;             |gsensor_fifo:gsensor_fifo_rx|                                                                                    ; 235 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 107 (0)           ; 103 (0)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx                                                                                                                                                                                                                                          ; work         ;
;                |dcfifo:dcfifo_component|                                                                                      ; 235 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 107 (0)           ; 103 (0)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component                                                                                                                                                                                                                  ; work         ;
;                   |dcfifo_v2j1:auto_generated|                                                                                ; 235 (10)    ; 210 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (2)       ; 107 (7)           ; 103 (1)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated                                                                                                                                                                                       ; work         ;
;                      |a_fefifo_3dc:read_state|                                                                                ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_3dc:read_state                                                                                                                                                               ; work         ;
;                      |a_fefifo_c9c:write_state|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_c9c:write_state                                                                                                                                                              ; work         ;
;                      |a_gray2bin_pgb:gray2bin_rs_nbwp|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_rs_nbwp                                                                                                                                                       ; work         ;
;                      |a_gray2bin_pgb:gray2bin_ws_nbrp|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_ws_nbrp                                                                                                                                                       ; work         ;
;                      |a_graycounter_o57:rdptr_g|                                                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g                                                                                                                                                             ; work         ;
;                      |a_graycounter_tc6:wrptr_g|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g                                                                                                                                                             ; work         ;
;                      |alt_synch_pipe_kc8:dffpipe_rs_dgwp|                                                                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp                                                                                                                                                    ; work         ;
;                         |dffpipe_ed9:dffpipe8|                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8                                                                                                                               ; work         ;
;                      |alt_synch_pipe_kc8:dffpipe_ws_dgrp|                                                                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp                                                                                                                                                    ; work         ;
;                         |dffpipe_ed9:dffpipe8|                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp|dffpipe_ed9:dffpipe8                                                                                                                               ; work         ;
;                      |altdpram:fiforam|                                                                                       ; 152 (132)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 67 (67)           ; 66 (33)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam                                                                                                                                                                      ; work         ;
;                         |lpm_decode:wdecoder|                                                                                 ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder                                                                                                                                                  ; work         ;
;                            |decode_51g:auto_generated|                                                                        ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated                                                                                                                        ; work         ;
;                         |lpm_mux:mux|                                                                                         ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux                                                                                                                                                          ; work         ;
;                            |mux_6tc:auto_generated|                                                                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux|mux_6tc:auto_generated                                                                                                                                   ; work         ;
;                      |cntr_b9b:rdptr_b|                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:rdptr_b                                                                                                                                                                      ; work         ;
;                      |cntr_b9b:wrptr_b|                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:wrptr_b                                                                                                                                                                      ; work         ;
;                      |dffpipe_bd9:dffpipe_rdbuw|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rdbuw                                                                                                                                                             ; work         ;
;                      |dffpipe_bd9:dffpipe_rs_dbwp|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rs_dbwp                                                                                                                                                           ; work         ;
;                      |dffpipe_bd9:dffpipe_wr_dbuw|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_wr_dbuw                                                                                                                                                           ; work         ;
;                      |dffpipe_bd9:dffpipe_ws_nbrp|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_ws_nbrp                                                                                                                                                           ; work         ;
;             |gsensor_fifo:gsensor_fifo_tx|                                                                                    ; 256 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 103 (0)           ; 108 (0)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx                                                                                                                                                                                                                                          ; work         ;
;                |dcfifo:dcfifo_component|                                                                                      ; 256 (0)     ; 210 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 103 (0)           ; 108 (0)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component                                                                                                                                                                                                                  ; work         ;
;                   |dcfifo_v2j1:auto_generated|                                                                                ; 256 (10)    ; 210 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (2)       ; 103 (7)           ; 108 (1)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated                                                                                                                                                                                       ; work         ;
;                      |a_fefifo_3dc:read_state|                                                                                ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_3dc:read_state                                                                                                                                                               ; work         ;
;                      |a_fefifo_c9c:write_state|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_c9c:write_state                                                                                                                                                              ; work         ;
;                      |a_gray2bin_pgb:gray2bin_rs_nbwp|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_rs_nbwp                                                                                                                                                       ; work         ;
;                      |a_gray2bin_pgb:gray2bin_ws_nbrp|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_gray2bin_pgb:gray2bin_ws_nbrp                                                                                                                                                       ; work         ;
;                      |a_graycounter_o57:rdptr_g|                                                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g                                                                                                                                                             ; work         ;
;                      |a_graycounter_tc6:wrptr_g|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g                                                                                                                                                             ; work         ;
;                      |alt_synch_pipe_kc8:dffpipe_rs_dgwp|                                                                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp                                                                                                                                                    ; work         ;
;                         |dffpipe_ed9:dffpipe8|                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8                                                                                                                               ; work         ;
;                      |alt_synch_pipe_kc8:dffpipe_ws_dgrp|                                                                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp                                                                                                                                                    ; work         ;
;                         |dffpipe_ed9:dffpipe8|                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp|dffpipe_ed9:dffpipe8                                                                                                                               ; work         ;
;                      |altdpram:fiforam|                                                                                       ; 173 (132)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 62 (62)           ; 71 (7)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam                                                                                                                                                                      ; work         ;
;                         |lpm_decode:wdecoder|                                                                                 ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder                                                                                                                                                  ; work         ;
;                            |decode_51g:auto_generated|                                                                        ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated                                                                                                                        ; work         ;
;                         |lpm_mux:mux|                                                                                         ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 63 (0)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux                                                                                                                                                          ; work         ;
;                            |mux_6tc:auto_generated|                                                                           ; 84 (84)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 63 (63)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_mux:mux|mux_6tc:auto_generated                                                                                                                                   ; work         ;
;                      |cntr_b9b:rdptr_b|                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:rdptr_b                                                                                                                                                                      ; work         ;
;                      |cntr_b9b:wrptr_b|                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cntr_b9b:wrptr_b                                                                                                                                                                      ; work         ;
;                      |dffpipe_bd9:dffpipe_rdbuw|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rdbuw                                                                                                                                                             ; work         ;
;                      |dffpipe_bd9:dffpipe_rs_dbwp|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_rs_dbwp                                                                                                                                                           ; work         ;
;                      |dffpipe_bd9:dffpipe_wrusedw|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_wrusedw                                                                                                                                                           ; work         ;
;                      |dffpipe_bd9:dffpipe_ws_nbrp|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_bd9:dffpipe_ws_nbrp                                                                                                                                                           ; work         ;
;       |altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|                                                             ; 186 (25)    ; 142 (9)                   ; 0 (0)         ; 2496        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (16)      ; 75 (0)            ; 67 (10)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2                                                                                                                                                                                                                                                                    ; work         ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                     ; 61 (31)     ; 53 (23)                   ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 27 (3)            ; 26 (26)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                     ; work         ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                  ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 3 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                    ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                 ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 3 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                   ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                ; work         ;
;                |altsyncram_00d1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated                                                                                                                                                                                 ; work         ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                     ; 100 (58)    ; 80 (38)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 48 (11)           ; 32 (32)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                     ; work         ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                  ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 2 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[6].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[6].u                                                                                                                                                    ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                 ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 3 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:sync[6].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[6].u                                                                                                                                                   ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                ; work         ;
;                |altsyncram_10d1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated                                                                                                                                                                                 ; work         ;
;       |altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|                                                              ; 155 (22)    ; 130 (8)                   ; 0 (0)         ; 848         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 55 (0)            ; 75 (8)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io                                                                                                                                                                                                                                                                     ; work         ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                     ; 60 (30)     ; 53 (23)                   ; 0 (0)         ; 240         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 28 (4)            ; 25 (25)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                      ; work         ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                  ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 3 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                     ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                 ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 3 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                    ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_ovc1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated                                                                                                                                                                                  ; work         ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                     ; 73 (39)     ; 69 (33)                   ; 0 (0)         ; 608         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 27 (2)            ; 42 (42)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                      ; work         ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                     ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                 ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                    ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 608         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_uvc1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 608         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated                                                                                                                                                                                  ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_004|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_005|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_005                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_006|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_006                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                            ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                          ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                    ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                              ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                                            ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                   ; work         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                    ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                        ; work         ;
;       |altera_reset_controller:rst_controller_002|                                                                            ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                   ; work         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                    ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                        ; work         ;
;       |altera_reset_controller:rst_controller_003|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                   ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                        ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                            ; work         ;
;       |imu_controller:imu_controller_0|                                                                                       ; 209 (25)    ; 164 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (11)      ; 62 (12)           ; 104 (50)         ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0                                                                                                                                                                                                                                                                                              ; work         ;
;          |imu:imu|                                                                                                            ; 184 (0)     ; 152 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 50 (0)            ; 102 (0)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu                                                                                                                                                                                                                                                                                      ; work         ;
;             |ADC_CTRL:adc_controller_8_channels|                                                                              ; 184 (184)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 50 (50)           ; 102 (102)        ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels                                                                                                                                                                                                                                                   ; work         ;
;       |power_management_slave:power_management_slave_0|                                                                       ; 62 (6)      ; 39 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (2)       ; 1 (0)             ; 38 (4)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0                                                                                                                                                                                                                                                                              ; work         ;
;          |power_management:pm_inst|                                                                                           ; 56 (56)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 34 (34)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst                                                                                                                                                                                                                                                     ; work         ;
;       |slave_controller:motor_controller_0|                                                                                   ; 350 (112)   ; 222 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (8)      ; 92 (87)           ; 132 (8)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0                                                                                                                                                                                                                                                                                          ; work         ;
;          |motor_controller:motor_control_loop[0].mc|                                                                          ; 71 (44)     ; 36 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (16)      ; 1 (0)             ; 46 (28)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc                                                                                                                                                                                                                                                ; work         ;
;             |motor_internal:mi|                                                                                               ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 18 (18)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|motor_internal:mi                                                                                                                                                                                                                              ; work         ;
;          |motor_controller:motor_control_loop[1].mc|                                                                          ; 44 (17)     ; 20 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (16)      ; 1 (0)             ; 19 (1)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[1].mc                                                                                                                                                                                                                                                ; work         ;
;             |motor_internal:mi|                                                                                               ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 18 (18)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[1].mc|motor_internal:mi                                                                                                                                                                                                                              ; work         ;
;          |motor_controller:motor_control_loop[2].mc|                                                                          ; 44 (17)     ; 20 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (16)      ; 1 (0)             ; 19 (1)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[2].mc                                                                                                                                                                                                                                                ; work         ;
;             |motor_internal:mi|                                                                                               ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 18 (18)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[2].mc|motor_internal:mi                                                                                                                                                                                                                              ; work         ;
;          |motor_controller:motor_control_loop[3].mc|                                                                          ; 44 (17)     ; 20 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (16)      ; 1 (0)             ; 19 (1)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[3].mc                                                                                                                                                                                                                                                ; work         ;
;             |motor_internal:mi|                                                                                               ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 18 (18)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[3].mc|motor_internal:mi                                                                                                                                                                                                                              ; work         ;
;          |motor_controller:motor_control_loop[4].mc|                                                                          ; 44 (17)     ; 20 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (14)      ; 1 (0)             ; 21 (3)           ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[4].mc                                                                                                                                                                                                                                                ; work         ;
;             |motor_internal:mi|                                                                                               ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 18 (18)          ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[4].mc|motor_internal:mi                                                                                                                                                                                                                              ; work         ;
;    |global_disable:dis_inst|                                                                                                  ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano|global_disable:dis_inst                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                         ; 180 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (1)       ; 17 (0)            ; 80 (0)           ; |DE0_Nano|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                          ; 179 (134)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (65)      ; 17 (15)           ; 80 (55)          ; |DE0_Nano|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                            ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |DE0_Nano|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                          ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |DE0_Nano|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                       ; work         ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; LED[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; EPCS_ASDO     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_DCLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_NCSO     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_CS_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SADDR     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2_IN[2]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_IN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_IN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[16]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[17]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[18]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[19]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[20]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[21]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[22]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[23]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[24]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[26]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[28]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[30]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[32]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; I2C_SDAT      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_2[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[5]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_2[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_2[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[16]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[17]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[18]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[19]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[20]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[21]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[22]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[23]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[24]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[25]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[26]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[27]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[28]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[29]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[30]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[31]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[32]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[33]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[25]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[27]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_1[29]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[31]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[33]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[1]        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; EPCS_DATA0    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[3]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[2]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; G_SENSOR_INT  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ADC_SDAT      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO_2_IN[0]                                                                                                                                     ;                   ;         ;
; GPIO_2_IN[1]                                                                                                                                     ;                   ;         ;
; GPIO_2_IN[2]                                                                                                                                     ;                   ;         ;
; GPIO_0_IN[0]                                                                                                                                     ;                   ;         ;
; GPIO_0_IN[1]                                                                                                                                     ;                   ;         ;
; GPIO_1_IN[0]                                                                                                                                     ;                   ;         ;
; GPIO_1_IN[1]                                                                                                                                     ;                   ;         ;
; GPIO_1[0]                                                                                                                                        ;                   ;         ;
; GPIO_1[1]                                                                                                                                        ;                   ;         ;
; GPIO_1[2]                                                                                                                                        ;                   ;         ;
; GPIO_1[3]                                                                                                                                        ;                   ;         ;
; GPIO_1[4]                                                                                                                                        ;                   ;         ;
; GPIO_1[5]                                                                                                                                        ;                   ;         ;
; GPIO_1[6]                                                                                                                                        ;                   ;         ;
; GPIO_1[7]                                                                                                                                        ;                   ;         ;
; GPIO_1[8]                                                                                                                                        ;                   ;         ;
; GPIO_1[9]                                                                                                                                        ;                   ;         ;
; GPIO_1[10]                                                                                                                                       ;                   ;         ;
; GPIO_1[11]                                                                                                                                       ;                   ;         ;
; GPIO_1[12]                                                                                                                                       ;                   ;         ;
; GPIO_1[13]                                                                                                                                       ;                   ;         ;
; GPIO_1[14]                                                                                                                                       ;                   ;         ;
; GPIO_1[15]                                                                                                                                       ;                   ;         ;
; GPIO_1[16]                                                                                                                                       ;                   ;         ;
; GPIO_1[17]                                                                                                                                       ;                   ;         ;
; GPIO_1[18]                                                                                                                                       ;                   ;         ;
; GPIO_1[19]                                                                                                                                       ;                   ;         ;
; GPIO_1[20]                                                                                                                                       ;                   ;         ;
; GPIO_1[21]                                                                                                                                       ;                   ;         ;
; GPIO_1[22]                                                                                                                                       ;                   ;         ;
; GPIO_1[23]                                                                                                                                       ;                   ;         ;
; GPIO_1[24]                                                                                                                                       ;                   ;         ;
; GPIO_1[26]                                                                                                                                       ;                   ;         ;
; GPIO_1[28]                                                                                                                                       ;                   ;         ;
; GPIO_1[30]                                                                                                                                       ;                   ;         ;
; GPIO_1[32]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                      ;                   ;         ;
; I2C_SDAT                                                                                                                                         ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_i2c_sda:i2c_sda|read_mux_out~0                                                             ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~0                                         ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~4                                         ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~6                                         ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~9                                         ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~12                                        ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte~13                                        ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[0]~feeder                            ; 1                 ; 6       ;
; GPIO_2[0]                                                                                                                                        ;                   ;         ;
; GPIO_2[1]                                                                                                                                        ;                   ;         ;
; GPIO_2[2]                                                                                                                                        ;                   ;         ;
; GPIO_2[3]                                                                                                                                        ;                   ;         ;
; GPIO_2[4]                                                                                                                                        ;                   ;         ;
; GPIO_2[5]                                                                                                                                        ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|data_in_shift_reg~9 ; 1                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|receiving_data~0    ; 1                 ; 6       ;
; GPIO_2[6]                                                                                                                                        ;                   ;         ;
; GPIO_2[7]                                                                                                                                        ;                   ;         ;
; GPIO_2[8]                                                                                                                                        ;                   ;         ;
; GPIO_2[9]                                                                                                                                        ;                   ;         ;
; GPIO_2[10]                                                                                                                                       ;                   ;         ;
; GPIO_2[11]                                                                                                                                       ;                   ;         ;
; GPIO_2[12]                                                                                                                                       ;                   ;         ;
; GPIO_0[0]                                                                                                                                        ;                   ;         ;
; GPIO_0[1]                                                                                                                                        ;                   ;         ;
; GPIO_0[2]                                                                                                                                        ;                   ;         ;
; GPIO_0[3]                                                                                                                                        ;                   ;         ;
; GPIO_0[4]                                                                                                                                        ;                   ;         ;
; GPIO_0[5]                                                                                                                                        ;                   ;         ;
; GPIO_0[6]                                                                                                                                        ;                   ;         ;
; GPIO_0[7]                                                                                                                                        ;                   ;         ;
; GPIO_0[8]                                                                                                                                        ;                   ;         ;
; GPIO_0[9]                                                                                                                                        ;                   ;         ;
; GPIO_0[10]                                                                                                                                       ;                   ;         ;
; GPIO_0[11]                                                                                                                                       ;                   ;         ;
; GPIO_0[12]                                                                                                                                       ;                   ;         ;
; GPIO_0[13]                                                                                                                                       ;                   ;         ;
; GPIO_0[14]                                                                                                                                       ;                   ;         ;
; GPIO_0[15]                                                                                                                                       ;                   ;         ;
; GPIO_0[16]                                                                                                                                       ;                   ;         ;
; GPIO_0[17]                                                                                                                                       ;                   ;         ;
; GPIO_0[18]                                                                                                                                       ;                   ;         ;
; GPIO_0[19]                                                                                                                                       ;                   ;         ;
; GPIO_0[20]                                                                                                                                       ;                   ;         ;
; GPIO_0[21]                                                                                                                                       ;                   ;         ;
; GPIO_0[22]                                                                                                                                       ;                   ;         ;
; GPIO_0[23]                                                                                                                                       ;                   ;         ;
; GPIO_0[24]                                                                                                                                       ;                   ;         ;
; GPIO_0[25]                                                                                                                                       ;                   ;         ;
; GPIO_0[26]                                                                                                                                       ;                   ;         ;
; GPIO_0[27]                                                                                                                                       ;                   ;         ;
; GPIO_0[28]                                                                                                                                       ;                   ;         ;
; GPIO_0[29]                                                                                                                                       ;                   ;         ;
; GPIO_0[30]                                                                                                                                       ;                   ;         ;
; GPIO_0[31]                                                                                                                                       ;                   ;         ;
; GPIO_0[32]                                                                                                                                       ;                   ;         ;
; GPIO_0[33]                                                                                                                                       ;                   ;         ;
; GPIO_1[25]                                                                                                                                       ;                   ;         ;
; GPIO_1[27]                                                                                                                                       ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|always0~6                       ; 0                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|always0~7                       ; 0                 ; 6       ;
; GPIO_1[29]                                                                                                                                       ;                   ;         ;
; GPIO_1[31]                                                                                                                                       ;                   ;         ;
; GPIO_1[33]                                                                                                                                       ;                   ;         ;
; CLOCK_50                                                                                                                                         ;                   ;         ;
; KEY[0]                                                                                                                                           ;                   ;         ;
;      - global_disable:dis_inst|gpio_out~0                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~1                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~2                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~3                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~4                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~5                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~6                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~7                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~8                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~9                                                                                                        ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~10                                                                                                       ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~11                                                                                                       ; 0                 ; 6       ;
;      - global_disable:dis_inst|gpio_out~12                                                                                                       ; 0                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|read_mux_out[0]~1                                                                  ; 0                 ; 6       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|d1_data_in[0]~feeder                                                               ; 0                 ; 6       ;
; KEY[1]                                                                                                                                           ;                   ;         ;
; EPCS_DATA0                                                                                                                                       ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|MISO_reg~0                     ; 0                 ; 6       ;
; SW[1]                                                                                                                                            ;                   ;         ;
; SW[0]                                                                                                                                            ;                   ;         ;
; SW[3]                                                                                                                                            ;                   ;         ;
; SW[2]                                                                                                                                            ;                   ;         ;
; G_SENSOR_INT                                                                                                                                     ;                   ;         ;
; ADC_SDAT                                                                                                                                         ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                              ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                          ; PIN_R8                ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                          ; PIN_R8                ; 1463    ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|baud_counter[7]~17                                                                                                                                               ; LCCOMB_X37_Y27_N8     ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                      ; LCCOMB_X36_Y23_N8     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                               ; LCCOMB_X37_Y23_N2     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                  ; LCCOMB_X35_Y23_N10    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|rd_ptr_lsb~1                                                                                             ; LCCOMB_X32_Y23_N0     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|comb~0                                                                                                                                                                                                      ; LCCOMB_X36_Y23_N16    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|data_in_shift_reg[7]~1                                                                                                                                                                                      ; LCCOMB_X37_Y25_N2     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|baud_counter[3]~13                                                                                                                                                ; LCCOMB_X38_Y26_N26    ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                       ; LCCOMB_X36_Y26_N2     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                ; LCCOMB_X36_Y26_N30    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                   ; LCCOMB_X32_Y25_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|comb~0                                                                                                                                                                                                        ; LCCOMB_X36_Y26_N20    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|data_out_shift_reg[2]~2                                                                                                                                                                                       ; LCCOMB_X32_Y26_N0     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|data_out_shift_reg[2]~4                                                                                                                                                                                       ; LCCOMB_X37_Y26_N0     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|readdata[1]~1                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y23_N16    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|write_interrupt_en~0                                                                                                                                                                                                                                              ; LCCOMB_X31_Y23_N6     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[0]                                                                                                                                                                                               ; PLL_4                 ; 1908    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[2]                                                                                                                                                                                               ; PLL_4                 ; 204     ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[4]                                                                                                                                                                                               ; PLL_4                 ; 231     ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_locked                                                                                                                                                                                               ; PLL_4                 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|prev_reset                                                                                                                                                                                                                                              ; FF_X29_Y12_N25        ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|always0~0                                                                                                                                                                                                                ; LCCOMB_X10_Y19_N8     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|always0~1                                                                                                                                                                                                                ; LCCOMB_X10_Y19_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|control_wr_strobe                                                                                                                                                                                                        ; LCCOMB_X11_Y18_N0     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_h_wr_strobe                                                                                                                                                                                                       ; LCCOMB_X11_Y18_N24    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_wr_strobe                                                                                                                                                                                                       ; LCCOMB_X11_Y18_N18    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|snap_strobe~0                                                                                                                                                                                                            ; LCCOMB_X11_Y18_N10    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X19_Y24_N21        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X21_Y20_N20    ; 15      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X17_Y24_N26    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X17_Y24_N10    ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X17_Y24_N24    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X19_Y24_N31        ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|sr[25]~21                      ; LCCOMB_X19_Y22_N30    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|sr[36]~28                      ; LCCOMB_X19_Y22_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|sr[3]~13                       ; LCCOMB_X19_Y22_N28    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_Nano_SOPC_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                 ; LCCOMB_X19_Y22_N24    ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_Nano_SOPC_cpu_jtag_debug_module_phy|virtual_state_uir~0                                 ; LCCOMB_X19_Y24_N4     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                      ; LCCOMB_X21_Y20_N28    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_cpu_nios2_oci_debug|resetrequest                                                                                                                           ; FF_X20_Y21_N9         ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                ; LCCOMB_X20_Y22_N14    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|MonDReg[25]~16                                                                                                                               ; LCCOMB_X20_Y22_N20    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                               ; LCCOMB_X24_Y20_N10    ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                    ; FF_X24_Y19_N17        ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_alu_result~6                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y22_N12    ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                 ; FF_X26_Y16_N11        ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_valid                                                                                                                                                                                                                                                                    ; FF_X28_Y17_N17        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y14_N12    ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y19_N26    ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                            ; FF_X25_Y14_N15        ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                           ; FF_X18_Y14_N5         ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_src1~15                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y14_N28    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y14_N16    ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y24_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y17_N8     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_status_reg_pie_inst_nxt~2                                                                                                                                                                                                                                                ; LCCOMB_X23_Y14_N30    ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_valid                                                                                                                                                                                                                                                                    ; FF_X28_Y17_N7         ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y22_N28    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y20_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y20_N18    ; 27      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|always11~0                                                                                                                                                                                                             ; LCCOMB_X36_Y20_N14    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|always6~0                                                                                                                                                                                                              ; LCCOMB_X32_Y16_N30    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|control_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X36_Y15_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                             ; LCCOMB_X36_Y15_N24    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|shift_reg[5]~1                                                                                                                                                                                                         ; LCCOMB_X36_Y19_N12    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|slaveselect_wr_strobe~0                                                                                                                                                                                                ; LCCOMB_X36_Y15_N20    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|transmitting~0                                                                                                                                                                                                         ; LCCOMB_X36_Y20_N28    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|write_tx_holding                                                                                                                                                                                                       ; LCCOMB_X36_Y15_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_i2c_sda:i2c_sda|bidir_port~5                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y19_N30    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                 ; LCCOMB_X25_Y23_N14    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                 ; LCCOMB_X27_Y23_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                            ; LCCOMB_X23_Y21_N28    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                      ; LCCOMB_X24_Y26_N30    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                         ; LCCOMB_X24_Y26_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                    ; LCCOMB_X24_Y26_N18    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                        ; FF_X27_Y15_N17        ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|ien_AF~2                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y15_N18    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y21_N10    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                         ; FF_X27_Y15_N7         ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|rvalid~0                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y23_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y23_N14    ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|always1~5                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y12_N2     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_led:led|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y9_N8      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~0                                                                                                                                                             ; LCCOMB_X27_Y17_N30    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~3                                                                                                                                                             ; LCCOMB_X26_Y14_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                      ; LCCOMB_X30_Y12_N30    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                    ; LCCOMB_X29_Y12_N10    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[79]~3                                                                                                                                  ; LCCOMB_X16_Y13_N16    ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[47]~51                                                                                                                                  ; LCCOMB_X28_Y16_N24    ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                           ; LCCOMB_X15_Y19_N0     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                             ; LCCOMB_X12_Y19_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                   ; LCCOMB_X24_Y20_N30    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                           ; LCCOMB_X11_Y15_N22    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                             ; LCCOMB_X11_Y15_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                       ; LCCOMB_X28_Y27_N24    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                   ; LCCOMB_X36_Y22_N26    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                     ; LCCOMB_X35_Y22_N24    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                    ; LCCOMB_X36_Y24_N4     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                      ; LCCOMB_X34_Y24_N22    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                       ; LCCOMB_X25_Y12_N2     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~138                                                                                                                                                    ; LCCOMB_X9_Y12_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~139                                                                                                                                                    ; LCCOMB_X9_Y12_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~140                                                                                                                                                    ; LCCOMB_X9_Y12_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~141                                                                                                                                                    ; LCCOMB_X9_Y12_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~142                                                                                                                                                    ; LCCOMB_X9_Y12_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~143                                                                                                                                                    ; LCCOMB_X9_Y12_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~144                                                                                                                                                    ; LCCOMB_X9_Y12_N8      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~145                                                                                                                                                    ; LCCOMB_X9_Y12_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                      ; LCCOMB_X10_Y12_N18    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                    ; LCCOMB_X25_Y12_N0     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                    ; LCCOMB_X25_Y12_N14    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                    ; LCCOMB_X25_Y12_N20    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                    ; LCCOMB_X25_Y12_N18    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                    ; LCCOMB_X25_Y12_N12    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                    ; LCCOMB_X25_Y12_N26    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                    ; LCCOMB_X25_Y12_N8     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~5                                                                                                                                                ; LCCOMB_X25_Y11_N18    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X23_Y18_N22    ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X27_Y18_N0     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X26_Y17_N0     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X31_Y12_N30    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X29_Y25_N30    ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X15_Y19_N26    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X34_Y22_N20    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X12_Y15_N16    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; LCCOMB_X36_Y24_N26    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; LCCOMB_X28_Y14_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                            ; LCCOMB_X25_Y12_N24    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                          ; LCCOMB_X25_Y12_N22    ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|byteen_reg[1]~0                                                                                                                                                                                  ; LCCOMB_X23_Y11_N24    ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                          ; FF_X24_Y11_N9         ; 92      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:g_sensor_int_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                         ; LCCOMB_X36_Y8_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                  ; LCCOMB_X34_Y10_N16    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                  ; LCCOMB_X36_Y9_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:select_i2c_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                       ; LCCOMB_X37_Y10_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                   ; LCCOMB_X36_Y11_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                     ; LCCOMB_X32_Y10_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|save_dest_id~2                                                                                                                                                                                           ; LCCOMB_X34_Y9_N6      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                  ; LCCOMB_X37_Y20_N26    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:gsensor_spi_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                       ; LCCOMB_X41_Y14_N10    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                              ; LCCOMB_X35_Y17_N4     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                              ; LCCOMB_X36_Y17_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                           ; LCCOMB_X37_Y19_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|entry_0[42]~2                                                                                                                                                                        ; LCCOMB_X20_Y11_N18    ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|entry_1[42]~2                                                                                                                                                                        ; LCCOMB_X20_Y11_N12    ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y10_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|Selector34~3                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y10_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y10_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|active_rnw~4                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y9_N14     ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y12_N18    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                      ; FF_X18_Y9_N5          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                      ; FF_X18_Y10_N27        ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                      ; FF_X17_Y12_N9         ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe                                                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                       ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                       ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                       ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                       ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                       ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                       ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                        ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                        ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                        ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                        ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|always1~3                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y9_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|CMD_START~1                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y18_N6     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_CLEAR                                                                                                                                                                                                                                                         ; FF_X39_Y17_N13        ; 164     ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[7]~1                                                                                                                                                                                                                                                ; LCCOMB_X38_Y16_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|REG_ADDR[5]~1                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y16_N14    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|REG_RX_NUM[3]~0                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y16_N20    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|LessThan0~2                                                                                                                                                                                                                               ; LCCOMB_X32_Y20_N26    ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|bit_index[0]~1                                                                                                                                                                                                                            ; LCCOMB_X40_Y19_N22    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|byte_cnt[5]~9                                                                                                                                                                                                                             ; LCCOMB_X40_Y19_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[0]~0                                                                                                                                                                                                                         ; LCCOMB_X43_Y15_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode108w[3]                                                                             ; LCCOMB_X45_Y16_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode119w[3]                                                                             ; LCCOMB_X45_Y16_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode129w[3]                                                                             ; LCCOMB_X45_Y16_N12    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode12w[3]                                                                              ; LCCOMB_X44_Y16_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode139w[3]                                                                             ; LCCOMB_X45_Y16_N28    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode149w[3]                                                                             ; LCCOMB_X45_Y16_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode159w[3]                                                                             ; LCCOMB_X45_Y16_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode169w[3]                                                                             ; LCCOMB_X45_Y16_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode179w[3]                                                                             ; LCCOMB_X45_Y16_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode29w[3]                                                                              ; LCCOMB_X44_Y16_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode39w[3]                                                                              ; LCCOMB_X45_Y16_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode49w[3]                                                                              ; LCCOMB_X44_Y16_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode59w[3]                                                                              ; LCCOMB_X45_Y16_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode69w[3]                                                                              ; LCCOMB_X45_Y16_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode79w[3]                                                                              ; LCCOMB_X45_Y16_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode89w[3]                                                                              ; LCCOMB_X45_Y16_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_rreq~0                                                                                                                                              ; LCCOMB_X39_Y16_N30    ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wreq~0                                                                                                                                              ; LCCOMB_X40_Y16_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode108w[3]                                                                             ; LCCOMB_X40_Y17_N2     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode119w[3]                                                                             ; LCCOMB_X40_Y17_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode129w[3]                                                                             ; LCCOMB_X40_Y17_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode12w[3]                                                                              ; LCCOMB_X39_Y17_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode139w[3]                                                                             ; LCCOMB_X40_Y17_N12    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode149w[3]                                                                             ; LCCOMB_X40_Y17_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode159w[3]                                                                             ; LCCOMB_X40_Y17_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode169w[3]                                                                             ; LCCOMB_X40_Y17_N4     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode179w[3]                                                                             ; LCCOMB_X40_Y17_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode29w[3]                                                                              ; LCCOMB_X39_Y17_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode39w[3]                                                                              ; LCCOMB_X39_Y17_N20    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode49w[3]                                                                              ; LCCOMB_X39_Y17_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode59w[3]                                                                              ; LCCOMB_X39_Y17_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode69w[3]                                                                              ; LCCOMB_X39_Y17_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode79w[3]                                                                              ; LCCOMB_X39_Y17_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode89w[3]                                                                              ; LCCOMB_X39_Y17_N28    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_rreq~0                                                                                                                                              ; LCCOMB_X41_Y21_N2     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wreq~0                                                                                                                                              ; LCCOMB_X39_Y17_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rw_reg_byte_num[0]~1                                                                                                                                                                                                                      ; LCCOMB_X40_Y19_N18    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte[3]~2                                                                                                                                                                                                                              ; LCCOMB_X39_Y19_N18    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk                                                                                                                                                                                                                                   ; FF_X32_Y20_N7         ; 262     ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|state.001                                                                                                                                                                                                                                 ; FF_X40_Y19_N11        ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|state.011                                                                                                                                                                                                                                 ; FF_X40_Y19_N9         ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|tx_byte[7]~10                                                                                                                                                                                                                             ; LCCOMB_X40_Y19_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|s_readdata[1]~9                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y14_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~2                                                                                                                                                                                    ; LCCOMB_X37_Y16_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~1                                                                                                                                                                                        ; LCCOMB_X28_Y13_N10    ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                         ; M9K_X33_Y16_N0        ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                        ; LCCOMB_X31_Y18_N22    ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|pending_read_count[1]~21                                                                                                                                                                                                               ; LCCOMB_X37_Y15_N14    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~2                                                                                                                                                                                     ; LCCOMB_X34_Y11_N16    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~1                                                                                                                                                                                         ; LCCOMB_X28_Y13_N6     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                          ; M9K_X33_Y13_N0        ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                         ; LCCOMB_X21_Y27_N24    ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|pending_read_count[1]~18                                                                                                                                                                                                                ; LCCOMB_X34_Y11_N4     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                           ; FF_X45_Y17_N13        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                            ; FF_X45_Y17_N29        ; 163     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                            ; FF_X45_Y17_N29        ; 769     ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|r_early_rst                                                                                                                                                                                                                                           ; FF_X23_Y22_N17        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                            ; FF_X23_Y22_N13        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                            ; FF_X23_Y22_N13        ; 1389    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                    ; FF_X35_Y15_N31        ; 75      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                        ; FF_X35_Y15_N13        ; 200     ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|always0~0                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y14_N26    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~0                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N0     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~1                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N6     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~2                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N14    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~3                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N18    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~4                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N24    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~5                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N10    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~6                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N28    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~7                                                                                                                                                                                                             ; LCCOMB_X27_Y11_N16    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal7~0                                                                                                                                                                                                              ; LCCOMB_X27_Y10_N16    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|LessThan0~9                                                                                                                                                                                                           ; LCCOMB_X27_Y7_N10     ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[1]~1                                                                                                                                                                                                                ; LCCOMB_X36_Y21_N14    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[8]~18                                                                                                                                                                                               ; LCCOMB_X36_Y21_N16    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|readdata[0]~0                                                                                                                                                                                                                                    ; LCCOMB_X35_Y21_N14    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|start                                                                                                                                                                                                                                            ; FF_X35_Y21_N25        ; 40      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~1                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y30_N30    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~10                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y30_N0     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~11                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y30_N20    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~12                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y30_N14    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~13                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y30_N8     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~3                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y30_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~4                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y30_N12    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~5                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y30_N4     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~7                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y30_N26    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~8                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y30_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~9                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y29_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|Equal0~10                                                                                                                                                                                                          ; LCCOMB_X31_Y30_N28    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                      ; JTAG_X1_Y17_N0        ; 183     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                      ; JTAG_X1_Y17_N0        ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                             ; FF_X18_Y25_N3         ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y25_N28    ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y25_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y24_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                     ; LCCOMB_X18_Y26_N0     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                    ; LCCOMB_X18_Y26_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y25_N8     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y25_N6     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y26_N18    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y25_N2     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y25_N6     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y26_N0     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                              ; LCCOMB_X20_Y25_N14    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                              ; LCCOMB_X20_Y25_N22    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                               ; LCCOMB_X20_Y26_N6     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                          ; LCCOMB_X21_Y26_N18    ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                          ; LCCOMB_X19_Y25_N30    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                  ; FF_X16_Y26_N23        ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                 ; FF_X16_Y26_N19        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                  ; FF_X19_Y25_N29        ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                  ; FF_X20_Y26_N13        ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                  ; FF_X20_Y26_N21        ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                           ; LCCOMB_X15_Y26_N6     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; FF_X14_Y26_N29        ; 30      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                       ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                   ; PIN_R8         ; 1463    ; 81                                   ; Global Clock         ; GCLK15           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[0]                        ; PLL_4          ; 1908    ; 114                                  ; Global Clock         ; GCLK18           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[1]                        ; PLL_4          ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[2]                        ; PLL_4          ; 204     ; 14                                   ; Global Clock         ; GCLK19           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[4]                        ; PLL_4          ; 231     ; 25                                   ; Global Clock         ; GCLK17           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|prev_reset                                                                       ; FF_X29_Y12_N25 ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_CLEAR                                                                                  ; FF_X39_Y17_N13 ; 164     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk                                                            ; FF_X32_Y20_N7  ; 262     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                     ; FF_X45_Y17_N29 ; 769     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|r_sync_rst                                                                     ; FF_X23_Y22_N13 ; 1389    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X35_Y15_N13 ; 200     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                               ; JTAG_X1_Y17_N0 ; 183     ; 4                                    ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                            ; 162     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|write_accepted                                                                                                                                                                      ; 139     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_write                                                                                                                                                                                                                                                                    ; 139     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                          ; 92      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~1                                                                                                                                          ; 85      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                         ; 81      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                          ; 81      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[79]~3                                                                                                                                  ; 79      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                    ; 75      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                             ; 71      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[0]                                                                                                                                ; 64      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[0]                                                                                                                                ; 64      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_alu_result~6                                                                                                                                                                                                                                                             ; 53      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~2                                                                                                                                          ; 52      ;
; ~GND                                                                                                                                                                                                                                                                                                                              ; 51      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                              ; 51      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                          ; 50      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~1                                                                                                                                            ; 49      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~0                                                                                                                                            ; 49      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[1]                                                                                                                                ; 48      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[1]                                                                                                                                ; 48      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                           ; 48      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[47]~51                                                                                                                                  ; 47      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|jtag_ram_access                                                                                                                              ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                  ; 46      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_logic                                                                                                                                                                                                                                                               ; 46      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                                                  ; 46      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                      ; 44      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|rd_address                                                                                                                                                                           ; 44      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|entry_0[42]~2                                                                                                                                                                        ; 43      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|entry_1[42]~2                                                                                                                                                                        ; 43      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|active_rnw~4                                                                                                                                                                                                                                                           ; 43      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                 ; 42      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                      ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                                       ; 41      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][84]                                                                                                                                      ; 41      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|byteen_reg[1]~0                                                                                                                                                                                  ; 41      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                         ; 41      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|start                                                                                                                                                                                                                                            ; 40      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                    ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                  ; 39      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                    ; 39      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_Nano_SOPC_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                 ; 39      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|address[8]                                                                                                                                                                                                     ; 38      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:epcs_epcs_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                     ; 38      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|out_valid                                                                                                                                                                                               ; 37      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                              ; 36      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                              ; 36      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_ld                                                                                                                                                                                                                                                                  ; 35      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal7~0                                                                                                                                                                                                              ; 35      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|LessThan0~9                                                                                                                                                                                                           ; 35      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                        ; 34      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                  ; 34      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                         ; 34      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_logic_op[0]                                                                                                                                                                                                                                                              ; 33      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|snap_strobe~0                                                                                                                                                                                                            ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|always0~1                                                                                                                                                                                                                ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|always0~0                                                                                                                                                                                                                ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|epcs_select~2                                                                                                                                                                                                                                                            ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|read_fifo_en~0                                                                                                                                                                                                ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                     ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_src1~15                                                                                                                                                                                                                                                                  ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                             ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                               ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                              ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                      ; 32      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                          ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 30      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                ; 30      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                ; 30      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                           ; 30      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[8]~3                                                                                                                                                                                                                                                                  ; 29      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|readdata~0                                                                                                                                                                                                     ; 28      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_valid                                                                                                                                                                                                                                                                    ; 28      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                            ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                       ; 26      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_sys_pll_slave_translator|waitrequest_reset_override                                                                                                                                                      ; 26      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|refresh_request                                                                                                                                                                                                                                                        ; 26      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_src1~14                                                                                                                                                                                                                                                                  ; 25      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~0                                                                                                                                                             ; 25      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_valid                                                                                                                                                                                                ; 25      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                          ; 25      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[2]                                                                                                                                ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                              ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                              ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg|oci_ienable[24]                                                                                                                      ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                  ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                   ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                    ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                          ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                       ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                        ; 24      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                         ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                     ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|comb~1                                                                                                                                                                                                      ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                              ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_fill_bit~1                                                                                                                                                                                                                                                              ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                     ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                   ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_status_reg_pie_inst_nxt~2                                                                                                                                                                                                                                                ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                          ; 23      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[0]                                                                                                                    ; 22      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[0]~0                                                                                                                     ; 22      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[0]                                                                                                                    ; 22      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                         ; 22      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|m0_read~0                                                                                                                                                                                                                               ; 22      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                      ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                      ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[1]                                                                                                                    ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                              ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[1]                                                                                                                    ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|read_latency_shift_reg[0]                                                                                                                                            ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][54]                                                                                                                                                   ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                      ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|uav_write                                                                                                                                                                           ; 21      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                  ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[2]                                                                                                                                ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                       ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                   ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                    ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_valid                                                                                                                                                                                                ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                      ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                              ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                          ; 20      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                            ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                      ; 19      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 19      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[2]                                                                                                                    ; 19      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[2]                                                                                                                    ; 19      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                   ; 19      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                    ; 19      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|readdata[1]~1                                                                                                                                                                                                                                                     ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                    ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                         ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|sr[25]~21                      ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                         ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                   ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                    ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                 ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always10~2                                                                                                                                                                                           ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|always5~0                                                                                                                                                                                                                                                              ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|init_done                                                                                                                                                                                                                                                              ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                                                            ; 18      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                            ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imu_controller_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                            ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                    ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_valid                                                                                                                                                                                                                                                                    ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                            ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                              ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                 ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                  ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_valid                                                                                                                                                                                               ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|DE0_Nano_SOPC_mm_interconnect_2_addr_router:addr_router|Equal1~0                                                                                                                                                                               ; 17      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_h_wr_strobe                                                                                                                                                                                                       ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_wr_strobe                                                                                                                                                                                                       ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                             ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[2]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[3]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[4]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[5]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[6]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[7]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[0]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[1]                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|Equal6~4                                                                                                                                                                                                                 ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|Equal6~2                                                                                                                                                                                                                 ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|Equal6~1                                                                                                                                                                                                                 ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[3]                                                                                                                                ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~13                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~12                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~11                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~145                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~144                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~143                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~142                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~141                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~140                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~139                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~138                                                                                                                                                    ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                         ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[8]~18                                                                                                                                                                                               ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[3]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[0]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[1]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[2]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[7]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[4]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[5]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[6]                                                                                                                                                                                                                                                  ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                        ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|src_payload~6                                                                                                                                                                        ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~7                                                                                                                                                                                                                                                   ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|xraddr[3]                                                                                                                                ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_src2_lo~0                                                                                                                                                                                                                                                                ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~5                                                                                                                                                                                                                                                   ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~4                                                                                                                                                                                                                                                   ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|Equal0~10                                                                                                                                                                                                          ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_data[14]~0                                                                                                                                                                                                                                                           ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|kill_sw                                                                                                                                                                                                                 ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|slaveselect_wr_strobe~0                                                                                                                                                                                                ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_read                                                                                                                                                                                                                                                                     ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|always6~0                                                                                                                                                                                                              ; 16      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|bit_index[1]                                                                                                                                                                                                                              ; 16      ;
; KEY[1]~input                                                                                                                                                                                                                                                                                                                      ; 15      ;
; KEY[0]~input                                                                                                                                                                                                                                                                                                                      ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                  ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_rreq~0                                                                                                                                              ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_rreq~0                                                                                                                                              ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                    ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|s0_cmd_valid                                                                                                                                                                                                                           ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|bit_index[0]                                                                                                                                                                                                                              ; 15      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|state.001                                                                                                                                                                                                                                 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                         ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                       ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                         ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                   ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                   ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                     ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:gsensor_spi_slave_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                               ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                  ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                        ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|slowcount[0]                                                                                                                                                                                                           ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                      ; 14      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|entries[0]                                                                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                         ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|comb~0                                                                                                                                                                                                      ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|comb~0                                                                                                                                                                                                        ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~2                                                                                                                                                                ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                  ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][87]                                                                                                                                                   ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                  ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_br_cmp                                                                                                                                                                                                                                                              ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_tck:the_DE0_Nano_SOPC_cpu_jtag_debug_module_tck|sr[3]~13                       ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|m_cont[0]                                                                                                                                                                                                             ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|m_cont[1]                                                                                                                                                                                                             ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|m_cont[2]                                                                                                                                                                                                             ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|m_cont[3]                                                                                                                                                                                                             ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                            ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_addr[8]~0                                                                                                                                                                                                                                                            ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|entries[1]                                                                                                                                                                           ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                         ; 13      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[5]                                                                                                                                                                                                                                                            ; 13      ;
; ADC_SDAT~input                                                                                                                                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                 ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~7                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~6                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~5                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~4                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~3                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~2                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~1                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|Equal16~0                                                                                                                                                                                                             ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|always0~0                                                                                                                                                                                                                                                        ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41]                                                                                                                              ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                              ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                           ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux|src_payload~2                                                                                                                                                                        ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|Equal0~0                                                                                                                                                                                                                                                           ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                      ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                        ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                  ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                          ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload[0]~0                                                                                                                                                                 ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_cpu_nios2_oci_debug|resetrequest                                                                                                                           ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|m0_write~0                                                                                                                                                                                                                              ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                    ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|DE0_Nano_SOPC_mm_interconnect_2_addr_router:addr_router|Equal0~1                                                                                                                                                                               ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                               ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_state.011                                                                                                                                                                                                                                                            ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_state.000                                                                                                                                                                                                                                                            ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|channel[0]                                                                                                                                                                                                            ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|SCLK_reg                                                                                                                                                                                                               ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                            ; 12      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                   ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|save_dest_id~2                                                                                                                                                                                           ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                  ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                        ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                        ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                  ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                  ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                  ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|Equal2~2                                                                                                                                                                                                                                                                   ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[1]                                                                                                                               ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[0]                                                                                                                                                                                                                                                             ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                  ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                     ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                              ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41]                                                                                                                              ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                                                                                                               ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                           ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|m0_read~0                                                                                                                                                                                                                              ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_state.010                                                                                                                                                                                                                                                            ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_state.101                                                                                                                                                                                                                                                            ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~5                                                                                                                                                         ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~3                                                                                                                                                         ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|uav_read~0                                                                                                                                                                          ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|channel[1]                                                                                                                                                                                                            ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|transmitting~0                                                                                                                                                                                                         ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                                             ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|transmitting                                                                                                                                                                                                           ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                          ; 11      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|bit_index[2]                                                                                                                                                                                                                              ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                   ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|data_to_cpu[4]~3                                                                                                                                                                                                       ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                  ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                                             ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                    ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sw_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_break                                                                                                                                                                                                                                                               ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|waitrequest                                                                                                                                  ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                           ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                          ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|Equal133~0                                                                                                                                                                                                                                                                 ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                    ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:gsensor_spi_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                       ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|Equal2~4                                                                                                                                                                       ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|channel[2]                                                                                                                                                                                                            ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|Equal0~0                                                                                                                                                                                                                                  ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|state.011                                                                                                                                                                                                                                 ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                          ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                          ; 10      ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                         ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                               ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|baud_counter[7]~17                                                                                                                                               ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|data_in_shift_reg[7]~1                                                                                                                                                                                      ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[2]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[3]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[4]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[5]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[6]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[7]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[8]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[9]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[10]                                                                                                                                                                                                          ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[11]                                                                                                                                                                                                          ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[0]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|adc_data[1]                                                                                                                                                                                                           ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|baud_counter[3]~13                                                                                                                                                ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                      ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                 ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[4].mc|motor_internal:mi|Equal1~2                                                                                                                                                                                         ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[2].mc|motor_internal:mi|Equal1~2                                                                                                                                                                                         ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[3].mc|motor_internal:mi|Equal1~2                                                                                                                                                                                         ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                    ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                             ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                        ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                              ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|channel[0]~2                                                                                                                                                                                                          ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:select_i2c_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                      ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                      ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|Equal1~0                                                                                                                                                                             ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[1].mc|motor_internal:mi|Equal1~2                                                                                                                                                                                         ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|motor_internal:mi|Equal1~2                                                                                                                                                                                         ; 9       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|address_reg[1]                                                                                                                                                                                   ; 9       ;
; I2C_SDAT~input                                                                                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode149w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode169w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode108w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode129w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode12w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode39w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode59w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode79w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode149w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode169w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode108w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode129w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode12w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode39w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode59w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode79w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|f_select                                                                                                                                                                                                                                                               ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wreq~0                                                                                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_data[0]~0                                                                                                                                                                                                                         ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode159w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode179w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode119w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode139w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode101w[1]~0                                                                           ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode49w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode29w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode89w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode69w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode3w[1]~0                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_led:led|always0~1                                                                                                                                                                                                                                                                  ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|s_readdata[1]~9                                                                                                                                                                                                                                                    ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                         ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~3                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[28]~44                                                                                                                                                                                                                                                        ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITEDATA[7]~1                                                                                                                                                                                                                                                ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                      ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                      ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                        ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode159w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode179w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode119w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode139w[3]                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode101w[1]~0                                                                           ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode49w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode29w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode89w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode69w[3]                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode3w[1]~0                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|rvalid~0                                                                                                                                                                                                                                                       ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                         ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wreq~0                                                                                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                    ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                              ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|start~0                                                                                                                                                                                                                                          ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|tx_byte[7]~10                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[4]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[3]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_ctrl_exception~5                                                                                                                                                                                                                                                         ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_jmp_direct                                                                                                                                                                                                                                                          ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                   ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                   ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                     ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                           ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                             ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                      ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                  ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                     ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                       ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                    ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:g_sensor_int_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                           ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_addr_router:addr_router|Equal5~0                                                                                                                                                                               ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|LessThan0~2                                                                                                                                                                                                                               ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                    ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                    ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|write_tx_holding                                                                                                                                                                                                       ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|control_wr_strobe                                                                                                                                                                                                      ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|shift_reg[5]~1                                                                                                                                                                                                         ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|pending                                                                                                                                                                                                                                                                ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                      ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                                                                          ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                                                                          ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                                                                          ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[8]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                            ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[12]                                                                                                                                                                                                                                                           ; 8       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[24]                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                             ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                               ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|local_read~2                                                                                                                                                      ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                      ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rx_byte[3]~2                                                                                                                                                                                                                              ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|all_bits_transmitted                                                                                                                                             ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|data_to_cpu[2]~0                                                                                                                                                                                                       ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                       ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[28]~45                                                                                                                                                                                                                                                        ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|data_out_shift_reg[2]~2                                                                                                                                                                                       ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                           ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|always2~0                                                                                                                                                                                                                                                         ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_control_rd_data[1]~0                                                                                                                                                                                                                                                     ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                              ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                              ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent|av_readdatavalid~3                                                                                                                                  ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|pending_read_count[1]~21                                                                                                                                                                                                               ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:clock_crossing_io2_m0_translator_avalon_universal_master_0_agent|av_readdatavalid~2                                                                                                                                 ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|out_endofpacket~0                                                                                                                                                                                ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|Equal0~0                                                                                                                                     ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:g_sensor_int_s1_translator|read_latency_shift_reg[0]                                                                                                                                                            ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|REG_RW                                                                                                                                                                                                                                                             ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                 ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                             ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                           ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[80]                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][66]                                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                            ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[0]                                                                                                                                                                                                                  ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:i2c_scl_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                 ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:select_i2c_clk_s1_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:select_i2c_clk_s1_translator|read_latency_shift_reg~0                                                                                                                                                           ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|m0_write~0                                                                                                                                                                                                                             ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|Equal0~0                                                                                                                                                                             ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                         ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_valid~0                                                                                                                                                                      ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                 ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                 ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|Equal7~0                                                                                                                                                                       ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                             ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_Nano_SOPC_cpu_jtag_debug_module_phy|virtual_state_cdr                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|cont[0]                                                                                                                                                                                                               ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|tx_holding_primed                                                                                                                                                                                                      ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|active_cs_n                                                                                                                                                                                                                                                            ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|full_dff                                                                                                 ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[0]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[1]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[2]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[3]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[4]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[5]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[6]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[7]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[8]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[9]                                                                                                                                                                                                    ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[10]                                                                                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[11]                                                                                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[12]                                                                                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[13]                                                                                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[14]                                                                                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[15]                                                                                                                                                                                                   ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                                                                          ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                         ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                                                           ; 7       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[25]                                                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                         ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                 ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                  ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a1                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_3dc:read_state|b_non_empty                                                                                                                       ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a0                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_wr_strobe~3                                                                                                                                                                                                     ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                   ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                 ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|in[8]                                                                                                                                                                                                                                                        ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|in[4]                                                                                                                                                                                                                                                        ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|in[6]                                                                                                                                                                                                                                                        ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|REG_ADDR[5]~1                                                                                                                                                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a1                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_3dc:read_state|b_non_empty                                                                                                                       ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a0                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                         ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                  ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|pending_read_count[1]~18                                                                                                                                                                                                                ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u|dreg[1]                                                                                                                 ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~5                                                                                                                                                ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|write                                                                                                                                                                                                          ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_ctrl_shift_logical~0                                                                                                                                                                                                                                                     ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|Equal2~5                                                                                                                                                                                                                                                                   ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|R_valid                                                                                                                                                                                                                                                                    ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[2]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[5]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[6]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[7]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[10]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[11]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[13]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[15]                                                                                                                              ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                       ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                         ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|rw_reg_byte_num[0]~1                                                                                                                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                                            ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_sys_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                       ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                           ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                          ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|count[0]                                                                                                                                                                                         ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_count[0]                                                                                                                                                                                                                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|always0~0                                                                                                                                                                                                                                                    ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[1]                                                                                                                                                                                                                  ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[2]                                                                                                                                                                                                                  ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                    ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:gsensor_spi_slave_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|byte_cnt[5]~9                                                                                                                                                                                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|DE0_Nano_SOPC_mm_interconnect_2_cmd_xbar_demux:cmd_xbar_demux|WideOr0~5                                                                                                                                                                        ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~2                                                                                                                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|Equal2~6                                                                                                                                                                       ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1                                                                                                                                                                      ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                       ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_count[2]                                                                                                                                                                                                                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|in[2]                                                                                                                                                                                                                                                        ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|in[0]                                                                                                                                                                                                                                                        ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|cont[1]                                                                                                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|CMD_START                                                                                                                                                                                                                                                          ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|always11~0                                                                                                                                                                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|state[4]                                                                                                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|state[0]                                                                                                                                                                                                               ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|pending~10                                                                                                                                                                                                                                                             ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|full_dff                                                                                                  ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                                                                         ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                                                                         ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                                                                         ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[10]                                                                                                                                                                                                                                                           ; 6       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:select_i2c_clk_s1_translator|wait_latency_counter[1]~5                                                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|Equal0~1                                                                                                                                                         ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|bit_counter[0]                                                                                                                                                   ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|data_to_cpu[13]~1                                                                                                                                                                                                      ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[3]                                                                                                                    ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|control_wr_strobe                                                                                                                                                                                                        ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|ROE                                                                                                                                                                                                                    ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|Equal0~2                                                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|bit_counter[0]                                                                                                                                                    ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                    ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                 ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_wr_strobe~2                                                                                                                                                                                                     ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_ctrl_implicit_dst_eretaddr~2                                                                                                                                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[4].mc|dir_reg                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[2].mc|dir_reg                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[3].mc|dir_reg                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_tx_rdreq                                                                                                                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|counter6a[3]                                                                                                                    ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                      ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                    ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                   ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                   ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[15]                                                                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[14]                                                                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[13]                                                                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[12]                                                                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg|Equal0~1                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg|Equal0~0                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|address[0]                                                                                                                                                                                                     ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                    ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|next_in_rd_ptr[1]~2                                                                                                                                                                                      ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u|dreg[1]                                                                                                                 ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|next_in_rd_ptr[2]~2                                                                                                                                                                                     ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[6].u|dreg[1]                                                                                                                ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                         ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                      ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_ctrl_crst~0                                                                                                                                                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                               ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:motor_controller_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                         ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper:the_DE0_Nano_SOPC_cpu_jtag_debug_module_wrapper|DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk:the_DE0_Nano_SOPC_cpu_jtag_debug_module_sysclk|jdo[34]                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|epcs_select~0                                                                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[48]                                                                                                                                     ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_arith_result[0]~1                                                                                                                                                                                                                                                        ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_arith_result[1]~0                                                                                                                                                                                                                                                        ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                         ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux|src5_valid~2                                                                                                                                                                     ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[1]                                                                                                                                                                        ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_addr_router:addr_router|src_channel~1                                                                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                          ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg~2                                                                                                                                                                      ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|always1~2                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|wire_pfdena_reg_ena~0                                                                                                                                                                                                                                   ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|DE0_Nano_SOPC_sdram_input_efifo_module:the_DE0_Nano_SOPC_sdram_input_efifo_module|always2~0                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router:addr_router|Equal1~4                                                                                                                                                                               ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|i_read                                                                                                                                                                                                                                                                     ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|Equal3~0                                                                                                                                                                       ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~1                                                                                                                                                                       ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_addr_router_001:addr_router_001|always1~0                                                                                                                                                                      ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|d_byteenable[0]                                                                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[1].mc|dir_reg                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|dir_reg                                                                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|cont[2]                                                                                                                                                                                                               ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:select_i2c_clk_s1_translator|wait_latency_counter[0]                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_addr_router:addr_router|Equal4~0                                                                                                                                                                               ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:select_i2c_clk_s1_translator|wait_latency_counter[1]                                                                                                                                                            ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|always2~0                                                                                                                                                                                                                                 ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|pre_CMD_START                                                                                                                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|wr_strobe                                                                                                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|Equal9~0                                                                                                                                                                                                               ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|Selector38~2                                                                                                                                                                                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                                      ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|pending~9                                                                                                                                                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|pending~4                                                                                                                                                                                                                                                              ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|f_pop                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|write_fifo_write_en                                                                                                                                                                                                                                               ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|transmitting_data                                                                                                                                                                                             ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|overvolt_grace_cnt[0]                                                                                                                                                                                                   ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                  ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                        ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[47]                                                                                                                                                                                         ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|out_payload[50]                                                                                                                                                                                         ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                           ; 5       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_alu_result[26]                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                  ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|always1~3                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|local_read~2                                                                                                                                         ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:i2c_scl_s1_translator|wait_latency_counter[0]~6                                                                                                                                                                 ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write~2                                                                                                                                                        ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[40]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[41]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[39]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[42]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[38]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[43]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[37]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[44]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[36]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[45]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[35]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[46]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[34]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[47]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[33]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[48]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[32]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[49]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[31]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[50]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[30]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[51]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[29]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[52]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[28]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[53]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[27]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[54]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[26]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[55]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[25]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[56]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[24]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[24]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[25]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[57]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[23]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[23]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[26]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[58]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[22]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[22]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[27]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[59]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[21]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[21]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[28]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[60]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[20]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[20]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[29]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[61]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[19]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[19]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[30]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[62]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[18]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[18]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[31]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[63]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[17]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[17]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[32]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[64]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[16]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[16]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[33]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[65]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[15]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[15]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[34]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[66]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[14]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[14]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[35]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[67]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[13]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[13]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[36]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[68]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[12]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[12]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[37]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[69]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[11]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[11]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[38]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[70]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[10]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[10]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|bit_counter[2]~0                                                                                                                                                 ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8|dffe12a[3]                                                                                        ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp|dffpipe_ed9:dffpipe8|dffe12a[3]                                                                                        ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[39]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[71]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[9]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[9]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|bit_counter[1]                                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|bit_counter[2]                                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[40]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[72]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[8]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[8]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|rd_ptr_lsb                                                                                               ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_READ_ACK~2                                                                                                                                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|parity5                                                                                                                         ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[2]                                                                                                                               ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                                                                                                               ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[41]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[73]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a3                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a2                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_c9c:write_state|b_full                                                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|fifo_rx_wrreq                                                                                                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|Equal6~3                                                                                                                                                                                                                 ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|status_wr_strobe                                                                                                                                                                                                       ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[42]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[74]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|Equal0~10                                                                                                                                                                                                                ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|RRDY                                                                                                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|DE0_Nano_SOPC_epcs_sub:the_DE0_Nano_SOPC_epcs_sub|TOE                                                                                                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|edge_capture_wr_strobe~0                                                                                                                                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8|dffe12a[3]                                                                                        ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[43]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[75]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|bit_counter[2]~0                                                                                                                                                  ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|rd_ptr_lsb                                                                                                ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[44]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[76]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|bit_counter[1]                                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|bit_counter[2]                                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_tc6:wrptr_g|parity5                                                                                                                         ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[45]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[77]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imu_controller_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                              ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                       ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                       ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                                                                                                              ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|wait_latency_counter[1]                                                                                                                                              ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|wait_latency_counter[0]                                                                                                                                              ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_cpu_nios2_avalon_reg|Equal0~2                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|readdata~2                                                                                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|always0~9                                                                                                                                                                                                               ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[4].mc|motor_internal:mi|dead_time_counter[0]~0                                                                                                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[2].mc|motor_internal:mi|dead_time_counter[0]~0                                                                                                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[3].mc|motor_internal:mi|dead_time_counter[0]~0                                                                                                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a3                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_o57:rdptr_g|counter3a2                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_kc8:dffpipe_ws_dgrp|dffpipe_ed9:dffpipe8|dffe12a[3]                                                                                        ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_fefifo_c9c:write_state|b_full                                                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_WRITE                                                                                                                                                                                                                                                         ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[46]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[78]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io2_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                     ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][105]                                                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][105]                                                                                                                                    ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][105]                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][105]                                                                                                                           ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                      ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                            ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                            ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                            ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                            ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                            ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                            ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|D_ctrl_b_is_dst~1                                                                                                                                                                                                                                                          ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                             ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|overvolt_grace_cnt[1]                                                                                                                                                                                                   ; 4       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|overvolt_grace_cnt[2]                                                                                                                                                                                                   ; 4       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                           ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|altsyncram_je81:FIFOram|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None                                          ; M9K_X33_Y23_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|altsyncram_je81:FIFOram|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None                                          ; M9K_X33_Y26_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|DE0_Nano_SOPC_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ct81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; DE0_Nano_SOPC_cpu_ociram_default_contents.mif ; M9K_X22_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_pmg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_Nano_SOPC_cpu_rf_ram_a.mif                ; M9K_X22_Y17_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_qmg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_Nano_SOPC_cpu_rf_ram_b.mif                ; M9K_X22_Y18_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_dt41:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; DE0_Nano_SOPC_epcs_boot_rom.hex               ; M9K_X33_Y17_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                          ; M9K_X22_Y23_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                          ; M9K_X22_Y21_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_00d1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; yes                    ; yes                     ; 448  ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 1    ; None                                          ; M9K_X33_Y16_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io2|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_10d1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                                          ; M9K_X33_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 15           ; 16           ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 240  ; 16                          ; 15                          ; 16                          ; 15                          ; 240                 ; 1    ; None                                          ; M9K_X33_Y13_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_uvc1:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 19           ; 32           ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 608  ; 32                          ; 19                          ; 32                          ; 19                          ; 608                 ; 1    ; None                                          ; M9K_X33_Y22_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_nios2_ocimem|DE0_Nano_SOPC_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ct81:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01011000011100001110100001010000) (886680472) (1483794512) (5870E850)    ;(11000111101000110010101100001101) (1562782229) (-945607923) (-3-8-5-12-13-4-15-3)   ;(01101111100000101101100011111101) (-701896569) (1870846205) (6F82D8FD)   ;(01000000101110110011100000011001) (-2090849617) (1086011417) (40BB3819)   ;(00000011110000001011010001110011) (360132163) (62960755) (3C0B473)   ;(10001111000101101100111100110000) (370220624) (-1894330576) (-70-14-9-30-130)   ;(11010111000010000011011000001011) (-780777469) (-687327733) (-2-8-15-7-12-9-15-5)   ;(10001000000011110011011011011100) (-331693500) (-2012268836) (-7-7-150-12-9-2-4)   ;
;8;(11010001101000100111010111110000) (-1332337724) (-777882128) (-2-14-5-13-8-10-10)    ;(01011001010001001110000001010011) (973676475) (1497686099) (5944E053)   ;(11000001001100010011101001010011) (926391937) (-1053738413) (-3-14-12-14-12-5-10-13)   ;(01001100101100001100010101011001) (-693341117) (1286653273) (4CB0C559)   ;(01010010100011001101001000001001) (95667363) (1384960521) (528CD209)   ;(00011110110101101101000111000010) (-629416594) (517394882) (1ED6D1C2)   ;(00111111111000110111100011001001) (-819260281) (1071872201) (3FE378C9)   ;(10101010000110111001101011001000) (-423578822) (-1441031480) (-5-5-14-4-6-5-3-8)   ;
;16;(00110001110100110111010011110000) (1869705064) (835941616) (31D374F0)    ;(10111110011000011110110001000100) (2000071974) (-1100878780) (-4-1-9-14-1-3-11-12)   ;(00101100011110100001000001000011) (1141442807) (746197059) (2C7A1043)   ;(00100110010000010001001001011110) (325243840) (641798750) (2641125E)   ;(00001100010001101110000111101001) (1421560751) (205971945) (C46E1E9)   ;(10011000011000001111010011000011) (1694845469) (-1738476349) (-6-7-9-150-11-3-13)   ;(11011001100110000000110001000101) (-336804377) (-644346811) (-2-6-6-7-15-3-11-11)   ;(10000101000000000101101011100101) (-835271489) (-2063574299) (-7-10-15-15-10-5-1-11)   ;
;24;(10110001010101101101100111001011) (495260583) (-1319708213) (-4-14-10-9-2-6-3-5)    ;(10001010010100110010000111000011) (-110706131) (-1974263357) (-7-5-10-12-13-14-3-13)   ;(10110110000000111110110100101011) (970472323) (-1241256661) (-4-9-15-12-1-2-13-5)   ;(00101010000111101011001110100000) (912564344) (706655136) (2A1EB3A0)   ;(11110100101101111011100010001011) (-1322043565) (-189286261) (-11-4-8-4-7-7-5)   ;(10100001110011100110100101001111) (-1466829613) (-1580308145) (-5-14-3-1-9-6-11-1)   ;(01000110100111010011100000010001) (-1500249627) (1184708625) (469D3811)   ;(00100001100001010010010000001011) (-153745283) (562373643) (2185240B)   ;
;32;(10100111010001011110101100111110) (-908928654) (-1488590018) (-5-8-11-10-1-4-12-2)    ;(00111101001011001110100111001001) (-1076769881) (1026353609) (3D2CE9C9)   ;(11100100111110000111110001100100) (993265662) (-453477276) (-1-110-7-8-3-9-12)   ;(01001110010001110011101101100110) (-525848102) (1313291110) (4E473B66)   ;(11110010010110101111010111100110) (-1551205032) (-228919834) (-13-10-50-10-1-10)   ;(01011011111100001011101001011100) (1226651486) (1542503004) (5BF0BA5C)   ;(11011001111101111001001111101110) (-307098726) (-638086162) (-2-60-8-6-12-1-2)   ;(10100101010000010000001100100100) (-1110092686) (-1522466012) (-5-10-11-14-15-12-13-12)   ;
;40;(00101001100011010000110100100101) (848239149) (697109797) (298D0D25)    ;(11100110000001000000001011000011) (1118190821) (-435944765) (-1-9-15-11-15-13-3-13)   ;(10010111000100110010011001111001) (1369296337) (-1760352647) (-6-8-14-12-13-9-8-7)   ;(10111100110110011000100101111011) (1836010443) (-1126594181) (-4-3-2-6-7-6-8-5)   ;(10000010101000000011100011110101) (-1085292469) (-2103428875) (-7-13-5-15-12-70-11)   ;(00100000000111001011111101000101) (-287829791) (538754885) (201CBF45)   ;(11111110011011001110100101011000) (-144613250) (-26416808) (-1-9-3-1-6-10-8)   ;(11000011011010001101111111011111) (1144314551) (-1016537121) (-3-12-9-7-20-2-1)   ;
;48;(01101010001111111000111011110111) (-1224743577) (1782550263) (6A3F8EF7)    ;(10000011001101101000101000000001) (-1019821833) (-2093577727) (-7-12-12-9-7-5-15-15)   ;(01100101100101110110101001101010) (-1896785792) (1704421994) (65976A6A)   ;(10000010000111001111101010111111) (-1128151557) (-2112030017) (-7-13-14-30-5-4-1)   ;(00100000101111011100100011011111) (-237622959) (549308639) (20BDC8DF)   ;(01100000110110010111100101010010) (1918790874) (1624865106) (60D97952)   ;(01110011100000011001011000101000) (-102137894) (1937872424) (73819628)   ;(01100111010000000111000011010001) (-1722380623) (1732276433) (674070D1)   ;
;56;(11111100000101010101110101111001) (-372521207) (-65708679) (-3-14-10-10-2-8-7)    ;(11010011101001000000100010110001) (-1131806221) (-744224591) (-2-12-5-11-15-7-4-15)   ;(10111111110111110010110010001000) (2137332078) (-1075893112) (-40-20-13-3-7-8)   ;(00100010101000101111110011100000) (-44390956) (581106912) (22A2FCE0)   ;(00000001111001111100010100000101) (171742405) (31966469) (1E7C505)   ;(11100011111001111000101110100000) (888895156) (-471364704) (-1-12-1-8-7-4-60)   ;(10100000010010011110001101000011) (-1607932627) (-1605770429) (-5-15-11-6-1-12-11-13)   ;(11000000111100011011000001010101) (886486939) (-1057902507) (-3-150-14-4-15-10-11)   ;
;64;(10000111011111100001111011110001) (-597909473) (-2021777679) (-7-8-8-1-14-10-15)    ;(11001010100001110001111110100101) (2053774459) (-897114203) (-3-5-7-8-140-5-11)   ;(00100101101010110011111010000101) (257669909) (631979653) (25AB3E85)   ;(11111001111101001011100000100010) (-602643736) (-101402590) (-60-11-4-7-13-14)   ;(10010000101010101101001110011010) (717224798) (-1867852902) (-6-15-5-5-2-12-6-6)   ;(00001000111101011110010001001100) (1075362114) (150332492) (8F5E44C)   ;(00111001110100010010110011001110) (-1425708276) (970009806) (39D12CCE)   ;(10000000111100101110110101101111) (-1260760277) (-2131563153) (-7-150-13-1-2-9-1)   ;
;72;(01101010001010011011011111010110) (-1230117218) (1781118934) (6A29B7D6)    ;(10001011100100010011110011110101) (8909531) (-1953415947) (-7-4-6-14-12-30-11)   ;(01100011100000010101111010001000) (-2102193734) (1669422728) (63815E88)   ;(00111011010110011000111001110011) (-1263627429) (995724915) (3B598E73)   ;(01110011101111111010010111010100) (-84728220) (1941939668) (73BFA5D4)   ;(01110111110000001001110011100011) (317665399) (2009111779) (77C09CE3)   ;(10000011100110100100000001111011) (-988886661) (-2087042949) (-7-12-6-5-11-15-8-5)   ;(01100100001100110111001100001011) (-2027779531) (1681093387) (6433730B)   ;
;80;(01000100001010000100111100100100) (-1735436204) (1143492388) (44284F24)    ;(11110101110101010111011000101110) (-1212504722) (-170559954) (-10-2-10-8-9-13-2)   ;(10110110010111010110001101101101) (996967425) (-1235393683) (-4-9-10-2-9-12-9-3)   ;(11010001110001111000011010111000) (-1321107214) (-775453000) (-2-14-3-8-7-9-4-8)   ;(11110011110010001101001011110101) (-1415626413) (-204942603) (-12-3-7-2-130-11)   ;(00110101011011011100010101011000) (-2056592062) (896386392) (356DC558)   ;(01011001000101110111001011101011) (958187705) (1494708971) (591772EB)   ;(01111001111000001111110110110100) (727725720) (2044788148) (79E0FDB4)   ;
;88;(11101000100100110010111101011001) (1561817049) (-393007271) (-1-7-6-12-130-10-7)    ;(00100101100111010001000010001010) (252242916) (631050378) (259D108A)   ;(10111011010101111010011111111000) (1695429638) (-1151883272) (-4-4-10-8-5-80-8)   ;(01001000001001011110001110111100) (-1136121974) (1210442684) (4825E3BC)   ;(01010010110011110100010100100010) (116158794) (1389315362) (52CF4522)   ;(01111001111001000011000101101011) (728579609) (2044997995) (79E4316B)   ;(10001100000011010110000000000100) (67933170) (-1945280508) (-7-3-15-2-9-15-15-12)   ;(10100111010101001110000100011000) (-905133702) (-1487609576) (-5-8-10-11-1-14-14-8)   ;
;96;(01001110001010000001110010100010) (-535467406) (1311251618) (4E281CA2)    ;(11111011101111001000000110011010) (-420677146) (-71532134) (-4-4-3-7-14-6-6)   ;(01001010111011100111011001000000) (-874010548) (1257141824) (4AEE7640)   ;(01111101001100110011111001100011) (1072186199) (2100510307) (7D333E63)   ;(10110001010110101010101010011100) (496231104) (-1319458148) (-4-14-10-5-5-5-6-4)   ;(01001111010000111110110000100110) (-426717602) (1329851430) (4F43EC26)   ;(00011110110001110001110001110101) (-633351131) (516365429) (1EC71C75)   ;(10001000001101101101011111111111) (-319773057) (-2009671681) (-7-7-12-9-2-80-1)   ;
;104;(00000011101111110011000101011001) (357630531) (62861657) (3BF3159)    ;(01100100111111101001001011100011) (-1964939601) (1694405347) (64FE92E3)   ;(10010110011110100000001101100001) (1301074707) (-1770388639) (-6-9-8-5-15-12-9-15)   ;(01010010110100111001001011000001) (117227653) (1389597377) (52D392C1)   ;(11101101100100011100101110001001) (2061535129) (-309212279) (-1-2-6-14-3-4-7-7)   ;(01010111011011001100100101111011) (585660925) (1466747259) (576CC97B)   ;(01101011001111111111101101101010) (-1124675392) (1799355242) (6B3FFB6A)   ;(00110101110100100100100010100001) (-2025490351) (902973601) (35D248A1)   ;
;112;(11111001000001000101111001000000) (-676720700) (-117154240) (-6-15-11-10-1-120)    ;(01100111111011000010101000010100) (-1669425920) (1743530516) (67EC2A14)   ;(11000110101010001101001110110100) (1464308478) (-962014284) (-3-9-5-7-2-12-4-12)   ;(00100001010110111111101110000110) (-168191690) (559676294) (215BFB86)   ;(11000110100111000001111101100110) (1459174360) (-962846874) (-3-9-6-3-140-9-10)   ;(01000010010001001101010101101101) (-1926331093) (1111807341) (4244D56D)   ;(00011011001110010010100011110011) (-978742933) (456730867) (1B3928F3)   ;(01110011000110100010001000110110) (-136029878) (1931092534) (731A2236)   ;
;120;(00111000110101111000101100100111) (-1524229145) (953649959) (38D78B27)    ;(00000101100111001001001001001000) (547111110) (94147144) (59C9248)   ;(01011111100001111010010001001010) (1594238464) (1602724938) (5F87A44A)   ;(10101011101001011110110100101110) (-278927674) (-1415189202) (-5-4-5-10-1-2-13-2)   ;(11000000010100100100000001011001) (836596945) (-1068351399) (-3-15-10-13-11-15-10-7)   ;(10011000000010101011101101110010) (1667208728) (-1744127118) (-6-7-15-5-4-4-8-14)   ;(01110100001101111100100111110101) (-26706179) (1949813237) (7437C9F5)   ;(01111110110011101010110001110100) (1221075220) (2127473780) (7ECEAC74)   ;
;128;(11100100010110011101111000101101) (943546573) (-463872467) (-1-11-10-6-2-1-13-3)    ;(01110000001101110001001110000010) (-426839342) (1882657666) (70371382)   ;(10011110010111001001000101101001) (-2003183579) (-1638100631) (-6-1-10-3-6-14-9-7)   ;(11100000000110011110110001110001) (523555679) (-535171983) (-1-15-14-6-1-3-8-15)   ;(10001010100010100010010101001010) (-92904322) (-1970657974) (-7-5-7-5-13-10-11-6)   ;(01011101011010110001111001110101) (1385133517) (1567301237) (5D6B1E75)   ;(10110110100110100001100000100110) (1016119916) (-1231415258) (-4-9-6-5-14-7-13-10)   ;(00011000100101011111010011111010) (-1249594924) (412480762) (1895F4FA)   ;
;136;(11110011010101111100101011001111) (-1452032461) (-212350257) (-12-10-8-3-5-3-1)    ;(11010101001001001000011010101011) (-971707229) (-719026517) (-2-10-13-11-7-9-5-5)   ;(00011110010110011000010001000010) (-668665194) (509183042) (1E598442)   ;(11011000110101001100011100101101) (-417667027) (-657144019) (-2-7-2-11-3-8-13-3)   ;(11111000100101110011111101011111) (-732140241) (-124305569) (-7-6-8-120-10-1)   ;(01111101111100000111100001000100) (1131623160) (2112911428) (7DF07844)   ;(01100000001111000000001110000110) (1869517958) (1614545798) (603C0386)   ;(01011111101001001000110011010000) (1603622672) (1604619472) (5FA48CD0)   ;
;144;(01111101101011010000101101001110) (1110754572) (2108492622) (7DAD0B4E)    ;(11011000000001100011000101000110) (-481379976) (-670682810) (-2-7-15-9-12-14-11-10)   ;(11011101000001101011000111010101) (18720243) (-586763819) (-2-2-15-9-4-14-2-11)   ;(10100100001011001110101010010011) (-1217128907) (-1540560237) (-5-11-13-3-1-5-6-13)   ;(10010011011111011000100011001010) (1001977478) (-1820489526) (-6-12-8-2-7-7-3-6)   ;(00001100011011101001101000100011) (1433515043) (208575011) (C6E9A23)   ;(10111000000110111101111110100011) (1376463513) (-1206132829) (-4-7-14-4-20-5-13)   ;(00101000000001110111110011110000) (706709064) (671579376) (28077CF0)   ;
;152;(10011010101010111001011110101010) (1917386818) (-1700030550) (-6-5-5-4-6-8-5-6)    ;(10110110010110010111111000110100) (995982934) (-1235648972) (-4-9-10-6-8-1-12-12)   ;(01000011011011111100110100101011) (-1813737195) (1131400491) (436FCD2B)   ;(10111110100011111110001111100001) (2013467611) (-1097866271) (-4-1-70-1-12-1-15)   ;(11011010111010000000110000101111) (-210804425) (-622326737) (-2-5-1-7-15-3-13-1)   ;(11101001010110111000000111100110) (1643890264) (-379878938) (-1-6-10-4-7-14-1-10)   ;(01110110011111110111101100011011) (195224489) (1988066075) (767F7B1B)   ;(00100011110100100001100100001101) (69447119) (600971533) (23D2190D)   ;
;160;(11011011110100010011101110010010) (-118574860) (-607044718) (-2-4-2-14-12-4-6-14)    ;(10111010000001001011110011101101) (1570842225) (-1174094611) (-4-5-15-11-4-3-1-3)   ;(11000101100110101011010010101001) (1358689065) (-979716951) (-3-10-6-5-4-11-5-7)   ;(11010001100011001101100101111010) (-1339655910) (-779298438) (-2-14-7-3-2-6-8-6)   ;(11111101110010011110111011111001) (-215410407) (-37097735) (-2-3-6-1-10-7)   ;(11100101110100110100001100011011) (1081830951) (-439139557) (-1-10-2-12-11-12-14-5)   ;(00110110000101000101110110111010) (-1984877920) (907304378) (36145DBA)   ;(00111000000110010000000111111101) (-1583733817) (941163005) (381901FD)   ;
;168;(00101011100001001010001100011101) (1046154139) (730112797) (2B84A31D)    ;(01010110110100111011100000110101) (517250417) (1456715829) (56D3B835)   ;(10000010110110000011101001001111) (-1069291717) (-2099758513) (-7-13-2-7-12-5-11-1)   ;(01010010000111010010101110011010) (59741984) (1377643418) (521D2B9A)   ;(00000010001001000101100100011010) (211054432) (35936538) (224591A)   ;(10000000110101111110101001010000) (-1269561716) (-2133333424) (-7-15-2-8-1-5-110)   ;(01001001100000010101111010101100) (-1007226394) (1233215148) (49815EAC)   ;(10011100100000010111011111100010) (2104946908) (-1669236766) (-6-3-7-14-8-8-1-14)   ;
;176;(11011000001111000001011100011101) (-465797047) (-667150563) (-2-7-12-3-14-8-14-3)    ;(10000010110101001110100010010100) (-1070162610) (-2099976044) (-7-13-2-11-1-7-6-12)   ;(00101101101001111010001011001111) (1256754021) (765960911) (2DA7A2CF)   ;(10101110000010000010111100000101) (-28266725) (-1375195387) (-5-1-15-7-130-15-11)   ;(11101010100001000111111010100111) (1758266765) (-360415577) (-1-5-7-11-8-1-5-9)   ;(11000101001110100011011011101110) (1328590170) (-986040594) (-3-10-12-5-12-9-1-2)   ;(10010000010001001111111010001101) (685850381) (-1874526579) (-6-15-11-110-1-7-3)   ;(11011010110110110001100011111001) (-216196111) (-623175431) (-2-5-2-4-14-70-7)   ;
;184;(00110110001100010101001000101011) (-1975683539) (909201963) (3631522B)    ;(00101011101011100011011101000110) (1058466210) (732837702) (2BAE3746)   ;(00000010110101111000110110011001) (265706631) (47680921) (2D78D99)   ;(10001110000011100010011101110001) (268096727) (-1911675023) (-7-1-15-1-13-8-8-15)   ;(00101110110100011000100111011011) (1369337437) (785484251) (2ED189DB)   ;(01100011101010101000001011101011) (-2089949591) (1672119019) (63AA82EB)   ;(01110101010000100010100110101111) (77973713) (1967270319) (754229AF)   ;(10100001000100000110001010110101) (-1526232865) (-1592761675) (-5-14-14-15-9-13-4-11)   ;
;192;(11100010100001100001100011100001) (758603859) (-494528287) (-1-13-7-9-14-7-1-15)    ;(11111100101011110011010000000000) (-324146000) (-55626752) (-3-50-12-1200)   ;(11001000101001111111101010101100) (1863932068) (-928515412) (-3-7-5-80-5-5-4)   ;(10111110010101101101100110110000) (1995260528) (-1101604432) (-4-1-10-9-2-6-50)   ;(01111100001111110011000001100011) (975179199) (2084515939) (7C3F3063)   ;(01001101001100110001111100111111) (-632866171) (1295195967) (4D331F3F)   ;(10001100110011101011000101101101) (128203721) (-1932611219) (-7-3-3-1-4-14-9-3)   ;(00101101001101010010101101011101) (1220258239) (758459229) (2D352B5D)   ;
;200;(00001101101101101100110100100010) (1555546442) (230083874) (DB6CD22)    ;(01110100010111111111010110001110) (-14678328) (1952445838) (745FF58E)   ;(11100100010100001100011011010010) (941332840) (-464468270) (-1-11-10-15-3-9-2-14)   ;(01010101011001111010111001010001) (384243473) (1432858193) (5567AE51)   ;(11101100001010101100011000001001) (1929732529) (-332741111) (-1-3-13-5-3-9-15-7)   ;(11111100110011101101000100101000) (-314227330) (-53554904) (-3-3-1-2-14-13-8)   ;(00011001001111111000111010010010) (-1177260074) (423595666) (193F8E92)   ;(01010111000110011010011011001100) (558839666) (1461298892) (5719A6CC)   ;
;208;(00000110010111001101110110110110) (627156666) (106749366) (65CDDB6)    ;(00000100111101001110000111111001) (475160771) (83157497) (4F4E1F9)   ;(10101001010111011000101000011110) (-502989094) (-1453487586) (-5-6-10-2-7-5-14-2)   ;(11010101000101101011111110001110) (-977272866) (-719929458) (-2-10-14-9-40-7-2)   ;(11100011000011010110011100011110) (820452954) (-485660898) (-1-12-15-2-9-8-14-2)   ;(11101011111011101011001011111110) (1890720894) (-336678146) (-1-4-1-1-4-130-2)   ;(10110100100011111101110100001111) (813462287) (-1265640177) (-4-11-70-2-2-15-1)   ;(11110100101101110101110001000110) (-1322121672) (-189309882) (-11-4-8-10-3-11-10)   ;
;216;(01001101100111001001011001010000) (-600370528) (1302107728) (4D9C9650)    ;(11110010110111110101100011011000) (-1510123450) (-220243752) (-13-20-10-7-2-8)   ;(01100111101011001110001101110011) (-1689289381) (1739383667) (67ACE373)   ;(01111100110010101100111000111100) (1020096130) (2093665852) (7CCACE3C)   ;(11110100111100111111010111010101) (-1303005053) (-185338411) (-110-120-10-2-11)   ;(00101011111010011111010110011000) (1077405334) (736753048) (2BE9F598)   ;(11110111100010001001100100001000) (-1035663370) (-142042872) (-8-7-7-6-6-15-8)   ;(11110110011111000010111100000111) (-1140750371) (-159633657) (-9-8-3-130-15-9)   ;
;224;(10001000000010101000010010010001) (-332824613) (-2012576623) (-7-7-15-5-7-11-6-15)    ;(10011100001110010110011111010000) (2080936884) (-1673959472) (-6-3-12-6-9-8-30)   ;(11011000100110110100010011010010) (-436168160) (-660912942) (-2-7-6-4-11-11-2-14)   ;(01111100001000011001100001111100) (967863230) (2082576508) (7C21987C)   ;(01001001010111100000001101110111) (-1020082081) (1230898039) (495E0377)   ;(00011100100010000111000001101101) (-852897141) (478703725) (1C88706D)   ;(10111111000010110100001100100101) (2072347315) (-1089780955) (-40-15-4-11-12-13-11)   ;(01111001111111001100100101000100) (734693560) (2046609732) (79FCC944)   ;
;232;(11111101100011000001110110000001) (-234761177) (-41149055) (-2-7-3-14-2-7-15)    ;(11110100111100010110100010101110) (-1303513522) (-185505618) (-110-14-9-7-5-2)   ;(11001111011001111110011101010001) (-1751046961) (-815274159) (-30-9-8-1-8-10-15)   ;(01110101100100000111101100010110) (101624482) (1972402966) (75907B16)   ;(11011000010110011100011111000001) (-456466781) (-665204799) (-2-7-10-6-3-8-3-15)   ;(00000101111011110010111000000010) (573627002) (99560962) (5EF2E02)   ;(00011111010110000000001011001001) (-568965985) (525861577) (1F5802C9)   ;(10001100101101001001001010001011) (119784379) (-1934323061) (-7-3-4-11-6-13-7-5)   ;
;240;(00011001111001100101101101011111) (-1123511759) (434527071) (19E65B5F)    ;(10011100001110110111101110101011) (2081348819) (-1673823317) (-6-3-12-4-8-4-5-5)   ;(00100010101111001000110101111101) (-37860721) (582782333) (22BC8D7D)   ;(00000011101010100000111001011111) (352407137) (61476447) (3AA0E5F)   ;(01111101001101011111010011111111) (1072921433) (2100688127) (7D35F4FF)   ;(11100101001000001000101001101110) (1027294674) (-450852242) (-1-10-13-15-7-5-9-2)   ;(01000100111111011101010001110111) (-1670131481) (1157485687) (44FDD477)   ;(01110100101010000001111100011100) (9566490) (1957175068) (74A81F1C)   ;
;248;(01101001001101101101010011110001) (-1326898583) (1765201137) (6936D4F1)    ;(00110111010111111100001010100010) (-1862193350) (929022626) (375FC2A2)   ;(00100010101000000111111100100110) (-44889850) (580943654) (22A07F26)   ;(01110000000111000001101001001101) (-435435829) (1880889933) (701C1A4D)   ;(10101111010011010010010101010111) (92928397) (-1353898665) (-50-11-2-13-10-10-9)   ;(10111010110010000101101010000010) (1631761072) (-1161274750) (-4-5-3-7-10-5-7-14)   ;(00101001110011111111011000000010) (868805706) (701494786) (29CFF602)   ;(00111110000101111100110010101011) (-984188339) (1041747115) (3E17CCAB)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_qmg1:auto_generated|ALTSYNCRAM                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_pmg1:auto_generated|ALTSYNCRAM                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_dt41:auto_generated|ALTSYNCRAM                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000001001010000000110) (112006) (37894) (9406)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000111101000000110) (75006) (31238) (7A06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000111011100000110) (73406) (30470) (7706)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000100000000110) (4006) (2054) (806)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010100100000110) (24406) (10502) (2906)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000010010100000110) (22406) (9478) (2506)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;
;32;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)    ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;
;40;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)    ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;
;48;(10111000001011011000100000111010) (1383009942) (-1204975558) (-4-7-13-2-7-7-12-6)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111100000110) (17406) (7942) (1F06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(10101000000000000000010100100110) (-630291684) (-1476393690) (-5-7-15-15-15-10-13-10)   ;(00000010110000000000000011000100) (260000304) (46137540) (2C000C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;56;(00000000000000000101100100000110) (54406) (22790) (5906)    ;(00010000000101111000100000111010) (2005704072) (269977658) (1017883A)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(10110000001011111000100000111010) (383409942) (-1339062214) (-4-15-130-7-7-12-6)   ;(00000000000000000100011100000110) (43406) (18182) (4706)   ;(10111101100000000000000100000100) (1909706274) (-1115684604) (-4-2-7-15-15-14-15-12)   ;
;64;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)    ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10101000000000000000110000100110) (-630288084) (-1476391898) (-5-7-15-15-15-3-13-10)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)   ;
;72;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000100100000000110) (44006) (18438) (4806)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000011101001000100) (260035104) (46152260) (2C03A44)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100001000000110) (41006) (16902) (4206)   ;
;80;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)    ;(10110000000000000110100000111010) (369769942) (-1342150598) (-4-15-15-15-9-7-12-6)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000001010111000100000111010) (12704072) (2852922) (2B883A)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010011111000100) (260023704) (46147524) (2C027C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000000000000011100100000110) (34406) (14598) (3906)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000011011000000110) (33006) (13830) (3606)   ;(00000000001000111000100000111010) (10704072) (2328634) (23883A)   ;(00000010110000000000000001000100) (260000104) (46137412) (2C00044)   ;(01010010110101101100000000111010) (118056424) (1389805626) (52D6C03A)   ;(01011000000000000000001100100110) (852517798) (1476395814) (58000326)   ;
;96;(00000010110000000011101111000100) (260035704) (46152644) (2C03BC4)    ;(01010010110101110000000000111010) (118116424) (1389822010) (52D7003A)   ;(01011000000000000000001000100110) (852517398) (1476395558) (58000226)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(00000100010000000000000001000100) (420000104) (71303236) (4400044)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101100000110) (25406) (11014) (2B06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000000000000010100100000110) (24406) (10502) (2906)    ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(01010010100000000000011001101000) (92519502) (1384121960) (52800668)   ;(01010000000000000001100000100110) (-147469602) (1342183462) (50001826)   ;(00000101010000000000000001000100) (520000104) (88080452) (5400044)   ;(10001000000000000000110100011110) (-335320398) (-2013262562) (-7-7-15-15-15-2-14-2)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;
;112;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111100000110) (17406) (7942) (1F06)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010110111000100) (260026704) (46149060) (2C02DC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;120;(00000000000000000001100100000110) (14406) (6406) (1906)    ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000000000000000000100100000110) (4406) (2310) (906)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000010111000100) (260002704) (46138820) (2C005C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001001000000110) (11006) (4614) (1206)   ;
;128;(00000010110000000010000000000100) (260020004) (46145540) (2C02004)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000111100000110) (7406) (3846) (F06)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;
;136;(00000101000000000000000100000100) (500000404) (83886340) (5000104)    ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)   ;
;144;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;
;152;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)    ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;
;160;(00000000100000000000000000000100) (40000004) (8388612) (800004)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111000110100000110) (17706406) (4164870) (3F8D06)   ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111110101000000110) (17765006) (4188678) (3FEA06)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;
;168;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)    ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;(00000100000000000000011001000100) (400003104) (67110468) (4000644)   ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001000000000110) (17710006) (4165638) (3F9006)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;176;(00000000001111110111111100000110) (17677406) (4161286) (3F7F06)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101111000000110) (17757006) (4185606) (3FDE06)   ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;
;184;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)    ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;(00000000100000000000100001000100) (40004104) (8390724) (800844)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111000001000000110) (17701006) (4162054) (3F8206)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110111000100000110) (17670406) (4157702) (3F7106)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;192;(00000000001111111101000000000110) (17750006) (4182022) (3FD006)    ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;
;200;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)    ;(00010011101111110100111000100110) (-1937320250) (331304486) (13BF4E26)   ;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)   ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110111000100000110) (17670406) (4157702) (3F7106)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110110000000000110) (17660006) (4153350) (3F6006)   ;
;208;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,755 / 71,559 ( 11 % ) ;
; C16 interconnects     ; 109 / 2,597 ( 4 % )     ;
; C4 interconnects      ; 4,063 / 46,848 ( 9 % )  ;
; Direct links          ; 1,297 / 71,559 ( 2 % )  ;
; Global clocks         ; 12 / 20 ( 60 % )        ;
; Local interconnects   ; 3,324 / 24,624 ( 13 % ) ;
; R24 interconnects     ; 171 / 2,496 ( 7 % )     ;
; R4 interconnects      ; 4,498 / 62,424 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.53) ; Number of LABs  (Total = 488) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 17                            ;
; 3                                           ; 11                            ;
; 4                                           ; 7                             ;
; 5                                           ; 12                            ;
; 6                                           ; 8                             ;
; 7                                           ; 9                             ;
; 8                                           ; 16                            ;
; 9                                           ; 9                             ;
; 10                                          ; 11                            ;
; 11                                          ; 13                            ;
; 12                                          ; 24                            ;
; 13                                          ; 21                            ;
; 14                                          ; 31                            ;
; 15                                          ; 63                            ;
; 16                                          ; 214                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.30) ; Number of LABs  (Total = 488) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 304                           ;
; 1 Clock                            ; 426                           ;
; 1 Clock enable                     ; 164                           ;
; 1 Sync. clear                      ; 27                            ;
; 1 Sync. load                       ; 53                            ;
; 2 Async. clears                    ; 30                            ;
; 2 Clock enables                    ; 77                            ;
; 2 Clocks                           ; 39                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.10) ; Number of LABs  (Total = 488) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 16                            ;
; 2                                            ; 12                            ;
; 3                                            ; 9                             ;
; 4                                            ; 11                            ;
; 5                                            ; 3                             ;
; 6                                            ; 8                             ;
; 7                                            ; 3                             ;
; 8                                            ; 8                             ;
; 9                                            ; 7                             ;
; 10                                           ; 5                             ;
; 11                                           ; 9                             ;
; 12                                           ; 5                             ;
; 13                                           ; 9                             ;
; 14                                           ; 6                             ;
; 15                                           ; 10                            ;
; 16                                           ; 17                            ;
; 17                                           ; 14                            ;
; 18                                           ; 11                            ;
; 19                                           ; 15                            ;
; 20                                           ; 22                            ;
; 21                                           ; 18                            ;
; 22                                           ; 22                            ;
; 23                                           ; 30                            ;
; 24                                           ; 31                            ;
; 25                                           ; 34                            ;
; 26                                           ; 29                            ;
; 27                                           ; 27                            ;
; 28                                           ; 24                            ;
; 29                                           ; 21                            ;
; 30                                           ; 18                            ;
; 31                                           ; 13                            ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.83) ; Number of LABs  (Total = 488) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 36                            ;
; 2                                               ; 32                            ;
; 3                                               ; 50                            ;
; 4                                               ; 29                            ;
; 5                                               ; 28                            ;
; 6                                               ; 34                            ;
; 7                                               ; 32                            ;
; 8                                               ; 43                            ;
; 9                                               ; 37                            ;
; 10                                              ; 33                            ;
; 11                                              ; 17                            ;
; 12                                              ; 26                            ;
; 13                                              ; 18                            ;
; 14                                              ; 21                            ;
; 15                                              ; 10                            ;
; 16                                              ; 30                            ;
; 17                                              ; 1                             ;
; 18                                              ; 5                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.19) ; Number of LABs  (Total = 488) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 7                             ;
; 3                                            ; 21                            ;
; 4                                            ; 27                            ;
; 5                                            ; 8                             ;
; 6                                            ; 19                            ;
; 7                                            ; 17                            ;
; 8                                            ; 19                            ;
; 9                                            ; 18                            ;
; 10                                           ; 33                            ;
; 11                                           ; 17                            ;
; 12                                           ; 23                            ;
; 13                                           ; 31                            ;
; 14                                           ; 21                            ;
; 15                                           ; 19                            ;
; 16                                           ; 12                            ;
; 17                                           ; 14                            ;
; 18                                           ; 16                            ;
; 19                                           ; 13                            ;
; 20                                           ; 15                            ;
; 21                                           ; 17                            ;
; 22                                           ; 13                            ;
; 23                                           ; 18                            ;
; 24                                           ; 18                            ;
; 25                                           ; 6                             ;
; 26                                           ; 4                             ;
; 27                                           ; 9                             ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 3                             ;
; 31                                           ; 6                             ;
; 32                                           ; 12                            ;
; 33                                           ; 9                             ;
; 34                                           ; 7                             ;
; 35                                           ; 1                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 154          ; 37           ; 154          ; 0            ; 0            ; 158       ; 154          ; 0            ; 158       ; 158       ; 0            ; 0            ; 0            ; 4            ; 114          ; 0            ; 0            ; 114          ; 4            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 158       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 121          ; 4            ; 158          ; 158          ; 0         ; 4            ; 158          ; 0         ; 0         ; 158          ; 158          ; 158          ; 154          ; 44           ; 158          ; 158          ; 44           ; 154          ; 158          ; 94           ; 158          ; 158          ; 158          ; 158          ; 158          ; 158          ; 0         ; 158          ; 158          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[4] ; clk50                                              ; 27.9              ;
; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[0] ; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[0] ; 3.8               ;
; DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[0] ; clk50                                              ; 2.0               ;
; clk50                                              ; clk50                                              ; 1.4               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                         ; Destination Register                                                                                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.368             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[8]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[9]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[9]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41]                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[8]                                                                                  ; 2.351             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0] ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[4]                                                                                  ; 2.335             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imu_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                 ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[4]                                                                                  ; 2.335             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[4]                                                                                  ; 2.335             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[4]                                                                                  ; 2.335             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[3]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[3]                                                                                  ; 2.324             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[1]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[1]                                                                                  ; 2.312             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[6]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[6]                                                                                  ; 2.022             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[6]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[6]                                                                                  ; 2.022             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[6]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[6]                                                                                  ; 2.022             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[6]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[6]                                                                                  ; 2.022             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[7]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[7]                                                                                  ; 2.021             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[7]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[7]                                                                                  ; 2.021             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[7]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[7]                                                                                  ; 2.021             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[7]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[7]                                                                                  ; 2.021             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 2.018             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_cpu_nios2_oci_debug|resetrequest                                 ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; 1.958             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[2]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[2]                                                                                  ; 1.803             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[0]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[0]                                                                                  ; 1.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[10]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[10]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[11]                                                                                                   ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[11]                                                                                 ; 1.604             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[5]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[5]                                                                                  ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[4]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|av_ld_byte0_data[4]                                                                                    ; 1.573             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[6]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[6]                                                                                  ; 1.572             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[6]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[6]                                                                                  ; 1.572             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|imu:imu|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[6]                                                                                                    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|imu_controller:imu_controller_0|readdata[6]                                                                                  ; 1.572             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "DE0_Nano"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -60 degrees (-1667 ps) for DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[4] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_v2j1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_ed9:dffpipe8|dffe9a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE0_Nano.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[0]} {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|inclk[0]} -multiply_by 2 -phase -60.00 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[1]} {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[2]} {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|inclk[0]} -divide_by 25 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[4]} {DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[4]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000        clk50
    Info (332111):   10.000 DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[0]
    Info (332111):   10.000 DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[1]
    Info (332111):  100.000 DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[2]
    Info (332111):  500.000 DE0_Nano_SOPC_inst|altpll_sys_inst|sd1|pll7|clk[4]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[1] (placed in counter C3 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[2] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|wire_pll7_clk[4] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_SCLK~0
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|spi_clk~0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|active_rnw~4
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|active_cs_n~1
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|WideOr0~0
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_refs[0]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_refs[2]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sdram:sdram|i_refs[1]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|W_rf_wren
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_nios2_oci|DE0_Nano_SOPC_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[6]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[5]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[4]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[3]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[2]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[1]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_0ab:wr_ptr|counter_reg_bit[0]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[6]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[5]
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_s741:auto_generated|a_dpfifo_fv31:dpfifo|cntr_ca7:usedw_counter|counter_reg_bit[4]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|FIFO_CLEAR 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode3w[1]~0
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_tx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode101w[1]~0
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode3w[1]~0
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|TERASIC_SPI_3WIRE:gsensor_spi|SPI_3WIRE:SPI_3WIRE_inst|gsensor_fifo:gsensor_fifo_rx|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altdpram:fiforam|lpm_decode:wdecoder|decode_51g:auto_generated|w_anode101w[1]~0
Info (176353): Automatically promoted node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|readdata[0]~2
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 102 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15064): PLL "DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys_inst|DE0_Nano_SOPC_altpll_sys_altpll_1hu2:sd1|pll7" output port clk[4] feeds output pin "ADC_SCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:29
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:40
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:30
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 27.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 114 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin GPIO_2_IN[0] uses I/O standard 3.3-V LVTTL at E15
    Info (169178): Pin GPIO_2_IN[1] uses I/O standard 3.3-V LVTTL at E16
    Info (169178): Pin GPIO_2_IN[2] uses I/O standard 3.3-V LVTTL at M16
    Info (169178): Pin GPIO_0_IN[0] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin GPIO_0_IN[1] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin GPIO_1_IN[0] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin GPIO_1_IN[1] uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin GPIO_1[0] uses I/O standard 3.3-V LVTTL at F13
    Info (169178): Pin GPIO_1[1] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIO_1[2] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIO_1[3] uses I/O standard 3.3-V LVTTL at T13
    Info (169178): Pin GPIO_1[4] uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin GPIO_1[5] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIO_1[6] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIO_1[7] uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin GPIO_1[8] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIO_1[9] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIO_1[10] uses I/O standard 3.3-V LVTTL at P11
    Info (169178): Pin GPIO_1[11] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin GPIO_1[12] uses I/O standard 3.3-V LVTTL at N12
    Info (169178): Pin GPIO_1[13] uses I/O standard 3.3-V LVTTL at P9
    Info (169178): Pin GPIO_1[14] uses I/O standard 3.3-V LVTTL at N9
    Info (169178): Pin GPIO_1[15] uses I/O standard 3.3-V LVTTL at N11
    Info (169178): Pin GPIO_1[16] uses I/O standard 3.3-V LVTTL at L16
    Info (169178): Pin GPIO_1[17] uses I/O standard 3.3-V LVTTL at K16
    Info (169178): Pin GPIO_1[18] uses I/O standard 3.3-V LVTTL at R16
    Info (169178): Pin GPIO_1[19] uses I/O standard 3.3-V LVTTL at L15
    Info (169178): Pin GPIO_1[20] uses I/O standard 3.3-V LVTTL at P15
    Info (169178): Pin GPIO_1[21] uses I/O standard 3.3-V LVTTL at P16
    Info (169178): Pin GPIO_1[22] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIO_1[23] uses I/O standard 3.3-V LVTTL at N16
    Info (169178): Pin GPIO_1[24] uses I/O standard 3.3-V LVTTL at N15
    Info (169178): Pin GPIO_1[26] uses I/O standard 3.3-V LVTTL at L14
    Info (169178): Pin GPIO_1[28] uses I/O standard 3.3-V LVTTL at M10
    Info (169178): Pin GPIO_1[30] uses I/O standard 3.3-V LVTTL at J16
    Info (169178): Pin GPIO_1[32] uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin GPIO_2[0] uses I/O standard 3.3-V LVTTL at A14
    Info (169178): Pin GPIO_2[1] uses I/O standard 3.3-V LVTTL at B16
    Info (169178): Pin GPIO_2[2] uses I/O standard 3.3-V LVTTL at C14
    Info (169178): Pin GPIO_2[3] uses I/O standard 3.3-V LVTTL at C16
    Info (169178): Pin GPIO_2[4] uses I/O standard 3.3-V LVTTL at C15
    Info (169178): Pin GPIO_2[5] uses I/O standard 3.3-V LVTTL at D16
    Info (169178): Pin GPIO_2[6] uses I/O standard 3.3-V LVTTL at D15
    Info (169178): Pin GPIO_2[7] uses I/O standard 3.3-V LVTTL at D14
    Info (169178): Pin GPIO_2[8] uses I/O standard 3.3-V LVTTL at F15
    Info (169178): Pin GPIO_2[9] uses I/O standard 3.3-V LVTTL at F16
    Info (169178): Pin GPIO_2[10] uses I/O standard 3.3-V LVTTL at F14
    Info (169178): Pin GPIO_2[11] uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin GPIO_2[12] uses I/O standard 3.3-V LVTTL at G15
    Info (169178): Pin GPIO_0[0] uses I/O standard 3.3-V LVTTL at D3
    Info (169178): Pin GPIO_0[1] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin GPIO_0[2] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin GPIO_0[3] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin GPIO_0[4] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin GPIO_0[5] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin GPIO_0[6] uses I/O standard 3.3-V LVTTL at A4
    Info (169178): Pin GPIO_0[7] uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin GPIO_0[8] uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin GPIO_0[9] uses I/O standard 3.3-V LVTTL at D5
    Info (169178): Pin GPIO_0[10] uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin GPIO_0[11] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin GPIO_0[12] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin GPIO_0[13] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin GPIO_0[14] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin GPIO_0[15] uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin GPIO_0[16] uses I/O standard 3.3-V LVTTL at C8
    Info (169178): Pin GPIO_0[17] uses I/O standard 3.3-V LVTTL at E6
    Info (169178): Pin GPIO_0[18] uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin GPIO_0[19] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin GPIO_0[20] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin GPIO_0[21] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin GPIO_0[22] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin GPIO_0[23] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin GPIO_0[24] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin GPIO_0[25] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin GPIO_0[26] uses I/O standard 3.3-V LVTTL at E11
    Info (169178): Pin GPIO_0[27] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin GPIO_0[28] uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin GPIO_0[29] uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin GPIO_0[30] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin GPIO_0[31] uses I/O standard 3.3-V LVTTL at D11
    Info (169178): Pin GPIO_0[32] uses I/O standard 3.3-V LVTTL at D12
    Info (169178): Pin GPIO_0[33] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin GPIO_1[25] uses I/O standard 3.3-V LVTTL at P14
    Info (169178): Pin GPIO_1[27] uses I/O standard 3.3-V LVTTL at N14
    Info (169178): Pin GPIO_1[29] uses I/O standard 3.3-V LVTTL at L13
    Info (169178): Pin GPIO_1[31] uses I/O standard 3.3-V LVTTL at K15
    Info (169178): Pin GPIO_1[33] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169064): Following 81 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[0] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[1] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[2] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[3] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[6] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[7] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[8] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[9] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[10] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[11] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[12] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently enabled output enable
Info (144001): Generated suppressed messages file /home/uoftmda/git/AquaTux/fpga/fpga_hw/top_level/DE0_Nano.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 976 megabytes
    Info: Processing ended: Tue Jun 30 18:41:28 2015
    Info: Elapsed time: 00:02:46
    Info: Total CPU time (on all processors): 00:02:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/uoftmda/git/AquaTux/fpga/fpga_hw/top_level/DE0_Nano.fit.smsg.


