RP_ECTL_2_R1,VAR_0
RP_ECTL_2_R1_RX_CTLE_1C_MASK,VAR_1
RP_ECTL_2_R2,VAR_2
RP_ECTL_2_R2_RX_CTLE_1C_MASK,VAR_3
RP_ECTL_4_R1,VAR_4
RP_ECTL_4_R1_RX_CDR_CTRL_1C_MASK,VAR_5
RP_ECTL_4_R1_RX_CDR_CTRL_1C_SHIFT,VAR_6
RP_ECTL_4_R2,VAR_7
RP_ECTL_4_R2_RX_CDR_CTRL_1C_MASK,VAR_8
RP_ECTL_4_R2_RX_CDR_CTRL_1C_SHIFT,VAR_9
RP_ECTL_5_R1,VAR_10
RP_ECTL_5_R1_RX_EQ_CTRL_L_1C_MASK,VAR_11
RP_ECTL_5_R2,VAR_12
RP_ECTL_5_R2_RX_EQ_CTRL_L_1C_MASK,VAR_13
RP_ECTL_6_R1,VAR_14
RP_ECTL_6_R1_RX_EQ_CTRL_H_1C_MASK,VAR_15
RP_ECTL_6_R2,VAR_16
RP_ECTL_6_R2_RX_EQ_CTRL_H_1C_MASK,VAR_17
readl,FUNC_0
writel,FUNC_1
tegra_pcie_program_ectl_settings,FUNC_2
port,VAR_18
soc,VAR_19
value,VAR_20
