<!doctype html>
<html itemscope itemtype="http://schema.org/WebPage" lang="zh-cn" class="no-js">
  <head>
    <meta charset="utf-8">
<meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">
<link rel="canonical" type="text/html" href="https://open-verify.cc/UnityChipForXiangShan/docs/98_ut/03_memblock/">
<link rel="alternate" type="application/rss&#43;xml" href="https://open-verify.cc/UnityChipForXiangShan/docs/98_ut/03_memblock/index.xml">
<meta name="robots" content="noindex, nofollow">


<link rel="shortcut icon" href="/UnityChipForXiangShan/favicons/favicon.ico" >
<link rel="apple-touch-icon" href="/UnityChipForXiangShan/favicons/apple-touch-icon-180x180.png" sizes="180x180">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/favicon-16x16.png" sizes="16x16">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/favicon-32x32.png" sizes="32x32">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-36x36.png" sizes="36x36">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-48x48.png" sizes="48x48">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-72x72.png" sizes="72x72">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-96x96.png" sizes="96x96">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-144x144.png" sizes="144x144">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-192x192.png" sizes="192x192">

<title>Mem Block | 万众一芯之香山处理器</title>
<meta name="description" content="访存模块验证文档">
<meta property="og:url" content="https://open-verify.cc/UnityChipForXiangShan/docs/98_ut/03_memblock/">
  <meta property="og:site_name" content="万众一芯之香山处理器">
  <meta property="og:title" content="Mem Block">
  <meta property="og:description" content="访存模块验证文档">
  <meta property="og:locale" content="zh_cn">
  <meta property="og:type" content="website">

  <meta itemprop="name" content="Mem Block">
  <meta itemprop="description" content="访存模块验证文档">
  <meta itemprop="dateModified" content="2025-09-18T16:59:29+08:00">
  <meta itemprop="wordCount" content="1">
  <meta name="twitter:card" content="summary">
  <meta name="twitter:title" content="Mem Block">
  <meta name="twitter:description" content="访存模块验证文档">
<link rel="preload" href="/UnityChipForXiangShan/scss/main.min.356574e8308264151b533ef504ebe576b67671f54b4f4d7f8077b25dc08441c6.css" as="style" integrity="sha256-NWV06DCCZBUbUz71BOvldrZ2cfVLT01/gHeyXcCEQcY=" crossorigin="anonymous">
<link href="/UnityChipForXiangShan/scss/main.min.356574e8308264151b533ef504ebe576b67671f54b4f4d7f8077b25dc08441c6.css" rel="stylesheet" integrity="sha256-NWV06DCCZBUbUz71BOvldrZ2cfVLT01/gHeyXcCEQcY=" crossorigin="anonymous">
<script
  src="https://code.jquery.com/jquery-3.7.1.min.js"
  integrity="sha512-v2CJ7UaYy4JwqLDIrZUI/4hqeoQieOmAZNXBeQyjo21dadnwR+8ZaIJVT8EE2iyI61OV8e6M8PP2/4hpQINQ/g=="
  crossorigin="anonymous"></script>
<script defer
  src="https://unpkg.com/lunr@2.3.9/lunr.min.js"
  integrity="sha384-203J0SNzyqHby3iU6hzvzltrWi/M41wOP5Gu+BiJMz5nwKykbkUx8Kp7iti0Lpli"
  crossorigin="anonymous"></script>
<link rel="stylesheet" href="/UnityChipForXiangShan/css/prism.css"/>

    <script>
        var _hmt = _hmt || [];
        (function() {
          var hm = document.createElement("script");
          hm.src = "https://hm.baidu.com/hm.js?6aacb1c7ca0a3ef4e3aa84c1eaa237dd";
          var s = document.getElementsByTagName("script")[0];
          s.parentNode.insertBefore(hm, s);
        })();
    </script>


    <script async src="https://www.googletagmanager.com/gtag/js?id=G-4Z2ZY6ZE84"></script>
    <script>
        window.dataLayer = window.dataLayer || [];
        function gtag() { dataLayer.push(arguments); }
        gtag('js', new Date());
        gtag('config', 'G-4Z2ZY6ZE84');
    </script>


<script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.7.1/jquery.min.js"></script>
<script src="https://cdnjs.cloudflare.com/ajax/libs/prism/1.28.0/plugins/line-numbers/prism-line-numbers.min.js"></script>
<link href="https://cdnjs.cloudflare.com/ajax/libs/prism/1.28.0/plugins/line-numbers/prism-line-numbers.min.css" rel="stylesheet" />

<script>
    $(document).ready(function() {
        $('a[name="multi-lang-toggle"]').on('click', function(event) {
            var language = $(this).attr('lang');
            var codeDiv = $(this).closest('.highlight');
            var preNodes = codeDiv.find('pre');
            preNodes.each(function(index, preNode) {
                if ($(preNode).attr("name").toLowerCase().indexOf(language.toLowerCase()) !== -1) {
                    preNode.style.display = 'block';
                } else {
                    preNode.style.display = 'none';
                }
            });
            var alist = codeDiv.find('a[name="multi-lang-toggle"]');
            alist.each(function(index, aNode) {
                if ($(aNode).attr('lang').toLowerCase() === language.toLowerCase()) {
                    aNode.style.fontWeight = 'bold';
                } else {
                    aNode.style.fontWeight = 'normal';
                }
            });
        })
        $(this).find('pre[name^="group-lang-code-"]').each(function(index, preNode) {
            if (preNode.style.display !== 'none') {
                var language = $(preNode).attr("name").replace('group-lang-code-', '');
                var alist = $(this).closest('.highlight').find('a[name="multi-lang-toggle"]');
                alist.each(function(index, aNode) {
                    if ($(aNode).attr('lang').toLowerCase() === language.toLowerCase()) {
                        aNode.style.fontWeight = 'bold';
                    } else {
                        aNode.style.fontWeight = 'normal';
                    }
                });
            }
        });
    });
</script>
    
  </head>
  <body class="td-section">
    <header>
      <nav class="td-navbar js-navbar-scroll" data-bs-theme="dark">
<div class="container-fluid flex-column flex-md-row">
  <a class="navbar-brand" href="/UnityChipForXiangShan/"><span class="navbar-brand__logo navbar-logo"><svg id="Layer_1" xmlns="http://www.w3.org/2000/svg" xmlns:xlink="http://www.w3.org/1999/xlink" viewBox="0 0 500 500" style="enable-background:new 0 0 500 500"><g><path style="fill:#fff" d="M116.8525 421.9722c-5.7041.0-10.3442-4.3127-10.3442-9.6129V88.183c0-5.3002 4.6401-9.6117 10.3442-9.6117H320.858c3.0347.0 9.3959.5498 11.7506 2.6302l.3545.3442 58.905 63.2912c2.3101 2.491 2.9202 8.4928 2.9202 11.3184v256.2039c0 5.3002-4.6407 9.6129-10.3436 9.6129H116.8525z"/><g><g><g><path style="fill:#767676" d="M384.4445 423.2066H116.852c-6.3839.0-11.5786-4.8658-11.5786-10.8474V88.1831c0-5.9804 5.1947-10.8461 11.5786-10.8461h204.0062c.377.0 9.2786.0329 12.568 2.9389l.3947.3833 58.9508 63.337c3.2135 3.4652 3.2514 11.7924 3.2514 12.1593v256.2036C396.0231 418.3408 390.8284 423.2066 384.4445 423.2066zM116.5079 411.9189c.0848.0278.1999.0531.3441.0531h267.5925c.1442.0.2581-.0253.3441-.0531V156.1556c-.0076-.9033-.3593-3.7347-.7034-5.0037l-57.6527-61.9416c-1.4651-.3176-4.4533-.6389-5.5742-.6389H116.852c-.143.0-.2594.024-.3441.0531V411.9189zm267.4533-261.149zM327.0321 89.371v.0013V89.371z"/></g></g></g><g><g><path style="fill:#5b7fc0" d="M189.0874 210.1754l.0012-.0012c7.7751.0012 15.0295 4.1862 18.932 10.9234 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3304-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032s-11.328-2.2733-15.458-6.4032-6.4032-9.6186-6.4056-15.4628c.0012-6.025 2.454-11.4897 6.4116-15.4473C177.5953 212.627 183.0601 210.1742 189.0874 210.1754zm7.993 21.8576c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6539 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403S197.0816 234.1722 197.0804 232.033z"/><path style="opacity:.3;fill:#fff" d="M189.0898 210.176c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 212.6276 183.0612 210.176 189.0898 210.176zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 236.239 197.0839 234.2399 197.0839 232.0372z"/><g><defs><path id="SVGID_1_" d="M194.7376 237.6875c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.999 7.9942-7.9942 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.0839 234.2399 196.1861 236.239 194.7376 237.6875z"/></defs><clipPath id="SVGID_2_"><use xlink:href="#SVGID_1_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_2_);fill:#fff" d="M190.0704 225.0237c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 225.7247 191.9774 225.0237 190.0704 225.0237z"/><path style="opacity:.13;clip-path:url(#SVGID_2_);fill:#020202" d="M190.0704 225.0237c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 225.7247 191.9774 225.0237 190.0704 225.0237z"/></g><g><defs><path id="SVGID_3_" d="M189.0898 210.176c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 212.6276 183.0612 210.176 189.0898 210.176zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 236.239 197.0839 234.2399 197.0839 232.0372z"/></defs><clipPath id="SVGID_4_"><use xlink:href="#SVGID_3_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_4_);fill:#5b7fc0" d="M172.6595 215.6045c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8612 12.0547.0024 21.8636-9.797 21.8613-21.8612.0024-3.8475-1.0151-7.6326-2.9353-10.9462-3.8977-6.7324-11.1497-10.9151-18.926-10.9151C182.0806 209.1953 176.6171 211.647 172.6595 215.6045z"/></g></g><rect x="198.8952" y="225.1043" style="fill:#5b7fc0" width="122.6266" height="13.8671"/></g><g><path style="fill:#d95140" d="M189.0874 155.7611l.0012-.0012c7.7751.0012 15.0295 4.1862 18.932 10.9234 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3304-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032s-11.328-2.2733-15.458-6.4032-6.4032-9.6186-6.4056-15.4628c.0012-6.0249 2.454-11.4897 6.4116-15.4473C177.5953 158.2128 183.0601 155.7599 189.0874 155.7611zm7.993 21.8577c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6539 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403C196.2508 181.7667 197.0816 179.758 197.0804 177.6188z"/><path style="opacity:.3;fill:#fff" d="M189.0898 155.7617c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 158.2134 183.0612 155.7617 189.0898 155.7617zm7.9941 21.8613c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 181.8248 197.0839 179.8256 197.0839 177.623z"/><g><defs><path id="SVGID_5_" d="M194.7376 183.2733c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.9989 7.9942-7.9942 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.0839 179.8256 196.1861 181.8248 194.7376 183.2733z"/></defs><clipPath id="SVGID_6_"><use xlink:href="#SVGID_5_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_6_);fill:#fff" d="M190.0704 170.6095c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 171.3104 191.9774 170.6095 190.0704 170.6095z"/><path style="opacity:.13;clip-path:url(#SVGID_6_);fill:#020202" d="M190.0704 170.6095c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 171.3104 191.9774 170.6095 190.0704 170.6095z"/></g><g><defs><path id="SVGID_7_" d="M189.0898 155.7617c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 158.2134 183.0612 155.7617 189.0898 155.7617zm7.9941 21.8613c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 181.8248 197.0839 179.8256 197.0839 177.623z"/></defs><clipPath id="SVGID_8_"><use xlink:href="#SVGID_7_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_8_);fill:#d95140" d="M172.6595 161.1903c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8613 12.0547.0024 21.8636-9.797 21.8613-21.8613.0024-3.8474-1.0151-7.6326-2.9353-10.9462-3.8977-6.7324-11.1497-10.9151-18.926-10.9151C182.0806 154.7811 176.6171 157.2327 172.6595 161.1903z"/></g><rect x="198.8952" y="170.69" style="fill:#d95140" width="122.6266" height="13.8671"/></g><g><g><path style="fill:#56a55c" d="M189.5379 264.6147l.0012-.0012c7.7751.0012 15.0294 4.1862 18.932 10.9235 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3304-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032-5.8394.0-11.3281-2.2733-15.458-6.4032-4.13-4.13-6.4032-9.6186-6.4056-15.4628.0012-6.0249 2.454-11.4897 6.4116-15.4472C178.0458 267.0663 183.5105 264.6135 189.5379 264.6147zm7.993 21.8576c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6538 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403C196.7013 290.6202 197.5321 288.6115 197.5309 286.4723z"/><path style="opacity:.3;fill:#fff" d="M189.5403 264.6153c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8065-21.8612-21.8613.0-6.0285 2.4516-11.492 6.4116-15.452C178.0482 267.0669 183.5117 264.6153 189.5403 264.6153zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.6366 290.6783 197.5344 288.6792 197.5344 286.4765z"/><g><defs><path id="SVGID_9_" d="M195.1881 292.1268c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.9989 7.9942-7.9941 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.5344 288.6792 196.6366 290.6783 195.1881 292.1268z"/></defs><clipPath id="SVGID_10_"><use xlink:href="#SVGID_9_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_10_);fill:#fff" d="M190.5209 279.463c-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7446-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9941 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C194.239 280.164 192.4279 279.463 190.5209 279.463z"/><path style="opacity:.13;clip-path:url(#SVGID_10_);fill:#020202" d="M190.5209 279.463c-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7446-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9941 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C194.239 280.164 192.4279 279.463 190.5209 279.463z"/></g><g><defs><path id="SVGID_11_" d="M189.5403 264.6153c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8065-21.8612-21.8613.0-6.0285 2.4516-11.492 6.4116-15.452C178.0482 267.0669 183.5117 264.6153 189.5403 264.6153zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.6366 290.6783 197.5344 288.6792 197.5344 286.4765z"/></defs><clipPath id="SVGID_12_"><use xlink:href="#SVGID_11_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_12_);fill:#56a55c" d="M173.11 270.0439c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8613 12.0547.0024 21.8636-9.797 21.8613-21.8613.0024-3.8474-1.0151-7.6326-2.9353-10.9462-3.8977-6.7325-11.1497-10.9151-18.926-10.9151C182.5311 263.6346 177.0676 266.0863 173.11 270.0439z"/></g></g><rect x="199.3456" y="279.5436" style="fill:#56a55c" width="122.6266" height="13.8671"/></g><g><g><path style="fill:#f1bc42" d="M189.0874 318.7208l.0012-.0012c7.7751.0012 15.0295 4.1862 18.932 10.9234 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3305-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032s-11.328-2.2733-15.458-6.4032-6.4032-9.6186-6.4056-15.4628c.0012-6.025 2.454-11.4897 6.4116-15.4472C177.5953 321.1724 183.0601 318.7196 189.0874 318.7208zm7.993 21.8576c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6539 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403S197.0816 342.7176 197.0804 340.5784z"/><path style="opacity:.3;fill:#fff" d="M189.0898 318.7214c7.7763.0 15.0283 4.1826 18.926 10.915 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8612-12.0547.0024-21.8636-9.8065-21.8612-21.8612.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 321.173 183.0612 318.7214 189.0898 318.7214zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 344.7844 197.0839 342.7853 197.0839 340.5826z"/><g><defs><path id="SVGID_13_" d="M194.7376 346.2329c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.999 7.9942-7.9942 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.0839 342.7853 196.1861 344.7844 194.7376 346.2329z"/></defs><clipPath id="SVGID_14_"><use xlink:href="#SVGID_13_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_14_);fill:#fff" d="M190.0704 333.5691c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0834 6.1218 2.8788C193.7885 334.2701 191.9774 333.5691 190.0704 333.5691z"/><path style="opacity:.13;clip-path:url(#SVGID_14_);fill:#020202" d="M190.0704 333.5691c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0834 6.1218 2.8788C193.7885 334.2701 191.9774 333.5691 190.0704 333.5691z"/></g><g><defs><path id="SVGID_15_" d="M189.0898 318.7214c7.7763.0 15.0283 4.1826 18.926 10.915 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8612-12.0547.0024-21.8636-9.8065-21.8612-21.8612.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 321.173 183.0612 318.7214 189.0898 318.7214zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 344.7844 197.0839 342.7853 197.0839 340.5826z"/></defs><clipPath id="SVGID_16_"><use xlink:href="#SVGID_15_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_16_);fill:#f1bc42" d="M172.6595 324.15c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8612 12.0547.0024 21.8636-9.797 21.8613-21.8612.0024-3.8474-1.0151-7.6327-2.9353-10.9462-3.8977-6.7324-11.1497-10.9151-18.926-10.9151C182.0806 317.7407 176.6171 320.1924 172.6595 324.15z"/></g></g><rect x="198.8952" y="333.6497" style="fill:#f1bc42" width="122.6266" height="13.8671"/></g></g></svg></span><span class="navbar-brand__name">万众一芯之香山处理器</span></a>
  <div class="td-navbar-nav-scroll ms-md-auto" id="main_navbar">
    <ul class="navbar-nav">
      <li class="nav-item dropdown d-none d-lg-block">
        <div class="dropdown">
  <a class="nav-link dropdown-toggle" href="#" role="button" data-bs-toggle="dropdown" aria-haspopup="true" aria-expanded="false">中文</a>
  <ul class="dropdown-menu">
    <li><a class="dropdown-item" href="/UnityChipForXiangShan/en/">English</a></li>
    </ul>
</div></li>
      </ul>
  </div>
  <div class="d-none d-lg-block">
    <div class="td-search td-search--offline">
  <div class="td-search__icon"></div>
  <input
    type="search"
    class="td-search__input form-control"
    placeholder="站内搜索…"
    aria-label="站内搜索…"
    autocomplete="off"
    
    data-offline-search-index-json-src="/UnityChipForXiangShan/offline-search-index.94ebf782c5c8f69efeb4039a64ab4bd4.json"
    data-offline-search-base-href="/"
    data-offline-search-max-results="10"
  >
</div>
  </div>
</div>
</nav>
    </header>
    <div class="container-fluid td-outer">
      <div class="td-main">
        <div class="row flex-xl-nowrap">
          <main class="col-12 col-md-9 col-xl-8 ps-md-5" role="main">
            




<div class="td-content">
<div class="pageinfo pageinfo-primary d-print-none">
<p>
这是本节的多页打印视图。
<a href="#" onclick="print();return false;">点击此处打印</a>.
</p><p>
<a href="/UnityChipForXiangShan/docs/98_ut/03_memblock/">返回本页常规视图</a>.
</p>
</div>



<h1 class="title">Mem Block</h1>





    <ul>
    
  
  
  
  

  
    
    
	
<li>1: <a href="#pg-8e01ee1a953553bff1b3873e6247576f">LSQ</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>1.1: <a href="#pg-c714e6fc3c1c9ea3ab166d48ea03e3f6">LoadQueueRAR</a></li>


    
  
    
    
	
<li>1.2: <a href="#pg-9a032f0cfdc8a7fe72dfec1c535356c4">LoadQueueRAW</a></li>


    
  
    
    
	
<li>1.3: <a href="#pg-35dc1dc6afba5e734160023fd9acf073">LoadQueueReplay</a></li>


    
  
    
    
	
<li>1.4: <a href="#pg-17df67412d57fff58f56428e76c07bdb">LoadQueueUncache</a></li>


    
  
    
    
	
<li>1.5: <a href="#pg-f3cd9f0b7554ba3e703118e43b113fbb">StoreQueue</a></li>


    
  
    
    
	
<li>1.6: <a href="#pg-366929e8b710d65054748c1a2afe5b56">VirtualLoadQueue</a></li>


    
  

    </ul>
    
  
    
    
	
<li>2: <a href="#pg-e87cd3c3ae2d38ec14b6cb12f832a155">Shield-XS:基于Bitmap的安全隔离机制</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>2.1: <a href="#pg-d94efa552f365634197e1fbc8c58ee6c">Shield-XS Bitmap 基础知识</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>2.1.1: <a href="#pg-dd1286eb042d33c71170880919743180">背景描述</a></li>


    
  
    
    
	
<li>2.1.2: <a href="#pg-750b311a404f64437ad197e254e70ed8">香山 bitmap 防御原理</a></li>


    
  
    
    
	
<li>2.1.3: <a href="#pg-b732fa4bed6f7770e375f277d3134d11">bitmap的工作流程</a></li>


    
  
    
    
	
<li>2.1.4: <a href="#pg-769d220f5cb16bbfee3403c98ead0181">香山bitmap 应用场景</a></li>


    
  

    </ul>
    
  
    
    
	
<li>2.2: <a href="#pg-72e5ff01bbf5ddaaf23ddb325bbb52a1">Shield-XS Bitmap总体设计</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>2.2.1: <a href="#pg-a454fbac0661cacfe3738f76653fb9ed">机器模式Bitmap控制状态寄存器</a></li>


    
  
    
    
	
<li>2.2.2: <a href="#pg-8b0eada6be406a3b39784ffd6e146a6c">Shield-Bitmap Cache</a></li>


    
  
    
    
	
<li>2.2.3: <a href="#pg-50afc8cbee1484cfa9fbda0874aefbd2">Shield-Bitmap 地址翻译</a></li>


    
  
    
    
	
<li>2.2.4: <a href="#pg-8dd0a9f224170387a7af921f320750fe">Shield-Bitmap 地址翻译2</a></li>


    
  

    </ul>
    
  
    
    
	
<li>2.3: <a href="#pg-d051174c05fff6ce5497d8fbdb061286">Shield-XS Bitmap 硬件设计</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>2.3.1: <a href="#pg-6bd34d855a03cd0a22829234e9921d00">Bitmap Checker</a></li>


    
  
    
    
	
<li>2.3.2: <a href="#pg-32bdcacdae91419ec8cfff490d7c275a">Bitmap Cache</a></li>


    
  
    
    
	
<li>2.3.3: <a href="#pg-9cbbfef57ed1a52990970341b25766a2">Bitmap 与L2TLB交互</a></li>


    
  
    
    
	
<li>2.3.4: <a href="#pg-3c50cf87a79affd2dbf46b97a5ca0cdb">Bitmap接口时序图</a></li>


    
  
    
    
	
<li>2.3.5: <a href="#pg-a389bb1cb5d66249a6bc82fcc214610f">开销评估</a></li>


    
  

    </ul>
    
  
    
    
	
<li>2.4: <a href="#pg-787663ae6e6572d44662342c140b5dcc">Shield-XS_Bitmap 单元验证</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>2.4.1: <a href="#pg-3be48c9a62a64a4bc3986d27082ba76c">单元验证</a></li>


    
  

    </ul>
    
  

    </ul>
    
  

    </ul>


<div class="content">
      <p>访存模块验证文档</p>

</div>
</div>


  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="">
    
	<h1 id="pg-8e01ee1a953553bff1b3873e6247576f">1 - LSQ</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/tree/master/docs/memblock/LSU/LSQ">香山LSQ设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[ca892e73]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-c714e6fc3c1c9ea3ab166d48ea03e3f6">1.1 - LoadQueueRAR</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/tree/master/docs/memblock/LSU/LSQ">香山LSQ设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[ca892e73]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>
<h1 id="loadqueuerar-简介">LoadQueueRAR 简介</h1>
<p>LoadQueueRAR用于保存已经完成的load指令的用于load to load违例检测的信息。</p>
<p>多核环境下会出现load to load违例。单核环境下相同地址的load乱序执行本来是不关心的，但是如果两个load之间有另外一个核做了相同地址的store，并且本身这个核的两个load做了乱序调度，就有可能导致新的load没有看到store更新的结果，但是旧的load看到了，出现了顺序错误。</p>
<p>多核环境下的load-load违例有一个特征，当前DCache一定会收到L2 cache发来的Probe请求，使得DCache主动释放掉这个数据副本，这时DCache会通知load queue，将相同地址的load queue中已经完成访存的项做一个release标记。后续发往流水线的load指令会查询load queue中在它之后相同地址的load指令，如果存在release标记，就发生了load-load违例。</p>
<h2 id="术语说明">术语说明</h2>
<table>
  <thead>
      <tr>
          <th>名称</th>
          <th>描述</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>L2Cache</td>
          <td>二级高速缓存</td>
      </tr>
      <tr>
          <td>DCache</td>
          <td>数据缓存</td>
      </tr>
      <tr>
          <td>ROB</td>
          <td>重排序缓冲区</td>
      </tr>
      <tr>
          <td>CAM</td>
          <td>内容可寻址存储器</td>
      </tr>
      <tr>
          <td>FTQ</td>
          <td>取指目标队列</td>
      </tr>
  </tbody>
</table>
<h2 id="ld-ld违例">ld-ld违例</h2>
<p>多核环境下，可能会出现load to load违例：在单核环境中，相同地址的load乱序执行通常不被关注，因为它们在同一核内执行，不会影响其他核的状态，也不会被其他核的操作影响。但是，当两个load操作之间有另一个核对相同地址进行了store操作，情况就变得复杂。</p>
<p>考虑以下指令序列：</p>
<pre tabindex="0"><code>load1（core1）
store（core2） 
load2（core1）
</code></pre><p>指令的实际执行顺序为：</p>
<pre tabindex="0"><code>load2（core1）
store（core2） 
load1（core1）
</code></pre><p>由于指令的乱序执行，可能导致以下情况：旧的 load1 指令在执行时读取到了 store 修改后的新数据，而新的 load2 指令却读取到了未被修改的旧数据。这种执行顺序的变化会导致数据的不一致性，进而引发访存错误。</p>
<p>因此，在多核环境中，正确处理指令的执行顺序和内存一致性是至关重要的，以确保所有核都能看到一致的内存状态。</p>
<h2 id="整体框图">整体框图</h2>
<div>			
    <center>	
    <img src="../LoadQueueRAR_structure.svg"
         alt="LoadQueueRAR结构示意图"
         style="zoom:100%"/>
    <br>
    图1：LoadQueueRAR结构示意图<br><br>
    </center>
</div>
<p>LoadQueueRAR最多能够存储72条指令（为了同VirtualLoadQueue的大小保持一致），每条指令占用一个条目。每个条目包含指令的物理地址（paddr）、与指令相关的信息（uop）、以及标记为已释放（released）和已分配（allocated）的状态寄存器。</p>
<p>该模块通过 FreeList 子模块管理 entry 资源，FreeList 中存储的是 entry 的编号。当一条指令满足入队条件时，FreeList 会为其分配一个 entry 编号，并将该指令存放在相应的 entry 中。指令出队时，需要释放所占用的 entry 资源，并将条目编号重新放回 FreeList 中，以供后续指令使用。</p>
<p>PaddrModule 的实现基于内容可寻址存储器（CAM），其深度为 72，数据宽度为 48。CAM 为每条流水线提供一个写端口，其中物理地址（paddr）作为写数据（wdata），条目编号作为写地址（waddr）。此外，CAM 还为每条流水线提供了一个地址查询端口（releaseViolationMdata），并为数据缓存（DCache）提供另一个地址查询端口（releaseMdata）。</p>
<mrs-functions>
<h2 id="模块功能说明">模块功能说明</h2>
<h3 id="功能1发生ld-ld违例的指令请求入队">功能1：发生ld-ld违例的指令请求入队</h3>
<p>当query到达load流水线的s2时，判断是否满足入队条件，如果在当前load指令之前有未完成的load指令,且当前指令没有被flush时，当前load可以入队。</p>
<p>具体入队条件如下：</p>
<ol>
<li>
<p>指令的入队请求必须有效，具体通过检查 <code>query.req.valid</code> 是否等于 1。如果该条件满足，系统将继续处理指令的入队。</p>
</li>
<li>
<p>指令必须确认尚未写回到重排序缓冲区（ROB）。这一条件通过比较指令在 VirtualLoadQueue 中的写回指针与该指令分配的 <code>lqIdx</code> 来验证。指令只有在到达 VirtualLoadQueue 的队头，并且其地址和数据均已准备好后，才能被写回到 ROB。这一机制确保了指令执行的顺序性和数据的有效性。</p>
</li>
<li>
<p>指令不能处于冲刷状态。为此，系统需要比较重定向指针所指向的指令与该指令的 <code>robIdx</code>、<code>ftqidx</code>及 FTQ 内的偏移（<code>ftqoffset</code>）。如果两者不相同，则说明该指令可以安全入队，从而避免潜在的冲突和数据不一致性。</p>
</li>
</ol>
<p>在 LoadQueueRAR 指令成功入队后，系统会执行一系列响应操作，以确保指令被正确管理和处理。具体的入队响应操作如下：</p>
<ol>
<li>
<p>拉高 allocated 寄存器。系统将指令的 <code>allocated</code> 寄存器设置为高电平。这一操作的目的是明确标识该指令已成功分配到 LoadQueueRAR 中。通过将 <code>allocated</code> 寄存器拉高，后续的处理逻辑能够迅速识别出该指令的状态，从而避免对未分配指令的误操作。</p>
</li>
<li>
<p>写入指令相关信息到 uop。指令的相关信息将被写入到微操作（<code>uop</code>）中。这些信息包括指令的类型、目标寄存器、操作数等关键信息。将这些信息存储在 <code>uop</code> 中，确保后续的执行阶段能够准确获取和使用这些数据，从而执行相应的操作。这一过程对于指令的正确执行至关重要。</p>
</li>
<li>
<p>物理地址写入 PaddrModule。指令的物理地址将被写入到 PaddrModule 中。这一操作的主要目的是为后续的地址查询和管理提供支持。</p>
</li>
<li>
<p>检测 Release 的 Valid 信号。系统将检测 <code>release</code> 的有效信号是否被拉高。如果该信号有效，将进一步比较物理地址是否相同。如果物理地址一致，则对应条目的 <code>released</code> 信号将被设置为高电平，可以用于后续操作。</p>
</li>
</ol>
<h3 id="功能2检测ld-ld违例条件">功能2：检测ld-ld违例条件</h3>
<p>在 Load 指令的处理过程中，为了确保数据的一致性和正确性，系统需要检测潜在的 Load-Load 违例。当 load 到达流水线的 s2 时，会检查RAR队列中是否存在与当前load指令物理地址相同且比当前指令年轻的load指令，如果这些 load 已经拿到了数据，并且被标记了release，说明发生 load - load 违例，被标记release的指令需要从取指重发。 该检测过程主要涉及将查询指令的物理地址和相关信息与队列中存储的指令进行对比。具体流程如下：</p>
<ol>
<li>对比 ROB 索引。通过对比两条指令的robidx识别队列中是否存在比查询指令更年轻的指令。</li>
<li>物理地址匹配。检查这两条指令的物理地址是否相同。这一对比通过 <code>releaseViolationMmask(w)(i)</code> 来进行，以确定两条指令是否访问了相同的内存位置。</li>
<li>检查 Released 标记。如果该条指令的 <code>released</code> 寄存器被拉高，表明该指令已被标记为释放，说明它可以被重新使用。</li>
</ol>
<p>一旦检测到 Load-Load 违例，系统将在下一个时钟周期内将 <code>resp.rep_rm_fetch</code> 信号拉高，以通知其他组件发生了违例。触发 Load-Load 违例的 Load 指令将被标记为需要重新从取指阶段执行。重定向请求将在这些指令到达 ROB 队列的尾部时发出，确保指令能够在合适的时机得到正确的处理。</p>
<p>该过程分为两个时钟周期进行：</p>
<ul>
<li>第一拍进行条件匹配，对比物理地址和指令状态，得到mask。</li>
<li>第二拍生成是否发生违例的响应信号（<code>resp.rep_rm_fetch</code> ）。</li>
</ul>
<p>由于 Load-Load 违例出现的频率相对较低，因此系统会选择在指令到达 ROB 的头部时才进行处理。这种处理方式类似于异常处理，确保系统能够在合适的时机对潜在的违例情况进行响应。</p>
<h3 id="功能3released寄存器更新">功能3：released寄存器更新</h3>
<p>released寄存器需要更新的三种情况：</p>
<ol>
<li>missQueue模块的replace_req在mainpipe流水线的s3栈发起release释放dcache块，release信号在下一拍进入loadqueue。</li>
<li>probeQueue模块的probe_req在mainpipe流水线的s3栈发起release释放dcache块，release信号在下一拍进入loadqueue。</li>
<li>atomicsUnit模块的请求在mainpipe流水线的s3栈发生miss时需要释放dcache块，release信号在下一拍进入loadQueue。</li>
</ol>
<p>release信号的到达时机可以分为以下两种情况：</p>
<ol>
<li>指令入队时到达。如果查询指令传来的paddr的高42位信号与paddr的高位信号相同，并且该指令能够成功入队将对应entry的released寄存器信号拉高</li>
<li>指令入队后到达。如果paddrmodule中存放的paddr的高42位信号与paddr的高位信号相同,将对应的released寄存器信号拉高</li>
</ol>
<p>值得注意的是，dcache release 信号在更新 load queue 中 <code>released</code> 状态位时, 会与正常 load 流水线中的 load-load 违例检查争用 load paddr cam 端口. release 信号更新 load queue 有更高的优先级. 如果争用不到资源, 流水线中的 load 指令将立刻被从保留站重发.</p>
<h3 id="功能4指令的出队">功能4：指令的出队</h3>
<p>Load指令的出队需要满足以下条件其中之一：</p>
<ol>
<li>当比队列entry中存放的指令更老的指令已经全部写回到ROB时，该指令可以出队。</li>
<li>当这条指令需要被冲刷时，通常是出现数据依赖性问题、预测错误、异常或错误的情况下，迫使系统强制性地移除该指令，以保证处理器能够恢复到一个稳定的状态。</li>
</ol>
<p>出队执行的操作：</p>
<ol>
<li>将指令对应的 <code>allocated</code> 寄存器设置为低电平。这一操作的目的是标识该指令不再占用 LoadQueueRAR 的资源，从而为后续指令的入队和处理腾出空间。</li>
<li>将entry对应的<code>free</code>掩码拉高，表示该条目已被释放并可供后续使用。</li>
</ol>
<p>在load流水线的s3阶段可以向队列发送revoke信号撤销上一拍的请求。如果指令当前周期的revoke信号拉高（revoke ==1），并且在上一个周期已经入队，需要执行撤销操作：</p>
<ol>
<li>该entry对应的allocated寄存器清零</li>
<li>该entry对应的free掩码拉高</li>
</ol>
</mrs-functions>
<h2 id="接口说明">接口说明</h2>
<table>
  <thead>
      <tr>
          <th></th>
          <th>name</th>
          <th>I/O</th>
          <th>width</th>
          <th>Description</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>redirect</td>
          <td></td>
          <td></td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>io.redirect.valid</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向的有效位</td>
          <td></td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.robIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向的flag，用于在循环列表中判断先后</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.robIdx.value</td>
          <td>input</td>
          <td>8</td>
          <td>后端重定向的位置value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.level</td>
          <td></td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>input</td>
          <td>1</td>
          <td>后端重定向的level：</td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>1’b0：冲刷之后的指令；</td>
          <td></td>
          <td></td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>1‘b1：冲刷这条指令本身</td>
          <td></td>
          <td></td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>vecFeedback</td>
          <td>io.vecFeedback_0/1.valid</td>
          <td>input</td>
          <td>1</td>
          <td>来自两条流水线的向量反馈信息有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.vecFeedback_0/1.bits</td>
          <td>input</td>
          <td>17</td>
          <td>来自两条流水线的向量反馈信息</td>
      </tr>
      <tr>
          <td>query</td>
          <td>io.query_0/1/2.req.ready</td>
          <td>output</td>
          <td>1</td>
          <td>能否接收3条数据通路中load违例检查请求</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.valid</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.robIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查uop在rob中的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.robIdx.value</td>
          <td>input</td>
          <td>8</td>
          <td>3条数据通路中load违例检查uop在rob中的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.lqIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查uop在LoadQueue中的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.lqIdx.value</td>
          <td>input</td>
          <td>7</td>
          <td>3条数据通路中load违例检查uop在LoadQueue中的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.paddr</td>
          <td>input</td>
          <td>48</td>
          <td>3条数据通路中load违例检查的物理地址</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.data.valid</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查data的有效</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.resp.valid</td>
          <td>output</td>
          <td>1</td>
          <td>3条数据通路中load违例检查响应的有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.resp.bits.rep.frm.fetch</td>
          <td>output</td>
          <td>1</td>
          <td>3条数据通路中load违例检查的响应</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.revoke</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查的撤销</td>
      </tr>
      <tr>
          <td>release</td>
          <td>io.release.valid</td>
          <td>input</td>
          <td>1</td>
          <td>Dcache释放块有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.release.bits.paddr</td>
          <td>input</td>
          <td>48</td>
          <td>Dcache释放块的物理地址</td>
      </tr>
      <tr>
          <td>ldwbptr</td>
          <td>io.ldWbPtr.flag</td>
          <td>input</td>
          <td>1</td>
          <td>VirtualLoadQueue中writeback的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldWbPtr.value</td>
          <td>input</td>
          <td>7</td>
          <td>VirtualLoadQueue中writeback的位置value</td>
      </tr>
      <tr>
          <td>Lqfull</td>
          <td>io.lqFull</td>
          <td>output</td>
          <td>1</td>
          <td>表示loadqueue RAR满了</td>
      </tr>
      <tr>
          <td>performance</td>
          <td>io.perf_0/1_value</td>
          <td>output</td>
          <td>6</td>
          <td>性能计数器</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-9a032f0cfdc8a7fe72dfec1c535356c4">1.2 - LoadQueueRAW</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/tree/master/docs/memblock/LSU/LSQ">香山LSQ设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[ca892e73]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>
<h1 id="loadqueueraw-简介">LoadQueueRAW 简介</h1>
<p>LoadQueueRAW是用于处理store-load违例的。由于load和store在流水线中都是乱序执行，会经常出现load越过了更老的相同地址的store，即这条load本应该前递store的数据，但是由于store地址或者数据没有准备好，导致这条load没有前递到store的数据就已经提交，后续使用这条load结果的指令也都发生了错误，于是产生store to load forwarding违例。</p>
<p>当store address通过STA保留站发射出来进入store流水线时，会去查询LQRAW中在这条store后面的所有已经完成访存的相同地址的load，以及load流水线中正在进行的在该条store之后的相同地址的load，一旦发现有，就发生了store to load forwarding违例，可能有多个load发生了违例，需要找到离store最近的load，也就是最老的违例的load，然后给RedirectGenerator部件发送重定向请求，冲刷最老的违例的load及之后的所有指令。</p>
<p>当store流水线执行cbo zero指令时，也需要进行store-load违例检查。</p>
<h2 id="st-ld违例">st-ld违例</h2>
<p>在现代处理器中，Load 和 Store 指令通常采用乱序执行的方式进行处理。这种执行策略旨在提高处理器的并行性和整体性能。然而，由于 Load 和 Store 指令在流水线中的乱序执行，常常会出现 Load 指令越过更早的相同地址的 Store 指令的情况。这意味着，Load 指令本应通过前递（forwarding）机制从 Store 指令获取数据，但由于 Store 指令的地址或数据尚未准备好，导致 Load 指令未能成功前递到 Store 的数据，而 Store 指令已被提交。由此，后续依赖于该 Load 指令结果的指令可能会出现错误，这就是 st-ld 违例。</p>
<p>考虑以下伪代码示例：</p>
<pre tabindex="0"><code>ST R1, 0(R2)  ; 将 R1 的值存储到 R2 指向的内存地址
LD R3, 0(R2)  ; 从 R2 指向的内存地址加载值到 R3
ADD R4, R3, R5 ; 使用 R3 的值进行计算
</code></pre><p>假设在这个过程中，Store 指令由于某种原因（如缓存未命中）未能及时完成，而 Load 指令已经执行并读取了旧的数据（例如，从内存中读取到的值为 <code>0</code>）。此时，Load 指令并未获得 Store 指令更新后的值，导致后续计算的数据错误。</p>
<p>通过上述例子，可以清楚地看到 Store-to-Load 违例如何在乱序执行的环境中导致数据一致性问题。这种问题强调了在指令调度和执行过程中，确保正确的数据流动的重要性。现代处理器通过多种机制来检测和解决这种违例，以维护程序的正确性和稳定性。</p>
<h2 id="整体框图">整体框图</h2>
<div>			
    <center>	
    <img src="../LoadQueueRAW_structure.svg"
         alt="LoadQueueRAW结构示意图"
         style="zoom:100%"/>
    <br>
    图1：LoadQueueRAW结构示意图<br><br>
    </center>
</div>
<p>LoadQueueRAW最多能够存储64条指令，通过FreeList子模块管理空闲资源。FreeList 中存储的是 entry 的编号。当一条指令满足入队条件时，FreeList 会为其分配一个 entry 编号，并将该指令存放在相应的 entry 中。指令出队时，需要释放所占用的 entry 资源，并将条目编号重新放回 FreeList 中，以供后续指令使用。Load指令在s2阶段在 LoadQueueRAR 中查询 store-to-load 违例，在s3阶段返回响应。</p>
<mrs-functions>
<h2 id="模块功能说明">模块功能说明</h2>
<h3 id="功能1发生st-ld违例的指令请求入队">功能1：发生st-ld违例的指令请求入队</h3>
<p>当query到达load流水线的s2时，判断是否满足入队条件，如果在当前load指令之前有地址未准备好的store指令，且当前指令没有被flush时，当前load可以入队。具体流程如下：</p>
<ol>
<li>判断入队条件：检查在当前 Load 指令之前是否存在未准备好的 Store 指令。如果存在这样的 Store 指令，并且当前 Load 指令尚未被冲刷（flush），则当前 Load 指令可以入队。</li>
<li>分配 Entry 和 Index：在 Freelist 中，系统将获得一个可分配的 Entry 及其对应的 Index，以便为 Load 指令分配资源。</li>
<li>保存物理地址：在 PaddrModule 中将入队的 Load 指令的物理地址保存到对应的 Entry。这一操作确保在后续访问中能够正确引用该地址。</li>
<li>保存掩码信息：在 MaskModule 中，系统将入队的 Load 指令的掩码信息保存到对应的 Entry。掩码信息用于后续的地址匹配和数据访问。</li>
<li>写入uop：将 Load 指令的uop信息写入到相应的结构中，以完成入队过程。</li>
</ol>
<h3 id="功能2检测st-ld违例条件">功能2：检测st-ld违例条件</h3>
<p>在 Store 指令到达 Store 流水线的 s1 阶段时，系统会进行 Store-to-Load 违例检查。此时，Store 指令需要与 Load Queue 中已经完成访存的 Load 指令，以及在 Load 流水线 s1 和 s2 阶段正在访存的 Load 指令进行比较。这些 Load 指令可能尚未通过前递（forwarding）机制获取 Store 指令执行的结果。</p>
<p>具体的违例检查流程如下：</p>
<ol>
<li>物理地址匹配：在第一拍中，系统将进行物理地址匹配，并检查条件。此时，将匹配在当前 Store 指令之后的所有新的 Load 指令。如果这些 Load 指令已经成功获取了数据（<code>datavalid</code>），或者由于缓存未命中正在等待数据回填（<code>dcache miss</code>），则可以确定这些 Load 指令不会将数据前递给当前的 Store 指令。</li>
<li>匹配 Load 指令：在第二拍中，Store 流水线中的 Store 指令根据匹配结果中的掩码（mask），在 Load Queue 的 RAW（Read After Write）结构中查找所有匹配的 Load 指令。Load Queue 中共有 32 项，这些项将被平分为4组。每组从 8 项中选出一个最老的 Load 指令，最多可得到 4 个候选最老的 Load 指令。</li>
<li>选择最老的 Load：在第三拍中，从上述 4 个候选最老的 Load 指令中，系统将选出一个最老的 Load 指令，作为最终的目标。</li>
<li>处理违例情况：在第四拍中，如果在两条 Store 流水线中均发生了 Store-to-Load 违例，系统将从各自的 Queue 中匹配到的最老 Load 指令中选出一个更老的 Load 指令，以产生回滚请求并发送给重定向模块（Redirect）。此时，违例的条件包括：
<ul>
<li>Load 和 Store 的地址相同。</li>
<li>Load 指令比 Store 指令年轻。</li>
<li>Load 指令已经成功获取了数据。</li>
</ul>
</li>
</ol>
<h3 id="功能3指令的出队">功能3：指令的出队</h3>
<p>Load指令的出队需要满足以下条件其中之一：</p>
<ol>
<li>当比队列entry中存放的指令更老的指令已经全部写回到ROB时，该指令可以出队。</li>
<li>当这条指令需要被冲刷时，通常是出现数据依赖性问题、预测错误、异常或错误的情况下，迫使系统强制性地移除该指令，以保证处理器能够恢复到一个稳定的状态。</li>
</ol>
<p>出队执行的操作：</p>
<ol>
<li>将指令对应的 <code>allocated</code> 寄存器设置为低电平。这一操作的目的是标识该指令不再占用 LoadQueueRAR 的资源，从而为后续指令的入队和处理腾出空间。</li>
<li>将entry对应的<code>free</code>掩码拉高，表示该条目已被释放并可供后续使用。</li>
</ol>
<p>在load流水线的s3阶段可以向队列发送revoke信号撤销上一拍的请求。如果指令当前周期的revoke信号拉高（revoke ==1），并且在上一个周期已经入队，需要执行撤销操作：</p>
<ol>
<li>该entry对应的allocated寄存器清零</li>
<li>该entry对应的free掩码拉高</li>
</ol>
</mrs-functions>
<h2 id="接口说明">接口说明</h2>
<table>
  <thead>
      <tr>
          <th></th>
          <th>name</th>
          <th>I/O</th>
          <th>width</th>
          <th>Description</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>redirect</td>
          <td>io.redirect.valid</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向的有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.robIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向的flag，用于在循环列表中判断先后</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.robIdx.value</td>
          <td>input</td>
          <td>8</td>
          <td>后端重定向的位置value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.level</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向的level：1’b0：冲刷之后的指令；1‘b1：冲刷这条指令本身</td>
      </tr>
      <tr>
          <td>vecFeedback</td>
          <td>io.vecFeedback_0/1.valid</td>
          <td>input</td>
          <td>1</td>
          <td>来自两条流水线的向量反馈信息有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.vecFeedback_0/1.bits</td>
          <td>input</td>
          <td>17</td>
          <td>来自两条流水线的向量反馈信息</td>
      </tr>
      <tr>
          <td>query</td>
          <td>io.query_0/1/2.req.ready</td>
          <td>output</td>
          <td>1</td>
          <td>能否接收3条数据通路中load违例检查请求</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.valid</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.robIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查uop在rob中的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.robIdx.value</td>
          <td>input</td>
          <td>8</td>
          <td>3条数据通路中load违例检查uop在rob中的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.lqIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查uop在LoadQueue中的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.uop.lqIdx.value</td>
          <td>input</td>
          <td>7</td>
          <td>3条数据通路中load违例检查uop在LoadQueue中的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.paddr</td>
          <td>input</td>
          <td>48</td>
          <td>3条数据通路中load违例检查的物理地址</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.req.bits.data.valid</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查data的有效</td>
      </tr>
      <tr>
          <td></td>
          <td>io.query_0/1/2.revoke</td>
          <td>input</td>
          <td>1</td>
          <td>3条数据通路中load违例检查的撤销</td>
      </tr>
      <tr>
          <td>storeIn</td>
          <td>storeIn_0/1.bits</td>
          <td>input</td>
          <td>84</td>
          <td>两条store流水线store指令相关信息</td>
      </tr>
      <tr>
          <td></td>
          <td>storeIn_0/1.valid</td>
          <td>input</td>
          <td>1</td>
          <td>两条store流水线store指令相关信息有效位</td>
      </tr>
      <tr>
          <td>rollback</td>
          <td>rollback_0/1.valid</td>
          <td>output</td>
          <td>1</td>
          <td>两条store流水线回滚信息的有效性</td>
      </tr>
      <tr>
          <td></td>
          <td>rollback_0/1.bits</td>
          <td>output</td>
          <td>31</td>
          <td>两条store流水线回滚信息</td>
      </tr>
      <tr>
          <td>stAddrReadySqPtr</td>
          <td>stAddrReadySqPtr</td>
          <td>input</td>
          <td>7</td>
          <td>指向 store 队列中已准备好的地址条目</td>
      </tr>
      <tr>
          <td>stIssuePtr</td>
          <td>stIssuePtr</td>
          <td>input</td>
          <td>7</td>
          <td>指向 store 队列中准备发射执行的指令条目</td>
      </tr>
      <tr>
          <td>lqFull</td>
          <td>lqFull</td>
          <td>output</td>
          <td>1</td>
          <td>判断队列是否满</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-35dc1dc6afba5e734160023fd9acf073">1.3 - LoadQueueReplay</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/tree/master/docs/memblock/LSU/LSQ">香山LSQ设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[ca892e73]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>
<h1 id="loadqueuereplay-简介">LoadQueueReplay 简介</h1>
<p>LoadQueueReplay 模块是现代处理器架构中用于处理 Load 指令重发的重要组成部分。它负责管理因各种原因而需要重发的 Load 指令，确保指令执行的正确性和高效性。</p>
<h2 id="整体框图">整体框图</h2>
<div>			
    <center>	
    <img src="../LoadQueueReplay_structure.png"
         alt="LoadQueueReplay结构示意图"
         style="zoom:100%"/>
    <br>
    图1：LoadQueueReplay结构示意图<br><br>
    </center>
</div>
<p>LoadQueueReplay 最多存放72条指令，涉及多个状态和存储的信息。其关键组成部分如下：</p>
<ul>
<li><strong>Allocated</strong>：
<ul>
<li>表示某个 Load 重发队列项是否已经被分配，反映该项的有效性。</li>
</ul>
</li>
<li><strong>Scheduled</strong>：
<ul>
<li>指示某个 Load 重发队列项是否已被调度，意味着该项已经被选出，并将被发送至 Load Unit 进行重发。</li>
</ul>
</li>
<li><strong>Uop</strong>：
<ul>
<li>该队列项对应的 Load 指令执行信息，包括微操作（uop）。</li>
</ul>
</li>
<li><strong>Cause</strong>：指示该 Load 指令重发的原因，主要包括以下几种情况：
<ul>
<li><strong>C_MA</strong>：存储-加载（st-ld）违反重新执行。</li>
<li><strong>C_TM</strong>：TLB（翻译后备页表）缺失。</li>
<li><strong>C_FF</strong>：存储-加载转发。</li>
<li><strong>C_DR</strong>：数据缓存（dcache）需要重发。</li>
<li><strong>C_DM</strong>：数据缓存缺失。</li>
<li><strong>C_WF</strong>：路径预测失败。</li>
<li><strong>C_BC</strong>：数据缓存路径冲突。</li>
<li><strong>C_RAR</strong>：读取-读取（RAR）队列无法接收。</li>
<li><strong>C_RAW</strong>：读取-写入（RAW）队列无法接收。</li>
<li><strong>C_NK</strong>：存储-加载违反。</li>
</ul>
</li>
<li><strong>Blocking</strong>：指示该 Load 指令因等待条件而被阻塞，不能被调度重发。阻塞的原因和解除阻塞的条件包括：
<ul>
<li><strong>C_MA</strong>：存储指令的地址就绪。</li>
<li><strong>C_TM</strong>：TLB 回填完毕，并发送 Hint 信号。</li>
<li><strong>C_FF</strong>：存储指令的数据就绪。</li>
<li><strong>C_DM</strong>：数据缓存回填完毕。</li>
<li><strong>C_RAR</strong>：RAR 队列未满，且 Load 指令比 Load Queue 的写回项更老。</li>
<li><strong>C_RAW</strong>：RAW 队列未满，且 Load 指令比 Store Queue 中所有地址准备好的项都更老。</li>
</ul>
</li>
</ul>
<p>LoadReplayQueue 通过 FreeList 管理队列的空闲状态。FreeList 的大小等于 LoadReplayQueue 的项数，分配宽度为3（Load Unit 的数量），释放宽度为 4。同时，Free List 可以反馈 Load Replay Queue 的空余项数量以及是否已满的信息。除了FreeList，LoadQueueReplay还包含两个子模块：AgeDetector 和 LqVAddrModule，其中 AgeDetector 用于寻找一系列load replay queue项中最早入队的一项。</p>
<p>例如昆明湖V1的Load宽度为2，则会将load replay queue分为两半，从偶数项和奇数项中分别挑选一项最老的进行重发。LqVAddrModule 用于保存load replay queue项数个虚拟地址，读口和写口的数量均为Load的宽度（LoadUnit的数量）。</p>
<h2 id="loadqueuereplay-存储信息">LoadQueueReplay 存储信息</h2>
<table>
  <thead>
      <tr>
          <th>Field</th>
          <th>Description</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>allocated</td>
          <td>是否已经被分配，也代表是否该项是否有效。</td>
      </tr>
      <tr>
          <td>scheduled</td>
          <td>是否已经被调度，代表该项已经被选出，已经或即将被发送至LoadUnit进行重发。</td>
      </tr>
      <tr>
          <td>uop</td>
          <td>load指令执行包括的uop信息。</td>
      </tr>
      <tr>
          <td>vecReplay</td>
          <td>向量load指令相关信息。</td>
      </tr>
      <tr>
          <td>vaddrModule</td>
          <td>Load指令的虚拟地址。</td>
      </tr>
      <tr>
          <td>cause</td>
          <td>某load replay queue项对应load指令重发的原因，包括：<br>- C_MA(位0): store-load预测违例<br>- C_TM(位1): tlb miss<br>- C_FF(位2): store-to-load-forwarding store数据为准备好，导致失败<br>- C_DR(位3): 出现DCache miss，但是无法分配MSHR<br>- C_DM(位4): 出现DCache miss<br>- C_WF(位5): 路预测器预测错误<br>- C_BC(位6): Bank冲突<br>- C_RAR(位7): LoadQueueRAR没有空间接受指令<br>- C_RAR(位8): LoadQueueRAW没有空间接受指令<br>- C_NK(位9): LoadUnit监测到store-to-load-forwarding违例<br>- C_MF(位10): LoadMisalignBuffer没用空间接受指令</td>
      </tr>
      <tr>
          <td>blocking</td>
          <td>Load指令正在被阻塞。</td>
      </tr>
      <tr>
          <td>strict</td>
          <td>访存依赖预测器判断指令是否需要等待它之前的所有store指令执行完毕进入调度阶段。</td>
      </tr>
      <tr>
          <td>blockSqIdx</td>
          <td>与load指令有相关性的store指令的StoreQueue Index。</td>
      </tr>
      <tr>
          <td>missMSHRId</td>
          <td>load指令的dcache miss请求接受ID。</td>
      </tr>
      <tr>
          <td>tlbHintId</td>
          <td>load指令的tlb miss请求接受ID。</td>
      </tr>
      <tr>
          <td>replacementUpdated</td>
          <td>DCache的替换算法是否已经更新。</td>
      </tr>
      <tr>
          <td>replayCarry</td>
          <td>DCache的路预测器预测信息。</td>
      </tr>
      <tr>
          <td>missDbUpdated</td>
          <td>ChiselDB中Miss相关情况更新。</td>
      </tr>
      <tr>
          <td>dataInLastBeatReg</td>
          <td>Load指令需要的数据在两笔回填请求的最后一笔。</td>
      </tr>
  </tbody>
</table>
<h1 id="功能简介">功能简介</h1>
<mrs-functions>
<h2 id="模块功能说明">模块功能说明</h2>
<h3 id="功能1需要重发的指令请求入队">功能1：需要重发的指令请求入队</h3>
<p>根据是否满足以下条件以及freelist是否可以分配的空闲槽位决定能否直接入队：</p>
<ol>
<li><code>enq_X.valid</code> 信号有效。</li>
<li>即将入队的项不需要重定向。</li>
<li>该项被标记为需要重发(<code>enq.bits.rep_info.need_rep</code>)。</li>
<li>没有异常。在入队时，必须确保没有异常发生。如果当前指令处于异常状态，入队操作应被禁止，以防止无效指令的执行。</li>
</ol>
<h3 id="功能2指令重发解锁">功能2：指令重发解锁</h3>
<p>LoadQueueReplay 中的指令出队分三拍：</p>
<p>在重发过程中，根据重发的原因和当前条件解锁相应项。在不满足解锁条件时，将会被阻塞，无法参与重发仲裁。其中C_BC（Dcache 块冲突）、C_NK（oad_unit 在 S1、S2 阶段发生 store-load 违例）、C_DR（Dcache miss 且 MSHR 满）、C_WF（路径预测失败）<strong>无需条件即可立即重发</strong>。</p>
<p>其他重发原因和对应的解锁条件如下：</p>
<ol>
<li>C_MA（store_load 预测违例）：已经被分配入队并且store准备好了相应的地址，具体如下：
<ol>
<li>store unit 的地址信号有效，且 <code>sqIdx</code> 与被阻塞的 <code>Idx</code> 相同，store 地址未发生 TLB miss。</li>
<li>被阻塞的 <code>SeqIdx</code> 在 store_queue 发送的 <code>stAddrReadySqPtr</code> 之前。</li>
<li>非严格阻塞，且阻塞的 <code>SeqIdx</code> 在 <code>stAddrReadyVec</code> 的向量组内。</li>
<li>store queue 为空，无未处理项。</li>
</ol>
</li>
<li>C_TM（TLB Miss）：resp信号有效，并且输入的id号等于Tlb Hint的id号，或者replay_all信号有效。</li>
<li>C_FF（store_load 数据前递失败）：因为数据前递失败导致指令重发的释放条件有下面四条：
<ol>
<li>store unit 的数据信号有效，且 <code>sqIdx</code> 与被阻塞的 <code>Idx</code> 相同。</li>
<li>被阻塞的 <code>SqIdx</code> 在 store_queue 发送的 <code>stDataReadySqPtr</code> 之前。</li>
<li>阻塞的 <code>SeqIdx</code> 在 <code>stDataReadyVec</code> 的向量组内。</li>
<li>store queue 为空，无未处理项。</li>
</ol>
</li>
<li>C_DM（Dcache Miss）：Dcache 的信号有效，且 <code>tl_d_channel.mshrid</code> 与阻塞的 <code>missMSHRId</code> 相同。</li>
<li>C_RAR（RAR queue 没有回应）：RAR 未满，或 <code>lqIdx</code> 在 <code>ldWbPtr</code> 之前。</li>
<li>C_RAW（RAW 没有回应）：RAW 未满，或 <code>lqIdx</code> 在 <code>stAddrReadySqPtr</code> 之前。</li>
</ol>
<h3 id="功能3指令重发优先级">功能3：指令重发优先级</h3>
<p>LoadQueueReplay有3种选择调度方式：</p>
<ol>
<li>
<p>根据入队年龄</p>
<p>LoadQueueReplay使用3个年龄矩阵(每一个Bank对应一个年龄矩阵)，来记录入队的时间。年龄矩阵会从已经准备好可以重发的指令中，选择一个入队时间最长的指令调度重发。</p>
</li>
<li>
<p>根据Load指令的年龄</p>
<p>LoadQueuReplay可以根据LqPtr判断靠近最老的load指令重发，判断宽度为OldestSelectStride=4。</p>
</li>
<li>
<p>DCache数据相关的load指令优先调度</p>
<ul>
<li>
<p>LoadQueueReply首先调度因L2 Hint调度的重发（当dcache miss后，需要继续查询下级缓存L2 Cache。在L2 Cache回填前的2或3拍，L2 Cache会提前给LoadQueueReplay唤醒信号，称为L2 Hint）当收到L2 Hint后，LoadQueueReplay可以更早地唤醒这条因dcache miss而阻塞的Load指令进行重发。</p>
</li>
<li>
<p>如果不存在L2 Hint情况，会将其余Load Replay的原因分为高优先级和低优先级。高优先级包括因dcache缺失或st-ld forward导致的重发，而将其他原因归纳为低优先级。如果能够从LoadQueueReplay中找出一条满足重发条件的Load指令（有效、未被调度、且不被阻塞等待唤醒），则选择该Load指令重发，否则按照入队顺序，通过AgeDetector模块寻找一系列load replay queue项中最早入队的一项进行重发。</p>
</li>
</ul>
</li>
</ol>
<h3 id="功能4指令重发逻辑">功能4：指令重发逻辑</h3>
<ol>
<li>
<p>Load_unit s3过来的请求根据enq.bits.isLoadReplay判断是否是已经从replay_queue出队的序列，如果是已经出队的序列，根据是否needReplay和有异常做下一步的判断，如果有异常或者不需要重发则释放这个槽位，并从agedetector里面把该项出队，如果需要重发则将这个项对应的scheduled位置为false来参与后续的出队仲裁竞争。</p>
</li>
<li>
<p>从freelist中选出发给load unit的有效项，项数为load unit的宽度（即有几条load unit的流水线），根据优先级来进行出队。</p>
</li>
<li>
<p>第0拍将数据传递给第1拍由s0_can_go控制，当s0_can_go为1时才能将0拍得到的数据发给第一拍，s0_can_go有效的条件是s0被重定向或者s1_can_go为1。</p>
</li>
<li>
<p>第一拍从vaddr内部取出需要的虚拟地址，发给下一拍流水线。 ColdCouter的值在0到12之间，上一拍没有被阻塞并且整个过程没有发生重定向的时候，向load unit发送请求。</p>
</li>
<li>
<p>发送给下一拍流水线的数据受s1_can_go控制，s1_can_go为1的条件是:</p>
</li>
</ol>
<ul>
<li>
<p>ColdCouter的值在0到12之间 且 上一拍完成操作(未被阻塞)或者不需要发送数据两者之一。</p>
</li>
<li>
<p>发生数据的重定向。</p>
</li>
</ul>
<ol start="6">
<li>第二拍将收到第一拍的数据发送给对应的load unit,获取仲裁权限，完成重发指令的任务。</li>
</ol>
</mrs-functions>
<h2 id="接口说明">接口说明</h2>
<table>
  <thead>
      <tr>
          <th>name</th>
          <th>I/O</th>
          <th>description</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>redirect</td>
          <td>input</td>
          <td>后端重定向相关信息</td>
      </tr>
      <tr>
          <td>vecFeedback</td>
          <td>input</td>
          <td>来自两条流水线的向量反馈信息</td>
      </tr>
      <tr>
          <td>enq</td>
          <td>input</td>
          <td>表示外部模块希望将 load 指令传递给当前模块，来自 load 指令流水线的 s3 级</td>
      </tr>
      <tr>
          <td>storeAddrIn</td>
          <td>input</td>
          <td>在一个时钟周期内接收多条 store 指令的地址信息，用于判断指令存储的地址是否已经准备好</td>
      </tr>
      <tr>
          <td>storeDataIn</td>
          <td>input</td>
          <td>在一个时钟周期内接收多条 store 指令的数据信息，用于判断指令存储的数据是否已准备好</td>
      </tr>
      <tr>
          <td>replay</td>
          <td>output</td>
          <td>用于处理 load 指令的重发请求，每个元素对应一个重发接口</td>
      </tr>
      <tr>
          <td>tl_d_channel</td>
          <td>input</td>
          <td>用于接收来自数据缓存（Dcache）的信息，在处理 load 指令时会使用该端口进行数据转发</td>
      </tr>
      <tr>
          <td>stAddrReadySqPtr</td>
          <td>input</td>
          <td>指向当前准备好地址的 store 指令</td>
      </tr>
      <tr>
          <td>stAddrReadyVec</td>
          <td>input</td>
          <td>向量中对应 store 指令的地址是否已经准备好</td>
      </tr>
      <tr>
          <td>stDataReadySqPtr</td>
          <td>input</td>
          <td>指向当前准备好数据的 store 指令</td>
      </tr>
      <tr>
          <td>stDataReadyVec</td>
          <td>input</td>
          <td>向量中对应 store 指令的数据是否已经准备好</td>
      </tr>
      <tr>
          <td>sqEmpty</td>
          <td>input</td>
          <td>当前 store 队列是否为空</td>
      </tr>
      <tr>
          <td>lqFull</td>
          <td>output</td>
          <td>当前 load 队列是否已满</td>
      </tr>
      <tr>
          <td>ldWbPtr</td>
          <td>input</td>
          <td>指向当前写回的load指令</td>
      </tr>
      <tr>
          <td>rarFull</td>
          <td>input</td>
          <td>rar 队列是否已满</td>
      </tr>
      <tr>
          <td>rawFull</td>
          <td>input</td>
          <td>raw 队列是否已满</td>
      </tr>
      <tr>
          <td>l2_hint</td>
          <td>input</td>
          <td>当 dcache miss 后，需要继续查询下级缓存 L2 Cache。在 L2 Cache 回填前的 2 或 3 拍，L2 Cache 会提前给 LoadQueueReplay 唤醒信号，称为 L2 Hint</td>
      </tr>
      <tr>
          <td>tlb_hint</td>
          <td>input</td>
          <td>作用类似于 l2_hint，接收当前的 TLB 提示信息</td>
      </tr>
      <tr>
          <td>tlbReplayDelayCycleCtrl</td>
          <td>input</td>
          <td>控制 TLB 重发的延迟周期</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-17df67412d57fff58f56428e76c07bdb">1.4 - LoadQueueUncache</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/tree/master/docs/memblock/LSU/LSQ">香山LSQ设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[66e9b546]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>
<h1 id="loadqueueuncache-简介">LoadQueueUncache 简介</h1>
<p>LoadQueueUncache 和 Uncache 模块，对于 uncache load 访问请求来说，起到一个从 LoadUnit 流水线到总线访问的中间站作用。其中 Uncache 模块，作为靠近总线的一方，主要用于处理 uncache 访问到总线的请求和响应。LoadQueueUncache 作为靠近流水线的一方，需要承担以下责任：</p>
<ol>
<li>
<p>接收 LoadUnit 流水线传过来的 uncache load 请求。</p>
</li>
<li>
<p>选择已准备好 uncache 访问的 uncache load 请求 发送到 Uncache Buffer。</p>
</li>
<li>
<p>接收来自 Uncache Buffer 的处理完的 uncache load 请求。</p>
</li>
<li>
<p>将处理完的 uncache load 请求 返回给 LoadUnit。</p>
</li>
</ol>
<p>LoadQueueUncache 结构上，目前有 4 项（项数可配）UncacheEntry，每一项独立负责一个请求并利用一组状态寄存器控制其具体处理流程；有一个 FreeList，管理各项分配和回收的情况。而 LoadQueueUncache 主要是协同 4 项的新项分配、请求选择、响应分派、出队等统筹逻辑。</p>
<h2 id="整体框图">整体框图</h2>
<div>			
    <center>	
    <img src="../LoadQueueUncache_structure.svg"
         alt="LoadQueueUncache结构示意图"
         style="zoom:100%"/>
    <br>
    图1：LoadQueueUncache结构示意图
    </center>
</div>
<p>UnCacheBuffer 最多存放4条指令，除了 FreeList 之外，另一个重要的子模块是 UncacheEntry，管理每个Uncahce请求，负责发起Uncache，写回Uncache数据。每个Entry内维护一个用于发起Uncache请求的状态机，状态机的状态转换图如下：</p>
<div>			
    <center>	
    <img src="../UncacheEntry.png"
         alt="UncacheEntry结构示意图"
         style="zoom:100%"/>
    <br>
    图2：UncacheEntry状态转换图
    </center>
</div>
<ul>
<li>
<p>s_idl:该项还未发起一个MMIO请求。</p>
</li>
<li>
<p>s_req:向uncache模块发起MMIO请求，等待请求被接收。</p>
</li>
<li>
<p>s_resp:等待uncache模块的MMIO响应。</p>
</li>
<li>
<p>s_wait:等待将MMIO结果写回流水线。</p>
</li>
</ul>
<h1 id="功能简介">功能简介</h1>
<mrs-functions>
<h2 id="模块功能说明">模块功能说明</h2>
<h3 id="功能1uncache指令请求入队">功能1：Uncache指令请求入队</h3>
<p>LoadQueueUncache 负责接收来自 LoadUnit 0、1、2 三个模块的请求，这些请求可以是 MMIO 请求，也可以是 NC 请求。</p>
<ol>
<li>
<p>首先，系统会根据请求的 robIdx 按照时间顺序（从最老到最新）对请求进行排序，以确保最早的请求能优先分配到空闲项，避免特殊情况下因老项回滚（rollback）而导致死锁。</p>
</li>
<li>
<p>进入入队处理的条件是：请求没有重发、没有异常，并且系统会根据 FreeList 中可分配的空闲项依次为请求分配项。</p>
</li>
<li>
<p>当 LoadQueueUncache 达到容量上限，且仍有请求未分配到项时，系统会从这些未分配的请求中选择最早的请求进行 rollback。</p>
</li>
</ol>
<p>UncacheBuffer 的入队分为 s1 和 s2 两个阶段：</p>
<p>s1：</p>
<ul>
<li>
<p><strong>请求收集</strong>：通过 <code>io.req.map(_.bits)</code> 收集所有请求的内容，形成 <code>s1_req</code> 向量。</p>
</li>
<li>
<p><strong>有效性标记</strong>：通过 <code>io.req.map(_.valid)</code> 收集所有请求的有效性，形成 <code>s1_valid</code> 向量。</p>
</li>
</ul>
<p>s2：</p>
<p>执行入队操作，主要分为以下几步：</p>
<ul>
<li>
<p>使用 <code>RegEnable</code> 将 <strong>s1</strong> 阶段的请求 <code>s1_req</code> 注册到 <code>s2_req</code>，确保在请求有效时保持其状态。</p>
</li>
<li>
<p>通过以下条件生成<code>s2_valid</code>向量，判断每个请求是否有效：</p>
<ol>
<li>
<p><code>RegNext(s1_valid(i))</code>：确保请求在 <strong>s1</strong> 阶段有效。</p>
</li>
<li>
<p><code>!s2_req(i).uop.robIdx.needFlush(RegNext(io.redirect))</code>：确保请求的 ROB 索引不需要因重定向而被刷新。</p>
</li>
<li>
<p><code>!s2_req(i).uop.robIdx.needFlush(io.redirect)</code>：确保请求的 ROB 索引不需要因当前重定向而被刷新。</p>
</li>
</ol>
</li>
<li>
<p>检查每个请求是否需要重发，结果存储在 <code>s2_need_replay</code> 向量中。</p>
</li>
<li>
<p>在 <strong>s2</strong> 阶段，使用 <code>s2_enqueue</code> 向量来决定哪些请求成功入队。入队条件包括：</p>
<ul>
<li>
<p><code>s2_valid(w)</code>：请求在 <strong>s2</strong> 阶段有效。</p>
</li>
<li>
<p><code>!s2_has_exception(w)</code>：请求没有异常。</p>
</li>
<li>
<p><code>!s2_need_replay(w)</code>：请求不需要重发。</p>
</li>
<li>
<p><code>s2_req(w).mmio</code>：请求是一个内存映射 IO（MMIO）请求。</p>
</li>
</ul>
</li>
<li>
<p>通过 <code>enqValidVec</code> 和 <code>enqIndexVec</code> 的有效管理，确保每个加载请求在满足有效性和可分配条件时能够正确地申请和分配FreeList槽位。</p>
</li>
</ul>
<h3 id="功能2uncache指令的出队">功能2：Uncache指令的出队</h3>
<ol>
<li>
<p>当一个项完成 Uncache 访问操作并返回给 LoadUnit ，或被 redirect 刷新时，则该项出队并释放 FreeList 中该项的标志。</p>
<p>具体流程如下：</p>
<ul>
<li>
<p>计算<code>freeMaskVec</code>掩码，用于标记每个槽位的释放状态，指示相应槽位是否可用。</p>
</li>
<li>
<p>如果当前条目被选择 (<code>e.io.select</code>) 且其输出信号有效 (<code>e.io.ldout.fire</code>)，则对应槽位的释放状态被标记为 <code>true</code>，表示该槽位可用。</p>
</li>
<li>
<p>如果接收到刷新信号 (<code>e.io.flush</code>)，同样将对应槽位的释放状态设置为 <code>true</code>。</p>
</li>
</ul>
</li>
<li>
<p>同一拍可能有多个项出队。返回给 LoadUnit 的请求，会在第一拍中选出，第二拍返回。</p>
</li>
<li>
<p>其中，可供处理 uncache 返回请求的 LoadUnit 端口是预先设定的。当前，MMIO 只返回到 LoadUnit 2；NC 可返回到 LoadUnit 1\2。在多个端口返回的情况下，利用 uncache entry id 与端口数的余数，来指定每个项可以返回到的 LoadUnit 端口，并从该端口的候选项中选择一个项进行返回。</p>
</li>
</ol>
<h3 id="功能3uncache交互逻辑">功能3：Uncache交互逻辑</h3>
<ol>
<li>发送 req</li>
</ol>
<p>第一拍先从当前已准备好 uncache 访问中选择一个，第二拍将其发送给 Uncache Buffer。发送的请求中，会标记选中项的 id，称为 mid 。其中是否被成功接收，可根据 req.ready 判断。</p>
<ol start="2">
<li>接收 idResp</li>
</ol>
<p>如果发送的请求被 Uncache Buffer 接收，那么会在接收的下一拍收到 Uncache 的 idResp。该响应中，包含 mid 和 Uncache Buffer 为该请求分配 entry id（称为 sid）。LoadQueueUncache 利用 mid 找到内部对应的项，并将 sid 存储在该项中。</p>
<ol start="3">
<li>接收 resp</li>
</ol>
<p>待 Uncache Buffer 完成该请求的总线访问后，会将访问结果返回给 LoadQueueUncache。该响应中，包含 sid。考虑到 Uncache Buffer 的合并特性（详细入队合并逻辑见 Uncache），一个 sid 可能对应 LoadQueueUncache 的多个项。LoadQueueUncache 利用 sid 找到内部所有相关项，并将访问结果传递给这些项。</p>
<h3 id="功能4uncache回滚检测">功能4：Uncache回滚检测</h3>
<p>freelist 没有空闲表现导致 MMIO Load 进入 UncacheBuffer 失败时需要进行 rollback，此
时需要根据 robidx 选择不能入队的 MMIO 中最老的指令进行 rollback。整个流程分为以下几个周期：</p>
<ul>
<li>
<p>Cycle 0：进行 uncache 请求入队。</p>
</li>
<li>
<p>Cycle 1：选择最旧的 uncache 加载请求。</p>
</li>
<li>
<p>Cycle 2：发出重定向请求。</p>
<ul>
<li>
<p>从 load 流水线中选择最旧的 load 请求。</p>
</li>
<li>
<p>根据检测到的拒绝情况准备重定向请求。</p>
</li>
<li>
<p>如果重定向请求有效，则发出请求。</p>
</li>
</ul>
</li>
</ul>
<p>使用 <code>selectOldestRedirect</code> 函数来选择最旧的重定向请求，具体步骤如下：</p>
<ul>
<li>
<p>比较向量生成：</p>
<ul>
<li>创建一个比较向量 <code>compareVec</code>，用于判断请求的顺序，比较每个请求的 ROB 索引。</li>
</ul>
</li>
<li>
<p>生成独热编码结果：</p>
<ul>
<li><code>resultOnehot</code> 向量根据有效性和比较结果生成，标记出最旧的可重定向请求。</li>
</ul>
</li>
</ul>
</mrs-functions>
<h2 id="接口说明">接口说明</h2>
<table>
  <thead>
      <tr>
          <th>name</th>
          <th>I/O</th>
          <th>description</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>redirect</td>
          <td>input</td>
          <td>后端重定向相关信息</td>
      </tr>
      <tr>
          <td>req</td>
          <td>input</td>
          <td>接收写入请求</td>
      </tr>
      <tr>
          <td>ldout</td>
          <td>output</td>
          <td>写回 MMIO 数据接口，输出 MemExuOutput 类型的数据，处理与 MMIO 的写回操作</td>
      </tr>
      <tr>
          <td>ld_raw_data</td>
          <td>output</td>
          <td>读取原始数据输出接口</td>
      </tr>
      <tr>
          <td>rob</td>
          <td>input</td>
          <td>接收来自 ROB 的信号或数据</td>
      </tr>
      <tr>
          <td>uncache</td>
          <td>output</td>
          <td>发送数据或信号给 uncache 模块</td>
      </tr>
      <tr>
          <td>rollback</td>
          <td>output</td>
          <td>当 uncache 缓存满时，从前端进行回滚</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-f3cd9f0b7554ba3e703118e43b113fbb">1.5 - StoreQueue</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/tree/master/docs/memblock/LSU/LSQ">香山LSQ设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[ca892e73]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>
<h1 id="storequeue-简介">StoreQueue 简介</h1>
<p>StoreQueue是一个队列，用来装所有的 store 指令，功能如下：</p>
<ul>
<li>
<p>在跟踪 store 指令的执行状态</p>
</li>
<li>
<p>存储 store 的数据，跟踪数据的状态（是否到达）</p>
</li>
<li>
<p>为load提供查询接口，让load可以forward相同地址的store</p>
</li>
<li>
<p>负责 MMIO store和NonCacheable store的执行</p>
</li>
<li>
<p>将被 ROB 提交的 store 写到 sbuffer 中</p>
</li>
<li>
<p>维护地址和数据就绪指针，用于LoadQueueRAW的释放和LoadQueueReplay的唤醒</p>
</li>
</ul>
<p>store进行了地址与数据分离发射的优化，即 StoreUnit 是 store 的地址发射出来走的流水线，StdExeUnit 是 store 的数据发射出来走的流水线，是两个不同的保留站，store 的数据就绪了就可以发射到 StdExeUnit，store 的地址就绪了就可以发射到 StoreUnit。</p>
<h2 id="整体框图">整体框图</h2>
<div>			
    <center>	
    <img src="../StoreQueue_structure.svg"
         alt="StoreQueue结构示意图"
         style="zoom:100%"/>
    <br>
    图1：StoreQueue结构示意图<br><br>
    </center>
</div>
<p>StoreQueue最多可以存放64条指令，<strong>store queue 中重要的状态位有：</strong></p>
<ul>
<li>allocated：RS在storeQueue队列有空闲时，会设置这个entry的allocated状态，开始记录这条store 的生命周期。同时发射到StoreUnit/ StdExeUnit 2条流水。当这条store指令被提交到Sbuffer时，allocated状态被清除。</li>
<li>addrvalid：在StoreUnit的S1更新，表示是否已经经过了地址转换得到物理地址，用于 load forward 检查时的 cam 比较。</li>
<li>datavalid：在StdExeUnit 的S1更新，表示store 的数据是否已经被发射出来，是否已经可用</li>
<li>committed：在store 是否已经被 ROB commit 了</li>
<li>pending：在StoreUnit的S2更新，在这条 store 是否是 MMIO 空间的 store，主要是用于控制 MMIO 的状态机</li>
<li>mmio：在StoreUnit的S2更新，这条 store 是否是 MMIO 空间的 store，主要是用于控制对 sbuffer 的写</li>
</ul>
<h2 id="非对齐store指令">非对齐store指令</h2>
<p>StoreQueue支持处理非对齐的Store指令，每一个非对齐的Store指令占用一项，并在写入dataBuffer对地址和数据对齐后写入。</p>
<h2 id="向量store指令">向量store指令</h2>
<p>如图2所示，StoreQueue会给向量store指令预分配一些项。</p>
<p>StoreQueue通过vecMbCommit控制向量store的提交：</p>
<ol>
<li>
<p>针对每个 store，从反馈向量 fbk 中获取相应的信息。</p>
</li>
<li>
<p>判断该 store 是否符合提交条件（valid 且标记为 commit 或 flush），并且检查该 store 是否与 uop(i) 对应的指令匹配（通过 robIdx 和 uopIdx）。只有当满足所有条件时，才会将该 store 标记为提交。判断VecStorePipelineWidth内是否有指令满足条件，满足则判断该向量store提交，否则不提交。</p>
</li>
<li>
<p>特殊情况处理（跨页 store 指令）:</p>
</li>
</ol>
<p>在特殊情况下（当 store 跨页且 storeMisalignBuffer 中有相同的 uop），如果该 store 符合条件<code>io.maControl.toStoreQueue.withSameUop</code>，会强制将 vecMbCommit设置为 true，表示该 store 无论如何都已提交。</p>
<div>			
    <center>	
    <img src="../StoreQueue_Vector.svg"
         alt="向量store指令示意图"
         style="zoom:100%"/>
    <br>
    图2：向量store指令<br><br>
    </center>
</div>
<h1 id="功能简介">功能简介</h1>
<mrs-functions>
<h2 id="模块功能说明">模块功能说明</h2>
<h3 id="功能1store指令请求入队">功能1：store指令请求入队</h3>
<ol>
<li>
<p>StoreQueue 每次最多会有 2 个 entry 入队，通过入队指针 enqPtrExt 控制。在 dispatch 阶段最多可以分配2个 entry，指针每次右移 1 位或 2 位。</p>
</li>
<li>
<p>通过比较入队指针 enqPtrExt 和出队指针 deqPtrExt 得出已经在队列中有效 entry。只有空闲的 entry 大于需要请求入队的指令时才会分配 entry 入队。</p>
</li>
<li>
<p>入队时设置 entry 的状态位 allocated 为 true，其他状态位都为 false。</p>
</li>
</ol>
<h3 id="功能2指令的出队">功能2：指令的出队</h3>
<ol>
<li>
<p>StoreQueue 每次最多会有2个 entry 出队释放，通过输出指针 deqPtrExt 控制，每次指针右移一位或 2 位。</p>
</li>
<li>
<p>STQ 出队的触发信号是isbuffer(i).fire延后一拍的信号，因为 sbuffer 的写动作要用 2 拍完成，在 sbuffer 写完成之前 entry 不释放可以继续 forward 数据。</p>
</li>
</ol>
<h3 id="功能3从store的地址流水线写回结果">功能3：从store的地址流水线写回结果</h3>
<p>store 的地址从保留站发出来后会经过 StoreUnit 流水线，通过lsq/lsq_replenish总线接口在S1/S2把地址信息更新到store queue 中：</p>
<ol>
<li>
<p>在store流水线s1阶段，获得 DTLB hit/miss 的信息, 以及指令的虚拟地址vaddr和物理地址paddr</p>
</li>
<li>
<p>在store流水线s2阶段，获得 mmio/pmp 信息，以及是否是mmio地址空间操作等信息</p>
</li>
</ol>
<h3 id="功能4接收-store-的数据到stq的datamodule">功能4：接收 store 的数据到STQ 的Datamodule</h3>
<p>store 的数据是从与地址不同的保留站发出来的后经过<code>StdExeUnit</code>流水线，通过<code>storeDataIn</code>接口在S0/S1把数据写到对应的entry的<code>datamodule</code>里:</p>
<ol>
<li>
<p>S0：给<code>datamodule</code>发写请求</p>
</li>
<li>
<p>S1：写入数据到<code>datamodule</code>同时更新 entry 的<code>datavalid</code>属性为True，接收 store 的mask到STQ 的<code>Datamodule</code></p>
</li>
</ol>
<p>store 的地址从保留站发出来之后会经过<code>StoreUnit</code>流水线，<code>s0_mask_out</code>在S0把地址中的mask信息更新到对应entry的<code>datamodule</code>里。</p>
<h3 id="功能5为-load-提供-forward-查询">功能5：为 load 提供 forward 查询</h3>
<ol>
<li>load 需要查询 store queue 来找到在它之前相同地址的与它最近的那个 store 的数据。
<ul>
<li>查询总线(<code>io.forwrd.sqIdx</code>) 和 StoreQueue 的出栈指针比较，找出所有比 load 指令老的 storeQueue 中的 entry。以 flag 相同或不同分为2种情况：</li>
</ul>
</li>
</ol>
<p>(1)same flag-&gt; older Store范围是 (tail, sqIdx)，如图3(a)所示</p>
<p>(2)different flags-&gt; older Store范围是(tail, VirtualLoadQueueSize) +(0, sqIdx)，如图3(b)所示</p>
<div>			
    <center>	
    <img src="../StoreQueue_Forward_Mask.svg"
         alt="StoreQueue前递范围生成"
         style="zoom:100%"/>
    <br>
    图3：StoreQueue前递范围生成<br><br>
    </center>
</div>
<ol start="2">
<li>
<p>查询总线用va 和pa同时查询，如果发现物理地址匹配但是虚拟地址不匹配；或者虚拟地址匹配但是物理地址不匹配的情况就需要将那条 load 设置为 replayInst，等 load 到 ROB head 后replay。</p>
</li>
<li>
<p>如果只发现一笔 entry 匹配且数据准备好，则直接 forward</p>
</li>
<li>
<p>如果只发现一笔 entry 匹配且数据没有准备好，就需要让保留站负责重发</p>
</li>
<li>
<p>如果发现多笔匹配，则选择最老的一笔 store forward，StoreQueue以1字节为单位，采用树形数据选择逻辑,如图4</p>
</li>
</ol>
<div>			
    <center>	
    <img src="../StoreQueue_Forward.svg"
         alt="StoreQueue前递数据选择"
         style="zoom:100%"/>
    <br>
    图4：StoreQueue前递数据选择<br><br>
    </center>
</div>
<ol start="6">
<li>
<p>store 指令能被 load forward的条件：</p>
<ul>
<li>allocated：这条 store 还在 store queue 内，还没有写到 sbuffer</li>
<li>datavalid：这条 store 的数据已经就绪</li>
<li>addrvalid：这条 store 已经完成了虚实地址转换，得到了物理地址</li>
</ul>
</li>
<li>
<p>SSID (Store-Set-ID) 标记了之前 load 预测执行失败历史信息，如果当前 load 命中之前历史中的SSID，会等之前所有 older 的 store 都执行完；如果没有命中就只会等pa相同的 older Store 执行完成。</p>
</li>
</ol>
<h3 id="功能6mmio与noncacheable-store指令">功能6：MMIO与NonCacheable Store指令</h3>
<ul>
<li><strong>MMIO Store指令执行</strong>:</li>
</ul>
<ol>
<li>
<p>MMIO 空间的 store 也只能等它到达 ROB 的 head 时才能执行，但是跟 load 稍微有些不同，store 到达 ROB 的 head 时，它不一定位于 store queue 的尾部，有可能有的 store 已经提交，但是还在 store queue 中没有写入到 sbuffer，需要等待这些 store 写到 sbuffer 之后，才能让这条 MMIO 的 store 去执行。</p>
</li>
<li>
<p>利用一个状态机去控制MMIO的store执行</p>
<ul>
<li>
<p>s_idle：空闲状态，接收到MMIO的store请求后进入到s_req状态;</p>
</li>
<li>
<p>s_req：给MMIO通道发请求，请求被MMIO通道接受后进入s_resp状态;</p>
</li>
<li>
<p>s_resp：MMIO通道返回响应，接收后记录是否产生异常，并进入到 s_wb 状态</p>
</li>
<li>
<p>s_wb：将结果转化为内部信号，写回给 ROB，成功后,如果有异常，则进入s_idle, 否则进入到 s_wait 状态</p>
</li>
<li>
<p>s_wait：等待 ROB 将这条 store 指令提交，提交后重新回到 s_idle 状态</p>
</li>
</ul>
</li>
</ol>
<ul>
<li><strong>NonCacheable Store指令执行</strong>：</li>
</ul>
<ol>
<li>
<p>NonCacheable空间的store指令，需要等待上一个NonCacheable Store指令提交之后，才能从StoreQueue按序发送请求</p>
</li>
<li>
<p>利用一个状态机去控制NonCacheable的store执行</p>
<ul>
<li>
<p>nc_idle：空闲状态，接收到NonCacheable的store请求后进入到nc_req状态;</p>
</li>
<li>
<p>nc_req：给NonCacheable通道发请求，请求被NonCachable通道接受后, 如果启用uncacheOutstanding功能，则进入nc_idle，否则进入nc_resp状态;</p>
</li>
<li>
<p>nc_resp：接受NonCacheable通道返回响应，并进入到nc_idle状态</p>
</li>
</ul>
</li>
</ol>
<h3 id="功能7store指令提交以及写入sbuffer">功能7：store指令提交以及写入SBuffer</h3>
<p>StoreQueue采用提前提交的方式进行提交。</p>
<ul>
<li><strong>提前提交规则</strong>:</li>
</ul>
<ol>
<li>
<p>检查进入提交阶段的条件</p>
<p>(1)指令有效。</p>
<p>(2)指令的ROB对头指针不超过待提交指针。</p>
<p>(3)指令不需要取消。</p>
<p>(4)指令不等待Store操作完成，或者是向量指令</p>
</li>
<li>
<p>如果是CommitGroup的第一条指令, 则</p>
<p>(1)检查MMIO状态: 没有MMIO操作或者有MMIO操作并且MMIO store以及提交。</p>
<p>(2)如果是向量指令，需满足vecMbCommit条件。</p>
</li>
<li>
<p>如果不是CommitGroup的第一条指令，则：</p>
<p>(1)提交状态依赖于前一条指令的提交状态。</p>
<p>(2)如果是向量指令，需满足vecMbCommit条件。</p>
</li>
</ol>
<p>提交之后可以按顺序写到 sbuffer, 先将这些 store 写到 dataBuffer 中，dataBuffer 是一个两项的缓冲区（0，1通道），用来处理从大项数 store queue 中的读出延迟。只有0通道可以编写未对齐的指令,同时为了简化设计，即使两个端口出现异常，但仍然只有一个未对齐出队。</p>
<ul>
<li><strong>写入sbuffer的过程</strong>：</li>
</ul>
<ol>
<li>
<p>写入有效信号生成</p>
</li>
<li>
<p>0通道指令存在非对齐且跨越16字节边界时：</p>
<p>(1) 0通道的指令已分配和提交</p>
<p>(2) dataBuffer的0，1通道能同时接受指令，</p>
<p>(3) 0通道的指令不是向量指令，并且地址和数据有效；或者是向量且vsMergeBuffer以及提交。</p>
<p>(4) 没有跨越4K页表；或者跨越4K页表但是可以被出队,并且1）如果是0通道：允许有异常的数据写入; 2）如果是1通道：不允许有异常的数据写入。</p>
<p>(5) 之前的指令没有NonCacheable指令，如果是第一条指令，自身不能是Noncacheable指令</p>
</li>
<li>
<p>否则，需要满足：</p>
<p>(1) 指令已分配和提交。</p>
<p>(2) 不是向量且地址和数据有效，或者是向量且vsMergeBuffer以及提交。</p>
<p>(3) 之前的指令没有NonCacheable和MMIO指令，如果是第一条指令，自身不能是Noncacheable和MMIO指令。</p>
<p>(4) 如果未对齐store，则不能跨越16字节边界，且地址和数据有效或有异常</p>
</li>
</ol>
<ul>
<li><strong>地址和数据生成</strong>：</li>
</ul>
<ol>
<li>
<p>地址拆分为高低两部分：</p>
<p>(1) 低位地址：8字节对齐地址</p>
<p>(2) 高位地址：低位地址加上8偏移量</p>
</li>
<li>
<p>数据拆分为高低两部分：</p>
<p>(1) 跨16字节边界数据：原始数据左移地址低4位偏移量包含的字节数</p>
<p>(2) 低位数据：跨16字节边界数据的低128位；</p>
<p>(3) 高位数据：跨16字节边界数据的高128位；</p>
</li>
<li>
<p>写入选择逻辑：</p>
<p>如果dataBuffer能接受非对齐指令写入,通道0的指令是非对齐并且跨越了16字节边界，则检查：</p>
<p>(1) 是否跨4K页表同时跨4K页表且可以出队: 通道0使用低位地址和低位数据写入dataBuffer; 通道1使用StoreMisaligBuffer的物理地址和高位数据写入dataBuffer</p>
<p>(2) 否则: 通道0使用低位地址和低位数据写入dataBuffer; 通道1使用高位地址和高位数据写入dataBuffer</p>
<p>(3) 如果通道指令没有跨越16字节并且非对齐，则使用16字节对齐地址和对齐数据写入dataBuffer</p>
<p>(4) 否则，将原始数据和地址写给dataBuffer</p>
</li>
</ol>
<h3 id="功能8强制刷新sbuffer">功能8：强制刷新sbuffer</h3>
<p>StoreQueue采用双阈值的方法控制强制刷新Sbuffer：上阈值和下阈值。</p>
<ol>
<li>当StoreQueue的有效项数大于上阈值时， StoreQueue强制刷新Sbuffer</li>
<li>直到StoreQueue的有效项数小于下阈值时，停止刷新Sbuffer。</li>
</ol>
</mrs-functions>
<h2 id="接口说明">接口说明</h2>
<table>
  <thead>
      <tr>
          <th>name</th>
          <th>description</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>enq</td>
          <td>接收来自外部模块的信息，包含入队请求、控制信号等</td>
      </tr>
      <tr>
          <td>brqRedirect</td>
          <td>分支重定向信号</td>
      </tr>
      <tr>
          <td>vecFeedback</td>
          <td>向量反馈信息</td>
      </tr>
      <tr>
          <td>storeAddrIn</td>
          <td>store指令的地址</td>
      </tr>
      <tr>
          <td>storeAddrInRe</td>
          <td>store指令的地址，用于处理MMIO 和异常情况</td>
      </tr>
      <tr>
          <td>storeDataIn</td>
          <td>store指令的数据</td>
      </tr>
      <tr>
          <td>storeMaskIn</td>
          <td>传递store掩码，从保留站（RS）发送到 Store Queue（SQ）。store掩码通常用于指示哪些字节在store操作中是有效的。</td>
      </tr>
      <tr>
          <td>sbuffer</td>
          <td>存储已提交的 Store 请求到sbuffer</td>
      </tr>
      <tr>
          <td>uncacheOutstanding</td>
          <td>指示是否有未完成的uncached请求</td>
      </tr>
      <tr>
          <td>cmoOpReg</td>
          <td>发送缓存管理操作请求</td>
      </tr>
      <tr>
          <td>cmoOpResp</td>
          <td>接收缓存管理操作的响应</td>
      </tr>
      <tr>
          <td>mmioStout</td>
          <td>写回uncache的存储操作的结果</td>
      </tr>
      <tr>
          <td>forward</td>
          <td>查询forwarding信息</td>
      </tr>
      <tr>
          <td>rob</td>
          <td>接收来自 ROB 的信号或数据</td>
      </tr>
      <tr>
          <td>uncache</td>
          <td>发送数据或信号给 uncache 模块</td>
      </tr>
      <tr>
          <td>flushSbuffer</td>
          <td>冲刷sbuffer缓冲区</td>
      </tr>
      <tr>
          <td>sqEmpty</td>
          <td>标识store queue为空</td>
      </tr>
      <tr>
          <td>stAddrReadySqPtr</td>
          <td>指向当前准备好地址的 store 指令</td>
      </tr>
      <tr>
          <td>stAddrReadyVec</td>
          <td>向量中对应 store 指令的地址是否已经准备好</td>
      </tr>
      <tr>
          <td>stDataReadySqPtr</td>
          <td>指向当前准备好数据的 store 指令</td>
      </tr>
      <tr>
          <td>stDataReadyVec</td>
          <td>向量中对应 store 指令的数据是否已经准备好</td>
      </tr>
      <tr>
          <td>stIssuePtr</td>
          <td>跟踪当前发出的store请求</td>
      </tr>
      <tr>
          <td>sqCancelCnt</td>
          <td>指示在store queue中可以被取消的请求数量</td>
      </tr>
      <tr>
          <td>sqDeq</td>
          <td>当前store queue中出队的请求位置</td>
      </tr>
      <tr>
          <td>force_write</td>
          <td>是否强制写入存储操作</td>
      </tr>
      <tr>
          <td>maControl</td>
          <td>与存储管理缓冲区（MA）进行控制信号的交互</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-366929e8b710d65054748c1a2afe5b56">1.6 - VirtualLoadQueue</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/tree/master/docs/memblock/LSU/LSQ">香山LSQ设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[ca892e73]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>
<h1 id="virtualloadqueue-简介">VirtualLoadQueue 简介</h1>
<p>Virtualloadqueue是一个队列，用于存储所有load指令的微操作(MicroOp)，并维护这些load指令之间的顺序，它的功能类似于重排序缓冲区（Reorder Buffer, ROB），但专注于load指令的管理。其主要功能是跟踪Load指令执行状态，以确保在并发执行的环境中，加载操作能够正确、有序地完成。</p>
<h2 id="整体框图">整体框图</h2>
<div>			
    <center>	
    <img src="../VirtualLoadQueue_structure.png"
         alt="VirtualLoadQueue结构示意图"
         style="zoom:100%"/>
    <br>
    图1：VirtualLoadQueue结构示意图
    </center>
</div>
<p>Virtualloadqueue最多可以存放72条指令，dispatch阶段最多支持6条指令同时入队，最多支持8条指令出队。Virtualloadqueue对于每一个 entry 中的 load 指令都有若干状态位来标识这个 load 处于什么状态：</p>
<p><strong>allocated</strong>：该项是否分配了load，用于确定load指令的生命周期。</p>
<p><strong>isvec</strong>：该指令是否是向量load指令。</p>
<p><strong>committed</strong>: 该项是否提交。</p>
<h1 id="功能简介">功能简介</h1>
<mrs-functions>
<h2 id="模块功能说明">模块功能说明</h2>
<h3 id="功能1load指令请求入队">功能1：load指令请求入队</h3>
<p>在调度阶段，保留站通过入队（enq）总线向VirtualLoadQueue发起入队请求，最多支持六组并发请求。成功入队的条件包括以下几点：</p>
<ol>
<li>StoreQueue 和 LoadQueue 有预留空间：确保LoadQueue有足够的容量来接收新的加载指令，以避免队列溢出。确保StoreQueu有预留空间则是基于数据一致性和避免指令阻塞的考虑，因为store指令入队阻塞可能会导致load指令无法正确读取或forward到数据。</li>
<li>入队请求有效：入队请求必须是合法的，确保指令在调度过程中可以被正确处理。</li>
<li>指令未被冲刷：确保指令在入队时没有被系统标记为无效或被撤销。</li>
</ol>
<p>成功入队之后，系统会执行以下操作：</p>
<ol>
<li>将指令的lqidx作为索引，将对应的allocated寄存器置1，bits信息写入uop寄存器。</li>
<li>计算新的lqidx值，作为enq_resp传送给保留站。</li>
</ol>
<h3 id="功能2接收load流水线写回的数据">功能2：接收load流水线写回的数据</h3>
<p>在 load 流水线的s3阶段，load unit会将指令执行的信息通过总线 ldin 写回到 VirtualLoadQueue。具体写回信息包括：</p>
<ol>
<li>是否发生了异常以及异常类型</li>
<li>dcache是否命中</li>
<li>tlb是否命中</li>
<li>是否为mmio指令</li>
<li>是否为软件预取或者硬件预取</li>
<li>是否需要重发以及重发的原因</li>
<li>写uop的使能信号</li>
</ol>
<p>写回需要满足的条件如下：</p>
<ol>
<li>ldin 总线的 valid 信号需要拉高，表明当前正在进行有效的数据传输。</li>
<li>指令不应需要重发（即 <code>need_rep</code> 信号为 0），否则将影响写回的正常进行。</li>
</ol>
<p>在满足写回条件后，系统将生成相应的写回响应，具体包括以下几个方面：</p>
<ol>
<li>如果在执行过程中发生了异常、TLB命中或软件预取操作，<code>addrvalid</code> 信号将被置为 1，表示地址信息有效。</li>
<li>如果在执行过程中发生了异常、MMIO操作、DCACHE命中并且不需要重发，或是软件预取操作，<code>datavalid</code> 信号将被置为 1，表示数据有效。</li>
<li>指令在流水线的 S3 阶段有效（注意：不能是硬件预取指令）。当 <code>ldin</code> 总线的写使能信号 <code>data_wen_dup</code> 拉高时，将更新队列中的uop信息，以确保指令的状态及时反映。</li>
</ol>
<p>系统将<code>addrvalid</code>和<code>datavalid</code>分开进行处理是考虑到在一些情况下，地址可以被重用，而数据可能需要重新请求（如dcache miss/mmio/软件预取等）。分开标识可以减少流水线停顿，允许处理器在地址有效时继续执行其他指令，而不必等待数据有效性确认，从而优化整体性能。</p>
<h3 id="功能3load指令的出队提交">功能3：load指令的出队(提交)</h3>
<ol>
<li>出队时机：当被分配的entries（allocated为高）到达队头，同时allocated与committed都为1时，表示可以出队，如果是向量load，需要每个元素都committed。</li>
</ol>
</mrs-functions>
<h2 id="接口说明">接口说明</h2>
<table>
  <thead>
      <tr>
          <th></th>
          <th>name</th>
          <th>I/O</th>
          <th>width</th>
          <th>description</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>redirect</td>
          <td>io.redirect.valid</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向有效位</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.robIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向相关信息</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.robIdx.value</td>
          <td>input</td>
          <td>8</td>
          <td>后端重定向相关信息</td>
      </tr>
      <tr>
          <td></td>
          <td>io.redirect.bits.level</td>
          <td>input</td>
          <td>1</td>
          <td>后端重定向相关信息</td>
      </tr>
      <tr>
          <td>enq</td>
          <td>io.enq.canAccept</td>
          <td>output</td>
          <td>1</td>
          <td>Lq能否接收派遣指令</td>
      </tr>
      <tr>
          <td></td>
          <td>io.enq.sqcanAccept</td>
          <td>input</td>
          <td>1</td>
          <td>sq能否接收派遣至零</td>
      </tr>
      <tr>
          <td></td>
          <td>io.enq.needAlloc_0~5</td>
          <td>input</td>
          <td>1</td>
          <td></td>
      </tr>
      <tr>
          <td></td>
          <td>io.enq.req_0~5.valid</td>
          <td>input</td>
          <td>1</td>
          <td>入队请求的有效信号</td>
      </tr>
      <tr>
          <td></td>
          <td>io.enq.req_0~5.bits.robIdx.flag</td>
          <td>input</td>
          <td>1</td>
          <td>入队请求ROB指针的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.enq.req_0~5.bits.robIdx.value</td>
          <td>input</td>
          <td>8</td>
          <td>入队请求ROB指针的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.enq.req_0~5.bits.lqIdx.value</td>
          <td>input</td>
          <td>7</td>
          <td>入队请求lqidx的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.enq.req_0~5.bits.numLsElem</td>
          <td>input</td>
          <td>5</td>
          <td>1. 向量寄存器的总位宽为128位，每个向量元素的大小为8位，因此每个向量寄存器可以存储16个，numLsElem表示向量寄存器中元素的个数，因此位宽为5。 2. 如果是标量值零，numLsElem的值恒为5‘b1 3. 如果是向量指令，每个端口的numLsElem的最大值为[16 2 2 2 2 2]</td>
      </tr>
      <tr>
          <td>ldin</td>
          <td>io.ldin_0/1/2.valid</td>
          <td>input</td>
          <td>1</td>
          <td>load写回到loadqueue的信息有效</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.uop.cf.exceptionVec_3/4/5/13/21</td>
          <td>input</td>
          <td>1</td>
          <td>Load写回到流水线的指令发生异常</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.uop.robIdx_flag</td>
          <td>input</td>
          <td>1</td>
          <td>load写回lq指令的rob指针的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.uop.robIdx_value</td>
          <td>input</td>
          <td>8</td>
          <td>load写回lq指令的rob指针的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.uop.lqIdx.value</td>
          <td>input</td>
          <td>7</td>
          <td>load写回lq指令的lq指针的value</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.miss</td>
          <td>input</td>
          <td>1</td>
          <td>Load写回到Lq的指令发生cacheMiss</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1.bits.tlbMiss</td>
          <td>input</td>
          <td>1</td>
          <td>Load写回到Lq的指令发生tlbMiss</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.mmio</td>
          <td>input</td>
          <td>1</td>
          <td>Load写回到Lq的指令是MMIO指令</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.isPrefetch</td>
          <td>input</td>
          <td>1</td>
          <td>指令为预取操作，预取分为软件预取和硬件预取</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.isHWPrefetch</td>
          <td>input</td>
          <td>1</td>
          <td>指令为硬件预取</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.dcacheRequireReplay</td>
          <td>input</td>
          <td>1</td>
          <td>Load写回到Lq的指令需要replay</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.rep.info.cause_0~9</td>
          <td>input</td>
          <td>1</td>
          <td>Load写回到Lq的指令需要replay的原因： =0：st-ld violention predirect =1：tlb miss =2：st-ld forward =3：dcache replay =4：dcache miss =5：wpu predict fail =6：dcache bank conflict =7：RAR queue nack =8：RAW queue nack =9：st-ld violention</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldin_0/1/2.bits.data_wen_dup_1</td>
          <td>input</td>
          <td>1</td>
          <td>uop信息的写入使能信号</td>
      </tr>
      <tr>
          <td>ldWbPtr</td>
          <td>io.ldWbPtr.flag</td>
          <td>output</td>
          <td>1</td>
          <td>writeback指针的flag</td>
      </tr>
      <tr>
          <td></td>
          <td>io.ldWbPtr.value</td>
          <td>output</td>
          <td>7</td>
          <td>writeback指针的value</td>
      </tr>
      <tr>
          <td>lqEmpty</td>
          <td>io.lqEmpty</td>
          <td>output</td>
          <td>1</td>
          <td>Lq是否空</td>
      </tr>
      <tr>
          <td>lqDeq</td>
          <td>io.lqDeq</td>
          <td>output</td>
          <td>3</td>
          <td>出队表项数量</td>
      </tr>
      <tr>
          <td>lqCancelCnt</td>
          <td>io.lqCancelCnt</td>
          <td>output</td>
          <td>7</td>
          <td>后端发生重定向时取消的load数量</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-e87cd3c3ae2d38ec14b6cb12f832a155">2 - Shield-XS:基于Bitmap的安全隔离机制</h1>
    
	

<div class="pageinfo pageinfo-primary">
<p>在香山中，什么是香山bitmap 隔离模块，如何验证？</p>
<p>Location: MMU-L2TLB-Bitmap</p>

</div>


</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="">
    
	<h1 id="pg-d94efa552f365634197e1fbc8c58ee6c">2.1 - Shield-XS Bitmap 基础知识</h1>
    <div class="lead">本文档介绍了bitmap 安全隔离的基础设计思想，通过阅读本文档，你可以知道为什么需要bitmap， 以及其应用场景</div>
	<p>本节将介绍 bitmap 的一些基础知识，有助于理解为什么我们需要 bitmap，本节包含：</p>
<ul>
<li><strong>背景描述</strong></li>
<li><strong>威胁模型</strong></li>
<li><strong>防御原理</strong></li>
<li><strong>工作流程</strong></li>
<li><strong>应用场景</strong></li>
</ul>
<h4 id="术语描述">术语描述</h4>
<table>
  <thead>
      <tr>
          <th>缩写</th>
          <th>全名</th>
          <th>含义</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>TCB</td>
          <td>Trusted Computing Base</td>
          <td>可信计算基，负责底层硬件的安全可信操作</td>
      </tr>
      <tr>
          <td>TEE</td>
          <td>Trusted Execution Environment</td>
          <td>可信执行环境</td>
      </tr>
      <tr>
          <td>MMU</td>
          <td>Memory Management Unit</td>
          <td>内存管理单元</td>
      </tr>
      <tr>
          <td>RDSM</td>
          <td>Root Domain Security Mananger</td>
          <td>根域权限管理器</td>
      </tr>
      <tr>
          <td>C-SDSM</td>
          <td>Confidencial Supervisor Domain Security Manager</td>
          <td>可信监督域 权限管理器</td>
      </tr>
      <tr>
          <td>APLIC</td>
          <td>advanced platform level interrupt controller</td>
          <td>平台级中断控制器</td>
      </tr>
      <tr>
          <td>LLC</td>
          <td>Last Lavel Cache</td>
          <td>末级缓存</td>
      </tr>
      <tr>
          <td>DMA</td>
          <td>Direct Memory Access</td>
          <td>直接内存访问</td>
      </tr>
      <tr>
          <td>CVM</td>
          <td>Confidencial Virtual Machine</td>
          <td>可信虚拟机</td>
      </tr>
      <tr>
          <td>TLB</td>
          <td>Translation Lookaside Buffer</td>
          <td>页表缓存</td>
      </tr>
      <tr>
          <td>MBMC</td>
          <td>machine level bitmap check</td>
          <td>bitmap CSR 特殊状态寄存器</td>
      </tr>
      <tr>
          <td>BMA</td>
          <td>Bitmap Adress</td>
          <td>Shield Bitmap 专属内存区域基地址</td>
      </tr>
      <tr>
          <td>CMODE</td>
          <td>Confidencial Mode</td>
          <td>开启bitmap后当前模式是否是可信</td>
      </tr>
      <tr>
          <td>BME</td>
          <td>Bitmap Enable</td>
          <td>是否开启 Bitmap</td>
      </tr>
      <tr>
          <td>PTW</td>
          <td>Page Table Walker</td>
          <td>页表遍历器</td>
      </tr>
      <tr>
          <td>HPTW</td>
          <td>Hypervisor PTW</td>
          <td>监督域页表遍历器</td>
      </tr>
      <tr>
          <td>LLPTW</td>
          <td>Last Level PTW</td>
          <td>末级页表遍历器</td>
      </tr>
  </tbody>
</table>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-dd1286eb042d33c71170880919743180">2.1.1 - 背景描述</h1>
    <div class="lead">解释下为什么需要bitmap 进行隔离</div>
	<h2 id="背景描述">背景描述</h2>
<p>自计算机问世以来，数据安全始终是至关重要的议题。在个人计算机时代，数据安全主要集中在单机硬盘等存储设备的安全性上。随着互联网时代的到来，数据安全的范畴扩展到了计算机之间数据传输的安全性，促使了安全传输协议的设计与发展。如今，在云计算时代，用户的大量数据被存储和处理在云端。在云环境中存储、共享和计算的数据面临着多重安全威胁。在云计算环境下，不同类型的负载面临各自的威胁模型包括但不限于：</p>
<p>计算型负载：恶意软件可能侵入操作系统或固件，攻击 CPU 和内存资源，导致数据泄露或系统性能下降。</p>
<p>内存型负载：恶意软件或进程可能试图访问内存型负载使用的内存区域，导致数据泄露或篡改。</p>
<p>存储型负载：存储设备及其 DMA 功能可能被攻击者利用，直接访问或篡改存储设备内存，绕过传统安全检查。</p>
<p>网络型负载：网络攻击可能利用网络接口控制器（NIC）等网络设备漏洞入侵系统，通过 DMA 功能访问或篡改内存中的敏感数据。</p>
<h4 id="不同工作负载面临的安全威胁">不同工作负载面临的安全威胁</h4>
<p><img src="../../basic00_1.png" alt="不同工作负载面临的安全威胁"></p>
<h2 id="威胁模型">威胁模型</h2>
<hr>
<table>
  <thead>
      <tr>
          <th style="text-align: left"><strong>类别</strong></th>
          <th style="text-align: left"><strong>安全准则</strong></th>
          <th style="text-align: left"><strong>描述</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td style="text-align: left"><strong>内存分配</strong></td>
          <td style="text-align: left">动态分配安全/非安全内存的能力</td>
          <td style="text-align: left">安全内存应根据需求动态分配或释放。</td>
      </tr>
      <tr>
          <td style="text-align: left"><strong>内存机密性</strong></td>
          <td style="text-align: left">内存隔离</td>
          <td style="text-align: left">防止非可信计算基（non-TCB）组件读取可信执行环境（TEE）的内存。</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">抵御软件攻击的内存完整性</td>
          <td style="text-align: left">防止软件攻击（如内存重映射、别名攻击、重放攻击、数据破坏等）。</td>
      </tr>
      <tr>
          <td style="text-align: left"><strong>共享内存</strong></td>
          <td style="text-align: left">TEE控制与非TCB组件的数据共享</td>
          <td style="text-align: left">防止非TCB代码在未经TEE同意的情况下泄露信息。</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">TEE控制与其他TEE的数据共DUT 享</td>
          <td style="text-align: left">支持TEE之间安全共享内存的能力。</td>
      </tr>
      <tr>
          <td style="text-align: left"><strong>I/O保护</strong></td>
          <td style="text-align: left">防止非TCB设备通过DMA访问TEE内存</td>
          <td style="text-align: left">禁止未被TCB接纳的外设设备访问TEE内存。</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">来自TCB内设备的可信I/O</td>
          <td style="text-align: left">通过准入控制将设备绑定到TEE。</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-750b311a404f64437ad197e254e70ed8">2.1.2 - 香山 bitmap 防御原理</h1>
    <div class="lead">本节介绍了bitmap 的基础思想和工作原理</div>
	<h2 id="防御原理">防御原理</h2>
<p>针对日益复杂的负载的安全威胁，香山轻量动态隔离模型为经典负载机密虚拟机和容器设计了一种动态隔离机制，用来保护正在使用中的数据的机密性和完整性。依据不同的应用场景，将负载从安全的维度进行划分，分为安全敏感型负载和非安全敏感型负载。</p>
<p>安全敏感型负载需要运行在可信执行环境下，用来保护正在使用中数据和代码的机密性和完整性。非安全敏感型负载对数据没有安全性保护需求，执行在开放的执行环境下，保证执行的效率。</p>
<p>基于bitmap的安全隔离的防御机制，其核心原理是通过可信根在软件层面的标记（Shield-bit）来隔离和保护敏感工作负载（Sensitive Workloads）与普通工作负载（Normal Workloads），从而增强系统的安全性。以下是其防御原理的详细描述：</p>
<h3 id="1-分类与标记">1. 分类与标记</h3>
<p><strong>工作负载分类</strong>：系统将工作负载分为两类：</p>
<ul>
<li>
<p><strong>敏感工作负载（Sensitive Workloads）</strong>：需要高安全级别的任务，如机密虚拟机、安全容器的任务（隐私数据的访问、处理）等。</p>
</li>
<li>
<p><strong>普通工作负载（Normal Workloads）</strong>：常规任务，代表系统中普通的应用程序或进程，安全要求较低。</p>
</li>
</ul>
<p><strong>Shield-bit 标记</strong>：通过 “Shield-bit”（<strong>每比特代表 4KB</strong>）对敏感工作负载使用的资源进行标记，依据需此标记动态调整资源访问权限：</p>
<ul>
<li>
<p><code>Shield-bit = 1</code> 表示<strong>安全敏感资源</strong></p>
</li>
<li>
<p><code>Shield-bit = 0</code> 表示<strong>非安全敏感资源</strong></p>
</li>
</ul>
<h3 id="2-资源隔离">2. 资源隔离</h3>
<p><strong>资源池划分</strong>：<a href="/UnityChipForXiangShan/docs/98_ut/03_memblock/02_bitmap/basic/01_bm_principle/#light_model_img">图中</a>显示资源池中包含混合的敏感和普通工作负载，但通过 Shield-bit 实现逻辑隔离。</p>
<p><strong>资源类型保护</strong>：敏感工作负载访问特定资源（如内存、IO设备、中断等）时，Shield-bit 会触发保护机制，防止普通工作负载或恶意程序越权访问。例如：</p>
<ol>
<li>
<p><strong>内存隔离</strong>：敏感数据的内存区域仅对标记为敏感的工作负载可访问。</p>
</li>
<li>
<p><strong>设备与中断保护</strong>：关键外设或中断仅允许敏感工作负载调用。</p>
</li>
</ol>
<h3 id="3-bypass-机制">3. Bypass 机制</h3>
<p><strong>Bypass Shield-bit</strong>：在单向隔离的情况下（仅对普通负载的资源访问作限制），安全敏感负载可绕过 Shield-bit 的机制直接访问资源提升性能。</p>
<h3 id="4-防御目标">4. 防御目标</h3>
<p><strong>防止横向渗透</strong>：攻击者通过普通工作负载漏洞无法访问敏感资源。</p>
<p><strong>最小权限原则</strong>：每个工作负载仅能访问其必需的资源，降低攻击面。</p>
<p><strong>动态安全调整</strong>：根据工作负载的敏感程度动态切换保护状态。</p>
<h3 id="5-技术实现">5. 技术实现</h3>
<p><strong>硬件支持</strong>：依赖内存管理单元（MMU）的扩展功能。</p>
<p><strong>软件协同</strong>：由可信计算基负责标记管理和资源调度。</p>
<span id="light_model_img"/>
<h4 id="香山shield-xs-轻量隔离模型">香山Shield-XS 轻量隔离模型</h4>
<p><img src="../../basic01_1.png" alt="香山Shield-XS 轻量隔离模型"></p>
<h3 id="6-核心工作流程">6. 核心工作流程</h3>
<h4 id="shield-xs-隔离模型工作流程">Shield-XS 隔离模型工作流程</h4>
<p><img src="../../basic01_2.png" alt="Shield-XS 隔离模型工作流程"></p>
<p><strong>A. 启动</strong></p>
<p>系统初始化，加载固件（Firmware TCB）和可信执行环境（TEE TCB）。</p>
<p>开启Bitmap安全检测功能。</p>
<p><strong>B. 配置</strong></p>
<p>设定安全策略，例如定义受保护资源（内存、IO、中断等）访问权限。</p>
<p>TEE-TCB 依据应用需求配置不同资源的安全/非安全属性。</p>
<p><strong>C. 检测</strong></p>
<p>硬件监控访问行为，识别异常或非法访问请求。</p>
<p>通过 <strong>Bitmap</strong> 或其他机制标记不信任的访问行为。</p>
<p><strong>D. 故障处理</strong></p>
<p>当检测到违规操作（如未授权的内存访问）时，触发安全机制。</p>
<h3 id="7-关键安全机制">7. 关键安全机制</h3>
<p>支持对所有地址映射类资源（内存、I/O、中断）的动态隔离。</p>
<p>资源隔离支持按需分配的，而非静态划分（区别于PMP）。</p>
<p>使用位图（Bitmap）标记资源的信任状态，快速过滤不信任的访问请求。</p>
<h3 id="8-技术特点">8. 技术特点</h3>
<p><strong>灵活性</strong><br>
动态隔离允许根据运行时需求调整安全策略，适应不同场景。</p>
<p><strong>细粒度控制</strong><br>
支持多种资源类型（内存、I/O、中断）的精细化权限管理。</p>
<p><strong>轻量级检测</strong><br>
通过Bitmap等高效数据结构实现低开销的安全监控。</p>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-b732fa4bed6f7770e375f277d3134d11">2.1.3 - bitmap的工作流程</h1>
    <div class="lead">bitmap的工作流程是怎样的？</div>
	<h2 id="bitmap的工作流程是怎样的">bitmap的工作流程是怎样的？</h2>
<p><img src="../../basic02_1.png" alt=""></p>
<h3 id="1-识别负载类型">1. 识别负载类型</h3>
<p>根据应用场景和安全需求，将负载分为安全敏感型负载和非安全敏感型负载：</p>
<ul>
<li>
<p><strong>安全敏感型负载</strong>：需要在可信执行环境中运行，以保护数据和代码的机密性和完整性。</p>
</li>
<li>
<p><strong>非安全敏感型负载</strong>：可以在开放的执行环境中运行，主要关注执行效率。</p>
</li>
</ul>
<h3 id="2-设置隔离属性">2. 设置隔离属性</h3>
<p><strong>定义隔离属性</strong>：为不同类型负载设置隔离属性，包括单向隔离和双向隔离。</p>
<ul>
<li>
<p><strong>单向隔离</strong>：允许安全敏感型负载访问非安全敏感型负载的资源，但不允许反向访问。</p>
</li>
<li>
<p><strong>双向隔离</strong>：安全敏感型负载和非安全敏感型负载之间互相不能访问对方的资源。</p>
</li>
</ul>
<h3 id="3-划分资源池">3. 划分资源池</h3>
<p><strong>划分物理内存资源</strong>：将物理内存划分为不同的资源池以支持不同负载的隔离需求。</p>
<ul>
<li>
<p><strong>安全资源池</strong>：分配给安全敏感型负载。</p>
</li>
<li>
<p><strong>非安全资源池</strong>：分配给非安全敏感型负载。</p>
</li>
</ul>
<h3 id="4-配置安全属性">4. 配置安全属性</h3>
<p><strong>设置内存页安全状态</strong>：使用Bitmap数据结构标记每个物理内存页的安全状态。</p>
<ul>
<li>
<p><strong>安全页</strong>：标记为1，表示该页属于安全资源池。</p>
</li>
<li>
<p><strong>非安全页</strong>：标记为0，表示该页属于非安全资源池。</p>
</li>
</ul>
<h3 id="5-动态分配资源">5. 动态分配资源</h3>
<p><strong>按需分配内存</strong>：根据负载的启动和运行时需求，动态分配相应的内存资源。</p>
<ul>
<li>
<p><strong>安全敏感型负载</strong>：从安全资源池分配内存，并确保其访问受限于安全页。</p>
</li>
<li>
<p><strong>非安全敏感型负载</strong>：从非安全资源池分配内存，允许其访问非安全页。</p>
</li>
</ul>
<h3 id="6-隔离检测判断">6. 隔离检测判断</h3>
<p><strong>判断隔离类型</strong>：判断当前负载是否需要单向隔离或者双向隔离。</p>
<ul>
<li>
<p><strong>单向隔离</strong>：仅对非安全敏感型负载进行安全性检测，确保其不访问安全资源。</p>
</li>
<li>
<p><strong>双向隔离</strong>：对所有负载类型进行隔离检测，确保不同负载之间互不干扰。</p>
</li>
</ul>
<h3 id="7-安全性检测">7. 安全性检测</h3>
<p><strong>执行访问控制检查</strong>：</p>
<ul>
<li>
<p>对于单向隔离情况，检查非安全敏感型负载是否试图访问安全资源。</p>
</li>
<li>
<p>对于双向隔离情况，检查所有负载类型是否试图越界访问其他类型的资源。</p>
</li>
</ul>
<h3 id="8-动态回收资源">8. 动态回收资源</h3>
<p><strong>释放不再使用的资源</strong>：负载执行完毕后，其占用的内存资源被回收并返回到相应的资源池中，以便后续其他负载的使用。</p>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-769d220f5cb16bbfee3403c98ead0181">2.1.4 - 香山bitmap 应用场景</h1>
    <div class="lead">香山bitmap 应用场景</div>
	<h2 id="应用场景">应用场景</h2>
<h3 id="1-机密虚拟机">1. 机密虚拟机</h3>
<p><img src="../../basic03_1.png" alt="应用场景-机密虚拟机"></p>
<p>Shield-XS用于普通虚拟机和机密虚拟机的隔离。在机密虚拟机（Confidential VM， CVM）环境中，bitmap 用于标记和隔离安全内存区域。</p>
<p>普通虚拟机在访问内存时，硬件通过 bitmap 检查机制确保其只能访问被授权的内存区域，从而实现虚拟机之间的内存隔离。</p>
<p>注：机密虚拟机之间的隔离通过MMU 完成，不需要经过Bitmap 的检查机制。</p>
<p>CVM Bitmap 的资源的标记和分配由C-SDSM (Confidential Supervisor Domain Security Manager) 完成，Hypervisor 和 CVM 通过TEECall 和 TEEResume 进行安全世界的交互。</p>
<p><img src="../../basic03_2.png" alt="安全世界接口"></p>
<p><strong>TEECall</strong></p>
<ul>
<li>从普通世界（Normal World）切换到安全世界（TEE），进入敏感工作负载执行流程。</li>
</ul>
<p><strong>TEEResume</strong></p>
<ul>
<li>从 TEE 返回普通世界，恢复 Normal Workloads 的执行。</li>
</ul>
<h3 id="2-安全增强容器">2. 安全增强容器</h3>
<p><img src="../../basic03_3.png" alt="应用场景-容器"></p>
<p>上图显示了bitmap在容器中的应用场景。安全容器和普通容器都位于可信计算基的保护范围内。在安全容器中运行的应用程序可能包含敏感数据或关键业务逻辑。为了防止这些数据被普通容器或恶意软件访问，采用通过 <strong>bitmap 机制</strong>进行隔离。</p>
<p>Bitmap 数据结构用于标记哪些物理页属于安全容器的存储空间，通过将对应该容器内存区域的位图数据写为1，确保普通容器无法访问这些存储空间。只有安全容器内的应用程可以访问这些被标记为安全的内存页。</p>
<p>普通容器中的应用程序可能来自不可信的来源。通过 bitmap 机制，普通容器的内存访问被限制在非安全内存区域。任何试图访问安全内存的请求都会被硬件拦截，并触发Access Fault。</p>
<p>在上述场景的具体的实施细节中，<strong><font style="color:#ee0000;">软件模块负责Bitmap管理和配置 ， 硬件机制负责Bitmap检查和同步。<font></strong></p>

</div>



    
	
  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-72e5ff01bbf5ddaaf23ddb325bbb52a1">2.2 - Shield-XS Bitmap总体设计</h1>
    <div class="lead">本节将更近一步介绍Shield-XS Bitmap的技术细节</div>
	<p>本节介绍bitmap的总体设计，不包括具体的硬件实现，只解释概念，包含：</p>
<ul>
<li><strong>机器模式 Bitmap控制状态寄存器</strong></li>
<li><strong>Shield-Bitmap Cache 加速查表</strong></li>
<li><strong>虚拟化两阶段内存地址翻译转换原理</strong></li>
<li><strong>加入了Shield-XS安全检查后的内存地址转换流程</strong></li>
</ul>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-a454fbac0661cacfe3738f76653fb9ed">2.2.1 - 机器模式Bitmap控制状态寄存器</h1>
    
	<h2 id="机器模式-bitmap控制状态寄存器">机器模式 Bitmap控制状态寄存器</h2>
<h3 id="基本信息">基本信息</h3>
<table>
  <thead>
      <tr>
          <th>寄存器名称</th>
          <th>MBMC（Machine BitMap Control）</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>特权模式</td>
          <td>机器模式</td>
      </tr>
      <tr>
          <td>寄存器编号</td>
          <td>0xBC2</td>
      </tr>
      <tr>
          <td>读写权限</td>
          <td>可读可写</td>
      </tr>
      <tr>
          <td>功能描述</td>
          <td>用来控制Shield-bitmap 的使能、同步、Shield-XS Bitmap 基地址等</td>
      </tr>
  </tbody>
</table>
<h3 id="字段描述">字段描述</h3>
<table>
  <thead>
      <tr>
          <th>地址</th>
          <th>字段</th>
          <th>描述</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td><strong>[61:3]</strong></td>
          <td><strong>BMA (Bitmap Address)</strong></td>
          <td>Shield-XS Bitmap 基地址指定 Bitmap 数据结构在物理内存中的起始地址。</td>
      </tr>
      <tr>
          <td>2</td>
          <td>CMODE (Current Mode)</td>
          <td>表明当前执行模式CMODE = 1，表示安全模式CMODE = 0, 表示非安全模式。</td>
      </tr>
      <tr>
          <td>1</td>
          <td>BCLEAR (Bitmap Clear)</td>
          <td>Shield-XS Bitmap 同步位BCLEAR = 1，表示刷新所有Shield-bit 副本。<br/><strong>注：实际使用过程，可结合HFence 指令</strong></td>
      </tr>
      <tr>
          <td>0</td>
          <td>BME (Bitmap Enable)</td>
          <td>Shield-XS 使能位当 BME 置为 1 时，启用 Bitmap 功能。一旦启用，无法关闭，也无法修改 Bitmap 的基地址。</td>
      </tr>
  </tbody>
</table>
<h2 id="数据结构">数据结构</h2>
<p><img src="../../feature00_1.png" alt="Shield-XS Bitmap数据结构"></p>
<h4 id="shield-xs-bitmap数据结构">Shield-XS Bitmap数据结构</h4>
<p>上图为Shield-XS Bitmap的数据结构，所有的Shield-XS Bitmap权限数据都被存放在一块连续的物理内存区域中。其中基地址是存放Shield-XS Bitmap 数据结构的内存区域的起始物理地址。这个地址可以通过MBMC寄存器中的 BMA字段进行配置。</p>
<p>Shield-XS Bitmap 数据结构的大小取决于系统内存的大小。每个4k物理页对应一个比特位。一个4k页对应的权限根据其物理地址存放在Shield-XS Bitmap 数据结构中，其位置可以通过基地址加上该4k页物理地址的偏移量计算得出。</p>
<p><strong>当BME =1 （开启bitmap） 且CMODE= 0 （当前模式处于 非安全模式）时，会进行bitmap检查。当bitmap 检查 当前4k页 bitmap属性 为1（ 安全页面）时，会触发访问错误（access fault）。</strong></p>
<p><strong>当BME =1 （开启bitmap） 且CMODE= 1 （当前模式处于 安全模式）。无论安全还是非安全页面，当前状态都允许访问，因此无需进行bitmap检查。</strong></p>
<p><strong>当BME =0 （关闭bitmap）无需进行bitmap检查。</strong></p>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-8b0eada6be406a3b39784ffd6e146a6c">2.2.2 - Shield-Bitmap Cache</h1>
    
	<h2 id="shield-bitmap-cache-性能加速">Shield-Bitmap Cache 性能加速</h2>
<p>当访问一个物理地址 (PA) 时，硬件通过查找 Shield-XS Bitmap 数据结构中对应的位置来确定该页是否具有安全属性。</p>
<p>查找安全属性的物理地址计算公式如下：</p>
<p>即 <strong>Shield-Bitmap 访问地址 = MBMC.BMA + PA[ XLEN-1 : 12 + log<sub>2</sub>(XLEN/8) ]</strong></p>
<p>随后用选出对应该 4KB 页的权限。如果对应比特位为 1 ，则表示该页具有安全属性，只能被安全敏感型负载访问；如果为 0 ，则表示该页不具有安全属性，可以被非安全敏感型负载访问。</p>
<h5 id="shield-xs-直接从内存中读取安全属性">Shield-XS 直接从内存中读取安全属性</h5>
<p><img src="../../feature01_1.png" alt=""></p>
<p>开启Shield-XS 隔离之后，CPU 内部发起的任何一笔访存操作，都需要对标记安全属性的存储空间发起访问，从内存中获取安全属性的延迟过长，使得系统的性能变差。</p>
<p>为了Shield-XS 隔离带来的性能损失，利用了程序的局部性，增加了Shield-Bitmap Cache,
当任何一笔访存需要获取安全属性时，优先从Shield-Bitmap Cache 中读取，只有Shield-Bitmap Cache Miss时，才会发起访存请求。</p>
<h5 id="shield-xs优先从shield-bitmap-cache中读取安全属性">Shield-XS优先从Shield-BitMap Cache中读取安全属性</h5>
<p><img src="../../feature01_2.png" alt=""></p>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-50afc8cbee1484cfa9fbda0874aefbd2">2.2.3 - Shield-Bitmap 地址翻译</h1>
    
	<h1 id="虚拟化两阶段地址翻译流程">虚拟化两阶段地址翻译流程</h1>
<p>bitmap和MMU-L2TLB耦合，会在虚拟化两阶段地址走表翻译完成后才进行隔离检查。如果bitmap检查没有通过，就向MMU-L1TLB 发送af。因此对L1TLB以及其上面的模块来说，bitmap是透明的。所以，在进一步介绍前，需要先了解MMU处理虚拟化两阶段地址的流程。</p>
<h2 id="基本概念">基本概念</h2>
<ul>
<li><strong>两阶段翻译</strong>：Guest Virtual Address (GVA) → Guest Physical Address (GPA) → Host Physical Address (HPA)</li>
<li><strong>关键寄存器</strong> ：
<ul>
<li><strong>hgatp</strong> ：控制G-stage（客户机阶段）页表根地址</li>
<li><strong>vsatp</strong> ：控制VS-stage（虚拟化监督模式阶段）页表根地址</li>
</ul>
</li>
</ul>
<p><strong>1. VAPT (Virtual Address Protection and Translation)</strong></p>
<p><strong>作用</strong> ：管理客户机虚拟地址（GVA）到客户机物理地址（GPA）的第一阶段翻译（VS-stage）。</p>
<table>
  <thead>
      <tr>
          <th><strong>字段名</strong></th>
          <th><strong>位宽</strong></th>
          <th><strong>描述</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td><strong>MODE</strong></td>
          <td>4</td>
          <td>页表模式：<br/> <ul><li><code>0</code>: 关闭翻译</li> <li><code>1</code>: Sv32</li> <li><code>8</code>: Sv39</li> <li><code>9</code>: Sv48</li> <li><code>10</code>: Sv57</li></ul></td>
      </tr>
      <tr>
          <td><strong>ASID</strong></td>
          <td>16</td>
          <td>地址空间标识符（Address Space ID），隔离不同客户机的地址空间</td>
      </tr>
      <tr>
          <td><strong>PPN</strong></td>
          <td>44</td>
          <td>物理页号（Physical Page Number），指向VS-stage页表的根页表地址</td>
      </tr>
      <tr>
          <td><strong>RESERVED</strong></td>
          <td>8</td>
          <td>保留位，必须写0</td>
      </tr>
      <tr>
          <td><strong>G</strong></td>
          <td>1</td>
          <td>全局映射标志（Global bit），若为1则忽略ASID匹配</td>
      </tr>
  </tbody>
</table>
<hr>
<p><strong>2. SVAPT (Supervisor Virtual Address Protection and Translation)</strong></p>
<p><strong>作用</strong> ：在Hypervisor模式下管理宿主机虚拟地址（HVA）到宿主机物理地址（HPA）的翻译（HS-stage）。</p>
<table>
  <thead>
      <tr>
          <th><strong>字段名</strong></th>
          <th><strong>位宽</strong></th>
          <th><strong>描述</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td><strong>MODE</strong></td>
          <td>4</td>
          <td>页表模式：<br/> <ul><li><code>0</code>: 关闭翻译</li> <li><code>1</code>: Sv32</li> <li><code>8</code>: Sv39</li> <li><code>9</code>: Sv48</li></ul></td>
      </tr>
      <tr>
          <td><strong>ASID</strong></td>
          <td>16</td>
          <td>宿主机地址空间标识符</td>
      </tr>
      <tr>
          <td><strong>PPN</strong></td>
          <td>44</td>
          <td>指向HS-stage页表的根页表地址</td>
      </tr>
      <tr>
          <td><strong>V</strong></td>
          <td>1</td>
          <td>虚拟化启用标志： <br/> <ul><li><code>1</code>: 启用两阶段翻译（需配合H-extension）</li></ul></td>
      </tr>
      <tr>
          <td><strong>RESERVED</strong></td>
          <td>7</td>
          <td>保留位</td>
      </tr>
  </tbody>
</table>
<hr>
<p><strong>3. HGAPT (Hypervisor Guest Address Protection and Translation)</strong></p>
<p><strong>作用</strong> ：控制客户机物理地址（GPA）到宿主机物理地址（HPA）的第二阶段翻译（G-stage）。</p>
<table>
  <thead>
      <tr>
          <th><strong>字段名</strong></th>
          <th><strong>位宽</strong></th>
          <th><strong>描述</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td><strong>MODE</strong></td>
          <td>4</td>
          <td>G-stage页表模式：<br/> <ul><li><code>0</code>: 关闭翻译</li> <li><code>3</code>: Sv32x4</li> <li><code>4</code>: Sv48x4</li></ul></td>
      </tr>
      <tr>
          <td><strong>VMID</strong></td>
          <td>14</td>
          <td>虚拟机标识符（Virtual Machine ID），隔离不同虚拟机的G-stage页表</td>
      </tr>
      <tr>
          <td><strong>PPN</strong></td>
          <td>44</td>
          <td>指向G-stage页表的根页表地址</td>
      </tr>
      <tr>
          <td><strong>GST</strong></td>
          <td>1</td>
          <td>客户机软件TLB失效指令使能： <br/> <ul><li><code>1</code>: <strong>允许客户机执行 sfence.vma</strong></li></ul></td>
      </tr>
      <tr>
          <td><strong>RESERVED</strong></td>
          <td>5</td>
          <td>保留位</td>
      </tr>
  </tbody>
</table>
<hr>
<p><strong>关键差异总结</strong></p>
<table>
  <thead>
      <tr>
          <th><strong>寄存器</strong></th>
          <th><strong>控制阶段</strong></th>
          <th><strong>核心功能</strong></th>
          <th><strong>特权级</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>VAPT</td>
          <td>VS-stage</td>
          <td>GVA→GPA翻译（客户机视角）</td>
          <td>VS-mode</td>
      </tr>
      <tr>
          <td>SVAPT</td>
          <td>HS-stage</td>
          <td>HVA→HPA翻译（宿主机视角）</td>
          <td>HS-mode</td>
      </tr>
      <tr>
          <td>HGAPT</td>
          <td>G-stage</td>
          <td>GPA→HPA翻译（硬件辅助虚拟化）</td>
          <td>M-mode/HS-mode</td>
      </tr>
  </tbody>
</table>
<ul>
<li><strong>特权级</strong> ：
<ul>
<li><strong>VS-stage</strong> ：由Hypervisor管理，处理客户机虚拟地址</li>
<li><strong>G-stage</strong> ：由客户机OS管理，处理客户机物理地址</li>
</ul>
</li>
</ul>
<h2 id="翻译过程"><strong>翻译过程</strong></h2>
<p><strong>第一阶段：VS-stage (GVA → GPA)</strong></p>
<table>
  <thead>
      <tr>
          <th><strong>VPN部分</strong></th>
          <th><strong>VS-stage页表</strong></th>
          <th><strong>依赖的G-stage页表</strong></th>
          <th><strong>说明</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>VPN[3]</td>
          <td>VS-L3</td>
          <td>通过<strong>hgatp</strong>访问G-L3</td>
          <td>最高级页表，需G-stage辅助查询</td>
      </tr>
      <tr>
          <td>VPN[2]</td>
          <td>VS-L2</td>
          <td>通过<strong>hgatp</strong>访问G-L2/G-L1/G-L0</td>
          <td>中间级页表，需G-stage多级支持</td>
      </tr>
      <tr>
          <td>VPN[1]</td>
          <td>VS-L1</td>
          <td>通过<strong>hgatp</strong>访问G-L1/G-L0</td>
          <td>次末级页表</td>
      </tr>
      <tr>
          <td>VPN[0]</td>
          <td>VS-L0</td>
          <td>通过<strong>hgatp</strong>访问G-L0</td>
          <td>最后级页表，直接指向GPA</td>
      </tr>
  </tbody>
</table>
<hr>
<p><strong>第二阶段：G-stage (GPA → HPA)</strong></p>
<table>
  <thead>
      <tr>
          <th><strong>页表层级</strong></th>
          <th><strong>作用</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>G-L3</td>
          <td>顶级页表，由<strong>hgatp</strong>寄存器指向</td>
      </tr>
      <tr>
          <td>G-L2</td>
          <td>中间级页表</td>
      </tr>
      <tr>
          <td>G-L1</td>
          <td>次末级页表</td>
      </tr>
      <tr>
          <td>G-L0</td>
          <td>最后级页表，与offset拼接生成HPA</td>
      </tr>
  </tbody>
</table>
<ul>
<li>任一阶段页表访问失败会触发异常：
<ul>
<li>VS-stage异常 → Hypervisor处理</li>
<li>G-stage异常 → 客户机Page Fault</li>
</ul>
</li>
</ul>
<p><img src="../../feature02_1.svg" alt=""></p>
<h4 id="l2tlb-table-walker-查表流程说明">L2TLB table walker 查表流程说明：</h4>
<ol>
<li>请求首先进入PageCache查询第一阶段页表</li>
<li>若第一阶段命中：
<ul>
<li>直接由PageTableWalker处理第二阶段</li>
</ul>
</li>
<li>若第一阶段未命中：
<ul>
<li>根据命中级别选择PageTableWalker或LastLevelPageTableWalker</li>
</ul>
</li>
<li>第二阶段处理：
<ul>
<li>先在PageCache中查询</li>
<li>未命中时转交HypervisorPageTableWalker</li>
<li>翻译结果返回PageCache后完成流程</li>
</ul>
</li>
</ol>
<h4 id="关键路径">关键路径：</h4>
<ul>
<li>快路径：PageCache(阶段1)→PageTableWalker→PageCache(阶段2)</li>
<li>慢路径：PageCache(阶段1)→LastLevelPTW/PTW→PageCache(阶段2)→HypervisorPTW</li>
</ul>
<h2 id="mmu-l2tlb-地址翻译流程">MMU-L2TLB 地址翻译流程</h2>
<p><img src="../../feature02_2.svg" alt=""></p>
<p><strong>1. L1TLB向L2TLB发送请求</strong></p>
<ul>
<li>
<p><strong>非两阶段翻译请求</strong>：</p>
<ul>
<li>首先访问PageCache。</li>
<li>若命中叶子节点，直接返回结果给L1TLB。</li>
<li>若未命中叶子节点：
<ul>
<li>根据PageCache命中的页表等级，结合PageTableWalker (PTW) 和 LastLevelPageTableWalker (LLPTW) 的空闲情况：
<ul>
<li>进入PTW、LLPTW 或 Miss Queue。</li>
</ul>
</li>
</ul>
</li>
</ul>
</li>
<li>
<p><strong>两阶段地址翻译请求</strong>：</p>
<ul>
<li>PageCache每次只能处理一个查询请求。</li>
<li>首先查询第一阶段的页表：
<ul>
<li>若第一阶段命中，请求发送给PTW进行第二阶段的翻译。</li>
<li>若第一阶段未命中：
<ul>
<li>根据命中的页表级别，发送给PTW或LLPTW，在这两个模块中完成第二阶段的翻译。</li>
</ul>
</li>
</ul>
</li>
</ul>
</li>
<li>
<p><strong>page Cache 访问流程：</strong></p>
</li>
</ul>
<p><img src="../../feature02_3.svg" alt=""></p>
<p><strong>2. PTW和LLPTW的第二阶段翻译</strong></p>
<ul>
<li>
<p>PTW和LLPTW发送的第二阶段翻译请求会先发送到PageCache查询：</p>
<ul>
<li>若命中，PageCache直接返回结果给对应模块（PTW或LLPTW）。</li>
<li>若未命中，发送给HypervisorPageTableWalker (HPTW) 进行翻译，结果直接返回给PTW或LLPTW</li>
</ul>
<p><strong>3. PageTableWalker (PTW) 处理</strong></p>
</li>
<li>
<p>PTW同时只能处理一个请求，进行HardwarePageTableWalk：</p>
<ul>
<li>访问内存中前两级页表（不访问4KB页表）。</li>
<li>可能的结果：
<ul>
<li>访问到2MB或1GB的叶子节点。</li>
<li>发生Pagefault或Access fault。</li>
<li>以上情况直接返回给L1TLB。</li>
<li>否则，请求送往LLPTW访问最后一级（4KB）页表。</li>
</ul>
</li>
</ul>
</li>
</ul>
<p>PTW 处理流程</p>
<p><img src="../../feature02_4.svg" alt=""></p>
<p><strong>4. HypervisorPageTableWalker (HPTW) 处理</strong></p>
<ul>
<li>HPTW每次只能处理一个请求：
<ul>
<li>LLPTW中第二阶段翻译的请求串行发送给HPTW。</li>
<li>HPTW访问可能触发Pagefault或Access fault，返回给PTW或LLPTW，最终返回给L1TLB。</li>
</ul>
</li>
</ul>
<p><img src="../../feature02_5.svg" alt=""></p>
<p><strong>5. 内存访问流程</strong></p>
<ul>
<li>PTW、LLPTW、HPTW均可向内存发送请求访问页表内容。</li>
<li>物理地址访问内存前需通过PMP和PMA模块检查：
<ul>
<li>若发生Access fault，不向内存发送请求。</li>
</ul>
</li>
<li>请求经过仲裁后，通过TileLink总线向L2Cache发送：
<ul>
<li>L2Cache访存宽度为512bits，每次返回8项页表。</li>
</ul>
</li>
</ul>
<p><img src="../../feature02_6.svg" alt=""></p>
<p><strong>6. 页表压缩机制</strong></p>
<ul>
<li><strong>L2TLB</strong>：
<ul>
<li>命中4KB页时，返回至多8项连续的页表项（虚拟页号高位相同且物理页号高位和属性相同）。</li>
<li>在H拓展中，与虚拟化相关的页表仍采用压缩机制。</li>
</ul>
</li>
<li><strong>L1TLB</strong>：
<ul>
<li>在H拓展中，与虚拟化相关的页表压缩机制无效，视为单个页表。</li>
</ul>
</li>
</ul>
<p><strong>7.异常处理</strong></p>
<ul>
<li>各级Walker（PTW、LLPTW、HPTW）访问中可能触发：
<ul>
<li>Pagefault或Access fault，逐级返回至L1TLB。</li>
</ul>
</li>
</ul>
<p><strong>8. 关键限制</strong></p>
<ul>
<li>PTW和HPTW均单请求处理，串行化。</li>
<li>PageCache单查询请求处理，两阶段翻译需分步完成。</li>
</ul>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-8dd0a9f224170387a7af921f320750fe">2.2.4 - Shield-Bitmap 地址翻译2</h1>
    
	<h1 id="加入了shield-xs安全检查后的内存地址转换流程">加入了Shield-XS安全检查后的内存地址转换流程</h1>
<p>如前文所述， bitmap和MMU耦合。现在将介绍增加了bitmap后的MMU地址翻译流程。</p>
<p><img src="../../feature03_1.jpeg" alt=" "></p>
<p>从 <strong>客户虚拟地址</strong> 到 <strong>主机物理地址</strong> 的转换过程，同时涉及 <strong>安全属性检查</strong> 和 Shield-Bitmap<strong>高速缓存访问</strong>。以下是详细步骤：</p>
<ol>
<li>
<p><strong>客户虚拟地址（Guest Virtual Address）</strong>: 流程开始于计算单元（如CPU）使用客户虚拟地址发出内存访问请求。</p>
</li>
<li>
<p><strong>访问一级快表（L1TLB Lookup）</strong>: 首先查询一级快表（<strong>L1TLB</strong>），检查是否已缓存该地址的映射。只有经历过bitmap检查才会出现在L1TLB Cache中。因此和L2TLB Cache不同，L1TLB Cache 不会存储bitmap检查位。</p>
</li>
<li>
<p><strong>一级快表缓存命中？</strong></p>
<ul>
<li>
<p><strong>是</strong> → 直接从L1TLB Cache获取主机物理地址（Host Physical Address）。</p>
</li>
<li>
<p><strong>否</strong> → 进入下一级查询（访问二级快表）。</p>
</li>
</ul>
</li>
<li>
<p><strong>访问二级快表（L2TLB Lookup）</strong>: 如果一级快表未命中，继续查询二级快表（L2TLB），检查二级快表是否有对应的映射。L2TLB Cache 存储安全允许位（cf）表示 是否经过bitmap 检查。</p>
<ul>
<li>
<p><strong>二级快表缓存命中？</strong></p>
<ul>
<li>
<p><strong>cf 和 L2TLB 页表项均命中</strong> → 获取主机物理地址，并回填一级快表（更新L1TLB）。</p>
</li>
<li>
<p><strong>L2TLB 页表项命中，bitmap cf 未设</strong>→ 发送请求至bitmap，进行权限检查。</p>
</li>
<li>
<p><strong>否</strong> → 触发 <strong>页表遍历（Page Table Walker）</strong>，从内存中加载页表映射关系，随后进行bitmap检查。</p>
</li>
</ul>
</li>
</ul>
</li>
<li>
<p><strong>进行页表遍历</strong>：从内存中加载页表映射关系</p>
</li>
<li>
<p><strong>主机虚拟地址 → 主机物理地址转换</strong>：通过页表遍历获取主机物理地址（Host Physical Address）。</p>
</li>
<li>
<p><strong>安全性检查允许访问（Security Check）</strong>： 对物理地址进行 <strong>安全属性检查</strong>。如果检查失败，可能触发访问错误（Access Fault）。</p>
</li>
<li>
<p><strong>访问（安全属性高速缓存）Shield-Bitmap Cache</strong>：查询<strong>Shield-Bitmap</strong> Cache是否已缓存目标数据。</p>
<ul>
<li>
<p><strong>Shield-Bitmap Cache 命中？</strong></p>
<ul>
<li>
<p><strong>是</strong> → 返回数据。</p>
</li>
<li>
<p><strong>否</strong> → 继续访问主存<strong>Shield-Bitmap 专属内存区域</strong>，读取权限。</p>
</li>
</ul>
</li>
</ul>
</li>
<li>
<p><strong>访存请求合并（Shield-Bitmap Memory Request Merging）</strong>：如果多个请求访问同一地址，可能合并访存请求以提高效率。</p>
</li>
<li>
<p><strong>访问错误</strong>：如果访问不被允许，触发访问错误。</p>
</li>
</ol>
<h2 id="异常处理描述">异常处理描述</h2>
<p>RISC-V 特权手册规定的同步异常处理优先级</p>
<p><img src="../../feature03_2.png" alt=""></p>
<p>优先级处理如下：</p>
<table>
  <thead>
      <tr>
          <th>序号</th>
          <th>描述</th>
          <th>触发异常</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>1</td>
          <td>PTE.V == Invalid</td>
          <td>Page fault</td>
      </tr>
      <tr>
          <td>2</td>
          <td>PTE.V == Invalid &amp;&amp;<br/>Page Table Walker (PMP || Bitmap) Check Fail</td>
          <td>Access Fault</td>
      </tr>
      <tr>
          <td>3</td>
          <td>PTE.V valid &amp;&amp; PTE.Permission (R/W/X) Check Fail</td>
          <td>Page fault</td>
      </tr>
      <tr>
          <td>4</td>
          <td>PTE.V valid &amp;&amp; PMP Check Fail</td>
          <td>Access Fault</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-d051174c05fff6ce5497d8fbdb061286">2.3 - Shield-XS Bitmap 硬件设计</h1>
    <div class="lead">本部分文档将会详细介绍香山 bitmap 硬件设计</div>
	<h2 id="shield-xs-bitmap-硬件设计">Shield-XS Bitmap 硬件设计</h2>
<p>在硬件实现层面，Bitmap 机制由两个关键组件构成，即 Bitmap Checker 和 Bitmap Cache。其中，Checker 的职责是读取内存中的权限信息，以确保内存访问的安全性；而 Cache 则旨在加速查找过程，提升整体性能。需要指出的是，当前实现仅支持单向隔离功能。
这意味着在实际应用场景中，它能够有效地防止非安全敏感型负载对安全内存区域的非法访问，但尚未支持更高阶的双向隔离功能，即安全与非安全负载之间的互相访问限制。</p>
<h4 id="shield-xs-bitmap-硬件示意图">Shield-XS Bitmap 硬件示意图</h4>
<p><img src="../mod00.png" alt=""></p>
<p>上图展示了一次虚拟地址到物理地址转换过程中如何结合<strong>Shield-Bitmap安全机制</strong>进行访问权限检查。
以及bitmap cache hit 和miss的不同处理。在L1TLB hit时，无需进行bitmap检查，因为L1TLB只会存储bitmap 检查为 allow的项。
如果miss，在L2TLB的page cache中查找，如果页表项和对应的bitmap 均未命中，则先进行查表，后进行bitmap检查并返回结果。如果页表项命中但未进行过bitmap 检查，则只进行bitmap检查。 如果都命中，则直接返回。</p>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-6bd34d855a03cd0a22829234e9921d00">2.3.1 - Bitmap Checker</h1>
    
	<h1 id="bitmap-checker硬件模块">Bitmap Checker硬件模块</h1>
<h2 id="bitmap-checker简介">Bitmap checker简介</h2>
<p>Bitmap checker 的作用是将来自外部（ptw/lptw/hptw）的请求发送至cache，并根据是否命中进行内存访问查权限。最后将cache返回的或者内存访问得到的权限发送回请求源。</p>
<p>此外，bitmap（walker）支持non blocking 特性，每一个请求来源都有FSM负责录入请求进行处理。但是一次只能有一个fsm进行cache访问。</p>
<h2 id="状态机描述">状态机描述</h2>
<p>为了保持non blocking，有8个独立的状态机（entries）并行运行。每个 entry 维护独立的状态和数据处理。当有请求进入时，从下到上依次将fsm填满，由于总共就8个请求来源，因此不会出现无空闲fsm可用的情况。</p>
<p>当entry的PA重复时，仅有一个fsm会进行一次查cache 或者访问memory，其余重复fsm项的状态会被部分跳过。重复表示PA的tag位[47:18] 一致。</p>
<table>
  <thead>
      <tr>
          <th style="text-align: center">PA</th>
          <th style="text-align: center"></th>
          <th style="text-align: center"></th>
          <th style="text-align: center"></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td style="text-align: center">段</td>
          <td style="text-align: center">tag</td>
          <td style="text-align: center">Bitmap offset</td>
          <td style="text-align: center">Page offset</td>
      </tr>
      <tr>
          <td style="text-align: center">位</td>
          <td style="text-align: center">[47:18]</td>
          <td style="text-align: center">[17:12]</td>
          <td style="text-align: center">[11:0]</td>
      </tr>
  </tbody>
</table>
<h4 id="bitmap-checker-模块状态机">Bitmap checker 模块状态机</h4>
<p><img src="../../modul00_1.png" alt=""></p>
<h4 id="状态机状态">状态机状态</h4>
<table>
  <thead>
      <tr>
          <th>状态</th>
          <th>说明</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>state_idle</td>
          <td>标明该fsm状态为空，可以录入新请求<br/>当io.req.fire时，切换到新状态<br/>转换条件：<br/><ul><li>io.req.fire → state_addr_check (无重复请求)</li><li>io.req.fire &amp;&amp; to_wait → state_mem_waiting (检测到重复请求在等待) 同时写入重复项的id到fsm</li><li>io.req.fire &amp;&amp; to_mem_out → state_mem_out (重复请求已完成) 同时写入重复项的id到fsm</li></ul></td>
      </tr>
      <tr>
          <td>state_addr_check</td>
          <td>进行pmp检查<br/>转换条件：<br/><ul><li>accessFault=true → state_mem_out (检查失败)</li><li>accessFault=false → state_cache_req (检查通过)</li></ul></td>
      </tr>
      <tr>
          <td>state_cache_req</td>
          <td>将cachereq拉高，fire后→ state_cache_resp</td>
      </tr>
      <tr>
          <td>state_cache_resp</td>
          <td>Cache resp fire后更新：<ul><li>hit=true → state_mem_out (缓存命中)</li><li>hit=false &amp;&amp; cm_to_mem_out → state_mem_out (重复请求已完成) 同时写入重复项的id到fsm</li><li>hit=false &amp;&amp; cm_to_wait → state_mem_waiting (检测到重复请求) 同时写入重复项的id到fsm</li><li>hit=false → state_mem_req (无重复请求) </li></ul></td>
      </tr>
      <tr>
          <td>state_mem_req</td>
          <td>拉高valid 并等待，mem req fire时，将所有重复项目的id跟新为本fsm id，并将所有重复和本机 state 设置为mem wait</td>
      </tr>
      <tr>
          <td>state_mem_waiting</td>
          <td>Fire时→state_mem_out，并将所有的符合id项目内值全部跟新为mem返回值</td>
      </tr>
      <tr>
          <td>state_mem_out</td>
          <td>拉高 resp valid ，fire时→ state_idle</td>
      </tr>
  </tbody>
</table>
<h2 id="接口信号">接口信号</h2>
<table>
  <thead>
      <tr>
          <th>信号</th>
          <th>位宽</th>
          <th>描述</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>Io.mem</td>
          <td></td>
          <td>内存访问相关信号</td>
      </tr>
      <tr>
          <td>io.mem.resp.bits.id</td>
          <td>4</td>
          <td>memory 响应返回的 ID(需为bitmap编号)</td>
      </tr>
      <tr>
          <td>io.mem.resp.bits.value</td>
          <td>512</td>
          <td>memory 返回的 bitmap 数据块</td>
      </tr>
      <tr>
          <td>io.mem.req_mask</td>
          <td>20</td>
          <td>Memory 请求屏蔽位</td>
      </tr>
      <tr>
          <td>io.mem.req.bits.addr</td>
          <td>56</td>
          <td>memory 请求的 bitmap 数据地址</td>
      </tr>
      <tr>
          <td>io.mem.req.bits.id</td>
          <td>4</td>
          <td>memory 请求的编号(恒定为bitmap编号)</td>
      </tr>
      <tr>
          <td>io.mem.req.bits.hptw_bypassed</td>
          <td>1</td>
          <td>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>Io.Req</td>
          <td></td>
          <td>请求信号</td>
      </tr>
      <tr>
          <td>io.req.bits.bmppn</td>
          <td>27</td>
          <td>被检查的物理页号 PPN</td>
      </tr>
      <tr>
          <td>io.req.bits.id</td>
          <td>4</td>
          <td>请求编号，用于标识请求来源（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.req.bits.vpn</td>
          <td>27</td>
          <td>对应虚拟页号VPN</font>，用于唤醒</font>pagecache</font>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.req.bits.level</td>
          <td>2</td>
          <td>所查询页表的级别信息（</font>0/1/2</font>），用于唤醒</font>pagecache</font>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.req.bits.way_info</td>
          <td>8</td>
          <td>TLB way </font>编号用于唤醒</font>pagecache</font>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.req.bits.hptw_bypassed</td>
          <td>1</td>
          <td>用于唤醒</font>pagecache</font>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>Io.resp</td>
          <td></td>
          <td>返回结果</td>
      </tr>
      <tr>
          <td>io.resp.bits.cf</td>
          <td>1</td>
          <td>检查权限是否允许访问</td>
      </tr>
      <tr>
          <td>io.resp.bits.cfs</td>
          <td>8</td>
          <td>相邻8个（3bit地址空间）的权限</td>
      </tr>
      <tr>
          <td>io.resp.bits.id</td>
          <td>4</td>
          <td>响应对应的请求id</font>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>Io.pmp</td>
          <td></td>
          <td>Pmp</font>查</td>
      </tr>
      <tr>
          <td>io.pmp.req.bits.addr</td>
          <td>56</td>
          <td>进行PMP检查的物理地址</td>
      </tr>
      <tr>
          <td>io.pmp.req.bits.cmd</td>
          <td>2</td>
          <td>读/写权限请求类型（恒定为读）</td>
      </tr>
      <tr>
          <td>io.pmp.req.bits.size</td>
          <td>3</td>
          <td>请求访问大小（恒定）</td>
      </tr>
      <tr>
          <td>io.pmp.resp.ld</td>
          <td>1</td>
          <td>PMP Load 权限检查结果</td>
      </tr>
      <tr>
          <td>io.pmp.resp.mmio</td>
          <td>1</td>
          <td>PMP MMIO 检查结果</td>
      </tr>
      <tr>
          <td>Io.wakeup</td>
          <td></td>
          <td>Resp</font>时且非</font>hptw bypassed </font>进行重填pagecache</td>
      </tr>
      <tr>
          <td>io.wakeup.bits.setIndex</td>
          <td>4</td>
          <td>唤醒用的setIndex</font>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.wakeup.bits.tag</td>
          <td>4</td>
          <td>唤醒tag</font>（</font>VPN</font>高位）（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.wakeup.bits.isSp</td>
          <td>1</td>
          <td>是否为</font>superpage</font>（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.wakeup.bits.way_info</td>
          <td>8</td>
          <td>TLB</font>对应的way </font>信息（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.wakeup.bits.pte_index</td>
          <td>6</td>
          <td>PTE </font>在段页表中的索引位置（和</font>bitmap </font>模块内部无关）</td>
      </tr>
      <tr>
          <td>io.wakeup.bits.check_success</td>
          <td>1</td>
          <td>是否 bitmap 检查通过</td>
      </tr>
      <tr>
          <td>Refill</td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>io.refill.bits.data</td>
          <td>64</td>
          <td>要写入cache </font>的bitmap </font>数据</td>
      </tr>
      <tr>
          <td>CSR</td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>io_sfence_valid</td>
          <td>1</td>
          <td>SFENCE </font>操作有效信号（为高刷新</font>fsm</font>）</td>
      </tr>
      <tr>
          <td>io_csr_satp_changed</td>
          <td>1</td>
          <td>SATP </font>寄存器变更标志（为高刷新</font>fsm</font>）</td>
      </tr>
      <tr>
          <td>io_csr_vsatp_changed</td>
          <td>1</td>
          <td>VSATP </font>寄存器变更标志（为高刷新</font>fsm</font>）</td>
      </tr>
      <tr>
          <td>io_csr_hgatp_changed</td>
          <td>1</td>
          <td>HGATP </font>寄存器变更标志（为高刷新</font>fsm</font>）</td>
      </tr>
      <tr>
          <td>io_csr_mbmc_BMA</td>
          <td>58</td>
          <td>Bitmap </font>基址寄存器值</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-32bdcacdae91419ec8cfff490d7c275a">2.3.2 - Bitmap Cache</h1>
    
	<h3 id="bitmap-cache硬件模块">Bitmap Cache硬件模块</h3>
<h4 id="bitmap-cache简介">Bitmap cache简介</h4>
<p>Bitmap cache用于缓存 bitmap 数据块以减少 memory 访问延迟，存储最近访问的 bitmap 数据，<strong>共16个entry。每个 entry 存储一个 64-bit 数据段</strong>。使用plru替换策略。</p>
<h4 id="bitmap模块结构">Bitmap模块结构</h4>
<p>Cache 一回合出结果，不需要pipeline。此外，refill也只需要一回合。Refill使用plru进行充填。</p>
<h4 id="bitmap-cache接口">Bitmap cache接口</h4>
<table>
  <thead>
      <tr>
          <th>io_req</th>
          <th>位宽</th>
          <th>Bm 发起请求</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>io_req_bits_tag</td>
          <td>36</td>
          <td>Tag for cache lookup ([35:6] = tag)</td>
      </tr>
      <tr>
          <td>io_req_bits_order</td>
          <td>8</td>
          <td>发起请求的Fsm编号</td>
      </tr>
      <tr>
          <td>Io resp</td>
          <td></td>
          <td>返回bm请求</td>
      </tr>
      <tr>
          <td>io_resp_bits_hit</td>
          <td>1</td>
          <td>是否hit cache</td>
      </tr>
      <tr>
          <td>io_resp_bits_order</td>
          <td>8</td>
          <td>发起请求的Fsm编号</td>
      </tr>
      <tr>
          <td>io_resp_bits_cfs</td>
          <td>8</td>
          <td>相邻8个的权限</td>
      </tr>
      <tr>
          <td>Io refill</td>
          <td></td>
          <td>Refill接口，来自bm，bm resp valid时发起重填</td>
      </tr>
      <tr>
          <td>io_refill_bits_tag</td>
          <td>36</td>
          <td>Tag for cache refill ([35:6] = tag)</td>
      </tr>
      <tr>
          <td>io_refill_bits_data</td>
          <td>64</td>
          <td>Data to refill into cache</td>
      </tr>
      <tr>
          <td>io_resp_bits_hit</td>
          <td>1</td>
          <td>是否hit cache</td>
      </tr>
      <tr>
          <td>CSR</td>
          <td></td>
          <td></td>
      </tr>
      <tr>
          <td>io_sfence_valid</td>
          <td>1</td>
          <td>同步刷新请求有效（触发缓存刷新）</td>
      </tr>
      <tr>
          <td>io_csr_satp_changed</td>
          <td>1</td>
          <td>SATP CSR 变更标志（触发缓存刷新）</td>
      </tr>
      <tr>
          <td>io_csr_vsatp_changed</td>
          <td>1</td>
          <td>VSATP CSR 变更标志（触发缓存刷新）</td>
      </tr>
      <tr>
          <td>io_csr_hgatp_changed</td>
          <td>1</td>
          <td>HGATP CSR 变更标志（触发缓存刷新）</td>
      </tr>
      <tr>
          <td>io_csr_mbmc_BCLEAR</td>
          <td>1</td>
          <td>缓存清除信号（触发缓存刷新）</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-9cbbfef57ed1a52990970341b25766a2">2.3.3 - Bitmap 与L2TLB交互</h1>
    
	<h3 id="bitmap-与l2tlb内的交互">Bitmap 与L2TLB内的交互</h3>
<p><img src="../../module02_1.png" alt=""></p>
<h4 id="page-cache-与-bitmap-检测机制的交互">Page Cache 与 Bitmap 检测机制的交互</h4>
<h5 id="新增信号">新增信号</h5>
<p>发向 PTW 的 bitmap check 信号：用于触发 PTW 进行 bitmap 检测。</p>
<p>发向 HPTW 的 bitmap check 信号：用于触发 HPTW 进行 bitmap 检测。</p>
<p>接收来自 bitmap 的重填信号（bitmap wakeup）：用于接收 bitmap 检测结果并更新缓存。</p>
<h5 id="bitmap-wakeup接口-refill-bitmap">Bitmap Wakeup接口: refill bitmap</h5>
<p>功能描述：当接收到 wake up valid 信号时，将 check_success 结果写入对应的 sp 或 l0 的 cache bitmap reg 中。</p>
<p>工作原理：cache bitmap reg 用于标识缓存项是否通过 bitmap 检测。值为 1 表示已通过检测；值为 0 表示检测未通过或尚未检测。如果发现 PtwCache 命中的表项未通过检测，则触发 Bitmap 检测流程，并通过 bitmap wakeup 更新缓存项。此外，在走表过程中所有bitmap返回的项都会回填page cache。</p>
<center><img src=../../module02_2.jpeg width=30% /></center>
<h5 id="ptwllptw接口refill-data-后第一次伪hit发起bitmap请求">Ptw/llptw接口:refill data 后第一次伪hit发起bitmap请求</h5>
<p>功能描述：当缓存命中且 bitmap valid = 0 时，首次命中不直接返回 L1TLB，而是返回响应请求源并发起 bitmap 请求。</p>
<p>工作原理：使用 is_hptw 判断请求源。请求源在获取 bitmap 权限后，将结果重新填充到 Page Cache 中。</p>
<h4 id="page-table-walker-交互">Page Table walker 交互</h4>
<h5 id="状态机更新">状态机更新</h5>
<p>新增状态：PTW、LLPTW 和 HPTW 的状态机中新增了 state_bitmap_check。</p>
<p>工作流程：在 PTW、LLPTW 和 HPTW 的状态机中，于 state_mem_resp 阶段进行 bitmap 检测，并将 bitmap 检测的使能信号传递给这些部件。如果满足 bitmap 检测条件，则进入 state_bitmap_check 并获取检测结果。如果检测失败，则触发访问故障（Access Fault）并将结果返回。</p>
<h5 id="触发条件">触发条件</h5>
<p>PTW：仅在未开启虚拟化且检测到巨页（hugepage）时进行 bitmap 检测。</p>
<p>LLPTW：仅在请求未开启虚拟化（即进行 VA 到 PA 的地址转换时）进行 bitmap 检测。如果请求通过 HPTW，则 HPTW 已在工作过程中进行了 bitmap 检测。</p>
<p>HPTW：在遍历到最后一级页表时，于 mem_resp 阶段进行 bitmap 检测。</p>
<h5 id="新接口">新接口</h5>
<p>Req_bitmapcheck 接口：用于在 Page Cache 首次命中时发起 bitmap 检测。仅在 PTW 和 LLPTW 上实现。如果有效，则直接接收一个 PTE 并检查权限。状态机直接跳转到 state_bitmap_check，获取权限后直接返回 pagecache。</p>
<p>Bitmap 接口：用于在 state_bitmap_check 阶段发送 bitmap 请求，并检查权限是否通过。如果检测失败，则触发访问故障。HPTW 和 LLPTW 均具备此接口。</p>
<h5 id="刷新">刷新</h5>
<p>bitmap 依赖软件辅助刷新，硬件刷新不完整。在刷新前，需依次sfence 和 hfence L1 和L2TLB内所有项目，然后才可以拉高 CSR_MBMC_BCLEAR 进行bitmap cache刷新。</p>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-3c50cf87a79affd2dbf46b97a5ca0cdb">2.3.4 - Bitmap接口时序图</h1>
    
	<h2 id="bitmap接口时序图">Bitmap接口时序图</h2>
<p><img src="../../module03_1.png" alt=""></p>
<table>
  <thead>
      <tr>
          <th>信号</th>
          <th>描述</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>io_req_ready</td>
          <td>8个fsm中有至少一个idle时为高，可以视为常态高</td>
      </tr>
      <tr>
          <td>io_req_valid</td>
          <td>新请求进入时高，平时为低</td>
      </tr>
      <tr>
          <td>io_resp_ready</td>
          <td>当请求源（ptw hptw llptw）发送请求，等待返回时会拉高，平时无请求时为低</td>
      </tr>
      <tr>
          <td>io_resp_valid</td>
          <td>当返回查询结果时拉高，平时为低</td>
      </tr>
      <tr>
          <td>io_mem_req_ready</td>
          <td>有其它mem请求时（ptw llptw hptw）为低，平时为高</td>
      </tr>
      <tr>
          <td>io_mem_req_valid</td>
          <td>cache miss时发起mem请求拉高，平时为低</td>
      </tr>
      <tr>
          <td>io_mem_resp_valid</td>
          <td>mem 返回结果拉高，平时为低</td>
      </tr>
      <tr>
          <td>io_cache_req_valid</td>
          <td>bimap fsm 发起 cache 请求拉高，平时为低</td>
      </tr>
      <tr>
          <td>io_cache_req_ready</td>
          <td>常态高</td>
      </tr>
      <tr>
          <td>io_cache_resp_valid</td>
          <td>io_cache_req_valid下一clk 拉高平时低</td>
      </tr>
      <tr>
          <td>io_cache_resp_ready</td>
          <td>io_cache_req_valid 下一clk 拉高平时低</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-a389bb1cb5d66249a6bc82fcc214610f">2.3.5 - 开销评估</h1>
    
	<h2 id="开销评估">开销评估</h2>
<p><strong>1. 基本配置</strong></p>
<table>
  <thead>
      <tr>
          <th style="text-align: left"><strong>类别</strong></th>
          <th style="text-align: left"><strong>配置项</strong></th>
          <th style="text-align: left"><strong>参数**</strong>/*<strong>*设置</strong></th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td style="text-align: left"><strong>Shield-Bit 配置</strong></td>
          <td style="text-align: left">有效 Shield-XS 隔离模型</td>
          <td style="text-align: left">-</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">设置 Shield-Bitmap</td>
          <td style="text-align: left">_</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">Shield-Bitmap缓存大小</td>
          <td style="text-align: left">128 × 8 Bytes</td>
      </tr>
      <tr>
          <td style="text-align: left"><strong>KunminghuV2 配置</strong></td>
          <td style="text-align: left">TileLink Prototype</td>
          <td style="text-align: left">-</td>
      </tr>
      <tr>
          <td style="text-align: left"><strong>缓存层级配置</strong></td>
          <td style="text-align: left">L1 指令/数据缓存大小</td>
          <td style="text-align: left">64KB</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">L1 指令/数据 TLB</td>
          <td style="text-align: left">48-全关联（Full Association）</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">L2 缓存大小</td>
          <td style="text-align: left">1MB</td>
      </tr>
      <tr>
          <td style="text-align: left"></td>
          <td style="text-align: left">L3 缓存大小</td>
          <td style="text-align: left">16MB</td>
      </tr>
  </tbody>
</table>
<p><strong>2. SPEC2006 性能数据</strong></p>
<p>SPECInt2006 Simpoint est.@<strong>3GHz</strong> <strong>GEOMEAN 44.62 <strong>-&gt;</strong> 44.29 (0.72% )</strong></p>
<p><img src="../../module04_1.png" alt=""></p>
<p>图 9.1 SPEC2006 性能开销</p>
<p>性能开销与DTLB Miss-rate 呈正比。有效的减少 DTLB 和 Shield-bitmap Cache 的miss-rate, 可以进一步提升性能。例如将缓存从 16 项扩展到 128 项，可使 GemsFDTD 的性能开销从 6.51% 降低至 2.36%。</p>
<p><strong>3. 硬件开销</strong></p>
<p>采用7纳米工艺制程，硬件面积开销仅为0.2%。</p>
<!-- | **模块** | **Cell ****面积****（平方微米）** |
| --- | --- |
| Shield-Bitmap Cache | 5,075 |
| Shield-Bitmap Checker | 1,088 |
| MMU Area | 50,843 |
| KMH V2 Core Area | 2,000,000 |
| Area Percentage | **<font style="color:#c00000;"><font style="color:#c00000;">0.3%** | -->
<table>
  <thead>
      <tr>
          <th>工艺</th>
          <th>子模块前 (单位: μm2)</th>
          <th>子模块后 (单位: μm2)</th>
          <th>百分比</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>T7</td>
          <td>Memblock.withoutBitmap:462415.887238</td>
          <td>Memblock.withBitmap:471410.993566</td>
          <td>+1.94524%</td>
      </tr>
      <tr>
          <td>T7</td>
          <td>L2TLB.withoutBitmap: 41538.554989</td>
          <td>L2TLB.withBitmap : 50843.978450</td>
          <td>+22.4%</td>
      </tr>
  </tbody>
</table>
<h2 id="时序违例">时序违例</h2>
<table>
  <thead>
      <tr>
          <th>模块路径</th>
          <th>clock period</th>
          <th>clock uncertainty</th>
          <th>data arrival time</th>
          <th>setup time</th>
          <th>slack</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>bitmap FSM -&gt; bitmap Cache Data Reg</td>
          <td>0.333 ns</td>
          <td>0.1 ns</td>
          <td>0.2724 ns</td>
          <td>0.0107 ns</td>
          <td>-0.0501 ns</td>
      </tr>
  </tbody>
</table>

</div>



    
	
  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-787663ae6e6572d44662342c140b5dcc">2.4 - Shield-XS_Bitmap 单元验证</h1>
    <div class="lead">本文档将会对需要验证的点进行说明</div>
	<p>本文档将会对需要验证的点进行说明</p>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="">
    
	<h1 id="pg-3be48c9a62a64a4bc3986d27082ba76c">2.4.1 - 单元验证</h1>
    <div class="lead">验证需求</div>
	<h2 id="单元验证">单元验证</h2>
<h3 id="tlb-相关功能验证">TLB 相关功能验证</h3>
<table>
  <thead>
      <tr>
          <th>验证功能编号</th>
          <th>验证描述</th>
          <th>覆盖方法</th>
          <th>排列组合示例</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>TLB_001</td>
          <td>ITLB hit/miss 场景验证</td>
          <td>设计测试用例覆盖 ITLB 命中和未命中</td>
          <td>4K/2M/1G/512G 页大小</td>
      </tr>
      <tr>
          <td>TLB_002</td>
          <td>DTLB hit/miss 场景验证</td>
          <td>设计测试用例覆盖 DTLB 命中和未命中</td>
          <td>4K/2M/1G/512G 页大小</td>
      </tr>
      <tr>
          <td>TLB_003</td>
          <td>L2TLB hit/miss 场景验证</td>
          <td>设计测试用例覆盖 L2TLB 命中和替换</td>
          <td>4K/2M/1G/512G 页大小</td>
      </tr>
      <tr>
          <td>TLB_004</td>
          <td>L2TLB 压缩功能验证<br/>注：仅支持一阶段地址转换压缩，最多压缩8项</td>
          <td>测试TLB 压缩场景下，Bitmap 查询结果是否正确</td>
          <td>TLB 压缩启用 + 4K 页大小<br/></td>
      </tr>
  </tbody>
</table>
<h3 id="bitmap-cache-相关功能验证">Bitmap Cache 相关功能验证</h3>
<table>
  <thead>
      <tr>
          <th>验证功能编号</th>
          <th>验证描述</th>
          <th>覆盖方法</th>
          <th>排列组合示例</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>BITMAP_001</td>
          <td>Bitmap Cache hit/miss 场景验证</td>
          <td>设计测试用例覆盖命中和未命中</td>
          <td>Bitmap Y/N + 跨bitmap cache line</td>
      </tr>
      <tr>
          <td>BITMAP_002</td>
          <td>Bitmap check 功能验证</td>
          <td>验证 bitmap check 的正确性</td>
          <td>Bitmap check 启用 + 4K 页大小</td>
      </tr>
      <tr>
          <td>BITMAP_003</td>
          <td>跨bitmap cache line 场景验证</td>
          <td>测试跨 cache line 的访问行为</td>
          <td>跨bitmap cache line + 2M 页大小</td>
      </tr>
      <tr>
          <td>BITMAP_004</td>
          <td>NAPOT 拓展开启，验证Bitmap 的行为</td>
          <td>开启NAPOT，设置PTE.n 位，验证Bitmap 检测流程</td>
          <td>跨bitmap cache line + 64K 页大小切换PTE.n 位</td>
      </tr>
  </tbody>
</table>
<h3 id="bitmap-cache-和-tlb-组合相关功能验证">Bitmap Cache 和 TLB 组合相关功能验证</h3>
<table>
  <thead>
      <tr>
          <th>验证功能编号</th>
          <th>验证描述</th>
          <th>覆盖方法</th>
          <th>排列组合示例</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td><strong>TLB_BITMAP_001</strong></td>
          <td>Bitmap与TLB混合命中场景验证</td>
          <td>组合Bitmap命中与各级TLB命中，验证多级缓存协同</td>
          <td>Bitmap hit + ITLB/DTLB/L2TLB全命中<br/><br/></td>
      </tr>
      <tr>
          <td><strong>TLB_BITMAP_002</strong></td>
          <td>全未命中极端场景验证</td>
          <td>设计冷启动或冲刷缓存后首次访问的全未命中用例</td>
          <td>Bitmap miss + ITLB/DTLB/L2TLB全miss + 触发页表遍历</td>
      </tr>
      <tr>
          <td><strong>TLB_BITMAP_003</strong></td>
          <td>Bitmap跨行与TLB替换场景验证</td>
          <td>强制Bitmap跨cache line访问并触发TLB替换（如duplicate access或页表更新）</td>
          <td>Bitmap跨行 + DTLB miss + L2TLB替换</td>
      </tr>
      <tr>
          <td><strong>TLB_BITMAP_004</strong></td>
          <td>重复访问与Cache/TLB交互验证</td>
          <td>通过相同地址重复访问验证Bitmap/TLB的重复访问优化</td>
          <td>Bitmap重复命中 + ITLB重复命中 + 无替换<br/>Bitmap重复Miss + ITLB重复Miss + 替换</td>
      </tr>
  </tbody>
</table>
<hr>
<h3 id="页表遍历ptw相关功能验证">页表遍历（PTW）相关功能验证</h3>
<table>
  <thead>
      <tr>
          <th>验证功能编号</th>
          <th>验证描述</th>
          <th>覆盖方法</th>
          <th>排列组合示例</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>PTW_001</td>
          <td>PTW/HPTW/LLPTW 优先级验证</td>
          <td>测试多级页表遍历的优先级</td>
          <td>PTW + HPTW 并发</td>
      </tr>
      <tr>
          <td>PTW_002</td>
          <td>PTW 返回异常（access fault）验证</td>
          <td>模拟 PTW 返回异常的场景</td>
          <td>PTW return af + 跨Page</td>
      </tr>
      <tr>
          <td>PTW_003</td>
          <td>PTE 合法性验证</td>
          <td>测试非法 PTE 的处理</td>
          <td>非法 PTE + PMP check</td>
      </tr>
  </tbody>
</table>
<hr>
<h3 id="异常与重放replay功能验证">异常与重放（Replay）功能验证</h3>
<table>
  <thead>
      <tr>
          <th>验证功能编号</th>
          <th>验证描述</th>
          <th>覆盖方法</th>
          <th>排列组合示例</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>REPLAY_001</td>
          <td>标量 replay 场景验证</td>
          <td>测试标量指令重放行为</td>
          <td>标量 replay + access fault</td>
      </tr>
      <tr>
          <td>REPLAY_002</td>
          <td>向量访存 replay 场景验证</td>
          <td>测试向量指令重放行为</td>
          <td>向量 replay + 跨MMO</td>
      </tr>
      <tr>
          <td>EXCEPT_001</td>
          <td>异常优先级验证（access/page fault/guest page fault）</td>
          <td>验证异常触发的优先级</td>
          <td>page fault/guest page fault<br/>page table walker 过程中的PMP/bitmap 检测失败<br/>转换之后的物理地址PMP 检测失败</td>
      </tr>
  </tbody>
</table>
<hr>
<h3 id="特权级与扩展功能验证">特权级与扩展功能验证</h3>
<table>
  <thead>
      <tr>
          <th>验证功能编号</th>
          <th>验证描述</th>
          <th>覆盖方法</th>
          <th>排列组合示例</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>PRIV_001</td>
          <td>U/S/M 特权级切换验证</td>
          <td>测试不同特权级下的访问权限</td>
          <td>U/S/M + 4K/2M 页大小</td>
      </tr>
      <tr>
          <td>EXT_001</td>
          <td>H-extension 功能验证</td>
          <td>测试 H-extension 启用和禁用场景</td>
          <td>H-extension + 跨tlb entry</td>
      </tr>
      <tr>
          <td>PMP_001</td>
          <td>PMP check 功能验证</td>
          <td>测试bitmap 内PMP 权限检查</td>
          <td>PMP Y/N + 跨Page</td>
      </tr>
  </tbody>
</table>
<hr>
<h3 id="fense验证">Fense验证</h3>
<table>
  <thead>
      <tr>
          <th>验证功能编号</th>
          <th>验证描述</th>
          <th>覆盖方法</th>
          <th>排列组合示例</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td>MISC_001</td>
          <td>Fence 操作验证</td>
          <td>测试 fence 指令的同步效果</td>
          <td>Fence + 切换Cmode</td>
      </tr>
  </tbody>
</table>
<h3 id="验证方法说明">验证方法说明</h3>
<p><strong>覆盖方法</strong>：通过随机测试、定向测试和边界值测试覆盖功能点。</p>
<p><strong>排列组合</strong>：优先覆盖高频场景，再逐步覆盖低频组合（如 512G 页）。</p>
<h3 id="备注">备注</h3>
<ul>
<li>
<p>需根据实际硬件行为调整测试用例的输入和预期输出。</p>
</li>
<li>
<p>动态检查（如 PMP check）需结合具体权限配置。</p>
</li>
</ul>

</div>



    
	
  

    
	
  

    
	
  



          </main>
        </div>
      </div>
      <footer class="td-footer row d-print-none">
  <div class="container-fluid">
    <div class="row mx-md-2">
      <div class="td-footer__left col-6 col-sm-4 order-sm-1">
        <ul class="td-footer__links-list">
  
  <li class="td-footer__links-item" data-bs-toggle="tooltip" title="User mailing list" aria-label="User mailing list">
    <a target="_blank" rel="noopener" href="https://example.org/mail" aria-label="User mailing list">
      <i class="fa fa-envelope"></i>
    </a>
  </li>
  
</ul>

      </div><div class="td-footer__right col-6 col-sm-4 order-sm-3">
        <ul class="td-footer__links-list">
  
  <li class="td-footer__links-item" data-bs-toggle="tooltip" title="GitHub" aria-label="GitHub">
    <a target="_blank" rel="noopener" href="https://github.com/google/docsy" aria-label="GitHub">
      <i class="fab fa-github"></i>
    </a>
  </li>
  
</ul>

      </div><div class="td-footer__center col-12 col-sm-4 py-2 order-sm-2">
        <span class="td-footer__copyright">&copy;
    2025
    <span class="td-footer__authors">BOSC</span></span><span class="td-footer__all_rights_reserved">保留所有权利</span><span class="ms-2"><a href="https://policies.google.com/privacy" target="_blank" rel="noopener">隐私政策</a></span>
      </div>
    </div>
  </div>
</footer>

    </div>
    <script src="/UnityChipForXiangShan/js/main.min.8bdc707530d61dee3a6fd659f8a422c05d2e2319377a8710175451ca21fa83b0.js" integrity="sha256-i9xwdTDWHe46b9ZZ&#43;KQiwF0uIxk3eocQF1RRyiH6g7A=" crossorigin="anonymous"></script>
<script src='/UnityChipForXiangShan/js/prism.js'></script>
<script src='/UnityChipForXiangShan/js/tabpane-persist.js'></script>

  </body>
</html>
