\section*{Exercice 1 : M\'ecanisme d'interruptions (3 points)}

{\bf C\^ot\'e microprocesseur}

\begin{enumerate}
\item Comparez les deux diff\'erentes mani\`eres choisies pour les architectures MIPS et IA32 pour permettre au noyau de s\'electionner une ISR sp\'ecifique pour chaque interruption.
\item D\'etaillez le m\'ecanisme mis en oeuvre par le microprocesseur lors du d\'eclenchement d'une interruption mat\'erielle ET du retour vers la t\^ache interrompue.

\begin{itemize}
\item Ne d\'etaillez pas le fonctionnement interne du contr\^oleur d'interruption
\item La t\^ache interrompue s'ex\'ecute en Userland
\item Vous formulerez votre r\'eponse sous la forme d'une liste ordonnant les op\'erations effectu\'ees par le microprocesseur de mani\`ere chronologique.
\end{itemize}

\end{enumerate}

