Info: 加载器件信息(SA5Z-30-D1-8U213C)....
Info:   加载功能信息....
Info:   加载时序信息....
Info:   加载物理信息....
Info: 器件加载成功.
#=============oOOOo================oOOOo=============
# 设计分析
#====================================================
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\top.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\ipcore_dir\PLL_25to200\xsIP_PLL_25to200.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\ahb_seg7x8.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\ahb_uart.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\src_cm0\AHBlite_Block_RAM.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\src_cm0\AHBlite_Decoder.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\src_cm0\AHBlite_Interconnect.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\src_cm0\AHBlite_SlaveMUX.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\src_cm0\Block_RAM.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\src_cm0\cm0_wrap.v.
Info: 分析verilog文件D:\fpga\ac208\workspace\cm0test\src_cm0\cortexm0ds_logic.v.
####
Info: 设计分析执行时间 : 0 秒.
####
#=============oOOOo================oOOOo=============
# 寄存器传输级综合(RTL Synthesis)
#====================================================
Info: D:\fpga\ac208\workspace\cm0test\src_cm0\Block_RAM.v(12), 识别一个双端口RAM, 深度=4096, 宽度=32.
Info: D:\fpga\ac208\workspace\cm0test\ahb_seg7x8.v(295), 识别一个ROM mem, 深度=32, 宽度=8.
Info: 开始MUX优化.
Info: 完成MUX优化.
Info: 设计顶层模块设置为 "top".
Info: 开始逻辑优化.
Info:     Total number of literals before LO: 48179.
Info:   正在优化 view : Block_RAM[1].
Info:     逻辑优化前literals数 : 392.
Info:     LO 循环 1 : literal数 从 392 到 392.
Info:     逻辑优化后literals数 : 392.
Info:   正在优化 view : AHBlite_Block_RAM[1].
Info:     逻辑优化前literals数 : 64.
Info:     LO 循环 1 : literal数 从 64 到 44.
Info:     逻辑优化后literals数 : 44.
Info:   正在优化 view : top.
Info:     逻辑优化前literals数 : 32634.
Info:     LO 循环 1 : literal数 从 32634 到 26321.
Info:     逻辑优化后literals数 : 26321.
Info: 将 FF cm0_inst1/u_logic/Xbopw6_reg 变换为 ONE ，原因：constant data input.
Info: 将 FF cm0_inst1/u_logic/K7vpw6_reg 变换为 ONE ，原因：constant data input.
Info: 将 FF cm0_inst1/ahb_uart1/TX_shift_reg_reg[10] 变换为 ONE ，原因：constant data input.
Info: 将 FF cm0_inst1/u_logic/Hmbax6_reg 变换为 ZERO ，原因：it having AND feedback.
Info: 将 FF cm0_inst1/seg_inst/refresh_segnum_reg_reg[3] 变换为 ZERO ，原因：it having AND feedback.
Info: 将 FF cm0_inst1/u_logic/A3ipw6_reg 变换为 ZERO ，原因：it having AND feedback.
Info: 将 FF cm0_inst1/ahb_uart1/TX_shift_reg_reg[9] 变换为 ONE ，原因：constant data input.
Info: Degraded fragmented CE control logic for 35 DFFs.
Info: Degraded fragmented SET/RESET control logic for 4 DFFs.
Info: Degraded fragmented control logic for 39 DFFs, totally
Info: 完成逻辑优化.
####
Info: RTL综合执行时间 : 42 秒.
####
#=============oOOOo================oOOOo=============
# 时序驱动优化与映射
#====================================================
Info: 开始时序驱动优化.
Info:   未发现时序约束，跳过本优化.
Info: 完成时序驱动优化.
Info: 插入了 49 个输入/输出单元.
Info: 开始工艺映射.
Info:   网表预处理....
Info:   计算锥(Cone)....
Info:   计算覆盖(Cover)....
Info:   生成LUT网表..
Info:   网表后处理....
Info: Decomposed 4 wide-input NAND gate(s)
Info: Decomposed 5 wide-input NOR gate(s)
Info: Decomposed 9 wide-input AND gate(s)
Info: Decomposed 12 wide-input OR gate(s)
Info: 完成工艺映射.
Info: 开始网表校正.
Info: 完成网表校正.
####
Info: 时序驱动优化及映射执行时间 : 5 秒.
####
Info: 自动添加约束: create_generated_clock {PLL_25to200_1/PLLInst_0/CLKOS3} -source {PLL_25to200_1/PLLInst_0/CLKI} -multiply_by 32 -divide_by 20.
Info: 输出网表报告到文件D:\fpga\ac208\workspace\cm0test\hq_run\top_import.rpt中.
