Kontroler pamięci komunikuje się z modułami pamięci DRAM przy użyciu sygnałów CLK, RAS, CAS oraz szyny adresowania i szyny danych.

Odczyt zaczyna się od załadowania adresu wiersza na szynę danych i wyłączenia sygnału RAS przy wznoszącym się zboczu CLK.
Po t_RCD analogocznie jest ładowany adres kolumny i wyłączany sygnał CAS.
Po (t_CAS) CL zaczynamy otrzymywać dane.
Możemy nie zmieniać wiersza i odczytywać różne kolumny z tym samym wierszem,
co jest przydatne bo pomiędzy wyłączeniem RAS i zasygnałowaniem precharge wiersza musimy czekać t_RAS, co jest względnie wysoką liczbą.

Sygnałowanie deaktywacji wiersza i precharge wiersza się może odbyć w momencie, gdzie zaczynamy otrzymywać dane (po t_CAS po wyłączeniu sygnału CAS).
Po tym sygnale możemy wybrać wiersz po czasie t_RP.
