Analysis & Synthesis report for ddl_ctrlr
Wed Jun 19 21:48:47 2013
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74|MODULE_SM
 11. State Machine - |ddl_ctrlr|header:inst64|HEADER_SM
 12. State Machine - |ddl_ctrlr|L0_DELAY:inst68|DELAY_SM
 13. State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|DECODER_SM
 14. State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|SEQ_CONTROLLER_SM
 15. State Machine - |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst54|MODULE_SM
 16. State Machine - |ddl_ctrlr|ddlctrlr:inst|RCB_SM
 17. State Machine - |ddl_ctrlr|ddlctrlr:inst|LOCAL_SM
 18. Registers Removed During Synthesis
 19. Removed Registers Triggering Further Register Optimizations
 20. General Register Statistics
 21. Inverted Register Statistics
 22. Gate-level Retiming
 23. Multiplexer Restructuring Statistics (Restructuring Performed)
 24. Source assignments for ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram
 25. Parameter Settings for User Entity Instance: PLL0:inst44|altpll:altpll_component
 26. Parameter Settings for User Entity Instance: ddl_fifo:inst1|scfifo:scfifo_component
 27. Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component
 28. Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component
 29. Parameter Settings for User Entity Instance: LED_COUNTER:inst58|lpm_counter:lpm_counter_component
 30. altpll Parameter Settings by Entity Instance
 31. scfifo Parameter Settings by Entity Instance
 32. SignalTap II Logic Analyzer Settings
 33. Elapsed Time Per Partition
 34. Connections to In-System Debugging Instance "auto_signaltap_0"
 35. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                              ;
+-------------------------------+-------------------------------------------+
; Analysis & Synthesis Status   ; Successful - Wed Jun 19 21:48:47 2013     ;
; Quartus II 64-Bit Version     ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                 ; ddl_ctrlr                                 ;
; Top-level Entity Name         ; ddl_ctrlr                                 ;
; Family                        ; Stratix II                                ;
; Logic utilization             ; N/A                                       ;
;     Combinational ALUTs       ; 1,145                                     ;
;     Dedicated logic registers ; 1,069                                     ;
; Total registers               ; 1069                                      ;
; Total pins                    ; 144                                       ;
; Total virtual pins            ; 0                                         ;
; Total block memory bits       ; 33,536                                    ;
; DSP block 9-bit elements      ; 0                                         ;
; Total PLLs                    ; 1                                         ;
; Total DLLs                    ; 0                                         ;
+-------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2S15F484C5       ;                    ;
; Top-level entity name                                                      ; ddl_ctrlr          ; ddl_ctrlr          ;
; Family name                                                                ; Stratix II         ; Stratix            ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Optimization Technique                                                     ; Speed              ; Balanced           ;
; Perform WYSIWYG Primitive Resynthesis                                      ; On                 ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; Maximum DSP Block Usage                                                    ; -1                 ; -1                 ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Maximum Number of M512 Memory Blocks                                       ; -1                 ; -1                 ;
; Maximum Number of M4K/M9K/M20K/M10K Memory Blocks                          ; -1                 ; -1                 ;
; Maximum Number of M-RAM/M144K Memory Blocks                                ; -1                 ; -1                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                               ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                     ; Library ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------+---------+
; L0_DELAY.tdf                     ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/L0_DELAY.tdf                          ;         ;
; TTCRX_SOFT_RESET_MODULE.tdf      ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/TTCRX_SOFT_RESET_MODULE.tdf           ;         ;
; DDL_SOFT_RESET_MODULE.tdf        ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/DDL_SOFT_RESET_MODULE.tdf             ;         ;
; Generatore_Clock.bdf             ; yes             ; User Block Diagram/Schematic File  ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/Generatore_Clock.bdf                  ;         ;
; alt_remote.vhd                   ; yes             ; User Wizard-Generated File         ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/alt_remote.vhd                        ;         ;
; ddlctrlr.tdf                     ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/ddlctrlr.tdf                          ;         ;
; header.tdf                       ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/header.tdf                            ;         ;
; ddl_ctrlr.bdf                    ; yes             ; User Block Diagram/Schematic File  ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/ddl_ctrlr.bdf                         ;         ;
; TTC_COMMUNICATION.tdf            ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/TTC_COMMUNICATION.tdf                 ;         ;
; L0_TO_COLUMN_GEN.tdf             ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/L0_TO_COLUMN_GEN.tdf                  ;         ;
; TTCRX_SOFT_RESET_MODULE_1.tdf    ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/TTCRX_SOFT_RESET_MODULE_1.tdf         ;         ;
; pll0.tdf                         ; yes             ; Auto-Found Wizard-Generated File   ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/pll0.tdf                              ;         ;
; altpll.inc                       ; yes             ; Auto-Found AHDL File               ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altpll.inc                   ;         ;
; altpll.tdf                       ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altpll.tdf                   ;         ;
; aglobal120.inc                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/aglobal120.inc               ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/stratix_pll.inc              ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/stratixii_pll.inc            ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/cycloneii_pll.inc            ;         ;
; ddl_fifo.tdf                     ; yes             ; Auto-Found Wizard-Generated File   ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/ddl_fifo.tdf                          ;         ;
; scfifo.inc                       ; yes             ; Auto-Found AHDL File               ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/scfifo.inc                   ;         ;
; scfifo.tdf                       ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/scfifo.tdf                   ;         ;
; a_regfifo.inc                    ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_regfifo.inc                ;         ;
; a_dpfifo.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_dpfifo.inc                 ;         ;
; a_i2fifo.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_i2fifo.inc                 ;         ;
; a_fffifo.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_fffifo.inc                 ;         ;
; a_f2fifo.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_f2fifo.inc                 ;         ;
; db/scfifo_hu31.tdf               ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/scfifo_hu31.tdf                    ;         ;
; db/a_dpfifo_o441.tdf             ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/a_dpfifo_o441.tdf                  ;         ;
; db/altsyncram_t3e1.tdf           ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/altsyncram_t3e1.tdf                ;         ;
; db/cmpr_eq8.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cmpr_eq8.tdf                       ;         ;
; db/cntr_kkb.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_kkb.tdf                       ;         ;
; db/cntr_8m7.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_8m7.tdf                       ;         ;
; db/cntr_slb.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_slb.tdf                       ;         ;
; ttcrx_resetn_counter.vhd         ; yes             ; Auto-Found Wizard-Generated File   ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/ttcrx_resetn_counter.vhd              ;         ;
; lpm_counter.tdf                  ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_counter.tdf              ;         ;
; lpm_constant.inc                 ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_constant.inc             ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_decode.inc               ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_add_sub.inc              ;         ;
; cmpconst.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/cmpconst.inc                 ;         ;
; lpm_compare.inc                  ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_compare.inc              ;         ;
; lpm_counter.inc                  ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_counter.inc              ;         ;
; dffeea.inc                       ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/dffeea.inc                   ;         ;
; alt_counter_stratix.inc          ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/alt_counter_stratix.inc      ;         ;
; db/cntr_d5i.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_d5i.tdf                       ;         ;
; led_counter.vhd                  ; yes             ; Auto-Found Wizard-Generated File   ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/led_counter.vhd                       ;         ;
; db/cntr_c8j.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_c8j.tdf                       ;         ;
; sld_signaltap.vhd                ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_signaltap.vhd            ;         ;
; sld_ela_control.vhd              ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_ela_control.vhd          ;         ;
; lpm_shiftreg.tdf                 ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_shiftreg.tdf             ;         ;
; sld_mbpmg.vhd                    ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_mbpmg.vhd                ;         ;
; sld_ela_trigger_flow_mgr.vhd     ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_ela_trigger_flow_mgr.vhd ;         ;
; sld_buffer_manager.vhd           ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_buffer_manager.vhd       ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altsyncram.tdf               ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/stratix_ram_block.inc        ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_mux.inc                  ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_rdenreg.inc                ;         ;
; altrom.inc                       ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altrom.inc                   ;         ;
; altram.inc                       ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altram.inc                   ;         ;
; altdpram.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altdpram.inc                 ;         ;
; db/altsyncram_fi14.tdf           ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/altsyncram_fi14.tdf                ;         ;
; altdpram.tdf                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altdpram.tdf                 ;         ;
; memmodes.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/others/maxplus2/memmodes.inc               ;         ;
; a_hdffe.inc                      ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_hdffe.inc                  ;         ;
; alt_le_rden_reg.inc              ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/alt_le_rden_reg.inc          ;         ;
; altsyncram.inc                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altsyncram.inc               ;         ;
; lpm_mux.tdf                      ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_mux.tdf                  ;         ;
; muxlut.inc                       ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/muxlut.inc                   ;         ;
; bypassff.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/bypassff.inc                 ;         ;
; altshift.inc                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altshift.inc                 ;         ;
; db/mux_cpc.tdf                   ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/mux_cpc.tdf                        ;         ;
; lpm_decode.tdf                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_decode.tdf               ;         ;
; declut.inc                       ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/declut.inc                   ;         ;
; db/decode_trf.tdf                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/decode_trf.tdf                     ;         ;
; db/cntr_dbi.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_dbi.tdf                       ;         ;
; db/cmpr_9dc.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cmpr_9dc.tdf                       ;         ;
; db/cntr_23j.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_23j.tdf                       ;         ;
; db/cntr_uci.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_uci.tdf                       ;         ;
; db/cmpr_adc.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cmpr_adc.tdf                       ;         ;
; db/cntr_ivi.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cntr_ivi.tdf                       ;         ;
; db/cmpr_7dc.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/db/cmpr_7dc.tdf                       ;         ;
; sld_rom_sr.vhd                   ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_rom_sr.vhd               ;         ;
; sld_hub.vhd                      ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_hub.vhd                  ;         ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                         ;
+----------------------------------------------+----------------------+
; Resource                                     ; Usage                ;
+----------------------------------------------+----------------------+
; Estimated ALUTs Used                         ; 1145                 ;
; Dedicated logic registers                    ; 1069                 ;
;                                              ;                      ;
; Estimated ALUTs Unavailable                  ; 6                    ;
;                                              ;                      ;
; Total combinational functions                ; 1145                 ;
; Combinational ALUT usage by number of inputs ;                      ;
;     -- 7 input functions                     ; 6                    ;
;     -- 6 input functions                     ; 160                  ;
;     -- 5 input functions                     ; 178                  ;
;     -- 4 input functions                     ; 166                  ;
;     -- <=3 input functions                   ; 635                  ;
;                                              ;                      ;
; Combinational ALUTs by mode                  ;                      ;
;     -- normal mode                           ; 870                  ;
;     -- extended LUT mode                     ; 6                    ;
;     -- arithmetic mode                       ; 269                  ;
;     -- shared arithmetic mode                ; 0                    ;
;                                              ;                      ;
; Estimated ALUT/register pairs used           ; 1467                 ;
;                                              ;                      ;
; Total registers                              ; 1069                 ;
;     -- Dedicated logic registers             ; 1069                 ;
;     -- I/O registers                         ; 0                    ;
;                                              ;                      ;
;                                              ;                      ;
; I/O pins                                     ; 144                  ;
; Total block memory bits                      ; 33536                ;
; Total PLLs                                   ; 1                    ;
;     -- PLLs                                  ; 1                    ;
;                                              ;                      ;
; Maximum fan-out node                         ; ddlctrlr:inst|$00002 ;
; Maximum fan-out                              ; 475                  ;
; Total fan-out                                ; 8535                 ;
; Average fan-out                              ; 3.55                 ;
+----------------------------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; LC Combinationals ; LC Registers ; Block Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                     ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ddl_ctrlr                                                                                           ; 1145 (66)         ; 1069 (20)    ; 33536             ; 0            ; 0       ; 0         ; 0         ; 144  ; 0            ; |ddl_ctrlr                                                                                                                                                                                                                                                                                              ;              ;
;    |DDL_SOFT_RESET_MODULE:inst54|                                                                    ; 39 (39)           ; 40 (40)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst54                                                                                                                                                                                                                                                                 ;              ;
;    |Generatore_Clock:inst19|                                                                         ; 128 (128)         ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|Generatore_Clock:inst19                                                                                                                                                                                                                                                                      ;              ;
;    |L0_DELAY:inst68|                                                                                 ; 11 (11)           ; 9 (9)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|L0_DELAY:inst68                                                                                                                                                                                                                                                                              ;              ;
;    |L0_TO_COLUMN_GEN:inst74|                                                                         ; 19 (19)           ; 14 (14)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74                                                                                                                                                                                                                                                                      ;              ;
;    |LED_COUNTER:inst58|                                                                              ; 22 (0)            ; 22 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|LED_COUNTER:inst58                                                                                                                                                                                                                                                                           ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 22 (0)            ; 22 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|LED_COUNTER:inst58|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                         ;              ;
;          |cntr_c8j:auto_generated|                                                                   ; 22 (22)           ; 22 (22)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|LED_COUNTER:inst58|lpm_counter:lpm_counter_component|cntr_c8j:auto_generated                                                                                                                                                                                                                 ;              ;
;    |PLL0:inst44|                                                                                     ; 1 (0)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|PLL0:inst44                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|PLL0:inst44|altpll:altpll_component                                                                                                                                                                                                                                                          ;              ;
;    |TTCRX_RESETn_COUNTER:inst49|                                                                     ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49                                                                                                                                                                                                                                                                  ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                ;              ;
;          |cntr_d5i:auto_generated|                                                                   ; 32 (32)           ; 32 (32)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated                                                                                                                                                                                                        ;              ;
;    |TTCRX_RESETn_COUNTER:inst50|                                                                     ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50                                                                                                                                                                                                                                                                  ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                ;              ;
;          |cntr_d5i:auto_generated|                                                                   ; 32 (32)           ; 32 (32)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated                                                                                                                                                                                                        ;              ;
;    |TTCRX_SOFT_RESET_MODULE:inst66|                                                                  ; 1 (1)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_SOFT_RESET_MODULE:inst66                                                                                                                                                                                                                                                               ;              ;
;    |TTCRX_SOFT_RESET_MODULE_1:inst6|                                                                 ; 2 (2)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_SOFT_RESET_MODULE_1:inst6                                                                                                                                                                                                                                                              ;              ;
;    |TTC_COMMUNICATION:inst13|                                                                        ; 130 (130)         ; 218 (218)    ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTC_COMMUNICATION:inst13                                                                                                                                                                                                                                                                     ;              ;
;    |alt_remote:inst3|                                                                                ; 29 (0)            ; 31 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|alt_remote:inst3                                                                                                                                                                                                                                                                             ;              ;
;       |alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|                                      ; 29 (19)           ; 31 (22)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component                                                                                                                                                                                                                     ;              ;
;          |alt_remote_cntr_b88:cntr3|                                                                 ; 5 (5)             ; 4 (4)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|alt_remote_cntr_b88:cntr3                                                                                                                                                                                           ;              ;
;          |alt_remote_cntr_c88:cntr2|                                                                 ; 5 (5)             ; 5 (5)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|alt_remote_cntr_c88:cntr2                                                                                                                                                                                           ;              ;
;    |ddl_fifo:inst1|                                                                                  ; 52 (0)            ; 44 (0)       ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1                                                                                                                                                                                                                                                                               ;              ;
;       |scfifo:scfifo_component|                                                                      ; 52 (0)            ; 44 (0)       ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component                                                                                                                                                                                                                                                       ;              ;
;          |scfifo_hu31:auto_generated|                                                                ; 52 (0)            ; 44 (0)       ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated                                                                                                                                                                                                                            ;              ;
;             |a_dpfifo_o441:dpfifo|                                                                   ; 52 (23)           ; 44 (15)      ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo                                                                                                                                                                                                       ;              ;
;                |altsyncram_t3e1:FIFOram|                                                             ; 0 (0)             ; 0 (0)        ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram                                                                                                                                                                               ;              ;
;                |cntr_8m7:usedw_counter|                                                              ; 10 (10)           ; 10 (10)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter                                                                                                                                                                                ;              ;
;                |cntr_kkb:rd_ptr_msb|                                                                 ; 9 (9)             ; 9 (9)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_kkb:rd_ptr_msb                                                                                                                                                                                   ;              ;
;                |cntr_slb:wr_ptr|                                                                     ; 10 (10)           ; 10 (10)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr                                                                                                                                                                                       ;              ;
;    |ddlctrlr:inst|                                                                                   ; 252 (252)         ; 260 (260)    ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddlctrlr:inst                                                                                                                                                                                                                                                                                ;              ;
;    |header:inst64|                                                                                   ; 99 (99)           ; 15 (15)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|header:inst64                                                                                                                                                                                                                                                                                ;              ;
;    |sld_hub:sld_hub_inst|                                                                            ; 81 (47)           ; 76 (48)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 17 (17)           ; 9 (9)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)           ; 19 (19)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                               ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 149 (1)           ; 256 (0)      ; 768               ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                               ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 148 (16)          ; 256 (57)     ; 768               ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                         ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)             ; 46 (46)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                          ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                      ;              ;
;                |decode_trf:auto_generated|                                                           ; 2 (2)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated                                                                                                            ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)             ; 0 (0)        ; 768               ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                         ;              ;
;             |altsyncram_fi14:auto_generated|                                                         ; 0 (0)             ; 0 (0)        ; 768               ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_fi14:auto_generated                                                                                                                                          ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)             ; 7 (7)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                          ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)           ; 17 (17)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                            ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 56 (56)           ; 44 (44)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                              ;              ;
;          |sld_ela_control:ela_control|                                                               ; 3 (1)             ; 21 (1)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                             ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)             ; 4 (4)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                     ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 1 (0)             ; 5 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                      ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)             ; 3 (3)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                           ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 1 (0)             ; 2 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 1 (1)             ; 11 (1)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                               ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)             ; 10 (10)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                       ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 43 (9)            ; 56 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                        ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 5 (0)             ; 3 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                              ;              ;
;                |cntr_dbi:auto_generated|                                                             ; 5 (5)             ; 3 (3)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_dbi:auto_generated                                                      ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 7 (0)             ; 7 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                       ;              ;
;                |cntr_23j:auto_generated|                                                             ; 7 (7)             ; 7 (7)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_23j:auto_generated                                                                               ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)             ; 4 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                             ;              ;
;                |cntr_uci:auto_generated|                                                             ; 6 (6)             ; 4 (4)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_uci:auto_generated                                                                     ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)             ; 1 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                ;              ;
;                |cntr_ivi:auto_generated|                                                             ; 3 (3)             ; 1 (1)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated                                                                        ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)             ; 15 (15)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                       ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 12 (12)           ; 11 (11)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)             ; 15 (15)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                     ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 11 (11)           ; 8 (8)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                   ;              ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768 ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_fi14:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; 128          ; 6            ; 128          ; 6            ; 768   ; None ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                ;
+--------+----------------------+---------+--------------+--------------+----------------------------------------+---------------------------------------------------------------------+
; Vendor ; IP Core Name         ; Version ; Release Date ; License Type ; Entity Instance                        ; IP Include File                                                     ;
+--------+----------------------+---------+--------------+--------------+----------------------------------------+---------------------------------------------------------------------+
; Altera ; LPM_COUNTER          ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|LED_COUNTER:inst58          ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/led_counter.vhd          ;
; Altera ; ALTPLL               ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|PLL0:inst44                 ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/pll0.tdf                 ;
; Altera ; LPM_COUNTER          ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49 ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/ttcrx_resetn_counter.vhd ;
; Altera ; LPM_COUNTER          ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50 ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/ttcrx_resetn_counter.vhd ;
; Altera ; ALTREMOTE_UPDATE%CBX ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|alt_remote:inst3            ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/alt_remote.vhd           ;
; Altera ; LPM_FIFO+            ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|ddl_fifo:inst1              ; C:/HMPID-FPGA/RCB_P2_23/ddl_ctrlr_restored/ddl_fifo.tdf             ;
+--------+----------------------+---------+--------------+--------------+----------------------------------------+---------------------------------------------------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74|MODULE_SM                        ;
+---------------+---------------+-------------+---------+---------+------------+------+
; Name          ; FINAL_STATE_1 ; FINAL_STATE ; L0_UP_2 ; L0_UP_1 ; WAIT_STATE ; IDLE ;
+---------------+---------------+-------------+---------+---------+------------+------+
; IDLE          ; 0             ; 0           ; 0       ; 0       ; 0          ; 1    ;
; WAIT_STATE    ; 0             ; 0           ; 0       ; 0       ; 1          ; 0    ;
; L0_UP_1       ; 0             ; 0           ; 0       ; 1       ; 0          ; 0    ;
; L0_UP_2       ; 0             ; 0           ; 1       ; 0       ; 0          ; 0    ;
; FINAL_STATE   ; 0             ; 1           ; 0       ; 0       ; 0          ; 0    ;
; FINAL_STATE_1 ; 1             ; 0           ; 0       ; 0       ; 0          ; 0    ;
+---------------+---------------+-------------+---------+---------+------------+------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|header:inst64|HEADER_SM                                                                                                                                                                    ;
+-------------+------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------+
; Name        ; HEADER_END ; NOSTRA_WRD4 ; NOSTRA_WRD3 ; NOSTRA_WRD2 ; NOSTRA_WRD1 ; NOSTRA_WRD0 ; HEADER_WRD7 ; HEADER_WRD6 ; HEADER_WRD5 ; HEADER_WRD4 ; HEADER_WRD3 ; HEADER_WRD2 ; HEADER_WRD1 ; HEADER_WRD0 ; IDLE ;
+-------------+------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------+
; IDLE        ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1    ;
; HEADER_WRD0 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0    ;
; HEADER_WRD1 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0    ;
; HEADER_WRD2 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0    ;
; HEADER_WRD3 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD4 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD5 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD6 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD7 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD0 ; 0          ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD1 ; 0          ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD2 ; 0          ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD3 ; 0          ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD4 ; 0          ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_END  ; 1          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
+-------------+------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------+


Encoding Type:  One-Hot
+-----------------------------------------------------+
; State Machine - |ddl_ctrlr|L0_DELAY:inst68|DELAY_SM ;
+-----------+-----------+--------+--------------------+
; Name      ; END_STATE ; L0_OUT ; IDLE               ;
+-----------+-----------+--------+--------------------+
; IDLE      ; 0         ; 0      ; 1                  ;
; L0_OUT    ; 0         ; 1      ; 0                  ;
; END_STATE ; 1         ; 0      ; 0                  ;
+-----------+-----------+--------+--------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|DECODER_SM                                                                                                                                                                                                                                                                   ;
+------------------------+--------------+--------------+------------------------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+------------+-----------+--------------+
; Name                   ; L2r_HEADER_2 ; L2r_HEADER_1 ; TRIGGER_DISCRIMINATION ; L2a_WORD8_WAIT ; L2a_WORD8 ; L2a_WORD7_WAIT ; L2a_WORD7 ; L2a_WORD6_WAIT ; L2a_WORD6 ; L2a_WORD5_WAIT ; L2a_WORD5 ; L2a_WORD4_WAIT ; L2a_WORD4 ; L2a_WORD3_WAIT ; L2a_WORD3 ; L2a_WORD2_WAIT ; L2a_WORD2 ; L2a_HEADER ; L1_HEADER ; IDLE_DECODER ;
+------------------------+--------------+--------------+------------------------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+------------+-----------+--------------+
; IDLE_DECODER           ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 1            ;
; L1_HEADER              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 1         ; 0            ;
; L2a_HEADER             ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1          ; 0         ; 0            ;
; L2a_WORD2              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0          ; 0         ; 0            ;
; L2a_WORD2_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD3              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD3_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD4              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD4_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD5              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD5_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD6              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD6_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD7              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD7_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD8              ; 0            ; 0            ; 0                      ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD8_WAIT         ; 0            ; 0            ; 0                      ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; TRIGGER_DISCRIMINATION ; 0            ; 0            ; 1                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2r_HEADER_1           ; 0            ; 1            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2r_HEADER_2           ; 1            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
+------------------------+--------------+--------------+------------------------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+------------+-----------+--------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|SEQ_CONTROLLER_SM                                                                                                                                                                                                                                                                                                                    ;
+----------------------+---------------+------------+--------------+--------------+--------------+----------------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+-------------+------------+------------+------------+---------------------+---------------------+-------------------+------------+---------------------+
; Name                 ; L0_L1_MISSING ; L0_MISSING ; L2_MISSING_3 ; L2_MISSING_2 ; L2_MISSING_1 ; L2_TIMEOUT_VIOLATION ; L2r_SEND_4a ; L2r_SEND_3a ; L2r_SEND_2a ; L2r_SEND_3 ; L2r_SEND_2 ; L2r_SEND_1 ; L2a_SEND_3 ; L2a_SEND_2 ; L2a_SEND_1a ; L2a_SEND_1 ; L2_WAITING ; L1_MISSING ; L1_TIMEOUT_REJECT_2 ; L1_TIMEOUT_REJECT_1 ; L1_TIME_VIOLATION ; L1_WAITING ; IDLE_SEQ_CONTROLLER ;
+----------------------+---------------+------------+--------------+--------------+--------------+----------------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+-------------+------------+------------+------------+---------------------+---------------------+-------------------+------------+---------------------+
; IDLE_SEQ_CONTROLLER  ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 1                   ;
; L1_WAITING           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 1          ; 0                   ;
; L1_TIME_VIOLATION    ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 1                 ; 0          ; 0                   ;
; L1_TIMEOUT_REJECT_1  ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 1                   ; 0                 ; 0          ; 0                   ;
; L1_TIMEOUT_REJECT_2  ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 1                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L1_MISSING           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 1          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_WAITING           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 1          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_1           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 1          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_1a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_2           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_3           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_1           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_2           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_3           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_2a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_3a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_4a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_TIMEOUT_VIOLATION ; 0             ; 0          ; 0            ; 0            ; 0            ; 1                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_MISSING_1         ; 0             ; 0          ; 0            ; 0            ; 1            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_MISSING_2         ; 0             ; 0          ; 0            ; 1            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_MISSING_3         ; 0             ; 0          ; 1            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L0_MISSING           ; 0             ; 1          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L0_L1_MISSING        ; 1             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
+----------------------+---------------+------------+--------------+--------------+--------------+----------------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+-------------+------------+------------+------------+---------------------+---------------------+-------------------+------------+---------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst54|MODULE_SM                                                          ;
+----------------------------+-------------+-----------------+----------------------------+---------------------------+------+
; Name                       ; FINAL_STATE ; TTC_RESET_STATE ; LOAD_TTC_RESET_LENGHT_REG1 ; LOAD_TTC_RESET_LENGHT_REG ; IDLE ;
+----------------------------+-------------+-----------------+----------------------------+---------------------------+------+
; IDLE                       ; 0           ; 0               ; 0                          ; 0                         ; 1    ;
; LOAD_TTC_RESET_LENGHT_REG  ; 0           ; 0               ; 0                          ; 1                         ; 0    ;
; LOAD_TTC_RESET_LENGHT_REG1 ; 0           ; 0               ; 1                          ; 0                         ; 0    ;
; TTC_RESET_STATE            ; 0           ; 1               ; 0                          ; 0                         ; 0    ;
; FINAL_STATE                ; 1           ; 0               ; 0                          ; 0                         ; 0    ;
+----------------------------+-------------+-----------------+----------------------------+---------------------------+------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|ddlctrlr:inst|RCB_SM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------+-----------------+-----------------+-----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+------------------+------------------+-----------------+---------+----------+--------------+-----------------+-------------------+------------------+-------------+---------------+-------------+----------------+------------------+-------------------+------------------+------------------+------------------+-----------------+------------------+--------------------------+------------------+-------------------+--------------+-----------+----------+--------------------------+--------------------------+----------------------+------------------+-----------------------+--------------------+-----------------+-------------------+-------------------+-----------------+---------------------+--------------------+-------------------+---------------------+------------------+---------------+---------------+----------+
; Name                     ; ZERO_SUPP_ON_12 ; ZERO_SUPP_ON_11 ; ZERO_SUPP_ON_10 ; ZERO_SUPP_ON_9 ; ZERO_SUPP_ON_8 ; ZERO_SUPP_ON_7 ; ZERO_SUPP_ON_6 ; ZERO_SUPP_ON_5 ; ZERO_SUPP_ON_4 ; ZERO_SUPP_ON_3 ; ZERO_SUPP_ON_2 ; ZERO_SUPP_ON_1 ; CLEAR_BUSY_STATE ; WAIT_FOR_CLEAR_BUSY ; SET_L0_DELAY_STATE ; BUSY_RESET_STATE4 ; BUSY_RESET_STATE3 ; BUSY_RESET_STATE2 ; BUSY_RESET_STATE1 ; SET_L1A_LATENCY_STATE ; TTC_RESET_STATE2 ; TTC_RESET_STATE1 ; TTC_RESET_STATE ; END_ALL ; END_LOOP ; RCB_END_LOOP ; RCB_STATUS_LOOP ; STRD_WAIT_STATE2a ; STRD_WAIT_STATE2 ; WAIT_STATE1 ; STRD_DIR_WAIT ; BLOCK_EOBTR ; BLOCK_READ_END ; BLOCK_READ_WAIT3 ; BLOCK_READ_STATE1 ; BLOCK_READ_WAIT2 ; BLOCK_READ_WAIT1 ; BLOCK_READ_START ; BLOCK_WRITE_END ; BLOCK_WRITE_LOOP ; BLOCK_WRITE_FIFO_COMPARE ; BLOCK_WRITE_FIFO ; BLOCK_WRITE_START ; READ_PEDLOOP ; READ_EOB1 ; READ_EOB ; SEND_LAST_SEGMENT_WORD_2 ; SEND_LAST_SEGMENT_WORD_1 ; CHECK_ANALOG_READOUT ; READ_PULSE_fbTEN ; READ_PULSE_fbTEN_TEMP ; READ_DATA_TRANSFER ; READ_DATA_STATE ; SEG_SEL_ANTONIO_2 ; SEG_SEL_ANTONIO_1 ; SEG_SEL_ANTONIO ; READ_SEQ_ERROR_FLAG ; READ_WAITFORHEADER ; READ_HEADER_START ; READ_WAIT_FOR_EOBTR ; READ_L2A_WAITING ; READ_BEN_WAIT ; READ_DIR_WAIT ; IDLE_RCB ;
+--------------------------+-----------------+-----------------+-----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+------------------+------------------+-----------------+---------+----------+--------------+-----------------+-------------------+------------------+-------------+---------------+-------------+----------------+------------------+-------------------+------------------+------------------+------------------+-----------------+------------------+--------------------------+------------------+-------------------+--------------+-----------+----------+--------------------------+--------------------------+----------------------+------------------+-----------------------+--------------------+-----------------+-------------------+-------------------+-----------------+---------------------+--------------------+-------------------+---------------------+------------------+---------------+---------------+----------+
; IDLE_RCB                 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 1        ;
; READ_DIR_WAIT            ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 1             ; 0        ;
; READ_BEN_WAIT            ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 1             ; 0             ; 0        ;
; READ_L2A_WAITING         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 1                ; 0             ; 0             ; 0        ;
; READ_WAIT_FOR_EOBTR      ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 1                   ; 0                ; 0             ; 0             ; 0        ;
; READ_HEADER_START        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 1                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_WAITFORHEADER       ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 1                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_SEQ_ERROR_FLAG      ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 1                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEG_SEL_ANTONIO          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 1               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEG_SEL_ANTONIO_1        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 1                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEG_SEL_ANTONIO_2        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 1                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_DATA_STATE          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 1               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_DATA_TRANSFER       ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 1                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_PULSE_fbTEN_TEMP    ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 1                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_PULSE_fbTEN         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 1                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; CHECK_ANALOG_READOUT     ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 1                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEND_LAST_SEGMENT_WORD_1 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 1                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEND_LAST_SEGMENT_WORD_2 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 1                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_EOB                 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 1        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_EOB1                ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 1         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_PEDLOOP             ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 1            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_START        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 1                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_FIFO         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 1                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_FIFO_COMPARE ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 1                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_LOOP         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 1                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_END          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 1               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_START         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 1                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_WAIT1         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 1                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_WAIT2         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 1                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_STATE1        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 1                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_WAIT3         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 1                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_END           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 1              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_EOBTR              ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 1           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; STRD_DIR_WAIT            ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 1             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; WAIT_STATE1              ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 1           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; STRD_WAIT_STATE2         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 1                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; STRD_WAIT_STATE2a        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 1                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; RCB_STATUS_LOOP          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 1               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; RCB_END_LOOP             ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 1            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; END_LOOP                 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 1        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; END_ALL                  ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 1       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; TTC_RESET_STATE          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 1               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; TTC_RESET_STATE1         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 1                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; TTC_RESET_STATE2         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 1                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SET_L1A_LATENCY_STATE    ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 1                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE1        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 1                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE2        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 1                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE3        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 1                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE4        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 1                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SET_L0_DELAY_STATE       ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 1                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; WAIT_FOR_CLEAR_BUSY      ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 1                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; CLEAR_BUSY_STATE         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_1           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_2           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_3           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_4           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_5           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_6           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_7           ; 0               ; 0               ; 0               ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_8           ; 0               ; 0               ; 0               ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_9           ; 0               ; 0               ; 0               ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_10          ; 0               ; 0               ; 1               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_11          ; 0               ; 1               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_12          ; 1               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                ; 0                ; 0               ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                     ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
+--------------------------+-----------------+-----------------+-----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+------------------+------------------+-----------------+---------+----------+--------------+-----------------+-------------------+------------------+-------------+---------------+-------------+----------------+------------------+-------------------+------------------+------------------+------------------+-----------------+------------------+--------------------------+------------------+-------------------+--------------+-----------+----------+--------------------------+--------------------------+----------------------+------------------+-----------------------+--------------------+-----------------+-------------------+-------------------+-----------------+---------------------+--------------------+-------------------+---------------------+------------------+---------------+---------------+----------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|ddlctrlr:inst|LOCAL_SM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------+-------------+------------+------------+------------+------------+------------+-----------+----------+--------------+--------------+---------------+---------------+--------------+------------+------------+-----------+-----------+---------------+-----------+----------+----------+----------+------------+------------+------------+-----------+---------------+-------------+-------------+-------------+-----------+-------------+-----------+--------------------+--------------------+------------------+------------+--------------+------------+
; Name               ; LOC_ZERO_SUPP_ON_7 ; LOC_ZERO_SUPP_ON_6 ; LOC_ZERO_SUPP_ON_5 ; LOC_ZERO_SUPP_ON_4 ; LOC_ZERO_SUPP_ON_3 ; LOC_ZERO_SUPP_ON_2 ; LOC_ZERO_SUPP_ON_1 ; OPEN_DATA_2 ; END_SEL_SEG ; SEL_SEG_1e ; SEL_SEG_1d ; SEL_SEG_1c ; SEL_SEG_1b ; SEL_SEG_1a ; SEND_END1 ; SEND_END ; STATUS_READ2 ; STATUS_READ1 ; STATE_CHANGE2 ; STATE_CHANGE1 ; STATE_CHANGE ; STATEWR_2B ; STATEWR_2A ; STATEWR_2 ; STATEWR_1 ; DATA_LOOP_END ; DATA_LOOP ; DATA_WR3 ; DATA_WR2 ; DATA_WR1 ; DATA_CONF3 ; DATA_CONF2 ; DATA_CONF1 ; DATA_CONF ; CLMN_READ_END ; LOOP_DATA_3 ; LOOP_DATA_2 ; LOOP_DATA_1 ; LOOP_DATA ; OPEN_DATA_1 ; OPEN_DATA ; CLMN_READ_STATUS_2 ; CLMN_READ_STATUS_1 ; CLMN_READ_STATUS ; SEL_COLUMN ; SEL_FUNCTION ; IDLE_LOCAL ;
+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------+-------------+------------+------------+------------+------------+------------+-----------+----------+--------------+--------------+---------------+---------------+--------------+------------+------------+-----------+-----------+---------------+-----------+----------+----------+----------+------------+------------+------------+-----------+---------------+-------------+-------------+-------------+-----------+-------------+-----------+--------------------+--------------------+------------------+------------+--------------+------------+
; IDLE_LOCAL         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 1          ;
; SEL_FUNCTION       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 1            ; 0          ;
; SEL_COLUMN         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 1          ; 0            ; 0          ;
; CLMN_READ_STATUS   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 1                ; 0          ; 0            ; 0          ;
; CLMN_READ_STATUS_1 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 1                  ; 0                ; 0          ; 0            ; 0          ;
; CLMN_READ_STATUS_2 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 1                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; OPEN_DATA          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 1         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; OPEN_DATA_1        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 1           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 1         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA_1        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 1           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA_2        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 1           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA_3        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 1           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; CLMN_READ_END      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 1             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 1         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF1         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 1          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF2         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 1          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF3         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 1          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_WR1           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 1        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_WR2           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 1        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_WR3           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 1        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_LOOP          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 1         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_LOOP_END      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 1             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_1          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 1         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_2          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 1         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_2A         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 1          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_2B         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 1          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATE_CHANGE       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 1            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATE_CHANGE1      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 1             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATE_CHANGE2      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 1             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATUS_READ1       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 1            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATUS_READ2       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 1            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEND_END           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 1        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEND_END1          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1a         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1b         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1c         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1d         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1e         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; END_SEL_SEG        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; OPEN_DATA_2        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_1 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_2 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_3 ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_4 ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_5 ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_6 ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_7 ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------+-------------+------------+------------+------------+------------+------------+-----------+----------+--------------+--------------+---------------+---------------+--------------+------------+------------+-----------+-----------+---------------+-----------+----------+----------+----------+------------+------------+------------+-----------+---------------+-------------+-------------+-------------+-----------+-------------+-----------+--------------------+--------------------+------------------+------------+--------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                                                                    ; Reason for Removal                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe11                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe12                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; ddlctrlr:inst|LOCAL_BUS_REG[18]                                                                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; ddlctrlr:inst|RCB_STATUS[4..8]                                                                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe13                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe14                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe15                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe16                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe17                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; ddlctrlr:inst|READ_PULSE_fbTEN_TEMP                                                                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; ddlctrlr:inst|OPEN_DATA                                                                                                                                                                          ; Merged with ddlctrlr:inst|LOOP_DATA_3                                                                                                                       ;
; ddlctrlr:inst|LOOP_DATA_3                                                                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                      ;
; TTC_COMMUNICATION:inst13|L0_L1_MISSING                                                                                                                                                           ; Lost fanout                                                                                                                                                 ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER                                                                                                                                                     ; Lost fanout                                                                                                                                                 ;
; Total Number of Removed Registers = 18                                                                                                                                                           ;                                                                                                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                 ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_shift_clk_ena                                                      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[0]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[1]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[2]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[3]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[4]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[5]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:offset_count[6]                                                  ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6] ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_offset_delayed[6]                                                                                                   ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_offset_delayed[5]                                                                                                   ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_offset_delayed[4]                                                                                                   ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_offset_delayed[3]                                                                                                   ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_offset_delayed[2]                                                                                                   ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_offset_delayed[1]                                                                                                   ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_offset_delayed[0]                                                                                                   ; Merged with sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0..4] ; Lost fanout                                                                                                                                                 ;
; Total Number of Removed Registers = 20                                                                                                                                                           ;                                                                                                                                                             ;
; sld_hub:sld_hub_inst|hub_mode_reg[1]                                                                                                                                                             ; Lost fanout                                                                                                                                                 ;
; Total Number of Removed Registers = 1                                                                                                                                                            ;                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                    ;
+---------------------------------------------------------------------------------+---------------------------+----------------------------------------------------------------------------------+
; Register name                                                                   ; Reason for Removal        ; Registers Removed due to This Register                                           ;
+---------------------------------------------------------------------------------+---------------------------+----------------------------------------------------------------------------------+
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe11 ; Stuck at GND              ; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe12, ;
;                                                                                 ; due to stuck port data_in ; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe13  ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe16 ; Stuck at GND              ; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe17  ;
;                                                                                 ; due to stuck port data_in ;                                                                                  ;
+---------------------------------------------------------------------------------+---------------------------+----------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1069  ;
; Number of registers using Synchronous Clear  ; 87    ;
; Number of registers using Synchronous Load   ; 61    ;
; Number of registers using Asynchronous Clear ; 831   ;
; Number of registers using Asynchronous Load  ; 3     ;
; Number of registers using Clock Enable       ; 617   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                      ; Fan out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; ddlctrlr:inst|IDLE_LOCAL                                                                                                               ; 6       ;
; L0_TO_COLUMN_GEN:inst74|IDLE                                                                                                           ; 3       ;
; ddlctrlr:inst|IDLE_RCB                                                                                                                 ; 8       ;
; alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|dffe5                                                         ; 3       ;
; L0_DELAY:inst68|IDLE                                                                                                                   ; 3       ;
; header:inst64|IDLE                                                                                                                     ; 4       ;
; DDL_SOFT_RESET_MODULE:inst54|IDLE                                                                                                      ; 2       ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER                                                                                                  ; 4       ;
; sld_hub:sld_hub_inst|tdo                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4] ; 1       ;
; Total number of inverted registers = 17                                                                                                ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Gate-level Retiming                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+
; Register Name                                                                                                                                                                                   ; Clock Name                                ; Created/Deleted ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+
; TTC_COMMUNICATION:inst13|L0_L1_MISSING                                                                                                                                                          ; CLK40DES1                                 ; Deleted         ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER                                                                                                                                                    ; CLK40DES1                                 ; Deleted         ;
; TTC_COMMUNICATION:inst13|L0_L1_MISSING~0                                                                                                                                                        ; CLK40DES1                                 ; Created         ;
; TTC_COMMUNICATION:inst13|L0_L1_MISSING~1                                                                                                                                                        ; CLK40DES1                                 ; Created         ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~0                                                                                                                                                  ; CLK40DES1                                 ; Created         ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~1                                                                                                                                                  ; CLK40DES1                                 ; Created         ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER~2                                                                                                                                                  ; CLK40DES1                                 ; Created         ;
; L0_DELAY:inst68|COUNTER[4]~0                                                                                                                                                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]   ; sld_signaltap:auto_signaltap_0|raw_tck    ; Deleted         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]   ; sld_signaltap:auto_signaltap_0|raw_tck    ; Deleted         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]   ; sld_signaltap:auto_signaltap_0|raw_tck    ; Deleted         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]   ; sld_signaltap:auto_signaltap_0|raw_tck    ; Deleted         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]   ; sld_signaltap:auto_signaltap_0|raw_tck    ; Deleted         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]~0 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]~1 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]~2 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]~3 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]~4 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]~5 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]~6 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]~7 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]~8 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]~9 ; sld_signaltap:auto_signaltap_0|raw_tck    ; Created         ;
; sld_hub:sld_hub_inst|hub_mode_reg[1]                                                                                                                                                            ; sld_hub:sld_hub_inst|jsm_tck              ; Deleted         ;
; sld_hub:sld_hub_inst|hub_mode_reg[1]~0                                                                                                                                                          ; sld_hub:sld_hub_inst|jsm_tck              ; Created         ;
; sld_hub:sld_hub_inst|hub_mode_reg[1]~1                                                                                                                                                          ; sld_hub:sld_hub_inst|jsm_tck              ; Created         ;
; sld_hub:sld_hub_inst|hub_mode_reg[1]~2                                                                                                                                                          ; sld_hub:sld_hub_inst|jsm_tck              ; Created         ;
; sld_hub:sld_hub_inst|irsr_reg[0]~0                                                                                                                                                              ; sld_hub:sld_hub_inst|jsm_tck              ; Created         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered                                                                                                                              ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; 4:1                ; 8 bits    ; 16 ALUTs      ; 8 ALUTs              ; 8 ALUTs                ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]   ;                            ;
; 5:1                ; 4 bits    ; 12 ALUTs      ; 8 ALUTs              ; 4 ALUTs                ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                   ;                            ;
; 12:1               ; 4 bits    ; 32 ALUTs      ; 24 ALUTs             ; 8 ALUTs                ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                        ;                            ;
; 3:1                ; 7 bits    ; 14 ALUTs      ; 14 ALUTs             ; 0 ALUTs                ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count ;                            ;
; 5:1                ; 8 bits    ; 24 ALUTs      ; 0 ALUTs              ; 24 ALUTs               ; |ddl_ctrlr|sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                           ;                            ;
; 5:1                ; 5 bits    ; 15 ALUTs      ; 10 ALUTs             ; 5 ALUTs                ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                 ;                            ;
; 6:1                ; 7 bits    ; 28 ALUTs      ; 7 ALUTs              ; 21 ALUTs               ; |ddl_ctrlr|sld_hub:sld_hub_inst|irsr_reg[4]                                                                                             ;                            ;
; 6:1                ; 8 bits    ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; |ddl_ctrlr|sld_hub:sld_hub_inst|shadow_irf_reg[1][3]                                                                                    ;                            ;
; 20:1               ; 4 bits    ; 52 ALUTs      ; 36 ALUTs             ; 16 ALUTs               ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                      ;                            ;
+--------------------+-----------+---------------+----------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PLL0:inst44|altpll:altpll_component ;
+-------------------------------+-------------------+------------------------------+
; Parameter Name                ; Value             ; Type                         ;
+-------------------------------+-------------------+------------------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped                      ;
; PLL_TYPE                      ; Enhanced          ; Untyped                      ;
; LPM_HINT                      ; UNUSED            ; Untyped                      ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped                      ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped                      ;
; SCAN_CHAIN                    ; LONG              ; Untyped                      ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped                      ;
; INCLK0_INPUT_FREQUENCY        ; 25000             ; Untyped                      ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped                      ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped                      ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped                      ;
; LOCK_HIGH                     ; 1                 ; Untyped                      ;
; LOCK_LOW                      ; 1                 ; Untyped                      ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Untyped                      ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Untyped                      ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped                      ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped                      ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped                      ;
; SKIP_VCO                      ; OFF               ; Untyped                      ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped                      ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped                      ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped                      ;
; BANDWIDTH                     ; 0                 ; Untyped                      ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped                      ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped                      ;
; DOWN_SPREAD                   ; 0                 ; Untyped                      ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped                      ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped                      ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK4_MULTIPLY_BY              ; 4                 ; Untyped                      ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK2_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK1_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK0_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK2_DIVIDE_BY                ; 4                 ; Untyped                      ;
; CLK1_DIVIDE_BY                ; 2                 ; Untyped                      ;
; CLK0_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK2_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK1_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK0_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped                      ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped                      ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped                      ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped                      ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped                      ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped                      ;
; DPA_DIVIDER                   ; 0                 ; Untyped                      ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped                      ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped                      ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped                      ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped                      ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped                      ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped                      ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped                      ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped                      ;
; VCO_MIN                       ; 0                 ; Untyped                      ;
; VCO_MAX                       ; 0                 ; Untyped                      ;
; VCO_CENTER                    ; 0                 ; Untyped                      ;
; PFD_MIN                       ; 0                 ; Untyped                      ;
; PFD_MAX                       ; 0                 ; Untyped                      ;
; M_INITIAL                     ; 0                 ; Untyped                      ;
; M                             ; 0                 ; Untyped                      ;
; N                             ; 1                 ; Untyped                      ;
; M2                            ; 1                 ; Untyped                      ;
; N2                            ; 1                 ; Untyped                      ;
; SS                            ; 1                 ; Untyped                      ;
; C0_HIGH                       ; 0                 ; Untyped                      ;
; C1_HIGH                       ; 0                 ; Untyped                      ;
; C2_HIGH                       ; 0                 ; Untyped                      ;
; C3_HIGH                       ; 0                 ; Untyped                      ;
; C4_HIGH                       ; 0                 ; Untyped                      ;
; C5_HIGH                       ; 0                 ; Untyped                      ;
; C6_HIGH                       ; 0                 ; Untyped                      ;
; C7_HIGH                       ; 0                 ; Untyped                      ;
; C8_HIGH                       ; 0                 ; Untyped                      ;
; C9_HIGH                       ; 0                 ; Untyped                      ;
; C0_LOW                        ; 0                 ; Untyped                      ;
; C1_LOW                        ; 0                 ; Untyped                      ;
; C2_LOW                        ; 0                 ; Untyped                      ;
; C3_LOW                        ; 0                 ; Untyped                      ;
; C4_LOW                        ; 0                 ; Untyped                      ;
; C5_LOW                        ; 0                 ; Untyped                      ;
; C6_LOW                        ; 0                 ; Untyped                      ;
; C7_LOW                        ; 0                 ; Untyped                      ;
; C8_LOW                        ; 0                 ; Untyped                      ;
; C9_LOW                        ; 0                 ; Untyped                      ;
; C0_INITIAL                    ; 0                 ; Untyped                      ;
; C1_INITIAL                    ; 0                 ; Untyped                      ;
; C2_INITIAL                    ; 0                 ; Untyped                      ;
; C3_INITIAL                    ; 0                 ; Untyped                      ;
; C4_INITIAL                    ; 0                 ; Untyped                      ;
; C5_INITIAL                    ; 0                 ; Untyped                      ;
; C6_INITIAL                    ; 0                 ; Untyped                      ;
; C7_INITIAL                    ; 0                 ; Untyped                      ;
; C8_INITIAL                    ; 0                 ; Untyped                      ;
; C9_INITIAL                    ; 0                 ; Untyped                      ;
; C0_MODE                       ; BYPASS            ; Untyped                      ;
; C1_MODE                       ; BYPASS            ; Untyped                      ;
; C2_MODE                       ; BYPASS            ; Untyped                      ;
; C3_MODE                       ; BYPASS            ; Untyped                      ;
; C4_MODE                       ; BYPASS            ; Untyped                      ;
; C5_MODE                       ; BYPASS            ; Untyped                      ;
; C6_MODE                       ; BYPASS            ; Untyped                      ;
; C7_MODE                       ; BYPASS            ; Untyped                      ;
; C8_MODE                       ; BYPASS            ; Untyped                      ;
; C9_MODE                       ; BYPASS            ; Untyped                      ;
; C0_PH                         ; 0                 ; Untyped                      ;
; C1_PH                         ; 0                 ; Untyped                      ;
; C2_PH                         ; 0                 ; Untyped                      ;
; C3_PH                         ; 0                 ; Untyped                      ;
; C4_PH                         ; 0                 ; Untyped                      ;
; C5_PH                         ; 0                 ; Untyped                      ;
; C6_PH                         ; 0                 ; Untyped                      ;
; C7_PH                         ; 0                 ; Untyped                      ;
; C8_PH                         ; 0                 ; Untyped                      ;
; C9_PH                         ; 0                 ; Untyped                      ;
; L0_HIGH                       ; 1                 ; Untyped                      ;
; L1_HIGH                       ; 1                 ; Untyped                      ;
; G0_HIGH                       ; 1                 ; Untyped                      ;
; G1_HIGH                       ; 1                 ; Untyped                      ;
; G2_HIGH                       ; 1                 ; Untyped                      ;
; G3_HIGH                       ; 1                 ; Untyped                      ;
; E0_HIGH                       ; 1                 ; Untyped                      ;
; E1_HIGH                       ; 1                 ; Untyped                      ;
; E2_HIGH                       ; 1                 ; Untyped                      ;
; E3_HIGH                       ; 1                 ; Untyped                      ;
; L0_LOW                        ; 1                 ; Untyped                      ;
; L1_LOW                        ; 1                 ; Untyped                      ;
; G0_LOW                        ; 1                 ; Untyped                      ;
; G1_LOW                        ; 1                 ; Untyped                      ;
; G2_LOW                        ; 1                 ; Untyped                      ;
; G3_LOW                        ; 1                 ; Untyped                      ;
; E0_LOW                        ; 1                 ; Untyped                      ;
; E1_LOW                        ; 1                 ; Untyped                      ;
; E2_LOW                        ; 1                 ; Untyped                      ;
; E3_LOW                        ; 1                 ; Untyped                      ;
; L0_INITIAL                    ; 1                 ; Untyped                      ;
; L1_INITIAL                    ; 1                 ; Untyped                      ;
; G0_INITIAL                    ; 1                 ; Untyped                      ;
; G1_INITIAL                    ; 1                 ; Untyped                      ;
; G2_INITIAL                    ; 1                 ; Untyped                      ;
; G3_INITIAL                    ; 1                 ; Untyped                      ;
; E0_INITIAL                    ; 1                 ; Untyped                      ;
; E1_INITIAL                    ; 1                 ; Untyped                      ;
; E2_INITIAL                    ; 1                 ; Untyped                      ;
; E3_INITIAL                    ; 1                 ; Untyped                      ;
; L0_MODE                       ; BYPASS            ; Untyped                      ;
; L1_MODE                       ; BYPASS            ; Untyped                      ;
; G0_MODE                       ; BYPASS            ; Untyped                      ;
; G1_MODE                       ; BYPASS            ; Untyped                      ;
; G2_MODE                       ; BYPASS            ; Untyped                      ;
; G3_MODE                       ; BYPASS            ; Untyped                      ;
; E0_MODE                       ; BYPASS            ; Untyped                      ;
; E1_MODE                       ; BYPASS            ; Untyped                      ;
; E2_MODE                       ; BYPASS            ; Untyped                      ;
; E3_MODE                       ; BYPASS            ; Untyped                      ;
; L0_PH                         ; 0                 ; Untyped                      ;
; L1_PH                         ; 0                 ; Untyped                      ;
; G0_PH                         ; 0                 ; Untyped                      ;
; G1_PH                         ; 0                 ; Untyped                      ;
; G2_PH                         ; 0                 ; Untyped                      ;
; G3_PH                         ; 0                 ; Untyped                      ;
; E0_PH                         ; 0                 ; Untyped                      ;
; E1_PH                         ; 0                 ; Untyped                      ;
; E2_PH                         ; 0                 ; Untyped                      ;
; E3_PH                         ; 0                 ; Untyped                      ;
; M_PH                          ; 0                 ; Untyped                      ;
; C1_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C2_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C3_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C4_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C5_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C6_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C7_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C8_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C9_USE_CASC_IN                ; OFF               ; Untyped                      ;
; CLK0_COUNTER                  ; G0                ; Untyped                      ;
; CLK1_COUNTER                  ; G0                ; Untyped                      ;
; CLK2_COUNTER                  ; G0                ; Untyped                      ;
; CLK3_COUNTER                  ; G0                ; Untyped                      ;
; CLK4_COUNTER                  ; G0                ; Untyped                      ;
; CLK5_COUNTER                  ; G0                ; Untyped                      ;
; CLK6_COUNTER                  ; E0                ; Untyped                      ;
; CLK7_COUNTER                  ; E1                ; Untyped                      ;
; CLK8_COUNTER                  ; E2                ; Untyped                      ;
; CLK9_COUNTER                  ; E3                ; Untyped                      ;
; L0_TIME_DELAY                 ; 0                 ; Untyped                      ;
; L1_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G0_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G1_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G2_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G3_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E0_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E1_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E2_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E3_TIME_DELAY                 ; 0                 ; Untyped                      ;
; M_TIME_DELAY                  ; 0                 ; Untyped                      ;
; N_TIME_DELAY                  ; 0                 ; Untyped                      ;
; EXTCLK3_COUNTER               ; E3                ; Untyped                      ;
; EXTCLK2_COUNTER               ; E2                ; Untyped                      ;
; EXTCLK1_COUNTER               ; E1                ; Untyped                      ;
; EXTCLK0_COUNTER               ; E0                ; Untyped                      ;
; ENABLE0_COUNTER               ; L0                ; Untyped                      ;
; ENABLE1_COUNTER               ; L0                ; Untyped                      ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped                      ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped                      ;
; LOOP_FILTER_C                 ; 5                 ; Untyped                      ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped                      ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped                      ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped                      ;
; VCO_POST_SCALE                ; 0                 ; Untyped                      ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped                      ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped                      ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped                      ;
; INTENDED_DEVICE_FAMILY        ; Stratix II        ; Untyped                      ;
; PORT_CLKENA0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA2                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA3                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA4                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA5                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLK0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLK1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLK2                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLK3                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKBAD0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKBAD1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK0                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK1                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK2                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK3                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK4                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK5                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK6                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK7                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK8                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK9                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANDATA                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANDATAOUT              ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANDONE                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCLKOUT1                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCLKOUT0                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKLOSS                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_INCLK1                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_INCLK0                   ; PORT_USED         ; Untyped                      ;
; PORT_FBIN                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_PLLENA                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKSWITCH                ; PORT_UNUSED       ; Untyped                      ;
; PORT_ARESET                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_PFDENA                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANCLK                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANACLR                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANREAD                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANWRITE                ; PORT_UNUSED       ; Untyped                      ;
; PORT_ENABLE0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_ENABLE1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_LOCKED                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED       ; Untyped                      ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_PHASEDONE                ; PORT_UNUSED       ; Untyped                      ;
; PORT_PHASESTEP                ; PORT_UNUSED       ; Untyped                      ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANCLKENA               ; PORT_UNUSED       ; Untyped                      ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED       ; Untyped                      ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped                      ;
; M_TEST_SOURCE                 ; 5                 ; Untyped                      ;
; C0_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C1_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C2_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C3_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C4_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C5_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C6_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C7_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C8_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C9_TEST_SOURCE                ; 5                 ; Untyped                      ;
; CBXI_PARAMETER                ; NOTHING           ; Untyped                      ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped                      ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped                      ;
; WIDTH_CLOCK                   ; 6                 ; Untyped                      ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped                      ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped                      ;
; DEVICE_FAMILY                 ; Stratix II        ; Untyped                      ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped                      ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped                      ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE               ;
+-------------------------------+-------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ddl_fifo:inst1|scfifo:scfifo_component ;
+-------------------------+-------------+---------------------------------------------+
; Parameter Name          ; Value       ; Type                                        ;
+-------------------------+-------------+---------------------------------------------+
; AUTO_CARRY_CHAINS       ; ON          ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS    ; OFF         ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS     ; ON          ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS  ; OFF         ; IGNORE_CASCADE                              ;
; lpm_width               ; 32          ; Untyped                                     ;
; LPM_NUMWORDS            ; 1024        ; Untyped                                     ;
; LPM_WIDTHU              ; 10          ; Untyped                                     ;
; LPM_SHOWAHEAD           ; OFF         ; Untyped                                     ;
; UNDERFLOW_CHECKING      ; ON          ; Untyped                                     ;
; OVERFLOW_CHECKING       ; ON          ; Untyped                                     ;
; ALLOW_RWCYCLE_WHEN_FULL ; OFF         ; Untyped                                     ;
; ADD_RAM_OUTPUT_REGISTER ; ON          ; Untyped                                     ;
; ALMOST_FULL_VALUE       ; 0           ; Untyped                                     ;
; ALMOST_EMPTY_VALUE      ; 0           ; Untyped                                     ;
; USE_EAB                 ; ON          ; Untyped                                     ;
; MAXIMIZE_SPEED          ; 5           ; Untyped                                     ;
; DEVICE_FAMILY           ; Stratix II  ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED      ; 5           ; Untyped                                     ;
; CBXI_PARAMETER          ; scfifo_hu31 ; Untyped                                     ;
+-------------------------+-------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component ;
+------------------------+-------------+---------------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                                ;
+------------------------+-------------+---------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                                      ;
; LPM_WIDTH              ; 32          ; Signed Integer                                                      ;
; LPM_DIRECTION          ; UP          ; Untyped                                                             ;
; LPM_MODULUS            ; 0           ; Untyped                                                             ;
; LPM_AVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_SVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_PORT_UPDOWN        ; PORT_UNUSED ; Untyped                                                             ;
; DEVICE_FAMILY          ; Stratix II  ; Untyped                                                             ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                             ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                                  ;
; NOT_GATE_PUSH_BACK     ; ON          ; NOT_GATE_PUSH_BACK                                                  ;
; CARRY_CNT_EN           ; SMART       ; Untyped                                                             ;
; LABWIDE_SCLR           ; ON          ; Untyped                                                             ;
; USE_NEW_VERSION        ; TRUE        ; Untyped                                                             ;
; CBXI_PARAMETER         ; cntr_d5i    ; Untyped                                                             ;
+------------------------+-------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component ;
+------------------------+-------------+---------------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                                ;
+------------------------+-------------+---------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                                      ;
; LPM_WIDTH              ; 32          ; Signed Integer                                                      ;
; LPM_DIRECTION          ; UP          ; Untyped                                                             ;
; LPM_MODULUS            ; 0           ; Untyped                                                             ;
; LPM_AVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_SVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_PORT_UPDOWN        ; PORT_UNUSED ; Untyped                                                             ;
; DEVICE_FAMILY          ; Stratix II  ; Untyped                                                             ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                             ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                                  ;
; NOT_GATE_PUSH_BACK     ; ON          ; NOT_GATE_PUSH_BACK                                                  ;
; CARRY_CNT_EN           ; SMART       ; Untyped                                                             ;
; LABWIDE_SCLR           ; ON          ; Untyped                                                             ;
; USE_NEW_VERSION        ; TRUE        ; Untyped                                                             ;
; CBXI_PARAMETER         ; cntr_d5i    ; Untyped                                                             ;
+------------------------+-------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LED_COUNTER:inst58|lpm_counter:lpm_counter_component ;
+------------------------+-------------+------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                       ;
+------------------------+-------------+------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                             ;
; LPM_WIDTH              ; 22          ; Signed Integer                                             ;
; LPM_DIRECTION          ; UP          ; Untyped                                                    ;
; LPM_MODULUS            ; 0           ; Untyped                                                    ;
; LPM_AVALUE             ; UNUSED      ; Untyped                                                    ;
; LPM_SVALUE             ; UNUSED      ; Untyped                                                    ;
; LPM_PORT_UPDOWN        ; PORT_UNUSED ; Untyped                                                    ;
; DEVICE_FAMILY          ; Stratix II  ; Untyped                                                    ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                    ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                         ;
; NOT_GATE_PUSH_BACK     ; ON          ; NOT_GATE_PUSH_BACK                                         ;
; CARRY_CNT_EN           ; SMART       ; Untyped                                                    ;
; LABWIDE_SCLR           ; ON          ; Untyped                                                    ;
; USE_NEW_VERSION        ; TRUE        ; Untyped                                                    ;
; CBXI_PARAMETER         ; cntr_c8j    ; Untyped                                                    ;
+------------------------+-------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                        ;
+-------------------------------+-------------------------------------+
; Name                          ; Value                               ;
+-------------------------------+-------------------------------------+
; Number of entity instances    ; 1                                   ;
; Entity Instance               ; PLL0:inst44|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                              ;
;     -- PLL_TYPE               ; Enhanced                            ;
;     -- PRIMARY_CLOCK          ; INCLK0                              ;
;     -- INCLK0_INPUT_FREQUENCY ; 25000                               ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                   ;
;     -- VCO_MULTIPLY_BY        ; 0                                   ;
;     -- VCO_DIVIDE_BY          ; 0                                   ;
+-------------------------------+-------------------------------------+


+---------------------------------------------------------------------+
; scfifo Parameter Settings by Entity Instance                        ;
+----------------------------+----------------------------------------+
; Name                       ; Value                                  ;
+----------------------------+----------------------------------------+
; Number of entity instances ; 1                                      ;
; Entity Instance            ; ddl_fifo:inst1|scfifo:scfifo_component ;
;     -- FIFO Type           ; Single Clock                           ;
;     -- lpm_width           ; 32                                     ;
;     -- LPM_NUMWORDS        ; 1024                                   ;
;     -- LPM_SHOWAHEAD       ; OFF                                    ;
;     -- USE_EAB             ; ON                                     ;
+----------------------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SignalTap II Logic Analyzer Settings                                                                                                                                                                                                                                    ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; Instance Index ; Instance Name    ; Trigger Input Width ; Data Input Width ; Sample Depth ; Segments ; Storage Qualifier Type ; Trigger Flow Control ; Trigger Conditions ; Advanced Trigger Conditions ; Trigger In Used ; Trigger Out Used ; Power-Up Trigger Enabled ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; 0              ; auto_signaltap_0 ; 1                   ; 6                ; 128          ; 1        ; continuous             ; sequential           ; 1                  ; 0                           ; no              ; no               ; no                       ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+


+-----------------------------------------------+
; Elapsed Time Per Partition                    ;
+--------------------------------+--------------+
; Partition Name                 ; Elapsed Time ;
+--------------------------------+--------------+
; Top                            ; 00:00:02     ;
; sld_signaltap:auto_signaltap_0 ; 00:00:00     ;
; sld_hub:sld_hub_inst           ; 00:00:00     ;
+--------------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                     ;
+-------------------+---------------+-----------+----------------+-------------------+-----------------------------------------------------+---------+
; Name              ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                   ; Details ;
+-------------------+---------------+-----------+----------------+-------------------+-----------------------------------------------------+---------+
; BUSY              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; inst59                                              ; N/A     ;
; BUSY              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; inst59                                              ; N/A     ;
; D_Str             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; D_Str                                               ; N/A     ;
; LOC_CSn           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|LOC_CSn~56_wirecell                   ; N/A     ;
; LOC_Rn/W          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|LOC_Rn/W                              ; N/A     ;
; RESETn_to_SEGMENT ; pre-synthesis ; connected ; Top            ; post-synthesis    ; inst65                                              ; N/A     ;
; clk160_L0         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; PLL0:inst44|altpll:altpll_component|_clk4           ; N/A     ;
; foCLK             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; PLL0:inst44|altpll:altpll_component|_clk3~_wirecell ; N/A     ;
+-------------------+---------------+-----------+----------------+-------------------+-----------------------------------------------------+---------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Jun 19 21:48:39 2013
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off rcb_ctrlr -c ddl_ctrlr
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file l0_delay.tdf
    Info (12023): Found entity 1: L0_DELAY
Info (12021): Found 1 design units, including 1 entities, in source file ttcrx_soft_reset_module.tdf
    Info (12023): Found entity 1: TTCRX_SOFT_RESET_MODULE
Info (12021): Found 1 design units, including 1 entities, in source file ddl_soft_reset_module.tdf
    Info (12023): Found entity 1: DDL_SOFT_RESET_MODULE
Info (12021): Found 1 design units, including 1 entities, in source file generatore_clock.bdf
    Info (12023): Found entity 1: Generatore_Clock
Info (12021): Found 8 design units, including 4 entities, in source file alt_remote.vhd
    Info (12022): Found design unit 1: alt_remote_cntr_c88-RTL
    Info (12022): Found design unit 2: alt_remote_cntr_b88-RTL
    Info (12022): Found design unit 3: alt_remote_rmtupdt_srj-RTL
    Info (12022): Found design unit 4: alt_remote-RTL
    Info (12023): Found entity 1: alt_remote_cntr_c88
    Info (12023): Found entity 2: alt_remote_cntr_b88
    Info (12023): Found entity 3: alt_remote_rmtupdt_srj
    Info (12023): Found entity 4: alt_remote
Info (12021): Found 1 design units, including 1 entities, in source file ddlctrlr.tdf
    Info (12023): Found entity 1: ddlctrlr
Info (12021): Found 1 design units, including 1 entities, in source file header.tdf
    Info (12023): Found entity 1: header
Info (12021): Found 1 design units, including 1 entities, in source file ddl_ctrlr.bdf
    Info (12023): Found entity 1: ddl_ctrlr
Info (12021): Found 1 design units, including 1 entities, in source file ttc_communication.tdf
    Info (12023): Found entity 1: TTC_COMMUNICATION
Info (12021): Found 1 design units, including 1 entities, in source file l0_to_column_gen.tdf
    Info (12023): Found entity 1: L0_TO_COLUMN_GEN
Info (12021): Found 1 design units, including 1 entities, in source file ttcrx_soft_reset_module_1.tdf
    Info (12023): Found entity 1: TTCRX_SOFT_RESET_MODULE_1
Info (12127): Elaborating entity "ddl_ctrlr" for the top level hierarchy
Warning (275009): Pin "BCNTRES" not connected
Warning (275009): Pin "EVCNTHStr" not connected
Warning (275009): Pin "EVCNTLStr" not connected
Warning (275009): Pin "SDA" not connected
Warning (275009): Pin "SCL" not connected
Warning (275009): Pin "EVCNTRES" not connected
Warning (275009): Pin "CLK_L1A" not connected
Warning (275009): Pin "BRCSTSTR2" not connected
Warning (275009): Pin "L1_EXT" not connected
Warning (275009): Pin "G_BUSY" not connected
Warning (275009): Pin "DBLERRStr" not connected
Warning (275009): Pin "SINERRStr" not connected
Warning (275009): Pin "CLK40DES2" not connected
Warning (275009): Pin "BRCSTSTR1" not connected
Warning (275009): Pin "CLK40DES1_1" not connected
Warning (275009): Pin "CLK40DES1_2" not connected
Warning (275009): Pin "CLK40DES1_3" not connected
Warning (275009): Pin "CLK40DES2_1" not connected
Warning (275009): Pin "SPARE1_TTL" not connected
Warning (275009): Pin "SPARE2_TTL" not connected
Warning (275009): Pin "IN_RESETn_from_TTCRX" not connected
Warning (275009): Pin "BRCST" not connected
Info (12128): Elaborating entity "ddlctrlr" for hierarchy "ddlctrlr:inst"
Warning (12125): Using design file pll0.tdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: PLL0
Info (12128): Elaborating entity "PLL0" for hierarchy "PLL0:inst44"
Info (12128): Elaborating entity "altpll" for hierarchy "PLL0:inst44|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "PLL0:inst44|altpll:altpll_component"
Info (12133): Instantiated megafunction "PLL0:inst44|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "1"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "2"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "1"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "4"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "0"
    Info (12134): Parameter "clk3_divide_by" = "1"
    Info (12134): Parameter "clk3_duty_cycle" = "50"
    Info (12134): Parameter "clk3_multiply_by" = "1"
    Info (12134): Parameter "clk3_phase_shift" = "0"
    Info (12134): Parameter "clk4_divide_by" = "1"
    Info (12134): Parameter "clk4_duty_cycle" = "50"
    Info (12134): Parameter "clk4_multiply_by" = "4"
    Info (12134): Parameter "clk4_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "25000"
    Info (12134): Parameter "intended_device_family" = "Stratix II"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "Enhanced"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_USED"
    Info (12134): Parameter "port_clk4" = "PORT_USED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_enable0" = "PORT_UNUSED"
    Info (12134): Parameter "port_enable1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_sclkout0" = "PORT_UNUSED"
    Info (12134): Parameter "port_sclkout1" = "PORT_UNUSED"
    Info (12134): Parameter "spread_frequency" = "0"
    Info (12134): Parameter "width_clock" = "6"
    Info (12134): Parameter "width_phasecounterselect" = "4"
Info (12128): Elaborating entity "DDL_SOFT_RESET_MODULE" for hierarchy "DDL_SOFT_RESET_MODULE:inst54"
Info (12128): Elaborating entity "Generatore_Clock" for hierarchy "Generatore_Clock:inst19"
Info (12128): Elaborating entity "TTCRX_SOFT_RESET_MODULE" for hierarchy "TTCRX_SOFT_RESET_MODULE:inst66"
Info (12128): Elaborating entity "TTC_COMMUNICATION" for hierarchy "TTC_COMMUNICATION:inst13"
Info (12128): Elaborating entity "L0_DELAY" for hierarchy "L0_DELAY:inst68"
Warning (12125): Using design file ddl_fifo.tdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: ddl_fifo
Info (12128): Elaborating entity "ddl_fifo" for hierarchy "ddl_fifo:inst1"
Info (12128): Elaborating entity "scfifo" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component"
Info (12130): Elaborated megafunction instantiation "ddl_fifo:inst1|scfifo:scfifo_component"
Info (12133): Instantiated megafunction "ddl_fifo:inst1|scfifo:scfifo_component" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHU" = "10"
    Info (12134): Parameter "LPM_TYPE" = "scfifo"
    Info (12134): Parameter "INTENDED_DEVICE_FAMILY" = "Stratix II"
    Info (12134): Parameter "ADD_RAM_OUTPUT_REGISTER" = "ON"
    Info (12134): Parameter "lpm_width" = "32"
    Info (12134): Parameter "LPM_NUMWORDS" = "1024"
    Info (12134): Parameter "LPM_SHOWAHEAD" = "OFF"
    Info (12134): Parameter "UNDERFLOW_CHECKING" = "ON"
    Info (12134): Parameter "OVERFLOW_CHECKING" = "ON"
    Info (12134): Parameter "USE_EAB" = "ON"
Info (12021): Found 1 design units, including 1 entities, in source file db/scfifo_hu31.tdf
    Info (12023): Found entity 1: scfifo_hu31
Info (12128): Elaborating entity "scfifo_hu31" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated"
Info (12021): Found 1 design units, including 1 entities, in source file db/a_dpfifo_o441.tdf
    Info (12023): Found entity 1: a_dpfifo_o441
Info (12128): Elaborating entity "a_dpfifo_o441" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_t3e1.tdf
    Info (12023): Found entity 1: altsyncram_t3e1
Info (12128): Elaborating entity "altsyncram_t3e1" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram"
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_eq8.tdf
    Info (12023): Found entity 1: cmpr_eq8
Info (12128): Elaborating entity "cmpr_eq8" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cmpr_eq8:almost_full_comparer"
Info (12128): Elaborating entity "cmpr_eq8" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cmpr_eq8:two_comparison"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_kkb.tdf
    Info (12023): Found entity 1: cntr_kkb
Info (12128): Elaborating entity "cntr_kkb" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_kkb:rd_ptr_msb"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_8m7.tdf
    Info (12023): Found entity 1: cntr_8m7
Info (12128): Elaborating entity "cntr_8m7" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_slb.tdf
    Info (12023): Found entity 1: cntr_slb
Info (12128): Elaborating entity "cntr_slb" for hierarchy "ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr"
Info (12128): Elaborating entity "header" for hierarchy "header:inst64"
Warning (12125): Using design file ttcrx_resetn_counter.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info (12022): Found design unit 1: ttcrx_resetn_counter-SYN
    Info (12023): Found entity 1: TTCRX_RESETn_COUNTER
Info (12128): Elaborating entity "TTCRX_RESETn_COUNTER" for hierarchy "TTCRX_RESETn_COUNTER:inst50"
Info (12128): Elaborating entity "lpm_counter" for hierarchy "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component"
Info (12130): Elaborated megafunction instantiation "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component"
Info (12133): Instantiated megafunction "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component" with the following parameter:
    Info (12134): Parameter "lpm_direction" = "UP"
    Info (12134): Parameter "lpm_port_updown" = "PORT_UNUSED"
    Info (12134): Parameter "lpm_type" = "LPM_COUNTER"
    Info (12134): Parameter "lpm_width" = "32"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_d5i.tdf
    Info (12023): Found entity 1: cntr_d5i
Info (12128): Elaborating entity "cntr_d5i" for hierarchy "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated"
Info (12128): Elaborating entity "L0_TO_COLUMN_GEN" for hierarchy "L0_TO_COLUMN_GEN:inst74"
Info (12128): Elaborating entity "TTCRX_SOFT_RESET_MODULE_1" for hierarchy "TTCRX_SOFT_RESET_MODULE_1:inst6"
Warning (12125): Using design file led_counter.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info (12022): Found design unit 1: led_counter-SYN
    Info (12023): Found entity 1: LED_COUNTER
Info (12128): Elaborating entity "LED_COUNTER" for hierarchy "LED_COUNTER:inst58"
Info (12128): Elaborating entity "lpm_counter" for hierarchy "LED_COUNTER:inst58|lpm_counter:lpm_counter_component"
Info (12130): Elaborated megafunction instantiation "LED_COUNTER:inst58|lpm_counter:lpm_counter_component"
Info (12133): Instantiated megafunction "LED_COUNTER:inst58|lpm_counter:lpm_counter_component" with the following parameter:
    Info (12134): Parameter "lpm_direction" = "UP"
    Info (12134): Parameter "lpm_port_updown" = "PORT_UNUSED"
    Info (12134): Parameter "lpm_type" = "LPM_COUNTER"
    Info (12134): Parameter "lpm_width" = "22"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_c8j.tdf
    Info (12023): Found entity 1: cntr_c8j
Info (12128): Elaborating entity "cntr_c8j" for hierarchy "LED_COUNTER:inst58|lpm_counter:lpm_counter_component|cntr_c8j:auto_generated"
Info (12128): Elaborating entity "alt_remote" for hierarchy "alt_remote:inst3"
Info (12128): Elaborating entity "alt_remote_rmtupdt_srj" for hierarchy "alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component"
Warning (10036): Verilog HDL or VHDL warning at alt_remote.vhd(748): object "w141w" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at alt_remote.vhd(753): object "w199w" assigned a value but never read
Info (12128): Elaborating entity "alt_remote_cntr_c88" for hierarchy "alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|alt_remote_cntr_c88:cntr2"
Info (12128): Elaborating entity "alt_remote_cntr_b88" for hierarchy "alt_remote:inst3|alt_remote_rmtupdt_srj:alt_remote_rmtupdt_srj_component|alt_remote_cntr_b88:cntr3"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_fi14.tdf
    Info (12023): Found entity 1: altsyncram_fi14
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_cpc.tdf
    Info (12023): Found entity 1: mux_cpc
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_trf.tdf
    Info (12023): Found entity 1: decode_trf
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_dbi.tdf
    Info (12023): Found entity 1: cntr_dbi
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_9dc.tdf
    Info (12023): Found entity 1: cmpr_9dc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_23j.tdf
    Info (12023): Found entity 1: cntr_23j
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_uci.tdf
    Info (12023): Found entity 1: cntr_uci
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_adc.tdf
    Info (12023): Found entity 1: cmpr_adc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_ivi.tdf
    Info (12023): Found entity 1: cntr_ivi
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_7dc.tdf
    Info (12023): Found entity 1: cmpr_7dc
Info (12033): Analysis and Synthesis generated SignalTap II or debug node instance "auto_signaltap_0"
Warning (14026): LATCH primitive "Generatore_Clock:inst19|inst56" is permanently enabled
Warning (14026): LATCH primitive "Generatore_Clock:inst19|inst48" is permanently enabled
Warning (14026): LATCH primitive "Generatore_Clock:inst19|inst39" is permanently enabled
Warning (14026): LATCH primitive "Generatore_Clock:inst19|inst38" is permanently enabled
Warning (14026): LATCH primitive "Generatore_Clock:inst19|inst34" is permanently enabled
Warning (14026): LATCH primitive "Generatore_Clock:inst19|inst25" is permanently enabled
Info (13014): Ignored 16 buffer(s)
    Info (13018): Ignored 3 EXPANDER buffer(s)
    Info (13019): Ignored 13 SOFT buffer(s)
Info (17026): Resynthesizing 0 WYSIWYG logic cells and I/Os using "speed" technology mapper which leaves 248 WYSIWYG logic cells and I/Os untouched
Info (13086): Performing gate-level register retiming
Info (13093): Not allowed to move 452 registers
    Info (13094): Not allowed to move at least 136 registers because they are in a sequence of registers directly fed by input pins
    Info (13095): Not allowed to move at least 1 registers because they feed output pins directly
    Info (13098): Not allowed to move at least 178 registers because they are fed by registers in a different clock domain
    Info (13099): Not allowed to move at least 110 registers because they feed registers in a different clock domain
    Info (13100): Not allowed to move at least 27 registers because they feed clock or asynchronous control signals of other registers
Info (13089): The Quartus II software applied gate-level register retiming to 2 clock domains
    Info (13092): The Quartus II software applied gate-level register retiming to clock "CLK40DES1": created 5 new registers, removed 2 registers, left 157 registers untouched
    Info (13092): The Quartus II software applied gate-level register retiming to clock "!PLL0:inst44|altpll:altpll_component|_clk4": created 1 new registers, removed 0 registers, left 5 registers untouched
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "SPARE_LVDS" is stuck at GND
    Warning (13410): Pin "G_SPARE1" is stuck at GND
    Warning (13410): Pin "G_SPARE2" is stuck at GND
    Warning (13410): Pin "DATABUS_ADD[3]" is stuck at GND
Info (18000): Registers with preset signals will power-up high
Info (17049): 2 registers lost all their fanouts during netlist optimizations.
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "Generatore_Clock:inst19|inst60"
    Info (17048): Logic cell "inst28"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst61"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst62"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst63"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst64"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst65"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst66"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst67"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst68"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst69"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst70"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst71"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst72"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst73"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst74"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst75"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst77"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst78"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst79"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst80"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst81"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst82"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst83"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst84"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst85"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst86"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst87"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst88"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst89"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst90"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst91"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst92"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst93"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst94"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst95"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst96"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst97"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst98"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst99"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst100"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst101"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst102"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst103"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst104"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst105"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst106"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst107"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst108"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst109"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst110"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst111"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst112"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst113"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst114"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst115"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst116"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst117"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst118"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst119"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst120"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst121"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst122"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst123"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst124"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst125"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst126"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst127"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst128"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst129"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst130"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst131"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst132"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst133"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst134"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst135"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst136"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst137"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst138"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst139"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst140"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst141"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst142"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst143"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst144"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst145"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst146"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst147"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst148"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst149"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst150"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst151"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst152"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst153"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst154"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst155"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst156"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst157"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst158"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst159"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst160"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst161"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst162"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst163"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst164"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst165"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst166"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst167"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst168"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst169"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst170"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst171"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst172"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst173"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst174"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst175"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst176"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst177"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst178"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst179"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst180"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst181"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst182"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst183"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst184"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst185"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst186"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst187"
    Info (17048): Logic cell "Generatore_Clock:inst19|inst188"
Info (17026): Resynthesizing 0 WYSIWYG logic cells and I/Os using "speed" technology mapper which leaves 0 WYSIWYG logic cells and I/Os untouched
Info (13086): Performing gate-level register retiming
Info (13093): Not allowed to move 80 registers
    Info (13094): Not allowed to move at least 15 registers because they are in a sequence of registers directly fed by input pins
    Info (13098): Not allowed to move at least 19 registers because they are fed by registers in a different clock domain
    Info (13099): Not allowed to move at least 45 registers because they feed registers in a different clock domain
    Info (13100): Not allowed to move at least 1 registers because they feed clock or asynchronous control signals of other registers
Info (13089): The Quartus II software applied gate-level register retiming to 1 clock domains
    Info (13092): The Quartus II software applied gate-level register retiming to clock "sld_signaltap:auto_signaltap_0|raw_tck": created 10 new registers, removed 5 registers, left 54 registers untouched
Info (18000): Registers with preset signals will power-up high
Info (17049): 5 registers lost all their fanouts during netlist optimizations.
Info (17026): Resynthesizing 0 WYSIWYG logic cells and I/Os using "speed" technology mapper which leaves 0 WYSIWYG logic cells and I/Os untouched
Info (13086): Performing gate-level register retiming
Info (13093): Not allowed to move 16 registers
    Info (13094): Not allowed to move at least 1 registers because they are in a sequence of registers directly fed by input pins
    Info (13095): Not allowed to move at least 15 registers because they feed output pins directly
Info (13089): The Quartus II software applied gate-level register retiming to 1 clock domains
    Info (13092): The Quartus II software applied gate-level register retiming to clock "sld_hub:sld_hub_inst|jsm_tck": created 4 new registers, removed 1 registers, left 50 registers untouched
Info (18000): Registers with preset signals will power-up high
Info (17049): 1 registers lost all their fanouts during netlist optimizations.
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 8 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 27 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "BCNTRES"
    Warning (15610): No output dependent on input pin "EVCNTHStr"
    Warning (15610): No output dependent on input pin "EVCNTLStr"
    Warning (15610): No output dependent on input pin "SDA"
    Warning (15610): No output dependent on input pin "SCL"
    Warning (15610): No output dependent on input pin "EVCNTRES"
    Warning (15610): No output dependent on input pin "CLK_L1A"
    Warning (15610): No output dependent on input pin "BRCSTSTR2"
    Warning (15610): No output dependent on input pin "L1_EXT"
    Warning (15610): No output dependent on input pin "G_BUSY"
    Warning (15610): No output dependent on input pin "DBLERRStr"
    Warning (15610): No output dependent on input pin "SINERRStr"
    Warning (15610): No output dependent on input pin "CLK40DES2"
    Warning (15610): No output dependent on input pin "BRCSTSTR1"
    Warning (15610): No output dependent on input pin "CLK40DES1_1"
    Warning (15610): No output dependent on input pin "CLK40DES1_2"
    Warning (15610): No output dependent on input pin "CLK40DES1_3"
    Warning (15610): No output dependent on input pin "CLK40DES2_1"
    Warning (15610): No output dependent on input pin "SPARE1_TTL"
    Warning (15610): No output dependent on input pin "SPARE2_TTL"
    Warning (15610): No output dependent on input pin "IN_RESETn_from_TTCRX"
    Warning (15610): No output dependent on input pin "BRCST[7]"
    Warning (15610): No output dependent on input pin "BRCST[6]"
    Warning (15610): No output dependent on input pin "BRCST[5]"
    Warning (15610): No output dependent on input pin "BRCST[4]"
    Warning (15610): No output dependent on input pin "BRCST[3]"
    Warning (15610): No output dependent on input pin "BRCST[2]"
Info (21057): Implemented 1898 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 80 input pins
    Info (21059): Implemented 35 output pins
    Info (21060): Implemented 34 bidirectional pins
    Info (21061): Implemented 1708 logic cells
    Info (21064): Implemented 38 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 69 warnings
    Info: Peak virtual memory: 516 megabytes
    Info: Processing ended: Wed Jun 19 21:48:47 2013
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


