---
layout: page
title: Recherche
permalink: /research
lang: fr
---

* TOC
{:toc}
---

## Attaché temporaire de recherche et d'enseignement (ATER)
Je travaille actuellement sur le placement parallèle sur GPU de *Field-Programmable Gate Arrays* (FPGA), en continuité de mon travail sur les problèmes d'agencement réalisé pendant ma thèse.

Je continue aussi de travailler sur les problématiques de dépliage de maillages, suite à mes [travaux précédents](/publications/2024Bhargava) sur le sujet.

## Thèse de doctorat
### Information
- Titre:     *Problèmes d'agencement sous contraintes topologiques pour la fabrication computationnelle*
- Domaine:   *Informatique*
- Directeur: *Sylvain Lefebvre*
- Date:      *Soutenue le 2024-07-11*
- Lieu:      *Université de Lorraine, Nancy (France)*
- Document:  [lien](https://docnum.univ-lorraine.fr/public/DDOC_T_2024_0073_FREIRE.pdf) (en anglais)
- Slides:    [lien](/assets/presentations/slides_phd.pdf) (en anglais)

### Résumé vulgarisé
Les problèmes d'agencement surviennent dans de nombreux domaines en ingénieurie et en informatique. Ils sont constitués d'objets, d'un espace, de contraintes et d'objectifs. Un agencement valide est un placement des objets dans l'espace respectant les contraintes et optimisant les objectifs. La conception de circuits électroniques et la planification architecturale sont des exemples de problèmes d'agencement. Ceux-ci impliquent souvent des contraintes topologiques portant sur les relations entre les objets, comme des composants électroniques étant connectés ou des salles n'étant pas contigües sur un plan. Cette thèse s'intéresse aux problèmes d'agencement avec des contraintes topologiques dans la fabrication computationnelle, plus précisément pour l'agencement de circuits électroniques et la génération de supports pour l'impression 3D. Ces technologies sont plus accessibles que jamais grâce à l'existence d'imprimantes 3D abordables et de services en ligne de fabrication de circuits.

### Publications
Voir les pages associées aux projets: [génération de supports](/publications/2022Freire), [circuits imprimables pliables](/publications/2023Freire) and [dépliage de maillages](/publications/2024Bhargava).

## Stages de recherche
### Stage de M2
- Titre:     *Fast next-event estimation for reflection and refraction on triangles with interpolated normals*
- Encadrant: *Nicolas Holzschuch*
- Dates:     *2020-02 à 2020-06*
- Lieu:      *Équipe MAVERICK, Inria Rhône-Alpes, France*
- Document:  [lien](/assets/internships/m2_report.pdf)

Ce projet de stage a été poursuivi par Ana Granizo Hidalgo et Nicolas Holzschuch, résultant en une [publication](https://theses.hal.science/INRIA2/hal-04561024v1) accompagnée d'une implémentation complète de la méthode qui utilise une meilleure méthode de recherche de racines.

### Stage de M1
- Titre:     *LTBench: an automatic benchmark for physically-based rendering*
- Encadrant: *Jaroslav Křivánek, en collaboration avec Vojtěch Tázlar*
- Dates:     *2019-05 à 2019-08*
- Lieu:      *Computer Graphics Group, Prague University, Czechia*
- Document:  [lien](/assets/internships/m1_report.pdf)

### Projet de recherche de M1
- Titre:     *GhostBusters: mitigating spectre attacks on a DBT-based processor*
- Encadrant: *Simon Rokicki, en collaboration avec Thibaud Balem, Thaïs Baudon and Dylan Marinho*
- Dates:     *2018 - 2019*
- Lieu:      *Inria Rennes, France*

Ce projet a résulté en une [publication](https://univ-rennes.hal.science/hal-02396631) dans laquelle notre contribution a été soulignée.

### Stage de L3
- Titre:     *Design of novel pseudo-haptic techniques for tablets*
- Encadrant: *Antoine Costes, Ferran Argelaguet and Anatole Lécuyer*
- Dates:     *2018-05 à 2018-08*
- Lieu:      *Équipe HYBRID, Inria Rennes, France*
- Document:  [lien](/assets/internships/l3_report.pdf)

J'ai contribué à la [thèse](https://theses.fr/api/v1/document/2018ISAR0032) d'Antoine Costes (section 5.3), en particulier à la conception et l'implémentation de l'effet *Encase* sur des scènes 3D.