headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
AMDがAI新興Untether AIのエンジニアチーム「だけ」買収（EE Times Japan）,https://news.yahoo.co.jp/articles/10897800ee0a95d544b8e751e65571dfd6804afc,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250618-00000030-it_eetimes-000-1-view.jpg?exp=10800,2025-06-18T17:30:11+09:00,2025-06-18T17:30:11+09:00,EE Times Japan,it_eetimes,EE Times Japan,1780,"Untether AIのプロセッサ「SpeedAI」［クリックで拡大］ 出所：Untether AI
AMDは2025年6月、カナダのトロントに拠点を置くAIチップのスタートアップ企業であるUntether AIのエンジニアリングチームを買収した。これに伴いUntether AIは事業を終了した。

　Untether AIの広報担当者は声明の中で「これでUntether AIの旅路は終わるが、最先端のAIチップ技術の進歩を支える先駆的な研究を誇りに思っている。チームの献身と、顧客、パートナー、投資家の支援に感謝している。世界クラスの当社のチームがAMDと共に貢献することを期待している」と述べている。
製品の供給／サポートは終了
業界がクラウドベースの大規模言語モデル（LLM）推論に移行し、AIチップスタートアップの再編が進む中で、今回のニュースは発表された。別のデータセンター向けRISC-V推論チップ企業もレイオフを実施したという。また、オンプレミスのトレーニングチップおよびシステム企業である米国のSambaNova Systemsは、クラウド推論に焦点を定め直し、2025年4月に従業員の15％を解雇した。顧客はまずクラウドサービスから試す傾向が強いので、AIインフラのエンタープライズ市場およびオンプレミス市場は依然として盛り上がりに欠ける状況にある。

　Untether AIは、データセンターAI向けの第2世代アクセラレーターとして、メニーコア／ニアメモリのRISC-V設計を開発した。同社は2024年、特に電力効率に関して、MLPerfベンチマークでNVIDIA製品を上回る成果を上げていた。米EE Timesが把握している情報によると、AMDはUntether AIの技術は買収していないので、Untether AIのプロセッサ「SpeedAI」およびソフトウェア開発キット（SDK）「ImAIgine」は今後供給もサポートもされないという。

　AMDは声明の中で「Untether AIからAIハードウェアおよびソフトウェアエンジニアの有能なチームを買収する戦略的契約を締結した。この取引によって、世界クラスのエンジニアチームがAMDに加わって、当社のAIコンパイラとカーネル開発能力の向上、デジタルおよびSystem on Chip（SoC）設計、設計検証、製品統合能力の強化に注力することになる。同チーム独自の専門知識をAMDに取り入れられることをうれしく思う」と述べている。

　Untether AIは、2024年初頭にIntelのベテラン技術者であるChris Walker氏をCEOに任命した。当時、Walker氏はEE Timesに対し、「Untether AIは『転換期』にあり、特に次世代ハードウェアをチップレットベースの設計に移行する戦略において、自分の使命はパートナーシップと成長を模索することだ」と語っていた。Walker氏は当時、同社はすでにSpeedAIの試作注文を受けていると述べていた。

　同社は、データセンターとエッジの両方において、生成AI、スマートシティー、産業ユースケースをターゲットとし、さらに先進運転支援システム（ADAS）を含む自律モビリティ分野もターゲットとしていた。その後、Armとの提携を発表し、Untether AIのアクセラレーターをArm Automotive Enhanced（AE）テクノロジーと連携させた。General Motors（GM）は戦略的投資家として、将来の自動車向け部品ラインの基盤構築を目指した共同開発プロジェクトに取り組んでいる。

　SpeedAIは、ピーク消費電力66Wで2PFLOPSのFP8性能を実現するデータセンターアクセラレーターで、1400個のカスタムRISC-Vコアが搭載されていた。Untether AIのロードマップには、エッジシステムとエンドポイントシステム向けに、同じアーキテクチャに基づくチップレットが含まれていた。同社のSDKであるImAIgineは、AIアクセラレータのベアメタルプログラミングを可能にした最初のSDKだった。

※米EE Timesの記事を翻訳／編集したものです。
EE Times Japan",[],[]
高解像度で「最速」の車載用SPADセンサー、ソニーはいかに実現したか（EE Times Japan）,https://news.yahoo.co.jp/articles/7d07a42b07aba42273578a65cdf573d01bedf51d,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250618-00000018-it_eetimes-000-1-view.jpg?exp=10800,2025-06-18T07:35:08+09:00,2025-06-18T07:35:08+09:00,EE Times Japan,it_eetimes,EE Times Japan,2820,"車載LiDAR向けの1型 積層型dToF方式SPAD距離センサー「IMX479」［クリックで拡大 出所：ソニーセミコンダクタソリューションズ
ソニーセミコンダクタソリューションズ（以下、ソニーセミコン）が、自動運転の本格化に向けて、車載センサーの大幅な性能向上実現した。新たに開発した車載LiDAR向けの積層型dToF（直接Time of Flight）方式SPAD距離センサーは、高解像度と「最速」（同社）のフレームレートを両立、ポイントレートは2500万ポイント/秒を達成している。この性能をどのように成し得たのか、今回、開発者に話を聞いた。
SPAD画素の断面構造［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ
自動運転に向け、「他にはない性能」を業界に示す製品
モビリティが自律的に運転操作を行う自動運転レベル3以上の実用化に向け、道路状況や車両、歩行者など対象物の位置や形状を高精度で検知／認識可能なLiDARの重要性が高まっていて、さらなる技術進化が求められている。

　そうした要求に応える製品としてソニーセミコンが開発したのが、車載LiDAR向けの1型 積層型dToF方式SPAD距離センサー「IMX479」だ。その概要は下記記事で紹介したが、520dToF画素のSPAD距離センサーとして「最速」（同社）という20fpsのフレームレートを達成したほか、垂直方向における0.05度相当の角度分解能、5cm間隔の距離分解能、37％という高い光子検出効率、最大300mの検知距離などを実現した製品だ。

　ソニーセミコンは2021年9月にも車載LiDAR向けの積層型dToF方式SPAD距離センサーとして「IMX459」を発表していたが、IMX479ではさまざまな性能を大幅に向上させている。同社は「IMX479はフラグシップに位置付けられる製品で、競合で同様の性能を実現するSPAD測距センサーはない」と強調。「先進運転支援システム（ADAS）や自動運転（AD）を見据え、当社の技術によってここまでの性能が出せると業界に示し、トレンドをリードしていくような製品だ」としている。
「最速」の実現にはイメージセンサーのノウハウが
では、具体的にどのような技術によって、これらの性能を実現したのか。

　まず高解像度については、裏面照射型のSPAD画素を用いた画素チップと、「新開発の測距処理回路」などを搭載したロジックチップを、Cu-Cu接続を用いた積層構造により1チップ化。これによって10μm角の画素サイズで520dToF画素の高解像度を実現した。

　なお画素サイズはIMX459と変わっていないが、その数および構成が異なる。IMX459はラインスキャンおよび2Dスキャンの両方に対応するものとして開発されていて有効画素は横597×縦168という構造になっていたが、IMX479は長距離向けとして採用されるラインスキャン方式に特化した形で開発していて、横105×縦1560と縦長の構造をしている。

　もちろん画素数の増加は処理するデータの増加を意味する。そのためにソニーセミコンは今回、測距処理回路を新開発。複数処理を並列化し、高速処理性能を向上させることに成功した。

　この「複数の処理」とは、具体的には3つに大別される。1つ目はLiDARでレーザー光を照射し、反射して戻ってくるまでの時間を測る処理、2つ目はそこで得られたデータの信号処理、3つ目はセンサーからそのデータを出力する処理だ。この3つを並列化することで、高解像度かつフレームレート20fpsが実現できたという。ソニーセミコンの車載事業部 車載商品設計部の由井達哉氏は「この複数処理の並列化は、いわゆるパイプライン処理という、当社のイメージセンサーなどでよく採用されている処理方法だ。今回はこれを車載向けSPAD距離センサー用に新たに開発し搭載した形だ」と説明。ここでも同社が強みを持つイメージセンサー事業で培ってきた技術が生かされていることを強調していた。
距離分解能や光子検出効率の向上、IMX459から何を変えた？
垂直方向における0.05度相当の角度分解能については、前述の通り、垂直方向のdToF画素の増加によるものだ。これで250mの距離にある25cmの物体検知も可能となった。なおdToF画素は、最小3×3（水平×垂直）のSPAD画素を組み合わせたものとしている。センサーの設定では水平が3～最大19で、垂直は3か6に変更可能で「LiDARメーカーの要望に合わせ設定を調整できる」という。

　距離分解能についても新たに開発した独自回路によって、5cm間隔まで向上した。この独自回路は、各SPAD画素のデータを個別に処理し、距離を算出するというものだ。つまり、3×3のSPAD画素を組み合わせたdToF画素の垂直方向の3画素を別々に少しタイミングをずらしてデータを取り込んでいる。IMX459ではこの3画素をまとめて一回でデータを取り込んでいたため、距離分解能は15cm間隔にとどまっていた。

　最後に、光子検出効率についてだ。下図はSPAD画素の断面図だが、まず上部のレンズはIMX459では1画素に1個だったところを増加、さらに画素における光の入射面と底面に凹凸を設ける「Dual diffraction structure」を新たに採用した。これによって入射光を回折させて吸収率を高め、車載LiDARのレーザー光源として広く普及している940nmの波長に対して、37％の高い光子検出効率を実現。10万lux以上の高照度の背景光環境においても、最長300m先にある対象物を高精度に検知／認識することが可能となったとしている。

　なおIMX459では推奨光源波長を905nmとしていたが、今回のIMX479では940nmに変更している。この点について由井氏は「背景光への影響や使用するレーザーの特性などを考え940nmを推奨光源波長と選択しているが、905nmでも対応可能で、同様に高い性能が発揮できる」と説明している。
高性能化しつつ、チップサイズは抑える
ソニーセミコンは今回、上記のように高画素数かつ高速、高精度な測距を実現する回路を搭載しつつ価格（サンプル価格）は3万5000円まで抑えている。由井氏は「高解像度の要求がある一方、大型にしすぎればコストは上がり、またLiDARの大きさにも響く。詳細は言えないがある程度工夫することで、このチップサイズに抑え込むことに成功した」と説明していた。

　IMX479は自動車向け電子部品の信頼性試験基準「AEC-Q100」および機能安全要求レベル「ASIL-B」に対応。なお、製品はパッケージではなくベアチップの状態での販売となるという。
EE Times Japan",[],[]
キオクシアのNAND戦略　「BiCS FLASH」はどう進化するのか（EE Times Japan）,https://news.yahoo.co.jp/articles/9cce4662d6f01f9b96fd31a1ea7d444711f62ebf,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250618-00000019-it_eetimes-000-1-view.jpg?exp=10800,2025-06-18T06:30:12+09:00,2025-06-18T06:30:12+09:00,EE Times Japan,it_eetimes,EE Times Japan,3700,"（写真：EE Times Japan）
キオクシアホールディングス（以下、キオクシアHD）は2025年6月5日、経営方針説明会を開催。同社の副社長執行役員である太田裕雄氏は、主力製品である「BiCS FLASH」のロードマップやキーテクノロジー、開発中の新メモリソリューションなどについて語った。
平面方向の縮小と新アーキテクチャ、論理的シュリンクについて［クリックで拡大］ 出所：キオクシアホールディングス
「新メモリ技術の多くはキオクシアが生み出した」
太田氏は冒頭、メモリ技術の進化について触れた。AIの普及が顕在化してきた現在、ビット密度向上や信頼性に加え、性能／電力効率など幅広いニーズに応えることで、フラッシュメモリはAIの普及を支えていると説明。またその記憶容量は1991年の4Mビットから、現在量産している第8世代BiCS FLASHでは2Tビットと、50万倍になっているとも述べ、「この過程でSLC、MLC、TLC、そしてQLC（Quad Level Cell）と新しいメモリ技術が生まれたが、この多くはキオクシアが生み出した技術だ。当社は今後も技術革新において業界をリードしていけると考えている」と強調していた。
「最高のビット密度」を実現するキオクシアの技術力
太田氏は「NAND型フラッシュメモリのコスト競争力の源泉は、いかに多くのビットをチップに搭載できるかにかかっている」と強調。一般的にビット密度を高める方法は、積層数を増加させる方法、平面的にチップ面積を縮小させる方法、新規アークテクチャを導入する方法、QLCのように論理的にビット密度を上げる方法の4通りがあるが、「方法によって投資額の大小が変わるので、いかに投資を抑えビット密度を向上させるかが技術開発戦略上、非常に重要だ」と述べた。

　キオクシアHDは積層数の増加に加え、平面的に縮小させる方法などを組み合わせることでビット密度の最大化を図っている。太田氏は「一般的に他社は、積層数増によってビット密度を増加させることに注目していると分析しているが、当社はそれに加え、平面方向でのチップ面積の縮小を強みとしている」と説明。さらにCBA（CMOS directly Bonded to Array）などの新規アーキテクチャ導入やQLCの先行導入など、さまざま開発要素によってビット密度の最大化を追求しているとした。
OPSやCBAそして論理的シュリンク
平面方向の縮小技術では、同社がパートナーと共同開発した新技術であるOPS（On Pitch SGD）によって、ワードライン層の面積オーバーヘッド削減を実現している。第6世代BiCS FLASHまでの既存レイアウトでは、物理ページを個別に選択可能にするため、ワードライン層に動作しないメモリホールを作り、物理的なアイソレーションを設けていた。第8世代ではOPS技術を用いることで、このアイソレーションをメモリホールの間に作り、面積的なオーバーヘッドを削減した。

　新規アーキテクチャとしてはCBA技術を紹介した。CNA（CMOS Next to Array）からCUAへの移行でCMOSの面積オーバーヘッドは縮小したが、「まだCMOSとメモリセルを接続するための配線オーバーヘッドがあった」と説明。第8世代で導入したCBA技術では、CMOSとセルアレイを個別に加工し貼り合わせることで、このオーバーヘッドをさらに大きく縮小した。太田氏は「この技術についても、キオクシアは業界のトップランナーと自負している。このCBA技術はCMOSウエハー、メモリセルウエハーを最適な温度条件で加工可能になるため、それぞれの最大の性能を引き出すことができ、インタフェース性能、セル性能で非常に競争力のある製品を実現可能にする」と強調していた。

　最後に挙げたのは、QLCなどに代表される論理的シュリンク（多値化）だ。キオクシアHDは3次元フラッシュメモリでは第4世代BiCS FLASHからQLCを生産しているほか、2007年に2次元の70nm世代でQLC製品を開発するなど、この分野でも先進的な取り組みを進めてきたと強調。そのうえで太田氏は「QLC製品は、TLC製品から性能、信頼性をトレードオフしながらコストを下げる技術のため、各マーケットからの仕様要求を見極めながら展開している」とも付け加えた。
HCF技術についても説明
なお、キオクシアHDは2024年12月、国際学会「IEDM」において、水平方向にチャネルを配列することで記憶密度を高める新技術「HCF（Horizontal Channel Flash）」を発表していた。

　今回の説明会ではこのHCFの導入時期について質問が出たが、太田氏は「競合メーカーは積層数1000層も可能という話があるが、技術的には当社も積むこと自体は可能と考えている。しかしコストと性能が、エンドユーザーが本当に使用できるレベルに収まるかが、大きな疑問点となる。その際、コンセプトを変えたHCF技術にいずれ移行する必要があるのではないかと、1つの候補として考えている」と説明。時間軸としては、2030年代半ば以降の移行が検討されているという。
BiCS FLASHの今後の技術戦略
太田氏はBiCS FLASHの今後の技術戦略についても概要を語った。

　同社は、従来通り積層数を増加し、大容量かつ高性能を実現する製品群に加え、CBA技術を活用することで既存セル技術と最新CMOS技術を融合し、投資コストを抑えつつ高性能を実現する製品群の2軸で開発を推進する方針だ。

　1つ目の大容量かつ高性能の製品群については、さらなる積層と平面的な縮小を組み合わせ、高ビット密度／大容量製品として第10世代やその次の世代の製品を開発。エンタープライズ、データセンターSSD市場のニーズに応えていくとした。

　2つ目の性能を重視した製品群については、CBA技術を活用し、既存世代のメモリセルと高速化を実現するCMOS技術を組み合わせることで、さまざまな最先端アプリケーションのニーズに対応する第9世代を開発。既存世代のメモリセルを活用によって積層にかかる設備投資を抑えながら、AI搭載のエッジアプリケーションのニーズに応えていく。

　太田氏は「この2つの開発戦略によって、最適な投資効率を維持しながら、最先端アプリケーションの高度なニーズに対して競争力のある製品を開発していく」と語った。
競合を2世代引き離したCBA技術導入の効果
第5世代から第10世代までの性能／ビット密度の進化をまとめたのが下図だ。

　第8世代はCBA技術の導入によって「業界トップレベル」（同社）のインタフェース速度や電力効率を実現すると同時にビット密度も高く、太田氏は「第8世代品は多くの顧客から性能、消費電力、信頼性に対して非常に良好なフィードバックと評価を受けている。今回導入したCBA技術は競合を2世代引き離したもので、この優位性はキオクシアのSSD製品の競争力／ラインアップの拡充につながるものだ」と強調した。
OCTRAMやSuper High IOPS SSD......新規市場への取り組み
新規市場への取り組みについては、メモリの階層構造（メモリヒエラルキー）を示しつつ、現在同社がビジネスの軸とするTLCおよびQLC NAND以外のメモリの開発も進めていると説明。DRAM領域では低消費電力が要求されるAIやポスト5Gなどのシステムメモリを視野に入れ開発を進める、化物半導体（InGaZnO）トランジスタを用いた新構造のDRAM「OCTRAM（Oxide-Semiconductor Channel Transistor DRAM）」を例示した。

　また、TLC NANDとDRAMのレイテンシの差を埋めるストレージクラスメモリである「XL-FLASH」にも言及。このXL-FLASHを活用した新たなソリューションとして「Super High IOPS SSD」（詳細は下記リンク）および、「CXL-XL」の展開を予定しているという。

　CXL-XLは、CPU間でのメモリ空間の共有を可能にするCXLインタフェース技術を活用したメモリで、2026年後半にサンプル出荷を予定している。太田氏は「より高度な演算を行うためにコンピューティングが大規模化かつ分散化する中、DRAMのみでメモリ容量を拡大することは、コスト面でも電力面でも課題がある。DRAMでは実現できない大容量かつ低レイテンシのメモリ要求に対しては、CXL-XLでサポートする」と語っていた。

　同社は超大容量のQLCの開発も進めていく。QLC SSDは既にデータセンターに採用されているが「今後はニアラインHDDに対しても TCO（Total Cost of Ownership）で対抗しうる大容量、低コストのQLCなどを開発していく」という。
EE Times Japan",[],[]
