# 第三章
## 储存器扩展 p68-69
1. 【69 3.7】字扩展：利用多片1M×4位的SRAM芯片设计一个存储容量为1M×8位的SRAM存储器。
![[Pasted image 20240516152142.png]]
2. 【69 3.8】位扩展：利用256K×8位的SRAM芯片设计2048K×8位的存储器。
![[Pasted image 20240516152302.png]]
3. 字位扩展：
![[eb9c596c10aec37ece2f75832b5bec2.jpg]]

## 储存器的硬件指标 p65
1. 存储容量：其中1KB=$2^{10}$B，1MB=$2^{20}$B，1GB=$2^{30}$B， 1TB=$2^{40}$B。为了清楚地表示其组织结构，存储容量也可表示为：存储字数(存储单元数)× 存储字长(每单元的比特数)。例如，1Mbit 容量的存储器可以组织成 1M×1bit，也可组织成 128K×8bit，或者 512K×4bit。
2. 存取时间：又称存储器访问时间，是从存储器接收到读/写命令开始到信息被读出或写入完成所需的时间。
3. 存储周期(存取周期)：是在存储器连续读写过程中一次完整的存取操作所需的时间， 即CPU连续两次访问存储器的最小间隔时间。通常，存储周期略大于存取时间。
4. 【90 3.3】设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。若连续 读出4个字，问顺序存储器和交叉存储器的带宽各是多少?
![[Pasted image 20240516154659.png]]
## cache的评价指标 p93
1. **命中率**：$\frac{cache完成存取的总次数}{cache完成存取的总次数+主存完成存取的总次数}$
![[Pasted image 20240516155230.png]]
3. **cache/主存系统的平均访问时间**：
$cache访问时间\times 命中率+(1-命中率)\times 主存访问时间$
![[Pasted image 20240516155534.png]]
4. **访问效率**：$\frac{1}{命中率+(1-命中率)\times 主存与cache的访问时间之比}$ 
![[Pasted image 20240516155849.png]]
5. 为提高访问效率，命中率h越接近1越好。r值以5～10为宜，不宜太大。
6. 【93 3.4】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。
## 地址映射 p94
1. 
