/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Sunplus SP7350 SoC Display driver for MIPITX block
 *
 * Author: Hammer Hsieh <hammer.hsieh@sunplus.com>
 */
#ifndef __SP7350_DISP_MIPITX_H__
#define __SP7350_DISP_MIPITX_H__

#define SP7350_MIPITX_DSI       0
#define SP7350_MIPITX_CSI       1

/*MIPITX_VM_HT_CTRL*/
#define SP7350_MIPITX_HSA_MASK		        GENMASK(31, 24)
#define SP7350_MIPITX_HSA_SET(val)	        FIELD_PREP(GENMASK(31, 24), val)
#define SP7350_MIPITX_HFP_MASK		        GENMASK(23, 12)
#define SP7350_MIPITX_HFP_SET(val)	        FIELD_PREP(GENMASK(23, 12), val)
#define SP7350_MIPITX_HBP_MASK		        GENMASK(11, 0)
#define SP7350_MIPITX_HBP_SET(val)	        FIELD_PREP(GENMASK(11, 0), val)

/*MIPITX_VM_VT0_CTRL*/
#define SP7350_MIPITX_VSA_MASK		        GENMASK(23, 16)
#define SP7350_MIPITX_VSA_SET(val)	        FIELD_PREP(GENMASK(23, 16), val)
#define SP7350_MIPITX_VFP_MASK		        GENMASK(15, 8)
#define SP7350_MIPITX_VFP_SET(val)	        FIELD_PREP(GENMASK(15, 8), val)
#define SP7350_MIPITX_VBP_MASK		        GENMASK(7, 0)
#define SP7350_MIPITX_VBP_SET(val)	        FIELD_PREP(GENMASK(7, 0), val)

/*MIPITX_VM_VT1_CTRL*/
#define SP7350_MIPITX_VACT_MASK		        GENMASK(15, 0)
#define SP7350_MIPITX_VACT_SET(val)	        FIELD_PREP(GENMASK(15, 0), val)

/*MIPITX_LANE_TIME_CTRL*/
#define SP7350_MIPITX_T_HS_EXIT_MASK		GENMASK(23, 16)
#define SP7350_MIPITX_T_HS_EXIT_SET(val)	FIELD_PREP(GENMASK(23, 16), val)
#define SP7350_MIPITX_T_LPX_MASK		GENMASK(7, 0)
#define SP7350_MIPITX_T_LPX_SET(val)	        FIELD_PREP(GENMASK(7, 0), val)

/*MIPITX_CLK_TIME_CTRL0*/
#define SP7350_MIPITX_T_CLK_PREPARE_MASK	GENMASK(23, 16)
#define SP7350_MIPITX_T_CLK_PREPARE_SET(val)	FIELD_PREP(GENMASK(23, 16), val)
#define SP7350_MIPITX_T_CLK_ZERO_MASK		GENMASK(7, 0)
#define SP7350_MIPITX_T_CLK_ZERO_SET(val)	FIELD_PREP(GENMASK(7, 0), val)

/*MIPITX_CLK_TIME_CTRL1*/
#define SP7350_MIPITX_T_CLK_TRAIL_MASK		GENMASK(31, 25)
#define SP7350_MIPITX_T_CLK_TRAIL_SET(val)	FIELD_PREP(GENMASK(31, 25), val)
#define SP7350_MIPITX_T_CLK_PRE_MASK	        GENMASK(24, 16)
#define SP7350_MIPITX_T_CLK_PRE_SET(val)	FIELD_PREP(GENMASK(24, 16), val)
#define SP7350_MIPITX_T_CLK_POST_MASK		GENMASK(9, 0)
#define SP7350_MIPITX_T_CLK_POST_SET(val)	FIELD_PREP(GENMASK(9, 0), val)

/*MIPITX_DATA_TIME_CTRL0*/
#define SP7350_MIPITX_T_HS_TRAIL_MASK		GENMASK(31, 25)
#define SP7350_MIPITX_T_HS_TRAIL_SET(val)	FIELD_PREP(GENMASK(31, 25), val)
#define SP7350_MIPITX_T_HS_PREPARE_MASK		GENMASK(24, 16)
#define SP7350_MIPITX_T_HS_PREPARE_SET(val)	FIELD_PREP(GENMASK(24, 16), val)
#define SP7350_MIPITX_T_HS_ZERO_MASK		GENMASK(9, 0)
#define SP7350_MIPITX_T_HS_ZERO_SET(val)	FIELD_PREP(GENMASK(9, 0), val)

/*MIPITX_FORMAT_CTRL*/
#define SP7350_MIPITX_FORMAT_VTF_MASK		GENMASK(13, 12)
#define SP7350_MIPITX_FORMAT_VTF_SET(val)	FIELD_PREP(GENMASK(13, 12), val)
#define SP7350_MIPITX_VTF_SYNC_PULSE		0x0
#define SP7350_MIPITX_VTF_SYNC_EVENT	        0x1
#define SP7350_MIPITX_FORMAT_VPF_MASK		GENMASK(6, 4)
#define SP7350_MIPITX_FORMAT_VPF_SET(val)	FIELD_PREP(GENMASK(6, 4), val)
#define SP7350_MIPITX_VPF_DSI_RGB565		0x0
#define SP7350_MIPITX_VPF_CSI_16BITS		0x0
#define SP7350_MIPITX_VPF_DSI_RGB666_18BITS	0x1
#define SP7350_MIPITX_VPF_DSI_RGB666_24BITS	0x2
#define SP7350_MIPITX_VPF_DSI_RGB888		0x3
#define SP7350_MIPITX_VPF_CSI_24BITS		0x3
#define SP7350_MIPITX_VPF_CSI_YUV422_20BITS	0x4

/*MIPITX_BLANK_POWER_CTRL*/
#define SP7350_MIPITX_BLANK_POWER_HSA		BIT(12)
#define SP7350_MIPITX_BLANK_POWER_HBP		BIT(8)
#define SP7350_MIPITX_BLANK_POWER_HFP		BIT(4)
#define SP7350_MIPITX_BLANK_POWER_BLLP		BIT(0)

/*MIPITX_OP_CTRL*/
#define SP7350_MIPITX_LP_MODE	0
#define SP7350_MIPITX_HS_MODE	1
#define SP7350_MIPITX_OP_CTRL_TXLDPT		BIT(20)

/*MIPITX_CORE_CTRL*/
#define SP7350_MIPITX_CORE_CTRL_INPUT_EN        BIT(28)
#define SP7350_MIPITX_CORE_CTRL_ANALOG_EN       BIT(24)
#define SP7350_MIPITX_CORE_CTRL_EOTP_EN         BIT(12)
#define SP7350_MIPITX_CORE_CTRL_LANE_NUM_MASK	GENMASK(5, 4)
#define SP7350_MIPITX_CORE_CTRL_LANE_NUM_SET(val)	FIELD_PREP(GENMASK(5, 4), val)
#define SP7350_MIPITX_1_LANE		        0x0
#define SP7350_MIPITX_2_LANE		        0x1
#define SP7350_MIPITX_4_LANE		        0x3
#define SP7350_MIPITX_CORE_CTRL_CMD_TRANS_MODE  BIT(2)
#define SP7350_MIPITX_CORE_CTRL_CMD_TRANS_TIME  BIT(1)
#define SP7350_MIPITX_CORE_CTRL_DSI_EN          BIT(0)

/*MIPITX_WORD_CNT*/
#define SP7350_MIPITX_PIXEL_CNT_MASK	        GENMASK(31, 16)
#define SP7350_MIPITX_PIXEL_CNT_SET(val)	FIELD_PREP(GENMASK(31, 16), val)
#define SP7350_MIPITX_WORD_CNT_MASK		GENMASK(15, 0)
#define SP7350_MIPITX_WORD_CNT_SET(val)	        FIELD_PREP(GENMASK(15, 0), val)

/*MIPITX_INFO_STATUS*/


/*MIPITX_ULPS_DELAY*/
#define SP7350_MIPITX_ULPS_DELAY_MASK		GENMASK(15, 0)
#define SP7350_MIPITX_ULPS_DELAY_SET(val)	FIELD_PREP(GENMASK(15, 0), val)

/*MIPITX_CLK_CTRL*/
#define SP7350_MIPITX_CLK_CTRL_CKHS_EN          BIT(0)

/*MIPITX_CTRL*/
#define SP7350_MIPITX_MIPI_CSI_FE_MASK		GENMASK(19, 12)
#define SP7350_MIPITX_MIPI_CSI_FE_SET(val)	FIELD_PREP(GENMASK(19, 12), val)
#define SP7350_MIPITX_MIPI_CSI_DT_MASK	        GENMASK(9, 4)
#define SP7350_MIPITX_MIPI_CSI_DT_SET(val)	FIELD_PREP(GENMASK(9, 4), val)
#define SP7350_MIPITX_MIPI_CSI_DT_YUV422_8bit	0x1E
#define SP7350_MIPITX_MIPI_CSI_DT_YUV422_10bit	0x1F
#define SP7350_MIPITX_MIPI_CSI_DT_RGB565	    0x22
#define SP7350_MIPITX_MIPI_CSI_DT_RGB888	    0x24
#define SP7350_MIPITX_MIPI_CSI_MODE_EN          BIT(0)

/*MIPITX_ANALOG_CTRL1*/
#define SP7350_MIPITX_MIPI_PHY_BP               BIT(17)
#define SP7350_MIPITX_MIPI_PHY_REG_VSET_MASK	GENMASK(14, 12)
#define SP7350_MIPITX_MIPI_PHY_REG_VSET(val)	FIELD_PREP(GENMASK(14, 12), val)
#define SP7350_MIPITX_REG_VSET_0P325V	        0x0
#define SP7350_MIPITX_REG_VSET_0P350V	        0x1
#define SP7350_MIPITX_REG_VSET_0P375V	        0x2
#define SP7350_MIPITX_REG_VSET_0P400V	        0x3
#define SP7350_MIPITX_REG_VSET_0P425V	        0x4
#define SP7350_MIPITX_REG_VSET_0P450V	        0x5
#define SP7350_MIPITX_REG_VSET_0P475V	        0x6
#define SP7350_MIPITX_REG_VSET_0P500V	        0x7
#define SP7350_MIPITX_MIPI_PHY_TX_LP_SR_MASK	GENMASK(2, 0)
#define SP7350_MIPITX_MIPI_PHY_TX_LP_SR(val)	FIELD_PREP(GENMASK(2, 0), val)
#define SP7350_MIPITX_SLEW_RATE_000	        0x0
#define SP7350_MIPITX_SLEW_RATE_001	        0x1
#define SP7350_MIPITX_SLEW_RATE_010	        0x2
#define SP7350_MIPITX_SLEW_RATE_011	        0x3
#define SP7350_MIPITX_SLEW_RATE_100	        0x4
#define SP7350_MIPITX_SLEW_RATE_101	        0x5
#define SP7350_MIPITX_SLEW_RATE_110	        0x6
#define SP7350_MIPITX_SLEW_RATE_111	        0x7
/*MIPITX_ANALOG_CTRL2*/
#define SP7350_MIPITX_MIPI_PHY_GPO_DS_MASK	GENMASK(26, 24)
#define SP7350_MIPITX_MIPI_PHY_GPO_DS(val)	FIELD_PREP(GENMASK(26, 24), val)
#define SP7350_MIPITX_DRIVING_SET_0P5MA	        0x0
#define SP7350_MIPITX_DRIVING_SET_1P0MA	        0x1
#define SP7350_MIPITX_DRIVING_SET_2P0MA	        0x3
#define SP7350_MIPITX_DRIVING_SET_4P0MA	        0x6
#define SP7350_MIPITX_DRIVING_SET_8P0MA	        0x7
#define SP7350_MIPITX_MIPI_PHY_LP_RX_LPF_MASK	GENMASK(21, 20)
#define SP7350_MIPITX_MIPI_PHY_LP_RX_LPF(val)	FIELD_PREP(GENMASK(21, 20), val)
#define SP7350_MIPITX_LP_RX_BW_000	        0x0
#define SP7350_MIPITX_LP_RX_BW_001	        0x1
#define SP7350_MIPITX_LP_RX_BW_010	        0x2
#define SP7350_MIPITX_LP_RX_BW_011	        0x3
#define SP7350_MIPITX_MIPI_PHY_REG04_CSEL_MASK	GENMASK(15, 14)
#define SP7350_MIPITX_MIPI_PHY_REG04_CSEL(val)	FIELD_PREP(GENMASK(15, 14), val)
#define SP7350_MIPITX_REG04_000	                0x0
#define SP7350_MIPITX_REG04_001	                0x1
#define SP7350_MIPITX_REG04_010	                0x2
#define SP7350_MIPITX_REG04_011	                0x3
#define SP7350_MIPITX_MIPI_PHY_VCO_G_MASK	GENMASK(13, 12)
#define SP7350_MIPITX_MIPI_PHY_VCO_G(val)	FIELD_PREP(GENMASK(13, 12), val)
#define SP7350_MIPITX_VCO_G_000	                0x0
#define SP7350_MIPITX_VCO_G_001	                0x1
#define SP7350_MIPITX_VCO_G_010	                0x2
#define SP7350_MIPITX_VCO_G_011	                0x3
#define SP7350_MIPITX_MIPI_PHY_REG_VSET_1P2_MASK	GENMASK(10, 8)
#define SP7350_MIPITX_MIPI_PHY_REG_VSET_1P2(val)	FIELD_PREP(GENMASK(10, 8), val)
#define SP7350_MIPITX_REG_VSET_1P05V	        0x0
#define SP7350_MIPITX_REG_VSET_1P10V	        0x1
#define SP7350_MIPITX_REG_VSET_1P15V	        0x2
#define SP7350_MIPITX_REG_VSET_1P20V	        0x3
#define SP7350_MIPITX_REG_VSET_1P25V	        0x4
#define SP7350_MIPITX_REG_VSET_1P30V	        0x5
#define SP7350_MIPITX_REG_VSET_1P35V	        0x6
#define SP7350_MIPITX_REG_VSET_1P40V	        0x7
#define SP7350_MIPITX_MIPI_PHY_BANDGAP_MASK	GENMASK(6, 4)
#define SP7350_MIPITX_MIPI_PHY_BANDGAP(val)	FIELD_PREP(GENMASK(6, 4), val)
#define SP7350_MIPITX_BGS_000	                0x0
#define SP7350_MIPITX_BGS_001	                0x1
#define SP7350_MIPITX_BGS_010	                0x2
#define SP7350_MIPITX_BGS_011	                0x3
#define SP7350_MIPITX_BGS_100	                0x4
#define SP7350_MIPITX_BGS_101	                0x5
#define SP7350_MIPITX_BGS_110	                0x6
#define SP7350_MIPITX_BGS_111	                0x7
#define SP7350_MIPITX_MIPI_PHY_CLK_EDGE_SEL_MASK	GENMASK(2, 2)
#define SP7350_MIPITX_MIPI_PHY_CLK_EDGE_SEL(val)	FIELD_PREP(GENMASK(2, 2), val)
#define SP7350_MIPITX_RISING                    0x0
#define SP7350_MIPITX_FALLING                   0x1
#define SP7350_MIPITX_MIPI_PHY_RESET_MASK	GENMASK(0, 0)
#define SP7350_MIPITX_MIPI_PHY_RESET(val)	FIELD_PREP(GENMASK(0, 0), val)
#define SP7350_MIPITX_RESET                     0x0
#define SP7350_MIPITX_NORMAL                    0x1
/*MIPITX_ANALOG_CTRL3*/
/*MIPITX_ANALOG_CTRL4*/
#define SP7350_MIPITX_MIPI_PHY_EN500P_MASK	GENMASK(5, 5)
#define SP7350_MIPITX_MIPI_PHY_EN500P(val)	FIELD_PREP(GENMASK(5, 5), val)
#define SP7350_MIPITX_MIPI_PHY_EN250P_MASK	GENMASK(4, 4)
#define SP7350_MIPITX_MIPI_PHY_EN250P(val)	FIELD_PREP(GENMASK(4, 4), val)
#define SP7350_MIPITX_MIPI_PHY_PHASE_DELAY_MASK	GENMASK(3, 0)
#define SP7350_MIPITX_MIPI_PHY_PHASE_DELAY(val)	FIELD_PREP(GENMASK(3, 0), val)
#define SP7350_MIPITX_DELAY_0000	        0x0
#define SP7350_MIPITX_DELAY_0001	        0x1
#define SP7350_MIPITX_DELAY_0010	        0x2
#define SP7350_MIPITX_DELAY_0011	        0x3
#define SP7350_MIPITX_DELAY_0100	        0x4
#define SP7350_MIPITX_DELAY_0101	        0x5
#define SP7350_MIPITX_DELAY_0110	        0x6
#define SP7350_MIPITX_DELAY_0111	        0x7
#define SP7350_MIPITX_DELAY_1000	        0x8
#define SP7350_MIPITX_DELAY_1001	        0x9
#define SP7350_MIPITX_DELAY_1010	        0xa
#define SP7350_MIPITX_DELAY_1011	        0xb
#define SP7350_MIPITX_DELAY_1100	        0xc
#define SP7350_MIPITX_DELAY_1101	        0xd
#define SP7350_MIPITX_DELAY_1110	        0xe
#define SP7350_MIPITX_DELAY_1111	        0xf
/*MIPITX_ANALOG_CTRL5*/
#define SP7350_MIPITX_MIPI_PHY_TEST             BIT(4)
#define SP7350_MIPITX_MIPI_PHY_RST_N_PLL        BIT(1)
#define SP7350_MIPITX_MIPI_PHY_EN_TXPLL         BIT(0)
/*MIPITX_ANALOG_CTRL6*/
#define SP7350_MIPITX_MIPI_PHY_EN_DIV5_MASK	GENMASK(20, 20)
#define SP7350_MIPITX_MIPI_PHY_EN_DIV5(val)	FIELD_PREP(GENMASK(20, 20), val)
#define SP7350_MIPITX_EN_DIV5_01	        0x0
#define SP7350_MIPITX_EN_DIV5_05	        0x1
#define SP7350_MIPITX_MIPI_PHY_POSTDIV_MASK	GENMASK(18, 16)
#define SP7350_MIPITX_MIPI_PHY_POSTDIV(val)	FIELD_PREP(GENMASK(18, 16), val)
#define SP7350_MIPITX_POSTDIV_01	        0x0
#define SP7350_MIPITX_POSTDIV_02	        0x1
#define SP7350_MIPITX_POSTDIV_04	        0x2
#define SP7350_MIPITX_POSTDIV_08	        0x3
#define SP7350_MIPITX_POSTDIV_16	        0x4
#define SP7350_MIPITX_MIPI_PHY_FBKDIV_MASK	GENMASK(13, 8)
#define SP7350_MIPITX_MIPI_PHY_FBKDIV(val)	FIELD_PREP(GENMASK(13, 8), val)
#define SP7350_MIPITX_FBKDIV_03	                0x03
#define SP7350_MIPITX_FBKDIV_48	                0x30
#define SP7350_MIPITX_FBKDIV_63	                0x3f
#define SP7350_MIPITX_MIPI_PHY_PRESCALE_MASK	GENMASK(4, 4)
#define SP7350_MIPITX_MIPI_PHY_PRESCALE(val)	FIELD_PREP(GENMASK(4, 4), val)
#define SP7350_MIPITX_PRESCALE_01	        0x0
#define SP7350_MIPITX_PRESCALE_02	        0x1
#define SP7350_MIPITX_MIPI_PHY_PREDIV_MASK	GENMASK(1, 0)
#define SP7350_MIPITX_MIPI_PHY_PREDIV(val)	FIELD_PREP(GENMASK(1, 0), val)
#define SP7350_MIPITX_PREDIV_01	                0x0
#define SP7350_MIPITX_PREDIV_02	                0x1
#define SP7350_MIPITX_PREDIV_05	                0x2
#define SP7350_MIPITX_PREDIV_08	                0x3
/*MIPITX_ANALOG_CTRL7*/
#define SP7350_MIPITX_MIPI_PHY_LPFCP_MASK	GENMASK(17, 16)
#define SP7350_MIPITX_MIPI_PHY_LPFCP(val)	FIELD_PREP(GENMASK(17, 16), val)
#define SP7350_MIPITX_LPFCP_6PF	                0x0
#define SP7350_MIPITX_LPFCP_10PF	        0x1
#define SP7350_MIPITX_LPFCP_37PF	        0x2
#define SP7350_MIPITX_LPFCP_46PF	        0x3
#define SP7350_MIPITX_MIPI_PHY_LPFCS_MASK	GENMASK(13, 12)
#define SP7350_MIPITX_MIPI_PHY_LPFCS(val)	FIELD_PREP(GENMASK(13, 12), val)
#define SP7350_MIPITX_LPFCS_60PF	        0x0
#define SP7350_MIPITX_LPFCS_100PF	        0x1
#define SP7350_MIPITX_LPFCS_140PF	        0x2
#define SP7350_MIPITX_LPFCS_176PF	        0x3
#define SP7350_MIPITX_MIPI_PHY_LPFRS_MASK	GENMASK(9, 8)
#define SP7350_MIPITX_MIPI_PHY_LPFRS(val)	FIELD_PREP(GENMASK(9, 8), val)
#define SP7350_MIPITX_LPFRS_5k_8k	        0x0
#define SP7350_MIPITX_LPFRS_7k_16k	        0x1
#define SP7350_MIPITX_LPFRS_10k_32k	        0x2
#define SP7350_MIPITX_LPFRS_12k_40k	        0x3
#define SP7350_MIPITX_MIPI_PHY_ICH_MASK	        GENMASK(6, 4)
#define SP7350_MIPITX_MIPI_PHY_ICH(val)	        FIELD_PREP(GENMASK(6, 4), val)
#define SP7350_MIPITX_ICH_5uA_0P733uA           0x0
#define SP7350_MIPITX_ICH_10uA_1P466uA          0x1
#define SP7350_MIPITX_ICH_15uA_2P198uA	        0x2
#define SP7350_MIPITX_ICH_20uA_2P930uA	        0x3
#define SP7350_MIPITX_ICH_25uA_3P622uA	        0x4
#define SP7350_MIPITX_ICH_30uA_4P394uA	        0x5
#define SP7350_MIPITX_ICH_35uA_5P125uA	        0x6
#define SP7350_MIPITX_ICH_40uA_5P856uA	        0x7
#define SP7350_MIPITX_MIPI_PHY_BNKSEL_MASK	GENMASK(2, 0)
#define SP7350_MIPITX_MIPI_PHY_BNKSEL(val)	FIELD_PREP(GENMASK(2, 0), val)
#define SP7350_MIPITX_BANK0_320_640MHZ          0x0
#define SP7350_MIPITX_BANK1_640_1000MHZ         0x1
#define SP7350_MIPITX_BANK2_1000_1200MHZ        0x2
#define SP7350_MIPITX_BANK3_1200_1600MHZ        0x3
/*MIPITX_ANALOG_CTRL8*/
#define SP7350_MIPITX_MIPI_PHY_MDS_MASK	        GENMASK(23, 16)
#define SP7350_MIPITX_MIPI_PHY_MDS_CLK_MASK	GENMASK(22, 20)
#define SP7350_MIPITX_MIPI_PHY_MDS_CLK(val)	FIELD_PREP(GENMASK(22, 20), val)
#define SP7350_MIPITX_MDS_CLK_195kHz            0x0
#define SP7350_MIPITX_MDS_CLK_130kHz            0x1
#define SP7350_MIPITX_MDS_CLK_98kHz             0x2
#define SP7350_MIPITX_MDS_CLK_78kHz             0x3
#define SP7350_MIPITX_MDS_CLK_65kHz             0x4
#define SP7350_MIPITX_MDS_CLK_56kHz             0x5
#define SP7350_MIPITX_MDS_CLK_49kHz             0x6
#define SP7350_MIPITX_MDS_CLK_43kHz             0x7
#define SP7350_MIPITX_MIPI_PHY_MDS_CLK_MUL_MASK	GENMASK(19, 19)
#define SP7350_MIPITX_MIPI_PHY_MDS_CLK_MUL(val)	FIELD_PREP(GENMASK(19, 19), val)
#define SP7350_MIPITX_MDS_CLK_MUL1              0x0
#define SP7350_MIPITX_MDS_CLK_MUL2              0x1
#define SP7350_MIPITX_MIPI_PHY_MDS_CLK_RATIO_MASK	GENMASK(18, 16)
#define SP7350_MIPITX_MIPI_PHY_MDS_CLK_RATIO(val)	FIELD_PREP(GENMASK(18, 16), val)
#define SP7350_MIPITX_MDS_CLK_RATIO_0P00        0x0
#define SP7350_MIPITX_MDS_CLK_RATIO_0P42        0x1
#define SP7350_MIPITX_MDS_CLK_RATIO_0P83        0x2
#define SP7350_MIPITX_MDS_CLK_RATIO_1P25        0x3
#define SP7350_MIPITX_MDS_CLK_RATIO_1P67        0x4
#define SP7350_MIPITX_MDS_CLK_RATIO_2P08        0x5
#define SP7350_MIPITX_MDS_CLK_RATIO_2P50        0x6
#define SP7350_MIPITX_MDS_CLK_RATIO_2P92        0x7
#define SP7350_MIPITX_MIPI_PHY_NS_MASK	        GENMASK(15, 8)
#define SP7350_MIPITX_MIPI_PHY_NS(val)	        FIELD_PREP(GENMASK(15, 8), val)
#define SP7350_MIPITX_NS_DIV_256                0x0
#define SP7350_MIPITX_NS_DIV_512                0xff
#define SP7350_MIPITX_MIPI_PHY_EN_SSC_MASK	GENMASK(1, 1)
#define SP7350_MIPITX_MIPI_PHY_EN_SSC(val)	FIELD_PREP(GENMASK(1, 1), val)
#define SP7350_MIPITX_SSC_DIS                   0x0
#define SP7350_MIPITX_SSC_EN                    0x1
#define SP7350_MIPITX_MIPI_PHY_EN_DNSSC_MASK	GENMASK(0, 0)
#define SP7350_MIPITX_MIPI_PHY_EN_DNSSC(val)	FIELD_PREP(GENMASK(0, 0), val)
#define SP7350_MIPITX_DNSSC_DIS                 0x0
#define SP7350_MIPITX_DNSSC_EN                  0x1
/*MIPITX_ANALOG_CTRL9*/
#define SP7350_MIPITX_MIPI_PHY_INITIAL_MASK	GENMASK(31, 31)
#define SP7350_MIPITX_MIPI_PHY_INITIAL(val)	FIELD_PREP(GENMASK(31, 31), val)
#define SP7350_MIPITX_INITIAL_DIS               0x0
#define SP7350_MIPITX_INITIAL_EN                0x1

/*
 * Init SP7350 MIPITX Setting
 */
void sp7350_mipitx_init(void);

/*
 * Show SP7350 MIPITX Info
 */
void sp7350_mipitx_decrypt_info(void);
void sp7350_mipitx_resolution_chk(void);

/*
 * SP7350 MIPITX Timing Control Settings
 */
void sp7350_mipitx_timing_set(void);
void sp7350_mipitx_timing_get(void);

/*
 * SP7350 MIPITX PLL CLK Control Settings
 */
void sp7350_mipitx_pllclk_init(void);
void sp7350_mipitx_pllclk_set(int mode, int width, int height);
void sp7350_mipitx_pllclk_get(void);
void sp7350_mipitx_txpll_get(void);

/*
 * SP7350 MIPITX Panel Control Settings
 */
void check_cmd_fifo_full(void);
void check_cmd_fifo_empty(void);
void check_data_fifo_full(void);
void check_data_fifo_empty(void);
void sp7350_mipitx_panel_init(int mipitx_dev_id, int width, int height);

/*
 * SP7350 MIPITX PHY Control Settings
 */
void sp7350_mipitx_phy_init(void);
void sp7350_mipitx_lane_control_set(void);
void sp7350_mipitx_cmd_mode_start(void);
void sp7350_mipitx_video_mode_setting(void);
void sp7350_mipitx_csi_setting(void);
void sp7350_mipitx_video_mode_on(void);
void sp7350_mipitx_phy_init_dsi(void);
void sp7350_mipitx_phy_init_csi(void);
void sp7350_mipitx_phy_get(void);

/*
 * SP7350 MIPITX register store/restore
 */
void sp7350_mipitx_store(void);
void sp7350_mipitx_restore(void);

#endif	//__SP7350_DISP_MIPITX_H__

