Fitter report for Zaxxon
Fri Mar 03 19:44:17 2023
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5013:dec_315_5013|altsyncram:rom_data_rtl_0|altsyncram_t071:auto_generated|ALTSYNCRAM
 29. |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 03 19:44:17 2023      ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                      ; Zaxxon                                     ;
; Top-level Entity Name              ; Zaxxon_MiST                                ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 5,390 / 22,320 ( 24 % )                    ;
;     Total combinational functions  ; 4,991 / 22,320 ( 22 % )                    ;
;     Dedicated logic registers      ; 1,931 / 22,320 ( 9 % )                     ;
; Total registers                    ; 1999                                       ;
; Total pins                         ; 69 / 154 ( 45 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 347,424 / 608,256 ( 57 % )                 ;
; Embedded Multiplier 9-bit elements ; 5 / 132 ( 4 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C8                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; LED      ; Missing drive strength ;
+----------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                   ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mist_video:mist_video|scandoubler:scandoubler|b_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2      ; DATAOUT          ;                       ;
; sdram:sdram|SDRAM_A[0]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[0]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[1]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[1]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[2]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[2]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[3]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[3]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[4]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[4]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[5]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[5]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[6]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[6]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[7]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[7]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[8]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[8]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[9]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[9]~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_A[10]                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[10]~_Duplicate_1                                                               ; Q                ;                       ;
; sdram:sdram|SDRAM_A[10]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[10]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_A[10]~SLOAD_MUX                       ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_A[11]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[11]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_A[12]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[12]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_BA[0]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_BA[1]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQMH                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQMH~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_DQML                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQML~output                                                                                  ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[0]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[0]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[0]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[1]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[1]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[1]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[2]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[2]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[2]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[3]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[3]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[3]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[4]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[4]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[4]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[5]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[5]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[5]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[6]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[6]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[6]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[7]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[7]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[7]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[8]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[8]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[8]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[9]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                 ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[9]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[9]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                 ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[10]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[10]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[10]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[11]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[11]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[11]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[12]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[12]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[12]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[13]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[13]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[13]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[14]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[14]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[14]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[15]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[15]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                    ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[15]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                ; I                ;                       ;
; sdram:sdram|cpu2_q[0]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[1]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[2]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[3]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[4]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[5]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[6]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[7]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[8]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[9]                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[10]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[11]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[12]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[13]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[14]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|cpu2_q[15]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1            ; DATAA            ;                       ;
; sdram:sdram|sd_cmd[0]                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nWE~output                                                                                   ; I                ;                       ;
; sdram:sdram|sd_cmd[1]                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nCAS~output                                                                                  ; I                ;                       ;
; sdram:sdram|sd_cmd[2]                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nRAS~output                                                                                  ; I                ;                       ;
; sdram:sdram|sd_din[0]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[1]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[2]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[3]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[4]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[5]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[6]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[7]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[8]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[9]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                  ; O                ;                       ;
; sdram:sdram|sd_din[10]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                 ; O                ;                       ;
; sdram:sdram|sd_din[11]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                 ; O                ;                       ;
; sdram:sdram|sd_din[12]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                 ; O                ;                       ;
; sdram:sdram|sd_din[13]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                 ; O                ;                       ;
; sdram:sdram|sd_din[14]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                 ; O                ;                       ;
; sdram:sdram|sd_din[15]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                 ; O                ;                       ;
; zaxxon:zaxxon|ch_color_r[0]                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:char_color|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a0    ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_color_r[1]                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:char_color|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a1    ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_color_r[2]                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:char_color|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a2    ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_color_r[3]                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:char_color|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a3    ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[0]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[1]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[2]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[3]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[4]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[5]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[6]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx1_do_r[7]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[0]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[1]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[2]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[3]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[4]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[5]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[6]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|ch_graphx2_do_r[7]                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_b[0]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a6       ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_b[1]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a7       ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_g[0]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a3       ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_g[1]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a4       ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_g[2]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a5       ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_r[0]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a0       ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_r[1]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a1       ; PORTBDATAOUT     ;                       ;
; zaxxon:zaxxon|video_r[2]                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a2       ; PORTBDATAOUT     ;                       ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Output Register ; Zaxxon_MiST    ;              ; SDRAM_nCS  ; ON            ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7348 ) ; 0.00 % ( 0 / 7348 )        ; 0.00 % ( 0 / 7348 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7348 ) ; 0.00 % ( 0 / 7348 )        ; 0.00 % ( 0 / 7348 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7342 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 6 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/MIST_CHANNELF_MASTER/Arcade_MiST/Sega Zaxxon Hardware/Zaxxon/output_files/Zaxxon.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,390 / 22,320 ( 24 % )    ;
;     -- Combinational with no register       ; 3459                       ;
;     -- Register only                        ; 399                        ;
;     -- Combinational with a register        ; 1532                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2792                       ;
;     -- 3 input functions                    ; 1349                       ;
;     -- <=2 input functions                  ; 850                        ;
;     -- Register only                        ; 399                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4166                       ;
;     -- arithmetic mode                      ; 825                        ;
;                                             ;                            ;
; Total registers*                            ; 1,999 / 23,018 ( 9 % )     ;
;     -- Dedicated logic registers            ; 1,931 / 22,320 ( 9 % )     ;
;     -- I/O registers                        ; 68 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 416 / 1,395 ( 30 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 69 / 154 ( 45 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M9Ks                                        ; 48 / 66 ( 73 % )           ;
; Total block memory bits                     ; 347,424 / 608,256 ( 57 % ) ;
; Total block memory implementation bits      ; 442,368 / 608,256 ( 73 % ) ;
; Embedded Multiplier 9-bit elements          ; 5 / 132 ( 4 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 9.7% / 9.5% / 9.9%         ;
; Peak interconnect usage (total/H/V)         ; 30.2% / 28.7% / 32.5%      ;
; Maximum fan-out                             ; 1669                       ;
; Highest non-global fan-out                  ; 227                        ;
; Total fan-out                               ; 24768                      ;
; Average fan-out                             ; 3.30                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+----------------------------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                            ;
;                                              ;                       ;                                ;
; Total logic elements                         ; 5390 / 22320 ( 24 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 3459                  ; 0                              ;
;     -- Register only                         ; 399                   ; 0                              ;
;     -- Combinational with a register         ; 1532                  ; 0                              ;
;                                              ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                                ;
;     -- 4 input functions                     ; 2792                  ; 0                              ;
;     -- 3 input functions                     ; 1349                  ; 0                              ;
;     -- <=2 input functions                   ; 850                   ; 0                              ;
;     -- Register only                         ; 399                   ; 0                              ;
;                                              ;                       ;                                ;
; Logic elements by mode                       ;                       ;                                ;
;     -- normal mode                           ; 4166                  ; 0                              ;
;     -- arithmetic mode                       ; 825                   ; 0                              ;
;                                              ;                       ;                                ;
; Total registers                              ; 1999                  ; 0                              ;
;     -- Dedicated logic registers             ; 1931 / 22320 ( 9 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 136                   ; 0                              ;
;                                              ;                       ;                                ;
; Total LABs:  partially or completely used    ; 416 / 1395 ( 30 % )   ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                              ;
; I/O pins                                     ; 69                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 5 / 132 ( 4 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 347424                ; 0                              ;
; Total RAM block bits                         ; 442368                ; 0                              ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 48 / 66 ( 72 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 2 / 24 ( 8 % )        ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 220 ( 16 % )     ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                                ;
; Connections                                  ;                       ;                                ;
;     -- Input Connections                     ; 1997                  ; 1                              ;
;     -- Registered Input Connections          ; 1906                  ; 0                              ;
;     -- Output Connections                    ; 17                    ; 1981                           ;
;     -- Registered Output Connections         ; 0                     ; 0                              ;
;                                              ;                       ;                                ;
; Internal Connections                         ;                       ;                                ;
;     -- Total Connections                     ; 25008                 ; 1987                           ;
;     -- Registered Connections                ; 11170                 ; 0                              ;
;                                              ;                       ;                                ;
; External Connections                         ;                       ;                                ;
;     -- Top                                   ; 32                    ; 1982                           ;
;     -- hard_block:auto_generated_inst        ; 1982                  ; 0                              ;
;                                              ;                       ;                                ;
; Partition Interface                          ;                       ;                                ;
;     -- Input Ports                           ; 6                     ; 1                              ;
;     -- Output Ports                          ; 47                    ; 3                              ;
;     -- Bidir Ports                           ; 16                    ; 0                              ;
;                                              ;                       ;                                ;
; Registered Ports                             ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 0                              ;
;                                              ;                       ;                                ;
; Port Connectivity                            ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                              ;
+----------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_27   ; E1    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CONF_DATA0 ; H2    ; 1        ; 0            ; 22           ; 7            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SPI_DI     ; R1    ; 2        ; 0            ; 5            ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SPI_SCK    ; T3    ; 3        ; 1            ; 0            ; 0            ; 116                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SPI_SS2    ; T4    ; 3        ; 5            ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SPI_SS3    ; G15   ; 6        ; 53           ; 20           ; 14           ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUDIO_L     ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_R     ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED         ; G1    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[0]  ; B14   ; 7        ; 45           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; B13   ; 7        ; 49           ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; D15   ; 6        ; 53           ; 26           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; D14   ; 7        ; 51           ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; C14   ; 7        ; 51           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; C15   ; 6        ; 53           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; C16   ; 6        ; 53           ; 30           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; B16   ; 6        ; 53           ; 22           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; A15   ; 7        ; 38           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; A14   ; 7        ; 47           ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; A13   ; 7        ; 49           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; A12   ; 7        ; 43           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; D16   ; 6        ; 53           ; 25           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; A11   ; 7        ; 40           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; B12   ; 7        ; 43           ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; C9    ; 7        ; 31           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; C8    ; 8        ; 23           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; B10   ; 7        ; 34           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; A10   ; 7        ; 34           ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; D8    ; 8        ; 23           ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_DO      ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; J15   ; 5        ; 53           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; F15   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; F16   ; 6        ; 53           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS      ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS      ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------+
; SDRAM_DQ[0]  ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[0]~en  ;
; SDRAM_DQ[10] ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[10]~en ;
; SDRAM_DQ[11] ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[11]~en ;
; SDRAM_DQ[12] ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[12]~en ;
; SDRAM_DQ[13] ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[13]~en ;
; SDRAM_DQ[14] ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[14]~en ;
; SDRAM_DQ[15] ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[15]~en ;
; SDRAM_DQ[1]  ; C2    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[1]~en  ;
; SDRAM_DQ[2]  ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[2]~en  ;
; SDRAM_DQ[3]  ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[3]~en  ;
; SDRAM_DQ[4]  ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[4]~en  ;
; SDRAM_DQ[5]  ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[5]~en  ;
; SDRAM_DQ[6]  ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[6]~en  ;
; SDRAM_DQ[7]  ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 6                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[7]~en  ;
; SDRAM_DQ[8]  ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[8]~en  ;
; SDRAM_DQ[9]  ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:sdram|SDRAM_DQ[9]~en  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                             ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; F4       ; nSTATUS                                  ; -                      ; -                ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As input tri-stated    ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; CONF_DATA0       ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                      ; -                ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO      ; VGA_B[5]         ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; VGA_B[4]         ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; SPI_SS3          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; VGA_G[5]         ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; VGA_G[4]         ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; SDRAM_A[9]       ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; SDRAM_A[11]      ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; SDRAM_A[3]       ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; SDRAM_nCS        ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; SDRAM_A[5]       ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; SDRAM_nRAS       ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; SDRAM_nCAS       ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; SDRAM_DQMH       ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; SDRAM_DQML       ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; SDRAM_DQ[6]      ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; SDRAM_DQ[7]      ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; SDRAM_DQ[4]      ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; SDRAM_DQ[10]     ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; SDRAM_DQ[8]      ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; SDRAM_DQ[12]     ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; SDRAM_DQ[11]     ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; SDRAM_DQ[5]      ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; SDRAM_DQ[2]      ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; SDRAM_DQ[3]      ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; SDRAM_DQ[13]     ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 4 / 25 ( 16 % )  ; 3.3V          ; --           ;
; 4        ; 7 / 20 ( 35 % )  ; 3.3V          ; --           ;
; 5        ; 13 / 18 ( 72 % ) ; 3.3V          ; --           ;
; 6        ; 8 / 13 ( 62 % )  ; 3.3V          ; --           ;
; 7        ; 15 / 24 ( 63 % ) ; 3.3V          ; --           ;
; 8        ; 17 / 24 ( 71 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; CLOCK_27                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; LED                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; SPI_SS3                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 18         ; 1        ; CONF_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; SPI_DI                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; SPI_DO                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; SPI_SCK                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; SPI_SS2                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; VGA_VS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; VGA_HS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                              ;
+-------------------------------+--------------------------------------------------------------------------+
; Name                          ; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                   ;
; Compensate clock              ; clock0                                                                   ;
; Compensated input/output pins ; --                                                                       ;
; Switchover type               ; --                                                                       ;
; Input frequency 0             ; 27.0 MHz                                                                 ;
; Input frequency 1             ; --                                                                       ;
; Nominal PFD frequency         ; 27.0 MHz                                                                 ;
; Nominal VCO frequency         ; 432.0 MHz                                                                ;
; VCO post scale K counter      ; 2                                                                        ;
; VCO frequency control         ; Auto                                                                     ;
; VCO phase shift step          ; 289 ps                                                                   ;
; VCO multiply                  ; --                                                                       ;
; VCO divide                    ; --                                                                       ;
; Freq min lock                 ; 18.75 MHz                                                                ;
; Freq max lock                 ; 40.64 MHz                                                                ;
; M VCO Tap                     ; 0                                                                        ;
; M Initial                     ; 1                                                                        ;
; M value                       ; 16                                                                       ;
; N value                       ; 1                                                                        ;
; Charge pump current           ; setting 1                                                                ;
; Loop filter resistance        ; setting 27                                                               ;
; Loop filter capacitance       ; setting 0                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                       ;
; Bandwidth type                ; Medium                                                                   ;
; Real time reconfigurable      ; Off                                                                      ;
; Scan chain MIF file           ; --                                                                       ;
; Preserve PLL counter order    ; Off                                                                      ;
; PLL location                  ; PLL_1                                                                    ;
; Inclk0 signal                 ; CLOCK_27                                                                 ;
; Inclk1 signal                 ; --                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                            ;
; Inclk1 signal type            ; --                                                                       ;
+-------------------------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 16   ; 9   ; 48.0 MHz         ; 0 (0 ps)    ; 5.00 (289 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 8    ; 9   ; 24.0 MHz         ; 0 (0 ps)    ; 2.50 (289 ps)    ; 50/50      ; C1      ; 18            ; 9/9 Even   ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                       ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Zaxxon_MiST                                      ; 5390 (38)   ; 1931 (5)                  ; 68 (68)       ; 347424      ; 48   ; 5            ; 3       ; 1         ; 69   ; 0            ; 3459 (22)    ; 399 (2)           ; 1532 (36)        ; |Zaxxon_MiST                                                                                                                                              ; work         ;
;    |arcade_inputs:inputs|                         ; 58 (58)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 31 (31)          ; |Zaxxon_MiST|arcade_inputs:inputs                                                                                                                         ; work         ;
;    |dac:dac|                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |Zaxxon_MiST|dac:dac                                                                                                                                      ; work         ;
;    |data_io:data_io|                              ; 105 (105)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 32 (32)           ; 65 (65)          ; |Zaxxon_MiST|data_io:data_io                                                                                                                              ; work         ;
;    |mist_video:mist_video|                        ; 754 (21)    ; 409 (20)                  ; 0 (0)         ; 34816       ; 5    ; 3            ; 3       ; 0         ; 0    ; 0            ; 343 (0)      ; 78 (18)           ; 333 (4)          ; |Zaxxon_MiST|mist_video:mist_video                                                                                                                        ; work         ;
;       |RGBtoYPbPr:rgb2ypbpr|                      ; 205 (159)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (56)      ; 8 (8)             ; 98 (77)          ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr                                                                                                   ; work         ;
;          |lpm_mult:Mult0|                         ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 3 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 3 (3)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;          |lpm_mult:Mult1|                         ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 9 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 14 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_lgh:auto_generated| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated ; work         ;
;          |lpm_mult:Mult2|                         ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 2 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult2                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult2|multcore:mult_core                                                                 ; work         ;
;          |lpm_mult:Mult3|                         ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult3                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult3|multcore:mult_core                                                                 ; work         ;
;          |lpm_mult:Mult4|                         ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult4                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult4|multcore:mult_core                                                                 ; work         ;
;          |lpm_mult:Mult5|                         ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult5                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; |Zaxxon_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult5|multcore:mult_core                                                                 ; work         ;
;       |cofi:cofi|                                 ; 60 (60)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 14 (14)           ; 21 (21)          ; |Zaxxon_MiST|mist_video:mist_video|cofi:cofi                                                                                                              ; work         ;
;       |osd:osd|                                   ; 336 (336)   ; 165 (165)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (168)    ; 22 (22)           ; 146 (146)        ; |Zaxxon_MiST|mist_video:mist_video|osd:osd                                                                                                                ; work         ;
;          |altsyncram:osd_buffer_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0                                                                                    ; work         ;
;             |altsyncram_dle1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated                                                     ; work         ;
;       |scandoubler:scandoubler|                   ; 136 (136)   ; 83 (83)                   ; 0 (0)         ; 18432       ; 3    ; 3            ; 3       ; 0         ; 0    ; 0            ; 51 (51)      ; 16 (16)           ; 69 (69)          ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler                                                                                                ; work         ;
;          |altsyncram:sd_buffer_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0                                                                     ; work         ;
;             |altsyncram_ovd1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_ovd1:auto_generated                                      ; work         ;
;          |lpm_mult:Mult0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0                                                                                 ; work         ;
;             |mult_4at:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated                                                         ; work         ;
;          |lpm_mult:Mult1|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1                                                                                 ; work         ;
;             |mult_4at:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated                                                         ; work         ;
;          |lpm_mult:Mult2|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2                                                                                 ; work         ;
;             |mult_4at:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated                                                         ; work         ;
;    |pll_mist:pll|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|pll_mist:pll                                                                                                                                 ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|pll_mist:pll|altpll:altpll_component                                                                                                         ; work         ;
;          |pll_mist_altpll:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated                                                                          ; work         ;
;    |sdram:sdram|                                  ; 407 (407)   ; 233 (233)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (168)    ; 95 (95)           ; 144 (144)        ; |Zaxxon_MiST|sdram:sdram                                                                                                                                  ; work         ;
;    |user_io:user_io|                              ; 313 (313)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (185)    ; 31 (31)           ; 97 (97)          ; |Zaxxon_MiST|user_io:user_io                                                                                                                              ; work         ;
;    |zaxxon:zaxxon|                                ; 3751 (616)  ; 1023 (316)                ; 0 (0)         ; 312608      ; 43   ; 2            ; 0       ; 1         ; 0    ; 0            ; 2706 (283)   ; 160 (101)         ; 885 (210)        ; |Zaxxon_MiST|zaxxon:zaxxon                                                                                                                                ; work         ;
;       |Sega_Crypt:rom_cpu|                        ; 37 (37)     ; 25 (25)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 26 (26)          ; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu                                                                                                             ; work         ;
;          |dec_315_5013:dec_315_5013|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5013:dec_315_5013                                                                                   ; work         ;
;             |altsyncram:rom_data_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5013:dec_315_5013|altsyncram:rom_data_rtl_0                                                         ; work         ;
;                |altsyncram_t071:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5013:dec_315_5013|altsyncram:rom_data_rtl_0|altsyncram_t071:auto_generated                          ; work         ;
;          |dec_315_5061:dec_315_5061|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061                                                                                   ; work         ;
;             |altsyncram:rom_data_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0                                                         ; work         ;
;                |altsyncram_u071:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated                          ; work         ;
;       |T80se:cpu|                                 ; 2443 (17)   ; 351 (10)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2090 (12)    ; 34 (3)            ; 319 (2)          ; |Zaxxon_MiST|zaxxon:zaxxon|T80se:cpu                                                                                                                      ; work         ;
;          |T80:u0|                                 ; 2426 (1131) ; 341 (213)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2078 (913)   ; 31 (15)           ; 317 (198)        ; |Zaxxon_MiST|zaxxon:zaxxon|T80se:cpu|T80:u0                                                                                                               ; work         ;
;             |T80_ALU:alu|                         ; 504 (504)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (504)    ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|T80se:cpu|T80:u0|T80_ALU:alu                                                                                                   ; work         ;
;             |T80_MCode:mcode|                     ; 514 (514)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 506 (506)    ; 0 (0)             ; 8 (8)            ; |Zaxxon_MiST|zaxxon:zaxxon|T80se:cpu|T80:u0|T80_MCode:mcode                                                                                               ; work         ;
;             |T80_Reg:Regs|                        ; 296 (296)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 16 (16)           ; 125 (125)        ; |Zaxxon_MiST|zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs                                                                                                  ; work         ;
;       |dpram:bg_graphics_1|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:bg_graphics_1                                                                                                            ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0                                                                                       ; work         ;
;             |altsyncram_66d1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated                                                        ; work         ;
;       |dpram:bg_graphics_2|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:bg_graphics_2                                                                                                            ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0                                                                                       ; work         ;
;             |altsyncram_66d1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated                                                        ; work         ;
;       |dpram:char_color|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:char_color                                                                                                               ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:char_color|altsyncram:ram_rtl_0                                                                                          ; work         ;
;             |altsyncram_g0d1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:char_color|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated                                                           ; work         ;
;       |dpram:map_tile_1|                          ; 13 (0)      ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 8 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_1                                                                                                               ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 13 (0)      ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 8 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0                                                                                          ; work         ;
;             |altsyncram_s9d1:auto_generated|      ; 13 (1)      ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (1)             ; 8 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated                                                           ; work         ;
;                |decode_jsa:decode2|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|decode_jsa:decode2                                        ; work         ;
;                |mux_3nb:mux3|                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|mux_3nb:mux3                                              ; work         ;
;       |dpram:map_tile_2|                          ; 9 (0)       ; 1 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 6 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_2                                                                                                               ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 9 (0)       ; 1 (0)                     ; 0 (0)         ; 98304       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 6 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_2|altsyncram:ram_rtl_0                                                                                          ; work         ;
;             |altsyncram_s9d1:auto_generated|      ; 9 (1)       ; 1 (1)                     ; 0 (0)         ; 98304       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 6 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_2|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated                                                           ; work         ;
;                |decode_jsa:decode2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_2|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|decode_jsa:decode2                                        ; work         ;
;                |mux_3nb:mux3|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:map_tile_2|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|mux_3nb:mux3                                              ; work         ;
;       |dpram:palette|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:palette                                                                                                                  ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0                                                                                             ; work         ;
;             |altsyncram_g0d1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated                                                              ; work         ;
;       |gen_ram:sprites_online_ram|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprites_online_ram                                                                                                     ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprites_online_ram|altsyncram:ram_rtl_0                                                                                ; work         ;
;             |altsyncram_ka81:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprites_online_ram|altsyncram:ram_rtl_0|altsyncram_ka81:auto_generated                                                 ; work         ;
;       |gen_ram:sprites_ram|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprites_ram                                                                                                            ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprites_ram|altsyncram:ram_rtl_0                                                                                       ; work         ;
;             |altsyncram_ec81:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprites_ram|altsyncram:ram_rtl_0|altsyncram_ec81:auto_generated                                                        ; work         ;
;       |gen_ram:sprlinebuf|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprlinebuf                                                                                                             ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprlinebuf|altsyncram:ram_rtl_0                                                                                        ; work         ;
;             |altsyncram_ec81:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:sprlinebuf|altsyncram:ram_rtl_0|altsyncram_ec81:auto_generated                                                         ; work         ;
;       |gen_ram:video_ram|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:video_ram                                                                                                              ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:video_ram|altsyncram:ram_rtl_0                                                                                         ; work         ;
;             |altsyncram_1f81:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:video_ram|altsyncram:ram_rtl_0|altsyncram_1f81:auto_generated                                                          ; work         ;
;       |gen_ram:wram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:wram                                                                                                                   ; work         ;
;          |altsyncram:ram_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:wram|altsyncram:ram_rtl_0                                                                                              ; work         ;
;             |altsyncram_ff81:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|gen_ram:wram|altsyncram:ram_rtl_0|altsyncram_ff81:auto_generated                                                               ; work         ;
;       |zaxxon_sound:sound_board|                  ; 656 (656)   ; 329 (329)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 317 (317)    ; 22 (22)           ; 317 (317)        ; |Zaxxon_MiST|zaxxon:zaxxon|zaxxon_sound:sound_board                                                                                                       ; work         ;
;          |lpm_mult:Mult0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0                                                                                        ; work         ;
;             |mult_l4t:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Zaxxon_MiST|zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated                                                                ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+
; LED          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_HS       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_VS       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; AUDIO_L      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; AUDIO_R      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SPI_DO       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SDRAM_A[0]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[1]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[2]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[3]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[4]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[5]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[6]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[7]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[8]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[9]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[10]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[11]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[12]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_DQML   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_DQMH   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nWE    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nCAS   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nRAS   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nCS    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SDRAM_DQ[0]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[1]  ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; SDRAM_DQ[2]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[3]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[4]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[5]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[6]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[7]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[8]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[9]  ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[10] ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[11] ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[12] ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[13] ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[14] ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[15] ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 437 ps ; (1) 367 ps ;
; CLOCK_27     ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SPI_DI       ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; SPI_SS2      ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; SPI_SCK      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --         ;
; CONF_DATA0   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; SPI_SS3      ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SDRAM_DQ[0]                                                                                                  ;                   ;         ;
; SDRAM_DQ[1]                                                                                                  ;                   ;         ;
; SDRAM_DQ[2]                                                                                                  ;                   ;         ;
; SDRAM_DQ[3]                                                                                                  ;                   ;         ;
; SDRAM_DQ[4]                                                                                                  ;                   ;         ;
; SDRAM_DQ[5]                                                                                                  ;                   ;         ;
; SDRAM_DQ[6]                                                                                                  ;                   ;         ;
; SDRAM_DQ[7]                                                                                                  ;                   ;         ;
; SDRAM_DQ[8]                                                                                                  ;                   ;         ;
; SDRAM_DQ[9]                                                                                                  ;                   ;         ;
; SDRAM_DQ[10]                                                                                                 ;                   ;         ;
; SDRAM_DQ[11]                                                                                                 ;                   ;         ;
; SDRAM_DQ[12]                                                                                                 ;                   ;         ;
; SDRAM_DQ[13]                                                                                                 ;                   ;         ;
; SDRAM_DQ[14]                                                                                                 ;                   ;         ;
; SDRAM_DQ[15]                                                                                                 ;                   ;         ;
; CLOCK_27                                                                                                     ;                   ;         ;
; SPI_DI                                                                                                       ;                   ;         ;
;      - mist_video:mist_video|osd:osd|bcnt[8]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - data_io:data_io|cmd[0]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|downloading_reg~0                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|addr_reset~0                                                                          ; 0                 ; 0       ;
;      - user_io:user_io|always6~0                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|uploading_reg~0                                                                       ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|osd_enable~1                                                            ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[0]~feeder                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[0]~feeder                                                          ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[0]~feeder                                                                        ; 0                 ; 0       ;
;      - data_io:data_io|data_w[0]~feeder                                                                      ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[0]~feeder                                                                        ; 0                 ; 0       ;
; SPI_SS2                                                                                                      ;                   ;         ;
;      - data_io:data_io|cnt[0]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[1]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[2]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[3]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|data_w[0]~0                                                                           ; 0                 ; 0       ;
;      - data_io:data_io|cmd[7]~0                                                                              ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[3]~0                                                                             ; 0                 ; 0       ;
; SPI_SCK                                                                                                      ;                   ;         ;
;      - user_io:user_io|SPI_MISO~reg0                                                                         ; 0                 ; 0       ;
;      - user_io:user_io|SPI_MISO~en                                                                           ; 0                 ; 0       ;
;      - data_io:data_io|downloading_reg                                                                       ; 0                 ; 0       ;
;      - data_io:data_io|cmd[0]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cmd[1]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cmd[2]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cmd[3]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cmd[4]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cmd[5]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cmd[6]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cmd[7]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[0]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[1]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[2]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[3]                                                                                ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[0]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[1]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[2]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[3]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[4]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[2]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[7]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[8]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[9]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[10]                                                                ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[1]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[2]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[3]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[4]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[5]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[6]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[7]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[8]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|byte_cnt[9]                                                                           ; 1                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[1]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[2]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[3]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[4]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[5]                                                                    ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ram_block1a4 ; 0                 ; 0       ;
;      - data_io:data_io|addr_reset                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[5]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[4]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[6]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[1]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|bit_cnt[1]                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[2]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|bit_cnt[0]                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[3]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[0]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[5]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[6]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[7]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[4]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|bit_cnt[2]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[3]                                                                               ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[5]                                                                               ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[6]                                                                               ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[4]                                                                               ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[0]                                                                               ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[2]                                                                               ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[1]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[4]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[0]                                                                        ; 1                 ; 0       ;
;      - user_io:user_io|spi_receiver_strobe_r                                                                 ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[7]                                                                        ; 1                 ; 0       ;
;      - user_io:user_io|spi_byte_in[1]                                                                        ; 1                 ; 0       ;
;      - user_io:user_io|spi_byte_in[3]                                                                        ; 1                 ; 0       ;
;      - user_io:user_io|spi_byte_in[2]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[3]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[5]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|cmd[0]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[0]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|cmd[2]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[1]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|cmd[3]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[2]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|cmd[1]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[0]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|cmd[4]                                                                                ; 1                 ; 0       ;
;      - user_io:user_io|cmd[7]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[6]                                                                               ; 0                 ; 0       ;
;      - user_io:user_io|cmd[5]                                                                                ; 1                 ; 0       ;
;      - user_io:user_io|cmd[6]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[0]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|uploading_reg                                                                         ; 0                 ; 0       ;
;      - user_io:user_io|spi_transfer_end_r                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|rclk                                                                                  ; 1                 ; 0       ;
;      - data_io:data_io|data_w[0]                                                                             ; 1                 ; 0       ;
;      - data_io:data_io|data_w[1]                                                                             ; 1                 ; 0       ;
;      - data_io:data_io|data_w[2]                                                                             ; 1                 ; 0       ;
;      - data_io:data_io|data_w[3]                                                                             ; 1                 ; 0       ;
;      - data_io:data_io|data_w[4]                                                                             ; 1                 ; 0       ;
;      - data_io:data_io|data_w[5]                                                                             ; 1                 ; 0       ;
;      - data_io:data_io|data_w[6]                                                                             ; 1                 ; 0       ;
;      - data_io:data_io|data_w[7]                                                                             ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|osd_enable                                                              ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[5]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[7]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[6]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[4]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[3]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[2]                                                                 ; 0                 ; 0       ;
; CONF_DATA0                                                                                                   ;                   ;         ;
;      - user_io:user_io|SPI_MISO~en                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[0]                                                                            ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[1]                                                                            ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[2]                                                                            ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[6]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[4]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[3]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[1]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[0]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[1]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[2]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[3]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[4]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[5]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[6]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[7]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[8]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[9]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[5]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[7]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[2]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_in[6]~0                                                                      ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[0]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|sbuf[5]~0                                                                             ; 1                 ; 6       ;
;      - user_io:user_io|spi_transfer_end_r                                                                    ; 1                 ; 6       ;
; SPI_SS3                                                                                                      ;                   ;         ;
;      - mist_video:mist_video|osd:osd|cnt[0]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[1]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[2]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[3]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[4]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[2]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[7]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[8]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[9]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[10]                                                                ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[7]~0                                                                ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|comb~0                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[2]                                                                 ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location               ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                           ; PIN_E1                 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CONF_DATA0                                                                                                         ; PIN_H2                 ; 25      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_SCK                                                                                                            ; PIN_T3                 ; 116     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SPI_SS2                                                                                                            ; PIN_T4                 ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_SS3                                                                                                            ; PIN_G15                ; 25      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|DATA_OUT.rd_int                                                                                    ; FF_X4_Y1_N11           ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|DATA_OUT.wr_int                                                                                    ; FF_X4_Y1_N21           ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|always2~0                                                                                          ; LCCOMB_X4_Y1_N8        ; 50      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|cmd[7]~0                                                                                           ; LCCOMB_X3_Y1_N28       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|data_w[0]~3                                                                                        ; LCCOMB_X3_Y1_N26       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|ioctl_addr[24]~47                                                                                  ; LCCOMB_X4_Y1_N18       ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|sbuf[3]~0                                                                                          ; LCCOMB_X3_Y1_N10       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|cofi:cofi|blue_out[0]~6                                                                      ; LCCOMB_X30_Y11_N26     ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|cofi:cofi|ce~0                                                                               ; LCCOMB_X30_Y11_N4      ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|LessThan0~1                                                                          ; LCCOMB_X5_Y1_N28       ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|always0~1                                                                            ; LCCOMB_X18_Y1_N12      ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|always1~0                                                                            ; LCCOMB_X31_Y21_N22     ; 21      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|auto_ce_pix                                                                          ; FF_X19_Y25_N1          ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|bcnt[0]~13                                                                           ; LCCOMB_X18_Y1_N28      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|cmd[7]~0                                                                             ; LCCOMB_X18_Y1_N16      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|comb~0                                                                               ; LCCOMB_X21_Y1_N0       ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|hs_high[1]~0                                                                         ; LCCOMB_X27_Y9_N20      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|hs_low[1]~0                                                                          ; LCCOMB_X27_Y9_N6       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|v_cnt[0]~3                                                                           ; LCCOMB_X34_Y9_N12      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|vs_high[10]~0                                                                        ; LCCOMB_X27_Y9_N8       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|vs_low[10]~0                                                                         ; LCCOMB_X28_Y9_N8       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|Equal0~0                                                             ; LCCOMB_X34_Y21_N0      ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|Equal4~7                                                             ; LCCOMB_X36_Y28_N12     ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|always2~0                                                            ; LCCOMB_X31_Y21_N26     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|always3~0                                                            ; LCCOMB_X31_Y21_N2      ; 51      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|ce_x2~0                                                              ; LCCOMB_X35_Y21_N4      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|i_div[2]~4                                                           ; LCCOMB_X34_Y21_N2      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|sd_hcnt[1]~32                                                        ; LCCOMB_X35_Y21_N8      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0]                               ; PLL_1                  ; 305     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1]                               ; PLL_1                  ; 1632    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_locked                               ; PLL_1                  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                              ; FF_X17_Y4_N17          ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                              ; FF_X17_Y4_N17          ; 211     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sdram:sdram|Decoder0~1                                                                                             ; LCCOMB_X29_Y29_N0      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Decoder0~2                                                                                             ; LCCOMB_X29_Y29_N26     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_A[1]~9                                                                                           ; LCCOMB_X36_Y29_N8      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[0]~en                                                                                         ; DDIOOECELL_X1_Y34_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[10]~en                                                                                        ; DDIOOECELL_X16_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[11]~en                                                                                        ; DDIOOECELL_X11_Y34_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[12]~en                                                                                        ; DDIOOECELL_X14_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[13]~en                                                                                        ; DDIOOECELL_X3_Y34_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[14]~en                                                                                        ; DDIOOECELL_X7_Y34_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[15]~en                                                                                        ; DDIOOECELL_X7_Y34_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[1]~en                                                                                         ; DDIOOECELL_X0_Y27_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[2]~en                                                                                         ; DDIOOECELL_X9_Y34_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[3]~en                                                                                         ; DDIOOECELL_X7_Y34_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[4]~en                                                                                         ; DDIOOECELL_X16_Y34_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[5]~en                                                                                         ; DDIOOECELL_X9_Y34_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[6]~en                                                                                         ; DDIOOECELL_X20_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[7]~en                                                                                         ; DDIOOECELL_X18_Y34_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[8]~en                                                                                         ; DDIOOECELL_X14_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[9]~en                                                                                         ; DDIOOECELL_X18_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last2~34                                                                                          ; LCCOMB_X38_Y29_N18     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last2~37                                                                                          ; LCCOMB_X38_Y29_N12     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last2~38                                                                                          ; LCCOMB_X34_Y29_N18     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last~38                                                                                           ; LCCOMB_X39_Y29_N26     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last~39                                                                                           ; LCCOMB_X39_Y29_N14     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last~40                                                                                           ; LCCOMB_X36_Y29_N10     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_latch[0][19]~1                                                                                    ; LCCOMB_X30_Y29_N28     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_latch[1][17]~0                                                                                    ; LCCOMB_X29_Y29_N20     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|always1~0                                                                                              ; LCCOMB_X30_Y29_N14     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|bg_q[23]~3                                                                                             ; LCCOMB_X30_Y29_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|bg_q[7]~1                                                                                              ; LCCOMB_X30_Y29_N30     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|init                                                                                                   ; FF_X32_Y29_N19         ; 31      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|port1_state~3                                                                                          ; LCCOMB_X38_Y27_N2      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|port2_state~2                                                                                          ; LCCOMB_X34_Y29_N20     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|refresh_cnt[3]~32                                                                                      ; LCCOMB_X36_Y29_N4      ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|sp_q[23]~1                                                                                             ; LCCOMB_X30_Y29_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|sp_q[7]~0                                                                                              ; LCCOMB_X30_Y29_N20     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|Equal4~0                                                                                           ; LCCOMB_X1_Y2_N4        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|SPI_MISO~en                                                                                        ; FF_X1_Y2_N3            ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|always4~0                                                                                          ; LCCOMB_X2_Y4_N4        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|but_sw[5]                                                                                          ; FF_X20_Y4_N25          ; 102     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|but_sw[5]~3                                                                                        ; LCCOMB_X11_Y8_N24      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|cmd_block.acmd[0]~0                                                                                ; LCCOMB_X10_Y8_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|core_mod[4]~0                                                                                      ; LCCOMB_X11_Y8_N2       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|joystick_0[2]~0                                                                                    ; LCCOMB_X15_Y8_N0       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|joystick_1[2]~2                                                                                    ; LCCOMB_X15_Y8_N18      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|key_pressed~2                                                                                      ; LCCOMB_X12_Y9_N0       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|sbuf[5]~0                                                                                          ; LCCOMB_X1_Y2_N22       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|serial_out_rptr[5]~8                                                                               ; LCCOMB_X3_Y3_N28       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|spi_byte_in[6]~0                                                                                   ; LCCOMB_X1_Y2_N18       ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[0]                                                                                          ; FF_X12_Y8_N1           ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; user_io:user_io|status[19]~5                                                                                       ; LCCOMB_X12_Y8_N2       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[27]~6                                                                                       ; LCCOMB_X12_Y8_N28      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[2]                                                                                          ; FF_X18_Y8_N11          ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[6]~4                                                                                        ; LCCOMB_X12_Y8_N26      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|Equal1~0                                                                                             ; LCCOMB_X19_Y20_N22     ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|Equal55~2                                                                                            ; LCCOMB_X19_Y20_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|Equal5~2                                                                                             ; LCCOMB_X24_Y21_N26     ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|Equal68~0                                                                                            ; LCCOMB_X20_Y25_N28     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|Equal6~2                                                                                             ; LCCOMB_X25_Y21_N28     ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|Sega_Crypt:rom_cpu|phase                                                                             ; FF_X30_Y24_N17         ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|DI_Reg[7]~2                                                                                ; LCCOMB_X19_Y20_N14     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|ACC[7]~14                                                                           ; LCCOMB_X34_Y15_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|A[10]~33                                                                            ; LCCOMB_X31_Y16_N8      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|A[15]~40                                                                            ; LCCOMB_X32_Y12_N8      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|DO[0]~24                                                                            ; LCCOMB_X28_Y13_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|F[3]~104                                                                            ; LCCOMB_X34_Y14_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|Fp[6]~0                                                                             ; LCCOMB_X34_Y15_N12     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|IR[2]~9                                                                             ; LCCOMB_X28_Y16_N0      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|IR[3]~10                                                                            ; LCCOMB_X28_Y16_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|ISet[1]                                                                             ; FF_X36_Y12_N19         ; 98      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|ISet[1]~3                                                                           ; LCCOMB_X32_Y12_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|IStatus[1]~1                                                                        ; LCCOMB_X39_Y12_N10     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|I[7]~1                                                                              ; LCCOMB_X31_Y15_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|MCycle[2]~3                                                                         ; LCCOMB_X34_Y14_N16     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|PC[15]~13                                                                           ; LCCOMB_X32_Y12_N6      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|Pre_XY_F_M[2]~1                                                                     ; LCCOMB_X34_Y13_N28     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|R[0]~14                                                                             ; LCCOMB_X31_Y17_N28     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|R[7]~13                                                                             ; LCCOMB_X31_Y15_N10     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|SP[0]~9                                                                             ; LCCOMB_X38_Y16_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|SP[15]~5                                                                            ; LCCOMB_X38_Y16_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[0][7]~10                                                         ; LCCOMB_X41_Y19_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[1][7]~8                                                          ; LCCOMB_X43_Y19_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[2][7]~7                                                          ; LCCOMB_X43_Y19_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][7]~11                                                         ; LCCOMB_X43_Y19_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[4][7]~5                                                          ; LCCOMB_X41_Y19_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[5][7]~1                                                          ; LCCOMB_X43_Y19_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[6][7]~3                                                          ; LCCOMB_X43_Y19_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsH[7][7]~6                                                          ; LCCOMB_X43_Y19_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][0]~8                                                          ; LCCOMB_X41_Y19_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][0]~7                                                          ; LCCOMB_X41_Y19_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[2][0]~6                                                          ; LCCOMB_X43_Y19_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[3][0]~9                                                          ; LCCOMB_X43_Y19_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[4][0]~4                                                          ; LCCOMB_X41_Y19_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[5][0]~1                                                          ; LCCOMB_X43_Y19_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[6][0]~3                                                          ; LCCOMB_X43_Y19_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|T80_Reg:Regs|RegsL[7][0]~5                                                          ; LCCOMB_X43_Y19_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|WZ[15]~45                                                                           ; LCCOMB_X30_Y16_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|WZ[7]~72                                                                            ; LCCOMB_X30_Y16_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|XY_State[1]~14                                                                      ; LCCOMB_X32_Y12_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|bg_graphics1_do_r[7]~2                                                                               ; LCCOMB_X19_Y20_N12     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|bg_graphics_1_we                                                                                     ; LCCOMB_X34_Y25_N28     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|bg_graphics_2_we                                                                                     ; LCCOMB_X34_Y25_N14     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|bg_graphics_addr[8]~0                                                                                ; LCCOMB_X18_Y20_N8      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|bg_position[10]~1                                                                                    ; LCCOMB_X20_Y21_N8      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|bg_position[6]~0                                                                                     ; LCCOMB_X20_Y21_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|ch_graphx1_do_r[7]~4                                                                                 ; LCCOMB_X19_Y20_N30     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|ch_ram_we~0                                                                                          ; LCCOMB_X23_Y16_N20     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|char_color_we                                                                                        ; LCCOMB_X39_Y25_N22     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|coin1_ena                                                                                            ; FF_X18_Y17_N23         ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|cpu_ena                                                                                              ; LCCOMB_X23_Y20_N2      ; 108     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|decode_jsa:decode2|eq_node[0]~3 ; LCCOMB_X34_Y25_N30     ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|decode_jsa:decode2|eq_node[1]~2 ; LCCOMB_X34_Y25_N20     ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|dpram:map_tile_2|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|decode_jsa:decode2|eq_node[0]~1 ; LCCOMB_X34_Y25_N2      ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|dpram:map_tile_2|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|decode_jsa:decode2|eq_node[1]~0 ; LCCOMB_X34_Y25_N0      ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|hcnt[0]                                                                                              ; FF_X18_Y20_N13         ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|hcnt[8]                                                                                              ; FF_X18_Y20_N29         ; 54      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|map_addr[13]~16                                                                                      ; LCCOMB_X20_Y24_N20     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|palette_we                                                                                           ; LCCOMB_X39_Y25_N28     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|port_a_r[5]~0                                                                                        ; LCCOMB_X16_Y24_N24     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|port_b_r[7]~1                                                                                        ; LCCOMB_X16_Y24_N20     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|port_c_r[2]~0                                                                                        ; LCCOMB_X16_Y24_N2      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_bit_nb[0]~2                                                                                       ; LCCOMB_X18_Y23_N8      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_buffer_ram_we~1                                                                                   ; LCCOMB_X19_Y20_N0      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_code[7]~0                                                                                         ; LCCOMB_X21_Y22_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_color[0]~0                                                                                        ; LCCOMB_X21_Y19_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_graphics1_do[7]~0                                                                                 ; LCCOMB_X21_Y22_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_graphics_addr[8]~4                                                                                ; LCCOMB_X21_Y22_N26     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_line[4]~5                                                                                         ; LCCOMB_X19_Y20_N28     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_line[4]~8                                                                                         ; LCCOMB_X23_Y20_N14     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_ok_r~0                                                                                            ; LCCOMB_X23_Y20_N16     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_online_ram_addr[1]~3                                                                              ; LCCOMB_X19_Y20_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_online_ram_we~4                                                                                   ; LCCOMB_X21_Y20_N4      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|sp_ram_we~0                                                                                          ; LCCOMB_X23_Y17_N22     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|vcnt[7]~0                                                                                            ; LCCOMB_X19_Y20_N18     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|video_vblank~0                                                                                       ; LCCOMB_X16_Y21_N2      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|vs_cnt[9]~14                                                                                         ; LCCOMB_X25_Y21_N30     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|wram_we                                                                                              ; LCCOMB_X23_Y17_N18     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|audio_r[19]~0                                                               ; LCCOMB_X17_Y23_N20     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|audio_sum[13]~20                                                            ; LCCOMB_X15_Y23_N4      ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|audio_sum[19]~62                                                            ; LCCOMB_X15_Y23_N16     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[0][19]~28                                                         ; LCCOMB_X24_Y26_N4      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[10][19]~34                                                        ; LCCOMB_X26_Y27_N4      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[11][19]~43                                                        ; LCCOMB_X23_Y26_N16     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[1][19]~25                                                         ; LCCOMB_X24_Y26_N8      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[2][19]~22                                                         ; LCCOMB_X24_Y25_N4      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[3][19]~31                                                         ; LCCOMB_X25_Y26_N4      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[4][19]~15                                                         ; LCCOMB_X24_Y26_N24     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[5][19]~9                                                          ; LCCOMB_X24_Y26_N10     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[6][19]~12                                                         ; LCCOMB_X18_Y24_N2      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[7][19]~19                                                         ; LCCOMB_X15_Y23_N8      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[8][19]~40                                                         ; LCCOMB_X26_Y27_N22     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|snd_addrs[9][19]~37                                                         ; LCCOMB_X16_Y24_N18     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|wave_addr[19]~1                                                             ; LCCOMB_X15_Y23_N2      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 305     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1         ; 1632    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; reset                                                                                ; FF_X17_Y4_N17 ; 211     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; user_io:user_io|status[0]                                                            ; FF_X12_Y8_N1  ; 6       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+--------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                          ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                                         ; M9K_X22_Y1_N0, M9K_X22_Y2_N0                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_ovd1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 18432  ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 3    ; None                                         ; M9K_X33_Y18_N0, M9K_X33_Y17_N0, M9K_X33_Y19_N0                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5013:dec_315_5013|altsyncram:rom_data_rtl_0|altsyncram_t071:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024   ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; db/Zaxxon.ram0_dec_315_5013_8a4eab98.hdl.mif ; M9K_X22_Y16_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024   ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; db/Zaxxon.ram0_dec_315_5061_8a4eab78.hdl.mif ; M9K_X22_Y16_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|dpram:bg_graphics_1|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                                         ; M9K_X22_Y10_N0, M9K_X22_Y9_N0                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|dpram:bg_graphics_2|altsyncram:ram_rtl_0|altsyncram_66d1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                                         ; M9K_X22_Y8_N0, M9K_X22_Y7_N0                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|dpram:char_color|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None                                         ; M9K_X22_Y25_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None                                         ; M9K_X33_Y24_N0, M9K_X33_Y31_N0, M9K_X22_Y24_N0, M9K_X33_Y14_N0, M9K_X33_Y26_N0, M9K_X33_Y12_N0, M9K_X33_Y15_N0, M9K_X22_Y13_N0, M9K_X22_Y14_N0, M9K_X33_Y21_N0, M9K_X22_Y26_N0, M9K_X22_Y29_N0, M9K_X33_Y13_N0, M9K_X22_Y30_N0, M9K_X33_Y20_N0, M9K_X22_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|dpram:map_tile_2|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 6                           ; 16384                       ; 6                           ; 98304               ; 12   ; None                                         ; M9K_X33_Y23_N0, M9K_X22_Y32_N0, M9K_X33_Y30_N0, M9K_X33_Y32_N0, M9K_X33_Y28_N0, M9K_X22_Y31_N0, M9K_X33_Y22_N0, M9K_X22_Y28_N0, M9K_X33_Y27_N0, M9K_X33_Y16_N0, M9K_X33_Y29_N0, M9K_X22_Y27_N0                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                         ; M9K_X33_Y25_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|gen_ram:sprites_online_ram|altsyncram:ram_rtl_0|altsyncram_ka81:auto_generated|ALTSYNCRAM                        ; AUTO ; Single Port      ; Single Clock ; 32           ; 9            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 288    ; 32                          ; 9                           ; --                          ; --                          ; 288                 ; 1    ; None                                         ; M9K_X22_Y23_N0                                                                                                                                                                                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|gen_ram:sprites_ram|altsyncram:ram_rtl_0|altsyncram_ec81:auto_generated|ALTSYNCRAM                               ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                                         ; M9K_X22_Y19_N0                                                                                                                                                                                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|gen_ram:sprlinebuf|altsyncram:ram_rtl_0|altsyncram_ec81:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                                         ; M9K_X22_Y22_N0                                                                                                                                                                                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|gen_ram:video_ram|altsyncram:ram_rtl_0|altsyncram_1f81:auto_generated|ALTSYNCRAM                                 ; AUTO ; Single Port      ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 1    ; None                                         ; M9K_X22_Y15_N0                                                                                                                                                                                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; No - Unknown  ;
; zaxxon:zaxxon|gen_ram:wram|altsyncram:ram_rtl_0|altsyncram_ff81:auto_generated|ALTSYNCRAM                                      ; AUTO ; Single Port      ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 4    ; None                                         ; M9K_X22_Y17_N0, M9K_X22_Y21_N0, M9K_X22_Y20_N0, M9K_X22_Y18_N0                                                                                                                                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5013:dec_315_5013|altsyncram:rom_data_rtl_0|altsyncram_t071:auto_generated|ALTSYNCRAM                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001000) (210) (136) (88)    ;(10101000) (250) (168) (A8)   ;(10000000) (200) (128) (80)   ;(10100000) (240) (160) (A0)   ;(00101000) (50) (40) (28)   ;(00100000) (40) (32) (20)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;
;8;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(10001000) (210) (136) (88)   ;(10101000) (250) (168) (A8)   ;(10001000) (210) (136) (88)   ;(10000000) (200) (128) (80)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;16;(10101000) (250) (168) (A8)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;24;(10001000) (210) (136) (88)    ;(10101000) (250) (168) (A8)   ;(10000000) (200) (128) (80)   ;(10100000) (240) (160) (A0)   ;(00101000) (50) (40) (28)   ;(00100000) (40) (32) (20)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;
;32;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(10001000) (210) (136) (88)   ;(10101000) (250) (168) (A8)   ;(10001000) (210) (136) (88)   ;(10000000) (200) (128) (80)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;40;(10001000) (210) (136) (88)    ;(10101000) (250) (168) (A8)   ;(10000000) (200) (128) (80)   ;(10100000) (240) (160) (A0)   ;(00101000) (50) (40) (28)   ;(00100000) (40) (32) (20)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;
;48;(10101000) (250) (168) (A8)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;56;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(10001000) (210) (136) (88)   ;(10101000) (250) (168) (A8)   ;(10001000) (210) (136) (88)   ;(10000000) (200) (128) (80)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;64;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(10001000) (210) (136) (88)   ;(10101000) (250) (168) (A8)   ;(10001000) (210) (136) (88)   ;(10000000) (200) (128) (80)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;72;(10001000) (210) (136) (88)    ;(10101000) (250) (168) (A8)   ;(10000000) (200) (128) (80)   ;(10100000) (240) (160) (A0)   ;(00101000) (50) (40) (28)   ;(00100000) (40) (32) (20)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;
;80;(10001000) (210) (136) (88)    ;(10101000) (250) (168) (A8)   ;(10000000) (200) (128) (80)   ;(10100000) (240) (160) (A0)   ;(00101000) (50) (40) (28)   ;(00100000) (40) (32) (20)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;
;88;(10101000) (250) (168) (A8)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;96;(10101000) (250) (168) (A8)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;104;(10101000) (250) (168) (A8)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(10100000) (240) (160) (A0)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;112;(00001000) (10) (8) (08)    ;(00101000) (50) (40) (28)   ;(10001000) (210) (136) (88)   ;(10101000) (250) (168) (A8)   ;(10001000) (210) (136) (88)   ;(10000000) (200) (128) (80)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;120;(10001000) (210) (136) (88)    ;(10101000) (250) (168) (A8)   ;(10000000) (200) (128) (80)   ;(10100000) (240) (160) (A0)   ;(00101000) (50) (40) (28)   ;(00100000) (40) (32) (20)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Zaxxon_MiST|zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ALTSYNCRAM                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00101000) (50) (40) (28)    ;(00001000) (10) (8) (08)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;(00101000) (50) (40) (28)   ;(00001000) (10) (8) (08)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;8;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00001000) (10) (8) (08)   ;(10001000) (210) (136) (88)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;16;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00001000) (10) (8) (08)   ;(10001000) (210) (136) (88)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;24;(10100000) (240) (160) (A0)    ;(10000000) (200) (128) (80)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;(00100000) (40) (32) (20)   ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(10101000) (250) (168) (A8)   ;
;32;(00101000) (50) (40) (28)    ;(00001000) (10) (8) (08)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;(10001000) (210) (136) (88)   ;(10000000) (200) (128) (80)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;
;40;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00001000) (10) (8) (08)   ;(10001000) (210) (136) (88)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;48;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(10101000) (250) (168) (A8)   ;
;56;(00100000) (40) (32) (20)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(10101000) (250) (168) (A8)   ;(00001000) (10) (8) (08)   ;(10001000) (210) (136) (88)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;64;(10001000) (210) (136) (88)    ;(10000000) (200) (128) (80)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;(00101000) (50) (40) (28)   ;(00001000) (10) (8) (08)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;72;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(10100000) (240) (160) (A0)   ;(10000000) (200) (128) (80)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;80;(00100000) (40) (32) (20)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(10101000) (250) (168) (A8)   ;(00001000) (10) (8) (08)   ;(10001000) (210) (136) (88)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;88;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(10101000) (250) (168) (A8)   ;
;96;(10001000) (210) (136) (88)    ;(10000000) (200) (128) (80)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;(10001000) (210) (136) (88)   ;(10000000) (200) (128) (80)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;
;104;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00001000) (10) (8) (08)   ;(10001000) (210) (136) (88)   ;(00000000) (0) (0) (00)   ;(10000000) (200) (128) (80)   ;
;112;(10000000) (200) (128) (80)    ;(00000000) (0) (0) (00)   ;(10100000) (240) (160) (A0)   ;(00100000) (40) (32) (20)   ;(00101000) (50) (40) (28)   ;(00001000) (10) (8) (08)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;120;(00100000) (40) (32) (20)    ;(00101000) (50) (40) (28)   ;(10100000) (240) (160) (A0)   ;(10101000) (250) (168) (A8)   ;(10100000) (240) (160) (A0)   ;(10000000) (200) (128) (80)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 3           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 5           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y11_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y11_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2            ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    zaxxon:zaxxon|zaxxon_sound:sound_board|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1        ;                            ; DSPMULT_X13_Y19_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,833 / 71,559 ( 12 % ) ;
; C16 interconnects     ; 136 / 2,597 ( 5 % )     ;
; C4 interconnects      ; 4,554 / 46,848 ( 10 % ) ;
; Direct links          ; 1,010 / 71,559 ( 1 % )  ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 2,823 / 24,624 ( 11 % ) ;
; R24 interconnects     ; 163 / 2,496 ( 7 % )     ;
; R4 interconnects      ; 5,709 / 62,424 ( 9 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.96) ; Number of LABs  (Total = 416) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 29                            ;
; 2                                           ; 14                            ;
; 3                                           ; 8                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 7                             ;
; 8                                           ; 3                             ;
; 9                                           ; 10                            ;
; 10                                          ; 9                             ;
; 11                                          ; 7                             ;
; 12                                          ; 8                             ;
; 13                                          ; 17                            ;
; 14                                          ; 29                            ;
; 15                                          ; 66                            ;
; 16                                          ; 202                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.39) ; Number of LABs  (Total = 416) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 56                            ;
; 1 Clock                            ; 260                           ;
; 1 Clock enable                     ; 127                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Clock enables                    ; 92                            ;
; 2 Clocks                           ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.08) ; Number of LABs  (Total = 416) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 20                            ;
; 2                                            ; 17                            ;
; 3                                            ; 6                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 5                             ;
; 10                                           ; 7                             ;
; 11                                           ; 3                             ;
; 12                                           ; 7                             ;
; 13                                           ; 7                             ;
; 14                                           ; 16                            ;
; 15                                           ; 37                            ;
; 16                                           ; 70                            ;
; 17                                           ; 20                            ;
; 18                                           ; 13                            ;
; 19                                           ; 17                            ;
; 20                                           ; 17                            ;
; 21                                           ; 22                            ;
; 22                                           ; 20                            ;
; 23                                           ; 12                            ;
; 24                                           ; 15                            ;
; 25                                           ; 10                            ;
; 26                                           ; 13                            ;
; 27                                           ; 10                            ;
; 28                                           ; 9                             ;
; 29                                           ; 5                             ;
; 30                                           ; 7                             ;
; 31                                           ; 2                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.91) ; Number of LABs  (Total = 416) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 41                            ;
; 2                                               ; 26                            ;
; 3                                               ; 21                            ;
; 4                                               ; 25                            ;
; 5                                               ; 20                            ;
; 6                                               ; 44                            ;
; 7                                               ; 35                            ;
; 8                                               ; 34                            ;
; 9                                               ; 30                            ;
; 10                                              ; 22                            ;
; 11                                              ; 24                            ;
; 12                                              ; 15                            ;
; 13                                              ; 18                            ;
; 14                                              ; 12                            ;
; 15                                              ; 11                            ;
; 16                                              ; 28                            ;
; 17                                              ; 4                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 2                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.98) ; Number of LABs  (Total = 416) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 10                            ;
; 3                                            ; 19                            ;
; 4                                            ; 14                            ;
; 5                                            ; 7                             ;
; 6                                            ; 16                            ;
; 7                                            ; 6                             ;
; 8                                            ; 14                            ;
; 9                                            ; 10                            ;
; 10                                           ; 12                            ;
; 11                                           ; 10                            ;
; 12                                           ; 16                            ;
; 13                                           ; 9                             ;
; 14                                           ; 12                            ;
; 15                                           ; 16                            ;
; 16                                           ; 25                            ;
; 17                                           ; 28                            ;
; 18                                           ; 13                            ;
; 19                                           ; 15                            ;
; 20                                           ; 17                            ;
; 21                                           ; 16                            ;
; 22                                           ; 14                            ;
; 23                                           ; 12                            ;
; 24                                           ; 17                            ;
; 25                                           ; 12                            ;
; 26                                           ; 14                            ;
; 27                                           ; 5                             ;
; 28                                           ; 8                             ;
; 29                                           ; 11                            ;
; 30                                           ; 6                             ;
; 31                                           ; 8                             ;
; 32                                           ; 6                             ;
; 33                                           ; 3                             ;
; 34                                           ; 9                             ;
; 35                                           ; 4                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 69        ; 36           ; 69        ; 0            ; 0            ; 69        ; 69        ; 0            ; 69        ; 69        ; 62           ; 0            ; 0            ; 0            ; 23           ; 62           ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 69        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 33           ; 0         ; 69           ; 69           ; 0         ; 0         ; 69           ; 0         ; 0         ; 7            ; 69           ; 69           ; 69           ; 46           ; 7            ; 69           ; 46           ; 69           ; 69           ; 69           ; 69           ; 69           ; 69           ; 69           ; 69           ; 69           ; 0         ; 69           ; 69           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DO             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DI             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONF_DATA0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS3            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Unreserved          ;
; Data[1]/ASDO                                                     ; Unreserved          ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Unreserved          ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                 ; Destination Clock(s)                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------+
; pll|altpll_component|auto_generated|pll1|clk[0]                                                                                                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; 17.9              ;
; I/O                                                                                                                                             ; SPI_SCK                                         ; 8.5               ;
; pll|altpll_component|auto_generated|pll1|clk[0],pll|altpll_component|auto_generated|pll1|clk[1],pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.0               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                      ;
+------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                          ; Destination Register                                                                                                                                ; Delay Added in ns ;
+------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; SPI_SCK                                  ; user_io:user_io|sbuf[0]                                                                                                                             ; 1.123             ;
; sdram:sdram|cpu1_q[3]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; sdram:sdram|cpu1_q[11]                   ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; sdram:sdram|cpu1_q[15]                   ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; sdram:sdram|cpu1_q[7]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; zaxxon:zaxxon|Sega_Crypt:rom_cpu|madr[0] ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; user_io:user_io|core_mod[5]              ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; user_io:user_io|core_mod[4]              ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; user_io:user_io|core_mod[6]              ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; zaxxon:zaxxon|T80se:cpu|T80:u0|A[0]      ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.647             ;
; sdram:sdram|cpu1_q[8]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[0]                                                                                                         ; 0.443             ;
; sdram:sdram|cpu1_q[12]                   ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[4]                                                                                                         ; 0.443             ;
; sdram:sdram|cpu1_q[9]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[1]                                                                                                         ; 0.443             ;
; sdram:sdram|cpu1_q[10]                   ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[2]                                                                                                         ; 0.443             ;
; sdram:sdram|cpu1_q[14]                   ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[6]                                                                                                         ; 0.443             ;
; port1_req                                ; sdram:sdram|we_latch[0]                                                                                                                             ; 0.371             ;
; sdram:sdram|cpu1_q[5]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.358             ;
; sdram:sdram|cpu1_q[13]                   ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|dec_315_5061:dec_315_5061|altsyncram:rom_data_rtl_0|altsyncram_u071:auto_generated|ram_block1a6~porta_address_reg0 ; 0.358             ;
; sdram:sdram|cpu1_q[0]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[0]                                                                                                         ; 0.340             ;
; sdram:sdram|cpu1_q[4]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[4]                                                                                                         ; 0.340             ;
; sdram:sdram|cpu1_q[1]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[1]                                                                                                         ; 0.340             ;
; sdram:sdram|cpu1_q[2]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[2]                                                                                                         ; 0.340             ;
; sdram:sdram|cpu1_q[6]                    ; zaxxon:zaxxon|Sega_Crypt:rom_cpu|mrom_dt[6]                                                                                                         ; 0.340             ;
; sdram:sdram|bg_q[6]                      ; zaxxon:zaxxon|bg_graphics1_do[6]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[5]                      ; zaxxon:zaxxon|bg_graphics1_do[5]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[4]                      ; zaxxon:zaxxon|bg_graphics1_do[4]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[7]                      ; zaxxon:zaxxon|bg_graphics1_do[7]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[2]                      ; zaxxon:zaxxon|bg_graphics1_do[2]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[1]                      ; zaxxon:zaxxon|bg_graphics1_do[1]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[0]                      ; zaxxon:zaxxon|bg_graphics1_do[0]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[3]                      ; zaxxon:zaxxon|bg_graphics1_do[3]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[14]                     ; zaxxon:zaxxon|bg_graphics2_do[6]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[13]                     ; zaxxon:zaxxon|bg_graphics2_do[5]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[12]                     ; zaxxon:zaxxon|bg_graphics2_do[4]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[15]                     ; zaxxon:zaxxon|bg_graphics2_do[7]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[9]                      ; zaxxon:zaxxon|bg_graphics2_do[1]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[10]                     ; zaxxon:zaxxon|bg_graphics2_do[2]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[8]                      ; zaxxon:zaxxon|bg_graphics2_do[0]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[11]                     ; zaxxon:zaxxon|bg_graphics2_do[3]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[22]                     ; zaxxon:zaxxon|bg_graphics3_do[6]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[21]                     ; zaxxon:zaxxon|bg_graphics3_do[5]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[20]                     ; zaxxon:zaxxon|bg_graphics3_do[4]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[23]                     ; zaxxon:zaxxon|bg_graphics3_do[7]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[17]                     ; zaxxon:zaxxon|bg_graphics3_do[1]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[18]                     ; zaxxon:zaxxon|bg_graphics3_do[2]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[16]                     ; zaxxon:zaxxon|bg_graphics3_do[0]                                                                                                                    ; 0.295             ;
; sdram:sdram|bg_q[19]                     ; zaxxon:zaxxon|bg_graphics3_do[3]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[6]                      ; zaxxon:zaxxon|sp_graphics1_do[6]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[5]                      ; zaxxon:zaxxon|sp_graphics1_do[5]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[2]                      ; zaxxon:zaxxon|sp_graphics1_do[2]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[1]                      ; zaxxon:zaxxon|sp_graphics1_do[1]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[14]                     ; zaxxon:zaxxon|sp_graphics2_do[6]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[13]                     ; zaxxon:zaxxon|sp_graphics2_do[5]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[9]                      ; zaxxon:zaxxon|sp_graphics2_do[1]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[10]                     ; zaxxon:zaxxon|sp_graphics2_do[2]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[22]                     ; zaxxon:zaxxon|sp_graphics3_do[6]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[21]                     ; zaxxon:zaxxon|sp_graphics3_do[5]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[17]                     ; zaxxon:zaxxon|sp_graphics3_do[1]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[18]                     ; zaxxon:zaxxon|sp_graphics3_do[2]                                                                                                                    ; 0.295             ;
; sdram:sdram|sp_q[4]                      ; zaxxon:zaxxon|sp_graphics1_do[4]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[7]                      ; zaxxon:zaxxon|sp_graphics1_do[7]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[0]                      ; zaxxon:zaxxon|sp_graphics1_do[0]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[3]                      ; zaxxon:zaxxon|sp_graphics1_do[3]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[12]                     ; zaxxon:zaxxon|sp_graphics2_do[4]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[15]                     ; zaxxon:zaxxon|sp_graphics2_do[7]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[8]                      ; zaxxon:zaxxon|sp_graphics2_do[0]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[11]                     ; zaxxon:zaxxon|sp_graphics2_do[3]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[20]                     ; zaxxon:zaxxon|sp_graphics3_do[4]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[23]                     ; zaxxon:zaxxon|sp_graphics3_do[7]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[16]                     ; zaxxon:zaxxon|sp_graphics3_do[0]                                                                                                                    ; 0.092             ;
; sdram:sdram|sp_q[19]                     ; zaxxon:zaxxon|sp_graphics3_do[3]                                                                                                                    ; 0.092             ;
; sdram:sdram|port1_state                  ; sdram:sdram|oe_latch[0]                                                                                                                             ; 0.066             ;
; sdram:sdram|refresh                      ; sdram:sdram|oe_latch[0]                                                                                                                             ; 0.066             ;
; data_io:data_io|ioctl_addr[11]           ; zaxxon:zaxxon|dpram:map_tile_1|altsyncram:ram_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a8~porta_address_reg0                                  ; 0.025             ;
; data_io:data_io|ioctl_addr[3]            ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a2~porta_address_reg0                                     ; 0.022             ;
; data_io:data_io|ioctl_addr[1]            ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a2~porta_address_reg0                                     ; 0.010             ;
; data_io:data_io|ioctl_addr[0]            ; zaxxon:zaxxon|dpram:palette|altsyncram:ram_rtl_0|altsyncram_g0d1:auto_generated|ram_block1a2~porta_address_reg0                                     ; 0.010             ;
+------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 77 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C8 for design "Zaxxon"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 16, clock division of 9, and phase shift of 0 degrees (0 ps) for pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 8, clock division of 9, and phase shift of 0 degrees (0 ps) for pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'Zaxxon.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 16 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 8 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   37.037     CLOCK_27
    Info (332111):   20.833 pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   41.666 pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   41.666      SPI_SCK
Info (176353): Automatically promoted node pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[15]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[14]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[13]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[12]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[11]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[10]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[9]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[8]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[7]
        Info (176357): Destination node zaxxon:zaxxon|zaxxon_sound:sound_board|audio_out_l[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node user_io:user_io|status[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reset~0
        Info (176357): Destination node user_io:user_io|status[0]~15
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 28 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 18 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 1 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 22 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SPI_DO uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at C2
    Info (169178): Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at A4
    Info (169178): Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at E6
    Info (169178): Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin CLOCK_27 uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin SPI_DI uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin SPI_SS2 uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin SPI_SCK uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin SPI_SS3 uses I/O standard 3.3-V LVTTL at G15
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin CONF_DATA0 uses I/O standard 3.3-V LVTTL at H2
Info (144001): Generated suppressed messages file C:/MIST_CHANNELF_MASTER/Arcade_MiST/Sega Zaxxon Hardware/Zaxxon/output_files/Zaxxon.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 5239 megabytes
    Info: Processing ended: Fri Mar 03 19:44:18 2023
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/MIST_CHANNELF_MASTER/Arcade_MiST/Sega Zaxxon Hardware/Zaxxon/output_files/Zaxxon.fit.smsg.


