TimeQuest Timing Analyzer report for ula
Thu Jun 28 11:41:17 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Recovery: 'clock'
 14. Slow Model Removal: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'clock'
 29. Fast Model Recovery: 'clock'
 30. Fast Model Removal: 'clock'
 31. Fast Model Minimum Pulse Width: 'clock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Progagation Delay
 44. Minimum Progagation Delay
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ula                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 192.9 MHz ; 192.9 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.184 ; -8.368        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.576 ; -29.728       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.740 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.222 ; -15.222               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.184 ; reg:inst2|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.893      ;
; -4.184 ; reg:inst2|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.893      ;
; -4.183 ; reg:inst3|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.892      ;
; -4.183 ; reg:inst3|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.892      ;
; -4.106 ; reg:inst4|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.815      ;
; -4.106 ; reg:inst4|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.815      ;
; -4.086 ; reg:inst4|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.795      ;
; -4.086 ; reg:inst4|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.795      ;
; -3.989 ; reg:inst3|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.698      ;
; -3.989 ; reg:inst3|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.698      ;
; -3.989 ; reg:inst3|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.698      ;
; -3.989 ; reg:inst3|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.698      ;
; -3.954 ; reg:inst2|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.663      ;
; -3.954 ; reg:inst2|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.663      ;
; -3.881 ; reg:inst4|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.590      ;
; -3.881 ; reg:inst4|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.590      ;
; -3.826 ; reg:inst3|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.535      ;
; -3.826 ; reg:inst3|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.535      ;
; -3.768 ; reg:inst2|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.477      ;
; -3.768 ; reg:inst2|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.477      ;
; -3.629 ; reg:inst2|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.338      ;
; -3.629 ; reg:inst2|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 2.338      ;
; -3.229 ; reg:inst4|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -2.327     ; 1.938      ;
; -3.229 ; reg:inst4|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -2.327     ; 1.938      ;
; -2.576 ; statesmach:inst7|inst3 ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; statesmach:inst7|inst3 ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.612      ;
; -2.510 ; statesmach:inst7|inst2 ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.546      ;
; -2.510 ; statesmach:inst7|inst2 ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.546      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; statesmach:inst7|inst3 ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; statesmach:inst7|inst2 ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.853 ; statesmach:inst7|inst2 ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.119      ;
; 1.273 ; statesmach:inst7|inst3 ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.539      ;
; 3.953 ; reg:inst4|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 1.892      ;
; 3.953 ; reg:inst4|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 1.892      ;
; 4.353 ; reg:inst2|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.292      ;
; 4.353 ; reg:inst2|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.292      ;
; 4.491 ; reg:inst2|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.430      ;
; 4.491 ; reg:inst2|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.430      ;
; 4.549 ; reg:inst3|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.488      ;
; 4.549 ; reg:inst3|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.488      ;
; 4.604 ; reg:inst4|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.543      ;
; 4.604 ; reg:inst4|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.543      ;
; 4.678 ; reg:inst2|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.617      ;
; 4.678 ; reg:inst2|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.617      ;
; 4.713 ; reg:inst3|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.652      ;
; 4.713 ; reg:inst3|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.652      ;
; 4.713 ; reg:inst3|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.652      ;
; 4.713 ; reg:inst3|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.652      ;
; 4.809 ; reg:inst4|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.748      ;
; 4.809 ; reg:inst4|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.748      ;
; 4.830 ; reg:inst4|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.769      ;
; 4.830 ; reg:inst4|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.769      ;
; 4.906 ; reg:inst3|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.845      ;
; 4.906 ; reg:inst3|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.845      ;
; 4.907 ; reg:inst2|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.846      ;
; 4.907 ; reg:inst2|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -2.327     ; 2.846      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                     ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.576 ; reg:inst2|inst  ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; reg:inst2|inst  ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; reg:inst2|inst  ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; reg:inst2|inst  ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.612      ;
; -2.575 ; reg:inst3|inst  ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; reg:inst3|inst  ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; reg:inst3|inst  ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; reg:inst3|inst  ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.611      ;
; -2.498 ; reg:inst4|inst5 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.534      ;
; -2.498 ; reg:inst4|inst5 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.534      ;
; -2.498 ; reg:inst4|inst5 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.534      ;
; -2.498 ; reg:inst4|inst5 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.534      ;
; -2.478 ; reg:inst4|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.514      ;
; -2.478 ; reg:inst4|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.514      ;
; -2.478 ; reg:inst4|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.514      ;
; -2.478 ; reg:inst4|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.514      ;
; -2.428 ; reg:inst2|inst  ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.428 ; reg:inst2|inst  ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.428 ; reg:inst2|inst  ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.428 ; reg:inst2|inst  ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.428 ; reg:inst2|inst  ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.428 ; reg:inst2|inst  ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.428 ; reg:inst2|inst  ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.428 ; reg:inst2|inst  ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.464      ;
; -2.427 ; reg:inst3|inst  ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; reg:inst3|inst  ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; reg:inst3|inst  ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; reg:inst3|inst  ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; reg:inst3|inst  ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; reg:inst3|inst  ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; reg:inst3|inst  ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.427 ; reg:inst3|inst  ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.463      ;
; -2.381 ; reg:inst3|inst4 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; reg:inst3|inst4 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; reg:inst3|inst4 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; reg:inst3|inst4 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; reg:inst3|inst5 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; reg:inst3|inst5 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; reg:inst3|inst5 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; reg:inst3|inst5 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.417      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.350 ; reg:inst4|inst5 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.386      ;
; -2.346 ; reg:inst2|inst5 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.382      ;
; -2.346 ; reg:inst2|inst5 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.382      ;
; -2.346 ; reg:inst2|inst5 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.382      ;
; -2.346 ; reg:inst2|inst5 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.382      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.330 ; reg:inst4|inst3 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.366      ;
; -2.273 ; reg:inst4|inst  ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.309      ;
; -2.273 ; reg:inst4|inst  ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.309      ;
; -2.273 ; reg:inst4|inst  ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.309      ;
; -2.273 ; reg:inst4|inst  ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.309      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst4 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.233 ; reg:inst3|inst5 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.269      ;
; -2.218 ; reg:inst3|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.254      ;
; -2.218 ; reg:inst3|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.254      ;
; -2.218 ; reg:inst3|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.254      ;
; -2.218 ; reg:inst3|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.254      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.198 ; reg:inst2|inst5 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.234      ;
; -2.160 ; reg:inst2|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.196      ;
; -2.160 ; reg:inst2|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.196      ;
; -2.160 ; reg:inst2|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.196      ;
; -2.160 ; reg:inst2|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.196      ;
; -2.125 ; reg:inst4|inst  ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.161      ;
; -2.125 ; reg:inst4|inst  ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.161      ;
; -2.125 ; reg:inst4|inst  ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.161      ;
; -2.125 ; reg:inst4|inst  ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 3.161      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                            ;
+-------+------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.740 ; statesmach:inst7|inst3 ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.740 ; statesmach:inst7|inst3 ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.740 ; statesmach:inst7|inst3 ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.740 ; statesmach:inst7|inst3 ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.740 ; statesmach:inst7|inst3 ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.740 ; statesmach:inst7|inst3 ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.740 ; statesmach:inst7|inst3 ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.740 ; statesmach:inst7|inst3 ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.333      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.808 ; statesmach:inst7|inst2 ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.401      ;
; 0.888 ; statesmach:inst7|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.481      ;
; 0.888 ; statesmach:inst7|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.481      ;
; 0.888 ; statesmach:inst7|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 2.327      ; 3.481      ;
; 0.888 ; statesmach:inst7|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.481      ;
; 0.956 ; statesmach:inst7|inst2 ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.549      ;
; 0.956 ; statesmach:inst7|inst2 ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.549      ;
; 0.956 ; statesmach:inst7|inst2 ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 2.327      ; 3.549      ;
; 0.956 ; statesmach:inst7|inst2 ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 2.327      ; 3.549      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.117 ; reg:inst4|inst4        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.265 ; reg:inst4|inst4        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.531      ;
; 2.265 ; reg:inst4|inst4        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.531      ;
; 2.265 ; reg:inst4|inst4        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.531      ;
; 2.265 ; reg:inst4|inst4        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.531      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.517 ; reg:inst2|inst4        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.783      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.655 ; reg:inst2|inst3        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.921      ;
; 2.665 ; reg:inst2|inst4        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.931      ;
; 2.665 ; reg:inst2|inst4        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.931      ;
; 2.665 ; reg:inst2|inst4        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.931      ;
; 2.665 ; reg:inst2|inst4        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.931      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.713 ; reg:inst3|inst3        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.979      ;
; 2.768 ; reg:inst4|inst         ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.768 ; reg:inst4|inst         ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.768 ; reg:inst4|inst         ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.768 ; reg:inst4|inst         ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.768 ; reg:inst4|inst         ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.768 ; reg:inst4|inst         ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.768 ; reg:inst4|inst         ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.768 ; reg:inst4|inst         ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.803 ; reg:inst2|inst3        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.069      ;
; 2.803 ; reg:inst2|inst3        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.069      ;
; 2.803 ; reg:inst2|inst3        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.069      ;
; 2.803 ; reg:inst2|inst3        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.069      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.842 ; reg:inst2|inst5        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.108      ;
; 2.861 ; reg:inst3|inst3        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.127      ;
; 2.861 ; reg:inst3|inst3        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.127      ;
; 2.861 ; reg:inst3|inst3        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.127      ;
; 2.861 ; reg:inst3|inst3        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.127      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst5        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst4        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst4        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst4        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
; 2.877 ; reg:inst3|inst4        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.143      ;
+-------+------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock ; Rise       ; clock                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; statesmach:inst7|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; statesmach:inst7|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; statesmach:inst7|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; statesmach:inst7|inst3  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst7|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst7|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst7|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst7|inst3|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; num[*]    ; clock      ; 8.441 ; 8.441 ; Rise       ; clock           ;
;  num[0]   ; clock      ; 7.937 ; 7.937 ; Rise       ; clock           ;
;  num[1]   ; clock      ; 7.603 ; 7.603 ; Rise       ; clock           ;
;  num[2]   ; clock      ; 8.435 ; 8.435 ; Rise       ; clock           ;
;  num[3]   ; clock      ; 5.660 ; 5.660 ; Rise       ; clock           ;
;  num[4]   ; clock      ; 8.441 ; 8.441 ; Rise       ; clock           ;
;  num[5]   ; clock      ; 8.400 ; 8.400 ; Rise       ; clock           ;
;  num[6]   ; clock      ; 5.756 ; 5.756 ; Rise       ; clock           ;
;  num[7]   ; clock      ; 8.265 ; 8.265 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; num[*]    ; clock      ; 0.066  ; 0.066  ; Rise       ; clock           ;
;  num[0]   ; clock      ; -2.031 ; -2.031 ; Rise       ; clock           ;
;  num[1]   ; clock      ; -1.961 ; -1.961 ; Rise       ; clock           ;
;  num[2]   ; clock      ; -2.422 ; -2.422 ; Rise       ; clock           ;
;  num[3]   ; clock      ; 0.066  ; 0.066  ; Rise       ; clock           ;
;  num[4]   ; clock      ; -2.373 ; -2.373 ; Rise       ; clock           ;
;  num[5]   ; clock      ; -2.083 ; -2.083 ; Rise       ; clock           ;
;  num[6]   ; clock      ; -0.043 ; -0.043 ; Rise       ; clock           ;
;  num[7]   ; clock      ; -2.412 ; -2.412 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; operation[*]  ; clock      ; 9.914  ; 9.914  ; Rise       ; clock           ;
;  operation[0] ; clock      ; 9.914  ; 9.914  ; Rise       ; clock           ;
;  operation[1] ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
; regNumA[*]    ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
;  regNumA[0]   ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  regNumA[1]   ; clock      ; 8.583  ; 8.583  ; Rise       ; clock           ;
;  regNumA[2]   ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  regNumA[3]   ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
; regNumB[*]    ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  regNumB[0]   ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  regNumB[1]   ; clock      ; 8.813  ; 8.813  ; Rise       ; clock           ;
;  regNumB[2]   ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  regNumB[3]   ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
; result[*]     ; clock      ; 15.659 ; 15.659 ; Rise       ; clock           ;
;  result[0]    ; clock      ; 10.356 ; 10.356 ; Rise       ; clock           ;
;  result[1]    ; clock      ; 12.148 ; 12.148 ; Rise       ; clock           ;
;  result[2]    ; clock      ; 13.199 ; 13.199 ; Rise       ; clock           ;
;  result[3]    ; clock      ; 14.016 ; 14.016 ; Rise       ; clock           ;
;  result[4]    ; clock      ; 14.745 ; 14.745 ; Rise       ; clock           ;
;  result[5]    ; clock      ; 15.359 ; 15.359 ; Rise       ; clock           ;
;  result[6]    ; clock      ; 15.632 ; 15.632 ; Rise       ; clock           ;
;  result[7]    ; clock      ; 15.659 ; 15.659 ; Rise       ; clock           ;
; state[*]      ; clock      ; 6.463  ; 6.463  ; Rise       ; clock           ;
;  state[0]     ; clock      ; 6.026  ; 6.026  ; Rise       ; clock           ;
;  state[1]     ; clock      ; 6.463  ; 6.463  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; operation[*]  ; clock      ; 8.835  ; 8.835  ; Rise       ; clock           ;
;  operation[0] ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  operation[1] ; clock      ; 8.835  ; 8.835  ; Rise       ; clock           ;
; regNumA[*]    ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  regNumA[0]   ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  regNumA[1]   ; clock      ; 8.583  ; 8.583  ; Rise       ; clock           ;
;  regNumA[2]   ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  regNumA[3]   ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
; regNumB[*]    ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  regNumB[0]   ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  regNumB[1]   ; clock      ; 8.813  ; 8.813  ; Rise       ; clock           ;
;  regNumB[2]   ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  regNumB[3]   ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
; result[*]     ; clock      ; 9.365  ; 9.365  ; Rise       ; clock           ;
;  result[0]    ; clock      ; 9.365  ; 9.365  ; Rise       ; clock           ;
;  result[1]    ; clock      ; 9.814  ; 9.814  ; Rise       ; clock           ;
;  result[2]    ; clock      ; 9.805  ; 9.805  ; Rise       ; clock           ;
;  result[3]    ; clock      ; 9.956  ; 9.956  ; Rise       ; clock           ;
;  result[4]    ; clock      ; 10.008 ; 10.008 ; Rise       ; clock           ;
;  result[5]    ; clock      ; 10.278 ; 10.278 ; Rise       ; clock           ;
;  result[6]    ; clock      ; 10.019 ; 10.019 ; Rise       ; clock           ;
;  result[7]    ; clock      ; 10.059 ; 10.059 ; Rise       ; clock           ;
; state[*]      ; clock      ; 6.026  ; 6.026  ; Rise       ; clock           ;
;  state[0]     ; clock      ; 6.026  ; 6.026  ; Rise       ; clock           ;
;  state[1]     ; clock      ; 6.463  ; 6.463  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; num[0]     ; inBinario[0] ; 10.601 ; 10.601 ; 10.601 ; 10.601 ;
; num[0]     ; inBinario[1] ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; num[0]     ; inBinario[2] ; 11.122 ; 10.817 ; 10.817 ; 11.122 ;
; num[0]     ; inBinario[3] ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; num[1]     ; inBinario[0] ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; num[1]     ; inBinario[1] ; 11.244 ; 11.244 ; 11.244 ; 11.244 ;
; num[1]     ; inBinario[2] ; 10.766 ; 10.892 ; 10.892 ; 10.766 ;
; num[1]     ; inBinario[3] ; 10.042 ; 10.042 ; 10.042 ; 10.042 ;
; num[2]     ; inBinario[0] ; 10.998 ; 10.998 ; 10.998 ; 10.998 ;
; num[2]     ; inBinario[1] ; 12.155 ; 12.155 ; 12.155 ; 12.155 ;
; num[2]     ; inBinario[2] ; 11.193 ; 11.248 ; 11.248 ; 11.193 ;
; num[2]     ; inBinario[3] ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; num[3]     ; inBinario[0] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; num[3]     ; inBinario[1] ; 9.380  ; 9.380  ; 9.380  ; 9.380  ;
; num[3]     ; inBinario[2] ; 8.751  ; 8.921  ; 8.921  ; 8.751  ;
; num[3]     ; inBinario[3] ; 7.918  ; 7.918  ; 7.918  ; 7.918  ;
; num[4]     ; inBinario[0] ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; num[4]     ; inBinario[1] ; 12.119 ; 12.119 ; 12.119 ; 12.119 ;
; num[4]     ; inBinario[2] ; 11.644 ; 11.730 ; 11.730 ; 11.644 ;
; num[4]     ; inBinario[3] ; 11.077 ; 11.077 ; 11.077 ; 11.077 ;
; num[5]     ; inBinario[0] ; 10.633 ; 10.633 ; 10.633 ; 10.633 ;
; num[5]     ; inBinario[1] ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; num[5]     ; inBinario[2] ; 10.900 ; 11.524 ; 11.524 ; 10.900 ;
; num[5]     ; inBinario[3] ; 10.820 ; 10.820 ; 10.820 ; 10.820 ;
; num[6]     ; inBinario[0] ; 8.297  ; 8.297  ; 8.297  ; 8.297  ;
; num[6]     ; inBinario[1] ; 9.397  ; 9.397  ; 9.397  ; 9.397  ;
; num[6]     ; inBinario[2] ; 8.860  ; 9.045  ; 9.045  ; 8.860  ;
; num[6]     ; inBinario[3] ; 8.018  ; 8.018  ; 8.018  ; 8.018  ;
; num[7]     ; inBinario[0] ; 10.684 ; 10.684 ; 10.684 ; 10.684 ;
; num[7]     ; inBinario[1] ; 11.804 ; 11.759 ; 11.759 ; 11.804 ;
; num[7]     ; inBinario[2] ; 11.554 ; 11.229 ; 11.229 ; 11.554 ;
; num[7]     ; inBinario[3] ; 10.863 ; 10.863 ; 10.863 ; 10.863 ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; num[0]     ; inBinario[0] ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; num[0]     ; inBinario[1] ; 10.990 ; 10.990 ; 10.990 ; 10.990 ;
; num[0]     ; inBinario[2] ; 10.456 ; 10.456 ; 10.456 ; 10.456 ;
; num[0]     ; inBinario[3] ; 10.076 ; 10.076 ; 10.076 ; 10.076 ;
; num[1]     ; inBinario[0] ; 10.178 ; 10.178 ; 10.178 ; 10.178 ;
; num[1]     ; inBinario[1] ; 10.388 ; 10.388 ; 10.388 ; 10.388 ;
; num[1]     ; inBinario[2] ; 10.386 ; 10.386 ; 10.386 ; 10.386 ;
; num[1]     ; inBinario[3] ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; num[2]     ; inBinario[0] ; 10.632 ; 10.632 ; 10.632 ; 10.632 ;
; num[2]     ; inBinario[1] ; 11.488 ; 11.488 ; 11.488 ; 11.488 ;
; num[2]     ; inBinario[2] ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; num[2]     ; inBinario[3] ; 10.367 ; 10.367 ; 10.367 ; 10.367 ;
; num[3]     ; inBinario[0] ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; num[3]     ; inBinario[1] ; 8.713  ; 8.713  ; 8.713  ; 8.713  ;
; num[3]     ; inBinario[2] ; 8.359  ; 8.359  ; 8.359  ; 8.359  ;
; num[3]     ; inBinario[3] ; 7.636  ; 7.636  ; 7.636  ; 7.636  ;
; num[4]     ; inBinario[0] ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; num[4]     ; inBinario[1] ; 11.291 ; 11.291 ; 11.291 ; 11.291 ;
; num[4]     ; inBinario[2] ; 11.262 ; 11.262 ; 11.262 ; 11.262 ;
; num[4]     ; inBinario[3] ; 10.904 ; 10.904 ; 10.904 ; 10.904 ;
; num[5]     ; inBinario[0] ; 10.322 ; 10.322 ; 10.322 ; 10.322 ;
; num[5]     ; inBinario[1] ; 11.453 ; 11.453 ; 11.453 ; 11.453 ;
; num[5]     ; inBinario[2] ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; num[5]     ; inBinario[3] ; 10.647 ; 10.647 ; 10.647 ; 10.647 ;
; num[6]     ; inBinario[0] ; 8.297  ; 8.297  ; 8.297  ; 8.297  ;
; num[6]     ; inBinario[1] ; 8.543  ; 8.543  ; 8.543  ; 8.543  ;
; num[6]     ; inBinario[2] ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; num[6]     ; inBinario[3] ; 7.737  ; 7.737  ; 7.737  ; 7.737  ;
; num[7]     ; inBinario[0] ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; num[7]     ; inBinario[1] ; 10.930 ; 10.930 ; 10.930 ; 10.930 ;
; num[7]     ; inBinario[2] ; 10.837 ; 10.837 ; 10.837 ; 10.837 ;
; num[7]     ; inBinario[3] ; 10.694 ; 10.694 ; 10.694 ; 10.694 ;
+------------+--------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.575 ; -3.149        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.693 ; -7.784        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.160 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.222 ; -15.222               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.575 ; reg:inst3|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.308      ;
; -1.574 ; reg:inst3|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.307      ;
; -1.561 ; reg:inst2|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.295      ;
; -1.560 ; reg:inst2|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.294      ;
; -1.526 ; reg:inst4|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.295     ; 1.263      ;
; -1.525 ; reg:inst4|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.295     ; 1.262      ;
; -1.510 ; reg:inst4|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.295     ; 1.247      ;
; -1.509 ; reg:inst4|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.295     ; 1.246      ;
; -1.491 ; reg:inst2|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.225      ;
; -1.490 ; reg:inst2|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.224      ;
; -1.488 ; reg:inst3|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.221      ;
; -1.487 ; reg:inst3|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.220      ;
; -1.482 ; reg:inst3|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.215      ;
; -1.481 ; reg:inst3|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.214      ;
; -1.447 ; reg:inst4|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.295     ; 1.184      ;
; -1.446 ; reg:inst4|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.295     ; 1.183      ;
; -1.406 ; reg:inst2|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.140      ;
; -1.405 ; reg:inst3|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.138      ;
; -1.405 ; reg:inst2|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.139      ;
; -1.404 ; reg:inst3|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.299     ; 1.137      ;
; -1.351 ; reg:inst2|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.085      ;
; -1.350 ; reg:inst2|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.298     ; 1.084      ;
; -1.180 ; reg:inst4|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; -1.295     ; 0.917      ;
; -1.179 ; reg:inst4|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; -1.295     ; 0.916      ;
; -0.584 ; statesmach:inst7|inst3 ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.616      ;
; -0.583 ; statesmach:inst7|inst3 ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.615      ;
; -0.553 ; statesmach:inst7|inst2 ; statesmach:inst7|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.585      ;
; -0.552 ; statesmach:inst7|inst2 ; statesmach:inst7|inst2 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.584      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; statesmach:inst7|inst3 ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; statesmach:inst7|inst2 ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.390 ; statesmach:inst7|inst2 ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.542      ;
; 0.566 ; statesmach:inst7|inst3 ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 2.037 ; reg:inst4|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.295     ; 0.894      ;
; 2.038 ; reg:inst4|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.295     ; 0.895      ;
; 2.208 ; reg:inst2|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.062      ;
; 2.209 ; reg:inst2|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.063      ;
; 2.262 ; reg:inst3|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.115      ;
; 2.263 ; reg:inst3|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.116      ;
; 2.263 ; reg:inst2|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.117      ;
; 2.264 ; reg:inst2|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.118      ;
; 2.303 ; reg:inst4|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.295     ; 1.160      ;
; 2.304 ; reg:inst4|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.295     ; 1.161      ;
; 2.339 ; reg:inst3|inst4        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.192      ;
; 2.340 ; reg:inst3|inst4        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.193      ;
; 2.344 ; reg:inst3|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.197      ;
; 2.345 ; reg:inst3|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.198      ;
; 2.347 ; reg:inst2|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.201      ;
; 2.348 ; reg:inst2|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.202      ;
; 2.367 ; reg:inst4|inst3        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.295     ; 1.224      ;
; 2.368 ; reg:inst4|inst3        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.295     ; 1.225      ;
; 2.382 ; reg:inst4|inst5        ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.295     ; 1.239      ;
; 2.383 ; reg:inst4|inst5        ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.295     ; 1.240      ;
; 2.417 ; reg:inst2|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.271      ;
; 2.418 ; reg:inst2|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.298     ; 1.272      ;
; 2.431 ; reg:inst3|inst         ; statesmach:inst7|inst2 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.284      ;
; 2.432 ; reg:inst3|inst         ; statesmach:inst7|inst3 ; clock        ; clock       ; 0.000        ; -1.299     ; 1.285      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                     ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.693 ; reg:inst3|inst  ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; reg:inst3|inst  ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; reg:inst3|inst  ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; reg:inst3|inst  ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.725      ;
; -0.679 ; reg:inst2|inst  ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.712      ;
; -0.679 ; reg:inst2|inst  ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.712      ;
; -0.679 ; reg:inst2|inst  ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.001      ; 1.712      ;
; -0.679 ; reg:inst2|inst  ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.712      ;
; -0.644 ; reg:inst4|inst5 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.680      ;
; -0.644 ; reg:inst4|inst5 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.680      ;
; -0.644 ; reg:inst4|inst5 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.004      ; 1.680      ;
; -0.644 ; reg:inst4|inst5 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.680      ;
; -0.628 ; reg:inst3|inst  ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; reg:inst3|inst  ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; reg:inst3|inst  ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; reg:inst3|inst  ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; reg:inst4|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.664      ;
; -0.628 ; reg:inst4|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.664      ;
; -0.628 ; reg:inst4|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.004      ; 1.664      ;
; -0.628 ; reg:inst4|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.664      ;
; -0.625 ; reg:inst3|inst  ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.656      ;
; -0.625 ; reg:inst3|inst  ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; -0.001     ; 1.656      ;
; -0.625 ; reg:inst3|inst  ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.656      ;
; -0.625 ; reg:inst3|inst  ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.656      ;
; -0.614 ; reg:inst2|inst  ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; -0.003     ; 1.643      ;
; -0.614 ; reg:inst2|inst  ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; -0.003     ; 1.643      ;
; -0.614 ; reg:inst2|inst  ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; -0.003     ; 1.643      ;
; -0.614 ; reg:inst2|inst  ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; -0.003     ; 1.643      ;
; -0.611 ; reg:inst2|inst  ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; reg:inst2|inst  ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; reg:inst2|inst  ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; reg:inst2|inst  ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.643      ;
; -0.609 ; reg:inst2|inst5 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.642      ;
; -0.609 ; reg:inst2|inst5 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.642      ;
; -0.609 ; reg:inst2|inst5 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.001      ; 1.642      ;
; -0.609 ; reg:inst2|inst5 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.642      ;
; -0.606 ; reg:inst3|inst5 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; reg:inst3|inst5 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; reg:inst3|inst5 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; reg:inst3|inst5 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.638      ;
; -0.600 ; reg:inst3|inst4 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; reg:inst3|inst4 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; reg:inst3|inst4 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; reg:inst3|inst4 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.632      ;
; -0.579 ; reg:inst4|inst5 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; reg:inst4|inst5 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; reg:inst4|inst5 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; reg:inst4|inst5 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.611      ;
; -0.576 ; reg:inst4|inst5 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.003      ; 1.611      ;
; -0.576 ; reg:inst4|inst5 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.003      ; 1.611      ;
; -0.576 ; reg:inst4|inst5 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.003      ; 1.611      ;
; -0.576 ; reg:inst4|inst5 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.003      ; 1.611      ;
; -0.565 ; reg:inst4|inst  ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.601      ;
; -0.565 ; reg:inst4|inst  ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.601      ;
; -0.565 ; reg:inst4|inst  ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.004      ; 1.601      ;
; -0.565 ; reg:inst4|inst  ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.004      ; 1.601      ;
; -0.563 ; reg:inst4|inst3 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; reg:inst4|inst3 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; reg:inst4|inst3 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; reg:inst4|inst3 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.595      ;
; -0.560 ; reg:inst4|inst3 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.003      ; 1.595      ;
; -0.560 ; reg:inst4|inst3 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.003      ; 1.595      ;
; -0.560 ; reg:inst4|inst3 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.003      ; 1.595      ;
; -0.560 ; reg:inst4|inst3 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.003      ; 1.595      ;
; -0.544 ; reg:inst2|inst5 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; -0.003     ; 1.573      ;
; -0.544 ; reg:inst2|inst5 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; -0.003     ; 1.573      ;
; -0.544 ; reg:inst2|inst5 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; -0.003     ; 1.573      ;
; -0.544 ; reg:inst2|inst5 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; -0.003     ; 1.573      ;
; -0.541 ; reg:inst3|inst5 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.569      ;
; -0.541 ; reg:inst3|inst5 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; -0.004     ; 1.569      ;
; -0.541 ; reg:inst3|inst5 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.569      ;
; -0.541 ; reg:inst3|inst5 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.569      ;
; -0.541 ; reg:inst2|inst5 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.573      ;
; -0.541 ; reg:inst2|inst5 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.573      ;
; -0.541 ; reg:inst2|inst5 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.573      ;
; -0.541 ; reg:inst2|inst5 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.573      ;
; -0.538 ; reg:inst3|inst5 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.569      ;
; -0.538 ; reg:inst3|inst5 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; -0.001     ; 1.569      ;
; -0.538 ; reg:inst3|inst5 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.569      ;
; -0.538 ; reg:inst3|inst5 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.569      ;
; -0.535 ; reg:inst3|inst4 ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.563      ;
; -0.535 ; reg:inst3|inst4 ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; -0.004     ; 1.563      ;
; -0.535 ; reg:inst3|inst4 ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.563      ;
; -0.535 ; reg:inst3|inst4 ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; -0.004     ; 1.563      ;
; -0.532 ; reg:inst3|inst4 ; reg:inst2|inst3 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.563      ;
; -0.532 ; reg:inst3|inst4 ; reg:inst2|inst  ; clock        ; clock       ; 1.000        ; -0.001     ; 1.563      ;
; -0.532 ; reg:inst3|inst4 ; reg:inst2|inst5 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.563      ;
; -0.532 ; reg:inst3|inst4 ; reg:inst2|inst4 ; clock        ; clock       ; 1.000        ; -0.001     ; 1.563      ;
; -0.524 ; reg:inst2|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.557      ;
; -0.524 ; reg:inst2|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.557      ;
; -0.524 ; reg:inst2|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.001      ; 1.557      ;
; -0.524 ; reg:inst2|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.001      ; 1.557      ;
; -0.523 ; reg:inst3|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.555      ;
; -0.523 ; reg:inst3|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.555      ;
; -0.523 ; reg:inst3|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.555      ;
; -0.523 ; reg:inst3|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.555      ;
; -0.500 ; reg:inst4|inst  ; reg:inst4|inst3 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; reg:inst4|inst  ; reg:inst4|inst  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; reg:inst4|inst  ; reg:inst4|inst4 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; reg:inst4|inst  ; reg:inst4|inst5 ; clock        ; clock       ; 1.000        ; 0.000      ; 1.532      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                            ;
+-------+------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; statesmach:inst7|inst3 ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 1.298      ; 1.610      ;
; 0.160 ; statesmach:inst7|inst3 ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 1.298      ; 1.610      ;
; 0.160 ; statesmach:inst7|inst3 ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 1.298      ; 1.610      ;
; 0.160 ; statesmach:inst7|inst3 ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 1.298      ; 1.610      ;
; 0.163 ; statesmach:inst7|inst3 ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 1.295      ; 1.610      ;
; 0.163 ; statesmach:inst7|inst3 ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 1.295      ; 1.610      ;
; 0.163 ; statesmach:inst7|inst3 ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 1.295      ; 1.610      ;
; 0.163 ; statesmach:inst7|inst3 ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 1.295      ; 1.610      ;
; 0.183 ; statesmach:inst7|inst2 ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 1.298      ; 1.633      ;
; 0.183 ; statesmach:inst7|inst2 ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 1.298      ; 1.633      ;
; 0.183 ; statesmach:inst7|inst2 ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 1.298      ; 1.633      ;
; 0.183 ; statesmach:inst7|inst2 ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 1.298      ; 1.633      ;
; 0.186 ; statesmach:inst7|inst2 ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 1.295      ; 1.633      ;
; 0.186 ; statesmach:inst7|inst2 ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 1.295      ; 1.633      ;
; 0.186 ; statesmach:inst7|inst2 ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 1.295      ; 1.633      ;
; 0.186 ; statesmach:inst7|inst2 ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 1.295      ; 1.633      ;
; 0.228 ; statesmach:inst7|inst3 ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 1.299      ; 1.679      ;
; 0.228 ; statesmach:inst7|inst3 ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 1.299      ; 1.679      ;
; 0.228 ; statesmach:inst7|inst3 ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 1.299      ; 1.679      ;
; 0.228 ; statesmach:inst7|inst3 ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 1.299      ; 1.679      ;
; 0.251 ; statesmach:inst7|inst2 ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 1.299      ; 1.702      ;
; 0.251 ; statesmach:inst7|inst2 ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 1.299      ; 1.702      ;
; 0.251 ; statesmach:inst7|inst2 ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 1.299      ; 1.702      ;
; 0.251 ; statesmach:inst7|inst2 ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 1.299      ; 1.702      ;
; 1.065 ; reg:inst4|inst4        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.220      ;
; 1.065 ; reg:inst4|inst4        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.220      ;
; 1.065 ; reg:inst4|inst4        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.220      ;
; 1.065 ; reg:inst4|inst4        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.220      ;
; 1.068 ; reg:inst4|inst4        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 1.068 ; reg:inst4|inst4        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 1.068 ; reg:inst4|inst4        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 1.068 ; reg:inst4|inst4        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 1.133 ; reg:inst4|inst4        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.289      ;
; 1.133 ; reg:inst4|inst4        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.289      ;
; 1.133 ; reg:inst4|inst4        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.289      ;
; 1.133 ; reg:inst4|inst4        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.289      ;
; 1.236 ; reg:inst2|inst4        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.236 ; reg:inst2|inst4        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.236 ; reg:inst2|inst4        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.236 ; reg:inst2|inst4        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.239 ; reg:inst2|inst4        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; -0.003     ; 1.388      ;
; 1.239 ; reg:inst2|inst4        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.388      ;
; 1.239 ; reg:inst2|inst4        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; -0.003     ; 1.388      ;
; 1.239 ; reg:inst2|inst4        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; -0.003     ; 1.388      ;
; 1.290 ; reg:inst3|inst3        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.441      ;
; 1.290 ; reg:inst3|inst3        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.441      ;
; 1.290 ; reg:inst3|inst3        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.441      ;
; 1.290 ; reg:inst3|inst3        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.441      ;
; 1.291 ; reg:inst2|inst3        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.443      ;
; 1.291 ; reg:inst2|inst3        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.443      ;
; 1.291 ; reg:inst2|inst3        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.443      ;
; 1.291 ; reg:inst2|inst3        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.443      ;
; 1.293 ; reg:inst3|inst3        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.441      ;
; 1.293 ; reg:inst3|inst3        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.441      ;
; 1.293 ; reg:inst3|inst3        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.441      ;
; 1.293 ; reg:inst3|inst3        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.441      ;
; 1.294 ; reg:inst2|inst3        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; -0.003     ; 1.443      ;
; 1.294 ; reg:inst2|inst3        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.443      ;
; 1.294 ; reg:inst2|inst3        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; -0.003     ; 1.443      ;
; 1.294 ; reg:inst2|inst3        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; -0.003     ; 1.443      ;
; 1.304 ; reg:inst2|inst4        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.457      ;
; 1.304 ; reg:inst2|inst4        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.457      ;
; 1.304 ; reg:inst2|inst4        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.457      ;
; 1.304 ; reg:inst2|inst4        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.457      ;
; 1.331 ; reg:inst4|inst         ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.486      ;
; 1.331 ; reg:inst4|inst         ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.486      ;
; 1.331 ; reg:inst4|inst         ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.486      ;
; 1.331 ; reg:inst4|inst         ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.003      ; 1.486      ;
; 1.334 ; reg:inst4|inst         ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.334 ; reg:inst4|inst         ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.334 ; reg:inst4|inst         ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.334 ; reg:inst4|inst         ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.358 ; reg:inst3|inst3        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.510      ;
; 1.358 ; reg:inst3|inst3        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.510      ;
; 1.358 ; reg:inst3|inst3        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.510      ;
; 1.358 ; reg:inst3|inst3        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.510      ;
; 1.359 ; reg:inst2|inst3        ; reg:inst3|inst4 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.512      ;
; 1.359 ; reg:inst2|inst3        ; reg:inst3|inst3 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.512      ;
; 1.359 ; reg:inst2|inst3        ; reg:inst3|inst  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.512      ;
; 1.359 ; reg:inst2|inst3        ; reg:inst3|inst5 ; clock        ; clock       ; 0.000        ; 0.001      ; 1.512      ;
; 1.367 ; reg:inst3|inst4        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.518      ;
; 1.367 ; reg:inst3|inst4        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.518      ;
; 1.367 ; reg:inst3|inst4        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.518      ;
; 1.367 ; reg:inst3|inst4        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.518      ;
; 1.370 ; reg:inst3|inst4        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.518      ;
; 1.370 ; reg:inst3|inst4        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.518      ;
; 1.370 ; reg:inst3|inst4        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.518      ;
; 1.370 ; reg:inst3|inst4        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.518      ;
; 1.372 ; reg:inst3|inst5        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.523      ;
; 1.372 ; reg:inst3|inst5        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.523      ;
; 1.372 ; reg:inst3|inst5        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.523      ;
; 1.372 ; reg:inst3|inst5        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.523      ;
; 1.375 ; reg:inst3|inst5        ; reg:inst4|inst3 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.523      ;
; 1.375 ; reg:inst3|inst5        ; reg:inst4|inst  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.523      ;
; 1.375 ; reg:inst3|inst5        ; reg:inst4|inst4 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.523      ;
; 1.375 ; reg:inst3|inst5        ; reg:inst4|inst5 ; clock        ; clock       ; 0.000        ; -0.004     ; 1.523      ;
; 1.375 ; reg:inst2|inst5        ; reg:inst2|inst3 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.375 ; reg:inst2|inst5        ; reg:inst2|inst  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.375 ; reg:inst2|inst5        ; reg:inst2|inst5 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.375 ; reg:inst2|inst5        ; reg:inst2|inst4 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.527      ;
+-------+------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock ; Rise       ; clock                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst2|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst2|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst3|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst3|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg:inst4|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg:inst4|inst5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; statesmach:inst7|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; statesmach:inst7|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; statesmach:inst7|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; statesmach:inst7|inst3  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst14~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst14~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst15~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst15~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst16~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst16~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst2|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst2|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst3|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst3|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst4|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst4|inst|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst7|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst7|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst7|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst7|inst3|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; num[*]    ; clock      ; 4.307 ; 4.307 ; Rise       ; clock           ;
;  num[0]   ; clock      ; 4.006 ; 4.006 ; Rise       ; clock           ;
;  num[1]   ; clock      ; 3.878 ; 3.878 ; Rise       ; clock           ;
;  num[2]   ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
;  num[3]   ; clock      ; 2.568 ; 2.568 ; Rise       ; clock           ;
;  num[4]   ; clock      ; 4.307 ; 4.307 ; Rise       ; clock           ;
;  num[5]   ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
;  num[6]   ; clock      ; 2.602 ; 2.602 ; Rise       ; clock           ;
;  num[7]   ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; num[*]    ; clock      ; 0.231  ; 0.231  ; Rise       ; clock           ;
;  num[0]   ; clock      ; -1.129 ; -1.129 ; Rise       ; clock           ;
;  num[1]   ; clock      ; -1.111 ; -1.111 ; Rise       ; clock           ;
;  num[2]   ; clock      ; -1.321 ; -1.321 ; Rise       ; clock           ;
;  num[3]   ; clock      ; 0.231  ; 0.231  ; Rise       ; clock           ;
;  num[4]   ; clock      ; -1.351 ; -1.351 ; Rise       ; clock           ;
;  num[5]   ; clock      ; -1.170 ; -1.170 ; Rise       ; clock           ;
;  num[6]   ; clock      ; 0.216  ; 0.216  ; Rise       ; clock           ;
;  num[7]   ; clock      ; -1.343 ; -1.343 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; operation[*]  ; clock      ; 5.238 ; 5.238 ; Rise       ; clock           ;
;  operation[0] ; clock      ; 5.238 ; 5.238 ; Rise       ; clock           ;
;  operation[1] ; clock      ; 5.125 ; 5.125 ; Rise       ; clock           ;
; regNumA[*]    ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  regNumA[0]   ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  regNumA[1]   ; clock      ; 4.656 ; 4.656 ; Rise       ; clock           ;
;  regNumA[2]   ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  regNumA[3]   ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; regNumB[*]    ; clock      ; 4.829 ; 4.829 ; Rise       ; clock           ;
;  regNumB[0]   ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  regNumB[1]   ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  regNumB[2]   ; clock      ; 4.717 ; 4.717 ; Rise       ; clock           ;
;  regNumB[3]   ; clock      ; 4.829 ; 4.829 ; Rise       ; clock           ;
; result[*]     ; clock      ; 7.670 ; 7.670 ; Rise       ; clock           ;
;  result[0]    ; clock      ; 5.408 ; 5.408 ; Rise       ; clock           ;
;  result[1]    ; clock      ; 6.214 ; 6.214 ; Rise       ; clock           ;
;  result[2]    ; clock      ; 6.674 ; 6.674 ; Rise       ; clock           ;
;  result[3]    ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  result[4]    ; clock      ; 7.295 ; 7.295 ; Rise       ; clock           ;
;  result[5]    ; clock      ; 7.559 ; 7.559 ; Rise       ; clock           ;
;  result[6]    ; clock      ; 7.654 ; 7.654 ; Rise       ; clock           ;
;  result[7]    ; clock      ; 7.670 ; 7.670 ; Rise       ; clock           ;
; state[*]      ; clock      ; 3.440 ; 3.440 ; Rise       ; clock           ;
;  state[0]     ; clock      ; 3.251 ; 3.251 ; Rise       ; clock           ;
;  state[1]     ; clock      ; 3.440 ; 3.440 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; operation[*]  ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  operation[0] ; clock      ; 4.892 ; 4.892 ; Rise       ; clock           ;
;  operation[1] ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
; regNumA[*]    ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  regNumA[0]   ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  regNumA[1]   ; clock      ; 4.656 ; 4.656 ; Rise       ; clock           ;
;  regNumA[2]   ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  regNumA[3]   ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; regNumB[*]    ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  regNumB[0]   ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  regNumB[1]   ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  regNumB[2]   ; clock      ; 4.717 ; 4.717 ; Rise       ; clock           ;
;  regNumB[3]   ; clock      ; 4.829 ; 4.829 ; Rise       ; clock           ;
; result[*]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  result[0]    ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  result[1]    ; clock      ; 5.211 ; 5.211 ; Rise       ; clock           ;
;  result[2]    ; clock      ; 5.203 ; 5.203 ; Rise       ; clock           ;
;  result[3]    ; clock      ; 5.266 ; 5.266 ; Rise       ; clock           ;
;  result[4]    ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  result[5]    ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
;  result[6]    ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  result[7]    ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
; state[*]      ; clock      ; 3.251 ; 3.251 ; Rise       ; clock           ;
;  state[0]     ; clock      ; 3.251 ; 3.251 ; Rise       ; clock           ;
;  state[1]     ; clock      ; 3.440 ; 3.440 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; num[0]     ; inBinario[0] ; 5.748 ; 5.748 ; 5.748 ; 5.748 ;
; num[0]     ; inBinario[1] ; 6.227 ; 6.227 ; 6.227 ; 6.227 ;
; num[0]     ; inBinario[2] ; 5.971 ; 5.836 ; 5.836 ; 5.971 ;
; num[0]     ; inBinario[3] ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; num[1]     ; inBinario[0] ; 5.739 ; 5.739 ; 5.739 ; 5.739 ;
; num[1]     ; inBinario[1] ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; num[1]     ; inBinario[2] ; 5.835 ; 5.903 ; 5.903 ; 5.835 ;
; num[1]     ; inBinario[3] ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; num[2]     ; inBinario[0] ; 5.939 ; 5.939 ; 5.939 ; 5.939 ;
; num[2]     ; inBinario[1] ; 6.458 ; 6.458 ; 6.458 ; 6.458 ;
; num[2]     ; inBinario[2] ; 6.030 ; 6.040 ; 6.040 ; 6.030 ;
; num[2]     ; inBinario[3] ; 5.752 ; 5.752 ; 5.752 ; 5.752 ;
; num[3]     ; inBinario[0] ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; num[3]     ; inBinario[1] ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; num[3]     ; inBinario[2] ; 4.487 ; 4.583 ; 4.583 ; 4.487 ;
; num[3]     ; inBinario[3] ; 4.132 ; 4.132 ; 4.132 ; 4.132 ;
; num[4]     ; inBinario[0] ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; num[4]     ; inBinario[1] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; num[4]     ; inBinario[2] ; 6.284 ; 6.332 ; 6.332 ; 6.284 ;
; num[4]     ; inBinario[3] ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; num[5]     ; inBinario[0] ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; num[5]     ; inBinario[1] ; 6.442 ; 6.442 ; 6.442 ; 6.442 ;
; num[5]     ; inBinario[2] ; 5.888 ; 6.174 ; 6.174 ; 5.888 ;
; num[5]     ; inBinario[3] ; 5.873 ; 5.873 ; 5.873 ; 5.873 ;
; num[6]     ; inBinario[0] ; 4.272 ; 4.272 ; 4.272 ; 4.272 ;
; num[6]     ; inBinario[1] ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; num[6]     ; inBinario[2] ; 4.502 ; 4.627 ; 4.627 ; 4.502 ;
; num[6]     ; inBinario[3] ; 4.161 ; 4.161 ; 4.161 ; 4.161 ;
; num[7]     ; inBinario[0] ; 5.824 ; 5.824 ; 5.824 ; 5.824 ;
; num[7]     ; inBinario[1] ; 6.331 ; 6.311 ; 6.311 ; 6.331 ;
; num[7]     ; inBinario[2] ; 6.212 ; 6.061 ; 6.061 ; 6.212 ;
; num[7]     ; inBinario[3] ; 5.928 ; 5.928 ; 5.928 ; 5.928 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; num[0]     ; inBinario[0] ; 5.613 ; 5.613 ; 5.613 ; 5.613 ;
; num[0]     ; inBinario[1] ; 5.925 ; 5.925 ; 5.925 ; 5.925 ;
; num[0]     ; inBinario[2] ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; num[0]     ; inBinario[3] ; 5.522 ; 5.522 ; 5.522 ; 5.522 ;
; num[1]     ; inBinario[0] ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; num[1]     ; inBinario[1] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; num[1]     ; inBinario[2] ; 5.664 ; 5.664 ; 5.664 ; 5.664 ;
; num[1]     ; inBinario[3] ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; num[2]     ; inBinario[0] ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; num[2]     ; inBinario[1] ; 6.159 ; 6.159 ; 6.159 ; 6.159 ;
; num[2]     ; inBinario[2] ; 5.874 ; 5.874 ; 5.874 ; 5.874 ;
; num[2]     ; inBinario[3] ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; num[3]     ; inBinario[0] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; num[3]     ; inBinario[1] ; 4.460 ; 4.460 ; 4.460 ; 4.460 ;
; num[3]     ; inBinario[2] ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; num[3]     ; inBinario[3] ; 4.001 ; 4.001 ; 4.001 ; 4.001 ;
; num[4]     ; inBinario[0] ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; num[4]     ; inBinario[1] ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; num[4]     ; inBinario[2] ; 6.109 ; 6.109 ; 6.109 ; 6.109 ;
; num[4]     ; inBinario[3] ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; num[5]     ; inBinario[0] ; 5.659 ; 5.659 ; 5.659 ; 5.659 ;
; num[5]     ; inBinario[1] ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; num[5]     ; inBinario[2] ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; num[5]     ; inBinario[3] ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; num[6]     ; inBinario[0] ; 4.272 ; 4.272 ; 4.272 ; 4.272 ;
; num[6]     ; inBinario[1] ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; num[6]     ; inBinario[2] ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; num[6]     ; inBinario[3] ; 4.010 ; 4.010 ; 4.010 ; 4.010 ;
; num[7]     ; inBinario[0] ; 5.708 ; 5.708 ; 5.708 ; 5.708 ;
; num[7]     ; inBinario[1] ; 5.942 ; 5.942 ; 5.942 ; 5.942 ;
; num[7]     ; inBinario[2] ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; num[7]     ; inBinario[3] ; 5.829 ; 5.829 ; 5.829 ; 5.829 ;
+------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.184 ; 0.215 ; -2.576   ; 0.160   ; -1.222              ;
;  clock           ; -4.184 ; 0.215 ; -2.576   ; 0.160   ; -1.222              ;
; Design-wide TNS  ; -8.368 ; 0.0   ; -29.728  ; 0.0     ; -15.222             ;
;  clock           ; -8.368 ; 0.000 ; -29.728  ; 0.000   ; -15.222             ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; num[*]    ; clock      ; 8.441 ; 8.441 ; Rise       ; clock           ;
;  num[0]   ; clock      ; 7.937 ; 7.937 ; Rise       ; clock           ;
;  num[1]   ; clock      ; 7.603 ; 7.603 ; Rise       ; clock           ;
;  num[2]   ; clock      ; 8.435 ; 8.435 ; Rise       ; clock           ;
;  num[3]   ; clock      ; 5.660 ; 5.660 ; Rise       ; clock           ;
;  num[4]   ; clock      ; 8.441 ; 8.441 ; Rise       ; clock           ;
;  num[5]   ; clock      ; 8.400 ; 8.400 ; Rise       ; clock           ;
;  num[6]   ; clock      ; 5.756 ; 5.756 ; Rise       ; clock           ;
;  num[7]   ; clock      ; 8.265 ; 8.265 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; num[*]    ; clock      ; 0.231  ; 0.231  ; Rise       ; clock           ;
;  num[0]   ; clock      ; -1.129 ; -1.129 ; Rise       ; clock           ;
;  num[1]   ; clock      ; -1.111 ; -1.111 ; Rise       ; clock           ;
;  num[2]   ; clock      ; -1.321 ; -1.321 ; Rise       ; clock           ;
;  num[3]   ; clock      ; 0.231  ; 0.231  ; Rise       ; clock           ;
;  num[4]   ; clock      ; -1.351 ; -1.351 ; Rise       ; clock           ;
;  num[5]   ; clock      ; -1.170 ; -1.170 ; Rise       ; clock           ;
;  num[6]   ; clock      ; 0.216  ; 0.216  ; Rise       ; clock           ;
;  num[7]   ; clock      ; -1.343 ; -1.343 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; operation[*]  ; clock      ; 9.914  ; 9.914  ; Rise       ; clock           ;
;  operation[0] ; clock      ; 9.914  ; 9.914  ; Rise       ; clock           ;
;  operation[1] ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
; regNumA[*]    ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
;  regNumA[0]   ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  regNumA[1]   ; clock      ; 8.583  ; 8.583  ; Rise       ; clock           ;
;  regNumA[2]   ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  regNumA[3]   ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
; regNumB[*]    ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  regNumB[0]   ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  regNumB[1]   ; clock      ; 8.813  ; 8.813  ; Rise       ; clock           ;
;  regNumB[2]   ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  regNumB[3]   ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
; result[*]     ; clock      ; 15.659 ; 15.659 ; Rise       ; clock           ;
;  result[0]    ; clock      ; 10.356 ; 10.356 ; Rise       ; clock           ;
;  result[1]    ; clock      ; 12.148 ; 12.148 ; Rise       ; clock           ;
;  result[2]    ; clock      ; 13.199 ; 13.199 ; Rise       ; clock           ;
;  result[3]    ; clock      ; 14.016 ; 14.016 ; Rise       ; clock           ;
;  result[4]    ; clock      ; 14.745 ; 14.745 ; Rise       ; clock           ;
;  result[5]    ; clock      ; 15.359 ; 15.359 ; Rise       ; clock           ;
;  result[6]    ; clock      ; 15.632 ; 15.632 ; Rise       ; clock           ;
;  result[7]    ; clock      ; 15.659 ; 15.659 ; Rise       ; clock           ;
; state[*]      ; clock      ; 6.463  ; 6.463  ; Rise       ; clock           ;
;  state[0]     ; clock      ; 6.026  ; 6.026  ; Rise       ; clock           ;
;  state[1]     ; clock      ; 6.463  ; 6.463  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; operation[*]  ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  operation[0] ; clock      ; 4.892 ; 4.892 ; Rise       ; clock           ;
;  operation[1] ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
; regNumA[*]    ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  regNumA[0]   ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  regNumA[1]   ; clock      ; 4.656 ; 4.656 ; Rise       ; clock           ;
;  regNumA[2]   ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  regNumA[3]   ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; regNumB[*]    ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  regNumB[0]   ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  regNumB[1]   ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  regNumB[2]   ; clock      ; 4.717 ; 4.717 ; Rise       ; clock           ;
;  regNumB[3]   ; clock      ; 4.829 ; 4.829 ; Rise       ; clock           ;
; result[*]     ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  result[0]    ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  result[1]    ; clock      ; 5.211 ; 5.211 ; Rise       ; clock           ;
;  result[2]    ; clock      ; 5.203 ; 5.203 ; Rise       ; clock           ;
;  result[3]    ; clock      ; 5.266 ; 5.266 ; Rise       ; clock           ;
;  result[4]    ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  result[5]    ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
;  result[6]    ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  result[7]    ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
; state[*]      ; clock      ; 3.251 ; 3.251 ; Rise       ; clock           ;
;  state[0]     ; clock      ; 3.251 ; 3.251 ; Rise       ; clock           ;
;  state[1]     ; clock      ; 3.440 ; 3.440 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; num[0]     ; inBinario[0] ; 10.601 ; 10.601 ; 10.601 ; 10.601 ;
; num[0]     ; inBinario[1] ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; num[0]     ; inBinario[2] ; 11.122 ; 10.817 ; 10.817 ; 11.122 ;
; num[0]     ; inBinario[3] ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; num[1]     ; inBinario[0] ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; num[1]     ; inBinario[1] ; 11.244 ; 11.244 ; 11.244 ; 11.244 ;
; num[1]     ; inBinario[2] ; 10.766 ; 10.892 ; 10.892 ; 10.766 ;
; num[1]     ; inBinario[3] ; 10.042 ; 10.042 ; 10.042 ; 10.042 ;
; num[2]     ; inBinario[0] ; 10.998 ; 10.998 ; 10.998 ; 10.998 ;
; num[2]     ; inBinario[1] ; 12.155 ; 12.155 ; 12.155 ; 12.155 ;
; num[2]     ; inBinario[2] ; 11.193 ; 11.248 ; 11.248 ; 11.193 ;
; num[2]     ; inBinario[3] ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; num[3]     ; inBinario[0] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; num[3]     ; inBinario[1] ; 9.380  ; 9.380  ; 9.380  ; 9.380  ;
; num[3]     ; inBinario[2] ; 8.751  ; 8.921  ; 8.921  ; 8.751  ;
; num[3]     ; inBinario[3] ; 7.918  ; 7.918  ; 7.918  ; 7.918  ;
; num[4]     ; inBinario[0] ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; num[4]     ; inBinario[1] ; 12.119 ; 12.119 ; 12.119 ; 12.119 ;
; num[4]     ; inBinario[2] ; 11.644 ; 11.730 ; 11.730 ; 11.644 ;
; num[4]     ; inBinario[3] ; 11.077 ; 11.077 ; 11.077 ; 11.077 ;
; num[5]     ; inBinario[0] ; 10.633 ; 10.633 ; 10.633 ; 10.633 ;
; num[5]     ; inBinario[1] ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; num[5]     ; inBinario[2] ; 10.900 ; 11.524 ; 11.524 ; 10.900 ;
; num[5]     ; inBinario[3] ; 10.820 ; 10.820 ; 10.820 ; 10.820 ;
; num[6]     ; inBinario[0] ; 8.297  ; 8.297  ; 8.297  ; 8.297  ;
; num[6]     ; inBinario[1] ; 9.397  ; 9.397  ; 9.397  ; 9.397  ;
; num[6]     ; inBinario[2] ; 8.860  ; 9.045  ; 9.045  ; 8.860  ;
; num[6]     ; inBinario[3] ; 8.018  ; 8.018  ; 8.018  ; 8.018  ;
; num[7]     ; inBinario[0] ; 10.684 ; 10.684 ; 10.684 ; 10.684 ;
; num[7]     ; inBinario[1] ; 11.804 ; 11.759 ; 11.759 ; 11.804 ;
; num[7]     ; inBinario[2] ; 11.554 ; 11.229 ; 11.229 ; 11.554 ;
; num[7]     ; inBinario[3] ; 10.863 ; 10.863 ; 10.863 ; 10.863 ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; num[0]     ; inBinario[0] ; 5.613 ; 5.613 ; 5.613 ; 5.613 ;
; num[0]     ; inBinario[1] ; 5.925 ; 5.925 ; 5.925 ; 5.925 ;
; num[0]     ; inBinario[2] ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; num[0]     ; inBinario[3] ; 5.522 ; 5.522 ; 5.522 ; 5.522 ;
; num[1]     ; inBinario[0] ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; num[1]     ; inBinario[1] ; 5.687 ; 5.687 ; 5.687 ; 5.687 ;
; num[1]     ; inBinario[2] ; 5.664 ; 5.664 ; 5.664 ; 5.664 ;
; num[1]     ; inBinario[3] ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; num[2]     ; inBinario[0] ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; num[2]     ; inBinario[1] ; 6.159 ; 6.159 ; 6.159 ; 6.159 ;
; num[2]     ; inBinario[2] ; 5.874 ; 5.874 ; 5.874 ; 5.874 ;
; num[2]     ; inBinario[3] ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; num[3]     ; inBinario[0] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; num[3]     ; inBinario[1] ; 4.460 ; 4.460 ; 4.460 ; 4.460 ;
; num[3]     ; inBinario[2] ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; num[3]     ; inBinario[3] ; 4.001 ; 4.001 ; 4.001 ; 4.001 ;
; num[4]     ; inBinario[0] ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; num[4]     ; inBinario[1] ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; num[4]     ; inBinario[2] ; 6.109 ; 6.109 ; 6.109 ; 6.109 ;
; num[4]     ; inBinario[3] ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; num[5]     ; inBinario[0] ; 5.659 ; 5.659 ; 5.659 ; 5.659 ;
; num[5]     ; inBinario[1] ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; num[5]     ; inBinario[2] ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; num[5]     ; inBinario[3] ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; num[6]     ; inBinario[0] ; 4.272 ; 4.272 ; 4.272 ; 4.272 ;
; num[6]     ; inBinario[1] ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; num[6]     ; inBinario[2] ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; num[6]     ; inBinario[3] ; 4.010 ; 4.010 ; 4.010 ; 4.010 ;
; num[7]     ; inBinario[0] ; 5.708 ; 5.708 ; 5.708 ; 5.708 ;
; num[7]     ; inBinario[1] ; 5.942 ; 5.942 ; 5.942 ; 5.942 ;
; num[7]     ; inBinario[2] ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; num[7]     ; inBinario[3] ; 5.829 ; 5.829 ; 5.829 ; 5.829 ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 100      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 100      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 576      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 576      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 156   ; 156  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 146   ; 146  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 28 11:41:17 2018
Info: Command: quartus_sta ula -c ula
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ula.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.184        -8.368 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332146): Worst-case recovery slack is -2.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.576       -29.728 clock 
Info (332146): Worst-case removal slack is 0.740
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.740         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -15.222 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.575
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.575        -3.149 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332146): Worst-case recovery slack is -0.693
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.693        -7.784 clock 
Info (332146): Worst-case removal slack is 0.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.160         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -15.222 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 500 megabytes
    Info: Processing ended: Thu Jun 28 11:41:17 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


