# C920 相关测试例

## icache enable测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将icache打开，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc计算值为0xb1c3dc4a
2. 测试时间
3. 打印Test Icache Enable Pass

**FPGA&RTL Params**

```c
cpu icache_enable
```

## icache disable测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将icache关闭，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc计算值为0xb1c3dc4a
2. 测试时间
3. 打印Test Icache Disable Pass

**FPGA&RTL Params**

```c
cpu icache_disable
```

## icache invalid测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将icache打开，测试loop_cnt轮crc32，查看测试时间及crc计算值
2. 将icache内指令标记无效，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc结果一致，为0xb1c3dc4a
2. 测试时间一致
3. 打印Test Icache Invalid Pass

**FPGA&RTL Params**

```c
cpu icache_invalid
```

## icache范围测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将icache打开，跑一段32k(除了最后1个是跳转指令，其他是nop的代码)，执行2次
2. 查看第2次icache的cache命中率

**Expectation**

1. 命中率是否大于90%
2. 打印Test Icache Full Scope Pass

**FPGA&RTL Params**

```c
cpu icache_full_scope
```

## dcache enable测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc结果为0xb1c3dc4a
2. 测试时间
3. 打印Test Dcache Enable Pass

**FPGA&RTL Params**

```c
cpu dcache_enable
```

## dcache disable测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache关闭，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc结果为0xb1c3dc4a
2. 测试时间
3. 打印Test Dcache Disable Pass

**FPGA&RTL Params**

```c
cpu dcache_disable
```

## dcache invalid测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，测试loop_cnt轮crc32，查看测试时间及crc计算值
2. 将dcache内指令标记无效，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc值一致，为0xb1c3dc4a
2. 测试时间一致
3. 打印Test Dcache Invalid Pass

**FPGA&RTL Params**

```c
cpu dcache_invalid
```

## dcache clean测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，测试loop_cnt轮crc32，查看测试时间及crc计算值
2. 将dcache同步到memory，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc值一致，为0xb1c3dc4a
2. 测试时间2快
3. 打印Test Dcache Clean Pass

**FPGA&RTL Params**

```c
cpu dcache_clean
```

## dcache flush测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，测试loop_cnt轮crc32，查看测试时间及crc计算值
2. 将dcache同步到memory，后将dcache内指令标记无效，测试loop_cnt轮crc32，查看测试时间及crc计算值

**Expectation**

1. crc值一致，为0xb1c3dc4a
2. 测试时间一样快
3. 打印Test Dcache Flush Pass

**FPGA&RTL Params**

```c
cpu dcache_flush
```

## dcache范围测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，将32K buf赋值成0x1
2. 读取core pmu中dcache write access和dcache write miss的值
3. 将32K buf赋值成0x1
4. 读取core pmu中dcache write access和dcache write miss的值

**Expectation**

1. 计算步骤2和步骤4的dcache命中率是否大于90%
2. 打印Test Dcache Full Scope Pass

**FPGA&RTL Params**

```c
cpu dcache_full_scope
```


## dcache按一定范围flush测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，2次buffer赋值len/32长度
2. buffer赋值len/32长度， 将dcache按照一定范围先同步到memory，后标记无效，再次buffer赋值len/32长度

**Expectation**

1. 测试时间一样快
2. 打印Test Dcache Range Flush Pass

**FPGA&RTL Params**

```c
cpu dcache_range_flush
```

## dcache按一定范围clean测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，2次buffer赋值len/32长度
2. buffer赋值len/32长度， 将dcache按照一定范围先同步到memory，再次buffer赋值len/32长度

**Expectation**

1. 测试时间一样快
2. 打印Test Dcache Range Clean Pass

**FPGA&RTL Params**

```c
cpu dcache_range_clean
```

## dcache按一定范围invalid测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将dcache打开，2次buffer赋值len/32长度
2. 将dcache按照一定范围标记无效，再次buffer赋值len/32长度

**Expectation**

1. 测试时间一样快
2. 打印Test Dcache Range Invalid Pass

**FPGA&RTL Params**

```c
cpu dcache_range_invalid
```

## C920 dhrystone性能测试

----
`FPGA` `P1`

**Description**

1. 用dhrystone测试C920核性能

**Expectation**

1. 测试值为7.1

**FPGA&RTL Params**

```c
cpu dhry
```

## C920 coremark性能测试

----
`FPGA` `P1`

**Description**

1. 用coremark测试C920核性能

**Expectation**

1. 测试值为5.9

**FPGA&RTL Params**

```c
cpu coremark
```

## C920 PMP测试

----
`FPGA` `RTL` `P0`

**Description**

1. 将PMP设置[0x40000000, 0x60000000)设置权限RW，[0x60000000, 0x80000000)设置权限为R
2. 分别在在[0x40000000, 0x60000000)范围和在[0x60000000, 0x80000000)范围内读正常

**Expectation**

1. 在[0x40000000, 0x60000000)范围内读写正常
2. 在[0x60000000, 0x80000000)范围内读正常，写报错

**FPGA&RTL Params**

```c
cpu pmp
```

## C920 vector valid测试

----
`FPGA` `RTL` `P0`

**Description**

1. 使能vector指令
2. 裸写vector指令

**Expectation**

1. 执行指令没报错

**FPGA&RTL Params**

```c
cpu vector-isa
```
