// vi:syntax=verilog
//
// basicRdAllocTest initial bit values
//
// Cotrol bit expected values {valid[3:0],mod[3:0],lru}
// Entries 20
// Width   11b  - 
// {val3,val2,val1,val0,mod3,mod2,mod1,mod0,lru2,lru1,lru0}
//
// ---------------------------------------------------------------------------
//                     index invalid val    mod    lru 
//                           way
// ---------------------------------------------------------------------------
@0000 1110_0111_010 //   0   0       1110   0111   010
      1101_0100_100 //   1   1       1101   0100   100
      1011_0010_000 //   2   2       1011   0010   000
      0111_1111_111 //   3   3       0111   1111   111
      0111_0111_000 //   4   3       0111   0111   000
      1111_0000_000 //   5   -       1111   0000   000
      1011_0100_010 //   6   2       1011   0100   010
      1101_1110_001 //   7   1       1101   1110   001
      1111_0010_111 //   8   -       1111   0010   111
      1110_1001_101 //   9   0       1110   1001   101
      1111_1100_010 //  10   -       1111   1100   010
      1101_0111_001 //  11   1       1101   0111   001
      1011_1100_010 //  12   2       1011   1100   010
      1011_0101_110 //  13   2       1011   0101   110
      0111_0010_011 //  14   3       0111   0010   011
      1011_0100_000 //  15   2       1011   0100   000

      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000

// index invalid way  mod    lru
//   0       0        0111   010
//   1       1        0100   100
//   2       2        0010   000
//   3       3        1111   111
//   4       3        0111   000
//   5       -        0000   000
//   6       2        0100   010
//   7       1        1110   001
//   8       -        0010   111
//   9       0        1001   101
//  10       -        1100   010
//  11       1        0111   001
//  12       2        1100   010
//  13       2        0101   110
//  14       3        0010   011
//  15       2        0100   000

