# 第一章
## パイプライン方式
パイプライン方式では、CPU命令を複数の「ステージ」で分け、各ステージを並行処理することで全体の処理速度を向上させる。  
次の命令は、前の命令のステージ１の処理が終わった時点で開始される。  
分岐点があるとパイプライン処理の効率が下がる。  
有効に機能させるには分岐命令を少なくする必要がある。

## パイプラインハザード
パイブライン処理において、命令の並行実行を妨げ、処理速度の低下につながる現象のことを「パイプラインハザード」と言う。
  
- 構造ハザード  
複数の命令が同一のハードウェア資源を要求するときに発生するハザード。  
  
- 制御ハザード  
分岐先が決定するまで分岐先の命令を実行できないときに発生するハザード。  
  
- データハザード
複数の命令が同一のデータにアクセスするときに発生するハザード。 

## スーパースカラ
並列実行可能な複数の命令をプロセッサコア内の複数の演算機に振り分けて並列実行することでプログラムの実行速度を高速化したプロセッサ（CPU）のこと。  
対して一つのチップ内に複数のプロセッサコアを持ち、複数のスレッド（処理の流れ）を並列に実行するプロセッサを「マルチコア」という。

## VLIW
「VILW」(Very Long Instruction Word)は互いに依存関係のない命令を一つにまとめて同時に実行することで処理速度を高めるCPUの高速化手法。
## SIMD(Single Instruction Multiple Data)
複数のデータに対して１個の命令で同一の操作を同時並列に行う方式で、マルチメディアデータなどを扱うCPUに採用されている技術。  

## MIPS(Million Instruction Per Second)  
１秒間に何10万回命令を実行できるかを現す単位。  
100MIPSのCPUなら１秒間に100＊100万回の命令を実行できる。  

## レジスタ
「レジスタ」とは、CPUに内蔵された小容量の記憶領域のこと。レジスタには用途によって種類がある。  

- スタックポインタ　サブルーチン（他の処理から呼び出される処理）呼び出し時の戻り先アドレスを格納
- プログラムカウンタ　次に読み出す機械語の命令が格納されているアドレスを格納  
- 命令レジスタ　メモリから読み出された機械語を格納  
- ステータスレジスタ　各種の状態を格納

#### 2021/02/15 位置438まで  
#### 2021/02/16 位置488まで  
#### 2021/02/17 位置514まで  
#### 2021/02/18 位置559まで
#### 2021/03/01 位置566まで
#### 2021/03/02 位置582まで
#### 2021/03/03 位置609まで