TimeQuest Timing Analyzer report for PROJECT
Fri Nov 23 13:30:27 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 29. Fast Model Setup: 'CLOCK_50_I'
 30. Fast Model Hold: 'CLOCK_50_I'
 31. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 32. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PROJECT                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 127.18 MHz ; 127.18 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.448  ; 0.000         ;
; CLOCK_50_I                                               ; 12.137 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.322 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.448 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.290      ; 1.878      ;
; 3.448 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.290      ; 1.878      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.137 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.899      ;
; 12.147 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.890      ;
; 12.184 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.852      ;
; 12.194 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.843      ;
; 12.263 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.774      ;
; 12.310 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.727      ;
; 12.326 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.710      ;
; 12.336 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.701      ;
; 12.452 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.585      ;
; 12.558 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.479      ;
; 12.605 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.432      ;
; 12.786 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.251      ;
; 12.831 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.205      ;
; 12.878 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.158      ;
; 12.886 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.151      ;
; 12.933 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.104      ;
; 13.075 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.962      ;
; 13.180 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 6.854      ;
; 13.190 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.845      ;
; 13.220 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 6.816      ;
; 13.236 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 6.798      ;
; 13.246 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.789      ;
; 13.302 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 6.732      ;
; 13.306 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.729      ;
; 13.312 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.723      ;
; 13.354 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.683      ;
; 13.362 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.673      ;
; 13.376 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.661      ;
; 13.401 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.636      ;
; 13.423 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.614      ;
; 13.428 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.607      ;
; 13.627 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 6.407      ;
; 13.696 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.339      ;
; 13.725 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.310      ;
; 13.764 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 6.270      ;
; 13.802 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.235      ;
; 13.813 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.222      ;
; 13.862 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.175      ;
; 13.880 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.157      ;
; 13.901 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.134      ;
; 13.907 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 6.127      ;
; 13.909 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.128      ;
; 13.917 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.118      ;
; 13.929 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.106      ;
; 13.938 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.097      ;
; 13.985 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.050      ;
; 14.033 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 6.002      ;
; 14.045 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.989      ;
; 14.051 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.984      ;
; 14.055 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.980      ;
; 14.130 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.904      ;
; 14.159 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.875      ;
; 14.171 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.864      ;
; 14.196 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.838      ;
; 14.201 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.834      ;
; 14.218 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.816      ;
; 14.228 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.807      ;
; 14.236 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.799      ;
; 14.338 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.697      ;
; 14.344 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.691      ;
; 14.366 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 5.671      ;
; 14.374 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.661      ;
; 14.386 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.649      ;
; 14.436 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.599      ;
; 14.450 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.584      ;
; 14.523 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.512      ;
; 14.547 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.488      ;
; 14.656 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.379      ;
; 14.694 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.340      ;
; 14.712 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.323      ;
; 14.791 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.244      ;
; 14.794 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.241      ;
; 14.828 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.206      ;
; 14.923 ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.111      ;
; 14.929 ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.105      ;
; 14.967 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.068      ;
; 14.973 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.062      ;
; 14.995 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.040      ;
; 15.001 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.033      ;
; 15.005 ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 5.030      ;
; 15.028 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.006      ;
; 15.028 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 5.006      ;
; 15.075 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 4.960      ;
; 15.104 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 4.919      ;
; 15.104 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 4.919      ;
; 15.126 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 4.908      ;
; 15.138 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 4.896      ;
; 15.202 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 4.821      ;
; 15.207 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.850      ;
; 15.208 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.849      ;
; 15.209 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.848      ;
; 15.209 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.848      ;
; 15.210 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.847      ;
; 15.212 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.845      ;
; 15.213 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.844      ;
; 15.218 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.839      ;
; 15.220 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.837      ;
; 15.221 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.836      ;
; 15.223 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.834      ;
; 15.225 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.021      ; 4.832      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[0]                                                             ; start_counter[0]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[1]                                                             ; start_counter[1]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[2]                                                             ; start_counter[2]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; start_counter[3]                                                             ; start_counter[3]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S_TOP_M2                                                               ; state.S_TOP_M2                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S_TOP_IDLE                                                             ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE                        ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M2_start                                                                     ; M2_start                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS_start                                                 ; Milestone_2:M2_unit|FS_start                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]                                      ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                                      ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_2                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.525 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.530 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_2                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_3                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; M2_start                                                                     ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.540 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_3                               ; Milestone_2:M2_unit|FS:FS_unit|FS_done                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_1                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; Milestone_2:M2_unit|FS:FS_unit|SC[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; Milestone_2:M2_unit|FS:FS_unit|SC[2]                                         ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.813      ;
; 0.548 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                                         ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.814      ;
; 0.549 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.815      ;
; 0.549 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.816      ;
; 0.552 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.818      ;
; 0.552 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.818      ;
; 0.554 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                                         ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.820      ;
; 0.555 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.821      ;
; 0.556 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.822      ;
; 0.556 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.822      ;
; 0.560 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.826      ;
; 0.584 ; state.S_TOP_M2                                                               ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.850      ;
; 0.587 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.853      ;
; 0.590 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.856      ;
; 0.592 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.858      ;
; 0.596 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.862      ;
; 0.598 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.864      ;
; 0.598 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[1]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.864      ;
; 0.600 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.866      ;
; 0.600 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.866      ;
; 0.650 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.916      ;
; 0.657 ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; Milestone_2:M2_unit|state.S_FS                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
; 0.674 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                                         ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.940      ;
; 0.685 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.951      ;
; 0.685 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.951      ;
; 0.693 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.959      ;
; 0.696 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.963      ;
; 0.711 ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.977      ;
; 0.712 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.977      ;
; 0.712 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                              ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.978      ;
; 0.718 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.984      ;
; 0.775 ; state.S_TOP_IDLE                                                             ; start_counter[1]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.041      ;
; 0.777 ; state.S_TOP_IDLE                                                             ; start_counter[2]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.043      ;
; 0.782 ; state.S_TOP_IDLE                                                             ; start_counter[0]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.048      ;
; 0.793 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.059      ;
; 0.793 ; Milestone_2:M2_unit|FS_start                                                 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_1                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.059      ;
; 0.794 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.060      ;
; 0.798 ; Milestone_2:M2_unit|FS:FS_unit|FS_done                                       ; Milestone_2:M2_unit|FS_start                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.066      ;
; 0.803 ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.808 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                                         ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; start_counter[1]                                                             ; start_counter[2]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; Milestone_2:M2_unit|FS_start                                                 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.083      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.322 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.290      ; 1.878      ;
; 6.322 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.290      ; 1.878      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                               ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M2_start                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M2_start                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|FS_done                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|FS_done                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_1        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_1        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_2        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_2        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1        ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.497 ; 3.497 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.970 ; 2.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.008 ; 3.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.234 ; 3.234 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.190 ; 3.190 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.010 ; 3.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.185 ; 3.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.497 ; 3.497 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.266 ; 3.266 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.037 ; 3.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.492 ; 3.492 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.314 ; 3.314 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.279 ; 3.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.350 ; 3.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.262 ; 3.262 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.307 ; 3.307 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.316 ; 3.316 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.552 ; 1.552 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.740 ; -2.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.740 ; -2.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.778 ; -2.778 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.004 ; -3.004 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.960 ; -2.960 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.780 ; -2.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.955 ; -2.955 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.267 ; -3.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.036 ; -3.036 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.807 ; -2.807 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.262 ; -3.262 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.084 ; -3.084 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.049 ; -3.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.120 ; -3.120 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.032 ; -3.032 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.077 ; -3.077 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.086 ; -3.086 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.322 ; -1.322 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.703  ; 9.703  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.505  ; 9.505  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.550  ; 9.550  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.703  ; 9.703  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.245  ; 9.245  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.444  ; 9.444  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.477  ; 9.477  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.687  ; 9.687  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 11.475 ; 11.475 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 11.475 ; 11.475 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 9.031  ; 9.031  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.420 ; 10.420 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.273  ; 9.273  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 9.211  ; 9.211  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 9.212  ; 9.212  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 9.267  ; 9.267  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.511  ; 9.511  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.497  ; 9.497  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 9.004  ; 9.004  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.288  ; 9.288  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.479  ; 9.479  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.009  ; 9.009  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.136  ; 9.136  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.136  ; 9.136  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 8.396  ; 8.396  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 8.870  ; 8.870  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 8.408  ; 8.408  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 8.968  ; 8.968  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.677  ; 7.677  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.019  ; 7.019  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.099  ; 7.099  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 6.853  ; 6.853  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 6.823  ; 6.823  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 6.795  ; 6.795  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.102  ; 7.102  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.545  ; 7.545  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.174  ; 7.174  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.135  ; 7.135  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.131  ; 7.131  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.051  ; 7.051  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.063  ; 7.063  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.545  ; 7.545  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.836  ; 6.836  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.822  ; 6.822  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 6.818  ; 6.818  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.793  ; 6.793  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.083  ; 7.083  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.835  ; 6.835  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 7.098  ; 7.098  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 7.370  ; 7.370  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 7.087  ; 7.087  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 7.133  ; 7.133  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 7.354  ; 7.354  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 7.368  ; 7.368  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.140  ; 7.140  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 7.354  ; 7.354  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.370  ; 7.370  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.131  ; 7.131  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.630  ; 6.630  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.408  ; 6.408  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.844  ; 6.844  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.402  ; 6.402  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.675  ; 6.675  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.832  ; 6.832  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.904  ; 6.904  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.413  ; 6.413  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.435  ; 6.435  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.401  ; 6.401  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.628  ; 6.628  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.412  ; 6.412  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.629  ; 6.629  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.416  ; 6.416  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.390  ; 6.390  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.131  ; 7.131  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.905  ; 6.905  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.073  ; 6.073  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.063  ; 6.063  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.336  ; 7.336  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.800  ; 6.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.359  ; 6.359  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.577  ; 6.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.324  ; 6.324  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.339  ; 6.339  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.577  ; 6.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.800  ; 6.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.367  ; 6.367  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.561  ; 6.561  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.575  ; 6.575  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.654  ; 4.654  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.974  ; 8.974  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.580  ; 6.580  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.565  ; 6.565  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.568  ; 6.568  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.974  ; 8.974  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.571  ; 6.571  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.349  ; 6.349  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.344  ; 6.344  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.865  ; 6.865  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.798  ; 6.798  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.337  ; 6.337  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.572  ; 6.572  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.353  ; 6.353  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.342  ; 6.342  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.574  ; 6.574  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.692  ; 6.692  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.538  ; 6.538  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.550  ; 6.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.798  ; 6.798  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.678  ; 6.678  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.654  ; 4.654  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 7.233  ; 7.233  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 7.493  ; 7.493  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 7.546  ; 7.546  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 7.700  ; 7.700  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 7.233  ; 7.233  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 7.680  ; 7.680  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.856  ; 7.856  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.324 ; 10.324 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 7.856  ; 7.856  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 9.245  ; 9.245  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 8.097  ; 8.097  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.067  ; 8.067  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.067  ; 8.067  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.094  ; 8.094  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 7.430  ; 7.430  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 7.963  ; 7.963  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 7.937  ; 7.937  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 7.925  ; 7.925  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 7.430  ; 7.430  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.714  ; 7.714  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 7.938  ; 7.938  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 7.435  ; 7.435  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 7.110  ; 7.110  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 8.240  ; 8.240  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.517  ; 7.517  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 7.974  ; 7.974  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.632  ; 7.632  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 7.682  ; 7.682  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.110  ; 7.110  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 6.338  ; 6.338  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 6.702  ; 6.702  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 6.781  ; 6.781  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 6.842  ; 6.842  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 6.371  ; 6.371  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 6.341  ; 6.341  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 6.338  ; 6.338  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 6.621  ; 6.621  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 6.365  ; 6.365  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 6.545  ; 6.545  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 6.502  ; 6.502  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 6.499  ; 6.499  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 6.602  ; 6.602  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 6.588  ; 6.588  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 6.767  ; 6.767  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.365  ; 6.365  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 6.344  ; 6.344  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.533  ; 6.533  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 6.529  ; 6.529  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.518  ; 6.518  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 6.596  ; 6.596  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.344  ; 6.344  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 6.622  ; 6.622  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 6.615  ; 6.615  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.663  ; 6.663  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.810  ; 6.810  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 6.847  ; 6.847  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 7.073  ; 7.073  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 6.895  ; 6.895  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 6.663  ; 6.663  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.879  ; 6.879  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 6.900  ; 6.900  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.630  ; 6.630  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.408  ; 6.408  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.844  ; 6.844  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.402  ; 6.402  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.675  ; 6.675  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.832  ; 6.832  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.904  ; 6.904  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.413  ; 6.413  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.435  ; 6.435  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.401  ; 6.401  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.628  ; 6.628  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.412  ; 6.412  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.629  ; 6.629  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.416  ; 6.416  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.390  ; 6.390  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.131  ; 7.131  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.905  ; 6.905  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.073  ; 6.073  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.063  ; 6.063  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.112  ; 7.112  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.324  ; 6.324  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.359  ; 6.359  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.577  ; 6.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.324  ; 6.324  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.339  ; 6.339  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.577  ; 6.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.800  ; 6.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.367  ; 6.367  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.561  ; 6.561  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.575  ; 6.575  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.654  ; 4.654  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.344  ; 6.344  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.580  ; 6.580  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.565  ; 6.565  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.568  ; 6.568  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.974  ; 8.974  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.571  ; 6.571  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.349  ; 6.349  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.344  ; 6.344  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.865  ; 6.865  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.337  ; 6.337  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.337  ; 6.337  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.572  ; 6.572  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.353  ; 6.353  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.342  ; 6.342  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.574  ; 6.574  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.692  ; 6.692  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.538  ; 6.538  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.550  ; 6.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.798  ; 6.798  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.678  ; 6.678  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.654  ; 4.654  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.095  ; 0.000         ;
; CLOCK_50_I                                               ; 16.559 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.785 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 4.095 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.047      ; 0.984      ;
; 4.095 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.047      ; 0.984      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.559 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.473      ;
; 16.566 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.467      ;
; 16.579 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.453      ;
; 16.586 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.447      ;
; 16.631 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.402      ;
; 16.651 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.382      ;
; 16.666 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.366      ;
; 16.673 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.360      ;
; 16.738 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.295      ;
; 16.766 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.267      ;
; 16.786 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.247      ;
; 16.869 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.163      ;
; 16.881 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.152      ;
; 16.882 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.151      ;
; 16.889 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.143      ;
; 16.901 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.132      ;
; 16.988 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 3.045      ;
; 17.059 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.971      ;
; 17.061 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.971      ;
; 17.066 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.965      ;
; 17.070 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.960      ;
; 17.077 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.954      ;
; 17.102 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.928      ;
; 17.108 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.925      ;
; 17.109 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.922      ;
; 17.128 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.905      ;
; 17.131 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.900      ;
; 17.142 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.889      ;
; 17.143 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.890      ;
; 17.163 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.870      ;
; 17.174 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.857      ;
; 17.261 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.769      ;
; 17.268 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.763      ;
; 17.286 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.745      ;
; 17.311 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.720      ;
; 17.315 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.717      ;
; 17.318 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.715      ;
; 17.320 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.713      ;
; 17.322 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.711      ;
; 17.333 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.698      ;
; 17.338 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.695      ;
; 17.349 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.682      ;
; 17.355 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.678      ;
; 17.356 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.674      ;
; 17.381 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.650      ;
; 17.383 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.649      ;
; 17.387 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.646      ;
; 17.390 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.643      ;
; 17.392 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.639      ;
; 17.424 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.607      ;
; 17.450 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.582      ;
; 17.455 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.578      ;
; 17.457 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.576      ;
; 17.459 ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.571      ;
; 17.465 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.565      ;
; 17.484 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.549      ;
; 17.497 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.533      ;
; 17.506 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.525      ;
; 17.513 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.518      ;
; 17.516 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.515      ;
; 17.522 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.511      ;
; 17.530 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.503      ;
; 17.552 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.481      ;
; 17.556 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.476      ;
; 17.583 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.448      ;
; 17.619 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.414      ;
; 17.637 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.396      ;
; 17.660 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.370      ;
; 17.660 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.370      ;
; 17.661 ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.369      ;
; 17.687 ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.344      ;
; 17.705 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.328      ;
; 17.712 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 2.307      ;
; 17.712 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 2.307      ;
; 17.722 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.309      ;
; 17.732 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.300      ;
; 17.744 ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.288      ;
; 17.745 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.013      ; 2.300      ;
; 17.745 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.013      ; 2.300      ;
; 17.745 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.013      ; 2.300      ;
; 17.745 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.013      ; 2.300      ;
; 17.745 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                          ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.013      ; 2.300      ;
; 17.757 ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 2.274      ;
; 17.762 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 2.257      ;
; 17.762 ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                          ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 2.257      ;
; 17.765 ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 2.267      ;
; 17.772 ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.261      ;
; 17.781 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.270      ;
; 17.781 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.270      ;
; 17.781 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.270      ;
; 17.782 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.269      ;
; 17.782 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.269      ;
; 17.784 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.267      ;
; 17.786 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.265      ;
; 17.792 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.259      ;
; 17.792 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.259      ;
; 17.795 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.256      ;
; 17.795 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 2.256      ;
; 17.795 ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                          ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 2.238      ;
; 17.797 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]               ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.233      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[0]                                                             ; start_counter[0]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[1]                                                             ; start_counter[1]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[2]                                                             ; start_counter[2]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_counter[3]                                                             ; start_counter[3]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S_TOP_M2                                                               ; state.S_TOP_M2                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S_TOP_IDLE                                                             ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE                        ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M2_start                                                                     ; M2_start                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS_start                                                 ; Milestone_2:M2_unit|FS_start                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]                                      ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                                      ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]                               ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_2                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.243 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_2                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_3                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; M2_start                                                                     ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.252 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_3                               ; Milestone_2:M2_unit|FS:FS_unit|FS_done                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                                         ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; Milestone_2:M2_unit|FS:FS_unit|SC[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_1                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; Milestone_2:M2_unit|FS:FS_unit|SC[2]                                         ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3                               ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]                              ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                                         ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.412      ;
; 0.263 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.415      ;
; 0.275 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.427      ;
; 0.275 ; state.S_TOP_M2                                                               ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.427      ;
; 0.278 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.430      ;
; 0.279 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.431      ;
; 0.280 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.432      ;
; 0.281 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[1]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.433      ;
; 0.282 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.434      ;
; 0.283 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.435      ;
; 0.283 ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.435      ;
; 0.287 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.439      ;
; 0.306 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.458      ;
; 0.306 ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                                         ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.458      ;
; 0.316 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.469      ;
; 0.324 ; Milestone_2:M2_unit|state.S_M2_IDLE                                          ; Milestone_2:M2_unit|state.S_FS                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.475      ;
; 0.324 ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                                         ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.481      ;
; 0.342 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                              ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.494      ;
; 0.359 ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Milestone_2:M2_unit|FS:FS_unit|FS_done                                       ; Milestone_2:M2_unit|FS_start                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; state.S_TOP_IDLE                                                             ; start_counter[1]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; state.S_TOP_IDLE                                                             ; start_counter[2]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.515      ;
; 0.365 ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                                         ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; start_counter[1]                                                             ; start_counter[2]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                                         ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Milestone_2:M2_unit|FS_start                                                 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_SRAM_interface:UART_unit|SRAM_address[7]                                ; UART_SRAM_interface:UART_unit|SRAM_address[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_SRAM_interface:UART_unit|SRAM_address[13]                               ; UART_SRAM_interface:UART_unit|SRAM_address[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.785 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.047      ; 0.984      ;
; 5.785 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.047      ; 0.984      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                               ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M2_start                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M2_start                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|Base_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|CB[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[2]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|C_END[4]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|FS_done                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|FS_done                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|RB[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SC[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[16]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[17]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_COMMON_CASE ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_1        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_1        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_2        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_2        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LI_3        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_LO_1        ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 1.934 ; 1.934 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 1.669 ; 1.669 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 1.708 ; 1.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 1.805 ; 1.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 1.763 ; 1.763 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 1.700 ; 1.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 1.761 ; 1.761 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 1.913 ; 1.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 1.801 ; 1.801 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 1.736 ; 1.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 1.934 ; 1.934 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 1.852 ; 1.852 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 1.817 ; 1.817 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 1.835 ; 1.835 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 1.787 ; 1.787 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 1.806 ; 1.806 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 1.829 ; 1.829 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 0.905 ; 0.905 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.549 ; -1.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.549 ; -1.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.588 ; -1.588 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.685 ; -1.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.643 ; -1.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.580 ; -1.580 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.641 ; -1.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.793 ; -1.793 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.681 ; -1.681 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.616 ; -1.616 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.814 ; -1.814 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.732 ; -1.732 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.697 ; -1.697 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.715 ; -1.715 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.667 ; -1.667 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.686 ; -1.686 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.709 ; -1.709 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.785 ; -0.785 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.179 ; 5.179 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.089 ; 5.089 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.179 ; 5.179 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.963 ; 4.963 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.159 ; 5.159 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.987 ; 5.987 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.987 ; 5.987 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.468 ; 5.468 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.923 ; 4.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.932 ; 4.932 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.095 ; 5.095 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.095 ; 5.095 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.081 ; 5.081 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.079 ; 5.079 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.836 ; 4.836 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.971 ; 4.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.075 ; 5.075 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.838 ; 4.838 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.873 ; 4.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.873 ; 4.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.540 ; 4.540 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.563 ; 4.563 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.221 ; 4.221 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.001 ; 4.001 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.894 ; 3.894 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.925 ; 3.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.001 ; 4.001 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.808 ; 3.808 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.778 ; 3.778 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.779 ; 3.779 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.922 ; 3.922 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.098 ; 4.098 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.952 ; 3.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.912 ; 3.912 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.911 ; 3.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.872 ; 3.872 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.869 ; 3.869 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.098 ; 4.098 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.800 ; 3.800 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.783 ; 3.783 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.775 ; 3.775 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.777 ; 3.777 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.881 ; 3.881 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.894 ; 3.894 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.100 ; 4.100 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.943 ; 3.943 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.976 ; 3.976 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.093 ; 4.093 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.099 ; 4.099 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.975 ; 3.975 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 4.084 ; 4.084 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.100 ; 4.100 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.678 ; 3.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.853 ; 3.853 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.864 ; 3.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.902 ; 3.902 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.675 ; 3.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.691 ; 3.691 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.770 ; 3.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.672 ; 3.672 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.767 ; 3.767 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.675 ; 3.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.660 ; 3.660 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.462 ; 3.462 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.452 ; 3.452 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.089 ; 4.089 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.839 ; 3.839 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.739 ; 3.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.627 ; 3.627 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.645 ; 3.645 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.743 ; 3.743 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.839 ; 3.839 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.650 ; 3.650 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.722 ; 3.722 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.742 ; 3.742 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.478 ; 2.478 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.910 ; 4.910 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.742 ; 3.742 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.729 ; 3.729 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.910 ; 4.910 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.632 ; 3.632 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.654 ; 3.654 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.745 ; 3.745 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.745 ; 3.745 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.629 ; 3.629 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.855 ; 3.855 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.837 ; 3.837 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.625 ; 3.625 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.738 ; 3.738 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.809 ; 3.809 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.703 ; 3.703 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.837 ; 3.837 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.478 ; 2.478 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.024 ; 4.024 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.150 ; 4.150 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.108 ; 4.108 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.024 ; 4.024 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.113 ; 4.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.134 ; 4.134 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.221 ; 4.221 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.467 ; 5.467 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.412 ; 4.412 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.393 ; 4.393 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.402 ; 4.402 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.408 ; 4.408 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.109 ; 4.109 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.355 ; 4.355 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.109 ; 4.109 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.355 ; 4.355 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.111 ; 4.111 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.970 ; 3.970 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.497 ; 4.497 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.143 ; 4.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.221 ; 4.221 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.970 ; 3.970 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.600 ; 3.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 3.866 ; 3.866 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.631 ; 3.631 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.601 ; 3.601 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.600 ; 3.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.746 ; 3.746 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.682 ; 3.682 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.705 ; 3.705 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.693 ; 3.693 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.605 ; 3.605 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.660 ; 3.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.660 ; 3.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.651 ; 3.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.605 ; 3.605 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.834 ; 3.834 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.850 ; 3.850 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.964 ; 3.964 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.917 ; 3.917 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.899 ; 3.899 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.678 ; 3.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.853 ; 3.853 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.864 ; 3.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.902 ; 3.902 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.675 ; 3.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.691 ; 3.691 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.770 ; 3.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.672 ; 3.672 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.767 ; 3.767 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.675 ; 3.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.660 ; 3.660 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.462 ; 3.462 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.452 ; 3.452 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 3.983 ; 3.983 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.739 ; 3.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.627 ; 3.627 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.645 ; 3.645 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.743 ; 3.743 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.839 ; 3.839 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.650 ; 3.650 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.722 ; 3.722 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.742 ; 3.742 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.478 ; 2.478 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.629 ; 3.629 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.742 ; 3.742 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.729 ; 3.729 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.910 ; 4.910 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.632 ; 3.632 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.654 ; 3.654 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.745 ; 3.745 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.745 ; 3.745 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.629 ; 3.629 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.855 ; 3.855 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.625 ; 3.625 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.625 ; 3.625 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.738 ; 3.738 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.809 ; 3.809 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.703 ; 3.703 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.837 ; 3.837 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.478 ; 2.478 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 3.448  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 12.137 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.448  ; 5.785 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.497 ; 3.497 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.970 ; 2.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.008 ; 3.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.234 ; 3.234 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.190 ; 3.190 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.010 ; 3.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.185 ; 3.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.497 ; 3.497 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.266 ; 3.266 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.037 ; 3.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.492 ; 3.492 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.314 ; 3.314 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.279 ; 3.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.350 ; 3.350 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.262 ; 3.262 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.307 ; 3.307 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.316 ; 3.316 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.552 ; 1.552 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.549 ; -1.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.549 ; -1.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.588 ; -1.588 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.685 ; -1.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.643 ; -1.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.580 ; -1.580 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.641 ; -1.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.793 ; -1.793 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.681 ; -1.681 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.616 ; -1.616 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.814 ; -1.814 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.732 ; -1.732 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.697 ; -1.697 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.715 ; -1.715 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.667 ; -1.667 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.686 ; -1.686 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.709 ; -1.709 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.785 ; -0.785 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.703  ; 9.703  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.505  ; 9.505  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.550  ; 9.550  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.703  ; 9.703  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.245  ; 9.245  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.444  ; 9.444  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.477  ; 9.477  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.687  ; 9.687  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 11.475 ; 11.475 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 11.475 ; 11.475 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 9.031  ; 9.031  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.420 ; 10.420 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.273  ; 9.273  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 9.211  ; 9.211  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 9.212  ; 9.212  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 9.267  ; 9.267  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.511  ; 9.511  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.497  ; 9.497  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 9.004  ; 9.004  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.288  ; 9.288  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.479  ; 9.479  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.009  ; 9.009  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.136  ; 9.136  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.136  ; 9.136  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 8.396  ; 8.396  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 8.870  ; 8.870  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 8.408  ; 8.408  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 8.968  ; 8.968  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.677  ; 7.677  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.019  ; 7.019  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.099  ; 7.099  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.160  ; 7.160  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 6.853  ; 6.853  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 6.823  ; 6.823  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 6.795  ; 6.795  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.102  ; 7.102  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.545  ; 7.545  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.174  ; 7.174  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.135  ; 7.135  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.131  ; 7.131  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.051  ; 7.051  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.063  ; 7.063  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.545  ; 7.545  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.836  ; 6.836  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.822  ; 6.822  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 6.818  ; 6.818  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.793  ; 6.793  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.083  ; 7.083  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.835  ; 6.835  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 7.098  ; 7.098  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 7.370  ; 7.370  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 7.087  ; 7.087  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 7.133  ; 7.133  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 7.354  ; 7.354  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 7.368  ; 7.368  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.140  ; 7.140  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 7.354  ; 7.354  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.370  ; 7.370  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.131  ; 7.131  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.630  ; 6.630  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.408  ; 6.408  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.844  ; 6.844  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.402  ; 6.402  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.675  ; 6.675  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.832  ; 6.832  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.904  ; 6.904  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.413  ; 6.413  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.435  ; 6.435  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.401  ; 6.401  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.628  ; 6.628  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.412  ; 6.412  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.629  ; 6.629  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.416  ; 6.416  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.390  ; 6.390  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 7.131  ; 7.131  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.905  ; 6.905  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.073  ; 6.073  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.063  ; 6.063  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.336  ; 7.336  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.800  ; 6.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.359  ; 6.359  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.577  ; 6.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.324  ; 6.324  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.339  ; 6.339  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.577  ; 6.577  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.800  ; 6.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.367  ; 6.367  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.561  ; 6.561  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.575  ; 6.575  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.654  ; 4.654  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.974  ; 8.974  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.580  ; 6.580  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.565  ; 6.565  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.568  ; 6.568  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.974  ; 8.974  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.571  ; 6.571  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.349  ; 6.349  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.344  ; 6.344  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.865  ; 6.865  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.798  ; 6.798  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.337  ; 6.337  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.572  ; 6.572  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.353  ; 6.353  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.342  ; 6.342  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.574  ; 6.574  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.692  ; 6.692  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.538  ; 6.538  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.550  ; 6.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.798  ; 6.798  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.678  ; 6.678  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.654  ; 4.654  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.024 ; 4.024 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.150 ; 4.150 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.108 ; 4.108 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.246 ; 4.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.024 ; 4.024 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.113 ; 4.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.134 ; 4.134 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.221 ; 4.221 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.467 ; 5.467 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.412 ; 4.412 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.393 ; 4.393 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.402 ; 4.402 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.408 ; 4.408 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.109 ; 4.109 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.355 ; 4.355 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.109 ; 4.109 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.355 ; 4.355 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.111 ; 4.111 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.970 ; 3.970 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.497 ; 4.497 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.143 ; 4.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.221 ; 4.221 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.970 ; 3.970 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.600 ; 3.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 3.866 ; 3.866 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.631 ; 3.631 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.601 ; 3.601 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.600 ; 3.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.746 ; 3.746 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.682 ; 3.682 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.705 ; 3.705 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.693 ; 3.693 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.605 ; 3.605 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.660 ; 3.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.660 ; 3.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.651 ; 3.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.605 ; 3.605 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.834 ; 3.834 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.850 ; 3.850 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.964 ; 3.964 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.917 ; 3.917 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.899 ; 3.899 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.678 ; 3.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.853 ; 3.853 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.864 ; 3.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.902 ; 3.902 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.675 ; 3.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.691 ; 3.691 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.670 ; 3.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.770 ; 3.770 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.672 ; 3.672 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.767 ; 3.767 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.675 ; 3.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.660 ; 3.660 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.915 ; 3.915 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.462 ; 3.462 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.452 ; 3.452 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 3.983 ; 3.983 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.739 ; 3.739 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.627 ; 3.627 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.645 ; 3.645 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.743 ; 3.743 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.839 ; 3.839 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.650 ; 3.650 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.722 ; 3.722 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.742 ; 3.742 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.478 ; 2.478 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.629 ; 3.629 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.742 ; 3.742 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.729 ; 3.729 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.910 ; 4.910 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.632 ; 3.632 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.654 ; 3.654 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.745 ; 3.745 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.745 ; 3.745 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.629 ; 3.629 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.855 ; 3.855 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.625 ; 3.625 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.625 ; 3.625 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.738 ; 3.738 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.809 ; 3.809 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.703 ; 3.703 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.837 ; 3.837 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.795 ; 3.795 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.478 ; 2.478 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 6549     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 6549     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 197   ; 197  ;
; Unconstrained Output Ports      ; 112   ; 112  ;
; Unconstrained Output Port Paths ; 412   ; 412  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 23 13:30:25 2018
Info: Command: quartus_sta PROJECT -c PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.448         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    12.137         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     6.322         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 4.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.095         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    16.559         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     5.785         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4560 megabytes
    Info: Processing ended: Fri Nov 23 13:30:27 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


