xst -intstyle ise -ifn "E:/FPGA/my.verilog.learn/class_6/prj/xulie_signal/xulie_signal.xst" -ofn "E:/FPGA/my.verilog.learn/class_6/prj/xulie_signal/xulie_signal.syr" 
xst -intstyle ise -ifn "E:/FPGA/my.verilog.learn/class_6/prj/xulie_signal/xulie_signal.xst" -ofn "E:/FPGA/my.verilog.learn/class_6/prj/xulie_signal/xulie_signal.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -i -p xc6slx16-csg324-2 xulie_signal.ngc xulie_signal.ngd  
map -intstyle ise -p xc6slx16-csg324-2 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o xulie_signal_map.ncd xulie_signal.ngd xulie_signal.pcf 
par -w -intstyle ise -ol high -mt off xulie_signal_map.ncd xulie_signal.ncd xulie_signal.pcf 
trce -intstyle ise -v 3 -s 2 -n 3 -fastpaths -xml xulie_signal.twx xulie_signal.ncd -o xulie_signal.twr xulie_signal.pcf 
