
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_rstmgr_0.1/rtl/rstmgr.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // This module is the overall reset manager wrapper</pre>
<pre style="margin:0; padding:0 ">   6: // TODO: This module is only a draft implementation that covers most of the rstmgr</pre>
<pre style="margin:0; padding:0 ">   7: // functoinality but is incomplete</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11: // This top level controller is fairly hardcoded right now, but will be switched to a template</pre>
<pre style="margin:0; padding:0 ">  12: module rstmgr import rstmgr_pkg::*; (</pre>
<pre style="margin:0; padding:0 ">  13:   // Primary module clocks</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   input rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   input clk_main_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   input clk_io_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input clk_usb_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input clk_aon_i,</pre>
<pre style="margin:0; padding:0 ">  20: </pre>
<pre style="margin:0; padding:0 ">  21:   // Bus Interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   input tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  24: </pre>
<pre style="margin:0; padding:0 ">  25:   // pwrmgr interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   input pwrmgr_pkg::pwr_rst_req_t pwr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   output pwrmgr_pkg::pwr_rst_rsp_t pwr_o,</pre>
<pre style="margin:0; padding:0 ">  28: </pre>
<pre style="margin:0; padding:0 ">  29:   // ast interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   input rstmgr_ast_t ast_i,</pre>
<pre style="margin:0; padding:0 ">  31: </pre>
<pre style="margin:0; padding:0 ">  32:   // cpu related inputs</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   input rstmgr_cpu_t cpu_i,</pre>
<pre style="margin:0; padding:0 ">  34: </pre>
<pre style="margin:0; padding:0 ">  35:   // peripheral reset requests</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   input rstmgr_peri_t peri_i,</pre>
<pre style="margin:0; padding:0 ">  37: </pre>
<pre style="margin:0; padding:0 ">  38:   // Interface to alert handler</pre>
<pre style="margin:0; padding:0 ">  39:   // always on resets</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:   output rstmgr_out_t resets_o</pre>
<pre style="margin:0; padding:0 ">  41: </pre>
<pre style="margin:0; padding:0 ">  42: );</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="margin:0; padding:0 ">  44:   // receive POR and stretch</pre>
<pre style="margin:0; padding:0 ">  45:   // The por is at first stretched and synced on clk_aon</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   rstmgr_por i_por (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:     .clk_i(clk_aon_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:     .pok_i(ast_i.vcc_pok & ast_i.alw_pok),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .rst_no(resets_o.rst_por_aon_n)</pre>
<pre style="margin:0; padding:0 ">  51:   );</pre>
<pre style="margin:0; padding:0 ">  52: </pre>
<pre style="margin:0; padding:0 ">  53:   // POR usage for the clkmgr</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:   ) i_por_sync (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:     .clk_i(clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .d(1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .q(resets_o.rst_por_n)</pre>
<pre style="margin:0; padding:0 ">  62:   );</pre>
<pre style="margin:0; padding:0 ">  63: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   ) i_por_io_sync (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:     .clk_i(clk_io_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:     .d(1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:     .q(resets_o.rst_por_io_n)</pre>
<pre style="margin:0; padding:0 ">  72:   );</pre>
<pre style="margin:0; padding:0 ">  73: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   ) i_por_usb_sync (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:     .clk_i(clk_usb_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:     .d(1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:     .q(resets_o.rst_por_usb_n)</pre>
<pre style="margin:0; padding:0 ">  82:   );</pre>
<pre style="margin:0; padding:0 ">  83: </pre>
<pre style="margin:0; padding:0 ">  84:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 ">  85:   // Register Interface                             //</pre>
<pre style="margin:0; padding:0 ">  86:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 ">  87: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   rstmgr_reg_pkg::rstmgr_reg2hw_t reg2hw;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   rstmgr_reg_pkg::rstmgr_hw2reg_t hw2reg;</pre>
<pre style="margin:0; padding:0 ">  90: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   rstmgr_reg_top i_reg (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:     .tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:     .tl_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:     .reg2hw,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:     .hw2reg,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:     .devmode_i(1'b1)</pre>
<pre style="margin:0; padding:0 ">  99:   );</pre>
<pre style="margin:0; padding:0 "> 100: </pre>
<pre style="margin:0; padding:0 "> 101:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 102:   // Input handling                                 //</pre>
<pre style="margin:0; padding:0 "> 103:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 104: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic ndmreset_req_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic ndm_req_valid;</pre>
<pre style="margin:0; padding:0 "> 107: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   ) i_sync (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:     .d(cpu_i.ndmreset_req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:     .q(ndmreset_req_q)</pre>
<pre style="margin:0; padding:0 "> 116:   );</pre>
<pre style="margin:0; padding:0 "> 117: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   assign ndm_req_valid = ndmreset_req_q & (pwr_i.reset_cause == pwrmgr_pkg::ResetNone);</pre>
<pre style="margin:0; padding:0 "> 119: </pre>
<pre style="margin:0; padding:0 "> 120:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 121:   // Source resets in the system                    //</pre>
<pre style="margin:0; padding:0 "> 122:   // These are hardcoded and not directly used.     //</pre>
<pre style="margin:0; padding:0 "> 123:   // Instead they act as async reset roots.         //</pre>
<pre style="margin:0; padding:0 "> 124:   ////////////////////////////////////////////////////</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic [PowerDomains-1:0] rst_lc_src_n;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic [PowerDomains-1:0] rst_sys_src_n;</pre>
<pre style="margin:0; padding:0 "> 127: </pre>
<pre style="margin:0; padding:0 "> 128:   // The two source reset modules are chained together.  The output of one is fed into the</pre>
<pre style="margin:0; padding:0 "> 129:   // the second.  This ensures that if upstream resets for any reason, the associated downstream</pre>
<pre style="margin:0; padding:0 "> 130:   // reset will also reset.</pre>
<pre style="margin:0; padding:0 "> 131: </pre>
<pre style="margin:0; padding:0 "> 132:   // lc reset sources</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   rstmgr_ctrl #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:     .PowerDomains(PowerDomains)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   ) i_lc_src (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:     .clk_i(clk_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .rst_req_i(pwr_i.rst_lc_req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .rst_parent_ni({PowerDomains{1'b1}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .rst_no(rst_lc_src_n)</pre>
<pre style="margin:0; padding:0 "> 141:   );</pre>
<pre style="margin:0; padding:0 "> 142: </pre>
<pre style="margin:0; padding:0 "> 143:   // sys reset sources</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   rstmgr_ctrl #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .PowerDomains(PowerDomains)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:   ) i_sys_src (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .clk_i(clk_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .rst_req_i(pwr_i.rst_sys_req | {PowerDomains{ndm_req_valid}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .rst_parent_ni(rst_lc_src_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     .rst_no(rst_sys_src_n)</pre>
<pre style="margin:0; padding:0 "> 152:   );</pre>
<pre style="margin:0; padding:0 "> 153: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   assign pwr_o.rst_lc_src_n = rst_lc_src_n;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:   assign pwr_o.rst_sys_src_n = rst_sys_src_n;</pre>
<pre style="margin:0; padding:0 "> 156: </pre>
<pre style="margin:0; padding:0 "> 157:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 158:   // leaf reset in the system                       //</pre>
<pre style="margin:0; padding:0 "> 159:   // These should all be generated                  //</pre>
<pre style="margin:0; padding:0 "> 160:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 161: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   ) i_lc (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .clk_i(clk_io_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:     .rst_ni(rst_lc_src_n[ALWAYS_ON_SEL]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .d(1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .q(resets_o.rst_lc_n)</pre>
<pre style="margin:0; padding:0 "> 170:   );</pre>
<pre style="margin:0; padding:0 "> 171: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:   ) i_sys (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .clk_i(clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .rst_ni(rst_sys_src_n[ALWAYS_ON_SEL]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .d(1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:     .q(resets_o.rst_sys_n)</pre>
<pre style="margin:0; padding:0 "> 180:   );</pre>
<pre style="margin:0; padding:0 "> 181: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:   ) i_sys_io (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:     .clk_i(clk_io_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     .rst_ni(rst_sys_src_n[ALWAYS_ON_SEL]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:     .d(1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     .q(resets_o.rst_sys_io_n)</pre>
<pre style="margin:0; padding:0 "> 190:   );</pre>
<pre style="margin:0; padding:0 "> 191: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:   ) i_spi_device (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .clk_i(clk_io_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:     .rst_ni(rst_sys_src_n[ALWAYS_ON_SEL]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:     .d(reg2hw.rst_spi_device_n.q),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:     .q(resets_o.rst_spi_device_n)</pre>
<pre style="margin:0; padding:0 "> 200:   );</pre>
<pre style="margin:0; padding:0 "> 201: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   prim_flop_2sync #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .Width(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     .ResetValue(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   ) i_usb (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .clk_i(clk_usb_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .rst_ni(rst_sys_src_n[ALWAYS_ON_SEL]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .d(reg2hw.rst_usb_n.q),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .q(resets_o.rst_usb_n)</pre>
<pre style="margin:0; padding:0 "> 210:   );</pre>
<pre style="margin:0; padding:0 "> 211: </pre>
<pre style="margin:0; padding:0 "> 212:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 213:   // Reset info construction                        //</pre>
<pre style="margin:0; padding:0 "> 214:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 215: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   logic [ResetReasons-1:0] rst_reqs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   logic rst_hw_req;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic rst_low_power;</pre>
<pre style="margin:0; padding:0 "> 219: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   assign rst_hw_req = pwr_i.reset_cause == pwrmgr_pkg::HwReq;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   assign rst_low_power = pwr_i.reset_cause == pwrmgr_pkg::LowPwrEntry;</pre>
<pre style="margin:0; padding:0 "> 222: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   assign rst_reqs = {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:                     ndm_req_valid,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:                     rst_hw_req ? peri_i.rst_reqs : ExtResetReasons'(0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:                     rst_low_power</pre>
<pre style="margin:0; padding:0 "> 227:                     };</pre>
<pre style="margin:0; padding:0 "> 228: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   rstmgr_info #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:     .Reasons(ResetReasons)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   ) i_info (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     .rst_ni(resets_o.rst_por_aon_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:     .rst_cpu_ni(cpu_i.rst_cpu_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .rst_req_i(rst_reqs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     .wr_i(reg2hw.reset_info.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     .data_i(reg2hw.reset_info.q),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .rst_reasons_o(hw2reg.reset_info)</pre>
<pre style="margin:0; padding:0 "> 239:   );</pre>
<pre style="margin:0; padding:0 "> 240: </pre>
<pre style="margin:0; padding:0 "> 241:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 242:   // Assertions                                     //</pre>
<pre style="margin:0; padding:0 "> 243:   ////////////////////////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 244: </pre>
<pre style="margin:0; padding:0 "> 245:   // when upstream resets, downstream must also reset</pre>
<pre style="margin:0; padding:0 "> 246: </pre>
<pre style="margin:0; padding:0 "> 247: endmodule // rstmgr</pre>
<pre style="margin:0; padding:0 "> 248: </pre>
</body>
</html>
