initialize
random

mode reset
set GND 0
set Reset 1
cycle
status U

mode run
set Reset 0
cycle

assert t.c0.a 1

assert t.x.r[0].t 0
assert t.x.r[0].f 1
assert t.x.r[1].t 0
assert t.x.r[1].f 1
assert t.x.r[2].t 1
assert t.x.r[2].f 0
assert t.x.r[3].t 1
assert t.x.r[3].f 0
assert t.x.r[4].t 1
assert t.x.r[4].f 0
assert t.x.r[5].t 1
assert t.x.r[5].f 0
assert t.x.r[6].t 0
assert t.x.r[6].f 1
assert t.x.r[7].t 0
assert t.x.r[7].f 1
assert t.y.r[0].t 1
assert t.y.r[0].f 0
assert t.y.r[1].t 0
assert t.y.r[1].f 1
assert t.y.r[2].t 0
assert t.y.r[2].f 1
assert t.y.r[3].t 0
assert t.y.r[3].f 1
assert t.y.r[4].t 1
assert t.y.r[4].f 0
assert t.y.r[5].t 0
assert t.y.r[5].f 1
assert t.y.r[6].t 0
assert t.y.r[6].f 1
assert t.y.r[7].t 0
assert t.y.r[7].f 1
assert t.z.r[0].t 1
assert t.z.r[0].f 0
assert t.z.r[1].t 0
assert t.z.r[1].f 1
assert t.z.r[2].t 1
assert t.z.r[2].f 0
assert t.z.r[3].t 1
assert t.z.r[3].f 0
assert t.z.r[4].t 0
assert t.z.r[4].f 1
assert t.z.r[5].t 0
assert t.z.r[5].f 1
assert t.z.r[6].t 1
assert t.z.r[6].f 0
assert t.z.r[7].t 0
assert t.z.r[7].f 1
