# 3 interface    

在我们设计数字系统或验证平台时，使用信号线将各个模块连接起来是一个非常重要的步骤。当我们使用verilog做设计时，每当我们想要对某一模块的接口进行修改的时候，我们常常会感到非常苦恼，因为我们可能因为一个模块接口的修改，而连带的修改好几个相关的模块接口，尤其是当系统比较复杂时，这样的修修补补非常容易留下错误。System Verilog引入了interface这一新结构类型来解决这一问题。

## 1 interface的声明与使用     





## 2 使用modport分类接口      







## 3 使用clocking block同步接口信号   

