<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:28.1028</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0040990</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>희소성 메타데이터를 사용한 시스톨릭 어레이 전력 소비 감소</inventionTitle><inventionTitleEng>USING SPARSITY METADATA TO REDUCE SYSTOLIC ARRAY  POWER CONSUMPTION</inventionTitleEng><openDate>2023.01.03</openDate><openNumber>10-2023-0000947</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 처리 장치는 다중-스테이지 시스톨릭 어레이를 포함하는 매트릭스 가속기를 포함하는 범용 병렬 처리 엔진을 포함할 수 있으며, 각각의 스테이지는 다중 처리 채널과 연관된 다중 처리 요소를 포함한다. 다중 처리 요소는 입력 매트릭스 요소의 입력 희소성과는 무관한 출력 희소성 메타데이터를 수신하고, 출력 희소성 메타데이터에 기초해서 입력 매트릭스 요소에 대한 처리 연산을 수행하도록 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 시스톨릭 어레이(systolic array) 전력 소비가 감소된 처리 장치로서,하나 이상의 시스톨릭 어레이를 포함하는 매트릭스 가속기를 포함하는 범용 병렬 처리 엔진 - 상기 하나 이상의 시스톨릭 어레이 중 적어도 하나는 다중 파이프라인 스테이지를 포함하고, 상기 다중 파이프라인 스테이지의 각각의 파이프라인 스테이지는 다중 처리 요소를 포함하며, 상기 다중 처리 요소는 다중 처리 채널과 연관됨 - 을 포함하고, 상기 다중 처리 요소는,  제 1 파이프라인 스테이지에서 출력 희소성 메타데이터(output sparsity metadata)를 수신하고 - 상기 출력 희소성 메타데이터는 상기 다중 처리 채널과 연관되며, 상기 출력 희소성 메타데이터는 입력 매트릭스 요소의 입력 희소성과는 무관함 - , 상기 출력 희소성 메타데이터에 기초해서 상기 입력 매트릭스 요소에 대한 처리 연산을 수행하도록 구성되고, 상기 처리 연산을 수행하는 것은,   제 1 처리 채널과 연관된 제 1 처리 요소에서 승산을 우회하고, 상기 제 1 처리 요소의 일부의 전력을 게이트(power gate)하는 것과,   제 2 처리 채널과 연관된 제 2 처리 요소에서 입력 요소를 승산하는 것을 포함하는, 처리 장치. </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 제 1 처리 요소의 일부의 전력을 게이트(power gate)하는 것은, 처리 요소의 승산기의 전력을 게이트하는 것을 포함하는,처리 장치. </claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 제 1 처리 요소의 상기 일부의 전력을 게이트하는 것은, 상기 처리 요소의 가산기의 전력을 게이트하는 것을 더 포함하는, 처리 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서, 상기 다중 처리 요소 각각은, 누산기 값과 연관된 제 1 소스 입력, 제 1 매트릭스와 연관된 제 2 소스 입력 및 제 2 매트릭스와 연관된 제 3 소스 입력을 포함하는,처리 장치. </claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서, 상기 제 1 처리 요소에서 승산을 우회하는 것은, 상기 제 1 소스 입력에서 수신된 상기 누산기 값을 출력하는 것을 포함하는,처리 장치. </claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 처리 연산을 수행하는 것은, 상기 제 1 파이프라인 스테이지에서 수신된 상기 출력 희소성 메타데이터를 제 2 파이프라인 스테이지로 전파하고 상기 출력 희소성 메타데이터에 따라서 상기 다중 처리 채널의 입력 요소를 처리하는 것을 포함하는, 처리 장치. </claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서, 상기 출력 희소성 메타데이터는 상기 다중 처리 채널 각각과 연관된 비트를 포함하는,처리 장치. </claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서, 상기 출력 희소성 메타데이터는 입력 매트릭스의 다수의 행 각각과 연관된 비트를 더 포함하는,처리 장치. </claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서, 상기 출력 희소성 메타데이터는, 제 1 처리 사이클에서, 제 2 매트릭스의 입력 요소를 제 1 매트릭스의 입력 요소와 승산하고, 제 2 처리 사이클에서, 상기 입력 요소에 대한 승산 연산을 우회하는 것을 상기 제 1 처리 요소에 나타내는, 처리 장치. </claim></claimInfo><claimInfo><claim>10. 희소성 메타데이터를 사용해서 시스톨릭 어레이 전력 소비를 감소시키는 방법으로서,출력 희소성에 대한 메타데이터를 지정하는 매트릭스 명령어와 연관된 연산을 수행하도록, 그래픽 프로세서의 처리 리소스에서 명령어를 페치하는 단계와, 상기 명령어를 디코딩된 명령어로 디코딩하는 단계와, 상기 처리 리소스의 레지스터 파일로부터 상기 디코딩된 명령어에 대한 피연산자 데이터를 판독하는 단계 - 상기 피연산자 데이터는 매트릭스 요소 및 상기 메타데이터를 포함하고, 상기 메타데이터는 상기 매트릭스 요소의 입력 희소성과는 무관함 - 와, 상기 메타데이터에 따라서, 제 1 채널과 연관된 매트릭스 요소에 대해서는 승산-누산(multiply-accumulate) 연산을 수행하고 제 2 채널과 연관된 상기 매트릭스 요소에 대해서는 상기 승산-누산 연산을 우회함으로써, 다중 파이프라인 스테이지의 시스톨릭 어레이를 포함하는 매트릭스 가속기를 통해서 상기 디코딩된 명령어를 실행하는 단계와, 상기 승산-누산 연산의 출력을 상기 레지스터 파일에 기록하는 단계를 포함하는 방법. </claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서, 상기 제 2 채널과 연관된 상기 매트릭스 요소에 대해서는 상기 승산-누산 연산을 우회하는 것은, 상기 제 2 채널과 연관된 처리 요소의 승산기의 전력을 게이트하는 것을 포함하는,방법. </claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서, 상기 제 2 채널과 연관된 상기 매트릭스 요소에 대해서는 상기 승산-누산 연산을 우회하는 것은, 상기 제 2 채널과 연관된 처리 요소의 가산기의 전력을 게이트하는 것을 포함하는,방법. </claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 메타데이터에 따라서, 상기 제 1 채널과 연관된 매트릭스 요소에 대해서는 상기 승산 누산 연산을 수행하고, 상기 다중 파이프라인 스테이지의 제 1 파이프라인 스테이지에서 상기 제 2 채널과 연관된 상기 매트릭스 요소에 대해서는 상기 승산 누산 연산을 우회하며, 동시에, 상기 제 1 채널과 연관된 상기 매트릭스 요소에 대해서는 상기 승산 누산 연산을 우회하고, 상기 다중 파이프라인 스테이지의 제 2 파이프라인 스테이지에서 상기 제 2 채널과 연관된 상기 매트릭스 요소에 대해서는 상기 승산 누산 연산을 수행하는 단계를 더 포함하는 방법. </claim></claimInfo><claimInfo><claim>14. 데이터를 저장하는 하나 이상의 비일시적 머신 판독 가능 매체로서, 상기 데이터는 하나 이상의 머신에 의해 판독될 때, 상기 하나 이상의 머신으로 하여금 하나 이상의 집적 회로를 제조해서 제 10 항 내지 제 13 항 중 어느 한 항의 방법을 수행하게 하는, 하나 이상의 비일시적 머신 판독 가능 매체. </claim></claimInfo><claimInfo><claim>15. 시스톨릭 어레이 전력 소비가 감소된 시스템으로서,메모리 장치와, 상기 메모리 장치에 연결된, 범용 병렬 처리 엔진을 포함하는 그래픽 프로세서를 포함하되, 상기 범용 병렬 처리 엔진은, 하나 이상의 시스톨릭 어레이를 포함하는 매트릭스 가속기 - 상기 하나 이상의 시스톨릭 어레이 중 적어도 하나는 다중 파이프라인 스테이지를 포함하고, 상기 다중 파이프라인 스테이지의 각각의 파이프라인 스테이지는 다중 처리 요소를 포함하며, 상기 다중 처리 요소는 다중 처리 채널과 연관됨 - 를 포함하고, 상기 다중 처리 요소는,  제 1 파이프라인 스테이지에서 출력 희소성 메타데이터를 수신하고 - 상기 출력 희소성 메타데이터는 상기 다중 처리 채널과 연관되며, 상기 출력 희소성 메타데이터는 입력 매트릭스 요소의 입력 희소성과는 무관함 - ,  상기 출력 희소성 메타데이터에 기초해서 상기 입력 매트릭스 요소에 대한 처리 연산을 수행하도록 구성되고, 상기 처리 연산을 수행하는 것은,   제 1 처리 채널과 연관된 제 1 처리 요소에서 승산을 우회하고, 상기 제 1 처리 요소의 일부의 전력을 게이트하는 것과,   제 2 처리 채널과 연관된 제 2 처리 요소에서 입력 요소를 승산하는 것을 포함하는, 시스템. </claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서, 상기 제 1 처리 요소의 일부의 전력을 게이트하는 것은, 처리 요소의 승산기와 상기 처리 요소의 가산기 중 하나 이상의 전력을 게이트하는 것을 포함하는, 시스템. </claim></claimInfo><claimInfo><claim>17. 제 15 항에 있어서, 상기 다중 처리 요소 각각은, 누산기 값과 연관된 제 1 소스 입력, 제 1 매트릭스와 연관된 제 2 소스 입력 및 제 2 매트릭스와 연관된 제 3 소스 입력을 포함하는,시스템. </claim></claimInfo><claimInfo><claim>18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 제 1 처리 요소에서 승산을 우회하는 것은, 상기 제 1 소스 입력에서 수신된 상기 누산기 값을 출력하는 것을 포함하는,시스템.</claim></claimInfo><claimInfo><claim>19. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 처리 연산을 수행하는 것은, 상기 제 1 파이프라인 스테이지에서 수신된 상기 출력 희소성 메타데이터를 제 2 파이프라인 스테이지로 전파하고 상기 출력 희소성 메타데이터에 따라서 상기 다중 처리 채널의 입력 요소를 처리하는 것을 포함하는, 시스템. </claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서, 상기 출력 희소성 메타데이터는 상기 다중 처리 채널 각각과 연관된 비트를 포함하는,시스템. </claim></claimInfo><claimInfo><claim>21. 제 20 항에 있어서, 상기 출력 희소성 메타데이터는 입력 매트릭스의 행과 연관된 비트를 추가로 포함하고, 상기 출력 희소성 메타데이터는 제 1 처리 사이클에서, 제 2 매트릭스의 입력 요소를 제 1 매트릭스의 입력 요소와 승산하고, 제 2 처리 사이클에서, 상기 입력 요소에 대한 승산 연산을 우회하는 것을 상기 제 1 처리 요소에 나타내는, 시스템. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>PARRA, Jorge</engName><name>파라 조지</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>PAL, Supratim</engName><name>팔 수프라팀</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>CHEN, Jiasheng</engName><name>첸 지아쉥</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>GURRAM, Chandra</engName><name>구람 찬드라</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.25</priorityApplicationDate><priorityApplicationNumber>17/358,542</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.04.01</receiptDate><receiptNumber>1-1-2022-0351917-37</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.04.05</receiptDate><receiptNumber>9-1-2022-9003833-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0367024-14</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220040990.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93855af8feb5955d748f39bfb20aa79525d39c7e1be9b6c414049e4e40aa2419ccc23f377e2e1c822d6a51c144d5dcd11842ab16af2152635b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf59d35ad2bb8295515ced5167e445dd1dd75dc28f98dbd6c763d906288c351da1dd96dcef2d1e71388dba510482417292d212a3790e08c956</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>