TimeQuest Timing Analyzer report for small8
Mon Apr 11 09:01:41 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 13. Slow 1200mV 85C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 14. Slow 1200mV 85C Model Setup: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 15. Slow 1200mV 85C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 16. Slow 1200mV 85C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 36. Slow 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 37. Slow 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 38. Slow 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 39. Slow 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 40. Slow 1200mV 0C Model Hold: 'clk'
 41. Slow 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'clk'
 57. Fast 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 58. Fast 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 59. Fast 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 60. Fast 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 61. Fast 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 62. Fast 1200mV 0C Model Hold: 'clk'
 63. Fast 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.CLRC'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; small8                                                         ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16F484C6                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+
; Clock Name                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                             ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+
; clk                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                             ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU:U_cpu|controller:U_controller|state.ADCR_D }  ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU:U_cpu|controller:U_controller|state.ADDR_13 } ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU:U_cpu|controller:U_controller|state.CLRC }    ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+-------------+-----------------+-------------------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                      ; Note                    ;
+-------------+-----------------+-------------------------------------------------+-------------------------+
; INF MHz     ; 139.08 MHz      ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; limit due to hold check ;
; 79.57 MHz   ; 79.57 MHz       ; clk                                             ;                         ;
; 687.76 MHz  ; 484.5 MHz       ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; limit due to hold check ;
; 1333.33 MHz ; 645.16 MHz      ; CPU:U_cpu|controller:U_controller|state.CLRC    ; limit due to hold check ;
+-------------+-----------------+-------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk                                             ; -16.590 ; -1596.944     ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -3.102  ; -23.783       ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0.063   ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.125   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; -3.629 ; -13.360       ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -1.492 ; -9.823        ;
; clk                                             ; -0.816 ; -4.596        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; -0.659 ; -1.303        ;
+-------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk                                             ; -3.000 ; -303.522      ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.404  ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.414  ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0.425  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                          ;
+---------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                       ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -16.590 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.174     ; 13.901     ;
; -16.495 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.176     ; 13.804     ;
; -16.389 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.175     ; 13.699     ;
; -16.355 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.202     ; 13.638     ;
; -16.313 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.174     ; 13.624     ;
; -16.268 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.182     ; 13.571     ;
; -16.221 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.036     ; 13.670     ;
; -16.218 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.176     ; 13.527     ;
; -16.204 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.038     ; 13.651     ;
; -16.147 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.022     ; 13.610     ;
; -16.136 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 13.450     ;
; -16.112 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.175     ; 13.422     ;
; -16.078 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.202     ; 13.361     ;
; -16.041 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 13.353     ;
; -15.991 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.182     ; 13.294     ;
; -15.944 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.036     ; 13.393     ;
; -15.935 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 13.248     ;
; -15.927 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.038     ; 13.374     ;
; -15.901 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 13.187     ;
; -15.870 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.022     ; 13.333     ;
; -15.814 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 13.120     ;
; -15.767 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 13.219     ;
; -15.750 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.035     ; 13.200     ;
; -15.693 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.019     ; 13.159     ;
; -15.496 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 12.810     ;
; -15.401 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 12.713     ;
; -15.295 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 12.608     ;
; -15.261 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 12.547     ;
; -15.174 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 12.480     ;
; -15.127 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 12.579     ;
; -15.110 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.035     ; 12.560     ;
; -15.053 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.019     ; 12.519     ;
; -15.047 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 12.361     ;
; -14.952 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 12.264     ;
; -14.846 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 12.159     ;
; -14.812 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 12.098     ;
; -14.725 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 12.031     ;
; -14.678 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 12.130     ;
; -14.661 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.035     ; 12.111     ;
; -14.604 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.019     ; 12.070     ;
; -14.500 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.814     ;
; -14.500 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.814     ;
; -14.500 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.814     ;
; -14.500 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.814     ;
; -14.500 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.814     ;
; -14.500 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.814     ;
; -14.500 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.814     ;
; -14.411 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.725     ;
; -14.411 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.725     ;
; -14.408 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.722     ;
; -14.405 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.717     ;
; -14.405 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.717     ;
; -14.405 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.717     ;
; -14.405 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.717     ;
; -14.405 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.717     ;
; -14.405 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.717     ;
; -14.405 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.717     ;
; -14.392 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.171     ; 11.706     ;
; -14.316 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.628     ;
; -14.316 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.628     ;
; -14.313 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.625     ;
; -14.299 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.612     ;
; -14.299 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.612     ;
; -14.299 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.612     ;
; -14.299 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.612     ;
; -14.299 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.612     ;
; -14.299 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.612     ;
; -14.299 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.612     ;
; -14.297 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.173     ; 11.609     ;
; -14.265 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.551     ;
; -14.265 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.551     ;
; -14.265 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.551     ;
; -14.265 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.551     ;
; -14.265 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.551     ;
; -14.265 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.551     ;
; -14.265 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.551     ;
; -14.210 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.523     ;
; -14.210 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.523     ;
; -14.207 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.520     ;
; -14.191 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.172     ; 11.504     ;
; -14.178 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 11.484     ;
; -14.178 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 11.484     ;
; -14.178 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 11.484     ;
; -14.178 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 11.484     ;
; -14.178 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 11.484     ;
; -14.178 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 11.484     ;
; -14.178 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.179     ; 11.484     ;
; -14.176 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.462     ;
; -14.176 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.462     ;
; -14.173 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.459     ;
; -14.157 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.199     ; 11.443     ;
; -14.131 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 11.583     ;
; -14.131 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 11.583     ;
; -14.131 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 11.583     ;
; -14.131 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 11.583     ;
; -14.131 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 11.583     ;
; -14.131 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 11.583     ;
; -14.131 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.033     ; 11.583     ;
; -14.114 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.035     ; 11.564     ;
; -14.114 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -3.035     ; 11.564     ;
+---------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                               ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -3.102 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.492      ; 4.806      ;
; -3.051 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.983      ;
; -3.035 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.726      ; 5.134      ;
; -2.980 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.912      ;
; -2.973 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.620      ; 4.702      ;
; -2.964 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.726      ; 5.063      ;
; -2.943 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.645      ; 4.691      ;
; -2.936 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.870      ;
; -2.934 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.515      ; 4.658      ;
; -2.918 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.515      ; 4.647      ;
; -2.918 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.814      ;
; -2.914 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.853      ;
; -2.910 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.806      ;
; -2.908 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.515      ; 4.630      ;
; -2.907 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.803      ;
; -2.902 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.690      ; 4.965      ;
; -2.900 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.855      ; 4.858      ;
; -2.897 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.666      ; 4.775      ;
; -2.894 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.690      ; 4.957      ;
; -2.891 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.690      ; 4.954      ;
; -2.889 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.666      ; 4.767      ;
; -2.888 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.724      ; 4.819      ;
; -2.886 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.516      ; 4.775      ;
; -2.886 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.666      ; 4.764      ;
; -2.872 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.970      ;
; -2.867 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.701      ; 4.780      ;
; -2.865 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.799      ;
; -2.858 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.790      ;
; -2.843 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.782      ;
; -2.842 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.726      ; 4.941      ;
; -2.830 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.726      ;
; -2.829 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.855      ; 4.787      ;
; -2.825 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.826      ; 5.027      ;
; -2.814 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.690      ; 4.877      ;
; -2.809 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.666      ; 4.687      ;
; -2.803 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.701      ;
; -2.795 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.693      ;
; -2.792 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.690      ;
; -2.781 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.684      ;
; -2.773 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.724      ; 4.706      ;
; -2.773 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.676      ;
; -2.770 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.616      ; 4.762      ;
; -2.770 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.673      ;
; -2.767 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.819      ; 4.689      ;
; -2.759 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.819      ; 4.681      ;
; -2.756 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.819      ; 4.678      ;
; -2.754 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.826      ; 4.956      ;
; -2.751 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.724      ; 4.689      ;
; -2.746 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.678      ;
; -2.743 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.677      ;
; -2.737 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.854      ; 4.694      ;
; -2.730 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.726      ; 4.829      ;
; -2.721 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.660      ;
; -2.715 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.613      ;
; -2.707 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.855      ; 4.665      ;
; -2.702 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.598      ;
; -2.693 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.596      ;
; -2.692 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.790      ; 4.858      ;
; -2.686 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.690      ; 4.749      ;
; -2.684 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.790      ; 4.850      ;
; -2.681 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.666      ; 4.559      ;
; -2.681 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.790      ; 4.847      ;
; -2.679 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.819      ; 4.601      ;
; -2.662 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.825      ; 4.863      ;
; -2.659 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.555      ;
; -2.643 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.690      ; 4.706      ;
; -2.638 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.666      ; 4.516      ;
; -2.632 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.826      ; 4.834      ;
; -2.631 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.565      ;
; -2.609 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.725      ; 4.548      ;
; -2.604 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.790      ; 4.770      ;
; -2.595 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.855      ; 4.553      ;
; -2.590 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.794      ; 4.493      ;
; -2.587 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.485      ;
; -2.582 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.794      ; 4.485      ;
; -2.579 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.794      ; 4.482      ;
; -2.565 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.468      ;
; -2.560 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.829      ; 4.498      ;
; -2.551 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.819      ; 4.473      ;
; -2.544 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.442      ;
; -2.522 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.689      ; 4.425      ;
; -2.520 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.826      ; 4.722      ;
; -2.508 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.819      ; 4.430      ;
; -2.502 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.794      ; 4.405      ;
; -2.476 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.790      ; 4.642      ;
; -2.433 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.790      ; 4.599      ;
; -2.387 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.967      ; 4.561      ;
; -2.374 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.794      ; 4.277      ;
; -2.359 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.967      ; 4.533      ;
; -2.331 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.794      ; 4.234      ;
; -2.288 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.944      ; 4.444      ;
; -2.260 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.944      ; 4.416      ;
; -2.241 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 2.072      ; 4.422      ;
; -2.236 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.906      ; 4.349      ;
; -2.233 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.906      ; 4.346      ;
; -2.220 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.907      ; 4.500      ;
; -2.217 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.907      ; 4.497      ;
; -2.213 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 2.072      ; 4.394      ;
; -2.208 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.941      ; 4.525      ;
; -2.169 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.968      ; 4.510      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.063 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 2.514      ;
; 0.181 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 2.396      ;
; 0.182 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 2.395      ;
; 0.189 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.999      ; 2.406      ;
; 0.190 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.999      ; 2.405      ;
; 0.226 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 2.351      ;
; 0.368 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.079      ; 2.291      ;
; 0.437 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 2.140      ;
; 0.445 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.999      ; 2.150      ;
; 0.445 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 2.132      ;
; 0.453 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.999      ; 2.142      ;
; 0.455 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 2.122      ;
; 0.463 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.999      ; 2.132      ;
; 0.481 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.079      ; 2.178      ;
; 0.569 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.079      ; 2.090      ;
; 0.589 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[4]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.794      ; 2.045      ;
; 0.595 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.115      ; 2.100      ;
; 0.647 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.993      ; 1.942      ;
; 0.691 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[3]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.947      ; 1.833      ;
; 0.699 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.940      ; 1.821      ;
; 0.702 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.049      ; 1.927      ;
; 0.710 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.940      ; 1.810      ;
; 0.712 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.997      ; 1.843      ;
; 0.718 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[10] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.946      ; 2.069      ;
; 0.727 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.115      ; 1.946      ;
; 0.784 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.991      ; 1.787      ;
; 0.792 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.991      ; 1.779      ;
; 0.793 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.991      ; 1.778      ;
; 0.801 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.993      ; 1.788      ;
; 0.837 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.049      ; 1.770      ;
; 0.880 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.105      ; 2.072      ;
; 0.886 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.991      ; 1.685      ;
; 0.895 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.993      ; 1.694      ;
; 0.911 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.017      ; 1.953      ;
; 0.923 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[12] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.866      ; 1.779      ;
; 0.939 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.105      ; 2.013      ;
; 2.866 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 5.285      ; 2.208      ;
; 2.874 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 5.287      ; 2.218      ;
; 3.400 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 1.000        ; 5.285      ; 2.174      ;
; 3.409 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 1.000        ; 5.287      ; 2.183      ;
+-------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                                                                                                              ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.125 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.500        ; 4.089      ; 3.908      ;
; 0.171 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.500        ; 4.088      ; 3.895      ;
; 0.499 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 1.000        ; 4.089      ; 4.034      ;
; 0.550 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 1.000        ; 4.088      ; 4.016      ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -3.629 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.000        ; 5.505      ; 2.095      ;
; -3.623 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.000        ; 5.506      ; 2.102      ;
; -3.095 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 5.505      ; 2.129      ;
; -3.086 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 5.506      ; 2.139      ;
; -1.233 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.289      ; 1.586      ;
; -1.228 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.344      ; 1.646      ;
; -1.224 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.290      ; 1.596      ;
; -1.177 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.401      ; 1.754      ;
; -1.165 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.294      ; 1.659      ;
; -1.141 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.407      ; 1.796      ;
; -1.134 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.289      ; 1.685      ;
; -1.130 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.289      ; 1.689      ;
; -1.128 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.316      ; 1.718      ;
; -1.126 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.240      ; 1.644      ;
; -1.125 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.290      ; 1.695      ;
; -1.123 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.240      ; 1.647      ;
; -1.102 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.289      ; 1.717      ;
; -1.090 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[12] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.158      ; 1.598      ;
; -1.081 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.345      ; 1.794      ;
; -1.054 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.401      ; 1.877      ;
; -1.043 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[3]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.247      ; 1.734      ;
; -1.009 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.290      ; 1.811      ;
; -0.998 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.408      ; 1.940      ;
; -0.895 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.295      ; 1.930      ;
; -0.892 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.374      ; 2.012      ;
; -0.889 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.296      ; 1.937      ;
; -0.851 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[10] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.235      ; 1.914      ;
; -0.809 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.374      ; 2.095      ;
; -0.805 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.295      ; 2.020      ;
; -0.799 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.296      ; 2.027      ;
; -0.780 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.295      ; 2.045      ;
; -0.774 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.296      ; 2.052      ;
; -0.719 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[4]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.087      ; 1.898      ;
; -0.715 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.374      ; 2.189      ;
; -0.591 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.295      ; 2.234      ;
; -0.555 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.295      ; 2.270      ;
; -0.551 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.295      ; 2.274      ;
; -0.549 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.296      ; 2.277      ;
; -0.545 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.296      ; 2.281      ;
; -0.514 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.295      ; 2.311      ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                                                                                                                 ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.492 ; CPU:U_cpu|reg:U_inport1_reg|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.270      ; 0.808      ;
; -1.311 ; CPU:U_cpu|reg:U_inport1_reg|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.269      ; 0.988      ;
; -1.208 ; CPU:U_cpu|reg:U_inport1_reg|output[5]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 0.988      ;
; -1.208 ; CPU:U_cpu|reg:U_inport1_reg|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 0.988      ;
; -1.200 ; CPU:U_cpu|reg:U_inport1_reg|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.301      ; 1.131      ;
; -1.144 ; CPU:U_cpu|reg:U_inport1_reg|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 1.052      ;
; -1.143 ; CPU:U_cpu|reg:U_inport1_reg|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 1.053      ;
; -1.139 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.628      ; 3.708      ;
; -1.117 ; CPU:U_cpu|reg:U_inport1_reg|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.134      ; 1.047      ;
; -1.110 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.597      ; 3.706      ;
; -1.030 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.493      ; 3.682      ;
; -1.029 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.493      ; 3.683      ;
; -0.953 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[2] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.601      ; 3.867      ;
; -0.932 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[6] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.493      ; 3.780      ;
; -0.887 ; CPU:U_cpu|reg:U_inport0_reg|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.269      ; 1.412      ;
; -0.843 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[1] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.469      ; 3.845      ;
; -0.833 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[5] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.493      ; 3.879      ;
; -0.779 ; CPU:U_cpu|reg:U_inport0_reg|output[5]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 1.417      ;
; -0.740 ; CPU:U_cpu|reg:U_inport0_reg|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 1.456      ;
; -0.718 ; CPU:U_cpu|reg:U_inport0_reg|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.301      ; 1.613      ;
; -0.675 ; CPU:U_cpu|reg:U_inport0_reg|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 1.521      ;
; -0.675 ; CPU:U_cpu|reg:U_inport0_reg|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.166      ; 1.521      ;
; -0.532 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.628      ; 3.815      ;
; -0.506 ; CPU:U_cpu|reg:U_inport0_reg|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.266      ; 1.790      ;
; -0.436 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.493      ; 3.776      ;
; -0.435 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.493      ; 3.777      ;
; -0.395 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.597      ; 3.921      ;
; -0.285 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[6] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.493      ; 3.927      ;
; -0.272 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[2] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.601      ; 4.048      ;
; -0.252 ; CPU:U_cpu|reg:U_inport0_reg|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.134      ; 1.912      ;
; -0.228 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[5] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.493      ; 3.984      ;
; -0.196 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[1] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.469      ; 3.992      ;
; 0.312  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.206      ; 2.548      ;
; 0.364  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.338      ; 2.732      ;
; 0.408  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.206      ; 2.644      ;
; 0.460  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.338      ; 2.828      ;
; 0.476  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.206      ; 2.712      ;
; 0.487  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.206      ; 2.723      ;
; 0.528  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.338      ; 2.896      ;
; 0.539  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.338      ; 2.907      ;
; 0.571  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.365      ; 2.966      ;
; 0.636  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 2.896      ;
; 0.667  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.365      ; 3.062      ;
; 0.732  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 2.992      ;
; 0.735  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.365      ; 3.130      ;
; 0.746  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.365      ; 3.141      ;
; 0.757  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.164      ; 2.951      ;
; 0.800  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.060      ;
; 0.807  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.067      ;
; 0.808  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.068      ;
; 0.811  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.071      ;
; 0.865  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.191      ; 3.086      ;
; 0.873  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.133      ;
; 0.903  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.163      ;
; 0.904  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.164      ;
; 0.910  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.164      ; 3.104      ;
; 0.930  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.016      ;
; 0.956  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.018      ;
; 0.969  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.229      ;
; 0.971  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.231      ;
; 0.972  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.232      ;
; 0.979  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.130      ; 3.139      ;
; 0.982  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.242      ;
; 0.983  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.243      ;
; 1.007  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.164      ; 3.201      ;
; 1.018  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.191      ; 3.239      ;
; 1.037  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.297      ;
; 1.037  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.130      ; 3.197      ;
; 1.047  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.164      ; 3.241      ;
; 1.048  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.230      ; 3.308      ;
; 1.049  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.275      ; 3.354      ;
; 1.083  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.169      ;
; 1.087  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.157      ; 3.274      ;
; 1.095  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.334      ; 3.459      ;
; 1.096  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.423      ; 3.549      ;
; 1.101  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.187      ;
; 1.102  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.188      ;
; 1.109  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.171      ;
; 1.115  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.191      ; 3.336      ;
; 1.125  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.392      ; 3.547      ;
; 1.145  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.157      ; 3.332      ;
; 1.152  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.022      ; 3.204      ;
; 1.155  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.191      ; 3.376      ;
; 1.158  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.130      ; 3.318      ;
; 1.167  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.253      ;
; 1.175  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.302      ; 3.507      ;
; 1.180  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.266      ;
; 1.191  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.334      ; 3.555      ;
; 1.205  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.288      ; 3.523      ;
; 1.206  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.288      ; 3.524      ;
; 1.206  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.268      ;
; 1.206  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.163      ; 3.399      ;
; 1.210  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.022      ; 3.262      ;
; 1.219  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.130      ; 3.379      ;
; 1.220  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.306      ;
; 1.225  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.130      ; 3.385      ;
; 1.246  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.308      ;
; 1.254  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.340      ;
; 1.255  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.056      ; 3.341      ;
; 1.259  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.334      ; 3.623      ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                                                            ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.816 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[2]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 1.984      ;
; -0.804 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[3]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 1.992      ;
; -0.804 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[0]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 1.992      ;
; -0.626 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[1]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 2.170      ;
; -0.556 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[7]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 2.244      ;
; -0.471 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[6]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 2.329      ;
; -0.470 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[5]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 2.330      ;
; -0.223 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[2]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.414      ; 2.077      ;
; -0.216 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[3]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.410      ; 2.080      ;
; -0.216 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[0]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.410      ; 2.080      ;
; -0.043 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.415      ; 2.758      ;
; -0.026 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[1]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.410      ; 2.270      ;
; -0.006 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[3]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 2.790      ;
; 0.007  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.738      ; 3.161      ;
; 0.022  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[7]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.414      ; 2.322      ;
; 0.031  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[0]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 2.827      ;
; 0.048  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[2]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 2.844      ;
; 0.050  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[2]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 2.846      ;
; 0.057  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[3]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 2.857      ;
; 0.072  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[6]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.414      ; 2.372      ;
; 0.074  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[5]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.414      ; 2.374      ;
; 0.159  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[1]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.410      ; 2.955      ;
; 0.186  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[4]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 2.986      ;
; 0.209  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[5]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.009      ;
; 0.219  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[1]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.019      ;
; 0.220  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[4]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.020      ;
; 0.223  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[4]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.023      ;
; 0.250  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[0]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.050      ;
; 0.258  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[7]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.058      ;
; 0.263  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[7]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.063      ;
; 0.272  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                                                                 ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 2.206      ; 2.864      ;
; 0.299  ; CPU:U_cpu|controller:U_controller|state.s_lDSI_low_addr_to_int_bus ; CPU:U_cpu|controller:U_controller|state.s_LDSI_get_h_addr                                                          ; clk                                             ; clk         ; 0.000        ; 0.259      ; 0.735      ;
; 0.308  ; CPU:U_cpu|reg:U_ARL_REG|output[7]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                              ; clk                                             ; clk         ; 0.000        ; 0.232      ; 0.717      ;
; 0.318  ; CPU:U_cpu|controller:U_controller|state.s_LDXI_low_addr_to_int_bus ; CPU:U_cpu|controller:U_controller|state.s_LDXI_get_h_addr                                                          ; clk                                             ; clk         ; 0.000        ; 0.259      ; 0.754      ;
; 0.323  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[5]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.415      ; 3.124      ;
; 0.338  ; CPU:U_cpu|reg:U_XL_REG|output[0]                                   ; CPU:U_cpu|reg:U_XL_REG|output[0]                                                                                   ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338  ; CPU:U_cpu|reg:U_XH_REG|output[4]                                   ; CPU:U_cpu|reg:U_XH_REG|output[4]                                                                                   ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338  ; CPU:U_cpu|reg:U_XH_REG|output[7]                                   ; CPU:U_cpu|reg:U_XH_REG|output[7]                                                                                   ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338  ; CPU:U_cpu|reg:U_PCH|output[6]                                      ; CPU:U_cpu|reg:U_PCH|output[6]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.338  ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch             ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch                                                             ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCL|output[2]                                      ; CPU:U_cpu|reg:U_PCL|output[2]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCL|output[3]                                      ; CPU:U_cpu|reg:U_PCL|output[3]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCL|output[4]                                      ; CPU:U_cpu|reg:U_PCL|output[4]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCL|output[5]                                      ; CPU:U_cpu|reg:U_PCL|output[5]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCL|output[7]                                      ; CPU:U_cpu|reg:U_PCL|output[7]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCH|output[2]                                      ; CPU:U_cpu|reg:U_PCH|output[2]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCH|output[4]                                      ; CPU:U_cpu|reg:U_PCH|output[4]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCH|output[5]                                      ; CPU:U_cpu|reg:U_PCH|output[5]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCH|output[0]                                      ; CPU:U_cpu|reg:U_PCH|output[0]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCH|output[1]                                      ; CPU:U_cpu|reg:U_PCH|output[1]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.339  ; CPU:U_cpu|reg:U_PCH|output[3]                                      ; CPU:U_cpu|reg:U_PCH|output[3]                                                                                      ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.342  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.349  ; CPU:U_cpu|reg:U_XH_REG|output[4]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.194      ; 0.720      ;
; 0.354  ; CPU:U_cpu|controller:U_controller|state.ADDR_21                    ; CPU:U_cpu|controller:U_controller|state.S_STAABX_READ_FROM_MEMORY                                                  ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.355  ; CPU:U_cpu|controller:U_controller|state.ADDR_19                    ; CPU:U_cpu|controller:U_controller|state.S_LDAABX_READ_FROM_MEMORY                                                  ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.355  ; CPU:U_cpu|controller:U_controller|state.s_LDXI_get_h_addr          ; CPU:U_cpu|controller:U_controller|state.ADDR_18                                                                    ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.356  ; CPU:U_cpu|controller:U_controller|state.ADDR_16                    ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL                                                               ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.356  ; CPU:U_cpu|controller:U_controller|state.ADDR_7                     ; CPU:U_cpu|controller:U_controller|state.s_STAA_read_arH_from_memory                                                ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.359  ; CPU:U_cpu|controller:U_controller|state.LDAA                       ; CPU:U_cpu|controller:U_controller|state.ADDR_3                                                                     ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.361  ; CPU:U_cpu|controller:U_controller|state.STAA                       ; CPU:U_cpu|controller:U_controller|state.ADDR_6                                                                     ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.361  ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr        ; CPU:U_cpu|controller:U_controller|state.ADDR_10                                                                    ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.364  ; CPU:U_cpu|controller:U_controller|state.LDXI                       ; CPU:U_cpu|controller:U_controller|state.ADDR_17                                                                    ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.603      ;
; 0.371  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[6]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.171      ;
; 0.378  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[6]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.414      ; 3.178      ;
; 0.391  ; CPU:U_cpu|reg:U_SPH_REG|output[6]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.194      ; 0.762      ;
; 0.419  ; CPU:U_cpu|reg:U_ARL_REG|output[5]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                              ; clk                                             ; clk         ; 0.000        ; 0.232      ; 0.828      ;
; 0.436  ; CPU:U_cpu|reg:U_XH_REG|output[6]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.194      ; 0.807      ;
; 0.466  ; CPU:U_cpu|controller:U_controller|state.s_low_addr_to_int_bus      ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr                                                        ; clk                                             ; clk         ; 0.000        ; 0.322      ; 0.965      ;
; 0.497  ; CPU:U_cpu|controller:U_controller|state.ADDR_20                    ; CPU:U_cpu|controller:U_controller|state.LDAABX_GET_A                                                               ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.499  ; CPU:U_cpu|controller:U_controller|state.ADDR_15                    ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH                                                               ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.503  ; CPU:U_cpu|controller:U_controller|state.s_get_ARH                  ; CPU:U_cpu|controller:U_controller|state.ADDR_4                                                                     ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.503  ; CPU:U_cpu|controller:U_controller|state.s_LDSI_get_h_addr          ; CPU:U_cpu|controller:U_controller|state.ADDR_12                                                                    ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.516  ; CPU:U_cpu|controller:U_controller|state.ADDR_11                    ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS                                                          ; clk                                             ; clk         ; 0.000        ; -0.099     ; 0.594      ;
; 0.518  ; CPU:U_cpu|controller:U_controller|state.S_CALL_sp_TO_EXTE_BUS      ; CPU:U_cpu|controller:U_controller|state.ADDR_13                                                                    ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.756      ;
; 0.524  ; CPU:U_cpu|controller:U_controller|state.s_Branch_address_to_arh    ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL                                                        ; clk                                             ; clk         ; 0.000        ; 0.044      ; 0.745      ;
; 0.530  ; CPU:U_cpu|controller:U_controller|state.LDAABX                     ; CPU:U_cpu|controller:U_controller|state.ADDR_19                                                                    ; clk                                             ; clk         ; 0.000        ; 0.060      ; 0.767      ;
; 0.534  ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS          ; CPU:U_cpu|controller:U_controller|state.s_lDSI_low_addr_to_int_bus                                                 ; clk                                             ; clk         ; 0.000        ; 0.044      ; 0.755      ;
; 0.544  ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch             ; CPU:U_cpu|controller:U_controller|state.DECA                                                                       ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.783      ;
; 0.564  ; CPU:U_cpu|reg:U_XL_REG|output[2]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                              ; clk                                             ; clk         ; 0.000        ; 0.233      ; 0.974      ;
; 0.576  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[3]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.410      ; 2.872      ;
; 0.581  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.738      ; 3.235      ;
; 0.584  ; CPU:U_cpu|reg:U_ARL_REG|output[3]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                              ; clk                                             ; clk         ; 0.000        ; 0.225      ; 0.986      ;
; 0.593  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                  ; CPU:U_cpu|reg:U_SPL_REG|output[1]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.831      ;
; 0.605  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[0]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.410      ; 2.901      ;
; 0.608  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.415      ; 2.909      ;
; 0.615  ; CPU:U_cpu|reg:U_XH_REG|output[7]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.194      ; 0.986      ;
; 0.615  ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_RAM       ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                                    ; clk                                             ; clk         ; 0.000        ; -0.050     ; 0.742      ;
; 0.623  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                              ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_address_reg0 ; clk                                             ; clk         ; 0.000        ; 0.263      ; 1.093      ;
; 0.627  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[2]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.410      ; 2.923      ;
; 0.627  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[1]                                                                               ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 2.411      ; 3.424      ;
; 0.629  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[2]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.410      ; 2.925      ;
; 0.636  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[3]                                                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.414      ; 2.936      ;
; 0.638  ; CPU:U_cpu|controller:U_controller|state.ADDR_12                    ; CPU:U_cpu|controller:U_controller|state.s_LDSI_H_addr_to_int_bus                                                   ; clk                                             ; clk         ; 0.000        ; 0.061      ; 0.876      ;
; 0.640  ; CPU:U_cpu|controller:U_controller|state.get_ADAA                   ; CPU:U_cpu|controller:U_controller|state.ADDR_5                                                                     ; clk                                             ; clk         ; 0.000        ; 0.062      ; 0.879      ;
; 0.646  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg       ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.734      ; 3.796      ;
; 0.649  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                              ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_address_reg0 ; clk                                             ; clk         ; 0.000        ; 0.263      ; 1.119      ;
; 0.659  ; CPU:U_cpu|controller:U_controller|state.MULT                       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl                                                              ; clk                                             ; clk         ; 0.000        ; 0.082      ; 0.918      ;
; 0.661  ; CPU:U_cpu|reg:U_SPL_REG|output[1]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                              ; clk                                             ; clk         ; 0.000        ; 0.195      ; 1.033      ;
; 0.676  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                              ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_address_reg0 ; clk                                             ; clk         ; 0.000        ; 0.263      ; 1.146      ;
; 0.677  ; CPU:U_cpu|controller:U_controller|state.ADDR_10                    ; CPU:U_cpu|controller:U_controller|state.s_H_addr_to_int_bus                                                        ; clk                                             ; clk         ; 0.000        ; 0.060      ; 0.914      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                                                                                                                ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.659 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.000        ; 4.303      ; 3.863      ;
; -0.644 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.000        ; 4.305      ; 3.880      ;
; -0.275 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; -0.500       ; 4.303      ; 3.747      ;
; -0.264 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; -0.500       ; 4.305      ; 3.760      ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADCR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_1                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_10                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_11                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_12                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_13                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_15                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_16                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_17                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_18                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_19                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_2                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_20                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_21                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_22                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_3                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_4                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_5                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_6                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_7                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_9                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ANDR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BCCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BCSA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BEQA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BMIA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BNEA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BPLA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BVCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BVSA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CALL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CLRC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CMPR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.DECA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.DECX                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.INCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.INCX                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAABX                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAABX_GET_A                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAD                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDSI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDXI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LXDI_GET_LOW_BITS                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.MULT                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ORR_D                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.RET                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ROLC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.RORC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SBCR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SETC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SLRL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SRRL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAABX                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_Branch_get_low_addr                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_RAM                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_sp_TO_EXTE_BUS                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAA2_READ_FROM_MEMORY                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAABX_READ_FROM_MEMORY                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAI2_READ_FROM_MEMORY                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_RET_GET_PCH                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_RET_GET_PCL                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH2                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL2                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAABX_READ_FROM_MEMORY                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAABX_Store                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_READ_FROM_MEMORY1                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_Store                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_read_From_memory_to_external_Bus                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.XORR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getADAA_from_memory                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getADAA_to_A                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getHigher_prod                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.get_ADAA                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_BRANCH                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Branch_address_to_arh                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_H_addr_to_int_bus                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Init                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_LDAABX_ADD_X_A                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1|combout         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|WideOr123~1|datab           ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[0]     ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[1]     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[0]|datad              ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[1]|datad              ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|inclk[0] ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|state.CLRC|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|state.CLRC|q                ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|inclk[0] ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|outclk   ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[0]|datad              ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[1]|datad              ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[0]     ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[1]     ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1|combout         ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|WideOr123~1|datab           ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_DECODER|output[7]~2|datab           ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2|combout         ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[1]       ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[0]       ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[3]       ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[5]       ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[6]       ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|inclk[0] ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|outclk   ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|datad         ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[1]|datad             ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[4]|datac             ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[4]       ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[0]|datad             ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[3]|datad             ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[5]|datad             ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[6]|datad             ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[7]       ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|combout       ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[2]|datac             ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[2]       ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|state.ADDR_13|q          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|state.ADDR_13|q          ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[2]       ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[2]|datac             ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]|datac             ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|combout       ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[7]       ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[0]|datad             ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[3]|datad             ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[5]|datad             ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[6]|datad             ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[4]       ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[4]|datac             ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[1]|datad             ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|datad         ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|inclk[0] ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|outclk   ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[0]       ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[3]       ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[5]       ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[6]       ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[1]       ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2|combout         ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_DECODER|output[7]~2|datab           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr100~0|datac          ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~0|combout        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr95~5|datac           ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5|combout         ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|datac          ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[4]      ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[12]     ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|combout        ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[10]     ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|dataa          ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|inclk[0] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|outclk   ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[4]|datad               ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[12]|datad              ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[10]|datad              ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[0]      ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[0]|datac               ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[3]|datac               ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[3]      ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[2]|datac               ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[9]|datac               ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[2]      ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[9]      ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[1]|datac               ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[1]      ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|state.ADCR_D|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|state.ADCR_D|q             ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|combout        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[1]      ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[2]      ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[9]      ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[1]|datac               ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[2]|datac               ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[9]|datac               ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[3]      ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[0]|datac               ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[3]|datac               ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[0]      ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[10]|datad              ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[12]|datad              ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[4]|datad               ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|dataa          ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|inclk[0] ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|outclk   ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[10]     ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[12]     ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[4]      ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|combout        ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|datac          ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5|combout         ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr95~5|datac           ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~0|combout        ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr100~0|datac          ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 3.009 ; 3.431 ; Rise       ; clk             ;
;  button[0] ; clk        ; 2.601 ; 3.075 ; Rise       ; clk             ;
;  button[1] ; clk        ; 3.009 ; 3.431 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 2.919 ; 3.396 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 1.896 ; 2.349 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 2.704 ; 3.159 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 2.919 ; 3.396 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 2.070 ; 2.491 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 2.420 ; 2.891 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 2.449 ; 2.896 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 2.123 ; 2.604 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 2.099 ; 2.580 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -2.048 ; -2.470 ; Rise       ; clk             ;
;  button[0] ; clk        ; -2.048 ; -2.470 ; Rise       ; clk             ;
;  button[1] ; clk        ; -2.151 ; -2.574 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -1.523 ; -1.963 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -1.523 ; -1.963 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -2.300 ; -2.740 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -1.719 ; -2.153 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -1.691 ; -2.099 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -2.027 ; -2.483 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -2.055 ; -2.488 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -1.741 ; -2.209 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -1.720 ; -2.187 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 6.731 ; 6.641 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 6.404 ; 6.333 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 6.514 ; 6.472 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.527 ; 6.469 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.731 ; 6.641 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.536 ; 6.495 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 6.500 ; 6.426 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 6.485 ; 6.492 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 7.533 ; 7.505 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 7.309 ; 7.291 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 7.242 ; 7.271 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 7.533 ; 7.505 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 7.293 ; 7.275 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 6.575 ; 6.489 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 7.108 ; 7.037 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 6.786 ; 6.781 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 7.066 ; 6.987 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 7.066 ; 6.987 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.955 ; 6.935 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.822 ; 6.766 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.835 ; 6.757 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.746 ; 6.693 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 6.752 ; 6.756 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.983 ; 6.956 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 7.044 ; 7.093 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 7.044 ; 7.009 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.984 ; 7.007 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.738 ; 6.654 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.873 ; 6.826 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 6.794 ; 6.751 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 6.819 ; 6.752 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 7.032 ; 7.093 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 5.870 ; 5.818 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 5.899 ; 5.841 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 5.870 ; 5.818 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.018 ; 5.967 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.210 ; 6.146 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.038 ; 5.982 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 5.924 ; 5.882 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 5.912 ; 5.967 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 5.696 ; 5.654 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 5.749 ; 5.702 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 5.745 ; 5.681 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 5.963 ; 5.965 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 5.736 ; 5.687 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 5.696 ; 5.654 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 5.920 ; 5.863 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 5.899 ; 5.949 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 6.219 ; 6.155 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 6.428 ; 6.370 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.398 ; 6.349 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.280 ; 6.231 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.286 ; 6.242 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.219 ; 6.155 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 6.258 ; 6.226 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.426 ; 6.452 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 6.255 ; 6.129 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 6.404 ; 6.358 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.429 ; 6.402 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.278 ; 6.129 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.327 ; 6.306 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 6.255 ; 6.299 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 6.276 ; 6.289 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 6.486 ; 6.580 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+-------------+-----------------+-------------------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                      ; Note                    ;
+-------------+-----------------+-------------------------------------------------+-------------------------+
; INF MHz     ; 154.89 MHz      ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; limit due to hold check ;
; 88.66 MHz   ; 88.66 MHz       ; clk                                             ;                         ;
; 818.33 MHz  ; 541.71 MHz      ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; limit due to hold check ;
; 1138.95 MHz ; 834.72 MHz      ; CPU:U_cpu|controller:U_controller|state.CLRC    ; limit due to hold check ;
+-------------+-----------------+-------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk                                             ; -14.691 ; -1408.970     ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -2.722  ; -20.966       ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; -0.002  ; -0.002        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.061   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; -3.232 ; -10.883       ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -1.301 ; -8.414        ;
; clk                                             ; -0.757 ; -4.344        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; -0.600 ; -1.190        ;
+-------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk                                             ; -3.000 ; -303.522      ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0.435  ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.440  ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.442  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                           ;
+---------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                       ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -14.691 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.784     ; 12.392     ;
; -14.614 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 12.317     ;
; -14.491 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.781     ; 12.195     ;
; -14.474 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.807     ; 12.152     ;
; -14.445 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.784     ; 12.146     ;
; -14.443 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.785     ; 12.143     ;
; -14.425 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.656     ; 12.254     ;
; -14.368 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 12.071     ;
; -14.358 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.657     ; 12.186     ;
; -14.325 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.642     ; 12.168     ;
; -14.276 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 11.979     ;
; -14.245 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.781     ; 11.949     ;
; -14.228 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.807     ; 11.906     ;
; -14.199 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 11.904     ;
; -14.197 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.785     ; 11.897     ;
; -14.179 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.656     ; 12.008     ;
; -14.112 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.657     ; 11.940     ;
; -14.079 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.642     ; 11.922     ;
; -14.076 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 11.782     ;
; -14.059 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 11.739     ;
; -14.028 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 11.730     ;
; -14.010 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 11.841     ;
; -13.943 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.655     ; 11.773     ;
; -13.910 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.640     ; 11.755     ;
; -13.704 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 11.407     ;
; -13.627 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 11.332     ;
; -13.504 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 11.210     ;
; -13.487 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 11.167     ;
; -13.456 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 11.158     ;
; -13.438 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 11.269     ;
; -13.371 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.655     ; 11.201     ;
; -13.338 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.640     ; 11.183     ;
; -13.302 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 11.005     ;
; -13.225 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.930     ;
; -13.102 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.808     ;
; -13.085 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.765     ;
; -13.054 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.756     ;
; -13.036 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.867     ;
; -12.969 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.655     ; 10.799     ;
; -12.936 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.640     ; 10.781     ;
; -12.900 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.603     ;
; -12.900 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.603     ;
; -12.900 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.603     ;
; -12.900 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.603     ;
; -12.900 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.603     ;
; -12.900 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.603     ;
; -12.900 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.603     ;
; -12.845 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.548     ;
; -12.845 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.548     ;
; -12.834 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.539     ;
; -12.834 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.539     ;
; -12.834 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.539     ;
; -12.834 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.539     ;
; -12.834 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.539     ;
; -12.834 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.539     ;
; -12.834 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.539     ;
; -12.831 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.781     ; 10.535     ;
; -12.819 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.782     ; 10.522     ;
; -12.779 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.484     ;
; -12.779 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.484     ;
; -12.765 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.471     ;
; -12.753 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.780     ; 10.458     ;
; -12.700 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.406     ;
; -12.700 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.406     ;
; -12.700 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.406     ;
; -12.700 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.406     ;
; -12.700 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.406     ;
; -12.700 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.406     ;
; -12.700 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.406     ;
; -12.694 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.374     ;
; -12.694 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.374     ;
; -12.694 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.374     ;
; -12.694 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.374     ;
; -12.694 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.374     ;
; -12.694 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.374     ;
; -12.694 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.374     ;
; -12.663 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.365     ;
; -12.663 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.365     ;
; -12.663 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.365     ;
; -12.663 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.365     ;
; -12.663 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.365     ;
; -12.663 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.365     ;
; -12.663 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.365     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.351     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.351     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.476     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.476     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.476     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.476     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.476     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.476     ;
; -12.645 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.654     ; 10.476     ;
; -12.639 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.319     ;
; -12.639 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.319     ;
; -12.631 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.778     ; 10.338     ;
; -12.625 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.804     ; 10.306     ;
; -12.619 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.779     ; 10.325     ;
; -12.613 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.805     ; 10.293     ;
; -12.608 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.310     ;
; -12.608 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -2.783     ; 10.310     ;
+---------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                               ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -2.722 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.293      ; 4.307      ;
; -2.688 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.452      ;
; -2.686 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.590      ;
; -2.657 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.409      ; 4.268      ;
; -2.630 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.394      ;
; -2.628 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.532      ;
; -2.591 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.429      ; 4.216      ;
; -2.580 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.346      ;
; -2.578 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.310      ;
; -2.570 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.310      ; 4.168      ;
; -2.567 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.310      ; 4.167      ;
; -2.556 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.288      ;
; -2.555 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.326      ;
; -2.554 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.426      ;
; -2.553 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.311      ; 4.158      ;
; -2.550 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.422      ;
; -2.549 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.281      ;
; -2.547 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.419      ;
; -2.546 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.427      ; 4.265      ;
; -2.542 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.595      ; 4.333      ;
; -2.539 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.427      ; 4.258      ;
; -2.538 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.478      ; 4.304      ;
; -2.536 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.479      ; 4.442      ;
; -2.532 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.427      ; 4.251      ;
; -2.528 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.311      ; 4.266      ;
; -2.528 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.461      ; 4.281      ;
; -2.522 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.288      ;
; -2.518 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.282      ;
; -2.516 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.420      ;
; -2.497 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.268      ;
; -2.487 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.571      ; 4.489      ;
; -2.484 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.216      ;
; -2.484 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.595      ; 4.275      ;
; -2.482 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.354      ;
; -2.474 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.427      ; 4.193      ;
; -2.468 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.405      ; 4.304      ;
; -2.448 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.182      ;
; -2.441 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.175      ;
; -2.439 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.563      ; 4.198      ;
; -2.434 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.168      ;
; -2.430 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.478      ; 4.198      ;
; -2.429 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.571      ; 4.431      ;
; -2.423 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.162      ;
; -2.416 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.155      ;
; -2.410 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.176      ;
; -2.410 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.563      ; 4.169      ;
; -2.409 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.148      ;
; -2.405 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.479      ; 4.178      ;
; -2.404 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.168      ;
; -2.403 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.563      ; 4.162      ;
; -2.402 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.306      ;
; -2.392 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.597      ; 4.185      ;
; -2.385 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.156      ;
; -2.384 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.539      ; 4.354      ;
; -2.376 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.110      ;
; -2.372 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.595      ; 4.163      ;
; -2.365 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.097      ;
; -2.363 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.235      ;
; -2.355 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.427      ; 4.074      ;
; -2.355 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.539      ; 4.325      ;
; -2.351 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.090      ;
; -2.348 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.539      ; 4.318      ;
; -2.338 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.563      ; 4.097      ;
; -2.337 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.573      ; 4.341      ;
; -2.335 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 4.067      ;
; -2.333 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 4.205      ;
; -2.325 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.427      ; 4.044      ;
; -2.317 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.571      ; 4.319      ;
; -2.302 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.543      ; 4.047      ;
; -2.296 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.476      ; 4.062      ;
; -2.283 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.539      ; 4.253      ;
; -2.272 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.543      ; 4.017      ;
; -2.271 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.477      ; 4.042      ;
; -2.265 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.543      ; 4.010      ;
; -2.258 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.595      ; 4.049      ;
; -2.257 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 3.991      ;
; -2.254 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.577      ; 4.033      ;
; -2.232 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 3.971      ;
; -2.227 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.444      ; 3.961      ;
; -2.224 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.563      ; 3.983      ;
; -2.203 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.571      ; 4.205      ;
; -2.202 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.445      ; 3.941      ;
; -2.200 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.543      ; 3.945      ;
; -2.189 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.563      ; 3.948      ;
; -2.169 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.539      ; 4.139      ;
; -2.134 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.539      ; 4.104      ;
; -2.087 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.543      ; 3.832      ;
; -2.076 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.699      ; 4.063      ;
; -2.051 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.543      ; 3.796      ;
; -2.050 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.699      ; 4.037      ;
; -2.018 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.682      ; 3.992      ;
; -1.997 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.798      ; 3.997      ;
; -1.992 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.682      ; 3.966      ;
; -1.971 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.798      ; 3.971      ;
; -1.931 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.645      ; 3.864      ;
; -1.929 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.646      ; 4.002      ;
; -1.927 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.645      ; 3.860      ;
; -1.925 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.646      ; 3.998      ;
; -1.908 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.700      ; 4.035      ;
; -1.884 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.697      ; 4.012      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.002 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.585      ; 2.263      ;
; 0.108  ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.587      ; 2.169      ;
; 0.110  ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.587      ; 2.167      ;
; 0.115  ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.585      ; 2.146      ;
; 0.117  ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.585      ; 2.144      ;
; 0.137  ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.585      ; 2.124      ;
; 0.256  ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.655      ; 2.075      ;
; 0.334  ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.585      ; 1.927      ;
; 0.337  ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.587      ; 1.940      ;
; 0.352  ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.587      ; 1.925      ;
; 0.354  ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.587      ; 1.923      ;
; 0.358  ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.655      ; 1.973      ;
; 0.358  ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.585      ; 1.903      ;
; 0.359  ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.585      ; 1.902      ;
; 0.430  ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.655      ; 1.901      ;
; 0.475  ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[4]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.419      ; 1.840      ;
; 0.479  ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.706      ; 1.903      ;
; 0.548  ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.603      ; 1.745      ;
; 0.578  ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[3]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.555      ; 1.650      ;
; 0.581  ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.551      ; 1.646      ;
; 0.583  ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.651      ; 1.744      ;
; 0.590  ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.551      ; 1.637      ;
; 0.599  ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[10] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.536      ; 1.834      ;
; 0.614  ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.588      ; 1.626      ;
; 0.631  ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.709      ; 1.730      ;
; 0.661  ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.601      ; 1.616      ;
; 0.662  ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.601      ; 1.615      ;
; 0.667  ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.601      ; 1.610      ;
; 0.684  ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.603      ; 1.609      ;
; 0.721  ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.654      ; 1.585      ;
; 0.738  ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.680      ; 1.847      ;
; 0.749  ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.601      ; 1.528      ;
; 0.772  ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.603      ; 1.521      ;
; 0.780  ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[12] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.467      ; 1.579      ;
; 0.797  ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.680      ; 1.788      ;
; 0.797  ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 2.626      ; 1.734      ;
; 2.617  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 4.736      ; 1.999      ;
; 2.624  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 4.734      ; 1.976      ;
; 3.124  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 1.000        ; 4.734      ; 1.976      ;
; 3.147  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 1.000        ; 4.736      ; 1.969      ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                                                                                                               ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.061 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.500        ; 3.672      ; 3.614      ;
; 0.104 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.500        ; 3.670      ; 3.598      ;
; 0.568 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 1.000        ; 3.672      ; 3.607      ;
; 0.606 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 1.000        ; 3.670      ; 3.596      ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -3.232 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.000        ; 4.932      ; 1.900      ;
; -3.227 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.000        ; 4.931      ; 1.904      ;
; -2.728 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 4.931      ; 1.903      ;
; -2.706 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 4.932      ; 1.926      ;
; -0.966 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.868      ; 1.432      ;
; -0.944 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.869      ; 1.455      ;
; -0.934 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.919      ; 1.515      ;
; -0.878 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.868      ; 1.520      ;
; -0.876 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.868      ; 1.522      ;
; -0.870 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.945      ; 1.605      ;
; -0.869 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.820      ; 1.481      ;
; -0.866 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.820      ; 1.484      ;
; -0.862 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.856      ; 1.524      ;
; -0.859 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.894      ; 1.565      ;
; -0.854 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.868      ; 1.544      ;
; -0.854 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.869      ; 1.545      ;
; -0.839 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.971      ; 1.662      ;
; -0.808 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.916      ; 1.638      ;
; -0.789 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[12] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.729      ; 1.470      ;
; -0.770 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[3]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.824      ; 1.584      ;
; -0.754 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.869      ; 1.645      ;
; -0.748 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.945      ; 1.727      ;
; -0.730 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.968      ; 1.768      ;
; -0.638 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.854      ; 1.746      ;
; -0.633 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.853      ; 1.750      ;
; -0.626 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.919      ; 1.823      ;
; -0.584 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[10] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.794      ; 1.740      ;
; -0.557 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.919      ; 1.892      ;
; -0.555 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.854      ; 1.829      ;
; -0.552 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.853      ; 1.831      ;
; -0.538 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.853      ; 1.845      ;
; -0.533 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.854      ; 1.851      ;
; -0.477 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[4]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.681      ; 1.734      ;
; -0.473 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.919      ; 1.976      ;
; -0.382 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.853      ; 2.001      ;
; -0.336 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.854      ; 2.048      ;
; -0.333 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.854      ; 2.051      ;
; -0.331 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.853      ; 2.052      ;
; -0.328 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.853      ; 2.055      ;
; -0.314 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 2.853      ; 2.069      ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                                                                                                                  ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.301 ; CPU:U_cpu|reg:U_inport1_reg|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.990      ; 0.719      ;
; -1.130 ; CPU:U_cpu|reg:U_inport1_reg|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.989      ; 0.889      ;
; -1.039 ; CPU:U_cpu|reg:U_inport1_reg|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.014      ; 1.005      ;
; -1.031 ; CPU:U_cpu|reg:U_inport1_reg|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.890      ; 0.889      ;
; -1.030 ; CPU:U_cpu|reg:U_inport1_reg|output[5]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.889      ; 0.889      ;
; -0.974 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.162      ; 3.388      ;
; -0.973 ; CPU:U_cpu|reg:U_inport1_reg|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.889      ; 0.946      ;
; -0.967 ; CPU:U_cpu|reg:U_inport1_reg|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.889      ; 0.952      ;
; -0.949 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.137      ; 3.388      ;
; -0.943 ; CPU:U_cpu|reg:U_inport1_reg|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.865      ; 0.952      ;
; -0.890 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.037      ; 3.347      ;
; -0.887 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.037      ; 3.350      ;
; -0.805 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[2] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.141      ; 3.536      ;
; -0.772 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[6] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.038      ; 3.466      ;
; -0.742 ; CPU:U_cpu|reg:U_inport0_reg|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.989      ; 1.277      ;
; -0.696 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[5] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.037      ; 3.541      ;
; -0.684 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[1] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 4.019      ; 3.535      ;
; -0.651 ; CPU:U_cpu|reg:U_inport0_reg|output[5]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.889      ; 1.268      ;
; -0.610 ; CPU:U_cpu|reg:U_inport0_reg|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.890      ; 1.310      ;
; -0.577 ; CPU:U_cpu|reg:U_inport0_reg|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.014      ; 1.467      ;
; -0.544 ; CPU:U_cpu|reg:U_inport0_reg|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.889      ; 1.375      ;
; -0.541 ; CPU:U_cpu|reg:U_inport0_reg|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.889      ; 1.378      ;
; -0.423 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.162      ; 3.439      ;
; -0.416 ; CPU:U_cpu|reg:U_inport0_reg|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.987      ; 1.601      ;
; -0.348 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.137      ; 3.489      ;
; -0.344 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.037      ; 3.393      ;
; -0.342 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.037      ; 3.395      ;
; -0.228 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[6] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.038      ; 3.510      ;
; -0.217 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[2] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.141      ; 3.624      ;
; -0.164 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[5] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.037      ; 3.573      ;
; -0.157 ; CPU:U_cpu|reg:U_inport0_reg|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.865      ; 1.738      ;
; -0.094 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[1] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 4.019      ; 3.625      ;
; 0.382  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.914      ; 2.326      ;
; 0.436  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.036      ; 2.502      ;
; 0.470  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.914      ; 2.414      ;
; 0.524  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.036      ; 2.590      ;
; 0.531  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.914      ; 2.475      ;
; 0.538  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.914      ; 2.482      ;
; 0.585  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.036      ; 2.651      ;
; 0.592  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.036      ; 2.658      ;
; 0.606  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.057      ; 2.693      ;
; 0.681  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.643      ;
; 0.710  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.057      ; 2.797      ;
; 0.771  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.057      ; 2.858      ;
; 0.778  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.874      ; 2.682      ;
; 0.778  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.057      ; 2.865      ;
; 0.788  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.750      ;
; 0.802  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.764      ;
; 0.836  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.933      ; 2.799      ;
; 0.849  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.811      ;
; 0.856  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.818      ;
; 0.871  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.895      ; 2.796      ;
; 0.887  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.849      ;
; 0.910  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.872      ;
; 0.927  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.874      ; 2.831      ;
; 0.939  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.933      ; 2.902      ;
; 0.949  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.770      ; 2.749      ;
; 0.962  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.752      ; 2.744      ;
; 0.982  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.843      ; 2.855      ;
; 0.990  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.952      ;
; 0.991  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.953      ;
; 0.995  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 2.957      ;
; 1.000  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.933      ; 2.963      ;
; 1.007  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.933      ; 2.970      ;
; 1.013  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.874      ; 2.917      ;
; 1.020  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.895      ; 2.945      ;
; 1.035  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.097      ;
; 1.045  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.843      ; 2.918      ;
; 1.050  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.996      ; 3.076      ;
; 1.053  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.874      ; 2.957      ;
; 1.068  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 3.030      ;
; 1.075  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.864      ; 2.969      ;
; 1.075  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.932      ; 3.037      ;
; 1.091  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.770      ; 2.891      ;
; 1.097  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.109      ; 3.236      ;
; 1.098  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.770      ; 2.898      ;
; 1.100  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.771      ; 2.901      ;
; 1.106  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.895      ; 3.031      ;
; 1.111  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.752      ; 2.893      ;
; 1.122  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.084      ; 3.236      ;
; 1.138  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.864      ; 3.032      ;
; 1.141  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.017      ; 3.188      ;
; 1.143  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.205      ;
; 1.145  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.843      ; 3.018      ;
; 1.146  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.895      ; 3.071      ;
; 1.153  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.739      ; 2.922      ;
; 1.168  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.770      ; 2.968      ;
; 1.181  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.984      ; 3.195      ;
; 1.184  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.984      ; 3.198      ;
; 1.184  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.770      ; 2.984      ;
; 1.191  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.876      ; 3.097      ;
; 1.197  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.752      ; 2.979      ;
; 1.198  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.843      ; 3.071      ;
; 1.205  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.843      ; 3.078      ;
; 1.216  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.739      ; 2.985      ;
; 1.223  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.285      ;
; 1.224  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.770      ; 3.024      ;
; 1.225  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.892      ; 3.147      ;
; 1.226  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.032      ; 3.288      ;
; 1.228  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.892      ; 3.150      ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.757 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 1.821      ;
; -0.751 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 1.825      ;
; -0.750 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 1.826      ;
; -0.592 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 1.984      ;
; -0.519 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.059      ;
; -0.443 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.135      ;
; -0.442 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.136      ;
; -0.239 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.224      ; 1.839      ;
; -0.237 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.222      ; 1.839      ;
; -0.236 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.222      ; 1.840      ;
; -0.067 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.222      ; 2.009      ;
; -0.051 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.225      ; 2.528      ;
; -0.036 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 2.540      ;
; -0.022 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.224      ; 2.056      ;
; -0.003 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 2.573      ;
; 0.017  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 2.593      ;
; 0.018  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 2.594      ;
; 0.025  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.603      ;
; 0.026  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.515      ; 2.920      ;
; 0.050  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.224      ; 2.128      ;
; 0.052  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.224      ; 2.130      ;
; 0.109  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.222      ; 2.685      ;
; 0.141  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[4]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.719      ;
; 0.158  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.736      ;
; 0.168  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                                                                ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 2.079      ; 2.601      ;
; 0.169  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.747      ;
; 0.175  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[4]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.753      ;
; 0.179  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[4]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.757      ;
; 0.197  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.775      ;
; 0.209  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.787      ;
; 0.214  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.792      ;
; 0.254  ; CPU:U_cpu|reg:U_ARL_REG|output[7]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.230      ; 0.648      ;
; 0.272  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.225      ; 2.851      ;
; 0.286  ; CPU:U_cpu|controller:U_controller|state.s_lDSI_low_addr_to_int_bus ; CPU:U_cpu|controller:U_controller|state.s_LDSI_get_h_addr                                                         ; clk                                             ; clk         ; 0.000        ; 0.215      ; 0.665      ;
; 0.291  ; CPU:U_cpu|reg:U_XH_REG|output[4]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.196      ; 0.651      ;
; 0.292  ; CPU:U_cpu|reg:U_XL_REG|output[0]                                   ; CPU:U_cpu|reg:U_XL_REG|output[0]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_XH_REG|output[4]                                   ; CPU:U_cpu|reg:U_XH_REG|output[4]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_XH_REG|output[7]                                   ; CPU:U_cpu|reg:U_XH_REG|output[7]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCL|output[2]                                      ; CPU:U_cpu|reg:U_PCL|output[2]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCL|output[3]                                      ; CPU:U_cpu|reg:U_PCL|output[3]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCL|output[4]                                      ; CPU:U_cpu|reg:U_PCL|output[4]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCL|output[5]                                      ; CPU:U_cpu|reg:U_PCL|output[5]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCL|output[7]                                      ; CPU:U_cpu|reg:U_PCL|output[7]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCH|output[2]                                      ; CPU:U_cpu|reg:U_PCH|output[2]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCH|output[4]                                      ; CPU:U_cpu|reg:U_PCH|output[4]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCH|output[5]                                      ; CPU:U_cpu|reg:U_PCH|output[5]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCH|output[0]                                      ; CPU:U_cpu|reg:U_PCH|output[0]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCH|output[1]                                      ; CPU:U_cpu|reg:U_PCH|output[1]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.292  ; CPU:U_cpu|reg:U_PCH|output[3]                                      ; CPU:U_cpu|reg:U_PCH|output[3]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.293  ; CPU:U_cpu|reg:U_PCH|output[6]                                      ; CPU:U_cpu|reg:U_PCH|output[6]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.293  ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch             ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch                                                            ; clk                                             ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.301  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                                                                 ; clk                                             ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.302  ; CPU:U_cpu|controller:U_controller|state.s_LDXI_low_addr_to_int_bus ; CPU:U_cpu|controller:U_controller|state.s_LDXI_get_h_addr                                                         ; clk                                             ; clk         ; 0.000        ; 0.215      ; 0.681      ;
; 0.309  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.887      ;
; 0.317  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.224      ; 2.895      ;
; 0.318  ; CPU:U_cpu|controller:U_controller|state.ADDR_21                    ; CPU:U_cpu|controller:U_controller|state.S_STAABX_READ_FROM_MEMORY                                                 ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.320  ; CPU:U_cpu|controller:U_controller|state.ADDR_16                    ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL                                                              ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.320  ; CPU:U_cpu|controller:U_controller|state.ADDR_7                     ; CPU:U_cpu|controller:U_controller|state.s_STAA_read_arH_from_memory                                               ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.320  ; CPU:U_cpu|controller:U_controller|state.ADDR_19                    ; CPU:U_cpu|controller:U_controller|state.S_LDAABX_READ_FROM_MEMORY                                                 ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.320  ; CPU:U_cpu|controller:U_controller|state.s_LDXI_get_h_addr          ; CPU:U_cpu|controller:U_controller|state.ADDR_18                                                                   ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.324  ; CPU:U_cpu|controller:U_controller|state.LDAA                       ; CPU:U_cpu|controller:U_controller|state.ADDR_3                                                                    ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.325  ; CPU:U_cpu|controller:U_controller|state.STAA                       ; CPU:U_cpu|controller:U_controller|state.ADDR_6                                                                    ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.326  ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr        ; CPU:U_cpu|controller:U_controller|state.ADDR_10                                                                   ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.327  ; CPU:U_cpu|controller:U_controller|state.LDXI                       ; CPU:U_cpu|controller:U_controller|state.ADDR_17                                                                   ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.335  ; CPU:U_cpu|reg:U_SPH_REG|output[6]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.196      ; 0.695      ;
; 0.350  ; CPU:U_cpu|reg:U_ARL_REG|output[5]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.230      ; 0.744      ;
; 0.368  ; CPU:U_cpu|reg:U_XH_REG|output[6]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.196      ; 0.728      ;
; 0.446  ; CPU:U_cpu|controller:U_controller|state.ADDR_20                    ; CPU:U_cpu|controller:U_controller|state.LDAABX_GET_A                                                              ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.447  ; CPU:U_cpu|controller:U_controller|state.ADDR_15                    ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH                                                              ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.448  ; CPU:U_cpu|controller:U_controller|state.ADDR_11                    ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS                                                         ; clk                                             ; clk         ; 0.000        ; -0.073     ; 0.539      ;
; 0.451  ; CPU:U_cpu|controller:U_controller|state.s_LDSI_get_h_addr          ; CPU:U_cpu|controller:U_controller|state.ADDR_12                                                                   ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.452  ; CPU:U_cpu|controller:U_controller|state.s_get_ARH                  ; CPU:U_cpu|controller:U_controller|state.ADDR_4                                                                    ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.452  ; CPU:U_cpu|controller:U_controller|state.s_low_addr_to_int_bus      ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr                                                       ; clk                                             ; clk         ; 0.000        ; 0.267      ; 0.883      ;
; 0.464  ; CPU:U_cpu|controller:U_controller|state.S_CALL_sp_TO_EXTE_BUS      ; CPU:U_cpu|controller:U_controller|state.ADDR_13                                                                   ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.470  ; CPU:U_cpu|controller:U_controller|state.s_Branch_address_to_arh    ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL                                                       ; clk                                             ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.480  ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS          ; CPU:U_cpu|controller:U_controller|state.s_lDSI_low_addr_to_int_bus                                                ; clk                                             ; clk         ; 0.000        ; 0.038      ; 0.682      ;
; 0.484  ; CPU:U_cpu|controller:U_controller|state.LDAABX                     ; CPU:U_cpu|controller:U_controller|state.ADDR_19                                                                   ; clk                                             ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.493  ; CPU:U_cpu|reg:U_XL_REG|output[2]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.230      ; 0.887      ;
; 0.497  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.222      ; 2.573      ;
; 0.503  ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch             ; CPU:U_cpu|controller:U_controller|state.DECA                                                                      ; clk                                             ; clk         ; 0.000        ; 0.054      ; 0.721      ;
; 0.515  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.225      ; 2.594      ;
; 0.519  ; CPU:U_cpu|reg:U_ARL_REG|output[3]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.222      ; 0.905      ;
; 0.523  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.222      ; 2.599      ;
; 0.524  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.515      ; 2.918      ;
; 0.528  ; CPU:U_cpu|reg:U_XH_REG|output[7]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.196      ; 0.888      ;
; 0.531  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                  ; CPU:U_cpu|reg:U_SPL_REG|output[1]                                                                                 ; clk                                             ; clk         ; 0.000        ; 0.054      ; 0.749      ;
; 0.533  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[1]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 2.221      ; 3.108      ;
; 0.534  ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_RAM       ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                                   ; clk                                             ; clk         ; 0.000        ; -0.029     ; 0.669      ;
; 0.539  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.222      ; 2.615      ;
; 0.541  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.222      ; 2.617      ;
; 0.548  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 2.224      ; 2.626      ;
; 0.584  ; CPU:U_cpu|controller:U_controller|state.ADDR_12                    ; CPU:U_cpu|controller:U_controller|state.s_LDSI_H_addr_to_int_bus                                                  ; clk                                             ; clk         ; 0.000        ; 0.054      ; 0.802      ;
; 0.584  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[3]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 2.222      ; 3.160      ;
; 0.584  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[2]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 2.222      ; 3.160      ;
; 0.584  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[0]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 2.222      ; 3.160      ;
; 0.586  ; CPU:U_cpu|controller:U_controller|state.get_ADAA                   ; CPU:U_cpu|controller:U_controller|state.ADDR_5                                                                    ; clk                                             ; clk         ; 0.000        ; 0.055      ; 0.805      ;
; 0.587  ; CPU:U_cpu|reg:U_SPL_REG|output[1]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.194      ; 0.945      ;
; 0.588  ; CPU:U_cpu|reg:U_ARH_REG|output[2]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.022      ; 0.774      ;
; 0.593  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg      ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 2.511      ; 3.483      ;
; 0.599  ; CPU:U_cpu|controller:U_controller|state.CLRC                       ; CPU:U_cpu|reg:U_Status_REG|output[1]                                                                              ; CPU:U_cpu|controller:U_controller|state.CLRC    ; clk         ; 0.000        ; 2.221      ; 3.174      ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                                                                                                                 ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.600 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.000        ; 3.859      ; 3.459      ;
; -0.590 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.000        ; 3.860      ; 3.470      ;
; -0.099 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; -0.500       ; 3.859      ; 3.460      ;
; -0.084 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; -0.500       ; 3.860      ; 3.476      ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADCR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_1                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_10                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_11                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_12                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_13                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_15                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_16                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_17                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_18                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_19                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_2                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_20                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_21                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_22                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_3                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_4                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_5                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_6                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_7                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_9                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ANDR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BCCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BCSA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BEQA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BMIA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BNEA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BPLA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BVCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BVSA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CALL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CLRC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CMPR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.DECA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.DECX                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.INCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.INCX                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAABX                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAABX_GET_A                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAD                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDSI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDXI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LXDI_GET_LOW_BITS                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.MULT                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ORR_D                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.RET                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ROLC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.RORC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SBCR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SETC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SLRL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SRRL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAABX                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_Branch_get_low_addr                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_RAM                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_sp_TO_EXTE_BUS                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAA2_READ_FROM_MEMORY                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAABX_READ_FROM_MEMORY                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAI2_READ_FROM_MEMORY                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_RET_GET_PCH                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_RET_GET_PCL                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH2                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL2                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAABX_READ_FROM_MEMORY                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAABX_Store                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_READ_FROM_MEMORY1                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_Store                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_read_From_memory_to_external_Bus                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.XORR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getADAA_from_memory                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getADAA_to_A                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getHigher_prod                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.get_ADAA                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_BRANCH                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Branch_address_to_arh                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_H_addr_to_int_bus                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Init                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_LDAABX_ADD_X_A                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr100~0|datac          ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~0|combout        ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[4]      ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[10]     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[12]     ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|inclk[0] ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|outclk   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[3]      ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[3]|datac               ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[4]|datad               ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[0]      ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|dataa          ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[10]|datad              ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|datac          ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[12]|datad              ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[0]|datac               ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|combout        ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[1]      ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[2]      ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[9]      ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[1]|datac               ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[2]|datac               ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[9]|datac               ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr95~5|datac           ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5|combout         ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|state.ADCR_D|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|state.ADCR_D|q             ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|combout        ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5|combout         ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr95~5|datac           ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[2]|datac               ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[1]|datac               ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[9]|datac               ;
; 0.517 ; 0.517        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[2]      ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[1]      ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[9]      ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|combout        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[0]|datac               ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|datac          ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[10]|datad              ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[12]|datad              ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[0]      ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|dataa          ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[3]|datac               ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[4]|datad               ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[3]      ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|inclk[0] ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|outclk   ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[10]     ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[12]     ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[4]      ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~0|combout        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr100~0|datac          ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[1]       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[0]       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[3]       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[5]       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[6]       ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|datad         ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|outclk   ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[4]       ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[4]|datac             ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[1]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[0]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[3]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[5]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[6]|datad             ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[7]       ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[2]       ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[2]|datac             ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]|datac             ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|combout       ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_DECODER|output[7]~2|datab           ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|state.ADDR_13|q          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|state.ADDR_13|q          ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2|combout         ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_DECODER|output[7]~2|datab           ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|combout       ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[2]|datac             ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]|datac             ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[2]       ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[7]       ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[3]|datad             ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[6]|datad             ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[0]|datad             ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[1]|datad             ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[5]|datad             ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[4]|datac             ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[4]       ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|inclk[0] ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|outclk   ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|datad         ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[3]       ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[6]       ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[0]       ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[1]       ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[5]       ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|WideOr123~1|datab           ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1|combout         ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|inclk[0] ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|outclk   ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[1]|datad              ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[0]|datad              ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[1]     ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[0]     ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[1]     ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|state.CLRC|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|state.CLRC|q                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[1]|datad              ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[0]|datad              ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|inclk[0] ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|outclk   ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1|combout         ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|WideOr123~1|datab           ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 2.640 ; 2.991 ; Rise       ; clk             ;
;  button[0] ; clk        ; 2.281 ; 2.652 ; Rise       ; clk             ;
;  button[1] ; clk        ; 2.640 ; 2.991 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 2.564 ; 2.919 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 1.619 ; 1.994 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 2.366 ; 2.743 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 2.564 ; 2.919 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 1.785 ; 2.147 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 2.107 ; 2.485 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 2.135 ; 2.492 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 1.832 ; 2.217 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 1.815 ; 2.196 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -1.778 ; -2.117 ; Rise       ; clk             ;
;  button[0] ; clk        ; -1.778 ; -2.117 ; Rise       ; clk             ;
;  button[1] ; clk        ; -1.864 ; -2.215 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -1.291 ; -1.655 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -1.291 ; -1.655 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -2.007 ; -2.371 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -1.473 ; -1.829 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -1.451 ; -1.801 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -1.759 ; -2.125 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -1.787 ; -2.132 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -1.494 ; -1.870 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -1.480 ; -1.850 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 6.344 ; 6.235 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 6.046 ; 5.931 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 6.139 ; 6.065 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.150 ; 6.084 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.344 ; 6.235 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.165 ; 6.104 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 6.123 ; 6.024 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 6.099 ; 6.122 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 7.050 ; 7.007 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 6.849 ; 6.809 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 6.837 ; 6.809 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 7.050 ; 7.007 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 6.835 ; 6.784 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 6.181 ; 6.108 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 6.669 ; 6.558 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 6.359 ; 6.394 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 6.646 ; 6.550 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 6.646 ; 6.530 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.564 ; 6.482 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.425 ; 6.336 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.439 ; 6.326 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.358 ; 6.244 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 6.377 ; 6.307 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.507 ; 6.550 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 6.631 ; 6.686 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 6.631 ; 6.547 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.581 ; 6.532 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.347 ; 6.230 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.478 ; 6.372 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 6.411 ; 6.316 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 6.412 ; 6.327 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 6.601 ; 6.686 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 5.568 ; 5.485 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 5.602 ; 5.500 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 5.568 ; 5.485 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 5.708 ; 5.641 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 5.886 ; 5.802 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 5.725 ; 5.656 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 5.615 ; 5.537 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 5.582 ; 5.652 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 5.402 ; 5.337 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 5.458 ; 5.391 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 5.450 ; 5.392 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 5.650 ; 5.628 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 5.448 ; 5.372 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 5.402 ; 5.337 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 5.612 ; 5.507 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 5.570 ; 5.636 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 5.893 ; 5.774 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 6.080 ; 5.983 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.064 ; 5.954 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 5.951 ; 5.861 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 5.954 ; 5.875 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 5.893 ; 5.774 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 5.941 ; 5.839 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.015 ; 6.106 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 5.934 ; 5.765 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 6.064 ; 5.970 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.082 ; 5.987 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 5.940 ; 5.765 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 5.993 ; 5.918 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 5.934 ; 5.917 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 5.940 ; 5.910 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 6.116 ; 6.232 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk                                             ; -9.179 ; -844.264      ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -1.366 ; -10.096       ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0.284  ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.329  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; -2.159 ; -6.693        ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.926 ; -6.313        ;
; clk                                             ; -0.539 ; -3.796        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; -0.237 ; -0.463        ;
+-------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk                                             ; -3.000 ; -313.722      ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.400  ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.412  ; 0.000         ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0.424  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                          ;
+--------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                       ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -9.179 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 7.861      ;
; -9.131 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.798     ; 7.810      ;
; -9.118 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 7.799      ;
; -9.058 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.814     ; 7.721      ;
; -9.022 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 7.704      ;
; -8.988 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.797     ; 7.668      ;
; -8.987 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.722     ; 7.742      ;
; -8.975 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.792     ; 7.660      ;
; -8.974 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.798     ; 7.653      ;
; -8.970 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.724     ; 7.723      ;
; -8.961 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 7.642      ;
; -8.927 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 7.609      ;
; -8.920 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.712     ; 7.685      ;
; -8.914 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 7.598      ;
; -8.901 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.814     ; 7.564      ;
; -8.854 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.811     ; 7.520      ;
; -8.831 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.797     ; 7.511      ;
; -8.830 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.722     ; 7.585      ;
; -8.813 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.724     ; 7.566      ;
; -8.784 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 7.467      ;
; -8.783 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.719     ; 7.541      ;
; -8.766 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.721     ; 7.522      ;
; -8.763 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.712     ; 7.528      ;
; -8.716 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.709     ; 7.484      ;
; -8.619 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.792     ; 7.304      ;
; -8.571 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 7.253      ;
; -8.558 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 7.242      ;
; -8.498 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.811     ; 7.164      ;
; -8.428 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 7.111      ;
; -8.427 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.719     ; 7.185      ;
; -8.410 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.721     ; 7.166      ;
; -8.373 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.792     ; 7.058      ;
; -8.360 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.709     ; 7.128      ;
; -8.325 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 7.007      ;
; -8.312 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.996      ;
; -8.252 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.811     ; 6.918      ;
; -8.182 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.865      ;
; -8.181 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.719     ; 6.939      ;
; -8.164 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.721     ; 6.920      ;
; -8.114 ; CPU:U_cpu|controller:U_controller|wen[4]  ; CPU:U_cpu|reg:U_PCH|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.709     ; 6.882      ;
; -8.088 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.772      ;
; -8.088 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.772      ;
; -8.088 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.772      ;
; -8.088 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.772      ;
; -8.088 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.772      ;
; -8.088 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.772      ;
; -8.088 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.772      ;
; -8.040 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.721      ;
; -8.040 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.721      ;
; -8.040 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.721      ;
; -8.040 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.721      ;
; -8.040 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.721      ;
; -8.040 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.721      ;
; -8.040 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.721      ;
; -8.034 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.792     ; 6.719      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.711      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.711      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.710      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.710      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.710      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.710      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.710      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.710      ;
; -8.027 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.710      ;
; -8.021 ; CPU:U_cpu|controller:U_controller|wen[1]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.792     ; 6.706      ;
; -7.986 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.668      ;
; -7.979 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.660      ;
; -7.979 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.796     ; 6.660      ;
; -7.973 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.657      ;
; -7.973 ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.655      ;
; -7.967 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.632      ;
; -7.967 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.632      ;
; -7.967 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.632      ;
; -7.967 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.632      ;
; -7.967 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.632      ;
; -7.967 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.632      ;
; -7.967 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.632      ;
; -7.966 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.649      ;
; -7.966 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.794     ; 6.649      ;
; -7.960 ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.793     ; 6.644      ;
; -7.913 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCL|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.811     ; 6.579      ;
; -7.906 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.571      ;
; -7.906 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.812     ; 6.571      ;
; -7.900 ; CPU:U_cpu|controller:U_controller|wen[0]  ; CPU:U_cpu|reg:U_PCH|output[0] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.811     ; 6.566      ;
; -7.897 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.579      ;
; -7.897 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.579      ;
; -7.897 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.579      ;
; -7.897 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.579      ;
; -7.897 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.579      ;
; -7.897 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.579      ;
; -7.897 ; CPU:U_cpu|controller:U_controller|wen[3]  ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.795     ; 6.579      ;
; -7.896 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.720     ; 6.653      ;
; -7.896 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.720     ; 6.653      ;
; -7.896 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[3] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.720     ; 6.653      ;
; -7.896 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[4] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.720     ; 6.653      ;
; -7.896 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[5] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.720     ; 6.653      ;
; -7.896 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[6] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.720     ; 6.653      ;
; -7.896 ; CPU:U_cpu|controller:U_controller|wen[10] ; CPU:U_cpu|reg:U_PCL|output[7] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.720     ; 6.653      ;
; -7.879 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCL|output[1] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.722     ; 6.634      ;
; -7.879 ; CPU:U_cpu|controller:U_controller|wen[12] ; CPU:U_cpu|reg:U_PCL|output[2] ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; clk         ; 0.500        ; -1.722     ; 6.634      ;
+--------+-------------------------------------------+-------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                               ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -1.366 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.901      ;
; -1.346 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.978      ;
; -1.322 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.857      ;
; -1.302 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.934      ;
; -1.281 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.994      ; 2.822      ;
; -1.275 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.781      ;
; -1.270 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.776      ;
; -1.269 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.775      ;
; -1.263 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.057      ; 2.808      ;
; -1.262 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.797      ;
; -1.261 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.994      ; 2.899      ;
; -1.258 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.795      ;
; -1.257 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.982      ; 2.788      ;
; -1.255 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.858      ;
; -1.251 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.947      ; 2.747      ;
; -1.250 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.853      ;
; -1.249 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.852      ;
; -1.246 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.037      ; 2.933      ;
; -1.246 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.947      ; 2.742      ;
; -1.245 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.947      ; 2.741      ;
; -1.243 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.780      ;
; -1.242 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.874      ;
; -1.219 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.725      ;
; -1.219 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.057      ; 2.764      ;
; -1.214 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.751      ;
; -1.202 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.037      ; 2.889      ;
; -1.199 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.802      ;
; -1.199 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.736      ;
; -1.195 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.947      ; 2.691      ;
; -1.178 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.063      ; 2.729      ;
; -1.173 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.994      ; 2.716      ;
; -1.172 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.028      ; 2.688      ;
; -1.168 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.703      ;
; -1.167 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.675      ;
; -1.167 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.028      ; 2.683      ;
; -1.166 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.028      ; 2.682      ;
; -1.162 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.670      ;
; -1.161 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.043      ; 2.854      ;
; -1.161 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.669      ;
; -1.159 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.057      ; 2.704      ;
; -1.158 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.994      ; 2.701      ;
; -1.155 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.008      ; 2.813      ;
; -1.154 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.691      ;
; -1.152 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.660      ;
; -1.150 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.656      ;
; -1.150 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.008      ; 2.808      ;
; -1.149 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.008      ; 2.807      ;
; -1.148 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.780      ;
; -1.147 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.655      ;
; -1.146 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.654      ;
; -1.142 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.037      ; 2.829      ;
; -1.141 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.647      ;
; -1.139 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.676      ;
; -1.130 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.733      ;
; -1.126 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.947      ; 2.622      ;
; -1.121 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.724      ;
; -1.117 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.047      ; 2.658      ;
; -1.117 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.947      ; 2.613      ;
; -1.116 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.028      ; 2.632      ;
; -1.111 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.619      ;
; -1.111 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.012      ; 2.617      ;
; -1.106 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.012      ; 2.612      ;
; -1.105 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.012      ; 2.611      ;
; -1.099 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.008      ; 2.757      ;
; -1.096 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.604      ;
; -1.065 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.057      ; 2.610      ;
; -1.060 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.597      ;
; -1.055 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.012      ; 2.561      ;
; -1.048 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.037      ; 2.735      ;
; -1.047 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.028      ; 2.563      ;
; -1.045 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.988      ; 2.582      ;
; -1.042 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.550      ;
; -1.038 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.028      ; 2.554      ;
; -1.034 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.881      ; 2.464      ;
; -1.033 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.541      ;
; -1.030 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.149      ; 2.726      ;
; -1.030 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.008      ; 2.688      ;
; -1.027 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.535      ;
; -1.021 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.008      ; 2.679      ;
; -1.018 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.959      ; 2.526      ;
; -1.011 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.149      ; 2.707      ;
; -1.000 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.946      ; 2.440      ;
; -0.991 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.962      ; 2.441      ;
; -0.986 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.012      ; 2.492      ;
; -0.977 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.012      ; 2.483      ;
; -0.972 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.202      ; 2.668      ;
; -0.969 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.893      ; 2.411      ;
; -0.965 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.893      ; 2.405      ;
; -0.959 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.893      ; 2.401      ;
; -0.953 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.202      ; 2.649      ;
; -0.946 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.893      ; 2.483      ;
; -0.930 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.137      ; 2.616      ;
; -0.911 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.137      ; 2.597      ;
; -0.905 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.132      ; 2.687      ;
; -0.902 ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 0.942      ; 2.494      ;
; -0.890 ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                               ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.149      ; 2.588      ;
; -0.871 ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                              ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.149      ; 2.569      ;
; -0.847 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]                                                                       ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.105      ; 2.499      ;
; -0.846 ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]                                                                        ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.105      ; 2.498      ;
; -0.832 ; CPU:U_cpu|controller:U_controller|state.ADDR_22                                                              ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk          ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 1.000        ; 1.149      ; 2.528      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.284 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.367      ;
; 0.334 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.317      ;
; 0.336 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.315      ;
; 0.362 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 1.303      ;
; 0.364 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 1.301      ;
; 0.382 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.269      ;
; 0.445 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.729      ; 1.259      ;
; 0.464 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.187      ;
; 0.468 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.183      ;
; 0.479 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.172      ;
; 0.482 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[4]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.563      ; 1.205      ;
; 0.492 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 1.173      ;
; 0.496 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 1.169      ;
; 0.506 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.729      ; 1.198      ;
; 0.507 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 1.158      ;
; 0.534 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 1.131      ;
; 0.542 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[3]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.644      ; 1.078      ;
; 0.551 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.729      ; 1.153      ;
; 0.559 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[10] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.659      ; 1.225      ;
; 0.559 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.755      ; 1.171      ;
; 0.590 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.755      ; 1.129      ;
; 0.591 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 1.049      ;
; 0.608 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.714      ; 1.081      ;
; 0.629 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.643      ; 0.989      ;
; 0.638 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.643      ; 0.980      ;
; 0.641 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.714      ; 1.037      ;
; 0.678 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[12] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.607      ; 1.052      ;
; 0.679 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 0.972      ;
; 0.690 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.747      ; 1.190      ;
; 0.690 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 0.975      ;
; 0.691 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 0.960      ;
; 0.697 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 0.954      ;
; 0.723 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.694      ; 1.104      ;
; 0.733 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.747      ; 1.147      ;
; 0.738 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.678      ; 0.927      ;
; 0.746 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 1.676      ; 0.905      ;
; 1.898 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.025      ; 1.217      ;
; 1.926 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.500        ; 3.027      ; 1.203      ;
; 2.449 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 1.000        ; 3.027      ; 1.180      ;
; 2.457 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 1.000        ; 3.025      ; 1.158      ;
+-------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                                                                                                               ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.329 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.500        ; 2.374      ; 2.220      ;
; 0.352 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.500        ; 2.373      ; 2.215      ;
; 0.556 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 1.000        ; 2.374      ; 2.493      ;
; 0.586 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 1.000        ; 2.373      ; 2.481      ;
+-------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -2.159 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.000        ; 3.150      ; 1.116      ;
; -2.137 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; 0.000        ; 3.152      ; 1.140      ;
; -1.619 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.152      ; 1.158      ;
; -1.603 ; CPU:U_cpu|controller:U_controller|state.ADCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 3.150      ; 1.172      ;
; -0.528 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 0.852      ;
; -0.514 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.883      ; 0.899      ;
; -0.512 ; CPU:U_cpu|controller:U_controller|state.ORR_D                     ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 0.866      ;
; -0.505 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.916      ; 0.941      ;
; -0.486 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.866      ; 0.910      ;
; -0.477 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.923      ; 0.976      ;
; -0.473 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 0.907      ;
; -0.473 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[1]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.847      ; 0.904      ;
; -0.460 ; CPU:U_cpu|controller:U_controller|state.XORR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 0.918      ;
; -0.458 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl             ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 0.920      ;
; -0.454 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[0]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.916      ; 0.992      ;
; -0.453 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 0.925      ;
; -0.452 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.816      ; 0.894      ;
; -0.449 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.816      ; 0.897      ;
; -0.443 ; CPU:U_cpu|controller:U_controller|state.s_STAABX_ADD_X_A          ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.884      ; 0.971      ;
; -0.419 ; CPU:U_cpu|controller:U_controller|state.CALL                      ; CPU:U_cpu|controller:U_controller|wen[3]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.817      ; 0.928      ;
; -0.408 ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.924      ; 1.046      ;
; -0.407 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[12] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.776      ; 0.899      ;
; -0.406 ; CPU:U_cpu|controller:U_controller|state.LDAD                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 0.974      ;
; -0.346 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 1.032      ;
; -0.324 ; CPU:U_cpu|controller:U_controller|state.getHigher_prod            ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 1.056      ;
; -0.319 ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A               ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.898      ; 1.109      ;
; -0.318 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[10] ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.824      ; 1.036      ;
; -0.299 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 1.079      ;
; -0.284 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 1.094      ;
; -0.282 ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL       ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.898      ; 1.146      ;
; -0.277 ; CPU:U_cpu|controller:U_controller|state.ANDR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 1.103      ;
; -0.262 ; CPU:U_cpu|controller:U_controller|state.MULT                      ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 1.118      ;
; -0.234 ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS ; CPU:U_cpu|controller:U_controller|wen[4]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.732      ; 1.028      ;
; -0.219 ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.898      ; 1.209      ;
; -0.158 ; CPU:U_cpu|controller:U_controller|state.STAR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 1.220      ;
; -0.155 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 1.223      ;
; -0.151 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 1.227      ;
; -0.133 ; CPU:U_cpu|controller:U_controller|state.SBCR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 1.247      ;
; -0.129 ; CPU:U_cpu|controller:U_controller|state.CMPR_D                    ; CPU:U_cpu|controller:U_controller|wen[2]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.850      ; 1.251      ;
; -0.115 ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D            ; CPU:U_cpu|controller:U_controller|wen[9]  ; clk                                            ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; -0.500       ; 1.848      ; 1.263      ;
+--------+-------------------------------------------------------------------+-------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                                                                                                                  ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.926 ; CPU:U_cpu|reg:U_inport1_reg|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.325      ; 0.429      ;
; -0.824 ; CPU:U_cpu|reg:U_inport1_reg|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.323      ; 0.529      ;
; -0.790 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.696      ; 2.031      ;
; -0.775 ; CPU:U_cpu|reg:U_inport1_reg|output[5]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.528      ;
; -0.775 ; CPU:U_cpu|reg:U_inport1_reg|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.528      ;
; -0.774 ; CPU:U_cpu|reg:U_inport1_reg|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.345      ; 0.601      ;
; -0.748 ; CPU:U_cpu|reg:U_inport1_reg|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.555      ;
; -0.747 ; CPU:U_cpu|reg:U_inport1_reg|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.556      ;
; -0.745 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.675      ; 2.055      ;
; -0.731 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.624      ; 2.018      ;
; -0.729 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.624      ; 2.020      ;
; -0.728 ; CPU:U_cpu|reg:U_inport1_reg|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.252      ; 0.554      ;
; -0.652 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[2] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.679      ; 2.152      ;
; -0.637 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[6] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.624      ; 2.112      ;
; -0.616 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[1] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.611      ; 2.120      ;
; -0.605 ; CPU:U_cpu|reg:U_inport0_reg|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.323      ; 0.748      ;
; -0.584 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[5] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 2.624      ; 2.165      ;
; -0.556 ; CPU:U_cpu|reg:U_inport0_reg|output[5]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.747      ;
; -0.524 ; CPU:U_cpu|reg:U_inport0_reg|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.779      ;
; -0.521 ; CPU:U_cpu|reg:U_inport0_reg|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.345      ; 0.854      ;
; -0.497 ; CPU:U_cpu|reg:U_inport0_reg|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.806      ;
; -0.495 ; CPU:U_cpu|reg:U_inport0_reg|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.273      ; 0.808      ;
; -0.388 ; CPU:U_cpu|reg:U_inport0_reg|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.320      ; 0.962      ;
; -0.265 ; CPU:U_cpu|reg:U_inport0_reg|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.252      ; 1.017      ;
; -0.211 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.696      ; 2.110      ;
; -0.163 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.624      ; 2.086      ;
; -0.161 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.624      ; 2.088      ;
; -0.076 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.675      ; 2.224      ;
; -0.037 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[5] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.624      ; 2.212      ;
; -0.007 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[6] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.624      ; 2.242      ;
; 0.041  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.281      ; 1.352      ;
; 0.081  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.349      ; 1.460      ;
; 0.098  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.281      ; 1.409      ;
; 0.104  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[2] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.679      ; 2.408      ;
; 0.124  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|decoder:U_DECODER|output[1] ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -0.500       ; 2.611      ; 2.360      ;
; 0.138  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.281      ; 1.449      ;
; 0.138  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.349      ; 1.517      ;
; 0.142  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.281      ; 1.453      ;
; 0.177  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.366      ; 1.573      ;
; 0.178  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.349      ; 1.557      ;
; 0.182  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.349      ; 1.561      ;
; 0.205  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.529      ;
; 0.234  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.366      ; 1.630      ;
; 0.262  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.586      ;
; 0.274  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.366      ; 1.670      ;
; 0.278  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.366      ; 1.674      ;
; 0.302  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.626      ;
; 0.306  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.630      ;
; 0.310  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.634      ;
; 0.311  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.635      ;
; 0.327  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.236      ; 1.593      ;
; 0.338  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.662      ;
; 0.367  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.691      ;
; 0.368  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.692      ;
; 0.376  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.253      ; 1.659      ;
; 0.395  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.719      ;
; 0.404  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.615      ;
; 0.407  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.731      ;
; 0.408  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.732      ;
; 0.411  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.735      ;
; 0.412  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.736      ;
; 0.413  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.236      ; 1.679      ;
; 0.424  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.168      ; 1.622      ;
; 0.435  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.759      ;
; 0.439  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.294      ; 1.763      ;
; 0.462  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.253      ; 1.745      ;
; 0.463  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.208      ; 1.701      ;
; 0.470  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[11]          ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.345      ; 1.845      ;
; 0.471  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.236      ; 1.737      ;
; 0.479  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.327      ; 1.836      ;
; 0.490  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.701      ;
; 0.490  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.208      ; 1.728      ;
; 0.498  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.236      ; 1.764      ;
; 0.509  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.720      ;
; 0.510  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[5] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.721      ;
; 0.510  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.168      ; 1.708      ;
; 0.512  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.225      ; 1.767      ;
; 0.513  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.408      ; 1.951      ;
; 0.520  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.253      ; 1.803      ;
; 0.527  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[9]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.345      ; 1.902      ;
; 0.537  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]          ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.748      ;
; 0.539  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.225      ; 1.794      ;
; 0.540  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.153      ; 1.723      ;
; 0.547  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.253      ; 1.830      ;
; 0.547  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.208      ; 1.785      ;
; 0.548  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.759      ;
; 0.558  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.387      ; 1.975      ;
; 0.558  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[0]           ; CPU:U_cpu|decoder:U_DECODER|output[4] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.344      ; 1.932      ;
; 0.567  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[8]           ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.345      ; 1.942      ;
; 0.567  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]           ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.153      ; 1.750      ;
; 0.568  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.168      ; 1.766      ;
; 0.571  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]          ; CPU:U_cpu|decoder:U_DECODER|output[7] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.345      ; 1.946      ;
; 0.572  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[3] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.336      ; 1.938      ;
; 0.574  ; CPU:U_cpu|controller:U_controller|state.ADDR_22 ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.336      ; 1.940      ;
; 0.575  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[0] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.786      ;
; 0.579  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.242      ; 1.851      ;
; 0.584  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[4]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.208      ; 1.822      ;
; 0.587  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[6]           ; CPU:U_cpu|decoder:U_DECODER|output[2] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.208      ; 1.825      ;
; 0.595  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[13]          ; CPU:U_cpu|decoder:U_DECODER|output[1] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.168      ; 1.793      ;
; 0.595  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]          ; CPU:U_cpu|decoder:U_DECODER|output[6] ; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 0.000        ; 1.181      ; 1.806      ;
+--------+-------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.539 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.403      ; 1.083      ;
; -0.534 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.086      ;
; -0.533 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.087      ;
; -0.448 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.172      ;
; -0.395 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.403      ; 1.227      ;
; -0.362 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.261      ;
; -0.359 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.264      ;
; -0.118 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.502      ;
; -0.093 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.527      ;
; -0.078 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.542      ;
; -0.077 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.543      ;
; -0.075 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.403      ; 1.547      ;
; -0.069 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.406      ; 1.556      ;
; -0.067 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.593      ; 1.765      ;
; -0.038 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.401      ; 1.582      ;
; -0.007 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[4]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.616      ;
; -0.004 ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.619      ;
; 0.008  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.403      ; 1.630      ;
; 0.012  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[4]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.635      ;
; 0.018  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[4]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.403      ; 1.640      ;
; 0.028  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.651      ;
; 0.032  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.403      ; 1.654      ;
; 0.033  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.656      ;
; 0.059  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.682      ;
; 0.071  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.404      ; 1.694      ;
; 0.074  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[2]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 1.403      ; 1.196      ;
; 0.077  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.403      ; 1.699      ;
; 0.078  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_external_reg|output[3]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 1.401      ; 1.198      ;
; 0.079  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[0]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 1.401      ; 1.199      ;
; 0.112  ; CPU:U_cpu|reg:U_ARL_REG|output[7]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[7]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.170      ; 0.386      ;
; 0.141  ; CPU:U_cpu|controller:U_controller|state.s_lDSI_low_addr_to_int_bus ; CPU:U_cpu|controller:U_controller|state.s_LDSI_get_h_addr                                                         ; clk                                             ; clk         ; 0.000        ; 0.143      ; 0.388      ;
; 0.143  ; CPU:U_cpu|reg:U_XH_REG|output[4]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[12]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.140      ; 0.387      ;
; 0.151  ; CPU:U_cpu|controller:U_controller|state.s_LDXI_low_addr_to_int_bus ; CPU:U_cpu|controller:U_controller|state.s_LDXI_get_h_addr                                                         ; clk                                             ; clk         ; 0.000        ; 0.143      ; 0.398      ;
; 0.154  ; CPU:U_cpu|reg:U_SPH_REG|output[6]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.140      ; 0.398      ;
; 0.167  ; CPU:U_cpu|reg:U_XH_REG|output[4]                                   ; CPU:U_cpu|reg:U_XH_REG|output[4]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_XH_REG|output[7]                                   ; CPU:U_cpu|reg:U_XH_REG|output[7]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_PCL|output[2]                                      ; CPU:U_cpu|reg:U_PCL|output[2]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_PCL|output[3]                                      ; CPU:U_cpu|reg:U_PCL|output[3]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_PCL|output[4]                                      ; CPU:U_cpu|reg:U_PCL|output[4]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_PCL|output[5]                                      ; CPU:U_cpu|reg:U_PCL|output[5]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_PCL|output[7]                                      ; CPU:U_cpu|reg:U_PCL|output[7]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_PCH|output[2]                                      ; CPU:U_cpu|reg:U_PCH|output[2]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; CPU:U_cpu|reg:U_PCH|output[1]                                      ; CPU:U_cpu|reg:U_PCH|output[1]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.168  ; CPU:U_cpu|reg:U_XL_REG|output[0]                                   ; CPU:U_cpu|reg:U_XL_REG|output[0]                                                                                  ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; CPU:U_cpu|reg:U_PCH|output[4]                                      ; CPU:U_cpu|reg:U_PCH|output[4]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; CPU:U_cpu|reg:U_PCH|output[5]                                      ; CPU:U_cpu|reg:U_PCH|output[5]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; CPU:U_cpu|reg:U_PCH|output[6]                                      ; CPU:U_cpu|reg:U_PCH|output[6]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; CPU:U_cpu|reg:U_PCH|output[0]                                      ; CPU:U_cpu|reg:U_PCH|output[0]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; CPU:U_cpu|reg:U_PCH|output[3]                                      ; CPU:U_cpu|reg:U_PCH|output[3]                                                                                     ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch             ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch                                                            ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.171  ; CPU:U_cpu|reg:U_ARL_REG|output[5]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[5]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.170      ; 0.445      ;
; 0.173  ; CPU:U_cpu|controller:U_controller|state.ADDR_21                    ; CPU:U_cpu|controller:U_controller|state.S_STAABX_READ_FROM_MEMORY                                                 ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.175  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                                                                 ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.175  ; CPU:U_cpu|controller:U_controller|state.ADDR_16                    ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL                                                              ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.175  ; CPU:U_cpu|controller:U_controller|state.ADDR_19                    ; CPU:U_cpu|controller:U_controller|state.S_LDAABX_READ_FROM_MEMORY                                                 ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.175  ; CPU:U_cpu|controller:U_controller|state.s_LDXI_get_h_addr          ; CPU:U_cpu|controller:U_controller|state.ADDR_18                                                                   ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.176  ; CPU:U_cpu|controller:U_controller|state.ADDR_7                     ; CPU:U_cpu|controller:U_controller|state.s_STAA_read_arH_from_memory                                               ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.178  ; CPU:U_cpu|controller:U_controller|state.LDAA                       ; CPU:U_cpu|controller:U_controller|state.ADDR_3                                                                    ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.179  ; CPU:U_cpu|controller:U_controller|state.STAA                       ; CPU:U_cpu|controller:U_controller|state.ADDR_6                                                                    ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.179  ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr        ; CPU:U_cpu|controller:U_controller|state.ADDR_10                                                                   ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.181  ; CPU:U_cpu|controller:U_controller|state.LDXI                       ; CPU:U_cpu|controller:U_controller|state.ADDR_17                                                                   ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.189  ; CPU:U_cpu|reg:U_XH_REG|output[6]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[14]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.140      ; 0.433      ;
; 0.205  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[1]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 1.401      ; 1.325      ;
; 0.214  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                                                                ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.296      ; 1.729      ;
; 0.219  ; CPU:U_cpu|controller:U_controller|state.s_low_addr_to_int_bus      ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr                                                       ; clk                                             ; clk         ; 0.000        ; 0.183      ; 0.506      ;
; 0.235  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport1_reg|output[7]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 1.403      ; 1.357      ;
; 0.245  ; CPU:U_cpu|reg:U_XL_REG|output[2]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[2]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.170      ; 0.519      ;
; 0.247  ; CPU:U_cpu|controller:U_controller|state.ADDR_20                    ; CPU:U_cpu|controller:U_controller|state.LDAABX_GET_A                                                              ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.248  ; CPU:U_cpu|controller:U_controller|state.ADDR_15                    ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH                                                              ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.251  ; CPU:U_cpu|controller:U_controller|state.s_LDSI_get_h_addr          ; CPU:U_cpu|controller:U_controller|state.ADDR_12                                                                   ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.253  ; CPU:U_cpu|controller:U_controller|state.s_get_ARH                  ; CPU:U_cpu|controller:U_controller|state.ADDR_4                                                                    ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.258  ; CPU:U_cpu|reg:U_ARL_REG|output[3]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[3]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.165      ; 0.527      ;
; 0.258  ; CPU:U_cpu|controller:U_controller|state.ADDR_11                    ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS                                                         ; clk                                             ; clk         ; 0.000        ; -0.048     ; 0.314      ;
; 0.259  ; CPU:U_cpu|controller:U_controller|state.S_CALL_sp_TO_EXTE_BUS      ; CPU:U_cpu|controller:U_controller|state.ADDR_13                                                                   ; clk                                             ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.261  ; CPU:U_cpu|controller:U_controller|state.LDAABX                     ; CPU:U_cpu|controller:U_controller|state.ADDR_19                                                                   ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.262  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[6]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 1.404      ; 1.385      ;
; 0.265  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|reg:U_outport0_reg|output[5]                                                                            ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; -0.500       ; 1.404      ; 1.388      ;
; 0.266  ; CPU:U_cpu|controller:U_controller|state.s_Branch_address_to_arh    ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL                                                       ; clk                                             ; clk         ; 0.000        ; 0.024      ; 0.394      ;
; 0.269  ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS          ; CPU:U_cpu|controller:U_controller|state.s_lDSI_low_addr_to_int_bus                                                ; clk                                             ; clk         ; 0.000        ; 0.026      ; 0.399      ;
; 0.269  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[1]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.400      ; 1.888      ;
; 0.274  ; CPU:U_cpu|controller:U_controller|state.s_opCode_fetch             ; CPU:U_cpu|controller:U_controller|state.DECA                                                                      ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.279  ; CPU:U_cpu|controller:U_controller|state.CLRC                       ; CPU:U_cpu|reg:U_Status_REG|output[1]                                                                              ; CPU:U_cpu|controller:U_controller|state.CLRC    ; clk         ; 0.000        ; 1.400      ; 1.898      ;
; 0.281  ; CPU:U_cpu|reg:U_XH_REG|output[7]                                   ; CPU:U_cpu|reg:U_ADDRESS_REG|output[15]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.140      ; 0.525      ;
; 0.281  ; CPU:U_cpu|controller:U_controller|state.ADDR_13                    ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg      ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk         ; 0.000        ; 1.591      ; 2.111      ;
; 0.290  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[3]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.402      ; 1.911      ;
; 0.290  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[2]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.402      ; 1.911      ;
; 0.290  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_Status_REG|output[0]                                                                              ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.402      ; 1.911      ;
; 0.300  ; CPU:U_cpu|controller:U_controller|state.CLRC                       ; CPU:U_cpu|reg:U_Status_REG|output[3]                                                                              ; CPU:U_cpu|controller:U_controller|state.CLRC    ; clk         ; 0.000        ; 1.402      ; 1.921      ;
; 0.300  ; CPU:U_cpu|controller:U_controller|state.CLRC                       ; CPU:U_cpu|reg:U_Status_REG|output[2]                                                                              ; CPU:U_cpu|controller:U_controller|state.CLRC    ; clk         ; 0.000        ; 1.402      ; 1.921      ;
; 0.300  ; CPU:U_cpu|controller:U_controller|state.CLRC                       ; CPU:U_cpu|reg:U_Status_REG|output[0]                                                                              ; CPU:U_cpu|controller:U_controller|state.CLRC    ; clk         ; 0.000        ; 1.402      ; 1.921      ;
; 0.308  ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_RAM       ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                                   ; clk                                             ; clk         ; 0.000        ; -0.021     ; 0.391      ;
; 0.311  ; CPU:U_cpu|reg:U_SPL_REG|output[0]                                  ; CPU:U_cpu|reg:U_SPL_REG|output[1]                                                                                 ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.450      ;
; 0.317  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_ALU_REG|output[2]                                                                                 ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.409      ; 1.945      ;
; 0.317  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_ALU_REG|output[4]                                                                                 ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.409      ; 1.945      ;
; 0.317  ; CPU:U_cpu|controller:U_controller|state.ADCR_D                     ; CPU:U_cpu|reg:U_ALU_REG|output[6]                                                                                 ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk         ; 0.000        ; 1.409      ; 1.945      ;
; 0.318  ; CPU:U_cpu|controller:U_controller|state.ADDR_12                    ; CPU:U_cpu|controller:U_controller|state.s_LDSI_H_addr_to_int_bus                                                  ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.457      ;
; 0.320  ; CPU:U_cpu|controller:U_controller|state.get_ADAA                   ; CPU:U_cpu|controller:U_controller|state.ADDR_5                                                                    ; clk                                             ; clk         ; 0.000        ; 0.035      ; 0.459      ;
; 0.321  ; CPU:U_cpu|reg:U_SPL_REG|output[1]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[1]                                                                             ; clk                                             ; clk         ; 0.000        ; 0.134      ; 0.559      ;
; 0.330  ; CPU:U_cpu|controller:U_controller|state.MULT                       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl                                                             ; clk                                             ; clk         ; 0.000        ; 0.046      ; 0.480      ;
; 0.334  ; CPU:U_cpu|reg:U_ARH_REG|output[2]                                  ; CPU:U_cpu|reg:U_ADDRESS_REG|output[10]                                                                            ; clk                                             ; clk         ; 0.000        ; 0.020      ; 0.458      ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                                                                                                                 ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.237 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.000        ; 2.498      ; 2.386      ;
; -0.226 ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; 0.000        ; 2.499      ; 2.398      ;
; 0.008  ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[1] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; -0.500       ; 2.498      ; 2.131      ;
; 0.012  ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|C_sel[0] ; CPU:U_cpu|controller:U_controller|state.CLRC ; CPU:U_cpu|controller:U_controller|state.CLRC ; -0.500       ; 2.499      ; 2.136      ;
+--------+----------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_s2m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADCR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_1                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_10                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_11                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_12                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_13                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_14                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_15                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_16                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_17                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_18                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_19                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_2                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_20                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_21                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_22                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_3                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_4                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_5                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_6                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_7                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_8                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ADDR_9                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ANDR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BCCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BCSA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BEQA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BMIA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BNEA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BPLA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BVCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.BVSA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CALL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CLRC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.CMPR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.DECA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.DECX                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.INCA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.INCX                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAABX                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAABX_GET_A                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAD                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDAI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDSI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDSI_GET_LOW_BITS                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LDXI                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.LXDI_GET_LOW_BITS                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.MULT                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ORR_D                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.RET                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.ROLC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.RORC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SBCR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SETC                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SLRL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.SRRL                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAA                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAABX                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.STAR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_ALU_TO_A                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_Branch_get_low_addr                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_EXTE_BUS                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_spPlus_TO_RAM                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_CALL_sp_TO_EXTE_BUS                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAA2_READ_FROM_MEMORY                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAABX_READ_FROM_MEMORY                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_LDAI2_READ_FROM_MEMORY                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_RET_GET_PCH                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_RET_GET_PCL                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCH2                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_REt_to_PCL2                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAABX_READ_FROM_MEMORY                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAABX_Store                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_Get_ready_to_Store                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_READ_FROM_MEMORY1                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_STAA_Store                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_branch_ARL_to_PCL                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_get_arl_to_D                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_read_From_memory_to_external_Bus                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_A                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.S_stor_TO_Arl                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.XORR_D                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getADAA_from_memory                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getADAA_to_A                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.getHigher_prod                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.get_ADAA                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_BRANCH                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Branch_address_to_arh                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Branch_get_h_addr                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_CALL_FIRST_SP_DECREMENT                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_H_addr_to_int_bus                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_Init                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; CPU:U_cpu|controller:U_controller|state.s_LDAABX_ADD_X_A                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADDR_13'                                                                           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2|combout         ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_DECODER|output[7]~2|datab           ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|datad         ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[4]       ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|combout       ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[2]       ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[4]|datac             ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[7]       ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[0]|datad             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[2]|datac             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[3]|datad             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[5]|datad             ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[6]|datad             ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]|datac             ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[0]       ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[3]       ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[5]       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[1]|datad             ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[6]       ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[1]       ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|inclk[0] ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|state.ADDR_13|q          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|state.ADDR_13|q          ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|inclk[0] ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2clkctrl|outclk   ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[1]       ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[0]       ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[3]       ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[6]       ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[5]       ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[1]|datad             ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]|datac             ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[0]|datad             ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[2]|datac             ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[3]|datad             ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[6]|datad             ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[5]|datad             ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[7]       ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[2]       ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[4]|datac             ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; CPU:U_cpu|decoder:U_DECODER|output[4]       ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|combout       ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_controller|WideOr93~0|datad         ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Fall       ; U_cpu|U_DECODER|output[7]~2|combout         ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; Rise       ; U_cpu|U_DECODER|output[7]~2|datab           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.CLRC'                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1|combout         ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|WideOr123~1|datab           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[0]     ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[1]     ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[0]|datad              ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[1]|datad              ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|inclk[0] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|state.CLRC|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|state.CLRC|q                ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|inclk[0] ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1clkctrl|outclk   ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[0]|datad              ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|C_sel[1]|datad              ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[0]     ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; CPU:U_cpu|controller:U_controller|C_sel[1]     ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.CLRC ; Rise       ; U_cpu|U_controller|WideOr123~1|datab           ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.CLRC ; Fall       ; U_cpu|U_controller|WideOr123~1|combout         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CPU:U_cpu|controller:U_controller|state.ADCR_D'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr95~5|datac           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5|combout         ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[0]      ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[3]      ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[1]      ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[2]      ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[0]|datac               ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[9]      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[3]|datac               ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[1]|datac               ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[2]|datac               ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[9]|datac               ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[10]|datad              ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[12]|datad              ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[4]|datad               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr100~0|datac          ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[10]     ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[12]     ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[4]      ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~0|combout        ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|combout        ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|datac          ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|inclk[0] ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|outclk   ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|combout        ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|state.ADCR_D|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|state.ADCR_D|q             ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|dataa          ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~1|combout        ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|inclk[0] ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5clkctrl|outclk   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|datac          ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~3|combout        ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr100~0|combout        ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[4]      ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[10]     ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[12]     ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr100~0|datac          ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[4]|datad               ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[12]|datad              ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[10]|datad              ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[1]|datac               ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[9]|datac               ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[2]|datac               ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[3]|datac               ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[1]      ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[9]      ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[2]      ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[3]      ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|wen[0]|datac               ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; CPU:U_cpu|controller:U_controller|wen[0]      ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Rise       ; U_cpu|U_controller|WideOr95~5|combout         ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; CPU:U_cpu|controller:U_controller|state.ADCR_D ; Fall       ; U_cpu|U_controller|WideOr95~5|datac           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 1.680 ; 2.351 ; Rise       ; clk             ;
;  button[0] ; clk        ; 1.462 ; 2.097 ; Rise       ; clk             ;
;  button[1] ; clk        ; 1.680 ; 2.351 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 1.637 ; 2.319 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 1.059 ; 1.659 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 1.533 ; 2.201 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 1.637 ; 2.319 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 1.159 ; 1.766 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 1.333 ; 1.987 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 1.359 ; 2.011 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 1.188 ; 1.808 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 1.178 ; 1.801 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -1.143 ; -1.743 ; Rise       ; clk             ;
;  button[0] ; clk        ; -1.143 ; -1.743 ; Rise       ; clk             ;
;  button[1] ; clk        ; -1.192 ; -1.811 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -0.847 ; -1.439 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -0.847 ; -1.439 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -1.299 ; -1.957 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -0.946 ; -1.550 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -0.941 ; -1.541 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -1.109 ; -1.752 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -1.134 ; -1.777 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -0.970 ; -1.582 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -0.961 ; -1.576 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 3.953 ; 3.996 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 3.774 ; 3.800 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 3.843 ; 3.900 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 3.855 ; 3.903 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 3.953 ; 3.996 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 3.850 ; 3.914 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 3.840 ; 3.864 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 3.912 ; 3.825 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 4.504 ; 4.574 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 4.389 ; 4.449 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 4.247 ; 4.450 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 4.504 ; 4.574 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 4.378 ; 4.434 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 3.898 ; 3.880 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 4.195 ; 4.241 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 4.091 ; 4.013 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 4.200 ; 4.223 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 4.149 ; 4.223 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 4.076 ; 4.168 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 4.012 ; 4.073 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 4.029 ; 4.078 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 3.961 ; 4.020 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 3.991 ; 4.059 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 4.200 ; 4.111 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 4.261 ; 4.239 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 4.146 ; 4.239 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 4.110 ; 4.220 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 3.966 ; 4.000 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 4.074 ; 4.122 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 4.020 ; 4.074 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 4.014 ; 4.082 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 4.261 ; 4.149 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 3.465 ; 3.515 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 3.477 ; 3.520 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 3.465 ; 3.525 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 3.555 ; 3.615 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 3.646 ; 3.716 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 3.556 ; 3.620 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 3.499 ; 3.560 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 3.585 ; 3.515 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 3.378 ; 3.425 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 3.407 ; 3.450 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 3.405 ; 3.454 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 3.512 ; 3.600 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 3.400 ; 3.440 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 3.378 ; 3.425 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 3.475 ; 3.530 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 3.580 ; 3.522 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 3.649 ; 3.710 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 3.780 ; 3.868 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 3.747 ; 3.832 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 3.696 ; 3.769 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 3.700 ; 3.779 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 3.649 ; 3.710 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 3.706 ; 3.763 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 3.887 ; 3.817 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 3.697 ; 3.705 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 3.774 ; 3.864 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 3.783 ; 3.874 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 3.697 ; 3.705 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 3.747 ; 3.823 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 3.706 ; 3.817 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 3.698 ; 3.816 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 3.947 ; 3.848 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                 ; -16.590   ; -3.629  ; N/A      ; N/A     ; -3.000              ;
;  CPU:U_cpu|controller:U_controller|state.ADCR_D  ; -0.002    ; -3.629  ; N/A      ; N/A     ; 0.424               ;
;  CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -3.102    ; -1.492  ; N/A      ; N/A     ; 0.400               ;
;  CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.061     ; -0.659  ; N/A      ; N/A     ; 0.404               ;
;  clk                                             ; -16.590   ; -0.816  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                  ; -1620.727 ; -29.082 ; 0.0      ; 0.0     ; -313.722            ;
;  CPU:U_cpu|controller:U_controller|state.ADCR_D  ; -0.002    ; -13.360 ; N/A      ; N/A     ; 0.000               ;
;  CPU:U_cpu|controller:U_controller|state.ADDR_13 ; -23.783   ; -9.823  ; N/A      ; N/A     ; 0.000               ;
;  CPU:U_cpu|controller:U_controller|state.CLRC    ; 0.000     ; -1.303  ; N/A      ; N/A     ; 0.000               ;
;  clk                                             ; -1596.944 ; -4.596  ; N/A      ; N/A     ; -313.722            ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk        ; 3.009 ; 3.431 ; Rise       ; clk             ;
;  button[0] ; clk        ; 2.601 ; 3.075 ; Rise       ; clk             ;
;  button[1] ; clk        ; 3.009 ; 3.431 ; Rise       ; clk             ;
; switch[*]  ; clk        ; 2.919 ; 3.396 ; Rise       ; clk             ;
;  switch[0] ; clk        ; 1.896 ; 2.349 ; Rise       ; clk             ;
;  switch[1] ; clk        ; 2.704 ; 3.159 ; Rise       ; clk             ;
;  switch[2] ; clk        ; 2.919 ; 3.396 ; Rise       ; clk             ;
;  switch[3] ; clk        ; 2.070 ; 2.491 ; Rise       ; clk             ;
;  switch[4] ; clk        ; 2.420 ; 2.891 ; Rise       ; clk             ;
;  switch[5] ; clk        ; 2.449 ; 2.896 ; Rise       ; clk             ;
;  switch[6] ; clk        ; 2.123 ; 2.604 ; Rise       ; clk             ;
;  switch[7] ; clk        ; 2.099 ; 2.580 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk        ; -1.143 ; -1.743 ; Rise       ; clk             ;
;  button[0] ; clk        ; -1.143 ; -1.743 ; Rise       ; clk             ;
;  button[1] ; clk        ; -1.192 ; -1.811 ; Rise       ; clk             ;
; switch[*]  ; clk        ; -0.847 ; -1.439 ; Rise       ; clk             ;
;  switch[0] ; clk        ; -0.847 ; -1.439 ; Rise       ; clk             ;
;  switch[1] ; clk        ; -1.299 ; -1.957 ; Rise       ; clk             ;
;  switch[2] ; clk        ; -0.946 ; -1.550 ; Rise       ; clk             ;
;  switch[3] ; clk        ; -0.941 ; -1.541 ; Rise       ; clk             ;
;  switch[4] ; clk        ; -1.109 ; -1.752 ; Rise       ; clk             ;
;  switch[5] ; clk        ; -1.134 ; -1.777 ; Rise       ; clk             ;
;  switch[6] ; clk        ; -0.970 ; -1.582 ; Rise       ; clk             ;
;  switch[7] ; clk        ; -0.961 ; -1.576 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 6.731 ; 6.641 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 6.404 ; 6.333 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 6.514 ; 6.472 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 6.527 ; 6.469 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 6.731 ; 6.641 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 6.536 ; 6.495 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 6.500 ; 6.426 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 6.485 ; 6.492 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 7.533 ; 7.505 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 7.309 ; 7.291 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 7.242 ; 7.271 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 7.533 ; 7.505 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 7.293 ; 7.275 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 6.575 ; 6.489 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 7.108 ; 7.037 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 6.786 ; 6.781 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 7.066 ; 6.987 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 7.066 ; 6.987 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 6.955 ; 6.935 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 6.822 ; 6.766 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 6.835 ; 6.757 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 6.746 ; 6.693 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 6.752 ; 6.756 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 6.983 ; 6.956 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 7.044 ; 7.093 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 7.044 ; 7.009 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 6.984 ; 7.007 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 6.738 ; 6.654 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 6.873 ; 6.826 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 6.794 ; 6.751 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 6.819 ; 6.752 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 7.032 ; 7.093 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk        ; 3.465 ; 3.515 ; Rise       ; clk             ;
;  led0[0]  ; clk        ; 3.477 ; 3.520 ; Rise       ; clk             ;
;  led0[1]  ; clk        ; 3.465 ; 3.525 ; Rise       ; clk             ;
;  led0[2]  ; clk        ; 3.555 ; 3.615 ; Rise       ; clk             ;
;  led0[3]  ; clk        ; 3.646 ; 3.716 ; Rise       ; clk             ;
;  led0[4]  ; clk        ; 3.556 ; 3.620 ; Rise       ; clk             ;
;  led0[5]  ; clk        ; 3.499 ; 3.560 ; Rise       ; clk             ;
;  led0[6]  ; clk        ; 3.585 ; 3.515 ; Rise       ; clk             ;
; led1[*]   ; clk        ; 3.378 ; 3.425 ; Rise       ; clk             ;
;  led1[0]  ; clk        ; 3.407 ; 3.450 ; Rise       ; clk             ;
;  led1[1]  ; clk        ; 3.405 ; 3.454 ; Rise       ; clk             ;
;  led1[2]  ; clk        ; 3.512 ; 3.600 ; Rise       ; clk             ;
;  led1[3]  ; clk        ; 3.400 ; 3.440 ; Rise       ; clk             ;
;  led1[4]  ; clk        ; 3.378 ; 3.425 ; Rise       ; clk             ;
;  led1[5]  ; clk        ; 3.475 ; 3.530 ; Rise       ; clk             ;
;  led1[6]  ; clk        ; 3.580 ; 3.522 ; Rise       ; clk             ;
; led2[*]   ; clk        ; 3.649 ; 3.710 ; Rise       ; clk             ;
;  led2[0]  ; clk        ; 3.780 ; 3.868 ; Rise       ; clk             ;
;  led2[1]  ; clk        ; 3.747 ; 3.832 ; Rise       ; clk             ;
;  led2[2]  ; clk        ; 3.696 ; 3.769 ; Rise       ; clk             ;
;  led2[3]  ; clk        ; 3.700 ; 3.779 ; Rise       ; clk             ;
;  led2[4]  ; clk        ; 3.649 ; 3.710 ; Rise       ; clk             ;
;  led2[5]  ; clk        ; 3.706 ; 3.763 ; Rise       ; clk             ;
;  led2[6]  ; clk        ; 3.887 ; 3.817 ; Rise       ; clk             ;
; led3[*]   ; clk        ; 3.697 ; 3.705 ; Rise       ; clk             ;
;  led3[0]  ; clk        ; 3.774 ; 3.864 ; Rise       ; clk             ;
;  led3[1]  ; clk        ; 3.783 ; 3.874 ; Rise       ; clk             ;
;  led3[2]  ; clk        ; 3.697 ; 3.705 ; Rise       ; clk             ;
;  led3[3]  ; clk        ; 3.747 ; 3.823 ; Rise       ; clk             ;
;  led3[4]  ; clk        ; 3.706 ; 3.817 ; Rise       ; clk             ;
;  led3[5]  ; clk        ; 3.698 ; 3.816 ; Rise       ; clk             ;
;  led3[6]  ; clk        ; 3.947 ; 3.848 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; led0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk                                             ; clk                                             ; 666302   ; 0        ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk                                             ; 13       ; 3938445  ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk                                             ; 82       ; 50       ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; clk                                             ; 5        ; 5303     ; 0        ; 0        ;
; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0        ; 0        ; 36       ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0        ; 0        ; 2        ; 2        ;
; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 330      ; 0        ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 16       ; 16       ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0        ; 0        ; 2        ; 2        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk                                             ; clk                                             ; 666302   ; 0        ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; clk                                             ; 13       ; 3938445  ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; clk                                             ; 82       ; 50       ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; clk                                             ; 5        ; 5303     ; 0        ; 0        ;
; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0        ; 0        ; 36       ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; CPU:U_cpu|controller:U_controller|state.ADCR_D  ; 0        ; 0        ; 2        ; 2        ;
; clk                                             ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 330      ; 0        ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; CPU:U_cpu|controller:U_controller|state.ADDR_13 ; 16       ; 16       ; 0        ; 0        ;
; CPU:U_cpu|controller:U_controller|state.CLRC    ; CPU:U_cpu|controller:U_controller|state.CLRC    ; 0        ; 0        ; 2        ; 2        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 326   ; 326  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Apr 11 09:01:36 2016
Info: Command: quartus_sta small8 -c small8
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "U_cpu|U_DECODER|output[0]|combout" is a latch
    Warning: Node "U_cpu|U_DECODER|output[1]|combout" is a latch
    Warning: Node "U_cpu|U_DECODER|output[2]|combout" is a latch
    Warning: Node "U_cpu|U_DECODER|output[3]|combout" is a latch
    Warning: Node "U_cpu|U_DECODER|output[4]|combout" is a latch
    Warning: Node "U_cpu|U_DECODER|output[5]|combout" is a latch
    Warning: Node "U_cpu|U_DECODER|output[6]|combout" is a latch
    Warning: Node "U_cpu|U_DECODER|output[7]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[2]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[1]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[0]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[9]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[10]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[12]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[4]|combout" is a latch
    Warning: Node "U_cpu|U_controller|wen[3]|combout" is a latch
    Warning: Node "U_cpu|U_controller|C_sel[0]|combout" is a latch
    Warning: Node "U_cpu|U_controller|C_sel[1]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'small8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name CPU:U_cpu|controller:U_controller|state.ADDR_13 CPU:U_cpu|controller:U_controller|state.ADDR_13
    Info: create_clock -period 1.000 -name CPU:U_cpu|controller:U_controller|state.ADCR_D CPU:U_cpu|controller:U_controller|state.ADCR_D
    Info: create_clock -period 1.000 -name CPU:U_cpu|controller:U_controller|state.CLRC CPU:U_cpu|controller:U_controller|state.CLRC
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -16.590
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -16.590     -1596.944 clk 
    Info:    -3.102       -23.783 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:     0.063         0.000 CPU:U_cpu|controller:U_controller|state.ADCR_D 
    Info:     0.125         0.000 CPU:U_cpu|controller:U_controller|state.CLRC 
Info: Worst-case hold slack is -3.629
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.629       -13.360 CPU:U_cpu|controller:U_controller|state.ADCR_D 
    Info:    -1.492        -9.823 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:    -0.816        -4.596 clk 
    Info:    -0.659        -1.303 CPU:U_cpu|controller:U_controller|state.CLRC 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -303.522 clk 
    Info:     0.404         0.000 CPU:U_cpu|controller:U_controller|state.CLRC 
    Info:     0.414         0.000 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:     0.425         0.000 CPU:U_cpu|controller:U_controller|state.ADCR_D 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -14.691
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -14.691     -1408.970 clk 
    Info:    -2.722       -20.966 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:    -0.002        -0.002 CPU:U_cpu|controller:U_controller|state.ADCR_D 
    Info:     0.061         0.000 CPU:U_cpu|controller:U_controller|state.CLRC 
Info: Worst-case hold slack is -3.232
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.232       -10.883 CPU:U_cpu|controller:U_controller|state.ADCR_D 
    Info:    -1.301        -8.414 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:    -0.757        -4.344 clk 
    Info:    -0.600        -1.190 CPU:U_cpu|controller:U_controller|state.CLRC 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -303.522 clk 
    Info:     0.435         0.000 CPU:U_cpu|controller:U_controller|state.ADCR_D 
    Info:     0.440         0.000 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:     0.442         0.000 CPU:U_cpu|controller:U_controller|state.CLRC 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.CLRC}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADDR_13}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {CPU:U_cpu|controller:U_controller|state.ADCR_D}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.179
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.179      -844.264 clk 
    Info:    -1.366       -10.096 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:     0.284         0.000 CPU:U_cpu|controller:U_controller|state.ADCR_D 
    Info:     0.329         0.000 CPU:U_cpu|controller:U_controller|state.CLRC 
Info: Worst-case hold slack is -2.159
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.159        -6.693 CPU:U_cpu|controller:U_controller|state.ADCR_D 
    Info:    -0.926        -6.313 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:    -0.539        -3.796 clk 
    Info:    -0.237        -0.463 CPU:U_cpu|controller:U_controller|state.CLRC 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -313.722 clk 
    Info:     0.400         0.000 CPU:U_cpu|controller:U_controller|state.ADDR_13 
    Info:     0.412         0.000 CPU:U_cpu|controller:U_controller|state.CLRC 
    Info:     0.424         0.000 CPU:U_cpu|controller:U_controller|state.ADCR_D 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 229 megabytes
    Info: Processing ended: Mon Apr 11 09:01:41 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


