&emsp;&emsp;CPU内部既包含时序逻辑部件 (如PC、RF、DRAM)，也包含组合逻辑部件 (如IROM、控制单元、ALU等)。

&emsp;&emsp;对于时序逻辑电路，输入信号需要在时钟信号的有效边沿处满足相应的建立时间和保持时间的要求，而输出信号则相比时钟有效边沿存在一定的输出延迟。

&emsp;&emsp;对于组合逻辑电路，当输入端信号发生改变，经过一定的逻辑门电路的延时，输出端就会发生相应的变化，并且一直维持直到输入端再次发生变化。

&emsp;&emsp;因此，CPU在执行指令时，会存在寄存器输出延迟、IROM读延迟、控制单元输出延迟、ALU运算延迟、寄存器写延迟等，这些延迟统称为指令的执行延迟。对于ADD指令，其执行延迟及时序如图6-1所示。

<center><img src = "../assets/6-1.png" width = 500></center>
<center>图6-1 add指令执行延迟分析</center>
