Fitter report for freeway
Sat Jun 22 13:43:59 2019
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sat Jun 22 13:43:59 2019        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; freeway                                      ;
; Top-level Entity Name ; freeway                                      ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K20RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 803 / 1,152 ( 70 % )                         ;
; Total pins            ; 10 / 189 ( 5 % )                             ;
; Total memory bits     ; 0 / 12,288 ( 0 % )                           ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K20RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                               ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clock    ; 91    ; --  ; --   ; 131     ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; Cima     ; 210   ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; Baixo    ; 90    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; Esquerda ; 92    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; Direita  ; 211   ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                      ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Rout ; 137   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Gout ; 204   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; H    ; 31    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; V    ; 173   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Bout ; 187   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_INT    ;              ;
; 6     ; GND*       ;              ;
; 7     ; GND*       ;              ;
; 8     ; GND*       ;              ;
; 9     ; GND*       ;              ;
; 10    ; GND_INT    ;              ;
; 11    ; GND*       ;              ;
; 12    ; GND*       ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND*       ;              ;
; 16    ; VCC_INT    ;              ;
; 17    ; GND*       ;              ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND*       ;              ;
; 21    ; GND*       ;              ;
; 22    ; GND_INT    ;              ;
; 23    ; GND*       ;              ;
; 24    ; GND*       ;              ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; VCC_INT    ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; H          ; TTL          ;
; 32    ; GND_INT    ;              ;
; 33    ; GND*       ;              ;
; 34    ; GND*       ;              ;
; 35    ; GND*       ;              ;
; 36    ; GND*       ;              ;
; 37    ; VCC_INT    ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND*       ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND_INT    ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; VCC_INT    ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND*       ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND_INT    ;              ;
; 53    ; GND*       ;              ;
; 54    ; GND*       ;              ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; VCC_INT    ;              ;
; 58    ; #TMS       ;              ;
; 59    ; #TRST      ;              ;
; 60    ; ^nSTATUS   ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND*       ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND_INT    ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND*       ;              ;
; 77    ; VCC_INT    ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND*       ;              ;
; 85    ; GND_INT    ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; VCC_INT    ;              ;
; 90    ; Baixo      ; TTL          ;
; 91    ; clock      ; TTL          ;
; 92    ; Esquerda   ; TTL          ;
; 93    ; GND_INT    ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; VCC_INT    ;              ;
; 97    ; GND*       ;              ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND_INT    ;              ;
; 105   ; GND*       ;              ;
; 106   ; GND*       ;              ;
; 107   ; GND*       ;              ;
; 108   ; GND*       ;              ;
; 109   ; GND*       ;              ;
; 110   ; GND*       ;              ;
; 111   ; GND*       ;              ;
; 112   ; VCC_INT    ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; ^nCONFIG   ;              ;
; 122   ; VCC_INT    ;              ;
; 123   ; ^MSEL1     ;              ;
; 124   ; ^MSEL0     ;              ;
; 125   ; GND_INT    ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND*       ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND_INT    ;              ;
; 136   ; GND*       ;              ;
; 137   ; Rout       ; TTL          ;
; 138   ; GND*       ;              ;
; 139   ; GND*       ;              ;
; 140   ; VCC_INT    ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND_INT    ;              ;
; 146   ; GND*       ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; VCC_INT    ;              ;
; 151   ; GND*       ;              ;
; 152   ; GND*       ;              ;
; 153   ; GND*       ;              ;
; 154   ; GND*       ;              ;
; 155   ; GND_INT    ;              ;
; 156   ; GND*       ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; VCC_INT    ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; GND_INT    ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; VCC_INT    ;              ;
; 171   ; GND*       ;              ;
; 172   ; GND*       ;              ;
; 173   ; V          ; TTL          ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND_INT    ;              ;
; 177   ; #TDI       ;              ;
; 178   ; ^nCE       ;              ;
; 179   ; ^DCLK      ;              ;
; 180   ; ^DATA0     ;              ;
; 181   ; GND*       ;              ;
; 182   ; GND*       ;              ;
; 183   ; GND*       ;              ;
; 184   ; GND*       ;              ;
; 185   ; GND*       ;              ;
; 186   ; GND*       ;              ;
; 187   ; Bout       ; TTL          ;
; 188   ; GND*       ;              ;
; 189   ; VCC_INT    ;              ;
; 190   ; GND*       ;              ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; GND*       ;              ;
; 194   ; GND*       ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND_INT    ;              ;
; 198   ; GND*       ;              ;
; 199   ; GND*       ;              ;
; 200   ; GND*       ;              ;
; 201   ; GND*       ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; Gout       ; TTL          ;
; 205   ; VCC_INT    ;              ;
; 206   ; GND*       ;              ;
; 207   ; GND*       ;              ;
; 208   ; GND*       ;              ;
; 209   ; GND*       ;              ;
; 210   ; Cima       ; TTL          ;
; 211   ; Direita    ; TTL          ;
; 212   ; GND+       ;              ;
; 213   ; GND*       ;              ;
; 214   ; GND*       ;              ;
; 215   ; GND*       ;              ;
; 216   ; GND_INT    ;              ;
; 217   ; GND*       ;              ;
; 218   ; GND*       ;              ;
; 219   ; GND*       ;              ;
; 220   ; GND*       ;              ;
; 221   ; GND*       ;              ;
; 222   ; GND*       ;              ;
; 223   ; GND*       ;              ;
; 224   ; VCC_INT    ;              ;
; 225   ; GND*       ;              ;
; 226   ; GND*       ;              ;
; 227   ; GND*       ;              ;
; 228   ; GND*       ;              ;
; 229   ; GND*       ;              ;
; 230   ; GND*       ;              ;
; 231   ; GND*       ;              ;
; 232   ; GND_INT    ;              ;
; 233   ; GND*       ;              ;
; 234   ; GND*       ;              ;
; 235   ; GND*       ;              ;
; 236   ; GND*       ;              ;
; 237   ; GND*       ;              ;
; 238   ; GND*       ;              ;
; 239   ; GND*       ;              ;
; 240   ; GND*       ;              ;
+-------+------------+--------------+


+-----------------------------------------------------------------------------------------+
; Control Signals                                                                         ;
+---------------------------------------+---------+---------+--------------+--------------+
; Name                                  ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+---------------------------------------+---------+---------+--------------+--------------+
; clock                                 ; 91      ; 131     ; Clock        ; Pin          ;
; divfreq:inst4|temporal                ; LC1_B13 ; 97      ; Clock        ; Internal     ;
; VGAdrive:inst|row[0]                  ; LC4_A5  ; 5       ; Sync. load   ; Non-global   ;
; divfreq:inst4|temporal2               ; LC4_C14 ; 12      ; Clock        ; Non-global   ;
; debounce:inst9|clock_div:u1|slow_clk  ; LC2_C13 ; 2       ; Clock        ; Non-global   ;
; debounce:inst11|clock_div:u1|slow_clk ; LC2_C9  ; 2       ; Clock        ; Non-global   ;
; debounce:inst12|clock_div:u1|slow_clk ; LC5_E13 ; 2       ; Clock        ; Non-global   ;
; debounce:inst20|clock_div:u1|slow_clk ; LC4_E9  ; 2       ; Clock        ; Non-global   ;
; divfreq:inst4|Equal0~5                ; LC7_B13 ; 1       ; Clock enable ; Non-global   ;
; divfreq:inst4|Equal1~4                ; LC5_C14 ; 8       ; Clock enable ; Non-global   ;
+---------------------------------------+---------+---------+--------------+--------------+


+-----------------------------------------------------+
; Global & Other Fast Signals                         ;
+------------------------+---------+---------+--------+
; Name                   ; Pin #   ; Fan-Out ; Global ;
+------------------------+---------+---------+--------+
; clock                  ; 91      ; 131     ; yes    ;
; divfreq:inst4|temporal ; LC1_B13 ; 97      ; yes    ;
; Cima                   ; 210     ; 1       ; no     ;
; Baixo                  ; 90      ; 1       ; no     ;
; Esquerda               ; 92      ; 1       ; no     ;
; Direita                ; 211     ; 1       ; no     ;
+------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 2              ; 0                      ;
; 3 - 5              ; 0                      ;
; 6 - 8              ; 0                      ;
; 9 - 11             ; 2                      ;
; 12 - 14            ; 0                      ;
; 15 - 17            ; 5                      ;
; 18 - 20            ; 1                      ;
; 21 - 23            ; 0                      ;
; 24 - 26            ; 0                      ;
; 27 - 29            ; 0                      ;
; 30 - 32            ; 6                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 3      ; 5     ;
; 2      ; 34    ;
+--------+-------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; controle:inst24|state.S0~2                                                             ; 96      ;
; inst19~0                                                                               ; 65      ;
; controle:inst24|state.S2~2                                                             ; 65      ;
; inst3~1                                                                                ; 34      ;
; inst8~0                                                                                ; 33      ;
; galinha:inst5|Equal1~33                                                                ; 32      ;
; controle:inst24|state.S1~2                                                             ; 32      ;
; galinha:inst5|Equal0~33                                                                ; 32      ;
; galinha:inst5|Equal3~34                                                                ; 32      ;
; galinha:inst5|Equal2~32                                                                ; 32      ;
; VGAdrive:inst|LessThan0~7                                                              ; 30      ;
; VGAdrive:inst|column[8]~4                                                              ; 19      ;
; VGAdrive:inst|column[9]~3                                                              ; 19      ;
; debounce:inst20|clock_div:u1|LessThan0~9                                               ; 16      ;
; debounce:inst9|clock_div:u1|LessThan0~9                                                ; 16      ;
; debounce:inst11|clock_div:u1|LessThan0~9                                               ; 16      ;
; debounce:inst12|clock_div:u1|LessThan0~9                                               ; 16      ;
; VGAdrive:inst|vertical~41                                                              ; 15      ;
; divfreq:inst4|Equal0~10                                                                ; 12      ;
; divfreq:inst4|temporal2~1                                                              ; 12      ;
; divfreq:inst4|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 12      ;
; VGAdrive:inst|row[9]~4                                                                 ; 11      ;
; VGAdrive:inst|row[4]~11                                                                ; 10      ;
; VGAdrive:inst|column[6]~11                                                             ; 10      ;
; VGAdrive:inst|LessThan0~6                                                              ; 10      ;
; VGAdrive:inst|column[4]~8                                                              ; 10      ;
; VGAdrive:inst|column[7]~10                                                             ; 10      ;
; VGAdrive:inst|column[5]~12                                                             ; 10      ;
; VGAdrive:inst|column[3]~9                                                              ; 10      ;
; VGAdrive:inst|row[3]~9                                                                 ; 10      ;
; VGAdrive:inst|row[2]~10                                                                ; 9       ;
; VGAdrive:inst|row[8]~3                                                                 ; 8       ;
; VGAdrive:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 8       ;
; VGAdrive:inst|column[2]~6                                                              ; 8       ;
; divfreq:inst4|Equal1~15                                                                ; 8       ;
; VGAdrive:inst|row[6]~7                                                                 ; 8       ;
; VGAdrive:inst|row[5]~8                                                                 ; 8       ;
; VGAdrive:inst|row[7]~6                                                                 ; 8       ;
; VGAdrive:inst|row[1]~12                                                                ; 7       ;
; galinha:inst5|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 6       ;
; VGAdrive:inst|column[1]~5                                                              ; 6       ;
; VGAdrive:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 6       ;
; galinha:inst5|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 6       ;
; galinha:inst5|row_count[9]~251                                                         ; 5       ;
; galinha:inst5|row_count[4]~252                                                         ; 5       ;
; galinha:inst5|row_count[7]~256                                                         ; 5       ;
; carro1:inst7|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT  ; 5       ;
; galinha:inst5|column_count[2]~253                                                      ; 5       ;
; galinha:inst5|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 5       ;
; VGAdrive:inst|LessThan1~1                                                              ; 5       ;
+----------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                ;
+------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal      ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+------------------------+---------+-------+-----------------+---------------------------+----------+
; divfreq:inst4|temporal ; LC1_B13 ; Clock ; no              ; yes                       ; +ve      ;
+------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 20             ;
; 1                        ; 10             ;
; 2                        ; 2              ;
; 3                        ; 8              ;
; 4                        ; 4              ;
; 5                        ; 9              ;
; 6                        ; 5              ;
; 7                        ; 14             ;
; 8                        ; 72             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 63             ;
; 1                           ; 7              ;
; 2                           ; 19             ;
; 3                           ; 11             ;
; 4                           ; 21             ;
; 5                           ; 13             ;
; 6                           ; 1              ;
; 7                           ; 7              ;
; 8                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 33             ;
; 2 - 3                      ; 6              ;
; 4 - 5                      ; 12             ;
; 6 - 7                      ; 4              ;
; 8 - 9                      ; 43             ;
; 10 - 11                    ; 12             ;
; 12 - 13                    ; 17             ;
; 14 - 15                    ; 11             ;
; 16 - 17                    ; 4              ;
; 18 - 19                    ; 2              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  67 / 96 ( 70 % )   ;  27 / 48 ( 56 % )           ;  37 / 48 ( 77 % )            ;
;  B    ;  70 / 96 ( 73 % )   ;  40 / 48 ( 83 % )           ;  31 / 48 ( 65 % )            ;
;  C    ;  15 / 96 ( 16 % )   ;  19 / 48 ( 40 % )           ;  44 / 48 ( 92 % )            ;
;  D    ;  60 / 96 ( 63 % )   ;  41 / 48 ( 85 % )           ;  28 / 48 ( 58 % )            ;
;  E    ;  61 / 96 ( 64 % )   ;  25 / 48 ( 52 % )           ;  36 / 48 ( 75 % )            ;
;  F    ;  88 / 96 ( 92 % )   ;  43 / 48 ( 90 % )           ;  40 / 48 ( 83 % )            ;
; Total ;  361 / 576 ( 63 % ) ;  195 / 288 ( 68 % )         ;  216 / 288 ( 75 % )          ;
+-------+---------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  6 / 24 ( 25 % )    ;
; 2     ;  6 / 24 ( 25 % )    ;
; 3     ;  9 / 24 ( 38 % )    ;
; 4     ;  5 / 24 ( 21 % )    ;
; 5     ;  4 / 24 ( 17 % )    ;
; 6     ;  4 / 24 ( 17 % )    ;
; 7     ;  7 / 24 ( 29 % )    ;
; 8     ;  5 / 24 ( 21 % )    ;
; 9     ;  6 / 24 ( 25 % )    ;
; 10    ;  9 / 24 ( 38 % )    ;
; 11    ;  7 / 24 ( 29 % )    ;
; 12    ;  8 / 24 ( 33 % )    ;
; 13    ;  11 / 24 ( 46 % )   ;
; 14    ;  7 / 24 ( 29 % )    ;
; 15    ;  6 / 24 ( 25 % )    ;
; 16    ;  2 / 24 ( 8 % )     ;
; 17    ;  5 / 24 ( 21 % )    ;
; 18    ;  9 / 24 ( 38 % )    ;
; 19    ;  5 / 24 ( 21 % )    ;
; 20    ;  4 / 24 ( 17 % )    ;
; 21    ;  1 / 24 ( 4 % )     ;
; 22    ;  7 / 24 ( 29 % )    ;
; 23    ;  9 / 24 ( 38 % )    ;
; 24    ;  12 / 24 ( 50 % )   ;
; Total ;  154 / 576 ( 27 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------------+
; Fitter Resource Usage Summary                                ;
+-----------------------------------+--------------------------+
; Resource                          ; Usage                    ;
+-----------------------------------+--------------------------+
; Total logic elements              ; 803 / 1,152 ( 70 % )     ;
; Registers                         ; 246 / 1,152 ( 21 % )     ;
; Logic elements in carry chains    ; 310                      ;
; User inserted logic elements      ; 0                        ;
; I/O pins                          ; 10 / 189 ( 5 % )         ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )          ;
;     -- Dedicated input pins       ; 3 / 4 ( 75 % )           ;
; Global signals                    ; 2                        ;
; EABs                              ; 0 / 6 ( 0 % )            ;
; Total memory bits                 ; 0 / 12,288 ( 0 % )       ;
; Total RAM block bits              ; 0 / 12,288 ( 0 % )       ;
; Maximum fan-out node              ; clock                    ;
; Maximum fan-out                   ; 131                      ;
; Highest non-global fan-out signal ; controle:inst24|state.S0 ;
; Highest non-global fan-out        ; 96                       ;
; Total fan-out                     ; 2707                     ;
; Average fan-out                   ; 3.33                     ;
+-----------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                               ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                            ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------+--------------+
; |freeway                                     ; 803 (4)     ; 246          ; 0           ; 10   ; 557 (2)      ; 32 (1)            ; 214 (1)          ; 310 (0)         ; 0 (0)      ; |freeway                                                                                       ; work         ;
;    |VGAdrive:inst|                           ; 66 (48)     ; 22           ; 0           ; 0    ; 44 (26)      ; 0 (0)             ; 22 (22)          ; 20 (2)          ; 0 (0)      ; |freeway|VGAdrive:inst                                                                         ; work         ;
;       |lpm_add_sub:Add0|                     ; 9 (0)       ; 0            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |freeway|VGAdrive:inst|lpm_add_sub:Add0                                                        ; work         ;
;          |addcore:adder|                     ; 9 (1)       ; 0            ; 0           ; 0    ; 9 (1)        ; 0 (0)             ; 0 (0)            ; 9 (1)           ; 0 (0)      ; |freeway|VGAdrive:inst|lpm_add_sub:Add0|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |freeway|VGAdrive:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;       |lpm_add_sub:Add1|                     ; 9 (0)       ; 0            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |freeway|VGAdrive:inst|lpm_add_sub:Add1                                                        ; work         ;
;          |addcore:adder|                     ; 9 (1)       ; 0            ; 0           ; 0    ; 9 (1)        ; 0 (0)             ; 0 (0)            ; 9 (1)           ; 0 (0)      ; |freeway|VGAdrive:inst|lpm_add_sub:Add1|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |freeway|VGAdrive:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;    |carro1:inst7|                            ; 144 (83)    ; 32           ; 0           ; 0    ; 112 (51)     ; 0 (0)             ; 32 (32)          ; 63 (2)          ; 0 (0)      ; |freeway|carro1:inst7                                                                          ; work         ;
;       |lpm_add_sub:Add1|                     ; 30 (0)      ; 0            ; 0           ; 0    ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |freeway|carro1:inst7|lpm_add_sub:Add1                                                         ; work         ;
;          |addcore:adder|                     ; 30 (1)      ; 0            ; 0           ; 0    ; 30 (1)       ; 0 (0)             ; 0 (0)            ; 30 (1)          ; 0 (0)      ; |freeway|carro1:inst7|lpm_add_sub:Add1|addcore:adder                                           ; work         ;
;             |a_csnbuffer:result_node|        ; 29 (29)     ; 0            ; 0           ; 0    ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 29 (29)         ; 0 (0)      ; |freeway|carro1:inst7|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                   ; work         ;
;       |lpm_add_sub:Add2|                     ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |freeway|carro1:inst7|lpm_add_sub:Add2                                                         ; work         ;
;          |addcore:adder|                     ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |freeway|carro1:inst7|lpm_add_sub:Add2|addcore:adder                                           ; work         ;
;             |a_csnbuffer:result_node|        ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |freeway|carro1:inst7|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                   ; work         ;
;    |controle:inst24|                         ; 5 (5)       ; 3            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |freeway|controle:inst24                                                                       ; work         ;
;    |debounce:inst11|                         ; 30 (0)      ; 19           ; 0           ; 0    ; 11 (0)       ; 2 (0)             ; 17 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst11                                                                       ; work         ;
;       |clock_div:u1|                         ; 28 (12)     ; 17           ; 0           ; 0    ; 11 (11)      ; 0 (0)             ; 17 (1)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst11|clock_div:u1                                                          ; work         ;
;          |lpm_counter:counter_rtl_3|         ; 16 (0)      ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst11|clock_div:u1|lpm_counter:counter_rtl_3                                ; work         ;
;             |alt_counter_f10ke:wysi_counter| ; 16 (16)     ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; 0 (0)      ; |freeway|debounce:inst11|clock_div:u1|lpm_counter:counter_rtl_3|alt_counter_f10ke:wysi_counter ; work         ;
;       |my_dff:d1|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst11|my_dff:d1                                                             ; work         ;
;       |my_dff:d2|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst11|my_dff:d2                                                             ; work         ;
;    |debounce:inst12|                         ; 30 (0)      ; 19           ; 0           ; 0    ; 11 (0)       ; 2 (0)             ; 17 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst12                                                                       ; work         ;
;       |clock_div:u1|                         ; 28 (12)     ; 17           ; 0           ; 0    ; 11 (11)      ; 0 (0)             ; 17 (1)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst12|clock_div:u1                                                          ; work         ;
;          |lpm_counter:counter_rtl_2|         ; 16 (0)      ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst12|clock_div:u1|lpm_counter:counter_rtl_2                                ; work         ;
;             |alt_counter_f10ke:wysi_counter| ; 16 (16)     ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; 0 (0)      ; |freeway|debounce:inst12|clock_div:u1|lpm_counter:counter_rtl_2|alt_counter_f10ke:wysi_counter ; work         ;
;       |my_dff:d1|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst12|my_dff:d1                                                             ; work         ;
;       |my_dff:d2|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst12|my_dff:d2                                                             ; work         ;
;    |debounce:inst20|                         ; 30 (0)      ; 19           ; 0           ; 0    ; 11 (0)       ; 2 (0)             ; 17 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst20                                                                       ; work         ;
;       |clock_div:u1|                         ; 28 (12)     ; 17           ; 0           ; 0    ; 11 (11)      ; 0 (0)             ; 17 (1)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst20|clock_div:u1                                                          ; work         ;
;          |lpm_counter:counter_rtl_0|         ; 16 (0)      ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst20|clock_div:u1|lpm_counter:counter_rtl_0                                ; work         ;
;             |alt_counter_f10ke:wysi_counter| ; 16 (16)     ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; 0 (0)      ; |freeway|debounce:inst20|clock_div:u1|lpm_counter:counter_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;       |my_dff:d1|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst20|my_dff:d1                                                             ; work         ;
;       |my_dff:d2|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst20|my_dff:d2                                                             ; work         ;
;    |debounce:inst9|                          ; 30 (0)      ; 19           ; 0           ; 0    ; 11 (0)       ; 2 (0)             ; 17 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst9                                                                        ; work         ;
;       |clock_div:u1|                         ; 28 (12)     ; 17           ; 0           ; 0    ; 11 (11)      ; 0 (0)             ; 17 (1)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst9|clock_div:u1                                                           ; work         ;
;          |lpm_counter:counter_rtl_1|         ; 16 (0)      ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; 0 (0)      ; |freeway|debounce:inst9|clock_div:u1|lpm_counter:counter_rtl_1                                 ; work         ;
;             |alt_counter_f10ke:wysi_counter| ; 16 (16)     ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; 0 (0)      ; |freeway|debounce:inst9|clock_div:u1|lpm_counter:counter_rtl_1|alt_counter_f10ke:wysi_counter  ; work         ;
;       |my_dff:d1|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst9|my_dff:d1                                                              ; work         ;
;       |my_dff:d2|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |freeway|debounce:inst9|my_dff:d2                                                              ; work         ;
;    |divfreq:inst4|                           ; 86 (51)     ; 39           ; 0           ; 0    ; 47 (12)      ; 19 (19)           ; 20 (20)          ; 37 (2)          ; 0 (0)      ; |freeway|divfreq:inst4                                                                         ; work         ;
;       |lpm_add_sub:Add0|                     ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |freeway|divfreq:inst4|lpm_add_sub:Add0                                                        ; work         ;
;          |addcore:adder|                     ; 16 (1)      ; 0            ; 0           ; 0    ; 16 (1)       ; 0 (0)             ; 0 (0)            ; 16 (1)          ; 0 (0)      ; |freeway|divfreq:inst4|lpm_add_sub:Add0|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 15 (15)     ; 0            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |freeway|divfreq:inst4|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;       |lpm_add_sub:Add1|                     ; 19 (0)      ; 0            ; 0           ; 0    ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |freeway|divfreq:inst4|lpm_add_sub:Add1                                                        ; work         ;
;          |addcore:adder|                     ; 19 (1)      ; 0            ; 0           ; 0    ; 19 (1)       ; 0 (0)             ; 0 (0)            ; 19 (1)          ; 0 (0)      ; |freeway|divfreq:inst4|lpm_add_sub:Add1|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 18 (18)     ; 0            ; 0           ; 0    ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 18 (18)         ; 0 (0)      ; |freeway|divfreq:inst4|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;    |galinha:inst5|                           ; 370 (248)   ; 64           ; 0           ; 0    ; 306 (184)    ; 0 (0)             ; 64 (64)          ; 126 (4)         ; 0 (0)      ; |freeway|galinha:inst5                                                                         ; work         ;
;       |lpm_add_sub:Add0|                     ; 30 (0)      ; 0            ; 0           ; 0    ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add0                                                        ; work         ;
;          |addcore:adder|                     ; 30 (1)      ; 0            ; 0           ; 0    ; 30 (1)       ; 0 (0)             ; 0 (0)            ; 30 (1)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add0|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 29 (29)     ; 0            ; 0           ; 0    ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 29 (29)         ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;       |lpm_add_sub:Add1|                     ; 30 (0)      ; 0            ; 0           ; 0    ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add1                                                        ; work         ;
;          |addcore:adder|                     ; 30 (1)      ; 0            ; 0           ; 0    ; 30 (1)       ; 0 (0)             ; 0 (0)            ; 30 (1)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add1|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 29 (29)     ; 0            ; 0           ; 0    ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 29 (29)         ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;       |lpm_add_sub:Add2|                     ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add2                                                        ; work         ;
;          |addcore:adder|                     ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add2|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;       |lpm_add_sub:Add4|                     ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add4                                                        ; work         ;
;          |addcore:adder|                     ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add4|addcore:adder                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |freeway|galinha:inst5|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node                  ; work         ;
;    |input_synchronizer:inst13|               ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |freeway|input_synchronizer:inst13                                                             ; work         ;
;    |input_synchronizer:inst14|               ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |freeway|input_synchronizer:inst14                                                             ; work         ;
;    |input_synchronizer:inst21|               ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |freeway|input_synchronizer:inst21                                                             ; work         ;
;    |input_synchronizer:inst23|               ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |freeway|input_synchronizer:inst23                                                             ; work         ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; clock    ; Input    ; OFF         ;
; Cima     ; Input    ; OFF         ;
; Baixo    ; Input    ; OFF         ;
; Esquerda ; Input    ; OFF         ;
; Direita  ; Input    ; OFF         ;
; Rout     ; Output   ; OFF         ;
; Gout     ; Output   ; OFF         ;
; Bout     ; Output   ; OFF         ;
; H        ; Output   ; OFF         ;
; V        ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/tiago/Desktop/freeway-master/freeway.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Jun 22 13:43:54 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off freeway -c freeway
Info: Selected device EPF10K20RC240-4 for design "freeway"
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sat Jun 22 2019 at 13:43:54
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 233 megabytes
    Info: Processing ended: Sat Jun 22 13:43:59 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


