---
source_image: page_607.png
page_number: 607
model: model-run-olm-ocr
prompt_type: olmocr_technical
processing_time: 45.03
tokens: 11445
characters: 2033
timestamp: 2025-12-24T06:48:53.888902
finish_reason: stop
---

29.1 Схемы из функциональных элементов

Как и сортирующие сети в главе 28, схемы из функциональных элементов являются параллельной моделью вычислений: несколько элементов схемы могут работать одновременно. В этом разделе мы дадим определение схемы из функциональных элементов и приведём примеры.

29.1.1 Функциональные элементы

Арифметические схемы строятся из функциональных элементов, соединённых проводниками. Функциональный элемент (combinational element) имеет входы и выходы; его выходной сигнал является функцией входных. Если входные и выходные значения являются нулями и единицами, элемент называется логическим (boolean combinational element, logic gate); как обычно, 0 обозначает "ложь", а 1 — "истину".

Четыре основных логических элемента, используемые в этой главе, показаны на рис. 29.1: NOT (отрицание), AND (логическое И), OR (логическое ИЛИ) и XOR (исключающее ИЛИ); ещё два — NAND и NOR — используются в некоторых упражнениях. Элемент NOT имеет один вход x, на который подается 0 или 1, и один выход z, значение на котором противоположно значению на входе. Остальные три элемента имеют по два входа (x и y) и по одному выходу (z).

Рисунок 29.1 29.1 Шесть основных логических элементов и соответствующие таблицы. (a) Элемент NOT. (b) Элемент AND. (c) Элемент OR. (d) Элемент XOR. (e) Элемент NAND (Not-AND). (e) Элемент NOR (Not-OR).

Работа элемента (как и любой схемы, составленной из них) может быть описана таблицей, которая указывает выходные значения для всех наборов значений на входах. Например, из таблицы для XOR видно, что входы x = 0 и y = 1 дают на выходе z = 1. Для обозначения операции NOT традиционно используется символ ¬, для AND — символ ∧, для OR — символ ∨, а для XOR — символ ⊕. Например, 0 ⊕ 1 = 1.

Реальные функциональные элементы работают не мгновенно. Правильное значение на выходе появляется лишь через некоторое время после того, как значения на входах устанавливаются. Это время называется задержкой (propagation delay). Мы предполагаем, что задержка одна и та же для всех элементов.