TimeQuest Timing Analyzer report for P1
Fri May 04 19:56:56 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; P1                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 320.72 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.118 ; -32.289            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.532 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -29.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.680      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.078 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.640      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.024 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.957      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -2.012 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.945      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.883 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.810      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.875 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.808      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.851 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.433     ; 2.413      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.757 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.690      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.755 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.750 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.683      ;
; -1.729 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.647      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.532 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.751      ;
; 0.537 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.756      ;
; 0.553 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.772      ;
; 0.638 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.857      ;
; 0.706 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.925      ;
; 0.733 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.952      ;
; 0.738 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.957      ;
; 0.834 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.053      ;
; 0.850 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.069      ;
; 0.913 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.776      ;
; 1.101 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.964      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[11] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[10] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[15] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.241 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[12] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.460      ;
; 1.543 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.133      ;
; 1.543 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.133      ;
; 1.543 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.133      ;
; 1.589 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.179      ;
; 1.589 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.179      ;
; 1.589 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.179      ;
; 1.625 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.488      ;
; 1.685 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.919      ;
; 1.685 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.919      ;
; 1.685 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.919      ;
; 1.698 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.288      ;
; 1.698 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.288      ;
; 1.698 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.288      ;
; 1.728 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.318      ;
; 1.728 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.318      ;
; 1.728 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.318      ;
; 1.773 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.363      ;
; 1.773 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.363      ;
; 1.773 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.363      ;
; 1.804 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.394      ;
; 1.804 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.394      ;
; 1.804 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.394      ;
; 1.815 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.405      ;
; 1.815 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.405      ;
; 1.815 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.405      ;
; 1.856 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.090      ;
; 1.856 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.090      ;
; 1.856 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.090      ;
; 1.932 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.522      ;
; 1.932 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.522      ;
; 1.932 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.522      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.939 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.158      ;
; 1.949 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.539      ;
; 1.949 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.539      ;
; 1.949 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.539      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.985 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.204      ;
; 1.991 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.581      ;
; 1.991 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.581      ;
; 1.991 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.581      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.081 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.944      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.101 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.320      ;
; 2.131 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.350      ;
; 2.131 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.350      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 354.61 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.820 ; -26.637           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.492 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -29.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.820 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.425      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.770 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.375      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.730 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.669      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.714 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.653      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.597 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.536      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.534      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.525      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.565 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.497 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.424      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.411      ;
; -1.470 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.396      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.492 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.692      ;
; 0.496 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.696      ;
; 0.509 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.709      ;
; 0.585 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.785      ;
; 0.655 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.855      ;
; 0.675 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.875      ;
; 0.675 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.875      ;
; 0.771 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.971      ;
; 0.782 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.982      ;
; 0.834 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; CLK         ; 0.000        ; -0.265     ; 0.713      ;
; 1.003 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 0.882      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[11] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[15] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.124 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[12] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.323      ;
; 1.401 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.935      ;
; 1.401 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.935      ;
; 1.401 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.935      ;
; 1.456 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.989      ;
; 1.456 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.989      ;
; 1.456 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.989      ;
; 1.488 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.367      ;
; 1.519 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.732      ;
; 1.519 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.732      ;
; 1.519 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.732      ;
; 1.520 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.054      ;
; 1.520 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.054      ;
; 1.520 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.054      ;
; 1.555 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.089      ;
; 1.555 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.089      ;
; 1.555 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.089      ;
; 1.598 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.132      ;
; 1.598 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.132      ;
; 1.598 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.132      ;
; 1.627 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.161      ;
; 1.627 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.161      ;
; 1.627 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.161      ;
; 1.640 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.174      ;
; 1.640 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.174      ;
; 1.640 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.174      ;
; 1.692 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.905      ;
; 1.692 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.905      ;
; 1.692 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.905      ;
; 1.723 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.257      ;
; 1.723 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.257      ;
; 1.723 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.257      ;
; 1.744 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.278      ;
; 1.744 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.278      ;
; 1.744 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.278      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.759 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.959      ;
; 1.786 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.320      ;
; 1.786 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.320      ;
; 1.786 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.320      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.814 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.013      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.877 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.756      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.882 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.082      ;
; 1.917 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.117      ;
; 1.917 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.117      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.722 ; -8.236            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.274 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -30.566                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                               ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.722 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.473      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.709 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.460      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.533      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.578 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.329      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[9] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.513 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.464      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.274 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.394      ;
; 0.278 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.398      ;
; 0.284 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.335 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.455      ;
; 0.367 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.487      ;
; 0.379 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.499      ;
; 0.386 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.506      ;
; 0.435 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.555      ;
; 0.443 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.563      ;
; 0.477 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.406      ;
; 0.581 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.510      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[15] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|ADC_out[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.785      ;
; 0.818 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.138      ;
; 0.818 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.138      ;
; 0.818 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.138      ;
; 0.841 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.161      ;
; 0.841 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.161      ;
; 0.841 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.161      ;
; 0.885 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.814      ;
; 0.899 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.219      ;
; 0.899 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.219      ;
; 0.899 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.219      ;
; 0.905 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.034      ;
; 0.905 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.034      ;
; 0.905 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.034      ;
; 0.917 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.237      ;
; 0.917 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.237      ;
; 0.917 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.237      ;
; 0.940 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.260      ;
; 0.940 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.260      ;
; 0.940 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.260      ;
; 0.965 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.285      ;
; 0.965 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.285      ;
; 0.965 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.285      ;
; 0.992 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.312      ;
; 0.992 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.312      ;
; 0.992 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.312      ;
; 0.992 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.121      ;
; 0.992 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.121      ;
; 0.992 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.121      ;
; 1.027 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.347      ;
; 1.027 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.347      ;
; 1.027 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.347      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.151      ;
; 1.034 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.354      ;
; 1.034 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.354      ;
; 1.034 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.354      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.054 ; ADC_in:inst|ADC_out[15] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.174      ;
; 1.057 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.377      ;
; 1.057 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.377      ;
; 1.057 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.377      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.112 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.232      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.118 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 1.047      ;
; 1.130 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.250      ;
; 1.130 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.250      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.118  ; 0.274 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.118  ; 0.274 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -32.289 ; 0.0   ; 0.0      ; 0.0     ; -30.566             ;
;  CLK             ; -32.289 ; 0.000 ; N/A      ; N/A     ; -30.566             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Y[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; USER_BUTTON             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 196   ; 196  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; USER_BUTTON ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Y[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; USER_BUTTON ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Y[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri May 04 19:56:53 2018
Info: Command: quartus_sta P1 -c P1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'P1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.118
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.118             -32.289 CLK 
Info (332146): Worst-case hold slack is 0.532
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.532               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.820             -26.637 CLK 
Info (332146): Worst-case hold slack is 0.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.492               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.722
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.722              -8.236 CLK 
Info (332146): Worst-case hold slack is 0.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.274               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.566 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 697 megabytes
    Info: Processing ended: Fri May 04 19:56:56 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


