# CPU缓存（参考局部性原理）  
1.为什么需要CPU缓存，因为要适配低速的IO设备。在速度和效率中做了权衡过后产生了三级缓存结构，一级缓存和二级缓存速度从高到低，价格从高到低，cpu独享，三级缓存可以在多个核中共享。  
2.cache结构，一个Cache分为N个Cache Line, 一般大小为32byte或64byte，是和内存进行数据交换的最小单位。一个Cache Line 至少有valid、tag、block三个部分，其中block用以存储数据，
tag用于指示内存地址，valid则用于表示该数据的有效性。当然缓存就那么大，必然要用一些置换算法：
- 先进先出（FIFO）
- 最近最少使用（LRU），参考操作系统
- 最不常使用：在一个时间内，统计出最少使用的cache line置换出去  

# 缓存一致性协议（MESI）  
1.为了保证 Cache 一致性，CPU 底层提供了两种操作，缓存一致性协议有两种思路：
- Write invalidate 操作指：当一个内核修改了一份数据，其它内核如果有这份数据，就把 valid 标识为无效。

- Write update 操作指：当一个内核修改了一份数据，其它内核如果有这份数据，就都更新为新值。  

这也是程序比较熟悉的两种操作。  

2.MESI协议  
上面只是提供一个简单的思路，但是实际的实现需要一整套操作。比较出名的就是MESI协议。在MESI协议中，cache line有了一点小变化，高2位用来表示4种状态，
- M（Modified）：数据被修改了，属于有效状态，但是数据只处于本Cache，和内存不一致。
- E（Exclusive）：数据独占，属于有效状态，数据仅在本Cache，和内存一致。
- S（Shared）：数据非独占，属于有效状态，数据存于多个Cache，和内存一致。 
- I（Invalid）：数据无效。  

具体可以参考以下几个图：  
![E状态](https://github.com/781303842/Mainstudy/blob/master/ALLIMG/E%E7%8A%B6%E6%80%81.png)
![S状态](https://github.com/781303842/Mainstudy/blob/master/ALLIMG/S%E7%8A%B6%E6%80%81.png)
![M和I状态](https://github.com/781303842/Mainstudy/blob/master/ALLIMG/M%E5%92%8CI%E7%8A%B6%E6%80%81.png)  
上面图中，只有处于E和S状态缓存才是有效的，M和I都是无效，M表示当前修改的缓存值和主内存中不一致，其它核的状态标位I。
