0.6
2018.3
Dec  6 2018
23:39:36
/home/yveswong/key_led/key_led.sim/sim_1/synth/func/xsim/tb_key_led_func_synth.v,1681810579,verilog,,/home/yveswong/key_led/key_led.srcs/sim_1/new/tb_key_led.v,,glbl;key_led;time_delay,,,,,,,,
/home/yveswong/key_led/key_led.srcs/sim_1/new/tb_key_led.v,1681806014,verilog,,,,tb_key_led,,,,,,,,
