TimeQuest Timing Analyzer report for Armario
Fri Nov 24 23:40:29 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 13. Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 14. Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 15. Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 16. Slow Model Hold: 'clock'
 17. Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 18. Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 19. Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 20. Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 21. Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 22. Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 23. Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 24. Slow Model Recovery: 'fechar'
 25. Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 26. Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 27. Slow Model Removal: 'fechar'
 28. Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 29. Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 30. Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 31. Slow Model Minimum Pulse Width: 'clock'
 32. Slow Model Minimum Pulse Width: 'fechar'
 33. Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 34. Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 35. Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 36. Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Fast Model Setup Summary
 44. Fast Model Hold Summary
 45. Fast Model Recovery Summary
 46. Fast Model Removal Summary
 47. Fast Model Minimum Pulse Width Summary
 48. Fast Model Setup: 'clock'
 49. Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 50. Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 51. Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 52. Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 53. Fast Model Hold: 'clock'
 54. Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 55. Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 56. Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 57. Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 58. Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 59. Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 60. Fast Model Recovery: 'fechar'
 61. Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 62. Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 63. Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 64. Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 65. Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 66. Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 67. Fast Model Removal: 'fechar'
 68. Fast Model Minimum Pulse Width: 'clock'
 69. Fast Model Minimum Pulse Width: 'fechar'
 70. Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 71. Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 72. Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 73. Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Propagation Delay
 79. Minimum Propagation Delay
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Progagation Delay
 86. Minimum Progagation Delay
 87. Setup Transfers
 88. Hold Transfers
 89. Recovery Transfers
 90. Removal Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Armario                                            ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clock                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                  ;
; fechar                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fechar }                                 ;
; Integrador:Integrador1|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador1|estado.aberto_s } ;
; Integrador:Integrador2|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador2|estado.aberto_s } ;
; Integrador:Integrador3|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador3|estado.aberto_s } ;
; Integrador:Integrador4|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador4|estado.aberto_s } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 311.43 MHz ; 311.43 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.121 ; -16.870       ;
; Integrador:Integrador4|estado.aberto_s ; -0.697 ; -2.434        ;
; Integrador:Integrador3|estado.aberto_s ; -0.692 ; -2.413        ;
; Integrador:Integrador2|estado.aberto_s ; -0.076 ; -0.146        ;
; Integrador:Integrador1|estado.aberto_s ; 0.490  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -2.524 ; -16.193       ;
; Integrador:Integrador1|estado.aberto_s ; 0.094  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.503  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.231  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.237  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador4|estado.aberto_s ; -1.127 ; -4.508        ;
; Integrador:Integrador3|estado.aberto_s ; -1.073 ; -4.292        ;
; Integrador:Integrador2|estado.aberto_s ; -0.760 ; -3.040        ;
; fechar                                 ; -0.629 ; -1.881        ;
; Integrador:Integrador1|estado.aberto_s ; -0.233 ; -0.932        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow Model Removal Summary                                     ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; Integrador:Integrador1|estado.aberto_s ; 0.592 ; 0.000         ;
; fechar                                 ; 1.026 ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 1.404 ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.719 ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.780 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -17.380       ;
; fechar                                 ; -1.222 ; -5.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -3.121 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.399     ; 2.258      ;
; -2.996 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.399     ; 2.133      ;
; -2.905 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.399     ; 2.042      ;
; -2.776 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.399     ; 1.913      ;
; -2.256 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.631     ; 2.161      ;
; -2.211 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.001     ; 3.246      ;
; -2.183 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.247     ; 2.472      ;
; -2.180 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.671     ; 2.045      ;
; -2.153 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 3.181      ;
; -2.138 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.253     ; 2.421      ;
; -2.062 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.001     ; 3.097      ;
; -2.055 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.671     ; 1.920      ;
; -2.035 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.009     ; 3.062      ;
; -2.028 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 3.056      ;
; -2.026 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 3.060      ;
; -2.010 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.631     ; 1.915      ;
; -2.006 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.253     ; 2.289      ;
; -1.954 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.001     ; 2.989      ;
; -1.924 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.522     ; 1.938      ;
; -1.918 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.001     ; 2.953      ;
; -1.911 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.671     ; 1.776      ;
; -1.896 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 2.924      ;
; -1.892 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.525     ; 1.903      ;
; -1.881 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 2.909      ;
; -1.879 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.247     ; 2.168      ;
; -1.877 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.247     ; 2.166      ;
; -1.863 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.253     ; 2.146      ;
; -1.800 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 2.834      ;
; -1.789 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.009     ; 2.816      ;
; -1.785 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.671     ; 1.650      ;
; -1.746 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.525     ; 1.757      ;
; -1.744 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.247     ; 2.033      ;
; -1.737 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.253     ; 2.020      ;
; -1.734 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.770      ;
; -1.720 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.009     ; 2.747      ;
; -1.713 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.749      ;
; -1.661 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.522     ; 1.675      ;
; -1.601 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.330     ; 1.807      ;
; -1.583 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.619      ;
; -1.556 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.253      ; 2.845      ;
; -1.520 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 2.554      ;
; -1.516 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.009     ; 2.543      ;
; -1.416 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.330     ; 1.622      ;
; -1.415 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.159      ; 2.610      ;
; -1.341 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 2.375      ;
; -1.302 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.252      ; 2.590      ;
; -1.289 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.325      ;
; -1.183 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.252      ; 2.471      ;
; -1.032 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.068      ;
; -1.021 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.057      ;
; -0.969 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.253      ; 2.258      ;
; -0.843 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.879      ;
; -0.798 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.159      ; 1.993      ;
; -0.569 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.605      ;
; -0.222 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.253      ; 1.511      ;
; -0.216 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.253      ; 1.505      ;
; -0.023 ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.665      ; 3.224      ;
; -0.010 ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.664      ; 3.210      ;
; 0.017  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.664      ; 3.183      ;
; 0.048  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.665      ; 3.153      ;
; 0.477  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.665      ; 3.224      ;
; 0.490  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.664      ; 3.210      ;
; 0.517  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.664      ; 3.183      ;
; 0.548  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.665      ; 3.153      ;
; 0.856  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 2.664      ; 2.594      ;
; 0.909  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 2.664      ; 2.541      ;
; 1.356  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 2.664      ; 2.594      ;
; 1.409  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 2.664      ; 2.541      ;
; 1.501  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 2.664      ; 1.949      ;
; 1.560  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 2.665      ; 1.891      ;
; 1.625  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 2.665      ; 1.826      ;
; 1.770  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 2.664      ; 1.680      ;
; 1.927  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 2.665      ; 1.524      ;
; 1.933  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 2.665      ; 1.518      ;
; 2.001  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 2.664      ; 1.949      ;
; 2.060  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 2.665      ; 1.891      ;
; 2.125  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 2.665      ; 1.826      ;
; 2.270  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 2.664      ; 1.680      ;
; 2.427  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 2.665      ; 1.524      ;
; 2.433  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 2.665      ; 1.518      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.697 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.246      ; 1.479      ;
; -0.672 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.246      ; 1.454      ;
; -0.598 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.239      ; 1.373      ;
; -0.467 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.239      ; 1.242      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.692 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.252      ; 1.480      ;
; -0.668 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.252      ; 1.456      ;
; -0.592 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.245      ; 1.373      ;
; -0.461 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.245      ; 1.242      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.076 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.662      ; 1.274      ;
; -0.070 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.662      ; 1.268      ;
; 0.261  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.669      ; 0.944      ;
; 0.267  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.669      ; 0.938      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.490 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.397      ; 1.443      ;
; 0.517 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.397      ; 1.416      ;
; 0.588 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.390      ; 1.338      ;
; 0.676 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.390      ; 1.250      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.524 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.665      ; 0.657      ;
; -2.524 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.665      ; 0.657      ;
; -2.523 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.664      ; 0.657      ;
; -2.523 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.664      ; 0.657      ;
; -2.024 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.665      ; 0.657      ;
; -2.024 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.665      ; 0.657      ;
; -2.023 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.664      ; 0.657      ;
; -2.023 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.664      ; 0.657      ;
; -1.663 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.665      ; 1.518      ;
; -1.657 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.665      ; 1.524      ;
; -1.510 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.664      ; 1.670      ;
; -1.269 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.664      ; 1.911      ;
; -1.163 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.665      ; 1.518      ;
; -1.157 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.665      ; 1.524      ;
; -1.010 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.664      ; 1.670      ;
; -0.769 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.664      ; 1.911      ;
; 0.222  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.665      ; 3.153      ;
; 0.253  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.664      ; 3.183      ;
; 0.280  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.664      ; 3.210      ;
; 0.293  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.665      ; 3.224      ;
; 0.391  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.722  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.665      ; 3.153      ;
; 0.753  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.664      ; 3.183      ;
; 0.780  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.664      ; 3.210      ;
; 0.793  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.665      ; 3.224      ;
; 0.900  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.159      ; 1.325      ;
; 0.986  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.253      ; 1.505      ;
; 0.992  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.253      ; 1.511      ;
; 1.016  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.253      ; 1.535      ;
; 1.195  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.253      ; 1.714      ;
; 1.283  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.252      ; 1.801      ;
; 1.568  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.159      ; 1.993      ;
; 1.802  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.068      ;
; 1.904  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.330     ; 1.340      ;
; 1.913  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.330     ; 1.349      ;
; 1.953  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.252      ; 2.471      ;
; 2.059  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.325      ;
; 2.111  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 2.375      ;
; 2.171  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.522     ; 1.415      ;
; 2.276  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.522     ; 1.520      ;
; 2.286  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.009     ; 2.543      ;
; 2.290  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 2.554      ;
; 2.418  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.525     ; 1.659      ;
; 2.469  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.631     ; 1.604      ;
; 2.483  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.749      ;
; 2.490  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.009     ; 2.747      ;
; 2.504  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.770      ;
; 2.507  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.253     ; 2.020      ;
; 2.514  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.247     ; 2.033      ;
; 2.555  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.671     ; 1.650      ;
; 2.559  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.009     ; 2.816      ;
; 2.570  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 2.834      ;
; 2.633  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.253     ; 2.146      ;
; 2.647  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.247     ; 2.166      ;
; 2.649  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.247     ; 2.168      ;
; 2.651  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 2.909      ;
; 2.662  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.525     ; 1.903      ;
; 2.666  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 2.924      ;
; 2.681  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.671     ; 1.776      ;
; 2.688  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.001     ; 2.953      ;
; 2.724  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.001     ; 2.989      ;
; 2.776  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.253     ; 2.289      ;
; 2.796  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 3.060      ;
; 2.798  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 3.056      ;
; 2.805  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.009     ; 3.062      ;
; 2.825  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.671     ; 1.920      ;
; 2.832  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.001     ; 3.097      ;
; 2.908  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.253     ; 2.421      ;
; 2.923  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 3.181      ;
; 2.950  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.671     ; 2.045      ;
; 2.953  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.247     ; 2.472      ;
; 2.981  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.001     ; 3.246      ;
; 3.026  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.631     ; 2.161      ;
; 3.546  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.399     ; 1.913      ;
; 3.675  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.399     ; 2.042      ;
; 3.766  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.399     ; 2.133      ;
; 3.891  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.399     ; 2.258      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.094 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.390      ; 1.250      ;
; 0.182 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.390      ; 1.338      ;
; 0.253 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.397      ; 1.416      ;
; 0.280 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.397      ; 1.443      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.503 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.669      ; 0.938      ;
; 0.509 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.669      ; 0.944      ;
; 0.840 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.662      ; 1.268      ;
; 0.846 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.662      ; 1.274      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.231 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.245      ; 1.242      ;
; 1.362 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.245      ; 1.373      ;
; 1.438 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.252      ; 1.456      ;
; 1.462 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.252      ; 1.480      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.237 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.239      ; 1.242      ;
; 1.368 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.239      ; 1.373      ;
; 1.442 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.246      ; 1.454      ;
; 1.467 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.246      ; 1.479      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.127 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.247      ; 1.910      ;
; -1.127 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.247      ; 1.910      ;
; -1.127 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.247      ; 1.910      ;
; -1.127 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.247      ; 1.910      ;
; -0.949 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.500      ; 1.985      ;
; -0.949 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.500      ; 1.985      ;
; -0.949 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.500      ; 1.985      ;
; -0.949 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.500      ; 1.985      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.073 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.253      ; 1.862      ;
; -1.073 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.253      ; 1.862      ;
; -1.073 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.253      ; 1.862      ;
; -1.073 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.253      ; 1.862      ;
; -1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.506      ; 2.052      ;
; -1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.506      ; 2.052      ;
; -1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.506      ; 2.052      ;
; -1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.506      ; 2.052      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.760 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.830      ; 2.126      ;
; -0.760 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.830      ; 2.126      ;
; -0.760 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.830      ; 2.126      ;
; -0.760 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.830      ; 2.126      ;
; -0.634 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.671      ; 1.841      ;
; -0.634 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.671      ; 1.841      ;
; -0.634 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.671      ; 1.841      ;
; -0.634 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.671      ; 1.841      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'fechar'                                                                                                                                                     ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.629 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.330      ; 1.495      ;
; -0.554 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.631      ; 1.721      ;
; -0.442 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.522      ; 1.500      ;
; -0.256 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.525      ; 1.317      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.233 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.399      ; 2.168      ;
; -0.233 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.399      ; 2.168      ;
; -0.233 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.399      ; 2.168      ;
; -0.233 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.399      ; 2.168      ;
; 0.178  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.651      ; 2.009      ;
; 0.178  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.651      ; 2.009      ;
; 0.178  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.651      ; 2.009      ;
; 0.178  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.651      ; 2.009      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.592 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.651      ; 2.009      ;
; 0.592 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.651      ; 2.009      ;
; 0.592 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.651      ; 2.009      ;
; 0.592 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.651      ; 2.009      ;
; 1.003 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.399      ; 2.168      ;
; 1.003 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.399      ; 2.168      ;
; 1.003 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.399      ; 2.168      ;
; 1.003 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.399      ; 2.168      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'fechar'                                                                                                                                                     ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.026 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.525      ; 1.317      ;
; 1.212 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.522      ; 1.500      ;
; 1.324 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.631      ; 1.721      ;
; 1.399 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.330      ; 1.495      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.404 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.671      ; 1.841      ;
; 1.404 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.671      ; 1.841      ;
; 1.404 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.671      ; 1.841      ;
; 1.404 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.671      ; 1.841      ;
; 1.530 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.830      ; 2.126      ;
; 1.530 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.830      ; 2.126      ;
; 1.530 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.830      ; 2.126      ;
; 1.530 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.830      ; 2.126      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.719 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.500      ; 1.985      ;
; 1.719 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.500      ; 1.985      ;
; 1.719 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.500      ; 1.985      ;
; 1.719 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.500      ; 1.985      ;
; 1.897 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.247      ; 1.910      ;
; 1.897 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.247      ; 1.910      ;
; 1.897 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.247      ; 1.910      ;
; 1.897 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.247      ; 1.910      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.780 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.506      ; 2.052      ;
; 1.780 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.506      ; 2.052      ;
; 1.780 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.506      ; 2.052      ;
; 1.780 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.506      ; 2.052      ;
; 1.843 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.253      ; 1.862      ;
; 1.843 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.253      ; 1.862      ;
; 1.843 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.253      ; 1.862      ;
; 1.843 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.253      ; 1.862      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B0|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B0|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B1|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B1|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B2|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B2|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B3|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B3|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B0|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B0|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B1|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B1|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B2|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B2|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B3|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B3|QS|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fechar'                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; fechar ; Rise       ; fechar                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; fechar|combout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; fechar|combout                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cancel    ; clock      ; 4.476 ; 4.476 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.523 ; 0.523 ; Fall       ; clock           ;
; in_b[*]   ; clock      ; 4.932 ; 4.932 ; Fall       ; clock           ;
;  in_b[0]  ; clock      ; 2.555 ; 2.555 ; Fall       ; clock           ;
;  in_b[1]  ; clock      ; 4.932 ; 4.932 ; Fall       ; clock           ;
; in_sn[*]  ; clock      ; 3.396 ; 3.396 ; Fall       ; clock           ;
;  in_sn[0] ; clock      ; 3.372 ; 3.372 ; Fall       ; clock           ;
;  in_sn[1] ; clock      ; 3.396 ; 3.396 ; Fall       ; clock           ;
;  in_sn[2] ; clock      ; 3.064 ; 3.064 ; Fall       ; clock           ;
;  in_sn[3] ; clock      ; 3.371 ; 3.371 ; Fall       ; clock           ;
; ok        ; clock      ; 4.763 ; 4.763 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -3.609 ; -3.609 ; Fall       ; clock           ;
; fechar    ; clock      ; -0.222 ; -0.222 ; Fall       ; clock           ;
; in_b[*]   ; clock      ; -0.939 ; -0.939 ; Fall       ; clock           ;
;  in_b[0]  ; clock      ; -0.939 ; -0.939 ; Fall       ; clock           ;
;  in_b[1]  ; clock      ; -3.389 ; -3.389 ; Fall       ; clock           ;
; in_sn[*]  ; clock      ; -2.834 ; -2.834 ; Fall       ; clock           ;
;  in_sn[0] ; clock      ; -3.142 ; -3.142 ; Fall       ; clock           ;
;  in_sn[1] ; clock      ; -3.166 ; -3.166 ; Fall       ; clock           ;
;  in_sn[2] ; clock      ; -2.834 ; -2.834 ; Fall       ; clock           ;
;  in_sn[3] ; clock      ; -3.141 ; -3.141 ; Fall       ; clock           ;
; ok        ; clock      ; -3.662 ; -3.662 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 9.074 ; 9.074 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 9.074 ; 9.074 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 8.750 ; 8.750 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 8.750 ; 8.750 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 7.892 ; 7.892 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 7.892 ; 7.892 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 8.093 ; 8.093 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 8.093 ; 8.093 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_b[*]   ; clock                                  ; 9.776 ; 9.776 ; Fall       ; clock                                  ;
;  out_b[0]  ; clock                                  ; 9.279 ; 9.279 ; Fall       ; clock                                  ;
;  out_b[1]  ; clock                                  ; 9.153 ; 9.153 ; Fall       ; clock                                  ;
;  out_b[2]  ; clock                                  ; 9.776 ; 9.776 ; Fall       ; clock                                  ;
;  out_b[3]  ; clock                                  ; 9.771 ; 9.771 ; Fall       ; clock                                  ;
; out_sc[*]  ; clock                                  ; 9.105 ; 9.105 ; Fall       ; clock                                  ;
;  out_sc[0] ; clock                                  ; 8.479 ; 8.479 ; Fall       ; clock                                  ;
;  out_sc[1] ; clock                                  ; 9.105 ; 9.105 ; Fall       ; clock                                  ;
;  out_sc[2] ; clock                                  ; 8.465 ; 8.465 ; Fall       ; clock                                  ;
;  out_sc[3] ; clock                                  ; 8.472 ; 8.472 ; Fall       ; clock                                  ;
; out_sn[*]  ; clock                                  ; 6.805 ; 6.805 ; Fall       ; clock                                  ;
;  out_sn[0] ; clock                                  ; 6.805 ; 6.805 ; Fall       ; clock                                  ;
;  out_sn[1] ; clock                                  ; 6.591 ; 6.591 ; Fall       ; clock                                  ;
;  out_sn[2] ; clock                                  ; 6.732 ; 6.732 ; Fall       ; clock                                  ;
;  out_sn[3] ; clock                                  ; 6.634 ; 6.634 ; Fall       ; clock                                  ;
; out_sp[*]  ; fechar                                 ; 7.111 ; 7.111 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 6.924 ; 6.924 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 6.600 ; 6.600 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.111 ; 7.111 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 6.591 ; 6.591 ; Rise       ; fechar                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 8.836 ; 8.836 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 8.836 ; 8.836 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 8.420 ; 8.420 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 8.420 ; 8.420 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 7.494 ; 7.494 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 7.494 ; 7.494 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 7.479 ; 7.479 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 7.479 ; 7.479 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_b[*]   ; clock                                  ; 6.594 ; 6.594 ; Fall       ; clock                                  ;
;  out_b[0]  ; clock                                  ; 7.042 ; 7.042 ; Fall       ; clock                                  ;
;  out_b[1]  ; clock                                  ; 6.594 ; 6.594 ; Fall       ; clock                                  ;
;  out_b[2]  ; clock                                  ; 7.230 ; 7.230 ; Fall       ; clock                                  ;
;  out_b[3]  ; clock                                  ; 7.133 ; 7.133 ; Fall       ; clock                                  ;
; out_sc[*]  ; clock                                  ; 8.131 ; 8.131 ; Fall       ; clock                                  ;
;  out_sc[0] ; clock                                  ; 8.173 ; 8.173 ; Fall       ; clock                                  ;
;  out_sc[1] ; clock                                  ; 8.411 ; 8.411 ; Fall       ; clock                                  ;
;  out_sc[2] ; clock                                  ; 8.138 ; 8.138 ; Fall       ; clock                                  ;
;  out_sc[3] ; clock                                  ; 8.131 ; 8.131 ; Fall       ; clock                                  ;
; out_sn[*]  ; clock                                  ; 6.591 ; 6.591 ; Fall       ; clock                                  ;
;  out_sn[0] ; clock                                  ; 6.805 ; 6.805 ; Fall       ; clock                                  ;
;  out_sn[1] ; clock                                  ; 6.591 ; 6.591 ; Fall       ; clock                                  ;
;  out_sn[2] ; clock                                  ; 6.732 ; 6.732 ; Fall       ; clock                                  ;
;  out_sn[3] ; clock                                  ; 6.634 ; 6.634 ; Fall       ; clock                                  ;
; out_sp[*]  ; fechar                                 ; 6.591 ; 6.591 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 6.924 ; 6.924 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 6.600 ; 6.600 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.111 ; 7.111 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 6.591 ; 6.591 ; Rise       ; fechar                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; in_b[0]    ; dec_display[2] ; 7.375 ;       ;       ; 7.375 ;
; in_b[0]    ; dec_display[3] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; in_b[0]    ; dec_display[4] ;       ; 6.729 ; 6.729 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 7.344 ; 7.344 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 7.332 ; 7.332 ;       ;
; in_b[1]    ; dec_display[0] ; 9.480 ; 9.480 ; 9.480 ; 9.480 ;
; in_b[1]    ; dec_display[2] ;       ; 9.752 ; 9.752 ;       ;
; in_b[1]    ; dec_display[3] ; 9.500 ; 9.500 ; 9.500 ; 9.500 ;
; in_b[1]    ; dec_display[4] ; 9.180 ;       ;       ; 9.180 ;
; in_b[1]    ; dec_display[5] ;       ; 9.718 ; 9.718 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 9.885 ; 9.885 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; in_b[0]    ; dec_display[2] ; 7.375 ;       ;       ; 7.375 ;
; in_b[0]    ; dec_display[3] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; in_b[0]    ; dec_display[4] ;       ; 6.729 ; 6.729 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 7.344 ; 7.344 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 7.332 ; 7.332 ;       ;
; in_b[1]    ; dec_display[0] ; 9.480 ; 9.480 ; 9.480 ; 9.480 ;
; in_b[1]    ; dec_display[2] ;       ; 9.752 ; 9.752 ;       ;
; in_b[1]    ; dec_display[3] ; 9.500 ; 9.500 ; 9.500 ; 9.500 ;
; in_b[1]    ; dec_display[4] ; 9.180 ;       ;       ; 9.180 ;
; in_b[1]    ; dec_display[5] ;       ; 9.718 ; 9.718 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 9.885 ; 9.885 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.153 ; -4.137        ;
; Integrador:Integrador4|estado.aberto_s ; -0.154 ; -0.434        ;
; Integrador:Integrador3|estado.aberto_s ; -0.150 ; -0.410        ;
; Integrador:Integrador2|estado.aberto_s ; 0.143  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 0.487  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.568 ; -10.933       ;
; Integrador:Integrador1|estado.aberto_s ; 0.306  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.602  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 0.902  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 0.909  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador4|estado.aberto_s ; -0.421 ; -1.684        ;
; Integrador:Integrador3|estado.aberto_s ; -0.398 ; -1.592        ;
; fechar                                 ; -0.387 ; -1.221        ;
; Integrador:Integrador2|estado.aberto_s ; -0.208 ; -0.832        ;
; Integrador:Integrador1|estado.aberto_s ; 0.095  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Removal Summary                                     ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; Integrador:Integrador1|estado.aberto_s ; 0.378 ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.957 ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.021 ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.038 ; 0.000         ;
; fechar                                 ; 1.095 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -17.380       ;
; fechar                                 ; -1.222 ; -5.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.153 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.669     ; 1.016      ;
; -1.131 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.669     ; 0.994      ;
; -1.075 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.669     ; 0.938      ;
; -1.050 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.669     ; 0.913      ;
; -0.619 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.229     ; 0.922      ;
; -0.609 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.050     ; 1.091      ;
; -0.608 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.043     ; 1.097      ;
; -0.598 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.229     ; 0.901      ;
; -0.583 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.050     ; 1.065      ;
; -0.528 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.056     ; 1.004      ;
; -0.506 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.229     ; 0.809      ;
; -0.505 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.043     ; 0.994      ;
; -0.490 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.050     ; 0.972      ;
; -0.484 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.043     ; 0.973      ;
; -0.483 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.229     ; 0.786      ;
; -0.467 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.050     ; 0.949      ;
; -0.455 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.043     ; 0.944      ;
; -0.431 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.001      ; 1.464      ;
; -0.398 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.056     ; 0.874      ;
; -0.398 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.005     ; 1.425      ;
; -0.365 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.009     ; 0.888      ;
; -0.348 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 1.372      ;
; -0.345 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.001      ; 1.378      ;
; -0.334 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 1.364      ;
; -0.329 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; 0.003      ; 0.864      ;
; -0.327 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.005     ; 1.354      ;
; -0.307 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.001      ; 1.340      ;
; -0.300 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.001      ; 1.333      ;
; -0.281 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.005     ; 1.308      ;
; -0.274 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.005     ; 1.301      ;
; -0.271 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 1.295      ;
; -0.270 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 0.003      ; 0.805      ;
; -0.261 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 1.291      ;
; -0.248 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.009     ; 0.771      ;
; -0.232 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.209 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.241      ;
; -0.206 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 1.230      ;
; -0.205 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; 0.096      ; 0.833      ;
; -0.162 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.194      ;
; -0.121 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.008     ; 1.145      ;
; -0.120 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 1.150      ;
; -0.118 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 0.096      ; 0.746      ;
; -0.037 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.069      ;
; -0.031 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; -0.002     ; 1.061      ;
; 0.067  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.965      ;
; 0.071  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.340      ; 1.301      ;
; 0.094  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.284      ; 1.222      ;
; 0.097  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.935      ;
; 0.175  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.337      ; 1.194      ;
; 0.177  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.855      ;
; 0.253  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.337      ; 1.116      ;
; 0.303  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.729      ;
; 0.307  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.340      ; 1.065      ;
; 0.408  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.284      ; 0.908      ;
; 0.629  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.642      ; 1.545      ;
; 0.632  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.639      ; 1.539      ;
; 0.636  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.340      ; 0.736      ;
; 0.641  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.639      ; 1.530      ;
; 0.656  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.340      ; 0.716      ;
; 0.663  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.642      ; 1.511      ;
; 1.124  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 1.639      ; 1.188      ;
; 1.129  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.642      ; 1.545      ;
; 1.132  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.639      ; 1.539      ;
; 1.141  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.639      ; 1.530      ;
; 1.159  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 1.639      ; 1.153      ;
; 1.163  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.642      ; 1.511      ;
; 1.420  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 1.639      ; 0.892      ;
; 1.445  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 1.642      ; 0.870      ;
; 1.476  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 1.642      ; 0.839      ;
; 1.534  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 1.639      ; 0.778      ;
; 1.601  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 1.642      ; 0.714      ;
; 1.606  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 1.642      ; 0.709      ;
; 1.624  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 1.639      ; 1.188      ;
; 1.659  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 1.639      ; 1.153      ;
; 1.920  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 1.639      ; 0.892      ;
; 1.945  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 1.642      ; 0.870      ;
; 1.976  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 1.642      ; 0.839      ;
; 2.034  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 1.639      ; 0.778      ;
; 2.101  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 1.642      ; 0.714      ;
; 2.106  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 1.642      ; 0.709      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.154 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.044      ; 0.730      ;
; -0.142 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.044      ; 0.718      ;
; -0.109 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.038      ; 0.679      ;
; -0.029 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.038      ; 0.599      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.150 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.051      ; 0.733      ;
; -0.135 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.051      ; 0.718      ;
; -0.103 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.045      ; 0.680      ;
; -0.022 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.045      ; 0.599      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.143 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.221      ; 0.610      ;
; 0.147 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.221      ; 0.606      ;
; 0.276 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.227      ; 0.483      ;
; 0.278 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.227      ; 0.481      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.487 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.667      ; 0.712      ;
; 0.506 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.667      ; 0.693      ;
; 0.534 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.661      ; 0.659      ;
; 0.574 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.661      ; 0.619      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.568 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.642      ; 0.367      ;
; -1.568 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.642      ; 0.367      ;
; -1.565 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.639      ; 0.367      ;
; -1.565 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.639      ; 0.367      ;
; -1.226 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.642      ; 0.709      ;
; -1.221 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.642      ; 0.714      ;
; -1.159 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.639      ; 0.773      ;
; -1.068 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.642      ; 0.367      ;
; -1.068 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.642      ; 0.367      ;
; -1.065 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.639      ; 0.367      ;
; -1.065 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.639      ; 0.367      ;
; -1.061 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.639      ; 0.871      ;
; -0.726 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.642      ; 0.709      ;
; -0.721 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.642      ; 0.714      ;
; -0.659 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.639      ; 0.773      ;
; -0.561 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.639      ; 0.871      ;
; -0.283 ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.642      ; 1.511      ;
; -0.261 ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.639      ; 1.530      ;
; -0.252 ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.639      ; 1.539      ;
; -0.249 ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.642      ; 1.545      ;
; 0.191  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.284      ; 0.627      ;
; 0.215  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.217  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.642      ; 1.511      ;
; 0.224  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.340      ; 0.716      ;
; 0.239  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.639      ; 1.530      ;
; 0.244  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.340      ; 0.736      ;
; 0.244  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.340      ; 0.736      ;
; 0.248  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.639      ; 1.539      ;
; 0.251  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.642      ; 1.545      ;
; 0.305  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.340      ; 0.797      ;
; 0.345  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.337      ; 0.834      ;
; 0.472  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.284      ; 0.908      ;
; 0.627  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.337      ; 1.116      ;
; 0.813  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.965      ;
; 0.873  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; 0.096      ; 0.621      ;
; 0.882  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 0.096      ; 0.630      ;
; 0.911  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 1.061      ;
; 0.917  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 1.000  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 1.150      ;
; 1.001  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 1.145      ;
; 1.020  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.009     ; 0.663      ;
; 1.052  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.009     ; 0.695      ;
; 1.086  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 1.230      ;
; 1.089  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.241      ;
; 1.109  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 0.003      ; 0.764      ;
; 1.112  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.141  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 1.291      ;
; 1.148  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.056     ; 0.744      ;
; 1.151  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 1.295      ;
; 1.154  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.005     ; 1.301      ;
; 1.161  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.005     ; 1.308      ;
; 1.180  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.001      ; 1.333      ;
; 1.187  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.001      ; 1.340      ;
; 1.207  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.005     ; 1.354      ;
; 1.209  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; 0.003      ; 0.864      ;
; 1.214  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.002     ; 1.364      ;
; 1.225  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.001      ; 1.378      ;
; 1.228  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.008     ; 1.372      ;
; 1.278  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; -0.005     ; 1.425      ;
; 1.311  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.001      ; 1.464      ;
; 1.335  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.043     ; 0.944      ;
; 1.347  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.050     ; 0.949      ;
; 1.363  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.229     ; 0.786      ;
; 1.364  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.043     ; 0.973      ;
; 1.370  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.050     ; 0.972      ;
; 1.385  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.043     ; 0.994      ;
; 1.386  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.229     ; 0.809      ;
; 1.408  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.056     ; 1.004      ;
; 1.463  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.050     ; 1.065      ;
; 1.478  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.229     ; 0.901      ;
; 1.488  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.043     ; 1.097      ;
; 1.489  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.050     ; 1.091      ;
; 1.499  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.229     ; 0.922      ;
; 1.930  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.669     ; 0.913      ;
; 1.955  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.669     ; 0.938      ;
; 2.011  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.669     ; 0.994      ;
; 2.033  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.669     ; 1.016      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.306 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.661      ; 0.619      ;
; 0.346 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.661      ; 0.659      ;
; 0.374 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.667      ; 0.693      ;
; 0.393 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.667      ; 0.712      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.602 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.227      ; 0.481      ;
; 0.604 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.227      ; 0.483      ;
; 0.733 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.221      ; 0.606      ;
; 0.737 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.221      ; 0.610      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.902 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.045      ; 0.599      ;
; 0.983 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.045      ; 0.680      ;
; 1.015 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.051      ; 0.718      ;
; 1.030 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.051      ; 0.733      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.909 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.038      ; 0.599      ;
; 0.989 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.038      ; 0.679      ;
; 1.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.044      ; 0.718      ;
; 1.034 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.044      ; 0.730      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.421 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.043      ; 0.996      ;
; -0.421 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.043      ; 0.996      ;
; -0.421 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.043      ; 0.996      ;
; -0.421 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.043      ; 0.996      ;
; -0.141 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.383      ; 1.056      ;
; -0.141 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.383      ; 1.056      ;
; -0.141 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.383      ; 1.056      ;
; -0.141 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.383      ; 1.056      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.398 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.050      ; 0.980      ;
; -0.398 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.050      ; 0.980      ;
; -0.398 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.050      ; 0.980      ;
; -0.398 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.050      ; 0.980      ;
; -0.158 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.390      ; 1.080      ;
; -0.158 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.390      ; 1.080      ;
; -0.158 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.390      ; 1.080      ;
; -0.158 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.390      ; 1.080      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'fechar'                                                                                                                                                     ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.387 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; -0.096     ; 0.823      ;
; -0.334 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.056      ; 0.922      ;
; -0.285 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.009      ; 0.826      ;
; -0.215 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; -0.003     ; 0.744      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.208 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.229      ; 0.969      ;
; -0.208 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.229      ; 0.969      ;
; -0.208 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.229      ; 0.969      ;
; -0.208 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.229      ; 0.969      ;
; -0.077 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.513      ; 1.122      ;
; -0.077 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.513      ; 1.122      ;
; -0.077 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.513      ; 1.122      ;
; -0.077 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.513      ; 1.122      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.095 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.669      ; 1.106      ;
; 0.095 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.669      ; 1.106      ;
; 0.095 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.669      ; 1.106      ;
; 0.095 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.669      ; 1.106      ;
; 0.502 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.006      ; 1.036      ;
; 0.502 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.006      ; 1.036      ;
; 0.502 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.006      ; 1.036      ;
; 0.502 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.006      ; 1.036      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.378 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.006      ; 1.036      ;
; 0.378 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.006      ; 1.036      ;
; 0.378 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.006      ; 1.036      ;
; 0.378 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.006      ; 1.036      ;
; 0.785 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.669      ; 1.106      ;
; 0.785 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.669      ; 1.106      ;
; 0.785 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.669      ; 1.106      ;
; 0.785 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.669      ; 1.106      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.957 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.513      ; 1.122      ;
; 0.957 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.513      ; 1.122      ;
; 0.957 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.513      ; 1.122      ;
; 0.957 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.513      ; 1.122      ;
; 1.088 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.229      ; 0.969      ;
; 1.088 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.229      ; 0.969      ;
; 1.088 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.229      ; 0.969      ;
; 1.088 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.229      ; 0.969      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.021 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.383      ; 1.056      ;
; 1.021 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.383      ; 1.056      ;
; 1.021 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.383      ; 1.056      ;
; 1.021 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.383      ; 1.056      ;
; 1.301 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.043      ; 0.996      ;
; 1.301 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.043      ; 0.996      ;
; 1.301 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.043      ; 0.996      ;
; 1.301 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.043      ; 0.996      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.038 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.390      ; 1.080      ;
; 1.038 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.390      ; 1.080      ;
; 1.038 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.390      ; 1.080      ;
; 1.038 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.390      ; 1.080      ;
; 1.278 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.050      ; 0.980      ;
; 1.278 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.050      ; 0.980      ;
; 1.278 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.050      ; 0.980      ;
; 1.278 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.050      ; 0.980      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'fechar'                                                                                                                                                     ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.095 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; -0.003     ; 0.744      ;
; 1.165 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.009      ; 0.826      ;
; 1.214 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.056      ; 0.922      ;
; 1.267 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; -0.096     ; 0.823      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B0|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B0|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B1|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B1|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B2|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B2|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regButtons1|FF_B3|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regButtons1|FF_B3|QS|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B0|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B0|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B1|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B1|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B2|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B2|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; regSenha1|FF_B3|QS|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regSenha1|FF_B3|QS|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fechar'                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; fechar ; Rise       ; fechar                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; fechar|combout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; fechar|combout                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; 2.329  ; 2.329  ; Fall       ; clock           ;
; fechar    ; clock      ; -0.129 ; -0.129 ; Fall       ; clock           ;
; in_b[*]   ; clock      ; 2.762  ; 2.762  ; Fall       ; clock           ;
;  in_b[0]  ; clock      ; 1.203  ; 1.203  ; Fall       ; clock           ;
;  in_b[1]  ; clock      ; 2.762  ; 2.762  ; Fall       ; clock           ;
; in_sn[*]  ; clock      ; 1.865  ; 1.865  ; Fall       ; clock           ;
;  in_sn[0] ; clock      ; 1.841  ; 1.841  ; Fall       ; clock           ;
;  in_sn[1] ; clock      ; 1.865  ; 1.865  ; Fall       ; clock           ;
;  in_sn[2] ; clock      ; 1.695  ; 1.695  ; Fall       ; clock           ;
;  in_sn[3] ; clock      ; 1.836  ; 1.836  ; Fall       ; clock           ;
; ok        ; clock      ; 2.435  ; 2.435  ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -1.944 ; -1.944 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.283  ; 0.283  ; Fall       ; clock           ;
; in_b[*]   ; clock      ; -0.442 ; -0.442 ; Fall       ; clock           ;
;  in_b[0]  ; clock      ; -0.442 ; -0.442 ; Fall       ; clock           ;
;  in_b[1]  ; clock      ; -2.053 ; -2.053 ; Fall       ; clock           ;
; in_sn[*]  ; clock      ; -1.575 ; -1.575 ; Fall       ; clock           ;
;  in_sn[0] ; clock      ; -1.721 ; -1.721 ; Fall       ; clock           ;
;  in_sn[1] ; clock      ; -1.745 ; -1.745 ; Fall       ; clock           ;
;  in_sn[2] ; clock      ; -1.575 ; -1.575 ; Fall       ; clock           ;
;  in_sn[3] ; clock      ; -1.716 ; -1.716 ; Fall       ; clock           ;
; ok        ; clock      ; -1.949 ; -1.949 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 4.816 ; 4.816 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 4.816 ; 4.816 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 4.563 ; 4.563 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 4.563 ; 4.563 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 4.187 ; 4.187 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 4.187 ; 4.187 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 4.267 ; 4.267 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 4.267 ; 4.267 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_b[*]   ; clock                                  ; 5.117 ; 5.117 ; Fall       ; clock                                  ;
;  out_b[0]  ; clock                                  ; 4.896 ; 4.896 ; Fall       ; clock                                  ;
;  out_b[1]  ; clock                                  ; 4.828 ; 4.828 ; Fall       ; clock                                  ;
;  out_b[2]  ; clock                                  ; 5.113 ; 5.113 ; Fall       ; clock                                  ;
;  out_b[3]  ; clock                                  ; 5.117 ; 5.117 ; Fall       ; clock                                  ;
; out_sc[*]  ; clock                                  ; 4.792 ; 4.792 ; Fall       ; clock                                  ;
;  out_sc[0] ; clock                                  ; 4.497 ; 4.497 ; Fall       ; clock                                  ;
;  out_sc[1] ; clock                                  ; 4.792 ; 4.792 ; Fall       ; clock                                  ;
;  out_sc[2] ; clock                                  ; 4.509 ; 4.509 ; Fall       ; clock                                  ;
;  out_sc[3] ; clock                                  ; 4.504 ; 4.504 ; Fall       ; clock                                  ;
; out_sn[*]  ; clock                                  ; 3.795 ; 3.795 ; Fall       ; clock                                  ;
;  out_sn[0] ; clock                                  ; 3.795 ; 3.795 ; Fall       ; clock                                  ;
;  out_sn[1] ; clock                                  ; 3.692 ; 3.692 ; Fall       ; clock                                  ;
;  out_sn[2] ; clock                                  ; 3.767 ; 3.767 ; Fall       ; clock                                  ;
;  out_sn[3] ; clock                                  ; 3.715 ; 3.715 ; Fall       ; clock                                  ;
; out_sp[*]  ; fechar                                 ; 3.698 ; 3.698 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 3.618 ; 3.618 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 3.463 ; 3.463 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 3.698 ; 3.698 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 3.443 ; 3.443 ; Rise       ; fechar                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 4.753 ; 4.753 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 4.753 ; 4.753 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 4.462 ; 4.462 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 4.462 ; 4.462 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 4.049 ; 4.049 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 4.049 ; 4.049 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 4.036 ; 4.036 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 4.036 ; 4.036 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_b[*]   ; clock                                  ; 3.465 ; 3.465 ; Fall       ; clock                                  ;
;  out_b[0]  ; clock                                  ; 3.663 ; 3.663 ; Fall       ; clock                                  ;
;  out_b[1]  ; clock                                  ; 3.465 ; 3.465 ; Fall       ; clock                                  ;
;  out_b[2]  ; clock                                  ; 3.741 ; 3.741 ; Fall       ; clock                                  ;
;  out_b[3]  ; clock                                  ; 3.713 ; 3.713 ; Fall       ; clock                                  ;
; out_sc[*]  ; clock                                  ; 4.355 ; 4.355 ; Fall       ; clock                                  ;
;  out_sc[0] ; clock                                  ; 4.369 ; 4.369 ; Fall       ; clock                                  ;
;  out_sc[1] ; clock                                  ; 4.475 ; 4.475 ; Fall       ; clock                                  ;
;  out_sc[2] ; clock                                  ; 4.363 ; 4.363 ; Fall       ; clock                                  ;
;  out_sc[3] ; clock                                  ; 4.355 ; 4.355 ; Fall       ; clock                                  ;
; out_sn[*]  ; clock                                  ; 3.692 ; 3.692 ; Fall       ; clock                                  ;
;  out_sn[0] ; clock                                  ; 3.795 ; 3.795 ; Fall       ; clock                                  ;
;  out_sn[1] ; clock                                  ; 3.692 ; 3.692 ; Fall       ; clock                                  ;
;  out_sn[2] ; clock                                  ; 3.767 ; 3.767 ; Fall       ; clock                                  ;
;  out_sn[3] ; clock                                  ; 3.715 ; 3.715 ; Fall       ; clock                                  ;
; out_sp[*]  ; fechar                                 ; 3.443 ; 3.443 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 3.618 ; 3.618 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 3.463 ; 3.463 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 3.698 ; 3.698 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 3.443 ; 3.443 ; Rise       ; fechar                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; in_b[0]    ; dec_display[2] ; 3.842 ;       ;       ; 3.842 ;
; in_b[0]    ; dec_display[3] ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; in_b[0]    ; dec_display[4] ;       ; 3.543 ; 3.543 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 3.806 ; 3.806 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 3.802 ; 3.802 ;       ;
; in_b[1]    ; dec_display[0] ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; in_b[1]    ; dec_display[2] ;       ; 5.401 ; 5.401 ;       ;
; in_b[1]    ; dec_display[3] ; 5.299 ; 5.299 ; 5.299 ; 5.299 ;
; in_b[1]    ; dec_display[4] ; 5.149 ;       ;       ; 5.149 ;
; in_b[1]    ; dec_display[5] ;       ; 5.393 ; 5.393 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 5.442 ; 5.442 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; in_b[0]    ; dec_display[2] ; 3.842 ;       ;       ; 3.842 ;
; in_b[0]    ; dec_display[3] ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; in_b[0]    ; dec_display[4] ;       ; 3.543 ; 3.543 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 3.806 ; 3.806 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 3.802 ; 3.802 ;       ;
; in_b[1]    ; dec_display[0] ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; in_b[1]    ; dec_display[2] ;       ; 5.401 ; 5.401 ;       ;
; in_b[1]    ; dec_display[3] ; 5.299 ; 5.299 ; 5.299 ; 5.299 ;
; in_b[1]    ; dec_display[4] ; 5.149 ;       ;       ; 5.149 ;
; in_b[1]    ; dec_display[5] ;       ; 5.393 ; 5.393 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 5.442 ; 5.442 ;       ;
+------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                   ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -3.121  ; -2.524  ; -1.127   ; 0.378   ; -1.380              ;
;  Integrador:Integrador1|estado.aberto_s ; 0.487   ; 0.094   ; -0.233   ; 0.378   ; -0.500              ;
;  Integrador:Integrador2|estado.aberto_s ; -0.076  ; 0.503   ; -0.760   ; 0.957   ; -0.500              ;
;  Integrador:Integrador3|estado.aberto_s ; -0.692  ; 0.902   ; -1.073   ; 1.038   ; -0.500              ;
;  Integrador:Integrador4|estado.aberto_s ; -0.697  ; 0.909   ; -1.127   ; 1.021   ; -0.500              ;
;  clock                                  ; -3.121  ; -2.524  ; N/A      ; N/A     ; -1.380              ;
;  fechar                                 ; N/A     ; N/A     ; -0.629   ; 1.026   ; -1.222              ;
; Design-wide TNS                         ; -21.863 ; -16.193 ; -14.653  ; 0.0     ; -38.602             ;
;  Integrador:Integrador1|estado.aberto_s ; 0.000   ; 0.000   ; -0.932   ; 0.000   ; -4.000              ;
;  Integrador:Integrador2|estado.aberto_s ; -0.146  ; 0.000   ; -3.040   ; 0.000   ; -4.000              ;
;  Integrador:Integrador3|estado.aberto_s ; -2.413  ; 0.000   ; -4.292   ; 0.000   ; -4.000              ;
;  Integrador:Integrador4|estado.aberto_s ; -2.434  ; 0.000   ; -4.508   ; 0.000   ; -4.000              ;
;  clock                                  ; -16.870 ; -16.193 ; N/A      ; N/A     ; -17.380             ;
;  fechar                                 ; N/A     ; N/A     ; -1.881   ; 0.000   ; -5.222              ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cancel    ; clock      ; 4.476 ; 4.476 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.523 ; 0.523 ; Fall       ; clock           ;
; in_b[*]   ; clock      ; 4.932 ; 4.932 ; Fall       ; clock           ;
;  in_b[0]  ; clock      ; 2.555 ; 2.555 ; Fall       ; clock           ;
;  in_b[1]  ; clock      ; 4.932 ; 4.932 ; Fall       ; clock           ;
; in_sn[*]  ; clock      ; 3.396 ; 3.396 ; Fall       ; clock           ;
;  in_sn[0] ; clock      ; 3.372 ; 3.372 ; Fall       ; clock           ;
;  in_sn[1] ; clock      ; 3.396 ; 3.396 ; Fall       ; clock           ;
;  in_sn[2] ; clock      ; 3.064 ; 3.064 ; Fall       ; clock           ;
;  in_sn[3] ; clock      ; 3.371 ; 3.371 ; Fall       ; clock           ;
; ok        ; clock      ; 4.763 ; 4.763 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -1.944 ; -1.944 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.283  ; 0.283  ; Fall       ; clock           ;
; in_b[*]   ; clock      ; -0.442 ; -0.442 ; Fall       ; clock           ;
;  in_b[0]  ; clock      ; -0.442 ; -0.442 ; Fall       ; clock           ;
;  in_b[1]  ; clock      ; -2.053 ; -2.053 ; Fall       ; clock           ;
; in_sn[*]  ; clock      ; -1.575 ; -1.575 ; Fall       ; clock           ;
;  in_sn[0] ; clock      ; -1.721 ; -1.721 ; Fall       ; clock           ;
;  in_sn[1] ; clock      ; -1.745 ; -1.745 ; Fall       ; clock           ;
;  in_sn[2] ; clock      ; -1.575 ; -1.575 ; Fall       ; clock           ;
;  in_sn[3] ; clock      ; -1.716 ; -1.716 ; Fall       ; clock           ;
; ok        ; clock      ; -1.949 ; -1.949 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 9.074 ; 9.074 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 9.074 ; 9.074 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 8.750 ; 8.750 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 8.750 ; 8.750 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 7.892 ; 7.892 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 7.892 ; 7.892 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 8.093 ; 8.093 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 8.093 ; 8.093 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_b[*]   ; clock                                  ; 9.776 ; 9.776 ; Fall       ; clock                                  ;
;  out_b[0]  ; clock                                  ; 9.279 ; 9.279 ; Fall       ; clock                                  ;
;  out_b[1]  ; clock                                  ; 9.153 ; 9.153 ; Fall       ; clock                                  ;
;  out_b[2]  ; clock                                  ; 9.776 ; 9.776 ; Fall       ; clock                                  ;
;  out_b[3]  ; clock                                  ; 9.771 ; 9.771 ; Fall       ; clock                                  ;
; out_sc[*]  ; clock                                  ; 9.105 ; 9.105 ; Fall       ; clock                                  ;
;  out_sc[0] ; clock                                  ; 8.479 ; 8.479 ; Fall       ; clock                                  ;
;  out_sc[1] ; clock                                  ; 9.105 ; 9.105 ; Fall       ; clock                                  ;
;  out_sc[2] ; clock                                  ; 8.465 ; 8.465 ; Fall       ; clock                                  ;
;  out_sc[3] ; clock                                  ; 8.472 ; 8.472 ; Fall       ; clock                                  ;
; out_sn[*]  ; clock                                  ; 6.805 ; 6.805 ; Fall       ; clock                                  ;
;  out_sn[0] ; clock                                  ; 6.805 ; 6.805 ; Fall       ; clock                                  ;
;  out_sn[1] ; clock                                  ; 6.591 ; 6.591 ; Fall       ; clock                                  ;
;  out_sn[2] ; clock                                  ; 6.732 ; 6.732 ; Fall       ; clock                                  ;
;  out_sn[3] ; clock                                  ; 6.634 ; 6.634 ; Fall       ; clock                                  ;
; out_sp[*]  ; fechar                                 ; 7.111 ; 7.111 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 6.924 ; 6.924 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 6.600 ; 6.600 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.111 ; 7.111 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 6.591 ; 6.591 ; Rise       ; fechar                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 4.753 ; 4.753 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 4.753 ; 4.753 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 4.462 ; 4.462 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 4.462 ; 4.462 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 4.049 ; 4.049 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 4.049 ; 4.049 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 4.036 ; 4.036 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 4.036 ; 4.036 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_b[*]   ; clock                                  ; 3.465 ; 3.465 ; Fall       ; clock                                  ;
;  out_b[0]  ; clock                                  ; 3.663 ; 3.663 ; Fall       ; clock                                  ;
;  out_b[1]  ; clock                                  ; 3.465 ; 3.465 ; Fall       ; clock                                  ;
;  out_b[2]  ; clock                                  ; 3.741 ; 3.741 ; Fall       ; clock                                  ;
;  out_b[3]  ; clock                                  ; 3.713 ; 3.713 ; Fall       ; clock                                  ;
; out_sc[*]  ; clock                                  ; 4.355 ; 4.355 ; Fall       ; clock                                  ;
;  out_sc[0] ; clock                                  ; 4.369 ; 4.369 ; Fall       ; clock                                  ;
;  out_sc[1] ; clock                                  ; 4.475 ; 4.475 ; Fall       ; clock                                  ;
;  out_sc[2] ; clock                                  ; 4.363 ; 4.363 ; Fall       ; clock                                  ;
;  out_sc[3] ; clock                                  ; 4.355 ; 4.355 ; Fall       ; clock                                  ;
; out_sn[*]  ; clock                                  ; 3.692 ; 3.692 ; Fall       ; clock                                  ;
;  out_sn[0] ; clock                                  ; 3.795 ; 3.795 ; Fall       ; clock                                  ;
;  out_sn[1] ; clock                                  ; 3.692 ; 3.692 ; Fall       ; clock                                  ;
;  out_sn[2] ; clock                                  ; 3.767 ; 3.767 ; Fall       ; clock                                  ;
;  out_sn[3] ; clock                                  ; 3.715 ; 3.715 ; Fall       ; clock                                  ;
; out_sp[*]  ; fechar                                 ; 3.443 ; 3.443 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 3.618 ; 3.618 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 3.463 ; 3.463 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 3.698 ; 3.698 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 3.443 ; 3.443 ; Rise       ; fechar                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; in_b[0]    ; dec_display[2] ; 7.375 ;       ;       ; 7.375 ;
; in_b[0]    ; dec_display[3] ; 7.049 ; 7.049 ; 7.049 ; 7.049 ;
; in_b[0]    ; dec_display[4] ;       ; 6.729 ; 6.729 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 7.344 ; 7.344 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 7.332 ; 7.332 ;       ;
; in_b[1]    ; dec_display[0] ; 9.480 ; 9.480 ; 9.480 ; 9.480 ;
; in_b[1]    ; dec_display[2] ;       ; 9.752 ; 9.752 ;       ;
; in_b[1]    ; dec_display[3] ; 9.500 ; 9.500 ; 9.500 ; 9.500 ;
; in_b[1]    ; dec_display[4] ; 9.180 ;       ;       ; 9.180 ;
; in_b[1]    ; dec_display[5] ;       ; 9.718 ; 9.718 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 9.885 ; 9.885 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; in_b[0]    ; dec_display[2] ; 3.842 ;       ;       ; 3.842 ;
; in_b[0]    ; dec_display[3] ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; in_b[0]    ; dec_display[4] ;       ; 3.543 ; 3.543 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 3.806 ; 3.806 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 3.802 ; 3.802 ;       ;
; in_b[1]    ; dec_display[0] ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; in_b[1]    ; dec_display[2] ;       ; 5.401 ; 5.401 ;       ;
; in_b[1]    ; dec_display[3] ; 5.299 ; 5.299 ; 5.299 ; 5.299 ;
; in_b[1]    ; dec_display[4] ; 5.149 ;       ;       ; 5.149 ;
; in_b[1]    ; dec_display[5] ;       ; 5.393 ; 5.393 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 5.442 ; 5.442 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 42       ;
; fechar                                 ; clock                                  ; 0        ; 0        ; 18       ; 4        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 8        ; 4        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 8        ; 4        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; clock                                  ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; clock                                  ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; clock                                  ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; clock                                  ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 42       ;
; fechar                                 ; clock                                  ; 0        ; 0        ; 18       ; 4        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 8        ; 4        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 8        ; 4        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; clock                                  ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; clock                                  ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; clock                                  ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; clock                                  ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar                                 ; 0        ; 4        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar                                 ; 0        ; 4        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 8        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Nov 24 23:40:28 2017
Info: Command: quartus_sta Armario -c Armario
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Armario.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fechar fechar
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador1|estado.aberto_s Integrador:Integrador1|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador2|estado.aberto_s Integrador:Integrador2|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador3|estado.aberto_s Integrador:Integrador3|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador4|estado.aberto_s Integrador:Integrador4|estado.aberto_s
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.121       -16.870 clock 
    Info (332119):    -0.697        -2.434 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -0.692        -2.413 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.076        -0.146 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.490         0.000 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case hold slack is -2.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.524       -16.193 clock 
    Info (332119):     0.094         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.503         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.231         0.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     1.237         0.000 Integrador:Integrador4|estado.aberto_s 
Info (332146): Worst-case recovery slack is -1.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.127        -4.508 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -1.073        -4.292 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.760        -3.040 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.629        -1.881 fechar 
    Info (332119):    -0.233        -0.932 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case removal slack is 0.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.592         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     1.026         0.000 fechar 
    Info (332119):     1.404         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.719         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.780         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 clock 
    Info (332119):    -1.222        -5.222 fechar 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.153
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.153        -4.137 clock 
    Info (332119):    -0.154        -0.434 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -0.150        -0.410 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     0.143         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.487         0.000 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case hold slack is -1.568
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.568       -10.933 clock 
    Info (332119):     0.306         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.602         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.902         0.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     0.909         0.000 Integrador:Integrador4|estado.aberto_s 
Info (332146): Worst-case recovery slack is -0.421
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.421        -1.684 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -0.398        -1.592 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.387        -1.221 fechar 
    Info (332119):    -0.208        -0.832 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.095         0.000 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case removal slack is 0.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.378         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.957         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.021         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.038         0.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     1.095         0.000 fechar 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 clock 
    Info (332119):    -1.222        -5.222 fechar 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 464 megabytes
    Info: Processing ended: Fri Nov 24 23:40:29 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


