TimeQuest Timing Analyzer report for SingleCycleOne
Mon May 09 16:40:05 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'NEXT'
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'NEXT'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Slow Model Minimum Pulse Width: 'NEXT'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'NEXT'
 26. Fast Model Setup: 'CLK'
 27. Fast Model Hold: 'NEXT'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Minimum Pulse Width: 'CLK'
 30. Fast Model Minimum Pulse Width: 'NEXT'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Report TCCS
 43. Report RSKM
 44. Unconstrained Paths
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SingleCycleOne                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; NEXT       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { NEXT } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 265.46 MHz ; 235.07 MHz      ; CLK        ; limit due to high minimum pulse width violation (tch)         ;
; 791.14 MHz ; 450.05 MHz      ; NEXT       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; NEXT  ; -6.737 ; -241.571      ;
; CLK   ; -2.767 ; -367.043      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; NEXT  ; 0.555 ; 0.000         ;
; CLK   ; 1.380 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.627 ; -702.736              ;
; NEXT  ; -1.222 ; -43.222               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'NEXT'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.737 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[23]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.491      ;
; -6.727 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[27]       ; CLK          ; NEXT        ; 1.000        ; 0.916      ; 8.679      ;
; -6.724 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[19]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.478      ;
; -6.715 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[23]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.469      ;
; -6.705 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[27]       ; CLK          ; NEXT        ; 1.000        ; 0.916      ; 8.657      ;
; -6.702 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[19]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.456      ;
; -6.512 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[18]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.266      ;
; -6.494 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[10]       ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.985      ;
; -6.491 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[29]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.284      ;
; -6.490 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[18]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.244      ;
; -6.472 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[10]       ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.963      ;
; -6.469 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[29]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.262      ;
; -6.468 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[31]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.261      ;
; -6.459 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[23]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.213      ;
; -6.449 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[27]       ; CLK          ; NEXT        ; 1.000        ; 0.916      ; 8.401      ;
; -6.446 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[19]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.200      ;
; -6.446 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[31]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.239      ;
; -6.422 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[30]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.215      ;
; -6.400 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[30]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.193      ;
; -6.372 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[23]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.126      ;
; -6.362 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[27]       ; CLK          ; NEXT        ; 1.000        ; 0.916      ; 8.314      ;
; -6.359 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[19]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.113      ;
; -6.319 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[25]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 8.147      ;
; -6.297 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[25]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 8.125      ;
; -6.288 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[23]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.042      ;
; -6.283 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[28]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.076      ;
; -6.278 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[27]       ; CLK          ; NEXT        ; 1.000        ; 0.916      ; 8.230      ;
; -6.275 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[19]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 8.029      ;
; -6.269 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[24]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 8.097      ;
; -6.261 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[28]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.054      ;
; -6.247 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[24]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 8.075      ;
; -6.234 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[18]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.988      ;
; -6.216 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[10]       ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.707      ;
; -6.213 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[29]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 8.006      ;
; -6.190 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[31]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.983      ;
; -6.147 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[18]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.901      ;
; -6.144 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[30]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.937      ;
; -6.129 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[10]       ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.620      ;
; -6.126 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[29]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.919      ;
; -6.103 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[31]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.896      ;
; -6.079 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[11]       ; CLK          ; NEXT        ; 1.000        ; 0.685      ; 7.800      ;
; -6.063 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[18]       ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.817      ;
; -6.062 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[15]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.855      ;
; -6.057 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[30]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.850      ;
; -6.057 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[11]       ; CLK          ; NEXT        ; 1.000        ; 0.685      ; 7.778      ;
; -6.045 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[10]       ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.536      ;
; -6.042 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[29]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.835      ;
; -6.041 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[25]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 7.869      ;
; -6.040 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[15]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.833      ;
; -6.019 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[31]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.812      ;
; -6.005 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[28]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.798      ;
; -5.991 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[24]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 7.819      ;
; -5.973 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[30]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.766      ;
; -5.954 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[25]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 7.782      ;
; -5.949 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[7]        ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.440      ;
; -5.927 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[7]        ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.418      ;
; -5.922 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[23]       ; CLK          ; NEXT        ; 1.000        ; 0.690      ; 7.648      ;
; -5.918 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[28]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.711      ;
; -5.912 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[27]       ; CLK          ; NEXT        ; 1.000        ; 0.888      ; 7.836      ;
; -5.909 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[19]       ; CLK          ; NEXT        ; 1.000        ; 0.690      ; 7.635      ;
; -5.904 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[24]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 7.732      ;
; -5.895 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[16]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.688      ;
; -5.873 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[16]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.666      ;
; -5.870 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[25]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 7.698      ;
; -5.845 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[8]        ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.599      ;
; -5.834 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[28]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.627      ;
; -5.824 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[12]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.617      ;
; -5.823 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[8]        ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.577      ;
; -5.820 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[24]       ; CLK          ; NEXT        ; 1.000        ; 0.792      ; 7.648      ;
; -5.814 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[22]       ; CLK          ; NEXT        ; 1.000        ; 0.743      ; 7.593      ;
; -5.802 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[12]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.595      ;
; -5.801 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[11]       ; CLK          ; NEXT        ; 1.000        ; 0.685      ; 7.522      ;
; -5.792 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[22]       ; CLK          ; NEXT        ; 1.000        ; 0.743      ; 7.571      ;
; -5.784 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[15]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.577      ;
; -5.755 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[17]       ; CLK          ; NEXT        ; 1.000        ; 0.916      ; 7.707      ;
; -5.753 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[6]        ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.244      ;
; -5.733 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[17]       ; CLK          ; NEXT        ; 1.000        ; 0.916      ; 7.685      ;
; -5.731 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[6]        ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.222      ;
; -5.714 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[14]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.507      ;
; -5.714 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[11]       ; CLK          ; NEXT        ; 1.000        ; 0.685      ; 7.435      ;
; -5.710 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[20]       ; CLK          ; NEXT        ; 1.000        ; 0.743      ; 7.489      ;
; -5.697 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[18]       ; CLK          ; NEXT        ; 1.000        ; 0.690      ; 7.423      ;
; -5.697 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[15]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.490      ;
; -5.692 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[14]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.485      ;
; -5.688 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[20]       ; CLK          ; NEXT        ; 1.000        ; 0.743      ; 7.467      ;
; -5.684 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[5]        ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.438      ;
; -5.679 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[10]       ; CLK          ; NEXT        ; 1.000        ; 0.427      ; 7.142      ;
; -5.676 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[29]       ; CLK          ; NEXT        ; 1.000        ; 0.729      ; 7.441      ;
; -5.671 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[7]        ; CLK          ; NEXT        ; 1.000        ; 0.455      ; 7.162      ;
; -5.662 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[5]        ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.416      ;
; -5.653 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[31]       ; CLK          ; NEXT        ; 1.000        ; 0.729      ; 7.418      ;
; -5.630 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[11]       ; CLK          ; NEXT        ; 1.000        ; 0.685      ; 7.351      ;
; -5.617 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[16]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.410      ;
; -5.613 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[15]       ; CLK          ; NEXT        ; 1.000        ; 0.757      ; 7.406      ;
; -5.612 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[4]        ; CLK          ; NEXT        ; 1.000        ; 0.718      ; 7.366      ;
; -5.607 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[30]       ; CLK          ; NEXT        ; 1.000        ; 0.729      ; 7.372      ;
; -5.603 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[4] ; CLK          ; NEXT        ; 0.500        ; 0.385      ; 6.524      ;
; -5.603 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[1] ; CLK          ; NEXT        ; 0.500        ; 0.385      ; 6.524      ;
; -5.603 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[0] ; CLK          ; NEXT        ; 0.500        ; 0.385      ; 6.524      ;
; -5.603 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[3] ; CLK          ; NEXT        ; 0.500        ; 0.385      ; 6.524      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                  ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.767 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.785      ;
; -2.744 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.762      ;
; -2.663 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.681      ;
; -2.601 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.619      ;
; -2.596 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.614      ;
; -2.587 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.605      ;
; -2.582 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.600      ;
; -2.578 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.596      ;
; -2.573 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.591      ;
; -2.540 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.558      ;
; -2.452 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.470      ;
; -2.429 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.447      ;
; -2.348 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.366      ;
; -2.345 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.363      ;
; -2.309 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.081      ; 3.355      ;
; -2.300 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.318      ;
; -2.291 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.309      ;
; -2.277 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.295      ;
; -2.272 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.290      ;
; -2.268 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.286      ;
; -2.267 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.285      ;
; -2.258 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.276      ;
; -2.244 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.262      ;
; -2.242 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.260      ;
; -2.237 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.053      ; 3.255      ;
; -2.202 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                                            ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.081      ; 3.248      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
; -2.189 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.101      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'NEXT'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                          ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.555 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[3]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 1.539      ;
; 0.556 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[5]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 1.540      ;
; 0.557 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 1.541      ;
; 0.647 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13] ; tristateEN:inst11|DOUT[13]               ; CLK          ; NEXT        ; 0.000        ; 0.715      ; 1.628      ;
; 0.734 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20] ; tristateEN:inst11|DOUT[20]               ; CLK          ; NEXT        ; 0.000        ; 0.715      ; 1.715      ;
; 0.764 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.455      ; 1.485      ;
; 0.820 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[4] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 1.046      ;
; 0.986 ; r_typeIn:inst4|adder:inst4|t1[4]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[4] ; NEXT         ; NEXT        ; 0.000        ; 0.075      ; 1.327      ;
; 0.990 ; r_typeIn:inst4|adder:inst4|t1[2]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[2] ; NEXT         ; NEXT        ; 0.000        ; 0.075      ; 1.331      ;
; 0.994 ; r_typeIn:inst4|adder:inst4|t1[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[3] ; NEXT         ; NEXT        ; 0.000        ; 0.075      ; 1.335      ;
; 1.023 ; r_typeIn:inst4|adder:inst4|t1[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[0] ; NEXT         ; NEXT        ; 0.000        ; 0.075      ; 1.364      ;
; 1.034 ; r_typeIn:inst4|adder:inst4|t1[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[1] ; NEXT         ; NEXT        ; 0.000        ; 0.075      ; 1.375      ;
; 1.044 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 2.226      ;
; 1.110 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18] ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.690      ; 2.066      ;
; 1.186 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 2.368      ;
; 1.251 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[14] ; tristateEN:inst11|DOUT[14]               ; CLK          ; NEXT        ; 0.000        ; 0.729      ; 2.246      ;
; 1.254 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.238      ;
; 1.255 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.239      ;
; 1.256 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[8]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.240      ;
; 1.256 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[5]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.240      ;
; 1.293 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[2] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 1.519      ;
; 1.295 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[3]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.279      ;
; 1.300 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.284      ;
; 1.309 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[10]               ; CLK          ; NEXT        ; 0.000        ; 0.455      ; 2.030      ;
; 1.328 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23] ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 0.000        ; 0.690      ; 2.284      ;
; 1.343 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 1.494      ;
; 1.359 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[8]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.343      ;
; 1.360 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.344      ;
; 1.363 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; 0.455      ; 2.084      ;
; 1.374 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[0] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 1.600      ;
; 1.376 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[0]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 1.527      ;
; 1.409 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.393      ;
; 1.409 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 1.560      ;
; 1.411 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[11]               ; CLK          ; NEXT        ; 0.000        ; 0.685      ; 2.362      ;
; 1.411 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 2.593      ;
; 1.466 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[0]  ; tristateEN:inst11|DOUT[0]                ; CLK          ; NEXT        ; 0.000        ; 0.729      ; 2.461      ;
; 1.467 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.451      ;
; 1.486 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.509      ;
; 1.487 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 2.669      ;
; 1.488 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.472      ;
; 1.489 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.473      ;
; 1.496 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[5]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.480      ;
; 1.496 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[8]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.480      ;
; 1.497 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.481      ;
; 1.516 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29] ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 0.000        ; 0.729      ; 2.511      ;
; 1.577 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[1]  ; tristateEN:inst11|DOUT[1]                ; CLK          ; NEXT        ; 0.000        ; 0.690      ; 2.533      ;
; 1.579 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25] ; tristateEN:inst11|DOUT[25]               ; CLK          ; NEXT        ; 0.000        ; 0.764      ; 2.609      ;
; 1.609 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 2.791      ;
; 1.643 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.666      ;
; 1.644 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.667      ;
; 1.676 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[3] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 1.902      ;
; 1.679 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13] ; tristateEN:inst11|DOUT[13]               ; CLK          ; NEXT        ; 0.000        ; 0.715      ; 2.660      ;
; 1.689 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[16]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.712      ;
; 1.707 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[12]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.730      ;
; 1.723 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[12] ; tristateEN:inst11|DOUT[12]               ; CLK          ; NEXT        ; 0.000        ; 0.729      ; 2.718      ;
; 1.747 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[4] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 1.973      ;
; 1.750 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.734      ;
; 1.757 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[1] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 1.983      ;
; 1.758 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.781      ;
; 1.759 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[1]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 1.910      ;
; 1.762 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.746      ;
; 1.778 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 2.960      ;
; 1.795 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[3]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 1.946      ;
; 1.799 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19] ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 0.000        ; 0.690      ; 2.755      ;
; 1.813 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.836      ;
; 1.816 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]  ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.427      ; 2.509      ;
; 1.821 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.805      ;
; 1.832 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]  ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.427      ; 2.525      ;
; 1.844 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[12]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.867      ;
; 1.853 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[16]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.876      ;
; 1.861 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18] ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.690      ; 2.817      ;
; 1.865 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.849      ;
; 1.866 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 2.017      ;
; 1.885 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; 0.455      ; 2.606      ;
; 1.889 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 3.071      ;
; 1.905 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.916      ; 3.087      ;
; 1.912 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.935      ;
; 1.916 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[2] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 2.142      ;
; 1.918 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 2.069      ;
; 1.921 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[1]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 2.905      ;
; 1.932 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[16]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.955      ;
; 1.935 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[1]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 2.086      ;
; 1.936 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.455      ; 2.657      ;
; 1.968 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 2.991      ;
; 1.987 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[3] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 2.213      ;
; 1.989 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[3]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 2.140      ;
; 1.997 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31] ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 0.000        ; 0.729      ; 2.992      ;
; 2.006 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[0]                ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 3.029      ;
; 2.014 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27] ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.888      ; 3.168      ;
; 2.033 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 3.056      ;
; 2.035 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 3.019      ;
; 2.035 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[13]               ; CLK          ; NEXT        ; 0.000        ; 0.743      ; 3.044      ;
; 2.048 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 3.032      ;
; 2.053 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[3]                ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 3.037      ;
; 2.053 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[7]  ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; 0.427      ; 2.746      ;
; 2.058 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[4] ; CLK          ; NEXT        ; -0.500       ; 0.460      ; 2.284      ;
; 2.060 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; -0.500       ; 0.385      ; 2.211      ;
; 2.065 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.757      ; 3.088      ;
; 2.070 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.455      ; 2.791      ;
; 2.078 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 0.000        ; 0.718      ; 3.062      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.380 ; tristateEN:inst11|DOUT[3]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg3  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 0.948      ;
; 1.385 ; tristateEN:inst11|DOUT[23]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg23 ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 0.953      ;
; 1.386 ; tristateEN:inst11|DOUT[2]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 0.954      ;
; 1.425 ; tristateEN:inst11|DOUT[12]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 0.954      ;
; 1.425 ; tristateEN:inst11|DOUT[0]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 0.954      ;
; 1.626 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.913      ;
; 1.626 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.913      ;
; 1.628 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.915      ;
; 1.637 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.924      ;
; 1.642 ; tristateEN:inst11|DOUT[19]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.210      ;
; 1.642 ; tristateEN:inst11|DOUT[18]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.210      ;
; 1.644 ; tristateEN:inst11|DOUT[9]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg9  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.212      ;
; 1.644 ; tristateEN:inst11|DOUT[1]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.212      ;
; 1.663 ; tristateEN:inst11|DOUT[6]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg6  ; NEXT         ; CLK         ; 0.000        ; -0.403     ; 1.494      ;
; 1.665 ; tristateEN:inst11|DOUT[13]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.208      ;
; 1.668 ; tristateEN:inst11|DOUT[7]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg7  ; NEXT         ; CLK         ; 0.000        ; -0.403     ; 1.499      ;
; 1.671 ; tristateEN:inst11|DOUT[16]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.200      ;
; 1.672 ; tristateEN:inst11|DOUT[20]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg20 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.215      ;
; 1.674 ; tristateEN:inst11|DOUT[4]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg4  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.242      ;
; 1.676 ; tristateEN:inst11|DOUT[10]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ; NEXT         ; CLK         ; 0.000        ; -0.403     ; 1.507      ;
; 1.680 ; tristateEN:inst11|DOUT[18]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.248      ;
; 1.680 ; tristateEN:inst11|DOUT[14]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.209      ;
; 1.681 ; tristateEN:inst11|DOUT[1]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.249      ;
; 1.684 ; tristateEN:inst11|DOUT[8]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg8  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.252      ;
; 1.686 ; tristateEN:inst11|DOUT[28]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg28 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.215      ;
; 1.686 ; tristateEN:inst11|DOUT[23]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg23 ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.254      ;
; 1.686 ; tristateEN:inst11|DOUT[6]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg6  ; NEXT         ; CLK         ; 0.000        ; -0.403     ; 1.517      ;
; 1.688 ; tristateEN:inst11|DOUT[9]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg9  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.256      ;
; 1.689 ; tristateEN:inst11|DOUT[3]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg3  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.257      ;
; 1.692 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.007      ;
; 1.692 ; tristateEN:inst11|DOUT[10]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ; NEXT         ; CLK         ; 0.000        ; -0.403     ; 1.523      ;
; 1.696 ; tristateEN:inst11|DOUT[19]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.264      ;
; 1.698 ; tristateEN:inst11|DOUT[2]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.266      ;
; 1.703 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.018      ;
; 1.704 ; tristateEN:inst11|DOUT[4]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg4  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.272      ;
; 1.708 ; tristateEN:inst11|DOUT[12]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.237      ;
; 1.714 ; tristateEN:inst11|DOUT[7]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg7  ; NEXT         ; CLK         ; 0.000        ; -0.403     ; 1.545      ;
; 1.714 ; tristateEN:inst11|DOUT[16]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.243      ;
; 1.714 ; tristateEN:inst11|DOUT[14]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.243      ;
; 1.719 ; tristateEN:inst11|DOUT[21]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg21 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.262      ;
; 1.724 ; tristateEN:inst11|DOUT[15]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.253      ;
; 1.725 ; tristateEN:inst11|DOUT[15]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.254      ;
; 1.732 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.019      ;
; 1.732 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.019      ;
; 1.733 ; tristateEN:inst11|DOUT[0]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.262      ;
; 1.745 ; tristateEN:inst11|DOUT[24]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg24 ; NEXT         ; CLK         ; 0.000        ; -0.740     ; 1.239      ;
; 1.755 ; tristateEN:inst11|DOUT[25]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg25 ; NEXT         ; CLK         ; 0.000        ; -0.740     ; 1.249      ;
; 1.758 ; tristateEN:inst11|DOUT[25]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg25 ; NEXT         ; CLK         ; 0.000        ; -0.740     ; 1.252      ;
; 1.766 ; tristateEN:inst11|DOUT[24]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg24 ; NEXT         ; CLK         ; 0.000        ; -0.740     ; 1.260      ;
; 1.775 ; r_typeIn:inst4|adder:inst4|newAddress[1] ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; NEXT         ; CLK         ; -0.500       ; -0.460     ; 1.081      ;
; 1.808 ; r_typeIn:inst4|adder:inst4|newAddress[0] ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; NEXT         ; CLK         ; -0.500       ; -0.460     ; 1.114      ;
; 1.834 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.149      ;
; 1.845 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.160      ;
; 1.850 ; tristateEN:inst11|DOUT[27]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg27 ; NEXT         ; CLK         ; 0.000        ; -0.864     ; 1.220      ;
; 1.875 ; tristateEN:inst11|DOUT[5]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg5  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.443      ;
; 1.887 ; tristateEN:inst11|DOUT[11]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ; NEXT         ; CLK         ; 0.000        ; -0.633     ; 1.488      ;
; 1.889 ; tristateEN:inst11|DOUT[17]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ; NEXT         ; CLK         ; 0.000        ; -0.864     ; 1.259      ;
; 1.896 ; tristateEN:inst11|DOUT[22]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg22 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.439      ;
; 1.902 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.189      ;
; 1.902 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.189      ;
; 1.912 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.227      ;
; 1.918 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.233      ;
; 1.922 ; tristateEN:inst11|DOUT[5]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg5  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.490      ;
; 1.927 ; tristateEN:inst11|DOUT[11]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ; NEXT         ; CLK         ; 0.000        ; -0.633     ; 1.528      ;
; 1.933 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.220      ;
; 1.936 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.223      ;
; 1.938 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.253      ;
; 1.938 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.225      ;
; 1.939 ; tristateEN:inst11|DOUT[20]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg20 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.482      ;
; 1.941 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.228      ;
; 1.943 ; tristateEN:inst11|DOUT[22]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg22 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.486      ;
; 1.958 ; tristateEN:inst11|DOUT[21]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg21 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.501      ;
; 1.959 ; tristateEN:inst11|DOUT[13]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ; NEXT         ; CLK         ; 0.000        ; -0.691     ; 1.502      ;
; 1.964 ; tristateEN:inst11|DOUT[28]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg28 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.493      ;
; 1.968 ; tristateEN:inst11|DOUT[30]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg30 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.497      ;
; 1.969 ; tristateEN:inst11|DOUT[26]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg26 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.498      ;
; 1.976 ; tristateEN:inst11|DOUT[31]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg31 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.505      ;
; 1.984 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.299      ;
; 1.986 ; tristateEN:inst11|DOUT[30]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg30 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.515      ;
; 1.991 ; tristateEN:inst11|DOUT[31]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg31 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.520      ;
; 1.993 ; tristateEN:inst11|DOUT[29]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg29 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.522      ;
; 2.002 ; tristateEN:inst11|DOUT[26]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg26 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.531      ;
; 2.016 ; tristateEN:inst11|DOUT[29]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg29 ; NEXT         ; CLK         ; 0.000        ; -0.705     ; 1.545      ;
; 2.027 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.342      ;
; 2.048 ; r_typeIn:inst4|adder:inst4|newAddress[2] ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                                            ; NEXT         ; CLK         ; -0.500       ; -0.460     ; 1.354      ;
; 2.056 ; r_typeIn:inst4|adder:inst4|newAddress[3] ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                                            ; NEXT         ; CLK         ; -0.500       ; -0.460     ; 1.362      ;
; 2.064 ; r_typeIn:inst4|adder:inst4|newAddress[4] ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                                            ; NEXT         ; CLK         ; -0.500       ; -0.460     ; 1.370      ;
; 2.089 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.404      ;
; 2.093 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.408      ;
; 2.116 ; tristateEN:inst11|DOUT[17]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ; NEXT         ; CLK         ; 0.000        ; -0.864     ; 1.486      ;
; 2.122 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.409      ;
; 2.122 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.409      ;
; 2.122 ; tristateEN:inst11|DOUT[27]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg27 ; NEXT         ; CLK         ; 0.000        ; -0.864     ; 1.492      ;
; 2.154 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.441      ;
; 2.154 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.441      ;
; 2.208 ; tristateEN:inst11|DOUT[8]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg8  ; NEXT         ; CLK         ; 0.000        ; -0.666     ; 1.776      ;
; 2.234 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.521      ;
; 2.235 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.522      ;
; 2.235 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.522      ;
; 2.236 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.523      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[0]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[0]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[10]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[10]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[11]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[11]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[12]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[12]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[14]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[14]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[15]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[15]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[16]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[16]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[1]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[1]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[3]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[3]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[4]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[4]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[5]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[5]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[7]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[7]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[8]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[8]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[9]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[9]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'NEXT'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; NEXT  ; Rise       ; NEXT                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[9]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; NEXT|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; NEXT|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[15]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; WRE       ; CLK        ; 5.035 ; 5.035 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; WRE       ; CLK        ; -4.760 ; -4.760 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ControlSIG     ; CLK        ; 9.289  ; 9.289  ; Rise       ; CLK             ;
; FUNC[*]        ; CLK        ; 11.828 ; 11.828 ; Rise       ; CLK             ;
;  FUNC[0]       ; CLK        ; 9.117  ; 9.117  ; Rise       ; CLK             ;
;  FUNC[1]       ; CLK        ; 8.821  ; 8.821  ; Rise       ; CLK             ;
;  FUNC[2]       ; CLK        ; 8.560  ; 8.560  ; Rise       ; CLK             ;
;  FUNC[3]       ; CLK        ; 8.560  ; 8.560  ; Rise       ; CLK             ;
;  FUNC[4]       ; CLK        ; 11.500 ; 11.500 ; Rise       ; CLK             ;
;  FUNC[5]       ; CLK        ; 11.828 ; 11.828 ; Rise       ; CLK             ;
; Icomplete[*]   ; CLK        ; 12.185 ; 12.185 ; Rise       ; CLK             ;
;  Icomplete[0]  ; CLK        ; 9.087  ; 9.087  ; Rise       ; CLK             ;
;  Icomplete[1]  ; CLK        ; 9.017  ; 9.017  ; Rise       ; CLK             ;
;  Icomplete[2]  ; CLK        ; 8.550  ; 8.550  ; Rise       ; CLK             ;
;  Icomplete[3]  ; CLK        ; 8.560  ; 8.560  ; Rise       ; CLK             ;
;  Icomplete[4]  ; CLK        ; 10.002 ; 10.002 ; Rise       ; CLK             ;
;  Icomplete[5]  ; CLK        ; 11.176 ; 11.176 ; Rise       ; CLK             ;
;  Icomplete[6]  ; CLK        ; 9.569  ; 9.569  ; Rise       ; CLK             ;
;  Icomplete[7]  ; CLK        ; 11.510 ; 11.510 ; Rise       ; CLK             ;
;  Icomplete[8]  ; CLK        ; 12.185 ; 12.185 ; Rise       ; CLK             ;
;  Icomplete[9]  ; CLK        ; 9.982  ; 9.982  ; Rise       ; CLK             ;
;  Icomplete[10] ; CLK        ; 12.122 ; 12.122 ; Rise       ; CLK             ;
;  Icomplete[11] ; CLK        ; 10.104 ; 10.104 ; Rise       ; CLK             ;
;  Icomplete[12] ; CLK        ; 10.114 ; 10.114 ; Rise       ; CLK             ;
;  Icomplete[13] ; CLK        ; 11.828 ; 11.828 ; Rise       ; CLK             ;
;  Icomplete[14] ; CLK        ; 12.185 ; 12.185 ; Rise       ; CLK             ;
;  Icomplete[15] ; CLK        ; 11.456 ; 11.456 ; Rise       ; CLK             ;
;  Icomplete[16] ; CLK        ; 9.677  ; 9.677  ; Rise       ; CLK             ;
;  Icomplete[17] ; CLK        ; 10.010 ; 10.010 ; Rise       ; CLK             ;
;  Icomplete[18] ; CLK        ; 9.017  ; 9.017  ; Rise       ; CLK             ;
;  Icomplete[21] ; CLK        ; 10.332 ; 10.332 ; Rise       ; CLK             ;
;  Icomplete[22] ; CLK        ; 9.985  ; 9.985  ; Rise       ; CLK             ;
;  Icomplete[26] ; CLK        ; 10.949 ; 10.949 ; Rise       ; CLK             ;
;  Icomplete[28] ; CLK        ; 9.052  ; 9.052  ; Rise       ; CLK             ;
;  Icomplete[30] ; CLK        ; 11.401 ; 11.401 ; Rise       ; CLK             ;
;  Icomplete[31] ; CLK        ; 11.500 ; 11.500 ; Rise       ; CLK             ;
; OP[*]          ; CLK        ; 11.441 ; 11.441 ; Rise       ; CLK             ;
;  OP[0]         ; CLK        ; 11.270 ; 11.270 ; Rise       ; CLK             ;
;  OP[2]         ; CLK        ; 10.050 ; 10.050 ; Rise       ; CLK             ;
;  OP[4]         ; CLK        ; 11.441 ; 11.441 ; Rise       ; CLK             ;
;  OP[5]         ; CLK        ; 10.031 ; 10.031 ; Rise       ; CLK             ;
; RD[*]          ; CLK        ; 11.662 ; 11.662 ; Rise       ; CLK             ;
;  RD[0]         ; CLK        ; 9.426  ; 9.426  ; Rise       ; CLK             ;
;  RD[1]         ; CLK        ; 9.858  ; 9.858  ; Rise       ; CLK             ;
;  RD[2]         ; CLK        ; 11.626 ; 11.626 ; Rise       ; CLK             ;
;  RD[3]         ; CLK        ; 11.662 ; 11.662 ; Rise       ; CLK             ;
;  RD[4]         ; CLK        ; 11.662 ; 11.662 ; Rise       ; CLK             ;
; RS[*]          ; CLK        ; 10.190 ; 10.190 ; Rise       ; CLK             ;
;  RS[0]         ; CLK        ; 9.863  ; 9.863  ; Rise       ; CLK             ;
;  RS[1]         ; CLK        ; 10.190 ; 10.190 ; Rise       ; CLK             ;
; RT[*]          ; CLK        ; 9.991  ; 9.991  ; Rise       ; CLK             ;
;  RT[0]         ; CLK        ; 9.692  ; 9.692  ; Rise       ; CLK             ;
;  RT[1]         ; CLK        ; 9.991  ; 9.991  ; Rise       ; CLK             ;
;  RT[2]         ; CLK        ; 9.011  ; 9.011  ; Rise       ; CLK             ;
; SHAMT[*]       ; CLK        ; 12.122 ; 12.122 ; Rise       ; CLK             ;
;  SHAMT[0]      ; CLK        ; 11.818 ; 11.818 ; Rise       ; CLK             ;
;  SHAMT[1]      ; CLK        ; 11.676 ; 11.676 ; Rise       ; CLK             ;
;  SHAMT[2]      ; CLK        ; 9.569  ; 9.569  ; Rise       ; CLK             ;
;  SHAMT[3]      ; CLK        ; 11.510 ; 11.510 ; Rise       ; CLK             ;
;  SHAMT[4]      ; CLK        ; 12.122 ; 12.122 ; Rise       ; CLK             ;
; TRUE           ; CLK        ; 12.159 ; 12.159 ; Rise       ; CLK             ;
; answer[*]      ; CLK        ; 15.295 ; 15.295 ; Rise       ; CLK             ;
;  answer[0]     ; CLK        ; 12.391 ; 12.391 ; Rise       ; CLK             ;
;  answer[1]     ; CLK        ; 13.513 ; 13.513 ; Rise       ; CLK             ;
;  answer[2]     ; CLK        ; 13.158 ; 13.158 ; Rise       ; CLK             ;
;  answer[3]     ; CLK        ; 13.295 ; 13.295 ; Rise       ; CLK             ;
;  answer[4]     ; CLK        ; 14.389 ; 14.389 ; Rise       ; CLK             ;
;  answer[5]     ; CLK        ; 14.289 ; 14.289 ; Rise       ; CLK             ;
;  answer[6]     ; CLK        ; 13.797 ; 13.797 ; Rise       ; CLK             ;
;  answer[7]     ; CLK        ; 14.300 ; 14.300 ; Rise       ; CLK             ;
;  answer[8]     ; CLK        ; 14.462 ; 14.462 ; Rise       ; CLK             ;
;  answer[9]     ; CLK        ; 13.650 ; 13.650 ; Rise       ; CLK             ;
;  answer[10]    ; CLK        ; 13.884 ; 13.884 ; Rise       ; CLK             ;
;  answer[11]    ; CLK        ; 13.838 ; 13.838 ; Rise       ; CLK             ;
;  answer[12]    ; CLK        ; 13.919 ; 13.919 ; Rise       ; CLK             ;
;  answer[13]    ; CLK        ; 14.158 ; 14.158 ; Rise       ; CLK             ;
;  answer[14]    ; CLK        ; 13.727 ; 13.727 ; Rise       ; CLK             ;
;  answer[15]    ; CLK        ; 13.704 ; 13.704 ; Rise       ; CLK             ;
;  answer[16]    ; CLK        ; 13.813 ; 13.813 ; Rise       ; CLK             ;
;  answer[17]    ; CLK        ; 13.823 ; 13.823 ; Rise       ; CLK             ;
;  answer[18]    ; CLK        ; 15.240 ; 15.240 ; Rise       ; CLK             ;
;  answer[19]    ; CLK        ; 15.094 ; 15.094 ; Rise       ; CLK             ;
;  answer[20]    ; CLK        ; 14.269 ; 14.269 ; Rise       ; CLK             ;
;  answer[21]    ; CLK        ; 14.038 ; 14.038 ; Rise       ; CLK             ;
;  answer[22]    ; CLK        ; 14.457 ; 14.457 ; Rise       ; CLK             ;
;  answer[23]    ; CLK        ; 15.295 ; 15.295 ; Rise       ; CLK             ;
;  answer[24]    ; CLK        ; 14.930 ; 14.930 ; Rise       ; CLK             ;
;  answer[25]    ; CLK        ; 14.136 ; 14.136 ; Rise       ; CLK             ;
;  answer[26]    ; CLK        ; 14.787 ; 14.787 ; Rise       ; CLK             ;
;  answer[27]    ; CLK        ; 14.740 ; 14.740 ; Rise       ; CLK             ;
;  answer[28]    ; CLK        ; 14.299 ; 14.299 ; Rise       ; CLK             ;
;  answer[29]    ; CLK        ; 14.354 ; 14.354 ; Rise       ; CLK             ;
;  answer[30]    ; CLK        ; 14.418 ; 14.418 ; Rise       ; CLK             ;
;  answer[31]    ; CLK        ; 14.575 ; 14.575 ; Rise       ; CLK             ;
; a[*]           ; NEXT       ; 11.044 ; 11.044 ; Rise       ; NEXT            ;
;  a[0]          ; NEXT       ; 11.044 ; 11.044 ; Rise       ; NEXT            ;
;  a[1]          ; NEXT       ; 11.019 ; 11.019 ; Rise       ; NEXT            ;
;  a[2]          ; NEXT       ; 11.003 ; 11.003 ; Rise       ; NEXT            ;
;  a[3]          ; NEXT       ; 10.805 ; 10.805 ; Rise       ; NEXT            ;
;  a[4]          ; NEXT       ; 10.798 ; 10.798 ; Rise       ; NEXT            ;
;  a[5]          ; NEXT       ; 10.782 ; 10.782 ; Rise       ; NEXT            ;
;  a[6]          ; NEXT       ; 10.790 ; 10.790 ; Rise       ; NEXT            ;
; b[*]           ; NEXT       ; 10.337 ; 10.337 ; Rise       ; NEXT            ;
;  b[0]          ; NEXT       ; 10.337 ; 10.337 ; Rise       ; NEXT            ;
;  b[1]          ; NEXT       ; 10.291 ; 10.291 ; Rise       ; NEXT            ;
;  b[2]          ; NEXT       ; 10.118 ; 10.118 ; Rise       ; NEXT            ;
;  b[3]          ; NEXT       ; 10.114 ; 10.114 ; Rise       ; NEXT            ;
;  b[4]          ; NEXT       ; 10.069 ; 10.069 ; Rise       ; NEXT            ;
;  b[5]          ; NEXT       ; 9.842  ; 9.842  ; Rise       ; NEXT            ;
;  b[6]          ; NEXT       ; 9.907  ; 9.907  ; Rise       ; NEXT            ;
; c[*]           ; NEXT       ; 10.455 ; 10.455 ; Rise       ; NEXT            ;
;  c[0]          ; NEXT       ; 10.430 ; 10.430 ; Rise       ; NEXT            ;
;  c[1]          ; NEXT       ; 10.437 ; 10.437 ; Rise       ; NEXT            ;
;  c[2]          ; NEXT       ; 10.455 ; 10.455 ; Rise       ; NEXT            ;
;  c[3]          ; NEXT       ; 10.442 ; 10.442 ; Rise       ; NEXT            ;
;  c[4]          ; NEXT       ; 10.187 ; 10.187 ; Rise       ; NEXT            ;
;  c[5]          ; NEXT       ; 10.143 ; 10.143 ; Rise       ; NEXT            ;
;  c[6]          ; NEXT       ; 10.173 ; 10.173 ; Rise       ; NEXT            ;
; d[*]           ; NEXT       ; 9.785  ; 9.785  ; Rise       ; NEXT            ;
;  d[0]          ; NEXT       ; 9.785  ; 9.785  ; Rise       ; NEXT            ;
;  d[1]          ; NEXT       ; 9.531  ; 9.531  ; Rise       ; NEXT            ;
;  d[2]          ; NEXT       ; 9.546  ; 9.546  ; Rise       ; NEXT            ;
;  d[3]          ; NEXT       ; 9.526  ; 9.526  ; Rise       ; NEXT            ;
;  d[4]          ; NEXT       ; 9.573  ; 9.573  ; Rise       ; NEXT            ;
;  d[5]          ; NEXT       ; 9.778  ; 9.778  ; Rise       ; NEXT            ;
;  d[6]          ; NEXT       ; 9.771  ; 9.771  ; Rise       ; NEXT            ;
; e[*]           ; NEXT       ; 11.203 ; 11.203 ; Rise       ; NEXT            ;
;  e[0]          ; NEXT       ; 11.193 ; 11.193 ; Rise       ; NEXT            ;
;  e[1]          ; NEXT       ; 11.203 ; 11.203 ; Rise       ; NEXT            ;
;  e[2]          ; NEXT       ; 11.088 ; 11.088 ; Rise       ; NEXT            ;
;  e[3]          ; NEXT       ; 10.906 ; 10.906 ; Rise       ; NEXT            ;
;  e[4]          ; NEXT       ; 10.915 ; 10.915 ; Rise       ; NEXT            ;
;  e[5]          ; NEXT       ; 10.927 ; 10.927 ; Rise       ; NEXT            ;
;  e[6]          ; NEXT       ; 11.074 ; 11.074 ; Rise       ; NEXT            ;
; f[*]           ; NEXT       ; 11.255 ; 11.255 ; Rise       ; NEXT            ;
;  f[0]          ; NEXT       ; 11.255 ; 11.255 ; Rise       ; NEXT            ;
;  f[1]          ; NEXT       ; 11.230 ; 11.230 ; Rise       ; NEXT            ;
;  f[2]          ; NEXT       ; 11.115 ; 11.115 ; Rise       ; NEXT            ;
;  f[3]          ; NEXT       ; 10.986 ; 10.986 ; Rise       ; NEXT            ;
;  f[4]          ; NEXT       ; 10.955 ; 10.955 ; Rise       ; NEXT            ;
;  f[5]          ; NEXT       ; 10.965 ; 10.965 ; Rise       ; NEXT            ;
;  f[6]          ; NEXT       ; 11.135 ; 11.135 ; Rise       ; NEXT            ;
; g[*]           ; NEXT       ; 12.784 ; 12.784 ; Rise       ; NEXT            ;
;  g[0]          ; NEXT       ; 12.784 ; 12.784 ; Rise       ; NEXT            ;
;  g[1]          ; NEXT       ; 10.092 ; 10.092 ; Rise       ; NEXT            ;
;  g[2]          ; NEXT       ; 9.684  ; 9.684  ; Rise       ; NEXT            ;
;  g[3]          ; NEXT       ; 10.882 ; 10.882 ; Rise       ; NEXT            ;
;  g[4]          ; NEXT       ; 11.634 ; 11.634 ; Rise       ; NEXT            ;
;  g[5]          ; NEXT       ; 12.045 ; 12.045 ; Rise       ; NEXT            ;
;  g[6]          ; NEXT       ; 11.874 ; 11.874 ; Rise       ; NEXT            ;
; h[*]           ; NEXT       ; 11.763 ; 11.763 ; Rise       ; NEXT            ;
;  h[0]          ; NEXT       ; 10.894 ; 10.894 ; Rise       ; NEXT            ;
;  h[1]          ; NEXT       ; 10.575 ; 10.575 ; Rise       ; NEXT            ;
;  h[2]          ; NEXT       ; 11.552 ; 11.552 ; Rise       ; NEXT            ;
;  h[3]          ; NEXT       ; 10.136 ; 10.136 ; Rise       ; NEXT            ;
;  h[4]          ; NEXT       ; 11.763 ; 11.763 ; Rise       ; NEXT            ;
;  h[5]          ; NEXT       ; 11.256 ; 11.256 ; Rise       ; NEXT            ;
;  h[6]          ; NEXT       ; 11.248 ; 11.248 ; Rise       ; NEXT            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ControlSIG     ; CLK        ; 7.667  ; 7.667  ; Rise       ; CLK             ;
; FUNC[*]        ; CLK        ; 7.988  ; 7.988  ; Rise       ; CLK             ;
;  FUNC[0]       ; CLK        ; 8.605  ; 8.605  ; Rise       ; CLK             ;
;  FUNC[1]       ; CLK        ; 7.988  ; 7.988  ; Rise       ; CLK             ;
;  FUNC[2]       ; CLK        ; 8.154  ; 8.154  ; Rise       ; CLK             ;
;  FUNC[3]       ; CLK        ; 8.154  ; 8.154  ; Rise       ; CLK             ;
;  FUNC[4]       ; CLK        ; 10.997 ; 10.997 ; Rise       ; CLK             ;
;  FUNC[5]       ; CLK        ; 11.325 ; 11.325 ; Rise       ; CLK             ;
; Icomplete[*]   ; CLK        ; 8.144  ; 8.144  ; Rise       ; CLK             ;
;  Icomplete[0]  ; CLK        ; 8.575  ; 8.575  ; Rise       ; CLK             ;
;  Icomplete[1]  ; CLK        ; 8.184  ; 8.184  ; Rise       ; CLK             ;
;  Icomplete[2]  ; CLK        ; 8.144  ; 8.144  ; Rise       ; CLK             ;
;  Icomplete[3]  ; CLK        ; 8.154  ; 8.154  ; Rise       ; CLK             ;
;  Icomplete[4]  ; CLK        ; 9.499  ; 9.499  ; Rise       ; CLK             ;
;  Icomplete[5]  ; CLK        ; 10.673 ; 10.673 ; Rise       ; CLK             ;
;  Icomplete[6]  ; CLK        ; 9.066  ; 9.066  ; Rise       ; CLK             ;
;  Icomplete[7]  ; CLK        ; 11.007 ; 11.007 ; Rise       ; CLK             ;
;  Icomplete[8]  ; CLK        ; 11.682 ; 11.682 ; Rise       ; CLK             ;
;  Icomplete[9]  ; CLK        ; 9.479  ; 9.479  ; Rise       ; CLK             ;
;  Icomplete[10] ; CLK        ; 11.619 ; 11.619 ; Rise       ; CLK             ;
;  Icomplete[11] ; CLK        ; 9.349  ; 9.349  ; Rise       ; CLK             ;
;  Icomplete[12] ; CLK        ; 8.922  ; 8.922  ; Rise       ; CLK             ;
;  Icomplete[13] ; CLK        ; 11.325 ; 11.325 ; Rise       ; CLK             ;
;  Icomplete[14] ; CLK        ; 11.682 ; 11.682 ; Rise       ; CLK             ;
;  Icomplete[15] ; CLK        ; 10.953 ; 10.953 ; Rise       ; CLK             ;
;  Icomplete[16] ; CLK        ; 9.137  ; 9.137  ; Rise       ; CLK             ;
;  Icomplete[17] ; CLK        ; 9.247  ; 9.247  ; Rise       ; CLK             ;
;  Icomplete[18] ; CLK        ; 8.184  ; 8.184  ; Rise       ; CLK             ;
;  Icomplete[21] ; CLK        ; 9.488  ; 9.488  ; Rise       ; CLK             ;
;  Icomplete[22] ; CLK        ; 9.038  ; 9.038  ; Rise       ; CLK             ;
;  Icomplete[26] ; CLK        ; 9.992  ; 9.992  ; Rise       ; CLK             ;
;  Icomplete[28] ; CLK        ; 8.719  ; 8.719  ; Rise       ; CLK             ;
;  Icomplete[30] ; CLK        ; 10.852 ; 10.852 ; Rise       ; CLK             ;
;  Icomplete[31] ; CLK        ; 10.997 ; 10.997 ; Rise       ; CLK             ;
; OP[*]          ; CLK        ; 9.528  ; 9.528  ; Rise       ; CLK             ;
;  OP[0]         ; CLK        ; 10.313 ; 10.313 ; Rise       ; CLK             ;
;  OP[2]         ; CLK        ; 9.717  ; 9.717  ; Rise       ; CLK             ;
;  OP[4]         ; CLK        ; 10.892 ; 10.892 ; Rise       ; CLK             ;
;  OP[5]         ; CLK        ; 9.528  ; 9.528  ; Rise       ; CLK             ;
; RD[*]          ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
;  RD[0]         ; CLK        ; 8.671  ; 8.671  ; Rise       ; CLK             ;
;  RD[1]         ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
;  RD[2]         ; CLK        ; 11.123 ; 11.123 ; Rise       ; CLK             ;
;  RD[3]         ; CLK        ; 11.159 ; 11.159 ; Rise       ; CLK             ;
;  RD[4]         ; CLK        ; 11.159 ; 11.159 ; Rise       ; CLK             ;
; RS[*]          ; CLK        ; 9.019  ; 9.019  ; Rise       ; CLK             ;
;  RS[0]         ; CLK        ; 9.019  ; 9.019  ; Rise       ; CLK             ;
;  RS[1]         ; CLK        ; 9.243  ; 9.243  ; Rise       ; CLK             ;
; RT[*]          ; CLK        ; 8.178  ; 8.178  ; Rise       ; CLK             ;
;  RT[0]         ; CLK        ; 9.152  ; 9.152  ; Rise       ; CLK             ;
;  RT[1]         ; CLK        ; 9.228  ; 9.228  ; Rise       ; CLK             ;
;  RT[2]         ; CLK        ; 8.178  ; 8.178  ; Rise       ; CLK             ;
; SHAMT[*]       ; CLK        ; 9.066  ; 9.066  ; Rise       ; CLK             ;
;  SHAMT[0]      ; CLK        ; 11.315 ; 11.315 ; Rise       ; CLK             ;
;  SHAMT[1]      ; CLK        ; 11.173 ; 11.173 ; Rise       ; CLK             ;
;  SHAMT[2]      ; CLK        ; 9.066  ; 9.066  ; Rise       ; CLK             ;
;  SHAMT[3]      ; CLK        ; 11.007 ; 11.007 ; Rise       ; CLK             ;
;  SHAMT[4]      ; CLK        ; 11.619 ; 11.619 ; Rise       ; CLK             ;
; TRUE           ; CLK        ; 9.273  ; 9.273  ; Rise       ; CLK             ;
; answer[*]      ; CLK        ; 7.929  ; 7.929  ; Rise       ; CLK             ;
;  answer[0]     ; CLK        ; 9.289  ; 9.289  ; Rise       ; CLK             ;
;  answer[1]     ; CLK        ; 9.711  ; 9.711  ; Rise       ; CLK             ;
;  answer[2]     ; CLK        ; 9.138  ; 9.138  ; Rise       ; CLK             ;
;  answer[3]     ; CLK        ; 8.649  ; 8.649  ; Rise       ; CLK             ;
;  answer[4]     ; CLK        ; 8.564  ; 8.564  ; Rise       ; CLK             ;
;  answer[5]     ; CLK        ; 8.391  ; 8.391  ; Rise       ; CLK             ;
;  answer[6]     ; CLK        ; 8.038  ; 8.038  ; Rise       ; CLK             ;
;  answer[7]     ; CLK        ; 8.944  ; 8.944  ; Rise       ; CLK             ;
;  answer[8]     ; CLK        ; 9.103  ; 9.103  ; Rise       ; CLK             ;
;  answer[9]     ; CLK        ; 9.110  ; 9.110  ; Rise       ; CLK             ;
;  answer[10]    ; CLK        ; 7.929  ; 7.929  ; Rise       ; CLK             ;
;  answer[11]    ; CLK        ; 8.400  ; 8.400  ; Rise       ; CLK             ;
;  answer[12]    ; CLK        ; 9.032  ; 9.032  ; Rise       ; CLK             ;
;  answer[13]    ; CLK        ; 8.852  ; 8.852  ; Rise       ; CLK             ;
;  answer[14]    ; CLK        ; 8.494  ; 8.494  ; Rise       ; CLK             ;
;  answer[15]    ; CLK        ; 9.139  ; 9.139  ; Rise       ; CLK             ;
;  answer[16]    ; CLK        ; 8.837  ; 8.837  ; Rise       ; CLK             ;
;  answer[17]    ; CLK        ; 8.342  ; 8.342  ; Rise       ; CLK             ;
;  answer[18]    ; CLK        ; 9.068  ; 9.068  ; Rise       ; CLK             ;
;  answer[19]    ; CLK        ; 9.362  ; 9.362  ; Rise       ; CLK             ;
;  answer[20]    ; CLK        ; 8.523  ; 8.523  ; Rise       ; CLK             ;
;  answer[21]    ; CLK        ; 9.855  ; 9.855  ; Rise       ; CLK             ;
;  answer[22]    ; CLK        ; 10.041 ; 10.041 ; Rise       ; CLK             ;
;  answer[23]    ; CLK        ; 9.116  ; 9.116  ; Rise       ; CLK             ;
;  answer[24]    ; CLK        ; 10.274 ; 10.274 ; Rise       ; CLK             ;
;  answer[25]    ; CLK        ; 8.626  ; 8.626  ; Rise       ; CLK             ;
;  answer[26]    ; CLK        ; 10.064 ; 10.064 ; Rise       ; CLK             ;
;  answer[27]    ; CLK        ; 8.730  ; 8.730  ; Rise       ; CLK             ;
;  answer[28]    ; CLK        ; 8.732  ; 8.732  ; Rise       ; CLK             ;
;  answer[29]    ; CLK        ; 8.609  ; 8.609  ; Rise       ; CLK             ;
;  answer[30]    ; CLK        ; 9.423  ; 9.423  ; Rise       ; CLK             ;
;  answer[31]    ; CLK        ; 9.334  ; 9.334  ; Rise       ; CLK             ;
; a[*]           ; NEXT       ; 9.918  ; 9.918  ; Rise       ; NEXT            ;
;  a[0]          ; NEXT       ; 10.183 ; 10.183 ; Rise       ; NEXT            ;
;  a[1]          ; NEXT       ; 10.158 ; 10.158 ; Rise       ; NEXT            ;
;  a[2]          ; NEXT       ; 10.167 ; 10.167 ; Rise       ; NEXT            ;
;  a[3]          ; NEXT       ; 9.941  ; 9.941  ; Rise       ; NEXT            ;
;  a[4]          ; NEXT       ; 9.934  ; 9.934  ; Rise       ; NEXT            ;
;  a[5]          ; NEXT       ; 9.918  ; 9.918  ; Rise       ; NEXT            ;
;  a[6]          ; NEXT       ; 9.926  ; 9.926  ; Rise       ; NEXT            ;
; b[*]           ; NEXT       ; 8.807  ; 8.807  ; Rise       ; NEXT            ;
;  b[0]          ; NEXT       ; 9.303  ; 9.303  ; Rise       ; NEXT            ;
;  b[1]          ; NEXT       ; 9.260  ; 9.260  ; Rise       ; NEXT            ;
;  b[2]          ; NEXT       ; 9.088  ; 9.088  ; Rise       ; NEXT            ;
;  b[3]          ; NEXT       ; 9.047  ; 9.047  ; Rise       ; NEXT            ;
;  b[4]          ; NEXT       ; 9.024  ; 9.024  ; Rise       ; NEXT            ;
;  b[5]          ; NEXT       ; 8.807  ; 8.807  ; Rise       ; NEXT            ;
;  b[6]          ; NEXT       ; 8.878  ; 8.878  ; Rise       ; NEXT            ;
; c[*]           ; NEXT       ; 9.027  ; 9.027  ; Rise       ; NEXT            ;
;  c[0]          ; NEXT       ; 9.319  ; 9.319  ; Rise       ; NEXT            ;
;  c[1]          ; NEXT       ; 9.322  ; 9.322  ; Rise       ; NEXT            ;
;  c[2]          ; NEXT       ; 9.369  ; 9.369  ; Rise       ; NEXT            ;
;  c[3]          ; NEXT       ; 9.323  ; 9.323  ; Rise       ; NEXT            ;
;  c[4]          ; NEXT       ; 9.068  ; 9.068  ; Rise       ; NEXT            ;
;  c[5]          ; NEXT       ; 9.027  ; 9.027  ; Rise       ; NEXT            ;
;  c[6]          ; NEXT       ; 9.062  ; 9.062  ; Rise       ; NEXT            ;
; d[*]           ; NEXT       ; 8.974  ; 8.974  ; Rise       ; NEXT            ;
;  d[0]          ; NEXT       ; 9.236  ; 9.236  ; Rise       ; NEXT            ;
;  d[1]          ; NEXT       ; 8.979  ; 8.979  ; Rise       ; NEXT            ;
;  d[2]          ; NEXT       ; 9.016  ; 9.016  ; Rise       ; NEXT            ;
;  d[3]          ; NEXT       ; 8.974  ; 8.974  ; Rise       ; NEXT            ;
;  d[4]          ; NEXT       ; 9.009  ; 9.009  ; Rise       ; NEXT            ;
;  d[5]          ; NEXT       ; 9.219  ; 9.219  ; Rise       ; NEXT            ;
;  d[6]          ; NEXT       ; 9.229  ; 9.229  ; Rise       ; NEXT            ;
; e[*]           ; NEXT       ; 10.084 ; 10.084 ; Rise       ; NEXT            ;
;  e[0]          ; NEXT       ; 10.374 ; 10.374 ; Rise       ; NEXT            ;
;  e[1]          ; NEXT       ; 10.382 ; 10.382 ; Rise       ; NEXT            ;
;  e[2]          ; NEXT       ; 10.268 ; 10.268 ; Rise       ; NEXT            ;
;  e[3]          ; NEXT       ; 10.084 ; 10.084 ; Rise       ; NEXT            ;
;  e[4]          ; NEXT       ; 10.098 ; 10.098 ; Rise       ; NEXT            ;
;  e[5]          ; NEXT       ; 10.108 ; 10.108 ; Rise       ; NEXT            ;
;  e[6]          ; NEXT       ; 10.255 ; 10.255 ; Rise       ; NEXT            ;
; f[*]           ; NEXT       ; 10.005 ; 10.005 ; Rise       ; NEXT            ;
;  f[0]          ; NEXT       ; 10.286 ; 10.286 ; Rise       ; NEXT            ;
;  f[1]          ; NEXT       ; 10.277 ; 10.277 ; Rise       ; NEXT            ;
;  f[2]          ; NEXT       ; 10.171 ; 10.171 ; Rise       ; NEXT            ;
;  f[3]          ; NEXT       ; 10.037 ; 10.037 ; Rise       ; NEXT            ;
;  f[4]          ; NEXT       ; 10.005 ; 10.005 ; Rise       ; NEXT            ;
;  f[5]          ; NEXT       ; 10.019 ; 10.019 ; Rise       ; NEXT            ;
;  f[6]          ; NEXT       ; 10.177 ; 10.177 ; Rise       ; NEXT            ;
; g[*]           ; NEXT       ; 8.459  ; 8.459  ; Rise       ; NEXT            ;
;  g[0]          ; NEXT       ; 11.563 ; 11.563 ; Rise       ; NEXT            ;
;  g[1]          ; NEXT       ; 8.869  ; 8.869  ; Rise       ; NEXT            ;
;  g[2]          ; NEXT       ; 8.459  ; 8.459  ; Rise       ; NEXT            ;
;  g[3]          ; NEXT       ; 9.651  ; 9.651  ; Rise       ; NEXT            ;
;  g[4]          ; NEXT       ; 10.406 ; 10.406 ; Rise       ; NEXT            ;
;  g[5]          ; NEXT       ; 10.466 ; 10.466 ; Rise       ; NEXT            ;
;  g[6]          ; NEXT       ; 10.295 ; 10.295 ; Rise       ; NEXT            ;
; h[*]           ; NEXT       ; 9.569  ; 9.569  ; Rise       ; NEXT            ;
;  h[0]          ; NEXT       ; 10.107 ; 10.107 ; Rise       ; NEXT            ;
;  h[1]          ; NEXT       ; 10.389 ; 10.389 ; Rise       ; NEXT            ;
;  h[2]          ; NEXT       ; 9.569  ; 9.569  ; Rise       ; NEXT            ;
;  h[3]          ; NEXT       ; 9.961  ; 9.961  ; Rise       ; NEXT            ;
;  h[4]          ; NEXT       ; 11.605 ; 11.605 ; Rise       ; NEXT            ;
;  h[5]          ; NEXT       ; 9.885  ; 9.885  ; Rise       ; NEXT            ;
;  h[6]          ; NEXT       ; 9.852  ; 9.852  ; Rise       ; NEXT            ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; NEXT  ; -2.707 ; -95.120       ;
; CLK   ; -1.460 ; -162.672      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; NEXT  ; 0.428 ; 0.000         ;
; CLK   ; 0.434 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.627 ; -702.736              ;
; NEXT  ; -1.222 ; -43.222               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'NEXT'                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.707 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 1.000        ; 0.234      ; 3.973      ;
; -2.682 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 1.000        ; 0.234      ; 3.948      ;
; -2.651 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.848      ;
; -2.637 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.834      ;
; -2.626 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.823      ;
; -2.612 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.809      ;
; -2.588 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.804      ;
; -2.578 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.794      ;
; -2.575 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 1.000        ; 0.234      ; 3.841      ;
; -2.569 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 1.000        ; 0.234      ; 3.835      ;
; -2.563 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.779      ;
; -2.554 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[30]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.770      ;
; -2.553 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.750      ;
; -2.553 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.769      ;
; -2.540 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 1.000        ; 0.234      ; 3.806      ;
; -2.529 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[30]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.745      ;
; -2.528 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.725      ;
; -2.519 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.716      ;
; -2.513 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.710      ;
; -2.505 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.702      ;
; -2.499 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.696      ;
; -2.497 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[25]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.735      ;
; -2.491 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.707      ;
; -2.484 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[10]               ; CLK          ; NEXT        ; 1.000        ; 0.037      ; 3.553      ;
; -2.484 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.681      ;
; -2.473 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[24]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.711      ;
; -2.472 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[25]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.710      ;
; -2.470 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.667      ;
; -2.466 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.682      ;
; -2.464 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.987      ;
; -2.464 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[1]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.987      ;
; -2.464 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[0]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.987      ;
; -2.464 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[3]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.987      ;
; -2.464 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.987      ;
; -2.459 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[10]               ; CLK          ; NEXT        ; 1.000        ; 0.037      ; 3.528      ;
; -2.459 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.982      ;
; -2.459 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[1]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.982      ;
; -2.459 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[0]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.982      ;
; -2.459 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[3]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.982      ;
; -2.459 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.982      ;
; -2.456 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.672      ;
; -2.450 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.666      ;
; -2.448 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; tristateEN:inst11|DOUT[24]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.686      ;
; -2.446 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.662      ;
; -2.440 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.656      ;
; -2.422 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 1.000        ; 0.190      ; 3.644      ;
; -2.422 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[30]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.638      ;
; -2.421 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.618      ;
; -2.421 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.637      ;
; -2.416 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[30]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.632      ;
; -2.415 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.612      ;
; -2.411 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.627      ;
; -2.387 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[30]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.603      ;
; -2.386 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 1.000        ; 0.165      ; 3.583      ;
; -2.383 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[4] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.953      ;
; -2.383 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[1] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.953      ;
; -2.383 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[0] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.953      ;
; -2.383 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[3] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.953      ;
; -2.383 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[2] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.953      ;
; -2.378 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[4] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.948      ;
; -2.378 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[1] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.948      ;
; -2.378 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[0] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.948      ;
; -2.378 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[3] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.948      ;
; -2.378 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[2] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.948      ;
; -2.369 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.892      ;
; -2.369 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[1]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.892      ;
; -2.369 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[0]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.892      ;
; -2.369 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[3]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.892      ;
; -2.369 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.892      ;
; -2.366 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 1.000        ; 0.121      ; 3.519      ;
; -2.365 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[25]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.603      ;
; -2.359 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[25]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.597      ;
; -2.359 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.575      ;
; -2.357 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.880      ;
; -2.357 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[1]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.880      ;
; -2.357 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[0]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.880      ;
; -2.357 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[3]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.880      ;
; -2.357 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.880      ;
; -2.353 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.569      ;
; -2.352 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 1.000        ; 0.121      ; 3.505      ;
; -2.352 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[10]               ; CLK          ; NEXT        ; 1.000        ; 0.037      ; 3.421      ;
; -2.346 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[10]               ; CLK          ; NEXT        ; 1.000        ; 0.037      ; 3.415      ;
; -2.345 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.868      ;
; -2.345 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[1]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.868      ;
; -2.345 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[0]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.868      ;
; -2.345 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[3]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.868      ;
; -2.345 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; 0.500        ; -0.009     ; 2.868      ;
; -2.341 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                   ; tristateEN:inst11|DOUT[24]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.579      ;
; -2.335 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; tristateEN:inst11|DOUT[24]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.573      ;
; -2.330 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[25]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.568      ;
; -2.324 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 1.000        ; 0.184      ; 3.540      ;
; -2.317 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[10]               ; CLK          ; NEXT        ; 1.000        ; 0.037      ; 3.386      ;
; -2.309 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                   ; tristateEN:inst11|DOUT[15]               ; CLK          ; NEXT        ; 1.000        ; 0.183      ; 3.524      ;
; -2.306 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                   ; tristateEN:inst11|DOUT[24]               ; CLK          ; NEXT        ; 1.000        ; 0.206      ; 3.544      ;
; -2.303 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 1.000        ; 0.140      ; 3.475      ;
; -2.293 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2] ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 1.000        ; 0.140      ; 3.465      ;
; -2.288 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[4] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.858      ;
; -2.288 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[1] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.858      ;
; -2.288 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[0] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.858      ;
; -2.288 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[3] ; CLK          ; NEXT        ; 0.500        ; 0.038      ; 2.858      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                  ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a1~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a2~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg3  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a3~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg4  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a4~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg5  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a5~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg6  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a6~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg7  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a7~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg8  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a8~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg9  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a9~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a10~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a11~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a12~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a13~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a14~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a15~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a16~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a17~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a18~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a19~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg20 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a20~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg21 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a21~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg22 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a22~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg23 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a23~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg24 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a24~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg25 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a25~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg26 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a26~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg27 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a27~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg28 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a28~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg29 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a29~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg30 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a30~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg31 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a31~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a1~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a2~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg3  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a3~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg4  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a4~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg5  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a5~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg6  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a6~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg7  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a7~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg8  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a8~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg9  ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a9~porta_memory_reg0  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a10~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a11~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a12~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a13~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a14~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a15~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a16~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a17~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a18~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a19~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg20 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a20~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg21 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a21~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg22 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a22~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg23 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a23~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg24 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a24~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg25 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a25~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg26 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a26~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg27 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a27~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg28 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a28~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg29 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a29~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg30 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a30~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg31 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a31~porta_memory_reg0 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.442      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg3 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg4 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ; CLK          ; CLK         ; 1.000        ; -0.020     ; 1.960      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'NEXT'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                          ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.428 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 0.745      ;
; 0.428 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[3]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 0.745      ;
; 0.429 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[5]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 0.746      ;
; 0.454 ; r_typeIn:inst4|adder:inst4|t1[4]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[4] ; NEXT         ; NEXT        ; 0.000        ; 0.047      ; 0.653      ;
; 0.459 ; r_typeIn:inst4|adder:inst4|t1[3]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[3] ; NEXT         ; NEXT        ; 0.000        ; 0.047      ; 0.658      ;
; 0.459 ; r_typeIn:inst4|adder:inst4|t1[2]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[2] ; NEXT         ; NEXT        ; 0.000        ; 0.047      ; 0.658      ;
; 0.476 ; r_typeIn:inst4|adder:inst4|t1[0]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[0] ; NEXT         ; NEXT        ; 0.000        ; 0.047      ; 0.675      ;
; 0.482 ; r_typeIn:inst4|adder:inst4|t1[1]                                                                                                   ; r_typeIn:inst4|adder:inst4|newAddress[1] ; NEXT         ; NEXT        ; 0.000        ; 0.047      ; 0.681      ;
; 0.486 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13] ; tristateEN:inst11|DOUT[13]               ; CLK          ; NEXT        ; 0.000        ; 0.127      ; 0.765      ;
; 0.519 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 0.708      ;
; 0.525 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20] ; tristateEN:inst11|DOUT[20]               ; CLK          ; NEXT        ; 0.000        ; 0.127      ; 0.804      ;
; 0.658 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.044      ;
; 0.676 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18] ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.120      ; 0.948      ;
; 0.752 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.138      ;
; 0.773 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[10]               ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 0.962      ;
; 0.775 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.092      ;
; 0.775 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 0.964      ;
; 0.777 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[14] ; tristateEN:inst11|DOUT[14]               ; CLK          ; NEXT        ; 0.000        ; 0.138      ; 1.067      ;
; 0.777 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[3]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.094      ;
; 0.778 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[8]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.095      ;
; 0.781 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.098      ;
; 0.783 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.100      ;
; 0.786 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[5]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.103      ;
; 0.808 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.125      ;
; 0.821 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.138      ;
; 0.823 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[4] ; CLK          ; NEXT        ; -0.500       ; 0.038      ; 0.513      ;
; 0.824 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[11]               ; CLK          ; NEXT        ; 0.000        ; 0.132      ; 1.108      ;
; 0.830 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[8]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.147      ;
; 0.831 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.148      ;
; 0.831 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.148      ;
; 0.832 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23] ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 0.000        ; 0.120      ; 1.104      ;
; 0.838 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.155      ;
; 0.840 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.226      ;
; 0.845 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.181      ;
; 0.863 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[0]  ; tristateEN:inst11|DOUT[0]                ; CLK          ; NEXT        ; 0.000        ; 0.138      ; 1.153      ;
; 0.869 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.186      ;
; 0.869 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[8]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.186      ;
; 0.871 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[5]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.188      ;
; 0.880 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.266      ;
; 0.882 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29] ; tristateEN:inst11|DOUT[29]               ; CLK          ; NEXT        ; 0.000        ; 0.139      ; 1.173      ;
; 0.889 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25] ; tristateEN:inst11|DOUT[25]               ; CLK          ; NEXT        ; 0.000        ; 0.161      ; 1.202      ;
; 0.898 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[1]  ; tristateEN:inst11|DOUT[1]                ; CLK          ; NEXT        ; 0.000        ; 0.120      ; 1.170      ;
; 0.925 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.311      ;
; 0.933 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.269      ;
; 0.934 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[12]               ; CLK          ; NEXT        ; 0.000        ; 0.183      ; 1.269      ;
; 0.947 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.264      ;
; 0.952 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13] ; tristateEN:inst11|DOUT[13]               ; CLK          ; NEXT        ; 0.000        ; 0.128      ; 1.232      ;
; 0.953 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.270      ;
; 0.954 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.290      ;
; 0.973 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.290      ;
; 0.973 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.309      ;
; 0.980 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[12] ; tristateEN:inst11|DOUT[12]               ; CLK          ; NEXT        ; 0.000        ; 0.138      ; 1.270      ;
; 0.983 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.319      ;
; 0.987 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[16]               ; CLK          ; NEXT        ; 0.000        ; 0.183      ; 1.322      ;
; 0.989 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]  ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; -0.007     ; 1.134      ;
; 0.997 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[12]               ; CLK          ; NEXT        ; 0.000        ; 0.183      ; 1.332      ;
; 0.998 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.315      ;
; 1.006 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.392      ;
; 1.009 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19] ; tristateEN:inst11|DOUT[19]               ; CLK          ; NEXT        ; 0.000        ; 0.120      ; 1.281      ;
; 1.012 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18] ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.121      ; 1.285      ;
; 1.023 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 1.212      ;
; 1.025 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[2] ; CLK          ; NEXT        ; -0.500       ; 0.038      ; 0.715      ;
; 1.039 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 1.228      ;
; 1.045 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.431      ;
; 1.054 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]  ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; -0.008     ; 1.198      ;
; 1.056 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[16]               ; CLK          ; NEXT        ; 0.000        ; 0.183      ; 1.391      ;
; 1.059 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[4]         ; CLK          ; NEXT        ; -0.500       ; -0.009     ; 0.702      ;
; 1.060 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.396      ;
; 1.068 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[17]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.454      ;
; 1.075 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|newAddress[0] ; CLK          ; NEXT        ; -0.500       ; 0.038      ; 0.765      ;
; 1.078 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[1]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.395      ;
; 1.078 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[16]               ; CLK          ; NEXT        ; 0.000        ; 0.183      ; 1.413      ;
; 1.082 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[28]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.418      ;
; 1.082 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[0]         ; CLK          ; NEXT        ; -0.500       ; -0.009     ; 0.725      ;
; 1.085 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[13]               ; CLK          ; NEXT        ; 0.000        ; 0.172      ; 1.409      ;
; 1.087 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[6]                ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 1.276      ;
; 1.090 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[7]  ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; -0.007     ; 1.235      ;
; 1.092 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; r_typeIn:inst4|adder:inst4|t1[2]         ; CLK          ; NEXT        ; -0.500       ; -0.009     ; 0.735      ;
; 1.097 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[23]               ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.414      ;
; 1.101 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.437      ;
; 1.104 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[18]               ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.421      ;
; 1.107 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.424      ;
; 1.112 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31] ; tristateEN:inst11|DOUT[31]               ; CLK          ; NEXT        ; 0.000        ; 0.139      ; 1.403      ;
; 1.112 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.448      ;
; 1.113 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[0]                ; CLK          ; NEXT        ; 0.000        ; 0.183      ; 1.448      ;
; 1.123 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27] ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.189      ; 1.464      ;
; 1.124 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[13]               ; CLK          ; NEXT        ; 0.000        ; 0.172      ; 1.448      ;
; 1.128 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.184      ; 1.464      ;
; 1.128 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[1]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.445      ;
; 1.129 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[3]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.446      ;
; 1.133 ; r_typeIn:inst4|IP:inst2|DOUT[2]                                                                                                    ; tristateEN:inst11|DOUT[4]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.450      ;
; 1.134 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25] ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.139      ; 1.425      ;
; 1.138 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[2]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.455      ;
; 1.141 ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.527      ;
; 1.141 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 1.330      ;
; 1.147 ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26] ; tristateEN:inst11|DOUT[26]               ; CLK          ; NEXT        ; 0.000        ; 0.139      ; 1.438      ;
; 1.148 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[9]                ; CLK          ; NEXT        ; 0.000        ; 0.165      ; 1.465      ;
; 1.151 ; r_typeIn:inst4|IP:inst2|DOUT[3]                                                                                                    ; tristateEN:inst11|DOUT[20]               ; CLK          ; NEXT        ; 0.000        ; 0.172      ; 1.475      ;
; 1.151 ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                    ; tristateEN:inst11|DOUT[27]               ; CLK          ; NEXT        ; 0.000        ; 0.234      ; 1.537      ;
; 1.152 ; r_typeIn:inst4|IP:inst2|DOUT[4]                                                                                                    ; tristateEN:inst11|DOUT[7]                ; CLK          ; NEXT        ; 0.000        ; 0.037      ; 1.341      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; tristateEN:inst11|DOUT[3]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg3  ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.466      ;
; 0.435 ; tristateEN:inst11|DOUT[23]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg23 ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.467      ;
; 0.436 ; tristateEN:inst11|DOUT[2]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.468      ;
; 0.452 ; tristateEN:inst11|DOUT[12]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ; NEXT         ; CLK         ; 0.000        ; -0.123     ; 0.467      ;
; 0.452 ; tristateEN:inst11|DOUT[0]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ; NEXT         ; CLK         ; 0.000        ; -0.123     ; 0.467      ;
; 0.555 ; tristateEN:inst11|DOUT[6]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg6  ; NEXT         ; CLK         ; 0.000        ; 0.022      ; 0.715      ;
; 0.556 ; tristateEN:inst11|DOUT[19]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.588      ;
; 0.557 ; tristateEN:inst11|DOUT[7]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg7  ; NEXT         ; CLK         ; 0.000        ; 0.022      ; 0.717      ;
; 0.558 ; tristateEN:inst11|DOUT[18]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.590      ;
; 0.558 ; tristateEN:inst11|DOUT[1]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.590      ;
; 0.559 ; tristateEN:inst11|DOUT[9]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg9  ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.591      ;
; 0.563 ; tristateEN:inst11|DOUT[10]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ; NEXT         ; CLK         ; 0.000        ; 0.022      ; 0.723      ;
; 0.564 ; tristateEN:inst11|DOUT[13]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ; NEXT         ; CLK         ; 0.000        ; -0.112     ; 0.590      ;
; 0.566 ; tristateEN:inst11|DOUT[16]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ; NEXT         ; CLK         ; 0.000        ; -0.123     ; 0.581      ;
; 0.567 ; tristateEN:inst11|DOUT[4]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg4  ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.600      ;
; 0.568 ; tristateEN:inst11|DOUT[20]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg20 ; NEXT         ; CLK         ; 0.000        ; -0.112     ; 0.594      ;
; 0.570 ; tristateEN:inst11|DOUT[18]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.603      ;
; 0.571 ; tristateEN:inst11|DOUT[1]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.604      ;
; 0.572 ; tristateEN:inst11|DOUT[8]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg8  ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.605      ;
; 0.572 ; tristateEN:inst11|DOUT[3]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg3  ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.605      ;
; 0.574 ; tristateEN:inst11|DOUT[23]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg23 ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.607      ;
; 0.574 ; tristateEN:inst11|DOUT[9]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg9  ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.607      ;
; 0.574 ; tristateEN:inst11|DOUT[6]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg6  ; NEXT         ; CLK         ; 0.000        ; 0.023      ; 0.735      ;
; 0.575 ; tristateEN:inst11|DOUT[14]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ; NEXT         ; CLK         ; 0.000        ; -0.123     ; 0.590      ;
; 0.577 ; tristateEN:inst11|DOUT[28]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg28 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.591      ;
; 0.578 ; tristateEN:inst11|DOUT[19]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.611      ;
; 0.579 ; tristateEN:inst11|DOUT[10]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ; NEXT         ; CLK         ; 0.000        ; 0.023      ; 0.740      ;
; 0.580 ; tristateEN:inst11|DOUT[2]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.613      ;
; 0.582 ; tristateEN:inst11|DOUT[16]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.596      ;
; 0.584 ; tristateEN:inst11|DOUT[12]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.598      ;
; 0.586 ; tristateEN:inst11|DOUT[14]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.600      ;
; 0.590 ; tristateEN:inst11|DOUT[15]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.604      ;
; 0.593 ; tristateEN:inst11|DOUT[21]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg21 ; NEXT         ; CLK         ; 0.000        ; -0.112     ; 0.619      ;
; 0.593 ; tristateEN:inst11|DOUT[4]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg4  ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.625      ;
; 0.594 ; tristateEN:inst11|DOUT[7]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg7  ; NEXT         ; CLK         ; 0.000        ; 0.023      ; 0.755      ;
; 0.596 ; tristateEN:inst11|DOUT[0]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.610      ;
; 0.599 ; tristateEN:inst11|DOUT[15]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ; NEXT         ; CLK         ; 0.000        ; -0.123     ; 0.614      ;
; 0.601 ; tristateEN:inst11|DOUT[24]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg24 ; NEXT         ; CLK         ; 0.000        ; -0.146     ; 0.593      ;
; 0.607 ; tristateEN:inst11|DOUT[25]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg25 ; NEXT         ; CLK         ; 0.000        ; -0.146     ; 0.599      ;
; 0.617 ; tristateEN:inst11|DOUT[25]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg25 ; NEXT         ; CLK         ; 0.000        ; -0.147     ; 0.608      ;
; 0.621 ; tristateEN:inst11|DOUT[24]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg24 ; NEXT         ; CLK         ; 0.000        ; -0.147     ; 0.612      ;
; 0.631 ; tristateEN:inst11|DOUT[27]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg27 ; NEXT         ; CLK         ; 0.000        ; -0.174     ; 0.595      ;
; 0.652 ; tristateEN:inst11|DOUT[11]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ; NEXT         ; CLK         ; 0.000        ; -0.073     ; 0.717      ;
; 0.655 ; tristateEN:inst11|DOUT[17]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ; NEXT         ; CLK         ; 0.000        ; -0.174     ; 0.619      ;
; 0.662 ; tristateEN:inst11|DOUT[5]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg5  ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.694      ;
; 0.666 ; tristateEN:inst11|DOUT[22]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg22 ; NEXT         ; CLK         ; 0.000        ; -0.112     ; 0.692      ;
; 0.679 ; tristateEN:inst11|DOUT[11]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ; NEXT         ; CLK         ; 0.000        ; -0.072     ; 0.745      ;
; 0.683 ; tristateEN:inst11|DOUT[5]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg5  ; NEXT         ; CLK         ; 0.000        ; -0.105     ; 0.716      ;
; 0.688 ; tristateEN:inst11|DOUT[20]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg20 ; NEXT         ; CLK         ; 0.000        ; -0.113     ; 0.713      ;
; 0.691 ; tristateEN:inst11|DOUT[22]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg22 ; NEXT         ; CLK         ; 0.000        ; -0.113     ; 0.716      ;
; 0.692 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.890      ;
; 0.696 ; tristateEN:inst11|DOUT[21]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg21 ; NEXT         ; CLK         ; 0.000        ; -0.113     ; 0.721      ;
; 0.698 ; tristateEN:inst11|DOUT[13]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ; NEXT         ; CLK         ; 0.000        ; -0.113     ; 0.723      ;
; 0.704 ; tristateEN:inst11|DOUT[30]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg30 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.718      ;
; 0.705 ; tristateEN:inst11|DOUT[26]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg26 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.719      ;
; 0.706 ; tristateEN:inst11|DOUT[31]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg31 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.720      ;
; 0.707 ; tristateEN:inst11|DOUT[28]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg28 ; NEXT         ; CLK         ; 0.000        ; -0.125     ; 0.720      ;
; 0.717 ; tristateEN:inst11|DOUT[29]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg29 ; NEXT         ; CLK         ; 0.000        ; -0.124     ; 0.731      ;
; 0.719 ; tristateEN:inst11|DOUT[30]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg30 ; NEXT         ; CLK         ; 0.000        ; -0.125     ; 0.732      ;
; 0.723 ; tristateEN:inst11|DOUT[31]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg31 ; NEXT         ; CLK         ; 0.000        ; -0.125     ; 0.736      ;
; 0.724 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.926      ;
; 0.728 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.926      ;
; 0.729 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.931      ;
; 0.731 ; tristateEN:inst11|DOUT[26]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg26 ; NEXT         ; CLK         ; 0.000        ; -0.125     ; 0.744      ;
; 0.732 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.930      ;
; 0.738 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.936      ;
; 0.738 ; tristateEN:inst11|DOUT[29]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg29 ; NEXT         ; CLK         ; 0.000        ; -0.125     ; 0.751      ;
; 0.751 ; tristateEN:inst11|DOUT[17]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ; NEXT         ; CLK         ; 0.000        ; -0.175     ; 0.714      ;
; 0.753 ; tristateEN:inst11|DOUT[27]               ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg27 ; NEXT         ; CLK         ; 0.000        ; -0.175     ; 0.716      ;
; 0.781 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.983      ;
; 0.784 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.982      ;
; 0.784 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.982      ;
; 0.788 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.990      ;
; 0.834 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.033      ;
; 0.834 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.032      ;
; 0.834 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.032      ;
; 0.836 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.038      ;
; 0.836 ; tristateEN:inst11|DOUT[8]                ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg8  ; NEXT         ; CLK         ; 0.000        ; -0.106     ; 0.868      ;
; 0.844 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.046      ;
; 0.846 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.048      ;
; 0.856 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.058      ;
; 0.873 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.072      ;
; 0.873 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.072      ;
; 0.874 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.073      ;
; 0.893 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.095      ;
; 0.941 ; r_typeIn:inst4|adder:inst4|newAddress[1] ; r_typeIn:inst4|IP:inst2|DOUT[1]                                                                                                                            ; NEXT         ; CLK         ; -0.500       ; -0.038     ; 0.555      ;
; 0.944 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.147      ;
; 0.947 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.145      ;
; 0.948 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.151      ;
; 0.949 ; r_typeIn:inst4|adder:inst4|newAddress[0] ; r_typeIn:inst4|IP:inst2|DOUT[0]                                                                                                                            ; NEXT         ; CLK         ; -0.500       ; -0.038     ; 0.563      ;
; 0.952 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.150      ;
; 0.952 ; r_typeIn:inst4|IP:inst2|DOUT[1]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.150      ;
; 0.957 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.155      ;
; 0.960 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.162      ;
; 0.962 ; r_typeIn:inst4|IP:inst2|DOUT[2]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.160      ;
; 0.963 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.161      ;
; 0.963 ; r_typeIn:inst4|IP:inst2|DOUT[4]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.161      ;
; 0.979 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.177      ;
; 0.979 ; r_typeIn:inst4|IP:inst2|DOUT[0]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.177      ;
; 1.003 ; r_typeIn:inst4|IP:inst2|DOUT[3]          ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.201      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[0]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[0]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[10]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[10]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[11]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[11]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[12]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[12]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[13]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[14]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[14]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[15]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[15]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[16]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[16]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[17]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[18]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[19]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[1]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[1]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[20]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[21]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[22]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[23]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[24]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[25]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[26]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[27]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[28]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[29]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[2]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[30]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[31]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[3]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[3]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[4]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[4]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[5]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[5]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[6]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[7]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[7]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[8]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[8]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[9]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|q_b[9]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; ram3port:inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_pno1:auto_generated|ram_block1a0~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'NEXT'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; NEXT  ; Rise       ; NEXT                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|newAddress[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Fall       ; r_typeIn:inst4|adder:inst4|t1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NEXT  ; Rise       ; tristateEN:inst11|DOUT[9]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; NEXT|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; NEXT|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NEXT  ; Rise       ; inst11|DOUT[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NEXT  ; Rise       ; inst11|DOUT[15]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; WRE       ; CLK        ; 2.706 ; 2.706 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; WRE       ; CLK        ; -2.566 ; -2.566 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ControlSIG     ; CLK        ; 4.847 ; 4.847 ; Rise       ; CLK             ;
; FUNC[*]        ; CLK        ; 6.263 ; 6.263 ; Rise       ; CLK             ;
;  FUNC[0]       ; CLK        ; 4.823 ; 4.823 ; Rise       ; CLK             ;
;  FUNC[1]       ; CLK        ; 4.793 ; 4.793 ; Rise       ; CLK             ;
;  FUNC[2]       ; CLK        ; 4.552 ; 4.552 ; Rise       ; CLK             ;
;  FUNC[3]       ; CLK        ; 4.552 ; 4.552 ; Rise       ; CLK             ;
;  FUNC[4]       ; CLK        ; 6.139 ; 6.139 ; Rise       ; CLK             ;
;  FUNC[5]       ; CLK        ; 6.263 ; 6.263 ; Rise       ; CLK             ;
; Icomplete[*]   ; CLK        ; 6.446 ; 6.446 ; Rise       ; CLK             ;
;  Icomplete[0]  ; CLK        ; 4.793 ; 4.793 ; Rise       ; CLK             ;
;  Icomplete[1]  ; CLK        ; 4.892 ; 4.892 ; Rise       ; CLK             ;
;  Icomplete[2]  ; CLK        ; 4.542 ; 4.542 ; Rise       ; CLK             ;
;  Icomplete[3]  ; CLK        ; 4.552 ; 4.552 ; Rise       ; CLK             ;
;  Icomplete[4]  ; CLK        ; 5.314 ; 5.314 ; Rise       ; CLK             ;
;  Icomplete[5]  ; CLK        ; 5.900 ; 5.900 ; Rise       ; CLK             ;
;  Icomplete[6]  ; CLK        ; 5.103 ; 5.103 ; Rise       ; CLK             ;
;  Icomplete[7]  ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  Icomplete[8]  ; CLK        ; 6.432 ; 6.432 ; Rise       ; CLK             ;
;  Icomplete[9]  ; CLK        ; 5.294 ; 5.294 ; Rise       ; CLK             ;
;  Icomplete[10] ; CLK        ; 6.446 ; 6.446 ; Rise       ; CLK             ;
;  Icomplete[11] ; CLK        ; 5.342 ; 5.342 ; Rise       ; CLK             ;
;  Icomplete[12] ; CLK        ; 5.363 ; 5.363 ; Rise       ; CLK             ;
;  Icomplete[13] ; CLK        ; 6.263 ; 6.263 ; Rise       ; CLK             ;
;  Icomplete[14] ; CLK        ; 6.432 ; 6.432 ; Rise       ; CLK             ;
;  Icomplete[15] ; CLK        ; 6.096 ; 6.096 ; Rise       ; CLK             ;
;  Icomplete[16] ; CLK        ; 5.204 ; 5.204 ; Rise       ; CLK             ;
;  Icomplete[17] ; CLK        ; 5.335 ; 5.335 ; Rise       ; CLK             ;
;  Icomplete[18] ; CLK        ; 4.892 ; 4.892 ; Rise       ; CLK             ;
;  Icomplete[21] ; CLK        ; 5.456 ; 5.456 ; Rise       ; CLK             ;
;  Icomplete[22] ; CLK        ; 5.276 ; 5.276 ; Rise       ; CLK             ;
;  Icomplete[26] ; CLK        ; 5.703 ; 5.703 ; Rise       ; CLK             ;
;  Icomplete[28] ; CLK        ; 4.880 ; 4.880 ; Rise       ; CLK             ;
;  Icomplete[30] ; CLK        ; 6.049 ; 6.049 ; Rise       ; CLK             ;
;  Icomplete[31] ; CLK        ; 6.139 ; 6.139 ; Rise       ; CLK             ;
; OP[*]          ; CLK        ; 6.091 ; 6.091 ; Rise       ; CLK             ;
;  OP[0]         ; CLK        ; 5.869 ; 5.869 ; Rise       ; CLK             ;
;  OP[2]         ; CLK        ; 5.382 ; 5.382 ; Rise       ; CLK             ;
;  OP[4]         ; CLK        ; 6.091 ; 6.091 ; Rise       ; CLK             ;
;  OP[5]         ; CLK        ; 5.348 ; 5.348 ; Rise       ; CLK             ;
; RD[*]          ; CLK        ; 6.239 ; 6.239 ; Rise       ; CLK             ;
;  RD[0]         ; CLK        ; 5.063 ; 5.063 ; Rise       ; CLK             ;
;  RD[1]         ; CLK        ; 5.245 ; 5.245 ; Rise       ; CLK             ;
;  RD[2]         ; CLK        ; 6.190 ; 6.190 ; Rise       ; CLK             ;
;  RD[3]         ; CLK        ; 6.239 ; 6.239 ; Rise       ; CLK             ;
;  RD[4]         ; CLK        ; 6.239 ; 6.239 ; Rise       ; CLK             ;
; RS[*]          ; CLK        ; 5.384 ; 5.384 ; Rise       ; CLK             ;
;  RS[0]         ; CLK        ; 5.239 ; 5.239 ; Rise       ; CLK             ;
;  RS[1]         ; CLK        ; 5.384 ; 5.384 ; Rise       ; CLK             ;
; RT[*]          ; CLK        ; 5.317 ; 5.317 ; Rise       ; CLK             ;
;  RT[0]         ; CLK        ; 5.219 ; 5.219 ; Rise       ; CLK             ;
;  RT[1]         ; CLK        ; 5.317 ; 5.317 ; Rise       ; CLK             ;
;  RT[2]         ; CLK        ; 4.887 ; 4.887 ; Rise       ; CLK             ;
; SHAMT[*]       ; CLK        ; 6.446 ; 6.446 ; Rise       ; CLK             ;
;  SHAMT[0]      ; CLK        ; 6.253 ; 6.253 ; Rise       ; CLK             ;
;  SHAMT[1]      ; CLK        ; 6.240 ; 6.240 ; Rise       ; CLK             ;
;  SHAMT[2]      ; CLK        ; 5.103 ; 5.103 ; Rise       ; CLK             ;
;  SHAMT[3]      ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  SHAMT[4]      ; CLK        ; 6.446 ; 6.446 ; Rise       ; CLK             ;
; TRUE           ; CLK        ; 6.119 ; 6.119 ; Rise       ; CLK             ;
; answer[*]      ; CLK        ; 7.591 ; 7.591 ; Rise       ; CLK             ;
;  answer[0]     ; CLK        ; 6.256 ; 6.256 ; Rise       ; CLK             ;
;  answer[1]     ; CLK        ; 6.780 ; 6.780 ; Rise       ; CLK             ;
;  answer[2]     ; CLK        ; 6.543 ; 6.543 ; Rise       ; CLK             ;
;  answer[3]     ; CLK        ; 6.578 ; 6.578 ; Rise       ; CLK             ;
;  answer[4]     ; CLK        ; 7.092 ; 7.092 ; Rise       ; CLK             ;
;  answer[5]     ; CLK        ; 7.048 ; 7.048 ; Rise       ; CLK             ;
;  answer[6]     ; CLK        ; 6.801 ; 6.801 ; Rise       ; CLK             ;
;  answer[7]     ; CLK        ; 7.048 ; 7.048 ; Rise       ; CLK             ;
;  answer[8]     ; CLK        ; 7.185 ; 7.185 ; Rise       ; CLK             ;
;  answer[9]     ; CLK        ; 6.799 ; 6.799 ; Rise       ; CLK             ;
;  answer[10]    ; CLK        ; 6.891 ; 6.891 ; Rise       ; CLK             ;
;  answer[11]    ; CLK        ; 6.828 ; 6.828 ; Rise       ; CLK             ;
;  answer[12]    ; CLK        ; 6.946 ; 6.946 ; Rise       ; CLK             ;
;  answer[13]    ; CLK        ; 7.022 ; 7.022 ; Rise       ; CLK             ;
;  answer[14]    ; CLK        ; 6.853 ; 6.853 ; Rise       ; CLK             ;
;  answer[15]    ; CLK        ; 6.820 ; 6.820 ; Rise       ; CLK             ;
;  answer[16]    ; CLK        ; 6.939 ; 6.939 ; Rise       ; CLK             ;
;  answer[17]    ; CLK        ; 6.898 ; 6.898 ; Rise       ; CLK             ;
;  answer[18]    ; CLK        ; 7.591 ; 7.591 ; Rise       ; CLK             ;
;  answer[19]    ; CLK        ; 7.545 ; 7.545 ; Rise       ; CLK             ;
;  answer[20]    ; CLK        ; 7.097 ; 7.097 ; Rise       ; CLK             ;
;  answer[21]    ; CLK        ; 7.019 ; 7.019 ; Rise       ; CLK             ;
;  answer[22]    ; CLK        ; 7.226 ; 7.226 ; Rise       ; CLK             ;
;  answer[23]    ; CLK        ; 7.572 ; 7.572 ; Rise       ; CLK             ;
;  answer[24]    ; CLK        ; 7.520 ; 7.520 ; Rise       ; CLK             ;
;  answer[25]    ; CLK        ; 7.088 ; 7.088 ; Rise       ; CLK             ;
;  answer[26]    ; CLK        ; 7.401 ; 7.401 ; Rise       ; CLK             ;
;  answer[27]    ; CLK        ; 7.359 ; 7.359 ; Rise       ; CLK             ;
;  answer[28]    ; CLK        ; 7.147 ; 7.147 ; Rise       ; CLK             ;
;  answer[29]    ; CLK        ; 7.174 ; 7.174 ; Rise       ; CLK             ;
;  answer[30]    ; CLK        ; 7.193 ; 7.193 ; Rise       ; CLK             ;
;  answer[31]    ; CLK        ; 7.335 ; 7.335 ; Rise       ; CLK             ;
; a[*]           ; NEXT       ; 5.696 ; 5.696 ; Rise       ; NEXT            ;
;  a[0]          ; NEXT       ; 5.696 ; 5.696 ; Rise       ; NEXT            ;
;  a[1]          ; NEXT       ; 5.670 ; 5.670 ; Rise       ; NEXT            ;
;  a[2]          ; NEXT       ; 5.670 ; 5.670 ; Rise       ; NEXT            ;
;  a[3]          ; NEXT       ; 5.567 ; 5.567 ; Rise       ; NEXT            ;
;  a[4]          ; NEXT       ; 5.576 ; 5.576 ; Rise       ; NEXT            ;
;  a[5]          ; NEXT       ; 5.567 ; 5.567 ; Rise       ; NEXT            ;
;  a[6]          ; NEXT       ; 5.569 ; 5.569 ; Rise       ; NEXT            ;
; b[*]           ; NEXT       ; 5.376 ; 5.376 ; Rise       ; NEXT            ;
;  b[0]          ; NEXT       ; 5.376 ; 5.376 ; Rise       ; NEXT            ;
;  b[1]          ; NEXT       ; 5.347 ; 5.347 ; Rise       ; NEXT            ;
;  b[2]          ; NEXT       ; 5.209 ; 5.209 ; Rise       ; NEXT            ;
;  b[3]          ; NEXT       ; 5.209 ; 5.209 ; Rise       ; NEXT            ;
;  b[4]          ; NEXT       ; 5.208 ; 5.208 ; Rise       ; NEXT            ;
;  b[5]          ; NEXT       ; 5.093 ; 5.093 ; Rise       ; NEXT            ;
;  b[6]          ; NEXT       ; 5.138 ; 5.138 ; Rise       ; NEXT            ;
; c[*]           ; NEXT       ; 5.438 ; 5.438 ; Rise       ; NEXT            ;
;  c[0]          ; NEXT       ; 5.414 ; 5.414 ; Rise       ; NEXT            ;
;  c[1]          ; NEXT       ; 5.396 ; 5.396 ; Rise       ; NEXT            ;
;  c[2]          ; NEXT       ; 5.438 ; 5.438 ; Rise       ; NEXT            ;
;  c[3]          ; NEXT       ; 5.420 ; 5.420 ; Rise       ; NEXT            ;
;  c[4]          ; NEXT       ; 5.305 ; 5.305 ; Rise       ; NEXT            ;
;  c[5]          ; NEXT       ; 5.280 ; 5.280 ; Rise       ; NEXT            ;
;  c[6]          ; NEXT       ; 5.291 ; 5.291 ; Rise       ; NEXT            ;
; d[*]           ; NEXT       ; 4.981 ; 4.981 ; Rise       ; NEXT            ;
;  d[0]          ; NEXT       ; 4.981 ; 4.981 ; Rise       ; NEXT            ;
;  d[1]          ; NEXT       ; 4.876 ; 4.876 ; Rise       ; NEXT            ;
;  d[2]          ; NEXT       ; 4.897 ; 4.897 ; Rise       ; NEXT            ;
;  d[3]          ; NEXT       ; 4.873 ; 4.873 ; Rise       ; NEXT            ;
;  d[4]          ; NEXT       ; 4.903 ; 4.903 ; Rise       ; NEXT            ;
;  d[5]          ; NEXT       ; 4.969 ; 4.969 ; Rise       ; NEXT            ;
;  d[6]          ; NEXT       ; 4.977 ; 4.977 ; Rise       ; NEXT            ;
; e[*]           ; NEXT       ; 5.786 ; 5.786 ; Rise       ; NEXT            ;
;  e[0]          ; NEXT       ; 5.775 ; 5.775 ; Rise       ; NEXT            ;
;  e[1]          ; NEXT       ; 5.786 ; 5.786 ; Rise       ; NEXT            ;
;  e[2]          ; NEXT       ; 5.732 ; 5.732 ; Rise       ; NEXT            ;
;  e[3]          ; NEXT       ; 5.643 ; 5.643 ; Rise       ; NEXT            ;
;  e[4]          ; NEXT       ; 5.657 ; 5.657 ; Rise       ; NEXT            ;
;  e[5]          ; NEXT       ; 5.659 ; 5.659 ; Rise       ; NEXT            ;
;  e[6]          ; NEXT       ; 5.726 ; 5.726 ; Rise       ; NEXT            ;
; f[*]           ; NEXT       ; 5.637 ; 5.637 ; Rise       ; NEXT            ;
;  f[0]          ; NEXT       ; 5.637 ; 5.637 ; Rise       ; NEXT            ;
;  f[1]          ; NEXT       ; 5.610 ; 5.610 ; Rise       ; NEXT            ;
;  f[2]          ; NEXT       ; 5.556 ; 5.556 ; Rise       ; NEXT            ;
;  f[3]          ; NEXT       ; 5.515 ; 5.515 ; Rise       ; NEXT            ;
;  f[4]          ; NEXT       ; 5.495 ; 5.495 ; Rise       ; NEXT            ;
;  f[5]          ; NEXT       ; 5.498 ; 5.498 ; Rise       ; NEXT            ;
;  f[6]          ; NEXT       ; 5.578 ; 5.578 ; Rise       ; NEXT            ;
; g[*]           ; NEXT       ; 6.620 ; 6.620 ; Rise       ; NEXT            ;
;  g[0]          ; NEXT       ; 6.620 ; 6.620 ; Rise       ; NEXT            ;
;  g[1]          ; NEXT       ; 5.161 ; 5.161 ; Rise       ; NEXT            ;
;  g[2]          ; NEXT       ; 4.994 ; 4.994 ; Rise       ; NEXT            ;
;  g[3]          ; NEXT       ; 5.574 ; 5.574 ; Rise       ; NEXT            ;
;  g[4]          ; NEXT       ; 5.972 ; 5.972 ; Rise       ; NEXT            ;
;  g[5]          ; NEXT       ; 6.196 ; 6.196 ; Rise       ; NEXT            ;
;  g[6]          ; NEXT       ; 6.128 ; 6.128 ; Rise       ; NEXT            ;
; h[*]           ; NEXT       ; 6.081 ; 6.081 ; Rise       ; NEXT            ;
;  h[0]          ; NEXT       ; 5.565 ; 5.565 ; Rise       ; NEXT            ;
;  h[1]          ; NEXT       ; 5.431 ; 5.431 ; Rise       ; NEXT            ;
;  h[2]          ; NEXT       ; 5.898 ; 5.898 ; Rise       ; NEXT            ;
;  h[3]          ; NEXT       ; 5.231 ; 5.231 ; Rise       ; NEXT            ;
;  h[4]          ; NEXT       ; 6.081 ; 6.081 ; Rise       ; NEXT            ;
;  h[5]          ; NEXT       ; 5.736 ; 5.736 ; Rise       ; NEXT            ;
;  h[6]          ; NEXT       ; 5.754 ; 5.754 ; Rise       ; NEXT            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ControlSIG     ; CLK        ; 4.163 ; 4.163 ; Rise       ; CLK             ;
; FUNC[*]        ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  FUNC[0]       ; CLK        ; 4.594 ; 4.594 ; Rise       ; CLK             ;
;  FUNC[1]       ; CLK        ; 4.436 ; 4.436 ; Rise       ; CLK             ;
;  FUNC[2]       ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  FUNC[3]       ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  FUNC[4]       ; CLK        ; 5.944 ; 5.944 ; Rise       ; CLK             ;
;  FUNC[5]       ; CLK        ; 6.068 ; 6.068 ; Rise       ; CLK             ;
; Icomplete[*]   ; CLK        ; 4.390 ; 4.390 ; Rise       ; CLK             ;
;  Icomplete[0]  ; CLK        ; 4.564 ; 4.564 ; Rise       ; CLK             ;
;  Icomplete[1]  ; CLK        ; 4.535 ; 4.535 ; Rise       ; CLK             ;
;  Icomplete[2]  ; CLK        ; 4.390 ; 4.390 ; Rise       ; CLK             ;
;  Icomplete[3]  ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  Icomplete[4]  ; CLK        ; 5.119 ; 5.119 ; Rise       ; CLK             ;
;  Icomplete[5]  ; CLK        ; 5.705 ; 5.705 ; Rise       ; CLK             ;
;  Icomplete[6]  ; CLK        ; 4.908 ; 4.908 ; Rise       ; CLK             ;
;  Icomplete[7]  ; CLK        ; 5.954 ; 5.954 ; Rise       ; CLK             ;
;  Icomplete[8]  ; CLK        ; 6.237 ; 6.237 ; Rise       ; CLK             ;
;  Icomplete[9]  ; CLK        ; 5.099 ; 5.099 ; Rise       ; CLK             ;
;  Icomplete[10] ; CLK        ; 6.251 ; 6.251 ; Rise       ; CLK             ;
;  Icomplete[11] ; CLK        ; 4.993 ; 4.993 ; Rise       ; CLK             ;
;  Icomplete[12] ; CLK        ; 4.825 ; 4.825 ; Rise       ; CLK             ;
;  Icomplete[13] ; CLK        ; 6.068 ; 6.068 ; Rise       ; CLK             ;
;  Icomplete[14] ; CLK        ; 6.237 ; 6.237 ; Rise       ; CLK             ;
;  Icomplete[15] ; CLK        ; 5.901 ; 5.901 ; Rise       ; CLK             ;
;  Icomplete[16] ; CLK        ; 4.973 ; 4.973 ; Rise       ; CLK             ;
;  Icomplete[17] ; CLK        ; 4.973 ; 4.973 ; Rise       ; CLK             ;
;  Icomplete[18] ; CLK        ; 4.535 ; 4.535 ; Rise       ; CLK             ;
;  Icomplete[21] ; CLK        ; 5.115 ; 5.115 ; Rise       ; CLK             ;
;  Icomplete[22] ; CLK        ; 4.901 ; 4.901 ; Rise       ; CLK             ;
;  Icomplete[26] ; CLK        ; 5.302 ; 5.302 ; Rise       ; CLK             ;
;  Icomplete[28] ; CLK        ; 4.735 ; 4.735 ; Rise       ; CLK             ;
;  Icomplete[30] ; CLK        ; 5.819 ; 5.819 ; Rise       ; CLK             ;
;  Icomplete[31] ; CLK        ; 5.944 ; 5.944 ; Rise       ; CLK             ;
; OP[*]          ; CLK        ; 5.153 ; 5.153 ; Rise       ; CLK             ;
;  OP[0]         ; CLK        ; 5.468 ; 5.468 ; Rise       ; CLK             ;
;  OP[2]         ; CLK        ; 5.237 ; 5.237 ; Rise       ; CLK             ;
;  OP[4]         ; CLK        ; 5.861 ; 5.861 ; Rise       ; CLK             ;
;  OP[5]         ; CLK        ; 5.153 ; 5.153 ; Rise       ; CLK             ;
; RD[*]          ; CLK        ; 4.707 ; 4.707 ; Rise       ; CLK             ;
;  RD[0]         ; CLK        ; 4.714 ; 4.714 ; Rise       ; CLK             ;
;  RD[1]         ; CLK        ; 4.707 ; 4.707 ; Rise       ; CLK             ;
;  RD[2]         ; CLK        ; 5.995 ; 5.995 ; Rise       ; CLK             ;
;  RD[3]         ; CLK        ; 6.044 ; 6.044 ; Rise       ; CLK             ;
;  RD[4]         ; CLK        ; 6.044 ; 6.044 ; Rise       ; CLK             ;
; RS[*]          ; CLK        ; 4.898 ; 4.898 ; Rise       ; CLK             ;
;  RS[0]         ; CLK        ; 4.898 ; 4.898 ; Rise       ; CLK             ;
;  RS[1]         ; CLK        ; 5.009 ; 5.009 ; Rise       ; CLK             ;
; RT[*]          ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
;  RT[0]         ; CLK        ; 4.988 ; 4.988 ; Rise       ; CLK             ;
;  RT[1]         ; CLK        ; 4.955 ; 4.955 ; Rise       ; CLK             ;
;  RT[2]         ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
; SHAMT[*]       ; CLK        ; 4.908 ; 4.908 ; Rise       ; CLK             ;
;  SHAMT[0]      ; CLK        ; 6.058 ; 6.058 ; Rise       ; CLK             ;
;  SHAMT[1]      ; CLK        ; 6.045 ; 6.045 ; Rise       ; CLK             ;
;  SHAMT[2]      ; CLK        ; 4.908 ; 4.908 ; Rise       ; CLK             ;
;  SHAMT[3]      ; CLK        ; 5.954 ; 5.954 ; Rise       ; CLK             ;
;  SHAMT[4]      ; CLK        ; 6.251 ; 6.251 ; Rise       ; CLK             ;
; TRUE           ; CLK        ; 4.927 ; 4.927 ; Rise       ; CLK             ;
; answer[*]      ; CLK        ; 4.300 ; 4.300 ; Rise       ; CLK             ;
;  answer[0]     ; CLK        ; 4.916 ; 4.916 ; Rise       ; CLK             ;
;  answer[1]     ; CLK        ; 5.124 ; 5.124 ; Rise       ; CLK             ;
;  answer[2]     ; CLK        ; 4.858 ; 4.858 ; Rise       ; CLK             ;
;  answer[3]     ; CLK        ; 4.614 ; 4.614 ; Rise       ; CLK             ;
;  answer[4]     ; CLK        ; 4.571 ; 4.571 ; Rise       ; CLK             ;
;  answer[5]     ; CLK        ; 4.510 ; 4.510 ; Rise       ; CLK             ;
;  answer[6]     ; CLK        ; 4.327 ; 4.327 ; Rise       ; CLK             ;
;  answer[7]     ; CLK        ; 4.711 ; 4.711 ; Rise       ; CLK             ;
;  answer[8]     ; CLK        ; 4.865 ; 4.865 ; Rise       ; CLK             ;
;  answer[9]     ; CLK        ; 4.868 ; 4.868 ; Rise       ; CLK             ;
;  answer[10]    ; CLK        ; 4.300 ; 4.300 ; Rise       ; CLK             ;
;  answer[11]    ; CLK        ; 4.486 ; 4.486 ; Rise       ; CLK             ;
;  answer[12]    ; CLK        ; 4.796 ; 4.796 ; Rise       ; CLK             ;
;  answer[13]    ; CLK        ; 4.733 ; 4.733 ; Rise       ; CLK             ;
;  answer[14]    ; CLK        ; 4.581 ; 4.581 ; Rise       ; CLK             ;
;  answer[15]    ; CLK        ; 4.862 ; 4.862 ; Rise       ; CLK             ;
;  answer[16]    ; CLK        ; 4.782 ; 4.782 ; Rise       ; CLK             ;
;  answer[17]    ; CLK        ; 4.464 ; 4.464 ; Rise       ; CLK             ;
;  answer[18]    ; CLK        ; 4.834 ; 4.834 ; Rise       ; CLK             ;
;  answer[19]    ; CLK        ; 4.975 ; 4.975 ; Rise       ; CLK             ;
;  answer[20]    ; CLK        ; 4.568 ; 4.568 ; Rise       ; CLK             ;
;  answer[21]    ; CLK        ; 5.168 ; 5.168 ; Rise       ; CLK             ;
;  answer[22]    ; CLK        ; 5.276 ; 5.276 ; Rise       ; CLK             ;
;  answer[23]    ; CLK        ; 4.862 ; 4.862 ; Rise       ; CLK             ;
;  answer[24]    ; CLK        ; 5.447 ; 5.447 ; Rise       ; CLK             ;
;  answer[25]    ; CLK        ; 4.600 ; 4.600 ; Rise       ; CLK             ;
;  answer[26]    ; CLK        ; 5.290 ; 5.290 ; Rise       ; CLK             ;
;  answer[27]    ; CLK        ; 4.652 ; 4.652 ; Rise       ; CLK             ;
;  answer[28]    ; CLK        ; 4.621 ; 4.621 ; Rise       ; CLK             ;
;  answer[29]    ; CLK        ; 4.598 ; 4.598 ; Rise       ; CLK             ;
;  answer[30]    ; CLK        ; 4.949 ; 4.949 ; Rise       ; CLK             ;
;  answer[31]    ; CLK        ; 4.979 ; 4.979 ; Rise       ; CLK             ;
; a[*]           ; NEXT       ; 5.191 ; 5.191 ; Rise       ; NEXT            ;
;  a[0]          ; NEXT       ; 5.319 ; 5.319 ; Rise       ; NEXT            ;
;  a[1]          ; NEXT       ; 5.293 ; 5.293 ; Rise       ; NEXT            ;
;  a[2]          ; NEXT       ; 5.301 ; 5.301 ; Rise       ; NEXT            ;
;  a[3]          ; NEXT       ; 5.208 ; 5.208 ; Rise       ; NEXT            ;
;  a[4]          ; NEXT       ; 5.202 ; 5.202 ; Rise       ; NEXT            ;
;  a[5]          ; NEXT       ; 5.191 ; 5.191 ; Rise       ; NEXT            ;
;  a[6]          ; NEXT       ; 5.193 ; 5.193 ; Rise       ; NEXT            ;
; b[*]           ; NEXT       ; 4.576 ; 4.576 ; Rise       ; NEXT            ;
;  b[0]          ; NEXT       ; 4.864 ; 4.864 ; Rise       ; NEXT            ;
;  b[1]          ; NEXT       ; 4.834 ; 4.834 ; Rise       ; NEXT            ;
;  b[2]          ; NEXT       ; 4.697 ; 4.697 ; Rise       ; NEXT            ;
;  b[3]          ; NEXT       ; 4.687 ; 4.687 ; Rise       ; NEXT            ;
;  b[4]          ; NEXT       ; 4.676 ; 4.676 ; Rise       ; NEXT            ;
;  b[5]          ; NEXT       ; 4.576 ; 4.576 ; Rise       ; NEXT            ;
;  b[6]          ; NEXT       ; 4.624 ; 4.624 ; Rise       ; NEXT            ;
; c[*]           ; NEXT       ; 4.695 ; 4.695 ; Rise       ; NEXT            ;
;  c[0]          ; NEXT       ; 4.832 ; 4.832 ; Rise       ; NEXT            ;
;  c[1]          ; NEXT       ; 4.816 ; 4.816 ; Rise       ; NEXT            ;
;  c[2]          ; NEXT       ; 4.858 ; 4.858 ; Rise       ; NEXT            ;
;  c[3]          ; NEXT       ; 4.836 ; 4.836 ; Rise       ; NEXT            ;
;  c[4]          ; NEXT       ; 4.717 ; 4.717 ; Rise       ; NEXT            ;
;  c[5]          ; NEXT       ; 4.695 ; 4.695 ; Rise       ; NEXT            ;
;  c[6]          ; NEXT       ; 4.711 ; 4.711 ; Rise       ; NEXT            ;
; d[*]           ; NEXT       ; 4.614 ; 4.614 ; Rise       ; NEXT            ;
;  d[0]          ; NEXT       ; 4.722 ; 4.722 ; Rise       ; NEXT            ;
;  d[1]          ; NEXT       ; 4.618 ; 4.618 ; Rise       ; NEXT            ;
;  d[2]          ; NEXT       ; 4.638 ; 4.638 ; Rise       ; NEXT            ;
;  d[3]          ; NEXT       ; 4.614 ; 4.614 ; Rise       ; NEXT            ;
;  d[4]          ; NEXT       ; 4.630 ; 4.630 ; Rise       ; NEXT            ;
;  d[5]          ; NEXT       ; 4.705 ; 4.705 ; Rise       ; NEXT            ;
;  d[6]          ; NEXT       ; 4.721 ; 4.721 ; Rise       ; NEXT            ;
; e[*]           ; NEXT       ; 5.200 ; 5.200 ; Rise       ; NEXT            ;
;  e[0]          ; NEXT       ; 5.340 ; 5.340 ; Rise       ; NEXT            ;
;  e[1]          ; NEXT       ; 5.342 ; 5.342 ; Rise       ; NEXT            ;
;  e[2]          ; NEXT       ; 5.292 ; 5.292 ; Rise       ; NEXT            ;
;  e[3]          ; NEXT       ; 5.200 ; 5.200 ; Rise       ; NEXT            ;
;  e[4]          ; NEXT       ; 5.217 ; 5.217 ; Rise       ; NEXT            ;
;  e[5]          ; NEXT       ; 5.219 ; 5.219 ; Rise       ; NEXT            ;
;  e[6]          ; NEXT       ; 5.286 ; 5.286 ; Rise       ; NEXT            ;
; f[*]           ; NEXT       ; 5.189 ; 5.189 ; Rise       ; NEXT            ;
;  f[0]          ; NEXT       ; 5.337 ; 5.337 ; Rise       ; NEXT            ;
;  f[1]          ; NEXT       ; 5.304 ; 5.304 ; Rise       ; NEXT            ;
;  f[2]          ; NEXT       ; 5.259 ; 5.259 ; Rise       ; NEXT            ;
;  f[3]          ; NEXT       ; 5.219 ; 5.219 ; Rise       ; NEXT            ;
;  f[4]          ; NEXT       ; 5.189 ; 5.189 ; Rise       ; NEXT            ;
;  f[5]          ; NEXT       ; 5.194 ; 5.194 ; Rise       ; NEXT            ;
;  f[6]          ; NEXT       ; 5.266 ; 5.266 ; Rise       ; NEXT            ;
; g[*]           ; NEXT       ; 4.456 ; 4.456 ; Rise       ; NEXT            ;
;  g[0]          ; NEXT       ; 6.087 ; 6.087 ; Rise       ; NEXT            ;
;  g[1]          ; NEXT       ; 4.626 ; 4.626 ; Rise       ; NEXT            ;
;  g[2]          ; NEXT       ; 4.456 ; 4.456 ; Rise       ; NEXT            ;
;  g[3]          ; NEXT       ; 5.031 ; 5.031 ; Rise       ; NEXT            ;
;  g[4]          ; NEXT       ; 5.432 ; 5.432 ; Rise       ; NEXT            ;
;  g[5]          ; NEXT       ; 5.522 ; 5.522 ; Rise       ; NEXT            ;
;  g[6]          ; NEXT       ; 5.453 ; 5.453 ; Rise       ; NEXT            ;
; h[*]           ; NEXT       ; 5.018 ; 5.018 ; Rise       ; NEXT            ;
;  h[0]          ; NEXT       ; 5.202 ; 5.202 ; Rise       ; NEXT            ;
;  h[1]          ; NEXT       ; 5.346 ; 5.346 ; Rise       ; NEXT            ;
;  h[2]          ; NEXT       ; 5.018 ; 5.018 ; Rise       ; NEXT            ;
;  h[3]          ; NEXT       ; 5.155 ; 5.155 ; Rise       ; NEXT            ;
;  h[4]          ; NEXT       ; 5.994 ; 5.994 ; Rise       ; NEXT            ;
;  h[5]          ; NEXT       ; 5.104 ; 5.104 ; Rise       ; NEXT            ;
;  h[6]          ; NEXT       ; 5.122 ; 5.122 ; Rise       ; NEXT            ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.737   ; 0.428 ; N/A      ; N/A     ; -1.627              ;
;  CLK             ; -2.767   ; 0.434 ; N/A      ; N/A     ; -1.627              ;
;  NEXT            ; -6.737   ; 0.428 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -608.614 ; 0.0   ; 0.0      ; 0.0     ; -745.958            ;
;  CLK             ; -367.043 ; 0.000 ; N/A      ; N/A     ; -702.736            ;
;  NEXT            ; -241.571 ; 0.000 ; N/A      ; N/A     ; -43.222             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; WRE       ; CLK        ; 5.035 ; 5.035 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; WRE       ; CLK        ; -2.566 ; -2.566 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ControlSIG     ; CLK        ; 9.289  ; 9.289  ; Rise       ; CLK             ;
; FUNC[*]        ; CLK        ; 11.828 ; 11.828 ; Rise       ; CLK             ;
;  FUNC[0]       ; CLK        ; 9.117  ; 9.117  ; Rise       ; CLK             ;
;  FUNC[1]       ; CLK        ; 8.821  ; 8.821  ; Rise       ; CLK             ;
;  FUNC[2]       ; CLK        ; 8.560  ; 8.560  ; Rise       ; CLK             ;
;  FUNC[3]       ; CLK        ; 8.560  ; 8.560  ; Rise       ; CLK             ;
;  FUNC[4]       ; CLK        ; 11.500 ; 11.500 ; Rise       ; CLK             ;
;  FUNC[5]       ; CLK        ; 11.828 ; 11.828 ; Rise       ; CLK             ;
; Icomplete[*]   ; CLK        ; 12.185 ; 12.185 ; Rise       ; CLK             ;
;  Icomplete[0]  ; CLK        ; 9.087  ; 9.087  ; Rise       ; CLK             ;
;  Icomplete[1]  ; CLK        ; 9.017  ; 9.017  ; Rise       ; CLK             ;
;  Icomplete[2]  ; CLK        ; 8.550  ; 8.550  ; Rise       ; CLK             ;
;  Icomplete[3]  ; CLK        ; 8.560  ; 8.560  ; Rise       ; CLK             ;
;  Icomplete[4]  ; CLK        ; 10.002 ; 10.002 ; Rise       ; CLK             ;
;  Icomplete[5]  ; CLK        ; 11.176 ; 11.176 ; Rise       ; CLK             ;
;  Icomplete[6]  ; CLK        ; 9.569  ; 9.569  ; Rise       ; CLK             ;
;  Icomplete[7]  ; CLK        ; 11.510 ; 11.510 ; Rise       ; CLK             ;
;  Icomplete[8]  ; CLK        ; 12.185 ; 12.185 ; Rise       ; CLK             ;
;  Icomplete[9]  ; CLK        ; 9.982  ; 9.982  ; Rise       ; CLK             ;
;  Icomplete[10] ; CLK        ; 12.122 ; 12.122 ; Rise       ; CLK             ;
;  Icomplete[11] ; CLK        ; 10.104 ; 10.104 ; Rise       ; CLK             ;
;  Icomplete[12] ; CLK        ; 10.114 ; 10.114 ; Rise       ; CLK             ;
;  Icomplete[13] ; CLK        ; 11.828 ; 11.828 ; Rise       ; CLK             ;
;  Icomplete[14] ; CLK        ; 12.185 ; 12.185 ; Rise       ; CLK             ;
;  Icomplete[15] ; CLK        ; 11.456 ; 11.456 ; Rise       ; CLK             ;
;  Icomplete[16] ; CLK        ; 9.677  ; 9.677  ; Rise       ; CLK             ;
;  Icomplete[17] ; CLK        ; 10.010 ; 10.010 ; Rise       ; CLK             ;
;  Icomplete[18] ; CLK        ; 9.017  ; 9.017  ; Rise       ; CLK             ;
;  Icomplete[21] ; CLK        ; 10.332 ; 10.332 ; Rise       ; CLK             ;
;  Icomplete[22] ; CLK        ; 9.985  ; 9.985  ; Rise       ; CLK             ;
;  Icomplete[26] ; CLK        ; 10.949 ; 10.949 ; Rise       ; CLK             ;
;  Icomplete[28] ; CLK        ; 9.052  ; 9.052  ; Rise       ; CLK             ;
;  Icomplete[30] ; CLK        ; 11.401 ; 11.401 ; Rise       ; CLK             ;
;  Icomplete[31] ; CLK        ; 11.500 ; 11.500 ; Rise       ; CLK             ;
; OP[*]          ; CLK        ; 11.441 ; 11.441 ; Rise       ; CLK             ;
;  OP[0]         ; CLK        ; 11.270 ; 11.270 ; Rise       ; CLK             ;
;  OP[2]         ; CLK        ; 10.050 ; 10.050 ; Rise       ; CLK             ;
;  OP[4]         ; CLK        ; 11.441 ; 11.441 ; Rise       ; CLK             ;
;  OP[5]         ; CLK        ; 10.031 ; 10.031 ; Rise       ; CLK             ;
; RD[*]          ; CLK        ; 11.662 ; 11.662 ; Rise       ; CLK             ;
;  RD[0]         ; CLK        ; 9.426  ; 9.426  ; Rise       ; CLK             ;
;  RD[1]         ; CLK        ; 9.858  ; 9.858  ; Rise       ; CLK             ;
;  RD[2]         ; CLK        ; 11.626 ; 11.626 ; Rise       ; CLK             ;
;  RD[3]         ; CLK        ; 11.662 ; 11.662 ; Rise       ; CLK             ;
;  RD[4]         ; CLK        ; 11.662 ; 11.662 ; Rise       ; CLK             ;
; RS[*]          ; CLK        ; 10.190 ; 10.190 ; Rise       ; CLK             ;
;  RS[0]         ; CLK        ; 9.863  ; 9.863  ; Rise       ; CLK             ;
;  RS[1]         ; CLK        ; 10.190 ; 10.190 ; Rise       ; CLK             ;
; RT[*]          ; CLK        ; 9.991  ; 9.991  ; Rise       ; CLK             ;
;  RT[0]         ; CLK        ; 9.692  ; 9.692  ; Rise       ; CLK             ;
;  RT[1]         ; CLK        ; 9.991  ; 9.991  ; Rise       ; CLK             ;
;  RT[2]         ; CLK        ; 9.011  ; 9.011  ; Rise       ; CLK             ;
; SHAMT[*]       ; CLK        ; 12.122 ; 12.122 ; Rise       ; CLK             ;
;  SHAMT[0]      ; CLK        ; 11.818 ; 11.818 ; Rise       ; CLK             ;
;  SHAMT[1]      ; CLK        ; 11.676 ; 11.676 ; Rise       ; CLK             ;
;  SHAMT[2]      ; CLK        ; 9.569  ; 9.569  ; Rise       ; CLK             ;
;  SHAMT[3]      ; CLK        ; 11.510 ; 11.510 ; Rise       ; CLK             ;
;  SHAMT[4]      ; CLK        ; 12.122 ; 12.122 ; Rise       ; CLK             ;
; TRUE           ; CLK        ; 12.159 ; 12.159 ; Rise       ; CLK             ;
; answer[*]      ; CLK        ; 15.295 ; 15.295 ; Rise       ; CLK             ;
;  answer[0]     ; CLK        ; 12.391 ; 12.391 ; Rise       ; CLK             ;
;  answer[1]     ; CLK        ; 13.513 ; 13.513 ; Rise       ; CLK             ;
;  answer[2]     ; CLK        ; 13.158 ; 13.158 ; Rise       ; CLK             ;
;  answer[3]     ; CLK        ; 13.295 ; 13.295 ; Rise       ; CLK             ;
;  answer[4]     ; CLK        ; 14.389 ; 14.389 ; Rise       ; CLK             ;
;  answer[5]     ; CLK        ; 14.289 ; 14.289 ; Rise       ; CLK             ;
;  answer[6]     ; CLK        ; 13.797 ; 13.797 ; Rise       ; CLK             ;
;  answer[7]     ; CLK        ; 14.300 ; 14.300 ; Rise       ; CLK             ;
;  answer[8]     ; CLK        ; 14.462 ; 14.462 ; Rise       ; CLK             ;
;  answer[9]     ; CLK        ; 13.650 ; 13.650 ; Rise       ; CLK             ;
;  answer[10]    ; CLK        ; 13.884 ; 13.884 ; Rise       ; CLK             ;
;  answer[11]    ; CLK        ; 13.838 ; 13.838 ; Rise       ; CLK             ;
;  answer[12]    ; CLK        ; 13.919 ; 13.919 ; Rise       ; CLK             ;
;  answer[13]    ; CLK        ; 14.158 ; 14.158 ; Rise       ; CLK             ;
;  answer[14]    ; CLK        ; 13.727 ; 13.727 ; Rise       ; CLK             ;
;  answer[15]    ; CLK        ; 13.704 ; 13.704 ; Rise       ; CLK             ;
;  answer[16]    ; CLK        ; 13.813 ; 13.813 ; Rise       ; CLK             ;
;  answer[17]    ; CLK        ; 13.823 ; 13.823 ; Rise       ; CLK             ;
;  answer[18]    ; CLK        ; 15.240 ; 15.240 ; Rise       ; CLK             ;
;  answer[19]    ; CLK        ; 15.094 ; 15.094 ; Rise       ; CLK             ;
;  answer[20]    ; CLK        ; 14.269 ; 14.269 ; Rise       ; CLK             ;
;  answer[21]    ; CLK        ; 14.038 ; 14.038 ; Rise       ; CLK             ;
;  answer[22]    ; CLK        ; 14.457 ; 14.457 ; Rise       ; CLK             ;
;  answer[23]    ; CLK        ; 15.295 ; 15.295 ; Rise       ; CLK             ;
;  answer[24]    ; CLK        ; 14.930 ; 14.930 ; Rise       ; CLK             ;
;  answer[25]    ; CLK        ; 14.136 ; 14.136 ; Rise       ; CLK             ;
;  answer[26]    ; CLK        ; 14.787 ; 14.787 ; Rise       ; CLK             ;
;  answer[27]    ; CLK        ; 14.740 ; 14.740 ; Rise       ; CLK             ;
;  answer[28]    ; CLK        ; 14.299 ; 14.299 ; Rise       ; CLK             ;
;  answer[29]    ; CLK        ; 14.354 ; 14.354 ; Rise       ; CLK             ;
;  answer[30]    ; CLK        ; 14.418 ; 14.418 ; Rise       ; CLK             ;
;  answer[31]    ; CLK        ; 14.575 ; 14.575 ; Rise       ; CLK             ;
; a[*]           ; NEXT       ; 11.044 ; 11.044 ; Rise       ; NEXT            ;
;  a[0]          ; NEXT       ; 11.044 ; 11.044 ; Rise       ; NEXT            ;
;  a[1]          ; NEXT       ; 11.019 ; 11.019 ; Rise       ; NEXT            ;
;  a[2]          ; NEXT       ; 11.003 ; 11.003 ; Rise       ; NEXT            ;
;  a[3]          ; NEXT       ; 10.805 ; 10.805 ; Rise       ; NEXT            ;
;  a[4]          ; NEXT       ; 10.798 ; 10.798 ; Rise       ; NEXT            ;
;  a[5]          ; NEXT       ; 10.782 ; 10.782 ; Rise       ; NEXT            ;
;  a[6]          ; NEXT       ; 10.790 ; 10.790 ; Rise       ; NEXT            ;
; b[*]           ; NEXT       ; 10.337 ; 10.337 ; Rise       ; NEXT            ;
;  b[0]          ; NEXT       ; 10.337 ; 10.337 ; Rise       ; NEXT            ;
;  b[1]          ; NEXT       ; 10.291 ; 10.291 ; Rise       ; NEXT            ;
;  b[2]          ; NEXT       ; 10.118 ; 10.118 ; Rise       ; NEXT            ;
;  b[3]          ; NEXT       ; 10.114 ; 10.114 ; Rise       ; NEXT            ;
;  b[4]          ; NEXT       ; 10.069 ; 10.069 ; Rise       ; NEXT            ;
;  b[5]          ; NEXT       ; 9.842  ; 9.842  ; Rise       ; NEXT            ;
;  b[6]          ; NEXT       ; 9.907  ; 9.907  ; Rise       ; NEXT            ;
; c[*]           ; NEXT       ; 10.455 ; 10.455 ; Rise       ; NEXT            ;
;  c[0]          ; NEXT       ; 10.430 ; 10.430 ; Rise       ; NEXT            ;
;  c[1]          ; NEXT       ; 10.437 ; 10.437 ; Rise       ; NEXT            ;
;  c[2]          ; NEXT       ; 10.455 ; 10.455 ; Rise       ; NEXT            ;
;  c[3]          ; NEXT       ; 10.442 ; 10.442 ; Rise       ; NEXT            ;
;  c[4]          ; NEXT       ; 10.187 ; 10.187 ; Rise       ; NEXT            ;
;  c[5]          ; NEXT       ; 10.143 ; 10.143 ; Rise       ; NEXT            ;
;  c[6]          ; NEXT       ; 10.173 ; 10.173 ; Rise       ; NEXT            ;
; d[*]           ; NEXT       ; 9.785  ; 9.785  ; Rise       ; NEXT            ;
;  d[0]          ; NEXT       ; 9.785  ; 9.785  ; Rise       ; NEXT            ;
;  d[1]          ; NEXT       ; 9.531  ; 9.531  ; Rise       ; NEXT            ;
;  d[2]          ; NEXT       ; 9.546  ; 9.546  ; Rise       ; NEXT            ;
;  d[3]          ; NEXT       ; 9.526  ; 9.526  ; Rise       ; NEXT            ;
;  d[4]          ; NEXT       ; 9.573  ; 9.573  ; Rise       ; NEXT            ;
;  d[5]          ; NEXT       ; 9.778  ; 9.778  ; Rise       ; NEXT            ;
;  d[6]          ; NEXT       ; 9.771  ; 9.771  ; Rise       ; NEXT            ;
; e[*]           ; NEXT       ; 11.203 ; 11.203 ; Rise       ; NEXT            ;
;  e[0]          ; NEXT       ; 11.193 ; 11.193 ; Rise       ; NEXT            ;
;  e[1]          ; NEXT       ; 11.203 ; 11.203 ; Rise       ; NEXT            ;
;  e[2]          ; NEXT       ; 11.088 ; 11.088 ; Rise       ; NEXT            ;
;  e[3]          ; NEXT       ; 10.906 ; 10.906 ; Rise       ; NEXT            ;
;  e[4]          ; NEXT       ; 10.915 ; 10.915 ; Rise       ; NEXT            ;
;  e[5]          ; NEXT       ; 10.927 ; 10.927 ; Rise       ; NEXT            ;
;  e[6]          ; NEXT       ; 11.074 ; 11.074 ; Rise       ; NEXT            ;
; f[*]           ; NEXT       ; 11.255 ; 11.255 ; Rise       ; NEXT            ;
;  f[0]          ; NEXT       ; 11.255 ; 11.255 ; Rise       ; NEXT            ;
;  f[1]          ; NEXT       ; 11.230 ; 11.230 ; Rise       ; NEXT            ;
;  f[2]          ; NEXT       ; 11.115 ; 11.115 ; Rise       ; NEXT            ;
;  f[3]          ; NEXT       ; 10.986 ; 10.986 ; Rise       ; NEXT            ;
;  f[4]          ; NEXT       ; 10.955 ; 10.955 ; Rise       ; NEXT            ;
;  f[5]          ; NEXT       ; 10.965 ; 10.965 ; Rise       ; NEXT            ;
;  f[6]          ; NEXT       ; 11.135 ; 11.135 ; Rise       ; NEXT            ;
; g[*]           ; NEXT       ; 12.784 ; 12.784 ; Rise       ; NEXT            ;
;  g[0]          ; NEXT       ; 12.784 ; 12.784 ; Rise       ; NEXT            ;
;  g[1]          ; NEXT       ; 10.092 ; 10.092 ; Rise       ; NEXT            ;
;  g[2]          ; NEXT       ; 9.684  ; 9.684  ; Rise       ; NEXT            ;
;  g[3]          ; NEXT       ; 10.882 ; 10.882 ; Rise       ; NEXT            ;
;  g[4]          ; NEXT       ; 11.634 ; 11.634 ; Rise       ; NEXT            ;
;  g[5]          ; NEXT       ; 12.045 ; 12.045 ; Rise       ; NEXT            ;
;  g[6]          ; NEXT       ; 11.874 ; 11.874 ; Rise       ; NEXT            ;
; h[*]           ; NEXT       ; 11.763 ; 11.763 ; Rise       ; NEXT            ;
;  h[0]          ; NEXT       ; 10.894 ; 10.894 ; Rise       ; NEXT            ;
;  h[1]          ; NEXT       ; 10.575 ; 10.575 ; Rise       ; NEXT            ;
;  h[2]          ; NEXT       ; 11.552 ; 11.552 ; Rise       ; NEXT            ;
;  h[3]          ; NEXT       ; 10.136 ; 10.136 ; Rise       ; NEXT            ;
;  h[4]          ; NEXT       ; 11.763 ; 11.763 ; Rise       ; NEXT            ;
;  h[5]          ; NEXT       ; 11.256 ; 11.256 ; Rise       ; NEXT            ;
;  h[6]          ; NEXT       ; 11.248 ; 11.248 ; Rise       ; NEXT            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ControlSIG     ; CLK        ; 4.163 ; 4.163 ; Rise       ; CLK             ;
; FUNC[*]        ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  FUNC[0]       ; CLK        ; 4.594 ; 4.594 ; Rise       ; CLK             ;
;  FUNC[1]       ; CLK        ; 4.436 ; 4.436 ; Rise       ; CLK             ;
;  FUNC[2]       ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  FUNC[3]       ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  FUNC[4]       ; CLK        ; 5.944 ; 5.944 ; Rise       ; CLK             ;
;  FUNC[5]       ; CLK        ; 6.068 ; 6.068 ; Rise       ; CLK             ;
; Icomplete[*]   ; CLK        ; 4.390 ; 4.390 ; Rise       ; CLK             ;
;  Icomplete[0]  ; CLK        ; 4.564 ; 4.564 ; Rise       ; CLK             ;
;  Icomplete[1]  ; CLK        ; 4.535 ; 4.535 ; Rise       ; CLK             ;
;  Icomplete[2]  ; CLK        ; 4.390 ; 4.390 ; Rise       ; CLK             ;
;  Icomplete[3]  ; CLK        ; 4.400 ; 4.400 ; Rise       ; CLK             ;
;  Icomplete[4]  ; CLK        ; 5.119 ; 5.119 ; Rise       ; CLK             ;
;  Icomplete[5]  ; CLK        ; 5.705 ; 5.705 ; Rise       ; CLK             ;
;  Icomplete[6]  ; CLK        ; 4.908 ; 4.908 ; Rise       ; CLK             ;
;  Icomplete[7]  ; CLK        ; 5.954 ; 5.954 ; Rise       ; CLK             ;
;  Icomplete[8]  ; CLK        ; 6.237 ; 6.237 ; Rise       ; CLK             ;
;  Icomplete[9]  ; CLK        ; 5.099 ; 5.099 ; Rise       ; CLK             ;
;  Icomplete[10] ; CLK        ; 6.251 ; 6.251 ; Rise       ; CLK             ;
;  Icomplete[11] ; CLK        ; 4.993 ; 4.993 ; Rise       ; CLK             ;
;  Icomplete[12] ; CLK        ; 4.825 ; 4.825 ; Rise       ; CLK             ;
;  Icomplete[13] ; CLK        ; 6.068 ; 6.068 ; Rise       ; CLK             ;
;  Icomplete[14] ; CLK        ; 6.237 ; 6.237 ; Rise       ; CLK             ;
;  Icomplete[15] ; CLK        ; 5.901 ; 5.901 ; Rise       ; CLK             ;
;  Icomplete[16] ; CLK        ; 4.973 ; 4.973 ; Rise       ; CLK             ;
;  Icomplete[17] ; CLK        ; 4.973 ; 4.973 ; Rise       ; CLK             ;
;  Icomplete[18] ; CLK        ; 4.535 ; 4.535 ; Rise       ; CLK             ;
;  Icomplete[21] ; CLK        ; 5.115 ; 5.115 ; Rise       ; CLK             ;
;  Icomplete[22] ; CLK        ; 4.901 ; 4.901 ; Rise       ; CLK             ;
;  Icomplete[26] ; CLK        ; 5.302 ; 5.302 ; Rise       ; CLK             ;
;  Icomplete[28] ; CLK        ; 4.735 ; 4.735 ; Rise       ; CLK             ;
;  Icomplete[30] ; CLK        ; 5.819 ; 5.819 ; Rise       ; CLK             ;
;  Icomplete[31] ; CLK        ; 5.944 ; 5.944 ; Rise       ; CLK             ;
; OP[*]          ; CLK        ; 5.153 ; 5.153 ; Rise       ; CLK             ;
;  OP[0]         ; CLK        ; 5.468 ; 5.468 ; Rise       ; CLK             ;
;  OP[2]         ; CLK        ; 5.237 ; 5.237 ; Rise       ; CLK             ;
;  OP[4]         ; CLK        ; 5.861 ; 5.861 ; Rise       ; CLK             ;
;  OP[5]         ; CLK        ; 5.153 ; 5.153 ; Rise       ; CLK             ;
; RD[*]          ; CLK        ; 4.707 ; 4.707 ; Rise       ; CLK             ;
;  RD[0]         ; CLK        ; 4.714 ; 4.714 ; Rise       ; CLK             ;
;  RD[1]         ; CLK        ; 4.707 ; 4.707 ; Rise       ; CLK             ;
;  RD[2]         ; CLK        ; 5.995 ; 5.995 ; Rise       ; CLK             ;
;  RD[3]         ; CLK        ; 6.044 ; 6.044 ; Rise       ; CLK             ;
;  RD[4]         ; CLK        ; 6.044 ; 6.044 ; Rise       ; CLK             ;
; RS[*]          ; CLK        ; 4.898 ; 4.898 ; Rise       ; CLK             ;
;  RS[0]         ; CLK        ; 4.898 ; 4.898 ; Rise       ; CLK             ;
;  RS[1]         ; CLK        ; 5.009 ; 5.009 ; Rise       ; CLK             ;
; RT[*]          ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
;  RT[0]         ; CLK        ; 4.988 ; 4.988 ; Rise       ; CLK             ;
;  RT[1]         ; CLK        ; 4.955 ; 4.955 ; Rise       ; CLK             ;
;  RT[2]         ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
; SHAMT[*]       ; CLK        ; 4.908 ; 4.908 ; Rise       ; CLK             ;
;  SHAMT[0]      ; CLK        ; 6.058 ; 6.058 ; Rise       ; CLK             ;
;  SHAMT[1]      ; CLK        ; 6.045 ; 6.045 ; Rise       ; CLK             ;
;  SHAMT[2]      ; CLK        ; 4.908 ; 4.908 ; Rise       ; CLK             ;
;  SHAMT[3]      ; CLK        ; 5.954 ; 5.954 ; Rise       ; CLK             ;
;  SHAMT[4]      ; CLK        ; 6.251 ; 6.251 ; Rise       ; CLK             ;
; TRUE           ; CLK        ; 4.927 ; 4.927 ; Rise       ; CLK             ;
; answer[*]      ; CLK        ; 4.300 ; 4.300 ; Rise       ; CLK             ;
;  answer[0]     ; CLK        ; 4.916 ; 4.916 ; Rise       ; CLK             ;
;  answer[1]     ; CLK        ; 5.124 ; 5.124 ; Rise       ; CLK             ;
;  answer[2]     ; CLK        ; 4.858 ; 4.858 ; Rise       ; CLK             ;
;  answer[3]     ; CLK        ; 4.614 ; 4.614 ; Rise       ; CLK             ;
;  answer[4]     ; CLK        ; 4.571 ; 4.571 ; Rise       ; CLK             ;
;  answer[5]     ; CLK        ; 4.510 ; 4.510 ; Rise       ; CLK             ;
;  answer[6]     ; CLK        ; 4.327 ; 4.327 ; Rise       ; CLK             ;
;  answer[7]     ; CLK        ; 4.711 ; 4.711 ; Rise       ; CLK             ;
;  answer[8]     ; CLK        ; 4.865 ; 4.865 ; Rise       ; CLK             ;
;  answer[9]     ; CLK        ; 4.868 ; 4.868 ; Rise       ; CLK             ;
;  answer[10]    ; CLK        ; 4.300 ; 4.300 ; Rise       ; CLK             ;
;  answer[11]    ; CLK        ; 4.486 ; 4.486 ; Rise       ; CLK             ;
;  answer[12]    ; CLK        ; 4.796 ; 4.796 ; Rise       ; CLK             ;
;  answer[13]    ; CLK        ; 4.733 ; 4.733 ; Rise       ; CLK             ;
;  answer[14]    ; CLK        ; 4.581 ; 4.581 ; Rise       ; CLK             ;
;  answer[15]    ; CLK        ; 4.862 ; 4.862 ; Rise       ; CLK             ;
;  answer[16]    ; CLK        ; 4.782 ; 4.782 ; Rise       ; CLK             ;
;  answer[17]    ; CLK        ; 4.464 ; 4.464 ; Rise       ; CLK             ;
;  answer[18]    ; CLK        ; 4.834 ; 4.834 ; Rise       ; CLK             ;
;  answer[19]    ; CLK        ; 4.975 ; 4.975 ; Rise       ; CLK             ;
;  answer[20]    ; CLK        ; 4.568 ; 4.568 ; Rise       ; CLK             ;
;  answer[21]    ; CLK        ; 5.168 ; 5.168 ; Rise       ; CLK             ;
;  answer[22]    ; CLK        ; 5.276 ; 5.276 ; Rise       ; CLK             ;
;  answer[23]    ; CLK        ; 4.862 ; 4.862 ; Rise       ; CLK             ;
;  answer[24]    ; CLK        ; 5.447 ; 5.447 ; Rise       ; CLK             ;
;  answer[25]    ; CLK        ; 4.600 ; 4.600 ; Rise       ; CLK             ;
;  answer[26]    ; CLK        ; 5.290 ; 5.290 ; Rise       ; CLK             ;
;  answer[27]    ; CLK        ; 4.652 ; 4.652 ; Rise       ; CLK             ;
;  answer[28]    ; CLK        ; 4.621 ; 4.621 ; Rise       ; CLK             ;
;  answer[29]    ; CLK        ; 4.598 ; 4.598 ; Rise       ; CLK             ;
;  answer[30]    ; CLK        ; 4.949 ; 4.949 ; Rise       ; CLK             ;
;  answer[31]    ; CLK        ; 4.979 ; 4.979 ; Rise       ; CLK             ;
; a[*]           ; NEXT       ; 5.191 ; 5.191 ; Rise       ; NEXT            ;
;  a[0]          ; NEXT       ; 5.319 ; 5.319 ; Rise       ; NEXT            ;
;  a[1]          ; NEXT       ; 5.293 ; 5.293 ; Rise       ; NEXT            ;
;  a[2]          ; NEXT       ; 5.301 ; 5.301 ; Rise       ; NEXT            ;
;  a[3]          ; NEXT       ; 5.208 ; 5.208 ; Rise       ; NEXT            ;
;  a[4]          ; NEXT       ; 5.202 ; 5.202 ; Rise       ; NEXT            ;
;  a[5]          ; NEXT       ; 5.191 ; 5.191 ; Rise       ; NEXT            ;
;  a[6]          ; NEXT       ; 5.193 ; 5.193 ; Rise       ; NEXT            ;
; b[*]           ; NEXT       ; 4.576 ; 4.576 ; Rise       ; NEXT            ;
;  b[0]          ; NEXT       ; 4.864 ; 4.864 ; Rise       ; NEXT            ;
;  b[1]          ; NEXT       ; 4.834 ; 4.834 ; Rise       ; NEXT            ;
;  b[2]          ; NEXT       ; 4.697 ; 4.697 ; Rise       ; NEXT            ;
;  b[3]          ; NEXT       ; 4.687 ; 4.687 ; Rise       ; NEXT            ;
;  b[4]          ; NEXT       ; 4.676 ; 4.676 ; Rise       ; NEXT            ;
;  b[5]          ; NEXT       ; 4.576 ; 4.576 ; Rise       ; NEXT            ;
;  b[6]          ; NEXT       ; 4.624 ; 4.624 ; Rise       ; NEXT            ;
; c[*]           ; NEXT       ; 4.695 ; 4.695 ; Rise       ; NEXT            ;
;  c[0]          ; NEXT       ; 4.832 ; 4.832 ; Rise       ; NEXT            ;
;  c[1]          ; NEXT       ; 4.816 ; 4.816 ; Rise       ; NEXT            ;
;  c[2]          ; NEXT       ; 4.858 ; 4.858 ; Rise       ; NEXT            ;
;  c[3]          ; NEXT       ; 4.836 ; 4.836 ; Rise       ; NEXT            ;
;  c[4]          ; NEXT       ; 4.717 ; 4.717 ; Rise       ; NEXT            ;
;  c[5]          ; NEXT       ; 4.695 ; 4.695 ; Rise       ; NEXT            ;
;  c[6]          ; NEXT       ; 4.711 ; 4.711 ; Rise       ; NEXT            ;
; d[*]           ; NEXT       ; 4.614 ; 4.614 ; Rise       ; NEXT            ;
;  d[0]          ; NEXT       ; 4.722 ; 4.722 ; Rise       ; NEXT            ;
;  d[1]          ; NEXT       ; 4.618 ; 4.618 ; Rise       ; NEXT            ;
;  d[2]          ; NEXT       ; 4.638 ; 4.638 ; Rise       ; NEXT            ;
;  d[3]          ; NEXT       ; 4.614 ; 4.614 ; Rise       ; NEXT            ;
;  d[4]          ; NEXT       ; 4.630 ; 4.630 ; Rise       ; NEXT            ;
;  d[5]          ; NEXT       ; 4.705 ; 4.705 ; Rise       ; NEXT            ;
;  d[6]          ; NEXT       ; 4.721 ; 4.721 ; Rise       ; NEXT            ;
; e[*]           ; NEXT       ; 5.200 ; 5.200 ; Rise       ; NEXT            ;
;  e[0]          ; NEXT       ; 5.340 ; 5.340 ; Rise       ; NEXT            ;
;  e[1]          ; NEXT       ; 5.342 ; 5.342 ; Rise       ; NEXT            ;
;  e[2]          ; NEXT       ; 5.292 ; 5.292 ; Rise       ; NEXT            ;
;  e[3]          ; NEXT       ; 5.200 ; 5.200 ; Rise       ; NEXT            ;
;  e[4]          ; NEXT       ; 5.217 ; 5.217 ; Rise       ; NEXT            ;
;  e[5]          ; NEXT       ; 5.219 ; 5.219 ; Rise       ; NEXT            ;
;  e[6]          ; NEXT       ; 5.286 ; 5.286 ; Rise       ; NEXT            ;
; f[*]           ; NEXT       ; 5.189 ; 5.189 ; Rise       ; NEXT            ;
;  f[0]          ; NEXT       ; 5.337 ; 5.337 ; Rise       ; NEXT            ;
;  f[1]          ; NEXT       ; 5.304 ; 5.304 ; Rise       ; NEXT            ;
;  f[2]          ; NEXT       ; 5.259 ; 5.259 ; Rise       ; NEXT            ;
;  f[3]          ; NEXT       ; 5.219 ; 5.219 ; Rise       ; NEXT            ;
;  f[4]          ; NEXT       ; 5.189 ; 5.189 ; Rise       ; NEXT            ;
;  f[5]          ; NEXT       ; 5.194 ; 5.194 ; Rise       ; NEXT            ;
;  f[6]          ; NEXT       ; 5.266 ; 5.266 ; Rise       ; NEXT            ;
; g[*]           ; NEXT       ; 4.456 ; 4.456 ; Rise       ; NEXT            ;
;  g[0]          ; NEXT       ; 6.087 ; 6.087 ; Rise       ; NEXT            ;
;  g[1]          ; NEXT       ; 4.626 ; 4.626 ; Rise       ; NEXT            ;
;  g[2]          ; NEXT       ; 4.456 ; 4.456 ; Rise       ; NEXT            ;
;  g[3]          ; NEXT       ; 5.031 ; 5.031 ; Rise       ; NEXT            ;
;  g[4]          ; NEXT       ; 5.432 ; 5.432 ; Rise       ; NEXT            ;
;  g[5]          ; NEXT       ; 5.522 ; 5.522 ; Rise       ; NEXT            ;
;  g[6]          ; NEXT       ; 5.453 ; 5.453 ; Rise       ; NEXT            ;
; h[*]           ; NEXT       ; 5.018 ; 5.018 ; Rise       ; NEXT            ;
;  h[0]          ; NEXT       ; 5.202 ; 5.202 ; Rise       ; NEXT            ;
;  h[1]          ; NEXT       ; 5.346 ; 5.346 ; Rise       ; NEXT            ;
;  h[2]          ; NEXT       ; 5.018 ; 5.018 ; Rise       ; NEXT            ;
;  h[3]          ; NEXT       ; 5.155 ; 5.155 ; Rise       ; NEXT            ;
;  h[4]          ; NEXT       ; 5.994 ; 5.994 ; Rise       ; NEXT            ;
;  h[5]          ; NEXT       ; 5.104 ; 5.104 ; Rise       ; NEXT            ;
;  h[6]          ; NEXT       ; 5.122 ; 5.122 ; Rise       ; NEXT            ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 587      ; 0        ; 0        ; 0        ;
; NEXT       ; CLK      ; 64       ; 5        ; 0        ; 0        ;
; CLK        ; NEXT     ; 13037    ; 0        ; 6870     ; 0        ;
; NEXT       ; NEXT     ; 0        ; 0        ; 0        ; 5        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 587      ; 0        ; 0        ; 0        ;
; NEXT       ; CLK      ; 64       ; 5        ; 0        ; 0        ;
; CLK        ; NEXT     ; 13037    ; 0        ; 6870     ; 0        ;
; NEXT       ; NEXT     ; 0        ; 0        ; 0        ; 5        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 140   ; 140  ;
; Unconstrained Output Port Paths ; 1750  ; 1750 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 09 16:40:03 2016
Info: Command: quartus_sta SingleCycleOne -c SingleCycleOne
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SingleCycleOne.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name NEXT NEXT
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.737
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.737      -241.571 NEXT 
    Info (332119):    -2.767      -367.043 CLK 
Info (332146): Worst-case hold slack is 0.555
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.555         0.000 NEXT 
    Info (332119):     1.380         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -702.736 CLK 
    Info (332119):    -1.222       -43.222 NEXT 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.707
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.707       -95.120 NEXT 
    Info (332119):    -1.460      -162.672 CLK 
Info (332146): Worst-case hold slack is 0.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.428         0.000 NEXT 
    Info (332119):     0.434         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -702.736 CLK 
    Info (332119):    -1.222       -43.222 NEXT 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 294 megabytes
    Info: Processing ended: Mon May 09 16:40:05 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


