Fitter report for each_one
Sun Apr 10 11:46:23 2022
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Parallel Expander
 21. Shareable Expander
 22. Logic Cell Interconnection
 23. Fitter Device Options
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sun Apr 10 11:46:23 2022        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; each_one                                     ;
; Top-level Entity Name ; each_one                                     ;
; Family                ; MAX7000S                                     ;
; Device                ; EPM7128SLC84-15                              ;
; Timing Models         ; Final                                        ;
; Total macrocells      ; 30 / 128 ( 23 % )                            ;
; Total pins            ; 25 / 68 ( 37 % )                             ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Settings                                                                      ;
+----------------------------------------------------+-----------------+---------------+
; Option                                             ; Setting         ; Default Value ;
+----------------------------------------------------+-----------------+---------------+
; Device                                             ; EPM7128SLC84-15 ;               ;
; Use smart compilation                              ; Off             ; Off           ;
; Use TimeQuest Timing Analyzer                      ; Off             ; Off           ;
; Optimize Timing for ECOs                           ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles     ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing         ; On              ; On            ;
; Limit to One Fitting Attempt                       ; Off             ; Off           ;
; Fitter Initial Placement Seed                      ; 1               ; 1             ;
; Slow Slew Rate                                     ; Off             ; Off           ;
; Fitter Effort                                      ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings ; Off             ; Off           ;
+----------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in d:/baidunetdiskdownload/quartusii 9.0/quartus/each_one.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+-----------------------------------+-------------------+
; Resource                          ; Usage             ;
+-----------------------------------+-------------------+
; Logic cells                       ; 30 / 128 ( 23 % ) ;
; Registers                         ; 9 / 128 ( 7 % )   ;
; Number of pterms used             ; 134               ;
; User inserted logic elements      ; 0                 ;
; I/O pins                          ; 25 / 68 ( 37 % )  ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins       ; 0 / 2 ( 0 % )     ;
; Global signals                    ; 1                 ;
; Shareable expanders               ; 16 / 128 ( 13 % ) ;
; Parallel expanders                ; 9 / 120 ( 8 % )   ;
; Cells using turbo bit             ; 30 / 128 ( 23 % ) ;
; Maximum fan-out node              ; beginButton1      ;
; Maximum fan-out                   ; 19                ;
; Highest non-global fan-out signal ; beginButton1      ;
; Highest non-global fan-out        ; 19                ;
; Total fan-out                     ; 377               ;
; Average fan-out                   ; 5.31              ;
+-----------------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                         ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name         ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; CLK_1        ; 83    ; --       ; --  ; 9                     ; 0                  ; yes    ; no             ; TTL          ; Fitter               ;
; CLR          ; 81    ; --       ; 8   ; 9                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; beginButton1 ; 4     ; --       ; 1   ; 19                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; count_EN     ; 80    ; --       ; 8   ; 19                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[0]  ; 76    ; --       ; 8   ; 2                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[1]  ; 48    ; --       ; 5   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[2]  ; 24    ; --       ; 3   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[3]  ; 61    ; --       ; 6   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[4]  ; 6     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[5]  ; 60    ; --       ; 6   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[6]  ; 34    ; --       ; 4   ; 10                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; max_each[7]  ; 57    ; --       ; 6   ; 10                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
+--------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                    ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; Cout1   ; 10    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[0] ; 12    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[1] ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[2] ; 9     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[3] ; 11    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[4] ; 21    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[5] ; 16    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[6] ; 15    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; each[7] ; 18    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; beginButton1   ; input  ; TTL          ;         ; N               ;
; 5        ; 4          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; max_each[4]    ; input  ; TTL          ;         ; N               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; each[1]        ; output ; TTL          ;         ; N               ;
; 9        ; 8          ; --       ; each[2]        ; output ; TTL          ;         ; N               ;
; 10       ; 9          ; --       ; Cout1          ; output ; TTL          ;         ; N               ;
; 11       ; 10         ; --       ; each[3]        ; output ; TTL          ;         ; N               ;
; 12       ; 11         ; --       ; each[0]        ; output ; TTL          ;         ; N               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; each[6]        ; output ; TTL          ;         ; N               ;
; 16       ; 15         ; --       ; each[5]        ; output ; TTL          ;         ; N               ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; each[7]        ; output ; TTL          ;         ; N               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; each[4]        ; output ; TTL          ;         ; N               ;
; 22       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; max_each[2]    ; input  ; TTL          ;         ; N               ;
; 25       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 34       ; 33         ; --       ; max_each[6]    ; input  ; TTL          ;         ; N               ;
; 35       ; 34         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 36       ; 35         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 37       ; 36         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 40       ; 39         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 41       ; 40         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 45       ; 44         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 46       ; 45         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; max_each[1]    ; input  ; TTL          ;         ; N               ;
; 49       ; 48         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 50       ; 49         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 51       ; 50         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 52       ; 51         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 57       ; 56         ; --       ; max_each[7]    ; input  ; TTL          ;         ; N               ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; max_each[5]    ; input  ; TTL          ;         ; N               ;
; 61       ; 60         ; --       ; max_each[3]    ; input  ; TTL          ;         ; N               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; max_each[0]    ; input  ; TTL          ;         ; N               ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; count_EN       ; input  ; TTL          ;         ; N               ;
; 81       ; 80         ; --       ; CLR            ; input  ; TTL          ;         ; N               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; CLK_1          ; input  ; TTL          ;         ; N               ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; CLK_1 ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                    ;
+------------------------------------+------------+------+------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                              ; Library Name ;
+------------------------------------+------------+------+------------------------------------------------------------------+--------------+
; |each_one                          ; 30         ; 25   ; |each_one                                                        ; work         ;
;    |lpm_add_sub:Add0|              ; 4          ; 0    ; |each_one|lpm_add_sub:Add0                                       ; work         ;
;       |addcore:adder|              ; 4          ; 0    ; |each_one|lpm_add_sub:Add0|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node| ; 4          ; 0    ; |each_one|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node ; work         ;
+------------------------------------+------------+------+------------------------------------------------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                   ;
+--------------+----------+---------+----------------------------+--------+----------------------+------------------+
; Name         ; Location ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+--------------+----------+---------+----------------------------+--------+----------------------+------------------+
; CLK_1        ; PIN_83   ; 9       ; Clock                      ; yes    ; On                   ; --               ;
; CLR          ; PIN_81   ; 9       ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; beginButton1 ; PIN_4    ; 19      ; Clock enable               ; no     ; --                   ; --               ;
; count_EN     ; PIN_80   ; 19      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
+--------------+----------+---------+----------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; CLK_1 ; PIN_83   ; 9       ; On                   ; --               ;
+-------+----------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; count_EN                                                               ; 19      ;
; beginButton1                                                           ; 19      ;
; LessThan0~43                                                           ; 17      ;
; LessThan0~28                                                           ; 17      ;
; temp_ten[2]                                                            ; 15      ;
; temp_ten[3]                                                            ; 14      ;
; temp_one[2]                                                            ; 14      ;
; temp_one[1]                                                            ; 14      ;
; temp_one[3]                                                            ; 13      ;
; temp_one[0]                                                            ; 12      ;
; temp_ten[0]                                                            ; 11      ;
; max_each[7]                                                            ; 10      ;
; max_each[6]                                                            ; 10      ;
; temp_ten[1]                                                            ; 10      ;
; CLR                                                                    ; 9       ;
; LessThan0~51sexp2bal                                                   ; 9       ;
; Equal0~2                                                               ; 9       ;
; LessThan0~42                                                           ; 9       ;
; LessThan0~79                                                           ; 8       ;
; LessThan0~78                                                           ; 8       ;
; LessThan0~50sexp                                                       ; 8       ;
; LessThan0~48sexp                                                       ; 8       ;
; LessThan0~77                                                           ; 5       ;
; LessThan0~76                                                           ; 5       ;
; LessThan0~75                                                           ; 5       ;
; LessThan0~74                                                           ; 5       ;
; LessThan0~73                                                           ; 5       ;
; LessThan0~36                                                           ; 5       ;
; LessThan0~35                                                           ; 5       ;
; LessThan0~34                                                           ; 5       ;
; LessThan0~33                                                           ; 5       ;
; LessThan0~32                                                           ; 5       ;
; Cout1~17                                                               ; 4       ;
; max_each[5]                                                            ; 4       ;
; max_each[4]                                                            ; 4       ;
; max_each[3]                                                            ; 4       ;
; max_each[2]                                                            ; 4       ;
; max_each[1]                                                            ; 4       ;
; Cout1~10sexp                                                           ; 4       ;
; max_each[0]                                                            ; 2       ;
; Cout1~reg0                                                             ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14 ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10 ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6  ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5  ; 2       ;
; temp_one~55                                                            ; 2       ;
; Add1~3                                                                 ; 2       ;
; temp_one~36                                                            ; 2       ;
; temp_one[0]~92                                                         ; 1       ;
; temp_ten[3]~87                                                         ; 1       ;
+------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 60 / 288 ( 21 % ) ;
; PIAs                       ; 60 / 288 ( 21 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 7.50) ; Number of LABs  (Total = 3) ;
+----------------------------------------------+-----------------------------+
; 0 - 2                                        ; 5                           ;
; 3 - 5                                        ; 1                           ;
; 6 - 8                                        ; 0                           ;
; 9 - 11                                       ; 0                           ;
; 12 - 14                                      ; 0                           ;
; 15 - 17                                      ; 0                           ;
; 18 - 20                                      ; 0                           ;
; 21 - 23                                      ; 0                           ;
; 24 - 26                                      ; 0                           ;
; 27 - 29                                      ; 2                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 3.75) ; Number of LABs  (Total = 3) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 5                           ;
; 1                                      ; 1                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 1                           ;
; 14                                     ; 0                           ;
; 15                                     ; 0                           ;
; 16                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 9                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 2.00) ; Number of LABs  (Total = 2) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 6                           ;
; 1                                               ; 0                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 0                           ;
; 8                                               ; 2                           ;
+-------------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                                                                                               ; Output                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC14       ; temp_one[0], temp_one[2], temp_one[3], temp_one[1]                                                                                                                                                                                                                                                                  ; temp_one[1]~74, temp_one[1]                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC1        ; temp_ten[2], max_each[6]                                                                                                                                                                                                                                                                                            ; temp_one[1], temp_one[2], temp_one[3], temp_ten[0], temp_ten[1], temp_ten[2], temp_ten[3], Cout1~reg0, temp_one[0], temp_one[1]~74, temp_one[2]~80, temp_one[3]~86, temp_ten[0]~69, temp_ten[1]~75, temp_ten[2]~81, temp_ten[3]~87, temp_one[0]~92                                                                                                                                                                                   ;
;  A  ; LC11       ; CLK_1, temp_one[1]~74, LessThan0~43, temp_one[1], LessThan0~28, LessThan0~42, count_EN, CLR, LessThan0~48sexp, LessThan0~50sexp, temp_one~36, beginButton1, Equal0~2, LessThan0~73, LessThan0~51sexp2bal, LessThan0~74, LessThan0~75, LessThan0~76, LessThan0~77                                                    ; temp_one~36, LessThan0~36, LessThan0~42, temp_one[1], each[1], Add1~3, temp_one~55, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, temp_one[1]~74, LessThan0~51sexp2bal, LessThan0~77 ;
;  A  ; LC16       ; temp_one[0], temp_one[1], temp_one[2]                                                                                                                                                                                                                                                                               ; temp_one[2], temp_one[2]~80                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC8        ; CLK_1, temp_one[2]~80, Add1~3, LessThan0~43, LessThan0~28, LessThan0~42, count_EN, CLR, beginButton1, temp_one[2], LessThan0~48sexp, LessThan0~50sexp                                                                                                                                                               ; temp_one~36, LessThan0~35, LessThan0~42, Add1~3, each[2], temp_one~55, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, temp_one[2]~80, temp_one[2], LessThan0~51sexp2bal, LessThan0~76 ;
;  A  ; LC15       ; temp_one[3], temp_one[2], temp_one[0], temp_one[1]                                                                                                                                                                                                                                                                  ; temp_one[3]~86, temp_one[3]                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC5        ; CLK_1, temp_one[3]~86, LessThan0~43, temp_one[3], LessThan0~28, LessThan0~42, count_EN, CLR, LessThan0~48sexp, LessThan0~50sexp, temp_one~55, beginButton1, Equal0~2, LessThan0~73, LessThan0~51sexp2bal, LessThan0~74, LessThan0~75, LessThan0~76, LessThan0~77                                                    ; temp_one~36, LessThan0~34, LessThan0~42, temp_one~55, temp_one[3], each[3], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, temp_one[3]~86, LessThan0~51sexp2bal, LessThan0~75         ;
;  A  ; LC13       ; temp_ten[0], temp_one[0], temp_one[1], temp_one[2], temp_one[3], temp_ten[1]                                                                                                                                                                                                                                        ; temp_ten[1]~75, temp_ten[1]                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC12       ; temp_ten[1], temp_ten[0], temp_one[0], temp_one[1], temp_one[2], temp_one[3], temp_ten[2]                                                                                                                                                                                                                           ; temp_ten[2]~81, temp_ten[2]                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC9        ; temp_ten[2], temp_ten[1], temp_ten[0], temp_one[0], temp_one[1], temp_one[2], temp_one[3], temp_ten[3]                                                                                                                                                                                                              ; temp_ten[3]~87, temp_ten[3]                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC6        ; CLK_1, Equal0~2, LessThan0~43, LessThan0~28, Cout1~reg0, LessThan0~42, count_EN, beginButton1, CLR, LessThan0~48sexp, LessThan0~50sexp, LessThan0~73, LessThan0~51sexp2bal, LessThan0~74, LessThan0~75, LessThan0~76, LessThan0~77                                                                                  ; Cout1~reg0, Cout1                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  A  ; LC3        ; CLK_1, temp_one[0]~92, temp_one[0], LessThan0~43, LessThan0~28, LessThan0~42, count_EN, CLR, beginButton1, LessThan0~48sexp, LessThan0~50sexp                                                                                                                                                                       ; temp_one~36, LessThan0~42, Equal0~2, Add1~3, temp_one~55, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, temp_one[0], each[0], temp_one[0]~92                                         ;
;  A  ; LC10       ; temp_one~36, LessThan0~28, LessThan0~43, temp_one[1], count_EN, beginButton1, temp_ten[2], max_each[6], temp_ten[3], max_each[7], LessThan0~48sexp, LessThan0~50sexp, Cout1~10sexp                                                                                                                                  ; temp_one[1]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC7        ; temp_one[2], LessThan0~28, LessThan0~43, Add1~3, Cout1~10sexp, LessThan0~48sexp, LessThan0~50sexp, Equal0~2, count_EN, beginButton1, LessThan0~73, LessThan0~51sexp2bal, LessThan0~74, LessThan0~75, LessThan0~76, LessThan0~77, temp_ten[2], max_each[6], temp_ten[3], max_each[7]                                 ; temp_one[2]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC4        ; temp_one~55, LessThan0~28, LessThan0~43, temp_one[3], count_EN, beginButton1, temp_ten[2], max_each[6], temp_ten[3], max_each[7], LessThan0~48sexp, LessThan0~50sexp, Cout1~10sexp                                                                                                                                  ; temp_one[3]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC2        ; temp_one[0], LessThan0~28, LessThan0~43, count_EN, beginButton1, temp_ten[3], max_each[7], Equal0~2, LessThan0~73, LessThan0~51sexp2bal, LessThan0~74, LessThan0~75, LessThan0~76, LessThan0~77, temp_ten[2], max_each[6], Cout1~10sexp                                                                             ; temp_one[0]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC21       ; LessThan0~71, LessThan0~32, temp_ten[0], max_each[4], LessThan0~33, temp_one[3], max_each[3], LessThan0~34, temp_one[2], max_each[2], LessThan0~35, temp_one[1], max_each[1], LessThan0~36, temp_one[0], max_each[0]                                                                                                ; temp_one[1], temp_one[2], temp_one[3], temp_ten[0], temp_ten[1], temp_ten[2], temp_ten[3], Cout1~reg0, temp_one[0]                                                                                                                                                                                                                                                                                                                   ;
;  B  ; LC22       ; temp_ten[3], max_each[7]                                                                                                                                                                                                                                                                                            ; temp_one[1], temp_one[2], temp_one[3], temp_ten[0], temp_ten[1], temp_ten[2], temp_ten[3], Cout1~reg0, temp_one[0], temp_one[1]~74, temp_one[2]~80, temp_one[3]~86, temp_ten[0]~69, temp_ten[1]~75, temp_ten[2]~81, temp_ten[3]~87, temp_one[0]~92                                                                                                                                                                                   ;
;  B  ; LC17       ; temp_one[0], max_each[0]                                                                                                                                                                                                                                                                                            ; Cout1~reg0, temp_one[1], temp_one[2]~80, temp_one[3], temp_ten[0], temp_ten[1], temp_ten[2], temp_ten[3], temp_one[0]~92                                                                                                                                                                                                                                                                                                             ;
;  B  ; LC19       ; CLK_1, temp_ten[0]~69, LessThan0~43, temp_ten[0], LessThan0~28, LessThan0~42, count_EN, CLR, LessThan0~78, LessThan0~79, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5, beginButton1, Equal0~2, LessThan0~32, LessThan0~51sexp2bal, LessThan0~33, LessThan0~34, LessThan0~35, LessThan0~36  ; LessThan0~33, LessThan0~42, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5, temp_ten[0], each[4], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, temp_ten[0]~69, LessThan0~51sexp2bal, LessThan0~74                                   ;
;  B  ; LC27       ; CLK_1, temp_ten[1]~75, LessThan0~43, temp_ten[1], LessThan0~28, LessThan0~42, count_EN, CLR, LessThan0~78, LessThan0~79, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, beginButton1, Equal0~2, LessThan0~32, LessThan0~51sexp2bal, LessThan0~33, LessThan0~34, LessThan0~35, LessThan0~36  ; LessThan0~32, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, temp_ten[1], each[5], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, LessThan0~71, temp_ten[1]~75, LessThan0~51sexp2bal, LessThan0~73                                                                                                          ;
;  B  ; LC29       ; CLK_1, temp_ten[2]~81, LessThan0~43, temp_ten[2], LessThan0~28, LessThan0~42, count_EN, CLR, LessThan0~78, LessThan0~79, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, beginButton1, Equal0~2, LessThan0~32, LessThan0~51sexp2bal, LessThan0~33, LessThan0~34, LessThan0~35, LessThan0~36 ; LessThan0~28, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, temp_ten[2], each[6], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, temp_ten[2]~81, LessThan0~48sexp, temp_one[1]~74, temp_one[3]~86, temp_ten[0]~69, temp_ten[1]~75, temp_ten[3]~87, temp_one[2]~80, temp_one[0]~92, LessThan0~78                                                                                   ;
;  B  ; LC24       ; CLK_1, temp_ten[3]~87, LessThan0~43, temp_ten[3], LessThan0~28, LessThan0~42, count_EN, CLR, LessThan0~78, LessThan0~79, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, beginButton1, Equal0~2, LessThan0~32, LessThan0~51sexp2bal, LessThan0~33, LessThan0~34, LessThan0~35, LessThan0~36 ; LessThan0~43, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, temp_ten[3], each[7], temp_ten[3]~87, LessThan0~50sexp, temp_one[1]~74, temp_one[3]~86, temp_ten[0]~69, temp_ten[1]~75, temp_ten[2]~81, temp_one[0]~92, temp_one[2]~80, LessThan0~79                                                                                                                                                           ;
;  B  ; LC20       ; temp_ten[1], max_each[5]                                                                                                                                                                                                                                                                                            ; LessThan0~42                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  B  ; LC18       ; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[0]~5, LessThan0~28, LessThan0~43, temp_ten[0], count_EN, beginButton1, temp_ten[2], max_each[6], temp_ten[3], max_each[7], LessThan0~78, LessThan0~79, Cout1~17                                                                                    ; temp_ten[0]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC26       ; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~6, LessThan0~28, LessThan0~43, temp_ten[1], count_EN, beginButton1, temp_ten[2], max_each[6], temp_ten[3], max_each[7], LessThan0~78, LessThan0~79, Cout1~17                                                                                    ; temp_ten[1]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC28       ; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~10, LessThan0~28, LessThan0~43, temp_ten[2], count_EN, beginButton1, temp_ten[3], max_each[7], LessThan0~78, LessThan0~79, Cout1~17                                                                                                             ; temp_ten[2]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC23       ; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~14, LessThan0~28, LessThan0~43, temp_ten[3], count_EN, beginButton1, temp_ten[2], max_each[6], LessThan0~78, LessThan0~79, Cout1~17                                                                                                             ; temp_ten[3]                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC25       ; temp_ten[1], max_each[5], temp_ten[0], max_each[4], temp_one[3], max_each[3], temp_one[2], max_each[2], temp_one[1], max_each[1]                                                                                                                                                                                    ; Cout1~reg0, temp_one[1], temp_one[2]~80, temp_one[3], temp_ten[0], temp_ten[1], temp_ten[2], temp_ten[3], temp_one[0]~92                                                                                                                                                                                                                                                                                                             ;
;  C  ; LC38       ; temp_one[0], temp_one[1], temp_one[2], temp_ten[0], temp_one[3]                                                                                                                                                                                                                                                     ; temp_ten[0]~69, temp_ten[0]                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Apr 10 11:46:23 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off each_one -c each_one
Info: Selected device EPM7128SLC84-15 for design "each_one"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 229 megabytes
    Info: Processing ended: Sun Apr 10 11:46:23 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


