标题title
半导体结构及其制备方法
摘要abst
本申请涉及一种半导体结构及其制备方法。半导体结构包括：衬底，包括阵列排布的有源柱；栅极结构，位于所述有源柱的相对的两侧，且同一所述栅极结构与其两侧的所述有源柱均接触。本申请可以进一步提高器件集成度。
权利要求书clms
1.一种半导体结构，其特征在于，包括：衬底，包括阵列排布的有源柱；栅极结构，位于所述有源柱的相对的两侧，且同一所述栅极结构与其两侧的所述有源柱均接触。2.根据权利要求1所述的半导体结构，其特征在于，所述衬底内具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，所述第二沟槽与所述第一沟槽将所述衬底分隔成多个有源柱，所述栅极结构位于所述第二沟槽内而沿所述第二方向延伸。3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：位线，位于所述第二沟槽下的所述衬底内，且沿所述第一方向延伸。4.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：第一介质层，位于所述第二沟槽内，且位于所述栅极结构下方；第二介质层，位于所述第二沟槽内，且与所述第一介质层之间设有所述栅极结构。5.根据权利要求4所述的半导体结构，其特征在于，所述栅极结构包括：栅介质层，位于所述第一介质层上的所述第二沟槽的侧壁；栅极层，位于所述栅介质层表面，且填充所述第一介质层与所述第二介质层之间的所述第二沟槽。6.根据权利要求4所述的半导体结构，其特征在于，所述第一介质层包括：第一氧化物层，位于所述栅极结构下方的所述第二沟槽侧壁以及底部；氮化物层，位于所述第一氧化物层表面；第二氧化物层，位于所述氮化物层表面，且填充所述栅极结构下方的所述第二沟槽。7.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构具有阵列区与外围区，所述第一沟槽以及所述第二沟槽位于所述阵列区，所述外围区的所述衬底内还设有浅沟槽隔离结构。8.一种半导体结构的制备方法，其特征在于，包括：提供衬底；基于所述衬底形成阵列排布的有源柱；于所述有源柱的相对的两侧形成栅极结构，同一所述栅极结构与其两侧的所述有源柱均接触。9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述基于所述衬底形成阵列排布的有源柱，包括：于所述衬底内形成沿第一方向延伸的第一沟槽；于所述第一沟槽内形成填充层，以填满所述第一沟槽；刻蚀所述衬底以及所述填充层，以形成沿第二方向延伸的第二沟槽，所述第二方向与所述第一方向交叉，所述第二沟槽与所述第一沟槽将所述衬底分隔成多个有源柱；所述于所述有源柱的相对的两侧形成栅极结构，包括：于所述第二沟槽内形成沿所述第二方向延伸的栅极结构。10.根据权利要求9所述的半导体结构的制备方法，其特征在于，在于所述第一沟槽内形成填充层，以填满所述第一沟槽之后，且在刻蚀所述衬底以及所述填充层，以形成沿第二方向延伸的第二沟槽之前，还包括：于所述衬底内形成源区、漏区以及二者之间的沟道区。11.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述于所述第一沟槽内形成填充层的同时，还于所述衬底上表面形成所述填充层，所述于所述衬底以及所述填充层内形成沿第二方向延伸的第二沟槽之后，包括：于所述第二沟槽侧壁形成侧壁保护层；自所述第二沟槽底部对所述衬底进行刻蚀，形成沿第一方向延伸的位线容置槽；于所述位线容置槽内形成位线。12.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述于所述第二沟槽内形成沿所述第二方向延伸的栅极结构之前，包括：于所述第二沟槽底部形成第一介质层；所述于所述第二沟槽内形成沿所述第二方向延伸的栅极结构，包括：于所述第一介质层上的所述第二沟槽内形成所述栅极结构；所述于所述第二沟槽内形成沿所述第二方向延伸的栅极结构之后，包括：于所述栅极结构上的所述第二沟槽内形成第二介质层。13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述于所述第二沟槽底部形成第一介质层包括：于所述第二沟槽侧壁以及底部形成第一氧化物层；于所述第一氧化物层表面形成氮化物层；于所述氮化物层表面形成第二氧化物层。14.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述于所述第一介质层上的所述第二沟槽内形成所述栅极结构，包括：于所述第一介质层上的所述第二沟槽的侧壁形成栅介质层；于所述栅介质层表面形成栅极层，所述栅极层的上表面低于所述有源柱上表面。15.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述半导体结构具有阵列区与外围区，所述第一沟槽以及所述第二沟槽位于所述阵列区，所述于所述衬底内形成沿第一方向延伸的第一沟槽的同时，还于所述外围区的所述衬底内形成第三沟槽，所述于所述衬底内形成沿第一方向延伸的第一沟槽之后，还包括：于所述第三沟槽内形成浅沟槽隔离结构。
说明书desc
技术领域本申请涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。背景技术随着半导体技术的发展，出现了垂直沟道晶体管。垂直沟道晶体管的沟道竖直设置，从而可以在面积占比相同的情况下，具有更长的沟道长度，从而可以有效提高晶体管的栅极控制能力。但是，目前的垂直沟道晶体管仍难以满足越来越小型化、集成化的市场需求。发明内容基于此，本申请提供一种可以有效提高晶体管栅极的控制能力且制备工艺简化的半导体结构及其制备方法。一种半导体结构，包括：衬底，包括阵列排布的有源柱；栅极结构，位于所述有源柱的相对的两侧，且同一所述栅极结构与其两侧的所述有源柱均接触。在其中一个实施例中，所述衬底内具有沿第一方向延伸的第一沟槽以及沿第二方向延伸的第二沟槽，所述第二沟槽与所述第一沟槽将所述衬底分隔成多个有源柱，所述栅极结构位于所述第二沟槽内而沿所述第二方向延伸。在其中一个实施例中，所述半导体结构还包括：位线，位于所述第二沟槽下的所述衬底内，且沿所述第一方向延伸。在其中一个实施例中，所述半导体结构还包括：第一介质层，位于所述第二沟槽内，且位于所述栅极结构下方；第二介质层，位于所述第二沟槽内，且与所述第一介质层之间设有所述栅极结构。在其中一个实施例中，所述栅极结构包括：栅介质层，位于所述第一介质层上的所述第二沟槽的侧壁；栅极层，位于所述栅介质层表面，且填充所述第一介质层与所述第二介质层之间的所述第二沟槽。在其中一个实施例中，所述第一介质层包括：第一氧化物层，位于所述栅极结构下方的所述第二沟槽侧壁以及底部；氮化物层，位于所述第一氧化物层表面；第二氧化物层，位于所述氮化物层表面，且填充所述栅极结构下方的所述第二沟槽。在其中一个实施例中，所述半导体结构具有阵列区与外围区，所述第一沟槽以及所述第二沟槽位于所述阵列区，所述外围区的所述衬底内还设有浅沟槽隔离结构。一种半导体结构的制备方法，包括：提供衬底；基于所述衬底形成阵列排布的有源柱；于所述有源柱的相对的两侧形成栅极结构，同一所述栅极结构与其两侧的所述有源柱均接触。在其中一个实施例中，所述基于所述衬底形成阵列排布的有源柱，包括：于所述衬底内形成沿第一方向延伸的第一沟槽；于所述第一沟槽内形成填充层，以填满所述第一沟槽；刻蚀所述衬底以及所述填充层，以形成沿第二方向延伸的第二沟槽，所述第二方向与所述第一方向交叉，所述第二沟槽与所述第一沟槽将所述衬底分隔成多个有源柱；所述于所述有源柱的相对的两侧形成栅极结构，包括：于所述第二沟槽内形成沿所述第二方向延伸的栅极结构。在其中一个实施例中，在于所述第一沟槽内形成填充层，以填满所述第一沟槽之后，且在刻蚀所述衬底以及所述填充层，以形成沿第二方向延伸的第二沟槽之前，还包括：于所述衬底内形成源区、漏区以及二者之间的沟道区。在其中一个实施例中，所述于所述第一沟槽内形成填充层的同时，还于所述衬底上表面形成所述填充层，所述于所述衬底以及所述填充层内形成沿第二方向延伸的第二沟槽之后，包括：于所述第二沟槽侧壁形成侧壁保护层；自所述第二沟槽底部对所述衬底进行刻蚀，形成沿第一方向延伸的位线容置槽；于所述位线容置槽内形成位线。在其中一个实施例中，所述于所述第二沟槽内形成沿所述第二方向延伸的栅极结构之前，包括：于所述第二沟槽底部形成第一介质层；所述于所述第二沟槽内形成沿所述第二方向延伸的栅极结构，包括：于所述第一介质层上的所述第二沟槽内形成所述栅极结构；所述于所述第二沟槽内形成沿所述第二方向延伸的栅极结构之后，包括：于所述栅极结构上的所述第二沟槽内形成第二介质层。在其中一个实施例中，所述于所述第二沟槽底部形成第一介质层包括：于所述第二沟槽侧壁以及底部形成第一氧化物层；于所述第一氧化物层表面形成氮化物层；于所述氮化物层表面形成第二氧化物层。在其中一个实施例中，所述于所述第一介质层上的所述第二沟槽内形成所述栅极结构，包括：于所述第一介质层上的所述第二沟槽的侧壁形成栅介质层；于所述栅介质层表面形成栅极层，所述栅极层的上表面低于所述有源柱上表面。在其中一个实施例中，所述半导体结构具有阵列区与外围区，所述第一沟槽以及所述第二沟槽位于所述阵列区，所述于所述衬底内形成沿第一方向延伸的第一沟槽的同时，还于所述外围区的所述衬底内形成第三沟槽，所述于所述衬底内形成沿第一方向延伸的第一沟槽之后，还包括：于所述第三沟槽内形成浅沟槽隔离结构。上述半导体结构及其制备方法，于有源柱的相对的两侧均形成栅极结构。因此，有源柱的相对的两侧均可以形成导电沟道，从而可以进一步提高栅极控制能力，提高晶体管的开启速度、开关比等。同时，同一栅极结构被相邻的两个晶体管共用，从而可以有效提高面积利用率，进而可以进一步提高器件集成度。附图说明为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一实施例中提供的半导体结构的制备方法的流程图；图2为一实施例中提供的半导体结构的俯视示意图；图3-图12为一实施例中提供的半导体结构的制备过程中所得结构的截面结构示意图，其中，图为沿着图2所示的aa’方向截图的所得的截面结构示意图图，图为沿着图2所示的cc’方向截图的所得的截面结构示意图图附图标记说明：100-衬底，110-有源柱，120-第一沟槽，130-第二沟槽，140-位线容置槽，200-栅极结构，210-栅介质层，220-栅极层，220a-栅极材料层，230-功函数调节层，230a-功函数调节材料层，300-填充层，400-侧壁保护层，500-位线，600-第一介质层，610-第一氧化物层，610a-第一氧化物材料层，620-氮化物层，氮化物材料层-620a，630-第二氧化物层，630a-第二氧化物材料层，700-第二介质层。具体实施方式为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向，并且在此使用的空间描述语相应地被解释。在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。本申请实施例提供的半导体结构的制备方法可以但不限于应用于存储器件的制备。在一个实施例中，请参阅图1以及图2，提供一种半导体结构的制备方法，包括如下步骤：步骤S10，提供衬底100；步骤S20，基于衬底100形成阵列排布的有源柱110；步骤S30，于有源柱110的相对的两侧形成栅极结构200，同一栅极结构200与其两侧的有源柱110均接触。在步骤S10中，衬底100可以包括但不限于为硅衬底。衬底100还可以包括硅锗衬底、硅锗碳衬底、碳化硅衬底、砷化镓衬底、砷化铟衬底、磷化铟衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底也可以包括Si/SiGe、Si/SiC、绝缘体上硅或绝缘体上硅锗等半导体衬底。因此衬底100的类型不应限制本申请的保护范围。在步骤S20中，作为示例，有源柱110可以通过对衬底100进行刻蚀形成。当然，有源柱110可以通过在衬底100上进行沉积形成，在此对有源柱110的形成方式不作限制。在步骤S30中，栅极结构200可以包括栅介质层210以及栅极层220。栅极结构位于有源柱110的相对的两侧，从而使得同一有源柱110与其两侧的栅极结构200可以形成双栅极垂直沟道晶体管。同时，同一栅极结构200与其两侧的有源柱110均接触。因此，同一栅极结构200被相邻两个晶体管共用。作为示例，当将本实施例方法应用于存储器件的制备时，有源柱110的两端可以分别连接位线与电容存储单元，从而使得双栅极垂直沟道晶体管的源区与漏区分别连接位线与电容存储单元。此时，对于每个存储单元，当其连接的晶体管的两个栅极结构200均接收栅极电压时能够传输足够的电荷，从而可以进行读写；而当其连接的晶体管的其中一个栅极结构200接收栅极电压时，不能传输足够的电荷，从而可以视作未进行读写。因此，相邻存储单元可以独立进行存储。各晶体管可以视作独立进行开关。在本实施例中，于有源柱110的相对的两侧均形成栅极结构200。因此，有源柱110的相对的两侧均可以形成导电沟道，从而可以进一步提高栅极控制能力，提高晶体管的开启速度、开关比等。同时，同一栅极结构200被相邻的两个晶体管共用，从而可以有效提高面积利用率，进而可以进一步提高器件集成度。在一个实施例中，步骤S20包括：步骤S21，请参阅图3，于衬底100内形成沿第一方向延伸的第一沟槽120；步骤S22，请参阅图4，于第一沟槽120内形成填充层300，以填满第一沟槽120；步骤S24，请参阅图5，刻蚀衬底100以及填充层300，以形成沿第二方向延伸的第二沟槽130，第二方向与第一方向交叉，第二沟槽130与第一沟槽120将衬底100分隔成多个有源柱110。步骤S30包括：步骤S31，请参阅图12，于第二沟槽130内形成沿第二方向延伸的栅极结构200。在步骤S21中，请参阅图3，可以在衬底100内形成多个平行且间隔设置的第一沟槽120。当本实施例应用于存储器件的制备时，第一方向可以为存储器件的位线方向。作为示例，可以采用自对准双重图案化技术或者自对准四重图案化技术等，在衬底100内形成第一沟槽120。此时，可以有效降低对光罩的要求。当然，在其他示例中，也可以直接通过光刻工艺，在衬底100内刻蚀形成第一沟槽120。这里对此并不作限制。在步骤S22中，请参阅图4，可以首先通过原子层沉积等沉积工艺等在沟槽120内以及衬底100上表面形成填充材料层。然后对填充材料层进行平坦化处理，以形成填充层300。填充层300填满第一沟槽120。此时，填充层300可以刚好填满第一沟槽120，也可以高于衬底100而超出第一沟槽120，具体可以根据实际需求确定。在步骤S24中，请参阅图5，同时刻蚀衬底100以及填充层300，从而形成第二沟槽130。作为示例，也可以采用自对准双重图案化技术或者自对准四重图案化技术等，在衬底100内形成多个平行且间隔设置的第二沟槽130。第二沟槽130可以横向贯穿衬底100以及填充层300。同时，第二沟槽130沿第二方向延伸，第二方向与第一方向交叉。作为示例，第二方向可以与第一方向垂直，当然二者也可以层其他角度，这里对此不作限制。当本实施例应用于存储器件的制备时，第二方向可以为存储器件的字线方向。同时，作为示例，第二沟槽130的深度可以小于第一沟槽120的深度，从而可以使得填充层300起到良好的隔离效果。在步骤S31中，请参阅图12，栅极结构200形成于第二沟槽130内，因此具有与第二沟槽相同的延伸方向。此时，在第二方向上，多个晶体管共用同一栅极结构200，栅极结构200的栅极层220可以构成晶体管的字线WL。在本实施例中，首先形成第一沟槽120，且在第一沟槽120内填满填充层300之后，再形成第二沟槽130。此时，便于在第二沟槽130内填充而形成沿第二方向延伸的栅极结构200，从而简化栅极结构200的制备过程，降低栅极结构的制备难度。在一个实施例中，在步骤S22之后，且在步骤S24之前，还包括：步骤S23，于衬底100内形成源区111、漏区112以及二者之间的沟道区113。其中，源区111、漏区112以及二者之间的沟道区113的位置请参阅图5以及图12。具体地，可以在形成填充层300以填满第一沟槽120之后，首先对衬底100进行深度较大的第一次离子注入，从而在衬底100内形成源区111。然后对衬底100进行深度较小的第二次离子注入，从而在衬底100内形成漏区112。源区111与漏区112之间的部分可以形成沟道区113。然后，在步骤S24形成第二沟槽130，而将衬底分隔成多个有源柱110之后，源区111、漏区112以及二者之间的沟道区113可以分别分布于有源柱110的下部、中部与上部。此时，填充层300可以在离子注入而形成源区111、漏区112的过程中，起到注入阻挡层的作用，从而可以保护位于第一沟槽120下方的衬底100，防止第一沟槽120下方的衬底100被注入。同时，进行离子注入在形成第二沟槽130之前进行，从而防止第二沟槽130下方的衬底100被注入。当然，在其他实施例中，源区111、漏区112以及二者之间的沟道区113也可以通过其他方式形成，在此不作限制。例如可以在步骤S21之前之前，即对衬底100进行离子注入从而形成源区111、漏区112以及二者之间的沟道区113。在一个实施例中，步骤S22于第一沟槽120内形成填充层300的同时，还于衬底100上表面形成填充层300。此时，填充层300的上表面高于衬底100的上表面。同时，步骤S24之后，包括：步骤S25，请参阅图6，于第二沟槽130侧壁形成侧壁保护层400；步骤S26，请继续参阅图6，自第二沟槽130底部对衬底100进行刻蚀，形成沿第一方向延伸的位线容置槽140；步骤S27，请参阅图7，于位线容置槽140内形成位线500。在步骤S25中，请参阅图6，可以首先通过ALD等沉积方式在填充层300上表面、第二沟槽130侧壁以及第二沟槽130底部形成保护材料层。然后，可以采用干法刻蚀等各向异性刻蚀方式，将位于第二沟槽130底部去除，从而将第二沟槽130底部的衬底100暴露出来。同时，位于填充层300上表面的保护材料层由于也位于水平面上，从而也可以被去除。剩余在第二沟槽130侧壁的保护材料层形成侧壁保护层400。侧壁保护层400的厚度可以为3nm～15nm。此时，侧壁保护层400与位于第二沟槽130之间的衬底100上表面的填充层300可以将有源柱110包围，从而可以在后续刻蚀衬底100而形成位线容置槽140的过程中，对有源柱110进行有效保护。侧壁保护层400与填充层300的材料可以相同，例如二者均为氧化物。当然，二者材料也可以不同，在此不作限制。在步骤S26中，请参阅图6，可以采用例如各向同性刻蚀等刻蚀方式，自将第二沟槽130底部对衬底100进行刻蚀。刻蚀后，将有源柱110底部横向打通，而形成沿第一方向延伸的位线容置槽140。在步骤S27中，请参阅图7，位线500可以包括单个或者多个膜层。作为示例，位线可以包括金属硅化物层、扩散阻挡层以及金属层。此时，具体地，可以首先通过沉积方式形成一定厚度的的金属材料。例如通过原子层沉积方式沉积钴，或者通过化学气相沉积方式沉积钛等。这些金属材料可以在退火或者制程中的加热过程中与衬底100材料反应，从而形成金属硅化物。金属硅化物可以有效降低位线500与有源柱下部形成的源区之间的接触电阻。在沉积形成钴或者钛等金属材料之后，可以在金属材料材料形成一定厚度的扩散阻挡层。扩散阻挡层可以有效阻挡金属层中金属扩散。扩散阻挡层的材料例如可以为氮化钛等。形成扩散阻挡层之后，可以通过ADL或者CVD等沉积方式在扩散阻挡层表面形成金属材料层。金属材料层同时可以填充位线容置槽140、第二沟槽130，并覆盖在填充层300之上。形成金属材料层之后，可以通过化学机械研磨去除位于填充层300之上的金属材料层。然后可以采用干法刻蚀等方式，将第二沟槽130内的金属材料层回刻到一定深度。例如，回刻至金属材料层的上表面不低于第二沟槽130底面。回刻后剩余的金属材料层形成金属层。金属层的材料可以包括但不限于为金属钨等。当形成金属层之后，可以通过例如湿法等清洗方式，将干法刻蚀产生的副产物以及残留物去除。此时，可以实现4F2的垂直晶体管架构，从而使得单个晶体管所占面积更小。此时，整体的晶体管密度可以做的更高，从而可以满足人们的生活需要。在一个实施例中，步骤S30之前，还包括：步骤S28，请参阅图9，于第二沟槽130底部形成第一介质层600。第一介质层600可以与形成在有源柱110下部的源区111相对或接近相对。步骤S31包括：步骤S311，请参阅图12，于第一介质层600上的第二沟槽130内形成栅极结构200。栅极结构200的栅极层220可以与形成在有源柱110中部的沟道区相对或接近相对。步骤S31之后，包括：步骤S32，请继续参阅图12，于栅极结构200上的第二沟槽130内形成第二介质层700。第二介质层700可以填满第二沟槽130。此时，当栅极结构200的栅极层220接受栅极电压时，源区111与漏区112之间的沟道区113可以有效形成导电沟道。在一个实施例中，请参阅图9，步骤S28包括：步骤S281，于第二沟槽130侧壁以及底部形成第一氧化物层610；步骤S282，于第一氧化物层610表面形成氮化物层620；步骤S283，于氮化物层620表面形成第二氧化物层630。在步骤S28之前，且在步骤S27于位线容置槽140内形成位线500之后，可以首先湿法清洗，去除侧壁保护层400，从而暴露出有源柱110侧壁。此时，位于有源柱110上方的填充层300可以同时被去除。当然，位于有源柱110上方的填充层300也可以被部分去除。或者，当侧壁保护层400与填充层300材料不同时，位于有源柱110上方的填充层300也可以不被去除。这里对此均不作限制。请参阅图8，去除侧壁保护层400之后，可以通过ALD等沉积方式，在有源柱110上表面、第二沟槽130侧壁以及第二沟槽130底部形成第一氧化物材料层610a。然后，可以在第一氧化物材料层610a表面沉积形成氮化物材料层620a。之后，可以在氮化物材料层620a表面形成第二氧化物材料层630a。第二氧化物材料层630a可以填满第二沟槽130。作为示例，可以首先在氮化物材料层620a表面旋涂聚氮硅烷试剂，然后对其进行热退火而使其进行固化反应，从而形成填充性良好的第二氧化物材料层630a。然后，请参阅图9，可以氮化物材料层620a为研磨停止层，对第二氧化物材料层630a进行化学机械研磨。之后，对第二沟槽130内的第二氧化物材料层630a进行回刻，使其与有源柱110下部的源区111相对或接近相对，从而形成第二氧化物层630。之后，可以采用例如磷酸槽式机台等，刻蚀去除第二氧化物层630上方的氮化物材料层620a，从而形成氮化物层620。作为示例，氮化物层620厚度可以为5nm～15nm。之后，可以刻蚀去除第二氧化物层630上方的第一氧化物材料层610a，从而形成第一氧化物层610。作为示例，第一氧化物层610厚度可以为2nm～5nm。去除第二氧化物层630上方的第一氧化物材料层610a可能在刻蚀氮化物材料层620a等工艺中受到损失，因此这里将其去除，然后再形成栅极结构200的栅介质层210，从而可以保证栅介质层的质量，从而提高器件可靠性。在本实施例中，通过形成ONO结构形式的第一介质层600，从而可以使得第一介质层600起来良好的绝缘隔离作用。此时，例如可以有效降低栅极结构200与位线500之间的耦合。当然，第一介质层600的形式并不限于此。例如，在其他实施例中，第一介质层600也可以为单层结构。在一个实施例中，请参阅图12，步骤S311包括：步骤S3111，于第一介质层600上的第二沟槽130的侧壁形成栅介质层210；步骤S3112，于栅介质层210表面形成栅极层220，栅极层220的上表面低于有源柱110上表面。可以在形成第一介质层600之后，湿法清洗有源柱110。然后，请参阅图11，可以通过热氧化方式，暴漏的有源柱110侧壁原位生长形成栅介质层210。或者，也可以通过ALD等沉积方式在暴漏的有源柱110侧壁以及第一介质层600上表面形成栅介质层210。栅介质层210的厚度可以为2nm～9nm。然后，可以在栅介质层210表面形成功函数调节材料层230a。功函数调节材料层230a的材料可以包括但不限于为氮化钛等，其厚度可以为2nm～10nm。之后，可以在功函数调节材料层230a表面沉积栅极材料层220a。栅极材料层220a可以填满并超出第二沟槽130。栅极材料层220a的材料可以为金属材料，其厚度可以为20nm～60nm。然后，可以通过化学机械研磨等方式，对栅极材料层220a进行平坦化处理。之后，请参阅图12，可以通过干法刻蚀等方式对栅极材料层220a以及功函数调节材料层230a进行刻蚀，使其与有源柱110中部的沟道区113相对或接近相对，从而形成栅极层220以及功函数调节层230。此时，栅极层220、功函数调节层230以及栅介质层210的与栅极层220、功函数调节层230相对的部分形成栅极结构200。当然，在一些实施例中，也可以不设置功函数调节层230，这里对此不作限制。在形成栅极结构200之后，可以通过ALD或者CVD等方式沉积第二介质材料层。第二介质材料层的材料可以包括但不限于为氮化物，其将第二沟槽130填满且超出第二沟槽130。然后，可以对第二介质材料层进行CMP处理，从而形成上表面平坦的第二介质层700。在一个实施例中，半导体结构具有阵列区与外围区，第一沟槽120以及第二沟槽130位于阵列区。步骤S21中，于衬底100内形成沿第一方向延伸的第一沟槽120的同时，还于外围区的衬底100内形成第三沟槽。第三沟槽可以为浅沟槽。步骤S21之后，还可以包括：步骤S211，于第三沟槽内形成浅沟槽隔离结构。具体地，浅沟槽隔离结构可以包括氧化硅层与氮化硅层。可以首先通过ALD等方式沉积氮化硅材料层。然后可以在氮化硅材料层表面涂布SOD，并且对其进行加热退火而使其固化形成氧化硅材料层。氧化硅材料层将第三沟槽填满。然后可以氮化硅材料层为研磨停止层，对氧化硅材料层进行CMP处理。之后，采用湿法清洗方法，将多余的氧化硅材料层和氮化硅材料层清洗干净，剩余的氧化硅材料层和氮化硅材料层分别形成氧化硅层与氮化硅层。应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。在一个实施例中，请参阅图2以及图12，还提供一种半导体结构，其包括衬底100以及栅极结构200。衬底100包括阵列排布的有源柱110。衬底100可以包括但不限于为硅衬底。衬底100还可以包括硅锗衬底、硅锗碳衬底、碳化硅衬底、砷化镓衬底、砷化铟衬底、磷化铟衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底也可以包括Si/SiGe、Si/SiC、绝缘体上硅或绝缘体上硅锗等半导体衬底。因此衬底100的类型不应限制本申请的保护范围。栅极结构200位于有源柱110的相对的两侧，从而使得同一有源柱110与其两侧的栅极结构200可以形成双栅极垂直沟道晶体管。同时，同一栅极结构200与其两侧的有源柱110均接触。因此，同一栅极结构200被相邻两个晶体管共用。在本实施例中，于有源柱110的相对的两侧均形成栅极结构200。因此，有源柱110的相对的两侧均可以形成导电沟道，从而可以进一步提高栅极控制能力，提高晶体管的开启速度、开关比等。同时，同一栅极结构200被相邻的两个晶体管共用，从而可以有效提高面积利用率，进而可以进一步提高器件集成度。在一个实施例中，衬底100内具有沿第一方向延伸的第一沟槽120以及沿第二方向延伸的第二沟槽130。第二沟槽130与第一沟槽120将衬底100分隔成多个有源柱110。第二沟槽130之间的第一沟槽120内填满填充层300。栅极结构200位于第二沟槽120内而沿第二方向延伸。在一个实施例中，半导体结构还包括位线500。位线500位于第二沟槽120下的衬底100内，且沿第一方向延伸。此时，可以实现4F2的垂直晶体管架构，从而使得单个晶体管所占面积更小。此时，整体的晶体管密度可以做的更高，从而可以满足人们的生活需要。在一个实施例中，半导体结构还包括第一介质层600以及第二介质层700。第一介质层600位于第二沟槽130内。且第一介质层600位于栅极结构200下方；第二介质层700也位于第二沟槽130内，且第二介质层700与第一介质层600之间设有栅极结构200。在一个实施例中，栅极结构200包括：栅介质层210位于第一介质层600上的第二沟槽130的侧壁。在一些示例中，栅介质层210还可以位于第一介质层600上表面。栅极层220位于栅介质层210表面，且填充第一介质层600与第二介质层700之间的第二沟槽130a。在一个实施例中，第一介质层600包括第一氧化物层610、氮化物层620以及第二氧化物层630。第一氧化物层610位于栅极结构200下方的第二沟槽130侧壁以及底部。氮化物层620位于第一氧化物层610表面；第二氧化物层630位于氮化物层620表面，且填充栅极结构200下方的第二沟槽130。在一个实施例中，半导体结构具有阵列区与外围区，第一沟槽120以及第二沟槽130位于阵列区，外围区的衬底100内还设有浅沟槽隔离结构。浅沟槽隔离结构可以包括氮化硅层与氧化硅层。在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
