TimeQuest Timing Analyzer report for pong
Tue Apr 03 12:22:00 2012
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'ball_clock:BCLOCK|clk'
 12. Slow Model Setup: 'ball_clock:PCLOCK|clk'
 13. Slow Model Setup: 'vga_sync:VGA|mod2_reg'
 14. Slow Model Setup: 'iCLK_50'
 15. Slow Model Setup: 'vga_sync:VGA|hcount_reg[9]'
 16. Slow Model Hold: 'vga_sync:VGA|mod2_reg'
 17. Slow Model Hold: 'iCLK_50'
 18. Slow Model Hold: 'vga_sync:VGA|hcount_reg[9]'
 19. Slow Model Hold: 'ball_clock:BCLOCK|clk'
 20. Slow Model Hold: 'ball_clock:PCLOCK|clk'
 21. Slow Model Minimum Pulse Width: 'iCLK_50'
 22. Slow Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'
 23. Slow Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'
 24. Slow Model Minimum Pulse Width: 'ball_clock:PCLOCK|clk'
 25. Slow Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'ball_clock:BCLOCK|clk'
 38. Fast Model Setup: 'vga_sync:VGA|mod2_reg'
 39. Fast Model Setup: 'ball_clock:PCLOCK|clk'
 40. Fast Model Setup: 'iCLK_50'
 41. Fast Model Setup: 'vga_sync:VGA|hcount_reg[9]'
 42. Fast Model Hold: 'vga_sync:VGA|mod2_reg'
 43. Fast Model Hold: 'iCLK_50'
 44. Fast Model Hold: 'vga_sync:VGA|hcount_reg[9]'
 45. Fast Model Hold: 'ball_clock:BCLOCK|clk'
 46. Fast Model Hold: 'ball_clock:PCLOCK|clk'
 47. Fast Model Minimum Pulse Width: 'iCLK_50'
 48. Fast Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'
 49. Fast Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'
 50. Fast Model Minimum Pulse Width: 'ball_clock:PCLOCK|clk'
 51. Fast Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; pong                                             ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ball_clock:BCLOCK|clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ball_clock:BCLOCK|clk }      ;
; ball_clock:PCLOCK|clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ball_clock:PCLOCK|clk }      ;
; iCLK_50                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK_50 }                    ;
; vga_sync:VGA|hcount_reg[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_sync:VGA|hcount_reg[9] } ;
; vga_sync:VGA|mod2_reg      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_sync:VGA|mod2_reg }      ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------+
; Slow Model Fmax Summary                                     ;
+------------+-----------------+-----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note ;
+------------+-----------------+-----------------------+------+
; 117.26 MHz ; 117.26 MHz      ; ball_clock:BCLOCK|clk ;      ;
; 167.73 MHz ; 167.73 MHz      ; ball_clock:PCLOCK|clk ;      ;
; 168.61 MHz ; 168.61 MHz      ; vga_sync:VGA|mod2_reg ;      ;
; 244.62 MHz ; 244.62 MHz      ; iCLK_50               ;      ;
+------------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; ball_clock:BCLOCK|clk      ; -7.528 ; -194.396      ;
; ball_clock:PCLOCK|clk      ; -4.962 ; -45.524       ;
; vga_sync:VGA|mod2_reg      ; -4.931 ; -54.373       ;
; iCLK_50                    ; -3.088 ; -97.444       ;
; vga_sync:VGA|hcount_reg[9] ; -2.202 ; -15.218       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; vga_sync:VGA|mod2_reg      ; -3.178 ; -42.384       ;
; iCLK_50                    ; -2.697 ; -8.044        ;
; vga_sync:VGA|hcount_reg[9] ; 0.029  ; 0.000         ;
; ball_clock:BCLOCK|clk      ; 0.391  ; 0.000         ;
; ball_clock:PCLOCK|clk      ; 1.196  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; iCLK_50                    ; -1.380 ; -45.380       ;
; ball_clock:BCLOCK|clk      ; -0.500 ; -30.000       ;
; vga_sync:VGA|mod2_reg      ; -0.500 ; -22.000       ;
; ball_clock:PCLOCK|clk      ; -0.500 ; -10.000       ;
; vga_sync:VGA|hcount_reg[9] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ball_clock:BCLOCK|clk'                                                                                 ;
+--------+-------------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; -7.528 ; ball_y[0]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.564      ;
; -7.455 ; ball_y[0]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.491      ;
; -7.450 ; ball_y[1]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.486      ;
; -7.411 ; ball_y[2]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.447      ;
; -7.377 ; ball_y[1]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.413      ;
; -7.362 ; ball_y[3]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.398      ;
; -7.338 ; ball_y[2]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.374      ;
; -7.294 ; ball_y[0]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.330      ;
; -7.289 ; ball_y[3]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.325      ;
; -7.232 ; ball_y[0]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.268      ;
; -7.216 ; ball_y[1]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.252      ;
; -7.215 ; paddle_y[2] ; ball_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.549      ;
; -7.177 ; ball_y[2]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.213      ;
; -7.165 ; ball_y[0]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.169      ;
; -7.164 ; ball_y[0]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.168      ;
; -7.160 ; ball_y[0]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.164      ;
; -7.159 ; ball_y[0]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.163      ;
; -7.159 ; ball_y[0]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.163      ;
; -7.154 ; ball_y[1]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.190      ;
; -7.142 ; paddle_y[2] ; ball_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.476      ;
; -7.128 ; ball_y[3]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.164      ;
; -7.115 ; ball_y[2]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.151      ;
; -7.087 ; ball_y[1]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.091      ;
; -7.086 ; ball_y[1]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.090      ;
; -7.082 ; ball_y[1]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.086      ;
; -7.081 ; ball_y[1]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.085      ;
; -7.081 ; ball_y[1]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.085      ;
; -7.066 ; ball_y[3]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 8.102      ;
; -7.059 ; ball_x[0]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.029      ; 8.124      ;
; -7.048 ; ball_y[2]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.052      ;
; -7.047 ; ball_y[2]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.051      ;
; -7.045 ; paddle_y[3] ; ball_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.379      ;
; -7.043 ; ball_y[2]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.047      ;
; -7.042 ; ball_y[2]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.046      ;
; -7.042 ; ball_y[2]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.046      ;
; -7.006 ; ball_y[0]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 8.054      ;
; -7.006 ; ball_y[0]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 8.054      ;
; -7.006 ; ball_y[0]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 8.054      ;
; -6.999 ; ball_y[3]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.003      ;
; -6.998 ; ball_y[3]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 8.002      ;
; -6.994 ; ball_y[3]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 7.998      ;
; -6.993 ; ball_y[3]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 7.997      ;
; -6.993 ; ball_y[3]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 7.997      ;
; -6.986 ; ball_x[0]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.029      ; 8.051      ;
; -6.981 ; paddle_y[2] ; ball_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.315      ;
; -6.972 ; paddle_y[3] ; ball_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.306      ;
; -6.955 ; ball_x[1]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 8.023      ;
; -6.948 ; ball_x[2]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 8.016      ;
; -6.928 ; ball_y[1]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.976      ;
; -6.928 ; ball_y[1]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.976      ;
; -6.928 ; ball_y[1]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.976      ;
; -6.919 ; paddle_y[2] ; ball_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.253      ;
; -6.889 ; ball_y[2]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.937      ;
; -6.889 ; ball_y[2]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.937      ;
; -6.889 ; ball_y[2]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.937      ;
; -6.882 ; ball_x[1]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.950      ;
; -6.875 ; ball_x[2]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.943      ;
; -6.855 ; ball_y[0]   ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.891      ;
; -6.852 ; paddle_y[2] ; ball_x[5] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.266      ; 8.154      ;
; -6.851 ; paddle_y[2] ; ball_x[2] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.266      ; 8.153      ;
; -6.847 ; paddle_y[2] ; ball_x[1] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.266      ; 8.149      ;
; -6.846 ; paddle_y[2] ; ball_x[4] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.266      ; 8.148      ;
; -6.846 ; paddle_y[2] ; ball_x[3] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.266      ; 8.148      ;
; -6.840 ; ball_y[3]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.888      ;
; -6.840 ; ball_y[3]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.888      ;
; -6.840 ; ball_y[3]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.012      ; 7.888      ;
; -6.835 ; ball_x[3]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.903      ;
; -6.825 ; ball_x[0]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.029      ; 7.890      ;
; -6.821 ; ball_y[4]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.857      ;
; -6.811 ; paddle_y[3] ; ball_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.145      ;
; -6.784 ; ball_y[0]   ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.820      ;
; -6.777 ; ball_y[1]   ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.813      ;
; -6.763 ; ball_x[0]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.029      ; 7.828      ;
; -6.762 ; ball_x[3]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.830      ;
; -6.753 ; ball_x[4]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.821      ;
; -6.749 ; paddle_y[3] ; ball_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.083      ;
; -6.748 ; ball_y[4]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.784      ;
; -6.738 ; ball_y[2]   ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.774      ;
; -6.726 ; ball_y[0]   ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.029     ; 7.733      ;
; -6.725 ; ball_y[0]   ; ball_x[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.029     ; 7.732      ;
; -6.725 ; ball_y[0]   ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.029     ; 7.732      ;
; -6.724 ; ball_y[0]   ; ball_x[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.029     ; 7.731      ;
; -6.724 ; ball_y[0]   ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.029     ; 7.731      ;
; -6.721 ; ball_x[1]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.789      ;
; -6.719 ; ball_x[5]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.787      ;
; -6.714 ; ball_x[2]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.782      ;
; -6.706 ; ball_y[1]   ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.742      ;
; -6.696 ; ball_x[0]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.003     ; 7.729      ;
; -6.695 ; ball_x[0]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.003     ; 7.728      ;
; -6.693 ; paddle_y[2] ; dig1_u[3] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.310      ; 8.039      ;
; -6.693 ; paddle_y[2] ; dig1_u[0] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.310      ; 8.039      ;
; -6.693 ; paddle_y[2] ; dig1_u[1] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.310      ; 8.039      ;
; -6.691 ; ball_x[0]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.003     ; 7.724      ;
; -6.691 ; paddle_y[4] ; ball_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.298      ; 8.025      ;
; -6.690 ; ball_x[0]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.003     ; 7.723      ;
; -6.690 ; ball_x[0]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.003     ; 7.723      ;
; -6.689 ; ball_y[3]   ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 7.725      ;
; -6.682 ; paddle_y[3] ; ball_x[5] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.266      ; 7.984      ;
; -6.681 ; paddle_y[3] ; ball_x[2] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.266      ; 7.983      ;
; -6.680 ; ball_x[4]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 7.748      ;
+--------+-------------+-----------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ball_clock:PCLOCK|clk'                                                                                   ;
+--------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; -4.962 ; paddle_y[2] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.998      ;
; -4.938 ; paddle_y[7] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.982      ;
; -4.891 ; paddle_y[2] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.927      ;
; -4.867 ; paddle_y[7] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.911      ;
; -4.792 ; paddle_y[3] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.828      ;
; -4.753 ; paddle_y[4] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.789      ;
; -4.734 ; paddle_y[2] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.770      ;
; -4.723 ; paddle_y[2] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.759      ;
; -4.721 ; paddle_y[3] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.757      ;
; -4.710 ; paddle_y[7] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.754      ;
; -4.699 ; paddle_y[7] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.743      ;
; -4.682 ; paddle_y[4] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.718      ;
; -4.680 ; paddle_y[2] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.716      ;
; -4.656 ; paddle_y[7] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.700      ;
; -4.653 ; paddle_y[5] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.689      ;
; -4.582 ; paddle_y[5] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.618      ;
; -4.581 ; paddle_y[6] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.617      ;
; -4.564 ; paddle_y[3] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.600      ;
; -4.553 ; paddle_y[3] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.589      ;
; -4.538 ; paddle_y[2] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.574      ;
; -4.525 ; paddle_y[4] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.561      ;
; -4.514 ; paddle_y[4] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.550      ;
; -4.514 ; paddle_y[7] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.558      ;
; -4.510 ; paddle_y[6] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.546      ;
; -4.510 ; paddle_y[3] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.546      ;
; -4.471 ; paddle_y[1] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.507      ;
; -4.471 ; paddle_y[4] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.507      ;
; -4.460 ; paddle_y[2] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.496      ;
; -4.436 ; paddle_y[7] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.480      ;
; -4.425 ; paddle_y[5] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.461      ;
; -4.414 ; paddle_y[5] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.450      ;
; -4.400 ; paddle_y[1] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.436      ;
; -4.387 ; paddle_y[8] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.423      ;
; -4.372 ; paddle_y[2] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 5.400      ;
; -4.371 ; paddle_y[5] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.407      ;
; -4.368 ; paddle_y[3] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.404      ;
; -4.353 ; paddle_y[6] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.389      ;
; -4.348 ; paddle_y[7] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.384      ;
; -4.342 ; paddle_y[6] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.378      ;
; -4.329 ; paddle_y[4] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.365      ;
; -4.316 ; paddle_y[8] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.352      ;
; -4.299 ; paddle_y[6] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.335      ;
; -4.290 ; paddle_y[3] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.326      ;
; -4.266 ; paddle_y[2] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.302      ;
; -4.251 ; paddle_y[4] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.287      ;
; -4.243 ; paddle_y[1] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.279      ;
; -4.242 ; paddle_y[7] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 5.286      ;
; -4.232 ; paddle_y[1] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.268      ;
; -4.229 ; paddle_y[5] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.265      ;
; -4.202 ; paddle_y[3] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 5.230      ;
; -4.189 ; paddle_y[1] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.225      ;
; -4.163 ; paddle_y[4] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 5.191      ;
; -4.159 ; paddle_y[8] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.195      ;
; -4.157 ; paddle_y[6] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.193      ;
; -4.151 ; paddle_y[5] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.187      ;
; -4.148 ; paddle_y[8] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.184      ;
; -4.105 ; paddle_y[8] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.141      ;
; -4.096 ; paddle_y[3] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.132      ;
; -4.079 ; paddle_y[6] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.115      ;
; -4.063 ; paddle_y[5] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 5.091      ;
; -4.057 ; paddle_y[4] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.093      ;
; -4.047 ; paddle_y[1] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.083      ;
; -3.991 ; paddle_y[6] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 5.019      ;
; -3.969 ; paddle_y[1] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 5.005      ;
; -3.963 ; paddle_y[8] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.999      ;
; -3.957 ; paddle_y[5] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.993      ;
; -3.947 ; paddle_y[0] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 4.975      ;
; -3.931 ; paddle_y[1] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 4.959      ;
; -3.898 ; paddle_y[2] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.934      ;
; -3.885 ; paddle_y[6] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.921      ;
; -3.885 ; paddle_y[8] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.921      ;
; -3.874 ; paddle_y[7] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.008      ; 4.918      ;
; -3.797 ; paddle_y[8] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 4.825      ;
; -3.775 ; paddle_y[1] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.811      ;
; -3.754 ; paddle_y[9] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.790      ;
; -3.728 ; paddle_y[3] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.764      ;
; -3.691 ; paddle_y[8] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.727      ;
; -3.689 ; paddle_y[4] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.725      ;
; -3.687 ; paddle_y[0] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.723      ;
; -3.687 ; paddle_y[0] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.723      ;
; -3.687 ; paddle_y[0] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.723      ;
; -3.687 ; paddle_y[0] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.723      ;
; -3.687 ; paddle_y[0] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.723      ;
; -3.683 ; paddle_y[9] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.719      ;
; -3.589 ; paddle_y[5] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.625      ;
; -3.526 ; paddle_y[9] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.562      ;
; -3.517 ; paddle_y[6] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.553      ;
; -3.515 ; paddle_y[9] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.551      ;
; -3.493 ; paddle_y[0] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.529      ;
; -3.488 ; paddle_y[0] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.524      ;
; -3.488 ; paddle_y[0] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.524      ;
; -3.488 ; paddle_y[0] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.524      ;
; -3.472 ; paddle_y[9] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.508      ;
; -3.472 ; paddle_y[1] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.508      ;
; -3.330 ; paddle_y[9] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.366      ;
; -3.323 ; paddle_y[8] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.359      ;
; -3.252 ; paddle_y[9] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.288      ;
; -3.164 ; paddle_y[9] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.008     ; 4.192      ;
; -3.058 ; paddle_y[9] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 4.094      ;
; -2.690 ; paddle_y[9] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 3.726      ;
+--------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_sync:VGA|mod2_reg'                                                                                                                 ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -4.931 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.042     ; 2.925      ;
; -4.931 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.042     ; 2.925      ;
; -4.931 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.042     ; 2.925      ;
; -4.919 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.186     ; 2.769      ;
; -4.919 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.186     ; 2.769      ;
; -4.856 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.728      ;
; -4.853 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.872      ;
; -4.853 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.872      ;
; -4.853 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.872      ;
; -4.841 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.161     ; 2.716      ;
; -4.841 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.161     ; 2.716      ;
; -4.792 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.664      ;
; -4.761 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.042     ; 2.755      ;
; -4.761 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.042     ; 2.755      ;
; -4.761 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.042     ; 2.755      ;
; -4.758 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.630      ;
; -4.749 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.767      ;
; -4.749 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.767      ;
; -4.749 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.767      ;
; -4.749 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.186     ; 2.599      ;
; -4.749 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.186     ; 2.599      ;
; -4.737 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.611      ;
; -4.737 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.611      ;
; -4.708 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.726      ;
; -4.708 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.726      ;
; -4.708 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.726      ;
; -4.696 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.570      ;
; -4.696 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.570      ;
; -4.685 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.557      ;
; -4.649 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.521      ;
; -4.626 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.644      ;
; -4.626 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.644      ;
; -4.626 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.644      ;
; -4.621 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.493      ;
; -4.614 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.488      ;
; -4.614 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.488      ;
; -4.587 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.459      ;
; -4.577 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.449      ;
; -4.478 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.350      ;
; -4.472 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.490      ;
; -4.472 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.490      ;
; -4.472 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.018     ; 2.490      ;
; -4.460 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.334      ;
; -4.460 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.162     ; 2.334      ;
; -4.454 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.473      ;
; -4.454 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.473      ;
; -4.454 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.473      ;
; -4.442 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.161     ; 2.317      ;
; -4.442 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.161     ; 2.317      ;
; -4.429 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.448      ;
; -4.429 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.448      ;
; -4.429 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.017     ; 2.448      ;
; -4.417 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.161     ; 2.292      ;
; -4.417 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.161     ; 2.292      ;
; -4.406 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.164     ; 2.278      ;
; -4.023 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 2.039      ;
; -3.959 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.975      ;
; -3.952 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.968      ;
; -3.925 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.941      ;
; -3.888 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.904      ;
; -3.881 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.897      ;
; -3.854 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.870      ;
; -3.817 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.833      ;
; -3.816 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.832      ;
; -3.783 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.799      ;
; -3.745 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.761      ;
; -3.744 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.760      ;
; -3.674 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.690      ;
; -3.673 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.689      ;
; -3.602 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -3.020     ; 1.618      ;
; -3.035 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.144     ; 3.927      ;
; -2.813 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.144     ; 3.705      ;
; -2.796 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.144     ; 3.688      ;
; -2.576 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.144     ; 3.468      ;
; -2.574 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.144     ; 3.466      ;
; -2.354 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.144     ; 3.246      ;
; -2.341 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.377      ;
; -2.211 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.247      ;
; -2.210 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.246      ;
; -2.144 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.025      ; 3.205      ;
; -2.132 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.025      ; 3.193      ;
; -2.125 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.022      ; 3.183      ;
; -2.119 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.155      ;
; -2.073 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.025      ; 3.134      ;
; -2.041 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.077      ;
; -2.040 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 3.076      ;
; -2.031 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.024      ; 3.091      ;
; -2.029 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.024      ; 3.089      ;
; -2.028 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.024      ; 3.088      ;
; -2.007 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.023      ; 3.066      ;
; -1.988 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.024      ; 3.048      ;
; -1.987 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.024      ; 3.047      ;
; -1.974 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.022      ; 3.032      ;
; -1.968 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.025      ; 3.029      ;
; -1.960 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.022     ; 2.974      ;
; -1.960 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.022     ; 2.974      ;
; -1.960 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.022     ; 2.974      ;
; -1.960 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.022     ; 2.974      ;
; -1.960 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.022     ; 2.974      ;
; -1.935 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.024     ; 2.947      ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                          ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.088 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.124      ;
; -3.009 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.045      ;
; -3.007 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.043      ;
; -2.977 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.013      ;
; -2.939 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.938 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.974      ;
; -2.862 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.897      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.895      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.857 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.893      ;
; -2.828 ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.827 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.863      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.789 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.824      ;
; -2.749 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:PCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 3.786      ;
; -2.741 ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.777      ;
; -2.718 ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.754      ;
; -2.714 ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.749      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
; -2.712 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 3.747      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_sync:VGA|hcount_reg[9]'                                                                                                   ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; -2.202 ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.752      ; 3.013      ;
; -2.123 ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.768      ; 2.945      ;
; -2.120 ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.768      ; 2.942      ;
; -2.035 ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.768      ; 2.857      ;
; -2.032 ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.768      ; 2.854      ;
; -1.961 ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.744      ; 2.759      ;
; -1.955 ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.744      ; 2.753      ;
; -1.894 ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.728      ; 2.681      ;
; -1.851 ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.571      ; 2.757      ;
; -1.840 ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.753      ; 2.647      ;
; -1.809 ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.753      ; 2.616      ;
; -1.789 ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.768      ; 2.611      ;
; -1.776 ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.658      ; 2.767      ;
; -1.759 ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.768      ; 2.581      ;
; -1.755 ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.571      ; 2.661      ;
; -1.712 ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.109      ; 2.375      ;
; -1.683 ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.547      ; 2.565      ;
; -1.676 ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.093      ; 2.328      ;
; -1.665 ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.728      ; 2.452      ;
; -1.663 ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.108      ; 2.325      ;
; -1.652 ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.108      ; 2.314      ;
; -1.634 ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.603      ; 2.417      ;
; -1.606 ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.744      ; 2.404      ;
; -1.581 ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.109      ; 2.244      ;
; -1.541 ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.571      ; 2.447      ;
; -1.538 ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.579      ; 2.297      ;
; -1.529 ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.752      ; 2.340      ;
; -1.505 ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.753      ; 2.312      ;
; -1.496 ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.729      ; 2.279      ;
; -1.477 ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.603      ; 2.260      ;
; -1.471 ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.744      ; 2.269      ;
; -1.443 ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.658      ; 2.434      ;
; -1.395 ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.579      ; 2.154      ;
; -1.305 ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.752      ; 2.116      ;
; -1.214 ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.729      ; 1.997      ;
; -1.200 ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.682      ; 2.215      ;
; -1.175 ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.092      ; 1.826      ;
; -1.152 ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.547      ; 2.034      ;
; -1.129 ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.093      ; 1.776      ;
; -1.102 ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.603      ; 1.885      ;
; -1.040 ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.682      ; 2.055      ;
; -1.034 ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 1.093      ; 1.681      ;
; -0.645 ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.682      ; 1.660      ;
; -0.480 ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.709      ; 1.247      ;
; -0.439 ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.694      ; 1.157      ;
; -0.405 ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.716      ; 1.169      ;
; -0.177 ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.678      ; 0.914      ;
; -0.168 ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.717      ; 0.913      ;
; -0.003 ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.690      ; 0.719      ;
; 0.003  ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.688      ; 0.726      ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_sync:VGA|mod2_reg'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; -3.178 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.993      ; 1.331      ;
; -2.868 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.992      ; 1.640      ;
; -2.868 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.992      ; 1.640      ;
; -2.868 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.992      ; 1.640      ;
; -2.867 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.993      ; 1.642      ;
; -2.867 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.993      ; 1.642      ;
; -2.867 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.993      ; 1.642      ;
; -2.867 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.993      ; 1.642      ;
; -2.867 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.993      ; 1.642      ;
; -2.678 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.993      ; 1.331      ;
; -2.368 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.992      ; 1.640      ;
; -2.368 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.992      ; 1.640      ;
; -2.368 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.992      ; 1.640      ;
; -2.367 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.993      ; 1.642      ;
; -2.367 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.993      ; 1.642      ;
; -2.367 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.993      ; 1.642      ;
; -2.367 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.993      ; 1.642      ;
; -2.367 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.993      ; 1.642      ;
; -2.329 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 4.017      ; 2.204      ;
; -2.329 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 4.017      ; 2.204      ;
; -2.306 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.993      ; 2.203      ;
; -2.297 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 4.015      ; 2.234      ;
; -2.189 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.992      ; 2.319      ;
; -2.188 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.992      ; 2.320      ;
; -2.186 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.992      ; 2.322      ;
; -2.097 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.995      ; 2.414      ;
; -2.097 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.995      ; 2.414      ;
; -2.097 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.995      ; 2.414      ;
; -2.097 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.995      ; 2.414      ;
; -2.097 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.995      ; 2.414      ;
; -1.847 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 4.017      ; 2.686      ;
; -1.846 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 4.017      ; 2.687      ;
; -1.829 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 4.017      ; 2.204      ;
; -1.829 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 4.017      ; 2.204      ;
; -1.806 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.993      ; 2.203      ;
; -1.797 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 4.015      ; 2.234      ;
; -1.694 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.175      ; 1.747      ;
; -1.689 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.992      ; 2.319      ;
; -1.688 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.992      ; 2.320      ;
; -1.686 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.992      ; 2.322      ;
; -1.597 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.995      ; 2.414      ;
; -1.597 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.995      ; 2.414      ;
; -1.597 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.995      ; 2.414      ;
; -1.597 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.995      ; 2.414      ;
; -1.597 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 3.995      ; 2.414      ;
; -1.448 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.164      ; 1.982      ;
; -1.347 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 4.017      ; 2.686      ;
; -1.346 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 4.017      ; 2.687      ;
; -1.224 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.164      ; 2.206      ;
; -1.220 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.164      ; 2.210      ;
; -0.067 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.164      ; 3.363      ;
; 0.157  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.164      ; 3.587      ;
; 0.161  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.164      ; 3.591      ;
; 0.168  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 3.454      ;
; 0.238  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.175      ; 3.679      ;
; 0.388  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 3.674      ;
; 0.392  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 3.678      ;
; 0.396  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 3.682      ;
; 0.473  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.031      ; 3.770      ;
; 0.612  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 3.898      ;
; 0.616  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 3.902      ;
; 0.627  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 3.913      ;
; 0.693  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.031      ; 3.990      ;
; 0.795  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.061      ;
; 0.806  ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.827  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.093      ;
; 0.830  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.096      ;
; 0.836  ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.102      ;
; 0.846  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.113      ;
; 0.851  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 4.137      ;
; 0.855  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.020      ; 4.141      ;
; 0.862  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.831      ; 2.209      ;
; 0.862  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.831      ; 2.209      ;
; 0.874  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.975      ; 2.365      ;
; 0.874  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.975      ; 2.365      ;
; 0.874  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.975      ; 2.365      ;
; 0.932  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 3.031      ; 4.229      ;
; 1.178  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.444      ;
; 1.194  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.460      ;
; 1.195  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.461      ;
; 1.201  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.467      ;
; 1.208  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.474      ;
; 1.213  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.479      ;
; 1.213  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.479      ;
; 1.213  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.479      ;
; 1.226  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.011      ; 1.503      ;
; 1.243  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.144      ; 1.653      ;
; 1.248  ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.514      ;
; 1.249  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.515      ;
; 1.259  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.525      ;
; 1.303  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.569      ;
; 1.314  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.144      ; 1.724      ;
; 1.337  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.603      ;
; 1.337  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.603      ;
; 1.344  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 1.610      ;
; 1.362  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 0.831      ; 2.209      ;
; 1.362  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 0.831      ; 2.209      ;
; 1.374  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 0.975      ; 2.365      ;
; 1.374  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 0.975      ; 2.365      ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                    ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -2.697 ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk ; iCLK_50     ; 0.000        ; 2.838      ; 0.657      ;
; -2.696 ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.000        ; 2.837      ; 0.657      ;
; -2.651 ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg ; iCLK_50     ; 0.000        ; 2.792      ; 0.657      ;
; -2.197 ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk ; iCLK_50     ; -0.500       ; 2.838      ; 0.657      ;
; -2.196 ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk ; iCLK_50     ; -0.500       ; 2.837      ; 0.657      ;
; -2.151 ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg ; iCLK_50     ; -0.500       ; 2.792      ; 0.657      ;
; 0.530  ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.796      ;
; 0.797  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[15] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.065      ;
; 0.805  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[16] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[10] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|lim[28] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[26] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[17] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[24] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|lim[12] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|lim[14] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.831  ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.098      ;
; 0.838  ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[25] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|lim[23] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|lim[21] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 1.180  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[16] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.446      ;
; 1.181  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.448      ;
; 1.188  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[17] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|lim[14] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[25] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.217  ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.484      ;
; 1.224  ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|lim[28] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[26] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|lim[24] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[12] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|lim[21] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.491      ;
; 1.251  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[17] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.517      ;
; 1.252  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.518      ;
; 1.253  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.519      ;
; 1.259  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|lim[14] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[28] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[26] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[12] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[21] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.280  ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|lim[15] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.001      ; 1.547      ;
; 1.281  ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|lim[23] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.547      ;
; 1.281  ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.547      ;
; 1.288  ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.554      ;
; 1.289  ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.555      ;
; 1.295  ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|lim[25] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.562      ;
; 1.322  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.588      ;
; 1.323  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.589      ;
; 1.324  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.590      ;
; 1.324  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.590      ;
; 1.330  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.334  ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|lim[15] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.001      ; 1.601      ;
; 1.351  ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|lim[16] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.001      ; 1.618      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_sync:VGA|hcount_reg[9]'                                                                                                   ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; 0.029 ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.690      ; 0.719      ;
; 0.038 ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.688      ; 0.726      ;
; 0.196 ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.717      ; 0.913      ;
; 0.236 ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.678      ; 0.914      ;
; 0.453 ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.716      ; 1.169      ;
; 0.463 ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.694      ; 1.157      ;
; 0.538 ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.709      ; 1.247      ;
; 0.978 ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.682      ; 1.660      ;
; 0.981 ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.768      ; 1.749      ;
; 1.018 ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.752      ; 1.770      ;
; 1.046 ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.744      ; 1.790      ;
; 1.088 ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.093      ; 1.681      ;
; 1.111 ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.744      ; 1.855      ;
; 1.141 ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.729      ; 1.870      ;
; 1.183 ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.093      ; 1.776      ;
; 1.234 ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.092      ; 1.826      ;
; 1.240 ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.682      ; 1.922      ;
; 1.282 ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.603      ; 1.885      ;
; 1.306 ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.728      ; 2.034      ;
; 1.364 ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.752      ; 2.116      ;
; 1.368 ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.579      ; 1.947      ;
; 1.369 ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.682      ; 2.051      ;
; 1.389 ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.768      ; 2.157      ;
; 1.393 ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.768      ; 2.161      ;
; 1.401 ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.768      ; 2.169      ;
; 1.407 ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.729      ; 2.136      ;
; 1.413 ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.579      ; 1.992      ;
; 1.420 ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.753      ; 2.173      ;
; 1.431 ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.768      ; 2.199      ;
; 1.443 ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.603      ; 2.046      ;
; 1.449 ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.728      ; 2.177      ;
; 1.475 ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.744      ; 2.219      ;
; 1.478 ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.744      ; 2.222      ;
; 1.487 ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.547      ; 2.034      ;
; 1.509 ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.768      ; 2.277      ;
; 1.635 ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.109      ; 2.244      ;
; 1.643 ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.658      ; 2.301      ;
; 1.657 ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.603      ; 2.260      ;
; 1.678 ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.571      ; 2.249      ;
; 1.693 ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.753      ; 2.446      ;
; 1.698 ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.093      ; 2.291      ;
; 1.706 ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.108      ; 2.314      ;
; 1.717 ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.108      ; 2.325      ;
; 1.756 ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.753      ; 2.509      ;
; 1.766 ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 1.109      ; 2.375      ;
; 1.791 ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.571      ; 2.362      ;
; 1.876 ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.571      ; 2.447      ;
; 1.977 ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.658      ; 2.635      ;
; 1.995 ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.752      ; 2.747      ;
; 2.018 ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.547      ; 2.565      ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ball_clock:BCLOCK|clk'                                                                               ;
+-------+-----------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; 0.391 ; forward   ; forward   ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig1_u[3] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig2_u[3] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig1_u[2] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig1_u[0] ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig1_u[1] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig2_u[2] ; dig2_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig2_u[0] ; dig2_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dig2_u[1] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; dig1_u[3] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; ball_y[9] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.792      ;
; 0.532 ; dig1_u[1] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.798      ;
; 0.543 ; dig2_u[1] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.809      ;
; 0.803 ; ball_y[0] ; ball_y[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.069      ;
; 0.813 ; dig1_u[0] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.079      ;
; 0.815 ; dig1_u[0] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; forward   ; ball_x[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; forward   ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; dig2_u[0] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; forward   ; ball_x[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; forward   ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; forward   ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.086      ;
; 0.823 ; dig2_u[0] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.089      ;
; 0.835 ; ball_y[3] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; ball_y[8] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; dig1_u[2] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; dig1_u[2] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; ball_y[1] ; ball_y[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.109      ;
; 0.852 ; dig2_u[3] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.118      ;
; 0.998 ; dig2_u[2] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.001     ; 1.263      ;
; 1.020 ; dig2_u[0] ; dig2_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 1.287      ;
; 1.039 ; ball_y[2] ; ball_y[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.305      ;
; 1.186 ; ball_y[0] ; ball_y[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.452      ;
; 1.207 ; dig1_u[0] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.473      ;
; 1.216 ; ball_x[9] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.482      ;
; 1.224 ; ball_y[8] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.490      ;
; 1.229 ; ball_y[1] ; ball_y[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.495      ;
; 1.253 ; forward   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.516      ;
; 1.253 ; forward   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.516      ;
; 1.254 ; forward   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.517      ;
; 1.257 ; ball_y[0] ; ball_y[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.523      ;
; 1.258 ; forward   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.521      ;
; 1.259 ; forward   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.003     ; 1.522      ;
; 1.300 ; ball_y[1] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.566      ;
; 1.305 ; dig2_u[2] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.001     ; 1.570      ;
; 1.324 ; ball_x[2] ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.590      ;
; 1.328 ; ball_y[0] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.594      ;
; 1.336 ; ball_x[8] ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.602      ;
; 1.339 ; ball_x[5] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.605      ;
; 1.371 ; ball_x[7] ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.637      ;
; 1.425 ; ball_y[2] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.691      ;
; 1.433 ; dig2_u[1] ; dig2_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 1.700      ;
; 1.443 ; downward  ; downward  ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.709      ;
; 1.480 ; dig1_u[1] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.746      ;
; 1.505 ; ball_x[4] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.771      ;
; 1.513 ; ball_x[6] ; ball_x[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.779      ;
; 1.521 ; ball_x[0] ; ball_x[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.787      ;
; 1.543 ; ball_x[3] ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.809      ;
; 1.593 ; ball_y[3] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.859      ;
; 1.663 ; dig2_u[1] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 1.930      ;
; 1.664 ; ball_y[3] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.930      ;
; 1.713 ; ball_x[4] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.979      ;
; 1.721 ; ball_x[1] ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.987      ;
; 1.721 ; ball_x[6] ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.987      ;
; 1.723 ; ball_y[6] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.989      ;
; 1.743 ; ball_y[1] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.009      ;
; 1.771 ; ball_y[0] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.037      ;
; 1.794 ; ball_y[6] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.060      ;
; 1.800 ; dig2_u[3] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 2.067      ;
; 1.814 ; ball_y[1] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.080      ;
; 1.824 ; ball_x[3] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.090      ;
; 1.842 ; ball_y[0] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.108      ;
; 1.850 ; ball_x[2] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.116      ;
; 1.852 ; ball_x[7] ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.118      ;
; 1.868 ; ball_y[2] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.134      ;
; 1.875 ; ball_x[8] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.141      ;
; 1.884 ; ball_x[2] ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.150      ;
; 1.885 ; ball_y[5] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.151      ;
; 1.885 ; ball_x[6] ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.151      ;
; 1.920 ; ball_x[1] ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.186      ;
; 1.928 ; ball_x[3] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.194      ;
; 1.935 ; ball_x[1] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.201      ;
; 1.938 ; dig2_u[0] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 2.205      ;
; 1.939 ; ball_y[2] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.205      ;
; 1.954 ; ball_x[2] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.220      ;
; 1.956 ; ball_y[5] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.222      ;
; 1.969 ; ball_x[1] ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.235      ;
; 2.012 ; dig2_u[1] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 2.279      ;
; 2.012 ; dig2_u[1] ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 2.279      ;
; 2.012 ; dig2_u[1] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.001      ; 2.279      ;
; 2.023 ; ball_y[4] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.289      ;
; 2.039 ; ball_x[1] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.305      ;
; 2.041 ; ball_y[3] ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.307      ;
; 2.077 ; ball_y[6] ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.343      ;
; 2.078 ; ball_y[5] ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.344      ;
; 2.079 ; ball_x[7] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.345      ;
; 2.094 ; ball_y[4] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.360      ;
; 2.103 ; ball_y[3] ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.369      ;
; 2.110 ; ball_y[7] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.376      ;
; 2.112 ; ball_x[6] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 2.378      ;
+-------+-----------+-----------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ball_clock:PCLOCK|clk'                                                                                   ;
+-------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; 1.196 ; paddle_y[7] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.462      ;
; 1.835 ; paddle_y[9] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.101      ;
; 2.027 ; paddle_y[7] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 2.301      ;
; 2.069 ; paddle_y[1] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.335      ;
; 2.084 ; paddle_y[6] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 2.342      ;
; 2.097 ; paddle_y[2] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.363      ;
; 2.098 ; paddle_y[7] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 2.372      ;
; 2.101 ; paddle_y[6] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.367      ;
; 2.147 ; paddle_y[3] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.413      ;
; 2.205 ; paddle_y[4] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 2.463      ;
; 2.212 ; paddle_y[4] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.478      ;
; 2.296 ; paddle_y[3] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 2.554      ;
; 2.308 ; paddle_y[8] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.574      ;
; 2.354 ; paddle_y[2] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 2.612      ;
; 2.380 ; paddle_y[5] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.646      ;
; 2.382 ; paddle_y[0] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.648      ;
; 2.387 ; paddle_y[5] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 2.645      ;
; 2.491 ; paddle_y[1] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 2.749      ;
; 2.513 ; paddle_y[4] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.779      ;
; 2.520 ; paddle_y[2] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.786      ;
; 2.567 ; paddle_y[4] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.833      ;
; 2.579 ; paddle_y[1] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.845      ;
; 2.603 ; paddle_y[6] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.869      ;
; 2.604 ; paddle_y[3] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.870      ;
; 2.647 ; paddle_y[3] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.913      ;
; 2.657 ; paddle_y[1] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.923      ;
; 2.658 ; paddle_y[3] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.924      ;
; 2.662 ; paddle_y[2] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.928      ;
; 2.674 ; paddle_y[6] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.940      ;
; 2.691 ; paddle_y[8] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.957      ;
; 2.705 ; paddle_y[2] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.971      ;
; 2.716 ; paddle_y[2] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.982      ;
; 2.724 ; paddle_y[4] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.990      ;
; 2.747 ; paddle_y[0] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.013      ;
; 2.749 ; paddle_y[5] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.015      ;
; 2.795 ; paddle_y[4] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.061      ;
; 2.799 ; paddle_y[1] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.065      ;
; 2.815 ; paddle_y[3] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.081      ;
; 2.842 ; paddle_y[1] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.108      ;
; 2.853 ; paddle_y[0] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 3.111      ;
; 2.853 ; paddle_y[1] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.119      ;
; 2.873 ; paddle_y[9] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.139      ;
; 2.873 ; paddle_y[9] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.139      ;
; 2.873 ; paddle_y[9] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.139      ;
; 2.873 ; paddle_y[2] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.139      ;
; 2.886 ; paddle_y[3] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.152      ;
; 2.906 ; paddle_y[5] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.172      ;
; 2.941 ; paddle_y[0] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.207      ;
; 2.944 ; paddle_y[2] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.210      ;
; 2.977 ; paddle_y[5] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.243      ;
; 3.010 ; paddle_y[1] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.276      ;
; 3.019 ; paddle_y[0] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.285      ;
; 3.062 ; paddle_y[0] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.328      ;
; 3.072 ; paddle_y[9] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.338      ;
; 3.072 ; paddle_y[9] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.338      ;
; 3.072 ; paddle_y[9] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.338      ;
; 3.072 ; paddle_y[9] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.338      ;
; 3.072 ; paddle_y[9] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.338      ;
; 3.081 ; paddle_y[1] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.347      ;
; 3.161 ; paddle_y[0] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.427      ;
; 3.176 ; paddle_y[8] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.442      ;
; 3.176 ; paddle_y[8] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.442      ;
; 3.215 ; paddle_y[0] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.481      ;
; 3.262 ; paddle_y[0] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.528      ;
; 3.332 ; paddle_y[9] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 3.590      ;
; 3.333 ; paddle_y[0] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.599      ;
; 3.375 ; paddle_y[8] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.641      ;
; 3.375 ; paddle_y[8] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.641      ;
; 3.375 ; paddle_y[8] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.641      ;
; 3.375 ; paddle_y[8] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.641      ;
; 3.375 ; paddle_y[8] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.641      ;
; 3.384 ; paddle_y[6] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.650      ;
; 3.422 ; paddle_y[5] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.688      ;
; 3.635 ; paddle_y[8] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.008     ; 3.893      ;
; 3.726 ; paddle_y[4] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 3.992      ;
; 3.752 ; paddle_y[6] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.018      ;
; 3.790 ; paddle_y[5] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.056      ;
; 3.900 ; paddle_y[3] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.166      ;
; 3.918 ; paddle_y[2] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.184      ;
; 3.946 ; paddle_y[6] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.212      ;
; 3.967 ; paddle_y[2] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.233      ;
; 3.984 ; paddle_y[5] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.250      ;
; 4.024 ; paddle_y[6] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.290      ;
; 4.062 ; paddle_y[5] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.328      ;
; 4.094 ; paddle_y[4] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.360      ;
; 4.120 ; paddle_y[3] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.386      ;
; 4.166 ; paddle_y[6] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.432      ;
; 4.177 ; paddle_y[1] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.443      ;
; 4.209 ; paddle_y[6] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.475      ;
; 4.235 ; paddle_y[7] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 4.509      ;
; 4.235 ; paddle_y[7] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 4.509      ;
; 4.247 ; paddle_y[5] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.513      ;
; 4.288 ; paddle_y[4] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.554      ;
; 4.311 ; paddle_y[4] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.577      ;
; 4.319 ; paddle_y[3] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 4.585      ;
; 4.434 ; paddle_y[7] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 4.708      ;
; 4.434 ; paddle_y[7] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 4.708      ;
; 4.434 ; paddle_y[7] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 4.708      ;
; 4.434 ; paddle_y[7] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 4.708      ;
; 4.434 ; paddle_y[7] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.008      ; 4.708      ;
+-------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:PCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:PCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; vga_sync:VGA|mod2_reg           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; vga_sync:VGA|mod2_reg           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|clk|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|clk|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[13]|clk              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[6]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ball_clock:PCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk ; 7.043 ; 7.043 ; Fall       ; ball_clock:BCLOCK|clk ;
;  iSW[17]  ; ball_clock:BCLOCK|clk ; 7.043 ; 7.043 ; Fall       ; ball_clock:BCLOCK|clk ;
; iSW[*]    ; ball_clock:PCLOCK|clk ; 6.128 ; 6.128 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[0]   ; ball_clock:PCLOCK|clk ; 6.128 ; 6.128 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[1]   ; ball_clock:PCLOCK|clk ; 5.654 ; 5.654 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[17]  ; ball_clock:PCLOCK|clk ; 6.116 ; 6.116 ; Fall       ; ball_clock:PCLOCK|clk ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk ; -3.669 ; -3.669 ; Fall       ; ball_clock:BCLOCK|clk ;
;  iSW[17]  ; ball_clock:BCLOCK|clk ; -3.669 ; -3.669 ; Fall       ; ball_clock:BCLOCK|clk ;
; iSW[*]    ; ball_clock:PCLOCK|clk ; -4.367 ; -4.367 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[0]   ; ball_clock:PCLOCK|clk ; -4.367 ; -4.367 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[1]   ; ball_clock:PCLOCK|clk ; -4.965 ; -4.965 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[17]  ; ball_clock:PCLOCK|clk ; -5.427 ; -5.427 ; Fall       ; ball_clock:PCLOCK|clk ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 16.599 ; 16.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 16.059 ; 16.059 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 15.987 ; 15.987 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 16.192 ; 16.192 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 16.192 ; 16.192 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 16.173 ; 16.173 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 16.183 ; 16.183 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 16.193 ; 16.193 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 16.193 ; 16.193 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 16.599 ; 16.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 16.599 ; 16.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 18.295 ; 18.295 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 18.295 ; 18.295 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 18.053 ; 18.053 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 18.286 ; 18.286 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 16.943 ; 16.943 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 17.595 ; 17.595 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 16.958 ; 16.958 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 17.353 ; 17.353 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 16.938 ; 16.938 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 17.471 ; 17.471 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 17.259 ; 17.259 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 16.633 ; 16.633 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 15.937 ; 15.937 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 15.941 ; 15.941 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 16.633 ; 16.633 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 16.190 ; 16.190 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 16.131 ; 16.131 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 15.939 ; 15.939 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 15.914 ; 15.914 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 15.558 ; 15.558 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 15.263 ; 15.263 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 15.914 ; 15.914 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:PCLOCK|clk      ; 18.099 ; 18.099 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:PCLOCK|clk      ; 18.099 ; 18.099 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:PCLOCK|clk      ; 18.027 ; 18.027 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:PCLOCK|clk      ; 16.342 ; 16.342 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:PCLOCK|clk      ; 16.342 ; 16.342 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:PCLOCK|clk      ; 16.341 ; 16.341 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:PCLOCK|clk      ; 16.351 ; 16.351 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:PCLOCK|clk      ; 16.361 ; 16.361 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:PCLOCK|clk      ; 16.361 ; 16.361 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:PCLOCK|clk      ; 16.749 ; 16.749 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:PCLOCK|clk      ; 16.749 ; 16.749 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:PCLOCK|clk      ; 18.612 ; 18.612 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:PCLOCK|clk      ; 18.612 ; 18.612 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:PCLOCK|clk      ; 18.370 ; 18.370 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:PCLOCK|clk      ; 18.603 ; 18.603 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:PCLOCK|clk      ; 17.093 ; 17.093 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:PCLOCK|clk      ; 17.912 ; 17.912 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:PCLOCK|clk      ; 17.108 ; 17.108 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:PCLOCK|clk      ; 17.684 ; 17.684 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:PCLOCK|clk      ; 17.088 ; 17.088 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:PCLOCK|clk      ; 17.788 ; 17.788 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:PCLOCK|clk      ; 17.580 ; 17.580 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:PCLOCK|clk      ; 18.592 ; 18.592 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:PCLOCK|clk      ; 17.895 ; 17.895 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:PCLOCK|clk      ; 17.899 ; 17.899 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:PCLOCK|clk      ; 18.592 ; 18.592 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:PCLOCK|clk      ; 18.149 ; 18.149 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:PCLOCK|clk      ; 18.089 ; 18.089 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:PCLOCK|clk      ; 17.897 ; 17.897 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:PCLOCK|clk      ; 17.872 ; 17.872 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:PCLOCK|clk      ; 17.517 ; 17.517 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:PCLOCK|clk      ; 17.221 ; 17.221 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:PCLOCK|clk      ; 17.872 ; 17.872 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 22.617 ; 22.617 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 20.365 ; 20.365 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 20.293 ; 20.293 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 21.032 ; 21.032 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 21.032 ; 21.032 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 22.597 ; 22.597 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 22.607 ; 22.607 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 22.617 ; 22.617 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 22.617 ; 22.617 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 21.439 ; 21.439 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 21.439 ; 21.439 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 24.724 ; 24.724 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 24.724 ; 24.724 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 24.482 ; 24.482 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 22.043 ; 22.043 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 21.783 ; 21.783 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 24.024 ; 24.024 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 21.798 ; 21.798 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 23.831 ; 23.831 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 21.778 ; 21.778 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 21.228 ; 21.228 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 20.779 ; 20.779 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 23.084 ; 23.084 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 21.929 ; 21.929 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 21.933 ; 21.933 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 23.084 ; 23.084 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 22.641 ; 22.641 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 22.123 ; 22.123 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 21.931 ; 21.931 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 21.906 ; 21.906 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 22.009 ; 22.009 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 21.255 ; 21.255 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 21.906 ; 21.906 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 23.786 ; 23.786 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 21.534 ; 21.534 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 21.462 ; 21.462 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 22.201 ; 22.201 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.201 ; 22.201 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 23.766 ; 23.766 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 23.776 ; 23.776 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.786 ; 23.786 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.786 ; 23.786 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.608 ; 22.608 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 22.608 ; 22.608 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 7.437  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 25.893 ; 25.893 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 25.893 ; 25.893 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 25.651 ; 25.651 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 23.212 ; 23.212 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.952 ; 22.952 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 25.193 ; 25.193 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 22.967 ; 22.967 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 25.000 ; 25.000 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 22.947 ; 22.947 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.397 ; 22.397 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 21.948 ; 21.948 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 24.253 ; 24.253 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 23.098 ; 23.098 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 23.102 ; 23.102 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 24.253 ; 24.253 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 23.810 ; 23.810 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 23.292 ; 23.292 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 23.100 ; 23.100 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.075 ; 23.075 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.178 ; 23.178 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.424 ; 22.424 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 23.075 ; 23.075 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 10.980 ; 11.213 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.930  ; 11.213 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.858  ; 11.141 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 10.063 ; 10.048 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.063 ; 10.048 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 10.960 ; 10.029 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.970 ; 10.039 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 10.980 ; 10.049 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 10.980 ; 10.049 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 10.470 ; 10.455 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 10.470 ; 10.455 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 7.437  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 13.087 ; 12.151 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 13.087 ; 12.151 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 12.845 ; 11.909 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 12.157 ; 12.142 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.814 ; 10.799 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 12.387 ; 11.451 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.829 ; 10.814 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 12.194 ; 11.209 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 10.809 ; 10.794 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 11.342 ; 11.327 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 11.115 ; 11.130 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 10.504 ; 11.706 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 10.292 ; 11.009 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 10.296 ; 11.013 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 10.504 ; 11.706 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.061 ; 11.263 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 10.486 ; 11.203 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.294 ; 11.011 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 10.269 ; 10.986 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 9.429  ; 10.631 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 9.618  ; 10.335 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 10.269 ; 10.986 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 17.923 ; 17.923 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 17.923 ; 17.923 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 17.851 ; 17.851 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 16.254 ; 16.254 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 16.254 ; 16.254 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 16.235 ; 16.235 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 16.245 ; 16.245 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 16.255 ; 16.255 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 16.255 ; 16.255 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 16.661 ; 16.661 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 16.661 ; 16.661 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 13.472 ; 13.472 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 6.105  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 18.436 ; 18.436 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 18.436 ; 18.436 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 18.194 ; 18.194 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 18.427 ; 18.427 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 17.005 ; 17.005 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 17.736 ; 17.736 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 17.020 ; 17.020 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 17.508 ; 17.508 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 17.000 ; 17.000 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 17.612 ; 17.612 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 17.404 ; 17.404 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 9.493  ; 9.493  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 18.416 ; 18.416 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 17.719 ; 17.719 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 17.723 ; 17.723 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 18.416 ; 18.416 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 17.973 ; 17.973 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 17.913 ; 17.913 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 17.721 ; 17.721 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 17.696 ; 17.696 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 17.341 ; 17.341 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 17.045 ; 17.045 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 17.696 ; 17.696 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 8.798  ; 8.798  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 6.105  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 12.197 ; 12.197 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 12.269 ; 12.269 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 12.197 ; 12.197 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 12.402 ; 12.402 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 12.402 ; 12.402 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 12.383 ; 12.383 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 12.393 ; 12.393 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 12.403 ; 12.403 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 12.403 ; 12.403 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 12.809 ; 12.809 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 12.809 ; 12.809 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 13.148 ; 13.148 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 14.505 ; 14.505 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 14.263 ; 14.263 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 14.496 ; 14.496 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 13.153 ; 13.153 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 13.805 ; 13.805 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 13.168 ; 13.168 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 13.563 ; 13.563 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 13.148 ; 13.148 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 13.681 ; 13.681 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 13.469 ; 13.469 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 11.473 ; 11.473 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 12.147 ; 12.147 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 12.151 ; 12.151 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 12.843 ; 12.843 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 12.400 ; 12.400 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 12.341 ; 12.341 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 12.149 ; 12.149 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 12.124 ; 12.124 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 11.768 ; 11.768 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 11.473 ; 11.473 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 12.124 ; 12.124 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:PCLOCK|clk      ; 13.472 ; 13.472 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:PCLOCK|clk      ; 15.230 ; 15.230 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:PCLOCK|clk      ; 15.158 ; 15.158 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:PCLOCK|clk      ; 13.473 ; 13.473 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:PCLOCK|clk      ; 13.473 ; 13.473 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:PCLOCK|clk      ; 13.472 ; 13.472 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:PCLOCK|clk      ; 13.482 ; 13.482 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:PCLOCK|clk      ; 13.492 ; 13.492 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:PCLOCK|clk      ; 13.492 ; 13.492 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:PCLOCK|clk      ; 13.880 ; 13.880 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:PCLOCK|clk      ; 13.880 ; 13.880 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:PCLOCK|clk      ; 14.219 ; 14.219 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:PCLOCK|clk      ; 15.743 ; 15.743 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:PCLOCK|clk      ; 15.501 ; 15.501 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:PCLOCK|clk      ; 15.734 ; 15.734 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:PCLOCK|clk      ; 14.224 ; 14.224 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:PCLOCK|clk      ; 15.043 ; 15.043 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:PCLOCK|clk      ; 14.239 ; 14.239 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:PCLOCK|clk      ; 14.815 ; 14.815 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:PCLOCK|clk      ; 14.219 ; 14.219 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:PCLOCK|clk      ; 14.919 ; 14.919 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:PCLOCK|clk      ; 14.711 ; 14.711 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:PCLOCK|clk      ; 14.352 ; 14.352 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:PCLOCK|clk      ; 15.026 ; 15.026 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:PCLOCK|clk      ; 15.030 ; 15.030 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:PCLOCK|clk      ; 15.723 ; 15.723 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:PCLOCK|clk      ; 15.280 ; 15.280 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:PCLOCK|clk      ; 15.220 ; 15.220 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:PCLOCK|clk      ; 15.028 ; 15.028 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:PCLOCK|clk      ; 15.003 ; 15.003 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:PCLOCK|clk      ; 14.648 ; 14.648 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:PCLOCK|clk      ; 14.352 ; 14.352 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:PCLOCK|clk      ; 15.003 ; 15.003 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 9.305  ; 9.305  ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 9.377  ; 9.377  ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 9.305  ; 9.305  ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 10.044 ; 10.044 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 10.044 ; 10.044 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 11.607 ; 11.607 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 11.617 ; 11.617 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 11.627 ; 11.627 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 11.627 ; 11.627 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 10.451 ; 10.451 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 10.451 ; 10.451 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 9.791  ; 9.791  ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 13.734 ; 13.734 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 13.492 ; 13.492 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 11.055 ; 11.055 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 10.795 ; 10.795 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 13.034 ; 13.034 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 10.810 ; 10.810 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 12.841 ; 12.841 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 10.790 ; 10.790 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 10.240 ; 10.240 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 9.791  ; 9.791  ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 10.265 ; 10.265 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 10.939 ; 10.939 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 10.943 ; 10.943 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 12.096 ; 12.096 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 11.653 ; 11.653 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 11.133 ; 11.133 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 10.941 ; 10.941 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 10.916 ; 10.916 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 11.021 ; 11.021 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 10.265 ; 10.265 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 10.916 ; 10.916 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 6.681  ; 6.237  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 6.882  ; 6.793  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 6.810  ; 6.721  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 6.779  ; 7.005  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 6.779  ; 7.005  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 6.681  ; 6.237  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 6.691  ; 6.247  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 6.701  ; 6.257  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 6.701  ; 6.257  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 7.186  ; 7.412  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 7.186  ; 7.412  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 7.437  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 7.021  ; 7.188  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 8.431  ; 8.431  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 8.189  ; 8.189  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.400  ; 8.003  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 7.187  ; 7.756  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 7.731  ; 7.731  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 7.202  ; 7.771  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 7.859  ; 7.535  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 7.182  ; 7.751  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 7.585  ; 7.188  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 7.021  ; 7.227  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 7.073  ; 7.025  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 7.747  ; 7.699  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 7.751  ; 7.703  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 9.693  ; 8.677  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 9.250  ; 8.234  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 7.941  ; 7.893  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 7.749  ; 7.701  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 7.724  ; 7.676  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 8.618  ; 7.602  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 7.073  ; 7.025  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 7.724  ; 7.676  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 6.237  ; 6.681  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 6.793  ; 6.882  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 6.721  ; 6.810  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 7.005  ; 6.779  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 7.005  ; 6.779  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 6.237  ; 6.681  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 6.247  ; 6.691  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 6.257  ; 6.701  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 6.257  ; 6.701  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 7.412  ; 7.186  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 7.412  ; 7.186  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 7.437  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 7.188  ; 7.021  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 8.431  ; 8.431  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 8.189  ; 8.189  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.003  ; 8.400  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 7.756  ; 7.187  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 7.731  ; 7.731  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 7.771  ; 7.202  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 7.535  ; 7.859  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 7.751  ; 7.182  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 7.188  ; 7.585  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 7.227  ; 7.021  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 7.025  ; 7.073  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 7.699  ; 7.747  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 7.703  ; 7.751  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 8.677  ; 9.693  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 8.234  ; 9.250  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 7.893  ; 7.941  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 7.701  ; 7.749  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 7.676  ; 7.724  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 7.602  ; 8.618  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 7.025  ; 7.073  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 7.676  ; 7.724  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 7.253  ; 7.253  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 7.809  ; 7.809  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 7.737  ; 7.737  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 7.821  ; 7.821  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 7.821  ; 7.821  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 7.253  ; 7.253  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 7.263  ; 7.263  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 7.273  ; 7.273  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 7.273  ; 7.273  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 8.228  ; 8.228  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 8.228  ; 8.228  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 6.737  ; 6.737  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 6.105  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 8.204  ; 8.204  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 9.447  ; 9.447  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 9.205  ; 9.205  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 9.019  ; 9.019  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 8.229  ; 8.229  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 8.747  ; 8.747  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 8.244  ; 8.244  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 8.551  ; 8.551  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 8.224  ; 8.224  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 8.204  ; 8.204  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 8.243  ; 8.243  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 9.493  ; 9.493  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 8.041  ; 8.041  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 8.715  ; 8.715  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 8.719  ; 8.719  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 9.693  ; 9.693  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 9.250  ; 9.250  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 8.909  ; 8.909  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 8.717  ; 8.717  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 8.692  ; 8.692  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 8.618  ; 8.618  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 8.041  ; 8.041  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 8.692  ; 8.692  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 8.798  ; 8.798  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 6.105  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[3]     ; oVGA_B[0]   ; 14.497 ;        ;        ; 14.497 ;
; iSW[3]     ; oVGA_B[1]   ; 14.425 ;        ;        ; 14.425 ;
; iSW[3]     ; oVGA_B[2]   ; 11.793 ;        ;        ; 11.793 ;
; iSW[3]     ; oVGA_B[3]   ; 11.793 ;        ;        ; 11.793 ;
; iSW[3]     ; oVGA_B[4]   ; 12.475 ;        ;        ; 12.475 ;
; iSW[3]     ; oVGA_B[5]   ; 12.485 ;        ;        ; 12.485 ;
; iSW[3]     ; oVGA_B[6]   ; 12.495 ;        ;        ; 12.495 ;
; iSW[3]     ; oVGA_B[7]   ; 12.495 ;        ;        ; 12.495 ;
; iSW[3]     ; oVGA_B[8]   ; 12.200 ;        ;        ; 12.200 ;
; iSW[3]     ; oVGA_B[9]   ; 12.200 ;        ;        ; 12.200 ;
; iSW[4]     ; oVGA_G[0]   ; 14.776 ;        ;        ; 14.776 ;
; iSW[4]     ; oVGA_G[1]   ; 14.534 ;        ;        ; 14.534 ;
; iSW[4]     ; oVGA_G[2]   ; 14.767 ;        ;        ; 14.767 ;
; iSW[4]     ; oVGA_G[3]   ; 12.740 ;        ;        ; 12.740 ;
; iSW[4]     ; oVGA_G[4]   ; 14.076 ;        ;        ; 14.076 ;
; iSW[4]     ; oVGA_G[5]   ; 12.755 ;        ;        ; 12.755 ;
; iSW[4]     ; oVGA_G[6]   ; 13.863 ;        ;        ; 13.863 ;
; iSW[4]     ; oVGA_G[7]   ; 12.735 ;        ;        ; 12.735 ;
; iSW[4]     ; oVGA_G[8]   ; 13.952 ;        ;        ; 13.952 ;
; iSW[4]     ; oVGA_G[9]   ; 13.767 ;        ;        ; 13.767 ;
; iSW[5]     ; oVGA_R[0]   ; 13.072 ;        ;        ; 13.072 ;
; iSW[5]     ; oVGA_R[1]   ; 13.076 ;        ;        ; 13.076 ;
; iSW[5]     ; oVGA_R[2]   ; 13.917 ;        ;        ; 13.917 ;
; iSW[5]     ; oVGA_R[3]   ; 13.474 ;        ;        ; 13.474 ;
; iSW[5]     ; oVGA_R[4]   ; 13.266 ;        ;        ; 13.266 ;
; iSW[5]     ; oVGA_R[5]   ; 13.074 ;        ;        ; 13.074 ;
; iSW[5]     ; oVGA_R[6]   ; 13.049 ;        ;        ; 13.049 ;
; iSW[5]     ; oVGA_R[7]   ; 12.842 ;        ;        ; 12.842 ;
; iSW[5]     ; oVGA_R[8]   ; 12.398 ;        ;        ; 12.398 ;
; iSW[5]     ; oVGA_R[9]   ; 13.049 ;        ;        ; 13.049 ;
; iSW[17]    ; oVGA_B[0]   ;        ; 14.221 ; 14.221 ;        ;
; iSW[17]    ; oVGA_B[1]   ;        ; 14.149 ; 14.149 ;        ;
; iSW[17]    ; oVGA_B[2]   ;        ; 13.320 ; 13.320 ;        ;
; iSW[17]    ; oVGA_B[3]   ;        ; 13.320 ; 13.320 ;        ;
; iSW[17]    ; oVGA_B[4]   ;        ; 12.619 ; 12.619 ;        ;
; iSW[17]    ; oVGA_B[5]   ;        ; 12.629 ; 12.629 ;        ;
; iSW[17]    ; oVGA_B[6]   ;        ; 12.639 ; 12.639 ;        ;
; iSW[17]    ; oVGA_B[7]   ;        ; 12.639 ; 12.639 ;        ;
; iSW[17]    ; oVGA_B[8]   ;        ; 13.727 ; 13.727 ;        ;
; iSW[17]    ; oVGA_B[9]   ;        ; 13.727 ; 13.727 ;        ;
; iSW[17]    ; oVGA_G[0]   ;        ; 14.746 ; 14.746 ;        ;
; iSW[17]    ; oVGA_G[1]   ;        ; 14.504 ; 14.504 ;        ;
; iSW[17]    ; oVGA_G[2]   ;        ; 14.338 ; 14.338 ;        ;
; iSW[17]    ; oVGA_G[3]   ;        ; 14.071 ; 14.071 ;        ;
; iSW[17]    ; oVGA_G[4]   ;        ; 14.046 ; 14.046 ;        ;
; iSW[17]    ; oVGA_G[5]   ;        ; 14.086 ; 14.086 ;        ;
; iSW[17]    ; oVGA_G[6]   ;        ; 13.849 ; 13.849 ;        ;
; iSW[17]    ; oVGA_G[7]   ;        ; 14.066 ; 14.066 ;        ;
; iSW[17]    ; oVGA_G[8]   ;        ; 13.523 ; 13.523 ;        ;
; iSW[17]    ; oVGA_G[9]   ;        ; 14.360 ; 14.360 ;        ;
; iSW[17]    ; oVGA_R[0]   ;        ; 13.607 ; 13.607 ;        ;
; iSW[17]    ; oVGA_R[1]   ;        ; 13.611 ; 13.611 ;        ;
; iSW[17]    ; oVGA_R[2]   ;        ; 14.585 ; 14.585 ;        ;
; iSW[17]    ; oVGA_R[3]   ;        ; 14.142 ; 14.142 ;        ;
; iSW[17]    ; oVGA_R[4]   ;        ; 13.801 ; 13.801 ;        ;
; iSW[17]    ; oVGA_R[5]   ;        ; 13.609 ; 13.609 ;        ;
; iSW[17]    ; oVGA_R[6]   ;        ; 13.584 ; 13.584 ;        ;
; iSW[17]    ; oVGA_R[7]   ;        ; 13.510 ; 13.510 ;        ;
; iSW[17]    ; oVGA_R[8]   ;        ; 12.933 ; 12.933 ;        ;
; iSW[17]    ; oVGA_R[9]   ;        ; 13.584 ; 13.584 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[3]     ; oVGA_B[0]   ; 14.497 ;        ;        ; 14.497 ;
; iSW[3]     ; oVGA_B[1]   ; 14.425 ;        ;        ; 14.425 ;
; iSW[3]     ; oVGA_B[2]   ; 11.793 ;        ;        ; 11.793 ;
; iSW[3]     ; oVGA_B[3]   ; 11.793 ;        ;        ; 11.793 ;
; iSW[3]     ; oVGA_B[4]   ; 12.475 ;        ;        ; 12.475 ;
; iSW[3]     ; oVGA_B[5]   ; 12.485 ;        ;        ; 12.485 ;
; iSW[3]     ; oVGA_B[6]   ; 12.495 ;        ;        ; 12.495 ;
; iSW[3]     ; oVGA_B[7]   ; 12.495 ;        ;        ; 12.495 ;
; iSW[3]     ; oVGA_B[8]   ; 12.200 ;        ;        ; 12.200 ;
; iSW[3]     ; oVGA_B[9]   ; 12.200 ;        ;        ; 12.200 ;
; iSW[4]     ; oVGA_G[0]   ; 14.776 ;        ;        ; 14.776 ;
; iSW[4]     ; oVGA_G[1]   ; 14.534 ;        ;        ; 14.534 ;
; iSW[4]     ; oVGA_G[2]   ; 14.767 ;        ;        ; 14.767 ;
; iSW[4]     ; oVGA_G[3]   ; 12.740 ;        ;        ; 12.740 ;
; iSW[4]     ; oVGA_G[4]   ; 14.076 ;        ;        ; 14.076 ;
; iSW[4]     ; oVGA_G[5]   ; 12.755 ;        ;        ; 12.755 ;
; iSW[4]     ; oVGA_G[6]   ; 13.863 ;        ;        ; 13.863 ;
; iSW[4]     ; oVGA_G[7]   ; 12.735 ;        ;        ; 12.735 ;
; iSW[4]     ; oVGA_G[8]   ; 13.952 ;        ;        ; 13.952 ;
; iSW[4]     ; oVGA_G[9]   ; 13.767 ;        ;        ; 13.767 ;
; iSW[5]     ; oVGA_R[0]   ; 13.072 ;        ;        ; 13.072 ;
; iSW[5]     ; oVGA_R[1]   ; 13.076 ;        ;        ; 13.076 ;
; iSW[5]     ; oVGA_R[2]   ; 13.917 ;        ;        ; 13.917 ;
; iSW[5]     ; oVGA_R[3]   ; 13.474 ;        ;        ; 13.474 ;
; iSW[5]     ; oVGA_R[4]   ; 13.266 ;        ;        ; 13.266 ;
; iSW[5]     ; oVGA_R[5]   ; 13.074 ;        ;        ; 13.074 ;
; iSW[5]     ; oVGA_R[6]   ; 13.049 ;        ;        ; 13.049 ;
; iSW[5]     ; oVGA_R[7]   ; 12.842 ;        ;        ; 12.842 ;
; iSW[5]     ; oVGA_R[8]   ; 12.398 ;        ;        ; 12.398 ;
; iSW[5]     ; oVGA_R[9]   ; 13.049 ;        ;        ; 13.049 ;
; iSW[17]    ; oVGA_B[0]   ;        ; 14.221 ; 14.221 ;        ;
; iSW[17]    ; oVGA_B[1]   ;        ; 14.149 ; 14.149 ;        ;
; iSW[17]    ; oVGA_B[2]   ;        ; 13.320 ; 13.320 ;        ;
; iSW[17]    ; oVGA_B[3]   ;        ; 13.320 ; 13.320 ;        ;
; iSW[17]    ; oVGA_B[4]   ;        ; 12.619 ; 12.619 ;        ;
; iSW[17]    ; oVGA_B[5]   ;        ; 12.629 ; 12.629 ;        ;
; iSW[17]    ; oVGA_B[6]   ;        ; 12.639 ; 12.639 ;        ;
; iSW[17]    ; oVGA_B[7]   ;        ; 12.639 ; 12.639 ;        ;
; iSW[17]    ; oVGA_B[8]   ;        ; 13.727 ; 13.727 ;        ;
; iSW[17]    ; oVGA_B[9]   ;        ; 13.727 ; 13.727 ;        ;
; iSW[17]    ; oVGA_G[0]   ;        ; 14.746 ; 14.746 ;        ;
; iSW[17]    ; oVGA_G[1]   ;        ; 14.504 ; 14.504 ;        ;
; iSW[17]    ; oVGA_G[2]   ;        ; 14.338 ; 14.338 ;        ;
; iSW[17]    ; oVGA_G[3]   ;        ; 14.071 ; 14.071 ;        ;
; iSW[17]    ; oVGA_G[4]   ;        ; 14.046 ; 14.046 ;        ;
; iSW[17]    ; oVGA_G[5]   ;        ; 14.086 ; 14.086 ;        ;
; iSW[17]    ; oVGA_G[6]   ;        ; 13.849 ; 13.849 ;        ;
; iSW[17]    ; oVGA_G[7]   ;        ; 14.066 ; 14.066 ;        ;
; iSW[17]    ; oVGA_G[8]   ;        ; 13.523 ; 13.523 ;        ;
; iSW[17]    ; oVGA_G[9]   ;        ; 14.360 ; 14.360 ;        ;
; iSW[17]    ; oVGA_R[0]   ;        ; 13.607 ; 13.607 ;        ;
; iSW[17]    ; oVGA_R[1]   ;        ; 13.611 ; 13.611 ;        ;
; iSW[17]    ; oVGA_R[2]   ;        ; 14.585 ; 14.585 ;        ;
; iSW[17]    ; oVGA_R[3]   ;        ; 14.142 ; 14.142 ;        ;
; iSW[17]    ; oVGA_R[4]   ;        ; 13.801 ; 13.801 ;        ;
; iSW[17]    ; oVGA_R[5]   ;        ; 13.609 ; 13.609 ;        ;
; iSW[17]    ; oVGA_R[6]   ;        ; 13.584 ; 13.584 ;        ;
; iSW[17]    ; oVGA_R[7]   ;        ; 13.510 ; 13.510 ;        ;
; iSW[17]    ; oVGA_R[8]   ;        ; 12.933 ; 12.933 ;        ;
; iSW[17]    ; oVGA_R[9]   ;        ; 13.584 ; 13.584 ;        ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; ball_clock:BCLOCK|clk      ; -2.772 ; -70.926       ;
; vga_sync:VGA|mod2_reg      ; -2.137 ; -16.022       ;
; ball_clock:PCLOCK|clk      ; -1.647 ; -14.510       ;
; iCLK_50                    ; -0.891 ; -23.056       ;
; vga_sync:VGA|hcount_reg[9] ; -0.530 ; -2.722        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; vga_sync:VGA|mod2_reg      ; -1.903 ; -26.021       ;
; iCLK_50                    ; -1.690 ; -5.024        ;
; vga_sync:VGA|hcount_reg[9] ; 0.124  ; 0.000         ;
; ball_clock:BCLOCK|clk      ; 0.215  ; 0.000         ;
; ball_clock:PCLOCK|clk      ; 0.522  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; iCLK_50                    ; -1.380 ; -45.380       ;
; ball_clock:BCLOCK|clk      ; -0.500 ; -30.000       ;
; vga_sync:VGA|mod2_reg      ; -0.500 ; -22.000       ;
; ball_clock:PCLOCK|clk      ; -0.500 ; -10.000       ;
; vga_sync:VGA|hcount_reg[9] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ball_clock:BCLOCK|clk'                                                                                 ;
+--------+-------------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; -2.772 ; ball_y[0]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.804      ;
; -2.735 ; ball_y[0]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.767      ;
; -2.731 ; ball_y[1]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.763      ;
; -2.709 ; ball_y[2]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.741      ;
; -2.694 ; ball_y[1]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.726      ;
; -2.688 ; ball_y[3]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.720      ;
; -2.680 ; ball_y[0]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.680      ;
; -2.679 ; ball_y[0]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.679      ;
; -2.677 ; ball_y[0]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.677      ;
; -2.676 ; ball_y[0]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.676      ;
; -2.675 ; ball_y[0]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.675      ;
; -2.672 ; ball_y[2]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.704      ;
; -2.653 ; ball_y[0]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.685      ;
; -2.651 ; ball_y[3]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.683      ;
; -2.642 ; ball_x[0]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.026      ; 3.700      ;
; -2.639 ; ball_y[1]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.639      ;
; -2.638 ; ball_y[1]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.638      ;
; -2.636 ; ball_y[1]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.636      ;
; -2.635 ; ball_y[1]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.635      ;
; -2.634 ; ball_y[1]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.634      ;
; -2.629 ; ball_y[0]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.675      ;
; -2.629 ; ball_y[0]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.675      ;
; -2.629 ; ball_y[0]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.675      ;
; -2.617 ; ball_y[2]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.617      ;
; -2.616 ; ball_y[2]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.616      ;
; -2.614 ; ball_y[2]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.614      ;
; -2.613 ; ball_y[2]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.613      ;
; -2.612 ; ball_y[2]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.612      ;
; -2.612 ; ball_y[1]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.644      ;
; -2.610 ; ball_y[0]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.642      ;
; -2.605 ; ball_x[0]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.026      ; 3.663      ;
; -2.604 ; paddle_y[2] ; ball_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.148      ; 3.784      ;
; -2.596 ; ball_y[3]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.596      ;
; -2.595 ; ball_y[3]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.595      ;
; -2.593 ; ball_y[3]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.593      ;
; -2.592 ; ball_y[3]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.592      ;
; -2.591 ; ball_y[3]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.032     ; 3.591      ;
; -2.590 ; ball_y[2]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.622      ;
; -2.588 ; ball_y[1]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.634      ;
; -2.588 ; ball_y[1]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.634      ;
; -2.588 ; ball_y[1]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.634      ;
; -2.584 ; ball_x[1]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.648      ;
; -2.577 ; ball_x[2]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.641      ;
; -2.569 ; ball_y[3]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.601      ;
; -2.569 ; ball_y[1]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.601      ;
; -2.567 ; paddle_y[2] ; ball_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.148      ; 3.747      ;
; -2.566 ; ball_y[2]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.612      ;
; -2.566 ; ball_y[2]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.612      ;
; -2.566 ; ball_y[2]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.612      ;
; -2.550 ; ball_x[0]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.576      ;
; -2.549 ; ball_x[0]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.575      ;
; -2.547 ; ball_x[0]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.573      ;
; -2.547 ; ball_y[2]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.579      ;
; -2.547 ; ball_x[1]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.611      ;
; -2.546 ; ball_x[0]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.572      ;
; -2.545 ; ball_x[0]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.006     ; 3.571      ;
; -2.545 ; ball_y[3]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.591      ;
; -2.545 ; ball_y[3]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.591      ;
; -2.545 ; ball_y[3]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.014      ; 3.591      ;
; -2.540 ; ball_x[2]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.604      ;
; -2.528 ; ball_x[3]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.592      ;
; -2.526 ; ball_y[3]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.558      ;
; -2.523 ; ball_x[0]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.026      ; 3.581      ;
; -2.512 ; paddle_y[2] ; ball_x[5] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.116      ; 3.660      ;
; -2.512 ; paddle_y[3] ; ball_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.148      ; 3.692      ;
; -2.511 ; paddle_y[2] ; ball_x[2] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.116      ; 3.659      ;
; -2.509 ; paddle_y[2] ; ball_x[1] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.116      ; 3.657      ;
; -2.508 ; paddle_y[2] ; ball_x[4] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.116      ; 3.656      ;
; -2.507 ; paddle_y[2] ; ball_x[3] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.116      ; 3.655      ;
; -2.492 ; ball_x[1]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.524      ;
; -2.491 ; ball_x[3]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.555      ;
; -2.491 ; ball_x[1]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.523      ;
; -2.489 ; ball_x[1]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.521      ;
; -2.488 ; ball_x[1]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.520      ;
; -2.487 ; ball_x[1]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.519      ;
; -2.486 ; ball_x[4]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.550      ;
; -2.485 ; ball_x[2]   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.517      ;
; -2.485 ; paddle_y[2] ; ball_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.148      ; 3.665      ;
; -2.484 ; ball_x[2]   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.516      ;
; -2.482 ; ball_x[2]   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.514      ;
; -2.481 ; ball_x[2]   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.513      ;
; -2.480 ; ball_x[0]   ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.026      ; 3.538      ;
; -2.480 ; ball_x[2]   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.512      ;
; -2.479 ; ball_y[0]   ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.026     ; 3.485      ;
; -2.478 ; ball_y[0]   ; ball_x[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.026     ; 3.484      ;
; -2.478 ; ball_y[0]   ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.026     ; 3.484      ;
; -2.476 ; ball_y[0]   ; ball_x[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.026     ; 3.482      ;
; -2.476 ; ball_y[0]   ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; -0.026     ; 3.482      ;
; -2.475 ; paddle_y[3] ; ball_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.148      ; 3.655      ;
; -2.471 ; ball_y[0]   ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.000      ; 3.503      ;
; -2.467 ; ball_x[0]   ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.040      ; 3.539      ;
; -2.467 ; ball_x[0]   ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.040      ; 3.539      ;
; -2.467 ; ball_x[0]   ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.040      ; 3.539      ;
; -2.465 ; ball_x[1]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.529      ;
; -2.462 ; ball_x[5]   ; ball_y[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.526      ;
; -2.461 ; paddle_y[2] ; dig1_u[3] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.162      ; 3.655      ;
; -2.461 ; paddle_y[2] ; dig1_u[0] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.162      ; 3.655      ;
; -2.461 ; paddle_y[2] ; dig1_u[1] ; ball_clock:PCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.162      ; 3.655      ;
; -2.458 ; ball_x[2]   ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.522      ;
; -2.449 ; ball_x[4]   ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 1.000        ; 0.032      ; 3.513      ;
+--------+-------------+-----------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_sync:VGA|mod2_reg'                                                                                                                 ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.137 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.731     ; 1.438      ;
; -2.137 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.731     ; 1.438      ;
; -2.137 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.731     ; 1.438      ;
; -2.132 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.802     ; 1.362      ;
; -2.132 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.802     ; 1.362      ;
; -2.073 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.398      ;
; -2.073 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.398      ;
; -2.073 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.398      ;
; -2.068 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.778     ; 1.322      ;
; -2.068 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.778     ; 1.322      ;
; -2.064 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.731     ; 1.365      ;
; -2.064 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.731     ; 1.365      ;
; -2.064 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.731     ; 1.365      ;
; -2.059 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.802     ; 1.289      ;
; -2.059 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.802     ; 1.289      ;
; -2.046 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.370      ;
; -2.046 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.370      ;
; -2.046 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.370      ;
; -2.041 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.294      ;
; -2.041 ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.294      ;
; -2.037 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.361      ;
; -2.037 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.361      ;
; -2.037 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.361      ;
; -2.032 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.285      ;
; -2.032 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.285      ;
; -2.008 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.257      ;
; -1.980 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.304      ;
; -1.980 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.304      ;
; -1.980 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.304      ;
; -1.976 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.225      ;
; -1.975 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.228      ;
; -1.975 ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.228      ;
; -1.954 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.203      ;
; -1.935 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.184      ;
; -1.912 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.236      ;
; -1.912 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.236      ;
; -1.912 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.708     ; 1.236      ;
; -1.909 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.234      ;
; -1.909 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.234      ;
; -1.909 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.234      ;
; -1.907 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.160      ;
; -1.907 ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.779     ; 1.160      ;
; -1.906 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.155      ;
; -1.904 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.778     ; 1.158      ;
; -1.904 ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.778     ; 1.158      ;
; -1.903 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.152      ;
; -1.898 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.223      ;
; -1.898 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.223      ;
; -1.898 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.707     ; 1.223      ;
; -1.893 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.778     ; 1.147      ;
; -1.893 ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.778     ; 1.147      ;
; -1.881 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.130      ;
; -1.865 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.114      ;
; -1.833 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.082      ;
; -1.792 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.783     ; 1.041      ;
; -1.634 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.954      ;
; -1.602 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.922      ;
; -1.599 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.919      ;
; -1.580 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.900      ;
; -1.567 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.887      ;
; -1.564 ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.884      ;
; -1.545 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.865      ;
; -1.532 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.852      ;
; -1.532 ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.852      ;
; -1.510 ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.830      ;
; -1.497 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.817      ;
; -1.491 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.811      ;
; -1.462 ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.782      ;
; -1.456 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.776      ;
; -1.421 ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -1.712     ; 0.741      ;
; -0.828 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.071     ; 1.789      ;
; -0.732 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.071     ; 1.693      ;
; -0.715 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.071     ; 1.676      ;
; -0.619 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.071     ; 1.580      ;
; -0.612 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.071     ; 1.573      ;
; -0.513 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.545      ;
; -0.499 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.071     ; 1.460      ;
; -0.454 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.486      ;
; -0.454 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.486      ;
; -0.441 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.454      ;
; -0.441 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.454      ;
; -0.441 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.454      ;
; -0.441 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.454      ;
; -0.441 ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.454      ;
; -0.400 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.432      ;
; -0.390 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.024      ; 1.446      ;
; -0.390 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.024      ; 1.446      ;
; -0.381 ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.021      ; 1.434      ;
; -0.381 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.000      ; 1.413      ;
; -0.377 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.005      ; 1.414      ;
; -0.377 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.005      ; 1.414      ;
; -0.377 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.005      ; 1.414      ;
; -0.377 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.005      ; 1.414      ;
; -0.377 ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; 0.005      ; 1.414      ;
; -0.368 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.381      ;
; -0.368 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.381      ;
; -0.368 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.381      ;
; -0.368 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.381      ;
; -0.368 ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|mod2_reg ; 1.000        ; -0.019     ; 1.381      ;
+--------+----------------------------+----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ball_clock:PCLOCK|clk'                                                                                   ;
+--------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.647 ; paddle_y[2] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.680      ;
; -1.612 ; paddle_y[2] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.645      ;
; -1.609 ; paddle_y[7] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.006      ; 2.647      ;
; -1.574 ; paddle_y[7] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.006      ; 2.612      ;
; -1.555 ; paddle_y[3] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.588      ;
; -1.534 ; paddle_y[2] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.566      ;
; -1.531 ; paddle_y[4] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.564      ;
; -1.520 ; paddle_y[3] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.553      ;
; -1.516 ; paddle_y[2] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.548      ;
; -1.509 ; paddle_y[2] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.541      ;
; -1.496 ; paddle_y[4] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.529      ;
; -1.496 ; paddle_y[7] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.005      ; 2.533      ;
; -1.488 ; paddle_y[5] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.521      ;
; -1.478 ; paddle_y[7] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.005      ; 2.515      ;
; -1.471 ; paddle_y[7] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.005      ; 2.508      ;
; -1.453 ; paddle_y[5] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.486      ;
; -1.450 ; paddle_y[6] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.483      ;
; -1.447 ; paddle_y[1] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.479      ;
; -1.442 ; paddle_y[3] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.474      ;
; -1.441 ; paddle_y[2] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.473      ;
; -1.424 ; paddle_y[3] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.456      ;
; -1.418 ; paddle_y[4] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.450      ;
; -1.417 ; paddle_y[3] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.449      ;
; -1.415 ; paddle_y[6] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.448      ;
; -1.412 ; paddle_y[1] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.444      ;
; -1.403 ; paddle_y[7] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.005      ; 2.440      ;
; -1.402 ; paddle_y[2] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.434      ;
; -1.400 ; paddle_y[4] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.432      ;
; -1.393 ; paddle_y[4] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.425      ;
; -1.375 ; paddle_y[5] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.407      ;
; -1.374 ; paddle_y[2] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.005     ; 2.401      ;
; -1.370 ; paddle_y[8] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.402      ;
; -1.369 ; paddle_y[5] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.005     ; 2.396      ;
; -1.364 ; paddle_y[7] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.005      ; 2.401      ;
; -1.357 ; paddle_y[5] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.389      ;
; -1.350 ; paddle_y[5] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.382      ;
; -1.349 ; paddle_y[3] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.381      ;
; -1.337 ; paddle_y[6] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.369      ;
; -1.336 ; paddle_y[7] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.368      ;
; -1.335 ; paddle_y[8] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.367      ;
; -1.334 ; paddle_y[1] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.365      ;
; -1.325 ; paddle_y[4] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.357      ;
; -1.319 ; paddle_y[6] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.351      ;
; -1.316 ; paddle_y[1] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.347      ;
; -1.316 ; paddle_y[0] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.006     ; 2.342      ;
; -1.312 ; paddle_y[6] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.344      ;
; -1.310 ; paddle_y[3] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.342      ;
; -1.309 ; paddle_y[1] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.340      ;
; -1.298 ; paddle_y[2] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.331      ;
; -1.289 ; paddle_y[1] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.006     ; 2.315      ;
; -1.286 ; paddle_y[4] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.318      ;
; -1.282 ; paddle_y[5] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.314      ;
; -1.282 ; paddle_y[3] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.005     ; 2.309      ;
; -1.269 ; paddle_y[4] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.005     ; 2.296      ;
; -1.260 ; paddle_y[7] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.006      ; 2.298      ;
; -1.257 ; paddle_y[8] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.288      ;
; -1.255 ; paddle_y[6] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.005     ; 2.282      ;
; -1.246 ; paddle_y[5] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.278      ;
; -1.244 ; paddle_y[6] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.276      ;
; -1.241 ; paddle_y[1] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.272      ;
; -1.239 ; paddle_y[8] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.270      ;
; -1.232 ; paddle_y[8] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.263      ;
; -1.206 ; paddle_y[3] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.239      ;
; -1.205 ; paddle_y[6] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.237      ;
; -1.202 ; paddle_y[1] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.233      ;
; -1.193 ; paddle_y[0] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.224      ;
; -1.193 ; paddle_y[0] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.224      ;
; -1.193 ; paddle_y[0] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.224      ;
; -1.193 ; paddle_y[0] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.224      ;
; -1.193 ; paddle_y[0] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.224      ;
; -1.182 ; paddle_y[4] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.215      ;
; -1.177 ; paddle_y[2] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.210      ;
; -1.164 ; paddle_y[8] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.195      ;
; -1.157 ; paddle_y[5] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.190      ;
; -1.157 ; paddle_y[5] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.190      ;
; -1.139 ; paddle_y[7] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.006      ; 2.177      ;
; -1.125 ; paddle_y[8] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.156      ;
; -1.117 ; paddle_y[9] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.149      ;
; -1.104 ; paddle_y[0] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.136      ;
; -1.104 ; paddle_y[0] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.136      ;
; -1.104 ; paddle_y[0] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.136      ;
; -1.104 ; paddle_y[0] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.136      ;
; -1.101 ; paddle_y[6] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.134      ;
; -1.098 ; paddle_y[1] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.130      ;
; -1.097 ; paddle_y[8] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.006     ; 2.123      ;
; -1.085 ; paddle_y[3] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.118      ;
; -1.082 ; paddle_y[9] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.114      ;
; -1.077 ; paddle_y[1] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.109      ;
; -1.061 ; paddle_y[4] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.094      ;
; -1.043 ; paddle_y[6] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.001      ; 2.076      ;
; -1.021 ; paddle_y[8] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 2.053      ;
; -1.004 ; paddle_y[9] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.035      ;
; -0.986 ; paddle_y[9] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.017      ;
; -0.979 ; paddle_y[9] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 2.010      ;
; -0.911 ; paddle_y[9] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 1.942      ;
; -0.900 ; paddle_y[8] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.932      ;
; -0.872 ; paddle_y[9] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.001     ; 1.903      ;
; -0.844 ; paddle_y[9] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; -0.006     ; 1.870      ;
; -0.768 ; paddle_y[9] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.800      ;
; -0.647 ; paddle_y[9] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 1.000        ; 0.000      ; 1.679      ;
+--------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                          ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.891 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.923      ;
; -0.864 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.896      ;
; -0.861 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.893      ;
; -0.857 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.889      ;
; -0.829 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.859      ;
; -0.820 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.850      ;
; -0.812 ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.842      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.805 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.837      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.778 ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.810      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.775 ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.807      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.803      ;
; -0.763 ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 1.797      ;
; -0.761 ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.791      ;
; -0.752 ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.784      ;
; -0.746 ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.778      ;
; -0.745 ; ball_clock:BCLOCK|lim[8]  ; ball_clock:PCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.778      ;
; -0.745 ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|clk     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.775      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.743 ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.773      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
; -0.734 ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 1.764      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_sync:VGA|hcount_reg[9]'                                                                                                   ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; -0.530 ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.417      ; 1.057      ;
; -0.513 ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.416      ; 1.039      ;
; -0.508 ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.411      ; 1.032      ;
; -0.508 ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.415      ; 1.033      ;
; -0.467 ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.418      ; 0.995      ;
; -0.464 ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.273      ; 1.350      ;
; -0.450 ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.280      ; 1.340      ;
; -0.449 ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.279      ; 1.338      ;
; -0.403 ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.280      ; 1.293      ;
; -0.403 ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.279      ; 1.292      ;
; -0.380 ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.257      ; 1.247      ;
; -0.378 ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.256      ; 1.244      ;
; -0.335 ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 1.198      ;
; -0.334 ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.195      ; 1.257      ;
; -0.305 ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.280      ; 1.195      ;
; -0.303 ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.205      ; 1.236      ;
; -0.303 ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.279      ; 1.192      ;
; -0.302 ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.274      ; 1.187      ;
; -0.297 ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.409      ; 0.819      ;
; -0.294 ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.274      ; 1.179      ;
; -0.283 ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.410      ; 0.804      ;
; -0.281 ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.195      ; 1.204      ;
; -0.262 ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.172      ; 1.162      ;
; -0.240 ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; 0.500        ; 0.410      ; 0.761      ;
; -0.232 ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.211      ; 1.097      ;
; -0.229 ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.250      ; 1.092      ;
; -0.213 ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.256      ; 1.079      ;
; -0.203 ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.195      ; 1.126      ;
; -0.181 ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.188      ; 1.023      ;
; -0.178 ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.273      ; 1.064      ;
; -0.165 ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.274      ; 1.050      ;
; -0.162 ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.205      ; 1.095      ;
; -0.162 ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.251      ; 1.024      ;
; -0.161 ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.211      ; 1.026      ;
; -0.144 ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.257      ; 1.011      ;
; -0.125 ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.188      ; 0.967      ;
; -0.086 ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.273      ; 0.972      ;
; -0.040 ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.251      ; 0.902      ;
; -0.028 ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.228      ; 0.984      ;
; -0.024 ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.172      ; 0.924      ;
; 0.007  ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.211      ; 0.858      ;
; 0.048  ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.228      ; 0.908      ;
; 0.187  ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.228      ; 0.769      ;
; 0.249  ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.243      ; 0.607      ;
; 0.264  ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.232      ; 0.570      ;
; 0.286  ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.240      ; 0.561      ;
; 0.393  ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.224      ; 0.444      ;
; 0.394  ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.242      ; 0.444      ;
; 0.473  ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.231      ; 0.355      ;
; 0.474  ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 1.000        ; 0.229      ; 0.360      ;
+--------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_sync:VGA|mod2_reg'                                                                                                                       ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+
; -1.903 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.250      ; 0.640      ;
; -1.683 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.250      ; 0.860      ;
; -1.683 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.250      ; 0.860      ;
; -1.683 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.250      ; 0.860      ;
; -1.683 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.250      ; 0.860      ;
; -1.683 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.250      ; 0.860      ;
; -1.682 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.249      ; 0.860      ;
; -1.682 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.249      ; 0.860      ;
; -1.682 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.249      ; 0.860      ;
; -1.531 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.271      ; 1.033      ;
; -1.516 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.250      ; 1.027      ;
; -1.478 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.249      ; 1.064      ;
; -1.478 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.249      ; 1.064      ;
; -1.476 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.249      ; 1.066      ;
; -1.443 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 1.123      ;
; -1.443 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 1.123      ;
; -1.403 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.250      ; 0.640      ;
; -1.365 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.254      ; 1.182      ;
; -1.365 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.254      ; 1.182      ;
; -1.365 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.254      ; 1.182      ;
; -1.365 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.254      ; 1.182      ;
; -1.365 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.254      ; 1.182      ;
; -1.352 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 1.214      ;
; -1.352 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 2.273      ; 1.214      ;
; -1.183 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.250      ; 0.860      ;
; -1.183 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.250      ; 0.860      ;
; -1.183 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.250      ; 0.860      ;
; -1.183 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.250      ; 0.860      ;
; -1.183 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.250      ; 0.860      ;
; -1.182 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.249      ; 0.860      ;
; -1.182 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.249      ; 0.860      ;
; -1.182 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.249      ; 0.860      ;
; -1.098 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.792      ; 0.846      ;
; -1.031 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.271      ; 1.033      ;
; -1.016 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.250      ; 1.027      ;
; -0.997 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.783      ; 0.938      ;
; -0.978 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.249      ; 1.064      ;
; -0.978 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.249      ; 1.064      ;
; -0.976 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.249      ; 1.066      ;
; -0.943 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 1.123      ;
; -0.943 ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 1.123      ;
; -0.880 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.783      ; 1.055      ;
; -0.877 ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.783      ; 1.058      ;
; -0.865 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.254      ; 1.182      ;
; -0.865 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.254      ; 1.182      ;
; -0.865 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.254      ; 1.182      ;
; -0.865 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.254      ; 1.182      ;
; -0.865 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.254      ; 1.182      ;
; -0.852 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[4] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 1.214      ;
; -0.852 ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; -0.500       ; 2.273      ; 1.214      ;
; -0.410 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.783      ; 1.525      ;
; -0.311 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.553      ;
; -0.293 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.783      ; 1.642      ;
; -0.290 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.783      ; 1.645      ;
; -0.262 ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.792      ; 1.682      ;
; -0.194 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.670      ;
; -0.191 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.673      ;
; -0.191 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.673      ;
; -0.163 ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.721      ; 1.710      ;
; -0.095 ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.769      ;
; -0.074 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.790      ;
; -0.071 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.793      ;
; -0.043 ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.721      ; 1.830      ;
; 0.022  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.886      ;
; 0.025  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.712      ; 1.889      ;
; 0.053  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 1.721      ; 1.926      ;
; 0.326  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.471      ; 1.090      ;
; 0.326  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.471      ; 1.090      ;
; 0.331  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.542      ; 1.166      ;
; 0.331  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.542      ; 1.166      ;
; 0.331  ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.542      ; 1.166      ;
; 0.356  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.508      ;
; 0.361  ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.367  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.370  ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|hcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.372  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.529      ;
; 0.494  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.646      ;
; 0.501  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.653      ;
; 0.507  ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.659      ;
; 0.510  ; vga_sync:VGA|hcount_reg[6] ; vga_sync:VGA|hcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.662      ;
; 0.522  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.071      ; 0.745      ;
; 0.524  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.676      ;
; 0.529  ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; vga_sync:VGA|vcount_reg[6] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.681      ;
; 0.533  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.685      ;
; 0.541  ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.693      ;
; 0.549  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.701      ;
; 0.555  ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|hcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.707      ;
; 0.557  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[7] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.071      ; 0.780      ;
; 0.571  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.723      ;
; 0.575  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.009      ; 0.736      ;
; 0.592  ; vga_sync:VGA|vcount_reg[5] ; vga_sync:VGA|vcount_reg[8] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.071      ; 0.815      ;
; 0.596  ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|vcount_reg[9] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.748      ;
; 0.603  ; vga_sync:VGA|vcount_reg[0] ; vga_sync:VGA|vcount_reg[4] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.755      ;
; 0.608  ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|vcount_reg[1] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.760      ;
; 0.651  ; vga_sync:VGA|hcount_reg[5] ; vga_sync:VGA|hsync_reg     ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; -0.002     ; 0.801      ;
; 0.680  ; vga_sync:VGA|vcount_reg[2] ; vga_sync:VGA|vcount_reg[3] ; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg ; 0.000        ; 0.000      ; 0.832      ;
+--------+----------------------------+----------------------------+----------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                    ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.690 ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk ; iCLK_50     ; 0.000        ; 1.764      ; 0.367      ;
; -1.689 ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk ; iCLK_50     ; 0.000        ; 1.763      ; 0.367      ;
; -1.645 ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg ; iCLK_50     ; 0.000        ; 1.719      ; 0.367      ;
; -1.190 ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk     ; ball_clock:PCLOCK|clk ; iCLK_50     ; -0.500       ; 1.764      ; 0.367      ;
; -1.189 ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk     ; ball_clock:BCLOCK|clk ; iCLK_50     ; -0.500       ; 1.763      ; 0.367      ;
; -1.145 ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg     ; vga_sync:VGA|mod2_reg ; iCLK_50     ; -0.500       ; 1.719      ; 0.367      ;
; 0.243  ; ball_clock:BCLOCK|lim[29] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.357  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[15] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[0]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[16] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[10] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[26] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[17] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[24] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|lim[28] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|lim[12] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|lim[14] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.369  ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[25] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|lim[23] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|lim[21] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.495  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[1]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[16] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[17] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[25] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; ball_clock:BCLOCK|lim[28] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ball_clock:BCLOCK|lim[13] ; ball_clock:BCLOCK|lim[14] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[26] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|lim[24] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[8]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|lim[28] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; ball_clock:BCLOCK|lim[21] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; ball_clock:BCLOCK|lim[5]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[12] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|lim[21] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.664      ;
; 0.530  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[2]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[17] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[10] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[26] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[28] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[12] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; ball_clock:BCLOCK|lim[12] ; ball_clock:BCLOCK|lim[14] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[21] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|lim[15] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.002      ; 0.698      ;
; 0.544  ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; ball_clock:BCLOCK|lim[4]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; ball_clock:BCLOCK|lim[7]  ; ball_clock:BCLOCK|lim[9]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; ball_clock:BCLOCK|lim[23] ; ball_clock:BCLOCK|lim[25] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; ball_clock:BCLOCK|lim[25] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; ball_clock:BCLOCK|lim[9]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; ball_clock:BCLOCK|lim[18] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; ball_clock:BCLOCK|lim[27] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; ball_clock:BCLOCK|lim[11] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; ball_clock:BCLOCK|lim[20] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; ball_clock:BCLOCK|lim[22] ; ball_clock:BCLOCK|lim[23] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.706      ;
; 0.554  ; ball_clock:BCLOCK|lim[6]  ; ball_clock:BCLOCK|lim[7]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.706      ;
; 0.565  ; ball_clock:BCLOCK|lim[0]  ; ball_clock:BCLOCK|lim[3]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; ball_clock:BCLOCK|lim[15] ; ball_clock:BCLOCK|lim[18] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; ball_clock:BCLOCK|lim[1]  ; ball_clock:BCLOCK|lim[4]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; ball_clock:BCLOCK|lim[16] ; ball_clock:BCLOCK|lim[19] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; ball_clock:BCLOCK|lim[3]  ; ball_clock:BCLOCK|lim[6]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; ball_clock:BCLOCK|lim[24] ; ball_clock:BCLOCK|lim[27] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; ball_clock:BCLOCK|lim[8]  ; ball_clock:BCLOCK|lim[11] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; ball_clock:BCLOCK|lim[17] ; ball_clock:BCLOCK|lim[20] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; ball_clock:BCLOCK|lim[26] ; ball_clock:BCLOCK|lim[29] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; ball_clock:BCLOCK|lim[10] ; ball_clock:BCLOCK|lim[13] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; ball_clock:BCLOCK|lim[19] ; ball_clock:BCLOCK|lim[22] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.721      ;
; 0.579  ; ball_clock:BCLOCK|lim[14] ; ball_clock:BCLOCK|lim[16] ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.002      ; 0.733      ;
; 0.579  ; ball_clock:BCLOCK|lim[2]  ; ball_clock:BCLOCK|lim[5]  ; iCLK_50               ; iCLK_50     ; 0.000        ; 0.000      ; 0.731      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_sync:VGA|hcount_reg[9]'                                                                                                   ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node      ; Launch Clock          ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+
; 0.124 ; vga_sync:VGA|hcount_reg[1] ; bit_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.231      ; 0.355      ;
; 0.131 ; vga_sync:VGA|hcount_reg[3] ; bit_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.229      ; 0.360      ;
; 0.202 ; vga_sync:VGA|hcount_reg[2] ; bit_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.242      ; 0.444      ;
; 0.220 ; vga_sync:VGA|vcount_reg[1] ; row_addr[0]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.224      ; 0.444      ;
; 0.321 ; vga_sync:VGA|vcount_reg[2] ; row_addr[1]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.240      ; 0.561      ;
; 0.338 ; vga_sync:VGA|vcount_reg[4] ; row_addr[3]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.232      ; 0.570      ;
; 0.364 ; vga_sync:VGA|vcount_reg[3] ; row_addr[2]  ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.243      ; 0.607      ;
; 0.527 ; vga_sync:VGA|hcount_reg[8] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.280      ; 0.807      ;
; 0.541 ; vga_sync:VGA|hcount_reg[8] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.228      ; 0.769      ;
; 0.546 ; vga_sync:VGA|hcount_reg[7] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.273      ; 0.819      ;
; 0.576 ; vga_sync:VGA|hcount_reg[5] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.256      ; 0.832      ;
; 0.577 ; vga_sync:VGA|hcount_reg[4] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.257      ; 0.834      ;
; 0.603 ; vga_sync:VGA|hcount_reg[4] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.251      ; 0.854      ;
; 0.632 ; vga_sync:VGA|hcount_reg[7] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.228      ; 0.860      ;
; 0.647 ; vga_sync:VGA|hcount_reg[8] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.211      ; 0.858      ;
; 0.663 ; vga_sync:VGA|hcount_reg[5] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 0.913      ;
; 0.685 ; vga_sync:VGA|hcount_reg[5] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.188      ; 0.873      ;
; 0.699 ; vga_sync:VGA|hcount_reg[8] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.273      ; 0.972      ;
; 0.699 ; vga_sync:VGA|hcount_reg[7] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.280      ; 0.979      ;
; 0.700 ; vga_sync:VGA|hcount_reg[4] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.188      ; 0.888      ;
; 0.701 ; vga_sync:VGA|hcount_reg[8] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.279      ; 0.980      ;
; 0.706 ; vga_sync:VGA|hcount_reg[5] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.251      ; 0.957      ;
; 0.707 ; vga_sync:VGA|hcount_reg[6] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.228      ; 0.935      ;
; 0.712 ; vga_sync:VGA|hcount_reg[6] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.274      ; 0.986      ;
; 0.719 ; vga_sync:VGA|hcount_reg[4] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.250      ; 0.969      ;
; 0.726 ; vga_sync:VGA|hcount_reg[6] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.280      ; 1.006      ;
; 0.729 ; vga_sync:VGA|hcount_reg[6] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.279      ; 1.008      ;
; 0.735 ; vga_sync:VGA|hcount_reg[7] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.211      ; 0.946      ;
; 0.741 ; vga_sync:VGA|hcount_reg[5] ; char_addr[1] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.257      ; 0.998      ;
; 0.748 ; vga_sync:VGA|hcount_reg[4] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.256      ; 1.004      ;
; 0.752 ; vga_sync:VGA|hcount_reg[4] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.172      ; 0.924      ;
; 0.762 ; vga_sync:VGA|hcount_reg[7] ; char_addr[0] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.279      ; 1.041      ;
; 0.815 ; vga_sync:VGA|hcount_reg[6] ; char_addr[5] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.211      ; 1.026      ;
; 0.841 ; vga_sync:VGA|hcount_reg[5] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.205      ; 1.046      ;
; 0.841 ; vga_sync:VGA|hcount_reg[7] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.274      ; 1.115      ;
; 0.849 ; vga_sync:VGA|hcount_reg[8] ; char_addr[2] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.274      ; 1.123      ;
; 0.850 ; vga_sync:VGA|hcount_reg[8] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.195      ; 1.045      ;
; 0.851 ; dig1_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.410      ; 0.761      ;
; 0.894 ; dig2_u[2]                  ; char_addr[2] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.410      ; 0.804      ;
; 0.895 ; vga_sync:VGA|hcount_reg[7] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.195      ; 1.090      ;
; 0.910 ; dig1_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.409      ; 0.819      ;
; 0.931 ; vga_sync:VGA|hcount_reg[6] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.195      ; 1.126      ;
; 0.956 ; vga_sync:VGA|hcount_reg[6] ; char_addr[3] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.273      ; 1.229      ;
; 0.983 ; vga_sync:VGA|hcount_reg[4] ; char_addr[4] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.205      ; 1.188      ;
; 0.990 ; vga_sync:VGA|hcount_reg[5] ; char_addr[6] ; vga_sync:VGA|mod2_reg ; vga_sync:VGA|hcount_reg[9] ; 0.000        ; 0.172      ; 1.162      ;
; 1.077 ; dig2_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.418      ; 0.995      ;
; 1.116 ; dig2_u[3]                  ; char_addr[3] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.411      ; 1.027      ;
; 1.118 ; dig1_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.415      ; 1.033      ;
; 1.123 ; dig1_u[1]                  ; char_addr[1] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.416      ; 1.039      ;
; 1.140 ; dig2_u[0]                  ; char_addr[0] ; ball_clock:BCLOCK|clk ; vga_sync:VGA|hcount_reg[9] ; -0.500       ; 0.417      ; 1.057      ;
+-------+----------------------------+--------------+-----------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ball_clock:BCLOCK|clk'                                                                               ;
+-------+-----------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; forward   ; forward   ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig1_u[3] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig2_u[3] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig1_u[2] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig1_u[0] ; dig1_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig1_u[1] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig2_u[2] ; dig2_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig2_u[0] ; dig2_u[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dig2_u[1] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; dig1_u[3] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ball_y[9] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.244 ; dig1_u[1] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; dig2_u[1] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.402      ;
; 0.359 ; ball_y[0] ; ball_y[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.511      ;
; 0.366 ; dig1_u[0] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; dig1_u[0] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; dig2_u[0] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; ball_y[3] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ball_y[8] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ball_y[1] ; ball_y[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; dig2_u[0] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; dig1_u[2] ; dig1_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; dig1_u[2] ; dig1_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.383 ; dig2_u[3] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.535      ;
; 0.396 ; forward   ; ball_x[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; forward   ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.548      ;
; 0.398 ; forward   ; ball_x[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; forward   ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; forward   ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.551      ;
; 0.448 ; dig2_u[0] ; dig2_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.002      ; 0.602      ;
; 0.464 ; ball_y[2] ; ball_y[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.616      ;
; 0.473 ; dig2_u[2] ; dig2_u[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.623      ;
; 0.497 ; ball_y[0] ; ball_y[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.649      ;
; 0.511 ; ball_y[8] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ball_y[1] ; ball_y[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; dig1_u[0] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ball_y[0] ; ball_y[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; ball_x[9] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.687      ;
; 0.547 ; ball_y[1] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.699      ;
; 0.567 ; ball_y[0] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; ball_x[2] ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.722      ;
; 0.577 ; ball_x[5] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.729      ;
; 0.582 ; ball_x[8] ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.734      ;
; 0.588 ; ball_x[7] ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.740      ;
; 0.595 ; forward   ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.006     ; 0.741      ;
; 0.596 ; forward   ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.006     ; 0.742      ;
; 0.597 ; forward   ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.006     ; 0.743      ;
; 0.599 ; forward   ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.006     ; 0.745      ;
; 0.600 ; forward   ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.006     ; 0.746      ;
; 0.603 ; dig2_u[2] ; dig2_u[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; -0.002     ; 0.753      ;
; 0.604 ; ball_y[2] ; ball_y[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.756      ;
; 0.634 ; dig2_u[1] ; dig2_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.002      ; 0.788      ;
; 0.638 ; downward  ; downward  ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.790      ;
; 0.651 ; ball_x[4] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.803      ;
; 0.661 ; dig1_u[1] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; ball_x[6] ; ball_x[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.814      ;
; 0.665 ; ball_x[3] ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.817      ;
; 0.669 ; ball_x[0] ; ball_x[0] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.821      ;
; 0.708 ; ball_y[3] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.860      ;
; 0.711 ; ball_x[4] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.863      ;
; 0.714 ; ball_x[1] ; ball_x[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.866      ;
; 0.714 ; ball_x[6] ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.866      ;
; 0.723 ; dig2_u[1] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.002      ; 0.877      ;
; 0.737 ; ball_y[6] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.889      ;
; 0.743 ; ball_y[3] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.895      ;
; 0.761 ; ball_x[3] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.913      ;
; 0.772 ; ball_y[6] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.924      ;
; 0.779 ; ball_x[2] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.931      ;
; 0.781 ; ball_y[1] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.933      ;
; 0.788 ; ball_x[2] ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.940      ;
; 0.791 ; ball_x[8] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.943      ;
; 0.791 ; ball_x[7] ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.943      ;
; 0.801 ; ball_y[0] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.953      ;
; 0.804 ; ball_x[3] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.956      ;
; 0.807 ; dig2_u[3] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.002      ; 0.961      ;
; 0.816 ; ball_y[1] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.968      ;
; 0.817 ; ball_x[6] ; ball_x[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.969      ;
; 0.820 ; ball_x[1] ; ball_x[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.972      ;
; 0.822 ; ball_x[2] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.974      ;
; 0.828 ; ball_y[5] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.980      ;
; 0.829 ; ball_x[1] ; ball_x[3] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.981      ;
; 0.836 ; ball_y[0] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.988      ;
; 0.838 ; ball_y[2] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.990      ;
; 0.844 ; ball_x[1] ; ball_x[1] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 0.996      ;
; 0.847 ; dig2_u[0] ; dig1_u[2] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.002      ; 1.001      ;
; 0.863 ; ball_y[5] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.015      ;
; 0.863 ; ball_x[1] ; ball_x[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.015      ;
; 0.873 ; ball_y[2] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.025      ;
; 0.882 ; ball_y[3] ; ball_y[4] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.034      ;
; 0.897 ; ball_x[7] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.049      ;
; 0.907 ; ball_y[7] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.059      ;
; 0.909 ; ball_y[4] ; ball_y[8] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.061      ;
; 0.923 ; ball_x[6] ; ball_x[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.075      ;
; 0.925 ; ball_y[3] ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.077      ;
; 0.931 ; ball_y[6] ; ball_y[6] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.083      ;
; 0.939 ; ball_x[5] ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.006      ; 1.097      ;
; 0.940 ; ball_x[0] ; ball_x[7] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.092      ;
; 0.942 ; ball_y[7] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.094      ;
; 0.944 ; ball_y[4] ; ball_y[9] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.096      ;
; 0.945 ; ball_y[5] ; ball_y[5] ; ball_clock:BCLOCK|clk ; ball_clock:BCLOCK|clk ; 0.000        ; 0.000      ; 1.097      ;
+-------+-----------+-----------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ball_clock:PCLOCK|clk'                                                                                   ;
+-------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.522 ; paddle_y[7] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.674      ;
; 0.829 ; paddle_y[9] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 0.981      ;
; 0.863 ; paddle_y[7] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.006      ; 1.021      ;
; 0.893 ; paddle_y[6] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.005     ; 1.040      ;
; 0.898 ; paddle_y[7] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.006      ; 1.056      ;
; 0.932 ; paddle_y[1] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.084      ;
; 0.948 ; paddle_y[6] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.100      ;
; 0.964 ; paddle_y[2] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.116      ;
; 0.976 ; paddle_y[3] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.128      ;
; 0.979 ; paddle_y[4] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.005     ; 1.126      ;
; 1.014 ; paddle_y[3] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.005     ; 1.161      ;
; 1.018 ; paddle_y[4] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.170      ;
; 1.018 ; paddle_y[8] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.170      ;
; 1.030 ; paddle_y[5] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.005     ; 1.177      ;
; 1.041 ; paddle_y[2] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.005     ; 1.188      ;
; 1.060 ; paddle_y[5] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.212      ;
; 1.079 ; paddle_y[0] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.231      ;
; 1.107 ; paddle_y[1] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.006     ; 1.253      ;
; 1.108 ; paddle_y[2] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.260      ;
; 1.114 ; paddle_y[4] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.266      ;
; 1.131 ; paddle_y[6] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.284      ;
; 1.135 ; paddle_y[1] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.286      ;
; 1.139 ; paddle_y[4] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.291      ;
; 1.149 ; paddle_y[3] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.301      ;
; 1.154 ; paddle_y[8] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.306      ;
; 1.156 ; paddle_y[3] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.308      ;
; 1.166 ; paddle_y[6] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.319      ;
; 1.174 ; paddle_y[1] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.325      ;
; 1.174 ; paddle_y[3] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.326      ;
; 1.176 ; paddle_y[2] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.328      ;
; 1.183 ; paddle_y[2] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.335      ;
; 1.190 ; paddle_y[5] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.342      ;
; 1.201 ; paddle_y[2] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.353      ;
; 1.205 ; paddle_y[0] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.357      ;
; 1.217 ; paddle_y[4] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.370      ;
; 1.242 ; paddle_y[1] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.393      ;
; 1.249 ; paddle_y[1] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.400      ;
; 1.252 ; paddle_y[4] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.405      ;
; 1.252 ; paddle_y[3] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.405      ;
; 1.267 ; paddle_y[1] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.418      ;
; 1.268 ; paddle_y[5] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.421      ;
; 1.279 ; paddle_y[2] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.432      ;
; 1.281 ; paddle_y[0] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.006     ; 1.427      ;
; 1.287 ; paddle_y[3] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.440      ;
; 1.303 ; paddle_y[5] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.456      ;
; 1.309 ; paddle_y[0] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.460      ;
; 1.314 ; paddle_y[2] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.467      ;
; 1.341 ; paddle_y[0] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.492      ;
; 1.345 ; paddle_y[1] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.497      ;
; 1.349 ; paddle_y[0] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.500      ;
; 1.380 ; paddle_y[1] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.532      ;
; 1.382 ; paddle_y[9] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.534      ;
; 1.382 ; paddle_y[9] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.534      ;
; 1.382 ; paddle_y[9] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.534      ;
; 1.416 ; paddle_y[0] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.567      ;
; 1.441 ; paddle_y[0] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.592      ;
; 1.450 ; paddle_y[0] ; paddle_y[8] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.602      ;
; 1.471 ; paddle_y[9] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.622      ;
; 1.471 ; paddle_y[9] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.622      ;
; 1.471 ; paddle_y[9] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.622      ;
; 1.471 ; paddle_y[9] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.622      ;
; 1.471 ; paddle_y[9] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.622      ;
; 1.483 ; paddle_y[0] ; paddle_y[9] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.635      ;
; 1.512 ; paddle_y[8] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.664      ;
; 1.512 ; paddle_y[8] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.664      ;
; 1.527 ; paddle_y[6] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.680      ;
; 1.544 ; paddle_y[5] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.697      ;
; 1.594 ; paddle_y[9] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.006     ; 1.740      ;
; 1.601 ; paddle_y[8] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.752      ;
; 1.601 ; paddle_y[8] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.752      ;
; 1.601 ; paddle_y[8] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.752      ;
; 1.601 ; paddle_y[8] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.752      ;
; 1.601 ; paddle_y[8] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.001     ; 1.752      ;
; 1.648 ; paddle_y[6] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.801      ;
; 1.654 ; paddle_y[4] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.807      ;
; 1.665 ; paddle_y[5] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.818      ;
; 1.714 ; paddle_y[3] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.867      ;
; 1.724 ; paddle_y[8] ; paddle_y[7] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; -0.006     ; 1.870      ;
; 1.752 ; paddle_y[6] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.904      ;
; 1.769 ; paddle_y[5] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.921      ;
; 1.773 ; paddle_y[2] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.926      ;
; 1.775 ; paddle_y[4] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.928      ;
; 1.791 ; paddle_y[6] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.943      ;
; 1.808 ; paddle_y[5] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 1.960      ;
; 1.832 ; paddle_y[2] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.985      ;
; 1.835 ; paddle_y[3] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.001      ; 1.988      ;
; 1.857 ; paddle_y[1] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.009      ;
; 1.859 ; paddle_y[6] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.011      ;
; 1.866 ; paddle_y[6] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.018      ;
; 1.879 ; paddle_y[4] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.031      ;
; 1.883 ; paddle_y[5] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.035      ;
; 1.915 ; paddle_y[7] ; paddle_y[0] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.006      ; 2.073      ;
; 1.918 ; paddle_y[4] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.070      ;
; 1.939 ; paddle_y[3] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.000      ; 2.091      ;
; 2.002 ; paddle_y[7] ; paddle_y[1] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.006      ; 2.160      ;
; 2.091 ; paddle_y[7] ; paddle_y[6] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.005      ; 2.248      ;
; 2.091 ; paddle_y[7] ; paddle_y[5] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.005      ; 2.248      ;
; 2.091 ; paddle_y[7] ; paddle_y[4] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.005      ; 2.248      ;
; 2.091 ; paddle_y[7] ; paddle_y[3] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.005      ; 2.248      ;
; 2.091 ; paddle_y[7] ; paddle_y[2] ; ball_clock:PCLOCK|clk ; ball_clock:PCLOCK|clk ; 0.000        ; 0.005      ; 2.248      ;
+-------+-------------+-------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[21]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[22]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[23]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[24]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[25]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[26]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[27]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[28]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[29]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:BCLOCK|lim[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ball_clock:PCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ball_clock:PCLOCK|clk           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; font_rom:font_unit|addr_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; vga_sync:VGA|mod2_reg           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; vga_sync:VGA|mod2_reg           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|clk|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|clk|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; BCLOCK|lim[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; BCLOCK|lim[13]|clk              ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ball_clock:BCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_x[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; ball_y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig1_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; dig2_u[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; downward                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Fall       ; forward                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; BCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_x[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:BCLOCK|clk ; Rise       ; ball_y[6]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_sync:VGA|mod2_reg'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|hsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vcount_reg[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; vga_sync:VGA|vsync_reg        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|hsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|mod2_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vcount_reg[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|mod2_reg ; Rise       ; VGA|vsync_reg|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ball_clock:PCLOCK|clk'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Fall       ; paddle_y[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; PCLOCK|clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ball_clock:PCLOCK|clk ; Rise       ; paddle_y[9]|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_sync:VGA|hcount_reg[9]'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; VGA|hcount_reg[9]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; bit_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; char_addr[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; row_addr[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA|hcount_reg[9] ; Rise       ; score_on~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk ; 3.700 ; 3.700 ; Fall       ; ball_clock:BCLOCK|clk ;
;  iSW[17]  ; ball_clock:BCLOCK|clk ; 3.700 ; 3.700 ; Fall       ; ball_clock:BCLOCK|clk ;
; iSW[*]    ; ball_clock:PCLOCK|clk ; 3.325 ; 3.325 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[0]   ; ball_clock:PCLOCK|clk ; 3.306 ; 3.306 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[1]   ; ball_clock:PCLOCK|clk ; 3.094 ; 3.094 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[17]  ; ball_clock:PCLOCK|clk ; 3.325 ; 3.325 ; Fall       ; ball_clock:PCLOCK|clk ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk ; -2.131 ; -2.131 ; Fall       ; ball_clock:BCLOCK|clk ;
;  iSW[17]  ; ball_clock:BCLOCK|clk ; -2.131 ; -2.131 ; Fall       ; ball_clock:BCLOCK|clk ;
; iSW[*]    ; ball_clock:PCLOCK|clk ; -2.430 ; -2.430 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[0]   ; ball_clock:PCLOCK|clk ; -2.430 ; -2.430 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[1]   ; ball_clock:PCLOCK|clk ; -2.762 ; -2.762 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[17]  ; ball_clock:PCLOCK|clk ; -2.993 ; -2.993 ; Fall       ; ball_clock:PCLOCK|clk ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 8.186  ; 8.186  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 7.975  ; 7.975  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 7.926  ; 7.926  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 8.002  ; 8.002  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 8.002  ; 8.002  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 8.002  ; 8.002  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 8.012  ; 8.012  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 8.022  ; 8.022  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 8.022  ; 8.022  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 8.186  ; 8.186  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 8.186  ; 8.186  ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 8.974  ; 8.974  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 8.972  ; 8.972  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 8.858  ; 8.858  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 8.974  ; 8.974  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 8.390  ; 8.390  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 8.652  ; 8.652  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 8.402  ; 8.402  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 8.581  ; 8.581  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 8.383  ; 8.383  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 8.580  ; 8.580  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 8.499  ; 8.499  ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 8.223  ; 8.223  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 7.925  ; 7.925  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 7.927  ; 7.927  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 8.223  ; 8.223  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 8.023  ; 8.023  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 8.011  ; 8.011  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 7.923  ; 7.923  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 7.896  ; 7.896  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 7.709  ; 7.709  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 7.587  ; 7.587  ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 7.896  ; 7.896  ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:PCLOCK|clk      ; 8.882  ; 8.882  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:PCLOCK|clk      ; 8.882  ; 8.882  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:PCLOCK|clk      ; 8.833  ; 8.833  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:PCLOCK|clk      ; 8.096  ; 8.096  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:PCLOCK|clk      ; 8.096  ; 8.096  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:PCLOCK|clk      ; 8.091  ; 8.091  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:PCLOCK|clk      ; 8.101  ; 8.101  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:PCLOCK|clk      ; 8.111  ; 8.111  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:PCLOCK|clk      ; 8.111  ; 8.111  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:PCLOCK|clk      ; 8.280  ; 8.280  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:PCLOCK|clk      ; 8.280  ; 8.280  ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:PCLOCK|clk      ; 9.117  ; 9.117  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:PCLOCK|clk      ; 9.115  ; 9.115  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:PCLOCK|clk      ; 9.001  ; 9.001  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:PCLOCK|clk      ; 9.117  ; 9.117  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:PCLOCK|clk      ; 8.484  ; 8.484  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:PCLOCK|clk      ; 8.795  ; 8.795  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:PCLOCK|clk      ; 8.496  ; 8.496  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:PCLOCK|clk      ; 8.744  ; 8.744  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:PCLOCK|clk      ; 8.477  ; 8.477  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:PCLOCK|clk      ; 8.723  ; 8.723  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:PCLOCK|clk      ; 8.650  ; 8.650  ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:PCLOCK|clk      ; 9.111  ; 9.111  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:PCLOCK|clk      ; 8.817  ; 8.817  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:PCLOCK|clk      ; 8.819  ; 8.819  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:PCLOCK|clk      ; 9.111  ; 9.111  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:PCLOCK|clk      ; 8.911  ; 8.911  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:PCLOCK|clk      ; 8.903  ; 8.903  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:PCLOCK|clk      ; 8.815  ; 8.815  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:PCLOCK|clk      ; 8.788  ; 8.788  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:PCLOCK|clk      ; 8.597  ; 8.597  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:PCLOCK|clk      ; 8.479  ; 8.479  ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:PCLOCK|clk      ; 8.788  ; 8.788  ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 10.864 ; 10.864 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 9.839  ; 9.839  ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 9.790  ; 9.790  ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 10.118 ; 10.118 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 10.118 ; 10.118 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 10.844 ; 10.844 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 10.854 ; 10.854 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 10.864 ; 10.864 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 10.864 ; 10.864 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 10.302 ; 10.302 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 10.302 ; 10.302 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 11.826 ; 11.826 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 11.826 ; 11.826 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 11.712 ; 11.712 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 10.621 ; 10.621 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 10.506 ; 10.506 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 11.506 ; 11.506 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 10.518 ; 10.518 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 11.450 ; 11.450 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 10.499 ; 10.499 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 10.227 ; 10.227 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 10.014 ; 10.014 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 11.156 ; 11.156 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 10.575 ; 10.575 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 10.577 ; 10.577 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 11.156 ; 11.156 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 10.956 ; 10.956 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 10.661 ; 10.661 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 10.573 ; 10.573 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 10.546 ; 10.546 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 10.642 ; 10.642 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 10.237 ; 10.237 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 10.546 ; 10.546 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 11.271 ; 11.271 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 10.246 ; 10.246 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 10.197 ; 10.197 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 10.525 ; 10.525 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.525 ; 10.525 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 11.251 ; 11.251 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 11.261 ; 11.261 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 11.271 ; 11.271 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 11.271 ; 11.271 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 10.709 ; 10.709 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 10.709 ; 10.709 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 3.647  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 12.233 ; 12.233 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 12.233 ; 12.233 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 12.119 ; 12.119 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 11.028 ; 11.028 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.913 ; 10.913 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 11.913 ; 11.913 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.925 ; 10.925 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 11.857 ; 11.857 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 10.906 ; 10.906 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 10.634 ; 10.634 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 10.421 ; 10.421 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 11.563 ; 11.563 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 10.982 ; 10.982 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 10.984 ; 10.984 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 11.563 ; 11.563 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 11.363 ; 11.363 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 11.068 ; 11.068 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.980 ; 10.980 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 10.953 ; 10.953 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 11.049 ; 11.049 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 10.644 ; 10.644 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 10.953 ; 10.953 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 5.245  ; 5.375  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.762  ; 5.375  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.713  ; 5.326  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.789  ; 4.801  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.789  ; 4.801  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 5.225  ; 4.801  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 5.235  ; 4.811  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 5.245  ; 4.821  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 5.245  ; 4.821  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.973  ; 4.985  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.973  ; 4.985  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 3.647  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 6.207  ; 5.773  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 6.207  ; 5.771  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 6.093  ; 5.657  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 5.761  ; 5.773  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 5.177  ; 5.189  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 5.887  ; 5.451  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 5.189  ; 5.201  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 5.831  ; 5.380  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 5.170  ; 5.182  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 5.367  ; 5.379  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 5.298  ; 5.286  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 5.042  ; 5.604  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.956  ; 5.310  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.958  ; 5.312  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 5.010  ; 5.604  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.810  ; 5.404  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 5.042  ; 5.396  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 4.954  ; 5.308  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 4.927  ; 5.281  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.496  ; 5.090  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 4.618  ; 4.972  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 4.927  ; 5.281  ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 8.907  ; 8.907  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 8.907  ; 8.907  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 8.858  ; 8.858  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 8.121  ; 8.121  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 8.121  ; 8.121  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 8.116  ; 8.116  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 8.126  ; 8.126  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 8.136  ; 8.136  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 8.136  ; 8.136  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 8.305  ; 8.305  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 8.305  ; 8.305  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 6.835  ; 6.835  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 3.110  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 9.142  ; 9.142  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 9.140  ; 9.140  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 9.026  ; 9.026  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 9.142  ; 9.142  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 8.509  ; 8.509  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 8.820  ; 8.820  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 8.521  ; 8.521  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 8.769  ; 8.769  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 8.502  ; 8.502  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 8.748  ; 8.748  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 8.675  ; 8.675  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 5.077  ; 5.077  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 9.136  ; 9.136  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 8.842  ; 8.842  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 8.844  ; 8.844  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 9.136  ; 9.136  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 8.936  ; 8.936  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 8.928  ; 8.928  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 8.840  ; 8.840  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 8.813  ; 8.813  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 8.622  ; 8.622  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 8.504  ; 8.504  ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 8.813  ; 8.813  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 4.765  ; 4.765  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 3.110  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 6.278 ; 6.278 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 6.327 ; 6.327 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 6.278 ; 6.278 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 6.354 ; 6.354 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 6.354 ; 6.354 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 6.354 ; 6.354 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 6.364 ; 6.364 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 6.374 ; 6.374 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 6.374 ; 6.374 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 6.538 ; 6.538 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 6.538 ; 6.538 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 6.735 ; 6.735 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 7.324 ; 7.324 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 7.210 ; 7.210 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 7.326 ; 7.326 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 6.742 ; 6.742 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 7.004 ; 7.004 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 6.754 ; 6.754 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 6.933 ; 6.933 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 6.735 ; 6.735 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 6.932 ; 6.932 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 6.851 ; 6.851 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 5.939 ; 5.939 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 6.277 ; 6.277 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 6.279 ; 6.279 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 6.575 ; 6.575 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 6.375 ; 6.375 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 6.363 ; 6.363 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 6.275 ; 6.275 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 6.248 ; 6.248 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 6.061 ; 6.061 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 5.939 ; 5.939 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 6.248 ; 6.248 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:PCLOCK|clk      ; 6.856 ; 6.856 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:PCLOCK|clk      ; 7.647 ; 7.647 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:PCLOCK|clk      ; 7.598 ; 7.598 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:PCLOCK|clk      ; 6.861 ; 6.861 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:PCLOCK|clk      ; 6.861 ; 6.861 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:PCLOCK|clk      ; 6.856 ; 6.856 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:PCLOCK|clk      ; 6.866 ; 6.866 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:PCLOCK|clk      ; 6.876 ; 6.876 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:PCLOCK|clk      ; 6.876 ; 6.876 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:PCLOCK|clk      ; 7.045 ; 7.045 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:PCLOCK|clk      ; 7.045 ; 7.045 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:PCLOCK|clk      ; 7.242 ; 7.242 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:PCLOCK|clk      ; 7.880 ; 7.880 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:PCLOCK|clk      ; 7.766 ; 7.766 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:PCLOCK|clk      ; 7.882 ; 7.882 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:PCLOCK|clk      ; 7.249 ; 7.249 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:PCLOCK|clk      ; 7.560 ; 7.560 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:PCLOCK|clk      ; 7.261 ; 7.261 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:PCLOCK|clk      ; 7.509 ; 7.509 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:PCLOCK|clk      ; 7.242 ; 7.242 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:PCLOCK|clk      ; 7.488 ; 7.488 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:PCLOCK|clk      ; 7.415 ; 7.415 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:PCLOCK|clk      ; 7.244 ; 7.244 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:PCLOCK|clk      ; 7.582 ; 7.582 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:PCLOCK|clk      ; 7.584 ; 7.584 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:PCLOCK|clk      ; 7.876 ; 7.876 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:PCLOCK|clk      ; 7.676 ; 7.676 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:PCLOCK|clk      ; 7.668 ; 7.668 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:PCLOCK|clk      ; 7.580 ; 7.580 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:PCLOCK|clk      ; 7.553 ; 7.553 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:PCLOCK|clk      ; 7.362 ; 7.362 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:PCLOCK|clk      ; 7.244 ; 7.244 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:PCLOCK|clk      ; 7.553 ; 7.553 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 4.974 ; 4.974 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 5.023 ; 5.023 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 4.974 ; 4.974 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 5.302 ; 5.302 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 5.302 ; 5.302 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 6.027 ; 6.027 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 6.037 ; 6.037 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 6.047 ; 6.047 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 6.047 ; 6.047 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 5.486 ; 5.486 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 5.486 ; 5.486 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 5.198 ; 5.198 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 7.009 ; 7.009 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 6.895 ; 6.895 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 5.805 ; 5.805 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 5.690 ; 5.690 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 6.689 ; 6.689 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 5.702 ; 5.702 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 6.633 ; 6.633 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 5.683 ; 5.683 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 5.411 ; 5.411 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 5.198 ; 5.198 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 5.420 ; 5.420 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 5.758 ; 5.758 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 5.760 ; 5.760 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 6.340 ; 6.340 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 6.140 ; 6.140 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 5.844 ; 5.844 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 5.756 ; 5.756 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 5.729 ; 5.729 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 5.826 ; 5.826 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 5.420 ; 5.420 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 5.729 ; 5.729 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.304 ; 3.119 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.415 ; 3.409 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.366 ; 3.360 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 3.330 ; 3.455 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.330 ; 3.455 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.304 ; 3.119 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.314 ; 3.129 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.324 ; 3.139 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.324 ; 3.139 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.514 ; 3.639 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.514 ; 3.639 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;       ; 3.647 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.473 ; 3.572 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.134 ; 4.134 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.020 ; 4.020 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.117 ; 3.966 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.570 ; 3.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.814 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.582 ; 3.855 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.886 ; 3.757 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.563 ; 3.836 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.723 ; 3.572 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.473 ; 3.584 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.523 ; 3.505 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.861 ; 3.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.863 ; 3.845 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.691 ; 4.266 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.491 ; 4.066 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.947 ; 3.929 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.859 ; 3.841 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.832 ; 3.814 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.177 ; 3.752 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.523 ; 3.505 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.832 ; 3.814 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.119 ; 3.304 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.409 ; 3.415 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.360 ; 3.366 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 3.455 ; 3.330 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.455 ; 3.330 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.119 ; 3.304 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.129 ; 3.314 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.139 ; 3.324 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.139 ; 3.324 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.639 ; 3.514 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.639 ; 3.514 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 3.647 ;       ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.572 ; 3.473 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.134 ; 4.134 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.020 ; 4.020 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 3.966 ; 4.117 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.843 ; 3.570 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.814 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.855 ; 3.582 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.757 ; 3.886 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.836 ; 3.563 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.572 ; 3.723 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.584 ; 3.473 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.505 ; 3.523 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.843 ; 3.861 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.845 ; 3.863 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.266 ; 4.691 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.066 ; 4.491 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.929 ; 3.947 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.841 ; 3.859 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.832 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.752 ; 4.177 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.505 ; 3.523 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.832 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 3.692 ; 3.692 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 3.982 ; 3.982 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 3.933 ; 3.933 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 3.918 ; 3.918 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 3.918 ; 3.918 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 3.692 ; 3.692 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 3.702 ; 3.702 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 3.712 ; 3.712 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 3.712 ; 3.712 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 4.102 ; 4.102 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 4.102 ; 4.102 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 3.484 ; 3.484 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 3.110 ;       ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 4.145 ; 4.145 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 4.707 ; 4.707 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 4.593 ; 4.593 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 4.539 ; 4.539 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 4.158 ; 4.158 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 4.387 ; 4.387 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 4.170 ; 4.170 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 4.330 ; 4.330 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 4.151 ; 4.151 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 4.145 ; 4.145 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 4.157 ; 4.157 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 5.077 ; 5.077 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 4.078 ; 4.078 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 4.416 ; 4.416 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 4.418 ; 4.418 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 4.839 ; 4.839 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 4.639 ; 4.639 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 4.502 ; 4.502 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 4.414 ; 4.414 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 4.387 ; 4.387 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 4.325 ; 4.325 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 4.078 ; 4.078 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 4.387 ; 4.387 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 4.765 ; 4.765 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;       ; 3.110 ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[3]     ; oVGA_B[0]   ; 7.842 ;       ;       ; 7.842 ;
; iSW[3]     ; oVGA_B[1]   ; 7.793 ;       ;       ; 7.793 ;
; iSW[3]     ; oVGA_B[2]   ; 6.596 ;       ;       ; 6.596 ;
; iSW[3]     ; oVGA_B[3]   ; 6.596 ;       ;       ; 6.596 ;
; iSW[3]     ; oVGA_B[4]   ; 6.882 ;       ;       ; 6.882 ;
; iSW[3]     ; oVGA_B[5]   ; 6.892 ;       ;       ; 6.892 ;
; iSW[3]     ; oVGA_B[6]   ; 6.902 ;       ;       ; 6.902 ;
; iSW[3]     ; oVGA_B[7]   ; 6.902 ;       ;       ; 6.902 ;
; iSW[3]     ; oVGA_B[8]   ; 6.780 ;       ;       ; 6.780 ;
; iSW[3]     ; oVGA_B[9]   ; 6.780 ;       ;       ; 6.780 ;
; iSW[4]     ; oVGA_G[0]   ; 7.949 ;       ;       ; 7.949 ;
; iSW[4]     ; oVGA_G[1]   ; 7.835 ;       ;       ; 7.835 ;
; iSW[4]     ; oVGA_G[2]   ; 7.951 ;       ;       ; 7.951 ;
; iSW[4]     ; oVGA_G[3]   ; 7.070 ;       ;       ; 7.070 ;
; iSW[4]     ; oVGA_G[4]   ; 7.629 ;       ;       ; 7.629 ;
; iSW[4]     ; oVGA_G[5]   ; 7.082 ;       ;       ; 7.082 ;
; iSW[4]     ; oVGA_G[6]   ; 7.584 ;       ;       ; 7.584 ;
; iSW[4]     ; oVGA_G[7]   ; 7.063 ;       ;       ; 7.063 ;
; iSW[4]     ; oVGA_G[8]   ; 7.557 ;       ;       ; 7.557 ;
; iSW[4]     ; oVGA_G[9]   ; 7.483 ;       ;       ; 7.483 ;
; iSW[5]     ; oVGA_R[0]   ; 7.166 ;       ;       ; 7.166 ;
; iSW[5]     ; oVGA_R[1]   ; 7.168 ;       ;       ; 7.168 ;
; iSW[5]     ; oVGA_R[2]   ; 7.542 ;       ;       ; 7.542 ;
; iSW[5]     ; oVGA_R[3]   ; 7.342 ;       ;       ; 7.342 ;
; iSW[5]     ; oVGA_R[4]   ; 7.252 ;       ;       ; 7.252 ;
; iSW[5]     ; oVGA_R[5]   ; 7.164 ;       ;       ; 7.164 ;
; iSW[5]     ; oVGA_R[6]   ; 7.137 ;       ;       ; 7.137 ;
; iSW[5]     ; oVGA_R[7]   ; 7.028 ;       ;       ; 7.028 ;
; iSW[5]     ; oVGA_R[8]   ; 6.828 ;       ;       ; 6.828 ;
; iSW[5]     ; oVGA_R[9]   ; 7.137 ;       ;       ; 7.137 ;
; iSW[17]    ; oVGA_B[0]   ;       ; 7.598 ; 7.598 ;       ;
; iSW[17]    ; oVGA_B[1]   ;       ; 7.549 ; 7.549 ;       ;
; iSW[17]    ; oVGA_B[2]   ;       ; 7.159 ; 7.159 ;       ;
; iSW[17]    ; oVGA_B[3]   ;       ; 7.159 ; 7.159 ;       ;
; iSW[17]    ; oVGA_B[4]   ;       ; 6.856 ; 6.856 ;       ;
; iSW[17]    ; oVGA_B[5]   ;       ; 6.866 ; 6.866 ;       ;
; iSW[17]    ; oVGA_B[6]   ;       ; 6.876 ; 6.876 ;       ;
; iSW[17]    ; oVGA_B[7]   ;       ; 6.876 ; 6.876 ;       ;
; iSW[17]    ; oVGA_B[8]   ;       ; 7.343 ; 7.343 ;       ;
; iSW[17]    ; oVGA_B[9]   ;       ; 7.343 ; 7.343 ;       ;
; iSW[17]    ; oVGA_G[0]   ;       ; 7.835 ; 7.835 ;       ;
; iSW[17]    ; oVGA_G[1]   ;       ; 7.721 ; 7.721 ;       ;
; iSW[17]    ; oVGA_G[2]   ;       ; 7.669 ; 7.669 ;       ;
; iSW[17]    ; oVGA_G[3]   ;       ; 7.547 ; 7.547 ;       ;
; iSW[17]    ; oVGA_G[4]   ;       ; 7.515 ; 7.515 ;       ;
; iSW[17]    ; oVGA_G[5]   ;       ; 7.559 ; 7.559 ;       ;
; iSW[17]    ; oVGA_G[6]   ;       ; 7.459 ; 7.459 ;       ;
; iSW[17]    ; oVGA_G[7]   ;       ; 7.540 ; 7.540 ;       ;
; iSW[17]    ; oVGA_G[8]   ;       ; 7.275 ; 7.275 ;       ;
; iSW[17]    ; oVGA_G[9]   ;       ; 7.656 ; 7.656 ;       ;
; iSW[17]    ; oVGA_R[0]   ;       ; 7.417 ; 7.417 ;       ;
; iSW[17]    ; oVGA_R[1]   ;       ; 7.419 ; 7.419 ;       ;
; iSW[17]    ; oVGA_R[2]   ;       ; 7.840 ; 7.840 ;       ;
; iSW[17]    ; oVGA_R[3]   ;       ; 7.640 ; 7.640 ;       ;
; iSW[17]    ; oVGA_R[4]   ;       ; 7.503 ; 7.503 ;       ;
; iSW[17]    ; oVGA_R[5]   ;       ; 7.415 ; 7.415 ;       ;
; iSW[17]    ; oVGA_R[6]   ;       ; 7.388 ; 7.388 ;       ;
; iSW[17]    ; oVGA_R[7]   ;       ; 7.326 ; 7.326 ;       ;
; iSW[17]    ; oVGA_R[8]   ;       ; 7.079 ; 7.079 ;       ;
; iSW[17]    ; oVGA_R[9]   ;       ; 7.388 ; 7.388 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[3]     ; oVGA_B[0]   ; 7.842 ;       ;       ; 7.842 ;
; iSW[3]     ; oVGA_B[1]   ; 7.793 ;       ;       ; 7.793 ;
; iSW[3]     ; oVGA_B[2]   ; 6.596 ;       ;       ; 6.596 ;
; iSW[3]     ; oVGA_B[3]   ; 6.596 ;       ;       ; 6.596 ;
; iSW[3]     ; oVGA_B[4]   ; 6.882 ;       ;       ; 6.882 ;
; iSW[3]     ; oVGA_B[5]   ; 6.892 ;       ;       ; 6.892 ;
; iSW[3]     ; oVGA_B[6]   ; 6.902 ;       ;       ; 6.902 ;
; iSW[3]     ; oVGA_B[7]   ; 6.902 ;       ;       ; 6.902 ;
; iSW[3]     ; oVGA_B[8]   ; 6.780 ;       ;       ; 6.780 ;
; iSW[3]     ; oVGA_B[9]   ; 6.780 ;       ;       ; 6.780 ;
; iSW[4]     ; oVGA_G[0]   ; 7.949 ;       ;       ; 7.949 ;
; iSW[4]     ; oVGA_G[1]   ; 7.835 ;       ;       ; 7.835 ;
; iSW[4]     ; oVGA_G[2]   ; 7.951 ;       ;       ; 7.951 ;
; iSW[4]     ; oVGA_G[3]   ; 7.070 ;       ;       ; 7.070 ;
; iSW[4]     ; oVGA_G[4]   ; 7.629 ;       ;       ; 7.629 ;
; iSW[4]     ; oVGA_G[5]   ; 7.082 ;       ;       ; 7.082 ;
; iSW[4]     ; oVGA_G[6]   ; 7.584 ;       ;       ; 7.584 ;
; iSW[4]     ; oVGA_G[7]   ; 7.063 ;       ;       ; 7.063 ;
; iSW[4]     ; oVGA_G[8]   ; 7.557 ;       ;       ; 7.557 ;
; iSW[4]     ; oVGA_G[9]   ; 7.483 ;       ;       ; 7.483 ;
; iSW[5]     ; oVGA_R[0]   ; 7.166 ;       ;       ; 7.166 ;
; iSW[5]     ; oVGA_R[1]   ; 7.168 ;       ;       ; 7.168 ;
; iSW[5]     ; oVGA_R[2]   ; 7.542 ;       ;       ; 7.542 ;
; iSW[5]     ; oVGA_R[3]   ; 7.342 ;       ;       ; 7.342 ;
; iSW[5]     ; oVGA_R[4]   ; 7.252 ;       ;       ; 7.252 ;
; iSW[5]     ; oVGA_R[5]   ; 7.164 ;       ;       ; 7.164 ;
; iSW[5]     ; oVGA_R[6]   ; 7.137 ;       ;       ; 7.137 ;
; iSW[5]     ; oVGA_R[7]   ; 7.028 ;       ;       ; 7.028 ;
; iSW[5]     ; oVGA_R[8]   ; 6.828 ;       ;       ; 6.828 ;
; iSW[5]     ; oVGA_R[9]   ; 7.137 ;       ;       ; 7.137 ;
; iSW[17]    ; oVGA_B[0]   ;       ; 7.598 ; 7.598 ;       ;
; iSW[17]    ; oVGA_B[1]   ;       ; 7.549 ; 7.549 ;       ;
; iSW[17]    ; oVGA_B[2]   ;       ; 7.159 ; 7.159 ;       ;
; iSW[17]    ; oVGA_B[3]   ;       ; 7.159 ; 7.159 ;       ;
; iSW[17]    ; oVGA_B[4]   ;       ; 6.856 ; 6.856 ;       ;
; iSW[17]    ; oVGA_B[5]   ;       ; 6.866 ; 6.866 ;       ;
; iSW[17]    ; oVGA_B[6]   ;       ; 6.876 ; 6.876 ;       ;
; iSW[17]    ; oVGA_B[7]   ;       ; 6.876 ; 6.876 ;       ;
; iSW[17]    ; oVGA_B[8]   ;       ; 7.343 ; 7.343 ;       ;
; iSW[17]    ; oVGA_B[9]   ;       ; 7.343 ; 7.343 ;       ;
; iSW[17]    ; oVGA_G[0]   ;       ; 7.835 ; 7.835 ;       ;
; iSW[17]    ; oVGA_G[1]   ;       ; 7.721 ; 7.721 ;       ;
; iSW[17]    ; oVGA_G[2]   ;       ; 7.669 ; 7.669 ;       ;
; iSW[17]    ; oVGA_G[3]   ;       ; 7.547 ; 7.547 ;       ;
; iSW[17]    ; oVGA_G[4]   ;       ; 7.515 ; 7.515 ;       ;
; iSW[17]    ; oVGA_G[5]   ;       ; 7.559 ; 7.559 ;       ;
; iSW[17]    ; oVGA_G[6]   ;       ; 7.459 ; 7.459 ;       ;
; iSW[17]    ; oVGA_G[7]   ;       ; 7.540 ; 7.540 ;       ;
; iSW[17]    ; oVGA_G[8]   ;       ; 7.275 ; 7.275 ;       ;
; iSW[17]    ; oVGA_G[9]   ;       ; 7.656 ; 7.656 ;       ;
; iSW[17]    ; oVGA_R[0]   ;       ; 7.417 ; 7.417 ;       ;
; iSW[17]    ; oVGA_R[1]   ;       ; 7.419 ; 7.419 ;       ;
; iSW[17]    ; oVGA_R[2]   ;       ; 7.840 ; 7.840 ;       ;
; iSW[17]    ; oVGA_R[3]   ;       ; 7.640 ; 7.640 ;       ;
; iSW[17]    ; oVGA_R[4]   ;       ; 7.503 ; 7.503 ;       ;
; iSW[17]    ; oVGA_R[5]   ;       ; 7.415 ; 7.415 ;       ;
; iSW[17]    ; oVGA_R[6]   ;       ; 7.388 ; 7.388 ;       ;
; iSW[17]    ; oVGA_R[7]   ;       ; 7.326 ; 7.326 ;       ;
; iSW[17]    ; oVGA_R[8]   ;       ; 7.079 ; 7.079 ;       ;
; iSW[17]    ; oVGA_R[9]   ;       ; 7.388 ; 7.388 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -7.528   ; -3.178  ; N/A      ; N/A     ; -1.380              ;
;  ball_clock:BCLOCK|clk      ; -7.528   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  ball_clock:PCLOCK|clk      ; -4.962   ; 0.522   ; N/A      ; N/A     ; -0.500              ;
;  iCLK_50                    ; -3.088   ; -2.697  ; N/A      ; N/A     ; -1.380              ;
;  vga_sync:VGA|hcount_reg[9] ; -2.202   ; 0.029   ; N/A      ; N/A     ; 0.500               ;
;  vga_sync:VGA|mod2_reg      ; -4.931   ; -3.178  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS             ; -406.955 ; -50.428 ; 0.0      ; 0.0     ; -107.38             ;
;  ball_clock:BCLOCK|clk      ; -194.396 ; 0.000   ; N/A      ; N/A     ; -30.000             ;
;  ball_clock:PCLOCK|clk      ; -45.524  ; 0.000   ; N/A      ; N/A     ; -10.000             ;
;  iCLK_50                    ; -97.444  ; -8.044  ; N/A      ; N/A     ; -45.380             ;
;  vga_sync:VGA|hcount_reg[9] ; -15.218  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  vga_sync:VGA|mod2_reg      ; -54.373  ; -42.384 ; N/A      ; N/A     ; -22.000             ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk ; 7.043 ; 7.043 ; Fall       ; ball_clock:BCLOCK|clk ;
;  iSW[17]  ; ball_clock:BCLOCK|clk ; 7.043 ; 7.043 ; Fall       ; ball_clock:BCLOCK|clk ;
; iSW[*]    ; ball_clock:PCLOCK|clk ; 6.128 ; 6.128 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[0]   ; ball_clock:PCLOCK|clk ; 6.128 ; 6.128 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[1]   ; ball_clock:PCLOCK|clk ; 5.654 ; 5.654 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[17]  ; ball_clock:PCLOCK|clk ; 6.116 ; 6.116 ; Fall       ; ball_clock:PCLOCK|clk ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; iSW[*]    ; ball_clock:BCLOCK|clk ; -2.131 ; -2.131 ; Fall       ; ball_clock:BCLOCK|clk ;
;  iSW[17]  ; ball_clock:BCLOCK|clk ; -2.131 ; -2.131 ; Fall       ; ball_clock:BCLOCK|clk ;
; iSW[*]    ; ball_clock:PCLOCK|clk ; -2.430 ; -2.430 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[0]   ; ball_clock:PCLOCK|clk ; -2.430 ; -2.430 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[1]   ; ball_clock:PCLOCK|clk ; -2.762 ; -2.762 ; Fall       ; ball_clock:PCLOCK|clk ;
;  iSW[17]  ; ball_clock:PCLOCK|clk ; -2.993 ; -2.993 ; Fall       ; ball_clock:PCLOCK|clk ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 16.599 ; 16.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 16.059 ; 16.059 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 15.987 ; 15.987 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 16.192 ; 16.192 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 16.192 ; 16.192 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 16.173 ; 16.173 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 16.183 ; 16.183 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 16.193 ; 16.193 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 16.193 ; 16.193 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 16.599 ; 16.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 16.599 ; 16.599 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 18.295 ; 18.295 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 18.295 ; 18.295 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 18.053 ; 18.053 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 18.286 ; 18.286 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 16.943 ; 16.943 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 17.595 ; 17.595 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 16.958 ; 16.958 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 17.353 ; 17.353 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 16.938 ; 16.938 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 17.471 ; 17.471 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 17.259 ; 17.259 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 16.633 ; 16.633 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 15.937 ; 15.937 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 15.941 ; 15.941 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 16.633 ; 16.633 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 16.190 ; 16.190 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 16.131 ; 16.131 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 15.939 ; 15.939 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 15.914 ; 15.914 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 15.558 ; 15.558 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 15.263 ; 15.263 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 15.914 ; 15.914 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:PCLOCK|clk      ; 18.099 ; 18.099 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:PCLOCK|clk      ; 18.099 ; 18.099 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:PCLOCK|clk      ; 18.027 ; 18.027 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:PCLOCK|clk      ; 16.342 ; 16.342 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:PCLOCK|clk      ; 16.342 ; 16.342 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:PCLOCK|clk      ; 16.341 ; 16.341 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:PCLOCK|clk      ; 16.351 ; 16.351 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:PCLOCK|clk      ; 16.361 ; 16.361 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:PCLOCK|clk      ; 16.361 ; 16.361 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:PCLOCK|clk      ; 16.749 ; 16.749 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:PCLOCK|clk      ; 16.749 ; 16.749 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:PCLOCK|clk      ; 18.612 ; 18.612 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:PCLOCK|clk      ; 18.612 ; 18.612 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:PCLOCK|clk      ; 18.370 ; 18.370 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:PCLOCK|clk      ; 18.603 ; 18.603 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:PCLOCK|clk      ; 17.093 ; 17.093 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:PCLOCK|clk      ; 17.912 ; 17.912 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:PCLOCK|clk      ; 17.108 ; 17.108 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:PCLOCK|clk      ; 17.684 ; 17.684 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:PCLOCK|clk      ; 17.088 ; 17.088 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:PCLOCK|clk      ; 17.788 ; 17.788 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:PCLOCK|clk      ; 17.580 ; 17.580 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:PCLOCK|clk      ; 18.592 ; 18.592 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:PCLOCK|clk      ; 17.895 ; 17.895 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:PCLOCK|clk      ; 17.899 ; 17.899 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:PCLOCK|clk      ; 18.592 ; 18.592 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:PCLOCK|clk      ; 18.149 ; 18.149 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:PCLOCK|clk      ; 18.089 ; 18.089 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:PCLOCK|clk      ; 17.897 ; 17.897 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:PCLOCK|clk      ; 17.872 ; 17.872 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:PCLOCK|clk      ; 17.517 ; 17.517 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:PCLOCK|clk      ; 17.221 ; 17.221 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:PCLOCK|clk      ; 17.872 ; 17.872 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 22.617 ; 22.617 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 20.365 ; 20.365 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 20.293 ; 20.293 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 21.032 ; 21.032 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 21.032 ; 21.032 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 22.597 ; 22.597 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 22.607 ; 22.607 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 22.617 ; 22.617 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 22.617 ; 22.617 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 21.439 ; 21.439 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 21.439 ; 21.439 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 24.724 ; 24.724 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 24.724 ; 24.724 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 24.482 ; 24.482 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 22.043 ; 22.043 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 21.783 ; 21.783 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 24.024 ; 24.024 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 21.798 ; 21.798 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 23.831 ; 23.831 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 21.778 ; 21.778 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 21.228 ; 21.228 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 20.779 ; 20.779 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 23.084 ; 23.084 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 21.929 ; 21.929 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 21.933 ; 21.933 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 23.084 ; 23.084 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 22.641 ; 22.641 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 22.123 ; 22.123 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 21.931 ; 21.931 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 21.906 ; 21.906 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 22.009 ; 22.009 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 21.255 ; 21.255 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 21.906 ; 21.906 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 23.786 ; 23.786 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 21.534 ; 21.534 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 21.462 ; 21.462 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 22.201 ; 22.201 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.201 ; 22.201 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 23.766 ; 23.766 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 23.776 ; 23.776 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.786 ; 23.786 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.786 ; 23.786 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.608 ; 22.608 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 22.608 ; 22.608 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;        ; 7.437  ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 25.893 ; 25.893 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 25.893 ; 25.893 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 25.651 ; 25.651 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 23.212 ; 23.212 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 22.952 ; 22.952 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 25.193 ; 25.193 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 22.967 ; 22.967 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 25.000 ; 25.000 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 22.947 ; 22.947 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.397 ; 22.397 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 21.948 ; 21.948 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 24.253 ; 24.253 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 23.098 ; 23.098 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 23.102 ; 23.102 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 24.253 ; 24.253 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 23.810 ; 23.810 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 23.292 ; 23.292 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 23.100 ; 23.100 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 23.075 ; 23.075 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 23.178 ; 23.178 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 22.424 ; 22.424 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 23.075 ; 23.075 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 10.980 ; 11.213 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 9.930  ; 11.213 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 9.858  ; 11.141 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 10.063 ; 10.048 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.063 ; 10.048 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 10.960 ; 10.029 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.970 ; 10.039 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 10.980 ; 10.049 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 10.980 ; 10.049 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 10.470 ; 10.455 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 10.470 ; 10.455 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 7.437  ;        ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 13.087 ; 12.151 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 13.087 ; 12.151 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 12.845 ; 11.909 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 12.157 ; 12.142 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.814 ; 10.799 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 12.387 ; 11.451 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.829 ; 10.814 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 12.194 ; 11.209 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 10.809 ; 10.794 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 11.342 ; 11.327 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 11.115 ; 11.130 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 10.504 ; 11.706 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 10.292 ; 11.009 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 10.296 ; 11.013 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 10.504 ; 11.706 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 10.061 ; 11.263 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 10.486 ; 11.203 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 10.294 ; 11.011 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 10.269 ; 10.986 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 9.429  ; 10.631 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 9.618  ; 10.335 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 10.269 ; 10.986 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 17.923 ; 17.923 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 17.923 ; 17.923 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 17.851 ; 17.851 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 16.254 ; 16.254 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 16.254 ; 16.254 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 16.235 ; 16.235 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 16.245 ; 16.245 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 16.255 ; 16.255 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 16.255 ; 16.255 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 16.661 ; 16.661 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 16.661 ; 16.661 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 13.472 ; 13.472 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 6.105  ;        ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 18.436 ; 18.436 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 18.436 ; 18.436 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 18.194 ; 18.194 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 18.427 ; 18.427 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 17.005 ; 17.005 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 17.736 ; 17.736 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 17.020 ; 17.020 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 17.508 ; 17.508 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 17.000 ; 17.000 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 17.612 ; 17.612 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 17.404 ; 17.404 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 9.493  ; 9.493  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 18.416 ; 18.416 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 17.719 ; 17.719 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 17.723 ; 17.723 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 18.416 ; 18.416 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 17.973 ; 17.973 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 17.913 ; 17.913 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 17.721 ; 17.721 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 17.696 ; 17.696 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 17.341 ; 17.341 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 17.045 ; 17.045 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 17.696 ; 17.696 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 8.798  ; 8.798  ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;        ; 6.105  ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; oVGA_B[*]    ; ball_clock:BCLOCK|clk      ; 6.278 ; 6.278 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:BCLOCK|clk      ; 6.327 ; 6.327 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:BCLOCK|clk      ; 6.278 ; 6.278 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:BCLOCK|clk      ; 6.354 ; 6.354 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:BCLOCK|clk      ; 6.354 ; 6.354 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:BCLOCK|clk      ; 6.354 ; 6.354 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:BCLOCK|clk      ; 6.364 ; 6.364 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:BCLOCK|clk      ; 6.374 ; 6.374 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:BCLOCK|clk      ; 6.374 ; 6.374 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:BCLOCK|clk      ; 6.538 ; 6.538 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:BCLOCK|clk      ; 6.538 ; 6.538 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:BCLOCK|clk      ; 6.735 ; 6.735 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:BCLOCK|clk      ; 7.324 ; 7.324 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:BCLOCK|clk      ; 7.210 ; 7.210 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:BCLOCK|clk      ; 7.326 ; 7.326 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:BCLOCK|clk      ; 6.742 ; 6.742 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:BCLOCK|clk      ; 7.004 ; 7.004 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:BCLOCK|clk      ; 6.754 ; 6.754 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:BCLOCK|clk      ; 6.933 ; 6.933 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:BCLOCK|clk      ; 6.735 ; 6.735 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:BCLOCK|clk      ; 6.932 ; 6.932 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:BCLOCK|clk      ; 6.851 ; 6.851 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:BCLOCK|clk      ; 5.939 ; 5.939 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:BCLOCK|clk      ; 6.277 ; 6.277 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:BCLOCK|clk      ; 6.279 ; 6.279 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:BCLOCK|clk      ; 6.575 ; 6.575 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:BCLOCK|clk      ; 6.375 ; 6.375 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:BCLOCK|clk      ; 6.363 ; 6.363 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:BCLOCK|clk      ; 6.275 ; 6.275 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:BCLOCK|clk      ; 6.248 ; 6.248 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:BCLOCK|clk      ; 6.061 ; 6.061 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:BCLOCK|clk      ; 5.939 ; 5.939 ; Fall       ; ball_clock:BCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:BCLOCK|clk      ; 6.248 ; 6.248 ; Fall       ; ball_clock:BCLOCK|clk      ;
; oVGA_B[*]    ; ball_clock:PCLOCK|clk      ; 6.856 ; 6.856 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[0]   ; ball_clock:PCLOCK|clk      ; 7.647 ; 7.647 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[1]   ; ball_clock:PCLOCK|clk      ; 7.598 ; 7.598 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[2]   ; ball_clock:PCLOCK|clk      ; 6.861 ; 6.861 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[3]   ; ball_clock:PCLOCK|clk      ; 6.861 ; 6.861 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[4]   ; ball_clock:PCLOCK|clk      ; 6.856 ; 6.856 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[5]   ; ball_clock:PCLOCK|clk      ; 6.866 ; 6.866 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[6]   ; ball_clock:PCLOCK|clk      ; 6.876 ; 6.876 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[7]   ; ball_clock:PCLOCK|clk      ; 6.876 ; 6.876 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[8]   ; ball_clock:PCLOCK|clk      ; 7.045 ; 7.045 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_B[9]   ; ball_clock:PCLOCK|clk      ; 7.045 ; 7.045 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_G[*]    ; ball_clock:PCLOCK|clk      ; 7.242 ; 7.242 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[0]   ; ball_clock:PCLOCK|clk      ; 7.880 ; 7.880 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[1]   ; ball_clock:PCLOCK|clk      ; 7.766 ; 7.766 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[2]   ; ball_clock:PCLOCK|clk      ; 7.882 ; 7.882 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[3]   ; ball_clock:PCLOCK|clk      ; 7.249 ; 7.249 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[4]   ; ball_clock:PCLOCK|clk      ; 7.560 ; 7.560 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[5]   ; ball_clock:PCLOCK|clk      ; 7.261 ; 7.261 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[6]   ; ball_clock:PCLOCK|clk      ; 7.509 ; 7.509 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[7]   ; ball_clock:PCLOCK|clk      ; 7.242 ; 7.242 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[8]   ; ball_clock:PCLOCK|clk      ; 7.488 ; 7.488 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_G[9]   ; ball_clock:PCLOCK|clk      ; 7.415 ; 7.415 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_R[*]    ; ball_clock:PCLOCK|clk      ; 7.244 ; 7.244 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[0]   ; ball_clock:PCLOCK|clk      ; 7.582 ; 7.582 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[1]   ; ball_clock:PCLOCK|clk      ; 7.584 ; 7.584 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[2]   ; ball_clock:PCLOCK|clk      ; 7.876 ; 7.876 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[3]   ; ball_clock:PCLOCK|clk      ; 7.676 ; 7.676 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[4]   ; ball_clock:PCLOCK|clk      ; 7.668 ; 7.668 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[5]   ; ball_clock:PCLOCK|clk      ; 7.580 ; 7.580 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[6]   ; ball_clock:PCLOCK|clk      ; 7.553 ; 7.553 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[7]   ; ball_clock:PCLOCK|clk      ; 7.362 ; 7.362 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[8]   ; ball_clock:PCLOCK|clk      ; 7.244 ; 7.244 ; Fall       ; ball_clock:PCLOCK|clk      ;
;  oVGA_R[9]   ; ball_clock:PCLOCK|clk      ; 7.553 ; 7.553 ; Fall       ; ball_clock:PCLOCK|clk      ;
; oVGA_B[*]    ; iCLK_50                    ; 4.974 ; 4.974 ; Rise       ; iCLK_50                    ;
;  oVGA_B[0]   ; iCLK_50                    ; 5.023 ; 5.023 ; Rise       ; iCLK_50                    ;
;  oVGA_B[1]   ; iCLK_50                    ; 4.974 ; 4.974 ; Rise       ; iCLK_50                    ;
;  oVGA_B[2]   ; iCLK_50                    ; 5.302 ; 5.302 ; Rise       ; iCLK_50                    ;
;  oVGA_B[3]   ; iCLK_50                    ; 5.302 ; 5.302 ; Rise       ; iCLK_50                    ;
;  oVGA_B[4]   ; iCLK_50                    ; 6.027 ; 6.027 ; Rise       ; iCLK_50                    ;
;  oVGA_B[5]   ; iCLK_50                    ; 6.037 ; 6.037 ; Rise       ; iCLK_50                    ;
;  oVGA_B[6]   ; iCLK_50                    ; 6.047 ; 6.047 ; Rise       ; iCLK_50                    ;
;  oVGA_B[7]   ; iCLK_50                    ; 6.047 ; 6.047 ; Rise       ; iCLK_50                    ;
;  oVGA_B[8]   ; iCLK_50                    ; 5.486 ; 5.486 ; Rise       ; iCLK_50                    ;
;  oVGA_B[9]   ; iCLK_50                    ; 5.486 ; 5.486 ; Rise       ; iCLK_50                    ;
; oVGA_G[*]    ; iCLK_50                    ; 5.198 ; 5.198 ; Rise       ; iCLK_50                    ;
;  oVGA_G[0]   ; iCLK_50                    ; 7.009 ; 7.009 ; Rise       ; iCLK_50                    ;
;  oVGA_G[1]   ; iCLK_50                    ; 6.895 ; 6.895 ; Rise       ; iCLK_50                    ;
;  oVGA_G[2]   ; iCLK_50                    ; 5.805 ; 5.805 ; Rise       ; iCLK_50                    ;
;  oVGA_G[3]   ; iCLK_50                    ; 5.690 ; 5.690 ; Rise       ; iCLK_50                    ;
;  oVGA_G[4]   ; iCLK_50                    ; 6.689 ; 6.689 ; Rise       ; iCLK_50                    ;
;  oVGA_G[5]   ; iCLK_50                    ; 5.702 ; 5.702 ; Rise       ; iCLK_50                    ;
;  oVGA_G[6]   ; iCLK_50                    ; 6.633 ; 6.633 ; Rise       ; iCLK_50                    ;
;  oVGA_G[7]   ; iCLK_50                    ; 5.683 ; 5.683 ; Rise       ; iCLK_50                    ;
;  oVGA_G[8]   ; iCLK_50                    ; 5.411 ; 5.411 ; Rise       ; iCLK_50                    ;
;  oVGA_G[9]   ; iCLK_50                    ; 5.198 ; 5.198 ; Rise       ; iCLK_50                    ;
; oVGA_R[*]    ; iCLK_50                    ; 5.420 ; 5.420 ; Rise       ; iCLK_50                    ;
;  oVGA_R[0]   ; iCLK_50                    ; 5.758 ; 5.758 ; Rise       ; iCLK_50                    ;
;  oVGA_R[1]   ; iCLK_50                    ; 5.760 ; 5.760 ; Rise       ; iCLK_50                    ;
;  oVGA_R[2]   ; iCLK_50                    ; 6.340 ; 6.340 ; Rise       ; iCLK_50                    ;
;  oVGA_R[3]   ; iCLK_50                    ; 6.140 ; 6.140 ; Rise       ; iCLK_50                    ;
;  oVGA_R[4]   ; iCLK_50                    ; 5.844 ; 5.844 ; Rise       ; iCLK_50                    ;
;  oVGA_R[5]   ; iCLK_50                    ; 5.756 ; 5.756 ; Rise       ; iCLK_50                    ;
;  oVGA_R[6]   ; iCLK_50                    ; 5.729 ; 5.729 ; Rise       ; iCLK_50                    ;
;  oVGA_R[7]   ; iCLK_50                    ; 5.826 ; 5.826 ; Rise       ; iCLK_50                    ;
;  oVGA_R[8]   ; iCLK_50                    ; 5.420 ; 5.420 ; Rise       ; iCLK_50                    ;
;  oVGA_R[9]   ; iCLK_50                    ; 5.729 ; 5.729 ; Rise       ; iCLK_50                    ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.304 ; 3.119 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.415 ; 3.409 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.366 ; 3.360 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 3.330 ; 3.455 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.330 ; 3.455 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.304 ; 3.119 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.314 ; 3.129 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.324 ; 3.139 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.324 ; 3.139 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.514 ; 3.639 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.514 ; 3.639 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ;       ; 3.647 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.473 ; 3.572 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.134 ; 4.134 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.020 ; 4.020 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.117 ; 3.966 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.570 ; 3.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.814 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.582 ; 3.855 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.886 ; 3.757 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.563 ; 3.836 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.723 ; 3.572 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.473 ; 3.584 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.523 ; 3.505 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.861 ; 3.843 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.863 ; 3.845 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.691 ; 4.266 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.491 ; 4.066 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.947 ; 3.929 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.859 ; 3.841 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.832 ; 3.814 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 4.177 ; 3.752 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.523 ; 3.505 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.832 ; 3.814 ; Rise       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.119 ; 3.304 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.409 ; 3.415 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.360 ; 3.366 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[2]   ; vga_sync:VGA|hcount_reg[9] ; 3.455 ; 3.330 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.455 ; 3.330 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.119 ; 3.304 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.129 ; 3.314 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.139 ; 3.324 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.139 ; 3.324 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.639 ; 3.514 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_B[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.639 ; 3.514 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_BLANK_N ; vga_sync:VGA|hcount_reg[9] ; 3.647 ;       ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_G[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.572 ; 3.473 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[0]   ; vga_sync:VGA|hcount_reg[9] ; 4.134 ; 4.134 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[1]   ; vga_sync:VGA|hcount_reg[9] ; 4.020 ; 4.020 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[2]   ; vga_sync:VGA|hcount_reg[9] ; 3.966 ; 4.117 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[3]   ; vga_sync:VGA|hcount_reg[9] ; 3.843 ; 3.570 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.814 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.855 ; 3.582 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.757 ; 3.886 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.836 ; 3.563 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.572 ; 3.723 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_G[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.584 ; 3.473 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_R[*]    ; vga_sync:VGA|hcount_reg[9] ; 3.505 ; 3.523 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[0]   ; vga_sync:VGA|hcount_reg[9] ; 3.843 ; 3.861 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[1]   ; vga_sync:VGA|hcount_reg[9] ; 3.845 ; 3.863 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[2]   ; vga_sync:VGA|hcount_reg[9] ; 4.266 ; 4.691 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[3]   ; vga_sync:VGA|hcount_reg[9] ; 4.066 ; 4.491 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[4]   ; vga_sync:VGA|hcount_reg[9] ; 3.929 ; 3.947 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[5]   ; vga_sync:VGA|hcount_reg[9] ; 3.841 ; 3.859 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[6]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.832 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[7]   ; vga_sync:VGA|hcount_reg[9] ; 3.752 ; 4.177 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[8]   ; vga_sync:VGA|hcount_reg[9] ; 3.505 ; 3.523 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
;  oVGA_R[9]   ; vga_sync:VGA|hcount_reg[9] ; 3.814 ; 3.832 ; Fall       ; vga_sync:VGA|hcount_reg[9] ;
; oVGA_B[*]    ; vga_sync:VGA|mod2_reg      ; 3.692 ; 3.692 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[0]   ; vga_sync:VGA|mod2_reg      ; 3.982 ; 3.982 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[1]   ; vga_sync:VGA|mod2_reg      ; 3.933 ; 3.933 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[2]   ; vga_sync:VGA|mod2_reg      ; 3.918 ; 3.918 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[3]   ; vga_sync:VGA|mod2_reg      ; 3.918 ; 3.918 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[4]   ; vga_sync:VGA|mod2_reg      ; 3.692 ; 3.692 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[5]   ; vga_sync:VGA|mod2_reg      ; 3.702 ; 3.702 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[6]   ; vga_sync:VGA|mod2_reg      ; 3.712 ; 3.712 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[7]   ; vga_sync:VGA|mod2_reg      ; 3.712 ; 3.712 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[8]   ; vga_sync:VGA|mod2_reg      ; 4.102 ; 4.102 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_B[9]   ; vga_sync:VGA|mod2_reg      ; 4.102 ; 4.102 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_BLANK_N ; vga_sync:VGA|mod2_reg      ; 3.484 ; 3.484 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ; 3.110 ;       ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_G[*]    ; vga_sync:VGA|mod2_reg      ; 4.145 ; 4.145 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[0]   ; vga_sync:VGA|mod2_reg      ; 4.707 ; 4.707 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[1]   ; vga_sync:VGA|mod2_reg      ; 4.593 ; 4.593 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[2]   ; vga_sync:VGA|mod2_reg      ; 4.539 ; 4.539 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[3]   ; vga_sync:VGA|mod2_reg      ; 4.158 ; 4.158 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[4]   ; vga_sync:VGA|mod2_reg      ; 4.387 ; 4.387 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[5]   ; vga_sync:VGA|mod2_reg      ; 4.170 ; 4.170 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[6]   ; vga_sync:VGA|mod2_reg      ; 4.330 ; 4.330 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[7]   ; vga_sync:VGA|mod2_reg      ; 4.151 ; 4.151 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[8]   ; vga_sync:VGA|mod2_reg      ; 4.145 ; 4.145 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_G[9]   ; vga_sync:VGA|mod2_reg      ; 4.157 ; 4.157 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_HS      ; vga_sync:VGA|mod2_reg      ; 5.077 ; 5.077 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_R[*]    ; vga_sync:VGA|mod2_reg      ; 4.078 ; 4.078 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[0]   ; vga_sync:VGA|mod2_reg      ; 4.416 ; 4.416 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[1]   ; vga_sync:VGA|mod2_reg      ; 4.418 ; 4.418 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[2]   ; vga_sync:VGA|mod2_reg      ; 4.839 ; 4.839 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[3]   ; vga_sync:VGA|mod2_reg      ; 4.639 ; 4.639 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[4]   ; vga_sync:VGA|mod2_reg      ; 4.502 ; 4.502 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[5]   ; vga_sync:VGA|mod2_reg      ; 4.414 ; 4.414 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[6]   ; vga_sync:VGA|mod2_reg      ; 4.387 ; 4.387 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[7]   ; vga_sync:VGA|mod2_reg      ; 4.325 ; 4.325 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[8]   ; vga_sync:VGA|mod2_reg      ; 4.078 ; 4.078 ; Rise       ; vga_sync:VGA|mod2_reg      ;
;  oVGA_R[9]   ; vga_sync:VGA|mod2_reg      ; 4.387 ; 4.387 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_VS      ; vga_sync:VGA|mod2_reg      ; 4.765 ; 4.765 ; Rise       ; vga_sync:VGA|mod2_reg      ;
; oVGA_CLOCK   ; vga_sync:VGA|mod2_reg      ;       ; 3.110 ; Fall       ; vga_sync:VGA|mod2_reg      ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[3]     ; oVGA_B[0]   ; 14.497 ;        ;        ; 14.497 ;
; iSW[3]     ; oVGA_B[1]   ; 14.425 ;        ;        ; 14.425 ;
; iSW[3]     ; oVGA_B[2]   ; 11.793 ;        ;        ; 11.793 ;
; iSW[3]     ; oVGA_B[3]   ; 11.793 ;        ;        ; 11.793 ;
; iSW[3]     ; oVGA_B[4]   ; 12.475 ;        ;        ; 12.475 ;
; iSW[3]     ; oVGA_B[5]   ; 12.485 ;        ;        ; 12.485 ;
; iSW[3]     ; oVGA_B[6]   ; 12.495 ;        ;        ; 12.495 ;
; iSW[3]     ; oVGA_B[7]   ; 12.495 ;        ;        ; 12.495 ;
; iSW[3]     ; oVGA_B[8]   ; 12.200 ;        ;        ; 12.200 ;
; iSW[3]     ; oVGA_B[9]   ; 12.200 ;        ;        ; 12.200 ;
; iSW[4]     ; oVGA_G[0]   ; 14.776 ;        ;        ; 14.776 ;
; iSW[4]     ; oVGA_G[1]   ; 14.534 ;        ;        ; 14.534 ;
; iSW[4]     ; oVGA_G[2]   ; 14.767 ;        ;        ; 14.767 ;
; iSW[4]     ; oVGA_G[3]   ; 12.740 ;        ;        ; 12.740 ;
; iSW[4]     ; oVGA_G[4]   ; 14.076 ;        ;        ; 14.076 ;
; iSW[4]     ; oVGA_G[5]   ; 12.755 ;        ;        ; 12.755 ;
; iSW[4]     ; oVGA_G[6]   ; 13.863 ;        ;        ; 13.863 ;
; iSW[4]     ; oVGA_G[7]   ; 12.735 ;        ;        ; 12.735 ;
; iSW[4]     ; oVGA_G[8]   ; 13.952 ;        ;        ; 13.952 ;
; iSW[4]     ; oVGA_G[9]   ; 13.767 ;        ;        ; 13.767 ;
; iSW[5]     ; oVGA_R[0]   ; 13.072 ;        ;        ; 13.072 ;
; iSW[5]     ; oVGA_R[1]   ; 13.076 ;        ;        ; 13.076 ;
; iSW[5]     ; oVGA_R[2]   ; 13.917 ;        ;        ; 13.917 ;
; iSW[5]     ; oVGA_R[3]   ; 13.474 ;        ;        ; 13.474 ;
; iSW[5]     ; oVGA_R[4]   ; 13.266 ;        ;        ; 13.266 ;
; iSW[5]     ; oVGA_R[5]   ; 13.074 ;        ;        ; 13.074 ;
; iSW[5]     ; oVGA_R[6]   ; 13.049 ;        ;        ; 13.049 ;
; iSW[5]     ; oVGA_R[7]   ; 12.842 ;        ;        ; 12.842 ;
; iSW[5]     ; oVGA_R[8]   ; 12.398 ;        ;        ; 12.398 ;
; iSW[5]     ; oVGA_R[9]   ; 13.049 ;        ;        ; 13.049 ;
; iSW[17]    ; oVGA_B[0]   ;        ; 14.221 ; 14.221 ;        ;
; iSW[17]    ; oVGA_B[1]   ;        ; 14.149 ; 14.149 ;        ;
; iSW[17]    ; oVGA_B[2]   ;        ; 13.320 ; 13.320 ;        ;
; iSW[17]    ; oVGA_B[3]   ;        ; 13.320 ; 13.320 ;        ;
; iSW[17]    ; oVGA_B[4]   ;        ; 12.619 ; 12.619 ;        ;
; iSW[17]    ; oVGA_B[5]   ;        ; 12.629 ; 12.629 ;        ;
; iSW[17]    ; oVGA_B[6]   ;        ; 12.639 ; 12.639 ;        ;
; iSW[17]    ; oVGA_B[7]   ;        ; 12.639 ; 12.639 ;        ;
; iSW[17]    ; oVGA_B[8]   ;        ; 13.727 ; 13.727 ;        ;
; iSW[17]    ; oVGA_B[9]   ;        ; 13.727 ; 13.727 ;        ;
; iSW[17]    ; oVGA_G[0]   ;        ; 14.746 ; 14.746 ;        ;
; iSW[17]    ; oVGA_G[1]   ;        ; 14.504 ; 14.504 ;        ;
; iSW[17]    ; oVGA_G[2]   ;        ; 14.338 ; 14.338 ;        ;
; iSW[17]    ; oVGA_G[3]   ;        ; 14.071 ; 14.071 ;        ;
; iSW[17]    ; oVGA_G[4]   ;        ; 14.046 ; 14.046 ;        ;
; iSW[17]    ; oVGA_G[5]   ;        ; 14.086 ; 14.086 ;        ;
; iSW[17]    ; oVGA_G[6]   ;        ; 13.849 ; 13.849 ;        ;
; iSW[17]    ; oVGA_G[7]   ;        ; 14.066 ; 14.066 ;        ;
; iSW[17]    ; oVGA_G[8]   ;        ; 13.523 ; 13.523 ;        ;
; iSW[17]    ; oVGA_G[9]   ;        ; 14.360 ; 14.360 ;        ;
; iSW[17]    ; oVGA_R[0]   ;        ; 13.607 ; 13.607 ;        ;
; iSW[17]    ; oVGA_R[1]   ;        ; 13.611 ; 13.611 ;        ;
; iSW[17]    ; oVGA_R[2]   ;        ; 14.585 ; 14.585 ;        ;
; iSW[17]    ; oVGA_R[3]   ;        ; 14.142 ; 14.142 ;        ;
; iSW[17]    ; oVGA_R[4]   ;        ; 13.801 ; 13.801 ;        ;
; iSW[17]    ; oVGA_R[5]   ;        ; 13.609 ; 13.609 ;        ;
; iSW[17]    ; oVGA_R[6]   ;        ; 13.584 ; 13.584 ;        ;
; iSW[17]    ; oVGA_R[7]   ;        ; 13.510 ; 13.510 ;        ;
; iSW[17]    ; oVGA_R[8]   ;        ; 12.933 ; 12.933 ;        ;
; iSW[17]    ; oVGA_R[9]   ;        ; 13.584 ; 13.584 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[3]     ; oVGA_B[0]   ; 7.842 ;       ;       ; 7.842 ;
; iSW[3]     ; oVGA_B[1]   ; 7.793 ;       ;       ; 7.793 ;
; iSW[3]     ; oVGA_B[2]   ; 6.596 ;       ;       ; 6.596 ;
; iSW[3]     ; oVGA_B[3]   ; 6.596 ;       ;       ; 6.596 ;
; iSW[3]     ; oVGA_B[4]   ; 6.882 ;       ;       ; 6.882 ;
; iSW[3]     ; oVGA_B[5]   ; 6.892 ;       ;       ; 6.892 ;
; iSW[3]     ; oVGA_B[6]   ; 6.902 ;       ;       ; 6.902 ;
; iSW[3]     ; oVGA_B[7]   ; 6.902 ;       ;       ; 6.902 ;
; iSW[3]     ; oVGA_B[8]   ; 6.780 ;       ;       ; 6.780 ;
; iSW[3]     ; oVGA_B[9]   ; 6.780 ;       ;       ; 6.780 ;
; iSW[4]     ; oVGA_G[0]   ; 7.949 ;       ;       ; 7.949 ;
; iSW[4]     ; oVGA_G[1]   ; 7.835 ;       ;       ; 7.835 ;
; iSW[4]     ; oVGA_G[2]   ; 7.951 ;       ;       ; 7.951 ;
; iSW[4]     ; oVGA_G[3]   ; 7.070 ;       ;       ; 7.070 ;
; iSW[4]     ; oVGA_G[4]   ; 7.629 ;       ;       ; 7.629 ;
; iSW[4]     ; oVGA_G[5]   ; 7.082 ;       ;       ; 7.082 ;
; iSW[4]     ; oVGA_G[6]   ; 7.584 ;       ;       ; 7.584 ;
; iSW[4]     ; oVGA_G[7]   ; 7.063 ;       ;       ; 7.063 ;
; iSW[4]     ; oVGA_G[8]   ; 7.557 ;       ;       ; 7.557 ;
; iSW[4]     ; oVGA_G[9]   ; 7.483 ;       ;       ; 7.483 ;
; iSW[5]     ; oVGA_R[0]   ; 7.166 ;       ;       ; 7.166 ;
; iSW[5]     ; oVGA_R[1]   ; 7.168 ;       ;       ; 7.168 ;
; iSW[5]     ; oVGA_R[2]   ; 7.542 ;       ;       ; 7.542 ;
; iSW[5]     ; oVGA_R[3]   ; 7.342 ;       ;       ; 7.342 ;
; iSW[5]     ; oVGA_R[4]   ; 7.252 ;       ;       ; 7.252 ;
; iSW[5]     ; oVGA_R[5]   ; 7.164 ;       ;       ; 7.164 ;
; iSW[5]     ; oVGA_R[6]   ; 7.137 ;       ;       ; 7.137 ;
; iSW[5]     ; oVGA_R[7]   ; 7.028 ;       ;       ; 7.028 ;
; iSW[5]     ; oVGA_R[8]   ; 6.828 ;       ;       ; 6.828 ;
; iSW[5]     ; oVGA_R[9]   ; 7.137 ;       ;       ; 7.137 ;
; iSW[17]    ; oVGA_B[0]   ;       ; 7.598 ; 7.598 ;       ;
; iSW[17]    ; oVGA_B[1]   ;       ; 7.549 ; 7.549 ;       ;
; iSW[17]    ; oVGA_B[2]   ;       ; 7.159 ; 7.159 ;       ;
; iSW[17]    ; oVGA_B[3]   ;       ; 7.159 ; 7.159 ;       ;
; iSW[17]    ; oVGA_B[4]   ;       ; 6.856 ; 6.856 ;       ;
; iSW[17]    ; oVGA_B[5]   ;       ; 6.866 ; 6.866 ;       ;
; iSW[17]    ; oVGA_B[6]   ;       ; 6.876 ; 6.876 ;       ;
; iSW[17]    ; oVGA_B[7]   ;       ; 6.876 ; 6.876 ;       ;
; iSW[17]    ; oVGA_B[8]   ;       ; 7.343 ; 7.343 ;       ;
; iSW[17]    ; oVGA_B[9]   ;       ; 7.343 ; 7.343 ;       ;
; iSW[17]    ; oVGA_G[0]   ;       ; 7.835 ; 7.835 ;       ;
; iSW[17]    ; oVGA_G[1]   ;       ; 7.721 ; 7.721 ;       ;
; iSW[17]    ; oVGA_G[2]   ;       ; 7.669 ; 7.669 ;       ;
; iSW[17]    ; oVGA_G[3]   ;       ; 7.547 ; 7.547 ;       ;
; iSW[17]    ; oVGA_G[4]   ;       ; 7.515 ; 7.515 ;       ;
; iSW[17]    ; oVGA_G[5]   ;       ; 7.559 ; 7.559 ;       ;
; iSW[17]    ; oVGA_G[6]   ;       ; 7.459 ; 7.459 ;       ;
; iSW[17]    ; oVGA_G[7]   ;       ; 7.540 ; 7.540 ;       ;
; iSW[17]    ; oVGA_G[8]   ;       ; 7.275 ; 7.275 ;       ;
; iSW[17]    ; oVGA_G[9]   ;       ; 7.656 ; 7.656 ;       ;
; iSW[17]    ; oVGA_R[0]   ;       ; 7.417 ; 7.417 ;       ;
; iSW[17]    ; oVGA_R[1]   ;       ; 7.419 ; 7.419 ;       ;
; iSW[17]    ; oVGA_R[2]   ;       ; 7.840 ; 7.840 ;       ;
; iSW[17]    ; oVGA_R[3]   ;       ; 7.640 ; 7.640 ;       ;
; iSW[17]    ; oVGA_R[4]   ;       ; 7.503 ; 7.503 ;       ;
; iSW[17]    ; oVGA_R[5]   ;       ; 7.415 ; 7.415 ;       ;
; iSW[17]    ; oVGA_R[6]   ;       ; 7.388 ; 7.388 ;       ;
; iSW[17]    ; oVGA_R[7]   ;       ; 7.326 ; 7.326 ;       ;
; iSW[17]    ; oVGA_R[8]   ;       ; 7.079 ; 7.079 ;       ;
; iSW[17]    ; oVGA_R[9]   ;       ; 7.388 ; 7.388 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ball_clock:BCLOCK|clk      ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 13383    ;
; ball_clock:PCLOCK|clk      ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 6240     ;
; ball_clock:PCLOCK|clk      ; ball_clock:PCLOCK|clk      ; 0        ; 0        ; 0        ; 590      ;
; ball_clock:BCLOCK|clk      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; ball_clock:PCLOCK|clk      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                    ; iCLK_50                    ; 1265     ; 0        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; iCLK_50                    ; 11       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; ball_clock:BCLOCK|clk      ; vga_sync:VGA|hcount_reg[9] ; 0        ; 9        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; 78       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; 19       ; 19       ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg      ; 347      ; 10       ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ball_clock:BCLOCK|clk      ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 13383    ;
; ball_clock:PCLOCK|clk      ; ball_clock:BCLOCK|clk      ; 0        ; 0        ; 0        ; 6240     ;
; ball_clock:PCLOCK|clk      ; ball_clock:PCLOCK|clk      ; 0        ; 0        ; 0        ; 590      ;
; ball_clock:BCLOCK|clk      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; ball_clock:PCLOCK|clk      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                    ; iCLK_50                    ; 1265     ; 0        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; iCLK_50                    ; 11       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; iCLK_50                    ; 1        ; 1        ; 0        ; 0        ;
; ball_clock:BCLOCK|clk      ; vga_sync:VGA|hcount_reg[9] ; 0        ; 9        ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|hcount_reg[9] ; 78       ; 0        ; 0        ; 0        ;
; vga_sync:VGA|hcount_reg[9] ; vga_sync:VGA|mod2_reg      ; 19       ; 19       ; 0        ; 0        ;
; vga_sync:VGA|mod2_reg      ; vga_sync:VGA|mod2_reg      ; 347      ; 10       ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 142   ; 142  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 2001  ; 2001 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Tue Apr 03 12:21:55 2012
Info: Command: quartus_sta pong -c pong
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "row_addr[1]|combout" is a latch
    Warning (335094): Node "char_addr[3]|combout" is a latch
    Warning (335094): Node "char_addr[0]|combout" is a latch
    Warning (335094): Node "char_addr[1]|combout" is a latch
    Warning (335094): Node "bit_addr[0]|combout" is a latch
    Warning (335094): Node "char_addr[4]|combout" is a latch
    Warning (335094): Node "char_addr[2]|combout" is a latch
    Warning (335094): Node "char_addr[6]|combout" is a latch
    Warning (335094): Node "row_addr[0]|combout" is a latch
    Warning (335094): Node "row_addr[3]|combout" is a latch
    Warning (335094): Node "bit_addr[2]|combout" is a latch
    Warning (335094): Node "row_addr[2]|combout" is a latch
    Warning (335094): Node "bit_addr[1]|combout" is a latch
    Warning (335094): Node "char_addr[5]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pong.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ball_clock:BCLOCK|clk ball_clock:BCLOCK|clk
    Info (332105): create_clock -period 1.000 -name vga_sync:VGA|mod2_reg vga_sync:VGA|mod2_reg
    Info (332105): create_clock -period 1.000 -name iCLK_50 iCLK_50
    Info (332105): create_clock -period 1.000 -name ball_clock:PCLOCK|clk ball_clock:PCLOCK|clk
    Info (332105): create_clock -period 1.000 -name vga_sync:VGA|hcount_reg[9] vga_sync:VGA|hcount_reg[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.528      -194.396 ball_clock:BCLOCK|clk 
    Info (332119):    -4.962       -45.524 ball_clock:PCLOCK|clk 
    Info (332119):    -4.931       -54.373 vga_sync:VGA|mod2_reg 
    Info (332119):    -3.088       -97.444 iCLK_50 
    Info (332119):    -2.202       -15.218 vga_sync:VGA|hcount_reg[9] 
Info (332146): Worst-case hold slack is -3.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.178       -42.384 vga_sync:VGA|mod2_reg 
    Info (332119):    -2.697        -8.044 iCLK_50 
    Info (332119):     0.029         0.000 vga_sync:VGA|hcount_reg[9] 
    Info (332119):     0.391         0.000 ball_clock:BCLOCK|clk 
    Info (332119):     1.196         0.000 ball_clock:PCLOCK|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -45.380 iCLK_50 
    Info (332119):    -0.500       -30.000 ball_clock:BCLOCK|clk 
    Info (332119):    -0.500       -22.000 vga_sync:VGA|mod2_reg 
    Info (332119):    -0.500       -10.000 ball_clock:PCLOCK|clk 
    Info (332119):     0.500         0.000 vga_sync:VGA|hcount_reg[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 35 output pins without output pin load capacitance assignment
    Info (306007): Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.772
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.772       -70.926 ball_clock:BCLOCK|clk 
    Info (332119):    -2.137       -16.022 vga_sync:VGA|mod2_reg 
    Info (332119):    -1.647       -14.510 ball_clock:PCLOCK|clk 
    Info (332119):    -0.891       -23.056 iCLK_50 
    Info (332119):    -0.530        -2.722 vga_sync:VGA|hcount_reg[9] 
Info (332146): Worst-case hold slack is -1.903
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.903       -26.021 vga_sync:VGA|mod2_reg 
    Info (332119):    -1.690        -5.024 iCLK_50 
    Info (332119):     0.124         0.000 vga_sync:VGA|hcount_reg[9] 
    Info (332119):     0.215         0.000 ball_clock:BCLOCK|clk 
    Info (332119):     0.522         0.000 ball_clock:PCLOCK|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -45.380 iCLK_50 
    Info (332119):    -0.500       -30.000 ball_clock:BCLOCK|clk 
    Info (332119):    -0.500       -22.000 vga_sync:VGA|mod2_reg 
    Info (332119):    -0.500       -10.000 ball_clock:PCLOCK|clk 
    Info (332119):     0.500         0.000 vga_sync:VGA|hcount_reg[9] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 322 megabytes
    Info: Processing ended: Tue Apr 03 12:22:00 2012
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


