{"patent_id": "10-2023-7034779", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0158535", "출원번호": "10-2023-7034779", "발명의 명칭": "자기 저항 효과 소자, 자기 메모리 및 인공지능 시스템", "출원인": "고쿠리츠다이가쿠호진 도호쿠다이가쿠", "발명자": "사이토 요시아키"}}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "Ir층과 Pt층을 적층하여 이루어지는 중금속층;상기 중금속층에 대향하도록 형성되고, 반전 가능한 자화를 가지는 제1 강자성층을 포함하여 이루어지는기록층;자화의 방향이 고정된 제2 강자성층을 포함하여 이루어지는 참조층; 및상기 제1 강자성층과 상기 제2 강자성층에 끼어 있고, 절연체로 구성되어 이루어지는 장벽층;을 구비하고,상기 중금속층에 흐르는 기입 전류에 의해, 상기 제1 강자성층에서의 자화의 방향이 반전하는,자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 중금속층은 상기 Ir층과 상기 Pt층을 반복 적층하여 이루어지는, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서,상기 중금속층에 있어서 가장 외측의 상기 Pt층이 상기 기록층과 계면을 형성하는, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중 어느 한 항에 있어서,상기 중금속층의 상기 Pt층이, 1층당, 0.6㎚보다 길고 1.5㎚ 이하의 두께를 가지는, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 내지 제4항 중 어느 한 항에 있어서,상기 중금속층의 상기 Ir층이, 1층당, 0.6㎚ 이상 1.5㎚ 이하의 두께를 가지는, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항에 있어서,상기 중금속층에서의 상기 Pt층과 상기 Ir층의 두께의 비가, 1:0.5∼1:0.8의 범위인, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 중금속층은, 상기 Ir층과 상기 Pt층을 한층씩 적층하고, 또한 상기 기록층측과 상기 기록층의 반대측에 각각 별도의 강자성층을 형성하여 이루어지는, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항 내지 제7항 중 어느 한 항에 있어서,상기 기록층, 상기 장벽층 및 상기 참조층의, 상기 중금속층의 적층 방향을 향하여 본 형상이, 상기 중금속층에공개특허 10-2023-0158535-3-서의 상기 기입 전류를 따른 방향의 어느 선에 대해서도 비대칭인, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 내지 제7항 중 어느 한 항에 있어서,상기 기록층, 상기 장벽층 및 상기 참조층의, 상기 중금속층의 적층 방향을 향하여 본 형상이, 상기 중금속층에서의 상기 기입 전류를 따른 방향의 어느 선에 대하여 대칭인, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "각각이 기록층과 장벽층과 참조층을 포함하는, 제1항 내지 제9항 중 어느 한 항에 기재된 자기 저항 효과 소자가 복수, 동일한 상기 중금속층에 설치되어 있는, 자기 메모리."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항 내지 제7항 중 어느 한 항에 기재된 자기 저항 효과 소자가, 저항 크로스바 네트워크의 가중합이 입력되는 전자 뉴런에 사용되는,인공지능 시스템."}
{"patent_id": "10-2023-7034779", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 자기 저항 효과 소자가, 저항 크로스바 네트워크의 크로스 포인트 메모리에 사용되고 있는, 인공지능 시스템."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "중금속층에 흐르는 기입 전류에 의해, 저저항으로, 반전 효율을 저하시키는 일없이, 효율적으로 기록층에서의 자 화의 방향이 반전할 수 있는 자기 저항 효과 소자, 자기 메모리 및 인공지능 시스템을 제공한다. 자기 저항 효과 소자는, Ir층과 Pt층을 적층하여 이루어지는 중금속층과, 중금속층에 대향하도록 형성되고, 반전 가능한 자화를 가지는 제1 강자성층을 포함하여 이루어지는 기록층과, 자화의 방향이 고정된 제2 강자 성층을 포함하여 이루어지는 참조층과, 제1 강자성층과 제2 강자성층에 끼어 있고, 절연체로 구성되어 이루 어지는 장벽층을 구비하고, 중금속층에 흐르는 기입 전류에 의해, 제1 강자성층에서의 자화의 방향이 반 전한다."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은, 자기 저항 효과 소자, 자기 메모리 및 인공지능 시스템에 관한 것이다."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스핀트로닉스(Spintronics) 집적 회로를 실현하게 하기 위해서는, 정보의 기입이 중요하다. 스핀트로닉스에 있 어서 전기적으로 자화를 반전시키기 위해서는, 스핀 주입 자화 반전을 이용하는 방법이 있고, 이것은, 반전 가 능한 자화를 가지는 제1 강자성층을 포함하여 이루어지는 기록층과, 절연체로 구성되어 이루어지는 장벽층과, 자화의 방향이 고정된 제2 강자성층을 포함하여 이루어지는 참조층으로 이루어지는 자기 터널 접합(Magnetic Tunnel Junction: MTJ)에 전류를 흐르게 함으로써 제1 강자성층의 자화를 반전시킨다. 한편, 최근, 전기적으로 자화를 반전시키기 위하여, 스핀 궤도 토크(Spin Orbit Torque: SOT) 유도 자화 반전을 이용하는 방법이 있고, 이 방법을 이용한 MRAM(Magnetic Random Access Memory) 소자가 주목받고 있다. SOT-MRAM 소자는, 중금속층 상에, 기록층/장벽층/참조층을 포함하는 MTJ를 설치하여 구성되어 있고, 중금속층에 전류를 흐르게 하는 것에 의해 스핀 궤도 상호 작용에 의해 스핀류가 유도되고, 스핀류에 의해 분극된 스핀이 기록층에 유입하여, 기록층의 자화가 반전함으로써, 기록층에서의 자화의 방향이, 참조층에서의 자화의 방향으 로 평행한 상태와 반평행한 상태로 전환되어, 데이터를 기록한다(특허문헌 1 내지 3). 또한, SOT-MRAM 소자를 사용한 전자 뉴런이 제안되어 있고, 시냅스 전류의 총계에 의해 뉴런의 자화 방향이 결 정되고, 입력 신호의 가중합인 양극성(bipolar) 전류를 생성하는 시냅스로서 기능하는 저항 크로스바 어레이가 사용되고 있다(특허문헌 4). 선행기술문헌 특허문헌 (특허문헌 0001) 국제공개 제2016/021468호 (특허문헌 0002) 국제공개 제2016/159017호 (특허문헌 0003) 국제공개 제2019/159962호 (특허문헌 0004) 미국특허출원 공개 제2017/0330070호 명세서"}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "그러나, SOT-MRAM 소자의 중금속층에 있어서 β-W 등의 중금속 원소를 사용하면, 비저항이 높기 때문에 기입 효 율의 향상이 기대되는 한편, 소비 전력이 크다. 그래서, 본 발명은, 중금속층에 흐르는 기입 전류에 의해, 저저항으로, 반전 효율을 저하시키는 일없이, 효율적 으로 기록층에서의 자화의 방향이 반전할 수 있는 자기 저항 효과 소자, 자기 메모리 및 인공지능 시스템을 제 공하는 것을 목적으로 한다."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 개념은 다음과 같다."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 2, "content": "[1] Ir층과 Pt층을 적층하여 이루어지는 중금속층과, 상기 중금속층에 대향하도록 형성되고, 반전 가능한 자화를 가지는 제1 강자성층을 포함하여 이루어지는 기록층 과, 자화의 방향이 고정된 제2 강자성층을 포함하여 이루어지는 참조층과, 상기 제1 강자성층과 상기 제2 강자성층에 끼어 있고, 절연체로 구성되어 이루어지는 장벽층 을 구비하고, 상기 중금속층에 흐르는 기입 전류에 의해, 상기 제1 강자성층에서의 자화의 방향이 반전하는, 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 3, "content": "[2] 상기 중금속층은 상기 Ir층과 상기 Pt층을 반복 적층하여 이루어지는, 상기 [1]에 기재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 4, "content": "[3] 상기 중금속층에 있어서 가장 외측의 상기 Pt층이 상기 기록층과 계면을 형성하는, 상기 [1] 또는 [2]에 기 재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 5, "content": "[4] 상기 중금속층의 상기 Pt층이, 1층당, 0.6㎚보다 길고 1.5㎚ 이하의 두께를 가지는, 상기 [1] 내지 [3] 중 어느 한 항에 기재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 6, "content": "[5] 상기 중금속층의 상기 Ir층이, 1층당, 0.6㎚ 이상 1.5㎚ 이하의 두께를 가지는, 상기 [1] 내지 [4] 중 어느 한 항에 기재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 7, "content": "[6] 상기 중금속층에서의 상기 Pt층과 상기 Ir층의 두께의 비가, 1:0.5∼1: 0.8의 범위인, 상기 [1] 내지 [5] 중 어느 한 항에 기재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 8, "content": "[7] 상기 중금속층은, 상기 Ir층과 상기 Pt층을 한층씩 적층하고, 또한 상기 기록층측과 상기 기록층의 반대측 에 각각 별도의 강자성층을 형성하여 이루어지는, 상기 [1]에 기재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 9, "content": "[8] 상기 기록층, 상기 장벽층 및 상기 참조층의, 상기 중금속층의 적층 방향을 향하여 본 형상이, 상기 중금속 층에서의 상기 기입 전류를 따른 방향의 어느 선에 대해서도 비대칭인, 상기 [1] 내지 [7] 중 어느 한 항에 기 재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 10, "content": "[9] 상기 기록층, 상기 장벽층 및 상기 참조층의, 상기 중금속층의 적층 방향을 향하여 본 형상이, 상기 중금속 층에서의 상기 기입 전류를 따른 방향의 어느 선에 대하여 대칭인, 상기 [1] 내지 [7] 중 어느 한 항에 기재된 자기 저항 효과 소자."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 11, "content": "[10] 각각이 상기 기록층과 상기 장벽층과 상기 참조층을 포함하는, 상기 [1] 내지 [9] 중 어느 한 항에 기재된 자기 저항 효과 소자가 복수, 동일한 상기 중금속층에 설치되어 있는, 자기 메모리.[11] 상기 [1] 내지 [7] 중 어느 한 항에 기재된 자기 저항 효과 소자가, 저항 크로스바 네트워크의 가중합이 입력되는 전자 뉴런에 사용되는, 인공지능 시스템."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 12, "content": "[12] 상기 자기 저항 효과 소자가, 저항 크로스바 네트워크의 크로스 포인트 메모리에 사용되고 있는, 상기"}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 13, "content": "[11]에 기재된 인공지능 시스템."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 의하면, Ir층과 Pt층을 적층하여 이루어지는 중금속층과, 중금속층에 대향하도록 형성되고, 반전 가 능한 자화를 가지는 제1 강자성층을 포함하는 기록층과, 자화의 방향이 고정된 제2 강자성층을 포함하여 이루어 지는 참조층과, 제1 강자성층과 제2 강자성층에 끼어 있고, 절연체로 구성되어 이루어지는 장벽층을 구비하고 있으므로, 중금속층에 흐르는 기입 전류에 의해, 저저항으로, 반전 효율을 저하시키는 일없이, 효율적으로 제1 강자성층에서의 자화의 방향을 반전할 수 있다."}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 도면을 참조하면서 본 발명의 실시형태에 대하여 상세하게 설명한다. 본 발명의 실시형태에서 설명한 사 항에 관하여 본 발명의 범위를 변경시키지 않는 범위에서 적절히 설계 변경할 수 있다. [제1 실시형태] 도 1은 본 발명의 제1 실시형태에 관련된 자기 저항 효과 소자을 모식적으로 나타내는 사시도이며, 도 2는 도 1에 나타낸 자기 저항 효과 소자의 단면도이다. 본 발명의 제1 실시형태에 관련된 자기 저항 효과 소자 는, 중금속층과 기록층과 장벽층과 참조층을 포함하고 있고, 기록층이 장벽층을 사이에 두고 참조층과는 반대측, 즉 중금속층 측에 배치되어 구성되고, 참조층이 장벽층을 사 이에 두고 중금속층과는 반대측에 배치되어 구성되어 있다. 기록층과 장벽층과 참조층으로 자 기 터널 접합(Magnetic Tunnel Junction: MTJ)이 구성되어 있다. 그리고, 자기 저항 효과 소자는 중금속층 에 흐르는 전류(「기입 전류」라고 함)에 의해, 스핀 궤도 토크(Spin Orbit Torque: SOT) 유기 자화 반전을 이용하여, 기록층에서의 제1 강자성층에서의 자화의 방향이 반전하는 MRAM(Magnetic Random Access Memory) 소자를 구성한다. 중금속층은 Ir층과 Pt층을 적층하여 구성되어 있다. 중금속층은 기판 위에 필요에 따라 버 퍼층을 설치하여 그 위에 구성된다. 중금속층은 Ir층과 Pt층을 적층하여 구성되는 경우에는, 복수의 Pt층 중 가장 외측, 즉 적층 방향 중 가장 기록층 측의 Pt층이 기록층과 계면을 형성하는 것이 바람직하다. 중금속층에 있어서 기록층 측에 Pt층을 설치하는 쪽이, Ir층을 설치하는 것 보다 도, 스핀 홀 각 θSH, 전기 저항율 ρ, 전기 전도도 σSH가 모두 바람직하기 때문이다. 중금속층은 Ir층(1 2)과 Pt층이 한층씩 적층되는 경우라도 된다. 이 경우에도, Ir층이 기판 측에 설치되고, Pt층이 기판과는 반대측의 기록층 측에 설치되는 것이 바람직하다. 또한, 도 1 및 도 2에 나타낸 바와 같이, Ir 층과 Pt층이 반복하여 각각 적층되는 경우라도 된다. Ir층과 Pt층이 각각 반복하여 복수 적층 되는 경우, 기판 측, 버퍼층 측은 Pt층이라도 되고, Ir층이라도 되고 어느 것이라도 된다. 즉, 중금속층의 일부를 구성하는 Ir층과 Pt층 중, 기록층에 가까운 하나의 층이 Pt층이면 된다. Ir층과 Pt층이 반복 적층되는 경우에는, Pt층은 1층당, 0.6㎚보다 길고 1.5㎚ 이하의 두께를 가지 는 것이 바람직하다. Ir층은 1층당, 0.6㎚ 이상 1.5㎚ 이하의 두께를 가지는 것이 바람직하다. 여기에서, Ir층이란 Ir(이리듐)으로 이루어지는 층이며, Pt층이란 Pt(백금)으로 이루어지는 층이다. Ir층과 Pt층이 적어도 1, 2층 이상 설치되고, 중금속층 전체로서 약 10㎚ 이하로 되도록 적층수가 조정되고, 예를 들면 6, 7층 있으면 전류를 흐르게 하는 데에는 충분하다. 기록층은 반전 가능한 자화를 가지는 제1 강자성층을 포함하고, 중금속층의 최표면층인 Pt층에 대 향하도록, 예를 들면 접하도록 설치된다. 기록층은 0.8㎚ 이상 5.0㎚ 이하의 두께를 가지고, 바람직하게는 1.0㎚ 이상 3.0㎚ 이하이다. 기록층은 제1 강자성층에 대하여 수직 방향으로 자화되어 있어도 된다. 그러므 로, 기록층은 막면에 대하여 수직한 방향에서 자화 반전 가능하도록 구성되어 있다. 그리고, 「수직 방향으 로 자화되어 있다」란, 막면에 평행한 자화 성분을 가져도 되는 것을 포함하는 의미이다. 기록층은 제1 강 자성막에 대하여 면내 방향으로 자화되어 있어도 된다. 그러므로, 기록층은 막면에 대하여 면내 방향으로 자화 반전 가능하도록 구성되어 있다. 그리고, 「면내 방향으로 자화되어 있다」란, 막면에 수직한 자화 성분을 가져도 되는 것을 포함하는 의미이다. 기록층에 계면 자기 이방성을 발생시키기 위해 기록층, 즉 제1 강자성층은 CoFeB, FeB, CoB 등에 의해 구성된다. 미세한 MTJ의 영역에 있어서, 형상 자기 이방성을 이용하는 경우에는, CoFeB, FeB, CoB를 막 두께 방향의 가장 길이를 길게 가공하고, 이들 단층(單層)을 기록층으로 해도 된다. 장벽층은 기록층의 제1 강자성층에 대향하여 형성되어 있다. 장벽층은 MgO, Al2O3, AlN, MgAlO 등 의 절연 재료, 특히 MgO로 형성되는 것이 바람직하다. 또한, 장벽층은 0.1㎚ 이상 2.5㎚ 이하, 바람직하게 는 0.5㎚ 이상 1.5㎚ 이하의 두께를 가진다. 참조층은 도 1 및 도 2에 나타낸 바와 같이 단층으로 구성해도 되고, 예를 들면 강자성층, 비자성층 및 강 자성층이 이 순서로 적층된 3층의 적층 페리 구조를 가져도 된다. 이 경우, 한쪽의 강자성층의 자화의 방향과 다른 쪽의 강자성층의 자화의 방향은 반평행이다. 기록층이 수직 방향으로 자화되어 있는 경우에는, 한쪽의 강자성층의 자화가 -z방향을 향하고 있고, 다른 쪽의 강자성층의 자화가 +z방향을 향하고 있다. 기록층이 면내 방향으로 자화되어 있는 경우에는, 한쪽의 강자성층의 자화가 예를 들면 -x방향을 향하고 있고, 다른 쪽의 강자성층의 자화가 +x방향을 향하고 있다. 한쪽의 강자성층, 다른 쪽의 강자성층의 자화의 방향은 xy면 내에 있 으면 된다. 참조층의 가장 장벽층 측의 제2 강자성층과 장벽층의 계면에서 계면 자기 이방성이 발생하도록, 참 조층의 가장 장벽층 측의 제2 강자성층의 재질과 두께가 선정된다. 이와 같이 참조층을 적층 페리 구조로 하고, 또한, 참조층의 한쪽의 강자성층의 자화와 다른 쪽의 강자성층의 자화를 반강자성적으로 결합 함으로써, 참조층의 한쪽의 강자성층의 자화와 다른 쪽의 강자성층의 자화를 수직 방향으로 또는 면내 방향 으로 고정하고 있다. 참조층의 한쪽의 강자성층의 자화와 다른 쪽의 강자성층의 자화를 층간 상호 작용에 의해 반강자성적으로 결합하여 자화 방향을 고정해도 된다. 그리고, 참조층에서의 제2 강자성층 등은, 기록 층을 구성하는 강자성 재료 등과 동일한 재료로 구성된다. 여기에서, 도 1에 나타낸 바와 같이, 기록층, 장벽층 및 참조층은 원기둥 형상을 띠고 있고, 기록 층, 장벽층 및 참조층의, 중금속층의 적층 방향을 향하여 본 형상, 즉 평면에서 볼 때의 형상 이, 원의 중심을 통과하는 선에 대하여 선대칭인 형상을 가지고 있고, 즉 중금속층에서의 기입 전류의 흐르 는 방향 중 어느 선에 대하여 선대칭이다. 캡층은 산화 방지를 위해, 예를 들면 Ta 등의 도전성(導電性) 재료로 형성된 1.0㎚ 정도의 층이며, 참조층 에 인접하여 형성되어 있어도 된다. 또한, 캡층은 MgO 등의 비자성층에서 형성되어 있어도 되고, 캡층 에 터널 전류가 흐르고, 제3 단자(T3)로부터 참조층에 전류가 흐른다. 제1 단자(T1)와 제2 단자(T2)가, 중금속층의 상하 어느 하나에 또는 한쪽을 하향으로 다른 쪽을 상향으로, 기록층/장벽층/참조층으로 이루어지는 MTJ를 사이에 두고 설치되어 있다. 도시하는 예에서는, 제1 단자(T1)가 중금속층 상에 설치되고, 제2 단자(T2)가, 중금속층 상에서 기록층/장벽층/참조층 으로 이루어지는 MTJ를 사이에 두고, 제1 단자(T1)와는 반대측에 설치되어 있다. 제1 단자(T1)는, FET형의 제1 트랜지스터(Tr1)의 소스, 드레인의 어느 한쪽에 접속되고, 제1 트랜지스터(Tr1)의 소스, 드레인 중 어느 다 른 쪽은 제1 비트선에 접속되고, 기입 전압 Vw를 공급하는 전원(기입 전원)에 접속되고, FET형의 제1 트랜지스 터(Tr1)의 게이트가 워드선에 접속된다. 제2 단자(T2)는 예를 들면 어스에 접속된다. 그 때, FET형의 제2 트랜 지스터(Tr2)를 개재해도 된다. 제2 단자(T2)가 제2 트랜지스터(Tr2)를 통하여 제2 비트선에 접속되고, 제1 단자 (T1)와 제2 단자(T2)의 전위차에 따라 기입 전류 Iw를 흐르게 하는 방향을 변경하도록 해도 된다. 예를 들면, 제1 비트선을 High 레벨로 설정하고, 제2 비트선을 Low 레벨로 설정하고, 제1 단자(T1)로부터 제2 단자(T2)로 기입 전류 Iw를 흐르게 한다. 반대로, 제1 비트선을 Low 레벨로 설정하고, 제2 비트선을 High 레벨로 설정하고, 제2 단자(T2)로부터 제1 단자(T1)로 기입 전류 Iw를 흐르게 한다. 판독 시는, 제2 단자(T2)에 판독 전류가 흐르 지 않도록, 제2 트랜지스터(Tr2)를 오프로 한다. 제3 단자(T3)는 캡층 위에 캡층과 접하여 설치되어 있다. 제3 단자(T3)는 기록층, 장벽층 및 참조층과 동일한 원기둥 형상이며, 제3 단자(T3)는 캡층의 상면에 배치되고, 해당 상면의 전체면을 커 버하고 있고, 캡층을 경유하여 참조층과 전기적으로 접속되어 있다. 제3 단자(T3)는 FET형의 제3 트랜 지스터(Tr3)의 소스, 드레인 중 어느 한쪽에 접속되고, 제3 트랜지스터(Tr3)의 소스, 드레인 중 어느 다른 쪽은 제3 비트선에 접속되고, 판독 전압 VRead를 공급하는 전원(판독 전원)에 접속되고, 제3 트랜지스터(Tr3)의 게이 트가 판독 전압선에 접속된다. 제2 트랜지스터(Tr2)를 오프하는 것에 의해, 제2 단자(T2)에 전류를 흐르게 하지 않도록 할 수 있다. 도 1에 나타낸 자기 저항 효과 소자로의 기입 방법에 대하여 설명한다. 자기 저항 효과 소자는, 기록층 과 참조층 중 장벽층을 개재하여 각각 인접하고 있는 제1 강자성층과 제2 강자성층의 자화 방향이 평행인지, 반평행인지에 의해, MTJ의 저항이 변화된다. 그러므로, 자화 방향이 평행의 상태인지 반평행의 상태 인지에 의해 \"0\"과 \"1\"의 1비트 데이터를 할당하고, 자기 저항 효과 소자에 데이터를 기억시킨다. 이하 구체적으로 설명한다. 먼저, 데이터 \"1\"을 기억하고 있는 자기 저항 효과 소자에 데이터 \"0\"을 기입하 는 경우를 설명한다. 초기 상태에서는, 도 3에 나타낸 바와 같이, 자기 저항 효과 소자는, 데이터 \"1\"을 기 억하고 있고, 기록층의 자화 M11의 방향이 상향이고, 참조층의 자화 M12의 방향이 하향이며, 자화 M11 와 자화 M12의 방향이 반평행 상태라고 한다. 제1 트랜지스터(Tr1) 및 제3 트랜지스터(Tr3)가 오프되어 있는 것으로 한다. +x방향으로 외부 자장 H0을 인가한다. 이 상태에 있어서, 제1 트랜지스터(Tr1)를 온으로 하고, 제1 단자(T1)에 기입 전압 Vw를 인가한다. 그렇게 하면, 기입 전압 Vw가 그라운드 전압보다 높게 설정되어 있으므로, 제1 단자(T1)로부터 중금속층을 경유하여 제2 단자(T2)에 기입 전류 Iw가 흐르고, 중금속층의 일단부 (一端部)로부터 타단부(他端部)로 +x방향으로 기입 전류 Iw가 흐른다. 이 때, 제3 트랜지스터(Tr3)가 오프이므 로, 제1 단자(T1)로부터 MTJ를 경유하여 제3 단자(T3)로 전류는 흐르지 않는다. 기입 전류 Iw는 펄스 전류이므 로, 제1 트랜지스터(Tr1)가 온 상태의 시간을 조정하는 것에 의해, 기입 전류 Iw의 펄스폭을 변화시킨다. 기입 전류 Iw가 중금속층에 흐르면, 중금속층 내에서, 스핀 궤도 상호 작용에 의한 스핀 홀 효과에 의해 스 핀류(스핀 각운동의 흐름)이 생기고, 서로 반대 방향의 스핀이 각각 중금속층의 ±z방향의 대응하는 방향으 로 흐르고, 중금속층 내에서 스핀이 편재한다. 그리고, 중금속층을 흐르는 스핀류에 의해, 일방향을 향 한 스핀이 기록층에 흡수된다. 기록층의 제1 강자성층에서는, 흡수된 스핀에 의해 자화 M11에 토크가 작용하고, 토크에 의해 자화 M11이 회전하여 상향의 자화 M11이 반전하여 하향으로 되어 자화 M11와 자화 M12의 방향이 평행 상태로 된다. 예를 들면 외부 자장 H0을 +x방향으로 인가하는 것에 의해 스핀에 의한 토크가 제거되 어, 자화 M11은 -z방향을 향한 상태로 된다. 그 후, 제1 트랜지스터(Tr1)를 오프로 하여 기입 전류 Iw를 멈춤으 로써, 자화 M11이 -z방향으로 고정되고, 데이터 \"0\"이 기억된다. 이 상태를 나타낸 것이 도 4이다. 다음으로, 데이터 \"0\"을 기억하고 있는 자기 저항 효과 소자에 데이터 \"1\"을 기입하는 경우를 설명한다. 초 기 상태에서는, 도 5에 나타낸 바와 같이, 자기 저항 효과 소자는 데이터 \"0\"을 기억하고 있고, 기록층의 자화 M11의 방향이 하향이고, 참조층의 자화 M12의 방향이 하향이며, 자화 M11와 자화 M12의 방향이 평행 상태라고 한다. 제1 트랜지스터(Tr1) 및 제3 트랜지스터(Tr3)는 오프로 되어 있는 것으로 한다. +x방향으 로 외부 자장 H0을 인가한다. 이 상태에 있어서, 제1 트랜지스터(Tr1)를 온으로 하고, 제1 단자(T1)에 기입 전 압 Vw를 인가한다. 그렇게 하면, 기입 전압 Vw가 그라운드 전압보다 낮게 설정되어 있으므로, 제2 단자(T2)로부 터 중금속층을 경유하여 제1 단자(T1)에 기입 전류 Iw가 흐르고, 중금속층의 타단부로부터 일단부로 -x 방향으로 기입 전류 Iw가 흐른다. 이 때, 제3 트랜지스터(Tr3)가 오프이므로, 제2 단자(T2)로부터 MTJ를 경유하 여 제3 단자(T3)로 전류는 흐르지 않는다. 기입 전류 Iw는 펄스 전류이므로, 제1 트랜지스터(Tr1)가 온 상태의 시간을 조정하는 것에 의해, 기입 전류 Iw의 펄스폭을 변화시킬 수 있다. 기입 전류 Iw가 중금속층에 흐르면, 중금속층 내에서, 스핀 궤도 상호 작용에 의한 스핀 홀 효과에 의해 스핀류(스핀 각운동의 흐름)가 생기고, 서로 반대 방향의 스핀이 각각 중금속층의 ±z방향의 대응하는 방향으로 흐르고, 중금속층 내 에서 스핀이 편재한다. 그리고, 중금속층을 흐르는 스핀류에 의해, 일방향을 향한 스핀이 기록층에 유 입한다. 기록층의 제1 강자성층에서는, 유입된 스핀에 의해 자화 M11에 토크가 작용하고, 토크에 의해 자화 M11이 회전하여 하향의 자화 M11이 반전하여 상향으로 되고 자화 M11와 자화 M12의 방향이 반평행 상태로 된다. 예를 들면, 외부 자장 H0을 +x방향으로 인가하는 것에 의해 스핀에 의한 토크가 제거되어, 자화 M11은 +z방향을 향한 상태로 된다. 그 후, 제1 트랜지스터(Tr1)를 오프로 하여 기입 전류 Iw를 멈춤으로써, 자화 M11이 +z방향 으로 고정되고, 데이터 \"1\"이 기억된다. 이와 같이, 중금속층에 기입 전류 Iw를 흐르게 함으로써, 기록층 을 자화 반전하고, 데이터가 고쳐 쓰여진다. 이 상태를 나타낸 것이 도 6이다. 따라서, 자기 저항 효과 소자에서는, 중금속층의 일단부와 타단부 사이에 기입 전류 Iw를 흐르게 함으 로써, 기록층의 자화 방향을 반전시키고, 데이터 \"0\" 또는 데이터 \"1\"을 기입할 수 있다. 그리고, 자기 저항 효과 소자는, 중금속층의 일단부(제1 단자(T1))와 타단부(제2 단자(T2)) 사이에 전 압을 인가하여, 중금속층에 기입 전류를 흐르게 하고, 또한 제3 단자(T3)를 통하여 MTJ에 전압을 인가하여 기록층의 강자성층의 자기 이방성을 작게 함으로써, 중금속층으로부터 주입되는 스핀에 의해 기록층 의 자화 M11을 자화 반전하도록 해도 된다. 다음으로, 데이터의 판독 방법에 대하여 도 7을 참조하면서 설명한다. 제1, 제3 트랜지스터(Tr1), Tr3은 오프되 어 있는 것으로 한다. 먼저, 기입 전압 Vw를 판독 전압 VRead보다 높은 전압으로 설정한다. 다음으로, 판독은 제1 트랜지스터(Tr1) 및 제3 트랜지스터(Tr3)를 온으로 하여, 제1 단자(T1)에 기입 전압 Vw를 인가하고, 제3 단자 (T3)에 판독 전압 VRead를 인가한다. 기입 전압 Vw가 판독 전압 VRead보다 높게 설정되어 있으므로, 제1 단자(T1) 로부터 중금속층, 기록층, 장벽층, 참조층, 캡층, 제3 단자(T3)의 순으로 판독 전류 Ir이 흐른다. 판독 전류 Ir은 장벽층을 관통하여 흐른다. 판독 전류 Ir이 검출기(도시하지 않음)에 의해 검출된다. 판독 전류 Ir은 MTJ의 저항값에 의해 크기가 변하므로, 판독 전류 Ir의 크기로부터 MTJ가 평행 상태인 지 반평행 상태인지, 즉 MTJ가 데이터 \"0\"을 기억하고 있는지, 데이터 \"1\"을 기억하고 있는지를 판독할 수 있다. 판독 전류 Ir은 펄스 전류이며, 제3 트랜지스터(Tr3)를 온으로 하는 시간을 조정함으로써, 펄스폭을 조정 한다. 여기에서, 판독 전류 Ir은, 판독 전류 Ir이 MTJ를 흘렀을 때, 판독 전류 Ir에 의해 기록층이 스핀 주입 자화 반전되지 않는 정도의 약한 전류로 설정하는 것이 바람직하다. 기입 전압 Vw와, 판독 전압 VRead의 전위차를 적절 히 조정하여, 판독 전류 Ir의 크기를 조정한다. 또한, 제1 트랜지스터(Tr1)를 온으로 하여 기입 전압 Vw를 온으 로 하고 나서, 제3 트랜지스터(Tr3)를 온으로 하여 판독 전압 VRead를 온으로 하는 것이 바람직하다. 제3 단자 (T3)로부터 MTJ를 통하여 제2 단자(T2)에 전류가 흐르는 것을 억제할 수 있고, MTJ에 판독 전류 이외의 전류의 흐름이 억제되기 때문이다. 그 후, 제3 트랜지스터(Tr3)를 오프로 한 후, 제1 트랜지스터(Tr1)를 오프로 한다. 제1 트랜지스터(Tr1)를 제3 트랜지스터(Tr3)보다 나중에 오프로 함으로써, 즉, 기입 전압 Vw를 판독 전압 VRead보다 나중에 오프로 함으로써, 제3 단자(T3)로부터 MTJ 및 중금속층을 통하여 제2 단자(T2)로, 판독 전압 VRead와 그라운드 전압의 전위차에 따른 전류가 흐르는 것을 억제할 수 있다. 따라서, 자기 저항 효과 소자는 장벽층을 보호할 수 있고, 장벽층을 더욱 얇게 할 수도 있고, 나아가, MTJ를 흐르는 전류에 의해 기록층의 자화 상태가 변 화되는 Read 디스터브도 억제할 수 있다. 제1 실시형태에 관련된 자기 저항 효과 소자로의 다른 기입 방법에 대하여 설명한다. 그리고, 후술하는 인 공지능 시스템에 적용되는 경우로서 설명기 위해, 후술하는 도 15에 나타낸 바와 같이, 동일한 중금속층(11a, 1lb, 11c) 위에 복수의 기록층, 장벽층 및 참조층이 MTJ로서 설치되어 있다고 한다. 초기 상태로서 는, 중금속층의 제1 단자(T1)에 접속된 제1 트랜지스터(Tr1)와, 각 MTJ의 제3 단자(T3)에 접속된 제3 트랜 지스터(Tr3)가 모두 오프라고 한다. 필요에 따라 제3 단자(T3)에 접속된 제3 트랜지스터(Tr3)를 온으로 하여 기 록층의 자기 이방성을 작게 한다. 기입 전압 Vw를 양의 전압으로 설정하고, 제1 단자(T1)에 접속된 제1 트 랜지스터(Tr1)를 온으로 하고, 기입 전류 Iw를 제1 단자(T1)로부터 제2 단자(T2)로 흐르게 한다. 이로써, MTJ의 자기 이방성 상수가 작으므로, 수직 자화를 가지는 기록층은 회전하고 안정된 방향으로 자화 용이 축은 정 해지지 않는다. 다음으로, 각 MTJ에서의 제3 단자(T3)에 접속된 제3 트랜지스터(Tr3)를 모두 온으로 하여 기입 보조 전류 IWA를 흐르게 하고, 각 흐르게 한 개소만이 기입된다. 그 후, 각 MTJ에서의 제3 단자(T3)에 접속된 제 3 트랜지스터(Tr3)를 모두 오프로 하고, 제1 단자(T1)에 접속된 제1 트랜지스터(Tr1)를 오프로 한다. 다음으로, 기입 전압 Vw를 음의 전압으로 하고, 제1 단자(T1)에 접속된 제1 트랜지스터(Tr1)를 온으로 하고, 제 2 단자(T2)로부터 제1 단자(T1)로 기입 전류 Iw를 흐르게 한다. 기록층의 자기 이방성 상수 △을 5∼15로 작게 하면, 기입 전류 Iw를 흐르게 하면 수직 자화를 가지는 기록층은 회전하고 안정된 방향으로 자화 용이 축은 정해지지 않는다. 그 후, 데이터 \"1\"을 기입하고자 하는 MTJ에서의 제3 단자(T3)에 접속된 제3 트랜지스터 (Tr3)를 온으로 하여 기입하는 MTJ를 선택하여, 기입 보조 전류 IWA를 흐르게 하면, 수직 자화를 가지는 기록층 은 기입 보조 전류 IWA의 흐르는 방향으로 규정되고, 스핀 트랜스퍼 토크에 의해 자화 용이 축이 안정 상태 로 반전한다. 본 소자를 크로스바 네트워크의 크로스 포인트 메모리로서 사용하는 경우에는, 기록층의 자기 이방성 상수 △을 5∼15로 작게 하면, 기입 전류 Iw를 흐르게 하면 수직 자화를 가지는 기록층은 회전하고 안정된 방향으로 자화 용이 축은 정해지지 않지만, 이것을 후술하는 자장 인가용의 배선으로 기입한다. 이 때, 기록층의 자기 이방성 상수 △은 5∼15로 작으므로, 작은 전류 자장에서 기입을 행하는 것이 가능하다. 도 8은, 자기 저항 효과 소자에 데이터를 기입하는 신호의 타이밍 차트이다. 기입 전류 Iw 및 기입 보조 전류 IWA는 펄스형의 전류로 한다. 도 8에 나타낸 바와 같이, 기입 전류 Iw의 펄스 및 기입 보조 전류 IWA의 펄스는, 적어도 일부가 시간적으로 중첩을 가지는 타이밍이다. 예를 들면 도 8에 나타낸 바와 같이, 기입 전류 Iw의 펄스 가 먼저 온으로 되고, 기입 전류 Iw의 펄스가 오프로 되기 전에, 기입 보조 전류 IWA의 펄스가 온으로 된다. 이 후, 기입 전류 Iw의 펄스가 오프로 되고, 기입 보조 전류 IWA의 펄스가 오프로 된다. 그리고, 모든 MTJ에 일괄하여 데이터 \"1\"을 기입한 후, 선택한 MTJ만 데이터 \"0\"을 기록하도록 해도 된다. 또한, 판독 동작은, 제1 단자(T1)에 접속된 제1 트랜지스터(Tr1)를 온으로 한 후, 판독하려는 MTJ의 제3 단자 (T3)에 접속된 제3 트랜지스터(Tr3)를 온으로 하고, 판독하려는 MTJ에 판독 전류 Ir을 흐르게 함으로써 행한다. 판독 방법은 제1 실시형태와 동일하다. 본 발명의 제1 실시형태에 관련된 자기 저항 효과 소자는, Ir층과 Pt층을 적층하여 이루어지는 중 금속층과, 중금속층에 대향하고, 바람직하게는 중금속층 중 최상층이 되는 하나의 Pt층 측에 설치되고, 반전 가능한 자화를 가지는 제1 강자성층을 포함하는 기록층과, 자화의 방향이 고정된 제2 강자 성층을 포함하여 이루어지는 참조층과, 제1 강자성층과 제2 강자성층에 끼어 있고, 절연체로 구성되어 이루 어지는 장벽층을 구비하고 있으므로, 중금속층에 흐르는 기입 전류에 의해, 저저항으로, 반전 효율을 저하시키는 일없이, 효율적으로 기록층에서의 제1 강자성층에서의 자화의 방향이 반전할 수 있다. 그리고, 기록층, 장벽층 및 참조층의 평면에서 볼 때의 형상을 조정하거나, 기록층 및 참조층 에서의 스핀의 방향을 각각 조정하거나 하는 것에 의해, 외부 자장을 이용하지 않을 수도 있다. 또한, 기록 층, 참조층의 자화의 방향도, 면내 평행이라도, 면내 수직이라도 어느 쪽이라도 적용할 수 있다. (제2 실시형태) 도 9는, 본 발명의 제2 실시형태에 관련된 자기 저항 효과 소자의 단면도이다. 제2 실시형태에서는, 도 9에 나타낸 바와 같이, 중금속층은 Ir층과 Pt층을 한층씩 적층하고 있고, 또한 그 양측에, 한쪽의 강자 성층과 다른 쪽의 강자성층이 대응하여 설치되어 구성되어 있다. 그 때, 한쪽의 강자성층의 자화 M21과 다른 쪽의 강자성층의 자화 M22는, 모두 반대 방향이다. 즉, 기판 위에 버퍼층을 필요에 따라 설치하고, 그 위에 중금속층이 설치되어 구성되는 경우에 있어서, 중금속층의 기판 또는 버퍼층 측에 한쪽의 강자성층이 설치되고, 기록층 측에 다른 쪽의 강자성층이 설치되어 있다. Ir층과 Pt층이 한층씩으로 되어 있는 것은, 한쪽의 강자성층과 다른 쪽의 강자성층이 반강자성 결합하기 때문이다. 제2 실시형태에서는, 한쪽의 강자성층, 다른 쪽의 강자성층이 모두, Co 등의 수직 자화층인 경우에는, 기록층 및 참조층도 수직 자화층이 바람직하다. 제2 실시형태에서는, 한쪽의 강자성층과 다른 쪽의 강자성층이 중금속층 중 특히 Ir층 및 Pt층 의 적층 부분에 전류를 흐르게 하면 스핀 홀 효과에 의해 한쪽의 강자성층, 다른 쪽의 강자성층에 서의 자화가 반전하고, 한쪽의 강자성층, 다른 쪽의 강자성층의 자화 반전의 영향을 받아 기록층이 자화 반전한다. 도 10의 좌측에 나타낸 바와 같이 +x방향으로 기입 전류 Iw를 흐르게 함으로써, 한쪽의 강자성 층의 자화 M21과 다른 쪽의 강자성층의 자화 M22가 반전하고, 이로써, 기록층의 자화 M11의 방향이 반전한다. 그 상태에 있어서, -x방향으로 기입 전류 Iw를 흐르게 하는 것에 의해, 한쪽의 강자성층의 자화 M21과 다른 쪽의 강자성층의 자화 M22가 반전하고, 이로써, 도 10의 우측에 나타낸 바와 같이, 기록층 의 자화 M11의 방향이 반전한다. 여기에서, 중금속층의 Ir층과 Pt층의 바람직한 두께에 대하여 설명한다. 예를 들면, 한쪽의 강자성 층 및 다른 쪽의 강자성층이 모두 Co로 구성되어 있는 경우에는, Pt층은 0.6㎚ 이상 1.0㎚ 이하로 하는 것이 바람직하고, 이 경우에는, Ir층은 0.45㎚ 이상 0.65㎚ 이하, 1.3㎚ 이상 1.5㎚ 이하가 양호하다. 한쪽의 강자성층과 다른 쪽의 강자성층이 반강자성 결합하기 때문이다. 한쪽의 강자성층 및 다른 쪽의 강자성층은 모두 1㎚ 이하가 바람직하다. 제2 실시형태에 관련된 자기 저항 효과 소자은 Ir층과 Pt층을 한층씩 적층하고, 그 상하에 한쪽의 강자성층, 다른 쪽의 강자성층을 더 적층하여 이루어지는 중금속층과, 중금속층에 대향하고 Pt 층 측에 다른 쪽의 강자성층을 개재하여 설치되고, 반전 가능한 자화를 가지는 제1 강자성층을 포함하 는 기록층과, 자화의 방향이 고정된 제2 강자성층을 포함하여 이루어지는 참조층과, 제1 강자성층과 제 2 강자성층에 끼어 있고, 절연체로 구성되어 이루어지는 장벽층을 구비하고 있으므로, 중금속층에 흐르 는 기입 전류에 의해, 저저항으로, 반전 효율을 저하시키는 일없이, 효율적으로, 중금속층에서의 상하의 한 쪽의 강자성층, 다른 쪽의 강자성층의 자화의 방향이 모두 반전하고 이에 의해 기록층에서의 제1 강자성층에서의 자화의 방향이 반전할 수 있다. 그리고, 도 9 및 도 10에 나타낸 바와 같이, 중금속층과 기록층 사이에는, 제1 비자성층이 형성되 어 있고, 중금속층과 기록층의 결정 구조를 분단하고 있다. 또한, 장벽층에 인접하는 참조층의 제2 강자성층의 장벽층과는 반대측에는 제2 비자성층이 형성되어 있고, 제2 비자성층의 상하의 층 의 결정 구조를 분단하고 있다. 제1 비자성층, 제2 비자성층은 W, Ta, Mo, Hf 등으로부터 하나 이상의 원소가 선택된다. 또한, 도 9에 예시한 바와 같이, 제2 비자성층을 사이에 두고 제2 강자성층과는 반대측에는, 예를 들면 (Co/Pt)n/Ir/(Co/Pt)m으로 이루어지는 고착층이 형성되어 있고, 참조층의 제2 강자성층의 자화 M12의 방향을 고정하여 핀 고정하고 있다. 이와 같은 경우, 제2 강자성층과 고착층을 포함하여 참조층으로 칭해도 된다. 상기의 m, n은 임의의 자연수다. (제3 실시형태) 도 11은, 본 발명의 제3 실시형태에 관련된 자기 저항 효과 소자의 단면도이다. 제3 실시형태에 있어서도, 제2 실시형태와 마찬가지로, 중금속층은 Ir층과 Pt층을 한층씩 적층하고 있고, 또한 그 양측에, 한 쪽의 강자성층과 다른 쪽의 강자성층이 대응하여 설치되어 구성되어 있다. 그 때, 한쪽의 강자성층(1 4)의 자화 M21과 다른 쪽의 강자성층의 자화 M22는 모두 반대 방향이다. 즉, 기판 위에 버퍼층을 필 요에 따라 설치하고, 그 위에 중금속층이 설치되어 구성되는 경우에 있어서, 중금속층의 기판 또는버퍼층 측에 한쪽의 강자성층이 설치되고, 기록층 측에 다른 쪽의 강자성층이 설치되어 있다. Ir층과 Pt층이 한층씩으로 되어 있는 것은, 한쪽의 강자성층과 다른 쪽의 강자성층이 반강자성 결합하기 때문이다. 제3 실시형태에서는, 한쪽의 강자성층, 다른 쪽의 강자성층이 모두, CoFeB 등의 수평 자화층인 경우에 는, 기록층 및 참조층도 수평 자화층이 바람직하다. 제3 실시형태에서는, 한쪽의 강자성층과 다른 쪽의 강자성층이 중금속층 중 특히 Ir층 및 Pt층 의 적층 부분에 전류를 흐르게 하면 스핀 홀 효과에 의해 한쪽의 강자성층, 다른 쪽의 강자성층에 서의 자화가 반전하고, 한쪽의 강자성층, 다른 쪽의 강자성층의 자화 반전의 영향을 받아 기록층이 자화 반전한다. 도 12의 좌측에 나타낸 바와 같이 +x방향으로 기입 전류 Iw를 흐르게 함으로써, 한쪽의 강자성 층의 자화 M21과 다른 쪽의 강자성층의 자화 M22가 반전하고, 이로써, 기록층의 자화 M11의 방향이 반전한다. 그 상태에 있어서, -x방향으로 기입 전류 Iw를 흐르게 함으로써, 한쪽의 강자성층의 자화 M21과 다른 쪽의 강자성층의 자화 M22가 반전하고, 이로써, 도 12의 우측에 나타낸 바와 같이, 기록층의 자화 M11의 방향이 반전한다. 여기에서, 중금속층의 Ir층과 Pt층의 바람직한 두께에 대해서는 제2 실시형태와 동일하다. 또한, 도 11에 예시한 바와 같이, 제2 비자성층을 사이에 두고 제2 강자성층과는 반대측에는, 예를 들면 (Co/Pt)n/Ir/(Co/Pt)m으로 이루어지는 고착층이 형성되어 있고, 참조층의 제2 강자성층의 자화 M12의 방향을 고정하여 핀 고정하고 있다. 이와 같은 경우, 제2 강자성층과 고착층을 포함하여 참조층으로 칭해도 된다. 상기의 m, n은 임의의 자연수다. 제3 실시형태에 관련된 자기 저항 효과 소자은 Ir층과 Pt층을 한층씩 적층하고, 그 상하에 한쪽의 강자성층, 다른 쪽의 강자성층을 더 적층하여 이루어지는 중금속층과, 중금속층에 대향하고 Pt 층 측에 다른 강자성층을 개재하여 설치되고, 반전 가능한 자화를 가지는 제1 강자성층을 포함하는 기 록층과, 자화의 방향이 고정된 제2 강자성층을 포함하여 이루어지는 참조층과, 제1 강자성층과 제2 강 자성층에 끼어 있고, 절연체로 구성되어 이루어지는 장벽층을 구비하고 있으므로, 중금속층에 흐르는 기입 전류에 의해, 저저항으로, 반전 효율을 저하시키는 일없이, 효율적으로, 중금속층에서의 상하의 한쪽 의 강자성층 및 다른 쪽의 강자성층의 자화의 방향이 모두 반전하고, 이로써 기록층에서의 제1 강 자성층에서의 자화의 방향이 반전할 수 있다. [제4 실시형태] 도 13은, 제4 실시형태에 관련된 자기 저항 효과 소자를 모식적으로 나타내는 사시도이다. 도 14는, 도 13 에 나타낸 제3 단자(T3)의 평면도이다. 제4 실시형태에 관련된 자기 저항 효과 소자는, 제1 실시형태에 관 련된 자기 저항 효과 소자와 다음의 점에서 상이하다. 즉, 기록층, 장벽층 및 참조층이 원기둥 형상이 아니라, X축 및 y축으로 경사져 z축을 따라 연장되는 면에서 절결(切缺)한 절결부(NA)를 가진다. 이 와 같이, 기록층, 장벽층 및 참조층의, 중금속층의 적층 방향을 향하여 본 형상이, 즉 평면에 서 볼 때의 형상이, 중금속층에서의 기입 전류가 흐르는 방향의 어느 선에 대하여 비대칭이다. 절결부(NA) 를 형성하는 것에 의해 세차(歲差) 운동하기 쉬운 방향이 결정된다. 외부 자장을 인가하지 않고, 기록층의 자화 방향을 반전시켜 유지할 수 있다. 그리고, MTJ를 구성하는 기록층, 장벽층, 참조층, 캡층 , 단자 등의 재료, 두께는 제1 실시형태와 동일하다. 또한, 제1 실시형태뿐만 아니라, 제2 내지 제3 실시형 태에 있어서도 적용된다. [제5 실시형태] 본 발명의 제5 실시형태에 관련된 자기 메모리에 대하여 상세하게 설명한다. 도 15는, 본 발명의 제5 실시 형태에 관련된 자기 메모리를 모식적으로 나타내는 사시도이다. 제5 실시형태에 관련된 자기 메모리는 제1 내지 제4 실시형태와는 상이하고, 복수의 자기 저항 효과 소자가 동일한 중금속층(11a)의 상하 어딘가에, 도시한 형태에서는 중금속층(11a, 1lb, 11c) 위에, 어레이형으로 배열되어 구성되어 있다. 도 15에 나타낸 바와 같이, 하나의 중금속층(11a) 위에 복수 개, 예를 들면 자기 저항 효과 소자(M11, M12, M13, M14, M15)의 총5개 배열되어 1유닛이 구성되어 있다. 각 자기 저항 효과 소자(M11 내지 M15)는 기록층, 장벽층, 참조 층, 캡층, 단자의 순으로 적층되어 구성되어 있다. 1유닛은, 중금속층에 대하여 제1 공통 단자 (도시하지 않음), 제2 공통 단자(도시하지 않음)를 복수의 자기 저항 효과 소자(M11∼M15)를 사이에 두고 형성 되어 있고, 제1 공통 단자에는 제1 트랜지스터(Tr11)의 소스, 드레인의 어느 한쪽이 접속되어 기입 전압이 인가가능하게 설치되고, 제2 공통 단자에는 제2 트랜지스터(Tr12)의 소스, 드레인의 어느 한쪽이 접속되고, 예를 들 면 그라운드에 접속되어 있다. 본 발명의 제5 실시형태에 관련된 자기 메모리에 있어서도, 각 자기 저항 효과 소자(M11, M12, M13, M14, M15)는, 제1 실시형태에서 도 1 및 도 2를 참조하여 설명한 바와 같이, 중금속층(11a), 기록층, 장벽층 및 참조층을 포함하고 있고, 기록층이 장벽층을 사이에 두고 참조층과는 반대측, 즉 중금속층 (11a) 측에 배치하여 구성되며, 참조층이 장벽층을 사이에 두고 중금속층(11a)과는 반대측에 배치되어 구성되어 있다. 기록층, 장벽층 및 참조층으로 자기 터널 접합(Magnetic Tunnel Junction: MTJ)이 구성되어 있다. 자기 저항 효과 소자(M11, M12, M13, M14, M15)는 중금속층(11a)에 흐르는 전류(「기입 전류」 라고 함)에 의해, 스핀 궤도 토크 유기 자화 반전을 이용하여, 기록층에서의 제1 강자성층에서의 자화의 방 향이 반전한다. 제1 실시형태와 마찬가지로, 기록층의 형상에 맞추어, 기록층, 장벽층 및 참조층 은 원기둥 형상을 가지고 있고, 평면에서 볼 때의 방향(z방향)의 주위에 대칭으로 되어 있다. 즉, 기록층 , 장벽층 및 참조층이 중금속층(11a)을 흐르는 전류의 방향의 어느 선에 대하여 선대칭으로 되어 있다. 이것은, 후술하는 유닛(62, 63)에서도 동일하다. 또한, 제5 실시형태에 관련된 자기 메모리는 도 15에 나타낸 바와 같이, 하나의 중금속층(11b) 위에, 복수 개, 예를 들면 자기 저항 효과 소자(M21, M22, M23, M24, M25)의 총5개 배열되어 1유닛이 구성되고, 하나의 중금속층(11c) 위에, 복수 개, 예를 들면 자기 저항 효과 소자(M31, M32, M33, M34, M35)의 총5개 배열되어 1 유닛이 구성되며, 각 자기 저항 효과 소자(M21 내지 M25, M31 내지 M35)는 기록층, 장벽층, 참조층 , 캡층, 단자의 순으로 적층되어 구성되어 있다. 각 유닛(62, 63)은, 대응하는 중금속층(11b, 11c)에 대하여 제1 공통 단자(도시하지 않음), 제2 공통 단자(도시하지 않음)를 복수의 자기 저항 효과 소자(M21∼M25, M31∼M35)를 사이에 두고 설치되어 있고, 제1 공통 단자에는 제1 트랜지스터(Tr21, Tr31)의 소스, 드레인의 어 느 한쪽이 접속되어 기입 전압이 인가 가능에 설치되고, 제2 공통 단자에는 제2 트랜지스터(Tr22, Tr32)의 소스, 드레인의 어느 한쪽이 접속되고, 예를 들면 그라운드에 접속되어 있다. 자기 메모리는 유닛(61, 62, 63)을 배열하여 구성되어 있다. 제5 실시형태에서는, 도시한 바와 같이 5×3개의 자기 저항 효과 소자의 어레이 에 관하지만, 이에 한정되지 않고, m×n개의 자기 저항 효과 소자가 집적된 어레이에 적용할 수 있다. 제5 실시형태에 관련된 자기 메모리는, 자기 저항 효과 소자(M11∼M35)에 데이터를 기입하는 기입 전원을 가지는 기입부(도시하지 않음)를 구비하고 있다. 기입부는 중금속층(11a, 11b, 11c)에 기입 전류 Iw를 흐르게 함으로써, 자기 저항 효과 소자(M11∼M35)에 데이터를 기입한다. 자기 메모리는 판독 전원 및 전류 검출기(모두 도시하지 않음)를 구비하고, 자기 저항 효과 소자(M11 내지 M35)에 데이터를 판독하는 판독부를 구비하고 있다. 판독 전원은 장벽층을 관통하는 판독 전류 Ir을 흐르게 한다. 전류 검출기는 장벽층을 관통한 판독 전류 Ir을 검출하고, 자기 저항 효과 소자(M11 내지 M35)에 기 입되어 있는 데이터를 판독한다. 자기 저항 효과 소자(M11 내지 M35)로의 데이터의 기입 방법에 대하여 설명한다. 중금속층(11a, 11b, 11c)의 제 2 공통 단자(T12, T22, T32)가 그라운드에 접속되어 있는 경우에 대하여 설명하지만, 제2 트랜지스터(Tr12, Tr22, Tr32)를 경유하여 그라운드에 접속되어도 있어도 된다. 초기 상태로서, 중금속층(11a, 11b, 11c)의 제1 공통 단자(T11, T21, T31)에 접속된 제1 트랜지스터(Tr11, Tr21, Tr31)와, 각 MTJ의 제3 단자(T131 내지 T135, T231 내지 T235, T331 내지 T335)에 접속된 제3 트랜지스터(Tr131 내지 Tr135, Tr231 내지 Tr235, Tr331 내지 Tr335)가 모두 오프라고 한다. 먼저, 각 MTJ의 제3 단자(T131 내지 T135, T231 내지 T235, T331 내지 T335)에 접속된 제3 트랜지스터(Tr131 내지 Tr135, Tr231 내지 Tr235, Tr331 내지 Tr335)를 모두 온으로 하고, 각 MTJ 의 기록층의 자기 이방성을 작게 한다. 이어서, 기입 전압 Vw를 양의 전압으로 설정하고, 제1 공통 단자 (T11, T21, T31)에 접속된 제1 트랜지스터(Tr11, Tr21, Tr31)를 온으로 하고, 기입 전류 Iw를 제1 공통 단자 (T11, T21, T31)로부터 제2 공통 단자(T12, T22, T32)로 흐르게 한다. 이로써, 모든 MTJ에 데이터 \"0\"이 일괄 하여 기입된다. 그 후, 각 MTJ의 제3 단자(T131 내지 T135, T231 내지 T235, T331 내지 T335)에 접속된 제3 트 랜지스터(Tr131 내지 Tr135, Tr231 내지 Tr235, Tr331 내지 Tr335)를 모두 오프로 하고, 제1 공통 단자(T11, T21, T31)에 접속된 제1 트랜지스터(Tr11, Tr21, Tr31)를 오프로 한다. 계속해서, 데이터 \"1\"을 기입하고자 하는 MTJ의 제3 단자(예를 들면, T131)에 접속된 제3 트랜지스터(Tr131)을 온으로 하여 기입하는 MTJ를 선택한다. 그 후, 기입 전압 Vw를 음의 전압으로 하고, 제1 공통 단자(T11)에 접속된 제1 트랜지스터(Tr11)를 온으로 하고, 제2 공통 단자(T12)로부터 제1 공통 단자(T11)로 기입 전류 Iw를 흐르 게 한다. 제3 단자(T131)에 접속된 제3 트랜지스터(Tr131)를 온으로 한 MTJ만 기록층의 자기 이방성이 작으 므로, 자화 반전한다. 그 결과, 선택한 MTJ에만 데이터 \"1\"이 기입된다. 그 후, 온으로 되어 있는 제3 트랜지스 터(이번에서는 Tr131)을 오프로 하고, 제1 공통 단자(T11)에 접속된 제1 트랜지스터(Tr11)를 오프로 하여 기입 동작을 종료한다. 그리고, 모든 MTJ에 일괄하여 데이터 \"1\"을 기입한 후, 선택한 MTJ에만 데이터 \"0\"을 기록하도록 해도 된다. 또 한, 판독 동작은, 판독하려는 MTJ의 제1 공통 단자(예를 들면, T11)에 접속된 제1 트랜지스터(Tr11)를 온으로 한 후, 판독하려는MTJ의 제3 단자(예를 들면, T132)에 접속된 제3 트랜지스터(Tr132)를 온으로 하고, 판독하려 는 MTJ에 판독 전류 Ir을 흐르게 함으로써 행한다. 그 후의 판독 동작은 제1 실시형태와 동일하다. 본 발명의 제5 실시형태에 관련된 자기 메모리는 Ir층과 Pt층을 적층하고, 중금속층에 대향하 여 강자성층을 개재하여 설치되고, 반전 가능한 자화를 가지는 제1 강자성층을 포함하는 기록층과, 자 화의 방향이 고정된 제2 강자성층을 포함하여 이루어지는 참조층과, 제1 강자성층과 제2 강자성층에 끼어 있고, 절연체로 구성되어 이루어지는 장벽층을 구비하고 있으므로, 중금속층에 흐르는 기입 전류에 의 해, 저저항으로, 반전 효율을 저하시키는 일없이, 효율적으로, 중금속층에서의 상하의 한쪽의 강자성층 및 다른 쪽의 강자성층의 자화의 방향이 반전하고 이로써 제1 강자성층에서의 자화의 방향이 반전할 수 있 다. 특히, 중금속층(11a, 11b, 11c)의 비저항을 작게 하였으므로, 제1 공통 단자(T11, T21, T31)와 대응하는 제2 공 통 단자(T21, T22, T23) 사이의 소위 배선 저항에 의한 전압 강하가 작아지고, 동일한 중금속층(11a, 11b, 11 c)의 상하 어딘가에 설치된 각 MTJ에 인가되는 전압이 대략 동일하게 된다. 또한, 이로써, 동일한 중금속층에 설치하는 자기 저항 효과 소자의 수의 제한이 작아져, 설계의 자유도가 증가한다. 제5 실시형태에서는, 전술한 바와 같이, 복수의 제1 실시형태에 관련된 자기 저항 효과 소자를 동일한 중금속층 (11a, 11b, 11c) 위에 설치하여 구성되어 있는 경우뿐 아니라, 제2 실시형태나 제3 실시형태와 같이, 중금속층 이, 한쪽의 강자성층과 다른 쪽의 강자성층 사이에, Ir층과 Pt층의 적층을 형성하도록 하 여 구성되고, 동일한 중금속층(11a, 11b, 11c)에, 기록층과 장벽층과 참조층으로 이루어지는 자기 저항 효과 소자를 복수 설치해도 된다. 또한, MTJ는 원기둥 형상의 경우뿐 아니라, 제4 실시형태와 같이 절결부 (NA)를 가지는 경우라도 된다. [제6 실시형태] 도 16은, 본 발명의 제6 실시형태에 관련된 AI 시스템의 개략을 나타내는 도면이다. 일방향으로 연신하는 복수 개의 제1 배선(S1, …, Sn)과, 해당 일방향과 직교하는 방향으로 연신하는 복수 개의 제2 배선(B1, …, Bm)을 가 지고, 제1 배선(S1, …, Sn)과 제2 배선(B1, …, Bm)의 각 교점(크로스 포인트)에, 제1 배선(S1, …, Sn)과 제2 배선(B1, …, Bm)을 접속하는 크로스 포인트 메모리(CM11, …, CMmn)가 설치되어 있다. 크로스 포인트 메모리 (CM11, …, CMmn)는 ReRAM(저항 변화 메모리), PCM(상변화 메모리), MTJ 등의 기억 소자에 의해 구성된다. 이와 같이 하여, 저항 크로스바 네트워크가 설치되어 있다. 제1 배선(S1, …, Sn)의 한쪽의 단부(端部)에 입력선(INPUT)이 접속되고, 다른 쪽의 단부에 전자 뉴런(NR1, …, NRn)이 접속되어 있다. 전자 뉴런(NR1, …, NRn)은 뉴런 기판(SANR1, …, SANRn) 위에 형성되어 있다. 뉴런 기판 (SANR1, …, SANRn)은 기판, 버퍼층 및 중금속층의 적층체에 의해 구성된다. 전자 뉴런(NR1, …, NRn) 은, 본 발명의 제1 내지 제4 실시형태에 관련된 자기 저항 효과 소자와 동일한 구성이다. 뉴런 기판(SANR1, …, SANRn)에 출력선(OUTPUT)이 접속된다. 본 발명의 제1 내지 제4 실시형태에 관련된 자기 저항 효과 소자가 전자 뉴런(NR1, …, NRn)에 사용되고, 전 자 뉴런(NR1, …, NRn)에 저항 크로스바 네트워크의 가중합이 입력된다. 인공지능(AI) 시스템은, 해당 저항 크로 스바 네트워크를 1단으로 하고, 이것이 복수 단 접속되고, 전단(前段)의 저항 크로스바 네트워크의 출력이 다음 단의 저항 크로스바 네트워크에 입력되도록 구성된다. 크로스 포인트 메모리(CM11, …, CMmn)는 AI 시스템의 시 냅스에 해당한다.크로스 포인트 메모리(CM11, …, CMmn)는 한 쌍의 제2 배선에 대응하는 메모리를 1세트로 하여 데이터를 기억한 다. 예를 들면, 전단의 저항 크로스바 네트워크로부터 입력이 있으면, 입력에 따라 제2 배선(B1)에 VS가 입력되 고, 또한 제2 배선(B2)에 -VS가 입력된다. 이에 따라, 크로스 포인트 메모리(CM11) 및 크로스 포인트 메모리 (CM21)에 각각 데이터가 기억된다. 크로스 포인트 메모리(CM31) 및 크로스 포인트 메모리(CM41) 이후의 크로스 포 인트 메모리에서도 전단의 저항 크로스바 네트워크로부터의 입력에 따라서 데이터가 기억된다. 크로스 포인트 메모리(CM11, …, CMm1)는 동일한 제1 배선(S1) 위에 설치되어 있고, 크로스 포인트 메모리(CM11, …, CMm1)에 기 억된 데이터의 가중합의 신호, 즉, 각 크로스 포인트 메모리(CM11, …, CMm1)로부터의 판독 전류의 합에 대응하 는 신호가 전자 뉴런(NR1)에 출력되고, 기억된다. 다른 제2 배선(Bm)에 있어서도 마찬가지로 전단의 저항 크로스 바 네트워크로부터의 입력에 따라서 크로스 포인트 메모리(CM1n, …, CMmn)에 데이터가 기억되고, 크로스 포인트 메모리(CM1n, …, CMmn)에 기억된 데이터의 가중합의 신호가 전자 뉴런(NRn)에 출력되고, 기억된다. 전자 뉴런 (N1, …, NRn)에 기억된 데이터가, 다음 단의 저항 크로스바 네트워크에 입력되도록 구성되어 있다. 도 17은, 자기 저항 효과 소자를 사용한 AI 시스템의 일례의 회로도이다. 판독의 대상이 되는 전자 뉴런(NRn)에 대하여, 참조 소자(REF)가 직렬로 접속된 구성을 가진다. 참조 소자(REF)는 전자 뉴런(NRn)과 마찬가지의 자기 저항 효과 소자로 구성되어 있고, 소정의 저항값을 가진다. 참조 소자(REF)는 트랜지스터(TRSIG)를 통하여 전원 전압 VDD가 입력되고, 또한, 전자 뉴런(NRn)은 그라운드에 접속되어 있다. 판독 허가 신호 SIG가 입력되어 트랜 지스터(TRSIG)가 온으로 되면, 참조 소자(REF)에 전원 전압 VDD가 입력된다. 상기의 구성에 있어서, 전자 뉴런(NRn)이 데이터 \"1\"을 기억하여 고저항일 때, 전자 뉴런(NRn) 및 참조 소자 (REF)의 접속점으로부터의 출력은 고전위로 되고, 직렬의 2개의 인버터(Inverter)를 경과하여, 고전위의 신호가 트랜지스터(TR+VS) 및 트랜지스터(TR-VS)에 입력되고, +VS 신호 및 -VS 신호가 다음 단의 저항 크로스바 네트워크 (NWn+1)에 입력된다. 상기의 구성에 있어서, 전자 뉴런(NRn)이 데이터 \"0\"을 기억하여 저저항일 때, 전자 뉴런(NRn) 및 참조 소자 (REF)의 접속점으로부터의 출력은 저전위로 되고, 직렬한 2개의 인버터(Inverter)를 경과하여, 저전위의 신호가 트랜지스터(TR+VS) 및 트랜지스터(TR-VS)에 입력된다. 이 결과, +VS 신호 및 -VS 신호가 다음 단의 저항 크로스바 네트워크(NWn+1)에 입력되지 않는다. 이와 같이, 본 발명의 실시형태에 관련된 자기 저항 효과 소자를 사용하여, 전단의 저항 크로스바 네트워크의 출력이 다음 단의 저항 크로스바 네트워크에 입력되도록 구성되어 있고, AI 시스템이 구성된다. 도 18은, 도 17과는 상이한 AI 시스템의 개략을 나타내는 도면이다. 전자 뉴런(NR1, …, NRn)이 본 발명의 실시 형태에 관련된 자기 저항 효과 소자와 동일한 구성이며, 또한 크로스 포인트 메모리(CM11, …, CMmn)에 대해서도, 크로스 포인트 메모리(CM11, …, CMmn)가 설치된 제1 배선은 공통 기판(SA1, …, SAn)이며, 기판, 버퍼층 및 중금속층의 적층으로 구성되어 있다. 이와 같이, 본 발명의 실시형태에 관련된 자기 저항 효 과 소자를 사용하여, 전단의 저항 크로스바 네트워크의 출력이 다음 단의 저항 크로스바 네트워크에 입력되도록 구성되어 있고, AI 시스템이 구성된다. 도 19는, 본 발명의 제6 실시형태에 관련된 AI 시스템의 평면도이다. AI 시스템을 구성하는 자기 저항 효과 소 자의 어레이에 있어서, 기입을 행하기 위해 소정의 행을 선택하여 소정의 자장을 인가할 수 있는 자장 인가 전 극(CL1, CL2, …)이 설치되어 있어도 된다. 도 19에 나타낸 바와 같이, 자장 인가 전극(CL1, CL2, …)은, 한쪽 의 부분(좌측의 부분)에 있어서 평면에서 볼 때 반원호형의 배선을 형성하고 있다. 중금속 배선 상에서 기입하 고자 하는 자기 저항 효과 소자가 있는 위치에 기입 전류 Iw를 흐르게 하면, 자기 저항 효과 소자는 열안정성 상 수가 작으므로, \"1\", \"0\"이 규정되지 않는 상태로 된다. 그 상태일 때, 예를 들면 자장 인가 전극(CL1, CL2…) 에 소정 방향으로 전류를 흐르게 함으로써, 전류의 흐름에 따라 소정 방향의 자장을 발생시키고, 기입을 행한다. 도 20은, 도 19와는 상이한 본 발명의 제6 실시형태에 관련된 AI 시스템의 평면도이다. 도 20에서는, 자장 인가 전극(CL1)에서의 반원호형의 배선 부분과, 자장 인가 전극(CL2)에서의 반원호형의 배선 부분이, 배선이 연장되 는 방향의 양측에 엇갈려 있다. 자장 인가 전극(CL1) 및 자장 인가 전극(CL2)은 소정의 방향으로 전류를 흐르게 함으로써, 전류의 흐름에 따라 소정 방향의 자장을 발생시키고, 기입을 행한다. 그리고, 도 19 및 도 20에서는, 공통 기판(SA1, …, SAn)과, 크로스 포인트 메모리(CM11, CM21, …, CM1n, CM2n)의 위치에 대하여, 자장 인가 전극(CL1, CL2A …)의 배치가 명확하게 되도록, 제2 배선 등의 기타의 구성 부품은 나타내고 있지 않다. [검증 실험] 다음으로, 본 발명의 어느 실시형태에 관련된 자기 저항 효과 소자에서 사용되는 자성 적층막에 대하여, 검증 실험의 결과를 설명한다. 다음과 같은 시료를 제작했다. 도 21a 내지 도 21h는 제작한 시료의 단면도이다. 시료 는, 열 산화막이 설치된 Si 기판과, 열 산화막 위에 설치된 두께 0.5㎚의 Ta층과, Ta층 위에 설치된 두께 1.5㎚의 CoFeB층과, Pt층과 Ir층을 반복하여 적층한 중금속층과, 중금속층의 최상면에 두께 1.0㎚의 Ta층으로 구성되어 있다. 제1 시료에서는, 도 21a에 나타낸 바와 같이, 중금속층이 두께 0.4㎚의 Pt층과 두께 0.4㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 1.6㎚ 내지 8.0㎚로 되도록, Pt/Ir을 2층부터 10층까지 적층한 것을 각각 제작했다. 제2 시료에서는, 도 21b에 나타낸 바와 같이, 중금속층이, 두께 0.6㎚의 Pt층과 두께 0.6㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 1.2㎚ 내지 8.4㎚로 되도록, Pt/Ir을 1층부터 7층까지 적층한 것을 각각 제작했다. 제3 시료에서는, 도 21c에 나타낸 바와 같이, 중금속층이, 두께 0.8㎚의 Pt층과 두께 0.8㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 1.6㎚ 내지 9.6㎚로 되도록, Pt/Ir을 1층부터 6층까지 적층한 것을 각각 제작했다. 제4 시료에서는, 도 21d에 나타낸 바와 같이, 중금속층이, 두께 1.0㎚의 Pt층과 두께 0.8㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 1.8㎚ 내지 9.0㎚로 되도록, Pt/Ir을 1층부터 5층까지 적층한 것을 각각 제작했다. 제5 시료에서는, 도 21e에 나타낸 바와 같이, 중금속층이, 두께 1.2㎚의 Pt층과 두께 0.8㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 2.0㎚ 내지 10.0㎚로 되도록, Pt/Ir을 1층부터 5층까지 적층한 것을 각각 제작했다. 제6 시료에서는, 도 21f에 나타낸 바와 같이, 중금속층이, 두께 0.8㎚의 Pt층과 두께 0.6㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 1.4㎚ 내지 7.0㎚로 되도록, Pt/Ir을 1층부터 5층까지 적층한 것을 각각 제작했다. 제7 시료에서는, 도 21g에 나타낸 바와 같이, 중금속층이, 두께 1.0㎚의 Pt층과 두께 0.6㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 1.6㎚ 내지 8.0㎚로 되도록, Pt/Ir을 1층부터 5층까지 적층한 것을 각각 제작했다. 제8 시료에서는, 도 21h에 나타낸 바와 같이, 중금속층이, 두께 1.2㎚의 Pt층과 두께 0.6㎚의 Ir층의 적층 으로 이루어지고, 중금속층 전체의 두께가 1.8㎚ 내지 9.0㎚로 되도록, Pt/Ir을 1층부터 5층까지 적층한 것을 각각 제작했다. 비교 시료로서, 도 21i에 나타낸 바와 같이, 중금속층이 1.5㎚부터 7.0㎚ 사이에서의 각 두께의 Pt층만으 로 이루어지는 것을 각각 제작했다. 제작한 각 시료에 관하여, SMR법을 이용하여, 비저항, 스핀 홀 각(스핀 생성 효율), 스핀 전도도를 측정했다. 전기 전도도(컨덕턴스) Gxx(Ω-1)를 구하고, 중금속층 막 두께 t(㎚) 의존성을 구했다. 도 22는, 제3 시료의 전 기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. 제3 시료에서는, Ta 0.5㎚/CoFeB 1.5㎚/(Pt 0.8㎚/Ir 0.8㎚)n/Ta(-0) 1㎚의 적층이며, n은 1∼5이다. 중금속층의 비저항 ρPtIr은 44.56μΩcm였다. 그리고, CoFeB의 비저항 ρCoFeB는 260.5μΩcm였다.도 23은, 제4 시료의 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. 제4 시료는, Ta 0.5㎚/CoFeB 1.5㎚/(Pt 1.0㎚/Ir 0.8㎚)n/Ta(-0) 1㎚의 적층이며, n은 1∼5이다. 중금속층의 비저항 ρPtIr은 37.21μΩcm였 다. 그리고, CoFeB의 비저항 ρCoFeB는 260.5μΩcm였다. 도 24는, 제5 시료의 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. 제5 시료는, Ta 0.5㎚/CoFeB 1.5㎚/(Pt 1.2㎚/Ir 0.8㎚)n/Ta(-0) 1㎚의 적층이며, n은 1∼5이다. 중금속층의 비저항 ρPtIr은 36.9992μΩcm 였다. 그리고, CoFeB의 비저항 ρCoFeB는 260.5μΩcm였다. 도 22 내지 도 24로부터 명백한 바와 같이, 전기 전도도는 중금속층의 두께 t에 대하여 선형성을 가지고 있는 것을 알 수 있다. 또한, 적층막을 구성하는 Ir층의 두께에 대한 Pt층의 두께의 비(t_Pt/t_Ir)가 커짐에 따 라서, 중금속층의 비저항 ρPtIr이 작아지는 것을 알 수 있었다. 도 25는, 제1 시료 내지 제5 시료에 대하여, 중금속층의 전기 전도도의 두께 의존성으로부터 구한 비저항 의 결과이다. 비교 시료의 결과나 후술하는 제9 시료의 결과에 대해서도 함께 나타내고 있다. 도 25로부터, 비 저항 ρ는, Pt 단체보다 Pt층과 Ir층의 적층막 쪽이 낮고, 중금속층으로서 Pt층 단체보다도, Pt층과 Ir층의 적 층 쪽이 바람직한 것을 알 수 있었다. 특히, Pt층/Ir층의 두께비가 1보다 커지면, 비저항이 크게 감소하는 것을 알 수 있었다. 제1 내지 제5 시료에 대하여, 자성 적층막의 스핀 생성 효율 θSH, 스핀 전도도 σSH를 구했다. 그 결과를 도 26 및 도 27에 나타낸다. 도 26 및 도 27에는, 비교 시료의 결과나 제9 시료의 결과에 대해서도 함께 나타내고 있 다. 도 26의 가로축은, 각 시료에서의 Pt층과 Ir층의 각각의 막 두께비를 그 적층 상태에서 나타내고 있고, 세 로축은 스핀 생성 효율 θSH다. 스핀 생성 효율 θSH는, Pt층과 Ir층의 두께가 0.4/0.4, 0.6/0.6에서는, Pt 단층 의 경우보다 저하되지만, Pt층과 Ir층의 두께가 0.8/0.8, 1.0/0.8, 1.2/0.8에서는, Pt 단층과 같은 레벨의 값을 가진다. 도 27의 가로축은, 각 시료에서의 Pt층과 Ir층의 각각의 막 두께비를 그 적층 상태에서 나타내고 있고, 세로축 은 스핀 전도도 σSH다. 스핀 전도도 σSH는, Pt층과 Ir층의 두께가 0.4/0.4, 0.6/0.6에서는, Pt 단층의 경우보 다 저하되지만, Pt층과 Ir층의 두께가 0.8/0.8, 1.0/0.8, 1.2/0.8에서는, Pt 단층보다 높은 것을 알 수 있었다. 제6, 제7 및 제8 시료에 대해서도 마찬가지로, 스핀 생성 효율 θSH, 비저항 ρXX, 스핀 전도도 σSH를 구했다. 그 결과를 도 28 내지 도 30에 나타낸다. 도 28 내지 도 30에서는 제3 내지 제5 시료에 대해서도 나타내고 있다. 각 도면의 가로축은, 각 시료에서의 Pt층과 Ir층의 각각의 막 두께비, 세로축은 도 28에서는 스핀 생성 효율 θSH, 도 29에서는 비저항 ρXX, 도 30에서는 스핀 전도도 σSH다. Ir층이 0.8㎚의 두께인 경우를 검은 원 (●) 플롯으로 나타내고, Ir층이 0.6㎚의 두께의 경우를 마름로(◇) 플롯으로 각각 나타내고 있다. 도 28로부터, 스핀 생성 효율 θSH는, Ir층의 두께가 0.6㎚, 0.8㎚ 중 어느 것에 있어서도, Pt층의 두께를 0.8 ㎚, 1.0㎚, 1.2㎚로 늘림에 따라서, 증가하고, Pt 단체로 구성한 경우(약 0.1)와 비교하여, Ir층의 두께 t_Ir이 0.6㎚, 0.8㎚에 있어서, Pt층의 두께 t_Pt가 0.8, 1.0, 1.2㎚의 범위에서, 충분한 스핀 생성 효율 θSH가 얻어 진다. Ir층의 두께 t_Ir이 0.6㎚에 있어서, Pt층의 두께 t_Pt가 0.6㎚일 때는 스핀 생성 효율 θSH가 약 0.07이 므로 그다지 바람직하지 않다. 도 29로부터, 비저항 ρXX는, Ir층의 두께가 0.6㎚, 0.8㎚ 중 어느 것에 있어서도, Pt층의 두께를 0.8㎚, 1.0㎚, 1.2㎚로 늘림에 따라서, 감소하고, Pt 단체로 구성한 경우(65μΩcm)와 비교하여, Ir층의 두께 t_Ir이 0.6㎚, 0.8㎚에 있어서, Pt층의 두께 t_Pt가 0.8, 1.0, 1.2㎚의 범위에서, 낮은 비저항 ρXX가 얻어진다. Ir층 의 두께 t_Ir이 0.6㎚에 있어서, Pt층의 두께 t_Pt가 0.6일 때는 비저항 ρXX가 약 50μΩcm이므로 그다지 바람 직하지 않다. 도 30으로부터, 스핀 전도도 σSH는, Ir층의 두께가 0.6㎚, 0.8㎚ 중 어느 것에 있어서도, Pt층의 두께를 0.8㎚, 1.0㎚, 1.2㎚로 늘림에 따라서, 증가하고, Pt 단체로 구성한 경우(약 1.55×105Ω-1m-1)와 비교하여, Ir 층의 두께 t_Ir이 0.6㎚, 0.8㎚에 있어서, Pt층의 두께 t_Pt가 0.8, 1.0, 1.2㎚의 범위에서, 높은 스핀 전도도σSH가 얻어진다. Ir층의 두께 t_Ir이 0.6㎚에 있어서, Pt층의 두께 t_Pt가 0.6에서는 스핀 전도도 σSH가 약 1.4××105Ω-1m-1이므로 그다지 바람직하지 않다. 이상의 검증 실험으로부터 다음의 내용을 알 수 있었다. 1) 중금속층으로서, Pt층 단체보다도, Ir층과 Pt층을 반복하여 적층하여 구성한 쪽이, 비저항이 감소하므로 바 람직하다. Pt는 저저항이지만, 그레인 성장하기 쉬우므로, 박막 상태에서는 저항이 높기 때문이며, 적층 구조에 의해 반전 효율을 저하시키지 않고 비저항을 저감할 수 있다. 2) 중금속층을 구성하는 Ir층은, 1층당 0.6㎚ 이상의 두께가 양호하다. 3) 중금속층을 구성하는 Pt층은, 1층당 0.6㎚보다 큰 두께가 양호하다. 1층당의 두께가 얇으면, 예를 들면, Pt층/Ir층의 각 두께가 0.4㎚씩인 경우, 스핀 전도도 σSH가 Pt 단체의 경우 보다 악화되기 때문이다(도 27 참조). 4) 중금속층에서의 Pt층과 Ir층의 두께의 비가, 1:0.5∼1: 0.8의 범위인 것이 바람직하다. 5) 중금속층 전체로서는, 10㎚ 이하의 두께를 가지는 것이 바람직하다. 중금속층의 두께는 스핀 확산 길이의 3 내지 4배 정도이면 충분하고, 전류를 흐르게 할 수 있으면 얇아도 된다. 필요 이상으로 두껍게 해도 기록층에 영향을 주지 않기 때문이다. 6) 중금속층을 구성하는 Pt층과 Ir층은 모두 1층을 포함하고 있고, 예를 들면, Pt층/Ir층/Pt층이라도 되고, Ir 층/Pt층/Ir층이라도 된다. 도 21j는 제작한 제9 시료의 단면도이다. 제9 시료는, 열 산화막 부착 Si 기판과, 열 산화막 위에 설 치된 두께 0.5㎚의 Ta층과, Ta층 위에 설치된 두께 1.5㎚의 CoFeB층과, CoFeB층 위에 설 치된 두께 1.2㎚의 MgO층과, 두께 1.0㎚의 Pt층과 두께 0.8㎚의 Ir층을 반복하여 적층한 중금속층과, 중금속층 위에 설치된 두께 1.5㎚의 CoFeB층과, CoFeB층 위에 설치된 두께 1.5㎚의 MgO층(11 7)과, MgO층 위에 설치된 두께 1.0㎚의 Ta층으로 구성되어 있다. 중금속층이, 두께 1.0㎚의 Pt 층과 두께 0.8㎚의 Ir층의 적층으로 이루어지고, 중금속층 전체의 두께가 1.6㎚ 내지 9.6㎚로 되도록, Pt/Ir을 1층부터 6층까지 적층한 것을 각각 제작했다. 도 31은, 제9 시료의 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. 제9 시료는, Ta 0.5㎚/CoFeB 1.5㎚/MgO 1.2㎚/(Pt 1.0㎚/Ir 0.8㎚)n/CoFeB 1.5㎚/MgO 1.5㎚/Ta(-0) 1㎚이다. 중금속층의 비저항 ρPtIr는 34.016μΩcm였다. 그리고, CoFeB의 비저항 ρCoFeB는 260.5μΩcm였다. 제9 시료에 대해서도, 스핀 생성 효율 θSH, 스핀 전도도 σSH를 구했다. 제9 시료에서는, 마름모 생성 효율 θSH 가 약 0.1이고, 비저항 ρPtIr가 35μΩcm이고, 스핀 전도도 σSH가 3.2×105Ω-1m-1이며, 제4 시료와 비교하면, 자 성 적층막(중금속층)으로서 더욱 바람직한 값인 것을 알 수 있었다. 제9 시료에서 구한 비저항 ρ의 값은, 도 25로부터 다른 시료의 결과와 비교하면, Pt층과 Ir층의 적층 구조에 대하여 자성층 CoFeB를 상하에 설치하는 것에 의해, 비저항이 35μΩcm까지 감소하여 바람직한 것을 알 수 있었 다. 제9 시료에서 구한 스핀 홀 각 θSH의 값은, 도 26으로부터 제1 내지 제5 시료의 결과와 비교하면, Pt층과 Ir층 의 적층 구조에 대하여 자성층 CoFeB를 상하에 설치하는 것에 의해, 스핀 홀 각 θSH가 0.108까지 증가하여 바람 직한 것을 알 수 있었다. 그리고, Ir 단층의 스핀 홀 각은 매우 작고, 0.01이라는 보고(PHYSICAL REVIEW B99, 134421, 2019)가 있다. 제9 시료에서 구한 스핀 전도도 σSH의 값은, 도 27로부터 제1 내지 제5 시료의 결과와 비교하면, Pt층과 Ir층의 적층 구조에 대하여 자성층 CoFeB를 상하에 설치하는 것에 의해, 스핀 전도도 σSH가 3.2×105Ω-1m-까지 증가하 여 바람직한 것을 알 수 있었다. 도 25 내지 27로부터, 제9 시료에서의 핀홀 생성 효율 θSH, 비저항 ρPtIr, 스핀 전도도 σSH가 바람직하게 되고 있으므로, Pt층과 Ir층의 적층의 상하에 자성층 CoFeB를 상하에 설치하는 것이 바람직한 것을 알 수 있었다. 또 한, MgO층을 설치하는 것에 의해, MgO층에 인접하는 Pt층 또는 Ir층이 결정성을 가지게 된다고 생각된다. 도 32는, 전기 전도도의 중금속층의 두께 의존성을 나타내는 도면이다. 가로축은 중금속층의 두께이고, 세로축 은 전기 전도도(Gxx)(Ω-1)이다. 사각(■) 플롯, 마름모(◆) 플롯, 원(●) 플롯은 각각, 시료가 CoFeB/MgO/(Pt 1.0/Ir 0.8)n, (Pt 1.0/Ir 0.8)n, Pt이다. Pt, (Pt 1.0/Ir 0.8)n, MgO/(Pt 1.0/Ir 0.8)n의 각 비저항은, 64.8μ Ωcm, 37.2μΩcm, 34.0μΩcm로 순서대로 작아지는 것을 알 수 있었다. 상기에 나타낸 바와 같이, 자성층을 중금속층의 상하에 설치하면, 스핀 홀 생성율 θSH, 스핀 전도도 σSH의 특성 이 양호해지는 것도 명백해졌다. 이 지견도 도 9 및 도 11을 참조하여 설명한 제2, 제3 실시형태에 관련된 자기 저항 효과 소자가 상정된다. 이하에서는 특히 도 9를 참조하면서 설명한다. 중금속층은, Pt층/Ir층(1 2)의 상하에 Co의 한쪽의 강자성층, 다른 쪽의 강자성층을 설치하여 구성되어 있다. 일반적으로, Co/Ir/Co에서는, Ir을 통하여 Co-Co간에 강한 반강자성 결합이 생기는 것이 알려져 있다. 그러나, Ir은 스핀 생 성 효율 θSH가 대단히 작고, 중금속으로서는 사용할 수 없다. 본 발명자들은, 상기에 나타낸 바와 같이, Pt층 /Ir층에서 큰 스핀 생성 효율 θSH, 스핀 전도율 σSH가 얻어지는 것을 찾아냈다. 그래서, Pt/Ta 베이스층 위에 Co층을 설치하고, Co층 위에 Ir층과 Pt층을 순서대로 설치하고, Pt층 위에 Co층을 설치하고, Pt층을 캡층으로 한 제10 시료를 제작하고, Ir/Pt 스페이서 사이의 층간의 자기적인 결합을 조사했다. 그리고, Pt층은 0.6㎚ 내지 1.0㎚ 사이에서 복수의 샘플을 제작했다. 도 33은, 제10 시료의 Ir/Pt 스페이서 사이의 층간의 자기적인 결합을 조사한 결과이며, 가로축은 Ir층의 두께 tIr이고, 세로축은 층간 결합력 Jex다. 도 33으로부터, Ir/Pt 스페이서를 통해서도 강한 반강자성 결합을 확인했 다. 제4 및 제5 시료에서의 Ir/Pt가 1층씩의 스핀 생성 효율 θSH, 스핀 전도도 σSH의 특성에 관해서 도 26 및 도 27의 (Pt 1.0/Ir 0.8)n, (Pt 1.2/Ir 0.8)n의 값이 양호해지고 있고 (여기에서, n은 1 이상 5 이하이고, n이 1인 경우를 포함하고 있음), 또한 이 Co/Ir/Pt/Co 전극을 사용하면, Ir/Pt의 상하에 강자성층 Co가 설치되어 있 으므로, 도 10에 나타낸 바와 같이, 기입 전류의 방향을 바꾸면, 상하의 Co의 반강자성 결합이 생기고 있으므로, 누설 자장도 생기지 않아, Co층에서의 자화의 방향이 동시에 반전하고, 그에 따라 MTJ의 기억층을 자 화 반전하고, 양호한 SOT 디바이스를 제작할 수 있는 것을 알 수 있었다. 여기에서, Ir의 막 두께는 도 33으로부터, 반강자성(AF) 결합하는 0.45∼0.65㎚, 1.3∼1.5㎚가 바람직하다. Pt 층은 0.6∼1.0㎚가 바람직하다. Co는 1㎚ 이하가 바람직하다. 중금속층의 기록층과의 계면이 Pt층, Ir층 중 어느 것이 양호한지 검증했다. 표 1은, 중금속층의 기록층과의 계 면이 Pt층, Ir층의 각각의 경우에서의, 스핀 생성 효율 θSH, 비저항 ρ(μΩcm), 스핀 전도도 σSH를 나타내는 표이다. 표 1로부터, 중금속층의 기록층과의 계면은, Ir층보다 Pt층 쪽에서 형성되는 것이 바람직한 것을 알 수 있었다. 이러한 점에서, 전술한 각 실시형태에 있어서, 중금속층의 기록층측과의 계면은, Pt층에서 형성되 는 것이 바람직하다고 할 수 있다. [표 1]"}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "중금속층의 구조에 의한 소비 전력을 어느 정도 저감할 수 있는지를 어림잡았다. 표 2는, 중금속층의 구조에 의 한 소비 전력의 상대적인 값을 정리한 것이다. 표 2로부터, Pt층과 Ir층의 각 층의 두께의 비가 0.4㎚/0.4㎚, 0.6㎚/0.6㎚, 0.8㎚/0.8㎚, 1.0㎚/0.8㎚, 1.2㎚/0.8㎚로 됨에 따라서, 소비 전력이 상대적으로 크게 감소하고 있는 것을 알 수 있었다. 또한, 양측에 자성층 CoFeB를 설치하여 MgO층을 끼는 것에 의해, 소비 전력이 상대적 으로 0.33부터 0.26까지 감소하는 것을 알 수 있었다.[표 2]"}
{"patent_id": "10-2023-7034779", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 3, "content": "도 34는 제11 시료로서 제작한 홀 바 및 측정계를 모식적으로 나타내는 도면이다. 도 35a는 제작한 제11 시료의 단면도이다. 제11 시료는, 도 35a에 나타낸 바와 같이, 열 산화막이 설치된 Si 기판과, 열 산화막 위에 설 치된 두께 3㎚의 Ta층과, Ta층 위에 설치되고 중금속층으로서 두께 1.0㎚의 Pt층과 두께 0.8㎚ 의 Ir층을 교호적(交互的)으로 각각 4층 적층한 중금속층과, 중금속층 위에 설치된 두께 1.3㎚의 Co 층과, Co층 위에 설치된 두께 0.6㎚의 Ir층과, Ir층 위에 설치된 두께 0.6㎚의 Pt층(20 6)과, Pt층 위에 설치된 두께 3㎚의 Ta층으로 구성했다. 도 35b는 제작한 별도의 비교 시료의 단면도이다. 별도의 비교 시료는, 도 35b에 나타낸 바와 같이, 열 산화막 이 설치된 Si 기판과, 열 산화막 위에 설치된 두께 3㎚의 Ta층과, Ta층 위에 설치된 두께 7.2㎚ 의 Pt층(203a)와, Pt층(203a) 위에 설치된 두께 1.3㎚의 Co층과, Co층 위에 설치된 두께 0.6㎚의 Ir 층과, Ir층 위에 설치된 두께 0.6㎚의 Pt층과, Pt층 위에 설치된 두께 3㎚의 Ta층으 로 구성했다. 제11 시료 및 별도의 비교 시료를, 포토리소그래피와 Ar 이온 밀링을 사용하여 도 34에 나타낸 바와 같은 홀 바 로서 가공했다. y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I다. 도 36은 제1 시료, 별도의 비교 시료의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄 스 전류 I(mA)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 -26mT 펄스 전류 I의 방향(φ=0도)으로 인가했을 때의 결과이다. 펄스 전류를 +방향으로 인가하면 어떤 전류값 에서 홀 저항 Rxy의 증가가, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측되었으므로, Co층 의 자기 모멘트가 펄스 전류에서 자화 반전하고 있는 것을 알 수 있었다. 제11 시료와 다른 비교 시료의 반전 전류의 절대값을 보면, 중금속층이 Pt층과 Ir층의 다층막 전극을 사용 했을 때의 반전 전류는, Pt층(203a)의 전극을 사용했을 때의 반전 전류에 비하여 7할 정도로 작아지는 것을 알 수 있었다. 두께 7.2㎚의 Pt의 비저항 ρXX의 값과, Pt 1.0㎚과 Ir 0.8㎚의 4층 적층(Pt1.0㎚/Ir0.8㎚)4의 비저항 ρXX의 값 은, 모두 ρxx=37.2μΩcm이므로, 반전 전류의 감소는, Pt/Ir다층막 쪽이 Pt층과 비교하여, 전류의 스핀 변환 효 율 θSH가 증대한 것에 기인한다고 생각된다. 중금속층을 구성하는 Pt층, Ir층의 두께는 Pt층, Ir층마다 일정해도 되고, 상이해도 된다. 각 MTJ에 있어서, 수 직 자화라도 면내 자화라도 어느 것이라도 상관없다. 그리고, 본 발명의 실시형태에 관련된 자기 저항 효과 소자는, 스퍼터 등을 사용하여 각 원소를 차례로 퇴적시 켜, 자화 방향을 가하고 싶은 방향으로 자장을 인가하면서, 열처리하는 것에 의해 제작된다."}
{"patent_id": "10-2023-7034779", "section": "도면", "subsection": "도면설명", "item": 1, "content": "[도 1] 도 1은 본 발명의 제1 실시형태에 관련된 자기 저항 효과 소자를 모식적으로 나타내는 사시도이다. [도 2] 도 2는 도 1에 나타낸 자기 저항 효과 소자의 단면도(斷面圖)이다. [도 3] 도 3은 데이터 \"1\"을 기억하고 있는 자기 저항 효과 소자에 데이터 \"0\"을 기입하는 방법을 설명하기 위 한 도면에 관한 것이며, 자화의 초기 상태를 나타내고 있다. [도 4] 도 4는 데이터 \"1\"을 기억하고 있는 자기 저항 효과 소자에 데이터 \"0\"을 기입하는 방법을 설명하기 위 한 도면에 관한 것이며, 기입 전류를 흐르게 하여 데이터가 기입된 상태를 나타내고 있다. [도 5] 도 5는 데이터 \"0\"을 기억하고 있는 자기 저항 효과 소자에 데이터 \"1\"을 기입하는 방법을 설명하기 위 한 도면에 관한 것이며, 자화의 초기 상태를 나타내고 있다. [도 6] 도 6은 데이터 \"0\"을 기억하고 있는 자기 저항 효과 소자에 데이터 \"1\"을 기입하는 방법을 설명하기 위 한 도면에 관한 것이며, 기입 전류를 흐르게 하여 데이터가 기입된 상태를 나타내고 있다. [도 7] 도 7은 자기 저항 효과 소자에 기억된 데이터의 판독 방법을 설명하기 위한 도면이다. [도 8] 도 8은 자기 저항 효과 소자에 데이터를 기입하는 신호의 타이밍 차트이다. [도 9] 도 9는 본 발명의 제2 실시형태에 관련된 자기 저항 효과 소자의 단면도이다. [도 10] 도 10은 도 9에 나타낸 자기 저항 효과 소자에서의 고쳐쓰기의 모양을 나타내는 도면이다. [도 11] 도 11은 본 발명의 제3 실시형태에 관련된 자기 저항 효과 소자의 단면도이다. [도 12] 도 12는 도 11에 나타낸 자기 저항 효과 소자에서의 고쳐쓰기의 모양을 나타내는 도면이다. [도 13] 도 13은 제4 실시형태에 관련된 자기 저항 효과 소자를 모식적으로 나타내는 사시도이다. [도 14] 도 14는 도 13에 나타낸 제3 단자의 평면도이다. [도 15] 도 15는 본 발명의 제5 실시형태에 관련된 자기 메모리를 모식적으로 나타내는 사시도이다. [도 16] 도 16은 본 발명의 제6 실시형태에 관련된 AI 시스템의 개략을 나타내는 도면이다. [도 17] 도 17은 자기 저항 효과 소자를 사용한 AI 시스템의 일례의 회로도이다. [도 18] 도 18은 도 17과는 상이한 AI 시스템의 개략을 나타내는 도면이다. [도 19] 도 19는 본 발명의 제6 실시형태에 관련된 AI 시스템의 평면도이다. [도 20] 도 20은 도 19와는 상이한 본 발명의 제6 실시형태에 관련된 AI 시스템의 평면도이다. [도 21a] 도 21a는 제작한 제1 시료의 단면도이다. [도 21c] 도 21c는 제작한 제2 시료의 단면도이다. [도 21c] 도 21c는 제작한 제3 시료의 단면도이다.[도 21d] 도 21d는 제작한 제4 시료의 단면도이다. [도 21e] 도 21e는 제작한 제5 시료의 단면도이다. [도 21f] 도 21f는 제작한 제6 시료의 단면도이다. [도 21g] 도 21g는 제작한 제7 시료의 단면도이다. [도 21h] 도 21h는 제작한 제8 시료의 단면도이다. [도 21i] 도 21i는 제작한 비교 시료의 단면도이다. [도 21j] 도 21j는 제작한 제9 시료의 단면도이다. [도 22] 도 22는 제3 시료의 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. [도 23] 도 23은 제4 시료의 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. [도 24] 도 24는 제5 시료의 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. [도 25] 도 25는 각 시료에서의 중금속층의 전기 전도도의 두께 의존성으로부터 구한 비저항의 결과이다. [도 26] 도 26은 각 시료에서의 스핀 생성 효율 θSH를 나타내는 도면이다. [도 27] 도 27은 각 시료에서의 스핀 전도도 σSH를 나타내는 도면이다. [도 28] 도 28은 각 시료에서의 Pt층과 Ir층의 각각의 막 두께비에 대한 스핀 생성 효율 θSH다. [도 29] 도 29는 각 시료에서의 Pt층과 Ir층의 각각의 막 두께비에 대한 비저항 ρXX다. [도 30] 도 30은 각 시료에서의 Pt층과 Ir층의 각각의 막 두께비에 대한 스핀 전도도 σSH다. [도 31] 도 31은 제9 시료의 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. [도 32] 도 32는 전기 전도도의 중금속층 두께 의존성을 나타내는 도면이다. [도 33] 도 33은 제10 시료의 Ir/Pt 스페이서간의 층간의 자기적인 결합을 조사한 결과이다. [도 34] 도 34는 제11 시료로서 제작한 홀 바 및 측정계를 모식적으로 나타내는 도면이다. [도 35a] 도 35a는 제작한 제11 시료의 단면도이다. [도 35b] 도 35b는 제작한 별도의 비교 시료의 단면도이다. [도 36] 도 36은 제11 시료, 별도의 비교 시료의 홀 저항의 펄스 전류 의존성을 나타내는 도면이다."}
